Fitter report for phase_calculator
Mon Dec 02 14:59:53 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Non-Global High Fan-Out Signals
 21. Routing Usage Summary
 22. LAB Logic Elements
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 02 14:59:53 2019      ;
; Quartus II 64-Bit Version          ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name                      ; phase_calculator                           ;
; Top-level Entity Name              ; phase_calculator                           ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 448 / 21,280 ( 2 % )                       ;
;     Total combinational functions  ; 448 / 21,280 ( 2 % )                       ;
;     Dedicated logic registers      ; 0 / 21,280 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 56 / 167 ( 34 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; i_CLK       ; Incomplete set of assignments ;
; i_RESET     ; Incomplete set of assignments ;
; o_Phase[0]  ; Incomplete set of assignments ;
; o_Phase[1]  ; Incomplete set of assignments ;
; o_Phase[2]  ; Incomplete set of assignments ;
; o_Phase[3]  ; Incomplete set of assignments ;
; o_Phase[4]  ; Incomplete set of assignments ;
; o_Phase[5]  ; Incomplete set of assignments ;
; o_Phase[6]  ; Incomplete set of assignments ;
; o_Phase[7]  ; Incomplete set of assignments ;
; o_Phase[8]  ; Incomplete set of assignments ;
; o_Phase[9]  ; Incomplete set of assignments ;
; o_Phase[10] ; Incomplete set of assignments ;
; o_Phase[11] ; Incomplete set of assignments ;
; o_Phase[12] ; Incomplete set of assignments ;
; o_Phase[13] ; Incomplete set of assignments ;
; o_Phase[14] ; Incomplete set of assignments ;
; o_Phase[15] ; Incomplete set of assignments ;
; o_Phase[16] ; Incomplete set of assignments ;
; o_Phase[17] ; Incomplete set of assignments ;
; i_Imag[17]  ; Incomplete set of assignments ;
; i_Real[17]  ; Incomplete set of assignments ;
; i_Real[16]  ; Incomplete set of assignments ;
; i_Real[15]  ; Incomplete set of assignments ;
; i_Real[14]  ; Incomplete set of assignments ;
; i_Real[13]  ; Incomplete set of assignments ;
; i_Real[12]  ; Incomplete set of assignments ;
; i_Real[11]  ; Incomplete set of assignments ;
; i_Real[10]  ; Incomplete set of assignments ;
; i_Real[9]   ; Incomplete set of assignments ;
; i_Real[8]   ; Incomplete set of assignments ;
; i_Real[7]   ; Incomplete set of assignments ;
; i_Real[6]   ; Incomplete set of assignments ;
; i_Real[5]   ; Incomplete set of assignments ;
; i_Real[4]   ; Incomplete set of assignments ;
; i_Real[3]   ; Incomplete set of assignments ;
; i_Real[2]   ; Incomplete set of assignments ;
; i_Real[1]   ; Incomplete set of assignments ;
; i_Real[0]   ; Incomplete set of assignments ;
; i_Imag[16]  ; Incomplete set of assignments ;
; i_Imag[15]  ; Incomplete set of assignments ;
; i_Imag[14]  ; Incomplete set of assignments ;
; i_Imag[13]  ; Incomplete set of assignments ;
; i_Imag[12]  ; Incomplete set of assignments ;
; i_Imag[11]  ; Incomplete set of assignments ;
; i_Imag[10]  ; Incomplete set of assignments ;
; i_Imag[9]   ; Incomplete set of assignments ;
; i_Imag[8]   ; Incomplete set of assignments ;
; i_Imag[7]   ; Incomplete set of assignments ;
; i_Imag[6]   ; Incomplete set of assignments ;
; i_Imag[5]   ; Incomplete set of assignments ;
; i_Imag[4]   ; Incomplete set of assignments ;
; i_Imag[3]   ; Incomplete set of assignments ;
; i_Imag[2]   ; Incomplete set of assignments ;
; i_Imag[1]   ; Incomplete set of assignments ;
; i_Imag[0]   ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 571 ) ; 0.00 % ( 0 / 571 )         ; 0.00 % ( 0 / 571 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 571 ) ; 0.00 % ( 0 / 571 )         ; 0.00 % ( 0 / 571 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 561 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/holge/OneDrive/AAU - Elektronik og IT/5. semester/P5/P5-Track-n-Point/quartus/phase_calculator/phase_calculator.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 448 / 21,280 ( 2 % ) ;
;     -- Combinational with no register       ; 448                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 118                  ;
;     -- 3 input functions                    ; 274                  ;
;     -- <=2 input functions                  ; 56                   ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 248                  ;
;     -- arithmetic mode                      ; 200                  ;
;                                             ;                      ;
; Total registers*                            ; 0 / 22,031 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 21,280 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 30 / 1,330 ( 2 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 56 / 167 ( 34 % )    ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )       ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M9Ks                                        ; 0 / 84 ( 0 % )       ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 0 / 20 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )        ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )        ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%         ;
; Maximum fan-out                             ; 59                   ;
; Highest non-global fan-out                  ; 59                   ;
; Total fan-out                               ; 1452                 ;
; Average fan-out                             ; 2.55                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 448 / 21280 ( 2 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 448                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 118                 ; 0                              ;
;     -- 3 input functions                    ; 274                 ; 0                              ;
;     -- <=2 input functions                  ; 56                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 248                 ; 0                              ;
;     -- arithmetic mode                      ; 200                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 0                   ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 21280 ( 0 % )   ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 30 / 1330 ( 2 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 56                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )      ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1447                ; 5                              ;
;     -- Registered Connections               ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 38                  ; 0                              ;
;     -- Output Ports                         ; 18                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; i_CLK      ; V11   ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[0]  ; D15   ; 7        ; 46           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[10] ; A8    ; 8        ; 16           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[11] ; F17   ; 6        ; 52           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[12] ; V13   ; 4        ; 29           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[13] ; V10   ; 3        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[14] ; G16   ; 6        ; 52           ; 27           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[15] ; P10   ; 3        ; 25           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[16] ; E12   ; 7        ; 41           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[17] ; F16   ; 6        ; 52           ; 32           ; 14           ; 59                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[1]  ; G15   ; 6        ; 52           ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[2]  ; B13   ; 7        ; 31           ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[3]  ; E15   ; 6        ; 52           ; 32           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[4]  ; B7    ; 8        ; 12           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[5]  ; B16   ; 7        ; 38           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[6]  ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[7]  ; C10   ; 8        ; 25           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[8]  ; J18   ; 6        ; 52           ; 21           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Imag[9]  ; H18   ; 6        ; 52           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_RESET    ; V12   ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[0]  ; D10   ; 7        ; 29           ; 41           ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[10] ; T11   ; 4        ; 31           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[11] ; A14   ; 7        ; 34           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[12] ; E10   ; 7        ; 29           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[13] ; D18   ; 6        ; 52           ; 31           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[14] ; B15   ; 7        ; 41           ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[15] ; C13   ; 7        ; 36           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[16] ; C11   ; 8        ; 25           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[17] ; T10   ; 3        ; 23           ; 0            ; 7            ; 38                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[1]  ; A15   ; 7        ; 34           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[2]  ; V15   ; 4        ; 34           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[3]  ; R12   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[4]  ; U13   ; 4        ; 29           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[5]  ; K16   ; 5        ; 52           ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[6]  ; G18   ; 6        ; 52           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[7]  ; R10   ; 3        ; 25           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[8]  ; A17   ; 7        ; 46           ; 41           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_Real[9]  ; A11   ; 8        ; 23           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_Phase[0]  ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[10] ; E16   ; 6        ; 52           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[11] ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[12] ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[13] ; C12   ; 7        ; 36           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[14] ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[15] ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[16] ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[17] ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[1]  ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[2]  ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[3]  ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[4]  ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[5]  ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[6]  ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[7]  ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[8]  ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_Phase[9]  ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; i_Real[6]        ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; o_Phase[4]       ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 5 / 26 ( 19 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 8 / 28 ( 29 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 1 / 20 ( 5 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 15 / 18 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 18 / 28 ( 64 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 10 / 23 ( 43 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; i_Imag[10]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; o_Phase[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; o_Phase[12]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; i_Real[9]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; o_Phase[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; i_Real[11]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; i_Real[1]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; i_Imag[6]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; i_Real[8]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; i_Imag[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; o_Phase[14]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; o_Phase[11]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; i_Imag[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; i_Real[14]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; i_Imag[5]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; o_Phase[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; i_Imag[7]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; i_Real[16]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; o_Phase[13]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; i_Real[15]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; o_Phase[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; i_Real[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; o_Phase[15]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; o_Phase[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; i_Imag[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; o_Phase[16]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; i_Real[13]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; i_Real[12]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; i_Imag[16]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; i_Imag[3]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; o_Phase[10]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; o_Phase[4]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; o_Phase[9]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; i_Imag[17]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; i_Imag[11]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; o_Phase[8]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; i_Imag[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; i_Imag[14]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; o_Phase[3]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; i_Real[6]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; o_Phase[17]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; i_Imag[9]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 99         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 98         ; 6        ; i_Imag[8]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 91         ; 5        ; i_Real[5]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; i_Imag[15]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; i_Real[7]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; i_Real[3]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; i_Real[17]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; i_Real[10]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; o_Phase[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; i_Real[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; i_Imag[13]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; i_CLK                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; i_RESET                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; i_Imag[12]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; i_Real[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                          ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |phase_calculator                         ; 448 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 56   ; 0            ; 448 (0)      ; 0 (0)             ; 0 (0)            ; |phase_calculator                                                                                                                                                            ; work         ;
;    |divider:divider_inst|                 ; 448 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 448 (0)      ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst                                                                                                                                       ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|   ; 448 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 448 (0)      ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst|lpm_divide:LPM_DIVIDE_component                                                                                                       ; work         ;
;          |lpm_divide_sop:auto_generated|  ; 448 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 448 (0)      ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_b9h:divider| ; 448 (87)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 448 (87)     ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider                                             ; work         ;
;                |alt_u_div_gef:divider|    ; 361 (360)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 361 (360)    ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider                       ; work         ;
;                   |add_sub_2tc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |phase_calculator|divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2tc:add_sub_1 ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; i_CLK       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_RESET     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Phase[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_Imag[17]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_Real[17]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[16]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[15]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Real[14]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[13]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[12]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[11]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[10]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[9]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[8]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[7]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_Real[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[4]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Real[3]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[2]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Real[1]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Real[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[16]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[15]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Imag[14]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[13]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Imag[12]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[10]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Imag[9]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_Imag[8]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_Imag[7]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[6]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Imag[5]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[4]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[2]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_Imag[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Imag[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; i_CLK                                                                                                                                                                  ;                   ;         ;
; i_RESET                                                                                                                                                                ;                   ;         ;
; i_Imag[17]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~3                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~6                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~9                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~12                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~15                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~18                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~21                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~24                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~27                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~30                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~33                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~36                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~39                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~42                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~45                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~48                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2tc:add_sub_1|_~0  ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[16]~0                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[15]~1                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[14]~2                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[13]~3                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[12]~4                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[11]~5                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[10]~6                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[9]~7                                    ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[8]~8                                    ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[7]~9                                    ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[6]~10                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[5]~11                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[4]~12                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[3]~13                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[2]~14                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[1]~15                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[0]~16                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|pre_quot[0]~2                                    ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~5                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~8                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~11                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~14                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~17                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~20                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~23                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~26                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~29                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~32                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~35                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~38                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~41                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~44                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~47                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~50                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[54]~159           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[90]~160           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[108]~161          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[162]~162          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[216]~163          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[252]~164          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[270]~165          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|pre_quot[1]~3                                    ; 1                 ; 6       ;
; i_Real[17]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~32                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~34                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~35                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~36                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~37                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~38                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~39                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~40                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~41                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~42                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~43                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~44                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~45                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~46                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~47                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~48                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~49                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[19]~9              ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~50                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~2                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~5                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~8                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~11                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~14                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~17                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~20                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~23                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~26                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~29                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~32                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~35                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~38                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~41                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~44                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~47                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~50                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[285]               ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|pre_quot[1]~3                                    ; 0                 ; 6       ;
; i_Real[16]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~30                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~35                                          ; 0                 ; 6       ;
; i_Real[15]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~28                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~37                                          ; 1                 ; 6       ;
; i_Real[14]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~26                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~36                                          ; 0                 ; 6       ;
; i_Real[13]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~24                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~40                                          ; 0                 ; 6       ;
; i_Real[12]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~22                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~39                                          ; 0                 ; 6       ;
; i_Real[11]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~20                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~38                                          ; 0                 ; 6       ;
; i_Real[10]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~18                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~43                                          ; 0                 ; 6       ;
; i_Real[9]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~16                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~42                                          ; 0                 ; 6       ;
; i_Real[8]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~14                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~41                                          ; 0                 ; 6       ;
; i_Real[7]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~12                                          ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~46                                          ; 0                 ; 6       ;
; i_Real[6]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~10                                          ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~45                                          ; 1                 ; 6       ;
; i_Real[5]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~8                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~44                                          ; 0                 ; 6       ;
; i_Real[4]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~6                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~48                                          ; 1                 ; 6       ;
; i_Real[3]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~4                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~47                                          ; 0                 ; 6       ;
; i_Real[2]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~2                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[19]~9              ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~50                                          ; 0                 ; 6       ;
; i_Real[1]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~0                                           ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~49                                          ; 1                 ; 6       ;
; i_Real[0]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~0                                           ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[0]~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[0]~0 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[0]~1 ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2tc:add_sub_1|_~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[18]~15            ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[0]                 ; 0                 ; 6       ;
; i_Imag[16]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2tc:add_sub_1|_~0  ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[16]~0                                   ; 0                 ; 6       ;
; i_Imag[15]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[15]~1                                   ; 1                 ; 6       ;
; i_Imag[14]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[14]~2                                   ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[54]~159           ; 0                 ; 6       ;
; i_Imag[13]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[13]~3                                   ; 1                 ; 6       ;
; i_Imag[12]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[12]~4                                   ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[90]~160           ; 0                 ; 6       ;
; i_Imag[11]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[11]~5                                   ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[108]~161          ; 0                 ; 6       ;
; i_Imag[10]                                                                                                                                                             ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[10]~6                                   ; 1                 ; 6       ;
; i_Imag[9]                                                                                                                                                              ;                   ;         ;
; i_Imag[8]                                                                                                                                                              ;                   ;         ;
; i_Imag[7]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[7]~9                                    ; 0                 ; 6       ;
; i_Imag[6]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[6]~10                                   ; 1                 ; 6       ;
; i_Imag[5]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[5]~11                                   ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[216]~163          ; 0                 ; 6       ;
; i_Imag[4]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[4]~12                                   ; 0                 ; 6       ;
; i_Imag[3]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[3]~13                                   ; 0                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[252]~164          ; 0                 ; 6       ;
; i_Imag[2]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[2]~14                                   ; 1                 ; 6       ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[270]~165          ; 1                 ; 6       ;
; i_Imag[1]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[1]~15                                   ; 0                 ; 6       ;
; i_Imag[0]                                                                                                                                                              ;                   ;         ;
;      - divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[0]~16                                   ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; i_Imag[17]~input                                                                                                                                                  ; 59      ;
; i_Real[17]~input                                                                                                                                                  ; 38      ;
; i_Real[0]~input                                                                                                                                                   ; 20      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~49                                            ; 20      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~34                                            ; 20      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[247]~4               ; 19      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[285]                 ; 18      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~50                                            ; 18      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[17]~34 ; 18      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[266]                 ; 17      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~48                                            ; 17      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~47                                            ; 17      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[190]~5               ; 16      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[228]                 ; 15      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[14]~28 ; 15      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~46                                            ; 14      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~45                                            ; 14      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~44                                            ; 14      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[12]~24 ; 13      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[209]~11              ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[171]                 ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[133]~6               ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~43                                            ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~42                                            ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[11]~22 ; 12      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~41                                            ; 11      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[9]~18   ; 10      ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[152]~10              ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[114]                 ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[76]~7                ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~40                                            ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~39                                            ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[8]~16   ; 9       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[95]                  ; 8       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~38                                            ; 8       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[38]~8                ; 7       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[57]                  ; 6       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[5]~10   ; 6       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~37                                            ; 5       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~36                                            ; 5       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~35                                            ; 5       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[3]~6    ; 4       ;
; i_Real[2]~input                                                                                                                                                   ; 3       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~32                                            ; 3       ;
; i_Imag[2]~input                                                                                                                                                   ; 2       ;
; i_Imag[3]~input                                                                                                                                                   ; 2       ;
; i_Imag[5]~input                                                                                                                                                   ; 2       ;
; i_Imag[8]~input                                                                                                                                                   ; 2       ;
; i_Imag[11]~input                                                                                                                                                  ; 2       ;
; i_Imag[12]~input                                                                                                                                                  ; 2       ;
; i_Imag[14]~input                                                                                                                                                  ; 2       ;
; i_Imag[16]~input                                                                                                                                                  ; 2       ;
; i_Real[1]~input                                                                                                                                                   ; 2       ;
; i_Real[3]~input                                                                                                                                                   ; 2       ;
; i_Real[4]~input                                                                                                                                                   ; 2       ;
; i_Real[5]~input                                                                                                                                                   ; 2       ;
; i_Real[6]~input                                                                                                                                                   ; 2       ;
; i_Real[7]~input                                                                                                                                                   ; 2       ;
; i_Real[8]~input                                                                                                                                                   ; 2       ;
; i_Real[9]~input                                                                                                                                                   ; 2       ;
; i_Real[10]~input                                                                                                                                                  ; 2       ;
; i_Real[11]~input                                                                                                                                                  ; 2       ;
; i_Real[12]~input                                                                                                                                                  ; 2       ;
; i_Real[13]~input                                                                                                                                                  ; 2       ;
; i_Real[14]~input                                                                                                                                                  ; 2       ;
; i_Real[15]~input                                                                                                                                                  ; 2       ;
; i_Real[16]~input                                                                                                                                                  ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[38]                  ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|pre_quot[1]~3                                      ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[270]~165            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[252]~164            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[216]~163            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[162]~162            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[108]~161            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[90]~160             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[54]~159             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[0]                   ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[19]                  ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[76]                  ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[133]                 ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[152]                 ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[190]                 ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[209]                 ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[247]                 ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|pre_quot[0]~2                                      ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[1]~15                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[271]~141            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[272]~140            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[273]~139            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[274]~138            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[275]~137            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[276]~136            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[277]~135            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[278]~134            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[279]~133            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[280]~132            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[281]~131            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[282]~130            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[283]~129            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[284]~128            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[285]~127            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[253]~126            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[254]~125            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[255]~124            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[256]~123            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[257]~122            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[258]~121            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[259]~120            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[260]~119            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[261]~118            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[262]~117            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[263]~116            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[264]~115            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[265]~114            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[266]~113            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[234]~112            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[235]~111            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[236]~110            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[237]~109            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[238]~108            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[239]~107            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[240]~106            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[241]~105            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[242]~104            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[243]~103            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[244]~102            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[245]~101            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[246]~100            ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[247]~99             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[4]~12                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[217]~98             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[218]~97             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[219]~96             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[220]~95             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[221]~94             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[222]~93             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[223]~92             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[224]~91             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[225]~90             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[226]~89             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[227]~88             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[228]~87             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[198]~86             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[199]~85             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[200]~84             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[201]~83             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[202]~82             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[203]~81             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[204]~80             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[205]~79             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[206]~78             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[207]~77             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[208]~76             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[209]~75             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[6]~10                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[180]~74             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[181]~73             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[182]~72             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[183]~71             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[184]~70             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[185]~69             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[186]~68             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[187]~67             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[188]~66             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[189]~65             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[190]~64             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[7]~9                                      ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[163]~63             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[164]~62             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[165]~61             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[166]~60             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[167]~59             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[168]~58             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[169]~57             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[170]~56             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[171]~55             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[144]~54             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[145]~53             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[146]~52             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[147]~51             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[148]~50             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[149]~49             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[150]~48             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[151]~47             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[152]~46             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[9]~7                                      ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[126]~45             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[127]~44             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[128]~43             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[129]~42             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[130]~41             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[131]~40             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[132]~39             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[133]~38             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[10]~6                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[109]~37             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[110]~36             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[111]~35             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[112]~34             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[113]~33             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[114]~32             ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[91]~31              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[92]~30              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[93]~29              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[94]~28              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[95]~27              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[72]~26              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[73]~25              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[74]~24              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[75]~23              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[76]~22              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[13]~3                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[55]~21              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[56]~20              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[57]~19              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[36]~18              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[37]~17              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[38]~16              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[15]~1                                     ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[18]~15              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[19]~14              ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|selnose[19]~9                ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2tc:add_sub_1|_~0    ; 2       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~2                                             ; 2       ;
; i_Imag[0]~input                                                                                                                                                   ; 1       ;
; i_Imag[1]~input                                                                                                                                                   ; 1       ;
; i_Imag[4]~input                                                                                                                                                   ; 1       ;
; i_Imag[6]~input                                                                                                                                                   ; 1       ;
; i_Imag[7]~input                                                                                                                                                   ; 1       ;
; i_Imag[9]~input                                                                                                                                                   ; 1       ;
; i_Imag[10]~input                                                                                                                                                  ; 1       ;
; i_Imag[13]~input                                                                                                                                                  ; 1       ;
; i_Imag[15]~input                                                                                                                                                  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~50                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~47                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~44                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~41                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~38                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~35                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~32                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~29                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~26                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~23                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~20                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~17                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~14                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~11                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~8                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~5                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~2                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[0]~16                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[288]~158            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[289]~157            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[290]~156            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[291]~155            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[292]~154            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[293]~153            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[294]~152            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[295]~151            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[296]~150            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[297]~149            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[298]~148            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[299]~147            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[300]~146            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[301]~145            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[302]~144            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[303]~143            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|StageOut[304]~142            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[2]~14                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[3]~13                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[5]~11                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[8]~8                                      ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[11]~5                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[12]~4                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[14]~2                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|norm_num[16]~0                                     ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~48                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~46                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~45                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~43                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~42                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~40                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~39                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~37                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~36                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~34                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~33                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~31                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~30                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~28                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~27                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~25                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~24                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~22                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~21                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~19                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~18                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~16                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~15                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~13                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~12                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~10                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~9                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~7                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~6                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~4                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~3                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~1                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_3~0                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[18]~36 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[17]~35 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[16]~33 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[15]~31 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[14]~29 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[13]~27 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_17_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[16]~33 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[16]~32 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[15]~31 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[15]~30 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[14]~29 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[14]~28 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[13]~27 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[13]~26 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[12]~24 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_16_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[16]~32 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[15]~31 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[15]~30 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[14]~29 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[14]~28 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[13]~27 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[13]~26 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[12]~24 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_15_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[15]~30 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[14]~29 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[14]~28 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[13]~27 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[13]~26 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[12]~24 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_14_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[13]~27 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[13]~26 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[12]~24 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_13_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[13]~26 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[12]~25 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[12]~24 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_12_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[11]~23 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[11]~22 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_11_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[10]~21 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[10]~20 ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[9]~19  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[9]~18  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[8]~17  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[8]~16  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[7]~15  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[7]~14  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[6]~13  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[6]~12  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[5]~11  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[5]~10  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[4]~9   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[4]~8   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[3]~7   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[3]~6   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[2]~5   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[2]~4   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[1]~3   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[1]~2   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[0]~1   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_10_result_int[0]~0   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[10]~20  ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[9]~19   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[9]~18   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[8]~17   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[8]~16   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[7]~15   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[7]~14   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[6]~13   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[6]~12   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[5]~11   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[5]~10   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_9_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[8]~17   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[8]~16   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[7]~15   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[7]~14   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[6]~13   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[6]~12   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[5]~11   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[5]~10   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_8_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[7]~15   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[7]~14   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[6]~13   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[6]~12   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[5]~11   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[5]~10   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_7_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[7]~14   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[6]~13   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[6]~12   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[5]~11   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[5]~10   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_6_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[6]~12   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[5]~11   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[5]~10   ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_5_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[4]~9    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_4_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[4]~8    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[3]~7    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[3]~6    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_3_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[2]~5    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[2]~4    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[1]~3    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[1]~2    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[0]~1    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|alt_u_div_gef:divider|add_sub_2_result_int[0]~0    ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~31                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~30                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~29                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~28                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~27                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~26                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~25                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~24                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~23                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~22                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~21                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~20                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~19                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~18                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~17                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~16                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~15                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~14                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~13                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~12                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~11                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~10                                            ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~9                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~8                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~7                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~6                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~5                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~4                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~3                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~1                                             ; 1       ;
; divider:divider_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_sop:auto_generated|sign_div_unsign_b9h:divider|op_2~0                                             ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 612 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 48 / 2,912 ( 2 % )     ;
; C4 interconnects                  ; 365 / 54,912 ( < 1 % ) ;
; Direct links                      ; 90 / 88,936 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 0 / 20 ( 0 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 158 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 31 / 3,040 ( 1 % )     ;
; R4 interconnects                  ; 277 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.93) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 23                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.33) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 22                           ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.27) ; Number of LABs  (Total = 30) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 2                            ;
; 7                                                ; 1                            ;
; 8                                                ; 4                            ;
; 9                                                ; 7                            ;
; 10                                               ; 2                            ;
; 11                                               ; 2                            ;
; 12                                               ; 1                            ;
; 13                                               ; 1                            ;
; 14                                               ; 1                            ;
; 15                                               ; 4                            ;
; 16                                               ; 3                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.13) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ; 56        ; 56        ; 0            ; 18           ; 0            ; 0            ; 38           ; 0            ; 18           ; 38           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ; 0         ; 0         ; 56           ; 38           ; 56           ; 56           ; 18           ; 56           ; 38           ; 18           ; 56           ; 56           ; 56           ; 38           ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; i_CLK              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_RESET            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_Phase[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Real[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Imag[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design phase_calculator
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 56 pins of 56 total pins
    Info (169086): Pin i_CLK not assigned to an exact location on the device
    Info (169086): Pin i_RESET not assigned to an exact location on the device
    Info (169086): Pin o_Phase[0] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[1] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[2] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[3] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[4] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[5] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[6] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[7] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[8] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[9] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[10] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[11] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[12] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[13] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[14] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[15] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[16] not assigned to an exact location on the device
    Info (169086): Pin o_Phase[17] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[17] not assigned to an exact location on the device
    Info (169086): Pin i_Real[17] not assigned to an exact location on the device
    Info (169086): Pin i_Real[16] not assigned to an exact location on the device
    Info (169086): Pin i_Real[15] not assigned to an exact location on the device
    Info (169086): Pin i_Real[14] not assigned to an exact location on the device
    Info (169086): Pin i_Real[13] not assigned to an exact location on the device
    Info (169086): Pin i_Real[12] not assigned to an exact location on the device
    Info (169086): Pin i_Real[11] not assigned to an exact location on the device
    Info (169086): Pin i_Real[10] not assigned to an exact location on the device
    Info (169086): Pin i_Real[9] not assigned to an exact location on the device
    Info (169086): Pin i_Real[8] not assigned to an exact location on the device
    Info (169086): Pin i_Real[7] not assigned to an exact location on the device
    Info (169086): Pin i_Real[6] not assigned to an exact location on the device
    Info (169086): Pin i_Real[5] not assigned to an exact location on the device
    Info (169086): Pin i_Real[4] not assigned to an exact location on the device
    Info (169086): Pin i_Real[3] not assigned to an exact location on the device
    Info (169086): Pin i_Real[2] not assigned to an exact location on the device
    Info (169086): Pin i_Real[1] not assigned to an exact location on the device
    Info (169086): Pin i_Real[0] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[16] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[15] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[14] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[13] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[12] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[11] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[10] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[9] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[8] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[7] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[6] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[5] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[4] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[3] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[2] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[1] not assigned to an exact location on the device
    Info (169086): Pin i_Imag[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'phase_calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 56 (unused VREF, 2.5V VCCIO, 38 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X26_Y31 to location X38_Y41
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.14 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/holge/OneDrive/AAU - Elektronik og IT/5. semester/P5/P5-Track-n-Point/quartus/phase_calculator/phase_calculator.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5067 megabytes
    Info: Processing ended: Mon Dec 02 14:59:54 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/holge/OneDrive/AAU - Elektronik og IT/5. semester/P5/P5-Track-n-Point/quartus/phase_calculator/phase_calculator.fit.smsg.


