Fitter report for plaquinha
Fri Jun 30 19:10:50 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 30 19:10:50 2023       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; plaquinha                                   ;
; Top-level Entity Name              ; plaquinha                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,259 / 49,760 ( 11 % )                     ;
;     Total combinational functions  ; 3,246 / 49,760 ( 7 % )                      ;
;     Dedicated logic registers      ; 4,200 / 49,760 ( 8 % )                      ;
; Total registers                    ; 4200                                        ;
; Total pins                         ; 34 / 360 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.6%      ;
;     Processor 3            ;   4.5%      ;
;     Processor 4            ;   4.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7535 ) ; 0.00 % ( 0 / 7535 )        ; 0.00 % ( 0 / 7535 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7535 ) ; 0.00 % ( 0 / 7535 )        ; 0.00 % ( 0 / 7535 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7519 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Victor/aula/arqcomp/micro-processor/plaquinha/output_files/plaquinha.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,259 / 49,760 ( 11 % ) ;
;     -- Combinational with no register       ; 1059                    ;
;     -- Register only                        ; 2013                    ;
;     -- Combinational with a register        ; 2187                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2848                    ;
;     -- 3 input functions                    ; 372                     ;
;     -- <=2 input functions                  ; 26                      ;
;     -- Register only                        ; 2013                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3185                    ;
;     -- arithmetic mode                      ; 61                      ;
;                                             ;                         ;
; Total registers*                            ; 4,200 / 51,509 ( 8 % )  ;
;     -- Dedicated logic registers            ; 4,200 / 49,760 ( 8 % )  ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 448 / 3,110 ( 14 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 34 / 360 ( 9 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 182 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 0 / 2 ( 0 % )           ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 5.7% / 5.4% / 6.2%      ;
; Peak interconnect usage (total/H/V)         ; 62.9% / 58.7% / 69.0%   ;
; Maximum fan-out                             ; 4200                    ;
; Highest non-global fan-out                  ; 599                     ;
; Total fan-out                               ; 31492                   ;
; Average fan-out                             ; 3.30                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5259 / 49760 ( 11 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 1059                  ; 0                              ;
;     -- Register only                        ; 2013                  ; 0                              ;
;     -- Combinational with a register        ; 2187                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2848                  ; 0                              ;
;     -- 3 input functions                    ; 372                   ; 0                              ;
;     -- <=2 input functions                  ; 26                    ; 0                              ;
;     -- Register only                        ; 2013                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3185                  ; 0                              ;
;     -- arithmetic mode                      ; 61                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4200                  ; 0                              ;
;     -- Dedicated logic registers            ; 4200 / 49760 ( 8 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 448 / 3110 ( 14 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 34                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 31498                 ; 8                              ;
;     -- Registered Connections               ; 13053                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 0                              ;
;     -- Output Ports                         ; 32                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; M8    ; 2        ; 0            ; 18           ; 14           ; 4200                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rst  ; M9    ; 2        ; 0            ; 18           ; 21           ; 4200                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; reg_out2_TEST[0]  ; Y5    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[10] ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[11] ; V10   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[12] ; R3    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[13] ; R11   ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[14] ; AA6   ; 3        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[15] ; AA7   ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[1]  ; AB18  ; 4        ; 69           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[2]  ; N21   ; 5        ; 78           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[3]  ; W5    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[4]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[5]  ; M21   ; 5        ; 78           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[6]  ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[7]  ; AB3   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[8]  ; AB5   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out2_TEST[9]  ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[0]   ; M22   ; 5        ; 78           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[10]  ; P21   ; 5        ; 78           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[11]  ; AA2   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[12]  ; E1    ; 1B       ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[13]  ; F2    ; 1B       ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[14]  ; Y3    ; 3        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[15]  ; P9    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[1]   ; W16   ; 4        ; 60           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[2]   ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[3]   ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[4]   ; W3    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[5]   ; N4    ; 2        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[6]   ; U7    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[7]   ; R15   ; 5        ; 78           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[8]   ; R9    ; 3        ; 22           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; reg_out_TEST[9]   ; AB21  ; 4        ; 62           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 6 / 24 ( 25 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 17 / 48 ( 35 % ) ; 2.5V          ; --           ;
; 4        ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 6 / 40 ( 15 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; reg_out_TEST[11]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; reg_out2_TEST[14]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; reg_out2_TEST[15]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; reg_out_TEST[2]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; reg_out2_TEST[4]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; reg_out2_TEST[7]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; reg_out2_TEST[8]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; reg_out2_TEST[9]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; reg_out2_TEST[10]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; reg_out2_TEST[1]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; reg_out_TEST[9]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; reg_out_TEST[12]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; reg_out_TEST[13]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; rst                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; reg_out2_TEST[5]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 315        ; 5        ; reg_out_TEST[0]                                ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; reg_out_TEST[5]                                ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; reg_out2_TEST[2]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; reg_out_TEST[15]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; reg_out2_TEST[6]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; reg_out_TEST[10]                               ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; reg_out2_TEST[12]                              ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; reg_out_TEST[8]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; reg_out2_TEST[13]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; reg_out_TEST[7]                                ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; reg_out_TEST[6]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; reg_out_TEST[3]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; reg_out2_TEST[11]                              ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; reg_out_TEST[4]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; reg_out2_TEST[3]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; reg_out_TEST[1]                                ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; reg_out_TEST[14]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; reg_out2_TEST[0]                               ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; reg_out_TEST[0]   ; Incomplete set of assignments ;
; reg_out_TEST[1]   ; Incomplete set of assignments ;
; reg_out_TEST[2]   ; Incomplete set of assignments ;
; reg_out_TEST[3]   ; Incomplete set of assignments ;
; reg_out_TEST[4]   ; Incomplete set of assignments ;
; reg_out_TEST[5]   ; Incomplete set of assignments ;
; reg_out_TEST[6]   ; Incomplete set of assignments ;
; reg_out_TEST[7]   ; Incomplete set of assignments ;
; reg_out_TEST[8]   ; Incomplete set of assignments ;
; reg_out_TEST[9]   ; Incomplete set of assignments ;
; reg_out_TEST[10]  ; Incomplete set of assignments ;
; reg_out_TEST[11]  ; Incomplete set of assignments ;
; reg_out_TEST[12]  ; Incomplete set of assignments ;
; reg_out_TEST[13]  ; Incomplete set of assignments ;
; reg_out_TEST[14]  ; Incomplete set of assignments ;
; reg_out_TEST[15]  ; Incomplete set of assignments ;
; reg_out2_TEST[0]  ; Incomplete set of assignments ;
; reg_out2_TEST[1]  ; Incomplete set of assignments ;
; reg_out2_TEST[2]  ; Incomplete set of assignments ;
; reg_out2_TEST[3]  ; Incomplete set of assignments ;
; reg_out2_TEST[4]  ; Incomplete set of assignments ;
; reg_out2_TEST[5]  ; Incomplete set of assignments ;
; reg_out2_TEST[6]  ; Incomplete set of assignments ;
; reg_out2_TEST[7]  ; Incomplete set of assignments ;
; reg_out2_TEST[8]  ; Incomplete set of assignments ;
; reg_out2_TEST[9]  ; Incomplete set of assignments ;
; reg_out2_TEST[10] ; Incomplete set of assignments ;
; reg_out2_TEST[11] ; Incomplete set of assignments ;
; reg_out2_TEST[12] ; Incomplete set of assignments ;
; reg_out2_TEST[13] ; Incomplete set of assignments ;
; reg_out2_TEST[14] ; Incomplete set of assignments ;
; reg_out2_TEST[15] ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; rst               ; Incomplete set of assignments ;
; reg_out_TEST[0]   ; Missing location assignment   ;
; reg_out_TEST[1]   ; Missing location assignment   ;
; reg_out_TEST[2]   ; Missing location assignment   ;
; reg_out_TEST[3]   ; Missing location assignment   ;
; reg_out_TEST[4]   ; Missing location assignment   ;
; reg_out_TEST[5]   ; Missing location assignment   ;
; reg_out_TEST[6]   ; Missing location assignment   ;
; reg_out_TEST[7]   ; Missing location assignment   ;
; reg_out_TEST[8]   ; Missing location assignment   ;
; reg_out_TEST[9]   ; Missing location assignment   ;
; reg_out_TEST[10]  ; Missing location assignment   ;
; reg_out_TEST[11]  ; Missing location assignment   ;
; reg_out_TEST[12]  ; Missing location assignment   ;
; reg_out_TEST[13]  ; Missing location assignment   ;
; reg_out_TEST[14]  ; Missing location assignment   ;
; reg_out_TEST[15]  ; Missing location assignment   ;
; reg_out2_TEST[0]  ; Missing location assignment   ;
; reg_out2_TEST[1]  ; Missing location assignment   ;
; reg_out2_TEST[2]  ; Missing location assignment   ;
; reg_out2_TEST[3]  ; Missing location assignment   ;
; reg_out2_TEST[4]  ; Missing location assignment   ;
; reg_out2_TEST[5]  ; Missing location assignment   ;
; reg_out2_TEST[6]  ; Missing location assignment   ;
; reg_out2_TEST[7]  ; Missing location assignment   ;
; reg_out2_TEST[8]  ; Missing location assignment   ;
; reg_out2_TEST[9]  ; Missing location assignment   ;
; reg_out2_TEST[10] ; Missing location assignment   ;
; reg_out2_TEST[11] ; Missing location assignment   ;
; reg_out2_TEST[12] ; Missing location assignment   ;
; reg_out2_TEST[13] ; Missing location assignment   ;
; reg_out2_TEST[14] ; Missing location assignment   ;
; reg_out2_TEST[15] ; Missing location assignment   ;
; clk               ; Missing location assignment   ;
; rst               ; Missing location assignment   ;
+-------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                    ; Entity Name   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------+---------------+--------------+
; |plaquinha                                ; 5259 (1)    ; 4200 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 34   ; 0            ; 1059 (1)     ; 2013 (0)          ; 2187 (0)         ; 0          ; |plaquinha                                                             ; plaquinha     ; work         ;
;    |toplevel:up|                          ; 5258 (750)  ; 4200 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1058 (750)   ; 2013 (0)          ; 2187 (2004)      ; 0          ; |plaquinha|toplevel:up                                                 ; toplevel      ; work         ;
;       |banco_regs:banco_u|                ; 83 (36)     ; 64 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 25 (0)            ; 41 (19)          ; 0          ; |plaquinha|toplevel:up|banco_regs:banco_u                              ; banco_regs    ; work         ;
;          |reg_16bits:\gen_regs:1:reg_i|   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |plaquinha|toplevel:up|banco_regs:banco_u|reg_16bits:\gen_regs:1:reg_i ; reg_16bits    ; work         ;
;          |reg_16bits:\gen_regs:2:reg_i|   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; 0          ; |plaquinha|toplevel:up|banco_regs:banco_u|reg_16bits:\gen_regs:2:reg_i ; reg_16bits    ; work         ;
;          |reg_16bits:\gen_regs:3:reg_i|   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; 0          ; |plaquinha|toplevel:up|banco_regs:banco_u|reg_16bits:\gen_regs:3:reg_i ; reg_16bits    ; work         ;
;       |pc:pc_u|                           ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |plaquinha|toplevel:up|pc:pc_u                                         ; pc            ; work         ;
;       |ram:ram_u|                         ; 4255 (4255) ; 4096 (4096)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 1986 (1986)       ; 2110 (2110)      ; 0          ; |plaquinha|toplevel:up|ram:ram_u                                       ; ram           ; work         ;
;       |reg_16bits:accumulator_u|          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |plaquinha|toplevel:up|reg_16bits:accumulator_u                        ; reg_16bits    ; work         ;
;       |reg_16bits:instruction_register_u| ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; 0          ; |plaquinha|toplevel:up|reg_16bits:instruction_register_u               ; reg_16bits    ; work         ;
;       |rom:rom_u|                         ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 10 (10)          ; 0          ; |plaquinha|toplevel:up|rom:rom_u                                       ; rom           ; work         ;
;       |uc:uc_u|                           ; 47 (45)     ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 4 (3)            ; 0          ; |plaquinha|toplevel:up|uc:uc_u                                         ; uc            ; work         ;
;          |state_machine:uut1|             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |plaquinha|toplevel:up|uc:uc_u|state_machine:uut1                      ; state_machine ; work         ;
;       |ula:ula_u|                         ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 24 (24)          ; 0          ; |plaquinha|toplevel:up|ula:ula_u                                       ; ula           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; reg_out_TEST[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out_TEST[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reg_out2_TEST[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                   ; PIN_M8             ; 4200    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst                                                   ; PIN_M9             ; 4200    ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; toplevel:up|banco_regs:banco_u|write_enables[1]~3     ; LCCOMB_X29_Y17_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|banco_regs:banco_u|write_enables[2]~1     ; LCCOMB_X29_Y17_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|banco_regs:banco_u|write_enables[3]~2     ; LCCOMB_X29_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~101                    ; LCCOMB_X43_Y8_N24  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~103                    ; LCCOMB_X41_Y14_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~105                    ; LCCOMB_X44_Y11_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~107                    ; LCCOMB_X43_Y10_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~108                    ; LCCOMB_X50_Y14_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~109                    ; LCCOMB_X43_Y9_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~11                     ; LCCOMB_X40_Y21_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~110                    ; LCCOMB_X50_Y10_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~111                    ; LCCOMB_X46_Y10_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~112                    ; LCCOMB_X51_Y10_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~113                    ; LCCOMB_X50_Y9_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~114                    ; LCCOMB_X51_Y9_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~115                    ; LCCOMB_X46_Y10_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~116                    ; LCCOMB_X43_Y9_N8   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~117                    ; LCCOMB_X50_Y14_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~118                    ; LCCOMB_X46_Y13_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~119                    ; LCCOMB_X43_Y13_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~120                    ; LCCOMB_X44_Y8_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~121                    ; LCCOMB_X43_Y14_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~122                    ; LCCOMB_X44_Y11_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~123                    ; LCCOMB_X41_Y7_N28  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~124                    ; LCCOMB_X50_Y16_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~125                    ; LCCOMB_X47_Y9_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~126                    ; LCCOMB_X45_Y11_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~127                    ; LCCOMB_X46_Y12_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~128                    ; LCCOMB_X50_Y16_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~129                    ; LCCOMB_X46_Y9_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~13                     ; LCCOMB_X45_Y19_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~130                    ; LCCOMB_X45_Y9_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~131                    ; LCCOMB_X45_Y10_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~132                    ; LCCOMB_X43_Y9_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~133                    ; LCCOMB_X50_Y16_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~134                    ; LCCOMB_X44_Y11_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~135                    ; LCCOMB_X43_Y13_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~136                    ; LCCOMB_X50_Y9_N20  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~137                    ; LCCOMB_X43_Y7_N24  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~138                    ; LCCOMB_X46_Y7_N26  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~139                    ; LCCOMB_X46_Y9_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~140                    ; LCCOMB_X51_Y10_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~141                    ; LCCOMB_X46_Y11_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~142                    ; LCCOMB_X51_Y10_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~143                    ; LCCOMB_X49_Y15_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~144                    ; LCCOMB_X51_Y10_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~145                    ; LCCOMB_X51_Y16_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~146                    ; LCCOMB_X51_Y9_N20  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~147                    ; LCCOMB_X51_Y16_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~148                    ; LCCOMB_X50_Y11_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~149                    ; LCCOMB_X43_Y8_N6   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~15                     ; LCCOMB_X45_Y19_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~150                    ; LCCOMB_X49_Y10_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~151                    ; LCCOMB_X49_Y15_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~152                    ; LCCOMB_X37_Y9_N6   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~153                    ; LCCOMB_X34_Y19_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~154                    ; LCCOMB_X40_Y15_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~155                    ; LCCOMB_X39_Y12_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~156                    ; LCCOMB_X41_Y14_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~157                    ; LCCOMB_X35_Y15_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~158                    ; LCCOMB_X36_Y14_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~159                    ; LCCOMB_X39_Y15_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~160                    ; LCCOMB_X39_Y9_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~161                    ; LCCOMB_X35_Y14_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~162                    ; LCCOMB_X35_Y14_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~163                    ; LCCOMB_X35_Y18_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~164                    ; LCCOMB_X36_Y14_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~165                    ; LCCOMB_X36_Y16_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~166                    ; LCCOMB_X36_Y14_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~167                    ; LCCOMB_X39_Y15_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~168                    ; LCCOMB_X43_Y7_N4   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~169                    ; LCCOMB_X40_Y7_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~17                     ; LCCOMB_X40_Y21_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~170                    ; LCCOMB_X39_Y7_N14  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~171                    ; LCCOMB_X39_Y7_N16  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~172                    ; LCCOMB_X39_Y10_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~173                    ; LCCOMB_X37_Y8_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~174                    ; LCCOMB_X38_Y19_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~175                    ; LCCOMB_X38_Y12_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~176                    ; LCCOMB_X38_Y9_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~177                    ; LCCOMB_X38_Y7_N22  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~178                    ; LCCOMB_X39_Y9_N2   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~179                    ; LCCOMB_X38_Y7_N2   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~18                     ; LCCOMB_X38_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~180                    ; LCCOMB_X43_Y13_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~181                    ; LCCOMB_X42_Y9_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~182                    ; LCCOMB_X36_Y8_N8   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~183                    ; LCCOMB_X36_Y8_N26  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~184                    ; LCCOMB_X37_Y17_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~185                    ; LCCOMB_X39_Y15_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~186                    ; LCCOMB_X39_Y15_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~187                    ; LCCOMB_X37_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~188                    ; LCCOMB_X37_Y11_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~189                    ; LCCOMB_X38_Y12_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~19                     ; LCCOMB_X46_Y17_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~190                    ; LCCOMB_X40_Y15_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~191                    ; LCCOMB_X39_Y27_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~192                    ; LCCOMB_X41_Y12_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~193                    ; LCCOMB_X45_Y12_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~194                    ; LCCOMB_X40_Y15_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~195                    ; LCCOMB_X34_Y13_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~196                    ; LCCOMB_X37_Y17_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~197                    ; LCCOMB_X34_Y17_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~198                    ; LCCOMB_X40_Y15_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~199                    ; LCCOMB_X34_Y17_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~2                      ; LCCOMB_X41_Y17_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~20                     ; LCCOMB_X47_Y16_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~200                    ; LCCOMB_X36_Y9_N22  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~201                    ; LCCOMB_X36_Y11_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~202                    ; LCCOMB_X35_Y10_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~203                    ; LCCOMB_X39_Y12_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~204                    ; LCCOMB_X37_Y13_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~205                    ; LCCOMB_X36_Y11_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~206                    ; LCCOMB_X35_Y11_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~207                    ; LCCOMB_X35_Y11_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~208                    ; LCCOMB_X41_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~209                    ; LCCOMB_X37_Y11_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~21                     ; LCCOMB_X42_Y17_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~210                    ; LCCOMB_X36_Y10_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~211                    ; LCCOMB_X35_Y11_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~212                    ; LCCOMB_X36_Y14_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~213                    ; LCCOMB_X37_Y14_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~214                    ; LCCOMB_X39_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~215                    ; LCCOMB_X38_Y15_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~216                    ; LCCOMB_X49_Y18_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~217                    ; LCCOMB_X47_Y17_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~218                    ; LCCOMB_X50_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~219                    ; LCCOMB_X47_Y17_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~22                     ; LCCOMB_X38_Y20_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~220                    ; LCCOMB_X38_Y25_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~221                    ; LCCOMB_X41_Y15_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~222                    ; LCCOMB_X44_Y21_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~223                    ; LCCOMB_X38_Y22_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~224                    ; LCCOMB_X42_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~225                    ; LCCOMB_X42_Y18_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~226                    ; LCCOMB_X42_Y18_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~227                    ; LCCOMB_X47_Y16_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~228                    ; LCCOMB_X35_Y21_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~229                    ; LCCOMB_X34_Y19_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~23                     ; LCCOMB_X45_Y21_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~230                    ; LCCOMB_X49_Y21_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~231                    ; LCCOMB_X43_Y21_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~232                    ; LCCOMB_X44_Y24_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~233                    ; LCCOMB_X52_Y20_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~234                    ; LCCOMB_X50_Y16_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~235                    ; LCCOMB_X44_Y24_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~236                    ; LCCOMB_X51_Y16_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~237                    ; LCCOMB_X43_Y24_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~238                    ; LCCOMB_X50_Y16_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~239                    ; LCCOMB_X50_Y23_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~24                     ; LCCOMB_X45_Y20_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~240                    ; LCCOMB_X46_Y17_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~241                    ; LCCOMB_X43_Y24_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~242                    ; LCCOMB_X50_Y16_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~243                    ; LCCOMB_X50_Y16_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~244                    ; LCCOMB_X44_Y22_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~245                    ; LCCOMB_X47_Y20_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~246                    ; LCCOMB_X50_Y16_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~247                    ; LCCOMB_X44_Y27_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~248                    ; LCCOMB_X40_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~249                    ; LCCOMB_X44_Y19_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~25                     ; LCCOMB_X34_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~250                    ; LCCOMB_X43_Y19_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~251                    ; LCCOMB_X41_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~252                    ; LCCOMB_X52_Y18_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~253                    ; LCCOMB_X46_Y22_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~254                    ; LCCOMB_X51_Y21_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~255                    ; LCCOMB_X49_Y22_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~256                    ; LCCOMB_X43_Y18_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~257                    ; LCCOMB_X41_Y19_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~258                    ; LCCOMB_X45_Y18_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~259                    ; LCCOMB_X46_Y16_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~260                    ; LCCOMB_X45_Y25_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~261                    ; LCCOMB_X51_Y21_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~262                    ; LCCOMB_X51_Y21_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~263                    ; LCCOMB_X45_Y25_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~264                    ; LCCOMB_X54_Y19_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~265                    ; LCCOMB_X50_Y18_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~266                    ; LCCOMB_X54_Y19_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~267                    ; LCCOMB_X50_Y18_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~268                    ; LCCOMB_X41_Y24_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~269                    ; LCCOMB_X42_Y26_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~27                     ; LCCOMB_X35_Y21_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~270                    ; LCCOMB_X43_Y26_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~271                    ; LCCOMB_X41_Y24_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~272                    ; LCCOMB_X49_Y23_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~273                    ; LCCOMB_X49_Y19_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~274                    ; LCCOMB_X42_Y18_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~275                    ; LCCOMB_X45_Y20_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~276                    ; LCCOMB_X44_Y21_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~277                    ; LCCOMB_X45_Y26_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~278                    ; LCCOMB_X45_Y26_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~279                    ; LCCOMB_X44_Y23_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~29                     ; LCCOMB_X36_Y22_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~30                     ; LCCOMB_X32_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~31                     ; LCCOMB_X35_Y21_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~32                     ; LCCOMB_X35_Y21_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~33                     ; LCCOMB_X35_Y24_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~34                     ; LCCOMB_X35_Y24_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~35                     ; LCCOMB_X38_Y20_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~36                     ; LCCOMB_X39_Y19_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~37                     ; LCCOMB_X41_Y25_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~38                     ; LCCOMB_X41_Y24_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~39                     ; LCCOMB_X40_Y19_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~4                      ; LCCOMB_X35_Y18_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~40                     ; LCCOMB_X34_Y19_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~41                     ; LCCOMB_X36_Y18_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~42                     ; LCCOMB_X36_Y18_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~43                     ; LCCOMB_X34_Y19_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~45                     ; LCCOMB_X37_Y18_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~47                     ; LCCOMB_X36_Y22_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~48                     ; LCCOMB_X37_Y19_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~49                     ; LCCOMB_X37_Y17_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~50                     ; LCCOMB_X40_Y19_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~51                     ; LCCOMB_X46_Y19_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~52                     ; LCCOMB_X46_Y19_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~53                     ; LCCOMB_X35_Y18_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~54                     ; LCCOMB_X38_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~55                     ; LCCOMB_X38_Y25_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~56                     ; LCCOMB_X47_Y16_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~57                     ; LCCOMB_X42_Y19_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~58                     ; LCCOMB_X34_Y18_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~59                     ; LCCOMB_X34_Y19_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~6                      ; LCCOMB_X42_Y20_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~60                     ; LCCOMB_X36_Y18_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~61                     ; LCCOMB_X34_Y19_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~63                     ; LCCOMB_X44_Y24_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~65                     ; LCCOMB_X43_Y18_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~66                     ; LCCOMB_X45_Y23_N14 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~67                     ; LCCOMB_X40_Y21_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~68                     ; LCCOMB_X36_Y21_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~69                     ; LCCOMB_X38_Y19_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~70                     ; LCCOMB_X37_Y22_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~71                     ; LCCOMB_X40_Y21_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~72                     ; LCCOMB_X39_Y27_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~73                     ; LCCOMB_X42_Y19_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~74                     ; LCCOMB_X46_Y24_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~75                     ; LCCOMB_X40_Y19_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~76                     ; LCCOMB_X34_Y19_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~77                     ; LCCOMB_X38_Y19_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~78                     ; LCCOMB_X39_Y19_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~79                     ; LCCOMB_X38_Y15_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~8                      ; LCCOMB_X34_Y18_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~81                     ; LCCOMB_X45_Y8_N28  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~83                     ; LCCOMB_X44_Y15_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~85                     ; LCCOMB_X44_Y15_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~87                     ; LCCOMB_X44_Y7_N24  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~88                     ; LCCOMB_X51_Y14_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~89                     ; LCCOMB_X47_Y10_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~90                     ; LCCOMB_X46_Y16_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~91                     ; LCCOMB_X54_Y12_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~92                     ; LCCOMB_X50_Y16_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~93                     ; LCCOMB_X45_Y8_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~94                     ; LCCOMB_X46_Y8_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~95                     ; LCCOMB_X51_Y10_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~96                     ; LCCOMB_X44_Y8_N18  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~97                     ; LCCOMB_X44_Y14_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~98                     ; LCCOMB_X44_Y14_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|ram:ram_u|Decoder0~99                     ; LCCOMB_X44_Y12_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|reg_16bits:instruction_register_u|data[9] ; FF_X27_Y15_N27     ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|Mux20~0                           ; LCCOMB_X29_Y15_N28 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|Mux21~3                           ; LCCOMB_X29_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|Mux23~3                           ; LCCOMB_X29_Y15_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|Mux25~2                           ; LCCOMB_X29_Y17_N14 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|Mux28~6                           ; LCCOMB_X29_Y16_N14 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; toplevel:up|uc:uc_u|process_0~3                       ; LCCOMB_X29_Y17_N18 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_M8   ; 4200    ; 121                                  ; Global Clock         ; GCLK3            ; --                        ;
; rst  ; PIN_M9   ; 4200    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Non-Global High Fan-Out Signals                        ;
+----------------------------------------------+---------+
; Name                                         ; Fan-Out ;
+----------------------------------------------+---------+
; toplevel:up|banco_regs:banco_u|out_signal[5] ; 599     ;
; toplevel:up|banco_regs:banco_u|out_signal[4] ; 597     ;
; toplevel:up|banco_regs:banco_u|out_signal[3] ; 597     ;
; toplevel:up|banco_regs:banco_u|out_signal[1] ; 595     ;
; toplevel:up|banco_regs:banco_u|out_signal[2] ; 591     ;
; toplevel:up|banco_regs:banco_u|out_signal[0] ; 586     ;
; toplevel:up|banco_regs:banco_u|out_signal[6] ; 585     ;
+----------------------------------------------+---------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 10,805 / 148,641 ( 7 % ) ;
; C16 interconnects     ; 163 / 5,382 ( 3 % )      ;
; C4 interconnects      ; 6,665 / 106,704 ( 6 % )  ;
; Direct links          ; 587 / 148,641 ( < 1 % )  ;
; Global clocks         ; 2 / 20 ( 10 % )          ;
; Local interconnects   ; 1,350 / 49,760 ( 3 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )          ;
; R24 interconnects     ; 171 / 5,406 ( 3 % )      ;
; R4 interconnects      ; 7,995 / 147,764 ( 5 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.74) ; Number of LABs  (Total = 448) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 37                            ;
; 3                                           ; 21                            ;
; 4                                           ; 14                            ;
; 5                                           ; 7                             ;
; 6                                           ; 9                             ;
; 7                                           ; 5                             ;
; 8                                           ; 7                             ;
; 9                                           ; 6                             ;
; 10                                          ; 7                             ;
; 11                                          ; 8                             ;
; 12                                          ; 18                            ;
; 13                                          ; 16                            ;
; 14                                          ; 28                            ;
; 15                                          ; 52                            ;
; 16                                          ; 191                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.91) ; Number of LABs  (Total = 448) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 443                           ;
; 1 Clock                            ; 443                           ;
; 1 Clock enable                     ; 127                           ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 283                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.08) ; Number of LABs  (Total = 448) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 21                            ;
; 3                                            ; 0                             ;
; 4                                            ; 37                            ;
; 5                                            ; 4                             ;
; 6                                            ; 18                            ;
; 7                                            ; 4                             ;
; 8                                            ; 13                            ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 5                             ;
; 16                                           ; 9                             ;
; 17                                           ; 7                             ;
; 18                                           ; 22                            ;
; 19                                           ; 9                             ;
; 20                                           ; 9                             ;
; 21                                           ; 4                             ;
; 22                                           ; 17                            ;
; 23                                           ; 4                             ;
; 24                                           ; 18                            ;
; 25                                           ; 9                             ;
; 26                                           ; 19                            ;
; 27                                           ; 9                             ;
; 28                                           ; 31                            ;
; 29                                           ; 19                            ;
; 30                                           ; 36                            ;
; 31                                           ; 25                            ;
; 32                                           ; 77                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.20) ; Number of LABs  (Total = 448) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 49                            ;
; 2                                               ; 40                            ;
; 3                                               ; 31                            ;
; 4                                               ; 12                            ;
; 5                                               ; 13                            ;
; 6                                               ; 6                             ;
; 7                                               ; 10                            ;
; 8                                               ; 12                            ;
; 9                                               ; 19                            ;
; 10                                              ; 30                            ;
; 11                                              ; 29                            ;
; 12                                              ; 28                            ;
; 13                                              ; 49                            ;
; 14                                              ; 47                            ;
; 15                                              ; 32                            ;
; 16                                              ; 24                            ;
; 17                                              ; 12                            ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.66) ; Number of LABs  (Total = 448) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 19                            ;
; 5                                            ; 5                             ;
; 6                                            ; 10                            ;
; 7                                            ; 15                            ;
; 8                                            ; 7                             ;
; 9                                            ; 18                            ;
; 10                                           ; 10                            ;
; 11                                           ; 9                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 6                             ;
; 17                                           ; 8                             ;
; 18                                           ; 3                             ;
; 19                                           ; 11                            ;
; 20                                           ; 10                            ;
; 21                                           ; 6                             ;
; 22                                           ; 4                             ;
; 23                                           ; 7                             ;
; 24                                           ; 10                            ;
; 25                                           ; 8                             ;
; 26                                           ; 17                            ;
; 27                                           ; 18                            ;
; 28                                           ; 13                            ;
; 29                                           ; 18                            ;
; 30                                           ; 16                            ;
; 31                                           ; 21                            ;
; 32                                           ; 19                            ;
; 33                                           ; 27                            ;
; 34                                           ; 25                            ;
; 35                                           ; 24                            ;
; 36                                           ; 28                            ;
; 37                                           ; 22                            ;
; 38                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 32           ; 0            ; 0            ; 2            ; 0            ; 32           ; 2            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 2            ; 34           ; 34           ; 32           ; 34           ; 2            ; 32           ; 34           ; 34           ; 34           ; 2            ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; reg_out_TEST[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out_TEST[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reg_out2_TEST[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "plaquinha"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 34 pins of 34 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'plaquinha.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: F:/Victor/aula/arqcomp/micro-processor/plaquinha/plaquinha.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: F:/Victor/aula/arqcomp/micro-processor/plaquinha/plaquinha.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 2.5V VCCIO, 0 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:15
Info (11888): Total time spent on timing analysis during the Fitter is 3.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file F:/Victor/aula/arqcomp/micro-processor/plaquinha/output_files/plaquinha.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5700 megabytes
    Info: Processing ended: Fri Jun 30 19:10:51 2023
    Info: Elapsed time: 00:01:53
    Info: Total CPU time (on all processors): 00:02:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Victor/aula/arqcomp/micro-processor/plaquinha/output_files/plaquinha.fit.smsg.


