# vivado_systemVerilog
sesiones del ramo: laboratorio de electronica digital &amp; proyectos

# Proyectos hechos con:
- descripciones del tipo Ëœ Register Transfer Level (RTL)
- chip XC7A100TCSG324-1
