<!DOCTYPE html>
<html lang="sk">
<head>
<meta charset="UTF-8">
<title>axis_to_vga</title>
<style>
body { font-family: sans-serif; margin: 2rem; }
table { border-collapse: collapse; width: 100%; }
th, td { border: 1px solid #ccc; padding: 0.5rem; }
th { background: #f0f0f0; }
a { color: #0366d6; text-decoration: none; }
a:hover { text-decoration: underline; }
code { background-color: #f5f5f5; padding: 2px 4px; border-radius: 4px; }
pre { background-color: #f5f5f5; padding: 1rem; overflow-x: auto; border-radius: 4px; }
</style>
</head>
<body>
<h1 id="modul-axis_to_vga">Modul <code>axis_to_vga</code></h1>
<h2 id="popis">Popis</h2>
<p>Premosťuje AXI4-Stream dáta na paralelný VGA výstup.</p>
<p>Modul prijíma dáta cez AXI4-Stream rozhranie v jednej hodinovej doméne,
ukladá ich do asynchrónneho FIFO a následne ich vysiela do VGA radiča
v druhej hodinovej doméne (pixel clock). FIFO zabezpečuje plynulý prenos
dát medzi rôznymi hodinovými doménami a minimalizuje stratu dát.</p>
<h2 id="parametre">Parametre</h2>
<ul>
<li><code>[in]</code>: FIFO_DEPTH          Hĺbka FIFO bufferu (počet uložených slov).</li>
<li><code>[in]</code>: C_VGA_MODE          Pevne nastavený režim VGA (napr. 640x480@60Hz).</li>
</ul>
<h2 id="vstupy-input">Vstupy (input)</h2>
<table>
<thead>
<tr>
<th>Názov</th>
<th>Popis</th>
</tr>
</thead>
<tbody>
<tr>
<td><code>axi_clk_i</code></td>
<td>Hodinový signál pre AXI4-Stream doménu.</td>
</tr>
<tr>
<td><code>axi_rst_ni</code></td>
<td>Asynchrónny reset AXI domény (aktívny v nule).</td>
</tr>
<tr>
<td><code>pix_clk_i</code></td>
<td>Hodinový signál pre pixelovú (VGA) doménu.</td>
</tr>
<tr>
<td><code>pix_rst_ni</code></td>
<td>Asynchrónny reset pixelovej domény (aktívny v nule).</td>
</tr>
<tr>
<td><code>s_axis</code></td>
<td>AXI4-Stream slave rozhranie pre vstupné dáta.</td>
</tr>
</tbody>
</table>
<h2 id="vystupy-output">Výstupy (output)</h2>
<table>
<thead>
<tr>
<th>Názov</th>
<th>Popis</th>
</tr>
</thead>
<tbody>
<tr>
<td><code>vga_data_o</code></td>
<td>Paralelné VGA dátové výstupy (farby).</td>
</tr>
<tr>
<td><code>vga_sync_o</code></td>
<td>Synchronizačné signály VGA (HSYNC, VSYNC).</td>
</tr>
<tr>
<td><code>hde_o</code></td>
<td>Signál indikujúci aktívnu horizontálnu oblasť (pixel data enable).</td>
</tr>
<tr>
<td><code>vde_o</code></td>
<td>Signál indikujúci aktívnu vertikálnu oblasť (pixel data enable).</td>
</tr>
</tbody>
</table>
<h2 id="priklady-pouzitia">Príklady použitia</h2>
<pre class="codehilite"><code class="language-systemverilog">axis_to_vga #(
.FIFO_DEPTH(4096),
.C_VGA_MODE(VGA_800x600_60)
) u_axis_to_vga (
.axi_clk_i(clk_axi),
.axi_rst_ni(rstn_axi),
.pix_clk_i(clk_pix),
.pix_rst_ni(rstn_pix),
.s_axis(axi_stream_slave_if),
.vga_data_o(vga_rgb),
.vga_sync_o(vga_sync),
.hde_o(hde),
.vde_o(vde)
);
</code></pre>
</body>
</html>