This MIPS Procesesor Implements the following instructions:

1.) add
2.) subtract
3.) and
4.) or
5.) xor
6.) nor
7.) slt
8.) sltu 
9.) sll
10.) srl
11.) sra
12.) sllv
13.) srlv
14.) srav
15.) addu
16.) subu
17.) lw 
18.) lb
19.) lh
20.) lbu
21.) lhu
22.) sw
23.) sh
24.) sb
25.) addi
26.) addiu
27.) slti
28.) sltiu
29.) andi
30.) ori
31.) xori
32.) lui
33.) j
34.) jal
35.) beq
36.) bne
37.) jalr
38.) blez
39.) bgtz

This design has separate instruction and data memory. The processor uses a 32 bit carry adder.

Store instructions can be tested through tb_store.vhd.

A 2 bit branch prediction scheme is implemented.
