Timing Analyzer report for top
Thu Sep 25 17:53:13 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 206.06 MHz ; 206.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.853 ; -160.818           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -90.733                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.853 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.772      ;
; -3.715 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.634      ;
; -3.708 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.627      ;
; -3.579 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.498      ;
; -3.565 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.484      ;
; -3.537 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.462      ;
; -3.524 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.443      ;
; -3.505 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.424      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; key:key_u|cnt[5]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.482 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.401      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; key:key_u|cnt[8]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.480 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.399      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.436 ; key:key_u|cnt[3]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.858      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.415 ; key:key_u|cnt[4]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.335      ;
; -3.399 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.324      ;
; -3.392 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.317      ;
; -3.263 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.188      ;
; -3.262 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.181      ;
; -3.249 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.174      ;
; -3.246 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.165      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.243 ; key:key_u|cnt[9]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.159      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.242 ; key:key_u|cnt[7]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.162      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.233 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.153      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.218 ; key:key_u|cnt[0]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.579     ; 3.640      ;
; -3.216 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.135      ;
; -3.208 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.133      ;
; -3.189 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.114      ;
; -3.174 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.093      ;
; -3.166 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.091      ;
; -3.164 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.089      ;
; -3.120 ; key:key_u|cnt[0]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.575     ; 3.546      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.120 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.028      ;
; -3.101 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.022      ;
; -3.095 ; key:key_u|cnt[5]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.019      ;
; -3.086 ; key:key_u|cnt[8]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.010      ;
; -3.080 ; key:key_u|cnt[16]   ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.085     ; 3.996      ;
; -3.080 ; key:key_u|cnt[16]   ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.085     ; 3.996      ;
; -3.080 ; key:key_u|cnt[16]   ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 3.996      ;
; -3.080 ; key:key_u|cnt[16]   ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 3.996      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; tx:tx_u|tx_en       ; tx:tx_u|tx_en       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx:tx_u|cnt_bit[1]  ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx:tx_u|cnt_bit[3]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.517 ; key:key_u|cnt[19]   ; key:key_u|cnt[19]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.611 ; key:key_u|cnt[2]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.579      ; 1.402      ;
; 0.708 ; tx:tx_u|tx_en       ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.000      ;
; 0.726 ; key:key_u|cnt[3]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.733 ; key:key_u|cnt[1]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.579      ; 1.524      ;
; 0.742 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; key:key_u|cnt[13]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; key:key_u|cnt[11]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; key:key_u|cnt[15]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; key:key_u|cnt[10]   ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; key:key_u|cnt[14]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key:key_u|cnt[12]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; data[4]             ; data[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; key:key_u|cnt[17]   ; key:key_u|cnt[17]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.760 ; key:key_u|cnt[0]    ; key:key_u|cnt[0]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.073      ;
; 0.761 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; data[5]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; tx:tx_u|cnt_bps[15] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; data[7]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; data[3]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; data[1]             ; data[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; data[6]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; data[2]             ; data[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.774 ; key:key_u|cnt[18]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.786 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.916 ; data[1]             ; tx:tx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.208      ;
; 0.918 ; data[0]             ; tx:tx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.948 ; key:key_u|cnt[16]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.971 ; data[0]             ; data[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.997 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.010 ; data[2]             ; tx:tx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.302      ;
; 1.013 ; data[6]             ; tx:tx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.305      ;
; 1.014 ; data[3]             ; tx:tx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.306      ;
; 1.016 ; data[5]             ; tx:tx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.308      ;
; 1.016 ; key:key_u|cnt[17]   ; key:key_u|keyout    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.802      ;
; 1.083 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.084 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.376      ;
; 1.097 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; key:key_u|cnt[11]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; key:key_u|cnt[13]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; key:key_u|cnt[15]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; key:key_u|cnt[10]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; key:key_u|cnt[12]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; key:key_u|cnt[14]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; key:key_u|cnt[17]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; data[4]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; key:key_u|cnt[8]    ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.408      ;
; 1.116 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; key:key_u|cnt[10]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; key:key_u|cnt[12]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; key:key_u|cnt[14]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; data[3]             ; data[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; data[5]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; data[1]             ; data[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; data[4]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; data[6]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; data[2]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.72 MHz ; 222.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.490 ; -144.252          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -90.733                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.490 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.422      ;
; -3.395 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.327      ;
; -3.363 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.295      ;
; -3.221 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.153      ;
; -3.212 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.144      ;
; -3.203 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.135      ;
; -3.193 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.125      ;
; -3.168 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.100      ;
; -3.156 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.092      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.139 ; key:key_u|cnt[5]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.137 ; key:key_u|cnt[8]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.067      ;
; -3.124 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.056      ;
; -3.097 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.033      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.093 ; key:key_u|cnt[3]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.550      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.070 ; key:key_u|cnt[4]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.000      ;
; -3.034 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.970      ;
; -2.978 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.910      ;
; -2.952 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.884      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.937 ; key:key_u|cnt[7]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.867      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.925 ; key:key_u|cnt[0]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.382      ;
; -2.923 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.859      ;
; -2.912 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.848      ;
; -2.911 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.843      ;
; -2.903 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.839      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; key:key_u|cnt[9]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.895 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.831      ;
; -2.893 ; tx:tx_u|cnt_bit[1]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 3.819      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.884 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.814      ;
; -2.857 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.787      ;
; -2.850 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.786      ;
; -2.844 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.776      ;
; -2.826 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.762      ;
; -2.813 ; key:key_u|cnt[0]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.545     ; 3.270      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.809 ; key:key_u|cnt[6]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.739      ;
; -2.795 ; key:key_u|cnt[8]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.725      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.756 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.070     ; 3.688      ;
; -2.755 ; key:key_u|cnt[15]   ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.684      ;
; -2.755 ; key:key_u|cnt[15]   ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.684      ;
; -2.755 ; key:key_u|cnt[15]   ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.684      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx:tx_u|cnt_bit[1]  ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx:tx_u|cnt_bit[3]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx:tx_u|tx_en       ; tx:tx_u|tx_en       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.476 ; key:key_u|cnt[19]   ; key:key_u|cnt[19]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.545 ; key:key_u|cnt[2]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.545      ; 1.285      ;
; 0.631 ; tx:tx_u|tx_en       ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.898      ;
; 0.643 ; key:key_u|cnt[1]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.545      ; 1.383      ;
; 0.675 ; key:key_u|cnt[3]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.961      ;
; 0.690 ; key:key_u|cnt[13]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; key:key_u|cnt[11]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; key:key_u|cnt[15]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.696 ; key:key_u|cnt[12]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key:key_u|cnt[10]   ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; key:key_u|cnt[14]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; data[4]             ; data[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; key:key_u|cnt[17]   ; key:key_u|cnt[17]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; data[5]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; data[7]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tx:tx_u|cnt_bps[15] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; data[3]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; data[1]             ; data[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; key:key_u|cnt[0]    ; key:key_u|cnt[0]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.996      ;
; 0.711 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; data[6]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; data[2]             ; data[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.721 ; key:key_u|cnt[18]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.734 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.830 ; data[1]             ; tx:tx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.831 ; data[0]             ; tx:tx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.098      ;
; 0.856 ; key:key_u|cnt[16]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 0.868 ; data[0]             ; data[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.880 ; key:key_u|cnt[17]   ; key:key_u|keyout    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.614      ;
; 0.897 ; data[2]             ; tx:tx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.164      ;
; 0.902 ; data[6]             ; tx:tx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.169      ;
; 0.903 ; data[3]             ; tx:tx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.170      ;
; 0.905 ; data[5]             ; tx:tx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.172      ;
; 0.938 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.980 ; key:key_u|cnt[18]   ; key:key_u|keyout    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.714      ;
; 1.012 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; key:key_u|cnt[13]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; key:key_u|cnt[12]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; key:key_u|cnt[10]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; key:key_u|cnt[15]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; key:key_u|cnt[11]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; key:key_u|cnt[14]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; data[4]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.020 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.027 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; key:key_u|cnt[17]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; key:key_u|cnt[8]    ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; data[5]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; data[6]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; key:key_u|cnt[12]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; key:key_u|cnt[10]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; data[7]             ; tx:tx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; data[2]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; key:key_u|cnt[14]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; data[4]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.087 ; -35.028           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.666                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.087 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.039      ;
; -1.016 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.968      ;
; -0.999 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.951      ;
; -0.955 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.907      ;
; -0.951 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.903      ;
; -0.949 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.901      ;
; -0.945 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.900      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; key:key_u|cnt[5]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.919 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.871      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.918 ; key:key_u|cnt[8]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; key:key_u|cnt[4]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.907 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.906 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.858      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.892 ; key:key_u|cnt[3]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.642      ;
; -0.874 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.829      ;
; -0.836 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.788      ;
; -0.834 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.789      ;
; -0.826 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.778      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.777      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.816 ; key:key_u|cnt[0]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.566      ;
; -0.813 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.768      ;
; -0.811 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.763      ;
; -0.807 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.762      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; key:key_u|cnt[9]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; key:key_u|cnt[7]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.795 ; tx:tx_u|cnt_bit[1]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.039     ; 1.743      ;
; -0.789 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.741      ;
; -0.786 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.741      ;
; -0.780 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.731      ;
; -0.777 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.732      ;
; -0.776 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.727      ;
; -0.765 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.720      ;
; -0.763 ; key:key_u|cnt[5]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.762 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.713      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.746 ; key:key_u|cnt[6]    ; key:key_u|cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.697      ;
; -0.745 ; key:key_u|cnt[4]    ; key:key_u|cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.696      ;
; -0.741 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bit[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.696      ;
; -0.735 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|tx_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.687      ;
; -0.729 ; key:key_u|cnt[10]   ; key:key_u|cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.680      ;
; -0.729 ; key:key_u|cnt[10]   ; key:key_u|cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.680      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; tx:tx_u|tx_en       ; tx:tx_u|tx_en       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:tx_u|cnt_bit[1]  ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx:tx_u|cnt_bit[3]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.209 ; key:key_u|cnt[19]   ; key:key_u|cnt[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.257 ; key:key_u|cnt[2]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.578      ;
; 0.267 ; tx:tx_u|tx_en       ; tx:tx_u|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.290 ; key:key_u|cnt[3]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.297 ; key:key_u|cnt[13]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; key:key_u|cnt[11]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; key:key_u|cnt[7]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; key:key_u|cnt[10]   ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; key:key_u|cnt[5]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; data[4]             ; data[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; key:key_u|cnt[15]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key:key_u|cnt[8]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key:key_u|cnt[6]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; key:key_u|cnt[1]    ; key:key_u|cnt[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; key:key_u|cnt[14]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key:key_u|cnt[12]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; key:key_u|cnt[2]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; data[7]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; data[5]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; tx:tx_u|cnt_bps[15] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key:key_u|cnt[17]   ; key:key_u|cnt[17]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; data[1]             ; data[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; data[3]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; data[2]             ; data[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key:key_u|cnt[0]    ; key:key_u|cnt[0]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.434      ;
; 0.307 ; data[6]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx:tx_u|cnt_bps[8]  ; tx:tx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key:key_u|cnt[4]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; tx:tx_u|cnt_bps[10] ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; tx:tx_u|cnt_bps[12] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; key:key_u|cnt[1]    ; key:key_u|cnt[3]    ; clk          ; clk         ; 0.000        ; 0.237      ; 0.631      ;
; 0.312 ; key:key_u|cnt[18]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.345 ; data[1]             ; tx:tx_u|data_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.346 ; data[0]             ; tx:tx_u|data_reg[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.368 ; key:key_u|cnt[16]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.378 ; data[0]             ; data[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.390 ; key:key_u|cnt[17]   ; key:key_u|keyout    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.390 ; tx:tx_u|cnt_bit[2]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; data[6]             ; tx:tx_u|data_reg[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; data[5]             ; tx:tx_u|data_reg[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; data[3]             ; tx:tx_u|data_reg[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.400 ; data[2]             ; tx:tx_u|data_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.438 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.439 ; tx:tx_u|cnt_bit[0]  ; tx:tx_u|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.559      ;
; 0.439 ; key:key_u|cnt[18]   ; key:key_u|keyout    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.758      ;
; 0.446 ; key:key_u|cnt[7]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; key:key_u|cnt[13]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; key:key_u|cnt[11]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; key:key_u|cnt[5]    ; key:key_u|cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; key:key_u|cnt[1]    ; key:key_u|cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; key:key_u|cnt[15]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; data[7]             ; tx:tx_u|data_reg[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; data[5]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; key:key_u|cnt[17]   ; key:key_u|cnt[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; data[1]             ; data[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; tx:tx_u|cnt_bps[5]  ; tx:tx_u|cnt_bps[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; tx:tx_u|cnt_bps[1]  ; tx:tx_u|cnt_bps[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; tx:tx_u|cnt_bps[3]  ; tx:tx_u|cnt_bps[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; tx:tx_u|cnt_bps[13] ; tx:tx_u|cnt_bps[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; tx:tx_u|cnt_bps[11] ; tx:tx_u|cnt_bps[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; data[3]             ; data[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; tx:tx_u|cnt_bps[7]  ; tx:tx_u|cnt_bps[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; tx:tx_u|cnt_bps[9]  ; tx:tx_u|cnt_bps[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; key:key_u|cnt[10]   ; key:key_u|cnt[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; key:key_u|cnt[6]    ; key:key_u|cnt[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; data[4]             ; data[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; key:key_u|cnt[12]   ; key:key_u|cnt[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; key:key_u|cnt[14]   ; key:key_u|cnt[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; key:key_u|cnt[10]   ; key:key_u|cnt[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; key:key_u|cnt[8]    ; key:key_u|cnt[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; key:key_u|cnt[6]    ; key:key_u|cnt[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; data[4]             ; data[6]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; key:key_u|cnt[2]    ; key:key_u|cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; key:key_u|cnt[12]   ; key:key_u|cnt[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; key:key_u|cnt[14]   ; key:key_u|cnt[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; tx:tx_u|cnt_bps[0]  ; tx:tx_u|cnt_bps[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; data[2]             ; data[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; tx:tx_u|cnt_bps[6]  ; tx:tx_u|cnt_bps[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; key:key_u|cnt[4]    ; key:key_u|cnt[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; data[6]             ; data[7]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; tx:tx_u|cnt_bps[14] ; tx:tx_u|cnt_bps[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; tx:tx_u|cnt_bps[2]  ; tx:tx_u|cnt_bps[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; tx:tx_u|cnt_bps[4]  ; tx:tx_u|cnt_bps[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.853   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.853   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -160.818 ; 0.0   ; 0.0      ; 0.0     ; -90.733             ;
;  clk             ; -160.818 ; 0.000 ; N/A      ; N/A     ; -90.733             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; key                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1262     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1262     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Sep 25 17:53:12 2025
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.853
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.853            -160.818 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.733 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.490            -144.252 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.733 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.087             -35.028 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.666 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4843 megabytes
    Info: Processing ended: Thu Sep 25 17:53:13 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


