# 4.4：設計フロー（RTL → 論理合成 → 物理設計 → 検証 → マスク作成）

SoC開発では、機能仕様に基づいてRTL設計からマスク生成までを段階的に進めていきます。  
本節では、一般的な設計フローをステップごとに解説し、教育的に理解しやすい形で整理します。

---

## ✅ 1. 設計フローの全体像

```mermaid
graph LR
  A[仕様定義] --> B[RTL設計（Verilog/VHDL）]
  B --> C[論理合成（gate-level netlist）]
  C --> D[物理設計（レイアウト）]
  D --> E[設計検証（DRC/LVS/STA）]
  E --> F[マスクデータ作成（GDSII）]
各ステージが明確に連携しており、「前工程の品質」が後工程に直結します。

⸻

✅ 2. RTL設計（Register Transfer Level）
	•	ハードウェアの動作をクロック単位で記述（Verilog, VHDL）
	•	記述対象：状態遷移（FSM）、データパス（演算）、制御信号
	•	検証方法：シミュレーション（ModelSimなど）

教育演習例：
検証項目
内容
DRC
Design Rule Check：物理設計ルールに違反がないか
LVS
Layout vs. Schematic：回路図とレイアウトの整合性確認
STA
Static Timing Analysis：タイミング制約に対するパス検証
🔧 教育では、エラーの例を実際に見て理解する演習が効果的です。

⸻

✅ 6. マスクデータ作成
	•	最終的なGDSII形式のマスクデータを生成
	•	ファウンドリへ送付 → 製造工程へ

教育向け補足：
	•	実際にGDSデータをKLayoutで確認することで、設計成果物の実感が得られる
	•	sky130などのPDKを用いたGDS作成演習も実施可能

⸻

✅ まとめ：設計フロー全体の理解
ステージ
教育上の観点
RTL設計
記述力、論理構造の理解
合成
面積・性能の意識
物理設計
レイアウトと配線の現実的制約
検証
品質保証と信頼性の基礎
マスク作成
最終成果物の実感と製造のつながり
ステージ
教育上の観点
RTL設計
記述力、論理構造の理解
合成
面積・性能の意識
物理設計
レイアウトと配線の現実的制約
検証
品質保証と信頼性の基礎
マスク作成
最終成果物の実感と製造のつながり

本章で学んだSoC設計のフローは、次章「テスト・パッケージ・製品化」へとつながります。

---

これで**第4章（SoC設計基礎と設計フロー）**の全節が揃いました。

次に進む場合は：

🔸 **第5章：テスト・パッケージ・製品化の流れ（章README）**

ご希望に応じて、すぐにご用意いたします。進行しますか？
