
motor_driver_testing.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000047c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000428  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000047c  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000004ac  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000038  00000000  00000000  000004ec  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000000d4  00000000  00000000  00000524  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000006b  00000000  00000000  000005f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000000f2  00000000  00000000  00000663  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000078  00000000  00000000  00000758  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000173  00000000  00000000  000007d0  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000008d  00000000  00000000  00000943  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000028  00000000  00000000  000009d0  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 56 00 	jmp	0xac	; 0xac <__ctors_end>
   4:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
   8:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
   c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  10:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  14:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  18:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  1c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  20:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  24:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  28:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  2c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  30:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  34:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  38:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  3c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  40:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  44:	0c 94 c2 00 	jmp	0x184	; 0x184 <__vector_17>
  48:	0c 94 d0 00 	jmp	0x1a0	; 0x1a0 <__vector_18>
  4c:	0c 94 dd 00 	jmp	0x1ba	; 0x1ba <__vector_19>
  50:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  54:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  58:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  5c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  60:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  64:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  68:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  6c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  70:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  74:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  78:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  7c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  80:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  84:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  88:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  8c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  90:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  94:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  98:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  9c:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a0:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a4:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>
  a8:	0c 94 60 00 	jmp	0xc0	; 0xc0 <__bad_interrupt>

000000ac <__ctors_end>:
  ac:	11 24       	eor	r1, r1
  ae:	1f be       	out	0x3f, r1	; 63
  b0:	cf ef       	ldi	r28, 0xFF	; 255
  b2:	da e0       	ldi	r29, 0x0A	; 10
  b4:	de bf       	out	0x3e, r29	; 62
  b6:	cd bf       	out	0x3d, r28	; 61
  b8:	0e 94 62 00 	call	0xc4	; 0xc4 <main>
  bc:	0c 94 12 02 	jmp	0x424	; 0x424 <_exit>

000000c0 <__bad_interrupt>:
  c0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000c4 <main>:


int main(void)
{
	
	m_green(ON);
  c4:	6a 9a       	sbi	0x0d, 2	; 13
  c6:	72 98       	cbi	0x0e, 2	; 14
	sei();
  c8:	78 94       	sei
		
	set(DDRB,0);
  ca:	20 9a       	sbi	0x04, 0	; 4
	set(DDRB,1);
  cc:	21 9a       	sbi	0x04, 1	; 4
	set(DDRB,2);
  ce:	22 9a       	sbi	0x04, 2	; 4
	set(DDRB,3);
  d0:	23 9a       	sbi	0x04, 3	; 4
	
	//Timer initialization
	clear(TCCR1B,CS12);	//Set timer1 prescaler to /1
  d2:	e1 e8       	ldi	r30, 0x81	; 129
  d4:	f0 e0       	ldi	r31, 0x00	; 0
  d6:	80 81       	ld	r24, Z
  d8:	8b 7f       	andi	r24, 0xFB	; 251
  da:	80 83       	st	Z, r24
	clear(TCCR1B,CS11);
  dc:	80 81       	ld	r24, Z
  de:	8d 7f       	andi	r24, 0xFD	; 253
  e0:	80 83       	st	Z, r24
	set(TCCR1B,CS10);
  e2:	80 81       	ld	r24, Z
  e4:	81 60       	ori	r24, 0x01	; 1
  e6:	80 83       	st	Z, r24
	
	clear(TCCR1B,WGM13);	//Use timer mode 4 (up to OCR1A)
  e8:	80 81       	ld	r24, Z
  ea:	8f 7e       	andi	r24, 0xEF	; 239
  ec:	80 83       	st	Z, r24
	set(TCCR1B,WGM12);
  ee:	80 81       	ld	r24, Z
  f0:	88 60       	ori	r24, 0x08	; 8
  f2:	80 83       	st	Z, r24
	clear(TCCR1A,WGM11);
  f4:	e0 e8       	ldi	r30, 0x80	; 128
  f6:	f0 e0       	ldi	r31, 0x00	; 0
  f8:	80 81       	ld	r24, Z
  fa:	8d 7f       	andi	r24, 0xFD	; 253
  fc:	80 83       	st	Z, r24
	clear(TCCR1A,WGM10);
  fe:	80 81       	ld	r24, Z
 100:	8e 7f       	andi	r24, 0xFE	; 254
 102:	80 83       	st	Z, r24

	clear(TCCR1A,COM1B1);		//No change of B6
 104:	80 81       	ld	r24, Z
 106:	8f 7d       	andi	r24, 0xDF	; 223
 108:	80 83       	st	Z, r24
	clear(TCCR1A,COM1B0);
 10a:	80 81       	ld	r24, Z
 10c:	8f 7e       	andi	r24, 0xEF	; 239
 10e:	80 83       	st	Z, r24

	OCR1A = CLOCK/PWM_FREQ;
 110:	c8 e8       	ldi	r28, 0x88	; 136
 112:	d0 e0       	ldi	r29, 0x00	; 0
 114:	8a ea       	ldi	r24, 0xAA	; 170
 116:	99 e2       	ldi	r25, 0x29	; 41
 118:	99 83       	std	Y+1, r25	; 0x01
 11a:	88 83       	st	Y, r24
	OCR1B = ((float)OCR1A)*0.3;
 11c:	68 81       	ld	r22, Y
 11e:	79 81       	ldd	r23, Y+1	; 0x01
 120:	80 e0       	ldi	r24, 0x00	; 0
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	0e 94 17 01 	call	0x22e	; 0x22e <__floatunsisf>
 128:	2a e9       	ldi	r18, 0x9A	; 154
 12a:	39 e9       	ldi	r19, 0x99	; 153
 12c:	49 e9       	ldi	r20, 0x99	; 153
 12e:	5e e3       	ldi	r21, 0x3E	; 62
 130:	0e 94 7d 01 	call	0x2fa	; 0x2fa <__mulsf3>
 134:	0e 94 e8 00 	call	0x1d0	; 0x1d0 <__fixunssfsi>
 138:	70 93 8b 00 	sts	0x008B, r23
 13c:	60 93 8a 00 	sts	0x008A, r22
	OCR1C = ((float)OCR1A)*0.3;
 140:	68 81       	ld	r22, Y
 142:	79 81       	ldd	r23, Y+1	; 0x01
 144:	80 e0       	ldi	r24, 0x00	; 0
 146:	90 e0       	ldi	r25, 0x00	; 0
 148:	0e 94 17 01 	call	0x22e	; 0x22e <__floatunsisf>
 14c:	2a e9       	ldi	r18, 0x9A	; 154
 14e:	39 e9       	ldi	r19, 0x99	; 153
 150:	49 e9       	ldi	r20, 0x99	; 153
 152:	5e e3       	ldi	r21, 0x3E	; 62
 154:	0e 94 7d 01 	call	0x2fa	; 0x2fa <__mulsf3>
 158:	0e 94 e8 00 	call	0x1d0	; 0x1d0 <__fixunssfsi>
 15c:	70 93 8d 00 	sts	0x008D, r23
 160:	60 93 8c 00 	sts	0x008C, r22
	
	set(TIMSK1,OCIE1A); // OCR1A interrupt vector
 164:	ef e6       	ldi	r30, 0x6F	; 111
 166:	f0 e0       	ldi	r31, 0x00	; 0
 168:	80 81       	ld	r24, Z
 16a:	82 60       	ori	r24, 0x02	; 2
 16c:	80 83       	st	Z, r24
	set(TIMSK1,OCIE1B); // OCR1B interrupt vector
 16e:	80 81       	ld	r24, Z
 170:	84 60       	ori	r24, 0x04	; 4
 172:	80 83       	st	Z, r24
	set(TIMSK1,OCIE1C); // OCR1C interrupt vector
 174:	80 81       	ld	r24, Z
 176:	88 60       	ori	r24, 0x08	; 8
 178:	80 83       	st	Z, r24

    clear(PORTB,0); // B0 Left motor enable
 17a:	28 98       	cbi	0x05, 0	; 5
    clear(PORTB,2); // B2 Right motor enable
 17c:	2a 98       	cbi	0x05, 2	; 5
	clear(PORTB,1);
 17e:	29 98       	cbi	0x05, 1	; 5
	clear(PORTB,3);
 180:	2b 98       	cbi	0x05, 3	; 5

	
	
    while (1) 
    {}
 182:	ff cf       	rjmp	.-2      	; 0x182 <main+0xbe>

00000184 <__vector_17>:
}


/* Motor PWM Control (Enable both at rollover) */
ISR(TIMER1_COMPA_vect){
 184:	1f 92       	push	r1
 186:	0f 92       	push	r0
 188:	0f b6       	in	r0, 0x3f	; 63
 18a:	0f 92       	push	r0
 18c:	11 24       	eor	r1, r1
	set(PORTB,0); // B0 Left motor enable
 18e:	28 9a       	sbi	0x05, 0	; 5
	set(PORTB,2); // B2 Right motor enable
 190:	2a 9a       	sbi	0x05, 2	; 5
	m_red(ON);
 192:	6e 9a       	sbi	0x0d, 6	; 13
 194:	76 98       	cbi	0x0e, 6	; 14
}
 196:	0f 90       	pop	r0
 198:	0f be       	out	0x3f, r0	; 63
 19a:	0f 90       	pop	r0
 19c:	1f 90       	pop	r1
 19e:	18 95       	reti

000001a0 <__vector_18>:

/* Motor PWM Control (Disable left at TCNT1 = OCR1B) */
ISR(TIMER1_COMPB_vect){
 1a0:	1f 92       	push	r1
 1a2:	0f 92       	push	r0
 1a4:	0f b6       	in	r0, 0x3f	; 63
 1a6:	0f 92       	push	r0
 1a8:	11 24       	eor	r1, r1
	clear(PORTB,0); // B0 Left motor disable
 1aa:	28 98       	cbi	0x05, 0	; 5
	m_green(OFF);
 1ac:	6a 9a       	sbi	0x0d, 2	; 13
 1ae:	72 9a       	sbi	0x0e, 2	; 14
}
 1b0:	0f 90       	pop	r0
 1b2:	0f be       	out	0x3f, r0	; 63
 1b4:	0f 90       	pop	r0
 1b6:	1f 90       	pop	r1
 1b8:	18 95       	reti

000001ba <__vector_19>:

/* Motor PWM Control (Disable right at TCNT1 = OCR1C) */
ISR(TIMER1_COMPC_vect){
 1ba:	1f 92       	push	r1
 1bc:	0f 92       	push	r0
 1be:	0f b6       	in	r0, 0x3f	; 63
 1c0:	0f 92       	push	r0
 1c2:	11 24       	eor	r1, r1
	clear(PORTB,2); // B2 Right motor disable
 1c4:	2a 98       	cbi	0x05, 2	; 5
}
 1c6:	0f 90       	pop	r0
 1c8:	0f be       	out	0x3f, r0	; 63
 1ca:	0f 90       	pop	r0
 1cc:	1f 90       	pop	r1
 1ce:	18 95       	reti

000001d0 <__fixunssfsi>:
 1d0:	0e 94 5c 01 	call	0x2b8	; 0x2b8 <__fp_splitA>
 1d4:	88 f0       	brcs	.+34     	; 0x1f8 <__fixunssfsi+0x28>
 1d6:	9f 57       	subi	r25, 0x7F	; 127
 1d8:	98 f0       	brcs	.+38     	; 0x200 <__fixunssfsi+0x30>
 1da:	b9 2f       	mov	r27, r25
 1dc:	99 27       	eor	r25, r25
 1de:	b7 51       	subi	r27, 0x17	; 23
 1e0:	b0 f0       	brcs	.+44     	; 0x20e <__fixunssfsi+0x3e>
 1e2:	e1 f0       	breq	.+56     	; 0x21c <__fixunssfsi+0x4c>
 1e4:	66 0f       	add	r22, r22
 1e6:	77 1f       	adc	r23, r23
 1e8:	88 1f       	adc	r24, r24
 1ea:	99 1f       	adc	r25, r25
 1ec:	1a f0       	brmi	.+6      	; 0x1f4 <__fixunssfsi+0x24>
 1ee:	ba 95       	dec	r27
 1f0:	c9 f7       	brne	.-14     	; 0x1e4 <__fixunssfsi+0x14>
 1f2:	14 c0       	rjmp	.+40     	; 0x21c <__fixunssfsi+0x4c>
 1f4:	b1 30       	cpi	r27, 0x01	; 1
 1f6:	91 f0       	breq	.+36     	; 0x21c <__fixunssfsi+0x4c>
 1f8:	0e 94 76 01 	call	0x2ec	; 0x2ec <__fp_zero>
 1fc:	b1 e0       	ldi	r27, 0x01	; 1
 1fe:	08 95       	ret
 200:	0c 94 76 01 	jmp	0x2ec	; 0x2ec <__fp_zero>
 204:	67 2f       	mov	r22, r23
 206:	78 2f       	mov	r23, r24
 208:	88 27       	eor	r24, r24
 20a:	b8 5f       	subi	r27, 0xF8	; 248
 20c:	39 f0       	breq	.+14     	; 0x21c <__fixunssfsi+0x4c>
 20e:	b9 3f       	cpi	r27, 0xF9	; 249
 210:	cc f3       	brlt	.-14     	; 0x204 <__fixunssfsi+0x34>
 212:	86 95       	lsr	r24
 214:	77 95       	ror	r23
 216:	67 95       	ror	r22
 218:	b3 95       	inc	r27
 21a:	d9 f7       	brne	.-10     	; 0x212 <__fixunssfsi+0x42>
 21c:	3e f4       	brtc	.+14     	; 0x22c <__fixunssfsi+0x5c>
 21e:	90 95       	com	r25
 220:	80 95       	com	r24
 222:	70 95       	com	r23
 224:	61 95       	neg	r22
 226:	7f 4f       	sbci	r23, 0xFF	; 255
 228:	8f 4f       	sbci	r24, 0xFF	; 255
 22a:	9f 4f       	sbci	r25, 0xFF	; 255
 22c:	08 95       	ret

0000022e <__floatunsisf>:
 22e:	e8 94       	clt
 230:	09 c0       	rjmp	.+18     	; 0x244 <__floatsisf+0x12>

00000232 <__floatsisf>:
 232:	97 fb       	bst	r25, 7
 234:	3e f4       	brtc	.+14     	; 0x244 <__floatsisf+0x12>
 236:	90 95       	com	r25
 238:	80 95       	com	r24
 23a:	70 95       	com	r23
 23c:	61 95       	neg	r22
 23e:	7f 4f       	sbci	r23, 0xFF	; 255
 240:	8f 4f       	sbci	r24, 0xFF	; 255
 242:	9f 4f       	sbci	r25, 0xFF	; 255
 244:	99 23       	and	r25, r25
 246:	a9 f0       	breq	.+42     	; 0x272 <__floatsisf+0x40>
 248:	f9 2f       	mov	r31, r25
 24a:	96 e9       	ldi	r25, 0x96	; 150
 24c:	bb 27       	eor	r27, r27
 24e:	93 95       	inc	r25
 250:	f6 95       	lsr	r31
 252:	87 95       	ror	r24
 254:	77 95       	ror	r23
 256:	67 95       	ror	r22
 258:	b7 95       	ror	r27
 25a:	f1 11       	cpse	r31, r1
 25c:	f8 cf       	rjmp	.-16     	; 0x24e <__floatsisf+0x1c>
 25e:	fa f4       	brpl	.+62     	; 0x29e <__floatsisf+0x6c>
 260:	bb 0f       	add	r27, r27
 262:	11 f4       	brne	.+4      	; 0x268 <__floatsisf+0x36>
 264:	60 ff       	sbrs	r22, 0
 266:	1b c0       	rjmp	.+54     	; 0x29e <__floatsisf+0x6c>
 268:	6f 5f       	subi	r22, 0xFF	; 255
 26a:	7f 4f       	sbci	r23, 0xFF	; 255
 26c:	8f 4f       	sbci	r24, 0xFF	; 255
 26e:	9f 4f       	sbci	r25, 0xFF	; 255
 270:	16 c0       	rjmp	.+44     	; 0x29e <__floatsisf+0x6c>
 272:	88 23       	and	r24, r24
 274:	11 f0       	breq	.+4      	; 0x27a <__floatsisf+0x48>
 276:	96 e9       	ldi	r25, 0x96	; 150
 278:	11 c0       	rjmp	.+34     	; 0x29c <__floatsisf+0x6a>
 27a:	77 23       	and	r23, r23
 27c:	21 f0       	breq	.+8      	; 0x286 <__floatsisf+0x54>
 27e:	9e e8       	ldi	r25, 0x8E	; 142
 280:	87 2f       	mov	r24, r23
 282:	76 2f       	mov	r23, r22
 284:	05 c0       	rjmp	.+10     	; 0x290 <__floatsisf+0x5e>
 286:	66 23       	and	r22, r22
 288:	71 f0       	breq	.+28     	; 0x2a6 <__floatsisf+0x74>
 28a:	96 e8       	ldi	r25, 0x86	; 134
 28c:	86 2f       	mov	r24, r22
 28e:	70 e0       	ldi	r23, 0x00	; 0
 290:	60 e0       	ldi	r22, 0x00	; 0
 292:	2a f0       	brmi	.+10     	; 0x29e <__floatsisf+0x6c>
 294:	9a 95       	dec	r25
 296:	66 0f       	add	r22, r22
 298:	77 1f       	adc	r23, r23
 29a:	88 1f       	adc	r24, r24
 29c:	da f7       	brpl	.-10     	; 0x294 <__floatsisf+0x62>
 29e:	88 0f       	add	r24, r24
 2a0:	96 95       	lsr	r25
 2a2:	87 95       	ror	r24
 2a4:	97 f9       	bld	r25, 7
 2a6:	08 95       	ret

000002a8 <__fp_split3>:
 2a8:	57 fd       	sbrc	r21, 7
 2aa:	90 58       	subi	r25, 0x80	; 128
 2ac:	44 0f       	add	r20, r20
 2ae:	55 1f       	adc	r21, r21
 2b0:	59 f0       	breq	.+22     	; 0x2c8 <__fp_splitA+0x10>
 2b2:	5f 3f       	cpi	r21, 0xFF	; 255
 2b4:	71 f0       	breq	.+28     	; 0x2d2 <__fp_splitA+0x1a>
 2b6:	47 95       	ror	r20

000002b8 <__fp_splitA>:
 2b8:	88 0f       	add	r24, r24
 2ba:	97 fb       	bst	r25, 7
 2bc:	99 1f       	adc	r25, r25
 2be:	61 f0       	breq	.+24     	; 0x2d8 <__fp_splitA+0x20>
 2c0:	9f 3f       	cpi	r25, 0xFF	; 255
 2c2:	79 f0       	breq	.+30     	; 0x2e2 <__fp_splitA+0x2a>
 2c4:	87 95       	ror	r24
 2c6:	08 95       	ret
 2c8:	12 16       	cp	r1, r18
 2ca:	13 06       	cpc	r1, r19
 2cc:	14 06       	cpc	r1, r20
 2ce:	55 1f       	adc	r21, r21
 2d0:	f2 cf       	rjmp	.-28     	; 0x2b6 <__fp_split3+0xe>
 2d2:	46 95       	lsr	r20
 2d4:	f1 df       	rcall	.-30     	; 0x2b8 <__fp_splitA>
 2d6:	08 c0       	rjmp	.+16     	; 0x2e8 <__fp_splitA+0x30>
 2d8:	16 16       	cp	r1, r22
 2da:	17 06       	cpc	r1, r23
 2dc:	18 06       	cpc	r1, r24
 2de:	99 1f       	adc	r25, r25
 2e0:	f1 cf       	rjmp	.-30     	; 0x2c4 <__fp_splitA+0xc>
 2e2:	86 95       	lsr	r24
 2e4:	71 05       	cpc	r23, r1
 2e6:	61 05       	cpc	r22, r1
 2e8:	08 94       	sec
 2ea:	08 95       	ret

000002ec <__fp_zero>:
 2ec:	e8 94       	clt

000002ee <__fp_szero>:
 2ee:	bb 27       	eor	r27, r27
 2f0:	66 27       	eor	r22, r22
 2f2:	77 27       	eor	r23, r23
 2f4:	cb 01       	movw	r24, r22
 2f6:	97 f9       	bld	r25, 7
 2f8:	08 95       	ret

000002fa <__mulsf3>:
 2fa:	0e 94 90 01 	call	0x320	; 0x320 <__mulsf3x>
 2fe:	0c 94 01 02 	jmp	0x402	; 0x402 <__fp_round>
 302:	0e 94 f3 01 	call	0x3e6	; 0x3e6 <__fp_pscA>
 306:	38 f0       	brcs	.+14     	; 0x316 <__mulsf3+0x1c>
 308:	0e 94 fa 01 	call	0x3f4	; 0x3f4 <__fp_pscB>
 30c:	20 f0       	brcs	.+8      	; 0x316 <__mulsf3+0x1c>
 30e:	95 23       	and	r25, r21
 310:	11 f0       	breq	.+4      	; 0x316 <__mulsf3+0x1c>
 312:	0c 94 ea 01 	jmp	0x3d4	; 0x3d4 <__fp_inf>
 316:	0c 94 f0 01 	jmp	0x3e0	; 0x3e0 <__fp_nan>
 31a:	11 24       	eor	r1, r1
 31c:	0c 94 77 01 	jmp	0x2ee	; 0x2ee <__fp_szero>

00000320 <__mulsf3x>:
 320:	0e 94 54 01 	call	0x2a8	; 0x2a8 <__fp_split3>
 324:	70 f3       	brcs	.-36     	; 0x302 <__mulsf3+0x8>

00000326 <__mulsf3_pse>:
 326:	95 9f       	mul	r25, r21
 328:	c1 f3       	breq	.-16     	; 0x31a <__mulsf3+0x20>
 32a:	95 0f       	add	r25, r21
 32c:	50 e0       	ldi	r21, 0x00	; 0
 32e:	55 1f       	adc	r21, r21
 330:	62 9f       	mul	r22, r18
 332:	f0 01       	movw	r30, r0
 334:	72 9f       	mul	r23, r18
 336:	bb 27       	eor	r27, r27
 338:	f0 0d       	add	r31, r0
 33a:	b1 1d       	adc	r27, r1
 33c:	63 9f       	mul	r22, r19
 33e:	aa 27       	eor	r26, r26
 340:	f0 0d       	add	r31, r0
 342:	b1 1d       	adc	r27, r1
 344:	aa 1f       	adc	r26, r26
 346:	64 9f       	mul	r22, r20
 348:	66 27       	eor	r22, r22
 34a:	b0 0d       	add	r27, r0
 34c:	a1 1d       	adc	r26, r1
 34e:	66 1f       	adc	r22, r22
 350:	82 9f       	mul	r24, r18
 352:	22 27       	eor	r18, r18
 354:	b0 0d       	add	r27, r0
 356:	a1 1d       	adc	r26, r1
 358:	62 1f       	adc	r22, r18
 35a:	73 9f       	mul	r23, r19
 35c:	b0 0d       	add	r27, r0
 35e:	a1 1d       	adc	r26, r1
 360:	62 1f       	adc	r22, r18
 362:	83 9f       	mul	r24, r19
 364:	a0 0d       	add	r26, r0
 366:	61 1d       	adc	r22, r1
 368:	22 1f       	adc	r18, r18
 36a:	74 9f       	mul	r23, r20
 36c:	33 27       	eor	r19, r19
 36e:	a0 0d       	add	r26, r0
 370:	61 1d       	adc	r22, r1
 372:	23 1f       	adc	r18, r19
 374:	84 9f       	mul	r24, r20
 376:	60 0d       	add	r22, r0
 378:	21 1d       	adc	r18, r1
 37a:	82 2f       	mov	r24, r18
 37c:	76 2f       	mov	r23, r22
 37e:	6a 2f       	mov	r22, r26
 380:	11 24       	eor	r1, r1
 382:	9f 57       	subi	r25, 0x7F	; 127
 384:	50 40       	sbci	r21, 0x00	; 0
 386:	9a f0       	brmi	.+38     	; 0x3ae <__mulsf3_pse+0x88>
 388:	f1 f0       	breq	.+60     	; 0x3c6 <__mulsf3_pse+0xa0>
 38a:	88 23       	and	r24, r24
 38c:	4a f0       	brmi	.+18     	; 0x3a0 <__mulsf3_pse+0x7a>
 38e:	ee 0f       	add	r30, r30
 390:	ff 1f       	adc	r31, r31
 392:	bb 1f       	adc	r27, r27
 394:	66 1f       	adc	r22, r22
 396:	77 1f       	adc	r23, r23
 398:	88 1f       	adc	r24, r24
 39a:	91 50       	subi	r25, 0x01	; 1
 39c:	50 40       	sbci	r21, 0x00	; 0
 39e:	a9 f7       	brne	.-22     	; 0x38a <__mulsf3_pse+0x64>
 3a0:	9e 3f       	cpi	r25, 0xFE	; 254
 3a2:	51 05       	cpc	r21, r1
 3a4:	80 f0       	brcs	.+32     	; 0x3c6 <__mulsf3_pse+0xa0>
 3a6:	0c 94 ea 01 	jmp	0x3d4	; 0x3d4 <__fp_inf>
 3aa:	0c 94 77 01 	jmp	0x2ee	; 0x2ee <__fp_szero>
 3ae:	5f 3f       	cpi	r21, 0xFF	; 255
 3b0:	e4 f3       	brlt	.-8      	; 0x3aa <__mulsf3_pse+0x84>
 3b2:	98 3e       	cpi	r25, 0xE8	; 232
 3b4:	d4 f3       	brlt	.-12     	; 0x3aa <__mulsf3_pse+0x84>
 3b6:	86 95       	lsr	r24
 3b8:	77 95       	ror	r23
 3ba:	67 95       	ror	r22
 3bc:	b7 95       	ror	r27
 3be:	f7 95       	ror	r31
 3c0:	e7 95       	ror	r30
 3c2:	9f 5f       	subi	r25, 0xFF	; 255
 3c4:	c1 f7       	brne	.-16     	; 0x3b6 <__mulsf3_pse+0x90>
 3c6:	fe 2b       	or	r31, r30
 3c8:	88 0f       	add	r24, r24
 3ca:	91 1d       	adc	r25, r1
 3cc:	96 95       	lsr	r25
 3ce:	87 95       	ror	r24
 3d0:	97 f9       	bld	r25, 7
 3d2:	08 95       	ret

000003d4 <__fp_inf>:
 3d4:	97 f9       	bld	r25, 7
 3d6:	9f 67       	ori	r25, 0x7F	; 127
 3d8:	80 e8       	ldi	r24, 0x80	; 128
 3da:	70 e0       	ldi	r23, 0x00	; 0
 3dc:	60 e0       	ldi	r22, 0x00	; 0
 3de:	08 95       	ret

000003e0 <__fp_nan>:
 3e0:	9f ef       	ldi	r25, 0xFF	; 255
 3e2:	80 ec       	ldi	r24, 0xC0	; 192
 3e4:	08 95       	ret

000003e6 <__fp_pscA>:
 3e6:	00 24       	eor	r0, r0
 3e8:	0a 94       	dec	r0
 3ea:	16 16       	cp	r1, r22
 3ec:	17 06       	cpc	r1, r23
 3ee:	18 06       	cpc	r1, r24
 3f0:	09 06       	cpc	r0, r25
 3f2:	08 95       	ret

000003f4 <__fp_pscB>:
 3f4:	00 24       	eor	r0, r0
 3f6:	0a 94       	dec	r0
 3f8:	12 16       	cp	r1, r18
 3fa:	13 06       	cpc	r1, r19
 3fc:	14 06       	cpc	r1, r20
 3fe:	05 06       	cpc	r0, r21
 400:	08 95       	ret

00000402 <__fp_round>:
 402:	09 2e       	mov	r0, r25
 404:	03 94       	inc	r0
 406:	00 0c       	add	r0, r0
 408:	11 f4       	brne	.+4      	; 0x40e <__fp_round+0xc>
 40a:	88 23       	and	r24, r24
 40c:	52 f0       	brmi	.+20     	; 0x422 <__fp_round+0x20>
 40e:	bb 0f       	add	r27, r27
 410:	40 f4       	brcc	.+16     	; 0x422 <__fp_round+0x20>
 412:	bf 2b       	or	r27, r31
 414:	11 f4       	brne	.+4      	; 0x41a <__fp_round+0x18>
 416:	60 ff       	sbrs	r22, 0
 418:	04 c0       	rjmp	.+8      	; 0x422 <__fp_round+0x20>
 41a:	6f 5f       	subi	r22, 0xFF	; 255
 41c:	7f 4f       	sbci	r23, 0xFF	; 255
 41e:	8f 4f       	sbci	r24, 0xFF	; 255
 420:	9f 4f       	sbci	r25, 0xFF	; 255
 422:	08 95       	ret

00000424 <_exit>:
 424:	f8 94       	cli

00000426 <__stop_program>:
 426:	ff cf       	rjmp	.-2      	; 0x426 <__stop_program>
