# Acc√©l√©rateur Nios II ‚Äì Convolution 3√ó3 & filtre moyenneur (Custom Instruction)

Projet personnel d‚Äôacc√©l√©ration mat√©rielle sur processeur **Nios II** via des
**instructions personnalis√©es (Custom Instruction ‚Äì interface extended)**.

Le projet met en ≈ìuvre deux traitements :

- une **convolution 3√ó3** de type gaussienne sur une petite image (4√ó4),  
- un **filtre moyenneur 1D** sur une ligne de donn√©es,

chacun impl√©ment√© sous deux formes : **version software en C** et **version hardware via une Custom Instruction**.

L‚Äôobjectif est de mesurer le **speedup** apport√© par le mat√©riel √† l‚Äôaide du **timestamp timer** de la HAL Nios II.


## üéØ Objectifs du projet

- Concevoir et impl√©menter **deux Custom Instructions diff√©rentes** :
  - une instruction **multi-cycle** `MAC_OP` pour la convolution 3√ó3,
  - une instruction **combinatoire** `FILTRE_MOYENNEUR` pour un filtre moyenneur 1D.
- Int√©grer ces instructions dans un syst√®me Nios II via **Platform Designer (Qsys)**.
- D√©velopper les versions **C** des m√™mes traitements pour servir de r√©f√©rence.
- Mesurer les temps d‚Äôex√©cution avec le **timestamp timer** et comparer HW vs SW.


## üß± Architecture globale

### Plateforme mat√©rielle

- FPGA (type Cyclone II sur carte DE1 dans ce projet),
- Processeur **Nios II** (syst√®me g√©n√©r√© avec Platform Designer),
- P√©riph√©riques principaux :
  - Custom Instruction extended (port vers `MAC_FILTRE_INTERFACE`),
  - Timer de timestamp (utilis√© via `alt_timestamp`),
  - JTAG UART (pour logs / traces √©ventuelles).


## üîß Blocs mat√©riels (VHDL)

Les fichiers VHDL sont dans le dossier `src/`.

### `MAC_OP.vhd` ‚Äì Instruction multi-cycle : convolution 3√ó3

- R√©alise une op√©ration de type **MAC (Multiply‚ÄìAccumulate)** sur plusieurs produits valeur √ó coefficient.
- Utilis√©e pour calculer un pixel de la **convolution 3√ó3 gaussienne** sur une image 4√ó4.
- Fonctionnement typique :
  - accumulation des produits sur plusieurs cycles,
  - signal de ‚Äúdone‚Äù vers le Nios II une fois l‚Äôaccumulation termin√©e.

### `FILTRE_MOYENNEUR.vhd` ‚Äì Instruction combinatoire : filtre 1D

- Impl√©mente un **filtre moyenneur 1D** de type :

  ```text
  y[i] = (3 ¬∑ x[i] + 1 ¬∑ x[i+1]) >> 2
  ```
- Logique purement combinatoire (r√©sultat en un cycle de clock c√¥t√© Nios II).

### `MAC_FILTRE_INTERFACE.vhd - Interface extended entre le Nios II et les deux instructions`

- D√©codage du champ de s√©lection d‚Äôinstruction `n` pour choisir entre MAC_OP et FILTRE_MOYENNEUR,
- Multiplexage des signaux de donn√©es.

### Blocs auxiliaires

- ADDC1.vhd, ADDCN.vhd : blocs d‚Äôaddition sur un ou plusieurs op√©randes,
- multiplier.vhd       : bloc de multiplication,
- TOP_LEVEL.vhd        : int√©gration des blocs dans le syst√®me global.

### üß† Architecture logicielle (C embarqu√©)

Code C : voir `software/main.c`.
- Macro pour facilit√© l'utilisation des instruction dans le code : `custom_mac_op()` et `filtre_moyenneur_custom()`,
- Implementations des versions software de la convolution 3√ó3 et du filtre moyenneur 1D,
- Mesures de performances avec `alt_timestamp()`, calcul de l‚Äôacc√©l√©ration.

## üõ† Outils & environnement

- Carte FPGA (type DE1 Cyclone II).
- Intel Quartus Prime pour la synth√®se et l‚Äôimplantation FPGA,
- Platform Designer / Qsys pour l‚Äôint√©gration Nios II + Custom Instruction,
- Altera monitor programme pour la compilation et le debug C,
_ ModelSim pour simuler les blocs VHDL,

## ‚öôÔ∏è Mise en route

1. Synth√®se FPGA

	- Ouvrir le projet Quartus dans le dossier fit/.
	- V√©rifier le mapping de la Custom Instruction dans le syst√®me Nios II.
	- Lancer : `Start Compilation`
	- Programmer la carte avec le fichier .sof g√©n√©r√©.

2. Build logiciel Nios II

	- Cr√©er une `BSP` √† partir de nios_system.sopcinfo.
	- Cr√©er un projet d‚Äôapplication C et y ajouter software/main.c.
	- R√©g√©n√©rer la `BSP` si n√©cessaire.
	- Compiler, puis t√©l√©charger le `.elf` sur la carte.
	- Observer les r√©sultats (temps d‚Äôex√©cution SW vs HW) via la console s√©rie.

## üìÇ Organisation du d√©p√¥t
```text
src/        # VHDL : MAC_OP, FILTRE_MOYENNEUR, interface extended, additions, top-level‚Ä¶
fit/        # Projet Quartus / Qsys (Nios II + Custom Instruction)
software/   # Code C embarqu√© (HAL Nios II) pour tester et mesurer les performances
simu/       # Testbenches & scripts ModelSim
