TimeQuest Timing Analyzer report for pepinosDigitais
Tue Aug 29 20:19:31 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'select'
 12. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 13. Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 14. Slow Model Setup: 'clock_50M'
 15. Slow Model Hold: 'clock_50M'
 16. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Slow Model Hold: 'select'
 18. Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 19. Slow Model Minimum Pulse Width: 'clock_50M'
 20. Slow Model Minimum Pulse Width: 'select'
 21. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 22. Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'select'
 33. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 34. Fast Model Setup: 'clock_50M'
 35. Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 36. Fast Model Hold: 'clock_50M'
 37. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 38. Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 39. Fast Model Hold: 'select'
 40. Fast Model Minimum Pulse Width: 'clock_50M'
 41. Fast Model Minimum Pulse Width: 'select'
 42. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 43. Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_1Hz_divider:inst_clock_1Hz|clk_out } ;
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
; select                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select }                                   ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 40.18 MHz  ; 40.18 MHz       ; select                                   ;      ;
; 116.14 MHz ; 116.14 MHz      ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;      ;
; 119.13 MHz ; 119.13 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
; 124.6 MHz  ; 124.6 MHz       ; clock_50M                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -25.108 ; -541.051      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -9.020  ; -314.540      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.610  ; -224.542      ;
; clock_50M                                ; -7.026  ; -238.154      ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -2.558 ; -5.086        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.778  ; 0.000         ;
; select                                   ; 1.058  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.083  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -38.222       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'select'                                                                                                                       ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -25.108 ; pos[22]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.836     ;
; -25.063 ; pos[24]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.787     ;
; -24.947 ; pos[22]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.675     ;
; -24.907 ; pos[25]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.631     ;
; -24.902 ; pos[24]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.626     ;
; -24.886 ; pos[14]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.612     ;
; -24.874 ; pos[20]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.598     ;
; -24.874 ; pos[13]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.605     ;
; -24.845 ; pos[6]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.573     ;
; -24.842 ; pos[23]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.566     ;
; -24.837 ; pos[29]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.565     ;
; -24.826 ; pos[30]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.809     ; 24.553     ;
; -24.808 ; pos[31]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.537     ;
; -24.781 ; pos[16]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.505     ;
; -24.769 ; pos[8]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.497     ;
; -24.747 ; pos[22]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.475     ;
; -24.746 ; pos[25]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.470     ;
; -24.729 ; pos[21]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.453     ;
; -24.725 ; pos[14]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.451     ;
; -24.722 ; pos[19]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.446     ;
; -24.713 ; pos[20]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.437     ;
; -24.713 ; pos[13]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.444     ;
; -24.711 ; pos[27]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.437     ;
; -24.702 ; pos[24]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.426     ;
; -24.686 ; pos[28]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.415     ;
; -24.684 ; pos[6]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.412     ;
; -24.681 ; pos[23]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.405     ;
; -24.676 ; pos[29]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.404     ;
; -24.673 ; pos[7]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.401     ;
; -24.667 ; pos[26]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.393     ;
; -24.665 ; pos[30]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.809     ; 24.392     ;
; -24.655 ; pos[18]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.379     ;
; -24.647 ; pos[31]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.376     ;
; -24.631 ; pos[15]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.362     ;
; -24.620 ; pos[16]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.344     ;
; -24.608 ; pos[8]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.336     ;
; -24.568 ; pos[21]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.292     ;
; -24.562 ; pos[5]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.288     ;
; -24.561 ; pos[19]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.285     ;
; -24.550 ; pos[27]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.276     ;
; -24.546 ; pos[25]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.270     ;
; -24.525 ; pos[14]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.251     ;
; -24.525 ; pos[28]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.254     ;
; -24.513 ; pos[20]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.237     ;
; -24.513 ; pos[13]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.244     ;
; -24.512 ; pos[7]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.240     ;
; -24.506 ; pos[26]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.232     ;
; -24.494 ; pos[18]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.218     ;
; -24.484 ; pos[6]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.212     ;
; -24.481 ; pos[23]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.205     ;
; -24.476 ; pos[29]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.204     ;
; -24.470 ; pos[15]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.201     ;
; -24.466 ; pos[17]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.190     ;
; -24.465 ; pos[30]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.809     ; 24.192     ;
; -24.447 ; pos[31]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.176     ;
; -24.434 ; pos[22]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.162     ;
; -24.420 ; pos[16]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.144     ;
; -24.408 ; pos[8]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.136     ;
; -24.401 ; pos[5]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.127     ;
; -24.389 ; pos[24]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.113     ;
; -24.377 ; pos[22]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.105     ;
; -24.368 ; pos[21]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.092     ;
; -24.361 ; pos[19]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.085     ;
; -24.350 ; pos[27]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.076     ;
; -24.332 ; pos[24]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.056     ;
; -24.325 ; pos[28]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 24.054     ;
; -24.324 ; pos[2]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.050     ;
; -24.312 ; pos[7]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 24.040     ;
; -24.306 ; pos[26]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 24.032     ;
; -24.305 ; pos[17]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.029     ;
; -24.294 ; pos[18]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 24.018     ;
; -24.270 ; pos[15]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 24.001     ;
; -24.233 ; pos[25]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.957     ;
; -24.231 ; pos[14]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 23.957     ;
; -24.219 ; pos[13]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 23.950     ;
; -24.201 ; pos[5]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 23.927     ;
; -24.200 ; pos[20]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.924     ;
; -24.176 ; pos[25]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.900     ;
; -24.174 ; pos[14]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 23.900     ;
; -24.171 ; pos[6]    ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 23.899     ;
; -24.168 ; pos[9]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 23.899     ;
; -24.168 ; pos[23]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.892     ;
; -24.163 ; pos[2]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.810     ; 23.889     ;
; -24.163 ; pos[29]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 23.891     ;
; -24.162 ; pos[13]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 23.893     ;
; -24.152 ; pos[30]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.809     ; 23.879     ;
; -24.143 ; pos[20]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.867     ;
; -24.139 ; pos[22]   ; numberOfCardsFlipped[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 23.868     ;
; -24.134 ; pos[31]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 23.863     ;
; -24.133 ; pos[12]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.805     ; 23.864     ;
; -24.126 ; pos[16]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.850     ;
; -24.114 ; pos[6]    ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 23.842     ;
; -24.111 ; pos[23]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.835     ;
; -24.106 ; pos[29]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 23.834     ;
; -24.105 ; pos[17]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.829     ;
; -24.095 ; pos[8]    ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.808     ; 23.823     ;
; -24.095 ; pos[30]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.809     ; 23.822     ;
; -24.094 ; pos[24]   ; numberOfCardsFlipped[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.811     ; 23.819     ;
; -24.077 ; pos[31]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.807     ; 23.806     ;
; -24.069 ; pos[16]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.812     ; 23.793     ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -9.020 ; pos[22]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.115      ;
; -9.019 ; pos[22]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.114      ;
; -9.019 ; pos[22]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.114      ;
; -9.018 ; pos[22]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.113      ;
; -9.017 ; pos[22]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.112      ;
; -9.015 ; pos[22]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.110      ;
; -9.013 ; pos[22]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.108      ;
; -9.012 ; pos[22]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.941     ; 9.107      ;
; -8.989 ; pos[22]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.082      ;
; -8.989 ; pos[22]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.082      ;
; -8.989 ; pos[22]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.082      ;
; -8.988 ; pos[22]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.942     ; 9.082      ;
; -8.988 ; pos[22]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.081      ;
; -8.988 ; pos[22]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.081      ;
; -8.987 ; pos[22]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.942     ; 9.081      ;
; -8.986 ; pos[22]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.079      ;
; -8.986 ; pos[22]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.079      ;
; -8.984 ; pos[22]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.942     ; 9.078      ;
; -8.983 ; pos[22]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.076      ;
; -8.982 ; pos[22]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.942     ; 9.076      ;
; -8.982 ; pos[22]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.942     ; 9.076      ;
; -8.980 ; pos[22]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.073      ;
; -8.978 ; pos[22]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.071      ;
; -8.978 ; pos[22]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.071      ;
; -8.977 ; pos[22]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 9.070      ;
; -8.975 ; pos[24]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.066      ;
; -8.974 ; pos[24]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.065      ;
; -8.974 ; pos[24]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.065      ;
; -8.973 ; pos[24]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.064      ;
; -8.972 ; pos[24]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.063      ;
; -8.970 ; pos[24]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.061      ;
; -8.968 ; pos[24]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.059      ;
; -8.967 ; pos[24]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 9.058      ;
; -8.944 ; pos[24]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.033      ;
; -8.944 ; pos[24]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.033      ;
; -8.944 ; pos[24]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.033      ;
; -8.943 ; pos[24]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 9.033      ;
; -8.943 ; pos[24]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.032      ;
; -8.943 ; pos[24]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.032      ;
; -8.942 ; pos[24]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 9.032      ;
; -8.941 ; pos[24]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.030      ;
; -8.941 ; pos[24]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.030      ;
; -8.939 ; pos[24]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 9.029      ;
; -8.938 ; pos[24]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.027      ;
; -8.937 ; pos[24]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 9.027      ;
; -8.937 ; pos[24]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 9.027      ;
; -8.935 ; pos[24]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.024      ;
; -8.933 ; pos[24]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.022      ;
; -8.933 ; pos[24]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.022      ;
; -8.932 ; pos[24]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 9.021      ;
; -8.917 ; pos[22]   ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.933     ; 9.020      ;
; -8.872 ; pos[24]   ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.937     ; 8.971      ;
; -8.832 ; pos[14]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.925      ;
; -8.831 ; pos[14]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.924      ;
; -8.831 ; pos[14]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.924      ;
; -8.830 ; pos[14]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.923      ;
; -8.829 ; pos[14]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.922      ;
; -8.827 ; pos[14]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.920      ;
; -8.825 ; pos[14]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.918      ;
; -8.824 ; pos[14]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.943     ; 8.917      ;
; -8.820 ; pos[13]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.918      ;
; -8.819 ; pos[25]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.910      ;
; -8.819 ; pos[13]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.917      ;
; -8.819 ; pos[13]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.917      ;
; -8.818 ; pos[25]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.909      ;
; -8.818 ; pos[25]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.909      ;
; -8.818 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.916      ;
; -8.817 ; pos[25]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.908      ;
; -8.817 ; pos[13]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.915      ;
; -8.816 ; pos[25]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.907      ;
; -8.815 ; pos[13]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.913      ;
; -8.814 ; pos[25]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.905      ;
; -8.813 ; pos[13]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.911      ;
; -8.812 ; pos[25]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.903      ;
; -8.812 ; pos[13]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.938     ; 8.910      ;
; -8.811 ; pos[25]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.902      ;
; -8.801 ; pos[14]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.892      ;
; -8.801 ; pos[14]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.892      ;
; -8.801 ; pos[14]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.892      ;
; -8.800 ; pos[14]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.944     ; 8.892      ;
; -8.800 ; pos[14]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.891      ;
; -8.800 ; pos[14]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.891      ;
; -8.799 ; pos[14]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.944     ; 8.891      ;
; -8.798 ; pos[14]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.889      ;
; -8.798 ; pos[14]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.889      ;
; -8.796 ; pos[14]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.944     ; 8.888      ;
; -8.795 ; pos[14]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.886      ;
; -8.794 ; pos[14]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.944     ; 8.886      ;
; -8.794 ; pos[14]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.944     ; 8.886      ;
; -8.792 ; pos[14]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.883      ;
; -8.790 ; pos[14]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.881      ;
; -8.790 ; pos[14]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.881      ;
; -8.789 ; pos[14]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 8.880      ;
; -8.789 ; pos[13]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 8.885      ;
; -8.789 ; pos[13]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 8.885      ;
; -8.789 ; pos[13]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 8.885      ;
; -8.788 ; pos[25]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 8.877      ;
; -8.788 ; pos[25]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 8.877      ;
; -8.788 ; pos[25]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.947     ; 8.877      ;
; -8.788 ; pos[13]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.939     ; 8.885      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.610 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 8.656      ;
; -7.595 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.637      ;
; -7.548 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.013      ; 8.597      ;
; -7.548 ; pos[3]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.588      ;
; -7.533 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.578      ;
; -7.533 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.569      ;
; -7.530 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.572      ;
; -7.476 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.518      ;
; -7.468 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.513      ;
; -7.468 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.504      ;
; -7.426 ; pos[3]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.470      ;
; -7.422 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.466      ;
; -7.413 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.455      ;
; -7.411 ; pos[3]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.458      ;
; -7.411 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.451      ;
; -7.407 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.447      ;
; -7.400 ; pos[3]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.444      ;
; -7.399 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.435      ;
; -7.396 ; pos[3]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.440      ;
; -7.396 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.439      ;
; -7.394 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.438      ;
; -7.394 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.438      ;
; -7.389 ; pos[3]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.013      ; 8.438      ;
; -7.388 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.013      ; 8.437      ;
; -7.385 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.425      ;
; -7.384 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.416      ;
; -7.381 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.421      ;
; -7.379 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.419      ;
; -7.379 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.419      ;
; -7.378 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 8.426      ;
; -7.374 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.419      ;
; -7.373 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.418      ;
; -7.364 ; pos[3]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.013      ; 8.413      ;
; -7.363 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.407      ;
; -7.361 ; pos[3]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.412      ;
; -7.351 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.393      ;
; -7.349 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.394      ;
; -7.346 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.386      ;
; -7.346 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.393      ;
; -7.342 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.382      ;
; -7.337 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 8.383      ;
; -7.334 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.385      ;
; -7.333 ; pos[3]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.384      ;
; -7.331 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.374      ;
; -7.320 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.360      ;
; -7.319 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.351      ;
; -7.319 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.366      ;
; -7.318 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.365      ;
; -7.316 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.356      ;
; -7.314 ; pos[3]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.365      ;
; -7.314 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.354      ;
; -7.314 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.354      ;
; -7.313 ; pos[3]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.364      ;
; -7.309 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.354      ;
; -7.308 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.353      ;
; -7.299 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.346      ;
; -7.298 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.342      ;
; -7.298 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.345      ;
; -7.289 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.334      ;
; -7.289 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.325      ;
; -7.284 ; pos[1]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.329      ;
; -7.281 ; pos[1]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.328      ;
; -7.254 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.301      ;
; -7.253 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.300      ;
; -7.252 ; pos[7]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 8.287      ;
; -7.244 ; pos[3]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.013      ; 8.293      ;
; -7.234 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.281      ;
; -7.233 ; pos[1]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.280      ;
; -7.229 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.274      ;
; -7.217 ; pos[4]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.259      ;
; -7.199 ; pos[7]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 8.234      ;
; -7.190 ; pos[7]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.002      ; 8.228      ;
; -7.190 ; pos[7]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.219      ;
; -7.178 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.211      ;
; -7.167 ; pos[4]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.207      ;
; -7.164 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.209      ;
; -7.163 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.203      ;
; -7.157 ; pos[5]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 8.190      ;
; -7.152 ; pos[4]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.195      ;
; -7.144 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.191      ;
; -7.142 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.189      ;
; -7.141 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.181      ;
; -7.140 ; pos[4]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 8.172      ;
; -7.137 ; pos[4]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.177      ;
; -7.136 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.183      ;
; -7.135 ; pos[3]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.182      ;
; -7.135 ; pos[4]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.175      ;
; -7.135 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.175      ;
; -7.133 ; pos[8]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 8.168      ;
; -7.132 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.179      ;
; -7.131 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 8.178      ;
; -7.130 ; pos[4]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.175      ;
; -7.129 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 8.174      ;
; -7.121 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.164      ;
; -7.120 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.163      ;
; -7.119 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.163      ;
; -7.117 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.160      ;
; -7.116 ; pos[2]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.152      ;
; -7.116 ; pos[2]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 8.143      ;
; -7.116 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.159      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.026 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.062      ;
; -7.026 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.062      ;
; -7.025 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.061      ;
; -7.025 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.061      ;
; -7.024 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.060      ;
; -7.021 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.057      ;
; -7.020 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.056      ;
; -7.020 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.056      ;
; -7.019 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.055      ;
; -6.954 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.996      ;
; -6.954 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.996      ;
; -6.953 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.995      ;
; -6.953 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.995      ;
; -6.952 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.994      ;
; -6.949 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.991      ;
; -6.948 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.990      ;
; -6.948 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.990      ;
; -6.947 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.989      ;
; -6.883 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.925      ;
; -6.883 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.925      ;
; -6.882 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.924      ;
; -6.882 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.924      ;
; -6.881 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.923      ;
; -6.878 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.920      ;
; -6.877 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.919      ;
; -6.877 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.919      ;
; -6.876 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.918      ;
; -6.823 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.865      ;
; -6.823 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.865      ;
; -6.822 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.864      ;
; -6.822 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.864      ;
; -6.821 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.863      ;
; -6.818 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.860      ;
; -6.817 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.859      ;
; -6.817 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.859      ;
; -6.816 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.858      ;
; -6.794 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.830      ;
; -6.794 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.830      ;
; -6.793 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.829      ;
; -6.793 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.829      ;
; -6.792 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.828      ;
; -6.789 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.825      ;
; -6.788 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.824      ;
; -6.788 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.824      ;
; -6.787 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.823      ;
; -6.784 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.826      ;
; -6.784 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.826      ;
; -6.783 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.825      ;
; -6.783 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.825      ;
; -6.782 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.824      ;
; -6.779 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.821      ;
; -6.778 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.820      ;
; -6.778 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.820      ;
; -6.777 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.819      ;
; -6.717 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.753      ;
; -6.717 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.753      ;
; -6.716 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.752      ;
; -6.716 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.752      ;
; -6.715 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.751      ;
; -6.712 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.748      ;
; -6.711 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.747      ;
; -6.711 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.747      ;
; -6.710 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.746      ;
; -6.681 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.723      ;
; -6.681 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.723      ;
; -6.680 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.722      ;
; -6.680 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.722      ;
; -6.679 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.721      ;
; -6.676 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.718      ;
; -6.675 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.717      ;
; -6.675 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.717      ;
; -6.674 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.716      ;
; -6.642 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.684      ;
; -6.642 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.684      ;
; -6.641 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.683      ;
; -6.641 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.683      ;
; -6.640 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.682      ;
; -6.637 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.679      ;
; -6.636 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.678      ;
; -6.636 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.678      ;
; -6.635 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.677      ;
; -6.589 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.625      ;
; -6.589 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.625      ;
; -6.588 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.624      ;
; -6.588 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.624      ;
; -6.587 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.623      ;
; -6.584 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.620      ;
; -6.583 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.619      ;
; -6.583 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.619      ;
; -6.582 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.618      ;
; -6.472 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.514      ;
; -6.472 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.514      ;
; -6.471 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.513      ;
; -6.471 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.513      ;
; -6.470 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.512      ;
; -6.467 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.509      ;
; -6.466 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.508      ;
; -6.466 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.508      ;
; -6.465 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 7.507      ;
; -6.407 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.443      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.528 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 2.669      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; -2.028 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 2.669      ; 0.657      ;
; 0.524  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.821  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.087      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.484      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.778 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.044      ;
; 0.803 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.069      ;
; 0.813 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.079      ;
; 0.823 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.089      ;
; 0.823 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.089      ;
; 0.843 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.109      ;
; 0.852 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.118      ;
; 0.862 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.130      ;
; 0.872 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.138      ;
; 0.876 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.142      ;
; 0.960 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.227      ;
; 0.995 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.261      ;
; 1.001 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.267      ;
; 1.006 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.272      ;
; 1.206 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.206 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.226 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.238 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.504      ;
; 1.248 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.514      ;
; 1.250 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.258 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.524      ;
; 1.277 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.543      ;
; 1.277 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.543      ;
; 1.319 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.585      ;
; 1.333 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.599      ;
; 1.335 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.604      ;
; 1.348 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.614      ;
; 1.367 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.662      ;
; 1.368 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.650      ;
; 1.390 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.656      ;
; 1.397 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.663      ;
; 1.404 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.674      ;
; 1.404 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.670      ;
; 1.419 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.685      ;
; 1.439 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.705      ;
; 1.455 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.721      ;
; 1.468 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.734      ;
; 1.475 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.745      ;
; 1.482 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.748      ;
; 1.539 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.805      ;
; 1.546 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.816      ;
; 1.553 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.819      ;
; 1.597 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.863      ;
; 1.608 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.874      ;
; 1.610 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.877      ;
; 1.617 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.887      ;
; 1.624 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.919      ;
; 1.624 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.890      ;
; 1.628 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 1.900      ;
; 1.644 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.939      ;
; 1.654 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 1.914      ;
; 1.658 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 1.918      ;
; 1.660 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.955      ;
; 1.668 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.934      ;
; 1.679 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.945      ;
; 1.681 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.947      ;
; 1.681 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.007     ; 1.940      ;
; 1.685 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.007     ; 1.944      ;
; 1.688 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.958      ;
; 1.700 ; isFlipped[10]           ; vga_r[9]~reg0           ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; -0.500       ; -0.113     ; 1.353      ;
; 1.709 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.029     ; 1.946      ;
; 1.738 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.004      ;
; 1.748 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.043      ;
; 1.750 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.752 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.018      ;
; 1.766 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.033      ;
; 1.766 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.032      ;
; 1.780 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.029     ; 2.017      ;
; 1.812 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.084      ;
; 1.817 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.083      ;
; 1.821 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.087      ;
; 1.837 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.103      ;
; 1.854 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 2.116      ;
; 1.881 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 2.142      ;
; 1.883 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.155      ;
; 1.892 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.158      ;
; 1.905 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.172      ;
; 1.929 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.201      ;
; 1.932 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.199      ;
; 1.953 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.007      ; 2.226      ;
; 1.954 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.226      ;
; 1.999 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.266      ;
; 2.000 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.272      ;
; 2.001 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.268      ;
; 2.005 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.300      ;
; 2.025 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.297      ;
; 2.031 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 2.302      ;
; 2.045 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.312      ;
; 2.071 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.343      ;
; 2.074 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.341      ;
; 2.088 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.355      ;
; 2.096 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.368      ;
; 2.100 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 2.371      ;
; 2.119 ; isFlipped[10]           ; vga_g[7]~reg0           ; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; -0.500       ; -0.121     ; 1.764      ;
; 2.122 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.007      ; 2.395      ;
; 2.125 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.420      ;
; 2.142 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 2.414      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'select'                                                                                                                                     ;
+-------+--------------------------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.058 ; isFlipped[15]            ; isFlipped[15]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.324      ;
; 1.082 ; isFlipped[10]            ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.348      ;
; 1.201 ; isFlipped[12]            ; isFlipped[12]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.467      ;
; 1.202 ; isFlipped[19]            ; isFlipped[19]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.468      ;
; 1.229 ; isFlipped[13]            ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.495      ;
; 1.258 ; isFlipped[4]             ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.524      ;
; 1.356 ; isFlipped[1]             ; isFlipped[1]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.622      ;
; 1.405 ; isFlipped[5]             ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.671      ;
; 1.496 ; isFlipped[9]             ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; isFlipped[6]             ; isFlipped[6]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.762      ;
; 1.506 ; isFlipped[0]             ; isFlipped[0]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.772      ;
; 1.522 ; isFlipped[7]             ; isFlipped[7]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.788      ;
; 1.528 ; isFlipped[2]             ; isFlipped[2]             ; select                                   ; select      ; 0.000        ; 0.000      ; 1.794      ;
; 1.675 ; numberOfCardsFlipped[1]  ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; 0.000      ; 1.941      ;
; 1.888 ; numberOfCardsFlipped[1]  ; isFlipped[12]            ; select                                   ; select      ; 0.000        ; -0.001     ; 2.153      ;
; 1.946 ; numberOfCardsFlipped[1]  ; isFlipped[0]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.212      ;
; 1.948 ; numberOfCardsFlipped[0]  ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; 0.000      ; 2.214      ;
; 1.949 ; numberOfCardsFlipped[1]  ; isFlipped[1]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.215      ;
; 1.981 ; numberOfCardsFlipped[1]  ; isFlipped[2]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.247      ;
; 2.084 ; numberOfCardsFlipped[1]  ; isFlipped[15]            ; select                                   ; select      ; 0.000        ; 0.016      ; 2.366      ;
; 2.130 ; numberOfCardsFlipped[1]  ; isFlipped[19]            ; select                                   ; select      ; 0.000        ; -0.001     ; 2.395      ;
; 2.161 ; numberOfCardsFlipped[0]  ; isFlipped[12]            ; select                                   ; select      ; 0.000        ; -0.001     ; 2.426      ;
; 2.177 ; numberOfCardsFlipped[1]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.011      ; 2.454      ;
; 2.193 ; numberOfCardsFlipped[1]  ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; 0.002      ; 2.461      ;
; 2.219 ; numberOfCardsFlipped[0]  ; isFlipped[0]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.485      ;
; 2.222 ; numberOfCardsFlipped[0]  ; isFlipped[1]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.488      ;
; 2.251 ; isFlipped[14]            ; isFlipped[14]            ; select                                   ; select      ; 0.000        ; 0.000      ; 2.517      ;
; 2.254 ; numberOfCardsFlipped[0]  ; isFlipped[2]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.520      ;
; 2.261 ; numberOfCardsFlipped[2]  ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; -0.005     ; 2.522      ;
; 2.286 ; isFlipped[3]             ; isFlipped[3]             ; select                                   ; select      ; 0.000        ; 0.000      ; 2.552      ;
; 2.354 ; isFlipped[18]            ; isFlipped[18]            ; select                                   ; select      ; 0.000        ; 0.000      ; 2.620      ;
; 2.357 ; numberOfCardsFlipped[0]  ; isFlipped[15]            ; select                                   ; select      ; 0.000        ; 0.016      ; 2.639      ;
; 2.368 ; numberOfCardsFlipped[1]  ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; 0.011      ; 2.645      ;
; 2.403 ; numberOfCardsFlipped[0]  ; isFlipped[19]            ; select                                   ; select      ; 0.000        ; -0.001     ; 2.668      ;
; 2.405 ; isFlipped[19]            ; numberOfCardsFlipped[1]  ; select                                   ; select      ; 0.000        ; 0.001      ; 2.672      ;
; 2.405 ; isFlipped[19]            ; numberOfCardsFlipped[0]  ; select                                   ; select      ; 0.000        ; 0.001      ; 2.672      ;
; 2.444 ; numberOfCardsFlipped[12] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.709      ;
; 2.450 ; numberOfCardsFlipped[0]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.011      ; 2.727      ;
; 2.453 ; numberOfCardsFlipped[7]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.002     ; 2.717      ;
; 2.466 ; numberOfCardsFlipped[0]  ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; 0.002      ; 2.734      ;
; 2.474 ; numberOfCardsFlipped[2]  ; isFlipped[12]            ; select                                   ; select      ; 0.000        ; -0.006     ; 2.734      ;
; 2.482 ; numberOfCardsFlipped[1]  ; isFlipped[6]             ; select                                   ; select      ; 0.000        ; 0.002      ; 2.750      ;
; 2.496 ; numberOfCardsFlipped[1]  ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.018      ; 2.780      ;
; 2.508 ; numberOfCardsFlipped[1]  ; isFlipped[7]             ; select                                   ; select      ; 0.000        ; 0.002      ; 2.776      ;
; 2.532 ; numberOfCardsFlipped[2]  ; isFlipped[0]             ; select                                   ; select      ; 0.000        ; -0.005     ; 2.793      ;
; 2.535 ; numberOfCardsFlipped[2]  ; isFlipped[1]             ; select                                   ; select      ; 0.000        ; -0.005     ; 2.796      ;
; 2.567 ; numberOfCardsFlipped[2]  ; isFlipped[2]             ; select                                   ; select      ; 0.000        ; -0.005     ; 2.828      ;
; 2.585 ; pos[3]                   ; isFlipped[4]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; -0.500       ; -0.798     ; 1.553      ;
; 2.585 ; numberOfCardsFlipped[11] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.850      ;
; 2.605 ; numberOfCardsFlipped[16] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.870      ;
; 2.617 ; numberOfCardsFlipped[4]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.006      ; 2.889      ;
; 2.630 ; isFlipped[11]            ; isFlipped[11]            ; select                                   ; select      ; 0.000        ; 0.000      ; 2.896      ;
; 2.635 ; numberOfCardsFlipped[12] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.900      ;
; 2.641 ; numberOfCardsFlipped[0]  ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; 0.011      ; 2.918      ;
; 2.644 ; numberOfCardsFlipped[7]  ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.002     ; 2.908      ;
; 2.663 ; numberOfCardsFlipped[9]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.002     ; 2.927      ;
; 2.669 ; numberOfCardsFlipped[14] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.934      ;
; 2.670 ; numberOfCardsFlipped[2]  ; isFlipped[15]            ; select                                   ; select      ; 0.000        ; 0.011      ; 2.947      ;
; 2.709 ; numberOfCardsFlipped[10] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.002     ; 2.973      ;
; 2.716 ; numberOfCardsFlipped[2]  ; isFlipped[19]            ; select                                   ; select      ; 0.000        ; -0.006     ; 2.976      ;
; 2.720 ; numberOfCardsFlipped[13] ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.001     ; 2.985      ;
; 2.724 ; numberOfCardsFlipped[12] ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.010     ; 2.980      ;
; 2.733 ; numberOfCardsFlipped[7]  ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.011     ; 2.988      ;
; 2.744 ; numberOfCardsFlipped[5]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.016      ;
; 2.755 ; numberOfCardsFlipped[0]  ; isFlipped[6]             ; select                                   ; select      ; 0.000        ; 0.002      ; 3.023      ;
; 2.756 ; numberOfCardsFlipped[12] ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.028      ;
; 2.763 ; numberOfCardsFlipped[2]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.035      ;
; 2.765 ; numberOfCardsFlipped[7]  ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.005      ; 3.036      ;
; 2.766 ; numberOfCardsFlipped[8]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; -0.002     ; 3.030      ;
; 2.769 ; numberOfCardsFlipped[0]  ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.018      ; 3.053      ;
; 2.770 ; numberOfCardsFlipped[12] ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; -0.012     ; 3.024      ;
; 2.776 ; numberOfCardsFlipped[11] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.001     ; 3.041      ;
; 2.779 ; numberOfCardsFlipped[2]  ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.003     ; 3.042      ;
; 2.779 ; numberOfCardsFlipped[7]  ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; -0.013     ; 3.032      ;
; 2.781 ; numberOfCardsFlipped[0]  ; isFlipped[7]             ; select                                   ; select      ; 0.000        ; 0.002      ; 3.049      ;
; 2.793 ; isFlipped[19]            ; numberOfCardsFlipped[16] ; select                                   ; select      ; 0.000        ; 0.013      ; 3.072      ;
; 2.796 ; numberOfCardsFlipped[16] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.001     ; 3.061      ;
; 2.808 ; numberOfCardsFlipped[4]  ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.080      ;
; 2.822 ; isFlipped[19]            ; isFlipped[3]             ; select                                   ; select      ; 0.000        ; 0.000      ; 3.088      ;
; 2.822 ; numberOfCardsFlipped[1]  ; isFlipped[3]             ; select                                   ; select      ; 0.000        ; -0.001     ; 3.087      ;
; 2.836 ; numberOfCardsFlipped[3]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.108      ;
; 2.845 ; isFlipped[19]            ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.012      ; 3.123      ;
; 2.854 ; numberOfCardsFlipped[9]  ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.002     ; 3.118      ;
; 2.856 ; isFlipped[19]            ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; 0.001      ; 3.123      ;
; 2.860 ; numberOfCardsFlipped[14] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.001     ; 3.125      ;
; 2.863 ; isFlipped[19]            ; isFlipped[1]             ; select                                   ; select      ; 0.000        ; 0.001      ; 3.130      ;
; 2.865 ; numberOfCardsFlipped[11] ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.010     ; 3.121      ;
; 2.867 ; pos[3]                   ; isFlipped[6]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; -0.500       ; -0.807     ; 1.826      ;
; 2.869 ; isFlipped[19]            ; isFlipped[2]             ; select                                   ; select      ; 0.000        ; 0.001      ; 3.136      ;
; 2.870 ; isFlipped[19]            ; isFlipped[0]             ; select                                   ; select      ; 0.000        ; 0.001      ; 3.137      ;
; 2.885 ; numberOfCardsFlipped[6]  ; isFlipped[4]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.157      ;
; 2.885 ; numberOfCardsFlipped[16] ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.010     ; 3.141      ;
; 2.897 ; numberOfCardsFlipped[4]  ; isFlipped[13]            ; select                                   ; select      ; 0.000        ; -0.003     ; 3.160      ;
; 2.897 ; numberOfCardsFlipped[11] ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.169      ;
; 2.900 ; numberOfCardsFlipped[10] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.002     ; 3.164      ;
; 2.911 ; numberOfCardsFlipped[13] ; isFlipped[5]             ; select                                   ; select      ; 0.000        ; -0.001     ; 3.176      ;
; 2.911 ; numberOfCardsFlipped[11] ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; -0.012     ; 3.165      ;
; 2.917 ; numberOfCardsFlipped[16] ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.006      ; 3.189      ;
; 2.929 ; numberOfCardsFlipped[4]  ; isFlipped[9]             ; select                                   ; select      ; 0.000        ; 0.013      ; 3.208      ;
; 2.931 ; numberOfCardsFlipped[16] ; isFlipped[10]            ; select                                   ; select      ; 0.000        ; -0.012     ; 3.185      ;
+-------+--------------------------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.083 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.349      ;
; 1.216 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.233 ; pos[11]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.369 ; pos[16]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.635      ;
; 1.386 ; pos[14]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.652      ;
; 1.389 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.655      ;
; 1.391 ; pos[12]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.657      ;
; 1.402 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.668      ;
; 1.415 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.681      ;
; 1.567 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.833      ;
; 1.568 ; pos[10]   ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.834      ;
; 1.646 ; pos[27]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.912      ;
; 1.648 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.914      ;
; 1.664 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.930      ;
; 1.669 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.935      ;
; 1.855 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.121      ;
; 2.006 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.272      ;
; 2.007 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.273      ;
; 2.042 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.308      ;
; 2.227 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.493      ;
; 2.238 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.504      ;
; 2.305 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.571      ;
; 2.468 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.734      ;
; 2.542 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.808      ;
; 2.560 ; pos[13]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.826      ;
; 2.577 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.843      ;
; 2.604 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.870      ;
; 2.611 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.877      ;
; 2.627 ; pos[11]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.893      ;
; 2.633 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.899      ;
; 2.661 ; pos[12]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.927      ;
; 2.689 ; pos[10]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.955      ;
; 2.743 ; pos[11]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.009      ;
; 2.770 ; pos[11]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.036      ;
; 2.775 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.041      ;
; 2.799 ; pos[10]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.065      ;
; 2.804 ; pos[8]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.067      ;
; 2.804 ; pos[12]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.070      ;
; 2.808 ; pos[13]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.079      ;
; 2.816 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.082      ;
; 2.821 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.087      ;
; 2.859 ; pos[27]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.002     ; 3.123      ;
; 2.893 ; pos[6]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.156      ;
; 2.904 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.170      ;
; 2.942 ; pos[8]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.205      ;
; 2.942 ; pos[10]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.208      ;
; 2.944 ; pos[16]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.210      ;
; 2.963 ; pos[11]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.234      ;
; 2.978 ; pos[13]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.251      ;
; 2.978 ; pos[10]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.244      ;
; 2.983 ; pos[5]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.249      ;
; 3.021 ; pos[7]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.284      ;
; 3.031 ; pos[6]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.294      ;
; 3.034 ; pos[13]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.307      ;
; 3.036 ; pos[8]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.299      ;
; 3.040 ; pos[27]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.305      ;
; 3.049 ; pos[12]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.320      ;
; 3.049 ; pos[15]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.322      ;
; 3.062 ; pos[23]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.328      ;
; 3.063 ; pos[23]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.329      ;
; 3.063 ; pos[23]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.329      ;
; 3.066 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.332      ;
; 3.069 ; pos[27]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.332      ;
; 3.077 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.352      ;
; 3.081 ; pos[27]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.344      ;
; 3.105 ; pos[15]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.378      ;
; 3.118 ; pos[31]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.389      ;
; 3.119 ; pos[31]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.390      ;
; 3.119 ; pos[31]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.390      ;
; 3.123 ; pos[31]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.394      ;
; 3.147 ; pos[23]   ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.409      ;
; 3.148 ; pos[23]   ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.410      ;
; 3.151 ; pos[23]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.413      ;
; 3.152 ; pos[23]   ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.414      ;
; 3.155 ; pos[6]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.418      ;
; 3.159 ; pos[7]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.422      ;
; 3.160 ; pos[8]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.423      ;
; 3.163 ; pos[24]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.429      ;
; 3.168 ; pos[14]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.436      ;
; 3.178 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.453      ;
; 3.179 ; pos[14]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.447      ;
; 3.188 ; pos[11]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.461      ;
; 3.198 ; pos[10]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 3.469      ;
; 3.203 ; pos[31]   ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.470      ;
; 3.204 ; pos[31]   ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.471      ;
; 3.205 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.480      ;
; 3.207 ; pos[31]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.474      ;
; 3.208 ; pos[31]   ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.475      ;
; 3.210 ; pos[14]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.005     ; 3.471      ;
; 3.222 ; pos[12]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.495      ;
; 3.239 ; pos[2]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.013     ; 3.492      ;
; 3.244 ; pos[11]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.517      ;
; 3.249 ; pos[6]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.512      ;
; 3.260 ; pos[23]   ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.002     ; 3.524      ;
; 3.261 ; pos[25]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 3.523      ;
; 3.278 ; pos[12]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 3.551      ;
; 3.288 ; pos[7]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.551      ;
; 3.303 ; pos[8]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 3.566      ;
; 3.310 ; pos[27]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.578      ;
; 3.311 ; pos[27]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 3.579      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'select'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[18]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[18]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[19]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[19]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[2]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 4.348 ; 4.348 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.193 ; 8.193 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.337 ; -3.337 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.283 ; -3.283 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.128 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.350 ; 7.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.350 ; 7.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.288 ; 7.288 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.230 ; 7.230 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.316 ; 7.316 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.101 ; 7.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.109 ; 7.109 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.062 ; 7.062 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.841 ; 7.841 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.797 ; 7.797 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.766 ; 7.766 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.753 ; 7.753 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.732 ; 7.732 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.367 ; 7.367 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.538 ; 7.538 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.540 ; 7.540 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.563 ; 7.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.525 ; 7.525 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.841 ; 7.841 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.129 ; 8.129 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.014 ; 8.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.064 ; 8.064 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.082 ; 8.082 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.021 ; 8.021 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.804 ; 7.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.776 ; 7.776 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.793 ; 7.793 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.758 ; 7.758 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.784 ; 7.784 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.128 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.128 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.062 ; 7.062 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.350 ; 7.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.288 ; 7.288 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.230 ; 7.230 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.316 ; 7.316 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.101 ; 7.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.109 ; 7.109 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.062 ; 7.062 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.367 ; 7.367 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.797 ; 7.797 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.766 ; 7.766 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.753 ; 7.753 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.732 ; 7.732 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.367 ; 7.367 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.538 ; 7.538 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.540 ; 7.540 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.563 ; 7.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.525 ; 7.525 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.841 ; 7.841 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.129 ; 8.129 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.758 ; 7.758 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.014 ; 8.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.064 ; 8.064 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.082 ; 8.082 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.021 ; 8.021 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.804 ; 7.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.776 ; 7.776 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.793 ; 7.793 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.758 ; 7.758 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.784 ; 7.784 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.128 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -10.261 ; -218.661      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -3.501  ; -115.293      ;
; clock_50M                                ; -2.890  ; -84.558       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.868  ; -83.751       ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.598 ; -3.168        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.360  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.469  ; 0.000         ;
; select                                   ; 0.481  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -38.222       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'select'                                                                                                                       ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -10.261 ; pos[22]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.450     ;
; -10.231 ; pos[24]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.416     ;
; -10.180 ; pos[14]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.367     ;
; -10.173 ; pos[13]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.365     ;
; -10.164 ; pos[25]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.349     ;
; -10.161 ; pos[20]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.346     ;
; -10.153 ; pos[23]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.338     ;
; -10.152 ; pos[6]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.341     ;
; -10.141 ; pos[29]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.330     ;
; -10.138 ; pos[22]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.327     ;
; -10.135 ; pos[31]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.325     ;
; -10.122 ; pos[30]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.344     ; 10.310     ;
; -10.118 ; pos[8]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.307     ;
; -10.112 ; pos[19]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.297     ;
; -10.108 ; pos[24]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.293     ;
; -10.106 ; pos[16]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.291     ;
; -10.097 ; pos[27]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.284     ;
; -10.080 ; pos[26]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.267     ;
; -10.078 ; pos[18]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.263     ;
; -10.072 ; pos[21]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.257     ;
; -10.064 ; pos[28]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.254     ;
; -10.057 ; pos[14]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.244     ;
; -10.056 ; pos[22]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.245     ;
; -10.050 ; pos[13]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.242     ;
; -10.047 ; pos[7]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.236     ;
; -10.041 ; pos[25]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.226     ;
; -10.038 ; pos[20]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.223     ;
; -10.035 ; pos[15]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.227     ;
; -10.030 ; pos[23]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.215     ;
; -10.029 ; pos[6]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.218     ;
; -10.027 ; pos[22]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.216     ;
; -10.026 ; pos[24]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.211     ;
; -10.018 ; pos[29]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.207     ;
; -10.016 ; pos[22]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.205     ;
; -10.012 ; pos[31]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.202     ;
; -10.010 ; pos[5]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.197     ;
; -9.999  ; pos[30]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.344     ; 10.187     ;
; -9.997  ; pos[24]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.182     ;
; -9.995  ; pos[8]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.184     ;
; -9.989  ; pos[19]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.174     ;
; -9.986  ; pos[24]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.171     ;
; -9.983  ; pos[16]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.168     ;
; -9.979  ; pos[17]   ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.164     ;
; -9.975  ; pos[14]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.162     ;
; -9.974  ; pos[27]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.161     ;
; -9.968  ; pos[13]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.160     ;
; -9.959  ; pos[25]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.144     ;
; -9.957  ; pos[26]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.144     ;
; -9.956  ; pos[20]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.141     ;
; -9.955  ; pos[18]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.140     ;
; -9.952  ; pos[14]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.139     ;
; -9.949  ; pos[21]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.134     ;
; -9.948  ; pos[23]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.133     ;
; -9.947  ; pos[6]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.136     ;
; -9.945  ; pos[13]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.137     ;
; -9.941  ; pos[2]    ; numberOfCardsFlipped[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.128     ;
; -9.941  ; pos[28]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.131     ;
; -9.941  ; pos[14]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.128     ;
; -9.936  ; pos[29]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.125     ;
; -9.934  ; pos[13]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.126     ;
; -9.930  ; pos[25]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.115     ;
; -9.930  ; pos[31]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.120     ;
; -9.927  ; pos[20]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.112     ;
; -9.924  ; pos[7]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.113     ;
; -9.919  ; pos[23]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.104     ;
; -9.919  ; pos[25]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.104     ;
; -9.918  ; pos[6]    ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.107     ;
; -9.917  ; pos[30]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.344     ; 10.105     ;
; -9.916  ; pos[20]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.101     ;
; -9.913  ; pos[22]   ; numberOfCardsFlipped[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.102     ;
; -9.913  ; pos[8]    ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.102     ;
; -9.912  ; pos[15]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.340     ; 10.104     ;
; -9.908  ; pos[23]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.093     ;
; -9.907  ; pos[29]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.096     ;
; -9.907  ; pos[6]    ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.096     ;
; -9.907  ; pos[19]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.092     ;
; -9.901  ; pos[16]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.086     ;
; -9.901  ; pos[31]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.091     ;
; -9.896  ; pos[29]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.085     ;
; -9.892  ; pos[27]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.079     ;
; -9.890  ; pos[31]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.080     ;
; -9.888  ; pos[30]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.344     ; 10.076     ;
; -9.887  ; pos[5]    ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.074     ;
; -9.884  ; pos[19]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.069     ;
; -9.884  ; pos[8]    ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.073     ;
; -9.883  ; pos[24]   ; numberOfCardsFlipped[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.068     ;
; -9.878  ; pos[16]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.063     ;
; -9.877  ; pos[30]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.344     ; 10.065     ;
; -9.875  ; pos[26]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.062     ;
; -9.873  ; pos[18]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.058     ;
; -9.873  ; pos[19]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.058     ;
; -9.873  ; pos[8]    ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.062     ;
; -9.867  ; pos[21]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.052     ;
; -9.867  ; pos[16]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.052     ;
; -9.863  ; pos[22]   ; numberOfCardsFlipped[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.343     ; 10.052     ;
; -9.863  ; pos[27]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.050     ;
; -9.859  ; pos[28]   ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.342     ; 10.049     ;
; -9.856  ; pos[17]   ; numberOfCardsFlipped[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.041     ;
; -9.852  ; pos[27]   ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.345     ; 10.039     ;
; -9.850  ; pos[18]   ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.347     ; 10.035     ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -3.501 ; pos[22]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.057      ;
; -3.501 ; pos[22]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.057      ;
; -3.501 ; pos[22]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.057      ;
; -3.500 ; pos[22]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.056      ;
; -3.500 ; pos[22]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.056      ;
; -3.498 ; pos[22]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.054      ;
; -3.498 ; pos[22]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.054      ;
; -3.495 ; pos[22]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.051      ;
; -3.492 ; pos[22]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.048      ;
; -3.490 ; pos[22]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.046      ;
; -3.489 ; pos[22]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.045      ;
; -3.489 ; pos[22]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.045      ;
; -3.471 ; pos[24]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.023      ;
; -3.471 ; pos[24]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.023      ;
; -3.471 ; pos[24]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.023      ;
; -3.470 ; pos[24]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.022      ;
; -3.470 ; pos[24]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.022      ;
; -3.469 ; pos[22]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.026      ;
; -3.468 ; pos[22]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.025      ;
; -3.468 ; pos[22]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.025      ;
; -3.468 ; pos[24]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.020      ;
; -3.468 ; pos[24]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.020      ;
; -3.467 ; pos[22]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.024      ;
; -3.466 ; pos[22]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.023      ;
; -3.465 ; pos[22]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.021      ;
; -3.465 ; pos[24]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.017      ;
; -3.464 ; pos[22]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.020      ;
; -3.464 ; pos[22]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.021      ;
; -3.463 ; pos[22]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.019      ;
; -3.462 ; pos[22]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.019      ;
; -3.462 ; pos[24]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.014      ;
; -3.461 ; pos[22]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.475     ; 4.018      ;
; -3.460 ; pos[22]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.016      ;
; -3.460 ; pos[24]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.012      ;
; -3.459 ; pos[24]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.011      ;
; -3.459 ; pos[24]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 4.011      ;
; -3.458 ; pos[22]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.476     ; 4.014      ;
; -3.449 ; pos[14]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.003      ;
; -3.449 ; pos[14]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.003      ;
; -3.449 ; pos[14]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.003      ;
; -3.448 ; pos[14]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.002      ;
; -3.448 ; pos[14]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.002      ;
; -3.446 ; pos[22]   ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.467     ; 4.011      ;
; -3.446 ; pos[14]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.000      ;
; -3.446 ; pos[14]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 4.000      ;
; -3.443 ; pos[14]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.997      ;
; -3.442 ; pos[13]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 4.001      ;
; -3.442 ; pos[13]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 4.001      ;
; -3.442 ; pos[13]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 4.001      ;
; -3.441 ; pos[13]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 4.000      ;
; -3.441 ; pos[13]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 4.000      ;
; -3.440 ; pos[14]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.994      ;
; -3.439 ; pos[24]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.992      ;
; -3.439 ; pos[13]   ; vga_r[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.998      ;
; -3.439 ; pos[13]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.998      ;
; -3.438 ; pos[14]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.992      ;
; -3.438 ; pos[24]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.991      ;
; -3.438 ; pos[24]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.991      ;
; -3.437 ; pos[14]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.991      ;
; -3.437 ; pos[14]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.991      ;
; -3.437 ; pos[24]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.990      ;
; -3.436 ; pos[24]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.989      ;
; -3.436 ; pos[13]   ; vga_r[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.995      ;
; -3.435 ; pos[24]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.987      ;
; -3.434 ; pos[24]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.986      ;
; -3.434 ; pos[24]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.987      ;
; -3.433 ; pos[24]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.985      ;
; -3.433 ; pos[13]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.992      ;
; -3.432 ; pos[24]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.985      ;
; -3.431 ; pos[24]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.479     ; 3.984      ;
; -3.431 ; pos[13]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.990      ;
; -3.430 ; pos[24]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.982      ;
; -3.430 ; pos[13]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.989      ;
; -3.430 ; pos[13]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.989      ;
; -3.428 ; pos[24]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.980      ;
; -3.417 ; pos[14]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.972      ;
; -3.416 ; pos[14]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.971      ;
; -3.416 ; pos[14]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.971      ;
; -3.416 ; pos[24]   ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.471     ; 3.977      ;
; -3.415 ; pos[14]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.970      ;
; -3.414 ; pos[14]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.969      ;
; -3.413 ; pos[14]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.967      ;
; -3.412 ; pos[14]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.966      ;
; -3.412 ; pos[14]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.967      ;
; -3.411 ; pos[14]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.965      ;
; -3.410 ; pos[14]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.965      ;
; -3.410 ; pos[13]   ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.970      ;
; -3.409 ; pos[14]   ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.477     ; 3.964      ;
; -3.409 ; pos[13]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.969      ;
; -3.409 ; pos[13]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.969      ;
; -3.408 ; pos[14]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.962      ;
; -3.408 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.968      ;
; -3.407 ; pos[13]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.967      ;
; -3.406 ; pos[14]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.478     ; 3.960      ;
; -3.406 ; pos[13]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.965      ;
; -3.405 ; pos[13]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.473     ; 3.964      ;
; -3.405 ; pos[13]   ; vga_g[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.472     ; 3.965      ;
; -3.404 ; pos[25]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.956      ;
; -3.404 ; pos[25]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.956      ;
; -3.404 ; pos[25]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.480     ; 3.956      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.890 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.922      ;
; -2.890 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.922      ;
; -2.889 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.921      ;
; -2.889 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.921      ;
; -2.888 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.920      ;
; -2.886 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.918      ;
; -2.885 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.917      ;
; -2.885 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.917      ;
; -2.884 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.916      ;
; -2.863 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.901      ;
; -2.863 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.901      ;
; -2.862 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.900      ;
; -2.862 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.900      ;
; -2.861 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.899      ;
; -2.859 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.897      ;
; -2.858 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.896      ;
; -2.858 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.896      ;
; -2.857 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.895      ;
; -2.828 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.866      ;
; -2.828 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.866      ;
; -2.827 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.865      ;
; -2.827 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.865      ;
; -2.826 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.864      ;
; -2.824 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.862      ;
; -2.823 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.861      ;
; -2.823 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.861      ;
; -2.822 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.860      ;
; -2.798 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.836      ;
; -2.798 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.836      ;
; -2.797 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.835      ;
; -2.797 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.835      ;
; -2.796 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.834      ;
; -2.794 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.832      ;
; -2.793 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.831      ;
; -2.793 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.831      ;
; -2.792 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.830      ;
; -2.774 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.812      ;
; -2.774 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.812      ;
; -2.773 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.811      ;
; -2.773 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.811      ;
; -2.772 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.810      ;
; -2.770 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.808      ;
; -2.769 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.807      ;
; -2.769 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.807      ;
; -2.768 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.806      ;
; -2.760 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.792      ;
; -2.760 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.792      ;
; -2.759 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.791      ;
; -2.759 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.791      ;
; -2.758 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.790      ;
; -2.756 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.788      ;
; -2.755 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.787      ;
; -2.755 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.787      ;
; -2.754 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.786      ;
; -2.729 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.767      ;
; -2.729 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.767      ;
; -2.728 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.766      ;
; -2.728 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.766      ;
; -2.727 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.765      ;
; -2.725 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.763      ;
; -2.724 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.762      ;
; -2.724 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.762      ;
; -2.723 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.761      ;
; -2.720 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.752      ;
; -2.720 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.752      ;
; -2.719 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.751      ;
; -2.719 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.751      ;
; -2.718 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.750      ;
; -2.716 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.748      ;
; -2.715 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.747      ;
; -2.715 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.747      ;
; -2.714 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.746      ;
; -2.704 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.742      ;
; -2.704 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.742      ;
; -2.703 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.741      ;
; -2.703 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.741      ;
; -2.702 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.740      ;
; -2.700 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.738      ;
; -2.699 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.737      ;
; -2.699 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.737      ;
; -2.698 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.736      ;
; -2.662 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.694      ;
; -2.662 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.694      ;
; -2.661 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.693      ;
; -2.661 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.693      ;
; -2.660 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.692      ;
; -2.658 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.690      ;
; -2.657 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.689      ;
; -2.657 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.689      ;
; -2.656 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.688      ;
; -2.620 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.658      ;
; -2.620 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.658      ;
; -2.619 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.657      ;
; -2.619 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.657      ;
; -2.618 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.656      ;
; -2.616 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.654      ;
; -2.615 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.653      ;
; -2.615 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.653      ;
; -2.614 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.006      ; 3.652      ;
; -2.577 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.609      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.868 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.905      ;
; -2.866 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.898      ;
; -2.856 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 3.897      ;
; -2.854 ; pos[3]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 3.890      ;
; -2.845 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.885      ;
; -2.833 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 3.877      ;
; -2.828 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.865      ;
; -2.826 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.858      ;
; -2.820 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.857      ;
; -2.808 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.843      ;
; -2.805 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.840      ;
; -2.805 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.845      ;
; -2.804 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.832      ;
; -2.804 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.839      ;
; -2.804 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.839      ;
; -2.802 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.837      ;
; -2.802 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.840      ;
; -2.800 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.835      ;
; -2.796 ; pos[3]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.835      ;
; -2.793 ; pos[3]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.832      ;
; -2.792 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.824      ;
; -2.792 ; pos[3]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.831      ;
; -2.792 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.831      ;
; -2.790 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.829      ;
; -2.790 ; pos[3]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.832      ;
; -2.788 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.827      ;
; -2.783 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.823      ;
; -2.783 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.822      ;
; -2.780 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.817      ;
; -2.779 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.819      ;
; -2.779 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.819      ;
; -2.771 ; pos[3]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 3.815      ;
; -2.771 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 3.814      ;
; -2.768 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.803      ;
; -2.767 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 3.811      ;
; -2.767 ; pos[3]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 3.811      ;
; -2.765 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.800      ;
; -2.764 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.792      ;
; -2.764 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.799      ;
; -2.764 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.799      ;
; -2.762 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.797      ;
; -2.762 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.800      ;
; -2.760 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.795      ;
; -2.759 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.801      ;
; -2.759 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.009      ; 3.800      ;
; -2.758 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.800      ;
; -2.756 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.798      ;
; -2.747 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.789      ;
; -2.747 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.793      ;
; -2.746 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.788      ;
; -2.746 ; pos[3]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.792      ;
; -2.744 ; pos[3]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.790      ;
; -2.743 ; pos[1]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.783      ;
; -2.743 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.782      ;
; -2.739 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.779      ;
; -2.739 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.779      ;
; -2.738 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.775      ;
; -2.736 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.768      ;
; -2.735 ; pos[3]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.781      ;
; -2.734 ; pos[3]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.780      ;
; -2.719 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.761      ;
; -2.718 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.760      ;
; -2.716 ; pos[1]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.758      ;
; -2.715 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.755      ;
; -2.710 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.750      ;
; -2.707 ; pos[7]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.738      ;
; -2.707 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.749      ;
; -2.706 ; pos[1]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.748      ;
; -2.705 ; pos[7]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 3.731      ;
; -2.698 ; pos[3]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 3.742      ;
; -2.690 ; pos[4]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.727      ;
; -2.684 ; pos[7]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.002      ; 3.718      ;
; -2.678 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.716      ;
; -2.678 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.720      ;
; -2.678 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.713      ;
; -2.677 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.715      ;
; -2.676 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.714      ;
; -2.675 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.713      ;
; -2.675 ; pos[4]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.710      ;
; -2.674 ; pos[4]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.702      ;
; -2.674 ; pos[4]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.709      ;
; -2.674 ; pos[4]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.709      ;
; -2.672 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.707      ;
; -2.672 ; pos[4]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.710      ;
; -2.670 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.705      ;
; -2.670 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.710      ;
; -2.666 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.708      ;
; -2.665 ; pos[3]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.707      ;
; -2.664 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.706      ;
; -2.664 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.706      ;
; -2.663 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.010      ; 3.705      ;
; -2.659 ; pos[7]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.690      ;
; -2.655 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.684      ;
; -2.653 ; pos[2]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.008     ; 3.677      ;
; -2.653 ; pos[4]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.693      ;
; -2.653 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.692      ;
; -2.649 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.689      ;
; -2.649 ; pos[4]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 3.689      ;
; -2.647 ; pos[7]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.676      ;
; -2.644 ; pos[7]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.003     ; 3.673      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.672      ; 0.367      ;
; -1.570 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 1.644      ; 0.367      ;
; -1.098 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.672      ; 0.367      ;
; -1.070 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 1.644      ; 0.367      ;
; 0.241  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.365  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.360 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.377 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.543      ;
; 0.431 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.585      ;
; 0.445 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.597      ;
; 0.446 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.598      ;
; 0.454 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.606      ;
; 0.506 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.517 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.671      ;
; 0.523 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.529 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.681      ;
; 0.541 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.558 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.576 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.728      ;
; 0.584 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.739      ;
; 0.593 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.747      ;
; 0.593 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.593 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.597 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.750      ;
; 0.601 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.779      ;
; 0.611 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.774      ;
; 0.632 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.785      ;
; 0.648 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.800      ;
; 0.667 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.820      ;
; 0.683 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.835      ;
; 0.689 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.702 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.855      ;
; 0.704 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.859      ;
; 0.712 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.889      ;
; 0.718 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.870      ;
; 0.723 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.899      ;
; 0.724 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.728 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.904      ;
; 0.731 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.885      ;
; 0.737 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.890      ;
; 0.744 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.024     ; 0.872      ;
; 0.745 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.894      ;
; 0.747 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.898      ;
; 0.749 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.896      ;
; 0.753 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.900      ;
; 0.779 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.024     ; 0.907      ;
; 0.781 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.934      ;
; 0.788 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.788 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.792 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.947      ;
; 0.803 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.979      ;
; 0.807 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.961      ;
; 0.812 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.964      ;
; 0.813 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.967      ;
; 0.817 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.969      ;
; 0.823 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.975      ;
; 0.824 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.978      ;
; 0.827 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.982      ;
; 0.847 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.998      ;
; 0.851 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 1.000      ;
; 0.852 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.004      ;
; 0.862 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.017      ;
; 0.868 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.023      ;
; 0.875 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.029      ;
; 0.890 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 1.066      ;
; 0.893 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.047      ;
; 0.894 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 1.051      ;
; 0.897 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.052      ;
; 0.897 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.052      ;
; 0.903 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.058      ;
; 0.921 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.075      ;
; 0.930 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.084      ;
; 0.932 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.087      ;
; 0.938 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.093      ;
; 0.943 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.098      ;
; 0.950 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 1.107      ;
; 0.957 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 1.133      ;
; 0.959 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 1.135      ;
; 0.965 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.119      ;
; 0.973 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.128      ;
; 0.984 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.005      ; 1.141      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.469 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.621      ;
; 0.551 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.703      ;
; 0.567 ; pos[11]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.719      ;
; 0.625 ; pos[14]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.777      ;
; 0.627 ; pos[16]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.779      ;
; 0.631 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.783      ;
; 0.638 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; pos[12]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.715 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.867      ;
; 0.717 ; pos[10]   ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.869      ;
; 0.747 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; pos[27]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.899      ;
; 0.757 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.909      ;
; 0.759 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.828 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.980      ;
; 0.905 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.057      ;
; 0.910 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.062      ;
; 0.922 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.074      ;
; 1.030 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.182      ;
; 1.037 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.189      ;
; 1.041 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.193      ;
; 1.078 ; pos[13]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.230      ;
; 1.111 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.263      ;
; 1.113 ; pos[11]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.265      ;
; 1.126 ; pos[12]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.278      ;
; 1.134 ; pos[10]   ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.286      ;
; 1.147 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.299      ;
; 1.156 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.308      ;
; 1.161 ; pos[11]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.313      ;
; 1.164 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.316      ;
; 1.181 ; pos[3]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.333      ;
; 1.183 ; pos[11]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.335      ;
; 1.187 ; pos[8]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.336      ;
; 1.194 ; pos[13]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.351      ;
; 1.196 ; pos[12]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.348      ;
; 1.197 ; pos[10]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.349      ;
; 1.204 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.356      ;
; 1.216 ; pos[27]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.002     ; 1.366      ;
; 1.235 ; pos[6]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.384      ;
; 1.240 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.392      ;
; 1.265 ; pos[16]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.417      ;
; 1.265 ; pos[10]   ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.417      ;
; 1.267 ; pos[10]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.419      ;
; 1.268 ; pos[8]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.417      ;
; 1.274 ; pos[11]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.431      ;
; 1.282 ; pos[13]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.441      ;
; 1.288 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.440      ;
; 1.291 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.443      ;
; 1.296 ; pos[27]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 1.447      ;
; 1.297 ; pos[7]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.446      ;
; 1.308 ; pos[27]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.457      ;
; 1.308 ; pos[13]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.467      ;
; 1.309 ; pos[12]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.466      ;
; 1.313 ; pos[8]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.462      ;
; 1.316 ; pos[6]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.465      ;
; 1.319 ; pos[27]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.468      ;
; 1.319 ; pos[15]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.478      ;
; 1.324 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.476      ;
; 1.325 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.485      ;
; 1.334 ; pos[23]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.486      ;
; 1.335 ; pos[23]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.336 ; pos[23]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.345 ; pos[15]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.504      ;
; 1.365 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.525      ;
; 1.372 ; pos[24]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.524      ;
; 1.374 ; pos[14]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.005     ; 1.521      ;
; 1.374 ; pos[6]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.523      ;
; 1.376 ; pos[8]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.525      ;
; 1.378 ; pos[10]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.535      ;
; 1.378 ; pos[7]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.527      ;
; 1.383 ; pos[31]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.540      ;
; 1.384 ; pos[31]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.541      ;
; 1.385 ; pos[5]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.537      ;
; 1.385 ; pos[31]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.542      ;
; 1.386 ; pos[31]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.005      ; 1.543      ;
; 1.387 ; pos[11]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.546      ;
; 1.388 ; pos[2]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.012     ; 1.528      ;
; 1.389 ; pos[23]   ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.537      ;
; 1.390 ; pos[23]   ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.538      ;
; 1.391 ; pos[23]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.539      ;
; 1.391 ; pos[14]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 1.545      ;
; 1.392 ; pos[14]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.002      ; 1.546      ;
; 1.392 ; pos[23]   ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.540      ;
; 1.400 ; pos[12]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.559      ;
; 1.413 ; pos[11]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.572      ;
; 1.416 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.568      ;
; 1.424 ; pos[23]   ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.002     ; 1.574      ;
; 1.424 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.584      ;
; 1.424 ; pos[6]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.573      ;
; 1.425 ; pos[25]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.004     ; 1.573      ;
; 1.426 ; pos[12]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 1.585      ;
; 1.433 ; pos[7]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.582      ;
; 1.438 ; pos[31]   ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.591      ;
; 1.439 ; pos[31]   ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.592      ;
; 1.440 ; pos[31]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.593      ;
; 1.441 ; pos[31]   ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.594      ;
; 1.444 ; pos[8]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.593      ;
; 1.446 ; pos[8]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.003     ; 1.595      ;
; 1.452 ; pos[6]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.604      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'select'                                                                                                         ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; isFlipped[15]            ; isFlipped[15]            ; select       ; select      ; 0.000        ; 0.000      ; 0.633      ;
; 0.498 ; isFlipped[10]            ; isFlipped[10]            ; select       ; select      ; 0.000        ; 0.000      ; 0.650      ;
; 0.526 ; isFlipped[19]            ; isFlipped[19]            ; select       ; select      ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; isFlipped[12]            ; isFlipped[12]            ; select       ; select      ; 0.000        ; 0.000      ; 0.681      ;
; 0.539 ; isFlipped[13]            ; isFlipped[13]            ; select       ; select      ; 0.000        ; 0.000      ; 0.691      ;
; 0.557 ; isFlipped[4]             ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.000      ; 0.709      ;
; 0.615 ; isFlipped[1]             ; isFlipped[1]             ; select       ; select      ; 0.000        ; 0.000      ; 0.767      ;
; 0.623 ; isFlipped[5]             ; isFlipped[5]             ; select       ; select      ; 0.000        ; 0.000      ; 0.775      ;
; 0.659 ; isFlipped[9]             ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; isFlipped[6]             ; isFlipped[6]             ; select       ; select      ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; isFlipped[0]             ; isFlipped[0]             ; select       ; select      ; 0.000        ; 0.000      ; 0.819      ;
; 0.670 ; isFlipped[7]             ; isFlipped[7]             ; select       ; select      ; 0.000        ; 0.000      ; 0.822      ;
; 0.676 ; isFlipped[2]             ; isFlipped[2]             ; select       ; select      ; 0.000        ; 0.000      ; 0.828      ;
; 0.728 ; numberOfCardsFlipped[1]  ; isFlipped[10]            ; select       ; select      ; 0.000        ; 0.000      ; 0.880      ;
; 0.825 ; numberOfCardsFlipped[1]  ; isFlipped[12]            ; select       ; select      ; 0.000        ; -0.001     ; 0.976      ;
; 0.846 ; numberOfCardsFlipped[1]  ; isFlipped[1]             ; select       ; select      ; 0.000        ; 0.000      ; 0.998      ;
; 0.846 ; numberOfCardsFlipped[1]  ; isFlipped[0]             ; select       ; select      ; 0.000        ; 0.000      ; 0.998      ;
; 0.860 ; numberOfCardsFlipped[0]  ; isFlipped[10]            ; select       ; select      ; 0.000        ; 0.000      ; 1.012      ;
; 0.862 ; numberOfCardsFlipped[1]  ; isFlipped[2]             ; select       ; select      ; 0.000        ; 0.000      ; 1.014      ;
; 0.917 ; numberOfCardsFlipped[1]  ; isFlipped[15]            ; select       ; select      ; 0.000        ; 0.016      ; 1.085      ;
; 0.940 ; numberOfCardsFlipped[1]  ; isFlipped[19]            ; select       ; select      ; 0.000        ; -0.001     ; 1.091      ;
; 0.942 ; numberOfCardsFlipped[1]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.011      ; 1.105      ;
; 0.951 ; numberOfCardsFlipped[1]  ; isFlipped[13]            ; select       ; select      ; 0.000        ; 0.004      ; 1.107      ;
; 0.957 ; numberOfCardsFlipped[0]  ; isFlipped[12]            ; select       ; select      ; 0.000        ; -0.001     ; 1.108      ;
; 0.978 ; numberOfCardsFlipped[0]  ; isFlipped[1]             ; select       ; select      ; 0.000        ; 0.000      ; 1.130      ;
; 0.978 ; numberOfCardsFlipped[0]  ; isFlipped[0]             ; select       ; select      ; 0.000        ; 0.000      ; 1.130      ;
; 0.994 ; numberOfCardsFlipped[0]  ; isFlipped[2]             ; select       ; select      ; 0.000        ; 0.000      ; 1.146      ;
; 1.004 ; numberOfCardsFlipped[2]  ; isFlipped[10]            ; select       ; select      ; 0.000        ; -0.005     ; 1.151      ;
; 1.024 ; isFlipped[14]            ; isFlipped[14]            ; select       ; select      ; 0.000        ; 0.000      ; 1.176      ;
; 1.026 ; numberOfCardsFlipped[1]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; 0.011      ; 1.189      ;
; 1.034 ; isFlipped[18]            ; isFlipped[18]            ; select       ; select      ; 0.000        ; 0.000      ; 1.186      ;
; 1.044 ; isFlipped[3]             ; isFlipped[3]             ; select       ; select      ; 0.000        ; 0.000      ; 1.196      ;
; 1.049 ; numberOfCardsFlipped[0]  ; isFlipped[15]            ; select       ; select      ; 0.000        ; 0.016      ; 1.217      ;
; 1.068 ; isFlipped[19]            ; numberOfCardsFlipped[1]  ; select       ; select      ; 0.000        ; 0.001      ; 1.221      ;
; 1.068 ; isFlipped[19]            ; numberOfCardsFlipped[0]  ; select       ; select      ; 0.000        ; 0.001      ; 1.221      ;
; 1.072 ; numberOfCardsFlipped[0]  ; isFlipped[19]            ; select       ; select      ; 0.000        ; -0.001     ; 1.223      ;
; 1.074 ; numberOfCardsFlipped[0]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.011      ; 1.237      ;
; 1.081 ; numberOfCardsFlipped[7]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.232      ;
; 1.083 ; numberOfCardsFlipped[0]  ; isFlipped[13]            ; select       ; select      ; 0.000        ; 0.004      ; 1.239      ;
; 1.084 ; numberOfCardsFlipped[1]  ; isFlipped[6]             ; select       ; select      ; 0.000        ; 0.004      ; 1.240      ;
; 1.085 ; numberOfCardsFlipped[1]  ; isFlipped[7]             ; select       ; select      ; 0.000        ; 0.004      ; 1.241      ;
; 1.090 ; numberOfCardsFlipped[12] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.241      ;
; 1.101 ; numberOfCardsFlipped[2]  ; isFlipped[12]            ; select       ; select      ; 0.000        ; -0.006     ; 1.247      ;
; 1.104 ; numberOfCardsFlipped[1]  ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.017      ; 1.273      ;
; 1.122 ; numberOfCardsFlipped[2]  ; isFlipped[1]             ; select       ; select      ; 0.000        ; -0.005     ; 1.269      ;
; 1.122 ; numberOfCardsFlipped[2]  ; isFlipped[0]             ; select       ; select      ; 0.000        ; -0.005     ; 1.269      ;
; 1.134 ; numberOfCardsFlipped[4]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.006      ; 1.292      ;
; 1.138 ; numberOfCardsFlipped[2]  ; isFlipped[2]             ; select       ; select      ; 0.000        ; -0.005     ; 1.285      ;
; 1.148 ; numberOfCardsFlipped[11] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.299      ;
; 1.151 ; numberOfCardsFlipped[16] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.302      ;
; 1.158 ; numberOfCardsFlipped[0]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; 0.011      ; 1.321      ;
; 1.165 ; numberOfCardsFlipped[7]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.316      ;
; 1.174 ; isFlipped[11]            ; isFlipped[11]            ; select       ; select      ; 0.000        ; 0.000      ; 1.326      ;
; 1.174 ; numberOfCardsFlipped[12] ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.325      ;
; 1.185 ; numberOfCardsFlipped[5]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.006      ; 1.343      ;
; 1.193 ; numberOfCardsFlipped[2]  ; isFlipped[15]            ; select       ; select      ; 0.000        ; 0.011      ; 1.356      ;
; 1.195 ; numberOfCardsFlipped[9]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.346      ;
; 1.209 ; numberOfCardsFlipped[10] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.360      ;
; 1.213 ; numberOfCardsFlipped[14] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.364      ;
; 1.214 ; numberOfCardsFlipped[7]  ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.008     ; 1.358      ;
; 1.214 ; numberOfCardsFlipped[8]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.365      ;
; 1.216 ; numberOfCardsFlipped[2]  ; isFlipped[19]            ; select       ; select      ; 0.000        ; -0.006     ; 1.362      ;
; 1.216 ; numberOfCardsFlipped[0]  ; isFlipped[6]             ; select       ; select      ; 0.000        ; 0.004      ; 1.372      ;
; 1.217 ; numberOfCardsFlipped[0]  ; isFlipped[7]             ; select       ; select      ; 0.000        ; 0.004      ; 1.373      ;
; 1.218 ; numberOfCardsFlipped[2]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.006      ; 1.376      ;
; 1.218 ; numberOfCardsFlipped[4]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; 0.006      ; 1.376      ;
; 1.223 ; numberOfCardsFlipped[12] ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.008     ; 1.367      ;
; 1.224 ; numberOfCardsFlipped[7]  ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.005      ; 1.381      ;
; 1.227 ; numberOfCardsFlipped[2]  ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.001     ; 1.378      ;
; 1.232 ; numberOfCardsFlipped[13] ; isFlipped[4]             ; select       ; select      ; 0.000        ; -0.001     ; 1.383      ;
; 1.232 ; numberOfCardsFlipped[11] ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.383      ;
; 1.233 ; isFlipped[19]            ; numberOfCardsFlipped[16] ; select       ; select      ; 0.000        ; 0.013      ; 1.398      ;
; 1.233 ; numberOfCardsFlipped[12] ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.005      ; 1.390      ;
; 1.235 ; numberOfCardsFlipped[16] ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.386      ;
; 1.236 ; numberOfCardsFlipped[0]  ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.017      ; 1.405      ;
; 1.239 ; numberOfCardsFlipped[7]  ; isFlipped[10]            ; select       ; select      ; 0.000        ; -0.012     ; 1.379      ;
; 1.244 ; isFlipped[19]            ; isFlipped[3]             ; select       ; select      ; 0.000        ; 0.000      ; 1.396      ;
; 1.246 ; isFlipped[19]            ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.012      ; 1.410      ;
; 1.248 ; numberOfCardsFlipped[12] ; isFlipped[10]            ; select       ; select      ; 0.000        ; -0.012     ; 1.388      ;
; 1.253 ; numberOfCardsFlipped[3]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.006      ; 1.411      ;
; 1.260 ; numberOfCardsFlipped[1]  ; isFlipped[3]             ; select       ; select      ; 0.000        ; -0.001     ; 1.411      ;
; 1.263 ; isFlipped[19]            ; isFlipped[10]            ; select       ; select      ; 0.000        ; 0.001      ; 1.416      ;
; 1.264 ; isFlipped[19]            ; isFlipped[1]             ; select       ; select      ; 0.000        ; 0.001      ; 1.417      ;
; 1.267 ; numberOfCardsFlipped[4]  ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.001     ; 1.418      ;
; 1.269 ; numberOfCardsFlipped[6]  ; isFlipped[4]             ; select       ; select      ; 0.000        ; 0.006      ; 1.427      ;
; 1.269 ; numberOfCardsFlipped[5]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; 0.006      ; 1.427      ;
; 1.270 ; isFlipped[19]            ; isFlipped[2]             ; select       ; select      ; 0.000        ; 0.001      ; 1.423      ;
; 1.271 ; isFlipped[19]            ; isFlipped[0]             ; select       ; select      ; 0.000        ; 0.001      ; 1.424      ;
; 1.277 ; numberOfCardsFlipped[4]  ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.012      ; 1.441      ;
; 1.279 ; numberOfCardsFlipped[9]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.430      ;
; 1.281 ; numberOfCardsFlipped[11] ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.008     ; 1.425      ;
; 1.284 ; numberOfCardsFlipped[16] ; isFlipped[13]            ; select       ; select      ; 0.000        ; -0.008     ; 1.428      ;
; 1.291 ; numberOfCardsFlipped[11] ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.005      ; 1.448      ;
; 1.292 ; numberOfCardsFlipped[4]  ; isFlipped[10]            ; select       ; select      ; 0.000        ; -0.005     ; 1.439      ;
; 1.293 ; numberOfCardsFlipped[10] ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.444      ;
; 1.294 ; isFlipped[19]            ; numberOfCardsFlipped[8]  ; select       ; select      ; 0.000        ; 0.013      ; 1.459      ;
; 1.294 ; numberOfCardsFlipped[16] ; isFlipped[9]             ; select       ; select      ; 0.000        ; 0.005      ; 1.451      ;
; 1.296 ; isFlipped[19]            ; numberOfCardsFlipped[10] ; select       ; select      ; 0.000        ; 0.013      ; 1.461      ;
; 1.297 ; numberOfCardsFlipped[14] ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.448      ;
; 1.298 ; numberOfCardsFlipped[8]  ; isFlipped[5]             ; select       ; select      ; 0.000        ; -0.001     ; 1.449      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'select'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; isFlipped[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; isFlipped[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; numberOfCardsFlipped[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; numberOfCardsFlipped[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[18]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[18]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[19]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[19]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; select ; Rise       ; isFlipped[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; select ; Rise       ; isFlipped[2]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 2.447 ; 2.447 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 4.121 ; 4.121 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.975 ; -1.975 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.852 ; -1.852 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.163 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.014 ; 4.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.014 ; 4.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.932 ; 3.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.011 ; 4.011 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.008 ; 4.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.903 ; 3.903 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.909 ; 3.909 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.878 ; 3.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.897 ; 3.897 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.247 ; 4.247 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.203 ; 4.203 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.190 ; 4.190 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.066 ; 4.066 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.101 ; 4.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.083 ; 4.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.110 ; 4.110 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.087 ; 4.087 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.247 ; 4.247 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.404 ; 4.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.381 ; 4.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.318 ; 4.318 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.343 ; 4.343 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.381 ; 4.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.345 ; 4.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.224 ; 4.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.216 ; 4.216 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.209 ; 4.209 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.608 ; 4.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.163 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.163 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.878 ; 3.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.014 ; 4.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.932 ; 3.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.011 ; 4.011 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.008 ; 4.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.903 ; 3.903 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.909 ; 3.909 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.878 ; 3.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.897 ; 3.897 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.066 ; 4.066 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.203 ; 4.203 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.190 ; 4.190 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.066 ; 4.066 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.101 ; 4.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.083 ; 4.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.110 ; 4.110 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.087 ; 4.087 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.247 ; 4.247 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.404 ; 4.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.318 ; 4.318 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.343 ; 4.343 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.381 ; 4.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.345 ; 4.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.224 ; 4.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.216 ; 4.216 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.209 ; 4.209 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.608 ; 4.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.163 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -25.108   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.610    ; 0.469  ; N/A      ; N/A     ; -0.500              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -9.020    ; 0.360  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; -7.026    ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  select                                   ; -25.108   ; 0.481  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                           ; -1318.287 ; -5.086 ; 0.0      ; 0.0     ; -189.602            ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -224.542  ; 0.000  ; N/A      ; N/A     ; -32.000             ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -314.540  ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; -238.154  ; -5.086 ; N/A      ; N/A     ; -67.380             ;
;  select                                   ; -541.051  ; 0.000  ; N/A      ; N/A     ; -38.222             ;
+-------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 4.348 ; 4.348 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.193 ; 8.193 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.975 ; -1.975 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.852 ; -1.852 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.128 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.350 ; 7.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.350 ; 7.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.288 ; 7.288 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.230 ; 7.230 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.316 ; 7.316 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.313 ; 7.313 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.101 ; 7.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.109 ; 7.109 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.062 ; 7.062 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.083 ; 7.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.841 ; 7.841 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.797 ; 7.797 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.766 ; 7.766 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.753 ; 7.753 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.732 ; 7.732 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.367 ; 7.367 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.538 ; 7.538 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.540 ; 7.540 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.563 ; 7.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.525 ; 7.525 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.841 ; 7.841 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.129 ; 8.129 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.014 ; 8.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.064 ; 8.064 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.082 ; 8.082 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.117 ; 8.117 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.021 ; 8.021 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.804 ; 7.804 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.776 ; 7.776 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.793 ; 7.793 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.758 ; 7.758 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.784 ; 7.784 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.128 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.163 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.878 ; 3.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.014 ; 4.014 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.972 ; 3.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.932 ; 3.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.011 ; 4.011 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.008 ; 4.008 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.903 ; 3.903 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.909 ; 3.909 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.878 ; 3.878 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.897 ; 3.897 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.066 ; 4.066 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.203 ; 4.203 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.190 ; 4.190 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.206 ; 4.206 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.066 ; 4.066 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.101 ; 4.101 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.083 ; 4.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.110 ; 4.110 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.087 ; 4.087 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.247 ; 4.247 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.404 ; 4.404 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.318 ; 4.318 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.343 ; 4.343 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.355 ; 4.355 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.381 ; 4.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.345 ; 4.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.224 ; 4.224 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.205 ; 4.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.216 ; 4.216 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.188 ; 4.188 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.209 ; 4.209 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.608 ; 4.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.163 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 18560    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 66479    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 220      ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 62911    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 18560    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 66479    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 220      ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 29 20:19:29 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_1Hz_divider:inst_clock_1Hz|clk_out clock_1Hz_divider:inst_clock_1Hz|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name select select
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.108      -541.051 select 
    Info (332119):    -9.020      -314.540 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.610      -224.542 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -7.026      -238.154 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -5.086 clock_50M 
    Info (332119):     0.778         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.058         0.000 select 
    Info (332119):     1.083         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222       -38.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.261      -218.661 select 
    Info (332119):    -3.501      -115.293 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.890       -84.558 clock_50M 
    Info (332119):    -2.868       -83.751 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -3.168 clock_50M 
    Info (332119):     0.360         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.469         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):     0.481         0.000 select 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222       -38.222 select 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 320 megabytes
    Info: Processing ended: Tue Aug 29 20:19:31 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


