+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                     ;
+---------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; PRIMEcomp|ulaRg|ULA0      ; 40    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|ulaRg|Bank      ; 39    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|ulaRg           ; 48    ; 11             ; 0            ; 11             ; 18     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|it   ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|beq  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|bne  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|mul  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|divi ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|mov  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|subi ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|addi ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|jmp  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|div  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|sub  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|add  ; 14    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl|mq   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|uctl      ; 18    ; 0              ; 10           ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|r0m       ; 17    ; 0              ; 9            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|pc|count  ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall|pc        ; 22    ; 6              ; 0            ; 6              ; 16     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp|pcall           ; 4     ; 8              ; 0            ; 8              ; 30     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PRIMEcomp                 ; 7     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|H4               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|H3               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|H2               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|H1               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|H0               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP|conv             ; 16    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAMeDISP                  ; 38    ; 40             ; 0            ; 40             ; 59     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
