###章 处理器体系结构

---

## 1 Y86-64指令集体系结构

---

### 1.1 程序员可见的状态

---

### 1.2 Y86-64指令

---

### 1.3 指令编码

---

### 1.4 Y86-64异常

---

### 1.5 Y86-64程序

---

### 1.6 一些Y86-64指令的详情

---

## 2 逻辑设计和硬件控制语言HCL

---

### 2.1 逻辑门

---

### 2.2 组合电路和HCL布尔表达式

---

### 2.3 字级的组合电路和HCL整数表达式

---

### 2.4 集合关系

---

### 2.5 存储器和时钟

---

## 3 Y86-64的顺序实现

---

###3.1 将处理组织成阶段

---

###3.2 SEQ硬件结构

---

###3.3 SEQ的时序

---

###3.4 SEQ阶段的实现

---

## 4 流水线的通用原理

---

###4.1 计算流水线

---

###4.2 流水线操作的详细说明

---

###4.3 流水线的局限性

---

###4.4 带反馈的流水线系统

---

## 5 Y86-64的流水线实现

---

###5.1 SEQ+：重新安排计算阶段

---

###5.2 插入流水线寄存器

---

###5.3 对信号进行重新排列和标号

---

###5.4 预测下一个PC

---

###5.5 流水线冒险

---

###5.6 异常处理

---

###5.7 PIPE各阶段的实现

---

###5.8 流水线控制逻辑

---

###5.9 性能分析

---

###5.10 未完成的工作

---

## 6 小结