<?xml version="1.0"?>
<TLC>
<L>
45
SYM 1
INFO 2
WIRE 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
POL1A 8
NACT 9
PACT 10
MET1A 11
MET2A 12
CHAN 13
CONTA 15
TRACK 16
CONT 25
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
GDS48 48
GDS47 47
PADS 26
</L>
<H>
BUF3_SCH
7.0.84
7.0.84
100
lam
09/28/13
11:49:00
2 -200 0 9923 7650
0 69 152 12
</H>
<C>
NMOS2X10_TOK
6 900 2100 0
</C>
<C>
NMOS2X10_TOK
6 2100 2100 0
</C>
<C>
NMOS2X60_TOK
6 8300 2000 0
</C>
<C>
NMOS2X6_TOK
0 6000 2000 0
</C>
<C>
NMOS2X6_TOK
0 4100 2000 0
</C>
<C>
NMOS2X6_TOK
6 5100 2000 0
</C>
<C>
PMOS2X12_TOK
6 900 5800 0
</C>
<C>
PMOS2X12_TOK
0 2100 5800 0
</C>
<C>
PMOS2X14_TOK
6 5100 5900 0
</C>
<C>
PMOS2X14_TOK
6 6000 5900 0
</C>
<C>
PMOS2X14_TOK
0 4100 5900 0
</C>
<C>
PMOS2X90_TOK
6 8300 5800 0
</C>
<T>
4 150 2 0
0 500
<![CDATA[0]]>
</T>
<T>
4 150 2 0
900 2000
<![CDATA[0]]>
</T>
<T>
4 150 2 0
2100 2000
<![CDATA[0]]>
</T>
<T>
6 150 2 0
1200 2250
<![CDATA[M1]]>
</T>
<P>
3 0 2
500 2000 500 500 
</P>
<P>
3 0 2
1300 2000 1700 2000 
</P>
<P>
3 0 2
-200 500 9000 500 
</P>
<T>
6 150 2 0
2400 2250
<![CDATA[M2]]>
</T>
<P>
3 0 3
4500 1900 4700 1900 4700 500 
</P>
<T>
6 150 2 0
4450 2150
<![CDATA[M3]]>
</T>
<T>
4 150 2 0
4100 1900
<![CDATA[0]]>
</T>
<T>
6 150 2 0
5400 2150
<![CDATA[M4]]>
</T>
<P>
3 0 2
6400 1900 6400 500 
</P>
<T>
6 150 2 0
6350 2150
<![CDATA[M5]]>
</T>
<T>
4 150 2 0
6000 1900
<![CDATA[0]]>
</T>
<P>
3 0 2
5500 1900 5600 1900 
</P>
<T>
4 150 2 0
5100 1900
<![CDATA[0]]>
</T>
<P>
3 0 2
7900 1900 7900 500 
</P>
<T>
4 150 2 0
8300 1900
<![CDATA[0]]>
</T>
<T>
6 150 2 0
8600 2150
<![CDATA[M6]]>
</T>
<T>
4 150 2 0
200 3000
<![CDATA[En]]>
</T>
<P>
3 0 2
2100 3000 -200 3000 
</P>
<P>
3 0 5
2500 3700 4600 3700 4600 4400 8300 4400 8300 5600 
</P>
<P>
3 0 4
3700 3000 4800 3000 4800 3400 6000 3400 
</P>
<P>
3 0 3
7300 2600 8300 2600 8300 2200 
</P>
<P>
3 0 2
5100 2500 900 2500 
</P>
<P>
3 0 2
9800 4000 8700 4000 
</P>
<T>
4 150 2 0
9200 4000
<![CDATA[Out]]>
</T>
<T>
2 150 2 0
7800 2600
<![CDATA[N]]>
</T>
<T>
6 150 2 0
1200 5650
<![CDATA[M7]]>
</T>
<P>
3 0 2
900 4400 -200 4400 
</P>
<T>
4 150 2 0
200 4400
<![CDATA[In]]>
</T>
<P>
3 0 2
2100 5300 4100 5300 
</P>
<P>
3 0 2
2100 5600 2100 2300 
</P>
<P>
3 0 2
900 5600 900 2300 
</P>
<T>
6 150 2 0
4350 5750
<![CDATA[M9]]>
</T>
<T>
6 150 2 0
2450 5650
<![CDATA[M8]]>
</T>
<P>
3 0 2
4100 5700 4100 2200 
</P>
<P>
3 0 2
6000 5700 6000 2100 
</P>
<T>
6 150 2 0
5400 5750
<![CDATA[M10]]>
</T>
<T>
6 150 2 0
6300 5750
<![CDATA[M11]]>
</T>
<P>
3 0 2
5100 5700 5100 2200 
</P>
<T>
6 150 2 0
8650 5650
<![CDATA[M12]]>
</T>
<T>
2 150 2 0
7800 4400
<![CDATA[P]]>
</T>
<P>
3 0 4
1500 5900 1500 4800 2500 4800 2500 2000 
</P>
<P>
3 0 2
-200 7500 8800 7500 
</P>
<T>
4 150 2 0
900 5900
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
0 7500
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
2100 5900
<![CDATA[Vdd]]>
</T>
<P>
3 0 2
1300 5900 1700 5900 
</P>
<P>
3 0 2
500 5900 500 7500 
</P>
<T>
4 150 2 0
4100 6000
<![CDATA[Vdd]]>
</T>
<P>
3 0 2
2500 5900 2500 7500 
</P>
<P>
3 0 2
3700 6000 3700 1900 
</P>
<P>
3 0 2
4500 6000 4700 6000 
</P>
<P>
3 0 2
4700 6000 4700 7500 
</P>
<P>
3 0 2
5500 6000 5600 6000 
</P>
<P>
3 0 5
6400 6000 7300 6000 7300 2600 5600 2600 5600 1900 
</P>
<T>
4 150 2 0
5100 6000
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
6000 6000
<![CDATA[Vdd]]>
</T>
<T>
4 150 2 0
8300 5900
<![CDATA[Vdd]]>
</T>
<P>
3 0 2
8700 5900 8700 1900 
</P>
<P>
3 0 2
7900 5900 7900 7500 
</P>
<T>
4 150 4 0
600 0
<![CDATA[3-State 10x Buffer]]>
</T>
<T>
5 150 2 0
3400 500
<![CDATA[1]]>
</T>
<T>
5 150 2 0
3750 7500
<![CDATA[2]]>
</T>
<T>
5 150 2 0
-200 4400
<![CDATA[3]]>
</T>
<T>
5 150 2 0
-200 3000
<![CDATA[4]]>
</T>
<T>
5 150 2 0
9800 4000
<![CDATA[5]]>
</T>
</TLC>
