# 第2章：MOS器件物理与CMOS工艺

本章深入探讨CMOS图像传感器的器件物理基础和制造工艺。我们将从MOS电容的基本原理出发，逐步深入到MOSFET的工作机制，然后介绍CMOS工艺流程。对于图像传感器设计者来说，理解器件物理和工艺约束是优化像素性能、降低噪声、提高量子效率的关键。本章还将讨论器件缩放带来的挑战、各种寄生效应的影响，以及工艺偏差对电路匹配性的影响。

## 2.1 MOS电容与阈值电压

### 2.1.1 MOS电容结构与能带图

MOS（Metal-Oxide-Semiconductor）电容是MOSFET的核心结构，也是理解CMOS图像传感器中电荷存储和转移的基础。一个典型的MOS电容由三层组成：

```
        Gate (栅极)
    ================
    |   SiO₂ (氧化层)  | tox
    ================
    |                |
    |   Si Substrate | 
    |   (硅衬底)      |
    |                |
    ================
        Body (衬底)
```

在热平衡状态下，MOS电容的能带图取决于栅极电压VG。根据VG的不同，MOS电容可以工作在三种状态：

1. **积累（Accumulation）**：VG < 0（对于p型衬底）
   - 多数载流子（空穴）在Si-SiO₂界面积累
   - 能带向上弯曲

2. **耗尽（Depletion）**：0 < VG < VTH
   - 多数载流子被排斥，形成耗尽区
   - 能带适度弯曲，费米能级接近禁带中央

3. **反型（Inversion）**：VG > VTH
   - 少数载流子（电子）在界面形成反型层
   - 能带强烈弯曲，表面处费米能级接近导带

### 2.1.2 阈值电压的物理意义

阈值电压VTH是使硅表面从耗尽转变为强反型的栅极电压，其表达式为：

```
VTH = VFB + 2φF + (√(4εsqNAφF))/Cox
```

其中：
- VFB：平带电压，VFB = φMS - Qox/Cox
- φMS：金属-半导体功函数差
- Qox：氧化层电荷密度
- φF：费米势，φF = (kT/q)ln(NA/ni)
- εs：硅的介电常数（11.7ε0）
- NA：衬底掺杂浓度
- Cox：单位面积氧化层电容，Cox = εox/tox

### 2.1.3 体效应与阈值电压调制

在实际器件中，衬底偏置VSB会影响阈值电压，这种现象称为体效应（Body Effect）：

```
VTH = VTH0 + γ(√(2φF + VSB) - √(2φF))
```

其中γ是体效应系数：
```
γ = (√(2qεsNA))/Cox
```

体效应在CMOS图像传感器中特别重要，因为：
1. 像素内的源跟随器晶体管存在源-衬底电压差
2. 会影响转换增益和线性度
3. 在共享像素架构中需要特别考虑

### 2.1.4 MOS电容的C-V特性

MOS电容的电容-电压特性反映了不同工作区的载流子分布：

```
         C
         ↑
    Cox  |--------           强反型
         |        \
         |         \         弱反型
         |          \
    Cmin |           \___    耗尽
         |                   
         |_______________    积累
         |
         +---+---+---+---→ VG
        VFB  0  VTH
```

在高频测量下，反型层电子无法跟随交流信号，电容保持在最小值Cmin。这一特性在设计电荷存储节点时需要考虑。

## 2.2 MOSFET工作原理

### 2.2.1 MOSFET基本结构

NMOS晶体管的基本结构：

```
    Source          Gate           Drain
       S      ==================     D
       |      |      SiO₂      |     |
    n+ |      ==================     | n+
    ===|                              |===
       |          p-substrate         |
       |                              |
       ================================
                    Body (B)
```

关键参数：
- L：沟道长度
- W：沟道宽度
- tox：栅氧化层厚度
- xj：结深
- LD：横向扩散长度
- Leff = L - 2LD：有效沟道长度

### 2.2.2 MOSFET的I-V特性

MOSFET的漏极电流ID取决于工作区：

**线性区**（VDS < VGS - VTH）：
```
ID = μnCox(W/L)[(VGS - VTH)VDS - VDS²/2]
```

**饱和区**（VDS ≥ VGS - VTH）：
```
ID = (μnCox/2)(W/L)(VGS - VTH)²(1 + λVDS)
```

其中：
- μn：电子迁移率
- λ：沟道长度调制系数
- Cox：单位面积栅电容

**亚阈值区**（VGS < VTH）：
```
ID = I0(W/L)exp(q(VGS - VTH)/nkT)[1 - exp(-qVDS/kT)]
```

其中n是亚阈值摆幅因子，典型值1.3-1.5。

### 2.2.3 跨导与输出电导

跨导gm表征栅压对漏极电流的控制能力：

饱和区：
```
gm = ∂ID/∂VGS = √(2μnCox(W/L)ID) = 2ID/(VGS - VTH)
```

输出电导gds表征漏压对漏极电流的影响：
```
gds = ∂ID/∂VDS = λID（饱和区）
```

在像素源跟随器设计中，高gm/ID比率对应更好的转换效率。

### 2.2.4 小信号模型

MOSFET的小信号等效电路包含：

```
    G o----||----+----Cgs----o D
           Cgd   |
                 |
                gmVgs
                 |
                 ↓
    S o----------+------------o S
```

主要参数：
- Cgs = (2/3)WLCox + Cov（饱和区）
- Cgd = Cov（饱和区）
- Cov：栅-源/漏重叠电容

这些寄生电容影响像素的读出速度和噪声性能。

## 2.3 CMOS工艺流程概述

### 2.3.1 标准CMOS工艺步骤

现代CMOS图像传感器通常采用双阱或三阱工艺，主要步骤包括：

1. **衬底准备**
   - p型硅片，晶向<100>，电阻率10-20 Ω·cm
   - 初始氧化，形成保护层

2. **阱区形成**
   ```
   光刻 → 离子注入 → 退火
   N阱：磷注入，能量100-200 keV，剂量1e13 cm⁻²
   P阱：硼注入，能量50-100 keV，剂量1e13 cm⁻²
   ```

3. **隔离结构**
   - STI（浅沟槽隔离）：刻蚀→氧化物填充→CMP平坦化
   - 深度：300-400 nm
   - 宽度：0.2-0.5 μm

4. **栅极形成**
   ```
   栅氧生长（干氧，850°C）→ 多晶硅沉积 → 掺杂 → 光刻 → 刻蚀
   栅氧厚度：2-5 nm（取决于工艺节点）
   多晶硅厚度：150-200 nm
   ```

5. **源漏形成**
   - LDD（轻掺杂漏）注入：降低热载流子效应
   - 侧墙形成：氮化硅沉积→各向异性刻蚀
   - 源漏重掺杂：As（NMOS）或BF₂（PMOS）

6. **硅化物与接触**
   - 自对准硅化物（Salicide）：Co或Ti
   - 接触孔刻蚀与钨填充

7. **金属互连**
   - 多层金属（3-8层）
   - 铜大马士革工艺
   - 低k介电材料

### 2.3.2 CMOS图像传感器特殊工艺

相比标准CMOS，图像传感器需要额外工艺步骤：

1. **光电二极管形成**
   ```
   N型注入（光电二极管）
   ↓
   P+钳位层注入（减少暗电流）
   ↓
   退火优化（界面态最小化）
   ```

2. **微透镜阵列**
   - 彩色滤光片（CFA）涂覆
   - 微透镜材料沉积
   - 热回流成型

3. **背照式（BSI）工艺**（如适用）
   - 晶圆减薄至3-5 μm
   - 背面钝化
   - 抗反射涂层

### 2.3.3 关键工艺参数控制

对图像传感器性能影响最大的工艺参数：

1. **界面态密度**
   - 目标：< 1e10 cm⁻²eV⁻¹
   - 影响：暗电流、1/f噪声

2. **掺杂浓度均匀性**
   - 变化：< ±5%
   - 影响：FPN（固定模式噪声）

3. **氧化层质量**
   - 针孔密度：< 0.01 cm⁻²
   - 影响：良率、可靠性

## 2.4 器件缩放理论

### 2.4.1 恒场缩放（Constant Field Scaling）

Dennard缩放规则保持电场强度不变：

| 参数 | 缩放因子 | 影响 |
|------|---------|------|
| 器件尺寸（L, W, tox） | 1/k | 集成度提高k² |
| 电压（VDD, VTH） | 1/k | 功耗降低 |
| 掺杂浓度（NA, ND） | k | 抑制短沟道效应 |
| 电流（ID） | 1/k | 单管功耗降低k² |
| 电容（C） | 1/k | 速度提升 |
| 延迟（τ） | 1/k | 性能提升 |
| 功耗密度 | 1 | 保持恒定 |

### 2.4.2 恒压缩放（Constant Voltage Scaling）

实际中电压缩放受限，导致：
- 电场增强：可靠性问题
- 功耗密度增加：k³
- 需要新材料和结构创新

### 2.4.3 像素缩放的特殊挑战

图像传感器像素缩放面临独特挑战：

1. **光学限制**
   ```
   衍射极限：d = 1.22λf/D
   像素尺寸接近可见光波长（400-700 nm）
   ```

2. **满阱容量（FWC）缩放**
   ```
   FWC ∝ 像素面积 × 耗尽区深度
   缩放因子：1/k² 到 1/k³
   动态范围降低：20log(1/k) dB
   ```

3. **串扰增加**
   - 光学串扰：∝ 1/像素间距
   - 电学串扰：载流子扩散长度不缩放

4. **量子效率维持**
   - 需要更薄的多晶硅栅
   - 背照式结构成为必需

### 2.4.4 缩放策略与创新

应对缩放挑战的技术创新：

1. **3D集成**
   - 像素与电路分离
   - 堆叠式传感器

2. **新材料**
   - 高k栅介质
   - 金属栅极
   - III-V族光电材料

3. **架构创新**
   - 共享像素降低晶体管数
   - 非拜耳CFA模式

## 2.5 寄生效应与二级效应

### 2.5.1 短沟道效应

当沟道长度L接近耗尽区宽度时，出现：

1. **阈值电压滚降（VTH Roll-off）**
   ```
   ΔVTH ∝ exp(-L/λc)
   其中λc是特征长度：λc = √(εsitoxXdep/εox)
   ```

2. **漏致势垒降低（DIBL）**
   ```
   DIBL = -ΔVTH/ΔVDS ≈ 50-100 mV/V（短沟道）
   ```

3. **亚阈值摆幅退化**
   ```
   SS = (kT/q)ln(10)[1 + Cd/Cox]
   短沟道：Cd增加，SS退化
   ```

### 2.5.2 窄宽度效应

窄沟道器件（W < 1 μm）的阈值电压增加：
```
ΔVTH = (qNA/2εs) × (ΔW/Cox)
```

影响：
- 源跟随器的匹配性变差
- 需要最小宽度设计规则

### 2.5.3 热载流子效应

高电场区域（漏端）的载流子获得足够能量注入栅氧：

**退化机制**：
- 界面态产生：Δgm
- 氧化层陷阱电荷：ΔVTH
- 寿命模型：τ ∝ ID⁻ⁿ，n ≈ 2-3

**缓解措施**：
- LDD结构
- 降低VDD
- 增加沟道长度（关键晶体管）

### 2.5.4 栅隧穿电流

超薄栅氧（< 3 nm）的直接隧穿：
```
JG = (q³E²/16π²ℏφB) × exp(-4√(2m*)φB³/²/3qℏE)
```

影响：
- 静态功耗增加
- 动态节点电荷泄漏
- 像素暗电流贡献

### 2.5.5 应力效应

机械应力影响载流子迁移率：

**应力源**：
- STI边缘应力
- 硅化物应力
- 金属互连应力
- 封装应力

**迁移率变化**：
```
Δμ/μ = π × σ
```
其中π是压阻系数，σ是应力。

NMOS：拉伸应力有利（Δμ/μ > 0）
PMOS：压缩应力有利（Δμ/μ > 0）

## 2.6 工艺偏差与匹配

### 2.6.1 随机偏差源

MOS晶体管的随机偏差主要来源：

1. **随机掺杂涨落（RDF）**
   ```
   σ(VTH) = q/(Cox) × √(NA·WLeff/3)
   ```
   
2. **线边缘粗糙度（LER）**
   ```
   σ(L)/L ≈ 3-5%（65nm节点）
   ```

3. **氧化层厚度变化**
   ```
   σ(tox)/tox ≈ 2-3%
   ```

### 2.6.2 Pelgrom匹配模型

匹配晶体管对的失配：
```
σ²(ΔP) = A²P/(WL) + S²P·D²
```

其中：
- P：器件参数（VTH, β等）
- AP：面积相关失配参数
- SP：距离相关失配参数
- D：器件间距

典型值（65nm工艺）：
- AVTH ≈ 4-6 mV·μm
- Aβ/β ≈ 1-2 %·μm

### 2.6.3 系统偏差源

1. **光刻套刻误差**
   - 3σ ≈ 5-10 nm
   - 影响：电容失配

2. **阱邻近效应**
   - 阱边缘100 μm内VTH变化
   - ΔVTH ≈ 20-50 mV

3. **STI应力**
   - 窄宽度器件VTH偏移
   - 需要虚拟器件（dummy）

### 2.6.4 版图匹配技术

提高匹配性的版图技术：

1. **共质心布局**
   ```
   A B B A
   B A A B
   ```
   消除一阶梯度

2. **交叉耦合**
   ```
   M1: ├─┤ ├─┤
   M2: ├─┤ ├─┤
   交叉连接
   ```

3. **虚拟器件**
   - 边缘增加dummy器件
   - 确保刻蚀均匀性

4. **匹配规则**
   - 相同方向
   - 最小距离
   - 相同环境（金属覆盖等）

### 2.6.5 像素阵列匹配考虑

图像传感器的特殊匹配要求：

1. **列放大器匹配**
   - 目标：< 0.1% 增益失配
   - 影响：列固定模式噪声

2. **像素源跟随器匹配**
   - VTH失配→FPN
   - 需要CDS消除

3. **电流源匹配**
   - 偏置电流变化< 1%
   - 采用级联电流镜

## 本章小结

本章系统介绍了CMOS器件物理和工艺的核心知识：

**关键概念**：
1. MOS电容的三种工作状态及其在电荷存储中的应用
2. MOSFET的I-V特性和小信号模型
3. CMOS工艺流程及图像传感器的特殊要求
4. 器件缩放理论及像素缩放的独特挑战
5. 各种寄生效应和二级效应的影响
6. 工艺偏差与匹配的控制方法

**重要公式**：
- 阈值电压：VTH = VFB + 2φF + √(4εsqNAφF)/Cox
- MOSFET饱和区电流：ID = (μnCox/2)(W/L)(VGS - VTH)²
- Pelgrom匹配：σ²(ΔP) = A²P/(WL) + S²P·D²
- 短沟道DIBL：ΔVTH/ΔVDS ≈ 50-100 mV/V

**设计启示**：
- 理解器件物理是优化像素性能的基础
- 工艺限制决定了设计空间的边界
- 匹配性直接影响图像质量（FPN）
- 缩放不仅带来集成度提升，也带来新的挑战

掌握这些基础知识，将帮助你在后续章节中更好地理解像素设计、噪声优化和系统集成的各种权衡。

## 练习题

### 基础题

**2.1** 一个MOS电容具有以下参数：NA = 1e16 cm⁻³，tox = 10 nm，T = 300K。计算：
a) 平带电压VFB（假设φMS = -0.9V，Qox = 1e11 cm⁻²）
b) 阈值电压VTH
c) 最大耗尽区宽度xdmax

<details>
<summary>提示</summary>

- 使用φF = (kT/q)ln(NA/ni)计算费米势
- Cox = εox/tox，εox = 3.9ε0
- xdmax = √(4εsφF/qNA)

</details>

<details>
<summary>答案</summary>

a) 首先计算相关参数：
   - φF = 0.026 × ln(1e16/1.5e10) = 0.347 V
   - Cox = 3.9 × 8.85e-14 / 1e-6 = 3.45e-7 F/cm²
   - VFB = -0.9 - (1.6e-19 × 1e11)/(3.45e-7) = -0.946 V

b) VTH计算：
   - 第三项 = √(4 × 11.7 × 8.85e-14 × 1.6e-19 × 1e16 × 0.347) / 3.45e-7
   - = 0.456 V
   - VTH = -0.946 + 2×0.347 + 0.456 = 0.204 V

c) xdmax = √(4 × 11.7 × 8.85e-14 × 0.347 / (1.6e-19 × 1e16))
   = 0.219 μm

</details>

**2.2** 一个NMOS晶体管W/L = 10μm/0.5μm，μnCox = 200 μA/V²，VTH = 0.5V，λ = 0.05 V⁻¹。当VGS = 1.5V，VDS = 2V时，计算：
a) 漏极电流ID
b) 跨导gm
c) 输出电导gds

<details>
<summary>提示</summary>

- 判断工作区：VDS > VGS - VTH？
- 饱和区使用相应公式
- gm = 2ID/(VGS - VTH)

</details>

<details>
<summary>答案</summary>

a) VDS = 2V > VGS - VTH = 1V，晶体管工作在饱和区
   ID = 0.5 × 200 × 20 × 1² × (1 + 0.05×2) = 2.2 mA

b) gm = 2 × 2.2e-3 / 1 = 4.4 mS

c) gds = λ × ID = 0.05 × 2.2e-3 = 110 μS

</details>

**2.3** 两个匹配的NMOS晶体管，W = L = 1μm，AVTH = 5 mV·μm。计算：
a) 阈值电压失配的标准差σ(ΔVTH)
b) 若要σ(ΔVTH) < 1mV，最小器件尺寸是多少？

<details>
<summary>提示</summary>

使用Pelgrom模型：σ(ΔVTH) = AVTH/√(WL)

</details>

<details>
<summary>答案</summary>

a) σ(ΔVTH) = 5 / √(1×1) = 5 mV

b) 要求σ(ΔVTH) < 1 mV：
   1 = 5/√(WL)
   WL = 25 μm²
   若W = L，则L = 5 μm

</details>

### 挑战题

**2.4** 考虑一个源跟随器缓冲器，输入电容主要由栅电容主导。设Cgs = 10 fF，需要在1 μs内将1 pF的负载电容充电到90%的最终值。假设VDD = 3.3V，VTH = 0.7V，估算所需的偏置电流。讨论功耗与速度的权衡。

<details>
<summary>提示</summary>

- 源跟随器的小信号输出阻抗约为1/gm
- RC时间常数决定建立时间
- t90% ≈ 2.3τ = 2.3RC

</details>

<details>
<summary>答案</summary>

源跟随器输出阻抗：Rout ≈ 1/gm

建立时间要求：
t90% = 2.3 × Rout × CL = 1 μs
Rout = 1e-6 / (2.3 × 1e-12) = 435 kΩ

因此：gm = 1/Rout = 2.3 μS

对于饱和区MOSFET：
gm = 2ID/(VGS - VTH)

假设VGS - VTH = 0.5V（合理的过驱动电压）：
ID = gm × (VGS - VTH)/2 = 2.3e-6 × 0.5/2 = 0.575 μA

功耗：P = VDD × ID = 3.3 × 0.575 = 1.9 μW

权衡分析：
- 增加ID可以提高速度（gm增大）
- 功耗线性增加
- 可通过增加VGS-VTH来提高gm/ID效率
- 但过大的过驱动电压会减小输出摆幅

</details>

**2.5** 在0.18μm工艺中设计一个电流镜，要求输出电流精度优于1%（3σ）。已知Aβ = 2%·μm，最小沟道长度Lmin = 0.18μm。确定：
a) 最小器件尺寸
b) 若考虑沟道长度调制（λ = 0.1 V⁻¹），如何改进设计？

<details>
<summary>提示</summary>

- 电流镜精度受VTH和β失配影响
- 考虑级联结构减小λ效应

</details>

<details>
<summary>答案</summary>

a) 电流失配主要由β失配决定：
   σ(ΔI/I) ≈ σ(Δβ/β) = Aβ/√(WL)
   
   要求3σ < 1%，即σ < 0.33%：
   0.33% = 2%/√(WL)
   WL = (2/0.33)² = 36.7 μm²
   
   选择L = 1μm（> Lmin以减小短沟道效应）
   则W = 36.7μm

b) 改进设计：
   1. 采用级联电流镜（Cascode）：
      - 输出阻抗增加到gmro²
      - 电流误差：ΔI/I ≈ VDS/(VAL) → VDS/(gmro²VDS) ≈ 1/(gmro)
      - 典型值：gmro ≈ 30-50，误差< 2-3%
   
   2. 使用更长的沟道长度：
      - L = 2μm，λL乘积增加
      - 代价：面积增加，速度降低
   
   3. 采用反馈环路稳定输出电压

</details>

**2.6** 分析像素缩放从1.4μm到0.7μm对以下参数的影响：
a) 满阱容量（假设恒场缩放）
b) 转换增益
c) 暗电流（假设界面态密度不变）
d) 提出三种补偿性能下降的创新方案

<details>
<summary>提示</summary>

- FWC ∝ 面积 × 耗尽区深度
- 转换增益 = q/C
- 暗电流包含体积分量和表面分量

</details>

<summary>答案</summary>

缩放因子k = 2

a) 满阱容量：
   - 面积缩放：1/4
   - 耗尽区深度缩放：1/2（恒场缩放）
   - FWC缩放：1/8
   - 从10,000 e⁻ → 1,250 e⁻
   - 动态范围损失：18 dB

b) 转换增益：
   - 电容C ∝ 面积：缩放1/4
   - CG = q/C增加4倍
   - 从40 μV/e⁻ → 160 μV/e⁻
   - 有利于降低读出噪声的影响

c) 暗电流：
   - 体积分量：∝ 体积，缩放1/8
   - 表面分量：∝ 表面积，缩放1/4
   - 总体约缩放1/4到1/8
   - 但相对于FWC，暗电流影响增大2-3倍

d) 创新补偿方案：

   1. **深耗尽区设计**：
      - 不按比例缩放耗尽区深度
      - 使用高阻衬底（> 1000 Ω·cm）
      - FWC仅缩放1/4而非1/8
      - 挑战：串扰增加

   2. **3D像素结构**：
      - 垂直光电二极管
      - 利用深度方向收集电荷
      - FWC可保持1/2缩放
      - 需要特殊工艺

   3. **双转换增益**：
      - 动态切换浮动扩散节点电容
      - 高光时大电容（低CG，大FWC）
      - 低光时小电容（高CG，低噪声）
      - 扩展动态范围20-30 dB

</details>

## 常见陷阱与错误

### 设计陷阱

1. **忽视体效应**
   - 错误：假设所有晶体管VTH相同
   - 后果：源跟随器增益误差
   - 正确：考虑VSB ≠ 0时的VTH变化

2. **亚阈值泄漏低估**
   - 错误：认为VGS < VTH时ID = 0
   - 后果：动态节点电荷泄漏
   - 正确：ID ∝ exp(qVGS/nkT)，永不为零

3. **匹配过度优化**
   - 错误：盲目增大器件尺寸
   - 后果：寄生电容增加，速度下降
   - 正确：平衡匹配性与其他性能指标

### 工艺陷阱

4. **界面态影响**
   - 错误：仅关注体暗电流
   - 后果：表面暗电流主导
   - 正确：Si-SiO₂界面钝化至关重要

5. **应力效应忽视**
   - 错误：未考虑STI应力
   - 后果：边缘像素性能异常
   - 正确：增加虚拟结构

### 仿真陷阱

6. **模型适用范围**
   - 错误：线性区公式用于所有VDS
   - 后果：电流计算错误
   - 正确：判断工作区，选择正确公式

7. **温度效应**
   - 错误：室温参数用于全温度范围
   - 后果：高温性能退化
   - 正确：μ ∝ T⁻³/²，VTH随温度变化

## 最佳实践检查清单

### 器件设计

- [ ] 最小尺寸规则：L ≥ Lmin，W ≥ Wmin
- [ ] 匹配要求：关键对称电路采用共质心布局
- [ ] 体效应补偿：源跟随器考虑VSB影响
- [ ] 过驱动电压：VGS - VTH > 100-200 mV
- [ ] 沟道长度：关键晶体管L > Lmin降低λ效应

### 工艺考虑

- [ ] 设计规则检查（DRC）：满足所有间距要求
- [ ] 天线规则：防止等离子体损伤
- [ ] 密度规则：满足金属/多晶硅密度要求
- [ ] 虚拟填充：确保工艺均匀性
- [ ] ESD保护：所有I/O添加保护结构

### 可靠性

- [ ] 热载流子：关键路径采用LDD结构
- [ ] 栅氧完整性：Vox < 0.7×Vox_max
- [ ] 电迁移：电流密度< 1 mA/μm
- [ ] 闩锁防护：保护环和阱接触
- [ ] 温度范围：-40°C到85°C验证

### 版图优化

- [ ] 寄生最小化：关键路径金属宽度> minimum
- [ ] 屏蔽：敏感节点添加屏蔽层
- [ ] 对称性：差分电路完全对称
- [ ] 隔离：数字/模拟分区
- [ ] 电源/地线：足够宽度，多通孔连接

---

[← 第1章：半导体物理与光电效应](chapter1.md) | [目录](index.md) | [第3章：光电二极管与像素理论 →](chapter3.md)