# ichw
### 高速缓冲存储器结构
高速缓冲存储器是存在于主存与CPU之间的一级存储器，速度比主存快, 比寄存器慢; 容量比主存小很多, 比寄存器大很多。
其主要为以下三部分组成： 

**Cache存储体**：存放由主存调入的指令与数据块。

**地址转换部件**：建立目录表以实现主存地址到缓存地址的转换。

**替换部件**：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。

### 高速缓冲存储器工作原理
在主存－Cache存储体系中，所有的指令和数据都存在主存中，Cache只是存放主存中的一部分程序块和数据块的副本，只是一种以块为单位的存储方式。Cache和主存被分为块，每块由多个字节组成。在一个时间段内，Cache的某块中放着主存某块的全部信息。CPU访问存储器时，送出访问单元的地址，由地址总线传送到Cache控制器中的主存地址寄存器MA，主存—Cache地址转换机构从MA获取地址并判断该单元内容是否已在Cache中存有副本，如果副本已存在Cache中，即命中。当命中时，立即把访问地址变换成它在Cache中的地址，而后访问Cache。如果CPU要访问的内容不在Cache中，即不命中，则CPU转去直接访问主存，并将包含此存储单元的整个数据块（包括该块数据的地址信息）传到 Cache中，使得以后的若干次对内存的访问可转化为对Cache的访问。若Cache存储器已满，则需在替换控制部件的控制下，根据某种替换算法/策略，用此块信息替换掉Cache中的原来的某块信息。

