Ø 双击桌面Vivado图标 <left><img src="../s1-1.png" width = 50></left>                               ，打开Vivado软件；

（注意：实验室的Vivado版本为2018.3，如有自行安装，请安装对应版本或更高版本）。

Ø 单击Create Project，创建工程；

  <center><img src="../s1-2.png" width = 500></center>



Ø 选择Next，进行下一步；



  <center><img src="../s1-3.png" width = 500></center>



Ø 修改工程名和工程所在路径，然后选择Next，进行下一步；

（注意：项目名称，建议以字母、数字和下划线的组合命名，大小写不限，工程名称和存储路径中不能出现中文和空格。项目保存的路径，不要使得工程所在目录太深，Vivado会自动在该目录下生成多个子目录和配置文件）。

  <center><img src="../s1-4.png" width = 500></center>



Ø 选择项目类型为“RTL Project”，然后选择Next，进行下一步；

（注意：这里有多个类型可选，在后续课程中，都只用到RTL Project类型，其他类型就不做讲解了。注意下面的勾选框，勾选“Do not specify sources at this time”，即在新建项目的过程不需要增加源文件（Verilog代码文件））。

  <center><img src="../s1-5.png" width = 500></center>



Ø 选择工程运行的FPGA芯片型号xc7a100tfgg484-1，然后选择Next，进行下一步；

（不同FPGA芯片，LUT资源、引脚数和封装都不一样。同一个工程，选择不同的芯片，综合和实现的结果都会不同。可以直接在search框中搜索芯片型号，也可以先根据Family进行大类筛选，再根据Package、Speed进行细选，当然工程建好后也可以在项目的Settings中随时修改芯片的型号）。

  <center><img src="../s1-6.png" width = 500></center>



Ø 点击Finish，完成工程的创建；

  <center><img src="../s1-7.png" width = 500></center>



Ø 工程界面如下：

  <center><img src="../s1-8.png" width = 500></center>



Ø 工程文件说明：

  <center><img src="../s1-9.png" width = 200></center>



switch_to_led.run：存放的是综合和实现生成的文件；

switch_to_led,sim：存放的是仿真生成的文件；

switch_to_led,srcs：存放的是源文件；

 

建议：将源文件放到工程目录下，方便后续的管理；

 

