# Построение кэша и моделирование системы “процессор-кэш-память” на языке описания Verilog.
