<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:42.3842</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0068390</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING  THE SAME</inventionTitleEng><openDate>2024.12.03</openDate><openNumber>10-2024-0170203</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치 및 그 제조 방법이 제공된다. 본 실시예의 반도체 장치는, 복수의 메모리 셀을 포함하는 반도체 장치로서, 상기 복수의 메모리 셀 각각은, 메모리층; 및 상기 메모리층으로의 접근을 제어하는 셀렉터층을 포함하고, 상기 셀렉터층은, 절연 물질 및 다공성 물질이 혼합된 층, 및 상기 층 내에 존재하면서 상기 절연 물질의 구성 원소 사이의 결합을 끊는 도펀트를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 메모리 셀을 포함하는 반도체 장치로서,상기 복수의 메모리 셀 각각은, 메모리층; 및상기 메모리층으로의 접근을 제어하는 셀렉터층을 포함하고,상기 셀렉터층은, 절연 물질 및 다공성 물질이 혼합된 층, 및 상기 층 내에 존재하면서 상기 절연 물질의 구성 원소 사이의 결합을 끊는 도펀트를 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 다공성 물질은, 탄소를 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 절연 물질은, 실리콘 이산화물을 포함하고, 상기 도펀트는, 비소를 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 층은, 상기 절연 물질 및 상기 다공성 물질과 혼합된 접착 물질을 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 접착 물질은, 실리콘 질화물을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 메모리 셀은,상기 셀렉터층 아래에 배치되는 전극층을 더 포함하고,상기 셀렉터층은, 상기 전극층의 구성 원소를 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 전극층의 상기 구성 원소는, 티타늄을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 제1 방향으로 연장하는 복수의 제1 도전 라인; 및상기 제1 방향과 교차하는 방향으로 연장하는 복수의 제2 도전 라인을 포함하고,상기 메모리 셀은, 상기 제1 도전 라인과 상기 제2 도전 라인 사이에서 이들의 교차 영역과 각각 중첩하는반도체 장치.</claim></claimInfo><claimInfo><claim>9. 메모리층 및 메모리층으로의 접근을 제어하는 셀렉터층을 포함하는 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 셀렉터층 형성 방법은,다공성층을 형성하는 단계; 상기 다공성층 상에 절연층을 형성하는 단계; 및상기 다공성층 및 상기 절연층의 적층 구조로, 상기 절연층의 구성 원소 사이의 결합을 끊는 도펀트를 이온주입하는 단계를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 다공성층은, 탄소를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 절연층은, 실리콘 이산화물을 포함하고, 상기 도펀트는, 비소를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>12. 제9 항에 있어서,상기 절연층의 두께 대 상기 다공성층의 두께는, 40 대 60 내지 60 대 40의 범위를 갖는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제9 항에 있어서,상기 다공성층 형성 단계 전에 상기 다공성층 아래, 또는, 상기 절연층 형성 단계 전에 상기 절연층 아래에, 접착층을 형성하는 단계를 더 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 접착층은, 실리콘 질화물을 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 접착층의 두께는, 상기 다공성층의 두께 및 상기 절연층의 두께 각각보다 작은 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>16. 메모리층 및 메모리층으로의 접근을 제어하는 셀렉터층을 포함하는 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 셀렉터층 형성 방법은,다공성층을 형성하는 단계; 상기 다공성층으로 절연층의 구성 원소 사이의 결합을 끊는 제1 도펀트를 1차 이온주입하는 단계; 상기 다공성층 상에 상기 절연층을 형성하는 단계; 및상기 다공성층 및 상기 절연층의 적층 구조로, 상기 절연층의 구성 원소 사이의 결합을 끊는 제2 도펀트를 2차 이온주입하는 단계를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 다공성층은, 탄소를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 절연층은, 실리콘 이산화물을 포함하고, 상기 제1 및 제2 도펀트는, 비소를 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 절연층의 두께 대 상기 다공성층의 두께는, 40 대 60 내지 60 대 40의 범위를 갖는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서,상기 다공성층 형성 단계 전에 상기 다공성층 아래, 또는, 상기 절연층 형성 단계 전에 상기 절연층 아래에, 접착층을 형성하는 단계를 더 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 접착층은, 실리콘 질화물을 포함하는반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제20 항에 있어서,상기 접착층의 두께는, 상기 다공성층의 두께 및 상기 절연층의 두께 각각보다 작은 반도체 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KIM,Jeong Myeong</engName><name>김정명</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>DONG,Cha Deok</engName><name>동차덕</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>CHOI,Keo Rock</engName><name>최거락</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.26</receiptDate><receiptNumber>1-1-2023-0587238-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230068390.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9343d148be82cc5e906fe751939736f8ca2a3a87c53e0620facf6424e16807c6091da450d0039676e1bc865aac17fa0f2c0c5093be8f05b7c7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa1ba6a15d813ca4e0e2e5b31febb7eb19daf225c37d26d2597ed058cf44b205678f15f364e3c80b0a473ba3b68799a638501744a39b602b3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>