# ARQ
Reposit√≥rio da mat√©ria Arquitetura de Computadores realizada no 3 semestre

---

# üìü Processador RISC-V Monociclo (RV32I + Extens√µes Simples)

## Descri√ß√£o

Este reposit√≥rio cont√©m a implementa√ß√£o de um **processador RISC-V monociclo**, desenvolvido para fins did√°ticos. O processador √© compat√≠vel com o conjunto b√°sico de instru√ß√µes **RV32I**, com suporte a algumas extens√µes simples como **instru√ß√µes de multiplica√ß√£o (MUL)** e opera√ß√µes de leitura de **byte com sinal (LB)**.

O projeto foi desenvolvido em **SystemVerilog**, durante os laborat√≥rios de Arquitetura de Computadores.

---

## Funcionalidades implementadas

‚úÖ Instru√ß√µes aritm√©ticas e l√≥gicas:

* `ADD`, `SUB`, `AND`, `OR`, `XOR`, `SLT`
* `ADDI`, `SLLI`

‚úÖ Acesso √† mem√≥ria:

* `LW` (Load Word)
* `SW` (Store Word)
* `LB` (Load Byte, com sign-extend)

‚úÖ Controle de fluxo:

* `BEQ` (Branch if Equal)
* `BNE` (Branch if Not Equal)
* `JAL` (Jump and Link)

‚úÖ Extens√µes extras:

* `MUL` (Multiplica√ß√£o de inteiros com sinal)

