
SPI_MASTER.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000007e  00800100  00000348  000003dc  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000348  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  0080017e  0080017e  0000045a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000045a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000048c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  000004cc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ea8  00000000  00000000  0000057c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000924  00000000  00000000  00001424  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000796  00000000  00000000  00001d48  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001b8  00000000  00000000  000024e0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004ac  00000000  00000000  00002698  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000514  00000000  00000000  00002b44  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000098  00000000  00000000  00003058  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 53 00 	jmp	0xa6	; 0xa6 <__vector_18>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e8 e4       	ldi	r30, 0x48	; 72
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	ae 37       	cpi	r26, 0x7E	; 126
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	ae e7       	ldi	r26, 0x7E	; 126
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a1 38       	cpi	r26, 0x81	; 129
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 79 00 	call	0xf2	; 0xf2 <main>
  9e:	0c 94 a2 01 	jmp	0x344	; 0x344 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <__vector_18>:

unsigned char UART_BUFFER = 0x00;
uint8_t SPI_BUFFER[2] = {0,0};

ISR(USART_RX_vect)
{
  a6:	1f 92       	push	r1
  a8:	0f 92       	push	r0
  aa:	0f b6       	in	r0, 0x3f	; 63
  ac:	0f 92       	push	r0
  ae:	11 24       	eor	r1, r1
  b0:	2f 93       	push	r18
  b2:	3f 93       	push	r19
  b4:	4f 93       	push	r20
  b6:	5f 93       	push	r21
  b8:	6f 93       	push	r22
  ba:	7f 93       	push	r23
  bc:	8f 93       	push	r24
  be:	9f 93       	push	r25
  c0:	af 93       	push	r26
  c2:	bf 93       	push	r27
  c4:	ef 93       	push	r30
  c6:	ff 93       	push	r31
	UART_BUFFER = UART_read();
  c8:	0e 94 85 01 	call	0x30a	; 0x30a <UART_read>
  cc:	80 93 80 01 	sts	0x0180, r24	; 0x800180 <UART_BUFFER>
}
  d0:	ff 91       	pop	r31
  d2:	ef 91       	pop	r30
  d4:	bf 91       	pop	r27
  d6:	af 91       	pop	r26
  d8:	9f 91       	pop	r25
  da:	8f 91       	pop	r24
  dc:	7f 91       	pop	r23
  de:	6f 91       	pop	r22
  e0:	5f 91       	pop	r21
  e2:	4f 91       	pop	r20
  e4:	3f 91       	pop	r19
  e6:	2f 91       	pop	r18
  e8:	0f 90       	pop	r0
  ea:	0f be       	out	0x3f, r0	; 63
  ec:	0f 90       	pop	r0
  ee:	1f 90       	pop	r1
  f0:	18 95       	reti

000000f2 <main>:

int main(void)
{
	cli();
  f2:	f8 94       	cli
	
	SPI_init();
  f4:	0e 94 24 01 	call	0x248	; 0x248 <SPI_init>
	UART_init();
  f8:	0e 94 70 01 	call	0x2e0	; 0x2e0 <UART_init>
	
	sei();
  fc:	78 94       	sei
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  fe:	8f e3       	ldi	r24, 0x3F	; 63
 100:	9c e9       	ldi	r25, 0x9C	; 156
 102:	01 97       	sbiw	r24, 0x01	; 1
 104:	f1 f7       	brne	.-4      	; 0x102 <main+0x10>
 106:	00 c0       	rjmp	.+0      	; 0x108 <main+0x16>
 108:	00 00       	nop
	
	_delay_ms(10);
	
    while (1) 
    {
		switch(UART_BUFFER)
 10a:	80 91 80 01 	lds	r24, 0x0180	; 0x800180 <UART_BUFFER>
 10e:	82 33       	cpi	r24, 0x32	; 50
 110:	29 f1       	breq	.+74     	; 0x15c <main+0x6a>
 112:	83 33       	cpi	r24, 0x33	; 51
 114:	09 f4       	brne	.+2      	; 0x118 <main+0x26>
 116:	55 c0       	rjmp	.+170    	; 0x1c2 <main+0xd0>
 118:	81 33       	cpi	r24, 0x31	; 49
 11a:	09 f0       	breq	.+2      	; 0x11e <main+0x2c>
 11c:	89 c0       	rjmp	.+274    	; 0x230 <main+0x13e>
		{
			case '1':
				UART_write_txt("Entra al comando 1 \n");
 11e:	80 e0       	ldi	r24, 0x00	; 0
 120:	91 e0       	ldi	r25, 0x01	; 1
 122:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				
				SPI_slaveON(1);
 126:	81 e0       	ldi	r24, 0x01	; 1
 128:	0e 94 46 01 	call	0x28c	; 0x28c <SPI_slaveON>
				SPI_tx(0x01);
 12c:	81 e0       	ldi	r24, 0x01	; 1
 12e:	0e 94 60 01 	call	0x2c0	; 0x2c0 <SPI_tx>
				SPI_BUFFER[0] = SPI_rx();
 132:	0e 94 65 01 	call	0x2ca	; 0x2ca <SPI_rx>
 136:	ce e7       	ldi	r28, 0x7E	; 126
 138:	d1 e0       	ldi	r29, 0x01	; 1
 13a:	88 83       	st	Y, r24
				SPI_slaveOFF(1);
 13c:	81 e0       	ldi	r24, 0x01	; 1
 13e:	0e 94 53 01 	call	0x2a6	; 0x2a6 <SPI_slaveOFF>
				
				UART_write_txt("Envio comando 0x01 \n");
 142:	85 e1       	ldi	r24, 0x15	; 21
 144:	91 e0       	ldi	r25, 0x01	; 1
 146:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				UART_write(SPI_BUFFER[0]);
 14a:	88 81       	ld	r24, Y
 14c:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				UART_write('\n');
 150:	8a e0       	ldi	r24, 0x0A	; 10
 152:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				
				UART_BUFFER = 0x00;
 156:	10 92 80 01 	sts	0x0180, r1	; 0x800180 <UART_BUFFER>
				break;
 15a:	6c c0       	rjmp	.+216    	; 0x234 <main+0x142>

			case '2':
				UART_write_txt("Entra al comando 2 \n");
 15c:	8a e2       	ldi	r24, 0x2A	; 42
 15e:	91 e0       	ldi	r25, 0x01	; 1
 160:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				
				SPI_slaveON(1);
 164:	81 e0       	ldi	r24, 0x01	; 1
 166:	0e 94 46 01 	call	0x28c	; 0x28c <SPI_slaveON>
				SPI_BUFFER[0] = SPI_trx(0x01);
 16a:	81 e0       	ldi	r24, 0x01	; 1
 16c:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <SPI_trx>
 170:	ce e7       	ldi	r28, 0x7E	; 126
 172:	d1 e0       	ldi	r29, 0x01	; 1
 174:	88 83       	st	Y, r24
				SPI_slaveOFF(1);
 176:	81 e0       	ldi	r24, 0x01	; 1
 178:	0e 94 53 01 	call	0x2a6	; 0x2a6 <SPI_slaveOFF>
 17c:	9f ef       	ldi	r25, 0xFF	; 255
 17e:	20 e7       	ldi	r18, 0x70	; 112
 180:	82 e0       	ldi	r24, 0x02	; 2
 182:	91 50       	subi	r25, 0x01	; 1
 184:	20 40       	sbci	r18, 0x00	; 0
 186:	80 40       	sbci	r24, 0x00	; 0
 188:	e1 f7       	brne	.-8      	; 0x182 <main+0x90>
 18a:	00 c0       	rjmp	.+0      	; 0x18c <main+0x9a>
 18c:	00 00       	nop
				
				_delay_ms(50);
				
				SPI_slaveON(1);
 18e:	81 e0       	ldi	r24, 0x01	; 1
 190:	0e 94 46 01 	call	0x28c	; 0x28c <SPI_slaveON>
				SPI_BUFFER[1] = SPI_trx(0x02);
 194:	82 e0       	ldi	r24, 0x02	; 2
 196:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <SPI_trx>
 19a:	89 83       	std	Y+1, r24	; 0x01
				SPI_slaveOFF(1);
 19c:	81 e0       	ldi	r24, 0x01	; 1
 19e:	0e 94 53 01 	call	0x2a6	; 0x2a6 <SPI_slaveOFF>
				
				UART_write_txt("Envio comando 0x02 \n");
 1a2:	8f e3       	ldi	r24, 0x3F	; 63
 1a4:	91 e0       	ldi	r25, 0x01	; 1
 1a6:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				
				UART_write(SPI_BUFFER[0]);
 1aa:	88 81       	ld	r24, Y
 1ac:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				UART_write(SPI_BUFFER[1]);
 1b0:	89 81       	ldd	r24, Y+1	; 0x01
 1b2:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				UART_write('\n');
 1b6:	8a e0       	ldi	r24, 0x0A	; 10
 1b8:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				
				UART_BUFFER = 0x00;
 1bc:	10 92 80 01 	sts	0x0180, r1	; 0x800180 <UART_BUFFER>
				break;
 1c0:	39 c0       	rjmp	.+114    	; 0x234 <main+0x142>
	
			case '3':
				UART_write_txt("Entra al comando 3 \n");
 1c2:	84 e5       	ldi	r24, 0x54	; 84
 1c4:	91 e0       	ldi	r25, 0x01	; 1
 1c6:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				
				SPI_slaveON(1);
 1ca:	81 e0       	ldi	r24, 0x01	; 1
 1cc:	0e 94 46 01 	call	0x28c	; 0x28c <SPI_slaveON>
				
				SPI_BUFFER[0] = SPI_trx(0x01);	//- DUMPING
 1d0:	81 e0       	ldi	r24, 0x01	; 1
 1d2:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <SPI_trx>
 1d6:	ce e7       	ldi	r28, 0x7E	; 126
 1d8:	d1 e0       	ldi	r29, 0x01	; 1
 1da:	88 83       	st	Y, r24
 1dc:	9f ef       	ldi	r25, 0xFF	; 255
 1de:	20 e7       	ldi	r18, 0x70	; 112
 1e0:	82 e0       	ldi	r24, 0x02	; 2
 1e2:	91 50       	subi	r25, 0x01	; 1
 1e4:	20 40       	sbci	r18, 0x00	; 0
 1e6:	80 40       	sbci	r24, 0x00	; 0
 1e8:	e1 f7       	brne	.-8      	; 0x1e2 <main+0xf0>
 1ea:	00 c0       	rjmp	.+0      	; 0x1ec <main+0xfa>
 1ec:	00 00       	nop
				_delay_ms(50);
				SPI_BUFFER[0] = SPI_trx(0x02);
 1ee:	82 e0       	ldi	r24, 0x02	; 2
 1f0:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <SPI_trx>
 1f4:	88 83       	st	Y, r24
 1f6:	9f ef       	ldi	r25, 0xFF	; 255
 1f8:	20 e7       	ldi	r18, 0x70	; 112
 1fa:	82 e0       	ldi	r24, 0x02	; 2
 1fc:	91 50       	subi	r25, 0x01	; 1
 1fe:	20 40       	sbci	r18, 0x00	; 0
 200:	80 40       	sbci	r24, 0x00	; 0
 202:	e1 f7       	brne	.-8      	; 0x1fc <main+0x10a>
 204:	00 c0       	rjmp	.+0      	; 0x206 <main+0x114>
 206:	00 00       	nop
				_delay_ms(50);
				SPI_BUFFER[1] = SPI_trx(0x01);
 208:	81 e0       	ldi	r24, 0x01	; 1
 20a:	0e 94 6a 01 	call	0x2d4	; 0x2d4 <SPI_trx>
 20e:	89 83       	std	Y+1, r24	; 0x01
				
				SPI_slaveOFF(1);
 210:	81 e0       	ldi	r24, 0x01	; 1
 212:	0e 94 53 01 	call	0x2a6	; 0x2a6 <SPI_slaveOFF>
				
				UART_write_txt("Envio comando 0x03 \n");
 216:	89 e6       	ldi	r24, 0x69	; 105
 218:	91 e0       	ldi	r25, 0x01	; 1
 21a:	0e 94 95 01 	call	0x32a	; 0x32a <UART_write_txt>
				
				UART_write(SPI_BUFFER[0]);
 21e:	88 81       	ld	r24, Y
 220:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				UART_write(SPI_BUFFER[1]);
 224:	89 81       	ldd	r24, Y+1	; 0x01
 226:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
				UART_write('\n');
 22a:	8a e0       	ldi	r24, 0x0A	; 10
 22c:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
	
			default:
				UART_BUFFER = 0x00;
 230:	10 92 80 01 	sts	0x0180, r1	; 0x800180 <UART_BUFFER>
 234:	9f ef       	ldi	r25, 0xFF	; 255
 236:	21 ee       	ldi	r18, 0xE1	; 225
 238:	84 e0       	ldi	r24, 0x04	; 4
 23a:	91 50       	subi	r25, 0x01	; 1
 23c:	20 40       	sbci	r18, 0x00	; 0
 23e:	80 40       	sbci	r24, 0x00	; 0
 240:	e1 f7       	brne	.-8      	; 0x23a <main+0x148>
 242:	00 c0       	rjmp	.+0      	; 0x244 <main+0x152>
 244:	00 00       	nop
 246:	61 cf       	rjmp	.-318    	; 0x10a <main+0x18>

00000248 <SPI_init>:
/************************************************************************/
/*  Inicializacion del SPI como Maestro                                 */
/************************************************************************/
void SPI_init()
{
	DDRB |=  (1 << DDB2) | (1 << DDB3) | (1 << DDB5);		//- PB2 es SS, PB3 es MOSI y PB5 es SCK
 248:	84 b1       	in	r24, 0x04	; 4
 24a:	8c 62       	ori	r24, 0x2C	; 44
 24c:	84 b9       	out	0x04, r24	; 4
	DDRB &=~ (1 << DDB4);									//- PB4 es MISO
 24e:	84 b1       	in	r24, 0x04	; 4
 250:	8f 7e       	andi	r24, 0xEF	; 239
 252:	84 b9       	out	0x04, r24	; 4
	
	PORTB |= (1 << PORTB2);									//- Mantenemos el SS en alta
 254:	85 b1       	in	r24, 0x05	; 5
 256:	84 60       	ori	r24, 0x04	; 4
 258:	85 b9       	out	0x05, r24	; 5

	SPCR |=  (1 << MSTR);									//- Configurado como maestro
 25a:	8c b5       	in	r24, 0x2c	; 44
 25c:	80 61       	ori	r24, 0x10	; 16
 25e:	8c bd       	out	0x2c, r24	; 44
	SPCR &=~ (1 << DORD);									//- Orden de los datos -> Primero el MSB
 260:	8c b5       	in	r24, 0x2c	; 44
 262:	8f 7d       	andi	r24, 0xDF	; 223
 264:	8c bd       	out	0x2c, r24	; 44
	SPCR &=~ (1 << CPOL);									//- Clock inactivo en baja
 266:	8c b5       	in	r24, 0x2c	; 44
 268:	87 7f       	andi	r24, 0xF7	; 247
 26a:	8c bd       	out	0x2c, r24	; 44
	SPCR &=~ (1 << CPHA);									//- Se trabaja en flancos de subida
 26c:	8c b5       	in	r24, 0x2c	; 44
 26e:	8b 7f       	andi	r24, 0xFB	; 251
 270:	8c bd       	out	0x2c, r24	; 44

	// Preescalador (16) => 1 MHz
	SPCR |=  (1 << SPR0);
 272:	8c b5       	in	r24, 0x2c	; 44
 274:	81 60       	ori	r24, 0x01	; 1
 276:	8c bd       	out	0x2c, r24	; 44
	SPCR &=~ (1 << SPR1);
 278:	8c b5       	in	r24, 0x2c	; 44
 27a:	8d 7f       	andi	r24, 0xFD	; 253
 27c:	8c bd       	out	0x2c, r24	; 44
	SPSR &=~ (1 << SPI2X);
 27e:	8d b5       	in	r24, 0x2d	; 45
 280:	8e 7f       	andi	r24, 0xFE	; 254
 282:	8d bd       	out	0x2d, r24	; 45

	SPCR |=  (1 << SPE);									//- Activar SPI
 284:	8c b5       	in	r24, 0x2c	; 44
 286:	80 64       	ori	r24, 0x40	; 64
 288:	8c bd       	out	0x2c, r24	; 44
 28a:	08 95       	ret

0000028c <SPI_slaveON>:
/************************************************************************/
/*  Encendido de esclavo                                                */
/************************************************************************/
void SPI_slaveON(uint8_t slave)
{
	switch (slave)
 28c:	81 30       	cpi	r24, 0x01	; 1
 28e:	19 f0       	breq	.+6      	; 0x296 <SPI_slaveON+0xa>
 290:	82 30       	cpi	r24, 0x02	; 2
 292:	29 f0       	breq	.+10     	; 0x29e <SPI_slaveON+0x12>
 294:	08 95       	ret
	{
		case 1:
		PORTB &=~ (1<<PORTB2);								//- Enciende comunicacion con esclavo 1
 296:	85 b1       	in	r24, 0x05	; 5
 298:	8b 7f       	andi	r24, 0xFB	; 251
 29a:	85 b9       	out	0x05, r24	; 5
		break;
 29c:	08 95       	ret
		
		case 2:
		PORTB &=~ (1<<PORTB2);								//- Enciende comunicacion con esclavo 2
 29e:	85 b1       	in	r24, 0x05	; 5
 2a0:	8b 7f       	andi	r24, 0xFB	; 251
 2a2:	85 b9       	out	0x05, r24	; 5
 2a4:	08 95       	ret

000002a6 <SPI_slaveOFF>:
/************************************************************************/
/* Apagado de esclavo                                                   */
/************************************************************************/
void SPI_slaveOFF(uint8_t slave)
{
	switch (slave)
 2a6:	81 30       	cpi	r24, 0x01	; 1
 2a8:	19 f0       	breq	.+6      	; 0x2b0 <SPI_slaveOFF+0xa>
 2aa:	82 30       	cpi	r24, 0x02	; 2
 2ac:	29 f0       	breq	.+10     	; 0x2b8 <SPI_slaveOFF+0x12>
 2ae:	08 95       	ret
	{
		case 1:
		PORTB &=~ (1<<PORTB2);								//- Apaga comunicacion con esclavo 1
 2b0:	85 b1       	in	r24, 0x05	; 5
 2b2:	8b 7f       	andi	r24, 0xFB	; 251
 2b4:	85 b9       	out	0x05, r24	; 5
		break;
 2b6:	08 95       	ret
		
		case 2:
		PORTB &=~ (1<<PORTB2);								//- Apaga comunicacion con esclavo 2
 2b8:	85 b1       	in	r24, 0x05	; 5
 2ba:	8b 7f       	andi	r24, 0xFB	; 251
 2bc:	85 b9       	out	0x05, r24	; 5
 2be:	08 95       	ret

000002c0 <SPI_tx>:
/************************************************************************/
/* SPI Transmission                                                     */
/************************************************************************/
void SPI_tx(uint8_t data)
{
	SPDR = data;											//- Sube el Byte al registro del bus
 2c0:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR & (1<<SPIF)));								//- Espera a que el esclavo reciba el dato
 2c2:	0d b4       	in	r0, 0x2d	; 45
 2c4:	07 fe       	sbrs	r0, 7
 2c6:	fd cf       	rjmp	.-6      	; 0x2c2 <SPI_tx+0x2>
	//uint8_t flush_buff = SPDR;								//- Almacenamos la respuesta de posible basura							
}
 2c8:	08 95       	ret

000002ca <SPI_rx>:
/* SPI Reception                                                        */
/************************************************************************/
uint8_t SPI_rx()
{
	//SPDR = 0xFF;
	while(!(SPSR & (1<<SPIF)));								//- Espera a que haya algun Byte en el bus
 2ca:	0d b4       	in	r0, 0x2d	; 45
 2cc:	07 fe       	sbrs	r0, 7
 2ce:	fd cf       	rjmp	.-6      	; 0x2ca <SPI_rx>
	return SPDR;											//- Retorna el Byte recivido
 2d0:	8e b5       	in	r24, 0x2e	; 46
}
 2d2:	08 95       	ret

000002d4 <SPI_trx>:
/************************************************************************/
/* SPI Transciever                                                      */
/************************************************************************/
uint8_t SPI_trx(uint8_t data)
{
	SPDR = data;											//- Sube el Byte al registro del bus
 2d4:	8e bd       	out	0x2e, r24	; 46
	while(!(SPSR & (1<<SPIF)));								//- Espera a que haya algun Byte en el bus
 2d6:	0d b4       	in	r0, 0x2d	; 45
 2d8:	07 fe       	sbrs	r0, 7
 2da:	fd cf       	rjmp	.-6      	; 0x2d6 <SPI_trx+0x2>
	return SPDR;											//- Retorna el Byte recivido
 2dc:	8e b5       	in	r24, 0x2e	; 46
 2de:	08 95       	ret

000002e0 <UART_init>:
 */ 
#include "UART.h"

void UART_init()
{
	DDRD |=  (1<<DDD1);	//- PD1 -> TX
 2e0:	8a b1       	in	r24, 0x0a	; 10
 2e2:	82 60       	ori	r24, 0x02	; 2
 2e4:	8a b9       	out	0x0a, r24	; 10
	DDRD &=~ (1<<DDD0);	//- PD0 -> RX
 2e6:	8a b1       	in	r24, 0x0a	; 10
 2e8:	8e 7f       	andi	r24, 0xFE	; 254
 2ea:	8a b9       	out	0x0a, r24	; 10
	
	UCSR0A = (0<<TXC0)|(0<<U2X0)|(0<<MPCM0);
 2ec:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = (1<<RXCIE0)|(0<<TXCIE0)|(0<<UDRIE0)|(1<<RXEN0)|(1<<TXEN0)|(0<<UCSZ02)|(0<<TXB80);
 2f0:	88 e9       	ldi	r24, 0x98	; 152
 2f2:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	UCSR0C = (0<<UMSEL01)|(0<<UMSEL00)|(0<<UPM01)|(0<<UPM00)|(0<<USBS0)|(1<<UCSZ01)|(1<<UCSZ00)|(0<<UCPOL0);
 2f6:	86 e0       	ldi	r24, 0x06	; 6
 2f8:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
	
	UBRR0 = 103;		//- No duplica la velocidad 9600 a 160000
 2fc:	87 e6       	ldi	r24, 0x67	; 103
 2fe:	90 e0       	ldi	r25, 0x00	; 0
 300:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 304:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 308:	08 95       	ret

0000030a <UART_read>:
}

unsigned char UART_read(){
	if(UCSR0A&(1<<7)){			//si el bit7 del registro UCSR0A se ha puesto a 1
 30a:	80 91 c0 00 	lds	r24, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 30e:	88 23       	and	r24, r24
 310:	1c f4       	brge	.+6      	; 0x318 <UART_read+0xe>
		return (uint8_t)UDR0;			//devuelve el dato almacenado en el registro UDR0
 312:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 316:	08 95       	ret
	}
	else
	return 0;
 318:	80 e0       	ldi	r24, 0x00	; 0
}
 31a:	08 95       	ret

0000031c <UART_write>:

void UART_write(unsigned char caracter){
	while(!(UCSR0A&(1<<5)));    // mientras el registro UDR0 esté lleno espera
 31c:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 320:	95 ff       	sbrs	r25, 5
 322:	fc cf       	rjmp	.-8      	; 0x31c <UART_write>
	UDR0 = caracter;            //cuando el el registro UDR0 está vacio se envia el caracter
 324:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 328:	08 95       	ret

0000032a <UART_write_txt>:
}

void UART_write_txt(char* cadena){			//cadena de caracteres de tipo char
 32a:	cf 93       	push	r28
 32c:	df 93       	push	r29
 32e:	ec 01       	movw	r28, r24
	while(*cadena !=0x00){				//mientras el último valor de la cadena sea diferente a el caracter nulo
 330:	03 c0       	rjmp	.+6      	; 0x338 <UART_write_txt+0xe>
		UART_write(*cadena);			//transmite los caracteres de cadena
 332:	0e 94 8e 01 	call	0x31c	; 0x31c <UART_write>
		cadena++;						//incrementa la ubicación de los caracteres en cadena
 336:	21 96       	adiw	r28, 0x01	; 1
	while(!(UCSR0A&(1<<5)));    // mientras el registro UDR0 esté lleno espera
	UDR0 = caracter;            //cuando el el registro UDR0 está vacio se envia el caracter
}

void UART_write_txt(char* cadena){			//cadena de caracteres de tipo char
	while(*cadena !=0x00){				//mientras el último valor de la cadena sea diferente a el caracter nulo
 338:	88 81       	ld	r24, Y
 33a:	81 11       	cpse	r24, r1
 33c:	fa cf       	rjmp	.-12     	; 0x332 <UART_write_txt+0x8>
		UART_write(*cadena);			//transmite los caracteres de cadena
		cadena++;						//incrementa la ubicación de los caracteres en cadena
		//para enviar el siguiente caracter de cadena
	}
}
 33e:	df 91       	pop	r29
 340:	cf 91       	pop	r28
 342:	08 95       	ret

00000344 <_exit>:
 344:	f8 94       	cli

00000346 <__stop_program>:
 346:	ff cf       	rjmp	.-2      	; 0x346 <__stop_program>
