TimeQuest Timing Analyzer report for project
Mon Nov 27 07:57:03 2017
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Hold: 'CLOCK_50_I'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK_50_I'
 28. Fast Model Hold: 'CLOCK_50_I'
 29. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; project                                                          ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLOCK_50_I ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 19.08 MHz ; 19.08 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; CLOCK_50_I ; -51.404 ; -13436.043    ;
+------------+---------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; CLOCK_50_I ; 0.391 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLOCK_50_I ; -1.380 ; -841.380         ;
+------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                  ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -51.404 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.430     ;
; -51.404 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.430     ;
; -51.403 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.429     ;
; -51.402 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.428     ;
; -51.400 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.426     ;
; -51.400 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.426     ;
; -51.400 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.426     ;
; -51.396 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.422     ;
; -51.298 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.324     ;
; -51.298 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.324     ;
; -51.297 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.323     ;
; -51.296 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.322     ;
; -51.294 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.320     ;
; -51.294 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.320     ;
; -51.294 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.320     ;
; -51.290 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.316     ;
; -51.239 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.265     ;
; -51.239 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.265     ;
; -51.238 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.264     ;
; -51.237 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.263     ;
; -51.235 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.261     ;
; -51.235 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.261     ;
; -51.235 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.261     ;
; -51.231 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 52.257     ;
; -51.009 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.041     ;
; -51.008 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.040     ;
; -51.007 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.039     ;
; -51.007 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.039     ;
; -51.005 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.037     ;
; -51.003 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.035     ;
; -51.000 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.032     ;
; -50.999 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 52.031     ;
; -50.926 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.948     ;
; -50.926 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.948     ;
; -50.925 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.947     ;
; -50.921 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.943     ;
; -50.921 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.943     ;
; -50.919 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.941     ;
; -50.919 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.941     ;
; -50.917 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.939     ;
; -50.903 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.935     ;
; -50.902 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.934     ;
; -50.901 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.933     ;
; -50.901 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.933     ;
; -50.899 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.931     ;
; -50.897 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.929     ;
; -50.894 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.926     ;
; -50.893 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.925     ;
; -50.844 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.876     ;
; -50.843 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.875     ;
; -50.842 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.874     ;
; -50.842 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.874     ;
; -50.840 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.872     ;
; -50.838 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.870     ;
; -50.835 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.867     ;
; -50.834 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.004     ; 51.866     ;
; -50.820 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.842     ;
; -50.820 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.842     ;
; -50.819 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.841     ;
; -50.815 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.837     ;
; -50.815 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.837     ;
; -50.813 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.835     ;
; -50.813 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.835     ;
; -50.811 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.833     ;
; -50.761 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.783     ;
; -50.761 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.783     ;
; -50.760 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.782     ;
; -50.756 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.778     ;
; -50.756 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.778     ;
; -50.754 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.776     ;
; -50.754 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.776     ;
; -50.752 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.014     ; 51.774     ;
; -50.615 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.643     ;
; -50.613 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.641     ;
; -50.613 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.641     ;
; -50.611 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.639     ;
; -50.609 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.637     ;
; -50.607 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.635     ;
; -50.607 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.635     ;
; -50.603 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.631     ;
; -50.509 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.537     ;
; -50.507 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.535     ;
; -50.507 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.535     ;
; -50.505 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.533     ;
; -50.503 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.531     ;
; -50.501 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.529     ;
; -50.501 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.529     ;
; -50.497 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.525     ;
; -50.450 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.478     ;
; -50.448 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.476     ;
; -50.448 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.476     ;
; -50.446 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.474     ;
; -50.444 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.472     ;
; -50.442 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.470     ;
; -50.442 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.470     ;
; -50.438 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.008     ; 51.466     ;
; -50.046 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[31]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 51.080     ;
; -49.975 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[25]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 51.009     ;
; -49.940 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|U_3[31]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 50.974     ;
; -49.904 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[24]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 50.938     ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state.S_M1_TOP_STATE                                              ; top_state.S_M1_TOP_STATE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|STATE.IDLE                                                 ; M1:M1_unit|STATE.IDLE                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Stop                                                       ; M1:M1_unit|Stop                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                      ; PB_Controller:PB_unit|clock_1kHz                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                            ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                             ; M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[0]                                                    ; M1:M1_unit|Up10[0]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[0]                                                     ; M1:M1_unit|Vp8[0]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[1]                                                    ; M1:M1_unit|Vp10[1]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[0]                                                     ; M1:M1_unit|Up8[0]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[2]                                                    ; M1:M1_unit|Vp10[2]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[2]                                                     ; M1:M1_unit|Vp8[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[3]                                                     ; M1:M1_unit|Up8[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[3]                                                    ; M1:M1_unit|Vp10[3]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[3]                                                     ; M1:M1_unit|Vp8[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[4]                                                    ; M1:M1_unit|Up10[4]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[4]                                                     ; M1:M1_unit|Up8[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[6]                                                    ; M1:M1_unit|Up10[6]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[6]                                                     ; M1:M1_unit|Up8[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[7]                                                    ; M1:M1_unit|Up10[7]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[7]                                                     ; M1:M1_unit|Up8[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[4]                                                     ; M1:M1_unit|Vp8[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[5]                                                    ; M1:M1_unit|Vp10[5]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[5]                                                     ; M1:M1_unit|Vp8[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[5]                                                    ; M1:M1_unit|Up10[5]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[5]                                                     ; M1:M1_unit|Up8[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[6]                                                    ; M1:M1_unit|Vp10[6]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[6]                                                     ; M1:M1_unit|Vp8[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[7]                                                    ; M1:M1_unit|Vp10[7]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[7]                                                     ; M1:M1_unit|Vp8[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[4]                                                    ; M1:M1_unit|Vp10[4]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[2]                                                     ; M1:M1_unit|Up8[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[3]                                                    ; M1:M1_unit|Up10[3]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[2]                                                    ; M1:M1_unit|Up10[2]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up10[1]                                                    ; M1:M1_unit|Up10[1]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Up8[1]                                                     ; M1:M1_unit|Up8[1]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp8[1]                                                     ; M1:M1_unit|Vp8[1]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|Vp10[0]                                                    ; M1:M1_unit|Vp10[0]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; M1:M1_unit|SRAM_address[1]                                            ; M1:M1_unit|SRAM_address[1]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; M1:M1_unit|Up8[6]                                                     ; M1:M1_unit|Up4[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; M1:M1_unit|SRAM_write_data[2]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; M1:M1_unit|SRAM_write_data[6]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; M1:M1_unit|Vp10[2]                                                    ; M1:M1_unit|Vp6[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; M1:M1_unit|Up10[6]                                                    ; M1:M1_unit|Up6[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; M1:M1_unit|SRAM_write_data[7]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; M1:M1_unit|SRAM_we_n                                                  ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; M1:M1_unit|SRAM_write_data[8]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; M1:M1_unit|Vp8[5]                                                     ; M1:M1_unit|Vp4[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; M1:M1_unit|Up8[5]                                                     ; M1:M1_unit|Up4[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; M1:M1_unit|U0[2]                                                      ; M1:M1_unit|Un4[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; M1:M1_unit|Stop                                                       ; M1:M1_unit|STATE.IDLE                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                        ; PB_Controller:PB_unit|push_button_status[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                        ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; M1:M1_unit|Vp8[6]                                                     ; M1:M1_unit|Vp4[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; M1:M1_unit|V0[4]                                                      ; M1:M1_unit|V_0[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; M1:M1_unit|STATE.I1                                                   ; M1:M1_unit|STATE.I2                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; M1:M1_unit|Up10[7]                                                    ; M1:M1_unit|Up6[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; M1:M1_unit|STATE.O0                                                   ; M1:M1_unit|Stop                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.810      ;
; 0.547 ; M1:M1_unit|STATE.I5                                                   ; M1:M1_unit|STATE.I6                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.562 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.828      ;
; 0.568 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.834      ;
; 0.647 ; M1:M1_unit|Up8[3]                                                     ; M1:M1_unit|Up4[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.913      ;
; 0.649 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.651 ; M1:M1_unit|Vp10[6]                                                    ; M1:M1_unit|Vp6[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.651 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.657 ; M1:M1_unit|Vp8[4]                                                     ; M1:M1_unit|Vp4[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; M1:M1_unit|SRAM_write_data[0]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50_I ; Rise       ; CLOCK_50_I           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[27] ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.262 ; 4.262 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.262 ; 4.262 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.315 ; 4.315 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.140 ; 4.140 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.165 ; 4.165 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.054 ; 4.054 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.155 ; 4.155 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.105 ; 4.105 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.886 ; 3.886 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.105 ; 8.105 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.105 ; 8.105 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; 5.419 ; 5.419 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.387 ; -4.387 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.387 ; -4.387 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.634 ; -3.634 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.954 ; -3.954 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.949 ; -3.949 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.032 ; -4.032 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.032 ; -4.032 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -4.085 ; -4.085 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.634 ; -3.634 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.179 ; -4.179 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -4.026 ; -4.026 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.910 ; -3.910 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.935 ; -3.935 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.824 ; -3.824 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.925 ; -3.925 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -3.954 ; -3.954 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -3.875 ; -3.875 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -4.122 ; -4.122 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -3.656 ; -3.656 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; -4.162 ; -4.162 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -4.162 ; -4.162 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; -5.189 ; -5.189 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.693  ; 9.693  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.647  ; 9.647  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.693  ; 9.693  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.683  ; 9.683  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.673  ; 9.673  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.623  ; 9.623  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.249  ; 8.249  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.300 ; 10.300 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.025 ; 10.025 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.981  ; 9.981  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.022 ; 10.022 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.242 ; 10.242 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.300 ; 10.300 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.279 ; 10.279 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.256 ; 10.256 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.669 ; 12.669 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.735 ; 11.735 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.424 ; 11.424 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.669 ; 12.669 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 11.706 ; 11.706 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 11.634 ; 11.634 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.158 ; 12.158 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 11.529 ; 11.529 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 11.514 ; 11.514 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.510 ; 11.510 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.537 ; 10.537 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 11.359 ; 11.359 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.549 ; 10.549 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 11.514 ; 11.514 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.535 ; 10.535 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 11.356 ; 11.356 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 11.356 ; 11.356 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.507 ; 10.507 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 11.332 ; 11.332 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.823  ; 9.823  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 11.027 ; 11.027 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.399  ; 9.399  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.007  ; 9.007  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.030  ; 9.030  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.917  ; 8.917  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.016  ; 9.016  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 10.265 ; 10.265 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.265 ; 10.265 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.543  ; 9.543  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 9.696  ; 9.696  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 9.563  ; 9.563  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 10.043 ; 10.043 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.228 ; 10.228 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 9.966  ; 9.966  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.076 ; 10.076 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.542  ; 9.542  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.062 ; 10.062 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.076 ; 10.076 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.604  ; 9.604  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.718  ; 9.718  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.248  ; 9.248  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.616  ; 9.616  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.639  ; 9.639  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.609  ; 9.609  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.320 ; 10.320 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.377 ; 10.377 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.622  ; 9.622  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.650  ; 9.650  ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.032  ; 9.032  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.712  ; 8.712  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.960  ; 8.960  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.228  ; 8.228  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.932  ; 8.932  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.817  ; 8.817  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.427  ; 8.427  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.998  ; 8.998  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.977  ; 8.977  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.973  ; 8.973  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.032  ; 9.032  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.769  ; 8.769  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.186  ; 8.186  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.740  ; 8.740  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.754  ; 8.754  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.803  ; 8.803  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.253  ; 9.253  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.253  ; 9.253  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.760  ; 8.760  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.483  ; 8.483  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.411  ; 8.411  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.738  ; 8.738  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.105  ; 9.105  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.069  ; 8.069  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.554  ; 8.554  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.558  ; 8.558  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.821  ; 7.821  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.062  ; 8.062  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.520  ; 8.520  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.866  ; 7.866  ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 10.013 ; 10.013 ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.796  ; 8.796  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.111  ; 8.111  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.156  ; 8.156  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.437  ; 8.437  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.713  ; 8.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.796  ; 8.796  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.691  ; 8.691  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.681  ; 8.681  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.263  ; 8.263  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.263  ; 8.263  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.930  ; 7.930  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.921  ; 7.921  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.149  ; 8.149  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.920  ; 7.920  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.906  ; 7.906  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.204  ; 8.204  ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.946  ; 8.946  ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.608  ; 8.608  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.364  ; 8.364  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.713  ; 7.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.608  ; 8.608  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.356  ; 8.356  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.363  ; 8.363  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.362  ; 8.362  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.373  ; 8.373  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.706  ; 7.706  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.220  ; 8.220  ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.688  ; 8.688  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.125  ; 8.125  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.523  ; 9.523  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.569  ; 9.569  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.559  ; 9.559  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.549  ; 9.549  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.499  ; 9.499  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.125  ; 8.125  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.198  ; 9.198  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.154  ; 9.154  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.220  ; 9.220  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.410  ; 9.410  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.469  ; 9.469  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.452  ; 9.452  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.425  ; 9.425  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 9.569  ; 9.569  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 9.880  ; 9.880  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 9.569  ; 9.569  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.840 ; 10.840 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.855  ; 9.855  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 9.782  ; 9.782  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.302 ; 10.302 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 9.690  ; 9.690  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.583  ; 9.583  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.568 ; 10.568 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.433 ; 10.433 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.009 ; 10.009 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.618  ; 9.618  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.584 ; 10.584 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.583  ; 9.583  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 8.531  ; 8.531  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.003 ; 10.003 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.899  ; 8.899  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.979  ; 9.979  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.003  ; 9.003  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.676  ; 9.676  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 8.531  ; 8.531  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.998  ; 8.998  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.527  ; 8.527  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.540  ; 8.540  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.438  ; 8.438  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.282  ; 8.282  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.529  ; 8.529  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.818  ; 8.818  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.818  ; 8.818  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.977  ; 8.977  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.838  ; 8.838  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.326  ; 9.326  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 9.509  ; 9.509  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 9.243  ; 9.243  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 8.443  ; 8.443  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 8.443  ; 8.443  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 8.935  ; 8.935  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 8.950  ; 8.950  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 8.473  ; 8.473  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.221  ; 9.221  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.751  ; 8.751  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.118  ; 9.118  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.159  ; 9.159  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.173  ; 9.173  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.192 ; 10.192 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.170  ; 9.170  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.843  ; 9.843  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.914  ; 9.914  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.159  ; 9.159  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.170  ; 9.170  ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.712  ; 8.712  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.960  ; 8.960  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.228  ; 8.228  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.932  ; 8.932  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.817  ; 8.817  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.427  ; 8.427  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.998  ; 8.998  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.977  ; 8.977  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.973  ; 8.973  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.032  ; 9.032  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.769  ; 8.769  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.186  ; 8.186  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.740  ; 8.740  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.754  ; 8.754  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.803  ; 8.803  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.821  ; 7.821  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.253  ; 9.253  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.760  ; 8.760  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.483  ; 8.483  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.411  ; 8.411  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.738  ; 8.738  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.105  ; 9.105  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.069  ; 8.069  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.554  ; 8.554  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.558  ; 8.558  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.821  ; 7.821  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.062  ; 8.062  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.520  ; 8.520  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.866  ; 7.866  ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.856  ; 9.856  ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.111  ; 8.111  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.111  ; 8.111  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.156  ; 8.156  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.437  ; 8.437  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.713  ; 8.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.796  ; 8.796  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.691  ; 8.691  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.681  ; 8.681  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.906  ; 7.906  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.263  ; 8.263  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.930  ; 7.930  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.921  ; 7.921  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.149  ; 8.149  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.920  ; 7.920  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.906  ; 7.906  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.204  ; 8.204  ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.946  ; 8.946  ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.706  ; 7.706  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.364  ; 8.364  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.713  ; 7.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.608  ; 8.608  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.356  ; 8.356  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.363  ; 8.363  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.362  ; 8.362  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.373  ; 8.373  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.706  ; 7.706  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.220  ; 8.220  ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.688  ; 8.688  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.045 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.821 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.589 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.569 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.063 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.045 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.045 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.821 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.589 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.569 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.544 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.316 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.063 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.045 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.045     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.821     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.589     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.569     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.063     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.045     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 8.045     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.821     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.589     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.569     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.544     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.316     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.063     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.045     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; CLOCK_50_I ; -21.305 ; -5265.691     ;
+------------+---------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; CLOCK_50_I ; 0.215 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLOCK_50_I ; -1.380 ; -841.380         ;
+------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                  ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.305 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.328     ;
; -21.304 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.327     ;
; -21.303 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.326     ;
; -21.302 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.325     ;
; -21.301 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.324     ;
; -21.298 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.321     ;
; -21.297 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.320     ;
; -21.297 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.320     ;
; -21.246 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.269     ;
; -21.245 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.268     ;
; -21.244 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.267     ;
; -21.243 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.266     ;
; -21.242 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.265     ;
; -21.239 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.262     ;
; -21.238 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.261     ;
; -21.238 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.261     ;
; -21.215 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.238     ;
; -21.214 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.237     ;
; -21.213 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.236     ;
; -21.212 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.235     ;
; -21.211 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.234     ;
; -21.208 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.231     ;
; -21.207 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.230     ;
; -21.207 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B0[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.009     ; 22.230     ;
; -21.054 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.076     ;
; -21.053 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.075     ;
; -21.052 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.074     ;
; -21.050 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.072     ;
; -21.050 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.072     ;
; -21.048 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.070     ;
; -21.048 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.070     ;
; -21.046 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.075     ;
; -21.045 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.074     ;
; -21.045 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.067     ;
; -21.044 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.073     ;
; -21.044 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.073     ;
; -21.042 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.071     ;
; -21.040 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.069     ;
; -21.038 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.067     ;
; -21.037 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.066     ;
; -20.995 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.017     ;
; -20.994 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.016     ;
; -20.993 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.015     ;
; -20.991 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.013     ;
; -20.991 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.013     ;
; -20.989 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.011     ;
; -20.989 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.011     ;
; -20.987 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.016     ;
; -20.986 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.015     ;
; -20.986 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 22.008     ;
; -20.985 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.014     ;
; -20.985 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.014     ;
; -20.983 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.012     ;
; -20.981 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.010     ;
; -20.979 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.008     ;
; -20.978 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 22.007     ;
; -20.964 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.986     ;
; -20.963 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.985     ;
; -20.962 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.984     ;
; -20.960 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.982     ;
; -20.960 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.982     ;
; -20.958 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.980     ;
; -20.958 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.980     ;
; -20.956 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.985     ;
; -20.955 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.984     ;
; -20.955 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B2[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.010     ; 21.977     ;
; -20.954 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.983     ;
; -20.954 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.983     ;
; -20.952 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.981     ;
; -20.950 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.979     ;
; -20.948 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.977     ;
; -20.947 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.003     ; 21.976     ;
; -20.909 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.934     ;
; -20.907 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.932     ;
; -20.907 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.932     ;
; -20.905 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.930     ;
; -20.903 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.928     ;
; -20.901 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.926     ;
; -20.901 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.926     ;
; -20.898 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.923     ;
; -20.850 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.875     ;
; -20.848 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.873     ;
; -20.848 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.873     ;
; -20.846 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.871     ;
; -20.844 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.869     ;
; -20.842 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.867     ;
; -20.842 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.867     ;
; -20.839 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.864     ;
; -20.819 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[6]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.844     ;
; -20.817 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[4]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.842     ;
; -20.817 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[3]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.842     ;
; -20.815 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[1]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.840     ;
; -20.813 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[2]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.838     ;
; -20.811 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[5]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.836     ;
; -20.811 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[0]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.836     ;
; -20.808 ; M1:M1_unit|ITERATION[17] ; M1:M1_unit|B1[7]                     ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.007     ; 21.833     ;
; -20.597 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[31]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 21.627     ;
; -20.562 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[25]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 21.592     ;
; -20.538 ; M1:M1_unit|ITERATION[16] ; M1:M1_unit|U_3[31]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 21.568     ;
; -20.527 ; M1:M1_unit|ITERATION[15] ; M1:M1_unit|U_3[24]                   ; CLOCK_50_I   ; CLOCK_50_I  ; 1.000        ; -0.002     ; 21.557     ;
+---------+--------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state.S_M1_TOP_STATE                                              ; top_state.S_M1_TOP_STATE                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|STATE.IDLE                                                 ; M1:M1_unit|STATE.IDLE                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Stop                                                       ; M1:M1_unit|Stop                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                      ; PB_Controller:PB_unit|clock_1kHz                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                            ; VGA_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                             ; M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[0]                                                    ; M1:M1_unit|Up10[0]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[0]                                                     ; M1:M1_unit|Vp8[0]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[1]                                                    ; M1:M1_unit|Vp10[1]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[0]                                                     ; M1:M1_unit|Up8[0]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[2]                                                    ; M1:M1_unit|Vp10[2]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[2]                                                     ; M1:M1_unit|Vp8[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[3]                                                     ; M1:M1_unit|Up8[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[3]                                                    ; M1:M1_unit|Vp10[3]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[3]                                                     ; M1:M1_unit|Vp8[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[4]                                                    ; M1:M1_unit|Up10[4]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[4]                                                     ; M1:M1_unit|Up8[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[6]                                                    ; M1:M1_unit|Up10[6]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[6]                                                     ; M1:M1_unit|Up8[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[7]                                                    ; M1:M1_unit|Up10[7]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[7]                                                     ; M1:M1_unit|Up8[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[4]                                                     ; M1:M1_unit|Vp8[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[5]                                                    ; M1:M1_unit|Vp10[5]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[5]                                                     ; M1:M1_unit|Vp8[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[5]                                                    ; M1:M1_unit|Up10[5]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[5]                                                     ; M1:M1_unit|Up8[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[6]                                                    ; M1:M1_unit|Vp10[6]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[6]                                                     ; M1:M1_unit|Vp8[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[7]                                                    ; M1:M1_unit|Vp10[7]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[7]                                                     ; M1:M1_unit|Vp8[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[4]                                                    ; M1:M1_unit|Vp10[4]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[2]                                                     ; M1:M1_unit|Up8[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[3]                                                    ; M1:M1_unit|Up10[3]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[2]                                                    ; M1:M1_unit|Up10[2]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up10[1]                                                    ; M1:M1_unit|Up10[1]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Up8[1]                                                     ; M1:M1_unit|Up8[1]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp8[1]                                                     ; M1:M1_unit|Vp8[1]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|Vp10[0]                                                    ; M1:M1_unit|Vp10[0]                                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; M1:M1_unit|SRAM_address[1]                                            ; M1:M1_unit|SRAM_address[1]                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; M1:M1_unit|Up8[6]                                                     ; M1:M1_unit|Up4[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; M1:M1_unit|Vp10[2]                                                    ; M1:M1_unit|Vp6[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; M1:M1_unit|Up10[6]                                                    ; M1:M1_unit|Up6[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; M1:M1_unit|SRAM_write_data[6]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; M1:M1_unit|SRAM_write_data[2]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[4]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M1:M1_unit|SRAM_write_data[7]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M1:M1_unit|U0[2]                                                      ; M1:M1_unit|Un4[2]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_red[6]                                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; M1:M1_unit|Stop                                                       ; M1:M1_unit|STATE.IDLE                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; M1:M1_unit|SRAM_we_n                                                  ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; M1:M1_unit|SRAM_write_data[8]                                         ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                               ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                        ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; M1:M1_unit|Vp8[5]                                                     ; M1:M1_unit|Vp4[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; M1:M1_unit|Up8[5]                                                     ; M1:M1_unit|Up4[5]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; M1:M1_unit|STATE.I1                                                   ; M1:M1_unit|STATE.I2                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                        ; PB_Controller:PB_unit|push_button_status[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; M1:M1_unit|V0[4]                                                      ; M1:M1_unit|V_0[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; M1:M1_unit|Vp8[6]                                                     ; M1:M1_unit|Vp4[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; M1:M1_unit|STATE.O0                                                   ; M1:M1_unit|Stop                                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                        ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; M1:M1_unit|Up10[7]                                                    ; M1:M1_unit|Up6[7]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; M1:M1_unit|STATE.I5                                                   ; M1:M1_unit|STATE.I6                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.411      ;
; 0.267 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.419      ;
; 0.288 ; M1:M1_unit|Vp10[6]                                                    ; M1:M1_unit|Vp6[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; M1:M1_unit|Up8[3]                                                     ; M1:M1_unit|Up4[3]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; M1:M1_unit|Vp8[4]                                                     ; M1:M1_unit|Vp4[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.444      ;
; 0.298 ; M1:M1_unit|Up2[6]                                                     ; M1:M1_unit|Un2[6]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; M1:M1_unit|Vp2[4]                                                     ; M1:M1_unit|Vn2[4]                                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.452      ;
; 0.309 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]         ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_H_SYNC       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.461      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50_I ; Rise       ; CLOCK_50_I           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_0[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; M1:M1_unit|A31_1[27] ;
+--------+--------------+----------------+------------------+------------+------------+----------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.515 ; 2.515 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.515 ; 2.515 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.368 ; 2.368 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.283 ; 2.283 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.253 ; 2.253 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.301 ; 2.301 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.326 ; 2.326 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.325 ; 2.325 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.090 ; 2.090 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.368 ; 2.368 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.313 ; 2.313 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.226 ; 2.226 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.239 ; 2.239 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.215 ; 2.215 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.264 ; 2.264 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.247 ; 2.247 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.190 ; 2.190 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.331 ; 2.331 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.091 ; 2.091 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; 2.901 ; 2.901 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.395 ; -2.395 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.395 ; -2.395 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.163 ; -2.163 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.133 ; -2.133 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.181 ; -2.181 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.206 ; -2.206 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.205 ; -2.205 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.248 ; -2.248 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.193 ; -2.193 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.106 ; -2.106 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.119 ; -2.119 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.095 ; -2.095 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.144 ; -2.144 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.127 ; -2.127 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.070 ; -2.070 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.211 ; -2.211 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.971 ; -1.971 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; -2.781 ; -2.781 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.927 ; 4.927 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.468 ; 5.468 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.503 ; 5.503 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.443 ; 5.443 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.781 ; 4.781 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.613 ; 5.613 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.618 ; 5.618 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.713 ; 5.713 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.738 ; 5.738 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.720 ; 5.720 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 6.856 ; 6.856 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.427 ; 6.427 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.294 ; 6.294 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.856 ; 6.856 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.339 ; 6.339 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.342 ; 6.342 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.518 ; 6.518 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.275 ; 6.275 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 6.359 ; 6.359 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.359 ; 6.359 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.826 ; 5.826 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.153 ; 6.153 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.037 ; 6.037 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.820 ; 5.820 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.218 ; 6.218 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.810 ; 5.810 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 6.317 ; 6.317 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.317 ; 6.317 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.807 ; 5.807 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.307 ; 6.307 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.504 ; 5.504 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.990 ; 5.990 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.327 ; 5.327 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.418 ; 5.418 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.418 ; 5.418 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.123 ; 5.123 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.117 ; 5.117 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.017 ; 5.017 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.018 ; 5.018 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.105 ; 5.105 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.702 ; 5.702 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.702 ; 5.702 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.395 ; 5.395 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.462 ; 5.462 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.414 ; 5.414 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.601 ; 5.601 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.675 ; 5.675 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.558 ; 5.558 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.589 ; 5.589 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.377 ; 5.377 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.576 ; 5.576 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.589 ; 5.589 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.409 ; 5.409 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.438 ; 5.438 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.218 ; 5.218 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.365 ; 5.365 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.018 ; 6.018 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.459 ; 5.459 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.018 ; 6.018 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.441 ; 5.441 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.712 ; 5.712 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.748 ; 5.748 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.450 ; 5.450 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.459 ; 5.459 ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.071 ; 5.071 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.987 ; 4.987 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.104 ; 5.104 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.191 ; 5.191 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.043 ; 5.043 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.092 ; 5.092 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 5.331 ; 5.331 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.331 ; 5.331 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.083 ; 5.083 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.235 ; 5.235 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.792 ; 4.792 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.978 ; 4.978 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.779 ; 4.779 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.628 ; 5.628 ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.771 ; 4.771 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.988 ; 4.988 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.854 ; 4.854 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.702 ; 4.702 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.691 ; 4.691 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.689 ; 4.689 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.182 ; 5.182 ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.927 ; 4.927 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.430 ; 5.430 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.475 ; 5.475 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.465 ; 5.465 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.405 ; 5.405 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.242 ; 5.242 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.240 ; 5.240 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.338 ; 5.338 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.372 ; 5.372 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.360 ; 5.360 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.345 ; 5.345 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.561 ; 5.561 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.428 ; 5.428 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.990 ; 5.990 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.474 ; 5.474 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.647 ; 5.647 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.927 ; 5.927 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.391 ; 5.391 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.607 ; 5.607 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.402 ; 5.402 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.803 ; 5.803 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.698 ; 5.698 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.127 ; 5.127 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.802 ; 4.802 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.203 ; 5.203 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.850 ; 4.850 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.802 ; 4.802 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.803 ; 4.803 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.884 ; 4.884 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.097 ; 5.097 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.310 ; 5.310 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.871 ; 4.871 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.871 ; 4.871 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.897 ; 4.897 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.236 ; 5.236 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.253 ; 5.253 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.266 ; 5.266 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.829 ; 5.829 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.253 ; 5.253 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.509 ; 5.509 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.562 ; 5.562 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.259 ; 5.259 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.071 ; 5.071 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.987 ; 4.987 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.104 ; 5.104 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.191 ; 5.191 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.043 ; 5.043 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.092 ; 5.092 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.331 ; 5.331 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.083 ; 5.083 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.235 ; 5.235 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.792 ; 4.792 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.978 ; 4.978 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.779 ; 4.779 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.582 ; 5.582 ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.771 ; 4.771 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.771 ; 4.771 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.988 ; 4.988 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.854 ; 4.854 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.702 ; 4.702 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.691 ; 4.691 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.689 ; 4.689 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.182 ; 5.182 ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.725 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.091 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.098 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.995 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.807 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.750 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.750 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.740 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.725 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.725 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.091 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.098 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.995 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.975 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.949 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.807 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.861 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.750 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.750 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.740 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.725 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.725     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.091     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.098     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.995     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.807     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.750     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.750     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.740     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.725     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.725     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.091     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.098     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.995     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.975     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.949     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.807     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.861     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.750     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.750     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.740     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.725     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -51.404    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50_I      ; -51.404    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -13436.043 ; 0.0   ; 0.0      ; 0.0     ; -841.38             ;
;  CLOCK_50_I      ; -13436.043 ; 0.000 ; N/A      ; N/A     ; -841.380            ;
+------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.179 ; 4.179 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.262 ; 4.262 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.262 ; 4.262 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.315 ; 4.315 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 3.864 ; 3.864 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.409 ; 4.409 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.140 ; 4.140 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.165 ; 4.165 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.054 ; 4.054 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.155 ; 4.155 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.184 ; 4.184 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.105 ; 4.105 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 3.886 ; 3.886 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; 8.105 ; 8.105 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 8.105 ; 8.105 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; 5.419 ; 5.419 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.395 ; -2.395 ; Rise       ; CLOCK_50_I      ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.395 ; -2.395 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.163 ; -2.163 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.133 ; -2.133 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.181 ; -2.181 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.206 ; -2.206 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.205 ; -2.205 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -1.970 ; -1.970 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.248 ; -2.248 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.193 ; -2.193 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.106 ; -2.106 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.119 ; -2.119 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.095 ; -2.095 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.144 ; -2.144 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.127 ; -2.127 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.070 ; -2.070 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.211 ; -2.211 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -1.971 ; -1.971 ; Rise       ; CLOCK_50_I      ;
; SWITCH_I[*]       ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I      ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.337 ; -2.337 ; Rise       ; CLOCK_50_I      ;
; UART_RX_I         ; CLOCK_50_I ; -2.781 ; -2.781 ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.693  ; 9.693  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 8.591  ; 8.591  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.366  ; 8.366  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 9.647  ; 9.647  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.693  ; 9.693  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.683  ; 9.683  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.673  ; 9.673  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 9.623  ; 9.623  ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.249  ; 8.249  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.300 ; 10.300 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.025 ; 10.025 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.981  ; 9.981  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.022 ; 10.022 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.242 ; 10.242 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.300 ; 10.300 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.279 ; 10.279 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.256 ; 10.256 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 12.669 ; 12.669 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 11.735 ; 11.735 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.424 ; 11.424 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.669 ; 12.669 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 11.706 ; 11.706 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 11.634 ; 11.634 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.158 ; 12.158 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 11.529 ; 11.529 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 11.514 ; 11.514 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.510 ; 11.510 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.537 ; 10.537 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 11.359 ; 11.359 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.549 ; 10.549 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 11.514 ; 11.514 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.535 ; 10.535 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 11.356 ; 11.356 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 11.356 ; 11.356 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.507 ; 10.507 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 11.332 ; 11.332 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.823  ; 9.823  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 11.027 ; 11.027 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.399  ; 9.399  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.446  ; 9.446  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.007  ; 9.007  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.030  ; 9.030  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.917  ; 8.917  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.761  ; 8.761  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.016  ; 9.016  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 10.265 ; 10.265 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.265 ; 10.265 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.543  ; 9.543  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 9.696  ; 9.696  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 9.563  ; 9.563  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 10.043 ; 10.043 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.228 ; 10.228 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 9.966  ; 9.966  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.076 ; 10.076 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.542  ; 9.542  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.062 ; 10.062 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.076 ; 10.076 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.604  ; 9.604  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.718  ; 9.718  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.248  ; 9.248  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.616  ; 9.616  ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.639  ; 9.639  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.609  ; 9.609  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.320 ; 10.320 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.377 ; 10.377 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.622  ; 9.622  ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.650  ; 9.650  ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.032  ; 9.032  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.016  ; 8.016  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.712  ; 8.712  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.960  ; 8.960  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.228  ; 8.228  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.932  ; 8.932  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.817  ; 8.817  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.427  ; 8.427  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.998  ; 8.998  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.977  ; 8.977  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.973  ; 8.973  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.032  ; 9.032  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.769  ; 8.769  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.186  ; 8.186  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.740  ; 8.740  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.754  ; 8.754  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.803  ; 8.803  ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.253  ; 9.253  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.253  ; 9.253  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.760  ; 8.760  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.602  ; 8.602  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.209  ; 8.209  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.483  ; 8.483  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.411  ; 8.411  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.738  ; 8.738  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 9.105  ; 9.105  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.069  ; 8.069  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.554  ; 8.554  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.558  ; 8.558  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.821  ; 7.821  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.062  ; 8.062  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.520  ; 8.520  ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.094  ; 8.094  ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.598  ; 7.598  ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.866  ; 7.866  ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 10.013 ; 10.013 ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.796  ; 8.796  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.111  ; 8.111  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.156  ; 8.156  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.437  ; 8.437  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.713  ; 8.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.796  ; 8.796  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.691  ; 8.691  ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.681  ; 8.681  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.263  ; 8.263  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.263  ; 8.263  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.930  ; 7.930  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 7.921  ; 7.921  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.149  ; 8.149  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.920  ; 7.920  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.970  ; 7.970  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.935  ; 7.935  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.906  ; 7.906  ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.204  ; 8.204  ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.946  ; 8.946  ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.608  ; 8.608  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.364  ; 8.364  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.713  ; 7.713  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.608  ; 8.608  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.356  ; 8.356  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.363  ; 8.363  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.362  ; 8.362  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.373  ; 8.373  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.706  ; 7.706  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.119  ; 8.119  ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.220  ; 8.220  ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.688  ; 8.688  ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.105  ; 6.105  ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.038 ; 5.038 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 4.927 ; 4.927 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.430 ; 5.430 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.475 ; 5.475 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.465 ; 5.465 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.405 ; 5.405 ; Rise       ; CLOCK_50_I      ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.743 ; 4.743 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.242 ; 5.242 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.240 ; 5.240 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.338 ; 5.338 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.372 ; 5.372 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.360 ; 5.360 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.345 ; 5.345 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.561 ; 5.561 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.428 ; 5.428 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.990 ; 5.990 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.474 ; 5.474 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.479 ; 5.479 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.647 ; 5.647 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.426 ; 5.426 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.927 ; 5.927 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.391 ; 5.391 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.739 ; 5.739 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.607 ; 5.607 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.402 ; 5.402 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.803 ; 5.803 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.698 ; 5.698 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.127 ; 5.127 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.375 ; 5.375 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.802 ; 4.802 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.203 ; 5.203 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.850 ; 4.850 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.802 ; 4.802 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.803 ; 4.803 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.884 ; 4.884 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.097 ; 5.097 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.246 ; 5.246 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.310 ; 5.310 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.192 ; 5.192 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.871 ; 4.871 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 4.871 ; 4.871 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.065 ; 5.065 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.897 ; 4.897 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.236 ; 5.236 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I      ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.253 ; 5.253 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.266 ; 5.266 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.829 ; 5.829 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.253 ; 5.253 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.509 ; 5.509 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.562 ; 5.562 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.259 ; 5.259 ; Rise       ; CLOCK_50_I      ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.256 ; 5.256 ; Rise       ; CLOCK_50_I      ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.071 ; 5.071 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 4.987 ; 4.987 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.200 ; 5.200 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.129 ; 5.129 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.104 ; 5.104 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.933 ; 4.933 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.162 ; 5.162 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.150 ; 5.150 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.191 ; 5.191 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.093 ; 5.093 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.043 ; 5.043 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.092 ; 5.092 ; Rise       ; CLOCK_50_I      ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 5.176 ; 5.176 ; Rise       ; CLOCK_50_I      ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.331 ; 5.331 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.073 ; 5.073 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 5.083 ; 5.083 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.916 ; 4.916 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.032 ; 5.032 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.235 ; 5.235 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.792 ; 4.792 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.975 ; 4.975 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.978 ; 4.978 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.779 ; 4.779 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I      ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.527 ; 4.527 ; Rise       ; CLOCK_50_I      ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I      ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.582 ; 5.582 ; Rise       ; CLOCK_50_I      ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.771 ; 4.771 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.771 ; 4.771 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.785 ; 4.785 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.794 ; 4.794 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.919 ; 4.919 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.988 ; 4.988 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.854 ; 4.854 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 5.076 ; 5.076 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 5.115 ; 5.115 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 5.053 ; 5.053 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Rise       ; CLOCK_50_I      ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.702 ; 4.702 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.691 ; 4.691 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.689 ; 4.689 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.693 ; 4.693 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.686 ; 4.686 ; Rise       ; CLOCK_50_I      ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I      ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.182 ; 5.182 ; Rise       ; CLOCK_50_I      ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.027 ; 5.027 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.889 ; 4.889 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.895 ; 4.895 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I      ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I      ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I      ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.577 ; 3.577 ; Fall       ; CLOCK_50_I      ;
+--------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 860   ; 860  ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Nov 27 07:56:59 2017
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50_I CLOCK_50_I
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "SRAM_unit|SRAM_UB_N_O~1|combout"
    Warning (332126): Node "SRAM_unit|SRAM_UB_N_O~1|datad"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -51.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -51.404    -13436.043 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -841.380 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.305     -5265.691 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -841.380 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 397 megabytes
    Info: Processing ended: Mon Nov 27 07:57:03 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


