|UNIT_FINAL
clk => clk.IN3
ad_in => ad_in.IN1
adclk <= ad:ad.adclk
TEM => TEM.IN2
cs_n <= ad:ad.cs_n
K_1 <= K1Module:K1Module.K1
K_2 <= K1Module:K1Module.K2
K_3 <= DoublePulse:DoublePulse4.K1
K_4 <= DoublePulse:DoublePulse4.K2
LED1 <= LED1_reg.DB_MAX_OUTPUT_PORT_TYPE
LED2 <= LED2_reg.DB_MAX_OUTPUT_PORT_TYPE
LED3 <= LED3_reg.DB_MAX_OUTPUT_PORT_TYPE
LED4 <= LED4_reg.DB_MAX_OUTPUT_PORT_TYPE
LED5 <= LED5_reg.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|ad:ad
clk => rsr[0].CLK
clk => rsr[1].CLK
clk => rsr[2].CLK
clk => rsr[3].CLK
clk => rsr[4].CLK
clk => rsr[5].CLK
clk => rsr[6].CLK
clk => rsr[7].CLK
clk => rsr[8].CLK
clk => rsr[9].CLK
clk => rsr[10].CLK
clk => rsr[11].CLK
clk => rsr[12].CLK
clk => rsr[13].CLK
clk => rsr[14].CLK
clk => rsr[15].CLK
clk => ad_count[0].CLK
clk => ad_count[1].CLK
clk => ad_count[2].CLK
clk => ad_count[3].CLK
clk => ad_count[4].CLK
clk => volt[0]~reg0.CLK
clk => volt[1]~reg0.CLK
clk => volt[2]~reg0.CLK
clk => volt[3]~reg0.CLK
clk => volt[4]~reg0.CLK
clk => volt[5]~reg0.CLK
clk => volt[6]~reg0.CLK
clk => volt[7]~reg0.CLK
clk => volt[8]~reg0.CLK
clk => volt[9]~reg0.CLK
clk => volt[10]~reg0.CLK
clk => volt[11]~reg0.CLK
clk => volt[12]~reg0.CLK
clk => volt[13]~reg0.CLK
clk => volt[14]~reg0.CLK
clk => volt[15]~reg0.CLK
clk => adclk~reg0.CLK
clk => clk_div[0].CLK
clk => clk_div[1].CLK
clk => clk_div[2].CLK
clk => clk_div[3].CLK
clk => clk_div[4].CLK
clk => clk_div[5].CLK
clk => cs_n~reg0.CLK
t_data[0] => LessThan0.IN32
t_data[0] => LessThan1.IN32
t_data[1] => LessThan0.IN31
t_data[1] => LessThan1.IN31
t_data[2] => LessThan0.IN30
t_data[2] => LessThan1.IN30
t_data[3] => LessThan0.IN29
t_data[3] => LessThan1.IN29
t_data[4] => LessThan0.IN28
t_data[4] => LessThan1.IN28
t_data[5] => LessThan0.IN27
t_data[5] => LessThan1.IN27
t_data[6] => LessThan0.IN26
t_data[6] => LessThan1.IN26
t_data[7] => LessThan0.IN25
t_data[7] => LessThan1.IN25
t_data[8] => LessThan0.IN24
t_data[8] => LessThan1.IN24
t_data[9] => LessThan0.IN23
t_data[9] => LessThan1.IN23
t_data[10] => LessThan0.IN22
t_data[10] => LessThan1.IN22
t_data[11] => LessThan0.IN21
t_data[11] => LessThan1.IN21
t_data[12] => LessThan0.IN20
t_data[12] => LessThan1.IN20
t_data[13] => LessThan0.IN19
t_data[13] => LessThan1.IN19
t_data[14] => LessThan0.IN18
t_data[14] => LessThan1.IN18
t_data[15] => LessThan0.IN17
t_data[15] => LessThan1.IN17
ad_in => rsr.DATAB
adclk <= adclk~reg0.DB_MAX_OUTPUT_PORT_TYPE
cs_n <= cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[0] <= volt[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[1] <= volt[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[2] <= volt[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[3] <= volt[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[4] <= volt[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[5] <= volt[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[6] <= volt[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[7] <= volt[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[8] <= volt[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[9] <= volt[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[10] <= volt[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[11] <= volt[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[12] <= volt[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[13] <= volt[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[14] <= volt[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
volt[15] <= volt[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|K1Module:K1Module
enable => ~NO_FANOUT~
clk => TEM_prev.CLK
clk => keyflag.CLK
clk => K2~reg0.CLK
clk => K1~reg0.CLK
clk => pulse_duration[0].CLK
clk => pulse_duration[1].CLK
clk => pulse_duration[2].CLK
clk => pulse_duration[3].CLK
clk => pulse_duration[4].CLK
clk => pulse_duration[5].CLK
clk => pulse_duration[6].CLK
clk => pulse_duration[7].CLK
clk => pulse_duration[8].CLK
clk => pulse_duration[9].CLK
clk => pulse_duration[10].CLK
clk => pulse_duration[11].CLK
clk => pulse_duration[12].CLK
clk => pulse_duration[13].CLK
clk => pulse_duration[14].CLK
clk => pulse_duration[15].CLK
clk => pulse_duration[16].CLK
clk => pulse_duration[17].CLK
clk => pulse_duration[18].CLK
clk => pulse_duration[19].CLK
clk => pulse_duration[20].CLK
clk => pulse_duration[21].CLK
clk => pulse_duration[22].CLK
clk => pulse_duration[23].CLK
clk => pulse_duration[24].CLK
clk => pulse_duration[25].CLK
clk => pulse_duration[26].CLK
clk => pulse_duration[27].CLK
clk => pulse_duration[28].CLK
clk => pulse_duration[29].CLK
clk => pulse_duration[30].CLK
clk => pulse_duration[31].CLK
clk => timflg.CLK
clk => tim_cnt[0].CLK
clk => tim_cnt[1].CLK
clk => tim_cnt[2].CLK
clk => tim_cnt[3].CLK
clk => tim_cnt[4].CLK
clk => tim_cnt[5].CLK
clk => tim_cnt[6].CLK
clk => tim_cnt[7].CLK
clk => tim_cnt[8].CLK
clk => tim_cnt[9].CLK
clk => tim_cnt[10].CLK
clk => tim_cnt[11].CLK
clk => tim_cnt[12].CLK
clk => tim_cnt[13].CLK
clk => tim_cnt[14].CLK
clk => tim_cnt[15].CLK
clk => tim_cnt[16].CLK
clk => tim_cnt[17].CLK
clk => tim_cnt[18].CLK
clk => tim_cnt[19].CLK
clk => tim_cnt[20].CLK
clk => tim_cnt[21].CLK
clk => tim_cnt[22].CLK
clk => tim_cnt[23].CLK
clk => tim_cnt[24].CLK
clk => tim_cnt[25].CLK
clk => tim_cnt[26].CLK
clk => tim_cnt[27].CLK
clk => tim_cnt[28].CLK
clk => tim_cnt[29].CLK
clk => tim_cnt[30].CLK
clk => tim_cnt[31].CLK
TEM => always3.IN1
TEM => TEM_prev.DATAIN
K1 <= K1~reg0.DB_MAX_OUTPUT_PORT_TYPE
K2 <= K2~reg0.DB_MAX_OUTPUT_PORT_TYPE


|UNIT_FINAL|DoublePulse:DoublePulse4
enable => state.OUTPUTSELECT
enable => state.OUTPUTSELECT
enable => state.OUTPUTSELECT
enable => state.OUTPUTSELECT
enable => K1.OUTPUTSELECT
enable => K2~reg0.ENA
enable => dblcount[0].ENA
enable => dblcount[1].ENA
enable => dblcount[2].ENA
enable => dblcount[3].ENA
enable => dblcount[4].ENA
enable => dblcount[5].ENA
enable => dblcount[6].ENA
enable => dblcount[7].ENA
enable => dblcount[8].ENA
enable => dblcount[9].ENA
enable => dblcount[10].ENA
enable => dblcount[11].ENA
enable => dblcount[12].ENA
enable => dblcount[13].ENA
enable => dblcount[14].ENA
enable => dblcount[15].ENA
enable => dblcount[16].ENA
enable => dblcount[17].ENA
enable => dblcount[18].ENA
enable => dblcount[19].ENA
enable => dblcount[20].ENA
enable => dblcount[21].ENA
enable => dblcount[22].ENA
enable => dblcount[23].ENA
enable => dblcount[24].ENA
enable => dblcount[25].ENA
enable => dblcount[26].ENA
enable => dblcount[27].ENA
enable => dblcount[28].ENA
enable => dblcount[29].ENA
enable => dblcount[30].ENA
enable => dblcount[31].ENA
clk => K2~reg0.CLK
clk => K1~reg0.CLK
clk => dblcount[0].CLK
clk => dblcount[1].CLK
clk => dblcount[2].CLK
clk => dblcount[3].CLK
clk => dblcount[4].CLK
clk => dblcount[5].CLK
clk => dblcount[6].CLK
clk => dblcount[7].CLK
clk => dblcount[8].CLK
clk => dblcount[9].CLK
clk => dblcount[10].CLK
clk => dblcount[11].CLK
clk => dblcount[12].CLK
clk => dblcount[13].CLK
clk => dblcount[14].CLK
clk => dblcount[15].CLK
clk => dblcount[16].CLK
clk => dblcount[17].CLK
clk => dblcount[18].CLK
clk => dblcount[19].CLK
clk => dblcount[20].CLK
clk => dblcount[21].CLK
clk => dblcount[22].CLK
clk => dblcount[23].CLK
clk => dblcount[24].CLK
clk => dblcount[25].CLK
clk => dblcount[26].CLK
clk => dblcount[27].CLK
clk => dblcount[28].CLK
clk => dblcount[29].CLK
clk => dblcount[30].CLK
clk => dblcount[31].CLK
clk => TEM_prev1.CLK
clk => risingflg.CLK
clk => state~5.DATAIN
TEM => always0.IN1
TEM => TEM_prev1.DATAIN
K1 <= K1~reg0.DB_MAX_OUTPUT_PORT_TYPE
K2 <= K2~reg0.DB_MAX_OUTPUT_PORT_TYPE


