## Введение

### Установка ПО
<ol start="1">
<li> Выполните установку [OpenLane](https://github.com/The-OpenROAD-Project/OpenLane) на свой компьютер, пользуясь инструкцией из репозитория проекта.

<li> Скачайте репозиторий практической работы на свой компьютер и перенесите папку vlsi_be_labs в паку, в которой установлен OpenLane.
</ol>

### Знакомство с проектом
<ol start="3">
<li> Перейдите в папку vlsi_be_labs. Рассмотрим её структуру:
    <ul>
        <li> lefs - директория, содержащая технологический LEF файл skywater.lef, а также файл sky130_fd_sc_hd.lef с LEF для каждого из библиотечных элементов;
        <li> lib - директория, содержащая единый LIB файл для всех ячеек:  sky130_fd_sc_hd_tt_025C_1v80.lib;
         <li> scr - директория, содержащая скрипты. Имеет поддиректории:
         <ul>
         <li> syn -  директория, содержащая единый скрипт для логического синтеза syn.tcl;
         <li> layout - дирекория, содержащая скрипты, необходимые для разработки топологии;
         <li> sdc - директория, содержащая файл временных ограничений const.sdc, который будет использоваться на этапе разработки топологии;
         </ul>
    <li> gds - директория, содержащая скрипты необходимые для генерации финального GDS файла с помощью САПР Magic;
     <li> skywater-pdk - директория, содержащая файл lef2gds.map, позволяющий сопоставить названия слоев из Tech LEF файла с номерами слоёв в GDS файле, поддиректорию cells с характеризующими файлами для каждой ячейки и поддиректорию libs.tech со вспомогательными файлами для генерации GDS;
     <li> verilog - директория, содержащая RTL модель проекта в формате verilog;
     <li> work - рабочая директория, содержащая соответствующие пустые поддиректории для выполнения каждого этапа работы. В эти поддиректории будут также выписываться результаты выполнения работы.
    <ul>
</ol>

### Знакомство с RTL моделью
<ol start="4">
<li> Перейдите в директорию verilog и откройте файл seven_segment_seconds.v

Проведите краткий анализ RTL модели блока: обратите внимание на общий размер файла, количество модулей, наличие или отсутствие последовательностной логики. Также оцените общее количество входов и выходов.
Если вы обладаете достаточным знанием verilog, постарайтесь определить функциональность блока.
</ol>

### Просмотр LEF и GDS файлов в KLayout

5. Вернитесь в корневую директоию OpenLane. запустите в этой папке терминал. Затем запустите OpenLane, выполнив команду :

```bash
make mount
```

После выполнения этой команды становятся доступны используемые в данной работе САПР в рамках OpenLane. Дальнейшая работа будет выполняться в этом терминале. Если по какой то причине данная сессия оказалась завершена, повторите данный пункт.

6. Перейдите в папку, содержащую файлы, характеризующие ячейку AND с помощью команды:

```bash
cd vlsi_be_labs/skywater-pdk/cells/and2
```

7. Запустите KLayout, выполнив команду:

```bash
klayout
```

В результате откроется графический интерфейс САПР KLayout:

![](images/klayout_win.png)

8. В графическом интерфейсе KLayout выберите File->Open, в списке предложенных файлов выберите sky130_fd_sc_hd_and2_0.gds и нажмите Open. В результате вы увидите GDS представление элемента:
