{"patent_id": "10-2021-0079615", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0169323", "출원번호": "10-2021-0079615", "발명의 명칭": "시냅스 소자 및 이를 이용한 뉴로모픽 회로", "출원인": "한국과학기술원", "발명자": "최신현"}}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시냅스(Synapse) 소자에 있어서,게이트 단자;상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자;상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층;상기 게이트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층;및상기 게이트 단자와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함하는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 머티리얼층의 물질은 상기 반도체층의 물질보다 전자 친화도(electron affinity)가 더 큰 물질로구성되는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 머티리얼층은 반도체 물질 또는 금속 물질로 구성되는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 절연층의 물질은 상기 머티리얼층의 물질보다 전자 친화도가 더 작은 물질로 구성되는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 절연층은 밴드갭이 1eV 이상의 물질로 구성되는 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 머티리얼층은 상기 게이트 단자에 인가되는 전압에 기초하여 상기 반도체층의 전하를 포획하거나, 상기 반도체층으로 전하를 방출하는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,공개특허 10-2022-0169323-3-상기 반도체층에 형성되는 상기 채널의 크기는 상기 머티리얼층에 포획되는 전하의 양에 기초하여 결정되는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 머티리얼층에 포획되는 전하의 양에 비례하여 상기 반도체층에 형성되는 공핍영역의 크기가 결정되고,상기 머티리얼층에 포획되는 전하의 양에 반비례하여 상기 드레인 단자와 상기 소스 단자 사이에 흐를 수 있는전류의 크기가 결정되는, 시냅스 소자."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "인공신경망의 적어도 일부를 하드웨어로 구성하는 뉴로모픽(NEUROMORPHIC) 회로에 있어서,복수의 제1층 노드와 복수의 제2층 노드 사이에서 행렬 형태로 배치되는 복수의 시냅스 소자를 포함하고,상기 복수의 제1층 노드 중 하나인 제1 노드의 출력 전압은 동일 행에 위치하는 시냅스 소자들로 인가되고,동일 열에 위치하는 시냅스 소자들의 출력은 하나의 도선에 연결되어 상기 복수의 제2층 노드 중 하나인 제2 노드의 입력으로 연결되고,상기 시냅스 소자는, 게이트 단자;상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자;상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층;상기 게이트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층;및상기 게이트 단자와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함하는, 뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 제1 노드의 출력 전압은 동일 행에 위치하는 시냅스 소자들의 소스 단자와 드레인 단자 사이에 인가되는,뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서,상기 시냅스 소자는,상기 머티리얼층에 포획되는 전하의 양을 가중치에 대응하는 값으로써 저장하는, 뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 시냅스 소자는,공개특허 10-2022-0169323-4-상기 게이트 단자에 인가되는 전압에 기초하여 상기 머티리얼층에 포획되는 전하의 양을 결정하는, 뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 시냅스 소자의 상기 반도체층에 형성되는 상기 채널의 크기는 상기 머티리얼층에 포획되는 전하의 양에 기초하여 결정되는, 뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 시냅스 소자는,상기 머티리얼층에 포획되는 전하의 양에 비례하여 상기 반도체층에 형성되는 공핍영역의 크기가 결정되고,상기 머티리얼층에 포획되는 전하의 양에 반비례하여 상기 드레인 단자와 상기 소스 단자 사이에 흐를 수 있는전류의 크기가 결정되는, 뉴로모픽 회로."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 다양한 실시 예들은 시냅스 소자 및 이를 이용한 뉴로모픽 회로에 관한 것으로, 본 개시에서 제안하는 시냅스(Synapse) 소자는 게이트 단자, 상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자, 상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층, 상기 게이트 단자 아래에서 상 기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층 및 상기 게이트 단자와 상기 머티 리얼층 사이의 전하 이동을 억제하는 절연층을 포함할 수 있다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시 예들은 시냅스 소자 및 이를 이용한 뉴로모픽 회로에 관한 것이다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 4차 산업혁명의 부흥 이후로 인공지능의 중요성은 날로 증대되고 있다. 인공지능 시스템에서 인지 등에 큰 영향을 미치는 부분은 기계 학습 부분이라 할 수 있다. 이에 따라, 빠른 속도로 기계 학습을 처리할 수 있는 시 스템에 대한 수요가 갈수록 증가하고 있다. 이러한 인공지능 기계 학습에 대한 수요가 급격히 증가하면서 기계 학습 알고리즘에 대한 연구가 활발히 진행되 고 있으며, 특히, 더 적은 전력을 사용하면서 빠른 속도로 기계 학습을 처리할 수 있는 방식에 대한 연구가 진 행되어지고 있고, 일부 발표도 되고 있다. 한편 기계 학습 알고리즘을 더욱 빠르게 수행할 수 있도록 하는 연산 소자의 개발 또한 빠르게 진행되고 있다. 그런데 기존의 CMOS(complementary metal oxide semiconductor) 소자를 기반으로 한 연산 방식의 경우 데이터 를 처리하는 부분과 저장하는 부분이 나누어져 있어, 데이터 버스를 이용하여 데이터 이용이 필수적이고, 특히, 빅데이터를 처리해야 하는 경우에는 데이터 병목 현상이 나타나고 속도의 한계 등으로 인하여 실시간 처리가 어 렵고, 또한, 전력이 많이 사용된다는 문제가 있다. 이러한 한계를 줄이기 위하여 하드웨어적으로 신경망을 모사하는 뉴로모픽 시스템 또는 칩 또는 회로에 대한 연 구가 활발하게 진행되고 있다. 뉴로모픽 회로는 인공지능 연산을 수행하는 반도체 소자로, 시냅스와 뉴런의 네 트워크로 이루어진 인간의 두뇌를 직접적으로 모방한 반도체 소자이다. 여기서 시냅스는 뉴런과 뉴런의 사이에 존재하여 이전 뉴런의 정보를 다음 뉴런으로 전달하는 도구이며, 정보 전달의 효율성을 최대한 키우기 위해 끊 임없이 소멸, 생성되고, 커지거나 작아지는 변화를 겪는다. 인공지능에서는 이러한 이전 뉴런의 정보에 가중치 를 곱하여 다음 뉴런으로 전달함으로써 시냅스를 표현하고 있다. 차세대 3단자 시냅스 소자에 대한 연구가 다수 있는데, Electrolyte-Gate를 이용한 시냅스 소자의 경우 게이트 (gate) 전압을 인가함에 따라 액티브 이온을 채널에 주입하는 방식으로 채널 컨덕턴스를 변화시키고, 이를 이용 하여 드레인 전류를 조절하는 메커니즘을 제안하고 있는데, 이 방식에서 이용되는 액티브 이온은 CMOS 공정 호환성 및 오염 등의 문제를 야기시켜 기존 회로 기반의 CMOS에 집적시키는 데 한계가 있다. 또 다른 연구로 수직 방향의 채널을 이용한 이온-겔 타입 3단자 시냅스 소자의 경우 일반적으로 채널의 직접적 인 컨덕턴스 변화를 일으키기 때문에 내구성에 문제가 있어 반복적인 쓰기 및 지우기 동작을 통해 시냅스의 가 중치 조절을 하는 뉴로모픽 회로에 사용하기에는 한계가 있다. 또한, 차세대 3단자 시냅스 소자 중 하나인 강유전체 특성을 이용한 시냅스 소자의 경우 분극을 설정하기 위하 여 PbZrTiO3를 사용하는 데, 이는 일정 수준보다 낮은 두께에서는 분극을 유지하기 어려워 크기가 커지는 문제 점이 있고, 미세 공정에 맞추어 용량을 크게 하는데 어려움이 있다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시에서는 상술한 종래 구조의 문제점들을 해소하기 위하여 복합적인 형태의 새로운 소자 구조를 가지는 3 단자 아날로그 시냅스 소자 구조를 제공하고자 한다. 또한, 본 개시에서는 기존의 CMOS 공정을 크게 변경시키지 않고 제작할 수 있는 새로운 구조의 3단자 아날로그 시냅스 소자 구조를 제공하고자 한다. 또한, 본 개시에서는 새롭게 제안한 3단자 아날로그 시냅스 소자 구조를 사용하여 더 적은 전력을 사용하면서 빠른 속도로 기계 학습을 처리할 수 뉴로모픽 회로를 제공하고자 한다. 본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 다양한 실시 예에 따른 시냅스(Synapse) 소자는 게이트 단자, 상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자, 상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체 층, 상기 게이트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼 층 및 상기 게이트 단자와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함할 수 있다. 본 개시의 다양한 실시 예에 따른 인공신경망의 적어도 일부를 하드웨어로 구성하는 뉴로모픽(NEUROMORPHIC) 회 로는 복수의 제1층 노드와 복수의 제2층 노드 사이에서 행렬 형태로 배치되는 복수의 시냅스 소자를 포함하고, 상기 복수의 제1층 노드 중 하나인 제1 노드의 출력 전압은 동일 행에 위치하는 시냅스 소자들로 인가되고, 동 일 열에 위치하는 시냅스 소자들의 출력은 하나의 도선에 연결되어 상기 복수의 제2층 노드 중 하나인 제2 노드 의 입력으로 연결되고, 상기 시냅스 소자는 게이트 단자, 상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자, 상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층, 상기 게이 트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층 및 상기 게 이트 단자와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함할 수 있다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시 예들에 따른 시냅스 소자는 인공지능을 구현하는데 있어 기존의 폰 노이만 구조가 갖는 문제점 을 해결할 수 있고, 기존 컴퓨터 칩의 패러다임을 대체하여 새로운 구조와 원리로 작동하는 뉴로모픽 회로, 칩 또는 시스템을 구현할 수 있는 원천 기술을 제공할 수 있다. 본 개시의 실시 예들에 따른 시냅스 소자는 낮은 소비전력, 높은 에너지 효율, 그리고 연산/학습/기억 동작을 동시에 구현 가능한 뉴로모픽 회로, 칩 또는 시스템 구현 및 안정성을 향상시킬 수 있고, 인간 두뇌의 거동을 모사하는 지능형 시스템을 발전시키고 인공지능의 완성도를 크게 향상시킬 수 있다. 본 개시의 실시 예들에 따른 시냅스 소자의 구조는 원천 기술에 해당하여 이를 기반으로 향후 지능형 반도체 관 련 분야의 기술을 선도할 수 있으며, 차세대 뉴로모픽 칩 또는 시스템 기술 구현을 앞당김으로써 국내의 반도체 기술 및 전자 소자 기술이 세계를 선도하는데 이바지할 수 있을 것이다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시물의 이점 및 특징, 그리고 그것들을 달성하는 장치 및 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시물은 이하에서 개시되는 실시 예들에 한정되는 것 이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 개시물의 개시가 완전하도록 하며,"}
{"patent_id": "10-2021-0079615", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 개시물이 속하는 기술분야에서 통상의 지식을 가진 자에게 개시물의 범주를 완전하게 알려주기 위해 제공되 는 것이며, 본 개시물은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 하나의 구성 요소가 다른 구성 요소와 \"연결된(connected to)\" 또는 \"커플링된(coupled to)\" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함 한다. 반면, 하나의 구성 요소가 다른 구성 요소와 \"직접 연결된(directly connected to)\" 또는 \"직접 커플링된 (directly coupled to)\"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. \"및/또는\" 은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 개시물을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함한다 (comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다 른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 비록 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하 는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 개시물의 기술적 사상 내에서 제2 구성 요소 일 수도 있음은 물론이다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 개시물이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또 는 과도하게 해석되지 않는다. 본 실시 예에서 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성 요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈' 은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성 요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들,드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수 들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다. 도 1은 완전 연결된 인공신경망의 개념을 도시한 도면이다. 도 1을 참조하면 완전 연결된 인공신경망은 생체 신경망을 모사하여 뉴런에 해당할 수 있는 제1층의 모든 노드 (x1, x2, x3)의 값들이 가중치(W1,1 내지 W3,3)와 곱해지고, 바이아스(b1, b2, b3)와 함께 더해진 값이 제2층의 노드(y1, y2, y3)로 입력된다. 제2층의 노드(y1, y2, y3)는 입력되는 값이 특정 조건을 만족하면 활성화될 수 있는데, 이때 활성화 함수가 사 용될 수 있다. 즉, 뉴런이 일정 크기 이상의 자극이 오면 활성화되는 것을 모사하여, 제2층의 노드(y1, y2, y 3)도 활성화 함수를 두어 입력되는 값이 특정 조건을 만족하는 경우에만 활성화되도록 할 수 있다. 즉, 그 노드 의 값이 0보다 큰 값을 가질 수 있다. 여기서 가중치(W1,1 내지 W3,3)는 뉴런과 뉴런의 사이에 존재하여 이전 뉴런의 정보를 다음 뉴런으로 전달하는 도 구이며, 정보 전달의 효율성을 최대한 키우기 위해 끊임없이 소멸, 생성되고, 커지거나 작아지는 변화를 겪는 시냅스를 모사한다고 할 수 있다. 그리고 이러한 가중치(W1,1 내지 W3,3)는 학습을 통해 최적의 결과를 획득하도 록 계속 변화될 수 있다. 도 1의 제2층의 노드가 가지는 값은 행렬 계산을 통하여 결정될 수 있다. 종래의 방식은 인공지능 알고리즘이 개입되어 메모리에 저장되어 있는 각 노드의 값과 가중치 값을 읽어와서 행렬 계산을 통해 값을 결정하고 이후 활성화 함수를 거쳐 제2층의 노드 값을 계산하는 것이었다. 이러한 경우 데이터 병목 현상, 속도의 한계 등으로 인하여 실시간 처리가 어렵고 전력이 많이 사용된다는 문제가 있었다. 이러한 한계를 줄이기 위하여 하드웨어적으로 신경망을 모사하는 뉴로모픽 시스템 또는 칩 또는 회로가 제안되 었다. 도 2는 완전 연결된 인공신경망을 하드웨어적으로 구현한 뉴로모픽 회로의 예를 도시한 도면이다. 도 2를 참조하면, 제1층 노드(x1, x2, x3)의 출력은 각 노드와 노드 사이에 존재하는 시냅스 소자로 입력 되고, 시냅스 소자는 입력된 값에 각 시냅스 소자가 가지고 있는 가중치(W1,1 내지 W3,3)를 곱하여 출 력할 수 있다. 이때 하나의 제2층 노드로 가는 출력들은 하나의 도선에 연결되어 하드웨어적으로 더해질 수 있 다. 예를 들면, 각 시냅스 소자는 입력된 값과 가중치가 곱해진 값에 대응하는 전류값을 출력할 수 있고, 동일한 도선에 연결되어 있는 복수의 시냅스 소자에서 출력되는 전류값은 합해져 제2층 노드(y1, y2, y3) 로 입력될 수 있다. 제2층 노드(y1, y2, y3)의 전단에는 바이아스(b1, b2, b3)를 더하기 위한 회로 및 활성화 함수 회로가 구비되어 있을 수 있다. 도 2에 도시된 것과 같은 뉴로모픽 회로에서 중요한 소자가 시냅스 소자이다. 시냅스 소자는 상술한 종래의 폰 노이만 구조의 문제를 해소하기 위하여 아날로그 값인 가중치를 저장하고 있어야 하며, 또한 입력값 을 가중치에 비례하여 출력할 수 있는 기능을 수행하여야 한다. 상술한 기능을 수행하기 위하여 본 개시에서는 다음의 시냅스 소자 구조를 제안한다. 도 3는 본 개시에서 제안하는 시냅스 소자의 구조를 도시한 도면이다. 도 3을 참조하면 본 개시에서 제안하는 시냅스 소자는 종래의 MESFET(metal-semiconductor field effect transistor) 또는 JFET(junction gate field effect transistor) 구조와 유사할 수 있다. 도 3을 참조하면, 본 개시에서 제안하는 시냅스 소자는 소스 단자, 드레인 단자 및 게이트 단자 , 그리고 소스 단자와 드레인 단자 사이에 전류를 흐르도록 하는 채널이 형성될 수 있는 반도체 층, 게이트 단자 와 반도체층 사이에 구비되는 절연층과 전하를 포획하여 가두어 둘 수 있 도록 설계된 머티리얼층을 포함할 수 있다. 머티리얼층은 하단의 반도체층과 접합되면서 장벽을 형성할 수 있는 물질로 구성될 수 있으며, 해당 물질은 하단의 반도체층의 물질보다 전자 친화도가 큰 물질일 수 있다. 전자 친화도는 원자나 분자가 전자하나를 얻어 에너지 준위가 낮아지면서 방출하는 에너지를 말하는 것으로, 전자 친화도가 클수록 그 물질은 전 자를 얻기가 더 용이한 것으로 볼 수 있다. 예를 들면, 머티리얼층은 반도체 물질 또는 금속 물질로 구성 될 수 있다. 절연층은 머티리얼층보다 전자 친화도가 작은 물질을 사용하여 전하를 머티리얼층에 가둬 놓을 수 있도록 할 수 있다. 예들 들면, 절연층에는 밴드갭이 1eV 이상인 물질이 사용될 수 있다. 일 실시 예에 따라 이산화규소(silicon dioxide, SiO2), 질화규소(silicon nitride, Si3N4)와 같은 물질이 사용될 수 있다. 여기서 밴드갭은 하나의 전자가 결합된 상태로부터 벗어나는데 필요한 최소량의 에너지를 나타내고, 1eV는 1.60217646 Х 10-19 J의 에너지를 나타낸다. 도 3에 도시된 구조는 차지 트랩(charge trap) 방식과 접합 베리어(junction barrier) 방식의 장점이 합쳐진 특 성을 나타낼 수 있다. 즉, 쇼트키 접합 또는 PN 접합의 접합 베리어 방식을 사용한 소자인 MESFET 또는 JFET의 경우 메모리 특성이 없기 때문에 시냅스 소자로 사용될 수 없으나, 여기에 차지 트랩 역할을 할 수 있는 구조로 개선하여 메모리의 역할을 할 수 있도록 함으로써 시냅스 소자로 기능할 수 있도록 하였다. 도 4는 본 개시에서 제안하는 시냅스 소자의 차지 트랩 특성과 접합 베리어 특성을 설명하기 위한 도면이 다. 도 4에서 선은 각 위치에서의 전자의 에너지 레벨을 나타낸 것일 수 있다. 도 4를 참조하면, 머티리얼층과 반도체층은 MESFET나 JFET로 동작할 수 있다. 머티리얼층에 사 용된 물질이 금속 계열인 경우에는 MESFET로 동작하고, 머티리얼층에 사용된 물질이 반도체 계열인 경우에 는 JFET로 동작할 수 있다. 이에 따라, 게이트 단자와 소스 단자와 사이에 걸리는 전압에 의하여 반 도체층에 있는 전자를 머티리얼층으로 가져오거나 반대로 머티리얼층에 있는 전자를 반도체층 으로 전달할 수 있다. 이에 따라 반도체층에 생기는 공핍영역의 두께가 가변될 수 있다. 게이트 단자, 절연층 및 머티리얼층에 의해 차지트랩 기능이 구현될 수 있다. 일 실시 예에 따 라, 소스 단자를 0V에 연결하고, 게이트 단자에 (+) 전압을 걸어주면, 전자가 게이트 단자 쪽으 로 이동하고자 하기 때문에 반도체층에 있는 전자가 접합 베리어를 넘어서 머티리얼층으로 이동 하게 된다. 한편 머티리얼층에 있는 전자는 절연층에 의해 막히게 되어 게이트 단자로 이동하지 못하고 그대로 머티리얼층에 머물게 된다. 즉, 머티리얼층은 전하를 모아두는 기능을 수행할 수 있다. 반대로 소스 단자를 0V에 연결하고, 게이트 단자에 (-) 전압을 걸어주면, 전자가 게이트 단자 에서 멀어지는 곳으로 이동하고자 하기 때문에 머티리얼층에 있는 전자가 접합 베리어를 넘어서 반도체층으로 이동하게 된다. 이처럼 본 개시에서 제안하는 시냅스 소자는 기존의 플래시 메모리에 사용되는 절연층의 터널링 현상 을 이용하여 전자를 받는 것이 아니라 반도체층의 전자를 받거나 주는 것이기 때문에 더욱 빠른 스위칭 속 도와, 절연층이 파괴되지 않기 때문에 우수한 내구성을 가질 수 있어 고성능 소자로서 역할이 가능할 수 있다. 또한, 본 개시에서 제안하는 시냅스 구조는 머티리얼층과 반도체층이 접합되는 계면에서는 베리어 장 벽이 있고, 공핍영역이 생성되기 때문에, 전류가 흐르지 않고, 반도체층의 계면에서 벗어난 공핍영역이 아 닌 부분을 통해 전류가 흐르기 때문에 계면에서의 전하 트랩에 의한 영향 및 노이즈를 감소시킬 수 있어 고신뢰 성 제어가 가능할 수 있다. 본 개시에서 제안하는 시냅스 소자는 차지 트랩 기능과 MESFET/JFET 기능이 결합하여, 게이트 단자에 인가되는 전압에 따라 머티리얼층에 포획하여 가두어 두는 전하의 양을 조절할 수 있고, 이러한 전하의 양 에 비례하여 반도체층에 생성되는 공핍영역의 크기가 결정될 수 있다. 그리고 반도체층에 생성되는 공핍영역의 크기에 따라 드레인 단자와 소스 단자 사이에 흐르는 전류의 크기가 조절될 수 있다. 도 5는 머티리얼층에 포획된 전하의 양에 따라 드레인 단자와 소스 단자 사이에 흐르는 전류의 양의 변화 를 개념적으로 설명한 도면이다. 도 5를 참조하면, (a)에 도시된 바와 같이 반도체층의 전하가 머티리얼층으로 이동하여 더 많이 포획 되면 반도체층에 더 넓은 공핍영역이 생성되고, 소스 단자와 드레인 단자 사이의 전류는 공핍영역 아래의 좁은 영역을 통해서만 흐를 수 있어 흐르는 전류의 양이 작을 수 있다. 반면에 (b)에 도 시된 바와 같이 머티리얼층에 포획된 전하의 양이 작으면 반도체층에 좁은 공핍영역이 생성되고, 따라서, 소스 단자와 드레인 단자 사이에 흐르는 전류의 양이 커질 수 있다.다양한 실시 예에 따르면, 시냅스(Synapse) 소자는 게이트 단자, 상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자, 상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층, 상기 게이트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층 및 상기 게이트 단자와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함할 수 있다. 다양한 실시 예에 따르면, 상기 머티리얼층의 물질은 상기 반도체층의 물질보다 전자 친화도(electron affinity)가 더 큰 물질로 구성될 수 있다. 다양한 실시 예에 따르면, 상기 머티리얼층은 반도체 물질 또는 금속 물질로 구성될 수 있다. 다양한 실시 예에 따르면, 상기 절연층의 물질은 상기 머티리얼층의 물질보다 전자 친화도가 더 작은 물질로 구 성될 수 있다. 다양한 실시 예에 따르면, 상기 절연층은 밴드갭이 1eV 이상의 물질로 구성될 수 있다. 다양한 실시 예에 따르면, 상기 머티리얼층은 상기 게이트 단자에 인가되는 전압에 기초하여 상기 반도체층의 전하를 포획하거나, 상기 반도체층으로 전하를 방출할 수 있다. 다양한 실시 예에 따르면, 상기 반도체층에 형성되는 상기 채널의 크기는 상기 머티리얼층에 포획되는 전하의 양에 기초하여 결정될 수 있다. 다양한 실시 예에 따르면, 상기 머티리얼층에 포획되는 전하의 양에 비례하여 상기 반도체층에 형성되는 공핍영 역의 크기가 결정되고, 상기 머티리얼층에 포획되는 전하의 양에 반비례하여 상기 드레인 단자와 상기 소스 단 자 사이에 흐를 수 있는 전류의 크기가 결정될 수 있다. 다양한 실시 예에 따르면, 인공신경망의 적어도 일부를 하드웨어로 구성하는 뉴로모픽(NEUROMORPHIC) 회로는 복 수의 제1층 노드와 복수의 제2층 노드 사이에서 행렬 형태로 배치되는 복수의 시냅스 소자를 포함하고, 상기 복 수의 제1층 노드 중 하나인 제1 노드의 출력 전압은 동일 행에 위치하는 시냅스 소자들로 인가되고, 동일 열에 위치하는 시냅스 소자들의 출력은 하나의 도선에 연결되어 상기 복수의 제2층 노드 중 하나인 제2 노드의 입력 으로 연결되고, 상기 시냅스 소자는 게이트 단자, 상기 게이트 단자의 양쪽으로 구비되는 소스 단자 및 드레인 단자, 상기 소스 단자와 상기 드레인 단자 간의 전류 흐름을 위한 채널이 형성되는 반도체층, 상기 게이트 단자 아래에서 상기 반도체층과 접촉하도록 구비되면서, 전하를 포획 또는 방출하는 머티리얼층 및 상기 게이트 단자 와 상기 머티리얼층 사이의 전하 이동을 억제하는 절연층을 포함할 수 있다. 다양한 실시 예에 따르면, 상기 제1 노드의 출력 전압은 동일 행에 위치하는 시냅스 소자들의 소스 단자와 드레 인 단자 사이에 인가될 수 있다. 다양한 실시 예에 따르면, 상기 시냅스 소자는 상기 머티리얼층에 포획되는 전하의 양을 가중치에 대응하는 값 으로써 저장할 수 있다. 다양한 실시 예에 따르면, 상기 시냅스 소자는 상기 게이트 단자에 인가되는 전압에 기초하여 상기 머리티얼층 에 포획되는 전하의 양을 결정할 수 있다. 다양한 실시 예에 따르면, 상기 시냅스 소자의 상기 반도체층에 형성되는 상기 채널의 크기는 상기 머티리얼층 에 포획되는 전하의 양에 기초하여 결정될 수 있다. 본 개시에서 제안하는 시냅스 소자의 구조는 게이트 단자로 인가하는 전압을 이용하여 머티리얼층에 포획되는 전하의 양을 아날로그적으로 조절함으로써 인공지능 신경망의 가중치에 대응하는 값을 저장하고 있을 수 있다. 이때, 시냅스 소자의 값을 읽는 방법은 게이트 전압을 인가하지 않고 소스와 드레인 사이의 전류 값을 검 출하는 것일 수 있다. 종래의 낸드 플래시 메모리의 경우에는 게이트에 특정 읽기(read) 전압을 인가하고, 셀의 문턱 전압보다 크거나 낮은 상태에 따라 전류의 온(ON)/오프(OFF)를 판별하는 과정을 반복하여 현재의 상태를 찾아가 읽어내는 과정을 거쳐 시간도 많이 걸리고 복잡하나, 본 개시에서 제안하는 시냅스 구조는 반복적인 수 행없이 한 클럭으로 값을 읽을 수 있어 속도면에서도 우수한 특성을 가질 수 있다. 또한, 도 2에서 도시된 바와 같은 뉴로모픽 회로에 있어서 본 개시에서 제안하는 시냅스 소자가 입력 노드 들과 출력 노드들 사이에 위치할 수 있으며, 동일한 제2층 노드로 신호를 전송하는 시냅스 소자들의 드레 인 단자를 서로 연결하면, 물리적으로 각 시냅스 소자에서 출력하는 전류가 아날로그적으로 더해져해당 노드의 입력으로 동작하도록 함으로써 종래의 복잡한 행렬 계산을 하드웨어적으로 용이하게 수행할 수 있 도록 하여 전력 소모를 크게 줄일 수 있다. 본 개시에서 제안하는 시냅스 소자는 현재 사용되는 MESFET 또는 JFET 제조 공정에서 머티리얼층을 추가하는 공정만 부가하면 제조가 가능하기 때문에 현재 사용되는 CMOS(complementary metal oxide semiconductor) 제조 공정과 호환성이 좋아, 동일한 장비, 동일한 방식을 적용하여 제조할 수 있다. 상술한 바와 같이 본 개시에서 제안하는 시냅스 소자는 뉴런과 시냅스로 이루어진 인간의 두뇌를 모사한 신경망 처리장치를 위한 아날로그 시냅스 소자로 기능할 수 있다. 특히 본 개시에서 제안하는 시냅스 소자(10 0)의 게이트 단자에 인가되는 전압 펄스에 따라 게이트 혹은 접합 베리어를 넘어 주입/제거되는 전하 의 양에 따라서 데이터를 시냅스 소자에 아날로그 적으로 저장할 수 있으며, 드레인과 소스 전압 펄스 인 가를 통해 각 시냅스 소자에 저장된 데이터를 출력할 수 있다. 본 개시에서 제안하는 시냅스 소자를 도 2에 도시된 바와 같이 특정 배열 형태로 구성한다면 각 행 혹은 열에 인가되는 전압에 따라 전류가 하나의 열에 합쳐져 나오는 것을 활용하여 인공신경망 기반 기계학습 및 기 타 연산장치에 필수적인 백터 행렬 연산 및 가중치 갱신을 구현할 수 있다. 본 개시에서 제안하는 시냅스 소자를 도 2에 도시된 바와 같이 배열 형태로 구성한 경우 기존의 CMOS 기반 신경망 처리장치에 비하여 전력을 적게 소모하기 때문에 저전력, 고성능의 정보처리를 필요로 하는 엣지(edge) 장치에서의 기계 학습 등의 신경망 기반 연산에도 충분히 활용될 수 있다. 또한, 본 개시에서 제안하는 시냅스 소자는 저전력 및 높은 연산속도 외에도 데이터의 저장을 하나의 시냅 스 소자에서 진행하므로 고집적할 수 있고, 기존의 CMOS 기반 공정으로 대량 생산 공정을 진행할 수 있어 신경망 학습을 위한 클라우드 서버 구성에도 활용 가능할 수 있다. 본 개시는 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2021-0079615", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 완전 연결된 인공신경망의 개념을 도시한 도면이다. 도 2는 도 2는 완전 연결된 인공신경망을 하드웨어적으로 구현한 뉴로모픽 회로의 예를 도시한 도면이다. 도 3는 본 개시에서 제안하는 시냅스 소자의 구조를 도시한 도면이다. 도 4는 본 개시에서 제안하는 시냅스 소자의 차지 트랩 특성과 접합 베리어(barrier) 특성을 설명하기 위 한 도면이다. 도 5는 머티리얼층에 포획된 전하의 양에 따라 드레인 단자와 소스 단자 사이에 흐르는 전류의 양의 변화 를 개념적으로 설명한 도면이다."}
