import{o as r,c as l,k as n,e as t,q as s,s as c,B as o}from"./modules/vue-C12uiUEh.js";import{I as m}from"./slidev/default-UKRZ-uNq.js";import{u as p,f as u}from"./slidev/context-C5LVK5Bc.js";import"./index-B-ruHvaq.js";import"./modules/shiki-BBIst5IO.js";const d="/internet/images/logic-lab/logic-gates/combinatorial2-xor.png",B={__name:"logic-gates.md__slidev_440",setup(g){const{$slidev:_,$nav:f,$clicksContext:i,$clicks:h,$page:b,$renderContext:v,$frontmatter:a}=p();return i.setup(),(k,e)=>(r(),l(m,s(c(o(u)(o(a),439))),{default:n(()=>e[0]||(e[0]=[t("h2",null,[t("a",{href:"http://tinyurl.com/ytfazyv9",target:"_blank"},"Combined logic")],-1),t("p",null,[t("img",{src:d,alt:"Combinatorial XOR second version"})],-1),t("p",null,"Questo diagramma ha meno complessità rispetto al primo. La riduzione del numero di porte per ottenere lo stesso risultato logico è uno degli obiettivi principali della progettazione logica digitale. Per i dispositivi elettronici, ciò consente di utilizzare più porte nello spazio limitato di un circuito integrato.",-1),t("h2",null,"END",-1),t("ul",null,[t("li",null,[t("a",{href:"http://tinyurl.com/2x65qywa",target:"_blank"},"Somma bit in Esadecimale")]),t("li",null,[t("a",{href:"http://tinyurl.com/yroohrrv",target:"_blank"},"Contatore Esadecimale & Binario")])],-1)])),_:1},16))}};export{B as default};
