

================================================================
== Vivado HLS Report for 'matrixmul'
================================================================
* Date:           Tue Oct 18 19:56:23 2022

* Version:        2020.1 (Build 2897737 on Wed May 27 20:21:37 MDT 2020)
* Project:        Brutal_matrix_multiplication
* Solution:       solution5_sol3_with_RESHAPE
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 8.742 ns |   1.25 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     1030|     1030| 10.300 us | 10.300 us |  1030|  1030|   none  |
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |           |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |- row_col  |     1028|     1028|         6|          1|          1|  1024|    yes   |
        +-----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|     96|       0|   1804|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|     75|    -|
|Register         |        0|      -|    3757|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     96|    3757|   1975|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     43|       3|      3|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |mul_ln17_10_fu_976_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_11_fu_980_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_12_fu_984_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_13_fu_988_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_14_fu_992_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_15_fu_996_p2    |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_16_fu_1000_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_17_fu_1004_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_18_fu_1008_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_19_fu_1012_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_1_fu_940_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_20_fu_1016_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_21_fu_1020_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_22_fu_1024_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_23_fu_1028_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_24_fu_1032_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_25_fu_1036_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_26_fu_1040_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_27_fu_1044_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_28_fu_1048_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_29_fu_1052_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_2_fu_944_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_30_fu_1056_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_31_fu_1060_p2   |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_3_fu_948_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_4_fu_952_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_5_fu_956_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_6_fu_960_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_7_fu_964_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_8_fu_968_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_9_fu_972_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln17_fu_936_p2       |     *    |      3|  0|  20|          32|          32|
    |AB_d0                    |     +    |      0|  0|  32|          32|          32|
    |add_ln11_fu_258_p2       |     +    |      0|  0|  13|          11|           1|
    |add_ln17_10_fu_1100_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_11_fu_1104_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_12_fu_1108_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_13_fu_1167_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_14_fu_1171_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_15_fu_1114_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_16_fu_1118_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_17_fu_1122_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_18_fu_1128_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_19_fu_1132_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_1_fu_1068_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_20_fu_1177_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_21_fu_1181_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_22_fu_1136_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_23_fu_1140_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_24_fu_1144_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_25_fu_1150_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_26_fu_1154_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln17_27_fu_1186_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_28_fu_1190_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_29_fu_1220_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln17_2_fu_1072_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_3_fu_1078_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln17_4_fu_1082_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln17_5_fu_1158_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_6_fu_1162_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_7_fu_1086_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln17_8_fu_1090_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_9_fu_1094_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln17_fu_1064_p2      |     +    |      0|  0|  39|          32|          32|
    |add_ln19_fu_1209_p2      |     +    |      0|  0|  12|          12|          12|
    |i_fu_264_p2              |     +    |      0|  0|  15|           1|           6|
    |j_fu_302_p2              |     +    |      0|  0|  15|           1|           6|
    |icmp_ln11_fu_252_p2      |   icmp   |      0|  0|  13|          11|          12|
    |icmp_ln12_fu_270_p2      |   icmp   |      0|  0|  11|           6|           7|
    |select_ln17_1_fu_284_p3  |  select  |      0|  0|   6|           1|           6|
    |select_ln17_fu_276_p3    |  select  |      0|  0|   6|           1|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |    xor   |      0|  0|   2|           2|           1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |     96|  0|1804|        2063|        2070|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------+----+-----------+-----+-----------+
    |             Name             | LUT| Input Size| Bits| Total Bits|
    +------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                     |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter1       |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter5       |   9|          2|    1|          2|
    |ap_phi_mux_i_0_phi_fu_234_p4  |   9|          2|    6|         12|
    |i_0_reg_230                   |   9|          2|    6|         12|
    |indvar_flatten_reg_219        |   9|          2|   11|         22|
    |j_0_reg_241                   |   9|          2|    6|         12|
    +------------------------------+----+-----------+-----+-----------+
    |Total                         |  75|         16|   32|         66|
    +------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |add_ln17_12_reg_1765     |  32|   0|   32|          0|
    |add_ln17_14_reg_1800     |  32|   0|   32|          0|
    |add_ln17_17_reg_1770     |  32|   0|   32|          0|
    |add_ln17_18_reg_1775     |  32|   0|   32|          0|
    |add_ln17_19_reg_1780     |  32|   0|   32|          0|
    |add_ln17_21_reg_1805     |  32|   0|   32|          0|
    |add_ln17_24_reg_1785     |  32|   0|   32|          0|
    |add_ln17_25_reg_1790     |  32|   0|   32|          0|
    |add_ln17_26_reg_1795     |  32|   0|   32|          0|
    |add_ln17_28_reg_1810     |  32|   0|   32|          0|
    |add_ln17_2_reg_1745      |  32|   0|   32|          0|
    |add_ln17_3_reg_1750      |  32|   0|   32|          0|
    |add_ln17_4_reg_1755      |  32|   0|   32|          0|
    |add_ln17_9_reg_1760      |  32|   0|   32|          0|
    |ap_CS_fsm                |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5  |   1|   0|    1|          0|
    |i_0_reg_230              |   6|   0|    6|          0|
    |icmp_ln11_reg_1230       |   1|   0|    1|          0|
    |indvar_flatten_reg_219   |  11|   0|   11|          0|
    |j_0_reg_241              |   6|   0|    6|          0|
    |mul_ln17_10_reg_1635     |  32|   0|   32|          0|
    |mul_ln17_11_reg_1640     |  32|   0|   32|          0|
    |mul_ln17_12_reg_1645     |  32|   0|   32|          0|
    |mul_ln17_13_reg_1650     |  32|   0|   32|          0|
    |mul_ln17_14_reg_1655     |  32|   0|   32|          0|
    |mul_ln17_15_reg_1660     |  32|   0|   32|          0|
    |mul_ln17_16_reg_1665     |  32|   0|   32|          0|
    |mul_ln17_17_reg_1670     |  32|   0|   32|          0|
    |mul_ln17_18_reg_1675     |  32|   0|   32|          0|
    |mul_ln17_19_reg_1680     |  32|   0|   32|          0|
    |mul_ln17_1_reg_1590      |  32|   0|   32|          0|
    |mul_ln17_20_reg_1685     |  32|   0|   32|          0|
    |mul_ln17_21_reg_1690     |  32|   0|   32|          0|
    |mul_ln17_22_reg_1695     |  32|   0|   32|          0|
    |mul_ln17_23_reg_1700     |  32|   0|   32|          0|
    |mul_ln17_24_reg_1705     |  32|   0|   32|          0|
    |mul_ln17_25_reg_1710     |  32|   0|   32|          0|
    |mul_ln17_26_reg_1715     |  32|   0|   32|          0|
    |mul_ln17_27_reg_1720     |  32|   0|   32|          0|
    |mul_ln17_28_reg_1725     |  32|   0|   32|          0|
    |mul_ln17_29_reg_1730     |  32|   0|   32|          0|
    |mul_ln17_2_reg_1595      |  32|   0|   32|          0|
    |mul_ln17_30_reg_1735     |  32|   0|   32|          0|
    |mul_ln17_31_reg_1740     |  32|   0|   32|          0|
    |mul_ln17_3_reg_1600      |  32|   0|   32|          0|
    |mul_ln17_4_reg_1605      |  32|   0|   32|          0|
    |mul_ln17_5_reg_1610      |  32|   0|   32|          0|
    |mul_ln17_6_reg_1615      |  32|   0|   32|          0|
    |mul_ln17_7_reg_1620      |  32|   0|   32|          0|
    |mul_ln17_8_reg_1625      |  32|   0|   32|          0|
    |mul_ln17_9_reg_1630      |  32|   0|   32|          0|
    |mul_ln17_reg_1585        |  32|   0|   32|          0|
    |select_ln17_1_reg_1244   |   6|   0|    6|          0|
    |select_ln17_reg_1239     |   6|   0|    6|          0|
    |tmp_10_reg_1320          |  32|   0|   32|          0|
    |tmp_11_reg_1325          |  32|   0|   32|          0|
    |tmp_12_reg_1330          |  32|   0|   32|          0|
    |tmp_13_reg_1335          |  32|   0|   32|          0|
    |tmp_14_reg_1340          |  32|   0|   32|          0|
    |tmp_15_reg_1345          |  32|   0|   32|          0|
    |tmp_16_reg_1350          |  32|   0|   32|          0|
    |tmp_17_reg_1355          |  32|   0|   32|          0|
    |tmp_18_reg_1360          |  32|   0|   32|          0|
    |tmp_19_reg_1365          |  32|   0|   32|          0|
    |tmp_20_reg_1370          |  32|   0|   32|          0|
    |tmp_21_reg_1375          |  32|   0|   32|          0|
    |tmp_22_reg_1380          |  32|   0|   32|          0|
    |tmp_23_reg_1385          |  32|   0|   32|          0|
    |tmp_24_reg_1390          |  32|   0|   32|          0|
    |tmp_25_reg_1395          |  32|   0|   32|          0|
    |tmp_26_reg_1400          |  32|   0|   32|          0|
    |tmp_27_reg_1405          |  32|   0|   32|          0|
    |tmp_28_reg_1410          |  32|   0|   32|          0|
    |tmp_29_reg_1415          |  32|   0|   32|          0|
    |tmp_2_reg_1310           |  32|   0|   32|          0|
    |tmp_30_reg_1420          |  32|   0|   32|          0|
    |tmp_31_reg_1425          |  32|   0|   32|          0|
    |tmp_32_reg_1430          |  32|   0|   32|          0|
    |tmp_33_reg_1435          |  32|   0|   32|          0|
    |tmp_34_reg_1440          |  32|   0|   32|          0|
    |tmp_35_reg_1445          |  32|   0|   32|          0|
    |tmp_36_reg_1450          |  32|   0|   32|          0|
    |tmp_37_reg_1455          |  32|   0|   32|          0|
    |tmp_38_reg_1460          |  32|   0|   32|          0|
    |tmp_39_reg_1465          |  32|   0|   32|          0|
    |tmp_3_reg_1315           |  32|   0|   32|          0|
    |tmp_40_reg_1470          |  32|   0|   32|          0|
    |tmp_41_reg_1475          |  32|   0|   32|          0|
    |tmp_42_reg_1480          |  32|   0|   32|          0|
    |tmp_43_reg_1485          |  32|   0|   32|          0|
    |tmp_44_reg_1490          |  32|   0|   32|          0|
    |tmp_45_reg_1495          |  32|   0|   32|          0|
    |tmp_46_reg_1500          |  32|   0|   32|          0|
    |tmp_47_reg_1505          |  32|   0|   32|          0|
    |tmp_48_reg_1510          |  32|   0|   32|          0|
    |tmp_49_reg_1515          |  32|   0|   32|          0|
    |tmp_4_reg_1275           |  32|   0|   32|          0|
    |tmp_50_reg_1520          |  32|   0|   32|          0|
    |tmp_51_reg_1525          |  32|   0|   32|          0|
    |tmp_52_reg_1530          |  32|   0|   32|          0|
    |tmp_53_reg_1535          |  32|   0|   32|          0|
    |tmp_54_reg_1540          |  32|   0|   32|          0|
    |tmp_55_reg_1545          |  32|   0|   32|          0|
    |tmp_56_reg_1550          |  32|   0|   32|          0|
    |tmp_57_reg_1555          |  32|   0|   32|          0|
    |tmp_58_reg_1560          |  32|   0|   32|          0|
    |tmp_59_reg_1565          |  32|   0|   32|          0|
    |tmp_5_reg_1280           |  32|   0|   32|          0|
    |tmp_60_reg_1570          |  32|   0|   32|          0|
    |tmp_61_reg_1575          |  32|   0|   32|          0|
    |tmp_62_reg_1580          |  32|   0|   32|          0|
    |tmp_6_reg_1285           |  32|   0|   32|          0|
    |tmp_7_reg_1290           |  32|   0|   32|          0|
    |tmp_8_reg_1295           |  32|   0|   32|          0|
    |tmp_9_reg_1300           |  32|   0|   32|          0|
    |tmp_s_reg_1305           |  32|   0|   32|          0|
    |trunc_ln17_1_reg_1270    |  32|   0|   32|          0|
    |trunc_ln17_reg_1265      |  32|   0|   32|          0|
    |icmp_ln11_reg_1230       |  64|  32|    1|          0|
    |select_ln17_1_reg_1244   |  64|  32|    6|          0|
    |select_ln17_reg_1239     |  64|  32|    6|          0|
    +-------------------------+----+----+-----+-----------+
    |Total                    |3757|  96| 3578|          0|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+------+------------+--------------+--------------+
|  RTL Ports  | Dir | Bits |  Protocol  | Source Object|    C Type    |
+-------------+-----+------+------------+--------------+--------------+
|ap_clk       |  in |     1| ap_ctrl_hs |   matrixmul  | return value |
|ap_rst       |  in |     1| ap_ctrl_hs |   matrixmul  | return value |
|ap_start     |  in |     1| ap_ctrl_hs |   matrixmul  | return value |
|ap_done      | out |     1| ap_ctrl_hs |   matrixmul  | return value |
|ap_idle      | out |     1| ap_ctrl_hs |   matrixmul  | return value |
|ap_ready     | out |     1| ap_ctrl_hs |   matrixmul  | return value |
|A_address0   | out |     5|  ap_memory |       A      |     array    |
|A_ce0        | out |     1|  ap_memory |       A      |     array    |
|A_q0         |  in |  1024|  ap_memory |       A      |     array    |
|B_address0   | out |     5|  ap_memory |       B      |     array    |
|B_ce0        | out |     1|  ap_memory |       B      |     array    |
|B_q0         |  in |  1024|  ap_memory |       B      |     array    |
|AB_address0  | out |    10|  ap_memory |      AB      |     array    |
|AB_ce0       | out |     1|  ap_memory |      AB      |     array    |
|AB_we0       | out |     1|  ap_memory |      AB      |     array    |
|AB_d0        | out |    32|  ap_memory |      AB      |     array    |
+-------------+-----+------+------------+--------------+--------------+

