# WHU-ComputerOrganizationDesign-lab
## 概述
武汉大学计算机学院 计算机组成原理课程设计攻略 riscv版<br>
从2023 spring 开始，这门课程要求使用Verilog实现三个包括riscv指令集中部分指令的CPU。这三个CPU是单周期CPU，不带冒险检测的流水线CPU和带冒险检测与处理的流水线CPU。<br>
本仓库中的代码为完整的三个CPU的Verilog代码，附带一个教程和说明以方便读者~~*应付*~~通过验收时的提问。~~*（多说几句，这课程设计纯属逆天，上课什么都不说，丢给好多东西自己去写，又浪费时间又浪费精力，还有那个实验报告，按着那个基本框架都能写到1.5万字以上，特别提名某x姓老师）*~~<br>
## 具体的指令集和汇编翻译机器码
这个地方就具体看老师要求实现什么语句，并且看他想怎么编这些语句的机器码了，比如xxb的要求是以下20条汇编，对应的编写机器码的方法也有。**注意：不同老师大概了不一样，比如我知道的fj班就是使用了另一套机器码编写，这个写后面的模块可能要用到**
