/*
 * NOTE: File generated by gen_soc_headers.py
 * from MIMXRT798SGAWAR/signal_configuration.xml
 *
 * Copyright 2024, NXP
 * SPDX-License-Identifier: Apache-2.0
 */

#ifndef _ZEPHYR_DTS_BINDING_MIMXRT798SGAWAR_
#define _ZEPHYR_DTS_BINDING_MIMXRT798SGAWAR_

#define IOPCTL_MUX(port_no, pin_no, mux)		\
	((((port_no) & 0xFF) << 24) |		\
	(((pin_no) & 0xFF) << 16) |		\
	(((mux) & 0xF) << 0))

#define CTIMER0_CAPTURE0_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE1_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE2_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_CAPTURE3_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER0_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE0_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE1_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE2_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_CAPTURE3_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER1_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE0_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE1_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE2_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_CAPTURE3_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER2_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE0_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE1_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE2_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_CAPTURE3_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER3_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER4_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define CTIMER_C_INP9_PIO0_0_0 IOPCTL_MUX(0, 0, 4) /* PIO0_0 */
#define GPIO0_GPIO0_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define LP_FLEXCOMM8_P2_PIO0_0_0 IOPCTL_MUX(0, 0, 1) /* PIO0_0 */
#define PINT0_TRIG0_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG1_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG2_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG3_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG4_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG5_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG6_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define PINT0_TRIG7_PIO0_0_0 IOPCTL_MUX(0, 0, 0) /* PIO0_0 */
#define SAI0_RX_BCLK_PIO0_0_0 IOPCTL_MUX(0, 0, 5) /* PIO0_0 */
#define SAI1_TX_BCLK_PIO0_0_0 IOPCTL_MUX(0, 0, 6) /* PIO0_0 */
#define SCT0_IN0_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_OUT0_PIO0_0_0 IOPCTL_MUX(0, 0, 3) /* PIO0_0 */
#define SCT0_TRIG0_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG1_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG2_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG3_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG4_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG5_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define SCT0_TRIG6_PIO0_0_0 IOPCTL_MUX(0, 0, 2) /* PIO0_0 */
#define CTIMER0_MATCH0_PIO0_0_1 IOPCTL_MUX(0, 1, 4) /* PIO0_1 */
#define GPIO0_GPIO1_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define LP_FLEXCOMM8_P3_PIO0_0_1 IOPCTL_MUX(0, 1, 1) /* PIO0_1 */
#define PINT0_TRIG0_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG1_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG2_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG3_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG4_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG5_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG6_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define PINT0_TRIG7_PIO0_0_1 IOPCTL_MUX(0, 1, 0) /* PIO0_1 */
#define SAI0_RX_SYNC_PIO0_0_1 IOPCTL_MUX(0, 1, 5) /* PIO0_1 */
#define SAI1_RX_DATA0_PIO0_0_1 IOPCTL_MUX(0, 1, 6) /* PIO0_1 */
#define SCT0_IN1_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_OUT1_PIO0_0_1 IOPCTL_MUX(0, 1, 3) /* PIO0_1 */
#define SCT0_TRIG0_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG1_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG2_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG3_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG4_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG5_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define SCT0_TRIG6_PIO0_0_1 IOPCTL_MUX(0, 1, 2) /* PIO0_1 */
#define CTIMER0_MATCH1_PIO0_0_2 IOPCTL_MUX(0, 2, 4) /* PIO0_2 */
#define GPIO0_GPIO2_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define LP_FLEXCOMM8_P4_PIO0_0_2 IOPCTL_MUX(0, 2, 1) /* PIO0_2 */
#define LP_FLEXCOMM9_P0_PIO0_0_2 IOPCTL_MUX(0, 2, 7) /* PIO0_2 */
#define PINT0_TRIG0_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG1_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG2_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG3_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG4_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG5_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG6_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define PINT0_TRIG7_PIO0_0_2 IOPCTL_MUX(0, 2, 0) /* PIO0_2 */
#define SAI0_RX_DATA0_PIO0_0_2 IOPCTL_MUX(0, 2, 5) /* PIO0_2 */
#define SCT0_IN2_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_OUT2_PIO0_0_2 IOPCTL_MUX(0, 2, 3) /* PIO0_2 */
#define SCT0_TRIG0_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG1_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG2_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG3_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG4_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG5_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define SCT0_TRIG6_PIO0_0_2 IOPCTL_MUX(0, 2, 2) /* PIO0_2 */
#define CTIMER0_MATCH2_PIO0_0_3 IOPCTL_MUX(0, 3, 4) /* PIO0_3 */
#define GPIO0_GPIO3_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define LP_FLEXCOMM4_P0_PIO0_0_3 IOPCTL_MUX(0, 3, 1) /* PIO0_3 */
#define PINT0_TRIG0_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG1_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG2_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG3_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG4_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG5_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG6_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define PINT0_TRIG7_PIO0_0_3 IOPCTL_MUX(0, 3, 0) /* PIO0_3 */
#define SAI0_TX_BCLK_PIO0_0_3 IOPCTL_MUX(0, 3, 5) /* PIO0_3 */
#define SCT0_IN3_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_OUT3_PIO0_0_3 IOPCTL_MUX(0, 3, 3) /* PIO0_3 */
#define SCT0_TRIG0_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG1_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG2_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG3_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG4_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG5_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define SCT0_TRIG6_PIO0_0_3 IOPCTL_MUX(0, 3, 2) /* PIO0_3 */
#define CTIMER0_MATCH3_PIO0_0_4 IOPCTL_MUX(0, 4, 4) /* PIO0_4 */
#define GPIO0_GPIO4_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define LP_FLEXCOMM4_P1_PIO0_0_4 IOPCTL_MUX(0, 4, 1) /* PIO0_4 */
#define PINT0_TRIG0_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG1_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG2_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG3_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG4_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG5_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG6_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define PINT0_TRIG7_PIO0_0_4 IOPCTL_MUX(0, 4, 0) /* PIO0_4 */
#define SAI0_TX_DATA0_PIO0_0_4 IOPCTL_MUX(0, 4, 5) /* PIO0_4 */
#define SCT0_IN4_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_OUT4_PIO0_0_4 IOPCTL_MUX(0, 4, 3) /* PIO0_4 */
#define SCT0_TRIG0_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG1_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG2_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG3_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG4_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG5_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define SCT0_TRIG6_PIO0_0_4 IOPCTL_MUX(0, 4, 2) /* PIO0_4 */
#define CLKCTL0_MCLK_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define CTIMER2_MATCH0_PIO0_0_5 IOPCTL_MUX(0, 5, 4) /* PIO0_5 */
#define GPIO0_GPIO5_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define LP_FLEXCOMM4_P4_PIO0_0_5 IOPCTL_MUX(0, 5, 1) /* PIO0_5 */
#define LP_FLEXCOMM9_P1_PIO0_0_5 IOPCTL_MUX(0, 5, 7) /* PIO0_5 */
#define PINT0_TRIG0_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG1_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG2_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG3_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG4_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG5_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG6_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define PINT0_TRIG7_PIO0_0_5 IOPCTL_MUX(0, 5, 0) /* PIO0_5 */
#define SAI0_TX_SYNC_PIO0_0_5 IOPCTL_MUX(0, 5, 5) /* PIO0_5 */
#define SCT0_IN5_PIO0_0_5 IOPCTL_MUX(0, 5, 2) /* PIO0_5 */
#define SCT0_OUT5_PIO0_0_5 IOPCTL_MUX(0, 5, 3) /* PIO0_5 */
#define SCT0_TRIG0_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG1_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG2_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG3_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG4_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG5_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define SCT0_TRIG6_PIO0_0_5 IOPCTL_MUX(0, 5, 6) /* PIO0_5 */
#define CTIMER0_CAPTURE0_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE1_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE2_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_CAPTURE3_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER0_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE0_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE1_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE2_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_CAPTURE3_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER1_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE0_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE1_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE2_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_CAPTURE3_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER2_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE0_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE1_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE2_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_CAPTURE3_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER3_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER4_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define CTIMER_C_INP10_PIO0_0_6 IOPCTL_MUX(0, 6, 4) /* PIO0_6 */
#define GPIO0_GPIO6_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define LP_FLEXCOMM4_P2_PIO0_0_6 IOPCTL_MUX(0, 6, 1) /* PIO0_6 */
#define LP_FLEXCOMM8_P0_PIO0_0_6 IOPCTL_MUX(0, 6, 5) /* PIO0_6 */
#define PINT0_TRIG0_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG1_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG2_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG3_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG4_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG5_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG6_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define PINT0_TRIG7_PIO0_0_6 IOPCTL_MUX(0, 6, 0) /* PIO0_6 */
#define SCT0_IN6_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_OUT6_PIO0_0_6 IOPCTL_MUX(0, 6, 3) /* PIO0_6 */
#define SCT0_TRIG0_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG1_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG2_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG3_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG4_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG5_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define SCT0_TRIG6_PIO0_0_6 IOPCTL_MUX(0, 6, 2) /* PIO0_6 */
#define CTIMER0_CAPTURE0_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE1_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE2_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_CAPTURE3_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER0_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE0_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE1_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE2_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_CAPTURE3_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER1_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE0_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE1_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE2_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_CAPTURE3_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER2_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE0_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE1_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE2_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_CAPTURE3_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER3_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER4_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define CTIMER_C_INP11_PIO0_0_7 IOPCTL_MUX(0, 7, 4) /* PIO0_7 */
#define GPIO0_GPIO7_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define LP_FLEXCOMM4_P3_PIO0_0_7 IOPCTL_MUX(0, 7, 1) /* PIO0_7 */
#define LP_FLEXCOMM8_P1_PIO0_0_7 IOPCTL_MUX(0, 7, 5) /* PIO0_7 */
#define PINT0_TRIG0_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG1_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG2_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG3_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG4_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG5_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG6_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define PINT0_TRIG7_PIO0_0_7 IOPCTL_MUX(0, 7, 0) /* PIO0_7 */
#define SCT0_IN7_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_OUT7_PIO0_0_7 IOPCTL_MUX(0, 7, 3) /* PIO0_7 */
#define SCT0_TRIG0_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG1_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG2_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG3_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG4_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG5_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define SCT0_TRIG6_PIO0_0_7 IOPCTL_MUX(0, 7, 2) /* PIO0_7 */
#define CTIMER0_CAPTURE0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE1_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE2_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_CAPTURE3_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER0_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE1_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE2_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_CAPTURE3_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER1_MATCH0_PIO0_0_10 IOPCTL_MUX(0, 10, 4) /* PIO0_10 */
#define CTIMER2_CAPTURE0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE1_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE2_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_CAPTURE3_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER2_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE1_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE2_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_CAPTURE3_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER3_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER4_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define CTIMER_C_INP0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG0_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG1_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG2_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define FLEXIO_TRIG3_PIO0_0_10 IOPCTL_MUX(0, 10, 5) /* PIO0_10 */
#define GPIO0_GPIO10_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define LP_FLEXCOMM5_P0_PIO0_0_10 IOPCTL_MUX(0, 10, 1) /* PIO0_10 */
#define PINT0_TRIG0_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG1_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG2_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG3_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG4_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG5_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG6_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define PINT0_TRIG7_PIO0_0_10 IOPCTL_MUX(0, 10, 0) /* PIO0_10 */
#define SAI2_RX_DATA0_PIO0_0_10 IOPCTL_MUX(0, 10, 6) /* PIO0_10 */
#define SCT0_IN4_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_OUT4_PIO0_0_10 IOPCTL_MUX(0, 10, 3) /* PIO0_10 */
#define SCT0_TRIG0_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG1_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG2_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG3_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG4_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG5_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define SCT0_TRIG6_PIO0_0_10 IOPCTL_MUX(0, 10, 2) /* PIO0_10 */
#define CTIMER1_MATCH1_PIO0_0_11 IOPCTL_MUX(0, 11, 4) /* PIO0_11 */
#define GPIO0_GPIO11_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define LP_FLEXCOMM5_P1_PIO0_0_11 IOPCTL_MUX(0, 11, 1) /* PIO0_11 */
#define PINT0_TRIG0_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG1_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG2_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG3_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG4_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG5_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG6_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define PINT0_TRIG7_PIO0_0_11 IOPCTL_MUX(0, 11, 0) /* PIO0_11 */
#define SAI2_TX_BCLK_PIO0_0_11 IOPCTL_MUX(0, 11, 5) /* PIO0_11 */
#define SCT0_IN5_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_OUT5_PIO0_0_11 IOPCTL_MUX(0, 11, 3) /* PIO0_11 */
#define SCT0_TRIG0_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG1_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG2_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG3_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG4_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG5_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define SCT0_TRIG6_PIO0_0_11 IOPCTL_MUX(0, 11, 2) /* PIO0_11 */
#define CTIMER1_MATCH2_PIO0_0_12 IOPCTL_MUX(0, 12, 4) /* PIO0_12 */
#define GPIO0_GPIO12_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define LP_FLEXCOMM5_P2_PIO0_0_12 IOPCTL_MUX(0, 12, 1) /* PIO0_12 */
#define PINT0_TRIG0_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG1_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG2_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG3_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG4_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG5_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG6_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define PINT0_TRIG7_PIO0_0_12 IOPCTL_MUX(0, 12, 0) /* PIO0_12 */
#define SAI2_TX_DATA0_PIO0_0_12 IOPCTL_MUX(0, 12, 5) /* PIO0_12 */
#define SCT0_IN6_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_OUT6_PIO0_0_12 IOPCTL_MUX(0, 12, 3) /* PIO0_12 */
#define SCT0_TRIG0_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG1_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG2_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG3_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG4_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG5_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define SCT0_TRIG6_PIO0_0_12 IOPCTL_MUX(0, 12, 2) /* PIO0_12 */
#define CTIMER1_MATCH3_PIO0_0_13 IOPCTL_MUX(0, 13, 4) /* PIO0_13 */
#define GPIO0_GPIO13_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define LP_FLEXCOMM5_P3_PIO0_0_13 IOPCTL_MUX(0, 13, 1) /* PIO0_13 */
#define PINT0_TRIG0_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG1_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG2_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG3_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG4_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG5_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG6_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define PINT0_TRIG7_PIO0_0_13 IOPCTL_MUX(0, 13, 0) /* PIO0_13 */
#define SAI2_TX_SYNC_PIO0_0_13 IOPCTL_MUX(0, 13, 5) /* PIO0_13 */
#define SCT0_IN7_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_OUT7_PIO0_0_13 IOPCTL_MUX(0, 13, 3) /* PIO0_13 */
#define SCT0_TRIG0_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG1_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG2_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG3_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG4_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG5_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define SCT0_TRIG6_PIO0_0_13 IOPCTL_MUX(0, 13, 2) /* PIO0_13 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_0_14 IOPCTL_MUX(0, 14, 6) /* PIO0_14 */
#define CTIMER0_CAPTURE0_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE1_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_CAPTURE3_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER0_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE0_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE1_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_CAPTURE3_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER1_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE0_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE1_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_CAPTURE3_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER2_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE0_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE1_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_CAPTURE3_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER3_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER4_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define CTIMER_C_INP2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG0_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG1_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG2_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define FLEXIO_TRIG3_PIO0_0_14 IOPCTL_MUX(0, 14, 4) /* PIO0_14 */
#define GPIO0_GPIO14_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define LP_FLEXCOMM5_P4_PIO0_0_14 IOPCTL_MUX(0, 14, 1) /* PIO0_14 */
#define PINT0_TRIG0_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG1_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG2_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG3_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG4_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG5_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG6_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define PINT0_TRIG7_PIO0_0_14 IOPCTL_MUX(0, 14, 0) /* PIO0_14 */
#define SAI2_RX_DATA0_PIO0_0_14 IOPCTL_MUX(0, 14, 5) /* PIO0_14 */
#define SCT0_IN0_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_OUT8_PIO0_0_14 IOPCTL_MUX(0, 14, 3) /* PIO0_14 */
#define SCT0_TRIG0_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG1_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG2_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG3_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG4_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG5_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define SCT0_TRIG6_PIO0_0_14 IOPCTL_MUX(0, 14, 2) /* PIO0_14 */
#define CTIMER2_MATCH2_PIO0_0_19 IOPCTL_MUX(0, 19, 4) /* PIO0_19 */
#define GPIO0_GPIO19_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define LP_FLEXCOMM6_P2_PIO0_0_19 IOPCTL_MUX(0, 19, 1) /* PIO0_19 */
#define PINT0_TRIG0_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG1_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG2_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG3_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG4_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG5_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG6_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define PINT0_TRIG7_PIO0_0_19 IOPCTL_MUX(0, 19, 0) /* PIO0_19 */
#define SAI1_RX_SYNC_PIO0_0_19 IOPCTL_MUX(0, 19, 5) /* PIO0_19 */
#define SCT0_IN2_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_OUT2_PIO0_0_19 IOPCTL_MUX(0, 19, 3) /* PIO0_19 */
#define SCT0_TRIG0_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG1_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG2_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG3_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG4_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG5_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define SCT0_TRIG6_PIO0_0_19 IOPCTL_MUX(0, 19, 2) /* PIO0_19 */
#define CTIMER2_MATCH3_PIO0_0_20 IOPCTL_MUX(0, 20, 4) /* PIO0_20 */
#define GPIO0_GPIO20_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define LP_FLEXCOMM6_P3_PIO0_0_20 IOPCTL_MUX(0, 20, 1) /* PIO0_20 */
#define PINT0_TRIG0_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG1_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG2_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG3_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG4_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG5_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG6_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define PINT0_TRIG7_PIO0_0_20 IOPCTL_MUX(0, 20, 0) /* PIO0_20 */
#define SAI1_TX_BCLK_PIO0_0_20 IOPCTL_MUX(0, 20, 5) /* PIO0_20 */
#define SCT0_IN3_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_OUT3_PIO0_0_20 IOPCTL_MUX(0, 20, 3) /* PIO0_20 */
#define SCT0_TRIG0_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG1_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG2_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG3_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG4_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG5_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define SCT0_TRIG6_PIO0_0_20 IOPCTL_MUX(0, 20, 2) /* PIO0_20 */
#define CLKCTL0_MCLK_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define CTIMER0_CAPTURE0_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE1_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE2_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_CAPTURE3_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER0_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE0_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE1_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE2_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_CAPTURE3_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER1_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE0_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE1_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE2_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_CAPTURE3_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER2_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE0_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE1_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE2_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_CAPTURE3_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER3_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER4_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define CTIMER_C_INP4_PIO0_0_21 IOPCTL_MUX(0, 21, 4) /* PIO0_21 */
#define GPIO0_GPIO21_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define LP_FLEXCOMM6_P0_PIO0_0_21 IOPCTL_MUX(0, 21, 1) /* PIO0_21 */
#define PINT0_TRIG0_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG1_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG2_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG3_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG4_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG5_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG6_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define PINT0_TRIG7_PIO0_0_21 IOPCTL_MUX(0, 21, 0) /* PIO0_21 */
#define SAI1_TX_DATA0_PIO0_0_21 IOPCTL_MUX(0, 21, 5) /* PIO0_21 */
#define SCT0_IN6_PIO0_0_21 IOPCTL_MUX(0, 21, 2) /* PIO0_21 */
#define SCT0_OUT6_PIO0_0_21 IOPCTL_MUX(0, 21, 3) /* PIO0_21 */
#define SCT0_TRIG0_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG1_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG2_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG3_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG4_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG5_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define SCT0_TRIG6_PIO0_0_21 IOPCTL_MUX(0, 21, 6) /* PIO0_21 */
#define CLKCTL0_CLKOUT_VDD2_PIO0_0_22 IOPCTL_MUX(0, 22, 6) /* PIO0_22 */
#define CTIMER0_CAPTURE0_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE1_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE2_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_CAPTURE3_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER0_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE0_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE1_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE2_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_CAPTURE3_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER1_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE0_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE1_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE2_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_CAPTURE3_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER2_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE0_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE1_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE2_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_CAPTURE3_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER3_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER4_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define CTIMER_C_INP5_PIO0_0_22 IOPCTL_MUX(0, 22, 4) /* PIO0_22 */
#define GPIO0_GPIO22_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define LP_FLEXCOMM6_P1_PIO0_0_22 IOPCTL_MUX(0, 22, 1) /* PIO0_22 */
#define PINT0_TRIG0_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG1_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG2_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG3_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG4_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG5_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG6_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define PINT0_TRIG7_PIO0_0_22 IOPCTL_MUX(0, 22, 0) /* PIO0_22 */
#define SAI1_TX_SYNC_PIO0_0_22 IOPCTL_MUX(0, 22, 5) /* PIO0_22 */
#define SCT0_IN4_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_OUT4_PIO0_0_22 IOPCTL_MUX(0, 22, 3) /* PIO0_22 */
#define SCT0_TRIG0_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG1_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG2_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG3_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG4_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG5_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define SCT0_TRIG6_PIO0_0_22 IOPCTL_MUX(0, 22, 2) /* PIO0_22 */
#define CTIMER4_MATCH0_PIO0_0_31 IOPCTL_MUX(0, 31, 4) /* PIO0_31 */
#define GPIO0_GPIO31_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define LP_FLEXCOMM0_P0_PIO0_0_31 IOPCTL_MUX(0, 31, 1) /* PIO0_31 */
#define PINT0_TRIG0_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG1_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG2_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG3_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG4_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG5_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG6_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define PINT0_TRIG7_PIO0_0_31 IOPCTL_MUX(0, 31, 0) /* PIO0_31 */
#define SCT0_OUT8_PIO0_0_31 IOPCTL_MUX(0, 31, 3) /* PIO0_31 */
#define UTICK0_CAPTURE2_PIO0_0_31 IOPCTL_MUX(0, 31, 2) /* PIO0_31 */
#define CTIMER4_MATCH1_PIO0_1_0 IOPCTL_MUX(1, 0, 4) /* PIO1_0 */
#define GPIO1_GPIO0_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define LP_FLEXCOMM0_P1_PIO0_1_0 IOPCTL_MUX(1, 0, 1) /* PIO1_0 */
#define PINT0_TRIG0_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG1_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG2_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG3_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG4_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG5_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG6_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define PINT0_TRIG7_PIO0_1_0 IOPCTL_MUX(1, 0, 0) /* PIO1_0 */
#define SCT0_OUT9_PIO0_1_0 IOPCTL_MUX(1, 0, 3) /* PIO1_0 */
#define CTIMER0_CAPTURE0_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE1_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE2_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER0_CAPTURE3_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER0_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE0_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE1_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE2_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER1_CAPTURE3_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER1_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE0_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE1_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE2_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER2_CAPTURE3_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER2_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE0_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE1_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE2_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER3_CAPTURE3_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER3_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER4_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define CTIMER_C_INP12_PIO0_1_6 IOPCTL_MUX(1, 6, 4) /* PIO1_6 */
#define GPIO1_GPIO6_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define I3C1_PUR_PIO0_1_6 IOPCTL_MUX(1, 6, 5) /* PIO1_6 */
#define LP_FLEXCOMM1_P4_PIO0_1_6 IOPCTL_MUX(1, 6, 1) /* PIO1_6 */
#define PINT0_TRIG0_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG1_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG2_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG3_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG4_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG5_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG6_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define PINT0_TRIG7_PIO0_1_6 IOPCTL_MUX(1, 6, 0) /* PIO1_6 */
#define SCT0_IN4_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_OUT0_PIO0_1_6 IOPCTL_MUX(1, 6, 3) /* PIO1_6 */
#define SCT0_TRIG0_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG1_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG2_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG3_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG4_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG5_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define SCT0_TRIG6_PIO0_1_6 IOPCTL_MUX(1, 6, 2) /* PIO1_6 */
#define CTIMER0_CAPTURE0_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE1_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE2_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER0_CAPTURE3_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER0_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE0_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE1_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE2_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER1_CAPTURE3_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER1_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE0_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE1_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE2_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER2_CAPTURE3_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER2_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE0_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE1_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE2_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER3_CAPTURE3_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER3_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER4_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define CTIMER_C_INP13_PIO0_1_7 IOPCTL_MUX(1, 7, 4) /* PIO1_7 */
#define GPIO1_GPIO7_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define I3C1_SDA_PIO0_1_7 IOPCTL_MUX(1, 7, 5) /* PIO1_7 */
#define LP_FLEXCOMM1_P0_PIO0_1_7 IOPCTL_MUX(1, 7, 1) /* PIO1_7 */
#define PINT0_TRIG0_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG1_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG2_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG3_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG4_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG5_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG6_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define PINT0_TRIG7_PIO0_1_7 IOPCTL_MUX(1, 7, 0) /* PIO1_7 */
#define SCT0_IN5_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_OUT1_PIO0_1_7 IOPCTL_MUX(1, 7, 3) /* PIO1_7 */
#define SCT0_TRIG0_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG1_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG2_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG3_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG4_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG5_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define SCT0_TRIG6_PIO0_1_7 IOPCTL_MUX(1, 7, 2) /* PIO1_7 */
#define CTIMER0_CAPTURE0_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE1_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE2_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER0_CAPTURE3_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER0_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE0_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE1_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE2_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER1_CAPTURE3_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER1_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE0_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE1_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE2_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER2_CAPTURE3_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER2_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE0_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE1_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE2_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER3_CAPTURE3_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER3_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER4_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define CTIMER_C_INP14_PIO0_1_8 IOPCTL_MUX(1, 8, 4) /* PIO1_8 */
#define GPIO1_GPIO8_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define I3C1_SCL_PIO0_1_8 IOPCTL_MUX(1, 8, 5) /* PIO1_8 */
#define LP_FLEXCOMM1_P1_PIO0_1_8 IOPCTL_MUX(1, 8, 1) /* PIO1_8 */
#define PINT0_TRIG0_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG1_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG2_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG3_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG4_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG5_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG6_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define PINT0_TRIG7_PIO0_1_8 IOPCTL_MUX(1, 8, 0) /* PIO1_8 */
#define SCT0_IN6_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_OUT2_PIO0_1_8 IOPCTL_MUX(1, 8, 3) /* PIO1_8 */
#define SCT0_TRIG0_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG1_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG2_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG3_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG4_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG5_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define SCT0_TRIG6_PIO0_1_8 IOPCTL_MUX(1, 8, 2) /* PIO1_8 */
#define CLKCTL0_CLKIN_PIO0_1_9 IOPCTL_MUX(1, 9, 5) /* PIO1_9 */
#define CLKCTL0_CLKOUT_VDD1_PIO0_1_9 IOPCTL_MUX(1, 9, 6) /* PIO1_9 */
#define CTIMER0_CAPTURE0_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE1_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE2_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER0_CAPTURE3_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER0_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE0_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE1_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE2_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER1_CAPTURE3_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER1_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE0_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE1_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE2_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER2_CAPTURE3_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER2_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE0_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE1_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE2_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER3_CAPTURE3_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER3_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER4_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define CTIMER_C_INP15_PIO0_1_9 IOPCTL_MUX(1, 9, 4) /* PIO1_9 */
#define GPIO1_GPIO9_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define LP_FLEXCOMM1_P2_PIO0_1_9 IOPCTL_MUX(1, 9, 1) /* PIO1_9 */
#define PINT0_TRIG0_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG1_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG2_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG3_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG4_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG5_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG6_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define PINT0_TRIG7_PIO0_1_9 IOPCTL_MUX(1, 9, 0) /* PIO1_9 */
#define SCT0_IN7_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_OUT3_PIO0_1_9 IOPCTL_MUX(1, 9, 3) /* PIO1_9 */
#define SCT0_TRIG0_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG1_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG2_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG3_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG4_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG5_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define SCT0_TRIG6_PIO0_1_9 IOPCTL_MUX(1, 9, 2) /* PIO1_9 */
#define CLKCTL0_CLKOUT_VDD1_PIO0_1_10 IOPCTL_MUX(1, 10, 6) /* PIO1_10 */
#define CTIMER2_MATCH1_PIO0_1_10 IOPCTL_MUX(1, 10, 4) /* PIO1_10 */
#define GPIO1_GPIO10_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define LP_FLEXCOMM1_P3_PIO0_1_10 IOPCTL_MUX(1, 10, 1) /* PIO1_10 */
#define PINT0_TRIG0_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG1_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG2_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG3_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG4_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG5_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG6_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define PINT0_TRIG7_PIO0_1_10 IOPCTL_MUX(1, 10, 0) /* PIO1_10 */
#define SWD_TRACECLK_PIO0_1_10 IOPCTL_MUX(1, 10, 5) /* PIO1_10 */
#define UTICK0_CAPTURE3_PIO0_1_10 IOPCTL_MUX(1, 10, 2) /* PIO1_10 */
#define CTIMER2_MATCH2_PIO0_1_11 IOPCTL_MUX(1, 11, 4) /* PIO1_11 */
#define GPIO1_GPIO11_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define LP_FLEXCOMM2_P0_PIO0_1_11 IOPCTL_MUX(1, 11, 1) /* PIO1_11 */
#define PINT0_TRIG0_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG1_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG2_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG3_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG4_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG5_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG6_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define PINT0_TRIG7_PIO0_1_11 IOPCTL_MUX(1, 11, 0) /* PIO1_11 */
#define SWD_TRACEDATA0_PIO0_1_11 IOPCTL_MUX(1, 11, 5) /* PIO1_11 */
#define CTIMER1_MATCH1_PIO0_1_12 IOPCTL_MUX(1, 12, 4) /* PIO1_12 */
#define GPIO1_GPIO12_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define LP_FLEXCOMM2_P1_PIO0_1_12 IOPCTL_MUX(1, 12, 1) /* PIO1_12 */
#define PINT0_TRIG0_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG1_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG2_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG3_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG4_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG5_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG6_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define PINT0_TRIG7_PIO0_1_12 IOPCTL_MUX(1, 12, 0) /* PIO1_12 */
#define SCT0_IN3_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_OUT9_PIO0_1_12 IOPCTL_MUX(1, 12, 3) /* PIO1_12 */
#define SCT0_TRIG0_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG1_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG2_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG3_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG4_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG5_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SCT0_TRIG6_PIO0_1_12 IOPCTL_MUX(1, 12, 2) /* PIO1_12 */
#define SWD_TRACEDATA1_PIO0_1_12 IOPCTL_MUX(1, 12, 5) /* PIO1_12 */
#define CTIMER2_MATCH3_PIO0_1_13 IOPCTL_MUX(1, 13, 4) /* PIO1_13 */
#define GPIO1_GPIO13_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define LP_FLEXCOMM2_P4_PIO0_1_13 IOPCTL_MUX(1, 13, 1) /* PIO1_13 */
#define PINT0_TRIG0_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG1_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG2_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG3_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG4_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG5_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG6_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PINT0_TRIG7_PIO0_1_13 IOPCTL_MUX(1, 13, 0) /* PIO1_13 */
#define PIN_32KHZ_CLKOUT_PIO0_1_13 IOPCTL_MUX(1, 13, 6) /* PIO1_13 */
#define SWD_TRACEDATA2_PIO0_1_13 IOPCTL_MUX(1, 13, 5) /* PIO1_13 */
#define UTICK0_CAPTURE1_PIO0_1_13 IOPCTL_MUX(1, 13, 2) /* PIO1_13 */
#define CTIMER3_MATCH0_PIO0_1_14 IOPCTL_MUX(1, 14, 4) /* PIO1_14 */
#define GPIO1_GPIO14_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define LP_FLEXCOMM2_P2_PIO0_1_14 IOPCTL_MUX(1, 14, 1) /* PIO1_14 */
#define PINT0_TRIG0_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG1_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG2_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG3_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG4_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG5_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG6_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define PINT0_TRIG7_PIO0_1_14 IOPCTL_MUX(1, 14, 0) /* PIO1_14 */
#define SWD_TRACEDATA3_PIO0_1_14 IOPCTL_MUX(1, 14, 5) /* PIO1_14 */
#define CLKCTL0_CLKIN_PIO0_1_15 IOPCTL_MUX(1, 15, 5) /* PIO1_15 */
#define CTIMER3_MATCH1_PIO0_1_15 IOPCTL_MUX(1, 15, 4) /* PIO1_15 */
#define GPIO1_GPIO15_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define LP_FLEXCOMM2_P3_PIO0_1_15 IOPCTL_MUX(1, 15, 1) /* PIO1_15 */
#define PINT0_TRIG0_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG1_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG2_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG3_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG4_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG5_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG6_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define PINT0_TRIG7_PIO0_1_15 IOPCTL_MUX(1, 15, 0) /* PIO1_15 */
#define CTIMER3_MATCH2_PIO0_1_16 IOPCTL_MUX(1, 16, 4) /* PIO1_16 */
#define GPIO1_GPIO16_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define I3C0_PUR_PIO0_1_16 IOPCTL_MUX(1, 16, 5) /* PIO1_16 */
#define LP_FLEXCOMM3_P2_PIO0_1_16 IOPCTL_MUX(1, 16, 1) /* PIO1_16 */
#define PINT0_TRIG0_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG1_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG2_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG3_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG4_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG5_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG6_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define PINT0_TRIG7_PIO0_1_16 IOPCTL_MUX(1, 16, 0) /* PIO1_16 */
#define CTIMER3_MATCH3_PIO0_1_17 IOPCTL_MUX(1, 17, 4) /* PIO1_17 */
#define GPIO1_GPIO17_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define I3C0_SCL_PIO0_1_17 IOPCTL_MUX(1, 17, 5) /* PIO1_17 */
#define LP_FLEXCOMM3_P1_PIO0_1_17 IOPCTL_MUX(1, 17, 1) /* PIO1_17 */
#define PINT0_TRIG0_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG1_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG2_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG3_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG4_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG5_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG6_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define PINT0_TRIG7_PIO0_1_17 IOPCTL_MUX(1, 17, 0) /* PIO1_17 */
#define USB0_OVERCURRENTN_PIO0_1_17 IOPCTL_MUX(1, 17, 2) /* PIO1_17 */
#define CTIMER4_MATCH0_PIO0_1_18 IOPCTL_MUX(1, 18, 4) /* PIO1_18 */
#define GPIO1_GPIO18_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define I3C0_SDA_PIO0_1_18 IOPCTL_MUX(1, 18, 5) /* PIO1_18 */
#define LP_FLEXCOMM3_P0_PIO0_1_18 IOPCTL_MUX(1, 18, 1) /* PIO1_18 */
#define PINT0_TRIG0_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG1_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG2_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG3_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG4_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG5_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG6_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define PINT0_TRIG7_PIO0_1_18 IOPCTL_MUX(1, 18, 0) /* PIO1_18 */
#define USB0_PORTPWRN_PIO0_1_18 IOPCTL_MUX(1, 18, 2) /* PIO1_18 */
#define EZHV_PIO0_PIO0_2_0 IOPCTL_MUX(2, 0, 4) /* PIO2_0 */
#define FLEXIO_D0_PIO0_2_0 IOPCTL_MUX(2, 0, 5) /* PIO2_0 */
#define GPIO2_GPIO0_PIO0_2_0 IOPCTL_MUX(2, 0, 0) /* PIO2_0 */
#define LCD_DBI_CSX_AB_PIO0_2_0 IOPCTL_MUX(2, 0, 7) /* PIO2_0 */
#define USB0_OVERCURRENTN_PIO0_2_0 IOPCTL_MUX(2, 0, 2) /* PIO2_0 */
#define EZHV_PIO1_PIO0_2_1 IOPCTL_MUX(2, 1, 4) /* PIO2_1 */
#define FLEXIO_D1_PIO0_2_1 IOPCTL_MUX(2, 1, 5) /* PIO2_1 */
#define GPIO2_GPIO1_PIO0_2_1 IOPCTL_MUX(2, 1, 0) /* PIO2_1 */
#define LCD_DBI_DCX_AB_PIO0_2_1 IOPCTL_MUX(2, 1, 7) /* PIO2_1 */
#define USB0_PORTPWRN_PIO0_2_1 IOPCTL_MUX(2, 1, 2) /* PIO2_1 */
#define EZHV_PIO2_PIO0_2_2 IOPCTL_MUX(2, 2, 4) /* PIO2_2 */
#define FLEXIO_D2_PIO0_2_2 IOPCTL_MUX(2, 2, 5) /* PIO2_2 */
#define GPIO2_GPIO2_PIO0_2_2 IOPCTL_MUX(2, 2, 0) /* PIO2_2 */
#define LCD_DBI_DATA_OEN_PIO0_2_2 IOPCTL_MUX(2, 2, 7) /* PIO2_2 */
#define LCD_ENABLE_PIO0_2_2 IOPCTL_MUX(2, 2, 6) /* PIO2_2 */
#define LPSPI16_SOUT_PIO0_2_2 IOPCTL_MUX(2, 2, 1) /* PIO2_2 */
#define EZHV_PIO3_PIO0_2_3 IOPCTL_MUX(2, 3, 4) /* PIO2_3 */
#define FLEXIO_D3_PIO0_2_3 IOPCTL_MUX(2, 3, 5) /* PIO2_3 */
#define GPIO2_GPIO3_PIO0_2_3 IOPCTL_MUX(2, 3, 0) /* PIO2_3 */
#define LCD_DBI_RWDX_PIO0_2_3 IOPCTL_MUX(2, 3, 7) /* PIO2_3 */
#define LCD_DOTCLK_PIO0_2_3 IOPCTL_MUX(2, 3, 6) /* PIO2_3 */
#define LPSPI16_SCK_PIO0_2_3 IOPCTL_MUX(2, 3, 1) /* PIO2_3 */
#define EZHV_PIO4_PIO0_2_4 IOPCTL_MUX(2, 4, 4) /* PIO2_4 */
#define FLEXIO_D4_PIO0_2_4 IOPCTL_MUX(2, 4, 5) /* PIO2_4 */
#define GPIO2_GPIO4_PIO0_2_4 IOPCTL_MUX(2, 4, 0) /* PIO2_4 */
#define LCD_DBI_WRX_PIO0_2_4 IOPCTL_MUX(2, 4, 7) /* PIO2_4 */
#define LCD_HSYNC_PIO0_2_4 IOPCTL_MUX(2, 4, 6) /* PIO2_4 */
#define LPSPI16_SIN_PIO0_2_4 IOPCTL_MUX(2, 4, 1) /* PIO2_4 */
#define EZHV_PIO5_PIO0_2_5 IOPCTL_MUX(2, 5, 4) /* PIO2_5 */
#define FLEXIO_D5_PIO0_2_5 IOPCTL_MUX(2, 5, 5) /* PIO2_5 */
#define GPIO2_GPIO5_PIO0_2_5 IOPCTL_MUX(2, 5, 0) /* PIO2_5 */
#define LCD_DBI_E_PIO0_2_5 IOPCTL_MUX(2, 5, 7) /* PIO2_5 */
#define LCD_VSYNC_PIO0_2_5 IOPCTL_MUX(2, 5, 6) /* PIO2_5 */
#define LPSPI16_PCS0_PIO0_2_5 IOPCTL_MUX(2, 5, 1) /* PIO2_5 */
#define FLEXIO_D6_PIO0_2_6 IOPCTL_MUX(2, 6, 5) /* PIO2_6 */
#define GPIO2_GPIO6_PIO0_2_6 IOPCTL_MUX(2, 6, 0) /* PIO2_6 */
#define LCDIF_DATA0_PIO0_2_6 IOPCTL_MUX(2, 6, 6) /* PIO2_6 */
#define LCDIF_DBI_DATA0_PIO0_2_6 IOPCTL_MUX(2, 6, 7) /* PIO2_6 */
#define LPSPI16_PCS3_PIO0_2_6 IOPCTL_MUX(2, 6, 1) /* PIO2_6 */
#define EZHV_PIO7_PIO0_2_7 IOPCTL_MUX(2, 7, 4) /* PIO2_7 */
#define FLEXIO_D7_PIO0_2_7 IOPCTL_MUX(2, 7, 5) /* PIO2_7 */
#define GPIO2_GPIO7_PIO0_2_7 IOPCTL_MUX(2, 7, 0) /* PIO2_7 */
#define LCDIF_DATA1_PIO0_2_7 IOPCTL_MUX(2, 7, 6) /* PIO2_7 */
#define LCDIF_DBI_DATA1_PIO0_2_7 IOPCTL_MUX(2, 7, 7) /* PIO2_7 */
#define LPSPI16_PCS2_PIO0_2_7 IOPCTL_MUX(2, 7, 1) /* PIO2_7 */
#define EZHV_PIO8_PIO0_2_8 IOPCTL_MUX(2, 8, 4) /* PIO2_8 */
#define FLEXIO_D8_PIO0_2_8 IOPCTL_MUX(2, 8, 5) /* PIO2_8 */
#define GPIO2_GPIO8_PIO0_2_8 IOPCTL_MUX(2, 8, 0) /* PIO2_8 */
#define LCDIF_DATA2_PIO0_2_8 IOPCTL_MUX(2, 8, 6) /* PIO2_8 */
#define LCDIF_DBI_DATA2_PIO0_2_8 IOPCTL_MUX(2, 8, 7) /* PIO2_8 */
#define LPSPI16_PCS1_PIO0_2_8 IOPCTL_MUX(2, 8, 1) /* PIO2_8 */
#define EZHV_PIO9_PIO0_2_9 IOPCTL_MUX(2, 9, 4) /* PIO2_9 */
#define FLEXIO_D9_PIO0_2_9 IOPCTL_MUX(2, 9, 5) /* PIO2_9 */
#define GPIO2_GPIO9_PIO0_2_9 IOPCTL_MUX(2, 9, 0) /* PIO2_9 */
#define LCDIF_DATA3_PIO0_2_9 IOPCTL_MUX(2, 9, 6) /* PIO2_9 */
#define LCDIF_DBI_DATA3_PIO0_2_9 IOPCTL_MUX(2, 9, 7) /* PIO2_9 */
#define EZHV_PIO10_PIO0_2_10 IOPCTL_MUX(2, 10, 4) /* PIO2_10 */
#define FLEXIO_D10_PIO0_2_10 IOPCTL_MUX(2, 10, 5) /* PIO2_10 */
#define GPIO2_GPIO10_PIO0_2_10 IOPCTL_MUX(2, 10, 0) /* PIO2_10 */
#define LCDIF_DATA4_PIO0_2_10 IOPCTL_MUX(2, 10, 6) /* PIO2_10 */
#define LCDIF_DBI_DATA4_PIO0_2_10 IOPCTL_MUX(2, 10, 7) /* PIO2_10 */
#define EZHV_PIO11_PIO0_2_11 IOPCTL_MUX(2, 11, 4) /* PIO2_11 */
#define FLEXIO_D11_PIO0_2_11 IOPCTL_MUX(2, 11, 5) /* PIO2_11 */
#define GPIO2_GPIO11_PIO0_2_11 IOPCTL_MUX(2, 11, 0) /* PIO2_11 */
#define LCDIF_DATA5_PIO0_2_11 IOPCTL_MUX(2, 11, 6) /* PIO2_11 */
#define LCDIF_DBI_DATA5_PIO0_2_11 IOPCTL_MUX(2, 11, 7) /* PIO2_11 */
#define EZHV_PIO12_PIO0_2_12 IOPCTL_MUX(2, 12, 4) /* PIO2_12 */
#define FLEXIO_D12_PIO0_2_12 IOPCTL_MUX(2, 12, 5) /* PIO2_12 */
#define GPIO2_GPIO12_PIO0_2_12 IOPCTL_MUX(2, 12, 0) /* PIO2_12 */
#define LCDIF_DATA6_PIO0_2_12 IOPCTL_MUX(2, 12, 6) /* PIO2_12 */
#define LCDIF_DBI_DATA6_PIO0_2_12 IOPCTL_MUX(2, 12, 7) /* PIO2_12 */
#define EZHV_PIO13_PIO0_2_13 IOPCTL_MUX(2, 13, 4) /* PIO2_13 */
#define FLEXIO_D13_PIO0_2_13 IOPCTL_MUX(2, 13, 5) /* PIO2_13 */
#define GPIO2_GPIO13_PIO0_2_13 IOPCTL_MUX(2, 13, 0) /* PIO2_13 */
#define LCDIF_DATA7_PIO0_2_13 IOPCTL_MUX(2, 13, 6) /* PIO2_13 */
#define LCDIF_DBI_DATA7_PIO0_2_13 IOPCTL_MUX(2, 13, 7) /* PIO2_13 */
#define CLKCTL0_LOW_FREQ_CLKOUT_PIO0_2_14 IOPCTL_MUX(2, 14, 6) /* PIO2_14 */
#define EZHV_PIO14_PIO0_2_14 IOPCTL_MUX(2, 14, 4) /* PIO2_14 */
#define FLEXIO_D14_PIO0_2_14 IOPCTL_MUX(2, 14, 5) /* PIO2_14 */
#define GPIO2_GPIO14_PIO0_2_14 IOPCTL_MUX(2, 14, 0) /* PIO2_14 */
#define CLKCTL0_LOW_FREQ_CLKOUT_N_PIO0_2_15 IOPCTL_MUX(2, 15, 6) /* PIO2_15 */
#define EZHV_PIO15_PIO0_2_15 IOPCTL_MUX(2, 15, 4) /* PIO2_15 */
#define FLEXIO_D15_PIO0_2_15 IOPCTL_MUX(2, 15, 5) /* PIO2_15 */
#define GPIO2_GPIO15_PIO0_2_15 IOPCTL_MUX(2, 15, 0) /* PIO2_15 */
#define EZHV_PIO16_PIO0_3_0 IOPCTL_MUX(3, 0, 4) /* PIO3_0 */
#define GPIO3_GPIO0_PIO0_3_0 IOPCTL_MUX(3, 0, 0) /* PIO3_0 */
#define LPSPI14_SOUT_PIO0_3_0 IOPCTL_MUX(3, 0, 1) /* PIO3_0 */
#define EZHV_PIO17_PIO0_3_1 IOPCTL_MUX(3, 1, 4) /* PIO3_1 */
#define GPIO3_GPIO1_PIO0_3_1 IOPCTL_MUX(3, 1, 0) /* PIO3_1 */
#define LPSPI14_SCK_PIO0_3_1 IOPCTL_MUX(3, 1, 1) /* PIO3_1 */
#define EZHV_PIO18_PIO0_3_2 IOPCTL_MUX(3, 2, 4) /* PIO3_2 */
#define GPIO3_GPIO2_PIO0_3_2 IOPCTL_MUX(3, 2, 0) /* PIO3_2 */
#define LPSPI14_SIN_PIO0_3_2 IOPCTL_MUX(3, 2, 1) /* PIO3_2 */
#define EZHV_PIO19_PIO0_3_3 IOPCTL_MUX(3, 3, 4) /* PIO3_3 */
#define GPIO3_GPIO3_PIO0_3_3 IOPCTL_MUX(3, 3, 0) /* PIO3_3 */
#define LPSPI14_PCS0_PIO0_3_3 IOPCTL_MUX(3, 3, 1) /* PIO3_3 */
#define GPIO4_GPIO0_PIO2_4_0 IOPCTL_MUX(4, 0, 0) /* PIO4_0 */
#define LP_FLEXCOMM8_P0_PIO2_4_0 IOPCTL_MUX(4, 0, 2) /* PIO4_0 */
#define XSPI2_SS0_N_PIO2_4_0 IOPCTL_MUX(4, 0, 1) /* PIO4_0 */
#define GPIO4_GPIO1_PIO2_4_1 IOPCTL_MUX(4, 1, 0) /* PIO4_1 */
#define LCDIF_DATA20_PIO2_4_1 IOPCTL_MUX(4, 1, 6) /* PIO4_1 */
#define LP_FLEXCOMM8_P1_PIO2_4_1 IOPCTL_MUX(4, 1, 2) /* PIO4_1 */
#define XSPI2_DATA0_PIO2_4_1 IOPCTL_MUX(4, 1, 1) /* PIO4_1 */
#define GPIO4_GPIO2_PIO2_4_2 IOPCTL_MUX(4, 2, 0) /* PIO4_2 */
#define LCDIF_DATA21_PIO2_4_2 IOPCTL_MUX(4, 2, 6) /* PIO4_2 */
#define LP_FLEXCOMM8_P2_PIO2_4_2 IOPCTL_MUX(4, 2, 2) /* PIO4_2 */
#define XSPI2_DATA1_PIO2_4_2 IOPCTL_MUX(4, 2, 1) /* PIO4_2 */
#define GPIO4_GPIO3_PIO2_4_3 IOPCTL_MUX(4, 3, 0) /* PIO4_3 */
#define LCDIF_DATA22_PIO2_4_3 IOPCTL_MUX(4, 3, 6) /* PIO4_3 */
#define LP_FLEXCOMM8_P3_PIO2_4_3 IOPCTL_MUX(4, 3, 2) /* PIO4_3 */
#define XSPI2_DATA2_PIO2_4_3 IOPCTL_MUX(4, 3, 1) /* PIO4_3 */
#define GPIO4_GPIO4_PIO2_4_4 IOPCTL_MUX(4, 4, 0) /* PIO4_4 */
#define LCDIF_DATA23_PIO2_4_4 IOPCTL_MUX(4, 4, 6) /* PIO4_4 */
#define LP_FLEXCOMM8_P4_PIO2_4_4 IOPCTL_MUX(4, 4, 2) /* PIO4_4 */
#define XSPI2_DATA3_PIO2_4_4 IOPCTL_MUX(4, 4, 1) /* PIO4_4 */
#define GPIO4_GPIO5_PIO2_4_5 IOPCTL_MUX(4, 5, 0) /* PIO4_5 */
#define LP_FLEXCOMM8_P5_PIO2_4_5 IOPCTL_MUX(4, 5, 2) /* PIO4_5 */
#define XSPI2_DQS0_PIO2_4_5 IOPCTL_MUX(4, 5, 1) /* PIO4_5 */
#define GPIO4_GPIO6_PIO2_4_6 IOPCTL_MUX(4, 6, 0) /* PIO4_6 */
#define LCDIF_DATA16_PIO2_4_6 IOPCTL_MUX(4, 6, 6) /* PIO4_6 */
#define LP_FLEXCOMM8_P6_PIO2_4_6 IOPCTL_MUX(4, 6, 2) /* PIO4_6 */
#define XSPI2_DATA4_PIO2_4_6 IOPCTL_MUX(4, 6, 1) /* PIO4_6 */
#define GPIO4_GPIO7_PIO2_4_7 IOPCTL_MUX(4, 7, 0) /* PIO4_7 */
#define LCDIF_DATA17_PIO2_4_7 IOPCTL_MUX(4, 7, 6) /* PIO4_7 */
#define LP_FLEXCOMM9_P0_PIO2_4_7 IOPCTL_MUX(4, 7, 2) /* PIO4_7 */
#define XSPI2_DATA5_PIO2_4_7 IOPCTL_MUX(4, 7, 1) /* PIO4_7 */
#define GPIO4_GPIO8_PIO2_4_8 IOPCTL_MUX(4, 8, 0) /* PIO4_8 */
#define LCDIF_DATA18_PIO2_4_8 IOPCTL_MUX(4, 8, 6) /* PIO4_8 */
#define LP_FLEXCOMM9_P1_PIO2_4_8 IOPCTL_MUX(4, 8, 2) /* PIO4_8 */
#define XSPI2_DATA6_PIO2_4_8 IOPCTL_MUX(4, 8, 1) /* PIO4_8 */
#define GPIO4_GPIO9_PIO2_4_9 IOPCTL_MUX(4, 9, 0) /* PIO4_9 */
#define LCDIF_DATA19_PIO2_4_9 IOPCTL_MUX(4, 9, 6) /* PIO4_9 */
#define LP_FLEXCOMM9_P2_PIO2_4_9 IOPCTL_MUX(4, 9, 2) /* PIO4_9 */
#define XSPI2_DATA7_PIO2_4_9 IOPCTL_MUX(4, 9, 1) /* PIO4_9 */
#define GPIO4_GPIO10_PIO2_4_10 IOPCTL_MUX(4, 10, 0) /* PIO4_10 */
#define LP_FLEXCOMM9_P3_PIO2_4_10 IOPCTL_MUX(4, 10, 2) /* PIO4_10 */
#define XSPI2_SCLK0_PIO2_4_10 IOPCTL_MUX(4, 10, 1) /* PIO4_10 */
#define GPIO4_GPIO11_PIO2_4_11 IOPCTL_MUX(4, 11, 0) /* PIO4_11 */
#define LP_FLEXCOMM9_P4_PIO2_4_11 IOPCTL_MUX(4, 11, 2) /* PIO4_11 */
#define XSPI2_SCLK0_N_PIO2_4_11 IOPCTL_MUX(4, 11, 1) /* PIO4_11 */
#define XSPI2_SS1_N_PIO2_4_11 IOPCTL_MUX(4, 11, 3) /* PIO4_11 */
#define GPIO4_GPIO12_PIO2_4_12 IOPCTL_MUX(4, 12, 0) /* PIO4_12 */
#define LCDIF_DATA8_PIO2_4_12 IOPCTL_MUX(4, 12, 6) /* PIO4_12 */
#define LCDIF_DBI_DATA8_PIO2_4_12 IOPCTL_MUX(4, 12, 7) /* PIO4_12 */
#define LP_FLEXCOMM9_P5_PIO2_4_12 IOPCTL_MUX(4, 12, 2) /* PIO4_12 */
#define XSPI2_DATA8_PIO2_4_12 IOPCTL_MUX(4, 12, 1) /* PIO4_12 */
#define GPIO4_GPIO13_PIO2_4_13 IOPCTL_MUX(4, 13, 0) /* PIO4_13 */
#define LCDIF_DATA9_PIO2_4_13 IOPCTL_MUX(4, 13, 6) /* PIO4_13 */
#define LCDIF_DBI_DATA9_PIO2_4_13 IOPCTL_MUX(4, 13, 7) /* PIO4_13 */
#define LP_FLEXCOMM9_P6_PIO2_4_13 IOPCTL_MUX(4, 13, 2) /* PIO4_13 */
#define XSPI2_DATA9_PIO2_4_13 IOPCTL_MUX(4, 13, 1) /* PIO4_13 */
#define GPIO4_GPIO14_PIO2_4_14 IOPCTL_MUX(4, 14, 0) /* PIO4_14 */
#define LCDIF_DATA10_PIO2_4_14 IOPCTL_MUX(4, 14, 6) /* PIO4_14 */
#define LCDIF_DBI_DATA10_PIO2_4_14 IOPCTL_MUX(4, 14, 7) /* PIO4_14 */
#define LP_FLEXCOMM10_P0_PIO2_4_14 IOPCTL_MUX(4, 14, 2) /* PIO4_14 */
#define XSPI2_DATA10_PIO2_4_14 IOPCTL_MUX(4, 14, 1) /* PIO4_14 */
#define GPIO4_GPIO15_PIO2_4_15 IOPCTL_MUX(4, 15, 0) /* PIO4_15 */
#define LCDIF_DATA11_PIO2_4_15 IOPCTL_MUX(4, 15, 6) /* PIO4_15 */
#define LCDIF_DBI_DATA11_PIO2_4_15 IOPCTL_MUX(4, 15, 7) /* PIO4_15 */
#define LP_FLEXCOMM10_P1_PIO2_4_15 IOPCTL_MUX(4, 15, 2) /* PIO4_15 */
#define XSPI2_DATA11_PIO2_4_15 IOPCTL_MUX(4, 15, 1) /* PIO4_15 */
#define GPIO4_GPIO16_PIO2_4_16 IOPCTL_MUX(4, 16, 0) /* PIO4_16 */
#define LP_FLEXCOMM10_P2_PIO2_4_16 IOPCTL_MUX(4, 16, 2) /* PIO4_16 */
#define XSPI2_DQS1_PIO2_4_16 IOPCTL_MUX(4, 16, 1) /* PIO4_16 */
#define GPIO4_GPIO17_PIO2_4_17 IOPCTL_MUX(4, 17, 0) /* PIO4_17 */
#define LCDIF_DATA12_PIO2_4_17 IOPCTL_MUX(4, 17, 6) /* PIO4_17 */
#define LCDIF_DBI_DATA12_PIO2_4_17 IOPCTL_MUX(4, 17, 7) /* PIO4_17 */
#define LP_FLEXCOMM10_P3_PIO2_4_17 IOPCTL_MUX(4, 17, 2) /* PIO4_17 */
#define XSPI2_DATA12_PIO2_4_17 IOPCTL_MUX(4, 17, 1) /* PIO4_17 */
#define GPIO4_GPIO18_PIO2_4_18 IOPCTL_MUX(4, 18, 0) /* PIO4_18 */
#define LCDIF_DATA13_PIO2_4_18 IOPCTL_MUX(4, 18, 6) /* PIO4_18 */
#define LCDIF_DBI_DATA13_PIO2_4_18 IOPCTL_MUX(4, 18, 7) /* PIO4_18 */
#define LP_FLEXCOMM10_P4_PIO2_4_18 IOPCTL_MUX(4, 18, 2) /* PIO4_18 */
#define XSPI2_DATA13_PIO2_4_18 IOPCTL_MUX(4, 18, 1) /* PIO4_18 */
#define GPIO4_GPIO19_PIO2_4_19 IOPCTL_MUX(4, 19, 0) /* PIO4_19 */
#define LCDIF_DATA14_PIO2_4_19 IOPCTL_MUX(4, 19, 6) /* PIO4_19 */
#define LCDIF_DBI_DATA14_PIO2_4_19 IOPCTL_MUX(4, 19, 7) /* PIO4_19 */
#define LP_FLEXCOMM10_P5_PIO2_4_19 IOPCTL_MUX(4, 19, 2) /* PIO4_19 */
#define XSPI2_DATA14_PIO2_4_19 IOPCTL_MUX(4, 19, 1) /* PIO4_19 */
#define GPIO4_GPIO20_PIO2_4_20 IOPCTL_MUX(4, 20, 0) /* PIO4_20 */
#define LCDIF_DATA15_PIO2_4_20 IOPCTL_MUX(4, 20, 6) /* PIO4_20 */
#define LCDIF_DBI_DATA15_PIO2_4_20 IOPCTL_MUX(4, 20, 7) /* PIO4_20 */
#define LP_FLEXCOMM10_P6_PIO2_4_20 IOPCTL_MUX(4, 20, 2) /* PIO4_20 */
#define XSPI2_DATA15_PIO2_4_20 IOPCTL_MUX(4, 20, 1) /* PIO4_20 */
#define GPIO5_GPIO0_PIO2_5_0 IOPCTL_MUX(5, 0, 0) /* PIO5_0 */
#define LP_FLEXCOMM13_P4_PIO2_5_0 IOPCTL_MUX(5, 0, 2) /* PIO5_0 */
#define XSPI1_SS0_N_PIO2_5_0 IOPCTL_MUX(5, 0, 1) /* PIO5_0 */
#define GPIO5_GPIO1_PIO2_5_1 IOPCTL_MUX(5, 1, 0) /* PIO5_1 */
#define LP_FLEXCOMM13_P5_PIO2_5_1 IOPCTL_MUX(5, 1, 2) /* PIO5_1 */
#define XSPI1_DATA0_PIO2_5_1 IOPCTL_MUX(5, 1, 1) /* PIO5_1 */
#define GPIO5_GPIO2_PIO2_5_2 IOPCTL_MUX(5, 2, 0) /* PIO5_2 */
#define LP_FLEXCOMM13_P6_PIO2_5_2 IOPCTL_MUX(5, 2, 2) /* PIO5_2 */
#define XSPI1_DATA1_PIO2_5_2 IOPCTL_MUX(5, 2, 1) /* PIO5_2 */
#define GPIO5_GPIO3_PIO2_5_3 IOPCTL_MUX(5, 3, 0) /* PIO5_3 */
#define LP_FLEXCOMM13_P0_PIO2_5_3 IOPCTL_MUX(5, 3, 2) /* PIO5_3 */
#define XSPI1_DATA2_PIO2_5_3 IOPCTL_MUX(5, 3, 1) /* PIO5_3 */
#define GPIO5_GPIO4_PIO2_5_4 IOPCTL_MUX(5, 4, 0) /* PIO5_4 */
#define LP_FLEXCOMM13_P1_PIO2_5_4 IOPCTL_MUX(5, 4, 2) /* PIO5_4 */
#define XSPI1_DATA3_PIO2_5_4 IOPCTL_MUX(5, 4, 1) /* PIO5_4 */
#define GPIO5_GPIO5_PIO2_5_5 IOPCTL_MUX(5, 5, 0) /* PIO5_5 */
#define LP_FLEXCOMM13_P2_PIO2_5_5 IOPCTL_MUX(5, 5, 2) /* PIO5_5 */
#define XSPI1_DQS0_PIO2_5_5 IOPCTL_MUX(5, 5, 1) /* PIO5_5 */
#define GPIO5_GPIO6_PIO2_5_6 IOPCTL_MUX(5, 6, 0) /* PIO5_6 */
#define LP_FLEXCOMM12_P3_PIO2_5_6 IOPCTL_MUX(5, 6, 2) /* PIO5_6 */
#define XSPI1_DATA4_PIO2_5_6 IOPCTL_MUX(5, 6, 1) /* PIO5_6 */
#define GPIO5_GPIO7_PIO2_5_7 IOPCTL_MUX(5, 7, 0) /* PIO5_7 */
#define LP_FLEXCOMM12_P0_PIO2_5_7 IOPCTL_MUX(5, 7, 2) /* PIO5_7 */
#define XSPI1_DATA5_PIO2_5_7 IOPCTL_MUX(5, 7, 1) /* PIO5_7 */
#define GPIO5_GPIO8_PIO2_5_8 IOPCTL_MUX(5, 8, 0) /* PIO5_8 */
#define LP_FLEXCOMM12_P1_PIO2_5_8 IOPCTL_MUX(5, 8, 2) /* PIO5_8 */
#define XSPI1_DATA6_PIO2_5_8 IOPCTL_MUX(5, 8, 1) /* PIO5_8 */
#define GPIO5_GPIO9_PIO2_5_9 IOPCTL_MUX(5, 9, 0) /* PIO5_9 */
#define LP_FLEXCOMM12_P2_PIO2_5_9 IOPCTL_MUX(5, 9, 2) /* PIO5_9 */
#define XSPI1_DATA7_PIO2_5_9 IOPCTL_MUX(5, 9, 1) /* PIO5_9 */
#define GPIO5_GPIO10_PIO2_5_10 IOPCTL_MUX(5, 10, 0) /* PIO5_10 */
#define LP_FLEXCOMM13_P3_PIO2_5_10 IOPCTL_MUX(5, 10, 2) /* PIO5_10 */
#define XSPI1_SCLK0_PIO2_5_10 IOPCTL_MUX(5, 10, 1) /* PIO5_10 */
#define GPIO5_GPIO11_PIO2_5_11 IOPCTL_MUX(5, 11, 0) /* PIO5_11 */
#define LP_FLEXCOMM12_P4_PIO2_5_11 IOPCTL_MUX(5, 11, 2) /* PIO5_11 */
#define XSPI1_SCLK0_N_PIO2_5_11 IOPCTL_MUX(5, 11, 1) /* PIO5_11 */
#define XSPI1_SS1_N_PIO2_5_11 IOPCTL_MUX(5, 11, 3) /* PIO5_11 */
#define GPIO5_GPIO12_PIO2_5_12 IOPCTL_MUX(5, 12, 0) /* PIO5_12 */
#define LP_FLEXCOMM12_P5_PIO2_5_12 IOPCTL_MUX(5, 12, 2) /* PIO5_12 */
#define XSPI1_DATA8_PIO2_5_12 IOPCTL_MUX(5, 12, 1) /* PIO5_12 */
#define GPIO5_GPIO13_PIO2_5_13 IOPCTL_MUX(5, 13, 0) /* PIO5_13 */
#define LP_FLEXCOMM12_P6_PIO2_5_13 IOPCTL_MUX(5, 13, 2) /* PIO5_13 */
#define XSPI1_DATA9_PIO2_5_13 IOPCTL_MUX(5, 13, 1) /* PIO5_13 */
#define GPIO5_GPIO14_PIO2_5_14 IOPCTL_MUX(5, 14, 0) /* PIO5_14 */
#define LP_FLEXCOMM11_P0_PIO2_5_14 IOPCTL_MUX(5, 14, 2) /* PIO5_14 */
#define XSPI1_DATA10_PIO2_5_14 IOPCTL_MUX(5, 14, 1) /* PIO5_14 */
#define GPIO5_GPIO15_PIO2_5_15 IOPCTL_MUX(5, 15, 0) /* PIO5_15 */
#define LP_FLEXCOMM11_P1_PIO2_5_15 IOPCTL_MUX(5, 15, 2) /* PIO5_15 */
#define XSPI1_DATA11_PIO2_5_15 IOPCTL_MUX(5, 15, 1) /* PIO5_15 */
#define GPIO5_GPIO16_PIO2_5_16 IOPCTL_MUX(5, 16, 0) /* PIO5_16 */
#define LP_FLEXCOMM11_P2_PIO2_5_16 IOPCTL_MUX(5, 16, 2) /* PIO5_16 */
#define XSPI1_DQS1_PIO2_5_16 IOPCTL_MUX(5, 16, 1) /* PIO5_16 */
#define GPIO5_GPIO17_PIO2_5_17 IOPCTL_MUX(5, 17, 0) /* PIO5_17 */
#define LP_FLEXCOMM11_P3_PIO2_5_17 IOPCTL_MUX(5, 17, 2) /* PIO5_17 */
#define XSPI1_DATA12_PIO2_5_17 IOPCTL_MUX(5, 17, 1) /* PIO5_17 */
#define GPIO5_GPIO18_PIO2_5_18 IOPCTL_MUX(5, 18, 0) /* PIO5_18 */
#define LP_FLEXCOMM11_P4_PIO2_5_18 IOPCTL_MUX(5, 18, 2) /* PIO5_18 */
#define XSPI1_DATA13_PIO2_5_18 IOPCTL_MUX(5, 18, 1) /* PIO5_18 */
#define GPIO5_GPIO19_PIO2_5_19 IOPCTL_MUX(5, 19, 0) /* PIO5_19 */
#define LP_FLEXCOMM11_P5_PIO2_5_19 IOPCTL_MUX(5, 19, 2) /* PIO5_19 */
#define XSPI1_DATA14_PIO2_5_19 IOPCTL_MUX(5, 19, 1) /* PIO5_19 */
#define GPIO5_GPIO20_PIO2_5_20 IOPCTL_MUX(5, 20, 0) /* PIO5_20 */
#define LP_FLEXCOMM11_P6_PIO2_5_20 IOPCTL_MUX(5, 20, 2) /* PIO5_20 */
#define XSPI1_DATA15_PIO2_5_20 IOPCTL_MUX(5, 20, 1) /* PIO5_20 */
#define GPIO7_GPIO0_PIO2_7_0 IOPCTL_MUX(7, 0, 0) /* PIO7_0 */
#define LP_FLEXCOMM3_P4_PIO2_7_0 IOPCTL_MUX(7, 0, 2) /* PIO7_0 */
#define LP_FLEXCOMM7_P6_PIO2_7_0 IOPCTL_MUX(7, 0, 3) /* PIO7_0 */
#define SDHC0_CLK_PIO2_7_0 IOPCTL_MUX(7, 0, 1) /* PIO7_0 */
#define GPIO7_GPIO1_PIO2_7_1 IOPCTL_MUX(7, 1, 0) /* PIO7_1 */
#define LP_FLEXCOMM3_P5_PIO2_7_1 IOPCTL_MUX(7, 1, 2) /* PIO7_1 */
#define LP_FLEXCOMM7_P5_PIO2_7_1 IOPCTL_MUX(7, 1, 3) /* PIO7_1 */
#define SDHC0_CMD_PIO2_7_1 IOPCTL_MUX(7, 1, 1) /* PIO7_1 */
#define GPIO7_GPIO2_PIO2_7_2 IOPCTL_MUX(7, 2, 0) /* PIO7_2 */
#define LP_FLEXCOMM12_P0_PIO2_7_2 IOPCTL_MUX(7, 2, 2) /* PIO7_2 */
#define USDHC0_DATA4_PIO2_7_2 IOPCTL_MUX(7, 2, 1) /* PIO7_2 */
#define GPIO7_GPIO3_PIO2_7_3 IOPCTL_MUX(7, 3, 0) /* PIO7_3 */
#define LP_FLEXCOMM12_P1_PIO2_7_3 IOPCTL_MUX(7, 3, 2) /* PIO7_3 */
#define USDHC0_DATA5_PIO2_7_3 IOPCTL_MUX(7, 3, 1) /* PIO7_3 */
#define GPIO7_GPIO4_PIO2_7_4 IOPCTL_MUX(7, 4, 0) /* PIO7_4 */
#define LP_FLEXCOMM12_P2_PIO2_7_4 IOPCTL_MUX(7, 4, 2) /* PIO7_4 */
#define USDHC0_DATA6_PIO2_7_4 IOPCTL_MUX(7, 4, 1) /* PIO7_4 */
#define GPIO7_GPIO5_PIO2_7_5 IOPCTL_MUX(7, 5, 0) /* PIO7_5 */
#define LP_FLEXCOMM12_P3_PIO2_7_5 IOPCTL_MUX(7, 5, 2) /* PIO7_5 */
#define USDHC0_DATA7_PIO2_7_5 IOPCTL_MUX(7, 5, 1) /* PIO7_5 */
#define GPIO7_GPIO6_PIO2_7_6 IOPCTL_MUX(7, 6, 0) /* PIO7_6 */
#define LP_FLEXCOMM12_P4_PIO2_7_6 IOPCTL_MUX(7, 6, 2) /* PIO7_6 */
#define USDHC0_DATA0_PIO2_7_6 IOPCTL_MUX(7, 6, 1) /* PIO7_6 */
#define GPIO7_GPIO7_PIO2_7_7 IOPCTL_MUX(7, 7, 0) /* PIO7_7 */
#define LP_FLEXCOMM12_P5_PIO2_7_7 IOPCTL_MUX(7, 7, 2) /* PIO7_7 */
#define USDHC0_DATA1_PIO2_7_7 IOPCTL_MUX(7, 7, 1) /* PIO7_7 */
#define GPIO7_GPIO8_PIO2_7_8 IOPCTL_MUX(7, 8, 0) /* PIO7_8 */
#define LP_FLEXCOMM12_P6_PIO2_7_8 IOPCTL_MUX(7, 8, 2) /* PIO7_8 */
#define LP_FLEXCOMM7_P3_PIO2_7_8 IOPCTL_MUX(7, 8, 3) /* PIO7_8 */
#define USDHC0_DATA2_PIO2_7_8 IOPCTL_MUX(7, 8, 1) /* PIO7_8 */
#define GPIO7_GPIO9_PIO2_7_9 IOPCTL_MUX(7, 9, 0) /* PIO7_9 */
#define LP_FLEXCOMM3_P6_PIO2_7_9 IOPCTL_MUX(7, 9, 2) /* PIO7_9 */
#define LP_FLEXCOMM7_P4_PIO2_7_9 IOPCTL_MUX(7, 9, 3) /* PIO7_9 */
#define USDHC0_DATA3_PIO2_7_9 IOPCTL_MUX(7, 9, 1) /* PIO7_9 */
#define GPIO7_GPIO10_PIO2_7_10 IOPCTL_MUX(7, 10, 0) /* PIO7_10 */
#define LP_FLEXCOMM1_P0_PIO2_7_10 IOPCTL_MUX(7, 10, 2) /* PIO7_10 */
#define SDHC0_DS_PIO2_7_10 IOPCTL_MUX(7, 10, 5) /* PIO7_10 */
#define SDHC0_WR_PRT_PIO2_7_10 IOPCTL_MUX(7, 10, 1) /* PIO7_10 */
#define GPIO7_GPIO11_PIO2_7_11 IOPCTL_MUX(7, 11, 0) /* PIO7_11 */
#define LP_FLEXCOMM1_P1_PIO2_7_11 IOPCTL_MUX(7, 11, 2) /* PIO7_11 */
#define SDHC0_CARD_DET_N_PIO2_7_11 IOPCTL_MUX(7, 11, 1) /* PIO7_11 */
#define GPIO7_GPIO12_PIO2_7_12 IOPCTL_MUX(7, 12, 0) /* PIO7_12 */
#define LP_FLEXCOMM1_P2_PIO2_7_12 IOPCTL_MUX(7, 12, 2) /* PIO7_12 */
#define SDHC0_RESET_N_PIO2_7_12 IOPCTL_MUX(7, 12, 1) /* PIO7_12 */
#define GPIO7_GPIO13_PIO2_7_13 IOPCTL_MUX(7, 13, 0) /* PIO7_13 */
#define LP_FLEXCOMM1_P3_PIO2_7_13 IOPCTL_MUX(7, 13, 2) /* PIO7_13 */
#define USDHC1_DATA4_PIO2_7_13 IOPCTL_MUX(7, 13, 1) /* PIO7_13 */
#define GPIO7_GPIO14_PIO2_7_14 IOPCTL_MUX(7, 14, 0) /* PIO7_14 */
#define LP_FLEXCOMM7_P0_PIO2_7_14 IOPCTL_MUX(7, 14, 2) /* PIO7_14 */
#define USDHC1_DATA5_PIO2_7_14 IOPCTL_MUX(7, 14, 1) /* PIO7_14 */
#define GPIO7_GPIO15_PIO2_7_15 IOPCTL_MUX(7, 15, 0) /* PIO7_15 */
#define LP_FLEXCOMM7_P1_PIO2_7_15 IOPCTL_MUX(7, 15, 2) /* PIO7_15 */
#define USDHC1_DATA6_PIO2_7_15 IOPCTL_MUX(7, 15, 1) /* PIO7_15 */
#define GPIO7_GPIO16_PIO2_7_16 IOPCTL_MUX(7, 16, 0) /* PIO7_16 */
#define LP_FLEXCOMM7_P2_PIO2_7_16 IOPCTL_MUX(7, 16, 2) /* PIO7_16 */
#define USDHC1_DATA7_PIO2_7_16 IOPCTL_MUX(7, 16, 1) /* PIO7_16 */
#define GPIO7_GPIO17_PIO2_7_17 IOPCTL_MUX(7, 17, 0) /* PIO7_17 */
#define LP_FLEXCOMM2_P0_PIO2_7_17 IOPCTL_MUX(7, 17, 2) /* PIO7_17 */
#define SDHC1_CLK_PIO2_7_17 IOPCTL_MUX(7, 17, 1) /* PIO7_17 */
#define GPIO7_GPIO18_PIO2_7_18 IOPCTL_MUX(7, 18, 0) /* PIO7_18 */
#define LP_FLEXCOMM2_P1_PIO2_7_18 IOPCTL_MUX(7, 18, 2) /* PIO7_18 */
#define SDHC1_CMD_PIO2_7_18 IOPCTL_MUX(7, 18, 1) /* PIO7_18 */
#define GPIO7_GPIO19_PIO2_7_19 IOPCTL_MUX(7, 19, 0) /* PIO7_19 */
#define LP_FLEXCOMM1_P4_PIO2_7_19 IOPCTL_MUX(7, 19, 2) /* PIO7_19 */
#define LP_FLEXCOMM7_P3_PIO2_7_19 IOPCTL_MUX(7, 19, 3) /* PIO7_19 */
#define USDHC1_DATA0_PIO2_7_19 IOPCTL_MUX(7, 19, 1) /* PIO7_19 */
#define GPIO7_GPIO20_PIO2_7_20 IOPCTL_MUX(7, 20, 0) /* PIO7_20 */
#define LP_FLEXCOMM1_P5_PIO2_7_20 IOPCTL_MUX(7, 20, 2) /* PIO7_20 */
#define LP_FLEXCOMM2_P4_PIO2_7_20 IOPCTL_MUX(7, 20, 3) /* PIO7_20 */
#define USDHC1_DATA1_PIO2_7_20 IOPCTL_MUX(7, 20, 1) /* PIO7_20 */
#define GPIO7_GPIO21_PIO2_7_21 IOPCTL_MUX(7, 21, 0) /* PIO7_21 */
#define LP_FLEXCOMM1_P6_PIO2_7_21 IOPCTL_MUX(7, 21, 2) /* PIO7_21 */
#define LP_FLEXCOMM2_P5_PIO2_7_21 IOPCTL_MUX(7, 21, 3) /* PIO7_21 */
#define USDHC1_DATA2_PIO2_7_21 IOPCTL_MUX(7, 21, 1) /* PIO7_21 */
#define GPIO7_GPIO22_PIO2_7_22 IOPCTL_MUX(7, 22, 0) /* PIO7_22 */
#define LP_FLEXCOMM2_P2_PIO2_7_22 IOPCTL_MUX(7, 22, 2) /* PIO7_22 */
#define USDHC1_DATA3_PIO2_7_22 IOPCTL_MUX(7, 22, 1) /* PIO7_22 */
#define GPIO7_GPIO23_PIO2_7_23 IOPCTL_MUX(7, 23, 0) /* PIO7_23 */
#define LP_FLEXCOMM2_P3_PIO2_7_23 IOPCTL_MUX(7, 23, 2) /* PIO7_23 */
#define SDHC1_DS_PIO2_7_23 IOPCTL_MUX(7, 23, 5) /* PIO7_23 */
#define SDHC1_WR_PRT_PIO2_7_23 IOPCTL_MUX(7, 23, 1) /* PIO7_23 */
#define GPIO7_GPIO25_PIO2_7_25 IOPCTL_MUX(7, 25, 0) /* PIO7_25 */
#define LP_FLEXCOMM13_P5_PIO2_7_25 IOPCTL_MUX(7, 25, 2) /* PIO7_25 */
#define LP_FLEXCOMM2_P6_PIO2_7_25 IOPCTL_MUX(7, 25, 3) /* PIO7_25 */
#define SDHC1_RESET_N_PIO2_7_25 IOPCTL_MUX(7, 25, 1) /* PIO7_25 */
#define CTIMER5_CAPTURE0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE1_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE2_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER5_CAPTURE3_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER5_S_INP0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE1_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE2_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER6_CAPTURE3_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER6_S_INP0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE1_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE2_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER7_CAPTURE3_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER7_S_INP0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define CTIMER_S_INP0_PIO1_8_0 IOPCTL_MUX(8, 0, 2) /* PIO8_0 */
#define GPIO8_GPIO0_PIO1_8_0 IOPCTL_MUX(8, 0, 0) /* PIO8_0 */
#define JTAG_TCK_PIO1_8_0 IOPCTL_MUX(8, 0, 5) /* PIO8_0 */
#define LP_FLEXCOMM17_P5_PIO1_8_0 IOPCTL_MUX(8, 0, 1) /* PIO8_0 */
#define PINT1_TRIG0_PIO1_8_0 IOPCTL_MUX(8, 0, 0) /* PIO8_0 */
#define PINT1_TRIG1_PIO1_8_0 IOPCTL_MUX(8, 0, 0) /* PIO8_0 */
#define PINT1_TRIG2_PIO1_8_0 IOPCTL_MUX(8, 0, 0) /* PIO8_0 */
#define PINT1_TRIG3_PIO1_8_0 IOPCTL_MUX(8, 0, 0) /* PIO8_0 */
#define CTIMER5_MATCH0_PIO1_8_1 IOPCTL_MUX(8, 1, 2) /* PIO8_1 */
#define GPIO8_GPIO1_PIO1_8_1 IOPCTL_MUX(8, 1, 0) /* PIO8_1 */
#define JTAG_TMS_PIO1_8_1 IOPCTL_MUX(8, 1, 5) /* PIO8_1 */
#define LP_FLEXCOMM17_P6_PIO1_8_1 IOPCTL_MUX(8, 1, 1) /* PIO8_1 */
#define PINT1_TRIG0_PIO1_8_1 IOPCTL_MUX(8, 1, 0) /* PIO8_1 */
#define PINT1_TRIG1_PIO1_8_1 IOPCTL_MUX(8, 1, 0) /* PIO8_1 */
#define PINT1_TRIG2_PIO1_8_1 IOPCTL_MUX(8, 1, 0) /* PIO8_1 */
#define PINT1_TRIG3_PIO1_8_1 IOPCTL_MUX(8, 1, 0) /* PIO8_1 */
#define CTIMER5_MATCH1_PIO1_8_2 IOPCTL_MUX(8, 2, 2) /* PIO8_2 */
#define GPIO8_GPIO2_PIO1_8_2 IOPCTL_MUX(8, 2, 0) /* PIO8_2 */
#define JTAG_TDI_PIO1_8_2 IOPCTL_MUX(8, 2, 5) /* PIO8_2 */
#define LP_FLEXCOMM17_P2_PIO1_8_2 IOPCTL_MUX(8, 2, 1) /* PIO8_2 */
#define PINT1_TRIG0_PIO1_8_2 IOPCTL_MUX(8, 2, 0) /* PIO8_2 */
#define PINT1_TRIG1_PIO1_8_2 IOPCTL_MUX(8, 2, 0) /* PIO8_2 */
#define PINT1_TRIG2_PIO1_8_2 IOPCTL_MUX(8, 2, 0) /* PIO8_2 */
#define PINT1_TRIG3_PIO1_8_2 IOPCTL_MUX(8, 2, 0) /* PIO8_2 */
#define CTIMER5_CAPTURE0_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE2_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER5_CAPTURE3_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER5_S_INP1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE0_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE2_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER6_CAPTURE3_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER6_S_INP1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE0_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE2_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER7_CAPTURE3_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER7_S_INP1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define CTIMER_S_INP1_PIO1_8_3 IOPCTL_MUX(8, 3, 2) /* PIO8_3 */
#define GPIO8_GPIO3_PIO1_8_3 IOPCTL_MUX(8, 3, 0) /* PIO8_3 */
#define JTAG_TDO_PIO1_8_3 IOPCTL_MUX(8, 3, 5) /* PIO8_3 */
#define LP_FLEXCOMM17_P3_PIO1_8_3 IOPCTL_MUX(8, 3, 1) /* PIO8_3 */
#define PINT1_TRIG0_PIO1_8_3 IOPCTL_MUX(8, 3, 0) /* PIO8_3 */
#define PINT1_TRIG1_PIO1_8_3 IOPCTL_MUX(8, 3, 0) /* PIO8_3 */
#define PINT1_TRIG2_PIO1_8_3 IOPCTL_MUX(8, 3, 0) /* PIO8_3 */
#define PINT1_TRIG3_PIO1_8_3 IOPCTL_MUX(8, 3, 0) /* PIO8_3 */
#define UTICK1_CAPTURE0_PIO1_8_3 IOPCTL_MUX(8, 3, 3) /* PIO8_3 */
#define CLKCTL0_MCLK_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define CTIMER5_MATCH2_PIO1_8_4 IOPCTL_MUX(8, 4, 2) /* PIO8_4 */
#define GPIO8_GPIO4_PIO1_8_4 IOPCTL_MUX(8, 4, 0) /* PIO8_4 */
#define JTAG_TRSTN_PIO1_8_4 IOPCTL_MUX(8, 4, 5) /* PIO8_4 */
#define LP_FLEXCOMM17_P4_PIO1_8_4 IOPCTL_MUX(8, 4, 1) /* PIO8_4 */
#define PINT1_TRIG0_PIO1_8_4 IOPCTL_MUX(8, 4, 0) /* PIO8_4 */
#define PINT1_TRIG1_PIO1_8_4 IOPCTL_MUX(8, 4, 0) /* PIO8_4 */
#define PINT1_TRIG2_PIO1_8_4 IOPCTL_MUX(8, 4, 0) /* PIO8_4 */
#define PINT1_TRIG3_PIO1_8_4 IOPCTL_MUX(8, 4, 0) /* PIO8_4 */
#define SCT0_TRIG0_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG1_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG2_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG3_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG4_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG5_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define SCT0_TRIG6_PIO1_8_4 IOPCTL_MUX(8, 4, 3) /* PIO8_4 */
#define CTIMER5_CAPTURE0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE1_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE2_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER5_CAPTURE3_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER5_MATCH3_PIO1_8_5 IOPCTL_MUX(8, 5, 2) /* PIO8_5 */
#define CTIMER5_S_INP0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE1_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE2_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER6_CAPTURE3_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER6_S_INP0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE1_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE2_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER7_CAPTURE3_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER7_S_INP0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define CTIMER_S_INP0_PIO1_8_5 IOPCTL_MUX(8, 5, 3) /* PIO8_5 */
#define GPIO8_GPIO5_PIO1_8_5 IOPCTL_MUX(8, 5, 0) /* PIO8_5 */
#define LP_FLEXCOMM17_P0_PIO1_8_5 IOPCTL_MUX(8, 5, 1) /* PIO8_5 */
#define PINT1_TRIG0_PIO1_8_5 IOPCTL_MUX(8, 5, 0) /* PIO8_5 */
#define PINT1_TRIG1_PIO1_8_5 IOPCTL_MUX(8, 5, 0) /* PIO8_5 */
#define PINT1_TRIG2_PIO1_8_5 IOPCTL_MUX(8, 5, 0) /* PIO8_5 */
#define PINT1_TRIG3_PIO1_8_5 IOPCTL_MUX(8, 5, 0) /* PIO8_5 */
#define CMP0_OUT_PIO1_8_6 IOPCTL_MUX(8, 6, 4) /* PIO8_6 */
#define CTIMER6_MATCH0_PIO1_8_6 IOPCTL_MUX(8, 6, 2) /* PIO8_6 */
#define GPIO8_GPIO6_PIO1_8_6 IOPCTL_MUX(8, 6, 0) /* PIO8_6 */
#define LP_FLEXCOMM17_P1_PIO1_8_6 IOPCTL_MUX(8, 6, 1) /* PIO8_6 */
#define PINT1_TRIG0_PIO1_8_6 IOPCTL_MUX(8, 6, 0) /* PIO8_6 */
#define PINT1_TRIG1_PIO1_8_6 IOPCTL_MUX(8, 6, 0) /* PIO8_6 */
#define PINT1_TRIG2_PIO1_8_6 IOPCTL_MUX(8, 6, 0) /* PIO8_6 */
#define PINT1_TRIG3_PIO1_8_6 IOPCTL_MUX(8, 6, 0) /* PIO8_6 */
#define CTIMER6_MATCH1_PIO1_8_7 IOPCTL_MUX(8, 7, 2) /* PIO8_7 */
#define GPIO8_GPIO7_PIO1_8_7 IOPCTL_MUX(8, 7, 0) /* PIO8_7 */
#define LP_FLEXCOMM18_P0_PIO1_8_7 IOPCTL_MUX(8, 7, 1) /* PIO8_7 */
#define PINT1_TRIG0_PIO1_8_7 IOPCTL_MUX(8, 7, 0) /* PIO8_7 */
#define PINT1_TRIG1_PIO1_8_7 IOPCTL_MUX(8, 7, 0) /* PIO8_7 */
#define PINT1_TRIG2_PIO1_8_7 IOPCTL_MUX(8, 7, 0) /* PIO8_7 */
#define PINT1_TRIG3_PIO1_8_7 IOPCTL_MUX(8, 7, 0) /* PIO8_7 */
#define CTIMER5_CAPTURE0_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE1_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER5_CAPTURE3_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER5_S_INP2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE0_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE1_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER6_CAPTURE3_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER6_S_INP2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE0_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE1_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER7_CAPTURE3_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER7_S_INP2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define CTIMER_S_INP2_PIO1_8_8 IOPCTL_MUX(8, 8, 2) /* PIO8_8 */
#define GPIO8_GPIO8_PIO1_8_8 IOPCTL_MUX(8, 8, 0) /* PIO8_8 */
#define LP_FLEXCOMM18_P1_PIO1_8_8 IOPCTL_MUX(8, 8, 1) /* PIO8_8 */
#define PINT1_TRIG0_PIO1_8_8 IOPCTL_MUX(8, 8, 0) /* PIO8_8 */
#define PINT1_TRIG1_PIO1_8_8 IOPCTL_MUX(8, 8, 0) /* PIO8_8 */
#define PINT1_TRIG2_PIO1_8_8 IOPCTL_MUX(8, 8, 0) /* PIO8_8 */
#define PINT1_TRIG3_PIO1_8_8 IOPCTL_MUX(8, 8, 0) /* PIO8_8 */
#define CTIMER6_MATCH2_PIO1_8_9 IOPCTL_MUX(8, 9, 2) /* PIO8_9 */
#define GPIO8_GPIO9_PIO1_8_9 IOPCTL_MUX(8, 9, 0) /* PIO8_9 */
#define LP_FLEXCOMM18_P2_PIO1_8_9 IOPCTL_MUX(8, 9, 1) /* PIO8_9 */
#define PINT1_TRIG0_PIO1_8_9 IOPCTL_MUX(8, 9, 0) /* PIO8_9 */
#define PINT1_TRIG1_PIO1_8_9 IOPCTL_MUX(8, 9, 0) /* PIO8_9 */
#define PINT1_TRIG2_PIO1_8_9 IOPCTL_MUX(8, 9, 0) /* PIO8_9 */
#define PINT1_TRIG3_PIO1_8_9 IOPCTL_MUX(8, 9, 0) /* PIO8_9 */
#define CTIMER5_CAPTURE0_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE1_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE2_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER5_CAPTURE3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER5_S_INP3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE0_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE1_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE2_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER6_CAPTURE3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER6_S_INP3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE0_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE1_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE2_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER7_CAPTURE3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER7_S_INP3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define CTIMER_S_INP3_PIO1_8_10 IOPCTL_MUX(8, 10, 2) /* PIO8_10 */
#define GPIO8_GPIO10_PIO1_8_10 IOPCTL_MUX(8, 10, 0) /* PIO8_10 */
#define LP_FLEXCOMM18_P3_PIO1_8_10 IOPCTL_MUX(8, 10, 1) /* PIO8_10 */
#define PINT1_TRIG0_PIO1_8_10 IOPCTL_MUX(8, 10, 0) /* PIO8_10 */
#define PINT1_TRIG1_PIO1_8_10 IOPCTL_MUX(8, 10, 0) /* PIO8_10 */
#define PINT1_TRIG2_PIO1_8_10 IOPCTL_MUX(8, 10, 0) /* PIO8_10 */
#define PINT1_TRIG3_PIO1_8_10 IOPCTL_MUX(8, 10, 0) /* PIO8_10 */
#define CTIMER6_MATCH3_PIO1_8_11 IOPCTL_MUX(8, 11, 2) /* PIO8_11 */
#define GPIO8_GPIO11_PIO1_8_11 IOPCTL_MUX(8, 11, 0) /* PIO8_11 */
#define LP_FLEXCOMM17_P4_PIO1_8_11 IOPCTL_MUX(8, 11, 4) /* PIO8_11 */
#define LP_FLEXCOMM18_P4_PIO1_8_11 IOPCTL_MUX(8, 11, 1) /* PIO8_11 */
#define PINT1_TRIG0_PIO1_8_11 IOPCTL_MUX(8, 11, 0) /* PIO8_11 */
#define PINT1_TRIG1_PIO1_8_11 IOPCTL_MUX(8, 11, 0) /* PIO8_11 */
#define PINT1_TRIG2_PIO1_8_11 IOPCTL_MUX(8, 11, 0) /* PIO8_11 */
#define PINT1_TRIG3_PIO1_8_11 IOPCTL_MUX(8, 11, 0) /* PIO8_11 */
#define UTICK1_CAPTURE1_PIO1_8_11 IOPCTL_MUX(8, 11, 3) /* PIO8_11 */
#define CTIMER5_CAPTURE0_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE2_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER5_CAPTURE3_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER5_S_INP1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE0_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE2_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER6_CAPTURE3_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER6_S_INP1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE0_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE2_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER7_CAPTURE3_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER7_MATCH0_PIO1_8_12 IOPCTL_MUX(8, 12, 2) /* PIO8_12 */
#define CTIMER7_S_INP1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define CTIMER_S_INP1_PIO1_8_12 IOPCTL_MUX(8, 12, 3) /* PIO8_12 */
#define GPIO8_GPIO12_PIO1_8_12 IOPCTL_MUX(8, 12, 0) /* PIO8_12 */
#define LP_FLEXCOMM17_P2_PIO1_8_12 IOPCTL_MUX(8, 12, 4) /* PIO8_12 */
#define LP_FLEXCOMM18_P5_PIO1_8_12 IOPCTL_MUX(8, 12, 1) /* PIO8_12 */
#define PINT1_TRIG0_PIO1_8_12 IOPCTL_MUX(8, 12, 0) /* PIO8_12 */
#define PINT1_TRIG1_PIO1_8_12 IOPCTL_MUX(8, 12, 0) /* PIO8_12 */
#define PINT1_TRIG2_PIO1_8_12 IOPCTL_MUX(8, 12, 0) /* PIO8_12 */
#define PINT1_TRIG3_PIO1_8_12 IOPCTL_MUX(8, 12, 0) /* PIO8_12 */
#define CTIMER5_CAPTURE0_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE1_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE2_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER5_CAPTURE3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER5_S_INP3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE0_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE1_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE2_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER6_CAPTURE3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER6_S_INP3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE0_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE1_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE2_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER7_CAPTURE3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER7_MATCH1_PIO1_8_13 IOPCTL_MUX(8, 13, 2) /* PIO8_13 */
#define CTIMER7_S_INP3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define CTIMER_S_INP3_PIO1_8_13 IOPCTL_MUX(8, 13, 3) /* PIO8_13 */
#define GPIO8_GPIO13_PIO1_8_13 IOPCTL_MUX(8, 13, 0) /* PIO8_13 */
#define LP_FLEXCOMM17_P3_PIO1_8_13 IOPCTL_MUX(8, 13, 4) /* PIO8_13 */
#define LP_FLEXCOMM18_P6_PIO1_8_13 IOPCTL_MUX(8, 13, 1) /* PIO8_13 */
#define PINT1_TRIG0_PIO1_8_13 IOPCTL_MUX(8, 13, 0) /* PIO8_13 */
#define PINT1_TRIG1_PIO1_8_13 IOPCTL_MUX(8, 13, 0) /* PIO8_13 */
#define PINT1_TRIG2_PIO1_8_13 IOPCTL_MUX(8, 13, 0) /* PIO8_13 */
#define PINT1_TRIG3_PIO1_8_13 IOPCTL_MUX(8, 13, 0) /* PIO8_13 */
#define CTIMER7_MATCH2_PIO1_8_14 IOPCTL_MUX(8, 14, 2) /* PIO8_14 */
#define GPIO8_GPIO14_PIO1_8_14 IOPCTL_MUX(8, 14, 0) /* PIO8_14 */
#define I3C2_SDA_PIO1_8_14 IOPCTL_MUX(8, 14, 4) /* PIO8_14 */
#define LP_FLEXCOMM19_P0_PIO1_8_14 IOPCTL_MUX(8, 14, 1) /* PIO8_14 */
#define PINT1_TRIG0_PIO1_8_14 IOPCTL_MUX(8, 14, 0) /* PIO8_14 */
#define PINT1_TRIG1_PIO1_8_14 IOPCTL_MUX(8, 14, 0) /* PIO8_14 */
#define PINT1_TRIG2_PIO1_8_14 IOPCTL_MUX(8, 14, 0) /* PIO8_14 */
#define PINT1_TRIG3_PIO1_8_14 IOPCTL_MUX(8, 14, 0) /* PIO8_14 */
#define SAI3_TX_SYNC_PIO1_8_14 IOPCTL_MUX(8, 14, 3) /* PIO8_14 */
#define CTIMER7_MATCH3_PIO1_8_15 IOPCTL_MUX(8, 15, 2) /* PIO8_15 */
#define GPIO8_GPIO15_PIO1_8_15 IOPCTL_MUX(8, 15, 0) /* PIO8_15 */
#define I3C2_SCL_PIO1_8_15 IOPCTL_MUX(8, 15, 4) /* PIO8_15 */
#define LP_FLEXCOMM19_P1_PIO1_8_15 IOPCTL_MUX(8, 15, 1) /* PIO8_15 */
#define PINT1_TRIG0_PIO1_8_15 IOPCTL_MUX(8, 15, 0) /* PIO8_15 */
#define PINT1_TRIG1_PIO1_8_15 IOPCTL_MUX(8, 15, 0) /* PIO8_15 */
#define PINT1_TRIG2_PIO1_8_15 IOPCTL_MUX(8, 15, 0) /* PIO8_15 */
#define PINT1_TRIG3_PIO1_8_15 IOPCTL_MUX(8, 15, 0) /* PIO8_15 */
#define SAI3_TX_BCLK_PIO1_8_15 IOPCTL_MUX(8, 15, 3) /* PIO8_15 */
#define CTIMER5_CAPTURE0_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE1_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE2_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER5_CAPTURE3_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER5_S_INP4_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE0_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE1_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE2_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER6_CAPTURE3_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER6_S_INP4_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE0_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE1_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE2_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER7_CAPTURE3_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER7_S_INP4_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define CTIMER_S_INP4_PIO1_8_16 IOPCTL_MUX(8, 16, 2) /* PIO8_16 */
#define GPIO8_GPIO16_PIO1_8_16 IOPCTL_MUX(8, 16, 0) /* PIO8_16 */
#define I3C2_PUR_PIO1_8_16 IOPCTL_MUX(8, 16, 4) /* PIO8_16 */
#define LP_FLEXCOMM19_P2_PIO1_8_16 IOPCTL_MUX(8, 16, 1) /* PIO8_16 */
#define PINT1_TRIG0_PIO1_8_16 IOPCTL_MUX(8, 16, 0) /* PIO8_16 */
#define PINT1_TRIG1_PIO1_8_16 IOPCTL_MUX(8, 16, 0) /* PIO8_16 */
#define PINT1_TRIG2_PIO1_8_16 IOPCTL_MUX(8, 16, 0) /* PIO8_16 */
#define PINT1_TRIG3_PIO1_8_16 IOPCTL_MUX(8, 16, 0) /* PIO8_16 */
#define SAI3_TX_DATA0_PIO1_8_16 IOPCTL_MUX(8, 16, 3) /* PIO8_16 */
#define CTIMER5_CAPTURE0_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE1_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE2_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER5_CAPTURE3_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER5_S_INP5_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE0_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE1_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE2_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER6_CAPTURE3_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER6_S_INP5_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE0_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE1_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE2_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER7_CAPTURE3_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER7_S_INP5_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define CTIMER_S_INP5_PIO1_8_17 IOPCTL_MUX(8, 17, 2) /* PIO8_17 */
#define GPIO8_GPIO17_PIO1_8_17 IOPCTL_MUX(8, 17, 0) /* PIO8_17 */
#define LP_FLEXCOMM19_P3_PIO1_8_17 IOPCTL_MUX(8, 17, 1) /* PIO8_17 */
#define PINT1_TRIG0_PIO1_8_17 IOPCTL_MUX(8, 17, 0) /* PIO8_17 */
#define PINT1_TRIG1_PIO1_8_17 IOPCTL_MUX(8, 17, 0) /* PIO8_17 */
#define PINT1_TRIG2_PIO1_8_17 IOPCTL_MUX(8, 17, 0) /* PIO8_17 */
#define PINT1_TRIG3_PIO1_8_17 IOPCTL_MUX(8, 17, 0) /* PIO8_17 */
#define SAI3_RX_SYNC_PIO1_8_17 IOPCTL_MUX(8, 17, 3) /* PIO8_17 */
#define CTIMER5_CAPTURE0_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE1_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE2_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER5_CAPTURE3_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER5_MATCH0_PIO1_8_18 IOPCTL_MUX(8, 18, 2) /* PIO8_18 */
#define CTIMER5_S_INP4_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE0_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE1_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE2_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER6_CAPTURE3_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER6_S_INP4_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE0_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE1_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE2_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER7_CAPTURE3_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER7_S_INP4_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define CTIMER_S_INP4_PIO1_8_18 IOPCTL_MUX(8, 18, 3) /* PIO8_18 */
#define GPIO8_GPIO18_PIO1_8_18 IOPCTL_MUX(8, 18, 0) /* PIO8_18 */
#define LP_FLEXCOMM19_P4_PIO1_8_18 IOPCTL_MUX(8, 18, 1) /* PIO8_18 */
#define PINT1_TRIG0_PIO1_8_18 IOPCTL_MUX(8, 18, 0) /* PIO8_18 */
#define PINT1_TRIG1_PIO1_8_18 IOPCTL_MUX(8, 18, 0) /* PIO8_18 */
#define PINT1_TRIG2_PIO1_8_18 IOPCTL_MUX(8, 18, 0) /* PIO8_18 */
#define PINT1_TRIG3_PIO1_8_18 IOPCTL_MUX(8, 18, 0) /* PIO8_18 */
#define CMP0_OUT_PIO1_8_19 IOPCTL_MUX(8, 19, 4) /* PIO8_19 */
#define CTIMER5_CAPTURE0_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE1_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE2_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER5_CAPTURE3_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER5_MATCH1_PIO1_8_19 IOPCTL_MUX(8, 19, 2) /* PIO8_19 */
#define CTIMER5_S_INP6_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE0_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE1_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE2_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER6_CAPTURE3_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER6_S_INP6_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE0_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE1_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE2_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER7_CAPTURE3_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER7_S_INP6_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define CTIMER_S_INP6_PIO1_8_19 IOPCTL_MUX(8, 19, 3) /* PIO8_19 */
#define GPIO8_GPIO19_PIO1_8_19 IOPCTL_MUX(8, 19, 0) /* PIO8_19 */
#define LP_FLEXCOMM19_P5_PIO1_8_19 IOPCTL_MUX(8, 19, 1) /* PIO8_19 */
#define PINT1_TRIG0_PIO1_8_19 IOPCTL_MUX(8, 19, 0) /* PIO8_19 */
#define PINT1_TRIG1_PIO1_8_19 IOPCTL_MUX(8, 19, 0) /* PIO8_19 */
#define PINT1_TRIG2_PIO1_8_19 IOPCTL_MUX(8, 19, 0) /* PIO8_19 */
#define PINT1_TRIG3_PIO1_8_19 IOPCTL_MUX(8, 19, 0) /* PIO8_19 */
#define CTIMER5_CAPTURE0_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE1_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE2_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER5_CAPTURE3_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER5_S_INP7_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE0_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE1_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE2_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER6_CAPTURE3_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER6_S_INP7_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE0_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE1_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE2_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER7_CAPTURE3_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER7_S_INP7_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define CTIMER_S_INP7_PIO1_8_20 IOPCTL_MUX(8, 20, 2) /* PIO8_20 */
#define GPIO8_GPIO20_PIO1_8_20 IOPCTL_MUX(8, 20, 0) /* PIO8_20 */
#define I3C3_PUR_PIO1_8_20 IOPCTL_MUX(8, 20, 4) /* PIO8_20 */
#define LP_FLEXCOMM19_P6_PIO1_8_20 IOPCTL_MUX(8, 20, 1) /* PIO8_20 */
#define PINT1_TRIG0_PIO1_8_20 IOPCTL_MUX(8, 20, 0) /* PIO8_20 */
#define PINT1_TRIG1_PIO1_8_20 IOPCTL_MUX(8, 20, 0) /* PIO8_20 */
#define PINT1_TRIG2_PIO1_8_20 IOPCTL_MUX(8, 20, 0) /* PIO8_20 */
#define PINT1_TRIG3_PIO1_8_20 IOPCTL_MUX(8, 20, 0) /* PIO8_20 */
#define UTICK1_CAPTURE2_PIO1_8_20 IOPCTL_MUX(8, 20, 3) /* PIO8_20 */
#define CTIMER5_MATCH0_PIO1_8_21 IOPCTL_MUX(8, 21, 2) /* PIO8_21 */
#define GPIO8_GPIO21_PIO1_8_21 IOPCTL_MUX(8, 21, 0) /* PIO8_21 */
#define I3C3_SDA_PIO1_8_21 IOPCTL_MUX(8, 21, 4) /* PIO8_21 */
#define LP_FLEXCOMM20_P3_PIO1_8_21 IOPCTL_MUX(8, 21, 1) /* PIO8_21 */
#define LP_FLEXCOMM3_P0_PIO1_8_21 IOPCTL_MUX(8, 21, 3) /* PIO8_21 */
#define PINT1_TRIG0_PIO1_8_21 IOPCTL_MUX(8, 21, 0) /* PIO8_21 */
#define PINT1_TRIG1_PIO1_8_21 IOPCTL_MUX(8, 21, 0) /* PIO8_21 */
#define PINT1_TRIG2_PIO1_8_21 IOPCTL_MUX(8, 21, 0) /* PIO8_21 */
#define PINT1_TRIG3_PIO1_8_21 IOPCTL_MUX(8, 21, 0) /* PIO8_21 */
#define CTIMER5_MATCH1_PIO1_8_22 IOPCTL_MUX(8, 22, 2) /* PIO8_22 */
#define GPIO8_GPIO22_PIO1_8_22 IOPCTL_MUX(8, 22, 0) /* PIO8_22 */
#define I3C3_SCL_PIO1_8_22 IOPCTL_MUX(8, 22, 4) /* PIO8_22 */
#define LP_FLEXCOMM20_P4_PIO1_8_22 IOPCTL_MUX(8, 22, 1) /* PIO8_22 */
#define LP_FLEXCOMM3_P1_PIO1_8_22 IOPCTL_MUX(8, 22, 3) /* PIO8_22 */
#define PINT1_TRIG0_PIO1_8_22 IOPCTL_MUX(8, 22, 0) /* PIO8_22 */
#define PINT1_TRIG1_PIO1_8_22 IOPCTL_MUX(8, 22, 0) /* PIO8_22 */
#define PINT1_TRIG2_PIO1_8_22 IOPCTL_MUX(8, 22, 0) /* PIO8_22 */
#define PINT1_TRIG3_PIO1_8_22 IOPCTL_MUX(8, 22, 0) /* PIO8_22 */
#define CTIMER5_MATCH2_PIO1_8_23 IOPCTL_MUX(8, 23, 2) /* PIO8_23 */
#define GPIO8_GPIO23_PIO1_8_23 IOPCTL_MUX(8, 23, 0) /* PIO8_23 */
#define LP_FLEXCOMM19_P0_PIO1_8_23 IOPCTL_MUX(8, 23, 3) /* PIO8_23 */
#define PINT1_TRIG0_PIO1_8_23 IOPCTL_MUX(8, 23, 0) /* PIO8_23 */
#define PINT1_TRIG1_PIO1_8_23 IOPCTL_MUX(8, 23, 0) /* PIO8_23 */
#define PINT1_TRIG2_PIO1_8_23 IOPCTL_MUX(8, 23, 0) /* PIO8_23 */
#define PINT1_TRIG3_PIO1_8_23 IOPCTL_MUX(8, 23, 0) /* PIO8_23 */
#define SAI3_RX_BCLK_PIO1_8_23 IOPCTL_MUX(8, 23, 1) /* PIO8_23 */
#define CTIMER5_MATCH3_PIO1_8_24 IOPCTL_MUX(8, 24, 2) /* PIO8_24 */
#define GPIO8_GPIO24_PIO1_8_24 IOPCTL_MUX(8, 24, 0) /* PIO8_24 */
#define LP_FLEXCOMM19_P1_PIO1_8_24 IOPCTL_MUX(8, 24, 3) /* PIO8_24 */
#define PINT1_TRIG0_PIO1_8_24 IOPCTL_MUX(8, 24, 0) /* PIO8_24 */
#define PINT1_TRIG1_PIO1_8_24 IOPCTL_MUX(8, 24, 0) /* PIO8_24 */
#define PINT1_TRIG2_PIO1_8_24 IOPCTL_MUX(8, 24, 0) /* PIO8_24 */
#define PINT1_TRIG3_PIO1_8_24 IOPCTL_MUX(8, 24, 0) /* PIO8_24 */
#define SAI3_RX_DATA0_PIO1_8_24 IOPCTL_MUX(8, 24, 1) /* PIO8_24 */
#define CTIMER6_MATCH0_PIO1_8_25 IOPCTL_MUX(8, 25, 2) /* PIO8_25 */
#define GPIO8_GPIO25_PIO1_8_25 IOPCTL_MUX(8, 25, 0) /* PIO8_25 */
#define LP_FLEXCOMM19_P2_PIO1_8_25 IOPCTL_MUX(8, 25, 3) /* PIO8_25 */
#define PINT1_TRIG0_PIO1_8_25 IOPCTL_MUX(8, 25, 0) /* PIO8_25 */
#define PINT1_TRIG1_PIO1_8_25 IOPCTL_MUX(8, 25, 0) /* PIO8_25 */
#define PINT1_TRIG2_PIO1_8_25 IOPCTL_MUX(8, 25, 0) /* PIO8_25 */
#define PINT1_TRIG3_PIO1_8_25 IOPCTL_MUX(8, 25, 0) /* PIO8_25 */
#define SAI3_RX_SYNC_PIO1_8_25 IOPCTL_MUX(8, 25, 1) /* PIO8_25 */
#define CTIMER6_MATCH1_PIO1_8_26 IOPCTL_MUX(8, 26, 2) /* PIO8_26 */
#define GPIO8_GPIO26_PIO1_8_26 IOPCTL_MUX(8, 26, 0) /* PIO8_26 */
#define LP_FLEXCOMM19_P3_PIO1_8_26 IOPCTL_MUX(8, 26, 3) /* PIO8_26 */
#define PINT1_TRIG0_PIO1_8_26 IOPCTL_MUX(8, 26, 0) /* PIO8_26 */
#define PINT1_TRIG1_PIO1_8_26 IOPCTL_MUX(8, 26, 0) /* PIO8_26 */
#define PINT1_TRIG2_PIO1_8_26 IOPCTL_MUX(8, 26, 0) /* PIO8_26 */
#define PINT1_TRIG3_PIO1_8_26 IOPCTL_MUX(8, 26, 0) /* PIO8_26 */
#define SAI3_TX_BCLK_PIO1_8_26 IOPCTL_MUX(8, 26, 1) /* PIO8_26 */
#define CTIMER5_CAPTURE0_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE1_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE2_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER5_CAPTURE3_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER5_S_INP9_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE0_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE1_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE2_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER6_CAPTURE3_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER6_S_INP9_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE0_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE1_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE2_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER7_CAPTURE3_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER7_S_INP9_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define CTIMER_S_INP9_PIO1_8_30 IOPCTL_MUX(8, 30, 2) /* PIO8_30 */
#define GPIO8_GPIO30_PIO1_8_30 IOPCTL_MUX(8, 30, 0) /* PIO8_30 */
#define LP_FLEXCOMM20_P0_PIO1_8_30 IOPCTL_MUX(8, 30, 1) /* PIO8_30 */
#define PINT1_TRIG0_PIO1_8_30 IOPCTL_MUX(8, 30, 0) /* PIO8_30 */
#define PINT1_TRIG1_PIO1_8_30 IOPCTL_MUX(8, 30, 0) /* PIO8_30 */
#define PINT1_TRIG2_PIO1_8_30 IOPCTL_MUX(8, 30, 0) /* PIO8_30 */
#define PINT1_TRIG3_PIO1_8_30 IOPCTL_MUX(8, 30, 0) /* PIO8_30 */
#define UTICK1_CAPTURE3_PIO1_8_30 IOPCTL_MUX(8, 30, 3) /* PIO8_30 */
#define CTIMER7_MATCH0_PIO1_8_31 IOPCTL_MUX(8, 31, 2) /* PIO8_31 */
#define GPIO8_GPIO31_PIO1_8_31 IOPCTL_MUX(8, 31, 0) /* PIO8_31 */
#define LP_FLEXCOMM20_P1_PIO1_8_31 IOPCTL_MUX(8, 31, 1) /* PIO8_31 */
#define PINT1_TRIG0_PIO1_8_31 IOPCTL_MUX(8, 31, 0) /* PIO8_31 */
#define PINT1_TRIG1_PIO1_8_31 IOPCTL_MUX(8, 31, 0) /* PIO8_31 */
#define PINT1_TRIG2_PIO1_8_31 IOPCTL_MUX(8, 31, 0) /* PIO8_31 */
#define PINT1_TRIG3_PIO1_8_31 IOPCTL_MUX(8, 31, 0) /* PIO8_31 */
#define ADC0_CH0_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define GPIO10_GPIO0_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define PDM_CLK_PIO1_10_0 IOPCTL_MUX(10, 0, 5) /* PIO10_0 */
#define PINT1_TRIG0_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define PINT1_TRIG1_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define PINT1_TRIG2_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define PINT1_TRIG3_PIO1_10_0 IOPCTL_MUX(10, 0, 0) /* PIO10_0 */
#define ADC0_CH18_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define GPIO10_GPIO1_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define PDM_DATA01_PIO1_10_1 IOPCTL_MUX(10, 1, 5) /* PIO10_1 */
#define PINT1_TRIG0_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define PINT1_TRIG1_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define PINT1_TRIG2_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define PINT1_TRIG3_PIO1_10_1 IOPCTL_MUX(10, 1, 0) /* PIO10_1 */
#define ADC0_CH1_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define GPIO10_GPIO2_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define PDM_DATA23_PIO1_10_2 IOPCTL_MUX(10, 2, 5) /* PIO10_2 */
#define PINT1_TRIG0_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define PINT1_TRIG1_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define PINT1_TRIG2_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define PINT1_TRIG3_PIO1_10_2 IOPCTL_MUX(10, 2, 0) /* PIO10_2 */
#define ADC0_CH19_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define GPIO10_GPIO3_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define PDM_DATA45_PIO1_10_3 IOPCTL_MUX(10, 3, 5) /* PIO10_3 */
#define PINT1_TRIG0_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define PINT1_TRIG1_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define PINT1_TRIG2_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define PINT1_TRIG3_PIO1_10_3 IOPCTL_MUX(10, 3, 0) /* PIO10_3 */
#define ADC0_CH2_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define GPIO10_GPIO4_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define PDM_DATA67_PIO1_10_4 IOPCTL_MUX(10, 4, 5) /* PIO10_4 */
#define PINT1_TRIG0_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define PINT1_TRIG1_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define PINT1_TRIG2_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define PINT1_TRIG3_PIO1_10_4 IOPCTL_MUX(10, 4, 0) /* PIO10_4 */
#define ADC0_CH20_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define CMP0_OUT_PIO1_10_5 IOPCTL_MUX(10, 5, 3) /* PIO10_5 */
#define GPIO10_GPIO5_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define PINT1_TRIG0_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define PINT1_TRIG1_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define PINT1_TRIG2_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define PINT1_TRIG3_PIO1_10_5 IOPCTL_MUX(10, 5, 0) /* PIO10_5 */
#define GPIO10_GPIO6_PIO1_10_6 IOPCTL_MUX(10, 6, 0) /* PIO10_6 */
#define PINT1_TRIG0_PIO1_10_6 IOPCTL_MUX(10, 6, 0) /* PIO10_6 */
#define PINT1_TRIG1_PIO1_10_6 IOPCTL_MUX(10, 6, 0) /* PIO10_6 */
#define PINT1_TRIG2_PIO1_10_6 IOPCTL_MUX(10, 6, 0) /* PIO10_6 */
#define PINT1_TRIG3_PIO1_10_6 IOPCTL_MUX(10, 6, 0) /* PIO10_6 */
#define GPIO10_GPIO7_PIO1_10_7 IOPCTL_MUX(10, 7, 0) /* PIO10_7 */
#define PINT1_TRIG0_PIO1_10_7 IOPCTL_MUX(10, 7, 0) /* PIO10_7 */
#define PINT1_TRIG1_PIO1_10_7 IOPCTL_MUX(10, 7, 0) /* PIO10_7 */
#define PINT1_TRIG2_PIO1_10_7 IOPCTL_MUX(10, 7, 0) /* PIO10_7 */
#define PINT1_TRIG3_PIO1_10_7 IOPCTL_MUX(10, 7, 0) /* PIO10_7 */
#define GPIO10_GPIO8_PIO1_10_8 IOPCTL_MUX(10, 8, 0) /* PIO10_8 */
#define PDM_CLK_PIO1_10_8 IOPCTL_MUX(10, 8, 5) /* PIO10_8 */
#define PINT1_TRIG0_PIO1_10_8 IOPCTL_MUX(10, 8, 0) /* PIO10_8 */
#define PINT1_TRIG1_PIO1_10_8 IOPCTL_MUX(10, 8, 0) /* PIO10_8 */
#define PINT1_TRIG2_PIO1_10_8 IOPCTL_MUX(10, 8, 0) /* PIO10_8 */
#define PINT1_TRIG3_PIO1_10_8 IOPCTL_MUX(10, 8, 0) /* PIO10_8 */
#define GPIO10_GPIO9_PIO1_10_9 IOPCTL_MUX(10, 9, 0) /* PIO10_9 */
#define PDM_DATA01_PIO1_10_9 IOPCTL_MUX(10, 9, 5) /* PIO10_9 */
#define PINT1_TRIG0_PIO1_10_9 IOPCTL_MUX(10, 9, 0) /* PIO10_9 */
#define PINT1_TRIG1_PIO1_10_9 IOPCTL_MUX(10, 9, 0) /* PIO10_9 */
#define PINT1_TRIG2_PIO1_10_9 IOPCTL_MUX(10, 9, 0) /* PIO10_9 */
#define PINT1_TRIG3_PIO1_10_9 IOPCTL_MUX(10, 9, 0) /* PIO10_9 */
#define ADC0_CH4_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define GPIO10_GPIO12_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define PDM_DATA67_PIO1_10_12 IOPCTL_MUX(10, 12, 5) /* PIO10_12 */
#define PINT1_TRIG0_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define PINT1_TRIG1_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define PINT1_TRIG2_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define PINT1_TRIG3_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define SDADC_INP1_PIO1_10_12 IOPCTL_MUX(10, 12, 0) /* PIO10_12 */
#define ADC0_CH22_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define GPIO10_GPIO13_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define PDM_CLK_PIO1_10_13 IOPCTL_MUX(10, 13, 5) /* PIO10_13 */
#define PINT1_TRIG0_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define PINT1_TRIG1_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define PINT1_TRIG2_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define PINT1_TRIG3_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define SDADC_INN1_PIO1_10_13 IOPCTL_MUX(10, 13, 0) /* PIO10_13 */
#define PMIC_I2C_SDA_30 IOPCTL_MUX(10, 30, 0) /* PIO10_30 */
#define PMIC_I2C_SCL_31 IOPCTL_MUX(10, 31, 0) /* PIO10_31 */

#endif
