











connect_debug_port u_ila_0/probe0 [get_nets [list {design_1_i/op_vec_kernel/feedback_fifo/din[0]} {design_1_i/op_vec_kernel/feedback_fifo/din[1]} {design_1_i/op_vec_kernel/feedback_fifo/din[2]} {design_1_i/op_vec_kernel/feedback_fifo/din[3]} {design_1_i/op_vec_kernel/feedback_fifo/din[4]} {design_1_i/op_vec_kernel/feedback_fifo/din[5]} {design_1_i/op_vec_kernel/feedback_fifo/din[6]} {design_1_i/op_vec_kernel/feedback_fifo/din[7]} {design_1_i/op_vec_kernel/feedback_fifo/din[8]} {design_1_i/op_vec_kernel/feedback_fifo/din[9]} {design_1_i/op_vec_kernel/feedback_fifo/din[10]} {design_1_i/op_vec_kernel/feedback_fifo/din[11]} {design_1_i/op_vec_kernel/feedback_fifo/din[12]} {design_1_i/op_vec_kernel/feedback_fifo/din[13]} {design_1_i/op_vec_kernel/feedback_fifo/din[14]} {design_1_i/op_vec_kernel/feedback_fifo/din[15]} {design_1_i/op_vec_kernel/feedback_fifo/din[16]} {design_1_i/op_vec_kernel/feedback_fifo/din[17]} {design_1_i/op_vec_kernel/feedback_fifo/din[18]} {design_1_i/op_vec_kernel/feedback_fifo/din[19]} {design_1_i/op_vec_kernel/feedback_fifo/din[20]} {design_1_i/op_vec_kernel/feedback_fifo/din[21]} {design_1_i/op_vec_kernel/feedback_fifo/din[22]} {design_1_i/op_vec_kernel/feedback_fifo/din[23]} {design_1_i/op_vec_kernel/feedback_fifo/din[24]} {design_1_i/op_vec_kernel/feedback_fifo/din[25]} {design_1_i/op_vec_kernel/feedback_fifo/din[26]} {design_1_i/op_vec_kernel/feedback_fifo/din[27]} {design_1_i/op_vec_kernel/feedback_fifo/din[28]} {design_1_i/op_vec_kernel/feedback_fifo/din[29]} {design_1_i/op_vec_kernel/feedback_fifo/din[30]} {design_1_i/op_vec_kernel/feedback_fifo/din[31]}]]
connect_debug_port u_ila_0/probe1 [get_nets [list {design_1_i/op_vec_kernel/feedback_fifo/dout[0]} {design_1_i/op_vec_kernel/feedback_fifo/dout[1]} {design_1_i/op_vec_kernel/feedback_fifo/dout[2]} {design_1_i/op_vec_kernel/feedback_fifo/dout[3]} {design_1_i/op_vec_kernel/feedback_fifo/dout[4]} {design_1_i/op_vec_kernel/feedback_fifo/dout[5]} {design_1_i/op_vec_kernel/feedback_fifo/dout[6]} {design_1_i/op_vec_kernel/feedback_fifo/dout[7]} {design_1_i/op_vec_kernel/feedback_fifo/dout[8]} {design_1_i/op_vec_kernel/feedback_fifo/dout[9]} {design_1_i/op_vec_kernel/feedback_fifo/dout[10]} {design_1_i/op_vec_kernel/feedback_fifo/dout[11]} {design_1_i/op_vec_kernel/feedback_fifo/dout[12]} {design_1_i/op_vec_kernel/feedback_fifo/dout[13]} {design_1_i/op_vec_kernel/feedback_fifo/dout[14]} {design_1_i/op_vec_kernel/feedback_fifo/dout[15]} {design_1_i/op_vec_kernel/feedback_fifo/dout[16]} {design_1_i/op_vec_kernel/feedback_fifo/dout[17]} {design_1_i/op_vec_kernel/feedback_fifo/dout[18]} {design_1_i/op_vec_kernel/feedback_fifo/dout[19]} {design_1_i/op_vec_kernel/feedback_fifo/dout[20]} {design_1_i/op_vec_kernel/feedback_fifo/dout[21]} {design_1_i/op_vec_kernel/feedback_fifo/dout[22]} {design_1_i/op_vec_kernel/feedback_fifo/dout[23]} {design_1_i/op_vec_kernel/feedback_fifo/dout[24]} {design_1_i/op_vec_kernel/feedback_fifo/dout[25]} {design_1_i/op_vec_kernel/feedback_fifo/dout[26]} {design_1_i/op_vec_kernel/feedback_fifo/dout[27]} {design_1_i/op_vec_kernel/feedback_fifo/dout[28]} {design_1_i/op_vec_kernel/feedback_fifo/dout[29]} {design_1_i/op_vec_kernel/feedback_fifo/dout[30]} {design_1_i/op_vec_kernel/feedback_fifo/dout[31]}]]
connect_debug_port u_ila_0/probe4 [get_nets [list {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[0]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[1]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[2]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[3]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[4]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[5]} {design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3/data_count[6]}]]
connect_debug_port u_ila_0/probe5 [get_nets [list design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3_empty]]
connect_debug_port u_ila_0/probe6 [get_nets [list design_1_i/op_vec_kernel/feedback_fifo/fifo_generator_3_full]]
connect_debug_port u_ila_0/probe7 [get_nets [list design_1_i/op_vec_kernel/feedback_fifo/rd_en]]
connect_debug_port u_ila_0/probe9 [get_nets [list design_1_i/op_vec_kernel/feedback_fifo/wr_en]]




