
数字计算机系统表现为 数字模块(digital module) 的互连，例如寄存器，解码器，算术元素和控制逻辑；这些模块与一些通用的数据和控制路径相连，形成完整的数字系统(digital system)


`micro-operations`(微操作)：对存储在寄存器中的数据执行的操作


!!! note "数字系统的内部硬件组织最好通过以下内容来定义"
	- 寄存器集及其之间的数据流
	- 对存储在寄存器中的数据执行的微操作序列
	- 启动微操作序列的控制路径

`register transfer language`（寄存器传输语言）用于指定微操作序列的符号表示

数据传输 发生在 register 和 memory 之间 以及 processor register 和 input-output system 之间

!!! 标准符号
	- $R_0, R_1, R_2, \dots$ 表示 processor register(处理器寄存器)
	- 内存位置的地址由 `LOC`, `PLACE`, `MEM` 等名称表示
	- 输入输出寄存器由 `DATA IN`, `DATA OUT` 等名称表示
	- register 或 memory 位置的内容 通过 register 或 memory 的位置旁边放置方括号 [ ] 来表示


### 1.register transfer ###

寄存器传输(register transfer)是指硬件逻辑电路(hardware logic circuits) 的可用性，硬件逻辑电路可以执行给定的微操作并将操作结果传输到相同或另一个寄存器


!!! note "标准符号"
	- 内存地址寄存器(memory address register)：MAR
	- 程序计数器(program counter)：PC，用于保存下一条指令的地址
	- 指令寄存器(Instruction register)：IR，保存正在执行的指令
	- 处理器寄存器(processor register)：$R_i$ ($i\in N$)
	- 通过括号指定 某个位 或 多个位，如：PC(8-15), R2(5)
	- 寄存器之间的数据传输通过 替换运算符(replacement operator)以符号形式表示，如：$R_2 \leftarrow R_1$(寄存器 $R_1$ 将数据传输到 寄存器$R_2$)
	- 控制语句`if-then`，如：`if` (P=1) `then` $R_2 \leftarrow R_1$ （P 为控制部分产生的控制信号）
	- 控制语句`if-then`的简写，如：P: $R_2 \leftarrow R_1$，其过程如图所示

	![](https://static.javatpoint.com/tutorial/coa/images/register-transfer.png)

	- 上图中：n 表示寄存器位数；寄存器$R_1$的 n 个输出连接到寄存器 $R_1$ 的输入；load(负载)输入由控制变量 P 激活，该变量传输到寄存器 $R_2$

### 2.bus & memory transfer(总线和内存传输) ###

bus(总线) 技术用于解决寄存器之间数据传输问题，能节省大部分导线数量，通常使用多路复用器 MUX 

#### 1.多路复用器 实现 bus system ####

(假设有 k 个 n 位寄存器，如果将它们两两相连，则需要花费 $\frac {k(k+1)}2n = O(k^2n)$ 个导线；而 bus 技术能将复杂度变为 $O(kn)$)


bus 由一组(n 条)公共线路组成（此 bus 称为 `n-line common bus`），每个寄存器位对应一条公共线路，二进制信息通过线路一次传输一个；控制信号决定在特定寄存器传输器件总线选择哪个寄存器


!!! 总线示例
	- 如下框图表示了 4 个寄存器的总线系统，由 4 个 $4\times 1$ 多路复用器组合而成
	
	![](https://static.javatpoint.com/tutorial/coa/images/bus-and-memory-transfers.png)

	- 其中 MUX 以 $MUX_0, MUX_1, MUX_2, MUX_3$ 进行编号
	- 两条选择线 $S_0, S_1$ 连接到 4 个多路复用器用以选择输入哪个 寄存器
	- 设 k 为寄存器数量，n 为寄存器的位数
		- 第 i($0\le i < k$) 个寄存器的第 j($0\le j < n$) 位连接到 $MUX_j$ 的第 i 位
		- 如：第 0 个寄存器是 register A，它的第 0,1,2,3 位分别连接到 $MUX_0, MUX_1, MUX_2, MUX_3$ 的第 0 位
	- 性质：`k = 寄存器个数 = MUX 位数`，`n = 寄存器位数 = MUX 个数 = bus 行数`，`选择线数量 = `$\log_2 n$
	- 函数表(选择线的每一种可能对应的寄存器)如下：
	
	![](https://static.javatpoint.com/tutorial/coa/images/bus-and-memory-transfers2.png)


#### 2.three-state gates(三态门) 实现总线系统 ####

three-state gates(三态门)可以看作是一个数字电路，它有三个门，其中两个等效于传统门中的逻辑 1 和 0 信号，而第三个门表现出 高阻抗状态(high-impedance state)


总线系统中最常用的三态门是 缓冲门(buffer gate)

三态门图形符号：

![](https://static.javatpoint.com/tutorial/coa/images/bus-and-memory-transfers3.png)

由三态门组合而成的 bus system(总线系统)：（下图以寄存器的某一位(第 0 位)为例）

![](https://static.javatpoint.com/tutorial/coa/images/bus-and-memory-transfers4.png)

!!! note
	- 四个缓冲门的输出连接在一起，形成一套总线
	- 在给定时间点，只有一个缓冲门可以处于激活状态
	- 缓冲门的控制输入确定 4 个正常输入中哪个将与总线通信
	- $2\times 4$ decoder 可以确保在任意时间不超过 1 个控制输入处于激活状态

#### 3.memory transfer 内存传输 ####

!!! note "内存传输操作的标准表示法"
	- `Read`：信息从 memory unit 传输到 用户终端(user end)
	- `Write`：信息要存储在 memory 中
	- `M`：表示 memory word (内存字？)
	- 在编写内存传输操作时必须指定 memory word 的地址
	- `AR`：地址寄存器(address register)
	- `DR`：数据寄存器(data register)


!!! 例子
	- 读取操作：`Read: DR ← M[AR]`（信息从 `AR 选中的内存字` 传输到 `DR`）
	- 写入操作：`Write: M[AR] ← R1`（信息从 `寄存器 R1` 传输到 `AR 选中的内存字`）

![](https://static.javatpoint.com/tutorial/coa/images/bus-and-memory-transfers5.png)



