/* SPDX-License-Identifier: BSD-2-Clause */
/*
 * Copyright (c) 2021 MediaTek Inc.
 */

#ifndef __CBTOP_GPIO_SW_DEF_REGS_H__
#define __CBTOP_GPIO_SW_DEF_REGS_H__

#include "hal_common.h"

#ifdef __cplusplus
extern "C" {
#endif

#define CBTOP_GPIO_BASE \
	0x70005000

#define CBTOP_GPIO_MODE5_ADDR \
	(CBTOP_GPIO_BASE + 0x0350)
#define CBTOP_GPIO_MODE5_MOD_ADDR \
	(CBTOP_GPIO_BASE + 0x035c)
#define CBTOP_GPIO_MODE6_ADDR \
	(CBTOP_GPIO_BASE + 0x0360)
#define CBTOP_GPIO_MODE6_MOD_ADDR \
	(CBTOP_GPIO_BASE + 0x036c)


#define CBTOP_GPIO_MODE5_GPIO47_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO47_MASK \
	0x70000000
#define CBTOP_GPIO_MODE5_GPIO47_SHFT \
	28
#define CBTOP_GPIO_MODE5_GPIO46_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO46_MASK \
	0x07000000
#define CBTOP_GPIO_MODE5_GPIO46_SHFT \
	24
#define CBTOP_GPIO_MODE5_GPIO45_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO45_MASK \
	0x00700000
#define CBTOP_GPIO_MODE5_GPIO45_SHFT \
	20
#define CBTOP_GPIO_MODE5_GPIO44_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO44_MASK \
	0x00070000
#define CBTOP_GPIO_MODE5_GPIO44_SHFT \
	16
#define CBTOP_GPIO_MODE5_GPIO43_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO43_MASK \
	0x00007000
#define CBTOP_GPIO_MODE5_GPIO43_SHFT \
	12
#define CBTOP_GPIO_MODE5_GPIO42_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO42_MASK \
	0x00000700
#define CBTOP_GPIO_MODE5_GPIO42_SHFT \
	8
#define CBTOP_GPIO_MODE5_GPIO41_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO41_MASK \
	0x00000070
#define CBTOP_GPIO_MODE5_GPIO41_SHFT \
	4
#define CBTOP_GPIO_MODE5_GPIO40_ADDR \
	CBTOP_GPIO_MODE5_ADDR
#define CBTOP_GPIO_MODE5_GPIO40_MASK \
	0x00000007
#define CBTOP_GPIO_MODE5_GPIO40_SHFT \
	0

#define CBTOP_GPIO_MODE5_MOD_GPIO47_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO47_MASK \
	0xF0000000
#define CBTOP_GPIO_MODE5_MOD_GPIO47_SHFT \
	28
#define CBTOP_GPIO_MODE5_MOD_GPIO46_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO46_MASK \
	0x0F000000
#define CBTOP_GPIO_MODE5_MOD_GPIO46_SHFT \
	24
#define CBTOP_GPIO_MODE5_MOD_GPIO45_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO45_MASK \
	0x00F00000
#define CBTOP_GPIO_MODE5_MOD_GPIO45_SHFT \
	20
#define CBTOP_GPIO_MODE5_MOD_GPIO44_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO44_MASK \
	0x000F0000
#define CBTOP_GPIO_MODE5_MOD_GPIO44_SHFT \
	16
#define CBTOP_GPIO_MODE5_MOD_GPIO43_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO43_MASK \
	0x0000F000
#define CBTOP_GPIO_MODE5_MOD_GPIO43_SHFT \
	12
#define CBTOP_GPIO_MODE5_MOD_GPIO42_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO42_MASK \
	0x00000F00
#define CBTOP_GPIO_MODE5_MOD_GPIO42_SHFT \
	8
#define CBTOP_GPIO_MODE5_MOD_GPIO41_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO41_MASK \
	0x000000F0
#define CBTOP_GPIO_MODE5_MOD_GPIO41_SHFT \
	4
#define CBTOP_GPIO_MODE5_MOD_GPIO40_ADDR \
	CBTOP_GPIO_MODE5_MOD_ADDR
#define CBTOP_GPIO_MODE5_MOD_GPIO40_MASK \
	0x0000000F
#define CBTOP_GPIO_MODE5_MOD_GPIO40_SHFT \
	0

#define CBTOP_GPIO_MODE6_GPIO55_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO55_MASK \
	0x70000000
#define CBTOP_GPIO_MODE6_GPIO55_SHFT \
	28
#define CBTOP_GPIO_MODE6_GPIO54_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO54_MASK \
	0x07000000
#define CBTOP_GPIO_MODE6_GPIO54_SHFT \
	24
#define CBTOP_GPIO_MODE6_GPIO53_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO53_MASK \
	0x00700000
#define CBTOP_GPIO_MODE6_GPIO53_SHFT \
	20
#define CBTOP_GPIO_MODE6_GPIO52_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO52_MASK \
	0x00070000
#define CBTOP_GPIO_MODE6_GPIO52_SHFT \
	16
#define CBTOP_GPIO_MODE6_GPIO51_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO51_MASK \
	0x00007000
#define CBTOP_GPIO_MODE6_GPIO51_SHFT \
	12
#define CBTOP_GPIO_MODE6_GPIO50_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO50_MASK \
	0x00000700
#define CBTOP_GPIO_MODE6_GPIO50_SHFT \
	8
#define CBTOP_GPIO_MODE6_GPIO49_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO49_MASK \
	0x00000070
#define CBTOP_GPIO_MODE6_GPIO49_SHFT \
	4
#define CBTOP_GPIO_MODE6_GPIO48_ADDR \
	CBTOP_GPIO_MODE6_ADDR
#define CBTOP_GPIO_MODE6_GPIO48_MASK \
	0x00000007
#define CBTOP_GPIO_MODE6_GPIO48_SHFT \
	0

#define CBTOP_GPIO_MODE6_MOD_GPIO55_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO55_MASK \
	0xF0000000
#define CBTOP_GPIO_MODE6_MOD_GPIO55_SHFT \
	28
#define CBTOP_GPIO_MODE6_MOD_GPIO54_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO54_MASK \
	0x0F000000
#define CBTOP_GPIO_MODE6_MOD_GPIO54_SHFT \
	24
#define CBTOP_GPIO_MODE6_MOD_GPIO53_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO53_MASK \
	0x00F00000
#define CBTOP_GPIO_MODE6_MOD_GPIO53_SHFT \
	20
#define CBTOP_GPIO_MODE6_MOD_GPIO52_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO52_MASK \
	0x000F0000
#define CBTOP_GPIO_MODE6_MOD_GPIO52_SHFT \
	16
#define CBTOP_GPIO_MODE6_MOD_GPIO51_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO51_MASK \
	0x0000F000
#define CBTOP_GPIO_MODE6_MOD_GPIO51_SHFT \
	12
#define CBTOP_GPIO_MODE6_MOD_GPIO50_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO50_MASK \
	0x00000F00
#define CBTOP_GPIO_MODE6_MOD_GPIO50_SHFT \
	8
#define CBTOP_GPIO_MODE6_MOD_GPIO49_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO49_MASK \
	0x000000F0
#define CBTOP_GPIO_MODE6_MOD_GPIO49_SHFT \
	4
#define CBTOP_GPIO_MODE6_MOD_GPIO48_ADDR \
	CBTOP_GPIO_MODE6_MOD_ADDR
#define CBTOP_GPIO_MODE6_MOD_GPIO48_MASK \
	0x0000000F
#define CBTOP_GPIO_MODE6_MOD_GPIO48_SHFT \
	0


#ifdef __cplusplus
}
#endif

#endif
