//======================================================================
// --------
// Test file including an OR function using VERILOG.
//
//======================================================================

module verilogor(
              // two OR inputs.
              input wire           bit0,				// Entrada 0 para el m贸dulo de OR
              input wire           bit1,				// Entrada 1 para el m贸dulo de OR
              // Data ports.
              output wire          outbit				// Salida de la operaci贸n OR
             );

  //----------------------------------------------------------------
  assign outbit     = bit0 | bit1;						// Operaci贸n OR
  
  endmodule
// End verilogor.v
//======================================================================



