package top.criwits.scaleda
package verilog

object VerilogKeywords {
  val VERILOG_KEYWORDS: Array[String] =
    Array[String](
      "always",
      "and",
      "assign",
      "automatic",
      "begin",
      "buf",
      "bufif0",
      "bufif1",
      "case",
      "casex",
      "casez",
      "cmos",
      "deassign",
      "default",
      "defparam",
      "disable",
      "edge",
      "else",
      "end",
      "endcase",
      "endfunction",
      "endgenerate",
      "endmodule",
      "endprimitive",
      "endspecify",
      "endtable",
      "endtask",
      "event",
      "for",
      "force",
      "forever",
      "fork",
      "function",
      "generate",
      "genvar",
      "highz0",
      "highz1",
      "if",
      "initial",
      "inout",
      "input",
      "integer",
      "join",
      "large",
      "localparam",
      "macromodule",
      "medium",
      "module",
      "nand",
      "negedge",
      "nmos",
      "nor",
      "not",
      "notif0",
      "notif1",
      "or",
      "output",
      "parameter",
      "pmos",
      "posedge",
      "primitive",
      "pull0",
      "pull1",
      "pulldown",
      "pullup",
      "rcmos",
      "real",
      "realtime",
      "reg",
      "release",
      "repeat",
      "rnmos",
      "rpmos",
      "rtran",
      "rtranif0",
      "rtranif1",
      "scalared",
      "small",
      "specify",
      "specparam",
      "strong0",
      "strong1",
      "supply0",
      "supply1",
      "table",
      "task",
      "time",
      "tran",
      "tranif0",
      "tranif1",
      "tri",
      "tri0",
      "tri1",
      "triand",
      "trior",
      "trireg",
      "unsigned",
      "vectored",
      "wait",
      "wand",
      "weak0",
      "weak1",
      "while",
      "wire",
      "wor",
      "xnor",
      "xor"
    )

  val VERILOG_DIRECTIVES: Array[String] =
    Array("define", "include", "ifdef", "endif", "else", "timescale")


}
