# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../Documents/FPGA1_TP1/Partie_2_Etudes_de_Cas/1_Compteurs_Imbriques/Test_CPT.vhd" \

# Do not sort compile order
nosort
