Fitter report for Farrow_Canonic
Wed Apr 24 18:13:57 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+-----------------------------------+---------------------------------------------+
; Fitter Status                     ; Successful - Wed Apr 24 18:13:57 2024       ;
; Quartus Prime Version             ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                     ; Farrow_Canonic                              ;
; Top-level Entity Name             ; Farrow_Canonic                              ;
; Family                            ; Arria II GX                                 ;
; Device                            ; EP2AGX45DF29I5                              ;
; Timing Models                     ; Final                                       ;
; Logic utilization                 ; 2 %                                         ;
;     Combinational ALUTs           ; 797 / 36,100 ( 2 % )                        ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                          ;
;     Dedicated logic registers     ; 148 / 36,100 ( < 1 % )                      ;
; Total registers                   ; 148                                         ;
; Total pins                        ; 48 / 404 ( 12 % )                           ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 0 / 2,939,904 ( 0 % )                       ;
; DSP block 18-bit elements         ; 12 / 232 ( 5 % )                            ;
; Total GXB Receiver Channel PCS    ; 0 / 8 ( 0 % )                               ;
; Total GXB Receiver Channel PMA    ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA ; 0 / 8 ( 0 % )                               ;
; Total PLLs                        ; 0 / 4 ( 0 % )                               ;
; Total DLLs                        ; 0 / 2 ( 0 % )                               ;
+-----------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP2AGX45DF29I5                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   1.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                        ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Delay7_out1[0]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[1]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[2]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[3]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[4]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[5]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay7_out1[6]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[7]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[8]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[9]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[10]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[11]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[12]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[13]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[14]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[15]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[16]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[17]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[18]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[19]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[20]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[21]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[22]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay7_out1[23]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay12_out1[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[0]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[1]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[2]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[3]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[4]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[5]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[6]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[7]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[8]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay12_out1[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[9]~_Duplicate_2                     ; Q                ;                       ;
; Delay12_out1[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay12_out1[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[10]~_Duplicate_2                    ; Q                ;                       ;
; Delay12_out1[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay12_out1[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay12_out1[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay12_out1[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay12_out1[11]~_Duplicate_2                    ; Q                ;                       ;
; Delay15_out1[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay15_out1[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay15_out1[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay16_out1[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[0]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[1]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[2]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[3]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[4]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[5]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[6]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[7]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[8]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay16_out1[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[9]~_Duplicate_2                     ; Q                ;                       ;
; Delay16_out1[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay16_out1[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[10]~_Duplicate_2                    ; Q                ;                       ;
; Delay16_out1[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay16_out1[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay16_out1[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay16_out1[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay16_out1[11]~_Duplicate_2                    ; Q                ;                       ;
; Delay18_out1[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay18_out1[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay18_out1[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay18_out1[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay18_out1[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; Delay18_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay18_out1[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay19_out1[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay19_out1[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1145 ) ; 0.00 % ( 0 / 1145 )        ; 0.00 % ( 0 / 1145 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1145 ) ; 0.00 % ( 0 / 1145 )        ; 0.00 % ( 0 / 1145 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1143 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/duong/Desktop/UCSD/Grad/Spring 2024/ECE 260C/Lab2/hdl_gen/hdl_prj/hdlsrc/Lab2_farrow_impl/output_files/Farrow_Canonic.pin.


+------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                              ;
+-----------------------------------------------------------------------------------+------------------------+
; Resource                                                                          ; Usage                  ;
+-----------------------------------------------------------------------------------+------------------------+
; ALUTs Used                                                                        ; 797 / 36,100 ( 2 % )   ;
;     -- Combinational ALUTs                                                        ; 797 / 36,100 ( 2 % )   ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )     ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )     ;
; Dedicated logic registers                                                         ; 148 / 36,100 ( < 1 % ) ;
;                                                                                   ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                        ;
;     -- 7 input functions                                                          ; 0                      ;
;     -- 6 input functions                                                          ; 1                      ;
;     -- 5 input functions                                                          ; 7                      ;
;     -- 4 input functions                                                          ; 108                    ;
;     -- <=3 input functions                                                        ; 681                    ;
;                                                                                   ;                        ;
; Combinational ALUTs by mode                                                       ;                        ;
;     -- normal mode                                                                ; 134                    ;
;     -- extended LUT mode                                                          ; 0                      ;
;     -- arithmetic mode                                                            ; 579                    ;
;     -- shared arithmetic mode                                                     ; 84                     ;
;                                                                                   ;                        ;
; Logic utilization                                                                 ; 832 / 36,100 ( 2 % )   ;
;     -- Difficulty Clustering Design                                               ; Low                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 852                    ;
;         -- Combinational with no register                                         ; 704                    ;
;         -- Register only                                                          ; 55                     ;
;         -- Combinational with a register                                          ; 93                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -25                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 5                      ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 5                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                      ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ;
;                                                                                   ;                        ;
; Total registers*                                                                  ; 148                    ;
;     -- Dedicated logic registers                                                  ; 148 / 36,100 ( < 1 % ) ;
;     -- I/O registers                                                              ; 0 / 2,232 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0                      ;
;                                                                                   ;                        ;
; ALMs:  partially or completely used                                               ; 448 / 18,050 ( 2 % )   ;
;                                                                                   ;                        ;
; Total LABs:  partially or completely used                                         ; 53 / 1,805 ( 3 % )     ;
;     -- Logic LABs                                                                 ; 53 / 53 ( 100 % )      ;
;     -- Memory LABs                                                                ; 0 / 53 ( 0 % )         ;
;                                                                                   ;                        ;
; Virtual pins                                                                      ; 0                      ;
; I/O pins                                                                          ; 48 / 404 ( 12 % )      ;
;     -- Clock pins                                                                 ; 1 / 10 ( 10 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 28 ( 0 % )         ;
;                                                                                   ;                        ;
; M9K blocks                                                                        ; 0 / 319 ( 0 % )        ;
; Total MLAB memory bits                                                            ; 0                      ;
; Total block memory bits                                                           ; 0 / 2,939,904 ( 0 % )  ;
; Total block memory implementation bits                                            ; 0 / 2,939,904 ( 0 % )  ;
; DSP block 18-bit elements                                                         ; 12 / 232 ( 5 % )       ;
; PLLs                                                                              ; 0 / 4 ( 0 % )          ;
; Global signals                                                                    ; 2                      ;
;     -- Global clocks                                                              ; 2 / 16 ( 13 % )        ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )         ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )         ;
; SERDES receivers                                                                  ; 0 / 28 ( 0 % )         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                                                         ; 0 / 8 ( 0 % )          ;
; GXB Receiver channel PMAs                                                         ; 0 / 8 ( 0 % )          ;
; GXB Transmitter channel PCSs                                                      ; 0 / 8 ( 0 % )          ;
; GXB Transmitter channel PMAs                                                      ; 0 / 8 ( 0 % )          ;
; HSSI CMU PLLs                                                                     ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)                                            ; 0.4% / 0.4% / 0.4%     ;
; Peak interconnect usage (total/H/V)                                               ; 4.4% / 4.0% / 5.1%     ;
; Maximum fan-out                                                                   ; 155                    ;
; Highest non-global fan-out                                                        ; 155                    ;
; Total fan-out                                                                     ; 3129                   ;
; Average fan-out                                                                   ; 2.88                   ;
+-----------------------------------------------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 832 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 852                   ; 0                              ;
;         -- Combinational with no register                                         ; 704                   ; 0                              ;
;         -- Register only                                                          ; 55                    ; 0                              ;
;         -- Combinational with a register                                          ; 93                    ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -25                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 5                     ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 5                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 797 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 797 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 148 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 0                     ; 0                              ;
;     -- 6 input functions                                                          ; 1                     ; 0                              ;
;     -- 5 input functions                                                          ; 7                     ; 0                              ;
;     -- 4 input functions                                                          ; 108                   ; 0                              ;
;     -- <=3 input functions                                                        ; 681                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 134                   ; 0                              ;
;     -- extended LUT mode                                                          ; 0                     ; 0                              ;
;     -- arithmetic mode                                                            ; 579                   ; 0                              ;
;     -- shared arithmetic mode                                                     ; 84                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 148                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 148 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 448 / 18050 ( 2 % )   ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 53 / 1805 ( 3 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 53                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 48                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 12 / 232 ( 5 % )      ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 0                     ; 0                              ;
; Total block memory implementation bits                                            ; 0                     ; 0                              ;
; Clock enable block                                                                ; 2 / 126 ( 1 % )       ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 3652                  ; 1                              ;
;     -- Registered Connections                                                     ; 801                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 31                    ; 0                              ;
;     -- Output Ports                                                               ; 17                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; In1[0]     ; R3    ; 5A       ; 59           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[10]    ; K1    ; 6A       ; 59           ; 28           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[11]    ; P1    ; 5A       ; 59           ; 25           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[12]    ; M2    ; 6A       ; 59           ; 28           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[13]    ; L3    ; 6A       ; 59           ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[14]    ; L6    ; 5A       ; 59           ; 26           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[15]    ; P3    ; 5A       ; 59           ; 26           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[1]     ; M5    ; 5A       ; 59           ; 26           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[2]     ; T4    ; 5A       ; 59           ; 22           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[3]     ; R5    ; 5A       ; 59           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[4]     ; R6    ; 5A       ; 59           ; 21           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[5]     ; P6    ; 5A       ; 59           ; 21           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[6]     ; R4    ; 5A       ; 59           ; 25           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[7]     ; U3    ; 5A       ; 59           ; 22           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[8]     ; R1    ; 5A       ; 59           ; 25           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[9]     ; T1    ; 5A       ; 59           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[0]     ; U5    ; 5A       ; 59           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[10]    ; W3    ; 5A       ; 59           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[11]    ; AB1   ; 5A       ; 59           ; 16           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[1]     ; Y4    ; 5A       ; 59           ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[2]     ; U4    ; 5A       ; 59           ; 21           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[3]     ; Y1    ; 5A       ; 59           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[4]     ; V1    ; 5A       ; 59           ; 19           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[5]     ; W2    ; 5A       ; 59           ; 19           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[6]     ; T7    ; 5A       ; 59           ; 15           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[7]     ; W1    ; 5A       ; 59           ; 19           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[8]     ; T3    ; 5A       ; 59           ; 22           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[9]     ; AC1   ; 5A       ; 59           ; 16           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk        ; AE15  ; 3A       ; 26           ; 0            ; 31           ; 154                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk_enable ; M6    ; 5A       ; 59           ; 23           ; 31           ; 155                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset      ; AF15  ; 3A       ; 26           ; 0            ; 93           ; 154                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Out1[0]  ; Y3    ; 5A       ; 59           ; 13           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[10] ; V3    ; 5A       ; 59           ; 18           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[11] ; AF10  ; 4A       ; 39           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[12] ; AD1   ; 5A       ; 59           ; 15           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[13] ; W13   ; 4A       ; 41           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[14] ; AF11  ; 4A       ; 39           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[15] ; AA3   ; 5A       ; 59           ; 10           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[1]  ; P5    ; 5A       ; 59           ; 18           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[2]  ; AE10  ; 4A       ; 39           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[3]  ; AE12  ; 4A       ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[4]  ; N4    ; 5A       ; 59           ; 18           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[5]  ; AB13  ; 4A       ; 37           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[6]  ; AE1   ; 5A       ; 59           ; 15           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[7]  ; AA1   ; 5A       ; 59           ; 16           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[8]  ; V4    ; 5A       ; 59           ; 18           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[9]  ; AE11  ; 4A       ; 39           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ce_out   ; N6    ; 5A       ; 59           ; 23           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                         ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; AA24     ; nCONFIG                          ; -                      ; -                ; Dedicated Programming Pin ;
; AA23     ; CONF_DONE                        ; -                      ; -                ; Dedicated Programming Pin ;
; AB24     ; MSEL3                            ; -                      ; -                ; Dedicated Programming Pin ;
; Y24      ; MSEL2                            ; -                      ; -                ; Dedicated Programming Pin ;
; Y23      ; MSEL1                            ; -                      ; -                ; Dedicated Programming Pin ;
; W24      ; MSEL0                            ; -                      ; -                ; Dedicated Programming Pin ;
; W23      ; nSTATUS                          ; -                      ; -                ; Dedicated Programming Pin ;
; AB22     ; nIO_PULLUP                       ; -                      ; -                ; Dedicated Programming Pin ;
; AA22     ; nCE                              ; -                      ; -                ; Dedicated Programming Pin ;
; AB16     ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; J22      ; ASDO                             ; -                      ; -                ; Dedicated Programming Pin ;
; H22      ; nCSO                             ; -                      ; -                ; Dedicated Programming Pin ;
; K22      ; DATA0                            ; -                      ; -                ; Dedicated Programming Pin ;
; K24      ; DCLK                             ; -                      ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 54 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 70 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 36 / 66 ( 55 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 3 / 50 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 70 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 54 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; A3       ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 359        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 364        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 362        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 363        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 361        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 384        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 383        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 381        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 391        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 389        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A24      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A26      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 206        ; 5A       ; Out1[7]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 190        ; 5A       ; Out1[15]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 192        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 99         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 89         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; AA22     ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA27     ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ; 207        ; 5A       ; In2[11]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 197        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 199        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 183        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB8      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 127        ; 4A       ; Out1[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 97         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB24     ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB25     ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB26     ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC1      ; 205        ; 5A       ; In2[9]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 189        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 191        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC7      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC14     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 87         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC21     ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC24     ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC28     ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD1      ; 204        ; 5A       ; Out1[12]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ; 188        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD12     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 85         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD21     ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD26     ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE1      ; 202        ; 5A       ; Out1[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE2      ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AE3      ; 186        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 131        ; 4A       ; Out1[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 132        ; 4A       ; Out1[9]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 128        ; 4A       ; Out1[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 103        ; 3A       ; clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 88         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 84         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE24     ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AE28     ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AF1      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF2      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF3      ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 129        ; 4A       ; Out1[11]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ; 130        ; 4A       ; Out1[14]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF12     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ; 101        ; 3A       ; reset                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 86         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF22     ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF23     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG8      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG9      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG11     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG14     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG15     ; 100        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG17     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG18     ; 96         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 92         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG23     ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG24     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG27     ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 98         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 95         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 93         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 94         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 90         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH21     ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH22     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH23     ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH24     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH25     ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH27     ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 357        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 347        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 379        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 382        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B19      ; 392        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B26      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 264        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 345        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 348        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 356        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 354        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ; 377        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 395        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 399        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 390        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C21      ; 400        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C23      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C27      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C28      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 262        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D3       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 346        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 343        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 355        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D15      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ; 387        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 393        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 397        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 403        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 401        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 398        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D23      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 353        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 385        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E28      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 344        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 351        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 380        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 378        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 404        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 349        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 388        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G17      ; 402        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G21      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G24      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G28      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 266        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 268        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 386        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H22      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H25      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H26      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 265        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 267        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 263        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ; 360        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ; 408        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J21      ; 406        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J22      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J27      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 243        ; 6A       ; In1[10]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K3       ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 270        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 272        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 269        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 271        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K12      ; 352        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K13      ; 350        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K14      ; 358        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K15      ; 396        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K16      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K18      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ; 407        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K21      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K25      ; 1          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K26      ; 0          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 244        ; 6A       ; In1[13]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 235        ; 5A       ; In1[14]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 394        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L19      ; 405        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L23      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 3          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L28      ; 2          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 242        ; 6A       ; In1[12]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 233        ; 5A       ; In1[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 227        ; 5A       ; clk_enable                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M23      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M25      ; 5          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M26      ; 4          ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N4       ; 209        ; 5A       ; Out1[4]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 225        ; 5A       ; ce_out                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; N25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ; 7          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ; 6          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 231        ; 5A       ; In1[11]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 234        ; 5A       ; In1[15]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 211        ; 5A       ; Out1[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 219        ; 5A       ; In1[5]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; P24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 9          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 8          ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 229        ; 5A       ; In1[8]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R3       ; 224        ; 5A       ; In1[0]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 230        ; 5A       ; In1[6]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 232        ; 5A       ; In1[3]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 217        ; 5A       ; In1[4]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R27      ; 11         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R28      ; 10         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T1       ; 228        ; 5A       ; In1[9]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 222        ; 5A       ; In2[8]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 223        ; 5A       ; In1[2]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 201        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ; 203        ; 5A       ; In2[6]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T25      ; 13         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T26      ; 12         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U3       ; 221        ; 5A       ; In1[7]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 218        ; 5A       ; In2[2]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 220        ; 5A       ; In2[0]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 195        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U8       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U24      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 15         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 14         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 215        ; 5A       ; In2[4]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 210        ; 5A       ; Out1[10]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 212        ; 5A       ; Out1[8]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 193        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 187        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; V22      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V23      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V24      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V25      ; 17         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ; 16         ; QL1      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 213        ; 5A       ; In2[7]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 214        ; 5A       ; In2[5]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 216        ; 5A       ; In2[10]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 194        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ; 196        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 185        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W7       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 133        ; 4A       ; Out1[13]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; W21      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W22      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W25      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W27      ; 19         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W28      ; 18         ; QL1      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 208        ; 5A       ; In2[3]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y3       ; 198        ; 5A       ; Out1[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 200        ; 5A       ; In2[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y10      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y16      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 91         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y23      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y25      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y26      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; ce_out     ; Incomplete set of assignments ;
; Out1[0]    ; Incomplete set of assignments ;
; Out1[1]    ; Incomplete set of assignments ;
; Out1[2]    ; Incomplete set of assignments ;
; Out1[3]    ; Incomplete set of assignments ;
; Out1[4]    ; Incomplete set of assignments ;
; Out1[5]    ; Incomplete set of assignments ;
; Out1[6]    ; Incomplete set of assignments ;
; Out1[7]    ; Incomplete set of assignments ;
; Out1[8]    ; Incomplete set of assignments ;
; Out1[9]    ; Incomplete set of assignments ;
; Out1[10]   ; Incomplete set of assignments ;
; Out1[11]   ; Incomplete set of assignments ;
; Out1[12]   ; Incomplete set of assignments ;
; Out1[13]   ; Incomplete set of assignments ;
; Out1[14]   ; Incomplete set of assignments ;
; Out1[15]   ; Incomplete set of assignments ;
; clk_enable ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; In1[15]    ; Incomplete set of assignments ;
; In1[14]    ; Incomplete set of assignments ;
; In1[13]    ; Incomplete set of assignments ;
; In1[12]    ; Incomplete set of assignments ;
; In1[11]    ; Incomplete set of assignments ;
; In1[10]    ; Incomplete set of assignments ;
; In1[9]     ; Incomplete set of assignments ;
; In1[8]     ; Incomplete set of assignments ;
; In1[7]     ; Incomplete set of assignments ;
; In1[6]     ; Incomplete set of assignments ;
; In1[5]     ; Incomplete set of assignments ;
; In1[4]     ; Incomplete set of assignments ;
; In1[3]     ; Incomplete set of assignments ;
; In1[2]     ; Incomplete set of assignments ;
; In1[1]     ; Incomplete set of assignments ;
; In1[0]     ; Incomplete set of assignments ;
; In2[0]     ; Incomplete set of assignments ;
; In2[1]     ; Incomplete set of assignments ;
; In2[2]     ; Incomplete set of assignments ;
; In2[3]     ; Incomplete set of assignments ;
; In2[4]     ; Incomplete set of assignments ;
; In2[5]     ; Incomplete set of assignments ;
; In2[6]     ; Incomplete set of assignments ;
; In2[7]     ; Incomplete set of assignments ;
; In2[8]     ; Incomplete set of assignments ;
; In2[9]     ; Incomplete set of assignments ;
; In2[10]    ; Incomplete set of assignments ;
; In2[11]    ; Incomplete set of assignments ;
; ce_out     ; Missing location assignment   ;
; Out1[0]    ; Missing location assignment   ;
; Out1[1]    ; Missing location assignment   ;
; Out1[2]    ; Missing location assignment   ;
; Out1[3]    ; Missing location assignment   ;
; Out1[4]    ; Missing location assignment   ;
; Out1[5]    ; Missing location assignment   ;
; Out1[6]    ; Missing location assignment   ;
; Out1[7]    ; Missing location assignment   ;
; Out1[8]    ; Missing location assignment   ;
; Out1[9]    ; Missing location assignment   ;
; Out1[10]   ; Missing location assignment   ;
; Out1[11]   ; Missing location assignment   ;
; Out1[12]   ; Missing location assignment   ;
; Out1[13]   ; Missing location assignment   ;
; Out1[14]   ; Missing location assignment   ;
; Out1[15]   ; Missing location assignment   ;
; clk_enable ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
; reset      ; Missing location assignment   ;
; In1[15]    ; Missing location assignment   ;
; In1[14]    ; Missing location assignment   ;
; In1[13]    ; Missing location assignment   ;
; In1[12]    ; Missing location assignment   ;
; In1[11]    ; Missing location assignment   ;
; In1[10]    ; Missing location assignment   ;
; In1[9]     ; Missing location assignment   ;
; In1[8]     ; Missing location assignment   ;
; In1[7]     ; Missing location assignment   ;
; In1[6]     ; Missing location assignment   ;
; In1[5]     ; Missing location assignment   ;
; In1[4]     ; Missing location assignment   ;
; In1[3]     ; Missing location assignment   ;
; In1[2]     ; Missing location assignment   ;
; In1[1]     ; Missing location assignment   ;
; In1[0]     ; Missing location assignment   ;
; In2[0]     ; Missing location assignment   ;
; In2[1]     ; Missing location assignment   ;
; In2[2]     ; Missing location assignment   ;
; In2[3]     ; Missing location assignment   ;
; In2[4]     ; Missing location assignment   ;
; In2[5]     ; Missing location assignment   ;
; In2[6]     ; Missing location assignment   ;
; In2[7]     ; Missing location assignment   ;
; In2[8]     ; Missing location assignment   ;
; In2[9]     ; Missing location assignment   ;
; In2[10]    ; Missing location assignment   ;
; In2[11]    ; Missing location assignment   ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+
; Compilation Hierarchy Node                     ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP 18-bit Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                    ; Entity Name    ; Library Name ;
;                                                ;                     ;              ;          ;           ;                           ;               ;                   ;      ;                     ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                        ;                ;              ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+
; |Farrow_Canonic                                ; 797 (423)           ; 0 (0)        ; 0 (0)    ; 448 (291) ; 148 (148)                 ; 0 (0)         ; 0                 ; 0    ; 12                  ; 0       ; 0         ; 0         ; 3         ; 48   ; 0            ; 704 (381)                      ; 55 (55)            ; 93 (42)                       ; |Farrow_Canonic                                                                                                                        ; Farrow_Canonic ; work         ;
;    |lpm_mult:Mult0|                            ; 95 (0)              ; 0 (0)        ; 0 (0)    ; 56 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 78 (0)                         ; 0 (0)              ; 17 (0)                        ; |Farrow_Canonic|lpm_mult:Mult0                                                                                                         ; lpm_mult       ; work         ;
;       |multcore:mult_core|                     ; 95 (31)             ; 0 (0)        ; 0 (0)    ; 56 (24)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 78 (14)                        ; 0 (0)              ; 17 (17)                       ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore       ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 64 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h    ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh    ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add       ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub    ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh    ; work         ;
;    |lpm_mult:Mult1|                            ; 95 (0)              ; 0 (0)        ; 0 (0)    ; 51 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 84 (0)                         ; 0 (0)              ; 11 (0)                        ; |Farrow_Canonic|lpm_mult:Mult1                                                                                                         ; lpm_mult       ; work         ;
;       |multcore:mult_core|                     ; 95 (31)             ; 0 (0)        ; 0 (0)    ; 51 (19)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 84 (20)                        ; 0 (0)              ; 11 (11)                       ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core                                                                                      ; multcore       ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 64 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h    ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh    ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add       ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub    ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh    ; work         ;
;    |lpm_mult:Mult2|                            ; 89 (0)              ; 0 (0)        ; 0 (0)    ; 48 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 73 (0)                         ; 0 (0)              ; 16 (0)                        ; |Farrow_Canonic|lpm_mult:Mult2                                                                                                         ; lpm_mult       ; work         ;
;       |multcore:mult_core|                     ; 89 (25)             ; 0 (0)        ; 0 (0)    ; 48 (16)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 73 (10)                        ; 0 (0)              ; 16 (15)                       ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore       ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 63 (0)                         ; 0 (0)              ; 1 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h    ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh    ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 0 (0)              ; 1 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add       ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 0 (0)              ; 1 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub    ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (23)                        ; 0 (0)              ; 1 (1)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh    ; work         ;
;    |lpm_mult:Mult3|                            ; 95 (0)              ; 0 (0)        ; 0 (0)    ; 53 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 88 (0)                         ; 0 (0)              ; 7 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3                                                                                                         ; lpm_mult       ; work         ;
;       |multcore:mult_core|                     ; 95 (31)             ; 0 (0)        ; 0 (0)    ; 53 (21)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 88 (24)                        ; 0 (0)              ; 7 (7)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore       ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 64 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add       ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h    ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub    ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh    ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add       ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub    ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh    ; work         ;
;    |lpm_mult:Mult4|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult4                                                                                                         ; lpm_mult       ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult4|mult_j2t:auto_generated                                                                                 ; mult_j2t       ; work         ;
;    |lpm_mult:Mult5|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult5                                                                                                         ; lpm_mult       ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult5|mult_j2t:auto_generated                                                                                 ; mult_j2t       ; work         ;
;    |lpm_mult:Mult6|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult6                                                                                                         ; lpm_mult       ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult6|mult_j2t:auto_generated                                                                                 ; mult_j2t       ; work         ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                    ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; ce_out     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[4]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[5]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[6]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[7]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[8]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[9]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[10]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[11]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[12]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[13]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[14]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Out1[15]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk_enable ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; clk        ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; reset      ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[15]    ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[14]    ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[13]    ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[12]    ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[11]    ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[10]    ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[9]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[8]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[7]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[6]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[5]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[4]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[3]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[2]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[1]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In1[0]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[0]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[1]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[2]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[3]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[4]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[5]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[6]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[7]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[8]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[9]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[10]    ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; In2[11]    ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; clk_enable                                              ;                   ;         ;
;      - Delay1_out1[0]                                   ; 0                 ; 51      ;
;      - Delay1_out1[1]                                   ; 0                 ; 51      ;
;      - Delay1_out1[2]                                   ; 0                 ; 51      ;
;      - Delay1_out1[3]                                   ; 0                 ; 51      ;
;      - Delay1_out1[4]                                   ; 0                 ; 51      ;
;      - Delay1_out1[5]                                   ; 0                 ; 51      ;
;      - Delay1_out1[6]                                   ; 0                 ; 51      ;
;      - Delay1_out1[7]                                   ; 0                 ; 51      ;
;      - Delay1_out1[8]                                   ; 0                 ; 51      ;
;      - Delay1_out1[9]                                   ; 0                 ; 51      ;
;      - Delay1_out1[10]                                  ; 0                 ; 51      ;
;      - Delay1_out1[11]                                  ; 0                 ; 51      ;
;      - Delay1_out1[12]                                  ; 0                 ; 51      ;
;      - Delay1_out1[13]                                  ; 0                 ; 51      ;
;      - Delay1_out1[14]                                  ; 0                 ; 51      ;
;      - Delay1_out1[15]                                  ; 0                 ; 51      ;
;      - Delay11_out1[15]                                 ; 0                 ; 51      ;
;      - Delay11_out1[14]                                 ; 0                 ; 51      ;
;      - Delay11_out1[13]                                 ; 0                 ; 51      ;
;      - Delay11_out1[12]                                 ; 0                 ; 51      ;
;      - Delay11_out1[11]                                 ; 0                 ; 51      ;
;      - Delay11_out1[10]                                 ; 0                 ; 51      ;
;      - Delay11_out1[9]                                  ; 0                 ; 51      ;
;      - Delay11_out1[8]                                  ; 0                 ; 51      ;
;      - Delay11_out1[7]                                  ; 0                 ; 51      ;
;      - Delay11_out1[6]                                  ; 0                 ; 51      ;
;      - Delay11_out1[5]                                  ; 0                 ; 51      ;
;      - Delay11_out1[4]                                  ; 0                 ; 51      ;
;      - Delay11_out1[3]                                  ; 0                 ; 51      ;
;      - Delay11_out1[2]                                  ; 0                 ; 51      ;
;      - Delay11_out1[1]                                  ; 0                 ; 51      ;
;      - Delay11_out1[0]                                  ; 0                 ; 51      ;
;      - Delay20_out1[15]                                 ; 0                 ; 51      ;
;      - Delay20_out1[14]                                 ; 0                 ; 51      ;
;      - Delay20_out1[13]                                 ; 0                 ; 51      ;
;      - Delay20_out1[12]                                 ; 0                 ; 51      ;
;      - Delay20_out1[11]                                 ; 0                 ; 51      ;
;      - Delay20_out1[10]                                 ; 0                 ; 51      ;
;      - Delay20_out1[9]                                  ; 0                 ; 51      ;
;      - Delay20_out1[8]                                  ; 0                 ; 51      ;
;      - Delay20_out1[7]                                  ; 0                 ; 51      ;
;      - Delay20_out1[6]                                  ; 0                 ; 51      ;
;      - Delay20_out1[5]                                  ; 0                 ; 51      ;
;      - Delay20_out1[4]                                  ; 0                 ; 51      ;
;      - Delay20_out1[3]                                  ; 0                 ; 51      ;
;      - Delay20_out1[2]                                  ; 0                 ; 51      ;
;      - Delay20_out1[1]                                  ; 0                 ; 51      ;
;      - Delay20_out1[0]                                  ; 0                 ; 51      ;
;      - Delay17_out1[15]                                 ; 0                 ; 51      ;
;      - Delay17_out1[14]                                 ; 0                 ; 51      ;
;      - Delay17_out1[13]                                 ; 0                 ; 51      ;
;      - Delay17_out1[12]                                 ; 0                 ; 51      ;
;      - Delay17_out1[11]                                 ; 0                 ; 51      ;
;      - Delay17_out1[10]                                 ; 0                 ; 51      ;
;      - Delay17_out1[9]                                  ; 0                 ; 51      ;
;      - Delay17_out1[8]                                  ; 0                 ; 51      ;
;      - Delay17_out1[7]                                  ; 0                 ; 51      ;
;      - Delay17_out1[6]                                  ; 0                 ; 51      ;
;      - Delay17_out1[5]                                  ; 0                 ; 51      ;
;      - Delay17_out1[4]                                  ; 0                 ; 51      ;
;      - Delay17_out1[3]                                  ; 0                 ; 51      ;
;      - Delay17_out1[2]                                  ; 0                 ; 51      ;
;      - Delay17_out1[1]                                  ; 0                 ; 51      ;
;      - Delay17_out1[0]                                  ; 0                 ; 51      ;
;      - Delay10_out1[7]                                  ; 0                 ; 51      ;
;      - Delay10_out1[6]                                  ; 0                 ; 51      ;
;      - Delay10_out1[5]                                  ; 0                 ; 51      ;
;      - Delay10_out1[4]                                  ; 0                 ; 51      ;
;      - Delay10_out1[0]                                  ; 0                 ; 51      ;
;      - Delay10_out1[2]                                  ; 0                 ; 51      ;
;      - Delay10_out1[3]                                  ; 0                 ; 51      ;
;      - Delay10_out1[1]                                  ; 0                 ; 51      ;
;      - Delay10_out1[14]                                 ; 0                 ; 51      ;
;      - Delay10_out1[15]                                 ; 0                 ; 51      ;
;      - Delay10_out1[13]                                 ; 0                 ; 51      ;
;      - Delay10_out1[12]                                 ; 0                 ; 51      ;
;      - Delay10_out1[11]                                 ; 0                 ; 51      ;
;      - Delay10_out1[10]                                 ; 0                 ; 51      ;
;      - Delay10_out1[9]                                  ; 0                 ; 51      ;
;      - Delay10_out1[8]                                  ; 0                 ; 51      ;
;      - Delay16_out1[0]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[1]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[2]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[3]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[4]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[5]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[6]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[7]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[8]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[9]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay16_out1[10]~_Duplicate_2                    ; 0                 ; 51      ;
;      - Delay16_out1[11]~_Duplicate_2                    ; 0                 ; 51      ;
;      - Delay13_out1[15]                                 ; 0                 ; 51      ;
;      - Delay13_out1[14]                                 ; 0                 ; 51      ;
;      - Delay13_out1[13]                                 ; 0                 ; 51      ;
;      - Delay13_out1[12]                                 ; 0                 ; 51      ;
;      - Delay13_out1[11]                                 ; 0                 ; 51      ;
;      - Delay13_out1[10]                                 ; 0                 ; 51      ;
;      - Delay13_out1[9]                                  ; 0                 ; 51      ;
;      - Delay13_out1[8]                                  ; 0                 ; 51      ;
;      - Delay13_out1[7]                                  ; 0                 ; 51      ;
;      - Delay13_out1[6]                                  ; 0                 ; 51      ;
;      - Delay13_out1[5]                                  ; 0                 ; 51      ;
;      - Delay13_out1[4]                                  ; 0                 ; 51      ;
;      - Delay13_out1[3]                                  ; 0                 ; 51      ;
;      - Delay13_out1[2]                                  ; 0                 ; 51      ;
;      - Delay13_out1[1]                                  ; 0                 ; 51      ;
;      - Delay13_out1[0]                                  ; 0                 ; 51      ;
;      - Delay12_out1[0]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[1]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[2]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[3]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[4]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[5]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[6]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[7]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[8]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[9]~_Duplicate_2                     ; 0                 ; 51      ;
;      - Delay12_out1[10]~_Duplicate_2                    ; 0                 ; 51      ;
;      - Delay12_out1[11]~_Duplicate_2                    ; 0                 ; 51      ;
;      - Delay_out1[15]                                   ; 0                 ; 51      ;
;      - Delay_out1[14]                                   ; 0                 ; 51      ;
;      - Delay_out1[13]                                   ; 0                 ; 51      ;
;      - Delay_out1[12]                                   ; 0                 ; 51      ;
;      - Delay_out1[11]                                   ; 0                 ; 51      ;
;      - Delay_out1[10]                                   ; 0                 ; 51      ;
;      - Delay_out1[9]                                    ; 0                 ; 51      ;
;      - Delay_out1[8]                                    ; 0                 ; 51      ;
;      - Delay_out1[7]                                    ; 0                 ; 51      ;
;      - Delay_out1[6]                                    ; 0                 ; 51      ;
;      - Delay_out1[5]                                    ; 0                 ; 51      ;
;      - Delay_out1[4]                                    ; 0                 ; 51      ;
;      - Delay_out1[3]                                    ; 0                 ; 51      ;
;      - Delay_out1[2]                                    ; 0                 ; 51      ;
;      - Delay_out1[1]                                    ; 0                 ; 51      ;
;      - Delay_out1[0]                                    ; 0                 ; 51      ;
;      - Delay14_out1[0]                                  ; 0                 ; 51      ;
;      - Delay14_out1[1]                                  ; 0                 ; 51      ;
;      - Delay14_out1[2]                                  ; 0                 ; 51      ;
;      - Delay14_out1[3]                                  ; 0                 ; 51      ;
;      - Delay14_out1[4]                                  ; 0                 ; 51      ;
;      - Delay14_out1[5]                                  ; 0                 ; 51      ;
;      - Delay14_out1[6]                                  ; 0                 ; 51      ;
;      - Delay14_out1[7]                                  ; 0                 ; 51      ;
;      - Delay14_out1[8]                                  ; 0                 ; 51      ;
;      - Delay14_out1[9]                                  ; 0                 ; 51      ;
;      - Delay14_out1[10]                                 ; 0                 ; 51      ;
;      - Delay14_out1[11]                                 ; 0                 ; 51      ;
;      - ce_out~output                                    ; 0                 ; 51      ;
;      - lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; 0                 ; 51      ;
;      - lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; 0                 ; 51      ;
;      - lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; 0                 ; 51      ;
;      - lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; 0                 ; 51      ;
;      - lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; 0                 ; 51      ;
;      - lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; 0                 ; 51      ;
; clk                                                     ;                   ;         ;
; reset                                                   ;                   ;         ;
; In1[15]                                                 ;                   ;         ;
;      - Delay_out1[15]~feeder                            ; 1                 ; 51      ;
; In1[14]                                                 ;                   ;         ;
;      - Delay_out1[14]                                   ; 1                 ; 51      ;
; In1[13]                                                 ;                   ;         ;
;      - Delay_out1[13]~feeder                            ; 0                 ; 51      ;
; In1[12]                                                 ;                   ;         ;
;      - Delay_out1[12]                                   ; 1                 ; 51      ;
; In1[11]                                                 ;                   ;         ;
;      - Delay_out1[11]                                   ; 0                 ; 51      ;
; In1[10]                                                 ;                   ;         ;
;      - Delay_out1[10]                                   ; 1                 ; 51      ;
; In1[9]                                                  ;                   ;         ;
;      - Delay_out1[9]                                    ; 1                 ; 51      ;
; In1[8]                                                  ;                   ;         ;
;      - Delay_out1[8]                                    ; 0                 ; 51      ;
; In1[7]                                                  ;                   ;         ;
;      - Delay_out1[7]                                    ; 1                 ; 51      ;
; In1[6]                                                  ;                   ;         ;
;      - Delay_out1[6]                                    ; 1                 ; 51      ;
; In1[5]                                                  ;                   ;         ;
;      - Delay_out1[5]                                    ; 1                 ; 51      ;
; In1[4]                                                  ;                   ;         ;
;      - Delay_out1[4]                                    ; 1                 ; 51      ;
; In1[3]                                                  ;                   ;         ;
;      - Delay_out1[3]                                    ; 0                 ; 51      ;
; In1[2]                                                  ;                   ;         ;
;      - Delay_out1[2]                                    ; 1                 ; 51      ;
; In1[1]                                                  ;                   ;         ;
;      - Delay_out1[1]                                    ; 1                 ; 51      ;
; In1[0]                                                  ;                   ;         ;
;      - Delay_out1[0]                                    ; 1                 ; 51      ;
; In2[0]                                                  ;                   ;         ;
;      - Delay14_out1[0]~feeder                           ; 1                 ; 51      ;
; In2[1]                                                  ;                   ;         ;
;      - Delay14_out1[1]~feeder                           ; 1                 ; 51      ;
; In2[2]                                                  ;                   ;         ;
;      - Delay14_out1[2]                                  ; 1                 ; 51      ;
; In2[3]                                                  ;                   ;         ;
;      - Delay14_out1[3]~feeder                           ; 1                 ; 51      ;
; In2[4]                                                  ;                   ;         ;
;      - Delay14_out1[4]~feeder                           ; 1                 ; 51      ;
; In2[5]                                                  ;                   ;         ;
;      - Delay14_out1[5]~feeder                           ; 1                 ; 51      ;
; In2[6]                                                  ;                   ;         ;
;      - Delay14_out1[6]                                  ; 1                 ; 51      ;
; In2[7]                                                  ;                   ;         ;
;      - Delay14_out1[7]                                  ; 1                 ; 51      ;
; In2[8]                                                  ;                   ;         ;
;      - Delay14_out1[8]~feeder                           ; 1                 ; 51      ;
; In2[9]                                                  ;                   ;         ;
;      - Delay14_out1[9]~feeder                           ; 0                 ; 51      ;
; In2[10]                                                 ;                   ;         ;
;      - Delay14_out1[10]~feeder                          ; 0                 ; 51      ;
; In2[11]                                                 ;                   ;         ;
;      - Delay14_out1[11]                                 ; 0                 ; 51      ;
+---------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                               ;
+------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk        ; PIN_AE15 ; 154     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_enable ; PIN_M6   ; 155     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset      ; PIN_AF15 ; 154     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_AE15 ; 154     ; 22                                   ; Global Clock         ; GCLK7            ; --                        ;
; reset ; PIN_AF15 ; 154     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Statistic                                             ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)                            ; 0           ; 8                   ; 232               ;
; Simple Multipliers (12-bit)                           ; 0           ; 6                   ; 174               ;
; Simple Multipliers (18-bit)                           ; 0           ; 4                   ; 116               ;
; Simple Multipliers (36-bit)                           ; 3           ; 2                   ; 58                ;
; Multiply Accumulators (18-bit)                        ; 0           ; 2                   ; 58                ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ; 2                   ; 58                ;
; Two-Multipliers Adders (18-bit)                       ; 0           ; 4                   ; 116               ;
; Loopback Multipliers (18-bit)                         ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adders (18-bit)                      ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ; 2                   ; 58                ;
; Shift DSP Blocks (32-bit)                             ; 0           ; 2                   ; 58                ;
; Double DSP Blocks                                     ; 0           ; 2                   ; 58                ;
; DSP Blocks                                            ; 2           ; --                  ; 29                ;
; DSP Block 18-bit Elements                             ; 12          ; 8                   ; 232               ;
; Signed Multipliers                                    ; 3           ; --                  ; --                ;
; Unsigned Multipliers                                  ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers                                ; 0           ; --                  ; --                ;
; Variable Sign Multipliers                             ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains                       ; 0           ; --                  ; --                ;
; Dedicated Output Adder Chains                         ; 0           ; --                  ; --                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Second Adder Register ; Output Register ; Dedicated Output Adder Chain ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+
; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X41_Y18_N2  ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                           ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X41_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X41_Y19_N1 ; Mixed               ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X41_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X41_Y18_N1 ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
; lpm_mult:Mult5|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X51_Y18_N2  ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                           ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X51_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X51_Y19_N1 ; Mixed               ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X51_Y18_N0 ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X51_Y18_N1 ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
; lpm_mult:Mult4|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X51_Y16_N2  ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                           ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X51_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X51_Y17_N1 ; Mixed               ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X51_Y16_N0 ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X51_Y16_N1 ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 1,291 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 8 / 7,906 ( < 1 % )       ;
; C4 interconnects                  ; 617 / 139,240 ( < 1 % )   ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )             ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 307 / 213,100 ( < 1 % )   ;
; Global clocks                     ; 2 / 16 ( 13 % )           ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )         ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 100 / 50,600 ( < 1 % )    ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )             ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )             ;
; Periphery clocks                  ; 0 / 50 ( 0 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 16 / 8,690 ( < 1 % )      ;
; R20/C12 interconnect drivers      ; 14 / 12,980 ( < 1 % )     ;
; R4 interconnects                  ; 874 / 235,620 ( < 1 % )   ;
; Spine clocks                      ; 2 / 104 ( 2 % )           ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.45) ; Number of LABs  (Total = 53) ;
+----------------------------------+------------------------------+
; 1                                ; 1                            ;
; 2                                ; 0                            ;
; 3                                ; 1                            ;
; 4                                ; 1                            ;
; 5                                ; 1                            ;
; 6                                ; 3                            ;
; 7                                ; 9                            ;
; 8                                ; 6                            ;
; 9                                ; 4                            ;
; 10                               ; 27                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.19) ; Number of LABs  (Total = 53) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 21                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 5.79) ; Number of LABs  (Total = 53) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 24                           ;
; 1                                           ; 3                            ;
; 2                                           ; 4                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 2                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 0                            ;
; 33                                          ; 0                            ;
; 34                                          ; 0                            ;
; 35                                          ; 0                            ;
; 36                                          ; 0                            ;
; 37                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.75) ; Number of LABs  (Total = 53) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 30                           ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 3                            ;
; 11                                              ; 4                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 2                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 0                            ;
; 28                                              ; 0                            ;
; 29                                              ; 0                            ;
; 30                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.98) ; Number of LABs  (Total = 53) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 5                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
; 34                                           ; 2                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
; 38                                           ; 0                            ;
; 39                                           ; 0                            ;
; 40                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 48        ; 0            ; 0            ; 48        ; 48        ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 48           ; 48           ; 48           ; 48           ; 48           ; 0         ; 48           ; 48           ; 0         ; 0         ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 48           ; 48           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ce_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_enable         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2AGX45DF29I5 for design "Farrow_Canonic"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX45DF29C5 is compatible
    Info (176445): Device EP2AGX65DF29C5 is compatible
    Info (176445): Device EP2AGX65DF29I5 is compatible
    Info (176445): Device EP2AGX95EF29C5 is compatible
    Info (176445): Device EP2AGX95EF29I5 is compatible
    Info (176445): Device EP2AGX125EF29C5 is compatible
    Info (176445): Device EP2AGX125EF29I5ES is compatible
    Info (176445): Device EP2AGX125EF29I5 is compatible
    Info (176445): Device EP2AGX125EF29C5ES is compatible
    Info (176445): Device EP2AGX190EF29C5 is compatible
    Info (176445): Device EP2AGX190EF29I5 is compatible
    Info (176445): Device EP2AGX260EF29C5 is compatible
    Info (176445): Device EP2AGX260EF29I5 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location AB16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 48 pins of 48 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Farrow_Canonic.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN AE15 (CLK6, DIFFCLK_0p)) File: C:/Users/duong/Desktop/UCSD/Grad/Spring 2024/ECE 260C/Lab2/hdl_gen/hdl_prj/hdlsrc/Lab2_farrow_impl/Farrow_Canonic.v Line: 50
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node reset~input (placed in PIN AF15 (CLK4, DIFFCLK_0n)) File: C:/Users/duong/Desktop/UCSD/Grad/Spring 2024/ECE 260C/Lab2/hdl_gen/hdl_prj/hdlsrc/Lab2_farrow_impl/Farrow_Canonic.v Line: 51
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 144 registers into blocks of type DSP block multiplier
    Extra Info (176220): Created 60 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 46 (unused VREF, 2.5V VCCIO, 29 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  68 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  68 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X36_Y11 to location X47_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.87 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/duong/Desktop/UCSD/Grad/Spring 2024/ECE 260C/Lab2/hdl_gen/hdl_prj/hdlsrc/Lab2_farrow_impl/output_files/Farrow_Canonic.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5867 megabytes
    Info: Processing ended: Wed Apr 24 18:13:57 2024
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/duong/Desktop/UCSD/Grad/Spring 2024/ECE 260C/Lab2/hdl_gen/hdl_prj/hdlsrc/Lab2_farrow_impl/output_files/Farrow_Canonic.fit.smsg.


