

================================================================
== Vitis HLS Report for 'write_result'
================================================================
* Date:           Fri Dec  8 11:43:57 2023

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        Final_Optimization
* Solution:       solution1 (Vitis Kernel Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  6.67 ns|  4.867 ns|     1.80 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------+---------+---------+----------+-----------+-----------+-----------+----------+
        |                    |  Latency (cycles) | Iteration|  Initiation Interval  |    Trip   |          |
        |      Loop Name     |   min   |   max   |  Latency |  achieved |   target  |   Count   | Pipelined|
        +--------------------+---------+---------+----------+-----------+-----------+-----------+----------+
        |- VITIS_LOOP_244_1  |        ?|        ?|         2|          2|          1|          ?|       yes|
        |- Loop 2            |       71|       71|        71|          1|          1|          2|       yes|
        |- Loop 3            |        0|    32836|        71|          1|          1|  0 ~ 32767|       yes|
        |- Loop 4            |        0|       70|        71|          1|          1|      0 ~ 1|       yes|
        +--------------------+---------+---------+----------+-----------+-----------+-----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   2424|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    -|       -|      -|    -|
|Memory           |        4|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|    937|    -|
|Register         |        -|    -|    1521|     96|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        4|    0|    1521|   3457|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       ~0|    0|       1|      4|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    +---------------------+--------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |        Memory       |             Module             | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------------------+--------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |store_array_i_i_i_U  |write_result_store_array_i_i_i  |        4|  0|   0|    0|  4096|   16|     1|        65536|
    +---------------------+--------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                |                                |        4|  0|   0|    0|  4096|   16|     1|        65536|
    +---------------------+--------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |            Variable Name            | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |add_ln261_fu_555_p2                  |         +|   0|  0|   19|          12|           2|
    |add_ln285_fu_721_p2                  |         +|   0|  0|   19|          12|           2|
    |add_ln302_1_fu_1158_p2               |         +|   0|  0|   71|          64|          64|
    |add_ln302_fu_1148_p2                 |         +|   0|  0|   41|          34|           3|
    |add_ln306_1_fu_1464_p2               |         +|   0|  0|   10|           3|           3|
    |add_ln306_fu_1451_p2                 |         +|   0|  0|   23|          16|           3|
    |add_ln308_1_fu_1536_p2               |         +|   0|  0|   39|          32|          32|
    |add_ln308_fu_1516_p2                 |         +|   0|  0|   24|          17|           1|
    |add_ln355_fu_502_p2                  |         +|   0|  0|   71|          64|          64|
    |add_ptr_sum1_i_i_i_fu_1011_p2        |         +|   0|  0|   40|          33|          33|
    |compressed_length_fu_928_p2          |         +|   0|  0|   23|          16|           2|
    |empty_60_fu_991_p2                   |         +|   0|  0|    9|           2|           1|
    |empty_66_fu_1032_p2                  |         +|   0|  0|   71|          64|          64|
    |empty_67_fu_1078_p2                  |         +|   0|  0|   10|           3|           3|
    |empty_73_fu_1192_p2                  |         +|   0|  0|   10|           3|           3|
    |empty_74_fu_1198_p2                  |         +|   0|  0|   22|          15|           1|
    |empty_79_fu_1230_p2                  |         +|   0|  0|   71|          64|          64|
    |empty_80_fu_1256_p2                  |         +|   0|  0|   10|           3|           3|
    |empty_86_fu_1318_p2                  |         +|   0|  0|   20|          13|          13|
    |empty_90_fu_1347_p2                  |         +|   0|  0|   71|          64|          64|
    |empty_91_fu_1408_p2                  |         +|   0|  0|    4|           3|           3|
    |grp_fu_449_p2                        |         +|   0|  0|   12|           4|           2|
    |grp_fu_454_p2                        |         +|   0|  0|   15|           8|           5|
    |j_1_fu_853_p2                        |         +|   0|  0|   22|          15|           2|
    |j_2_fu_586_p2                        |         +|   0|  0|   23|          16|           1|
    |shift_9_fu_770_p2                    |         +|   0|  0|   15|           8|           2|
    |tmp2_fu_1338_p2                      |         +|   0|  0|   25|          18|          18|
    |tmp3_fu_1403_p2                      |         +|   0|  0|    4|           3|           3|
    |grp_fu_459_p2                        |         -|   0|  0|   12|           3|           4|
    |shift_13_fu_909_p2                   |         -|   0|  0|   13|           6|           5|
    |shift_17_fu_668_p2                   |         -|   0|  0|   13|           6|           5|
    |sub_ln302_fu_1179_p2                 |         -|   0|  0|   24|          17|          17|
    |ap_block_pp1_stage0_01001            |       and|   0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_01001            |       and|   0|  0|    2|           1|           1|
    |ap_block_pp3_stage0_01001            |       and|   0|  0|    2|           1|           1|
    |ap_block_state148_pp2_stage0_iter70  |       and|   0|  0|    2|           1|           1|
    |ap_block_state151_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state152_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state220_pp3_stage0_iter70  |       and|   0|  0|    2|           1|           1|
    |ap_block_state3                      |       and|   0|  0|    2|           1|           1|
    |ap_block_state76_pp1_stage0_iter70   |       and|   0|  0|    2|           1|           1|
    |ap_block_state79_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state7_io                   |       and|   0|  0|    2|           1|           1|
    |ap_block_state80_io                  |       and|   0|  0|    2|           1|           1|
    |ap_block_state8_io                   |       and|   0|  0|    2|           1|           1|
    |exitcond10_i_i_i_fu_997_p2           |      icmp|   0|  0|    8|           2|           3|
    |exitcond9_i_i_i_fu_1204_p2           |      icmp|   0|  0|   12|          15|          15|
    |grp_fu_444_p2                        |      icmp|   0|  0|   11|           8|           4|
    |icmp_ln244_fu_527_p2                 |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln246_fu_549_p2                 |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln270_fu_712_p2                 |      icmp|   0|  0|   13|          16|           1|
    |icmp_ln296_fu_944_p2                 |      icmp|   0|  0|    9|           5|           1|
    |empty_63_fu_1058_p2                  |      lshr|   0|  0|  100|          32|          32|
    |empty_88_fu_1385_p2                  |      lshr|   0|  0|   35|          16|          16|
    |lshr_ln255_fu_649_p2                 |      lshr|   0|  0|   29|          14|          14|
    |lshr_ln280_fu_865_p2                 |      lshr|   0|  0|   29|          14|          14|
    |ap_block_pp1_stage0_11001            |        or|   0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_11001            |        or|   0|  0|    2|           1|           1|
    |ap_block_pp3_stage0_11001            |        or|   0|  0|    2|           1|           1|
    |ap_block_state1                      |        or|   0|  0|    2|           1|           1|
    |compressed_length_1_fu_950_p2        |        or|   0|  0|   16|          16|           1|
    |or_ln255_fu_662_p2                   |        or|   0|  0|   12|          12|          12|
    |or_ln261_fu_629_p2                   |        or|   0|  0|   16|          16|          16|
    |or_ln280_fu_878_p2                   |        or|   0|  0|   12|          12|          12|
    |or_ln285_fu_824_p2                   |        or|   0|  0|   16|          16|          16|
    |compressed_length_2_fu_956_p3        |    select|   0|  0|   16|           1|          16|
    |empty_68_fu_1087_p2                  |       shl|   0|  0|   17|           2|           8|
    |empty_69_fu_1105_p2                  |       shl|   0|  0|  179|          64|          64|
    |empty_81_fu_1265_p2                  |       shl|   0|  0|   17|           2|           8|
    |empty_82_fu_1283_p2                  |       shl|   0|  0|  179|          64|          64|
    |empty_92_fu_1417_p2                  |       shl|   0|  0|   17|           1|           8|
    |empty_93_fu_1435_p2                  |       shl|   0|  0|  179|          64|          64|
    |shl_ln253_fu_574_p2                  |       shl|   0|  0|   35|          16|          16|
    |shl_ln261_fu_620_p2                  |       shl|   0|  0|  100|          32|          32|
    |shl_ln272_fu_779_p2                  |       shl|   0|  0|  100|          32|          32|
    |shl_ln277_fu_737_p2                  |       shl|   0|  0|   35|          16|          16|
    |shl_ln285_fu_815_p2                  |       shl|   0|  0|  100|          32|          32|
    |shl_ln306_2_fu_1490_p2               |       shl|   0|  0|  179|          64|          64|
    |shl_ln306_fu_1472_p2                 |       shl|   0|  0|   17|           2|           8|
    |ap_enable_pp1                        |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                        |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp3                        |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp1_iter1              |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp2_iter1              |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp3_iter1              |       xor|   0|  0|    2|           2|           1|
    |empty_87_fu_1368_p2                  |       xor|   0|  0|    2|           1|           1|
    |empty_96_fu_1362_p2                  |       xor|   0|  0|    2|           1|           2|
    |exitcondtmp_i_i_i_fu_1305_p2         |       xor|   0|  0|    2|           1|           1|
    |xor_ln302_fu_1143_p2                 |       xor|   0|  0|    4|           3|           4|
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |Total                                |          |   0|  0| 2424|        1283|        1117|
    +-------------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |                        Name                        | LUT | Input Size| Bits| Total Bits|
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                           |  423|         81|    1|         81|
    |ap_done                                             |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1                             |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter70                            |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter70                            |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter70                            |    9|          2|    1|          2|
    |ap_phi_mux_j_3_phi_fu_388_p6                        |   14|          3|   15|         45|
    |ap_phi_mux_residual_loop_index_i_i_i_phi_fu_433_p4  |    9|          2|    1|          2|
    |ap_phi_mux_shift_10_phi_fu_399_p6                   |   14|          3|    8|         24|
    |aximm0_blk_n_AW                                     |    9|          2|    1|          2|
    |aximm0_blk_n_B                                      |    9|          2|    1|          2|
    |aximm0_blk_n_W                                      |    9|          2|    1|          2|
    |grp_fu_444_p0                                       |   14|          3|    8|         24|
    |grp_fu_449_p0                                       |   14|          3|    4|         12|
    |i_1_blk_n                                           |    9|          2|    1|          2|
    |j_3_reg_385                                         |   14|          3|   15|         45|
    |j_fu_192                                            |   14|          3|   16|         48|
    |loop_index36_i_i_i_reg_407                          |    9|          2|    2|          4|
    |loop_index_i_i_i_reg_418                            |    9|          2|   15|         30|
    |m_axi_aximm0_AWADDR                                 |   26|          5|   64|        320|
    |m_axi_aximm0_WDATA                                  |   26|          5|   64|        320|
    |m_axi_aximm0_WSTRB                                  |   26|          5|    8|         40|
    |outStream_code_blk_n                                |    9|          2|    1|          2|
    |outStream_code_flg_blk_n                            |    9|          2|    1|          2|
    |output_length_blk_n                                 |    9|          2|    1|          2|
    |output_offset_constprop_o                           |    9|          2|   32|         64|
    |residual_loop_index_i_i_i_reg_429                   |    9|          2|    1|          2|
    |send_data_blk_n                                     |    9|          2|    1|          2|
    |shift_10_reg_396                                    |   14|          3|    8|         24|
    |shift_fu_188                                        |   20|          4|    8|         32|
    |store_array_i_i_i_address0                          |   43|          8|   12|         96|
    |store_array_i_i_i_address1                          |   43|          8|   12|         96|
    |store_array_i_i_i_d0                                |   26|          5|   16|         80|
    |store_array_i_i_i_d1                                |   26|          5|   16|         80|
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |Total                                               |  937|        187|  341|       1499|
    +----------------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |add_ln302_1_reg_1775               |  64|   0|   64|          0|
    |add_ln355_reg_1587                 |  64|   0|   64|          0|
    |ap_CS_fsm                          |  80|   0|   80|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter22           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter23           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter24           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter25           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter26           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter27           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter28           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter29           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter30           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter31           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter32           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter33           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter34           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter35           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter36           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter37           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter38           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter39           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter40           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter41           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter42           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter43           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter44           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter45           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter46           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter47           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter48           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter49           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter50           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter51           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter52           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter53           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter54           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter55           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter56           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter57           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter58           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter59           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter60           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter61           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter62           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter63           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter64           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter65           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter66           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter67           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter68           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter69           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter70           |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter22           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter23           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter24           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter25           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter26           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter27           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter28           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter29           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter30           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter31           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter32           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter33           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter34           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter35           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter36           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter37           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter38           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter39           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter40           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter41           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter42           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter43           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter44           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter45           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter46           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter47           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter48           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter49           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter50           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter51           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter52           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter53           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter54           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter55           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter56           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter57           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter58           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter59           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter60           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter61           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter62           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter63           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter64           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter65           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter66           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter67           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter68           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter69           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter70           |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter22           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter23           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter24           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter25           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter26           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter27           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter28           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter29           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter30           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter31           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter32           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter33           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter34           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter35           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter36           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter37           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter38           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter39           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter40           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter41           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter42           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter43           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter44           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter45           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter46           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter47           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter48           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter49           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter50           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter51           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter52           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter53           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter54           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter55           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter56           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter57           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter58           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter59           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter60           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter61           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter62           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter63           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter64           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter65           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter66           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter67           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter68           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter69           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter70           |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter9            |   1|   0|    1|          0|
    |compressed_length_2_reg_1704       |  16|   0|   16|          0|
    |empty_52_reg_1609                  |   4|   0|    4|          0|
    |empty_54_reg_1661                  |  15|   0|   15|          0|
    |empty_59_reg_1729                  |   3|   0|    3|          0|
    |empty_62_reg_1744                  |   1|   0|    1|          0|
    |empty_65_reg_1749                  |   2|   0|    2|          0|
    |empty_68_reg_1759                  |   8|   0|    8|          0|
    |empty_69_reg_1764                  |  64|   0|   64|          0|
    |empty_72_reg_1802                  |  13|   0|   13|          0|
    |empty_73_reg_1807                  |   3|   0|    3|          0|
    |empty_76_reg_1853                  |   1|   0|    1|          0|
    |empty_77_reg_1858                  |   3|   0|    3|          0|
    |empty_78_reg_1827                  |   2|   0|    2|          0|
    |empty_81_reg_1837                  |   8|   0|    8|          0|
    |empty_82_reg_1842                  |  64|   0|   64|          0|
    |empty_92_reg_1882                  |   8|   0|    8|          0|
    |empty_93_reg_1887                  |  64|   0|   64|          0|
    |empty_96_reg_1877                  |   1|   0|    1|          0|
    |exitcond10_i_i_i_reg_1740          |   1|   0|    1|          0|
    |exitcond9_i_i_i_reg_1818           |   1|   0|    1|          0|
    |exitcondtmp_i_i_i_reg_1863         |   1|   0|    1|          0|
    |icmp_ln244_reg_1615                |   1|   0|    1|          0|
    |icmp_ln246_reg_1637                |   1|   0|    1|          0|
    |icmp_ln251_reg_1641                |   1|   0|    1|          0|
    |icmp_ln270_reg_1668                |   1|   0|    1|          0|
    |icmp_ln275_reg_1672                |   1|   0|    1|          0|
    |j_3_reg_385                        |  15|   0|   15|          0|
    |j_fu_192                           |  16|   0|   16|          0|
    |loop_index36_i_i_i_reg_407         |   2|   0|    2|          0|
    |loop_index_i_i_i_reg_418           |  15|   0|   15|          0|
    |p_cast14_i_i_i_reg_1754            |  61|   0|   61|          0|
    |p_cast17_i_i_i_reg_1832            |  61|   0|   61|          0|
    |p_cast24_i_i_i_reg_1872            |  61|   0|   61|          0|
    |residual_loop_index_i_i_i_reg_429  |   1|   0|    1|          0|
    |send_data_read_reg_1565            |  64|   0|   64|          0|
    |shift_10_reg_396                   |   8|   0|    8|          0|
    |shift_12_reg_1688                  |   4|   0|    4|          0|
    |shift_5_reg_1602                   |   8|   0|    8|          0|
    |shift_fu_188                       |   8|   0|    8|          0|
    |shl_ln306_2_reg_1903               |  64|   0|   64|          0|
    |shl_ln306_reg_1898                 |   8|   0|    8|          0|
    |stop_flg_1_reg_376                 |   8|   0|    8|          0|
    |store_array_i_i_i_addr_3_reg_1694  |  12|   0|   12|          0|
    |store_array_i_i_i_addr_4_reg_1682  |  12|   0|   12|          0|
    |store_array_i_i_i_addr_6_reg_1651  |  12|   0|   12|          0|
    |store_array_i_i_i_addr_7_reg_1645  |  12|   0|   12|          0|
    |sub_ln302_cast_reg_1797            |  18|   0|   18|          0|
    |sub_ln302_reg_1791                 |  17|   0|   17|          0|
    |trunc_ln302_1_reg_1781             |   1|   0|    1|          0|
    |trunc_ln302_2_reg_1786             |  15|   0|   15|          0|
    |trunc_ln355_1_reg_1582             |   2|   0|    3|          1|
    |trunc_ln355_reg_1577               |   3|   0|    3|          0|
    |vacant_bit_number_2_reg_1676       |   8|   0|    8|          0|
    |zext_ln244_1_reg_1632              |  13|   0|   16|          3|
    |zext_ln244_reg_1626                |  13|   0|   14|          1|
    |zext_ln293_reg_1716                |  16|   0|   32|         16|
    |zext_ln299_reg_1711                |  16|   0|   17|          1|
    |zext_ln301_reg_1724                |  32|   0|   33|          1|
    |zext_ln546_reg_1619                |  13|   0|   32|         19|
    |exitcond10_i_i_i_reg_1740          |  64|  32|    1|          0|
    |exitcond9_i_i_i_reg_1818           |  64|  32|    1|          0|
    |exitcondtmp_i_i_i_reg_1863         |  64|  32|    1|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |1521|  96| 1374|         42|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------------------------+-----+-----+------------+-------------------------+--------------+
|             RTL Ports            | Dir | Bits|  Protocol  |      Source Object      |    C Type    |
+----------------------------------+-----+-----+------------+-------------------------+--------------+
|ap_clk                            |   in|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_rst                            |   in|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_start                          |   in|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_done                           |  out|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_continue                       |   in|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_idle                           |  out|    1|  ap_ctrl_hs|             write_result|  return value|
|ap_ready                          |  out|    1|  ap_ctrl_hs|             write_result|  return value|
|m_axi_aximm0_AWVALID              |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWREADY              |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWADDR               |  out|   64|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWID                 |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWLEN                |  out|   32|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWSIZE               |  out|    3|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWBURST              |  out|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWLOCK               |  out|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWCACHE              |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWPROT               |  out|    3|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWQOS                |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWREGION             |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_AWUSER               |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WVALID               |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WREADY               |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WDATA                |  out|   64|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WSTRB                |  out|    8|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WLAST                |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WID                  |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_WUSER                |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARVALID              |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARREADY              |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARADDR               |  out|   64|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARID                 |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARLEN                |  out|   32|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARSIZE               |  out|    3|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARBURST              |  out|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARLOCK               |  out|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARCACHE              |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARPROT               |  out|    3|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARQOS                |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARREGION             |  out|    4|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_ARUSER               |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RVALID               |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RREADY               |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RDATA                |   in|   64|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RLAST                |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RID                  |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RUSER                |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_RRESP                |   in|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_BVALID               |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_BREADY               |  out|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_BRESP                |   in|    2|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_BID                  |   in|    1|       m_axi|                   aximm0|       pointer|
|m_axi_aximm0_BUSER                |   in|    1|       m_axi|                   aximm0|       pointer|
|empty                             |   in|   16|     ap_none|                    empty|       pointer|
|send_data_dout                    |   in|   64|     ap_fifo|                send_data|       pointer|
|send_data_empty_n                 |   in|    1|     ap_fifo|                send_data|       pointer|
|send_data_read                    |  out|    1|     ap_fifo|                send_data|       pointer|
|i_1_dout                          |   in|    7|     ap_fifo|                      i_1|       pointer|
|i_1_empty_n                       |   in|    1|     ap_fifo|                      i_1|       pointer|
|i_1_read                          |  out|    1|     ap_fifo|                      i_1|       pointer|
|output_length_dout                |   in|   64|     ap_fifo|            output_length|       pointer|
|output_length_empty_n             |   in|    1|     ap_fifo|            output_length|       pointer|
|output_length_read                |  out|    1|     ap_fifo|            output_length|       pointer|
|outStream_code_flg_dout           |   in|    8|     ap_fifo|       outStream_code_flg|       pointer|
|outStream_code_flg_empty_n        |   in|    1|     ap_fifo|       outStream_code_flg|       pointer|
|outStream_code_flg_read           |  out|    1|     ap_fifo|       outStream_code_flg|       pointer|
|outStream_code_dout               |   in|   13|     ap_fifo|           outStream_code|       pointer|
|outStream_code_empty_n            |   in|    1|     ap_fifo|           outStream_code|       pointer|
|outStream_code_read               |  out|    1|     ap_fifo|           outStream_code|       pointer|
|output_offset_constprop_i         |   in|   32|     ap_ovld|  output_offset_constprop|       pointer|
|output_offset_constprop_o         |  out|   32|     ap_ovld|  output_offset_constprop|       pointer|
|output_offset_constprop_o_ap_vld  |  out|    1|     ap_ovld|  output_offset_constprop|       pointer|
+----------------------------------+-----+-----+------------+-------------------------+--------------+

