- ## 6.4.7 Performance Impact of Cache Parameters  
	- metrics:  
		- Miss rate: $misses / $references  
		- Hit rate: 1 - miss rate  
		- Hit time: 从 cache 中获取数据到 CPU 的时间；包括 set selection | line identification | word selection ; 在L1 cache上通常是几个时钟周期  
		- Miss penalty: 因为 miss 导致的额外时间；L1 misses served from L2 is on the order of 10 cycles; from L3, 50 cycles; and from main memory, 200 cycles.  
	- 下面做一些trade-off的定性分析  
		- **Impact of Cache Size**  
			- 更大的缓存有更高的命中率 但是运行更慢 所以 L1 cache < L2 Cache < L3 Cache  
		- **Impact of Block Size**  
			- block size 更大可以让空间局部性高的程序命中率提高，但是对于时间局部性高，但是空间局部性不那么高的程序的命中率有影响；并且导致更大的传输成本；所以 Core I7 采用 64 bytes 的 block  
		- **Impact of Associativity**  
			- E 更高一些 对 thrashing due to conflict misses 的敏感性更弱；但是带来更高的查询成本和更复杂的实现；需要更多的标记位用于LRU  
			- 本质上是对 hit time 和 miss penalty 的权衡；通常 L1 会采用更小的 associativity （因为 penalty 很小）；L3 采用更大的。  
		- **Impact of Write Strategy**  
			- In general, caches further down the hierarchy are more likely to use write-back than write-through.  
			- write-back 导致更少的 transfers；所以更多的带宽可以用于 I/O devices  
			- write-through 导致更少的 read miss  