#### - 組合邏輯與時序邏輯

在數位電路設計中，邏輯系統可以大致分為兩種類型：**組合邏輯**（Combinational Logic）和**時序邏輯**（Sequential Logic）。這兩者之間的主要區別在於，組合邏輯的輸出僅依賴於當前的輸入，而時序邏輯的輸出則不僅依賴於當前輸入，還依賴於過去的狀態。

##### 1. **組合邏輯（Combinational Logic）**

組合邏輯電路是由各種邏輯閘（如 AND、OR、NOT 等）組成的，這些電路的輸出僅依賴於其當前的輸入狀態。也就是說，組合邏輯電路的行為是即時的，不會有時間延遲或狀態記憶。組合邏輯的基本特性是：
- **無記憶性**：輸出的結果僅由當前的輸入決定，與先前的狀態無關。
- **時間不變性**：在任何給定的時間內，輸入和輸出的關係是確定的。

**範例：**
- **加法器**（Adder）：一個組合邏輯電路，用來執行二進制數字的加法運算。最簡單的加法器是**半加器**（Half Adder），它具有兩個輸入和兩個輸出（和、進位）。
- **多路選擇器**（Multiplexer）：根據選擇線的狀態，將多個輸入中的一個選擇作為輸出。
- **解碼器**（Decoder）：根據輸入的編碼，選擇性地激活對應的輸出。

**組合邏輯的設計步驟**：
1. **需求分析**：確定電路的功能要求，例如需要多少個輸入、輸出和選擇功能。
2. **真值表（Truth Table）**：列出所有可能的輸入組合及其對應的輸出。
3. **布林代數簡化**：使用布林代數或卡諾圖進行簡化，將邏輯公式轉換為最簡單的形式。
4. **邏輯閘實現**：根據簡化後的邏輯公式，選擇適當的邏輯閘來實現電路。

##### 2. **時序邏輯（Sequential Logic）**

與組合邏輯不同，時序邏輯電路的輸出不僅依賴於當前的輸入，還依賴於過去的輸入和電路的**內部狀態**。這意味著時序邏輯電路具有記憶功能，並且其行為隨時間推移而變化。時序邏輯電路的特性是：
- **有記憶性**：時序邏輯電路能夠記住過去的狀態，這使得它們能夠根據歷史的輸入做出反應。
- **時鐘控制**：大多數時序邏輯電路通過時鐘信號（Clock Signal）來同步其運作。時鐘信號將電路的狀態更新與時間段同步。

**時序邏輯的分類**：
- **同步時序邏輯**（Synchronous Sequential Logic）：這類電路的狀態轉換是由時鐘信號控制的，所有狀態更新發生在時鐘信號的邊緣（上升或下降沿）。
- **異步時序邏輯**（Asynchronous Sequential Logic）：這類電路的狀態轉換是由輸入信號的變化直接控制的，而不是由時鐘信號同步。

**常見的時序邏輯元件**：
- **觸發器（Flip-Flop）**：觸發器是時序邏輯電路的基本元件，它能夠儲存一個二進位數字（0 或 1）。根據觸發方式，觸發器可分為**D 型觸發器**、**JK 型觸發器**、**T 型觸發器**等。
- **寄存器（Register）**：由多個觸發器組成的裝置，用來存儲多個位元（例如，8 位、16 位寄存器等）。
- **計數器（Counter）**：一種常見的時序邏輯電路，通常用來對事件進行計數。計數器可以是遞增或遞減的，也可以是計數到特定數字後進行重置。
- **狀態機（State Machine）**：時序邏輯設計中的一種常見形式，通過定義不同的狀態和狀態轉換來實現複雜的邏輯行為。常見的狀態機有**有限狀態機**（FSM）。

**時序邏輯的設計步驟**：
1. **需求分析**：明確電路需要具備的行為和功能，例如狀態機的狀態數量、轉換條件等。
2. **狀態圖設計**：根據需求，繪製狀態圖（State Diagram），表示系統如何在各個狀態之間轉換。
3. **狀態表和邏輯式**：基於狀態圖，製作狀態表，然後使用布林代數或卡諾圖來設計邏輯公式。
4. **觸發器和狀態實現**：選擇適當的觸發器來存儲狀態，並根據邏輯公式設計狀態轉換。

##### 3. **組合邏輯與時序邏輯的區別**

| 特性           | 組合邏輯                             | 時序邏輯                             |
|----------------|--------------------------------------|--------------------------------------|
| 輸出依賴       | 只依賴於當前的輸入                   | 依賴於當前的輸入和過去的狀態         |
| 記憶性         | 無記憶，無法記住過去的輸入         | 有記憶，能夠記住過去的狀態           |
| 時間控制       | 無需時鐘信號                         | 通常需要時鐘信號來同步狀態更新       |
| 設計簡單性     | 設計較簡單，因為只處理當前輸入       | 設計較複雜，需要處理多個狀態之間的轉換 |
| 例子           | 加法器、選擇器、解碼器等             | 計數器、寄存器、狀態機等             |

##### 小結

組合邏輯和時序邏輯是數位電路設計中的兩個基本概念。組合邏輯專注於當前輸入和輸出之間的關係，而時序邏輯則強調狀態和時間的影響。理解這兩者之間的區別和應用，能夠幫助設計師設計出更加高效和功能強大的數位系統。