---
source_image: page_622.png
page_number: 622
model: model-run-olm-ocr
prompt_type: olmocr_technical
processing_time: 61.09
tokens: 11779
characters: 2462
timestamp: 2025-12-24T06:49:59.679527
finish_reason: stop
---

29.3-2 Измените схему матричного умножителя на рис. 29.14 так, чтобы в верхнем ряду из суммирующих элементов \( FA_i^{(1)} \) остался только один.

29.3-3 Пусть при сложении с запоминанием переносов из чисел \( x, y \) и \( z \) получаются числа \( s \) и \( c \). Пусть \( n_x, n_y, n_z, n_c, n_s \) — разрядности соответствующих чисел и \( n_x \leq n_y \leq n_z \). Докажите, что \( n_s = n_z \) и

\[
n_c = \begin{cases}
n_z & \text{если } n_y < n_z, \\
n_z + 1 & \text{если } n_y = n_z
\end{cases}
\]

29.3-4 Показать, что дополнительное ограничение \( O(1) \) на выходную степень всех проводов не мешает построить схему умножителя глубины \( O(\lg n) \) и размера \( O(n^2) \).

29.3-5 Постройте эффективную схему для деления двоичного числа на 3. (Указание. \( 0.010101... = 0.01 \cdot 1.01 \cdot 1.0001 ... \)).

29.3-6 Схема циклического сдвига (cyclic shifter, barrel shifter) имеет два входа \( x = \langle x_{n-1}, x_{n-2}, ..., x_0 \rangle \) и \( s = \langle s_{m-1}, s_{m-2}, ..., s_0 \rangle \), где \( m = \lceil (\lg n) \rceil \) и выход \( y = \langle y_{n-1}, y_{n-2}, ..., y_0 \rangle \), получаемый из \( x \) циклическим сдвигом на \( s \) позиций вправо: \( y_i = x_{(i+s)\bmod n} \) при \( i = 0, 1, ..., n-1 \). Как описать эту функцию в терминах умножения остатков?

29.4 Тактированные схемы

Поскольку схема из функциональных элементов не содержит циклов, каждый элемент в ней используется только один раз. Элементы задержки позволяют использовать один и тот же функциональный элемент многократно (в разные моменты времени), что позволяет уменьшить размер схемы.

В этом разделе рассматриваются тактированные схемы (clocked circuits) для сложения и умножения. Устройство побитового сложения имеет размер \( \Theta(1) \) и складывает два \( n \)-разрядных числа за время \( \Theta(n) \). Линейный умножитель умножает два \( n \)-значных числа за время \( \Theta(n) \) и имеет размер \( \Theta(n) \).

29.4.1 Устройство побитового сложения

На рис. 29.17 показана схема для сложения двух \( n \)-разрядных чисел \( a = \langle a_{n-1}, a_{n-2} ..., a_0 \rangle \) и \( b = \langle b_{n-1}, b_{n-2} ..., b_0 \rangle \), состоящая только из одного сумматора. Биты поступают на входы последовательно: сначала \( a_0 \) и \( b_0 \), затем \( a_1 \) и \( b_1 \), и т. д. При этом выходной бит переноса надо подать на вход сумматора, но не сразу, а в момент поступления следующего разряда.

Такая задержка осуществляется в тактированных схемах