Ein Leistungs-MOSFET ist eine bestimmte Art von Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) entwickelt, um signifikante Leistungspegel zu handhaben. Im Vergleich zu den anderen Leistungshalbleitern, wie einem isolierten bipolaren Transistor (IGBT) oder einem Thyristor, sind seine Hauptvorteile hohe Schaltgeschwindigkeit und gute Effizienz bei niedrigen Spannungen. Es teilt mit dem IGBT ein isoliertes Tor, das es leicht zu fahren macht. Sie können einer geringen Verstärkung unterliegen, manchmal bis zu einem Grad, dass die Gatespannung höher sein muss als die Spannung unter Kontrolle. Die Konstruktion von Leistungs-MOSFETs wurde durch die Entwicklung der MOSFET- und CMOS-Technologie ermöglicht, die seit den 1960er Jahren zur Herstellung integrierter Schaltungen verwendet wurde. Der Leistungs-MOSFET teilt sein Funktionsprinzip mit seinem leistungsarmen Gegenstück, dem lateralen MOSFET. Der in der Leistungselektronik häufig verwendete Leistungs-MOSFET wurde vom Standard-MOSFET angepasst und in den 1970er Jahren im Handel eingeführt. Der Leistungs-MOSFET ist das häufigste Leistungs-Halbleiter-Gerät der Welt, aufgrund seiner geringen Gate-Antriebsleistung, schnellen Schaltgeschwindigkeit, einfache fortschrittliche Parallelierungsfähigkeit, breite Bandbreite, Robustheit, einfache Ansteuerung, einfache Vorspannung, einfache Anwendung und einfache Reparatur. Insbesondere ist es der am weitesten verbreitete Niederspannungsschalter (weniger als 200 V). Es kann in einer Vielzahl von Anwendungen gefunden werden, wie die meisten Stromversorgungen, DC-DC-Wandler, Niederspannungsmotorregler und viele andere Anwendungen. Geschichte Der MOSFET wurde 1959 von Mohamed Atalla und Dawon Kahng in Bell Labs erfunden. Es war ein Durchbruch in der Leistungselektronik. Generationen von MOSFETs ermöglichten es Leistungsdesignern, mit bipolaren Transistoren Leistungs- und Dichtepegel nicht zu erreichen. 1969 führte Hitachi den ersten vertikalen Leistungs-MOSFET ein, der später als VMOS (V-Nut-MOSFET) bekannt wäre. Im selben Jahr wurde der DMOS (double-diffused MOSFET) mit selbstausgerichtetem Gate erstmals von Y. Tarui, Y. Hayashi und Toshihiro Sekigawa des Elektrotechnischen Labors (ETL) berichtet. 1974 erfand Jun-ichi Nishizawa an der Tohoku Universität einen Leistungs-MOSFET für Audio, der bald von der Yamaha Corporation für ihre hochtreuen Audioverstärker hergestellt wurde. JVC, Pioneer Corporation, Sony und Toshiba begannen 1974 auch die Herstellung von Verstärkern mit Leistungs-MOSFETs. Siliconix hat 1975 einen VMOS eingeführt. Die VMOS und DMOS entwickelten sich zu dem, was VDMOS (vertical DMOS) genannt wurde. Das Forschungsteam von John Moll bei HP Labs hat im Jahr 1977 DMOS-Prototypen hergestellt und die Vorteile gegenüber dem VMOS, einschließlich niedrigerer Widerstandsfähigkeit und höherer Durchbruchsspannung, aufgezeigt. Im selben Jahr stellte Hitachi die LDMOS (laterale DMOS) eine planare Art von DMOS vor. Hitachi war der einzige LDMOS-Hersteller zwischen 1977 und 1983, während derer LDMOS in Audio-Leistungsverstärkern von Herstellern wie HH Electronics (V-Serie) und Ashly Audio eingesetzt wurde und für Musik- und Public Adreßsysteme verwendet wurde. Mit der Einführung des 2G digitalen Mobilfunknetzes im Jahr 1995 wurde der LDMOS zum am weitesten verbreiteten HF-Leistungsverstärker in mobilen Netzwerken wie 2G, 3G und 4G. AlexLidow erfand 1977 den HexFET, einen sechseckigen Typ von Power MOSFET, an der Stanford University zusammen mit Tom Herman. Der HexFET wurde 1978 von International Rectifier vertrieben. Der isolierte bipolare Transistor (IGBT), der Elemente sowohl des Leistungs-MOSFET als auch des bipolaren Verbindungstransistors (BJT) kombiniert, wurde von Jayant Baliga bei General Electric zwischen 1977 und 1979 entwickelt. Der Superjunktion MOSFET ist eine Art Leistungs-MOSFET, der P+-Säulen verwendet, die die N-Epitaxieschicht durchdringen. Die Idee des Stapelns von P- und N-Schichten wurde 1978 von Shozo Shirota und Shigeo Kaneda an der Universität Osaka vorgeschlagen. David J. Coe bei Philips erfand den Superjunktions-MOSFET mit alternierenden p- und n-Schichten durch Einreichung eines US-Patents 1984, das 1988 vergeben wurde. Anwendungen Der Power MOSFET ist das weltweit am weitesten verbreitete Leistungshalbleitergerät. Ab 2010 macht der Leistungs-MOSFET 53% des Leistungstransistormarktes aus, vor dem isolierten bipolaren Transistor (27,)% RF-Leistungsverstärker (11%) und bipolarem Verbindungstransistor (9%). Ab 2018 werden jährlich über 50 Milliarden Leistungs-MOSFETs versendet. Dazu gehören der bis Februar 2017 über 100 Milliarden Einheiten verkaufte Graben-Power-MOSFET und der MDmesh von STMicroelectronics (Superjunction MOSFET), der ab 2019 5 Milliarden Einheiten verkauft hat. Leistungs-MOSFETs werden häufig für eine Vielzahl von Verbraucherelektronik verwendet. RF DMOS, auch als HF-Leistungs-MOSFET bekannt, ist ein Typ von DMOS-Leistungstransistor, der für Hochfrequenzanwendungen (RF) ausgelegt ist. Es wird in verschiedenen Radio- und HF-Anwendungen verwendet. Leistungs-MOSFETs sind weit verbreitet in der Transporttechnologie, die eine breite Palette von Fahrzeugen umfassen. In der Automobilindustrie werden Leistungs-MOSFETs in der Automobilelektronik weit verbreitet. Leistungs-MOSFETs (einschließlich DMOS, LDMOS und VMOS) werden häufig für eine Vielzahl anderer Anwendungen eingesetzt. Grundstruktur Mehrere Strukturen wurden in den 1970er Jahren erforscht, als die ersten kommerziellen Leistungs-MOSFETs eingeführt wurden. Allerdings wurden die meisten von ihnen (zumindest bis vor kurzem) zugunsten der Vertical Diffused MOS (VDMOS) Struktur (auch Double-Diffused MOS oder einfach DMOS) und der LDMOS (lateral diffused MOS) Struktur aufgegeben. Der Querschnitt eines VDMOS (siehe Abbildung 1) zeigt die Vertikalität der Vorrichtung: Es ist zu erkennen, dass die Sourceelektrode über den Drain gelegt wird, was zu einem überwiegend vertikalen Strom führt, wenn der Transistor im On-State ist. Die Diffusion in VDMOS bezieht sich auf das Herstellungsverfahren: Die P-Wellen (siehe Abbildung 1) werden durch ein Diffusionsverfahren (in der Tat ein Doppeldiffusionsverfahren zur Gewinnung der P- und N+-Gebiete, also der Doppeldiffundierung) erhalten. Leistungs-MOSFETs haben eine andere Struktur als der laterale MOSFET: Wie bei den meisten Leistungsgeräten ist ihre Struktur vertikal und nicht eben. Bei einer planaren Struktur sind die Strom- und Durchbruchspannungswerte beide Funktionen der Kanalabmessungen (jeweils Breite und Länge des Kanals), was zu einer ineffizienten Nutzung des "Silizium-Immobiliens" führt. Bei vertikaler Struktur ist die Spannungsberechtigung des Transistors eine Funktion der Dotierung und Dicke der N-Epitaxieschicht (siehe Querschnitt), während die Stromberechtigung eine Funktion der Kanalbreite ist. Dadurch ist es möglich, dass der Transistor sowohl hohe Sperrspannung als auch hohen Strom innerhalb eines kompakten Siliziumstücks aufrecht erhält. LDMOS sind Leistungs-MOSFETs mit lateraler Struktur. Sie werden hauptsächlich in High-End-Audio-Leistungsverstärkern und HF-Leistungsverstärkern in drahtlosen Mobilfunknetzen wie 2G, 3G und 4G eingesetzt. Ihr Vorteil ist ein besseres Verhalten im gesättigten Bereich (entsprechend dem linearen Bereich eines Bipolar-Übergangstransistors) als die vertikalen MOSFETs. Vertikale MOSFETs sind für Schaltanwendungen ausgelegt, so dass sie nur in On- oder Off-Zuständen verwendet werden. Widerstand gegen den Staat Wenn sich der Leistungs-MOSFET im on-state (siehe MOSFET für eine Diskussion über Betriebsmodi) befindet, zeigt er ein resistives Verhalten zwischen Drain- und Source-Anschluss. In Abbildung 2 ist zu erkennen, dass dieser Widerstand (genannt RDSon für "Drain to source resistance in on-state)" die Summe vieler elementarer Beiträge ist: RS ist der Quellwiderstand. Sie stellt alle Widerstände zwischen dem Source-Anschluss der Verpackung zum Kanal des MOSFET dar: Widerstand der Drahtbindungen, der Source-Metallisierung und der N+-Wellen; Rch. Das ist der Kanalwiderstand. Sie ist umgekehrt proportional zur Kanalbreite und für eine bestimmte Düsengröße zur Kanaldichte. Der Kanalwiderstand ist einer der Hauptfaktoren für das RDSon von Niederspannungs-MOSFETs, und es wurde intensiv gearbeitet, um ihre Zellgröße zu reduzieren, um die Kanaldichte zu erhöhen; Ra ist der Zugangswiderstand. Es stellt den Widerstand der Epitaxiezone direkt unter der Gateelektrode dar, wobei die Richtung des Stromes von horizontal (im Kanal) auf vertikal (zum Drain-Kontakt) wechselt; RJFET ist die schädliche Wirkung der oben genannten Zellgrößenreduzierung: Die P-Implantationen (siehe Abbildung 1) bilden die Gates eines parasitären JFET-Transistors, die zur Verringerung der Stromflussbreite neigen; Rn ist der Widerstand der Epitaxieschicht. Da die Rolle dieser Schicht darin besteht, die Sperrspannung aufrechtzuerhalten, ist Rn direkt mit der Spannungswertung des Gerätes verbunden. Ein Hochspannungs-MOSFET benötigt eine dicke, niederdotierte Schicht, d.h. hochohmig, während ein Niederspannungstransistor nur eine dünne Schicht mit einem höheren Dotierungsniveau, d.h. weniger widerstandsfähig, benötigt. Dadurch ist Rn der Hauptfaktor für den Widerstand von Hochspannungs-MOSFETs; RD ist das Äquivalent von RS für den Drain. Es stellt den Widerstand des Transistorsubstrats dar (der Querschnitt in Figur 1 ist nicht im Maßstab, die untere N + -Schicht ist eigentlich die dickste) und der Paketverbindungen. Aufschlüsselungsspannung/on-state Widerstandsabtausch Wenn im AUS-Zustand der Leistungs-MOSFET einer PIN-Diode (durch die P+-Diffusion, die N-Epitaxieschicht und das N+-Substrat gebildet) entspricht. Wird diese hochunsymmetrische Struktur umgekehrt, so erstreckt sich der Raumladungsbereich hauptsächlich auf der lichtdotierten Seite, d.h. über die N-Schicht. Dies bedeutet, dass diese Schicht den meisten der OFF-State-Drain-Source-Spannung des MOSFET aushalten muss. Wenn sich der MOSFET jedoch im ON-Zustand befindet, hat diese N-Schicht keine Funktion. Darüber hinaus ist, wie es sich um eine leicht dotierte Region handelt, ihr intrinsischer Widerstand nicht vernachlässigbar und fügt dem ON-state Drain-to-Source Resistance (RDSon) des MOSFET hinzu (dies ist der Rn-Widerstand in Abbildung 2). Zwei Hauptparameter bestimmen sowohl die Durchbruchspannung als auch den RDSon des Transistors: die Dotierungsebene und die Dicke der N-Epitaxieschicht. Je dicker die Schicht und je niedriger ihr Dotierungsniveau, desto höher die Durchbruchspannung. Im Gegenteil, je dünner die Schicht und je höher der Dotierungspegel, desto geringer ist der RDSon (und damit umso geringer sind die Leitungsverluste des MOSFET). Es ist daher zu erkennen, dass zwischen seiner Spannungsbeurteilung und ihrem ON-State-Widerstand eine Abschaltung bei der Gestaltung eines MOSFETs erfolgt. Dies zeigt das Grundstück in Figur 3. Körperdiode In Figur 1 ist zu erkennen, dass die Source-Metallisierung sowohl die N+- als auch P+-Implantationen verbindet, obwohl das Funktionsprinzip des MOSFETs nur die an die N+-Zone anzuschließende Quelle erfordert. Dies würde jedoch zu einer schwimmenden P-Zone zwischen N-dotierter Source und Drain führen, die einem NPN-Transistor mit nicht angeschlossener Basis entspricht. Unter bestimmten Bedingungen (unter hohem Drain-Strom, wenn der On-State-Drain auf Source-Spannung in der Größenordnung einiger Volt liegt), würde dieser parasitäre NPN-Transistor ausgelöst, wodurch der MOSFET unkontrollierbar ist. Die Verbindung der P-Implantation mit der Source-Metallisierung verkürzt die Basis des parasitären Transistors mit seinem Emitter (der Quelle des MOSFET) und verhindert so ein störendes Einrasten. Diese Lösung erzeugt jedoch eine Diode zwischen dem Drain (Kathode) und der Quelle (Anode) des MOSFET, wodurch es in nur einer Richtung Strom blockieren kann. Als Freilaufdioden können Körperdioden für induktive Lasten in Konfigurationen wie H-Brücke oder Halbbrücke verwendet werden. Während diese Dioden in der Regel einen relativ hohen Spannungsabfall aufweisen, können sie große Ströme verarbeiten und sind in vielen Anwendungen ausreichend, wodurch die Teilezahl und damit die Gerätekosten und der Plattenraum reduziert werden. Zur Steigerung der Effizienz wird die synchrone Rektifikation häufig verwendet, um die Zeit, die die Körperdiode Strom leitet, zu minimieren. Schaltvorgang Aufgrund ihrer unipolaren Natur kann der Leistungs-MOSFET mit sehr hoher Geschwindigkeit wechseln. In der Tat gibt es keine Notwendigkeit, Minderheitenträger wie bei bipolaren Geräten zu entfernen. Die einzige intrinsische Begrenzung der Kommutierungsgeschwindigkeit liegt an den internen Kapazitäten des MOSFETs (siehe Abbildung 4). Diese Kapazitäten müssen geladen oder entladen werden, wenn der Transistor schaltet. Dies kann ein relativ langsamer Prozess sein, da der durch die Gate-Kapazitäten fließende Strom durch die externe Treiberschaltung begrenzt wird. Diese Schaltung wird tatsächlich die Kommutierungsgeschwindigkeit des Transistors diktieren (unter der Annahme, dass der Leistungskreis eine hinreichend geringe Induktivität aufweist). Kapazitäten In den MOSFET-Datenblättern werden die Kapazitäten oft Ciss (Eingangskapazität, Drain- und Source-Anschluss gekürzt), Coss (Ausgangskapazität, Gate und Source gekürzt) und Crss (Rückübertragungskapazität, an Masse angeschlossene Quelle) genannt. Der Zusammenhang zwischen diesen Kapazitäten und den unten beschriebenen ist: C i s s = C G S + C G D C o s s s = C G D + C D S s s = C G D {\displaystyle Beginn{Matrix}C_{iss}&=&C_{GS}+C_{GD}\C_{oss}&C_{GD}+C_{DS}\C_{rss}&C_{GD}\end{D}\C_{rss}&C_{D}\end{Matrix} Sind CGS, CGD und CDS jeweils die Gate-to-Source-, Gate-to-Drain- und Drain-to-Source-Kapazitäten (siehe unten). Die Hersteller zitieren bevorzugt Ciss, Coss und Crss, weil sie direkt am Transistor gemessen werden können. Da CGS, CGD und CDS jedoch näher an der physikalischen Bedeutung sind, werden sie im übrigen dieses Artikels verwendet. Die CGS-Kapazität wird durch die Parallelschaltung von CoxN, + CoxP und Coxm gebildet (siehe Abbildung 4). Da die N + und P-Gebiete hoch dotiert sind, können die beiden ehemaligen Kapazitäten als konstant betrachtet werden. Coxm ist die Kapazität zwischen dem (Polysilizium)-Gatter und der (Metall)-Quellenelektrode, so dass es auch konstant ist. Es ist daher üblich, CGS als konstante Kapazität zu betrachten, d.h. sein Wert ist nicht vom Transistorzustand abhängig. Gate to Drain-Kapazität Die CGD-Kapazität ist als Verbindung in Reihe von zwei Elementarkapazitäten zu sehen. Die erste ist die durch die Gateelektrode, das Siliciumdioxid und die Oberseite der N-Epitaxieschicht gebildete Oxidkapazität (CoxD). Es hat einen konstanten Wert. Die zweite Kapazität (CGDj) wird durch die Ausdehnung der Raumladungszone bei inoff-Zustand befindlichem MOSFET verursacht. Es ist daher vom Drain bis zur Sourcespannung abhängig. Daraus ergibt sich der Wert von CGD: C G D = C o x D × C G D j (V G D ) C o x D + C G D j (V G D ) {\displaystyle C_{GD}={\fra C_{oxD}Zeiten C_{GDj}\left(V_{GD}\right)}{C_{oxD}+C_{GDj}\left(V_{GD}\right) Die Breite des Raumladungsbereichs ist durch w G D j = 2 ε S i V G D q gegeben. N {\displaystyle ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ SAMMLUNG N wobei ε i {\displaystyle \epsilon {_Si} die Permittivität des Silicons ist, q die Elektronenladung ist und N die Dotierungsebene ist. Der Wert von CGDj kann mit der Expression des Plankondensators angenähert werden: C G D j = A G D ε s i w G D j {\displaystyle Ich bin nicht bereit. Wo AGD die Oberfläche der Gate-Drain-Überlappung ist. Es kommt daher: C G D j (V G D ) = A G D q ε S i N 2 V G D {\displaystyle C_{GDj (V_{GD}\right)=A_{GD}{\sqrt {\frac {q\epsilon) SAMMLUNG Es ist zu erkennen, dass CGDj (und damit CGD) eine Kapazität ist, die vom Gate zur Drain-Spannung abhängig ist. Mit zunehmender Spannung nimmt die Kapazität ab. Wenn der MOSFET im on-state ist, wird CGDj geschrumpft, so dass das Gate to Drain Kapazität gleich CoxD bleibt, ein konstanter Wert. Drain zur Quellkapazität Da die Quellmetallisierung die P-Wellen überlappt (siehe Abbildung 1) werden die Drain- und Source-Anschlüsse durch einen P-N-Übergang getrennt. Daher ist CDS die Verbindungskapazität. Dies ist eine nichtlineare Kapazität, und ihr Wert kann mit der gleichen Gleichung wie bei CGDj berechnet werden.Andere dynamische Elemente Verpackung Induktivitäten Um zu arbeiten, muss der MOSFET mit der externen Schaltung verbunden werden, die meiste Zeit mit Drahtbonden (obwohl alternative Techniken untersucht werden). Diese Verbindungen weisen eine parasitäre Induktivität auf, die in keiner Weise spezifisch für die MOSFET-Technologie ist, aber aufgrund der hohen Kommutierungsgeschwindigkeiten wichtige Auswirkungen hat. Parasitäre Induktivitäten neigen dazu, ihre Stromkonstante aufrechtzuerhalten und beim Ausschalten des Transistors Überspannung zu erzeugen, was zu steigenden Kommutierungsverlusten führt. Jedem Anschluss des MOSFET kann eine parasitäre Induktivität zugeordnet sein. Sie haben unterschiedliche Effekte: Die Gate-Induktivität hat wenig Einfluss (angenommen sie ist niedriger als einige Hunderte von Nanohenries), weil die Stromgradienten am Gate relativ langsam sind. In manchen Fällen kann die Gateinduktivität und die Eingangskapazität des Transistors jedoch einen Oszillator bilden. Dies muss vermieden werden, da es zu sehr hohen Kommutierungsverlusten (bis zur Zerstörung der Vorrichtung) führt. Bei einem typischen Design werden parasitäre Induktivitäten so niedrig gehalten, dass dieses Phänomen verhindert wird; die Drain-Induktivität neigt dazu, die Drain-Spannung beim Einschalten des MOSFET zu reduzieren, so dass die Einschaltverluste reduziert werden. Da sie jedoch während des Abschaltens eine Überspannung erzeugt, erhöht sie Abschaltverluste; die quellenparasitäre Induktivität hat das gleiche Verhalten wie die Draininduktivität, plus einen Rückkopplungseffekt, der die Kommutierung länger hält und damit die Kommutierungsverluste erhöht. zu Beginn eines schnellen Einschaltens, aufgrund der Source-Induktivität, wird die Spannung an der Quelle (auf der Matrize) sowohl hoch als auch die Gate-Spannung springen können; die interne VGS-Spannung bleibt für eine längere Zeit niedrig, so dass das Einschalten des Einschaltens verzögert. Grenzwerte des Betriebs Gate Oxid Abbau Das Gateoxid ist sehr dünn (100 nm oder weniger), so dass es nur eine begrenzte Spannung halten kann. In den Datenblättern geben Hersteller oft ein maximales Gate an Sourcespannung, etwa 20 V, und diese Grenze zu überschreiten kann zu einer Zerstörung des Bauteils führen. Weiterhin reduziert ein hohes Gate an Sourcespannung die Lebensdauer des MOSFET deutlich, bei RDSon-Reduktion wenig bis gar keinen Vorteil. Um dieses Problem zu lösen, wird häufig eine Gate-Treiberschaltung verwendet. Maximale Drain-Source-Spannung Leistungs-MOSFETs haben eine maximale spezifizierte Drain-Source-Spannung (wenn abgeschaltet), über die Ausfall auftreten kann. Durch das Überschreiten der Durchbruchsspannung wird das Gerät durch übermäßige Leistungsableitung möglicherweise beschädigt. Maximaler Abflussstrom Der Drain-Strom muss in der Regel unter einem bestimmten Wert bleiben (maximaler kontinuierlicher Drain-Strom). Es kann höhere Werte für sehr kurze Zeitdauern erreichen (maximaler gepulster Drain-Strom, manchmal für verschiedene Pulsdauern angegeben). Der Drainstrom wird durch Erhitzen durch Widerstandsverluste in internen Bauteilen wie Bonddrähten und anderen Phänomenen wie Elektromigration in der Metallschicht begrenzt. Höchsttemperatur Die Verbindungstemperatur (TJ) des MOSFET muss unter einem vorgegebenen Maximalwert für das Gerät bleiben, um zuverlässig zu funktionieren, bestimmt durch MOSFET-Drucklayout und Verpackungsmaterialien. Die Verpackung begrenzt oft die maximale Anschlusstemperatur, aufgrund der Formmasse und (wenn verwendet) Epoxideigenschaften. Die maximale Betriebsumgebungstemperatur wird durch die Leistungsableitung und den thermischen Widerstand bestimmt. Der Wärmeübergangswiderstand ist geräte- und verpackungstechnisch eigen; der gehäuse-zu-ambiente Wärmewiderstand ist weitgehend abhängig vom Board/Mounting-Layout, Kühlbereich und Luft/Flüssigkeit. Die Art der Leistungsableitung, ob kontinuierlich oder gepulst, wirkt sich auf die maximale Betriebstemperatur aufgrund thermischer Masseneigenschaften aus; in der Regel, um die Frequenz der Impulse für eine gegebene Leistungsableitung, die höhere maximale Betriebsumgebungstemperatur, um ein längeres Intervall für das Gerät abzukühlen. Modelle, wie ein Foster-Netzwerk, können verwendet werden, um Temperaturdynamik von Leistungstransienten zu analysieren. Sicherer Betriebsbereich Der sichere Betriebsbereich definiert die kombinierten Reichweiten von Drain-Strom und Drain an Source-Spannung, die der Leistungs-MOSFET ohne Beschädigung handhaben kann. Sie ist in der durch diese beiden Parameter definierten Ebene graphisch dargestellt. Sowohl Drain-Strom als auch Drain-Source-Spannung müssen unter ihren jeweiligen Maximalwerten bleiben, aber ihr Produkt muss auch unter der maximalen Leistungsableitung bleiben, die das Gerät handhaben kann. Somit kann die Vorrichtung nicht gleichzeitig mit ihrem maximalen Strom und maximaler Spannung betrieben werden. Latch-up Die Ersatzschaltung für einen Leistungs-MOSFET besteht aus einem MOSFET parallel zu einem parasitären BJT. Wenn der BJT einschaltet, kann er nicht ausgeschaltet werden, da das Gate keine Kontrolle darüber hat. Dieses Phänomen ist als Verrastung bekannt, was zu einer Gerätezerstörung führen kann. Das BJT kann durch einen Spannungsabfall über den p-Typ Körperbereich eingeschaltet werden. Um ein Verrasten zu vermeiden, sind der Körper und die Quelle typischerweise innerhalb des Gerätepakets kurzgeschlossen. Technologie Layout Zellstruktur Wie oben beschrieben, wird die Stromhandhabbarkeit eines Leistungs-MOSFET durch seine Gatekanalbreite bestimmt. Die Gatekanalbreite ist die dritte (Z-Achse) Dimension der abgebildeten Querschnitte. Um Kosten und Größe zu minimieren, ist es wichtig, die Druckfläche des Transistors so klein wie möglich zu halten. Daher wurden Optimierungen entwickelt, um die Breite der Kanaloberfläche zu erhöhen, d.h. die "Kanaldichte" zu erhöhen. Sie bestehen hauptsächlich darin, über den gesamten Bereich des MOSFET-Diäts wiederholte zelluläre Strukturen zu erzeugen. Für diese Zellen wurden mehrere Formen vorgeschlagen, wobei das berühmteste die hexagonale Form ist, die in den HEXFET-Geräten des Internationalen Gleichrichters verwendet wird. Eine weitere Möglichkeit zur Erhöhung der Kanaldichte besteht darin, die Größe der Elementarstruktur zu reduzieren. Dies ermöglicht mehr Zellen in einer bestimmten Oberfläche und damit mehr Kanalbreite. Da die Zellgröße jedoch schrumpft, wird es schwieriger, den richtigen Kontakt jeder Zelle zu gewährleisten. Um dies zu überwinden, wird häufig eine Streifenstruktur verwendet (siehe Abbildung). Es ist weniger effizient als eine zelluläre Struktur mit äquivalenter Auflösung in Bezug auf Kanaldichte, kann aber mit kleinerem Pech zu bewältigen. Ein weiterer Vorteil der planaren Streifenstruktur besteht darin, dass es bei Lawinendurchbruchsereignissen, bei denen der parasitäre Bipolartransistor aus einer ausreichenden Vorwärtsspannung einschaltet, weniger anfällig ist. In der zellulären Struktur, wenn der Source-Anschluss einer beliebigen Zelle schlecht kontaktiert wird, wird es viel wahrscheinlicher, dass der parasitäre bipolare Transistor während eines Lawinenaufbruchsereignisses einrastet. Dadurch können MOSFETs, die eine ebene Streifenstruktur verwenden, nur während des Lawinendurchbruchs aufgrund extremer thermischer Belastung scheitern. Strukturen P-Substrat-Leistung MOSFETA P-Substrat MOSFET (oft PMOS genannt) ist ein MOSFET mit entgegengesetzten Dotierungstypen (N statt P und P anstelle von N im Querschnitt in Abbildung 1). Dieser MOSFET wird mit einem P-Substrat mit einer P-Epitaxie hergestellt. Da der Kanal in einem N-Bereich sitzt, wird dieser Transistor durch ein negatives Gate auf Sourcespannung geschaltet. Dies macht es bei einem Buck-Konverter wünschenswert, bei dem einer der Anschlüsse des Schalters mit der hohen Seite der Eingangsspannung verbunden ist: Bei einem N-MOSFET muss diese Konfiguration für das Gate eine Spannung gleich V i n + V G S anlegen {\displaystyle V_{in}+V_{GS, während bei einem P-MOSFET keine Spannung über V i n {\displaystyle V_{in} benötigt wird. Der wesentliche Nachteil dieser Art von MOSFET ist die schlechte On-State-Leistung, da sie Löcher als Ladungsträger verwendet, die eine viel geringere Beweglichkeit als Elektronen aufweisen. Da der Widerstand direkt mit der Mobilität verbunden ist, wird ein gegebenes PMOS-Gerät einen R D S o n {\displaystyle R_{DSon} dreimal höher als ein N-MOSFET mit gleichen Abmessungen haben. VMOS Die VMOS-Struktur hat eine V-Nut im Gate-Bereich und wurde für die ersten kommerziellen Geräte verwendet. UMOSIn diese Leistungs-MOSFET-Struktur, auch Graben-MOS genannt, wird die Gate-Elektrode in einem im Silizium geätzten Graben vergraben. Dies führt zu einem vertikalen Kanal. Das Hauptinteresse der Struktur ist das Fehlen des JFET-Effekts. Der Name der Struktur stammt aus der U-Form des Grabens. Superjunction Tiefgang-Technologie Vor allem für Spannungen über 500 V haben einige Hersteller, darunter Infineon Technologies mit seinen CoolMOS-Produkten, mit einem Ladungsausgleichsprinzip begonnen. Mit dieser Technologie kann der Widerstand der Epitaxieschicht, der der größte Beitrag (mehr als 95%) zum Gerätewiderstand von Hochspannungs-MOSFETs ist, um einen Faktor größer als 5 reduziert werden. Um die Fertigungseffizienz und Zuverlässigkeit von Super-Übergangs-MOSFETs zu verbessern, entwickelte Renesas Electronics eine Super-Übergangsstruktur mit einer Tiefgang-Prozesstechnik. Diese Technologie führt zu Ätzgräben im niederohmigen N-Material zu P-Bereichen. Dieser Prozess überwindet Probleme, die dem mehrstufigen epitaktischen Wachstumsansatz innewohnen, und führt zu extrem niedrigen Widerstandsfähigkeiten und reduzierten internen Kapazitäten. Aufgrund der erhöhten p-n-Übergangsfläche weist eine Super-Übergangsstruktur eine geringere Reverse Recovery-Zeit, jedoch einen größeren Reverse Recovery-Strom im Vergleich zu einem herkömmlichen planaren Leistungs-MOSFET auf. Siehe auch Insulated-gate bipolar Transistor MOSFET Leistungselektronik Leistungshalbleitergerät Referenzen Weiter lesen "Power Semiconductor Devices", B. Jayant Baliga, PWS Publishing Company, Boston. ISBN 0-534-94098-6João W. Nery (12. Februar 1950 – 26. Oktober 2018) war ein brasilianer Schriftsteller, Psychologe und LGBT-Aktivist. Er ist bekannt, der erste Transgender-Mann zu sein, der in Brasilien Sex-change Chirurgie unterzogen worden ist; es fand 1977 statt. Karriere João wurde ein LGBT-Rechtsaktivist, insbesondere der Transpopulation. Ein Gesetz des Kongressabgeordneten Jean Wyllys und der Kongressabgeordnete Erika Kokay trägt seinen Namen. Basierend auf dem argentinischen Identitäts- und Geschlechtsrecht garantiert das Projekt das Recht, die Geschlechtsidentität aller Transgender in Brasilien zu erkennen, ohne dass eine gerichtliche Genehmigung, medizinische oder psychologische Berichte, eine Operation oder eine Hormonbehandlung erforderlich ist. Im August 2017 wurde Nery entdeckt, einen Lungenkrebs zu haben. Da er 15 Jahre alt war, wurde er Chemotherapie. Im September 2018 zeigte Nery in sozialen Netzwerken, dass Krebs das Gehirn getroffen hatte; er starb in Niteroi, am 26. Oktober 2018, um 68. Körper der Arbeit LiteraturErro de pessoa: Joana ou João? Rio de Janeiro, Editora Record, 1984. Viagem solitária: memórias de um transexual 30 anos depois, São Paulo, Leya Brasil, 2012. Vidas trans: a coragem de existir (in Mitbewerb mit Amara Moira, Márcia Rocha e T. Brant,) Bauru, Leya Brasil, 2017. Velhice transviada, Postumo, 2018. Bibliographie Jesus, Dánie Marcelo de; Carbonieri, Divanize; Nigro, Claudia M.C (2017). Estudos sobre gênero: identidades, discurso e educação – homenagem a João W. Nery.[S.l]: Pontes.252 pp.ISBN 9788571138162.Gonçalves Jr., Sara W. P. (2017)Invisíveis. In:Estudos sobre gênero: identidades, discurso e educação – homenagem a João W. Nery.Editora Pontes.2017 ISBN 9788571138162. == Referenzen ==