{
    "hands_on_practices": [
        {
            "introduction": "计算同步电路的最高工作频率（即最小允许时钟周期）是数字系统设计中的一项基本任务。这项实践聚焦于建立时间约束（setup time constraint），它规定了数据必须在时钟有效沿到达之前，提前到达寄存器输入端并保持稳定。通过分析一个假设的高速缓存读取路径，你将学习如何在一个包含并行数据流的电路中识别关键路径，并综合所有相关的延迟分量（包括寄存器输出延迟、逻辑延迟、建立时间以及时钟不确定性）来确定最小可行的时钟周期 。",
            "id": "3670838",
            "problem": "中央处理器 (CPU) 的一个流水线阶段从一个用静态随机存取存储器 (SRAM) 实现的一级 (L1) 数据缓存中执行单周期读取操作。地址在一个时钟上升沿由源寄存器发出，并在下一个时钟上升沿由目标寄存器捕获。读取路径包括以下几个阶段：\n\n- 标签阵列中的标签比较，最坏情况延迟为 $t_{\\text{tag}}$。\n- 数据阵列中的字线激活，最坏情况延迟为 $t_{\\text{wl}}$。\n- 数据阵列中的位线建立和传感，最坏情况延迟为 $t_{\\text{bl}}$。\n- 读出放大器 (SA) 决策时间，最坏情况延迟为 $t_{\\text{sa}}$。\n- 输出多路复用器选择，最坏情况延迟为 $t_{\\text{mux}}$。\n- 目标寄存器的建立时间，$t_{\\text{setup}}$。\n\n假设一个简单的组织结构，其中地址发出后，标签比较和数据阵列访问并行进行，并且输出多路复用器由标签匹配结果控制。目标寄存器对多路复用器的输出进行采样。时钟分配具有有界的偏斜和抖动。\n\n给定目标工作角点下的以下最坏情况参数：\n- 源寄存器时钟到Q端延迟：$t_{\\text{cq}} = 37 \\ \\text{ps}$。\n- 标签比较延迟：$t_{\\text{tag}} = 205 \\ \\text{ps}$。\n- 数据阵列字线延迟：$t_{\\text{wl}} = 135 \\ \\text{ps}$。\n- 数据阵列位线建立延迟：$t_{\\text{bl}} = 295 \\ \\text{ps}$。\n- 读出放大器延迟：$t_{\\text{sa}} = 82 \\ \\text{ps}$。\n- 输出多路复用器延迟：$t_{\\text{mux}} = 58 \\ \\text{ps}$。\n- 目标寄存器建立时间：$t_{\\text{setup}} = 54 \\ \\text{ps}$。\n- 时钟偏斜预算：$t_{\\text{skew}} = 22 \\ \\text{ps}$。\n- 周期到周期时钟抖动预算：$t_{\\text{jitter}} = 13 \\ \\text{ps}$。\n\n使用同步时序的基本原理，计算保证该组织结构中最坏情况路径能正确采样的最小可行时钟周期 $T_{\\text{clk}}$。将您的答案四舍五入到四位有效数字，并以 $\\text{ns}$ 为单位表示。\n\n此外，请确定在 $\\{\\text{tag compare}, \\text{wordline}, \\text{bitline}, \\text{sense amplifier}, \\text{mux}\\}$ 这些命名阶段中，哪一个是多路复用器之前的关键路径延迟的主要贡献者。在您的推理中提供该阶段的名称，但请注意，最终的数值答案必须仅为 $T_{\\text{clk}}$ (以 $\\text{ns}$ 为单位)，并按规定进行四舍五入。",
            "solution": "该问题要求计算同步数字电路的最小可行时钟周期 $T_{\\text{clk}}$。此计算的指导原则是建立时间约束，它确保数据在捕获时钟沿到达之前，到达寄存器输入端并保持稳定一段最短时间 ($t_{\\text{setup}}$)。\n\n建立时间约束的一般时序方程为：\n$$T_{\\text{clk}} \\ge t_{\\text{cq}} + t_{\\text{logic}} + t_{\\text{setup}} + t_{\\text{uncertainty}}$$\n项 $t_{\\text{uncertainty}}$ 解释了时钟的非理想性，特别是时钟偏斜 ($t_{\\text{skew}}$) 和时钟抖动 ($t_{\\text{jitter}}$)。在最坏情况的建立时间分析中，偏斜和抖动都会减少逻辑计算的可用时间，因此它们被加到路径延迟中。因此，最小时钟周期 $T_{\\text{clk,min}}$ 由下式给出：\n$$T_{\\text{clk,min}} = t_{\\text{cq}} + t_{\\text{logic}} + t_{\\text{setup}} + t_{\\text{skew}} + t_{\\text{jitter}}$$\n\n项 $t_{\\text{logic}}$ 表示源寄存器和目标寄存器之间组合逻辑路径的总延迟。我们必须首先根据问题描述确定此路径的结构。\n\n地址从源寄存器发出，并通过两条并行路径传播：\n1.  标签路径，包括标签比较。此路径的延迟为 $t_{\\text{tag-path}} = t_{\\text{tag}}$。\n2.  数据路径，涉及字线的顺序激活、位线建立和传感。此路径的延迟为 $t_{\\text{data-path}} = t_{\\text{wl}} + t_{\\text{bl}} + t_{\\text{sa}}$。\n\n这两条路径的结果汇集到一个输出多路复用器。多路复用器的选择输入由标签比较结果驱动，其数据输入由数据阵列的读出放大器输出驱动。多路复用器只有在其选择输入和数据输入都稳定后才能产生稳定的输出。因此，到多路复用器输入的延迟是两条并行路径延迟的最大值。\n$$t_{\\text{delay-to-mux}} = \\max(t_{\\text{tag-path}}, t_{\\text{data-path}}) = \\max(t_{\\text{tag}}, t_{\\text{wl}} + t_{\\text{bl}} + t_{\\text{sa}})$$\n信号到达多路复用器后，还有一个额外的延迟 $t_{\\text{mux}}$，即信号通过它传播到目标寄存器输入端的延迟。因此，总组合逻辑延迟 $t_{\\text{logic}}$ 为：\n$$t_{\\text{logic}} = \\max(t_{\\text{tag}}, t_{\\text{wl}} + t_{\\text{bl}} + t_{\\text{sa}}) + t_{\\text{mux}}$$\n\n现在，我们将给定的数值代入这些表达式。所有延迟值均以皮秒 ($\\text{ps}$) 为单位。\n给定的延迟为：\n- $t_{\\text{cq}} = 37 \\ \\text{ps}$\n- $t_{\\text{tag}} = 205 \\ \\text{ps}$\n- $t_{\\text{wl}} = 135 \\ \\text{ps}$\n- $t_{\\text{bl}} = 295 \\ \\text{ps}$\n- $t_{\\text{sa}} = 82 \\ \\text{ps}$\n- $t_{\\text{mux}} = 58 \\ \\text{ps}$\n- $t_{\\text{setup}} = 54 \\ \\text{ps}$\n- $t_{\\text{skew}} = 22 \\ \\text{ps}$\n- $t_{\\text{jitter}} = 13 \\ \\text{ps}$\n\n首先，我们计算数据路径的延迟：\n$$t_{\\text{data-path}} = t_{\\text{wl}} + t_{\\text{bl}} + t_{\\text{sa}} = 135 \\ \\text{ps} + 295 \\ \\text{ps} + 82 \\ \\text{ps} = 512 \\ \\text{ps}$$\n接下来，我们将数据路径延迟与标签路径延迟进行比较，以找出进入多路复用器的关键路径：\n$$t_{\\text{delay-to-mux}} = \\max(t_{\\text{tag}}, t_{\\text{data-path}}) = \\max(205 \\ \\text{ps}, 512 \\ \\text{ps}) = 512 \\ \\text{ps}$$\n多路复用器之前的关键路径是数据路径。问题要求确定此路径中占主导地位的单个命名阶段。比较数据路径的组成部分，$t_{\\text{wl}} = 135 \\ \\text{ps}$，$t_{\\text{bl}} = 295 \\ \\text{ps}$ 和 $t_{\\text{sa}} = 82 \\ \\text{ps}$，位线建立延迟 ($t_{\\text{bl}}$) 是最大的。因此，主要贡献者是 **bitline** 阶段。\n\n现在，我们计算总逻辑延迟 $t_{\\text{logic}}$：\n$$t_{\\text{logic}} = t_{\\text{delay-to-mux}} + t_{\\text{mux}} = 512 \\ \\text{ps} + 58 \\ \\text{ps} = 570 \\ \\text{ps}$$\n最后，我们将所有组件延迟代入最小时钟周期的方程中：\n$$T_{\\text{clk,min}} = t_{\\text{cq}} + t_{\\text{logic}} + t_{\\text{setup}} + t_{\\text{skew}} + t_{\\text{jitter}}$$\n$$T_{\\text{clk,min}} = 37 \\ \\text{ps} + 570 \\ \\text{ps} + 54 \\ \\text{ps} + 22 \\ \\text{ps} + 13 \\ \\text{ps} = 696 \\ \\text{ps}$$\n问题要求答案以纳秒 ($\\text{ns}$) 表示，并四舍五入到四位有效数字。\n$$T_{\\text{clk,min}} = 696 \\ \\text{ps} = 0.696 \\ \\text{ns}$$\n四舍五入到四位有效数字，我们得到 $0.6960 \\ \\text{ns}$。",
            "answer": "$$\\boxed{0.6960}$$"
        },
        {
            "introduction": "虽然建立时间限制了电路运行的速度上限，但另一项关键约束——保持时间（hold time）——则通过防止新数据过早到达来确保数据信号的完整性。本练习探讨了保持时间约束，这在具有极短逻辑延迟的路径（例如流水线中的旁路路径）中尤为重要。通过计算为修复保持时间违例所需的最小缓冲延迟，你将理解短路径中的“竞争条件”本质，并学会如何同时管理路径的最小和最大延迟，这是高速电路设计中的一项关键技能 。",
            "id": "3670803",
            "problem": "单时钟域中的一个流水线阶段使用旁路（转发）路径来减少发送寄存器和捕获寄存器之间的延迟。这两个寄存器是上升沿触发的D触发器（DFFs）。旁路路径减少了最小组合延迟，这在存在时钟偏斜时，有违反捕获寄存器保持时间要求的风险。保持时间定义为在捕获时钟沿之后，捕获寄存器输入端的数据必须保持稳定的时间间隔。时钟偏斜定义为 $s = t_{\\text{dest clk}} - t_{\\text{src clk}}$，其中 $t_{\\text{dest clk}}$ 是捕获时钟沿的到达时间，$t_{\\text{src clk}}$ 是发送时钟沿的到达时间。从发送寄存器到捕获寄存器输入的最小传播延迟是发送寄存器的最小时钟到Q端延迟与最小组合路径延迟之和。\n\n给定以下参数，单位均为皮秒 (ps)：\n- 发送寄存器的最小时钟到Q端延迟：$t_{\\text{cq,min}} = 35$。\n- 捕获寄存器的保持时间：$t_{\\text{hold}} = 60$。\n- 时钟偏斜（目的端减去源端）：$s = 15$。\n- 旁路路径最小逻辑延迟：$t_{\\text{bp,min}} = 10$。\n- 旁路路径上的最小互连延迟：$t_{\\text{wire,min}} = 5$。\n- 每个插入的单位缓冲器贡献的最小传播延迟为 $d_b = 20$。\n\n请仅使用保持时间的基本定义和给定的时钟偏斜定义，从第一性原理推导出必须插入旁路路径中的相同单位缓冲器的最小数量 $N$ ，以使得在给定偏斜下，捕获寄存器输入端的最小数据到达时间被充分延迟，从而满足保持时间要求。将您的最终答案表示为整数 $N$。整数结果无需进行舍入。最终答案中请勿包含单位。",
            "solution": "问题要求我们确定在旁路路径中需要多少个最小数量的缓冲器，才能满足捕获触发器的保持时间要求。我们必须从时序分析的第一性原理出发。\n\n令 $t_{\\text{src clk}}$ 为时钟沿到达发送寄存器的时间，$t_{\\text{dest clk}}$ 为同一标称时钟沿到达捕获寄存器的时间。问题将时钟偏斜定义为 $s = t_{\\text{dest clk}} - t_{\\text{src clk}}$。\n\n捕获寄存器的保持时间要求规定，其输入数据在捕获时钟沿到达后必须保持稳定 $t_{\\text{hold}}$ 的时长。这意味着来自前一个周期的数据不能在至少 $t_{\\text{dest clk}} + t_{\\text{hold}}$ 时间点之前被新数据覆盖。因此，由源寄存器发出的新数据，不允许早于此时间到达捕获寄存器的输入端。\n\n新数据在时间 $t_{\\text{src clk}}$ 从源寄存器发出。经过发送寄存器的最小时钟到Q端延迟 $t_{\\text{cq,min}}$ 后，新数据出现在其输出端。此事件发生的时间是 $t_{\\text{src clk}} + t_{\\text{cq,min}}$。\n\n该数据接着通过组合逻辑路径传播到捕获寄存器的输入端。为了检查是否存在保持时间违例，我们必须考虑最快的可能路径，即具有最小传播延迟的路径，我们将其表示为 $t_{\\text{path,min}}$。新数据到达捕获寄存器输入端的最早可能时间 $t_{\\text{data arrival,min}}$ 由下式给出：\n$$t_{\\text{data arrival,min}} = t_{\\text{src clk}} + t_{\\text{cq,min}} + t_{\\text{path,min}}$$\n为防止保持时间违例，这个最早到达时间必须大于或等于保持窗口关闭的时间。这给出了基本的保持时间不等式：\n$$t_{\\text{data arrival,min}} \\ge t_{\\text{dest clk}} + t_{\\text{hold}}$$\n代入 $t_{\\text{data arrival,min}}$ 的表达式：\n$$t_{\\text{src clk}} + t_{\\text{cq,min}} + t_{\\text{path,min}} \\ge t_{\\text{dest clk}} + t_{\\text{hold}}$$\n这个不等式可以重新整理，以包含时钟偏斜的定义 $s = t_{\\text{dest clk}} - t_{\\text{src clk}}$：\n$$t_{\\text{cq,min}} + t_{\\text{path,min}} \\ge (t_{\\text{dest clk}} - t_{\\text{src clk}}) + t_{\\text{hold}}$$\n$$t_{\\text{cq,min}} + t_{\\text{path,min}} \\ge s + t_{\\text{hold}}$$\n这就是保持时间约束方程。它确立了最小时钟到Q端延迟和最小路径延迟之和必须至少与时钟偏斜和保持时间之和一样大。\n\n问题指出，在旁路路径中插入了 $N$ 个相同的单位缓冲器以增加延迟。总的最小路径延迟 $t_{\\text{path,min}}$ 是旁路逻辑的最小延迟 ($t_{\\text{bp,min}}$)、互连线的最小延迟 ($t_{\\text{wire,min}}$) 以及 $N$ 个新增缓冲器（每个缓冲器的最小延迟为 $d_b$）的延迟之和。\n$$t_{\\text{path,min}} = t_{\\text{bp,min}} + t_{\\text{wire,min}} + N \\cdot d_b$$\n将此式代入保持时间约束方程：\n$$t_{\\text{cq,min}} + (t_{\\text{bp,min}} + t_{\\text{wire,min}} + N \\cdot d_b) \\ge s + t_{\\text{hold}}$$\n我们的目标是找到满足此条件的最小整数 $N$。我们可以分離出 $N$：\n$$N \\cdot d_b \\ge s + t_{\\text{hold}} - t_{\\text{cq,min}} - t_{\\text{bp,min}} - t_{\\text{wire,min}}$$\n$$N \\ge \\frac{s + t_{\\text{hold}} - t_{\\text{cq,min}} - t_{\\text{bp,min}} - t_{\\text{wire,min}}}{d_b}$$\n现在，我们代入给定的数值，所有单位均为皮秒 ($ps$)：\n- $t_{\\text{cq,min}} = 35$\n- $t_{\\text{hold}} = 60$\n- $s = 15$\n- $t_{\\text{bp,min}} = 10$\n- $t_{\\text{wire,min}} = 5$\n- $d_b = 20$\n\n将这些值代入关于 $N$ 的不等式中：\n$$N \\ge \\frac{15 + 60 - 35 - 10 - 5}{20}$$\n$$N \\ge \\frac{75 - (35 + 10 + 5)}{20}$$\n$$N \\ge \\frac{75 - 50}{20}$$\n$$N \\ge \\frac{25}{20}$$\n$$N \\ge 1.25$$\n由于 $N$ 代表物理缓冲器的数量，它必须是一个整数。满足不等式 $N \\ge 1.25$ 的最小整数值 $N$ 是 $2$。因此，必须插入最少 $2$ 个缓冲器才能保证满足保持时间要求。",
            "answer": "$$\\boxed{2}$$"
        },
        {
            "introduction": "理解时序约束是第一步；运用这些知识来优化设计以获得更高性能才是最终目标。这项实践深入探讨了流水线技术，这是一种提高处理器时钟频率的关键架构方法，其核心是在长组合逻辑路径中插入寄存器，将其分割为更短、延迟更均衡的阶段。通过分析在算术逻辑单元（ALU）中不同的流水线寄存器布局方案，你将学会如何做出直接影响最高时钟频率的架构决策，并通过平衡各级流水线的延迟来实现最优设计 。",
            "id": "3670819",
            "problem": "一个处理器数据通路包含一个算术逻辑单元 (ALU)，该 ALU 执行一个复合操作，其最坏情况数据通路是一个由三个组合逻辑块组成的固定序列：一个加法器，后跟一个桶形移位器，最后是一个输出多路复用器。允许在 ALU 内部插入一个流水线寄存器，使得该 ALU 操作在两个流水线阶段上执行。模块顺序是固定的：加法器的输出馈入移位器的输入，然后移位器的输出馈入多路复用器的输入。目标是选择寄存器的放置位置，以最小化每级的最大组合逻辑延迟，同时确保在每个接收寄存器处满足建立时间要求。\n\n假设各模块的传播延迟如下：加法器延迟 $t_{A} = 0.317\\,\\text{ns}$，移位器延迟 $t_{S} = 0.183\\,\\text{ns}$，以及多路复用器延迟 $t_{M} = 0.092\\,\\text{ns}$。每个流水线寄存器的建立时间为 $t_{\\text{setup}} = 0.039\\,\\text{ns}$。忽略时钟到Q端延迟、时钟偏斜以及给定模块延迟之外的任何互连延迟。内部流水线寄存器只有两个合法位置：在加法器和移位器之间，或者在移位器和多路复用器之间。在两种情况下，阶段边界都必须遵守给定的模块顺序。\n\n仅使用同步时序的基本定义，在所述假设下，通过内部流水线寄存器的最佳放置，确定可实现的最小可行单周期时钟周期 $T_{\\text{clk,min}}$。用纳秒表示你的最终答案，并四舍五入到四位有效数字。",
            "solution": "同步数字电路设计的基本原则规定，时钟周期 $T_{\\text{clk}}$ 必须大于或等于任意两个连续时序元件（寄存器）之间最长路径的总延迟。这个总延迟包括源寄存器的时钟到Q端延迟 ($t_{\\text{clk-q}}$)、寄存器之间组合逻辑的传播延迟 ($t_{\\text{comb}}$)、目标寄存器的建立时间 ($t_{\\text{setup}}$) 以及任何时钟偏斜 ($t_{\\text{skew}}$)。该关系正式表示为：\n$$\nT_{\\text{clk}} \\ge t_{\\text{clk-q}} + t_{\\text{comb}} + t_{\\text{setup}} + t_{\\text{skew}}\n$$\n问题陈述通过指示我们忽略时钟到Q端延迟和时钟偏斜来简化这一点。因此，任何流水线阶段的最小时钟周期由该阶段的组合逻辑延迟及其输出捕获寄存器的建立时间决定。\n$$\nT_{\\text{clk,min, stage}} = t_{\\text{comb, stage}} + t_{\\text{setup}}\n$$\n对于多级流水线，整个系统的时钟周期由最慢的阶段决定，即具有最大组合逻辑延迟的阶段。设 $t_{\\text{comb,max}}$ 是所有阶段中的最大组合逻辑延迟。那么整个流水线的最小可行时钟周期为：\n$$\nT_{\\text{clk,min}} = t_{\\text{comb,max}} + t_{\\text{setup}}\n$$\n我们已知以下传播延迟：\n- 加法器延迟：$t_{A} = 0.317\\,\\text{ns}$\n- 移位器延迟：$t_{S} = 0.183\\,\\text{ns}$\n- 多路复用器延迟：$t_{M} = 0.092\\,\\text{ns}$\n- 寄存器建立时间：$t_{\\text{setup}} = 0.039\\,\\text{ns}$\n\n我们必须分析单个流水线寄存器的两种可能放置方式，以确定哪一种能产生更小的每级最大延迟。\n\n**情况1：流水线寄存器放置在加法器和移位器之间。**\n在这种配置下，数据通路被分为两个阶段：\n- 阶段1：由加法器组成。该阶段的组合逻辑延迟为 $t_{\\text{stage1}} = t_{A}$。\n- 阶段2：由移位器和随后的多路复用器组成。该阶段的组合逻辑延迟是它们各自延迟的总和，即 $t_{\\text{stage2}} = t_{S} + t_{M}$。\n\n让我们计算每个阶段的延迟：\n$$\nt_{\\text{stage1}} = t_{A} = 0.317\\,\\text{ns}\n$$\n$$\nt_{\\text{stage2}} = t_{S} + t_{M} = 0.183\\,\\text{ns} + 0.092\\,\\text{ns} = 0.275\\,\\text{ns}\n$$\n对于此放置方式，最大组合逻辑延迟 $t_{\\text{comb,max,1}}$ 是两个阶段延迟中较大的一个：\n$$\nt_{\\text{comb,max,1}} = \\max(t_{\\text{stage1}}, t_{\\text{stage2}}) = \\max(0.317\\,\\text{ns}, 0.275\\,\\text{ns}) = 0.317\\,\\text{ns}\n$$\n使用这种放置方式可实现的最小时钟周期 $T_{\\text{clk},1}$ 是：\n$$\nT_{\\text{clk},1} = t_{\\text{comb,max,1}} + t_{\\text{setup}} = 0.317\\,\\text{ns} + 0.039\\,\\text{ns} = 0.356\\,\\text{ns}\n$$\n\n**情况2：流水线寄存器放置在移位器和多路复用器之间。**\n在这种配置下，数据通路的划分方式不同：\n- 阶段1：由加法器和随后的移位器组成。组合逻辑延迟为 $t_{\\text{stage1}} = t_{A} + t_{S}$。\n- 阶段2：由多路复用器组成。组合逻辑延迟为 $t_{\\text{stage2}} = t_{M}$。\n\n让我们计算每个阶段的延迟：\n$$\nt_{\\text{stage1}} = t_{A} + t_{S} = 0.317\\,\\text{ns} + 0.183\\,\\text{ns} = 0.500\\,\\text{ns}\n$$\n$$\nt_{\\text{stage2}} = t_{M} = 0.092\\,\\text{ns}\n$$\n对于此放置方式，最大组合逻辑延迟 $t_{\\text{comb,max,2}}$ 是两个阶段延迟中较大的一个：\n$$\nt_{\\text{comb,max,2}} = \\max(t_{\\text{stage1}}, t_{\\text{stage2}}) = \\max(0.500\\,\\text{ns}, 0.092\\,\\text{ns}) = 0.500\\,\\text{ns}\n$$\n使用这种放置方式可实现的最小时钟周期 $T_{\\text{clk},2}$ 是：\n$$\nT_{\\text{clk},2} = t_{\\text{comb,max,2}} + t_{\\text{setup}} = 0.500\\,\\text{ns} + 0.039\\,\\text{ns} = 0.539\\,\\text{ns}\n$$\n\n**结论：最佳放置位置和最小时钟周期。**\n目标是找到使时钟周期最小化的放置方式。我们比较为两种情况计算出的最小时钟周期：\n- 情况1：$T_{\\text{clk},1} = 0.356\\,\\text{ns}$\n- 情况2：$T_{\\text{clk},2} = 0.539\\,\\text{ns}$\n\n这两个值中的较小者决定了整个系统可实现的最佳时钟周期。\n$$\nT_{\\text{clk,min}} = \\min(T_{\\text{clk},1}, T_{\\text{clk},2}) = \\min(0.356\\,\\text{ns}, 0.539\\,\\text{ns}) = 0.356\\,\\text{ns}\n$$\n因此，最佳放置位置是在加法器和移位器之间（情况1），因为它导致了更均衡的阶段延迟（$0.317\\,\\text{ns}$ 和 $0.275\\,\\text{ns}$），相比之下，情况2的延迟非常不均衡（$0.500\\,\\text{ns}$ 和 $0.092\\,\\text{ns}$）。\n\n问题要求将最终答案四舍五入到四位有效数字。计算出的值为 $0.356\\,\\text{ns}$。为了用四位有效数字表示，我们在末尾追加一个零。\n$$\nT_{\\text{clk,min}} = 0.3560\\,\\text{ns}\n$$",
            "answer": "$$\\boxed{0.3560}$$"
        }
    ]
}