# Proyecto  Dise√±o L√≥gico.
Integrantes: Julio David Quesada Hern√°ndez, Ramses Cortes Torres. 

## 1. Abreviatura y Definiciones:
FPGA (Field Programmable Gate Array): Dispositivo programable que permite implementar circuitos digitales personalizados mediante una arquitectura de bloques l√≥gicos configurables, utilizados para pruebas, desarrollo y aplicaciones electr√≥nicas avanzadas.

Divisor (Unidad de divisi√≥n): M√≥dulo digital encargado de realizar la operaci√≥n aritm√©tica de divisi√≥n entera entre dos n√∫meros binarios o decimales, produciendo como salida el cociente y el residuo.

Flip-Flop: Componente secuencial b√°sico que puede almacenar un √∫nico valor binario (0 o 1). Se utiliza como elemento de memoria en sistemas digitales y en el control de m√°quinas de estado.

Debounce (Antirrebote): T√©cnica empleada en electr√≥nica digital para eliminar las se√±ales err√≥neas que se producen por el rebote mec√°nico al presionar un bot√≥n o interruptor, garantizando que solo se registre una √∫nica entrada v√°lida por pulsaci√≥n.

FSM (Finite State Machine ‚Äì M√°quina de Estados Finitos): Sistema de control secuencial basado en estados y transiciones, utilizado para coordinar el flujo de datos entre los distintos m√≥dulos del sistema.
## 2. Descripci√≥n General del Problema:

El proyecto tuvo como objetivo principal el dise√±o e implementaci√≥n de un sistema digital capaz de realizar divisiones enteras entre dos n√∫meros ingresados mediante un teclado hexadecimal, utilizando m√°quinas de estado finitas para coordinar el funcionamiento de los distintos m√≥dulos del sistema.

Este dise√±o exigi√≥ una planificaci√≥n estructurada previa, debido a que cada m√≥dulo deb√≠a operar de forma sincronizada con el resto del sistema, especialmente los bloques de lectura de datos, control secuencial y c√°lculo aritm√©tico. A lo largo del desarrollo se lograron diversos avances, entre ellos la implementaci√≥n del sistema en FPGA, la creaci√≥n de testbenches individuales para cada m√≥dulo, y el fortalecimiento de la comprensi√≥n sobre el dise√±o de m√°quinas de estados s√≠ncronas y as√≠ncronas.

Se logr√≥ implementar correctamente la lectura del teclado hexadecimal, permitiendo capturar los valores de dividendo y divisor, as√≠ como el dise√±o funcional del m√≥dulo de divisi√≥n entera a nivel de simulaci√≥n. Tambi√©n se implement√≥ el despliegue correcto de los resultados en los displays de siete segmentos, mostrando el cociente y el residuo seg√∫n la operaci√≥n realizada.

Sin embargo, aunque el sistema funciona correctamente en simulaci√≥n, la integraci√≥n completa del algoritmo de divisi√≥n en la implementaci√≥n f√≠sica present√≥ dificultades relacionadas con sincronizaci√≥n y temporizaci√≥n. Por esta raz√≥n, se desarrollaron dos versiones del m√≥dulo principal: una dedicada a la validaci√≥n del funcionamiento del teclado y los displays en hardware f√≠sico, y otra dedicada a la ejecuci√≥n completa de la divisi√≥n entera, la cual se valid√≥ √∫nicamente en simulaci√≥n. 

## 3. Descripci√≥n General del Sistema: 
<img width="1768" height="495" alt="image" src="https://github.com/user-attachments/assets/fb0c2900-af18-4b2c-887a-4f84e8529d83" />

De forma general, el circuito desarrollado tiene como funci√≥n principal recibir dos n√∫meros ingresados desde un teclado hexadecimal. Estos valores son almacenados internamente mediante flip-flops que operan bajo el control de una m√°quina de estados finita.

Antes de ser procesadas, las se√±ales provenientes del teclado atraviesan un m√≥dulo debouncer, encargado de eliminar los rebotes el√©ctricos para asegurar que solo se registre una pulsaci√≥n v√°lida por tecla. Una vez filtrada la se√±al, los datos se env√≠an al m√≥dulo de la m√°quina de estados encargada de la operaci√≥n de divisi√≥n entera.

Dicha m√°quina de estados controla la captura secuencial de las teclas presionadas, asignando los valores ingresados al dividendo y al divisor. Una vez que ambos n√∫meros han sido correctamente introducidos, la m√°quina de estados ejecuta el algoritmo iterativo de divisi√≥n, obteniendo el cociente y el residuo, los cuales son almacenados mediante flip-flops internos.

Finalmente, los resultados se muestran en los displays de siete segmentos mediante un sistema de multiplexaci√≥n, que selecciona cu√°l d√≠gito debe visualizarse, y un decodificador, que traduce cada n√∫mero a su patr√≥n correspondiente de visualizaci√≥n.



## 4. Problemas encontrados durante la implementaci√≥n:
Problema 1: Rebotes del teclado

Soluci√≥n: Implementaci√≥n de un bloque de antirrebote basado en contadores sincr√≥nicos.

Problema 2: Inestabilidad en los displays

Soluci√≥n: Uso de un divisor de frecuencia y multiplexaci√≥n controlada.

Problema 3: Errores iniciales en la divisi√≥n

Soluci√≥n: Correcci√≥n del orden de los desplazamientos y restauraci√≥n del residuo.

Problema 4: Temporizaci√≥n cr√≠tica

Soluci√≥n: Implementaci√≥n del algoritmo con pipeline parcial para reducir el camino cr√≠tico.
## 5. An√°lisis de Potencia: 

## 7. Bit√°coras: 
[üìò Ver Bit√°cora de Julio](https://github.com/RamsesC16/Proyecto2DL/blob/main/BIT√ÅCORAS/BIT√ÅCORA_JULIO.pdf)
[üìò Ver Bit√°cora de Rams√©s](https://github.com/RamsesC16/Proyecto2DL/blob/main/BIT√ÅCORAS/BIT√ÅCORA_RAMS√âS.pdf)
