T_1 F_1 ( T_2 V_1 )
{
T_1 V_2 ;
F_2 ( V_3 ) ;
if ( V_4 ) {
F_3 ( V_5 ) ;
}
if ( ! V_6 . V_7 ) {
F_4 ( ( V_8 ,
L_1 ) ) ;
F_3 ( V_9 ) ;
}
if ( ! V_6 . V_10 && ! V_6 . V_11 ) {
F_4 ( ( V_8 ,
L_2
L_3 ) ) ;
F_3 ( V_5 ) ;
}
switch ( V_1 ) {
case V_12 :
V_2 = F_5 ( V_6 . V_7 ,
( T_2 ) V_6 . V_10 , 8 ) ;
F_6 ( ( V_13 ,
L_4 ) ) ;
break;
case V_14 :
V_2 = F_5 ( V_6 . V_7 ,
( T_2 ) V_6 . V_11 , 8 ) ;
F_6 ( ( V_13 ,
L_5 ) ) ;
break;
default:
F_3 ( V_15 ) ;
}
if ( F_7 ( V_2 ) ) {
F_8 ( ( V_8 , V_2 ,
L_6 ) ) ;
F_3 ( V_2 ) ;
}
F_3 ( V_5 ) ;
}
T_2 F_9 ( void )
{
T_1 V_2 ;
T_2 V_16 ;
F_2 ( V_17 ) ;
if ( V_4 ) {
F_10 ( V_12 ) ;
}
if ( ! V_6 . V_7 ) {
F_10 ( V_12 ) ;
}
V_2 = F_11 ( V_18 , & V_16 ) ;
if ( F_7 ( V_2 ) ) {
F_10 ( V_14 ) ;
}
if ( V_16 ) {
F_10 ( V_12 ) ;
} else {
F_10 ( V_14 ) ;
}
}
