<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:47.3747</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0060213</applicationNumber><claimCount>46</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치와 이의 제조 방법 및 이를 포함한 타일형 표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE, METHOD OF FABRICATING THE  SAME, AND TILE SHAPED DISPLAY DEVICE INCLUDING  THE SAME</inventionTitleEng><openDate>2023.07.27</openDate><openNumber>10-2023-0112522</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/075</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/84</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/851</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치와 이의 제조 방법 및 이를 포함한 타일형 표시 장치가 제공된다. 표시 장치는 영상 표시를 위한 복수의 서브 화소들에 각각 대응하는 복수의 발광 영역들을 포함하는 기판, 상기 기판의 제1 면 중 상기 복수의 발광 영역들에 각각 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 발광 소자들, 상기 기판의 제1 면 상에 배치되고 상기 복수의 발광 소자들을 덮는 제1 평탄화층, 및 상기 제1 평탄화층 상에 배치되는 어레이층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 영상 표시를 위한 복수의 서브 화소들에 각각 대응하는 복수의 발광 영역들을 포함하는 기판;상기 기판의 제1 면 중 상기 복수의 발광 영역들에 각각 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 발광 소자들;상기 기판의 제1 면 상에 배치되고 상기 복수의 발광 소자들을 덮는 제1 평탄화층; 및상기 제1 평탄화층 상에 배치되는 어레이층을 포함하고,상기 어레이층은 상기 복수의 서브 화소들에 각각 대응하고 상기 복수의 발광 영역들 사이의 이격 영역인 비발광 영역에 배치되며 적어도 하나의 트랜지스터를 각각 포함하는 복수의 화소 구동부들을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 기판의 제1 면 중 상기 복수의 발광 영역들 각각의 일부에 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 애노드 전극들; 및상기 기판의 제1 면 중 상기 복수의 발광 영역들 각각의 다른 일부에 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 캐소드 전극들을 더 포함하고,상기 복수의 발광 영역 각각에서, 상기 발광 소자는 상기 애노드 전극과 상기 캐소드 전극 상에 배치되며 상기 애노드 전극을 통해 상기 화소 구동부와 연결되고, 상기 제1 평탄화층은 상기 복수의 애노드 전극들 및 상기 복수의 캐소드 전극들을 더 덮는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 복수의 애노드 전극들과 상기 복수의 캐소드 전극들은 상기 기판의 제1 면 상의 제1 도전층으로 이루어지고,상기 어레이층은 상기 제1 평탄화층 상의 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상의 제2 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상의 제3 도전층을 덮는 층간 절연층;상기 층간 절연층 상의 제4 도전층을 덮는 제2 평탄화층;상기 제2 평탄화층 상의 제5 도전층을 덮는 제3 평탄화층; 및상기 제3 평탄화층 상의 제6 도전층을 덮는 제4 평탄화층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 어레이층은 상기 복수의 발광 영역들 각각의 가장자리에 대응한 형태로 이루어진 복수의 반사벽구조물들을 더 포함하고,상기 복수의 반사벽구조물들 각각은상기 제4 도전층으로 이루어진 제1 반사벽층;상기 제2 평탄화층을 관통하고 상기 제1 반사벽층의 일부와 상기 발광 영역에 대응하는 제1 반사벽홀;상기 제5 도전층으로 이루어지며 상기 제1 반사벽홀을 덮고 상기 제1 반사벽홀을 통해 상기 제1 반사벽층의 일부에 접하는 제2 반사벽층;상기 제3 평탄화층을 관통하고 상기 제2 반사벽층의 일부와 상기 발광 영역에 대응하는 제2 반사벽홀; 및상기 제6 도전층으로 이루어지며 상기 제2 반사벽홀을 덮고 상기 제2 반사벽홀을 통해 상기 제2 반사벽층의 일부에 접하는 제3 반사벽층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 반사벽층, 상기 제2 반사벽층 및 상기 제3 반사벽층은 상기 제4 평탄화층으로 덮이며,상기 어레이층은 상기 복수의 발광 영역들에 각각 대응되고 상기 제4 평탄화층을 관통하며 상기 복수의 반사벽구조물들로 각각 둘러싸이는 복수의 광가이드홀들; 및상기 복수의 광가이드홀들에 각각 배치되는 복수의 파장변환패턴들을 더 포함하고,상기 복수의 파장변환패턴들은 상기 복수의 발광 소자들에 각각 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 복수의 발광 영역들은 소정의 파장 대역에 의한 제1 색상에 대응하는 제1 발광 영역, 상기 제1 색상보다 낮은 파장 대역에 의한 제2 색상에 대응하는 제2 발광 영역, 및 상기 제2 색상보다 낮은 파장 대역에 의한 제3 색상에 대응하는 제3 발광 영역을 포함하고,상기 복수의 발광 소자들은 상기 제3 색상의 광을 방출하며, 상기 복수의 파장변환패턴들은 상기 제1 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제1 색상으로 변환하는 제1 파장변환패턴, 상기 제2 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제2 색상으로 변환하는 제2 파장변환패턴, 및 상기 제3 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 투과하는 투과패턴을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서, 상기 어레이층은 상기 제4 평탄화층 상에 배치되고 상기 복수의 파장변환패턴들과 각각 중첩되는 복수의 컬러필터패턴들; 및상기 제4 평탄화층 상에 배치되고 상기 비발광 영역에 대응되는 블랙매트릭스를 더 포함하고,상기 복수의 컬러필터패턴들은 상기 제1 발광 영역에 대응하고 상기 제1 색상의 광을 투과하는 제1 컬러필터패턴, 상기 제2 발광 영역에 대응하고 상기 제2 색상의 광을 투과하는 제2 컬러필터패턴 및 상기 제3 발광 영역에 대응하고 상기 제3 색상의 광을 투과하는 제3 컬러필터패턴을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서,상기 어레이층은상기 복수의 화소 구동부들 각각에 제1 전원 전압을 인가하는 제1 전원 배선;상기 복수의 화소 구동부들 각각에 제2 전원 전압을 인가하는 제2 전원 배선; 상기 복수의 캐소드 전극들에 제3 전원 전압을 공급하는 제3 전원 배선;상기 복수의 화소 구동부들 각각에 스캔 기입 신호를 인가하는 스캔 기입 배선;상기 복수의 화소 구동부들 각각에 스캔 초기화 신호를 인가하는 스캔 초기화 배선;상기 복수의 화소 구동부들 각각에 스윕 신호를 인가하는 스윕 신호 배선;상기 복수의 화소 구동부들 각각에 제1 데이터 전압을 인가하는 제1 데이터 배선; 및 상기 복수의 화소 구동부들 각각에 제2 데이터 전압을 인가하는 제2 데이터 배선을 더 포함하고, 상기 복수의 화소 구동부들 각각은 상기 제1 데이터 배선의 상기 제1 데이터 전압에 따라 제어 전류를 생성하는 제1 화소 구동 회로부;상기 제2 데이터 배선의 상기 제2 데이터 전압에 따라 상기 애노드 전극에 인가되는 구동 전류를 생성하는 제2 화소 구동 회로부; 및상기 제1 화소 구동 회로부의 제어 전류에 따라 상기 애노드 전극에 상기 구동 전류를 인가하는 기간을 제어하는 제3 화소 구동 회로부를 포함하며,상기 제1 화소 구동 회로부는,상기 제1 데이터 전압에 따라 상기 제어 전류를 생성하는 제1 트랜지스터;상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 제1 전극에 상기 제1 데이터 배선의 상기 제1 데이터 전압을 인가하는 제2 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제1 트랜지스터의 게이트 전극에 초기화 전압 배선의 초기화 전압을 인가하는 제3 트랜지스터; 상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극을 연결하는 제4 트랜지스터; 및상기 스윕 신호 배선과 상기 제1 트랜지스터의 게이트 전극 사이에 배치되는 제1 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 어레이층은상기 복수의 화소 구동부들 각각에 제1 발광 신호를 인가하는 제1 발광 배선; 및상기 복수의 화소 구동부들 각각에 스캔 제어 신호를 인가하는 스캔 제어 배선을 더 포함하고,상기 제1 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제1 전원 배선을 상기 제1 트랜지스터의 제1 전극에 연결하는 제5 트랜지스터;상기 제1 발광 신호에 따라 상기 제1 트랜지스터의 제2 전극을 상기 제3 화소 구동 회로부에 연결하는 제6 트랜지스터; 및상기 스캔 제어 신호에 따라 상기 스윕 신호 배선과 상기 제1 커패시터 사이의 제1 노드를 게이트 전압 배선에 연결하는 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 제2 화소 구동 회로부는 상기 제2 데이터 전압에 따라 상기 구동 전류를 생성하는 제8 트랜지스터;상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 제1 전극에 상기 제2 데이터 배선의 상기 제2 데이터 전압을 인가하는 제9 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제8 트랜지스터의 게이트 전극에 상기 초기화 전압 배선의 초기화 전압을 인가하는 제10 트랜지스터; 및상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 게이트 전극과 상기 제8 트랜지스터의 제2 전극을 연결하는 제11 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제2 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제8 트랜지스터의 제1 전극에 연결하는 제12 트랜지스터; 상기 스캔 제어 신호에 따라 상기 제1 전원 배선을 제2 노드에 연결하는 제13 트랜지스터;상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제2 노드에 연결하는 제14 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 상기 제2 노드 사이에 배치되는 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 어레이층은상기 복수의 화소 구동부들 각각에 제2 발광 신호를 인가하는 제2 발광 배선을 더 포함하고상기 제3 화소 구동 회로부는 제3 노드에서 상기 제1 화소 구동 회로부의 상기 제6 트랜지스터와 연결되며,상기 제3 화소 구동 회로부는 상기 제3 노드에 게이트 전극이 연결되는 제15 트랜지스터;상기 스캔 제어 신호에 따라 상기 제3 노드를 상기 초기화 전압 배선에 연결하는 제16 트랜지스터;상기 제2 발광 신호에 따라 상기 제15 트랜지스터의 제2 전극을 상기 애노드 전극에 연결하는 제17 트랜지스터; 상기 스캔 제어 신호에 따라 상기 애노드 전극을 상기 초기화 전압 배선에 연결하는 제18 트랜지스터; 및상기 제3 노드와 상기 초기화 전압 배선 사이에 배치되는 제3 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 채널과 소스 전극과 드레인 전극은 상기 반도체층으로 이루어지고, 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 게이트 전극, 상기 제1 트랜지스터의 게이트 전극과 일체로 이루어지는 제1 커패시터 전극, 상기 제8 트랜지스터의 게이트 전극과 일체로 이루어지는 제2 커패시터 전극 및 상기 제15 트랜지스터의 게이트 전극과 일체로 이루어지는 제3 커패시터 전극은 상기 제2 도전층으로 마련되며,상기 제1 커패시터 전극과 중첩되는 제4 커패시터 전극, 상기 제2 커패시터 전극과 중첩되는 제5 커패시터 전극, 상기 제3 커패시터 전극과 중첩되는 제6 커패시터 전극은 상기 제3 도전층으로 이루어지는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 전원 배선은 상기 제1 도전층으로 이루어지고 상기 비발광 영역에 대응되며 일 방향으로 연장되는 제1 배선 패턴;상기 제2 도전층으로 이루어지고 상기 제1 배선 패턴과 중첩되며 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하는 제1 전원콘택홀을 통해 상기 제1 배선 패턴과 연결되는 제2 배선 패턴;상기 제4 도전층으로 이루어지고 상기 일 방향에 교차하는 다른 일 방향으로 연장되며 상기 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 제2 전원 콘택홀을 통해 상기 제2 배선 패턴과 연결되는 제3 배선 패턴; 및상기 제5 도전층으로 이루어지고 상기 비발광 영역에 대응되며 상기 일 방향으로 연장되고 상기 제1 배선 패턴과 중첩되며 상기 제2 평탄화층을 관통하는 제3 전원 콘택홀을 통해 상기 제3 배선 패턴과 연결되는 제4 배선 패턴을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 초기화 전압 배선, 상기 스캔 초기화 배선, 상기 스캔 기입 배선, 상기 제1 발광 배선, 상기 제2 발광 배선, 상기 제1 전원 배선, 상기 스윕 신호 배선, 상기 게이트 전압 배선 및 상기 스캔 제어 배선 각각은 상기 다른 일 방향으로 연장되고 상호 이격되며 상기 제4 도전층으로 이루어지고, 상기 제1 데이터 배선 및 상기 제2 데이터 배선은 상기 제5 도전층으로 이루어지며,상기 제3 전원 배선은 상기 제6 도전층으로 이루어지는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제5 도전층으로 이루어지고 상기 제1 데이터 배선 및 상기 제2 데이터 배선으로부터 이격되며 상기 제2 평탄화층을 관통하는 제1 전원 배선 보조 콘택홀을 통해 상기 제1 전원 배선과 연결되는 전원 보조 패턴을 더 포함하는 표시 장치. </claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 제3 반사벽층은 상기 제3 전원 배선과 일체로 이루어지고,상기 제1 반사벽층 및 상기 제2 반사벽층은 상기 제3 반사벽층을 통해 상기 제3 전원 배선과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서,상기 어레이층은상기 제2 도전층으로 이루어지고 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하는 제1 캐소드 콘택홀을 통해 상기 복수의 캐소드 전극들에 각각 연결되는 복수의 제1 캐소드 보조 전극들;상기 제4 도전층으로 이루어지고 상기 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 제2 캐소드 콘택홀을 통해 상기 복수의 제1 캐소드 보조 전극들에 각각 연결되는 복수의 제2 캐소드 보조 전극들; 및상기 제5 도전층으로 이루어지고 상기 제2 평탄화층을 관통하는 제3 캐소드 콘택홀을 통해 상기 복수의 제2 캐소드 보조 전극들에 각각 연결되는 복수의 제3 캐소드 보조 전극들을 더 포함하고,상기 제3 전원 배선은 상기 제3 평탄화층을 관통하는 제4 캐소드 콘택홀을 통해 상기 복수의 제3 캐소드 보조 전극들에 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제13 항에 있어서,상기 어레이층은상기 제2 도전층으로 이루어지고 제1 애노드 콘택홀을 통해 복수의 애노드 전극들과 각각 연결되는 복수의 제1 애노드 보조 전극들; 및상기 제4 도전층으로 이루어지고 상기 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 제2 애노드 콘택홀을 통해 상기 복수의 제1 애노드 보조 전극들과 각각 연결되는 복수의 제2 애노드 보조 전극들을 더 포함하고,상기 복수의 제2 애노드 보조 전극들 각각은 제3 애노드 콘택홀을 통해 상기 제17 트랜지스터의 제2 전극에 연결되고, 제4 애노드 콘택홀을 통해 상기 제18 트랜지스터의 제2 전극에 연결되며,상기 제1 애노드 콘택홀은 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하고,상기 제3 애노드 콘택홀 및 상기 제4 애노드 콘택홀 각각은 상기 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층을 관통하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제5 항에 있어서,상기 복수의 발광 소자들 각각은 플립 칩 타입의 마이크로 발광 다이오드로 마련되는 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제5 항에 있어서,상기 기판은 유리로 이루어지는 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제5 항에 있어서,상기 기판의 제1 면 중 상기 복수의 발광 영역들로부터 이격되는 가장자리 일부에 배치되는 패드들;상기 기판의 제1 면에 반대면인 상기 기판의 제2 면에 배치되는 연결 배선들;상기 기판 중 상기 제1 면과 상기 제2 면 사이의 일 측면에 배치되고 상기 패드들과 상기 연결 배선들 사이에 각각 연결되는 측면 배선들을 더 포함하고,상기 연결 배선은 도전성 접착 부재를 통해 연성 필름과 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>23. 영상 표시를 위한 복수의 서브 화소들에 각각 대응하는 복수의 발광 영역들을 포함하는 기판을 마련하는 단계;상기 기판의 제1 면 상의 제1 도전층으로 이루어지고 상기 복수의 서브 화소들에 각각 대응하는 복수의 애노드 전극들과 복수의 캐소드 전극들을 상기 복수의 발광 영역들에 각각 배치하는 단계; 상기 복수의 애노드 전극들과 상기 복수의 캐소드 전극들 상에 상기 복수의 서브 화소들에 대응한 복수의 발광 소자들을 각각 배치하는 단계;상기 복수의 발광 소자들을 덮는 제1 평탄화층을 배치하는 단계; 및상기 제1 평탄화층 상에 어레이층을 배치하는 단계를 포함하고,상기 어레이층을 배치하는 단계에서, 상기 어레이층은 상기 복수의 서브 화소들에 각각 대응하고 상기 복수의 발광 영역들 사이의 이격 영역인 비발광 영역에 배치되며 적어도 하나의 트랜지스터를 각각 포함하는 복수의 화소 구동부들을 포함하고, 상기 복수의 화소 구동부들은 상기 복수의 애노드 전극들에 각각 연결되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 제1 평탄화층을 배치하는 단계 이전에, 상기 복수의 발광 소자들에 대한 점등 검사를 실시하는 단계; 및 상기 점등 검사에 의해 불량 상태의 발광 소자가 검출되면, 상기 불량 상태의 발광 소자를 리페어하는 단계를 더 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 애노드 전극과 상기 캐소드 전극을 배치하는 단계에서, 상기 점등 검사를 위한 검사 배선부가 더 마련되며,상기 검사 배선부는 상기 기판의 제1 면 중 상기 복수의 발광 영역들로부터 이격된 가장자리 일부에 대응하는 제1 검사 패드와 제2 검사 패드, 상기 제1 검사 패드와 상기 복수의 애노드 전극들 사이에 연결되는 제1 검사 배선, 및 상기 제2 검사 패드와 상기 복수의 캐소드 전극들 사이에 연결되는 제2 검사 배선을 포함하고, 상기 제1 검사 배선은 소정의 일 방향으로 이웃한 애노드 전극들과 각각 연결되는 둘 이상의 제1 검사 서브 배선들, 및 상기 제1 검사 패드와 상기 둘 이상의 제1 검사 서브 배선들 사이에 연결되는 제1 검사 메인 배선을 포함하며,상기 제2 검사 배선은 상기 일 방향으로 이웃한 캐소드 전극들과 각각 연결되는 둘 이상의 제2 검사 서브 배선들, 및 상기 제2 검사 패드와 상기 둘 이상의 제2 검사 서브 배선들 사이에 연결되는 제2 검사 메인 배선을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,상기 점등 검사를 실시한 후, 상기 제1 평탄화층을 배치하는 단계 이전에, 상기 점등 검사를 위한 상기 검사 배선부 중 적어도 일부를 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>27. 제23 항에 있어서, 상기 어레이층을 배치하는 단계는 상기 제1 평탄화층 상의 반도체층을 패터닝하는 단계;상기 반도체층을 덮는 제1 게이트 절연층을 배치하는 단계;상기 제1 게이트 절연층 상에 제2 도전층을 배치하는 단계;상기 제2 도전층을 덮는 제2 게이트 절연층을 배치하는 단계;상기 제2 게이트 절연층 상에 제3 도전층을 배치하는 단계;상기 제3 도전층을 덮는 층간 절연층을 배치하는 단계;상기 층간 절연층 상에 제4 도전층을 배치하는 단계;상기 제4 도전층을 덮는 제2 평탄화층을 배치하는 단계;상기 제2 평탄화층 상에 제5 도전층을 배치하는 단계;상기 제5 도전층을 덮는 제3 평탄화층을 배치하는 단계; 및상기 제3 평탄화층 상에 제6 도전층을 배치하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 제4 도전층을 배치하는 단계에서, 상기 제4 도전층은 상기 복수의 발광 영역들 각각의 가장자리에 대응한 형태로 이루어진 제1 반사벽층을 포함하고,상기 제5 도전층을 배치하는 단계 이전에, 상기 제2 평탄화층의 패터닝을 통해, 상기 복수의 발광 영역들 각각에 대응하고 상기 제1 반사벽층의 일부를 노출하는 제1 반사벽홀이 마련되고,상기 제5 도전층을 배치하는 단계에서, 상기 제5 도전층은 상기 제1 반사벽홀을 덮고 상기 제1 반사벽홀을 통해 상기 제1 반사벽층의 일부에 접하는 제2 반사벽층을 포함하고,상기 제6 도전층을 배치하는 단계 이전에, 상기 제3 평탄화층의 패터닝을 통해, 상기 복수의 발광 영역들 각각에 대응하고 상기 제2 반사벽층의 일부를 노출하는 제2 반사벽홀이 마련되고,상기 제6 도전층을 배치하는 단계에서, 상기 제6 도전층은 상기 제2 반사벽홀을 덮고 상기 제2 반사벽홀을 통해 상기 제2 반사벽층의 일부에 접하는 제3 반사벽층을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>29. 제28 항에 있어서,상기 어레이층을 배치하는 단계는, 상기 제6 도전층을 배치하는 단계 이후에, 상기 제1 반사벽층, 상기 제2 반사벽층, 및 상기 제3 반사벽층을 각각 포함한 복수의 반사벽구조물들과 상기 제6 도전층을 덮는 제4 평탄화층을 배치하는 단계; 상기 제4 평탄화층의 패터닝을 통해, 상기 복수의 발광 영역들에 각각 대응되고 상기 복수의 반사벽구조물들에 의해 각각 둘러싸이는 복수의 광가이드홀들을 배치하는 단계; 및상기 복수의 광가이드홀들에 복수의 파장변환패턴들을 각각 배치하는 단계를 더 포함하고,상기 복수의 파장변환패턴들은 상기 복수의 발광 소자들에 각각 중첩되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>30. 제29 항에 있어서,상기 어레이층을 배치하는 단계는 복수의 파장변환패턴들을 배치하는 단계 이후에, 상기 복수의 파장변환패턴들과 각각 중첩되는 복수의 컬러필터패턴들, 및 상기 비발광 영역에 대응되는 블랙매트릭스를 상기 제4 평탄화층 상에 배치하는 단계를 더 포함하고,상기 복수의 발광 영역들은 소정의 파장 대역에 의한 제1 색상에 대응하는 제1 발광 영역, 상기 제1 색상보다 낮은 파장 대역에 의한 제2 색상에 대응하는 제2 발광 영역, 및 상기 제2 색상보다 낮은 파장 대역에 의한 제3 색상에 대응하는 제3 발광 영역을 포함하고,상기 복수의 발광 소자들은 상기 제3 색상의 광을 방출하며, 상기 복수의 파장변환패턴들은 상기 제1 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제1 색상으로 변환하는 제1 파장변환패턴, 상기 제2 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제2 색상으로 변환하는 제2 파장변환패턴, 및 상기 제3 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 투과하는 투과패턴을 포함하고,상기 복수의 컬러필터패턴들은 상기 제1 발광 영역에 대응하고 상기 제1 색상의 광을 투과하는 제1 컬러필터패턴, 상기 제2 발광 영역에 대응하고 상기 제2 색상의 광을 투과하는 제2 컬러필터패턴, 및 상기 제3 발광 영역에 대응하고 상기 제3 색상의 광을 투과하는 제3 컬러필터패턴을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>31. 제23 항에 있어서,상기 복수의 발광 소자들을 배치하는 단계에서, 상기 복수의 발광 소자들 각각은 플립 칩 타입의 마이크로 발광 다이오드로 마련되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>32. 상호 나란하게 배열된 복수의 표시 장치들과, 상기 복수의 표시 장치들 사이에 배치되는 이음부를 포함하며, 상기 복수의 표시 장치들 각각은 영상 표시를 위한 복수의 서브 화소들에 각각 대응하는 복수의 발광 영역들을 포함하는 기판;상기 기판의 제1 면 중 상기 복수의 발광 영역들의 일부에 각각 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 애노드 전극들; 상기 기판의 제1 면 중 상기 복수의 발광 영역들의 다른 일부에 각각 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 캐소드 전극들;상기 복수의 애노드 전극들과 상기 복수의 캐소드 전극들 상에 각각 배치되고 상기 복수의 서브 화소들에 각각 대응하는 복수의 발광 소자들;상기 기판의 제1 면 상에 배치되고 상기 복수의 애노드 전극들과 상기 복수의 캐소드 전극들과 상기 복수의 발광 소자들을 덮는 제1 평탄화층; 및상기 제1 평탄화층 상에 배치되는 어레이층을 포함하고,상기 어레이층은 상기 복수의 서브 화소들에 각각 대응하고 상기 복수의 발광 영역들 사이의 이격 영역인 비발광 영역에 배치되며 적어도 하나의 트랜지스터를 각각 포함하는 복수의 화소 구동부들을 포함하고,상기 복수의 발광 영역 각각에서, 상기 발광 소자는 상기 애노드 전극을 통해 상기 화소 구동부와 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>33. 제32 항에 있어서,상기 복수의 애노드 전극들과 상기 복수의 캐소드 전극들은 상기 기판의 제1 면 상의 제1 도전층으로 이루어지고,상기 어레이층은 상기 제1 평탄화층 상의 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상의 제2 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상의 제3 도전층을 덮는 층간 절연층;상기 층간 절연층 상의 제4 도전층을 덮는 제2 평탄화층;상기 제2 평탄화층 상의 제5 도전층을 덮는 제3 평탄화층; 및상기 제3 평탄화층 상의 제6 도전층을 덮는 제4 평탄화층을 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>34. 제33 항에 있어서,상기 어레이층은 상기 복수의 발광 영역들 각각의 가장자리에 대응한 형태로 이루어진 복수의 반사벽구조물들을 더 포함하고,상기 복수의 반사벽구조물들 각각은상기 제4 도전층으로 이루어진 제1 반사벽층;상기 제2 평탄화층을 관통하고 상기 제1 반사벽층의 일부와 상기 발광 영역에 대응하는 제1 반사벽홀;상기 제5 도전층으로 이루어지고 상기 제1 반사벽홀을 감싸며 상기 제1 반사벽홀을 통해 상기 제1 반사벽층의 일부에 접하는 제2 반사벽층;상기 제3 평탄화층을 관통하고 상기 제2 반사벽층의 일부와 상기 발광 영역에 대응하는 제2 반사벽홀; 및상기 제6 도전층으로 이루어지고 상기 제2 반사벽홀을 감싸며 상기 제2 반사벽홀을 통해 상기 제2 반사벽층의 일부에 접하는 제3 반사벽층을 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>35. 제34 항에 있어서,상기 제4 평탄화층은 상기 복수의 반사벽구조물들을 덮고,상기 어레이층은 상기 복수의 발광 영역들에 각각 대응되고 상기 제4 평탄화층을 관통하며 상기 복수의 반사벽구조물들로 각각 둘러싸이는 복수의 광가이드홀들; 상기 복수의 광가이드홀들에 각각 배치되는 복수의 파장변환패턴들;상기 제4 평탄화층 상에 배치되고 상기 복수의 파장변환패턴들과 각각 중첩되는 복수의 컬러필터패턴들; 및상기 제4 평탄화층 상에 배치되고 상기 비발광 영역에 대응되는 블랙매트릭스를 더 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>36. 제35 항에 있어서,상기 복수의 파장변환패턴들은 상기 복수의 발광 소자들에 각각 중첩되며,상기 복수의 발광 영역들은 소정의 파장 대역에 의한 제1 색상에 대응하는 제1 발광 영역, 상기 제1 색상보다 낮은 파장 대역에 의한 제2 색상에 대응하는 제2 발광 영역, 및 상기 제2 색상보다 낮은 파장 대역에 의한 제3 색상에 대응하는 제3 발광 영역을 포함하고,상기 복수의 발광 소자들은 상기 제3 색상의 광을 방출하며, 상기 복수의 파장변환패턴들은 상기 제1 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제1 색상으로 변환하는 제1 파장변환패턴, 상기 제2 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 상기 제2 색상으로 변환하는 제2 파장변환패턴, 및 상기 제3 발광 영역에 대응하고 상기 발광 소자에 의한 제3 색상의 광을 투과하는 투과패턴을 포함하며,상기 복수의 컬러필터패턴들은 상기 제1 발광 영역에 대응하고 상기 제1 색상의 광을 투과하는 제1 컬러필터패턴, 상기 제2 발광 영역에 대응하고 상기 제2 색상의 광을 투과하는 제2 컬러필터패턴 및 상기 제3 발광 영역에 대응하고 상기 제3 색상의 광을 투과하는 제3 컬러필터패턴을 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>37. 제35 항에 있어서,상기 복수의 표시 장치들 각각은상기 복수의 화소 구동부들 각각에 제1 전원 전압을 인가하는 제1 전원 배선;상기 복수의 화소 구동부들 각각에 제2 전원 전압을 인가하는 제2 전원 배선; 상기 복수의 캐소드 전극들에 제3 전원 전압을 공급하는 제3 전원 배선;상기 복수의 화소 구동부들 각각에 제1 데이터 전압을 인가하는 제1 데이터 배선; 및상기 복수의 화소 구동부들 각각에 제2 데이터 전압을 인가하는 제2 데이터 배선을 더 포함하고,상기 복수의 화소 구동부들 각각은 상기 제1 데이터 배선의 상기 제1 데이터 전압에 따라 제어 전류를 생성하는 제1 화소 구동 회로부;상기 제2 데이터 배선의 상기 제2 데이터 전압에 따라 상기 애노드 전극에 인가되는 구동 전류를 생성하는 제2 화소 구동 회로부; 및상기 제1 화소 구동 회로부의 제어 전류에 따라 상기 애노드 전극에 상기 구동 전류를 인가하는 기간을 제어하는 제3 화소 구동 회로부를 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>38. 제37 항에 있어서,상기 제2 전원 배선은 상기 제1 도전층으로 이루어지고 상기 비발광 영역에 대응되며 일 방향으로 연장되는 제1 배선 패턴;상기 제2 도전층으로 이루어지고 상기 제1 배선 패턴과 중첩되며 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하는 제1 전원콘택홀을 통해 상기 제1 배선 패턴과 연결되는 제2 배선 패턴;상기 제4 도전층으로 이루어지고 상기 일 방향에 교차하는 다른 일 방향으로 연장되며 상기 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 제2 전원 콘택홀을 통해 상기 제2 배선 패턴과 연결되는 제3 배선 패턴; 및상기 제5 도전층으로 이루어지고 상기 비발광 영역에 대응되며 상기 일 방향으로 연장되고 상기 제1 배선 패턴과 중첩되며 상기 제2 평탄화층을 관통하는 제3 전원 콘택홀을 통해 상기 제3 배선 패턴과 연결되는 제4 배선 패턴을 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>39. 제38 항에 있어서,상기 복수의 표시 장치들 각각은 상기 제5 도전층으로 이루어지는 전원 보조 패턴을 더 포함하고, 상기 제1 전원 배선은 상기 제4 도전층으로 이루어지며,상기 전원 보조 패턴은 상기 제1 데이터 배선 및 상기 제2 데이터 배선으로부터 이격되며 상기 제2 평탄화층을 관통하는 제1 전원 배선 보조 콘택홀을 통해 상기 제1 전원 배선과 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>40. 제39 항에 있어서,상기 제3 전원 배선은 상기 제6 도전층으로 이루어지며,상기 제3 반사벽층은 상기 제3 전원 배선과 일체로 이루어지고,상기 제1 반사벽층 및 상기 제2 반사벽층은 상기 제3 반사벽층을 통해 상기 제3 전원 배선과 전기적으로 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>41. 제40 항에 있어서,상기 복수의 표시 장치들 각각은상기 제2 도전층으로 이루어지고 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하는 제1 캐소드 콘택홀을 통해 상기 복수의 캐소드 전극들에 각각 연결되는 복수의 제1 캐소드 보조 전극들;상기 제4 도전층으로 이루어지고 상기 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 제2 캐소드 콘택홀을 통해 상기 복수의 제1 캐소드 보조 전극들에 각각 연결되는 복수의 제2 캐소드 보조 전극들; 및상기 제5 도전층으로 이루어지고 상기 제2 평탄화층을 관통하는 제3 캐소드 콘택홀을 통해 상기 복수의 제2 캐소드 보조 전극들에 각각 연결되는 복수의 제3 캐소드 보조 전극들을 더 포함하고,상기 제3 전원 배선은 상기 제3 평탄화층을 관통하는 제4 캐소드 콘택홀을 통해 상기 복수의 제3 캐소드 보조 전극들에 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>42. 제37 항에 있어서,상기 반도체층은 상기 복수의 화소 구동부들에 각각 포함된 적어도 하나의 트랜지스터 각각의 채널과 소스 전극과 드레인 전극을 포함하고,상기 복수의 표시 장치들 각각은 상기 제4 도전층으로 이루어지고 상기 층간 절연층, 상기 제2 게이트 절연층, 상기 제1 게이트 절연층 및 상기 제1 평탄화층을 관통하는 제1 애노드 콘택홀을 통해 상기 복수의 애노드 전극들에 각각 연결되는 복수의 애노드 보조 전극들을 더 포함하고,상기 복수의 애노드 보조 전극들 각각은 상기 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층을 관통하는 제2 애노드 콘택홀을 통해 상기 복수의 화소 구동부들 각각과 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>43. 제35 항에 있어서,상기 복수의 발광 소자들 각각은 플립 칩 타입의 마이크로 발광 다이오드로 마련되는 타일형 표시 장치. </claim></claimInfo><claimInfo><claim>44. 제35 항에 있어서,상기 복수의 표시 장치들 각각의 상기 기판은 유리로 이루어지는 타일형 표시 장치. </claim></claimInfo><claimInfo><claim>45. 제35 항에 있어서,상기 복수의 표시 장치들 각각은상기 기판의 제1 면 중 상기 복수의 발광 영역들로부터 이격되는 가장자리 일부에 배치되는 패드들;상기 기판의 제1 면에 반대면인 상기 기판의 제2 면에 배치되는 연결 배선들;상기 기판 중 상기 제1 면과 상기 제2 면 사이의 일 측면에 배치되고 상기 패드들과 상기 연결 배선들 사이에 각각 연결되는 측면 배선들을 더 포함하고,상기 연결 배선은 도전성 접착 부재를 통해 연성 필름과 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>46. 제35 항에 있어서,상기 복수의 표시 장치들은 M 개의 행과 N 개의 열에 매트릭스 형태로 배열되는 타일형 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>KIM, Hyun Joon</engName><name>김현준</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>HWANG, Jung Hwan</engName><name>황정환</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LEE, Kye Uk</engName><name>이계욱</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>JEON, Sang Jin</engName><name>전상진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.01.17</priorityApplicationDate><priorityApplicationNumber>1020220006592</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.05.17</receiptDate><receiptNumber>1-1-2022-0521208-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>1-1-2025-0332219-01</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220060213.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938ed874a26a9cd1aa25ac1d08fa18d45a5272247edcc29feefa267f55bf0aa7605b60c9177b6819a6bff394bf36ccf83059a1739e7c6bb3a4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf69ad99ce1b6d115d8c30aa72e8bce715ed2378283dd0e1a5685f456fc3f1f36ee62eb605dfb6cee263a8dd03f4b0f71247c121d0fa2e6c59</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>