Fitter report for Datapath
Wed Jun 26 10:29:53 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 26 10:29:53 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Datapath                                        ;
; Top-level Entity Name              ; Datapath                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,224 / 33,216 ( 13 % )                         ;
;     Total combinational functions  ; 4,203 / 33,216 ( 13 % )                         ;
;     Dedicated logic registers      ; 186 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 186                                             ;
; Total pins                         ; 88 / 475 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4484 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4484 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4481    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrador/Documents/UFMG/5_Periodo/LSD/TP_Elevador/Datapath/output_files/Datapath.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,224 / 33,216 ( 13 % ) ;
;     -- Combinational with no register       ; 4038                    ;
;     -- Register only                        ; 21                      ;
;     -- Combinational with a register        ; 165                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1401                    ;
;     -- 3 input functions                    ; 1283                    ;
;     -- <=2 input functions                  ; 1519                    ;
;     -- Register only                        ; 21                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2800                    ;
;     -- arithmetic mode                      ; 1403                    ;
;                                             ;                         ;
; Total registers*                            ; 186 / 34,593 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 186 / 33,216 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 331 / 2,076 ( 16 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 88 / 475 ( 19 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 5%            ;
; Peak interconnect usage (total/H/V)         ; 23% / 23% / 26%         ;
; Maximum fan-out                             ; 186                     ;
; Highest non-global fan-out                  ; 141                     ;
; Total fan-out                               ; 13101                   ;
; Average fan-out                             ; 2.91                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4224 / 33216 ( 13 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 4038                  ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;     -- Combinational with a register        ; 165                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1401                  ; 0                              ;
;     -- 3 input functions                    ; 1283                  ; 0                              ;
;     -- <=2 input functions                  ; 1519                  ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2800                  ; 0                              ;
;     -- arithmetic mode                      ; 1403                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 186                   ; 0                              ;
;     -- Dedicated logic registers            ; 186 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 331 / 2076 ( 16 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 88                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 13101                 ; 0                              ;
;     -- Registered Connections               ; 514                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 32                    ; 0                              ;
;     -- Output Ports                         ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DP_Clock            ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_Emerg_Start      ; F6    ; 2        ; 0            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_FilaAndar_Add    ; G12   ; 3        ; 27           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_FilaAndar_Remove ; B11   ; 3        ; 29           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_RegA_At_Load     ; J10   ; 3        ; 27           ; 36           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_Reset            ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_Reset_Emerg      ; C3    ; 2        ; 0            ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[0]   ; G13   ; 4        ; 35           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[1]   ; D14   ; 4        ; 33           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[2]   ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[3]   ; G14   ; 4        ; 35           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[4]   ; B14   ; 4        ; 33           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[5]   ; F14   ; 4        ; 35           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorAndar[6]   ; F13   ; 4        ; 35           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[0]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[1]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[2]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[3]    ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[4]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[5]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[6]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[7]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_SensorPeso[8]    ; K26   ; 5        ; 65           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[0]  ; C12   ; 3        ; 29           ; 36           ; 1           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[1]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[2]  ; AA12  ; 8        ; 29           ; 0            ; 1           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[3]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[4]  ; B12   ; 3        ; 29           ; 36           ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[5]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_TecladoAndar[6]  ; C11   ; 3        ; 29           ; 36           ; 3           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_Temp_Reset       ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DP_Temp_Start       ; B2    ; 2        ; 0            ; 34           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DP_CompA_Igual        ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_CompA_Maior        ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_CompA_Menor        ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[0]  ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[10] ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[11] ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[12] ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[13] ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[1]  ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[2]  ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[3]  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[4]  ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[5]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[6]  ; C17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[7]  ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[8]  ; J17   ; 4        ; 48           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayExterno[9]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[0]  ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[10] ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[11] ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[12] ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[13] ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[1]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[2]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[3]  ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[4]  ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[6]  ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[7]  ; B18   ; 4        ; 46           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[8]  ; H17   ; 4        ; 48           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayInterno[9]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[0]     ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[10]    ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[11]    ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[12]    ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[13]    ; F25   ; 5        ; 65           ; 29           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[14]    ; G24   ; 5        ; 65           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[15]    ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[16]    ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[17]    ; G26   ; 5        ; 65           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[18]    ; H23   ; 5        ; 65           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[19]    ; H24   ; 5        ; 65           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[1]     ; L19   ; 5        ; 65           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[20]    ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[2]     ; M23   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[3]     ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[4]     ; L25   ; 5        ; 65           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[5]     ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[6]     ; L24   ; 5        ; 65           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[7]     ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[8]     ; K19   ; 5        ; 65           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_DisplayPeso[9]     ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_Emerg_SigOUT       ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_FilaAndar_SigOUT   ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_Sobrepeso_SigOUT   ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DP_Temp_SigOUT        ; B3    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 8 / 59 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
; 4        ; 30 / 58 ( 52 % ) ; 3.3V          ; --           ;
; 5        ; 31 / 65 ( 48 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; DP_FilaAndar_SigOUT                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; DP_DisplayInterno[5]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; DP_DisplayExterno[7]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; DP_TecladoAndar[2]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; DP_DisplayExterno[12]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; DP_TecladoAndar[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; DP_TecladoAndar[5]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; DP_Temp_Start                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 3          ; 2        ; DP_Temp_SigOUT                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; DP_FilaAndar_Remove                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; DP_TecladoAndar[4]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; DP_SensorAndar[4]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; DP_DisplayExterno[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; DP_DisplayExterno[3]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; DP_SensorAndar[2]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; DP_DisplayInterno[7]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; DP_Reset_Emerg                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; DP_TecladoAndar[6]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; DP_TecladoAndar[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; DP_DisplayInterno[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; DP_DisplayInterno[3]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; DP_DisplayExterno[6]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; DP_SensorAndar[1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; DP_DisplayExterno[5]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; DP_DisplayInterno[4]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; DP_DisplayInterno[6]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; DP_DisplayInterno[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; DP_DisplayExterno[4]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; DP_Emerg_Start                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; DP_CompA_Maior                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; DP_SensorAndar[6]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; DP_SensorAndar[5]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; DP_DisplayExterno[10]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; DP_DisplayExterno[13]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; DP_DisplayExterno[11]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; DP_DisplayPeso[13]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; DP_Emerg_SigOUT                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; DP_FilaAndar_Add                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; DP_SensorAndar[0]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; DP_SensorAndar[3]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; DP_DisplayInterno[10]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; DP_DisplayInterno[13]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; DP_DisplayInterno[11]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; DP_DisplayPeso[16]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 345        ; 5        ; DP_DisplayPeso[14]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 343        ; 5        ; DP_DisplayPeso[20]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 342        ; 5        ; DP_DisplayPeso[17]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; DP_DisplayInterno[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; DP_DisplayExterno[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; DP_DisplayInterno[8]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; DP_Sobrepeso_SigOUT                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; DP_DisplayPeso[18]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 340        ; 5        ; DP_DisplayPeso[19]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; DP_DisplayPeso[11]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; DP_SensorPeso[4]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; DP_RegA_At_Load                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; DP_CompA_Igual                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; DP_DisplayExterno[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; DP_CompA_Menor                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; DP_DisplayExterno[8]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; DP_SensorPeso[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; DP_SensorPeso[5]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; DP_SensorPeso[6]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; DP_SensorPeso[7]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; DP_DisplayPeso[7]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; DP_DisplayPeso[8]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; DP_DisplayPeso[9]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 344        ; 5        ; DP_DisplayPeso[15]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; DP_DisplayPeso[12]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; DP_DisplayPeso[10]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 321        ; 5        ; DP_DisplayPeso[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; DP_SensorPeso[8]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; DP_DisplayPeso[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; DP_SensorPeso[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; DP_SensorPeso[2]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; DP_DisplayPeso[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; DP_DisplayPeso[6]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; DP_DisplayPeso[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; DP_DisplayPeso[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; DP_DisplayPeso[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; DP_Temp_Reset                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; DP_SensorPeso[3]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; DP_Reset                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; DP_Clock                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; DP_TecladoAndar[3]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; DP_DisplayInterno[12]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; DP_DisplayExterno[9]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; DP_DisplayInterno[9]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Datapath                                 ; 4224 (0)    ; 186 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 88   ; 0            ; 4038 (0)     ; 21 (0)            ; 165 (0)          ; |Datapath                                                                                                                            ; work         ;
;    |Bcd_7sWd:INST_Display_I|              ; 145 (35)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (35)     ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I                                                                                                    ; work         ;
;       |lpm_divide:Div0|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Div0                                                                                    ; work         ;
;          |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                      ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                          ; work         ;
;                |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider    ; work         ;
;       |lpm_divide:Mod0|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod0                                                                                    ; work         ;
;          |lpm_divide_65m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                      ; work         ;
;             |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                          ; work         ;
;                |alt_u_div_sve:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider    ; work         ;
;       |lpm_divide:Mod1|                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod1                                                                                    ; work         ;
;          |lpm_divide_65m:auto_generated|  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated                                                      ; work         ;
;             |sign_div_unsign_dkh:divider| ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                          ; work         ;
;                |alt_u_div_sve:divider|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider    ; work         ;
;    |Bcd_7sWd:INST_Display_Peso|           ; 319 (54)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (54)     ; 0 (0)             ; 3 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_2dm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_qve:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;       |lpm_divide:Div1|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_2dm:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_ckh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;                |alt_u_div_qve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 3 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_a5m:auto_generated|  ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 3 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hkh:divider| ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 0 (0)             ; 3 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider                       ; work         ;
;                |alt_u_div_40f:divider|    ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 3 (3)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_a5m:auto_generated|  ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_hkh:divider| ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider                       ; work         ;
;                |alt_u_div_40f:divider|    ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |Datapath|Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider ; work         ;
;    |Comparador:INST_Comp_Andar|           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |Datapath|Comparador:INST_Comp_Andar                                                                                                 ; work         ;
;    |Comparador:INST_Comp_Peso|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Datapath|Comparador:INST_Comp_Peso                                                                                                  ; work         ;
;    |Emergencia:INST_Emergencia|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Datapath|Emergencia:INST_Emergencia                                                                                                 ; work         ;
;    |Fileira:INST_Fila_Andar|              ; 3730 (393)  ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3564 (227)   ; 16 (16)           ; 150 (150)        ; |Datapath|Fileira:INST_Fila_Andar                                                                                                    ; work         ;
;       |lpm_divide:Mod0|                   ; 1667 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1667 (0)     ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod0                                                                                    ; work         ;
;          |lpm_divide_qlo:auto_generated|  ; 1667 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1667 (0)     ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated                                                      ; work         ;
;             |abs_divider_4dg:divider|     ; 1667 (63)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1667 (63)    ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                              ; work         ;
;                |alt_u_div_k5f:divider|    ; 1566 (1566) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1566 (1566)  ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider        ; work         ;
;                |lpm_abs_0s9:my_abs_num|   ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num       ; work         ;
;       |lpm_divide:Mod1|                   ; 1670 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1670 (0)     ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod1                                                                                    ; work         ;
;          |lpm_divide_qlo:auto_generated|  ; 1670 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1670 (0)     ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated                                                      ; work         ;
;             |abs_divider_4dg:divider|     ; 1670 (63)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1670 (63)    ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider                              ; work         ;
;                |alt_u_div_k5f:divider|    ; 1566 (1566) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1566 (1566)  ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider        ; work         ;
;                |lpm_abs_0s9:my_abs_num|   ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |Datapath|Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num       ; work         ;
;    |Registrador:INST_Reg_A_Atual|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Datapath|Registrador:INST_Reg_A_Atual                                                                                               ; work         ;
;    |Registrador:INST_Reg_Peso|            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |Datapath|Registrador:INST_Reg_Peso                                                                                                  ; work         ;
;    |Temporizador:INST_Temporizador|       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Datapath|Temporizador:INST_Temporizador                                                                                             ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+
; DP_FilaAndar_SigOUT   ; Output   ; --            ; --            ; --                    ; --  ;
; DP_CompA_Maior        ; Output   ; --            ; --            ; --                    ; --  ;
; DP_CompA_Igual        ; Output   ; --            ; --            ; --                    ; --  ;
; DP_CompA_Menor        ; Output   ; --            ; --            ; --                    ; --  ;
; DP_Temp_SigOUT        ; Output   ; --            ; --            ; --                    ; --  ;
; DP_Emerg_SigOUT       ; Output   ; --            ; --            ; --                    ; --  ;
; DP_Sobrepeso_SigOUT   ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayPeso[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[12] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayInterno[13] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[12] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_DisplayExterno[13] ; Output   ; --            ; --            ; --                    ; --  ;
; DP_TecladoAndar[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_Clock              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DP_Reset              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DP_TecladoAndar[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_TecladoAndar[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_TecladoAndar[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_TecladoAndar[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_TecladoAndar[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_TecladoAndar[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_FilaAndar_Add      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_FilaAndar_Remove   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_RegA_At_Load       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_SensorAndar[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DP_Temp_Start         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_Temp_Reset         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DP_Reset_Emerg        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_Emerg_Start        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[8]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[4]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[1]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[0]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[7]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DP_SensorPeso[6]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; DP_TecladoAndar[3]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][3]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~0              ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][3]~feeder ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][3]~feeder ; 0                 ; 6       ;
; DP_Clock                                              ;                   ;         ;
; DP_Reset                                              ;                   ;         ;
; DP_TecladoAndar[0]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][0]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~0              ; 1                 ; 6       ;
; DP_TecladoAndar[1]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][1]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~0               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~0              ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][1]~feeder ; 1                 ; 6       ;
; DP_TecladoAndar[2]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][2]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~1               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~0              ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][2]~feeder ; 0                 ; 6       ;
; DP_TecladoAndar[5]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][5]        ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~2               ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~1              ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][5]~feeder ; 1                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][5]~feeder ; 1                 ; 6       ;
; DP_TecladoAndar[4]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][4]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~2               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~1              ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][4]~feeder ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][4]~feeder ; 0                 ; 6       ;
; DP_TecladoAndar[6]                                    ;                   ;         ;
;      - Fileira:INST_Fila_Andar|fileira_v[0][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[1][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[2][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[3][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[4][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[5][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[6][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[7][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[8][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|fileira_v[9][6]        ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal9~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal0~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal7~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal8~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal5~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal6~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal3~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal4~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal1~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal2~3               ; 0                 ; 6       ;
;      - Fileira:INST_Fila_Andar|Equal10~1              ; 0                 ; 6       ;
; DP_FilaAndar_Add                                      ;                   ;         ;
;      - Fileira:INST_Fila_Andar|Decoder0~5             ; 1                 ; 6       ;
; DP_FilaAndar_Remove                                   ;                   ;         ;
;      - Fileira:INST_Fila_Andar|inicio[3]~35           ; 0                 ; 6       ;
; DP_SensorAndar[6]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[6]            ; 1                 ; 6       ;
; DP_RegA_At_Load                                       ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[6]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[5]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[4]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[3]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[2]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[1]            ; 0                 ; 6       ;
;      - Registrador:INST_Reg_A_Atual|reg[0]            ; 0                 ; 6       ;
; DP_SensorAndar[5]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[5]            ; 1                 ; 6       ;
; DP_SensorAndar[4]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[4]            ; 0                 ; 6       ;
; DP_SensorAndar[3]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[3]            ; 1                 ; 6       ;
; DP_SensorAndar[2]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[2]            ; 1                 ; 6       ;
; DP_SensorAndar[1]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[1]            ; 0                 ; 6       ;
; DP_SensorAndar[0]                                     ;                   ;         ;
;      - Registrador:INST_Reg_A_Atual|reg[0]            ; 0                 ; 6       ;
; DP_Temp_Start                                         ;                   ;         ;
;      - Temporizador:INST_Temporizador|TEMP_SigOUT~0   ; 0                 ; 6       ;
;      - Temporizador:INST_Temporizador|Contador[1]~0   ; 1                 ; 6       ;
;      - Temporizador:INST_Temporizador|Contador[0]~1   ; 1                 ; 6       ;
;      - Temporizador:INST_Temporizador|Contador[2]~2   ; 1                 ; 6       ;
; DP_Temp_Reset                                         ;                   ;         ;
; DP_Reset_Emerg                                        ;                   ;         ;
;      - Emergencia:INST_Emergencia|ESTADO              ; 1                 ; 6       ;
; DP_Emerg_Start                                        ;                   ;         ;
;      - Emergencia:INST_Emergencia|ESTADO              ; 1                 ; 6       ;
; DP_SensorPeso[8]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[8]               ; 1                 ; 6       ;
; DP_SensorPeso[5]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[5]~feeder        ; 1                 ; 6       ;
; DP_SensorPeso[4]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[4]               ; 1                 ; 6       ;
; DP_SensorPeso[3]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[3]               ; 0                 ; 6       ;
; DP_SensorPeso[2]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[2]~feeder        ; 1                 ; 6       ;
; DP_SensorPeso[1]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[1]               ; 1                 ; 6       ;
; DP_SensorPeso[0]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[0]~feeder        ; 0                 ; 6       ;
; DP_SensorPeso[7]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[7]~feeder        ; 1                 ; 6       ;
; DP_SensorPeso[6]                                      ;                   ;         ;
;      - Registrador:INST_Reg_Peso|reg[6]~feeder        ; 1                 ; 6       ;
+-------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; DP_Clock                             ; PIN_P2             ; 186     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DP_RegA_At_Load                      ; PIN_J10            ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DP_Reset                             ; PIN_P1             ; 182     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DP_Temp_Reset                        ; PIN_N2             ; 4       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~10  ; LCCOMB_X31_Y18_N10 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~11  ; LCCOMB_X32_Y19_N20 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~12  ; LCCOMB_X30_Y20_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~14  ; LCCOMB_X30_Y20_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~16  ; LCCOMB_X31_Y18_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~17  ; LCCOMB_X31_Y18_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~18  ; LCCOMB_X30_Y20_N16 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~19  ; LCCOMB_X31_Y18_N0  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~20  ; LCCOMB_X30_Y20_N2  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~6   ; LCCOMB_X31_Y19_N22 ; 44      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|Decoder0~8   ; LCCOMB_X31_Y18_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|count[14]~0  ; LCCOMB_X33_Y20_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Fileira:INST_Fila_Andar|inicio[3]~35 ; LCCOMB_X32_Y21_N26 ; 65      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                              ;
+---------------+----------+---------+----------------------+------------------+---------------------------+
; Name          ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+----------+---------+----------------------+------------------+---------------------------+
; DP_Clock      ; PIN_P2   ; 186     ; Global Clock         ; GCLK3            ; --                        ;
; DP_Reset      ; PIN_P1   ; 182     ; Global Clock         ; GCLK1            ; --                        ;
; DP_Temp_Reset ; PIN_N2   ; 4       ; Global Clock         ; GCLK2            ; --                        ;
+---------------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Fileira:INST_Fila_Andar|Add4~62                                                                                                                       ; 141     ;
; Fileira:INST_Fila_Andar|Add0~62                                                                                                                       ; 140     ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~60      ; 92      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~60      ; 92      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~58      ; 89      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~58      ; 89      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~56      ; 86      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~56      ; 86      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~54      ; 83      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~54      ; 83      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~52      ; 80      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~52      ; 80      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~50      ; 77      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~50      ; 77      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~48      ; 74      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~48      ; 74      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~46      ; 71      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~46      ; 71      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~44      ; 68      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~44      ; 68      ;
; Fileira:INST_Fila_Andar|inicio[3]~35                                                                                                                  ; 65      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~42      ; 65      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~42      ; 65      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~62      ; 64      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~62      ; 64      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~40      ; 62      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~40      ; 62      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~38      ; 59      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~38      ; 59      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~36      ; 56      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~36      ; 56      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~34      ; 53      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~34      ; 53      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~32      ; 50      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~32      ; 50      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~30      ; 47      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~30      ; 47      ;
; Fileira:INST_Fila_Andar|Decoder0~6                                                                                                                    ; 44      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~28      ; 44      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~28      ; 44      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26      ; 41      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~26      ; 41      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~24      ; 38      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~24      ; 38      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~22      ; 35      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~22      ; 35      ;
; Fileira:INST_Fila_Andar|count[14]~0                                                                                                                   ; 32      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~20      ; 32      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~20      ; 32      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18       ; 29      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~18       ; 29      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16        ; 26      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~16        ; 26      ;
; Fileira:INST_Fila_Andar|inicio[0]                                                                                                                     ; 23      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14        ; 23      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~14        ; 23      ;
; Fileira:INST_Fila_Andar|inicio[1]                                                                                                                     ; 23      ;
; DP_TecladoAndar[6]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[4]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[5]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[2]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[1]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[0]                                                                                                                                    ; 21      ;
; DP_TecladoAndar[3]                                                                                                                                    ; 21      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~12        ; 20      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~12        ; 20      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[7]~12 ; 20      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[7]~12 ; 20      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8  ; 18      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_7_result_int[8]~14 ; 18      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~10        ; 17      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~10        ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_6_result_int[5]~8  ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_5_result_int[5]~8  ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_4_result_int[5]~8  ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_7_result_int[8]~14 ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_5_result_int[6]~10 ; 17      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~6  ; 16      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8  ; 15      ;
; Bcd_7sWd:INST_Display_I|Equal0~1                                                                                                                      ; 14      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~8         ; 14      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~8         ; 14      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8     ; 14      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_7_result_int[5]~8  ; 14      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; Bcd_7sWd:INST_Display_Peso|BCD_Saida[12]~11                                                                                                           ; 13      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8     ; 13      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6     ; 13      ;
; Fileira:INST_Fila_Andar|fim[0]                                                                                                                        ; 12      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10    ; 12      ;
; Fileira:INST_Fila_Andar|inicio[3]                                                                                                                     ; 12      ;
; Registrador:INST_Reg_A_Atual|reg[3]                                                                                                                   ; 11      ;
; Fileira:INST_Fila_Andar|Mux3~2                                                                                                                        ; 11      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~6         ; 11      ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~6         ; 11      ;
; Fileira:INST_Fila_Andar|fim[3]                                                                                                                        ; 11      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8     ; 11      ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6     ; 11      ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; Registrador:INST_Reg_Peso|reg[2]                                                                                                                      ; 10      ;
; Registrador:INST_Reg_Peso|reg[3]                                                                                                                      ; 10      ;
; Registrador:INST_Reg_Peso|reg[4]                                                                                                                      ; 10      ;
; Registrador:INST_Reg_Peso|reg[5]                                                                                                                      ; 10      ;
; Registrador:INST_Reg_A_Atual|reg[0]                                                                                                                   ; 10      ;
; Fileira:INST_Fila_Andar|Add0~0                                                                                                                        ; 10      ;
; Bcd_7sWd:INST_Display_Peso|Equal0~2                                                                                                                   ; 9       ;
; Registrador:INST_Reg_Peso|reg[0]                                                                                                                      ; 9       ;
; Registrador:INST_Reg_A_Atual|reg[2]                                                                                                                   ; 9       ;
; Registrador:INST_Reg_A_Atual|reg[4]                                                                                                                   ; 9       ;
; Registrador:INST_Reg_A_Atual|reg[5]                                                                                                                   ; 9       ;
; Fileira:INST_Fila_Andar|Add4~0                                                                                                                        ; 9       ;
; Registrador:INST_Reg_Peso|reg[6]                                                                                                                      ; 8       ;
; Registrador:INST_Reg_Peso|reg[7]                                                                                                                      ; 8       ;
; Registrador:INST_Reg_A_Atual|reg[1]                                                                                                                   ; 8       ;
; Registrador:INST_Reg_A_Atual|reg[6]                                                                                                                   ; 8       ;
; Fileira:INST_Fila_Andar|Add4~10                                                                                                                       ; 8       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_8_result_int[9]~18 ; 8       ;
; DP_RegA_At_Load                                                                                                                                       ; 7       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[27]~22                      ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~20                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~19                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~18                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~17                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~16                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~14                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~12                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~11                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~10                                                                                                                   ; 7       ;
; Fileira:INST_Fila_Andar|Decoder0~8                                                                                                                    ; 7       ;
; Bcd_7sWd:INST_Display_I|BCD_Saida[7]~11                                                                                                               ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~3                ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~2                ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[43]~1                ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[42]~0                ; 7       ;
; Bcd_7sWd:INST_Display_I|BCD_Saida[13]~10                                                                                                              ; 7       ;
; Bcd_7sWd:INST_Display_I|BCD_Saida[6]~2                                                                                                                ; 7       ;
; Bcd_7sWd:INST_Display_I|BCD_Saida[6]~0                                                                                                                ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~63               ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~62               ; 7       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[43]~61               ; 7       ;
; Bcd_7sWd:INST_Display_Peso|Mux8~4                                                                                                                     ; 7       ;
; Bcd_7sWd:INST_Display_Peso|Mux8~0                                                                                                                     ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[75]~65            ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[74]~64            ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[73]~63            ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[72]~62            ; 7       ;
; Bcd_7sWd:INST_Display_Peso|Mux1~5                                                                                                                     ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[75]~116           ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[74]~115           ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[73]~114           ; 7       ;
; Registrador:INST_Reg_Peso|reg[1]                                                                                                                      ; 7       ;
; Registrador:INST_Reg_Peso|reg[8]                                                                                                                      ; 7       ;
; Fileira:INST_Fila_Andar|Add0~56                                                                                                                       ; 7       ;
; Fileira:INST_Fila_Andar|Add0~2                                                                                                                        ; 7       ;
; Fileira:INST_Fila_Andar|Add4~14                                                                                                                       ; 7       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div1|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8  ; 7       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~21                      ; 6       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[27]~22                      ; 6       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~21                      ; 6       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~11                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~50                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~46                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~42                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~38                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~34                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~30                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~26                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~22                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~18                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~14                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~10                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add0~6                                                                                                                        ; 6       ;
; Fileira:INST_Fila_Andar|Add4~56                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~50                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~46                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~42                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~38                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~34                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~30                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~26                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~22                                                                                                                       ; 6       ;
; Fileira:INST_Fila_Andar|Add4~6                                                                                                                        ; 6       ;
; Fileira:INST_Fila_Andar|Add4~2                                                                                                                        ; 6       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~20                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~19                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~18                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~17                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~16                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~15                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~14                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~13                       ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~12                       ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~11                       ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~35                       ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~20                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~19                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~18                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~17                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~16                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~15                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~14                      ; 5       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~10                       ; 5       ;
; Fileira:INST_Fila_Andar|Add4~18                                                                                                                       ; 5       ;
; Fileira:INST_Fila_Andar|fim[2]                                                                                                                        ; 5       ;
; Fileira:INST_Fila_Andar|fim[1]                                                                                                                        ; 5       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~14    ; 5       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12    ; 5       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_8_result_int[9]~16 ; 5       ;
; DP_Temp_Start                                                                                                                                         ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[26]~41                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[26]~41                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~39                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~38                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~37                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~36                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~35                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~34                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~33                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~32                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~31                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~30                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~29                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~28                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~27                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[27]~26                      ; 4       ;
; Temporizador:INST_Temporizador|Contador[2]                                                                                                            ; 4       ;
; Temporizador:INST_Temporizador|Contador[0]                                                                                                            ; 4       ;
; Temporizador:INST_Temporizador|Contador[1]                                                                                                            ; 4       ;
; Fileira:INST_Fila_Andar|Decoder0~13                                                                                                                   ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[2]~40                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[4]~39                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[6]~38                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~37                       ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[10]~34                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[12]~33                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[14]~32                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[16]~31                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[18]~30                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[20]~29                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[22]~28                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[24]~27                      ; 4       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[27]~26                      ; 4       ;
; Fileira:INST_Fila_Andar|Add0~4                                                                                                                        ; 4       ;
; Fileira:INST_Fila_Andar|Add4~16                                                                                                                       ; 4       ;
; Fileira:INST_Fila_Andar|Add4~12                                                                                                                       ; 4       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|add_sub_8_result_int[5]~8  ; 4       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[60]~121           ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[29]~25                      ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[30]~24                      ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[30]~23                      ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[8]~36                       ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[29]~25                      ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[30]~24                      ; 3       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|lpm_abs_0s9:my_abs_num|cs1a[30]~23                      ; 3       ;
; Fileira:INST_Fila_Andar|count[3]                                                                                                                      ; 3       ;
; Fileira:INST_Fila_Andar|count[1]                                                                                                                      ; 3       ;
; Fileira:INST_Fila_Andar|count[2]                                                                                                                      ; 3       ;
; Fileira:INST_Fila_Andar|count[31]                                                                                                                     ; 3       ;
; Bcd_7sWd:INST_Display_Peso|Equal0~1                                                                                                                   ; 3       ;
; Bcd_7sWd:INST_Display_Peso|Equal0~0                                                                                                                   ; 3       ;
; Fileira:INST_Fila_Andar|Mux0~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux4~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux6~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux5~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux1~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux2~5                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Mux3~6                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Add0~58                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~52                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~48                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~44                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~40                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~36                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~32                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~28                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~24                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~20                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~16                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~12                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add0~8                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Add4~58                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~52                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~48                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~44                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~40                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~36                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~32                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~28                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~24                                                                                                                       ; 3       ;
; Fileira:INST_Fila_Andar|Add4~8                                                                                                                        ; 3       ;
; Fileira:INST_Fila_Andar|Add4~4                                                                                                                        ; 3       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8     ; 3       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[6]~10 ; 3       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|add_sub_6_result_int[5]~8  ; 3       ;
; Comparador:INST_Comp_Andar|LessThan0~12                                                                                                               ; 3       ;
; Emergencia:INST_Emergencia|ESTADO                                                                                                                     ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[132]~1951                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[994]~2081                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[930]~2080                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[866]~2079                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[802]~2078                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[738]~2077                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[674]~2076                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[610]~2075                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[546]~2074                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[482]~2073                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[418]~2072                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[354]~2071                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[290]~2070                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[226]~2069                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[194]~2068                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[130]~2067                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[131]~2066                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[132]~2065                ; 2       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48               ; 2       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~70               ; 2       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~69               ; 2       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~68               ; 2       ;
; Bcd_7sWd:INST_Display_I|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~67               ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[64]~74            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[65]~73            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[66]~72            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod1|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[67]~71            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[32]~84            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[27]~83            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Div0|lpm_divide_2dm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_qve:divider|StageOut[22]~82            ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[65]~135           ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[56]~134           ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[47]~133           ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[38]~132           ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[39]~131           ; 2       ;
; Bcd_7sWd:INST_Display_Peso|lpm_divide:Mod0|lpm_divide_a5m:auto_generated|sign_div_unsign_hkh:divider|alt_u_div_40f:divider|StageOut[40]~130           ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~1950                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~1949                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~1948                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~1947               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~1946               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~1945               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~1944               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~1943               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~1942               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~1941               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~1940               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~1939               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~1938               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~1937               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~1936               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~1935               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~1934               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~1933               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~1932               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~1931               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~1930               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~1929               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~1928               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~1927               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~1926               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~1925               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~1924               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~1923                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[996]~2064                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[997]~2063                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[998]~2062                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[999]~2061                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1000]~2060               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1001]~2059               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1002]~2058               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1003]~2057               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1004]~2056               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1005]~2055               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1006]~2054               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1007]~2053               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1008]~2052               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1009]~2051               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1010]~2050               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1011]~2049               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1012]~2048               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1013]~2047               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1014]~2046               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1015]~2045               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1016]~2044               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1017]~2043               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1018]~2042               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1019]~2041               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1020]~2040               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1021]~2039               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1022]~2038               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[1023]~2037               ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~1922                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~1921                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~1920                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~1919                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~1918                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~1917                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~1916                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~1915                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~1914                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~1913                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~1912                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~1911                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~1910                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~1909                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~1908                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~1907                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~1906                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~1905                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~1904                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~1903                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~1902                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~1901                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[983]~1900                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[984]~1899                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[985]~1898                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[986]~1897                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[987]~1896                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[988]~1895                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~1894                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[990]~1893                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~1892                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~1891                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~1890                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~1889                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~1888                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~1887                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~1886                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~1885                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~1884                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~1883                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~1882                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~1881                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~1880                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~1879                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~1878                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~1877                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~1876                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~1875                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~1874                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[950]~1873                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[951]~1872                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[952]~1871                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[953]~1870                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[954]~1869                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[955]~1868                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[956]~1867                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[957]~1866                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~1865                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~1864                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~1863                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~1862                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~1861                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~1860                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~1859                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~1858                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~1857                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~1856                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~1855                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~1854                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~1853                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~1852                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~1851                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~1850                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~1849                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~1848                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[916]~1847                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[917]~1846                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[918]~1845                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[919]~1844                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[920]~1843                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[921]~1842                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[922]~1841                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[923]~1840                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[924]~1839                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~1838                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~1837                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~1836                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~1835                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~1834                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~1833                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~1832                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~1831                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~1830                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~1829                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~1828                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~1827                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~1826                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~1825                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~1824                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[882]~1823                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[883]~1822                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[884]~1821                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[885]~1820                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[886]~1819                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[887]~1818                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[888]~1817                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[889]~1816                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[890]~1815                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[891]~1814                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~1813                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~1812                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~1811                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~1810                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~1809                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~1808                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~1807                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~1806                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~1805                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~1804                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~1803                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~1802                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~1801                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~1800                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[848]~1799                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[849]~1798                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[850]~1797                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[851]~1796                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[852]~1795                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[853]~1794                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[854]~1793                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[855]~1792                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[856]~1791                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[857]~1790                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[858]~1789                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~1788                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~1787                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~1786                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~1785                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~1784                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~1783                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~1782                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~1781                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~1780                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~1779                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~1778                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[814]~1777                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[815]~1776                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[816]~1775                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[817]~1774                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[818]~1773                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[819]~1772                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[820]~1771                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[821]~1770                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[822]~1769                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[823]~1768                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[824]~1767                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[825]~1766                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~1765                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~1764                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~1763                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~1762                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~1761                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~1760                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~1759                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~1758                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~1757                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~1756                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[780]~1755                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[781]~1754                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[782]~1753                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[783]~1752                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[784]~1751                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[785]~1750                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[786]~1749                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[787]~1748                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[788]~1747                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[789]~1746                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[790]~1745                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[791]~1744                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[792]~1743                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~1742                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~1741                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[741]~1740                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[742]~1739                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[743]~1738                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[744]~1737                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~1736                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[746]~1735                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[747]~1734                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[748]~1733                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[749]~1732                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[750]~1731                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[751]~1730                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[752]~1729                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[753]~1728                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[754]~1727                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[755]~1726                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[756]~1725                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[757]~1724                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[758]~1723                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[759]~1722                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[706]~1721                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[707]~1720                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[708]~1719                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[709]~1718                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[710]~1717                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[711]~1716                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[712]~1715                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[713]~1714                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[714]~1713                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[715]~1712                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[716]~1711                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[717]~1710                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[718]~1709                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[719]~1708                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[720]~1707                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[721]~1706                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[722]~1705                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[723]~1704                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[724]~1703                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[725]~1702                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[726]~1701                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[675]~1700                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[676]~1699                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[677]~1698                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[678]~1697                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[679]~1696                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[680]~1695                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[681]~1694                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[682]~1693                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[683]~1692                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[684]~1691                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[685]~1690                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[686]~1689                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[687]~1688                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[688]~1687                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[689]~1686                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[690]~1685                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[691]~1684                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[692]~1683                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[693]~1682                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[642]~1681                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[643]~1680                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[644]~1679                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[645]~1678                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[646]~1677                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[647]~1676                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[648]~1675                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[649]~1674                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[650]~1673                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[651]~1672                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[652]~1671                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[653]~1670                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[654]~1669                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[655]~1668                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[656]~1667                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[657]~1666                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[658]~1665                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[659]~1664                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[660]~1663                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[611]~1662                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[612]~1661                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[613]~1660                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[614]~1659                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[615]~1658                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[616]~1657                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[617]~1656                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[618]~1655                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[619]~1654                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[620]~1653                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[621]~1652                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[622]~1651                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[623]~1650                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[624]~1649                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[625]~1648                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[626]~1647                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[627]~1646                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[578]~1645                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[579]~1644                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[580]~1643                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[581]~1642                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[582]~1641                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[583]~1640                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[584]~1639                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[585]~1638                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[586]~1637                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[587]~1636                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[588]~1635                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[589]~1634                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[590]~1633                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[591]~1632                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[592]~1631                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[593]~1630                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[594]~1629                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[547]~1628                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[548]~1627                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[549]~1626                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[550]~1625                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[551]~1624                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[552]~1623                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[553]~1622                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[554]~1621                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[555]~1620                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[556]~1619                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[557]~1618                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[558]~1617                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[559]~1616                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[560]~1615                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[561]~1614                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[514]~1613                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[515]~1612                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[516]~1611                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[517]~1610                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[518]~1609                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[519]~1608                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[520]~1607                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[521]~1606                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[522]~1605                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[523]~1604                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[524]~1603                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[525]~1602                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[526]~1601                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[527]~1600                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[528]~1599                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[483]~1598                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[484]~1597                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[485]~1596                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[486]~1595                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[487]~1594                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[488]~1593                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[489]~1592                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[490]~1591                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[491]~1590                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[492]~1589                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[493]~1588                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[494]~1587                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[495]~1586                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[450]~1585                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[451]~1584                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[452]~1583                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[453]~1582                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[454]~1581                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[455]~1580                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[456]~1579                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[457]~1578                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[458]~1577                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[459]~1576                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[460]~1575                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[461]~1574                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[462]~1573                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[419]~1572                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[420]~1571                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[421]~1570                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[422]~1569                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[423]~1568                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[424]~1567                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[425]~1566                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[426]~1565                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[427]~1564                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[428]~1563                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[429]~1562                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[386]~1561                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[387]~1560                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[388]~1559                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[389]~1558                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[390]~1557                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[391]~1556                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[392]~1555                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[393]~1554                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[394]~1553                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[395]~1552                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[396]~1551                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[355]~1550                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[356]~1549                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[357]~1548                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[358]~1547                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[359]~1546                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[360]~1545                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[361]~1544                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[362]~1543                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[363]~1542                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[322]~1541                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[323]~1540                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[324]~1539                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[325]~1538                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[326]~1537                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[327]~1536                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[328]~1535                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[329]~1534                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[330]~1533                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[291]~1532                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[292]~1531                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[293]~1530                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[294]~1529                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[295]~1528                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[296]~1527                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[297]~1526                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[258]~1525                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[259]~1524                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[260]~1523                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[261]~1522                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[262]~1521                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[263]~1520                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[264]~1519                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[225]~1518                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[227]~1517                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[228]~1516                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[229]~1515                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[230]~1514                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[231]~1513                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[195]~1510                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[196]~1509                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[197]~1508                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[198]~1507                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[163]~1506                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[164]~1505                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod0|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[165]~1504                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[995]~2036                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[962]~2035                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[963]~2034                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[964]~2033                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[965]~2032                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[966]~2031                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[967]~2030                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[968]~2029                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[969]~2028                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[970]~2027                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[971]~2026                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[972]~2025                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[973]~2024                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[974]~2023                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[975]~2022                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[976]~2021                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[977]~2020                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[978]~2019                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[979]~2018                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[980]~2017                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[981]~2016                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[982]~2015                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[983]~2014                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[984]~2013                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[985]~2012                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[986]~2011                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[987]~2010                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[988]~2009                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[989]~2008                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[990]~2007                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[931]~2006                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[932]~2005                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[933]~2004                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[934]~2003                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[935]~2002                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[936]~2001                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[937]~2000                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[938]~1999                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[939]~1998                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[940]~1997                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[941]~1996                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[942]~1995                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[943]~1994                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[944]~1993                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[945]~1992                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[946]~1991                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[947]~1990                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[948]~1989                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[949]~1988                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[950]~1987                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[951]~1986                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[952]~1985                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[953]~1984                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[954]~1983                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[955]~1982                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[956]~1981                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[957]~1980                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[898]~1979                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[899]~1978                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[900]~1977                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[901]~1976                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[902]~1975                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[903]~1974                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[904]~1973                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[905]~1972                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[906]~1971                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[907]~1970                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[908]~1969                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[909]~1968                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[910]~1967                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[911]~1966                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[912]~1965                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[913]~1964                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[914]~1963                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[915]~1962                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[916]~1961                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[917]~1960                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[918]~1959                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[919]~1958                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[920]~1957                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[921]~1956                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[922]~1955                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[923]~1954                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[924]~1953                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[867]~1952                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[868]~1951                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[869]~1950                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[870]~1949                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[871]~1948                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[872]~1947                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[873]~1946                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[874]~1945                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[875]~1944                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[876]~1943                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[877]~1942                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[878]~1941                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[879]~1940                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[880]~1939                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[881]~1938                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[882]~1937                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[883]~1936                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[884]~1935                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[885]~1934                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[886]~1933                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[887]~1932                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[888]~1931                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[889]~1930                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[890]~1929                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[891]~1928                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[834]~1927                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[835]~1926                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[836]~1925                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[837]~1924                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[838]~1923                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[839]~1922                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[840]~1921                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[841]~1920                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[842]~1919                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[843]~1918                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[844]~1917                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[845]~1916                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[846]~1915                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[847]~1914                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[848]~1913                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[849]~1912                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[850]~1911                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[851]~1910                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[852]~1909                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[853]~1908                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[854]~1907                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[855]~1906                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[856]~1905                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[857]~1904                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[858]~1903                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[803]~1902                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[804]~1901                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[805]~1900                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[806]~1899                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[807]~1898                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[808]~1897                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[809]~1896                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[810]~1895                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[811]~1894                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[812]~1893                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[813]~1892                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[814]~1891                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[815]~1890                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[816]~1889                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[817]~1888                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[818]~1887                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[819]~1886                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[820]~1885                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[821]~1884                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[822]~1883                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[823]~1882                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[824]~1881                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[825]~1880                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[770]~1879                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[771]~1878                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[772]~1877                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[773]~1876                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[774]~1875                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[775]~1874                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[776]~1873                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[777]~1872                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[778]~1871                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[779]~1870                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[780]~1869                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[781]~1868                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[782]~1867                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[783]~1866                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[784]~1865                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[785]~1864                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[786]~1863                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[787]~1862                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[788]~1861                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[789]~1860                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[790]~1859                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[791]~1858                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[792]~1857                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[739]~1856                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[740]~1855                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[741]~1854                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[742]~1853                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[743]~1852                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[744]~1851                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[745]~1850                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[746]~1849                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[747]~1848                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[748]~1847                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[749]~1846                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[750]~1845                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[751]~1844                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[752]~1843                ; 2       ;
; Fileira:INST_Fila_Andar|lpm_divide:Mod1|lpm_divide_qlo:auto_generated|abs_divider_4dg:divider|alt_u_div_k5f:divider|StageOut[753]~1842                ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,914 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 28 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 3,370 / 60,840 ( 6 % ) ;
; Direct links                ; 1,521 / 94,460 ( 2 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,341 / 33,216 ( 4 % ) ;
; R24 interconnects           ; 11 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 3,765 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.76) ; Number of LABs  (Total = 331) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 9                             ;
; 3                                           ; 8                             ;
; 4                                           ; 10                            ;
; 5                                           ; 8                             ;
; 6                                           ; 6                             ;
; 7                                           ; 8                             ;
; 8                                           ; 8                             ;
; 9                                           ; 5                             ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 6                             ;
; 13                                          ; 7                             ;
; 14                                          ; 14                            ;
; 15                                          ; 18                            ;
; 16                                          ; 200                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.16) ; Number of LABs  (Total = 331) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 19                            ;
; 1 Clock                            ; 19                            ;
; 1 Clock enable                     ; 7                             ;
; 2 Clock enables                    ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.20) ; Number of LABs  (Total = 331) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 19                            ;
; 2                                            ; 9                             ;
; 3                                            ; 8                             ;
; 4                                            ; 10                            ;
; 5                                            ; 8                             ;
; 6                                            ; 6                             ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 14                            ;
; 15                                           ; 20                            ;
; 16                                           ; 180                           ;
; 17                                           ; 2                             ;
; 18                                           ; 0                             ;
; 19                                           ; 0                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 0                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.51) ; Number of LABs  (Total = 331) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 27                            ;
; 2                                                ; 11                            ;
; 3                                                ; 8                             ;
; 4                                                ; 9                             ;
; 5                                                ; 6                             ;
; 6                                                ; 14                            ;
; 7                                                ; 13                            ;
; 8                                                ; 10                            ;
; 9                                                ; 5                             ;
; 10                                               ; 4                             ;
; 11                                               ; 7                             ;
; 12                                               ; 19                            ;
; 13                                               ; 18                            ;
; 14                                               ; 26                            ;
; 15                                               ; 37                            ;
; 16                                               ; 116                           ;
; 17                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.18) ; Number of LABs  (Total = 331) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 11                            ;
; 3                                            ; 7                             ;
; 4                                            ; 12                            ;
; 5                                            ; 8                             ;
; 6                                            ; 8                             ;
; 7                                            ; 4                             ;
; 8                                            ; 14                            ;
; 9                                            ; 9                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 10                            ;
; 17                                           ; 15                            ;
; 18                                           ; 6                             ;
; 19                                           ; 16                            ;
; 20                                           ; 11                            ;
; 21                                           ; 7                             ;
; 22                                           ; 15                            ;
; 23                                           ; 9                             ;
; 24                                           ; 20                            ;
; 25                                           ; 12                            ;
; 26                                           ; 11                            ;
; 27                                           ; 16                            ;
; 28                                           ; 9                             ;
; 29                                           ; 19                            ;
; 30                                           ; 38                            ;
; 31                                           ; 5                             ;
; 32                                           ; 4                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Datapath"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 88 pins of 88 total pins
    Info (169086): Pin DP_FilaAndar_SigOUT not assigned to an exact location on the device
    Info (169086): Pin DP_CompA_Maior not assigned to an exact location on the device
    Info (169086): Pin DP_CompA_Igual not assigned to an exact location on the device
    Info (169086): Pin DP_CompA_Menor not assigned to an exact location on the device
    Info (169086): Pin DP_Temp_SigOUT not assigned to an exact location on the device
    Info (169086): Pin DP_Emerg_SigOUT not assigned to an exact location on the device
    Info (169086): Pin DP_Sobrepeso_SigOUT not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[0] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[1] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[2] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[3] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[4] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[5] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[6] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[7] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[8] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[9] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[10] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[11] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[12] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[13] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[14] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[15] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[16] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[17] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[18] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[19] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayPeso[20] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[0] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[1] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[2] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[3] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[4] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[5] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[6] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[7] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[8] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[9] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[10] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[11] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[12] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayInterno[13] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[0] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[1] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[2] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[3] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[4] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[5] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[6] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[7] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[8] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[9] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[10] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[11] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[12] not assigned to an exact location on the device
    Info (169086): Pin DP_DisplayExterno[13] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[3] not assigned to an exact location on the device
    Info (169086): Pin DP_Clock not assigned to an exact location on the device
    Info (169086): Pin DP_Reset not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[0] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[1] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[2] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[5] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[4] not assigned to an exact location on the device
    Info (169086): Pin DP_TecladoAndar[6] not assigned to an exact location on the device
    Info (169086): Pin DP_FilaAndar_Add not assigned to an exact location on the device
    Info (169086): Pin DP_FilaAndar_Remove not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[6] not assigned to an exact location on the device
    Info (169086): Pin DP_RegA_At_Load not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[5] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[4] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[3] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[2] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[1] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorAndar[0] not assigned to an exact location on the device
    Info (169086): Pin DP_Temp_Start not assigned to an exact location on the device
    Info (169086): Pin DP_Temp_Reset not assigned to an exact location on the device
    Info (169086): Pin DP_Reset_Emerg not assigned to an exact location on the device
    Info (169086): Pin DP_Emerg_Start not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[8] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[5] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[4] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[3] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[2] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[1] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[0] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[7] not assigned to an exact location on the device
    Info (169086): Pin DP_SensorPeso[6] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node DP_Clock (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node DP_Reset (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node DP_Temp_Reset (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 85 (unused VREF, 3.3V VCCIO, 29 input, 56 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X22_Y24 to location X32_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.36 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 56 output pins without output pin load capacitance assignment
    Info (306007): Pin "DP_FilaAndar_SigOUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_CompA_Maior" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_CompA_Igual" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_CompA_Menor" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_Temp_SigOUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_Emerg_SigOUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_Sobrepeso_SigOUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayPeso[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayInterno[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DP_DisplayExterno[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Administrador/Documents/UFMG/5_Periodo/LSD/TP_Elevador/Datapath/output_files/Datapath.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4916 megabytes
    Info: Processing ended: Wed Jun 26 10:29:54 2024
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrador/Documents/UFMG/5_Periodo/LSD/TP_Elevador/Datapath/output_files/Datapath.fit.smsg.


