digraph "CFG for '_Z11sobelFilterPfS_ii' function" {
	label="CFG for '_Z11sobelFilterPfS_ii' function";

	Node0x64de360 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !5, !invariant.load !6\l  %11 = zext i16 %10 to i32\l  %12 = mul i32 %6, %11\l  %13 = add i32 %12, %5\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %15 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %16 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %17 = bitcast i8 addrspace(4)* %16 to i16 addrspace(4)*\l  %18 = load i16, i16 addrspace(4)* %17, align 2, !range !5, !invariant.load !6\l  %19 = zext i16 %18 to i32\l  %20 = mul i32 %15, %19\l  %21 = add i32 %20, %14\l  %22 = icmp sgt i32 %21, %3\l  br i1 %22, label %118, label %23\l|{<s0>T|<s1>F}}"];
	Node0x64de360:s0 -> Node0x64e1cd0;
	Node0x64de360:s1 -> Node0x64e1d60;
	Node0x64e1d60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%23:\l23:                                               \l  %24 = icmp sle i32 %13, %2\l  %25 = icmp sgt i32 %21, 0\l  %26 = select i1 %24, i1 %25, i1 false\l  %27 = icmp sgt i32 %13, 0\l  %28 = and i1 %27, %26\l  br i1 %28, label %29, label %118\l|{<s0>T|<s1>F}}"];
	Node0x64e1d60:s0 -> Node0x64e21c0;
	Node0x64e1d60:s1 -> Node0x64e1cd0;
	Node0x64e21c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%29:\l29:                                               \l  %30 = shl i32 %21, 8\l  %31 = add i32 %30, -256\l  %32 = add nsw i32 %13, -1\l  %33 = add nsw i32 %31, %32\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds float, float addrspace(1)* %0, i64 %34\l  %36 = load float, float addrspace(1)* %35, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %37 = fptosi float %36 to i32\l  %38 = add i32 %30, 256\l  %39 = add nsw i32 %38, %13\l  %40 = sext i32 %39 to i64\l  %41 = getelementptr inbounds float, float addrspace(1)* %0, i64 %40\l  %42 = load float, float addrspace(1)* %41, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %43 = fptosi float %42 to i32\l  %44 = add nuw nsw i32 %13, 1\l  %45 = add nsw i32 %31, %44\l  %46 = sext i32 %45 to i64\l  %47 = getelementptr inbounds float, float addrspace(1)* %0, i64 %46\l  %48 = load float, float addrspace(1)* %47, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %49 = fptosi float %48 to i32\l  %50 = add nsw i32 %30, %32\l  %51 = sext i32 %50 to i64\l  %52 = getelementptr inbounds float, float addrspace(1)* %0, i64 %51\l  %53 = load float, float addrspace(1)* %52, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %54 = fptosi float %53 to i32\l  %55 = add nsw i32 %30, %44\l  %56 = sext i32 %55 to i64\l  %57 = getelementptr inbounds float, float addrspace(1)* %0, i64 %56\l  %58 = load float, float addrspace(1)* %57, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %59 = fptosi float %58 to i32\l  %60 = add nsw i32 %38, %32\l  %61 = sext i32 %60 to i64\l  %62 = getelementptr inbounds float, float addrspace(1)* %0, i64 %61\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %64 = fptosi float %63 to i32\l  %65 = add nsw i32 %31, %13\l  %66 = sext i32 %65 to i64\l  %67 = getelementptr inbounds float, float addrspace(1)* %0, i64 %66\l  %68 = load float, float addrspace(1)* %67, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %69 = fptosi float %68 to i32\l  %70 = add nsw i32 %38, %44\l  %71 = sext i32 %70 to i64\l  %72 = getelementptr inbounds float, float addrspace(1)* %0, i64 %71\l  %73 = load float, float addrspace(1)* %72, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %74 = fptosi float %73 to i32\l  %75 = sub i32 %59, %54\l  %76 = shl i32 %75, 1\l  %77 = add i32 %37, %64\l  %78 = sub i32 %49, %77\l  %79 = add i32 %78, %76\l  %80 = add i32 %79, %74\l  %81 = sitofp i32 %80 to float\l  %82 = sub i32 %69, %43\l  %83 = shl i32 %82, 1\l  %84 = add i32 %54, %37\l  %85 = sub i32 %64, %84\l  %86 = add i32 %85, %74\l  %87 = add i32 %86, %83\l  %88 = sitofp i32 %87 to float\l  %89 = fmul contract float %81, %81\l  %90 = fmul contract float %88, %88\l  %91 = fadd contract float %89, %90\l  %92 = fcmp olt float %91, 0x39F0000000000000\l  %93 = select i1 %92, float 0x41F0000000000000, float 1.000000e+00\l  %94 = fmul float %91, %93\l  %95 = tail call float @llvm.sqrt.f32(float %94)\l  %96 = bitcast float %95 to i32\l  %97 = add nsw i32 %96, -1\l  %98 = bitcast i32 %97 to float\l  %99 = add nsw i32 %96, 1\l  %100 = bitcast i32 %99 to float\l  %101 = tail call i1 @llvm.amdgcn.class.f32(float %94, i32 608)\l  %102 = select i1 %92, float 0x3EF0000000000000, float 1.000000e+00\l  %103 = fneg float %100\l  %104 = tail call float @llvm.fma.f32(float %103, float %95, float %94)\l  %105 = fcmp ogt float %104, 0.000000e+00\l  %106 = fneg float %98\l  %107 = tail call float @llvm.fma.f32(float %106, float %95, float %94)\l  %108 = fcmp ole float %107, 0.000000e+00\l  %109 = select i1 %108, float %98, float %95\l  %110 = select i1 %105, float %100, float %109\l  %111 = fmul float %102, %110\l  %112 = select i1 %101, float %94, float %111\l  %113 = fcmp contract ult float %112, 3.000000e+01\l  %114 = select i1 %113, float 0.000000e+00, float 2.550000e+02\l  %115 = add nsw i32 %30, %13\l  %116 = sext i32 %115 to i64\l  %117 = getelementptr inbounds float, float addrspace(1)* %1, i64 %116\l  store float %114, float addrspace(1)* %117, align 4, !tbaa !7\l  br label %118\l}"];
	Node0x64e21c0 -> Node0x64e1cd0;
	Node0x64e1cd0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%118:\l118:                                              \l  ret void\l}"];
}
