<!doctype html>
<html class="no-js" lang="ja">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>😞 👩🏼‍🤝‍👨🏻 🕵🏿 技術プロセスの戦争の始まり：5 nmと3 nm 💅🏼 💆🏿 👩🏼‍🔧</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="新しいトランジスタ構造、新しいツール、プロセスが地平線上に現れる-そしてそれらとともに多くの問題
 いくつかの工場は5 nmプロセステクノロジを市場に投入しようとしていますが、顧客は現在のトランジスタで新しいチップを設計するか、3 nmプロセステクノロジで作成された新しいチップに切り替えるかを決定す...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>技術プロセスの戦争の始まり：5 nmと3 nm</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/487908/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">新しいトランジスタ構造、新しいツール、プロセスが地平線上に現れる-そしてそれらとともに多くの問題</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
いくつかの工場は5 nmプロセステクノロジを市場に投入しようとしていますが、顧客は現在のトランジスタで新しいチップを設計するか、3 nmプロセステクノロジで作成された新しいチップに切り替えるかを決定する必要があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
移行するには、現在のfinFETを3 nm拡大するか、新しいゲートオールアラウンドFET、GAA FET]テクノロジを3 nmまたは2 nm実装する必要があります。 GAA FETはfinFETと比較して次の進化的なステップであり、動作が速くなりますが、これらの新しいトランジスタは製造がより複雑で高価であり、それらへの切り替えは非常に面倒な場合があります。一方、業界では、これらの新しい技術プロセスへの道を明確にするために、エッチング、構造化などの新しい技術を開発しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これらのGAA FETのリリース日は、工場によって異なります。 SamsungとTSMCは7 nmでfinFETを行っており、今年は5 nmでfinFETを作り直すとともに、5 nmのハーフステップ範囲でチップを製造する予定です。このような技術的プロセスは、運用速度とエネルギー消費の両方を改善します。</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
3 nmに関しては、Samsungが1〜2年でFANナノシートにジャンプすることを計画しています。これは新しいタイプのGAAトランジスタです。 TSMCは初めてfinFETを3 nmでリリースする予定です。 TSMCは、次のステップとして、多くのアナリストや機器サプライヤーが考えるように、GAAを3 nmまたは2 nmでリリースする予定です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「TSMCは5 nmの縮小バージョンである3 nmでのfinFETの開発をスピードアップします」とIBSディレクターのHandel Jonesは述べました。 -2020年に、3 nm TSMCでのfinFETの最初のテストコピーの生産が開始されます。製造は2021年の第3四半期に予定されており、サムスンの3 nmプロセス技術の開始よりも4分の1早くなります。 「TSMCでのGAA開発はSamsungに12〜18か月遅れていますが、3 nmでのfinFETの積極的なリリース戦略により、このギャップを補うことができます。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCはオプションを3 nmで評価し続けており、計画は変更される可能性があります。同社は状況についてコメントしませんが、3 nmの計画をすぐに明らかにすることを約束します。それにもかかわらず、TSMCの3 nm finFETへの移行は論理的なステップです。新しいトランジスタに切り替えると、顧客に悪影響を及ぼす可能性があります。しかし、最終的にはfinFETが使い果たされるため、TSMCはGAAに切り替えるしかありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
他の企業も高度なプロセスを開発しています。 Intelは時々商業生産に関与しており、研究室で7 nmを研究し、10 nmでチップを生産しています。一方、SMICはfinFETを16 nm / 12 nmで作成し、実験室で10 nm / 7 nmで調査しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
すべての高度なプロセスには多大な資金が必要であり、すべてのチップに3 nmやその他の高度なテクノロジーが必要なわけではありません。</font><font style="vertical-align: inherit;">価格の上昇により、企業は他の開発オプションを模索する必要に迫られています。</font><font style="vertical-align: inherit;">スケーリングの利点を得る別の方法は、新しいタイプの高度なチップパッケージを使用することです。</font><font style="vertical-align: inherit;">いくつかの企業がそのようなケースを開発しています。</font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/c8f/413/5a0/c8f4135a02d3b2ec4c123c4677aafc5c.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">さまざまなテクノロジーの動作電圧</font></font></i><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">スケーリングは終わりましたか？</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
チップは、トランジスタ、接点、およびそれらの接続で構成されています。トランジスタはスイッチの役割を果たします。高度なチップには、最大350億個のトランジスタを含めることができます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
トランジスタの上部の接続は、トランジスタ間で電気信号を伝導する小さな銅線で構成されています。トランジスタと配線は、中間の中間層（MOL）層によって接続されます。 MOLは小さな連絡先で構成されています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
従来の開発方法である集積回路（IC）のスケーリングは、新しい製造プロセスごとにICのサイズを縮小し、モノリシッククリスタルに実装することです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
このため、チップメーカーは18〜24か月ごとに、トランジスタパッケージの密度を高める新しいプロセスを提供しています。各プロセスには数値の名前が付けられています。当初、これらの名前はトランジスタバルブの長さに関連付けられていました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
後続のプロセスごとに、メーカーはトランジスタ仕様を0.7倍に拡大します。これにより、業界は同じ電力消費でパフォーマンスを40％向上させ、サイズを50％削減できます。スケーリングチップを使用すると、より機能的な新しい電子製品をリリースできます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
この方式が機能し、チップメーカーは技術プロセスを徐々に変えていきました。しかし、20 nmの変わり目に、変化が起こりました。従来のフラットトランジスタがすべてのリソースを選択しました。 2011年以降、メーカーはfinFETに切り替え、デバイスをさらにスケーリングできるようになりました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、finFETは製造コストが高くなります。その結果、研究開発のコストが急騰しました。したがって、ある技術プロセスから別の技術プロセスへの移行期間は、18か月から30か月以上に増加しました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intelは0.7倍のスケーリングという一般的な傾向に従っています。ただし、16 nm / 14 nmから始まって、他のメーカーがこの式を変更し、混乱が生じました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
この時点で、技術プロセスの番号付けが不鮮明になり始め、トランジスタの仕様とのつながりが失われました。今日、これらの名前は単なるマーケティング用語です。ガートナーのアナリスト、サミュエル・ヴォーンは次のように述べています。 -たとえば、5 nmまたは3 nmでは、5または3 nmに等しい単一の幾何学的サイズはありません。さらに、異なるメーカーのプロセスはますます異なるものになっています。同じプロセステクノロジーの場合、チップパフォーマンスはTSMC、Samsung、そしてもちろんIntelの間で異なります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
高度な製造プロセスではスケーリングが遅くなります。 IC KnowledgeとTELによると、7 nmプロセスの場合、トランジスタのゲートステップ（コンタクトポリピッチ、CPP）は56〜57 nm、メタルステップは40 nmです。 5 nmの場合、CPPは約45〜50 nmで、金属ピッチは26 nmです。トランジスタの主要な測定基準であるCPPは、ソースとドレインの接点間の距離を指します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
さらに、コストと速度の比率はまったくそのようには見えません。ムーアの法則はすでに存続していると多くの人が信じているためです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「ムーアの法則は実際には単なる観察であり、半導体業界を前進させ続ける自己実現的予言となっています。ムーアの法則の経済的側面は、マルチパターニングと極端紫外リソグラフィー（EUV）のコストの上昇とともに悪化し始めたと、Brewer Scienceの最高技術責任者であるDouglas Guerero氏は述べています。 「新しいアーキテクチャーと設計はコンピューティング能力を向上させますが、もはやスケーラブルではなくなります。」これは、将来的にチップが計算能力を向上させることを意味しますが、それらのコストは以前と同じ速度で必ずしも減少するとは限りません。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
スケーリングは完全に停止するものではありません。 AI、サーバー、スマートフォンには、これまで以上に高速のチップと高度な製造プロセスが必要です。 「約10年前、一部の人々が尋ねました：さらに多くのトランジスタが必要なのは誰ですか？完全にエキゾチックなアプリケーションを除いて、より高速なコンピューターで何をするかについては、これ以上のアイデアは世界中にないと考えている人もいます。 -今日、モノのインターネットでは、低コスト、かなり優れたパフォーマンス、および統合機能が、密度の単純な増加よりも優れています。しかし、トランジスタのコストが下がる、より高速で経済的なチップの製造には、より高速なトランジスタが必要です。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
明らかに、高度な技術プロセスがすべてに必要なわけではありません。</font><font style="vertical-align: inherit;">確立された技術プロセスによって製造されたチップには、高い需要があります。</font><font style="vertical-align: inherit;">「これには、スマートフォンの電波とOLEDディスプレイを操作するためのICだけでなく、コンピューターやソリッドステートドライブで使用される電源管理用のICも含まれます」と、UMCの社長の1人であるJason Vaughn氏は述べています。</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">FinFETスケーリング</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
チップスケーリングの問題では、メーカーは何年もの間、同じタイプのトランジスタを使用して同じパターンに従いました。 2011年、インテルは22 nmでfinFETに切り替え、次に16 nm / 14 nmで切り替えました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
finFETでは、電流はフィンの3つの側面すべてにバルブを配置することによって制御されます。 FinFETには2〜4個のフィンがあります。それぞれに固有の幅、高さ、形状があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intelの22 nmの第1世代finFETのフィンピッチは60 nm、高さは34 nmでした。次に、14 nmでは、ピッチと高さは同じ42 nmでした。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Intelは、finFETをスケーリングするためにフィンをより高く、より薄くしました。 「finFETをスケーリングすると、デバイスの横方向の寸法が減少し、領域全体の密度が増加し、フィンの高さが増加すると、パフォーマンスが向上します」とラムリサーチの大学関係部長であるNerissa Draegerはブログで述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
10 nm / 7 nmプロセステクノロジーでは、チップメーカーはfinFETスケーリングと同じ方法で進んでいます。 2018年、TSMCは最初の7nm finFETの生産を開始し、続いてSamsungが生産を開始しました。 Intelは昨年、数nmの遅延の後、10 nmで生産を開始した。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
2020年には、工場競争が激化します。サムスンとTSMCは5 nmおよびさまざまな半整数製造プロセスを準備しています。 3 nmに関する研究が進行中です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
すべてのプロセスは高価です。 3 nmチップの設計コストは6億5,000万ドルです。これを5 nmデバイスの4億3,630万ドル、7 nmデバイスの2億2,230万ドルと比較してください。これはそのような開発のコストであり、その後1年後に技術が生産に移行します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
7nmと比較して、Samsungの5nm finFETは、論理領域で25％の増加、エネルギー消費で20％の減少、または速度で10％の増加を提供します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
比較すると、TSMCのfinMET 5 mmは、「同じ電力消費で15％高速、または同じ速度で電力消費を30％削減し、論理密度を1.84倍に増加」と、CEOのJoffrey Yep氏は述べています。 TSMCの高度な技術。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
7 nmと5 nmの技術プロセスでは、チップメーカーは大きな変化を遂げました。ミッションクリティカルな機能をチップで製造するために、2社は従来の193 nmリソグラフィから極端紫外リソグラフィ（EUV）に移行しました。 EUVは13.5 nmの波長を使用するため、プロセスが簡素化されます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
しかし、EUVはチップスケーリングのすべての問題を解決するわけではありません。 「これらの問題を解決するには、スケーリングだけでなく、新しい材料の使用、新しいタイプの統合不揮発性メモリと高度なロジックアーキテクチャ、新しいエッチングアプローチ、ケースとチップレットの設計における革新など、さまざまなテクノロジーが必要です」アプライドマテリアル。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一方、SamsungとTSMCは舞台裏で3 nmプロセスオプションを準備しています。以前は、チップメーカーは同じ道を歩んでいましたが、今日では道が分かれています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「3 nmには、finFETやGAAなど、さまざまな種類があります」とVaughn氏は述べています。 「これにより、顧客はコスト、密度、消費電力、速度のさまざまな組み合わせを選択して、ニーズを満たすことができます。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Samsungは、3 nmでのナノメートルシートFETの導入を約束しています。 TSMCもそれらに取り組んでいますが、finFETの使用を次世代に拡張する予定です。 「TSMCは、2021年の第3四半期に3 nmのfinFETを搭載する予定です」とJones氏は述べています。 「TSAのGAAは2022〜2023年に登場します。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ここで、工場の顧客は、コストと技術的な妥協に関して長所と短所を比較検討する必要があります。 finFET拡張は安全な方法です。 「多くの顧客はTSMCを最もリスクの少ないプロデューサーと見なしています」とJones氏は述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、GAAではパフォーマンスがわずかに向上します。 「GAAのしきい値電圧は3 nm低く、3 nmのfinFETに比べて消費電力が15〜20％少なくなる可能性があります」とJones氏は述べています。 「しかし、MOLとBEOLは同じなので、速度の差は8％のレベルになります。」</font></font><br>
<br>
<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">バックエンドオブザライン</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">（BEOL）とMOLは、高度なチップのボトルネックです。商船三井の問題は接触抵抗です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
BEOLは、配線が接続される製造段階です。徐々に減少するため、容量性抵抗に関連する遅延が発生します。 FinFETとGAAは異なるトランジスタを使用しますが、3 nm製造プロセスにおけるそれらの接続方式はほとんど同じである可能性があります。容量遅延は、両方のタイプのトランジスタに悪影響を及ぼします。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
他にも問題があります。フィン幅が5 nmに達すると、finFETはその機能を使い果たします。 5 nm / 3 nmの製造プロセスにおけるfinFETは、すでにこの限界に達しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
さらに、他の製造プロセスの2つ以上のフィンと比較して、3 nmのfinFETは単一のフィンで構成できます。</font><font style="vertical-align: inherit;">「finFETを3 nm延長するには、単一のフィンのパワーを高め、スプリアス現象を低減する特別な技術が必要です」と、ImecのCMOSディレクターである堀口直人は述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
finFETを3 nmに拡張する1つの方法は、pチャネルをゲルマニウムに切り替えることです。</font><font style="vertical-align: inherit;">高帯域幅チャネルを備えた3 nmのfinFETは、チップの速度を上げるのに役立ちますが、特定の統合問題が発生します。</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">ナノシートへの移行</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
最終的には、finFETはスケーリングできなくなり、チップメーカーは新しいトランジスタ、つまりナノシートFETに切り替える必要があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノシートFETは、サムスンが3 nmマルチブリッジチャネルFET（MBCFET）を発表した2017年に勢いを増し始めました。 MBCFETはナノシートFETです。今年はテストサンプルの生産が始まり、2022年には工業生産が始まります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCは、GAAトランジスタの一種であるナノシートFETとも連携します。ナノシートFETは、5 nmでのfinFETのスケーリングにわずかな利点を提供しますが、いくつかの利点があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノシートFETは実際にはfinFETであり、片側に配置され、シャッターで覆われています。ナノシートは、互いに重ねられたいくつかの別個の薄い水平シートで構成されています。各シートは個別のチャネルです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
各シートの周りにゲートがあり、その結果、リングトランジスタになります。理論的には、ナノシートFETは、電流が構造の4つの側面から制御されるため、リークが少なく、より高いパフォーマンスを提供します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
最初は、ナノシートFETあたり約4枚のシートがあります。 「一般的なナノシートの幅は12〜16 nmで、厚さは5 nmです」と堀口氏は言います。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これは、ナノシートfinFETとは異なります。 FinFETのフィンの数は限られているため、設計者の作業が制限されます。 「ナノシートの利点は、幅を変更できることです。幅は設計者の要求に応じて選択できます。これは彼らにいくつかの自由を与えます。彼らはエネルギー消費と速度の比率について最良の選択肢を見つけることができます」と堀口氏は言いました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
たとえば、シートの幅が広いトランジスタの励起電流は大きくなります。幅の狭いシートを使用すると、より小さいフィールド電流でデバイスを小さくできます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノリスは、ワイヤーがチャネルとして機能するナノワイヤー技術に関連しています。チャネル幅を制限すると、界磁電流が制限されます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
したがって、ナノシートFETと勢いを得ています。ただし、このテクノロジーと3 nmのfinFETにはいくつかの問題があります。 「FinFETの問題は、フィン幅とフィンプロファイルの量子制御に関連しています。ナノシートの問題は、p / nの不均衡、ボトムシートの効率、シート間の中間層、バルブの長さの制御に関連しています」とIEDMでのプレゼンテーション中のTSMC副ディレクターのGene Kai氏は述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これらすべての困難を考えると、ナノシートFETの技術に入るにはしばらく時間がかかります。 「新しいトランジスタアーキテクチャへの移行には多くの障害があります」とゲレーロ氏は語った。 「間違いなく、これには新しい材料が必要です。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
プロセスの最も単純なバージョンでは、ナノシートFETの製造は、基板上に超格子を形成することから始まります。エピタキシャル装置は、基板上にシリコン-ゲルマニウム合金（SiGe）とシリコンの交互層を配置します。スタックは、少なくとも3つのSiGe層と3つのシリコン層で構成されます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
次に、構造化とエッチングによって超格子に垂直フィンが形成されます。これには、非常に正確なプロセス制御が必要です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
次に、最も難しい段階の1つである内部ガスケットの形成を開始します。まず、SiGe層の外側の部分が超格子に埋め込まれます。これにより、誘電体で満たされた小さなくぼみが作成されます。 「バルブの容量を減らすには、屋内ガスケットが必要です」とカイ氏は語った。 「それらを作ることはプロセスの本質的な部分です。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
そして、そのような技術はすでに存在します-IBMとTELは最近、内部ガスケットとチャネル生産の両方に適した新しいエッチング技術について説明しました。これには、150：1の比率のSiGeの等方性ドライエッチングが使用されます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
このテクノロジーにより、非常に正確な内部ガスケットを得ることができます。 IBMのR＆DマネージャーであるNicholas Loubet氏は、次のように述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
次に、ソースとドレインが形成されます。その後、ＳｉＧｅ層はエッチングによって超格子から除去される。チャネルを構成するシリコン層またはシートは残ります。</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">High-k</font></a><font style="vertical-align: inherit;">材料</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
が構造内に配置され、</font><font style="vertical-align: inherit;">最後にMOLコンパウンドが形成されて、ナノシートが形成されます。</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これは、この複雑なプロセスを簡単に説明したものです。ただし、新しいテクノロジーと同様に、ナノシートは欠陥が発生しやすい場合があります。すべてのステップの追加の調査と測定が必要です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
KLAのプロセス管理ソリューションディレクターであるChet Lenox氏は、「テクノロジー間の以前の移行と同様に、ナノシートの研究と測定に関連する問題が見られます」と述べました。 「内部のガスケットとナノシートの両方に多くの欠陥のある状態が現れる可能性があります。 IPメーカーは、製造プロセスのばらつきを減らすために、各スタックの平均サイズだけでなく、個々のナノシートの正確なサイズを必要としています。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これには新しいテクノロジーも必要です。</font><font style="vertical-align: inherit;">たとえば、ImecとApplied Materialsは最近、リング閉鎖用のメス走査型拡散抵抗顕微鏡（s-SSRM）技術を導入しました。</font><font style="vertical-align: inherit;">s-SSRMテクノロジーでは、小さなメスが構造の小さな部分を破壊し、ドーパントをこのセクションに追加できます。</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">その他のオプション</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
研究開発の一環として、Imecは、2 nm以下をターゲットとするCFETやフォークシートFET（フォークシートFET）など、より高度なタイプのGAAを開発しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
その時までに、ほとんどのメーカーにとって、特に電力消費と速度の低下した利点を考えると、IPのスケーリングは非常に高価になるでしょう。そのため、高度なチップレイアウトの人気がますます高まっています。すべての機能を単一の水晶に詰め込む代わりに、デバイスをより小さな水晶に分割し、高度な筐体に統合することが計画されています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「それはすべてアプリケーションに依存します」と、ASEのビジネス開発担当上級副社長であるRich Rice氏は述べています。</font><font style="vertical-align: inherit;">-サブミクロンサイズにまで進んだ技術プロセスにおいても、このような試みが確実に増加していることがわかります。</font><font style="vertical-align: inherit;">この開発はさらに継続されます。</font><font style="vertical-align: inherit;">多くの企業がこれを行っています。</font><font style="vertical-align: inherit;">彼らは、5 nmチップを統合できるかどうか、また、統合したいかどうかを決定します。</font><font style="vertical-align: inherit;">彼らは積極的にシステムを破壊する方法を探しています。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これは簡単なことではありません。</font><font style="vertical-align: inherit;">さらに、2.5D、3D-IC、チップセット、ファンアウトなど、さまざまなトレードオフのシェルオプションがいくつかあります。</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">結論</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
もちろん、誰もがそのような高度な製造プロセスを必要とするわけではありません。</font><font style="vertical-align: inherit;">ただし、Apple、HiSilicon、Intel、Samsung、およびQualcommは、高度なテクノロジーを使用しても無駄ではありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
消費者は、パフォーマンスが向上した最新かつ最高のシステムを必要としています。</font><font style="vertical-align: inherit;">唯一の問題は、新しいテクノロジーが実際の利点を手頃な価格で提供するかどうかです。</font></font></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../ja487896/index.html">死が芸術に変わるとき：英語で深い意味を持つ有名な人々の墓碑銘</a></li>
<li><a href="../ja487898/index.html">膝のメモリ帯域幅の測定</a></li>
<li><a href="../ja487900/index.html">pyqtdeploy、またはPythonプログラムをexe'shnikにパック...難しい方法</a></li>
<li><a href="../ja487902/index.html">火から火へ：リチウムイオン電池用の耐火性固体電解質</a></li>
<li><a href="../ja487906/index.html">本「コンピュータネットワーク。原則、テクノロジー、プロトコル：アニバーサリーエディション»</a></li>
<li><a href="../ja487910/index.html">自然法則とエレガントな数学：問題と解決策</a></li>
<li><a href="../ja487912/index.html">2020年の採用プロセスをスピードアップするための9つのヒント</a></li>
<li><a href="../ja487914/index.html">ロンドンでの1日のオファー：入手方法と引っ越し後に何をすべきか</a></li>
<li><a href="../ja487916/index.html">コンパクトオーディオのストーリー：ミニチュアボビンがカセットフォームファクターに移行した方法</a></li>
<li><a href="../ja487920/index.html">C ++でのオーバーロード。パートI.関数とテンプレートのオーバーロード</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>