const o="/zh-cn/assets/cover-9c53ea5f.png",t="/zh-cn/assets/imgae1-084eb861.jpg",e=[o,t],s={label:"硬件敏捷开发与验证方法学研讨",description:"作为2022年第二届RISC-V中国峰会的同期活动，8月27日下午，达坦科技将在线上举办硬件敏捷开发与验证方法学研讨。",cover:"./cover.png",location:"新加坡",date:"2022-08-23",title:"Hardware Agile Development and Verification Methodology Workshop"},n=[],p=`<p>作为 <strong>2022 年第二届 RISC-V 中国峰会</strong>的同期活动，8 月 27 日下午，达坦科技将在线上举办硬件敏捷开发与验证方法学研讨。</p>
<p>如何提升数字芯片的开发和验证效率一直是业界关注的焦点。近年来随着 Chisel、SpinalHDL 等等一众新一代 HDL 的推出，业界逐步感受到新一代 HDL 在数字芯片设计效率方面的提升。相比 Verilog 和 VHDL，这些新一代 HDL 在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合 HLS，这些新一代 HDL 支持 RTL 级描述能力，在芯片性能的把控方面远超 HLS。此外，基于 Python，以 Cocotb 和 pyuvm 为代表的新一代验证框架的推出，使得验证的周期得到一定程度的缩减，特别是基于 Python 的验证框架可以复用 Python 生态丰富的已有工具和模型，大大减少了 Golden Reference 的工作量。</p>
<p>更重要的是，这些新一代 HDL 打开了全新的数字芯片敏捷设计和验证的方法学大门。本次研讨将邀请业界多位专家分享他们在各自领域的<strong>硬件敏捷开发与验证实践经验</strong>，为业界提供一次深入探讨和交流的机会，促进硬件敏捷开发与验证方法学的发展与落地。</p>
<p>参与本次研讨的听众可以深入了解业界关于硬件敏捷开发与验证的最前沿探索，诸如：</p>
<ol>
<li><strong>新一代 HDL 在数字芯片设计方面的实践经验；</strong></li>
<li><strong>新一代验证框架在数字芯片验证方面的实践经验</strong></li>
<li><strong>硬件敏捷开发与验证和已有芯片研发流程结合的实践经验。</strong></li>
</ol>
<p>活动信息：</p>
<p>活动时间：8 月 27 日，13:15-17:15<br>
活动链接：<a href="https://t.elecfans.com/live/2113.html">https://t.elecfans.com/live/2113.html</a><br>
感兴趣的听众可以添加海报中的群主二维码加入讨论群，添加时请注明硬件敏捷开发和验证方法学研讨。</p>
<p><img src="${t}" alt="图片"></p>`;export{e as assetURLs,p as default,s as metadata,n as toc};
