Timing Analyzer report for top
Sun Jul  6 01:20:23 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; top                                                     ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10E22C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.42 MHz ; 35.42 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -27.235 ; -647.110          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -43.149                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -27.235 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.235 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.155     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.139 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.059     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -27.093 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.013     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.994 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.914     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.955 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.875     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.859 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.779     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.704 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.624     ;
; -26.574 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.982     ;
; -26.478 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.886     ;
; -26.467 ; master:master|counter[8]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.864     ;
; -26.432 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.840     ;
; -26.397 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 27.314     ;
; -26.371 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.768     ;
; -26.333 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.741     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.332 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.593     ; 26.740     ;
; -26.325 ; master:master|counter[10] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.722     ;
; -26.301 ; master:master|counter[7]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 27.218     ;
; -26.294 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.702     ;
; -26.255 ; master:master|counter[10] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 27.172     ;
; -26.226 ; master:master|counter[9]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.623     ;
; -26.198 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.606     ;
; -26.187 ; master:master|counter[12] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.584     ;
; -26.156 ; master:master|counter[9]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 27.073     ;
; -26.117 ; master:master|counter[12] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 27.034     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.102 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.513     ;
; -26.091 ; master:master|counter[11] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.396      ; 27.488     ;
; -26.084 ; master:master|counter[8]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.084     ; 27.001     ;
; -26.082 ; master:master|counter[8]  ; master:master|state.Send_Add   ; clk          ; clk         ; 1.000        ; -0.084     ; 26.999     ;
; -26.057 ; master:master|counter[8]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.396      ; 27.454     ;
; -26.043 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.407      ; 27.451     ;
; -26.021 ; master:master|counter[11] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.084     ; 26.938     ;
; -26.014 ; master:master|counter[8]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.413      ; 27.428     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -26.006 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.417     ;
; -25.988 ; master:master|counter[7]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.084     ; 26.905     ;
; -25.986 ; master:master|counter[7]  ; master:master|state.Send_Add   ; clk          ; clk         ; 1.000        ; -0.084     ; 26.903     ;
; -25.980 ; master:master|counter[8]  ; master:master|st_prev.Restart  ; clk          ; clk         ; 1.000        ; -0.084     ; 26.897     ;
; -25.961 ; master:master|counter[7]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.396      ; 27.358     ;
; -25.960 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.371     ;
; -25.960 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.371     ;
; -25.960 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.410      ; 27.371     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.454 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.740 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.743 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.763 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.077      ;
; 0.766 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.080      ;
; 0.766 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.080      ;
; 0.788 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.102      ;
; 0.800 ; master:master|state.Start      ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.580      ; 1.592      ;
; 0.939 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.253      ;
; 1.050 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.580      ; 1.842      ;
; 1.056 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.369      ;
; 1.095 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.409      ;
; 1.104 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.418      ;
; 1.113 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.113      ; 1.438      ;
; 1.113 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.427      ;
; 1.118 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.432      ;
; 1.126 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.440      ;
; 1.127 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.441      ;
; 1.135 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.449      ;
; 1.136 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.450      ;
; 1.169 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.461      ;
; 1.177 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.490      ;
; 1.187 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.080      ; 1.479      ;
; 1.217 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.581      ; 2.010      ;
; 1.239 ; master:master|state.Stretch    ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.593      ; 2.044      ;
; 1.248 ; master:master|st_prev.Restart  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.581      ; 2.041      ;
; 1.249 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.563      ;
; 1.258 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.572      ;
; 1.266 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.580      ;
; 1.267 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.581      ;
; 1.275 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.589      ;
; 1.276 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.590      ;
; 1.293 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.607      ;
; 1.319 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.102      ; 1.633      ;
; 1.329 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.400     ; 1.141      ;
; 1.383 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.697      ;
; 1.406 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.720      ;
; 1.415 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.729      ;
; 1.423 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.716      ;
; 1.433 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.747      ;
; 1.472 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.101      ; 1.785      ;
; 1.506 ; master:master|state.Default    ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.797      ;
; 1.523 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.837      ;
; 1.531 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.823      ;
; 1.546 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.859      ;
; 1.573 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.102      ; 1.887      ;
; 1.579 ; master:master|state.Listen     ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.108      ; 1.899      ;
; 1.591 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.883      ;
; 1.663 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.954      ;
; 1.674 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.400     ; 1.486      ;
; 1.695 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.593      ; 2.500      ;
; 1.749 ; master:master|state.Default    ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.040      ;
; 1.752 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.079      ; 2.043      ;
; 1.781 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.581      ; 2.574      ;
; 1.818 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.581      ; 2.611      ;
; 1.835 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.581      ; 2.628      ;
; 1.883 ; master:master|state.Listen     ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.102      ; 2.197      ;
; 1.921 ; master:master|st_prev.Default  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.400     ; 1.733      ;
; 1.951 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.101      ; 2.264      ;
; 1.973 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.119      ; 2.304      ;
; 1.997 ; master:master|counter[0]       ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.105      ; 2.314      ;
; 2.039 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.593      ; 2.844      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.041 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.848      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.053 ; master:master|state.Start      ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.595      ; 2.860      ;
; 2.068 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.359      ;
; 2.189 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.080      ; 2.481      ;
; 2.257 ; master:master|state.Start      ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.079      ; 2.548      ;
; 2.273 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.599      ; 3.084      ;
; 2.274 ; master:master|st_prev.Default  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.119      ; 2.605      ;
; 2.278 ; master:master|state.Default    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.592      ; 3.082      ;
; 2.280 ; master:master|counter[0]       ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.087      ; 2.579      ;
; 2.284 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.599      ; 3.095      ;
; 2.293 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.102      ; 2.607      ;
; 2.304 ; master:master|st_prev.Send_Reg ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.593      ; 3.109      ;
; 2.309 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.079      ; 2.600      ;
; 2.314 ; master:master|state.Send_Add   ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.080      ; 2.606      ;
; 2.345 ; master:master|counter[10]      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.596      ; 3.153      ;
; 2.364 ; master:master|state.Stretch    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.593      ; 3.169      ;
; 2.395 ; master:master|state.Send_Add   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.687      ;
; 2.448 ; master:master|st_prev.Default  ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; -0.399     ; 2.261      ;
; 2.455 ; master:master|counter[0]       ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.087      ; 2.754      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.67 MHz ; 38.67 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -24.860 ; -590.438         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -43.149                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -24.860 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.860 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.790     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.772 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.702     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.738 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.668     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.647 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.577     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.618 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.548     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.530 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.460     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.397 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.072     ; 25.327     ;
; -24.244 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.632     ;
; -24.156 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.544     ;
; -24.122 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.510     ;
; -24.116 ; master:master|counter[8]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.496     ;
; -24.113 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 25.038     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.109 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.551     ; 24.560     ;
; -24.031 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.419     ;
; -24.028 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.408     ;
; -24.025 ; master:master|counter[7]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.950     ;
; -24.002 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.390     ;
; -23.994 ; master:master|counter[10] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.374     ;
; -23.991 ; master:master|counter[10] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.916     ;
; -23.914 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.302     ;
; -23.903 ; master:master|counter[9]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.283     ;
; -23.900 ; master:master|counter[9]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.825     ;
; -23.874 ; master:master|counter[12] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.254     ;
; -23.871 ; master:master|counter[12] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.796     ;
; -23.786 ; master:master|counter[11] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.166     ;
; -23.783 ; master:master|counter[11] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.708     ;
; -23.781 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.386      ; 25.169     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.770 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.159     ;
; -23.739 ; master:master|counter[8]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.378      ; 25.119     ;
; -23.738 ; master:master|counter[8]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.077     ; 24.663     ;
; -23.736 ; master:master|counter[8]  ; master:master|state.Send_Add   ; clk          ; clk         ; 1.000        ; -0.077     ; 24.661     ;
; -23.713 ; master:master|counter[8]  ; master:master|st_prev.Restart  ; clk          ; clk         ; 1.000        ; -0.077     ; 24.638     ;
; -23.704 ; master:master|counter[8]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.393      ; 25.099     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.682 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.071     ;
; -23.653 ; master:master|counter[13] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.378      ; 25.033     ;
; -23.651 ; master:master|counter[7]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.378      ; 25.031     ;
; -23.650 ; master:master|counter[13] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.077     ; 24.575     ;
; -23.650 ; master:master|counter[7]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.077     ; 24.575     ;
; -23.648 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.037     ;
; -23.648 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.387      ; 25.037     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.683 ; master:master|state.Start      ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.422      ;
; 0.685 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.972      ;
; 0.691 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.978      ;
; 0.707 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.994      ;
; 0.709 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.996      ;
; 0.712 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.999      ;
; 0.735 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.022      ;
; 0.851 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.138      ;
; 0.933 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.544      ; 1.672      ;
; 0.997 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.283      ;
; 1.007 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.294      ;
; 1.008 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.295      ;
; 1.025 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.312      ;
; 1.029 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.316      ;
; 1.029 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.316      ;
; 1.030 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.317      ;
; 1.045 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.332      ;
; 1.046 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.333      ;
; 1.056 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.351      ;
; 1.083 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.350      ;
; 1.097 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.072      ; 1.364      ;
; 1.099 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.385      ;
; 1.122 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.863      ;
; 1.122 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.409      ;
; 1.147 ; master:master|st_prev.Restart  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.546      ; 1.888      ;
; 1.151 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.438      ;
; 1.151 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.438      ;
; 1.152 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.439      ;
; 1.162 ; master:master|state.Stretch    ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.555      ; 1.912      ;
; 1.167 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.454      ;
; 1.168 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.455      ;
; 1.213 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.500      ;
; 1.221 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.092      ; 1.508      ;
; 1.238 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.525      ;
; 1.248 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.383     ; 1.060      ;
; 1.273 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.560      ;
; 1.283 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.553      ;
; 1.289 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.576      ;
; 1.335 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.622      ;
; 1.347 ; master:master|state.Default    ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.612      ;
; 1.348 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.091      ; 1.634      ;
; 1.360 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.647      ;
; 1.403 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.671      ;
; 1.425 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.711      ;
; 1.440 ; master:master|state.Listen     ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.099      ; 1.734      ;
; 1.457 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.092      ; 1.744      ;
; 1.469 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.736      ;
; 1.480 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.745      ;
; 1.531 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.555      ; 2.281      ;
; 1.559 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.824      ;
; 1.562 ; master:master|state.Default    ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.827      ;
; 1.569 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.383     ; 1.381      ;
; 1.605 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.546      ; 2.346      ;
; 1.648 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.546      ; 2.389      ;
; 1.679 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.546      ; 2.420      ;
; 1.710 ; master:master|state.Listen     ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.092      ; 1.997      ;
; 1.781 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.107      ; 2.083      ;
; 1.794 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.091      ; 2.080      ;
; 1.796 ; master:master|counter[0]       ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.098      ; 2.089      ;
; 1.800 ; master:master|st_prev.Default  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.383     ; 1.612      ;
; 1.824 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.555      ; 2.574      ;
; 1.841 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.106      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.842 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.591      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 1.844 ; master:master|state.Start      ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.554      ; 2.593      ;
; 2.016 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.072      ; 2.283      ;
; 2.020 ; master:master|state.Start      ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.070      ; 2.285      ;
; 2.025 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.562      ; 2.782      ;
; 2.032 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.562      ; 2.789      ;
; 2.070 ; master:master|counter[0]       ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.082      ; 2.347      ;
; 2.081 ; master:master|state.Default    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.553      ; 2.829      ;
; 2.082 ; master:master|st_prev.Default  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.107      ; 2.384      ;
; 2.113 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.092      ; 2.400      ;
; 2.121 ; master:master|st_prev.Send_Reg ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.555      ; 2.871      ;
; 2.123 ; master:master|state.Stretch    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.555      ; 2.873      ;
; 2.129 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.394      ;
; 2.135 ; master:master|counter[10]      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.557      ; 2.887      ;
; 2.141 ; master:master|state.Send_Add   ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.072      ; 2.408      ;
; 2.175 ; master:master|state.Start      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.560      ; 2.930      ;
; 2.215 ; master:master|state.Stretch    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.075      ; 2.485      ;
; 2.221 ; master:master|counter[7]       ; master:master|counter[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 2.488      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -11.269 ; -268.235         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.082                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -11.269 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.269 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.220     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.267 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.218     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.202 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.153     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.201 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.152     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.138 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.089     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.136 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.087     ;
; -11.130 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.280     ;
; -11.128 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.278     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.067 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.036     ; 12.018     ;
; -11.063 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.213     ;
; -11.062 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.212     ;
; -11.055 ; master:master|counter[7]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.195     ;
; -11.053 ; master:master|counter[8]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.193     ;
; -11.034 ; master:master|counter[7]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.981     ;
; -11.032 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.979     ;
; -10.999 ; master:master|counter[11] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.149     ;
; -10.997 ; master:master|counter[12] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.147     ;
; -10.988 ; master:master|counter[10] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.128     ;
; -10.987 ; master:master|counter[9]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.127     ;
; -10.967 ; master:master|counter[10] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.914     ;
; -10.966 ; master:master|counter[9]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.913     ;
; -10.928 ; master:master|counter[13] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; 0.163      ; 12.078     ;
; -10.924 ; master:master|counter[11] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.064     ;
; -10.922 ; master:master|counter[12] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 12.062     ;
; -10.903 ; master:master|counter[11] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.850     ;
; -10.901 ; master:master|counter[12] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.848     ;
; -10.883 ; master:master|counter[7]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.153      ; 12.023     ;
; -10.881 ; master:master|counter[8]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; 0.153      ; 12.021     ;
; -10.875 ; master:master|counter[7]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.040     ; 11.822     ;
; -10.873 ; master:master|counter[7]  ; master:master|state.Send_Add   ; clk          ; clk         ; 1.000        ; -0.040     ; 11.820     ;
; -10.873 ; master:master|counter[8]  ; master:master|state.Stretch    ; clk          ; clk         ; 1.000        ; -0.040     ; 11.820     ;
; -10.871 ; master:master|counter[8]  ; master:master|state.Send_Add   ; clk          ; clk         ; 1.000        ; -0.040     ; 11.818     ;
; -10.854 ; master:master|counter[7]  ; master:master|st_prev.Restart  ; clk          ; clk         ; 1.000        ; -0.040     ; 11.801     ;
; -10.853 ; master:master|counter[13] ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.153      ; 11.993     ;
; -10.852 ; master:master|counter[8]  ; master:master|st_prev.Restart  ; clk          ; clk         ; 1.000        ; -0.040     ; 11.799     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.849 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.245     ; 11.591     ;
; -10.847 ; master:master|counter[7]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.165      ; 11.999     ;
; -10.845 ; master:master|counter[8]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; 0.165      ; 11.997     ;
; -10.832 ; master:master|counter[13] ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.040     ; 11.779     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.824 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.975     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
; -10.822 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.164      ; 11.973     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.295 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.298 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.307 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.436      ;
; 0.308 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.437      ;
; 0.309 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.438      ;
; 0.317 ; master:master|state.Start      ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.636      ;
; 0.319 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.448      ;
; 0.362 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.491      ;
; 0.431 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.559      ;
; 0.437 ; master:master|state.Start      ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.235      ; 0.756      ;
; 0.444 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.454 ; master:master|state.Send_Reg   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.592      ;
; 0.456 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.459 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.588      ;
; 0.463 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.595      ;
; 0.467 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.596      ;
; 0.468 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.598      ;
; 0.470 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.599      ;
; 0.471 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.599      ;
; 0.511 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.640      ;
; 0.519 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.648      ;
; 0.522 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.651      ;
; 0.532 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.661      ;
; 0.533 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.662      ;
; 0.534 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; -0.156     ; 0.462      ;
; 0.535 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.664      ;
; 0.536 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.665      ;
; 0.537 ; master:master|sda_en           ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.665      ;
; 0.538 ; master:master|state.Stretch    ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.859      ;
; 0.541 ; master:master|st_prev.Restart  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.237      ; 0.862      ;
; 0.558 ; master:master|st_prev.Send_Reg ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.680      ;
; 0.560 ; master:master|state.Stretch    ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.247      ; 0.891      ;
; 0.574 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.577 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.706      ;
; 0.598 ; master:master|counter[0]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.727      ;
; 0.601 ; master:master|counter[0]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.730      ;
; 0.623 ; master:master|state.Default    ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.741      ;
; 0.625 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.044      ; 0.753      ;
; 0.640 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.769      ;
; 0.641 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.769      ;
; 0.643 ; master:master|counter[1]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.772      ;
; 0.645 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.647 ; master:master|state.Send_Add   ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.651 ; master:master|state.Listen     ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.047      ; 0.782      ;
; 0.656 ; master:master|state.Start      ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.667 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.156     ; 0.595      ;
; 0.690 ; master:master|state.Default    ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.809      ;
; 0.698 ; master:master|state.Start      ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.816      ;
; 0.714 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.237      ; 1.035      ;
; 0.733 ; master:master|state.Send_Add   ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.247      ; 1.064      ;
; 0.749 ; master:master|state.Listen     ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.877      ;
; 0.772 ; master:master|st_prev.Default  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; -0.156     ; 0.700      ;
; 0.787 ; master:master|state.Send_Reg   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.928      ;
; 0.801 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.237      ; 1.122      ;
; 0.802 ; master:master|state.Send_Add   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.237      ; 1.123      ;
; 0.802 ; master:master|counter[0]       ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.932      ;
; 0.813 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.044      ; 0.941      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.820 ; master:master|state.Default    ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.151      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.822 ; master:master|state.Start      ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.247      ; 1.153      ;
; 0.831 ; master:master|state.Start      ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.949      ;
; 0.836 ; master:master|st_prev.Restart  ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.247      ; 1.167      ;
; 0.893 ; master:master|state.Start      ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.035      ; 1.012      ;
; 0.907 ; master:master|st_prev.Restart  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.250      ; 1.241      ;
; 0.935 ; master:master|state.Send_Add   ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.037      ; 1.056      ;
; 0.943 ; master:master|state.Send_Add   ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.036      ; 1.063      ;
; 0.946 ; master:master|state.Start      ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.064      ;
; 0.953 ; master:master|sda_out          ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.045      ; 1.082      ;
; 0.953 ; master:master|state.Send_Add   ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.250      ; 1.287      ;
; 0.961 ; master:master|state.Default    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.245      ; 1.290      ;
; 0.968 ; master:master|st_prev.Default  ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.057      ; 1.109      ;
; 0.989 ; master:master|counter[0]       ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.033      ; 1.106      ;
; 0.989 ; master:master|st_prev.Default  ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; -0.155     ; 0.918      ;
; 0.998 ; master:master|counter[7]       ; master:master|counter[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 1.118      ;
; 0.999 ; master:master|state.Stretch    ; master:master|sda_en           ; clk          ; clk         ; 0.000        ; 0.247      ; 1.330      ;
; 1.006 ; master:master|state.Stretch    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.128      ;
; 1.006 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.037      ; 1.127      ;
; 1.008 ; master:master|counter[10]      ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.246      ; 1.338      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.235  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -27.235  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -647.11  ; 0.0   ; 0.0      ; 0.0     ; -43.149             ;
;  clk             ; -647.110 ; 0.000 ; N/A      ; N/A     ; -43.149             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; beg                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; beg        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; beg        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Jul  6 01:20:21 2025
Info: Command: quartus_sta JASPI -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -27.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -27.235            -647.110 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -24.860
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.860            -590.438 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.269            -268.235 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.082 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Sun Jul  6 01:20:23 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


