大家好，这里是最佳拍档，我是大飞
前几天Semianalysis发了一篇文章
讲述了在2nm工艺上
各家芯片代工厂之间目前的进展
不仅分析了市场现状
对GAA和BSPDN技术做了细致的介绍
还指出了行业的转折点和新机会
对整个芯片和AI行业的发展方向都有很好的指导性作用
今天大飞我就来跟大家分享一下
首先，文章开篇就点明观点
那就是台积电赢得了FinFET
可能有观众还不太了解FinFET
我们先来简单介绍一下
我们先说FET
学电子的人可能都比较熟悉
FET的全称Field-Effect Transistor
翻译过来就是场效应管
FET是一种常见的三端口半导体器件
比较常见的是结型场效应晶体管JFET
和金属氧化物场效应管MOSFET
那么FinFET到底是什么呢？
FinFET又被称为鳍式场效应晶体管
是一种新的互补式金属氧化物半导体晶体管
FinFET与传统MOSFET的主要区别在于
FinFET的沟道由绝缘衬底上凸起的高而薄的鳍构成
源极和漏极分别在两端
三栅极紧贴着侧壁和顶部
用来辅助电流控制
这种鳍形的结构可以增大栅围绕沟道的面
加强栅对沟道的控制
有效缓解短沟道效应
在大幅改善电路控制和减少漏电流的同时
也可以大幅缩短晶体管的栅长
简单一点的话
大家可以理解为FinFET是先进制程
比如20nm以下所必须要使用的一种工艺技术
顺便提一句
FinFET正是由前台积电首席技术官、加州大学伯克利分校教授胡正明所提出的
好了，我们回到文章内容
文章指出
目前台积电在FinFET技术上占据优势
所有最前沿的设计
包括英特尔的
都是在台积电的N5和N3工艺上制造的
把竞争对手三星和英特尔已经甩到了身后
像三星自从7nm以来，就一直表现不佳
良率也很低
而英特尔还在复苏之路上挣扎
没有大客户大批量的采购订单
而且英特尔在10nm节点上失败了
失去了3年的领先优势
不过，虽然台积电目前处于领先地位
但是整个行业正处在关键的转折点
那就是全环绕栅极架构GAA
和背面供电网络BSPDN
这两个技术可能会打破目前代工厂的竞争秩序
为新的竞争者打开大门
比如说
日本政府支持的2nm代工厂Rapidus
我们在前几天做的一期介绍日本芯片历史的视频中
也提到过它
GAA全称Gate All Around
其实并不能算是新的技术
三星已经将这项技术投产了几年
只不过还只能用来生产单个低容量的挖矿芯片
但是GAA又非常重要，由于在5nm以下
FinFET也遇到瓶颈，只有GAA有望解决
所以行业内预计，从2nm到本世纪末
所有先进芯片都将使用GAA架构
除了GAA以外，背面供电网络BSPDN
也是另一个工艺上的重要创新
我们大概应该知道，造芯片的时候
首先要在晶圆上制造晶体管
然后再制造数十层的金属层
这些金属层主要是为晶体管提供电源
并且在晶体管与外界之间传送信号
那么电路的缩小
就意味着晶体管和金属互连都必须缩小
尤其是现在互连的缩小
已经变得比晶体管的缩小更加困难
比方说，超过90%的 EUV光刻技术
实际上都是用在互连方面
比如接触、通孔和金属层上
而不是晶体管层本身
随着导线本身的物理尺寸减小
芯片上的晶体管越来越多
也就意味着互连会越来越多
互连层的数量也会越来越多
层数一多
也就意味着制造成本更高、布线设计更困难
并且随着信号路径的变长
性能也会降低
虽然行业一直在进行材料创新、设计技术协同优化DTCO
以及EUV光刻技术的升级
但是现在这种方式已经变得越来越昂贵
优化的空间也在不断缩小
所以，在距离上一次互连的重大革新
也就是1997年从铝到铜的转变30年之后
现在又到了进行互连创新的时候了
而BSPDN就是目标
BSPDN的核心思想是将电源布线
转移到晶圆的背面
这样可以为信号布线留出空间
而电源则移到背面
从架构上讲
这就意味着短于6T的标准单元更加可行
6T指的是标准单元的单元高度
标准单元指的是数字逻辑的基本构建块
比如NAND门
单元高度通常以T的倍数来衡量
T是M2金属线或者单元跨越的“轨道”数量
这个高度值越小越好
因为更小的单元可以提高密度
无需扩展鳍片、栅极和金属互连等底层的功能
而扩展这些功能的成本很高
需要更好的光刻技术才能办到
从这张图可以看到
标准单元的顶部和底部都被M2金属层中的宽金属导轨所束缚
这些导轨为电池提供电源和参考电压
并且连接到更高金属层中的其余供电网络
这些导轨正是属于正面电池总高度6T的一部分
因此，将它们移到背面
意味着电池可以缩小到5T甚至更短
BSPDN还在两个方面改善了电力传输
首先
为晶体管供电的互连长度大大缩短
3nm节点的正面电力传输
必须穿越15层以上的金属层
而背面电力传输，可以少于5层
而且导线更粗、电阻更低
因此，线路电阻造成的功率损耗
可以减少大约一个数量级
其次
BSPDN减少了对大量互连扩展的需求
我们都知道，在直径100nm以下
铜线的电阻会随着直径的缩小而呈指数级的增长
但是如今先进芯片的线宽已经远低于20nm
所以电阻是一个关键问题
高电阻不仅会浪费功率
而且会在芯片中产生过多的热量
而BSPDN可以缓解这个问题
总体来说，与之前的高端工艺相比
BSPDN的功耗大约可以降低15-20%。
目前，BSPDN有三种可以实现的方法
分别是埋入式电源轨道（buried power rail）、电源穿孔（power via）和背面接触（backside contact）
我们先说埋入式电源轨道BPR
这是背面供电实现中最简单的一种
它需要将电源轨道
从M2金属层中晶体管顶部的正常位置
移到晶体管下方的水平位置
由于原来较宽的电源轨道
被紧贴晶体管下方的细长轨道所代替
所以空间可以大大减小
但是
埋入式电源轨道仍然需要通过正面金属层连接到晶体管
并且通过硅通孔TSV
连接到背面的供电网络
这意味着整体单元高度可以减少大约1T
也就是15%。
BPR的工艺虽然相对简单
但是它有一个主要风险
那就是在前段制程 (FEOL) 中使用金属
传统上
晶圆厂为了避免导电金属污染半导体器件
只能在中段制程 (MOL) 和后段制程 (BEOL) 工艺中使用金属
所以晶圆厂必须打破这条规则
才能采用BPR，因为根据定义
BPR必须在晶体管之前集成
但是在实际过程中
没有人愿意打破这条规则
于是没有任何大批量制造会采用BPR
另外
BPR的另一个挑战是埋轨道之后的对齐
虽然ASML在键合后的叠加能力上
能够满足BPR的要求
但是对于背面接触等更复杂的工艺还有待改进
其次是PowerVia
PowerVia 是英特尔的背面电源解决方案
它在两个主要方面对BPR进行了改进
一个是将电源轨道移到了晶圆的背面
避免了BPR的污染风险
第二
由于从晶圆正面消除了电源布线
因此电池尺寸的缩小效果更明显
应该说
PowerVia是BPR概念的一种演进
在前端处理过程中
PowerVia完全跳过了电源轨道
除了避免了在晶体管前沉积金属的污染风险以外
它还省去了昂贵的对准工艺步骤
在千兆晶圆厂的规模下
像这样的单个关键层在工具上的成本
可能就有几亿美元
与传统的全正面方案相比
PowerVia唯一增加的步骤
是在晶体管触点后构建的又高又细的通孔
这个通孔从触点延伸到晶圆衬底的深处
在完成正面布线后
晶圆被翻转、键合和减薄
由于通孔延伸到了晶圆的背面深处
因此在减薄的过程中
即使露出它们也不会损坏晶体管
另外
PowerVia因为直接从晶体管触点向下布线
意味着没有电源通过关键的正面金属层布线
也这意味着可以放宽低金属层的间距
有利于单元扩展
第三种BSPDN的实现方式是背面接触BSC
或者直接背面接触DBC
它们提供了一种消除功率对标准单元高度影响的方法
换句话说
它们在所有背面电源方案中
实现了最大的扩展优势
这个想法是BPR和PowerVia的自然延伸
不是从接触的顶部或者侧面布线
而是通过底部布线
虽然这个想法很简单，但是事实证明
背面接触也是风险最高、回报最高的方案
想要制造它们并不容易
主要难度在于间距
对于BPR和PowerVia
连接到背面特征的间距大致与单元的高度相同
大约为150-250nm
但是在键合后的光刻中
对第一个背面电源层进行图案化
所需要的覆盖层只需大于10nm
这种覆盖层和大于150nm的间距
通过DUV扫描仪就可以轻松实现
但是对于直接背面接触来说
要求就要高得多了
电源布线的接触形成在源极和漏极下方
而源极到漏极的距离
大致相当于多晶硅的接触间距
即栅极到栅极的距离
现代工艺下的CPP间距大约为 50nm
这远远超出了单次氟化氩（Arf）浸没曝光的分辨率
所以需要更昂贵的多重图案化方案
或者EUV才行
虽然生产难度很高
但是背面接触的好处也非常显著
理论上
6T的正面单元可以缩小大约25%，
降到4.5T甚至4T
实际上，并不是缩小单元的尺寸
而是用信号线代替重新定位的电源线
这显著改善了布线
并且在芯片级别实现了密度的提升
线路的电阻也会显著降低
功耗降低大约 15%。
时钟频率可以提高5%以上
不过，这些好处的代价是
总层数最多只能增加20%。
因为晶圆减薄虽然不会影响晶体管等有源元件
但是会降低依赖于厚硅的二极管等无源器件的性能
在未来
对于1.4nm及以下制程的芯片来说
背面接触的技术工艺会变得更加复杂
最后，文章介绍了一下
Rapidus、三星、英特尔和台积电
分别在GAA和BSPDN上的技术路线图
先说Rapidus
它是一家新兴的日本代工厂
得到了日本政府的大量补贴
并且得到了丰田、索尼等8家大型国内公司的额外资助
Rapidus的目标是在2025年4月开设一条2nm试验线
在2027年实现大批量生产
并进一步提升到1.4nm节点
但是他们的路线图中并不包括背面供电
虽然获得了IBM 2nm工艺技术的许可
但是这家公司想用5年的时间
从全新成立到实现大批量生产
要面临的挑战相当大
更何况
日本国内对2nm的需求很少甚至没有
也很难看出他们在性能或成本方面有任何竞争优势
到目前为止
Rapidus也还没有签约任何有大量订单的客户
接下来是三星
虽然也面临着客户数量的挑战
但是正在推进雄心勃勃的路线图
从技术上讲，早在2022年
三星就率先在SF3E节点上实现了量产GAA
但是并没有产品化
因此
SF2 2nm节点不太可能是一个革命性的节点
三星路线图上的主要亮点
是计划在2027年
在SF2Z节点上引入背面供电
2024年6月
三星的代工论坛上详细介绍了这项工艺
通过背面接触将电源和全局时钟移到背面
性能提升了 8%，
功耗降低了15%，面积减少了7%。
目前猜测
SF1.4节点将进一步的缩小金属和栅极间距
并且对纳米片进行某种2D通道
材料方面的改进
不过时间点非常紧迫
再说英特尔
已经在开始加速基于GAA+BSPDN的节点 18A
不过虽然叫18A
其实际密度更接近3纳米工艺
出于财务原因，英特尔之前的20A工艺
最近已经被放弃
值得注意的是
英特尔正在使用PowerVia方案
进行背面供电，虽然更容易制造
但是与直接背面接触相比
这种方式的规模优势较小
最后是台积电，凭借着N2节点
台积电继续稳步推进工艺节点方面的改进
推动股价持续上涨
明年
N2将通过台积电首款GAA架构实现大批量生产
2026年将提供变体N2P和N2X
并且在下半年推出首个GAA+BSPDN的节点A16
与三星一样
台积电选择一头扎进采用背面接触方案的BSPDN
而没有选择更简单、更保守的BPR或者PowerVia方案
总的来说，三大代工厂都将在2025年
真正大规模的推出GAA
而Rapidus将在2027年紧随其后
其中英特尔将率先推出BSPDN
时间比预期早一年左右
好了，以上就是文章的主要内容了
可以看到
台积电在先进制程芯片工艺方面
目前保持着较大的优势
无论是工艺技术
还是客户订单，都远超其他几家
至于能否突破GAA+BSPDN的技术挑战
还要拭目以待
感谢大家观看本期节目
我们下期再见
