# Sistema de detecci√≥n y correcci√≥n de errores con Hamming (7,4)

## 1. Abreviaturas y definiciones
- **FPGA**: Field Programmable Gate Array  
- **SECDED**: Single Error Correction, Double Error Detection  
- **SB1**: Subsistema de codificaci√≥n  
- **SB2**: Subsistema de s√≠ndrome y correcci√≥n  
- **SB3**: Subsistema de despliegue en LEDs  
- **SB4**: Subsistema de despliegue en 7 segmentos  

---

## 2. Resumen
En este documento se explica la implementaci√≥n de un sistema digital en FPGA que utiliza el **c√≥digo Hamming (7,4)** para detectar y corregir errores de un solo bit en la transmisi√≥n de datos.  

El dise√±o incluye:  
1. Un **subsistema de codificaci√≥n** que genera la palabra de 7 bits a partir de 4 bits de datos.  
2. Un **subsistema de detecci√≥n y correcci√≥n**, que calcula el s√≠ndrome y corrige el bit err√≥neo.  
3. Un **subsistema de despliegue en LEDs**, que muestra la palabra corregida.  
4. Un **subsistema de despliegue en 7 segmentos**, que permite visualizar el dato transmitido o la posici√≥n del error.  

---

## 3. Introducci√≥n
El objetivo del proyecto fue **llevar la teor√≠a del c√≥digo de Hamming a la pr√°ctica** implementando en la FPGA TangNano 9K un sistema capaz de:  
- Detectar y corregir un error de un solo bit.  
- Identificar la posici√≥n del error mediante el c√°lculo del s√≠ndrome.  
- Desplegar resultados en salidas visuales (LEDs y displays de 7 segmentos).  

Se usaron testbenches para validar cada subsistema y se sintetiz√≥ el dise√±o completo utilizando **OssCadSuite** junto con **Yosys** y **nextpnr**.  

üìå *Aqu√≠ se puede incluir el diagrama de bloques general del sistema.*  

---

## 4. Desarrollo

### 4.0 Descripci√≥n general del sistema
El sistema se compone de los siguientes subsistemas:  
- **SB1 ‚Äì Codificador Hamming**: genera la palabra de 7 bits con paridades.  
- **SB2 ‚Äì S√≠ndrome y corrector**: identifica la posici√≥n del error y lo corrige.  
- **SB3 ‚Äì LEDs**: despliegan la palabra corregida.  
- **SB4 ‚Äì Displays 7 segmentos**: muestran la palabra transmitida o la posici√≥n del error.  

üìå *Aqu√≠ se puede incluir el diagrama de cada subsistema.*  

---

### 4.1 Subsistema de codificaci√≥n
#### 1. Encabezado del m√≥dulo
```SystemVerilog
module hamming_secded_encoder (
    input  logic [3:0] data,
    output logic [7:0] code
);
```
#### 2. Funci√≥n
Genera el c√≥digo Hamming agregando 3 bits de paridad a los 4 bits de datos.  

#### 3. Testbench
Se probaron todas las combinaciones de 4 bits verificando que las palabras codificadas coincidieran con la teor√≠a.  

üìå *Aqu√≠ puede ir una tabla de verdad o captura de simulaci√≥n.*  

---

### 4.2 Subsistema de s√≠ndrome y corrector
#### 1. Encabezado del m√≥dulo
```SystemVerilog
module hamming_secded_decoder (
    input  logic [7:0] r,
    output logic [3:0] data,
    output logic single_error,
    output logic double_error
);
```
#### 2. Funci√≥n
Calcula el s√≠ndrome, determina si existe un error, corrige el bit afectado y entrega la palabra de 4 bits limpia.  

#### 3. Testbench
Se forzaron errores en distintas posiciones y se verific√≥ que el sistema los corrigiera.  

üìå *Aqu√≠ puede ir un diagrama de tiempos con la correcci√≥n.*  

---

### 4.3 Subsistema de LEDs
#### 1. Funci√≥n
Recibe la palabra corregida y la despliega en los LEDs de la FPGA.  

üìå *Aqu√≠ puede ir un diagrama del cableado de LEDs.*  

---

### 4.4 Subsistema de 7 segmentos
#### 1. Funci√≥n
Muestra en los displays:  
- La palabra transmitida, o  
- La posici√≥n del error detectado, en hexadecimal.  

Un switch selecciona cu√°l informaci√≥n se despliega.  

üìå *Aqu√≠ puede ir el diagrama de conexi√≥n con transistores PNP.*  

---

## 5. Flujo de herramientas
El flujo de trabajo fue realizado con **VSCode + Lushay + OssCadSuite**.  
Se configuraron tareas en `tasks.json` para automatizar:  

```bash
make sim    # Simulaci√≥n RTL
make synth  # S√≠ntesis
make pnr    # Place & Route
make pack   # Empaquetado
make prog   # Programaci√≥n en FPGA
```

üìå *Aqu√≠ se puede incluir un extracto del reporte de recursos utilizados (JSON).*  

---

## 6. Resultados
- El sistema corrigi√≥ de manera correcta todos los errores de un solo bit.  
- El s√≠ndrome coincidi√≥ siempre con la posici√≥n del error.  
- Cuando no exist√≠a error, la salida fue igual a la palabra transmitida.  

üìå *Aqu√≠ puede ir foto de la FPGA mostrando el resultado.*  

---

## 7. Conclusiones
- El **c√≥digo Hamming (7,4)** es confiable para detecci√≥n y correcci√≥n de errores de un bit.  
- La implementaci√≥n modular en SystemVerilog facilit√≥ la validaci√≥n y depuraci√≥n.  
- El flujo de herramientas libres (Yosys + nextpnr) fue suficiente para implementar el proyecto en la TangNano 9K.  
- El trabajo permiti√≥ pasar de la teor√≠a a la pr√°ctica y comprobar en hardware real la utilidad del dise√±o.  
