bandwidth or 77GHz automobile radar, 84GHz unlicensed 
band and 96GHz radiation absorption frequency. 
However, in order to integrate a complete system, 
i.e., including the transmitter and receiver, it 
needs many circuit blocks to combine together. Both 
in transmitter and receiver, it needs a clean clock 
to generate a more stable and clean high frequency 
output signal. The clock generator can be implemented 
as a phase-locked loop. As for the transmitter, the 
base-band signal is amplified and is up-converted by 
a high frequency local oscillator and the up-
converted signal is then transmitted through the 
antenna. As for the receiver, the signal received 
from the antenna is down-converted by a high 
frequency local oscillator which gets an IF signal. 
And the IF signal goes into the ADC in order to 
transform to digital signal. The DSP circuit will 
handle the further processing. With the rapid 
progress in CMOS technology, the millimeter-wave 
circuit can be implemented using 90nm or 65nm CMOS 
technology. In the same time, the power consumption 
of the related circuits can be reduced due to the 
advanced process technology； however, the chip size 
is reduced as well. It leads to increasing in the 
heat energy produced in unit area, so the circuit is 
also essential which can sense the temperature of the 
power amplifier, since it consumes larger power. The 
purpose of this project is to further keep on the 
researching of the previous 60GHz or 77GHz 
millimeter-wave CMOS wireless transceiver. By 
integrating the front-end circuits of the transceiver 
we have, such as power amplifier, low-noise 
amplifier, mixer, and phase-locked loop. By using the 
beam-forming technique, a larger output power can be 
generated to further increase the transmission 
distance. Also, a low-voltage low-power and high 
resolution ADC can be designed to integrate the 
circuit techniques of the analog circuits and digital 
circuits. This project is finished in one year 
(99/11/1~100/11/30). By using the results of previous 
NSC projects, several circuit design and structure 
analysis of the key components are proposed. Finally, 
1 
 
行政院國家科學委員會補助專題研究計畫 ■成果報告   □期中進度報告 
 
毫米波互補金氧半導體百億位元無線傳收系統 
 
 
計畫類別：□個別型計畫   ■整合型計畫 
計畫編號：NSC 99－2220－E－002－042－ 
執行期間：99 年 11 月 1 日至 100 年 11 月 30 日 
 
執行機構及系所：臺灣大學電子工程所 
 
計畫主持人：陳信樹 
共同主持人：汪重光、曹恆偉、劉深淵、李泰成、林宗賢、李致毅 
外國合作計畫主持人：Prof. Patrick Chiang  
 
 
 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
■出席國際學術會議心得報告 
■國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            □涉及專利或其他智慧財產權，□一年□二年後可公開查詢 
 
中   華   民   國 100 年 12 月 20 日 
3 
 
一、前言 
 
 隨著世界各地的無線頻帶與服務與日俱增，幾乎每六個月就出現新的應用，甚至是新的標準。其
中在毫米波頻段(30-300GHz)，包含 60GHz 未授權寬達 7~9GHz 的頻帶或者是 77GHz 車用雷達、84GHz 
未授權頻帶和 96GHz 吸收輻射頻率。但是要整合成完整的系統，亦即包含傳送器和接收器，需要很
多電路區塊組合而成。在傳輸器和接收器中都需要一個乾淨的時脈產生器(Clock Generator)來產生以
得到較穩定和乾淨的高頻輸出信號。此時脈產生器可以藉由一鎖相迴路(Phase-Locked Loop)來達成。
在傳送機裡面，基頻的信號藉由放大器放大後藉由鎖相迴路中的高頻本地振盪器(Local Oscillator)來
升頻並藉由功率放大器(Power Amplifier, PA)放大後經由隔離器後藉由天線打出去。而就接收機這部分
來說，藉由將天線收到的信號和高頻本地振盪器產生的輸出信號)降頻後得到的 IF(Intermediate Fre-
quency)信號進入類比至數位轉換器(Analog-to-Digital Converter, ADC)轉成數位訊號，讓 DSP(Digital 
Signal Processing)電路做進一步的處理。而隨著 CMOS 製程快速的進步，毫米波頻段的電路已可以用
90 奈米製程或 65 奈米製程來實現，同時也可藉由這些先進製程來降低相關電路的功耗，但晶片的尺
寸也會隨之縮小，因而單位面積產生的熱能事實上是持續增加的，尤其是在 PA 的部分，由於功耗較
大，於是用來感測其溫度的感測電路(Sensor)也是必須的。 
 本研究計畫之目標對於之前已發展出的 60GHz、77GHz 等毫米波互補金氧半導體無線傳輸機之
架構及技術做深耕以繼續深究其相關知識，藉由整合現有的傳收機前端電路，如功率放大器、低雜訊
放大器、混波器、鎖相迴路等並配合波束形成技術來產生更大的功率發射使得傳輸距離能更進一步提
升，並設計低電壓、低功率及高解析度之類比數位轉換器以結合類比、數位電路技巧，及高頻信號處
理技術及配合之前國科會計畫之成果，提出一系列關鍵零組件之電路設計及架構分析，最後並可用實
際的模組展示其毫米波無線傳輸的成果。 
 
二、研究目的 
 
 毫米波(30-300GHz)收發機一般而言需要極高速的高頻時脈產生器以及高精確度、可程式化
(Programmable)的硬體平台(包含 RF/IF 類比電路，基頻 DSP 以及兩者之間的混合信號介面電路)，以
達成能傳送/接收一個或多個屬於不同標準的(包含各項空中介面參數，如資料率、調變形式、佔有頻
寬、功率/靈敏度)設施。基於目前全球已存在多種高、中、低階無線通信標準的現實以及未來極有可
能出現的高規格之系統考量，此種具「通用性」功能的設備可以解決系統間互不相容的困難，並減少
更換新裝備所造成的浪費及環保…等問題。所以成為產、學、研界一致的研發目標。  
大致符合上述定義的設備，目前已問世的舉例如下:  
(a)室內短距離高速資料傳輸設備。  
(b)77GHz 車用雷達。  
(c)94GHz 輻射掃描系統。  
  這些設備主要以「高性能」及「多功能」為優先目標，但並未能顧及成本、佔有空間/重量、功
率消耗(效率)等重要經濟因素，所以不可能成為量產化的消費/服務性商品。因此毫米波系統的硬體整
合程度，仍須大幅提昇，以便降低成本、縮小佔有空間/重量、並降低功率消耗、以便滿足廣大資通
消費及服務市場上的需求。 
以上敘述的研究中，可依照頻帶及功用分為三項(圖 A)，以下為各分項的名稱： 
 
 
 
5 
 
三、報告內容 
 
分項一：具背景線性及非線性校正之高度數位化超低功率消耗且低電壓的類比至數位轉換器 
 
類比至數位轉換器(Analog to Digital Converter, ADC)是連結類比與數位世界的介面電路，如圖1-1
所示。ADC 大致上分類為過取樣(Oversampling)與奈奎斯特頻率(Nyquist rate)兩種，在此只討論奈奎
斯特式的 ADC。應用上可以視所需要的規格來選擇不同的架構，如快閃式(Flash)的架構可以達到很
高的轉換速率，但是因為硬體與功率消耗的考量，解析度被限制在6-8個位元(bit)。因此，兩段式(Two 
Step)、折疊(Folding)與管線式(Pipeline)等架構實現出6-14位元解析度的轉換器，但也犧牲了一些速
度。連續漸近式暫存器(Successive Approximation Register, SAR)的架構因為硬體可重覆的使用，所以
面積遠小於其他架構，因而成本很低，再加上其主動電路通常只有一個比較器，功率消耗也比其他架
構小。SAR 的缺點為其轉換速度不夠快與其取樣電容的關係造成解析度不高。在此分項為探討 SAR
與背景線性及非線性數位校正技術，結合其優點來實現 ADC，如圖1-2架構。以下分成分項一之一
(SAR)與一之二背景線性及非線性數位校正技術分別說明。 
 
 
圖1-1 類比至數位轉換器 
 
 
圖1-2具背景線性及非線性校正之類比至數位轉換器 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
7 
 
 
圖 1-3. Proposed SAR ADC Architecture 
 
 
圖 1-4. 一次比 2 個 bit 的波形圖 
 
     
2. 校正比較器偏移電壓 (Comparator offset calibration)：  
 在 2-bit/cycle 的架構中，由於使用到了 3 個比較器，而比較器之間的偏移電壓(Offset Voltage, Vos)
過大，將導致產生 missing code，有別於傳統的 SAR ADC，只用了一個比較器，所以比較器的偏移電
壓可是為訊號的一部份，不會有 missing code 的危險。為了確保在高速的轉換過程當中，依然能維持
轉換的正確性，所以此設計需用到比較器偏移電壓之校正。延續圖 1-4，圖 1-5 為 2nd Cycle 的放大圖，
其中每條黑線的 Level 間距都是一個 LSB，Vosp、Vos,cm 與 Vosn 分別為圖 1-3 中最上面至最下面的
比較器的偏移電壓。由於中間 Level 是差動比較，所以皆為 1/2Vos,cm，而上與下 Level 是轉成單端比
較，所以為 Vosn 與 Vosp。在圖 1-5 可看出當有 2 條 Level 因為偏移電壓的關係而重疊或交錯時，就
會少一個比較的區間，此時就產生了 missing code。經由手算分析與 Matlab 驗證，每個比較器的 Vos
絕對值要小於 1/3 LSB 才能確保不會有 missing code 的產生，而要有好的有效位元數(Effective Number 
Of Bits, ENOB) Vos 要再更低才行，因此本計劃所提出的轉換方法需要校正偏移電壓電路的協助。 
9 
 
Tcycle = Tcmp+Treset+2*Tdigital。 
 使用 2-bit/cycle 還是需要 3*Tcycle 的時間(其中包含 6 個 Tdigital)，因此減少數位電路的時間就相
當重要。圖 1-8 為本設計中所提的架構，數位迴圈被簡化成只剩一個 NAND、一個 NOR 和比較器所
組成，因為電路變得很簡化，所以速度也可以有效的提升。此電路的動作方式為，當 ADC 在 Sample
訊號時，CLK=1 因此 CLKb=0 LA=1 Stop=0，比較器 reset，當 CLK=0 CLKb 由 0 至 1 時，LA 會由 1
至 0，然後比較器開始比較，Done 訊號由 0 至 1 顯示出比較已完成，使得 Next 由 1 變成 0 觸發下一
次的比較，當全部位元數都比出來時，Stop 會由 0 至 1 來停止數位迴圈繼續操作，一次完整的轉換即
宣告結束。本次設計是採用[5] 為非同步(Asynchronous)設計，Asynchronous 的架構也可以節省額外
電路的 power 消耗。 
 
 
圖 1-8. 提出的準位觸發數位迴圈 
 
模擬結果 
    此設計的 SAR ADC 模擬重點在於功能性上是否符合〝研究方法與架構”中 2bit/cycle 的演算法、
電容陣列切換是否正常與參考電壓訊號 Vop_ref是否穩定、數位控制訊號 LA 的速度，即影響整體 ADC
的轉換速度、ADC 的 Power、，以及〝研究方法與架構” 中校正比較器偏移電壓之校正機制是否有
效。 
在圖 1-9，為三排電容陣列上板波形圖，差動輸入訊號 vinp 與 vinn 分別經過 sample and hold 成
為 vop_inp、vop_inn 之波形圖，即圖 1-3 中之比較器 Cmp C 的兩輸入端，vop_ref 的則為參考電壓，
即圖 1-3 中 Cmp A 與 Cmp B 那排電容陣列上版之波形，一開始比較，因為 vop_inp 大於 vop_inn，且
vop_inn 小於 vop_ref，所以 MSB 與 MSB-1 都為 1，之後電容陣列進行切換。其比較與切換過程在研
究方法及架構中說明。由圖 1-9 模擬結果確實符合研究方法與架構中 2bit/cycle 的演算法。圖 1-10 中
reset vop_ref 這個訊號是讓 vop_ref 做 reset 用，在一次轉換過程結束後，就要將 vop_ref reset 至 Vcm
以便做下一次轉換，所以必須等此訊號 reset 穩定到 Vcm 後，才能做下次的轉換。外部 CLK 訊號為
Duty 20% 之訊號(T2= T1/4)，因此在 pre-sim 中 ADC 轉換最快的速度約為 Fs=1/( T2+ T1)，由圖
T1=410ps，所以 Fs≒1.95 GS/s。 
    在正確性方面，我們給 Fs=1.8GS/s, Fin~900Mhz ，256-point FFT 得到(圖 1-11) SNDR=37.3551 
dB、ENOB=5.9128 bits。 圖 1-12 為 pre-sim 之 INL，INL =-0.0944 / +0.159 LSB。 圖 1-13 為 pre-sim
之 DNL，DNL=-0.1584/+0.1853 LSBL。  最後經由 hspice 的功能計算後得到  ，在 1V 時，
Power=5.0813mW。 
11 
 
  
圖 1-10. Pre-sim 之 CLK 與 reset vop_ref 的訊號 圖 1-11 Pre-sim SNR、SNDR、ENOB 
 
  
圖 1-12. Pre-sim 之 INL 圖 1-13. Pre-sim 之 DNL 
 
圖 1-14.Post-sim 之 3 個電容上板波形圖、LA 訊號與 CLK 
 
圖 1-15.Post-simulation, TT 25, Fs=800MS/s, Fin~400MS/s, 256-point FFT 
13 
 
結果與討論  
此設計的 SAR ADC 有了單一通道超過 1GS/s 的速度，加上極低的功率損耗，所以
相較於其他類似規格的 ADC(表 1-1)，有較佳的 FOM，再加上有新式的校正方式，對
於在學術期刊發表必能佔有一席之地。我們的晶片佈局圖也已完成如圖 1-20、1-21，將透過 CIC 下
線(Dec. 2011)，在晶片完成之後，會先利用實驗室的 ADC 公板來測試其功能性，然後為了量到最好
的效能，再委託專門製作 PCB(Printed Circuit Board)的公司洗專門的 4 層板。PCB 上的電源產生如圖
1-22 所示，電源產生器產生 5V 的電壓經過 ferrite bead 後給 LM385 產生一個穩定的 1.2V 電壓，然後
透過可變電阻調整成 ADC 所需的供應電壓，再經由接成緩衝器的 OPA (可代換成 LDO)提供給晶片。
除了晶片內部的穩壓電容 (Decoupling capacitor)以外，在 PCB 板上也會焊上許多的穩壓電容，以求
在高速量測中得到最穩定的效能。 
    圖 1-23 為整理的 ADC 效能，綜合了功率消耗、取樣速度與解析度。本計劃的 ADC 目標在 6-bit
紅線上的星星處，預計能達到 6-bit 中 power efficiency 最好的 ADC，預計規格如表 1-1。 
使用了 2bit/cycle 的方法，與最簡化的非同步(Asynchronous)設計，得到了相當高速 ADC，加上
使用了新式的校正方法，經由模擬證實有用，且在功率損耗上相當的低，輸入訊號的電容相當小，此
設計相當適合應用在時間交錯(TI)或次取樣(Sub-Sampling)。 
 
 表 1-1. 比較最近幾年類似規格電路 
 Spec. 
This work 
(post-sim) 
Spec. 
This work 
(pre-sim) 
[1] 
ISSCC、JSSC
[2] 
CICC、JSSC 
[3] 
CICC 
Technology 40nm 40nm 130nm 65nm 40nm 
Active area(mm2) 0.021 0.024 0.09 0.11 0.014 
Resolution(bits) 6 6 6 6 6 
Voltage(V) 1 1 1.2 1.2 1 
Sampling rate(GS/s) 1.1 1.8 1.25 1 1.25 
Channel 1 1 2 2 1 
Power(mW) 4.72 5.78 32 6.7 6.08 
SNDR(dB) 37.2 37.2 35 32 30.5 
ENOB(bit) 5.9 5.9 5.5 5 4.77 
FoM(fJ/c.s.) 71 53.77 800 300 178 
 
 
15 
 
參考文獻 
[1] C. Zhiheng, Y. Shouli, and L. Yunchu, “A 32 mW 1.25 GS/s 6b 2b/Step SAR ADC in 0.13 um 
 CMOS, ” JSSC, vol. 44, no. 3, pp. 862-873, Mar. 2009. 
[2] Y. Jing, T.L. Naing, and R.W. Brodersen, “A 1 GS/s 6 Bit 6.7 mW Successive Ap-proximation ADC 
 Using Asynchronous Processing, ” JSSC, vol. 45, no. 8, pp. 1469-1478, Aug. 2010. 
[3] J. Tao, L. Wing, F.Y. Zhong, C. Zhong, and P.Y. Chiang, “Single-Channel, 1.25-GS/s, 6-bit, 
 Loop-Unrolled Asynchronous SAR-ADC in 40nm-CMOS, ” CICC, pp. 1-4, 2010. 
[4] H. Wei, C.-H. Chan, U-F. Chio, S.-W. Sin, S.P. U, M. Rui, and M. Franco, “A 0.024mm2 8b 400MS/s 
 SAR ADC with 2b/Cycle and Resistive DAC in 65nm CMOS,” ISSCC, Dig. Tech. Papers, pp. 188-190, 
 2011. 
[5] S.-W. Michael Chen, and R. W. Brodersen, “A 6-bit 600-MS/s 5.3-mW asynchronous ADC in 0.13-um 
 CMOS,” JSSC, vol. 41, no. 12, pp. 2669–2680, Dec. 2006.883, Mar. 2009. 
[6] B. P. Ginsburg, and A. P. Chandrakasan, “500-MS/s 5-bit ADC in 65-nm CMOS with split capacitor 
 array DAC,” JSSC, vol. 42, no. 4, pp. 739–747, Apr. 2007. 
 
 
分項一之二： 具"背景線性及非線性校正"之高度數位化超低功率消耗且低電壓的類比至數位轉換
器 
 
文獻蒐集及研討 
在深次微米製程下，電源電壓越來越低，使得許多傳統類比電路設計無法應用在深次微米的製程
中。高效能的類比電路越來越難在先進的製程中實現。而數位電路則由於數位製程的進步使運算效能
越來越高。因此類比數位轉換器電路效能進步的幅度落後數位電路越來越大。如圖 1-24 所示，為了
縮短彼此之間的差距，將原本複雜結構的類比數位轉換器改由簡單架構來代替，而所造成的誤差則由
數位電路來加以校正。將複雜的電路往數位領域發展，將可降低類比電路複雜度與精確度的要求，進
而降低類比電路的功率消耗及提昇轉換速度，並且在深次微米的製程之下有較佳的相容能力。 
現行的數位校正技術，可分為前景(Foreground)與背景(Background)兩種。目前主流為背景校正，
因其不需中斷正常操作，能夠持續地追蹤參數，即時地將這些受到 PVT 偏移影響的電路參數傳送給
校正機制。 
 
Simple
Structure
ADC
Digital
Calibration
V in D org D cal
Analog domain
Complexity
Digital domain
 
圖 1-24 Calibration performed in digital domain 
17 
 
 
1987 1995 2003 2011
1
10
100
1K
10K
100K
fT 2x/5
yearsAD
CFOM1 
 2x/4.7
years
Lea
d μ
P fc
lk 
2x/2
.3y
ear
s
Lea
d μ
P M
IPS
2x/
1.5y
ear
s
1800 x
40x
R
el
at
iv
e 
Pe
rf
or
m
ac
e
(a)  
圖 1-26 (a) Comparison of speed trends: ADCs v.s digital. (FoM1 = fs2ENOB). 
 
1987 1995 2003 2011
0.01m
0.1m
1m
0.01
0.1
1
ADC
FOM2 
0.5x/2.7yearsEnergy / Logic Transition
0.5x/1.7years
Lead μP MIPS/Watt
0.5x/3.4years
3.5x
36xR
el
at
iv
e 
Pe
rf
or
m
ac
e
Year
(b)  
圖 1-26 (b) Comparison of energy efficiency trends: ADCs v.s digital. (FoM2 = Power/(fs2ENOB)). 
 
 
8
10
Sampling Rate (Hz)
R
es
ol
ut
io
n 
(B
its
)
100 1k 1M 1G 10G10M 100M10k 100k
10
12
14
16
18
20
22
24
Industrial
Measurement
Σ-Δ
Σ-Δ
SAR
Pipeline
Flash
Voiceband,
Audio
Current 
State-of-The-Art
(Approximate)
Data Acquisition
High Speed
Ultra 
High Speed
 
圖 1-27 ADC architectures, applications, resolutions, and sampling rates. 
 
19 
 
1
1
1 2
2
N B
s f pFS
N B
FS s
C C CV A
A V C
 
 
       
                                                  (3) 
當放大器的增益不夠時，會造成 MDAC 輸入輸出轉換曲線發生不連續。在頻譜上可以觀察到諧波
失真(harmonic distortion)的產生。在輸出數位碼的直條統計分析(histogram)，則可觀察到明顯的微分
非線性(DNL)和積分非線性(INL)的偏移。由於上述增益不夠、電容匹配限制、以及放大器穩定時間
(settling time)所造成的誤差，均可歸類為線性誤差。同樣的在開迴路放大器中也會有線性誤差。 
 
一個典型的管線式類比-數位轉換器可以用圖 1-30 的線性模型開始分析，在不失一般性的前提下，
我們假設前面兩級的增益誤差需要校正，其餘轉換級視為理想。其中，GA1、GA2 為類比放大器的增益；
GD1-1、GD2-1 為數位碼所乘上的數位權重(digital weighting)；D1、D2、D3 為各轉換級輸出的數位碼，
Dout則是最後的數位輸出。 
 
Pipeline
Stage 1
Pipeline
Stage 2 Backend 
Stages
inV
outD
1G
res1V res2V
AG BG
bD
2G
2D1D bε
 
圖 1-30 Pipelined ADC linear gain model. 
 
Vin Vout = -εs
εs
D
Sub-ADC Sub-ADC
+
-
Pipeline
Stage
Vin Vout 
D
 
圖 1-31 Operation of a pipelined stage. 
 
藉由圖 1-31 的操作圖示，我們將圖 1-30 中的 Dout表示成下列數學式: 
 
1 1 1
1 1 2 1 2
1 1 1
1 1 1 2 1 2 2
1 1 1
1 1 1 1 2 1 2 2 2
1 1 1 1 1
1 1 1 1 2 2 2 1 2
     ( ) ( ) ( )
     ( ) [ ( ) ] [ ( ) ]
     (1 ) (1 )
out A D A D D b
in D res D D res b
in D A D D A b
in D A D D A D D b
D D G D G G D
V G V G G V
V G G G G G
V G G G G G G G
  
    
  
  
  
  
    
  
     
       
     
                          (4) 
21 
 
放大器的線性及非線性誤差模型。理想情況下，1.5-b/stage的管線式 ADC第 i 級殘值 Vres,i可以用第(i-1)
級的殘值 Vres,i-1、第 i 級的數位輸出 Di，以及殘值增益 Gi所表示 
 . ,( 1) 1 1,   { , 0, }2 2res i res i i ref i iV V D V G D                                                   (5)
而圖 1-34(a)中，DB為後級的輸出值。若考慮非線性項，則圖 1-34(a) 的數位輸出為 
B
out i nl
Di
D
D D D
G
  
                                                                    (6)
其中 Dnl是開迴路放大器導致的非線性誤差項。假設第 i 級放大器非線性函數的泰勒展開式為 
3
, 3:  nl i y x xf V V a V                                                                       (7) 
a3 為泰勒展開之三階項參數。則圖 1-34(a)的輸出可改寫成 
3
1
3 , ( )
B B
out i nl i
Di Di
D D
D D a f
G G
                                                                 (8)
由於放大器非線性函數轉移曲線對稱原點，所以我們考量放大器轉移曲線輸入範圍從原點到 Vx,max的
部份，如圖 1-35 (a)我們可以看到轉移曲線的非線性現象在輸入訊號越大時會越嚴重。圖 1-35(b)為分
段線性近似的方法。本計劃將轉移曲線分為三段，圖中陰影區域表明非線性校準補償的部分。 
 
Vx
VxV =y
Vy
Vx,maxVx,max
2
0
(a) (b)
Vx
Vy
Vx,1
Vy,1
Vy,2
Vy,3
Vx,2 Vx,30
I 
II III 
 
圖 1-35 (a) Positive-half of the nonlinear function fnl . (b) Approximating fnl with piecewise linear lines. 
 
    我們依據不同的轉移曲線分段去補償，假設線性近似的函數為 
 
3 3( ) ( )
ˆ :  ,   , ,nl k y k x kf V V k I II IIIm a r a                                                 (9) 
  
其中 mk和 rk分別是第 k 區域中線性近似曲線的斜率和截距。上式又可以表示成 
 
1 1 3
3
( )ˆ :  ,   , ,
( )
B D k
nl k x
k
D G a
f V k I II III
a
r
m


 
                                                (10) 
如此，圖 1-34(a)的數位輸出可以表示為 
23 
 
ADC
Slow 
but accurate
W D
D
W weighting taps
{ }= …
Update W
T
outD
SHA ADC(e)
LMS
W D’
D’
D
in
TV
1D kD
D’ { }=
:
…
1D’ kD’
outD + E
 
圖 1-37 Conventional LMS algorithm implementation. 
 
Mode 1 Mode 2 Mode 3 Mode 4
(b)
ADC(e  ) W D
Update W
Update W
T
out,AD
SHA
ADC(e  )
LMS
LMS
Avg.
Diff.W D
D
D
in
T
V
A
A
A A
B
B
A
B
BB
out,BD
Mode-A
Mode-B
(a)
 
圖 1-38 (a) Concept of split ADC with LMS algorithm. (b) Four residue modes. 
 
為了更明白闡述數位校正進行的過程，以下內容以圖 1-39 的線性模型出發進行分析。為了方程
式簡潔，僅分析兩級線性誤差，且假設後級是理想模型。 
 
 
inV
outD
x,1V y,1V res,1V x,2V y,2V res,2V
nl,1D nl,2D
1D 2D
D,1G D,2Gnl,1f nl,2f
d,2G
BD
Backend
-1
d,1G
-1
 
圖 1-39 Pipelined ADC with nonideal first two stages. 
25 
 
為了簡化校準過程，我們利用查閱資料表(Look-Up-Table)的方式估計上式中的偏微分項。 
 
, 1, 1, 2,1 2( )[ (1 2 )2 ( ) ( )]E g a g a g aA AD n LE LEn n                                              (18) 
上式中因為 a3 相對較小所以將其忽略。其他參數的校準過程都是相似的。本計劃的分割式 ADC 及數
位校準系統結構如圖 1-40 所示。 
 
Mode-B
Mode-A
inV
ADC-A
ADC-B
Linear
Combination
AD
BD
Linear
Combination
LE_A
Estimation
LE_B
Estimation
D,AG
D,BG
ALE
BLE
LMS
Adaptive
Machine
PWLE_B
Calculation
PWLE_A
Calculation
3a
3b
APWLE
BPWLE
D
Final
Combination
Final
Combination
outDDiff. Avg.
 
圖 1-40 System architecture of the proposed split-ADC digital background calibration. 
 
結果與討論 
圖 1-41 與圖 1-42 分別為晶片圖(Feb. 2011 下線)與 post-sim 規格表，顯示出使用 nonlinear 的校正
方式可達到高速與低功耗的能力。 
 
  
圖 1-41 晶片圖 圖 1-42 post-sim 規格 
 
 
 
27 
 
分項二： 毫米波百億位元無線接收機 
 
本計畫目的在於開發並設計適用於毫米波 60 GHz 的無線接收器，接受器中包含低雜訊放大器
(Low-Noise Amplifier)和混波器(Mixer)的設計，配合其他子計畫，在低成本高整合之 CMOS 製程上做
出一個完整的高速無線傳輸系統。以往此類高頻電路主要受到的限制為 CMOS 製程 fT及 fmax 不夠高，
使得電路在此操作頻率下的電路性能不佳。受惠於製程的進步，如今 fT 以大於 100GHz， 而 fmax 也
已大於 200GHz，在 Si 製程上實現 60GHz 整合電路也變得可能。 
在此頻率下，元件尺寸不再遠小於波長（當頻率為 60GHz 時，在空氣中的波長為 5mm，在矽 Si
中僅 1.45mm），電路將呈現波的特性（意謂沒有明確的電壓和電流的定義，必須以傳輸線的方法去分
析），傳統上電路設計可將其視為集總電路(Lumped Circuits)，現在毫米波電路設計必須將其考慮為分
佈式電路(Distributed Circuits)。在電路的布局上，亦有相當嚴重的電容寄生效應，在設計時將此因素
考量，也會使得做出來的電路偏離原先設計的特性。 
 
圖 2-1 毫米波百億位元無線接收機 (汪重光教授、曹恆偉教授、李致毅教授) 
29 
 
 
(b) 
 
 
(c) 
 
 
(d) 
圖 2-2 (a)低雜訊放大器電路圖(b)混波器電路圖(c)接收器晶片圖(d)量測結果[1] 
 
圖 2-3 為在 ISSCC 2008 中發表操作在 60GHz 頻帶的接收器，使用 90nm CMOS 製程。其低雜訊
放大器模擬的最大增益 13 dB，3dB 頻寬為 51 至 70GHz，雜訊指數 5.5 dB；整個接收器（包含基頻
放大器）的功率放大增益（Power Gain）為 55dB。圖 2-3 為其系統架構和低雜訊放大器的電路、晶片
圖以及量測結果。 
31 
 
圖 2-4 為在 JSSC 2008 中發表操作在 64 GHz 頻帶的低雜訊放大器，使用 90nm CMOS 製程。低
雜訊放大器的最大增益為 15.5dB，雜訊指數 6.5 dB，3dB 頻寬為 8GHz。圖 2-4 為其低雜訊放大器電
路設計圖、晶片圖以及量測結果。 
 
 
(a) 
 
(b) 
 
(c) 
33 
 
 
(c) 
 
(d) 
圖 2-5 (a)低雜訊放大器電路圖(b)增益及輸入阻抗匹配量測結果(c)雜訊指數量測結果(d)晶片圖[3] 
 
圖 2-6 為在 ISSCC 2009 中發表操作在 57 至 66GHz 頻帶的接收器，使用 40nm CMOS 數位製程。
整個接收器的最大功率增益（Power Gain）可達 26dB，雜訊指數 6 dB。並以數位的方式調整其操作
模式：高增益或低功率，並加入靜電防護。圖 2-5 為其電路設計圖、晶片圖以及量測結果。 
35 
 
 
(d) 
圖 2-6 (a)接收器系統架構(b)增益及輸入阻抗匹配量測結果(c)雜訊指數量測結果(d)接收器晶片圖 [5] 
 
研究方法 
1. 低雜訊放大器設計考量 
接收端由天線接收電磁波後輸入低雜訊放大器（Low Noise Amplifier, LNA），低雜訊放大器在接
收機扮演一個關鍵的角色，因為通常此接收訊號在經過傳輸損耗後為一個很小的訊號，環境中存在的
雜訊將會干擾訊號的品質讓訊號雜訊比（Signal to Noise Ratio, SNR）較低而無法分辨我們所需要之資
料，因此我們理想上需要一個只放大訊號而不增加雜訊的放大器，當然實際上我們只能夠設計低雜訊
放大器使訊號相對於雜訊有較大之增益，等效的抑制雜訊，提高訊號雜訊比，此電路由於是接收機之
最前端，在系統前端所產生的雜訊必然無法在後端消除，換言之，低雜訊放大器之效能將是整個系統
的敏感度的最主要影響因素。 
此外，因為低雜訊放大器的輸入端要與天線連接，必須考慮與天線間的阻抗匹配（Impedance 
Matching）以免因不匹配而使的訊號在兩者間有額外的損耗。 
典型低雜訊放大器之架構如圖 2-6(a)，為一級串疊式源極電感退化低雜訊放大器（Cascode Source 
Inductive Degeneration LNA），其特點為透過適當調整電晶體 M1 以及電感 LS 大小，可以將低雜訊
放大器輸入阻抗的實部在操作頻段等於或接近 50 歐姆如圖 2-6(b)；並且能使得電晶體的功率匹配
(Power Matching)與雜訊匹配(Noise Matching)的最佳值相互靠近；同時能增進電晶體操作的穩定性
(Stability)，但缺點是必須犧牲電晶體可用的放大增益。再經由 L1 作阻抗匹配到 50 歐姆，串疊的電
晶體 M2 目的是改善共源極放大器電晶體 M1 閘極汲極間電容的米勒效應(Miller Effect)並對輸入輸出
端點有較好的隔離性(Isolation)，LD 目的是在操作頻帶與該點雜散電容共振使得該頻段之增益為一固
定值。 
 
(a) 
 
 
(b) 
圖 2-7 (a)串疊式源極電感退化低雜訊放大器(b)史密斯阻抗匹配圖（由 Vin 端向電晶體 M1 看入的阻
抗隨頻率變化圖形） 
37 
 
 
(a)  
 
(b) 
圖 2-9 電路的布局方式(a)共用介面(Shared-Junction) (b)矩陣(Round-Table) [6] 
 
 
圖 2-10 改良之串疊式電路的佈局方式 
 
39 
 
 
(a) 
 
(b) 
圖 2-13 (a)低雜訊放大器疊接式組態；(b)Shunt peaking 阻抗推導 
 
接受到的信號經過低雜訊放大器的放大以後，須要通過混波器將高頻的信號降為中頻的信號，才
可以透過類比數位轉換器將信號轉為數位信號，再進一步用數位信號處理的技巧，重新解調出資料內
容。一般混波器運作原理是將輸入訊號和本地振盪頻率相乘，得到頻率相加和相減的兩種訊號輸出，
再適當選取其中之一，圖2-14是主動式混波器設計，為吉爾伯特單元(Gilbert Cell)雙平衡架構，比起
單平衡架構，此種架構的好處是可以減少本地振盪訊號漏到輸出端所造成的干擾，此外差動電路設計
也可以提高電源拒斥比(PSRR)，以及減少輸入訊號偶次諧波(Harmonic)所造成的輸出非線性影響，為
了讓射頻混波器在60GHz的高頻帶還有較低的雜訊與足夠的輸出擺幅，所以使用高品質因子(Q-factor)
的電感當作電路負載，經由適當的選取電感值，此電感將在這個頻段與電路本身雜散電容共振，使這
個電路具備帶通(Bandpass)特性，其中混波器所需之本地振盪頻率是由頻率合成器所提供的低相位雜
訊時脈，該時脈的相位雜訊高低將會直接影響位元錯誤率(BER)，因此一個低相位雜訊之頻率合成器
是必要的。 
41 
 
 
圖 2-17 低雜訊放大器與混波器小訊號量測結果 
 
圖 2-18 低雜訊放大器與混波器大訊號量測結果 
 
會議論文  
‧  W. Lee, K. Wu, J. Jiang, and Jri Lee, " A Laser Ranging Radar Transceiver with Modulated Evaluation 
Clock in 65nm CMOS Technology, " Digest of Symposium on VLSI Circuits, pp. 286-287, June 2011. 
‧  S. Huang, Y. Yeh, H. Wang, P. Chen, and Jri Lee, " An 87GHz QPSK Transceiver with Costas-Loop 
Carrier Recovery in 65nm CMOS,"  Digest of International Solid-State Circuits Conference, pp. 168-169, 
Feb. 2011. 
‧  M. Chen, Y. Shih, C. Lin, H. Hung, and Jri Lee, " A 40Gb/s TX and RX Chip Set in 65nm CMOS,"  
Digest of International Solid-State Circuits Conference, pp. 146-147, Feb. 2011. 
‧  H. Wang, M. Hung, Y. Yeh, and Jri Lee, " A 60-GHz FSK Transceiver with Automatically-Calibrated 
Demodulator in 90-nm CMOS, " Digest of Symposium on VLSI Circuits, pp. 95-96, June 2010. 
‧  Y.-A. Li, M.-H. Hung, S.-J. Huang, and Jri Lee, "A Fully-Integrated 77GHz FMCW Radar System in 
65nm CMOS," Digest of International Solid-State Circuits Conference, Feb. 2010.  
‧  K.-C. Wu and Jri Lee, "A 2×25Gb/s Deserializer with 2:5 DMUX for 100Gb/s Ethernet Application," 
Digest of International Solid-State Circuits Conference, Feb. 2010.  
‧  H. Wang and Jri Lee, " A 40-Gb/s Transmitter with 4:1 MUX and subharmonically Injection-Locked 
CMU in 90-nm CMOS Technology, " Digest of Symposium on VLSI Circuits, pp. 48-49, June 2009.    
43 
 
分項二之二：高速的高斯最小移鍵解調器電路 
 
高斯最小移鍵(Gaussian minimum-shift keying, GMSK)是一種屬於相位連續調變的數位傳輸技術
[1]。由於GMSK具有固定載波封包的特性，因此可以降低功率放大器所造成的非線性效應，除固定封
包外，尚加入可控制的符碼間干擾，讓其相位具有部分響應的特性，可有效抑止旁波帶(side lobe)，
提高傳輸頻寬的效率，因此GMSK 常使用在無線通訊系統當中，如GSM、DECT 等。 
 
文獻探討 
    許多全球數位無線通信系統，如CT2和DECT是基於窄頻帶數位調頻（Frequency Modulation ,FM）
稱為連續相位頻率移鍵控（Continuous-Phase Frequency-Shift Keying ,CPFSK）[2]、[3]。一個高效能
的設計為這些窄頻帶無線通信接收器數位調頻信號已經成為一個重要的課題。傳統上，超外差架構當
中，需要通道選擇濾波器和中頻(IF)解調變，且已經被某些接收機實施[4]。這種架構通常需要兩個或
三個轉換頻率下降和晶體通道選擇濾波器，通常成本昂貴，不可能被整合在集體電路，並且無固定的
帶寬。為了克服超外差架構的弊端，直接轉換無線電(direct conversion radio)已被展開研究[4]。在這個
架構中，載波頻率降頻到零中頻只有一步，只需要兩個通道濾波器和零中頻(Zero Intermediate Fre-
quency ,ZIF)解調器。因此，使用這種架構，減少下降轉換頻率的數量，並提供了易於集成實現通道
濾波器和可程式化之通道頻寬，重要的是多聲道系統。[5]提出基於 ZIF架構的一個接收器，此接收
機是有限的寬帶二進制 FSK信號的解調。為了克服這種局限性，高效能的基頻帶接收器被稱為
Zero-Intermediate Frequency Zero-Crossing Demodulator（ZIFZCD）是最近開發的解調窄頻帶數字調變
信號，例如，最小頻率移鍵控（Minimum-Shift Keying ,MSK）和 GMSK [6]。本次研究將介紹一個高
速的GMSK Demodulator 電路，當中包括了兩個一階高通濾波器、兩個類比乘法器和一個決策電路
(detection circuit)。 
 
研究方法 
    如圖2-19所示，為本研究採用之高速GMSK Demodulator 電路架構方塊圖。 
 
圖 2-19 高速 GMSK Demodulator 電路架構方塊圖 
 
 
45 
 
2. 類比乘法器(Analog Multiplier) 
 
圖2-23 類比乘法器電路 
 
3. 運算放大器(Operation Amplifier, OPA) 
      
圖2-24 (a) OPA      圖2-24 (b) 雙級運算放大器       圖2-24 (c) 共模回授電路 
 
整體電路之規格 
Carrier frequency = 60 GHz  
IF frequency ≒0 Hz 
Data rate= 1 Gb/sec 
Frequency deviation = 250 MHz (Modulation Index h= 0.5) 
BT= 0.5 for Gaussian LPF 
 
如下圖所示，為整體模擬(Post-Simulation)所得GMSK解調變的結果。 
 
圖2-25 (a) TT 25℃       圖2-25 (b) SS 85℃          圖2-25 (c) FF 0℃ 
 
在本電路實現中，利用CMOS 65nm製程設計，如圖2-26所示為佈局平面圖，其中Chip Size: 760 mm 
x 670 mm，已於Oct. 2011下線。 
47 
 
分項二之三：高速的壓控振盪器 
 
結果與討論 
實現之電路有二： 
1. 84GHz Negative-Gm-Boosted VCO  
 
圖2-27 Proposed Negative-Gm-VCO架構圖 
 
 圖2-27是提出的VCO架構，由分析可知，全部的轉導是M1~4的gm再乘上M5,6的放大器倍數，比起
傳統的VCO(圖2-28右)而言，若想要兩者VCO在相同的Loop- gain下操作，很明顯圖2-28左的VCO可以
省下更多的power。 
 
圖2-28 (左)Proposed VCO (右) Conventional VCO power comparison 
 
由圖 2-28 可知，定義 Proposed VCO 的 power = P 且傳統 conventional VCO 的 power = P0，然後
在相同的 Loop-gain 條件下去做推導兩者的 power 比例： 
   
   
     
  
  
m P m0 P0
D0 D0D P DD TH
P P0
DD TH D P0
DD TH DD TH
DA D DD DA D D DD
0 P
P
DD TH
D T
0
D H
Under the same loop - gain :  G R = G R
2I I2I R V - VA R R A1 1V - V I RV - V V - V
2 2
P = (I +I ) V  , Let  I = αI P = (1+α)I V
P RA=
P 1+α
V - V
1 V - V
2
R

 
上式中紅色部分為主要 power reduction 的部分，在 TN90RF 製程中，NCH 的 VTH 約 0.5V，VDD = 
49 
 
2. 80-GHz Push-Push VCO with Full-Wave Rectification Technique 
 
 
圖2-30 Proposed Push-Push VCO架構圖 
 
圖2-30為提出的push-push VCO，採用了gm-boosted push-push pair (M3,M4)來實現全波整流的效
果。此一設計可增加二次諧波的擺幅，也因此能操作在比較低的消耗功率之下。 
    
 inV  in- V
 
圖2-31 (左)傳統的push-push pair  (右)提出的gm-boosted push-push pair 
 
和圖2-31 左的傳統架構相比，圖2-31 右的電晶體source端接到與gate端訊號反相的端點，因此能
增大gate與source之間的擺幅. 假設在圖2-30 B點的電壓擺幅為A點的α倍 (0 ≤ α ≤ 1)。Gate-source的電
壓擺幅將會變為傳統的1+α倍。此外，提出的push-push pair採用電流再利用的架構，讓大小為i1+i2的
直流電流同時供應下端所接的cross-coupled pair。 
 
表2-2. 量測所得之效能 
 Measured 
VDD(V) 1.4 
Core power(mW) 2.66 
Central Freq(GHz) 80.4 
Tuning Range(GHz) 2.77 
Phase noise(@10MHz dBc/Hz) -104.2 
 
 
51 
 
分項三：毫米波百億位元無線傳送機 
 
 由於 CMOS 技術的快速進步，過去僅存於 GaAS/BJT 的 GHz/Gbit 電路，已可由 CMOS 來實
現，這包含了一些光電介面、類比前端（Analog Front End）、高速類比信號處理器、及基頻信號處理
器。在這整合型計畫中將切入最新的毫米波無線傳送機，並以將整個系統整合在一個晶片上為目標。
這方面的研究，不僅可以提昇國內通訊系統類比的前級電路分析及理論技術，亦可為相關工業技術升
級，使台灣在下一波的 SOC 潮流能晉身世界水準。 
 在無線傳送器部分，主要由本地振盪器(鎖相迴路)，混波器 mixer，功率放大器 PA，在整個計
畫中如圖 3-1 所示，而在 PA 部分，由於是需要大的功率發射，容易造成大量熱的散逸，因此這邊
加入了一個溫度感測器來偵測此 PA 的溫度。所以當溫度上升時候，由於 PA 對溫度的敏感，可能
會造成輸出功率不夠，我們在這裡使用溫度感測器來調整 PA 供應功率的大小，讓 PA 可以輸出所
希望的功率輸出。下面將詳細說明功率放大器，本地振盪器(鎖相迴路)和溫度感測器的設計。 
 
PLL
Duplexer
Temperature 
Sensor
PA
Baseband 
I channel
Baseband 
Q channel
Buffer
To Receiver
 
圖 3-1 毫米波百億位元無線傳送機 (劉深淵教授、林宗賢教授) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
53 
 
其輸入阻抗 Zin 可以表示為 
 
 
3
1 2 2 1 2
4 2
1 2 1 2 1 1 2 1 2 2 1
in
s L L C s L L
Z
s L L C C s L C L C L C
                              (2) 
其操作頻率則為 
 21 1 2 1 2 2 1 1 2 1 2 2 1 2 1 2
0,
1 2 1 2
4
2dis
L C L C L C L C L C L C L L C C
L L C C
                  (3) 
如果 L1=L2=L/2、C1=C2=C，則其操作頻率可增加原先的 41%左右。此外也可以藉由調整電感和電容
的比例關係來進一步提升操作頻率。 
 
  此外，在除頻器串中，接到壓控震盪器的第一級除頻器也是一個很關鍵的電路區塊，因為其操作
頻率為除頻器串中最高的，設計上會有一定的困難度。如果第一級除頻器的操作頻率和壓控震盪器沒
有對到，則會使 PLL 不會鎖定。在毫米波頻段裡面，適用的除頻器種類依頻率低到高則為電流模式
邏輯(Current-mode logic)除頻器、米勒(Miller)除頻器及注入鎖定(Injection-locked)除頻器。如果操作頻
率接近 100GHz，最適合的架構則為注入鎖定除頻器。注入鎖定除頻器擁有降低的功率消耗，但其鎖
定範圍和其餘二者相比則比較小，但可以藉由直接注入(Direct injection)的方式來提供其鎖定範圍，一
傳統之直接注入鎖定除頻器[2]如圖 3-4 所示。 
L L
M1 M2
Vin
Mi
Iin
Vo+ Vo-
MPVPB
Iosc
圖 3-4 Direct Injection-Locked Frequency Divider 
 
其鎖定範圍(Locking range)可以表示為 
0 in
osc
ILR
Q I
                                                        (4) 
或經由一些運算可以得到 
,2 q MAX
in
g
LR
C
                                                      (5) 
其中 ,q MAXg 為注入電晶體的等效轉導。 
由此可知鎖定範圍可以藉由提升注入電流或者是提升注入電晶體的等效轉導來得到有效的提
升。但是為了克服製程變異，增加除頻器鎖定範圍仍是一個重要的議題。 
我們可以藉由將圖 3-3 的架構改成直接注入鎖定除頻器來增加其鎖定範圍，如圖 3-5 所示。 
55 
 
而鎖定範圍的下限則可以將輸入電晶體等效成一個電容，其值可以表示為 
 
2
q
eq
o
I
C
v

                                                        (12) 
  藉由類似的推導可得到鎖定範圍的下限為 
,
min 0,
q MAX
dis
g
C
                                                   (13) 
  由式(11)和式(13)可得除頻器鎖定範圍為 
  ,42 q MAXMAX min gLR C                                            (14) 
  和式(5)相比，此架構得到的鎖定範圍增進了一倍，可有效的提升鎖定範圍。未來也可以使
用其他架構來時使鎖定範圍更進一步的提升。 
此外，由於將壓控震盪器操作在較高頻率會使得被動元件特性變差，因此也可以將圖 3-2 中壓控
震盪器的信號送到一個倍頻器將頻率倍成 M 倍，如此可以有效的增加鎖相迴路的輸出頻率。在[3]中
提出了一個倍二的倍頻器，如圖 3-6 所示。 
 
圖 3-7 Schematic of the frequency doubler 
 
 此電路為一推-推注入鎖定(Push-push injection-locked)的架構，並可得到輸入信號兩倍頻的差模輸
出(differential output)。但是此電路的差模輸出的匹配程度不是很好，因此提出了圖 3-8 的 C-L-C 網路
的改良架構。 
L
M2A
M1M2B
L
Vi+ Vi-
Ibias Ibias
Ccm
Lck
C C
圖 3-8 Schematic of the frequency doubler 
 
 此架構藉由增加一個電容 Ccm來有效的改善差模輸出兩點的振幅和相位的匹配程度。藉由高頻壓
控震盪器、除頻器和倍頻器的運用，可以完成毫米波鎖相迴路的設計。 
 
57 
 
利用適當的設計，我們可以讓其頻率比為二，使得壓控震盪器和第一級除二除頻器的震盪頻率可以對
齊。 
圖3-11為所提出的壓控震盪器的電路圖。藉由M5和M6兩顆MOS的源極端適當的連接到對向的電感中
間點，可使此四階LC網路震盪在較高的極點以得到132GHz左右的震盪頻率。 
 
圖 3-11 Proposed VCO 
 
圖3-12則為所提出的第一級除二注入鎖定除頻器的電路圖。 
 
圖 3-12 Proposed first divide-by-2 ILFD 
其等效模型可以表示為 
圖 3-13 Equivalent model of the first divide-by-2 ILFD 
 
其鎖定範圍經由推導可以表示為 
3 7
3
14  , where ( / (1 ))// //(1/ )injin eff o inj
osc eff
I
LR R R r g
I R C
                   (18) 
 我們將所提出的注入鎖定除頻器和圖3-5的架構做比較，可得圖3-13的模擬結果。圖3-5的架構的
鎖定範圍為97.2至102.7GHz，所提出的架構則為126.2至137.2GHz。頻率的提升比例為32%，鎖定範
圍的提升比例則為100%。 
59 
 
圖3-18從左至右則分別為壓控震盪器的輸出信號、除二信號和除三十二信號的頻譜圖，可見得鎖相迴
路是有鎖定的。 
 
 
圖 3-18 Measured Spectra of the proposed PLL 
 
 圖3-19則為鎖相迴路的相位噪聲量測結果。由於132GHz壓控震盪器信號因為量測儀器上的限
制，無法量測其相位噪聲。於是我們量測除二信號的相位噪聲反推壓控震盪器的相位噪聲。除二信號
的相位噪聲在1MHz位移時為-83.17dBc/Hz。反推壓控震盪器的相位噪聲則為-77.2dBc/Hz；至於除三
十二信號的則為-108.05dBc/Hz。 
 
圖 3-19 Measured phase noise of the proposed PLL 
 
圖3-20則為效能比較表，此次提出的鎖相迴路有最高的鎖定頻率。此作品已於Oct. 2011被TCAS-II期
刊所接受[16]。 
 
圖 3-20 Performance Summary and Comparison 
61 
 
分項三之二：低功率高效能之溫度感測器 
 
 溫度傳感器在各種應用中廣泛採用，特別是晶片上的溫度監控和電源管理。其中，溫度傳感器是
高效率的溫度控制系統的基本構建塊。通常情況下，由於數字輸出，是很容易的過程，提供了數字輸
出的溫度傳感器，溫度傳感系統是喜歡。除此之外，低功耗和低成本的 CMOS 製程完全集成溫度傳
感器設計中的重要問題。這種“智能”傳感器與傳統的傳感器相比，具有明顯的優勢。 
 智慧型溫度傳感器的精確度有限，主要有兩個原因。為了保持生產成本低，往往產生在標準的
CMOS 技術，已經為主流的數位產品，精密模擬產品開發智能溫度傳感器。此外，通常是測量其溫度
誤差（校準）和不超過一個溫度校正。因此，在智能溫度傳感器的精度的改善，應尋求在傳感器設計
和校準過程中的改進。有了這樣的改進設計，智能傳感器可以產生能與之抗衡，在成本和準確性方面
的常規溫度傳感器。因此，提到的智能傳感器的優勢，將成為提供一個更廣泛的應用。 
 
文獻探討 
考慮熱為一種能量形式，溫度高低為能量多寡之指標之一，當產生溫差時，熱能以傳導、對流及
輻射三種方式傳遞，反應到環境中。溫度感測器可分為接觸式及非接觸式兩種，接觸式感測器因與待
測物直接接觸，直至熱平衡，量測上易使熱容量小的待測物溫度改變，此類型中較常見的有:  
(1)使用電阻隨溫度變化的導電體原理來製作的溫度感測器，常看到的元件為鉑，在 0°C 時其電
 阻為 100 歐姆，此類稱之白金電阻(Resistance Temperature Detector, RTD)。 
(2)使用熱電效應測量溫度的熱電偶(Thermocouple)，此電流流動產生磁場的想法源自於 1821 年
 的 Thomos J. Seebeck，根據 Seebeck effect (or Peltier effect)函數可得在兩不同材質金屬間形成封
 閉迴路，當接合點溫度差異使得迴路內產生電動勢，產生一個與外界溫度呈比例的電壓值。 
(3)半導體溫度感測器用於晶片的調整與冷卻功能。 
(4)熱敏電阻(Thermistor)與白金電阻的不同點在於，熱敏電阻的元件是陶瓷材料或相關聚合物， 
 而不是單一金屬，且熱敏電阻的偵測範圍較小，卻具有較高精準度。 
(5)液體溫度計(Liquid-in-glass thermometer)柱高的度數依受熱程度而定，上升至相當刻度後不再
上升之數據即為正確的讀數。而非接觸式大部分利用於商業或科技，量測紅外線或輻射散發出之能
量，日常生活中則可以看到耳溫槍及家居安全設備的應用。 
 
PTAT 
source
Bandgap 
reference
A/D Bus interface
Micro-
controller
Smart temperature sensor
 
圖 3-21 溫度感測器基本架構圖 
 
然而，近年來 CMOS 智慧型溫度感測器的研究如雨後春筍般展開，大致上可將實現方式的不同
分成 Bandgap-based 溫度感測器以及 Time domain 溫度感測器。在 Bandgap-based 溫度感測器中，傳
統上 CMOS 溫度感測器由 BJT 元件作為偵測端，這是由於 BJT 具有線性的溫度曲線，但通常此實現
方式本身還是會遭遇到一些非理想效應，對類比電路要求也很高，想法上如錯誤! 找不到參照來源。
63 
 
 
    而在 1999 年 A. Bakker 更加入了 dynamic element matching (DEM)的技巧將誤差平均掉，也利用
動態切換的脈波操作增強溫度感測的準確度。同時 switch-capacitor 的實現方式也被應用在溫度感測
上，然而他卻需要準確的比例，N，放大器的 offset 則使用差動的架構以及 auto-zeroing 來改善，參考
錯誤! 找不到參照來源。，VOUT1-VOUT2 = △VBEx4x2xCIN/CF。此類利用 BJT 架構組成的
bandgap-based 的電路，配合 trimming 的方式、chopper、DEM 或是 sigma-delta 調變的技巧，通常具
有較高解析度的優點，但是這樣的結構不容易操作在低電壓，再者類比層面的電路設計要求也比較難
達成，例如放大器的低 offset 與高增益，第三會遭遇到的缺點則是晶片面積會相對來說較大。 


Q2 Q1
CIN
CIN
CLK3 CLK1
CLK1
CF
CF
S4
S3
S5
S6
2 34
VDD
CLK2
VOUT1
VOUT2
VCM
CLK1
CLK2
CLK3
VBE2
VBE1
VOUT1
VOUT2
 
(a) 增益增強型系統架構 (b) 波形圖 
圖 3-25 A switched-Current, Switched-Capacitor Temperature Sensor in 0.6-um CMOS [42] 
 
在溫度感測上另一個研究方向則以 Time domain 為基礎，利用溫度大小對延遲時間的變化反應出
正確的電壓或電流輸出，此方法的優點是基礎電路簡單，但校正電路卻比較複雜，需要提供壓抑電壓
源敏感的來源，或是額外考慮到脈波的時脈抖動。其中較為經典的文獻則所提出的時間數位轉換器基
礎的溫度感測，將溫度資訊轉換成脈波寬度，再接續後端數位電路讀出。利用錯誤! 找不到參照來源。 
(a)圖中可觀察到 W = Td1-Td2，分成 A、B 兩路徑的接法也可以將相關的 offset 變小，而後端的數位邏
輯如錯誤! 找不到參照來源。 (b)顯示，優點在於不需要高速的脈波去計算。 
    因此我們可以看出 Time domain 這類型的架構優點在於其的類比電路組成相當簡單，且具有比較
小的晶片面積與功率消耗的好處；然而它卻需要兩點校正(Two-point calibration)的補償，比較受限於
供應電壓的穩定度，使得解析度較差、偵測範圍較小。 
 
Delay Line 1
Delay Line 2 
with Low 
Thermal 
Sensitivity
A
BSTART
Pout
START
A
B
Pout W
Td2
Td1 
 
Temperature
-to-Pulse 
Generator
Cyclic 
Time-to-Digital 
Converter
Pout Digital 
Output
START
Delay 
Line Counter
Reset Input
Tin
Tout
Pulse-shrinking delay elements  
(a) 脈波產生器 (b) 時間數位轉換器 
65 
 
 
接下來將先介紹預計採用的 PTAT 電路架構並分析其好處。一般而言，在標準 CMOS 製程中，
電阻為相當容易取得之元件，通常不需額外增加光罩層，這次研究會著重在以 p+ diffusion 作為正溫
度係數之訊號產生源 及 n+ poly 為負溫度係數之感測元件，這是由於這兩種電阻具備了以下特點： 
1.相容於傳統 CMOS 製程，可以降低成本  
   2.有較大的溫度靈敏度，可以易於偵測  
   3.元件之間匹配性較為良好，因此有利於高解析度之實現  
   4.具有較高片電阻值，可以減少晶片面積． 
 
 此研究之 PTAT 電路架構分析如錯誤! 找不到參照來源。 所示： 
首先我們定義電阻值的表示式為   Xt X0 XR R (1 TC T)，其中 RX0 為 RXt 在溫度為零度時的電阻值，
R1t的溫度係數為 TC1，R3t和 R4t 的溫度係數為 TC2。當電流 IB流經 R1t產生電壓 
1 10 1(1 )S B t BV I R I R TC T     (20)
經過放大器產生 VPTAT 電壓如下： 
4
10 1 40 2
3
(1 ) (1 ) (1 )tPTAT B B
t
RV I R TC T I R TC T
R
          (21)
若我們定義   4tV
3t
RA (1 )
R
，則 
10 1 40 2
10 40 10 1 40 2
(1 ) (1 )
       
PTAT V B B
V B V B V B B
V A I R TC T I R TC T
A I R A I R A I R TC T I R TC T
     
        (22)
令 V B 10 B 40A I R I R ，消去上式中與溫度係數無關的項，可得： 
10 1 40 2PTAT V B BV A I R TC T I R TC T     (23)
定義  1 2TC TC TC ，可得， 
40PTAT BV I R TC T   (24)
 
當 T=1℃時，VPTAT為 1LSB 的敏感度。由於 R40 和 R10 是不同溫度係數的電阻，在此我們必須做單點
校正(1-point Calibration)來達到上述之假設式 V B 10 B 40A I R I R 。 
 為滿足上段所提到之數學式，首先設計放大器增益(AV)為 5V/V，在溫度為零度時，R10 的阻值為
80kΩ、R30 的阻值為 100kΩ、R40 的阻值為 400kΩ。而在 0.18 m　 製程下，R1 的溫度係數 TC1 為 0.0018，
R3(R4)的溫度係數 TC2 為-0.001。當基準電流(IB)為 4 A　 時，正比於溫度係數的訊號源其敏感度
(Sensitivity)大約為 1mV/°C。同理，由於參考電壓是由相同的基準電流經過具有同樣溫度係數之電阻
串產生，因此敏感度的等級相較於傳統使用 BJT 產生帶隙參考電壓(Band-gap Reference Voltage)之敏
感度，大約多了十倍。而這樣高敏感度的架構所帶來的好處是可以降低前端類比電路設計上的考量和
需求。 
 
67 
 
消耗，並能提升放大電路的共模拒斥比。藉由轉導放大器將其流過輸入電阻的輸入電流鏡射至輸出
級，使電流流過輸出電阻，此輸出電阻採用操作於非飽合線性區的電晶體來提高阻抗，藉此提升放大
器的放大倍率。為了消除放大電路本身因非理想效應所產生的直流偏移電壓，因此額外設計一個直流
偏移電壓消除迴路(DC Offset Cancellation Feedback Loop)，將低雜訊放大器的輸出信號經過一個積分
器取出非理想直流偏移電壓，把直流偏移電壓轉成直流偏移電流，再經由差動轉導電路(Differential 
Gm Circuit)，回授到低雜訊放大器作電流調控，達到直流偏移電壓消除之目的，因為信號的頻率不高，
所以積分器的頻寬必須夠小，才不至於影響到低雜訊放大器對信號的放大操作，在此採用米勒積分器
(Miller Integrator)來實現。 
 
2. 比較器 
 在系統的設計中，比較器主要考量的重點為功率的消耗，一般來說有靜態比較器以及動態比較器
兩種架構，而動態比較器由於較省電，所以當速度要求沒有這麼嚴格時很適合採用這樣的架構。本系
統採用之比較器架構如錯誤! 找不到參照來源。所示： 
 
When clk is high, Vp and 
Vn are pre-discharged to 
ground.
Voutn
Voutp
Vip Vin
Vrn Vrp
VDD
clk clk
VDDVDD
Vp
Vn
latch
S　-latch
Von
Vop Von
Vop
Voutn
Voutp
Vop Von Voutp
0 0 -
0 1 1
1 0 0 
1 1 hold
• Dynamic comparator
M1 M2 M3 M4
M5 M6
M7 M8
M9 M10 M11 M12
 
圖 3-30 動態比較器 
 
3. 漸進式逼近類比數位轉換器(Successive approximation ADC, SAR ADC) 
 在溫度感測器系統中所使用的類比數位轉換器主要有兩種，一種是三角積分類比數位轉換器
(Delta-Sigma ADC)，另一種是漸進式逼近類比數位轉換器(SAR ADC)，使用 Delta-Sigma ADC 的好處
是有較高的精確度，但需要較多的轉換時間(Conversion Time)，而使用 SAR ADC 的好處是 Conversion 
Time 較短，但相對準確度較低，而在本研究中，為設計一個低功率的溫度感測器，因此著重於降低
Conversion Time，提升 FOM 值，因此選用 SAR ADC 的架構。 
 一個 N-bit 的 SAR ADC 運作原理如下：類比輸入電壓(Vin)經由取樣保持（S/H）電路提供一個穩
定電壓給比較器，並且與 N-bit 的數位類比轉換器（DAC）的輸出電壓做比較，SAR controller 使用二
元搜尋（binary search）演算法控制 DAC 的輸出，一般而言，對一個 N 位元的 SAR controller 來說，
通常需要兩組暫存器來完成二元搜尋演算法，其中一組為儲存轉換結果(Memory Register)，而另一組
則用來預測結果(Shift Register)。SAR ADC 的最後結果，DAC 的輸出電壓會逼近於輸入電壓，並且 N
個位元就須執行 N 個週期（N cycles）。 
 
69 
 
誤差 
參考文獻 
著作 
[1] Chun-Kuan Wu, Wei-Shan Chan, and Tsung-Hsien Lin ,“A 80kS/s 36 mW Resistor-based Temperature 
Sensor using BGR-free SAR ADC with a Unevenly-weighted Resistor String in 0.18 mm CMOS”, 
Symposium on VLSI Circuits, pp.222-223, 2011  
 
學生碩士畢業論文 
[1]  Wei-Shan Chan, “Design of Digital-Differentiator-Embedded Continuous-Time Delta-Sigma Modula
 tor and Bandgap-Reference-Free Resistor-Based Temperature Sensor,” M. S. thesis, National Taiwan 
 University, 2011. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
71 
 
建議 
台灣的學術界包括台大電機系已有優秀毫米波類比積體電路研究成果，OSU EECS 亦有六位高效
能類比積體電路研究學者，包括系主任 Prof. Fiez 是 IEEE Solid-State Society AdCom member、
Switched-cap 電路大師 Prof. Temes、IEEE Solid-State Society AdCom member/ JSSC 總編輯 Prof. Moon、
一年發表五篇 IEEE ISSCC paper 的 Prof. Hanumolu 及本毫米波深耕計畫合作之 Prof. Chiang。經由互
訪及會議交流研究意見，將使毫米波積體電路成果國際化。也希望此國際合作研究補助能夠持續。 
 
  
圖 4-1 邀請 Prof. Patrick Chiang 教授來台大演講 圖 4-2 參訪奧瑞岡大學 
 
五、深耕計畫結果與討論 
 
藉由此次的深耕計畫，使得本團隊可以基於現有的 60GHz 與 77GHz 的研究上再做發展，順利完
成了許多關鍵電路的設計(如高速的 ADC、PLL 與溫度感測等等)，並於國外重要會議與期刊上發表了
多篇論文，如表 5-1 所示，雖然計畫為期一年，但已發表的國際期刊有 14 篇，國際會議也有 9 篇，
其中包含多篇的 ISSCC 與 JSSC，成果豐碩。在國際合作上，請國外對 low jitter synthesizer、high speed 
transceivers 與 high speed ADC 有深入研究的 Prof. Patrick Chiang 教授來台大演講並與教授與學生交換
心得之外，還於 100.7 參訪奧瑞岡大學(圖 4-2)，與系主任 Prof. Fiez、Prof. Un-Ku Moon 等在 IC 設計
領域經驗豐富的教授交流研究意見，在高速電路的量測上一開始就避免了許多可能會碰到的問題，進
而使高效能高頻高速電路區塊設計製造與驗證進行順利。 
毫米波無線傳收系統的應用從 60GHz 的高畫質影像傳輸(圖 5-1)、77GHz 的汽車防撞雷達(圖
5-2)，甚至到 94GHz 的生醫影像感測(圖 5-3)等，廣大的應用範圍使人們在生活的娛樂、便利與安全
方面都有所提升。雖然毫米波無線傳收系統的應用廣泛，但現有的通信標準繁雜未能統一，導致設備
汰換率高的問題，造成無謂的浪費，所以一個高規格且統一的系統是必要的。雖然如此，此系統由許
多的重要電路組成，需要由各方面領域的電路專家來一起達成，因此一個優秀且能高度互相配合的團
隊是必備條件，在往年的計畫與此次的深耕計畫都可證明本團隊具備足夠的能力，且可擔任未來毫米
波無線收發系統的相關計畫。 
此計畫研究順利，使得不同領域的學生能集合在一起研究，對自己所做電路的規格與應用範圍有
更進一步的認識，了解其在系統中所佔的地位，獲益良多。在此特別感謝國科會提供此研究機會，感
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                          100 年  12 月 20 日 
報告人姓名  陳信樹 
 
服務機構
及職稱 
國立台灣大學電機系電子研究所
副教授 
     時間 
會議 
     地點 
100 年 2 月 20-24 日 
美國 San Francisco 
本會核定
補助文號
NSC 99－2220－E－002－042－ 
會議 
名稱 
 (中文) 2011 國際電機電子協會國際固態電路會議 
 (英文) 2011 IEEE International Solid State Circuit Conference 
(ISSCC) 
發表 
論文 
題目 
 (中文)  
 (英文)  
報告內容應包括下列各項： 
一、參加會議經過 
2 月 18 日抵達美國加州 San Francisco 參與會議。會議結束後於 2月 24 日離開 San 
Francisco。 
 
二、與會心得 
於此次會議中，見到許多大學及公司研究機構發表生醫儀器系統之類比前端電路、汽車
無線通訊系統之高效能類比積體電路、和綠能電子之電源轉換器的最新發展，其中在省
電上及系統整合上更有不斷的進展，可見這些領域的實際應用仍然是激烈地發展中。台
灣的生醫 IC、通訊 IC 及綠能設計製造業應朝此方向繼續發展，以把握市場先機。此外，
Biomedical Instrument、Automobile  TDM Transceiver、4G LTE、適用於高速行動通
訊的無線區域網路、可攜式醫療設備及綠能環保電子亦是會議討論重點。許多理論及新
的設計均在學術界及工業界熱烈發展。 
 
三、建議 
台灣的學術界包括本實驗室應多發表新的生醫 IC、通訊 IC 及綠能 IC 設計，以為國內下
一波的生醫、通訊及綠能工業奠定基礎。台灣的通訊製造業應可朝實現先進 4G LTE 收
發機發展以把握市場先機。至於生醫、綠能業仍有極大的研究發展空間可向前邁進。 
 
四、攜回資料名稱及內容 
會議論文集 CD-ROM。 
 
五、其他 
 
 
 
 
附件三
 
表 Y04 
一、參訪經過 
參訪對象奧瑞岡大學(Oregon State University, USA) Prof. Patrick Chiang 與此計畫主
持人及共同主持人同參加於100年2月20日至2月24日美國 San Francisco重大研討會，
IEEE ISSCC(International Solid-State Circuits Conference)，於該研討會中討論此毫米波深
耕計畫內容及未來發展。四月底時 Prof. Chiang 受邀來臺灣大學舉辦演講，講
題”Sustainable Silicon: Energy-Efficient VLSI Interconnects”並且參加於新竹舉辦之 100 年
4 月 25 日至 27 日的 VLSI-DAT 研討會，於會中再與計畫主持人交換心得。100 年 7 月，
由計畫主持人陳信樹教授及共同主持人李泰成教授代表全體參訪奧瑞岡大學，雙方認為
幾次互訪及會議交流研究意見的效果卓著。 
100 年 7 月 21 日抵達美國奧瑞岡州 Corvallis，於 7月 22 日進行參訪奧瑞岡大學發表
演講與意見交流會議。會議結束後於 7月 25 日離開奧瑞岡。會議議程如下: 
All meetings in OSU Kelley Engineering Center(KEC) building 
--------------------------------------------------------------------- 
08:30AM: EECS Chairperson Terri Fiez /Prof. Karti Mayaram (Terri's Office) 
09:00AM: Give talk (KEC-1005) Prof. Tai-Cheng Lee and Hsin-Shu Chen 
10:00AM: Open discussion 
10:15AM: Prof. Un-Ku Moon/Pavan K. Hanumolu/Gabor Temes(KEC-4107) 
11:15AM: Prof. Patrick Chiang (KEC-4103) 
11:45AM: Lunch (tarn-tip; Patrick pays) 
01:00PM: PhD Student, Tao Jiang, Discusses 12GSs, 6b, 50mW ADC (KEC-4107) 
 
二、與會心得 
於此次參訪會議中，首先見到 OSU EECS 系主任 Prof. Fiez 及副系主任 Prof. 
Mayaram，計畫主持人陳信樹教授首先介紹台灣、國科會研究計劃、台大、台大電資學
院及電機系，並致贈台大電資學院簡介手冊及小禮物。系主任 Prof. Fiez 除歡迎我們到
訪外，簡介 OSU EECS，也介紹了 EECS 相關毫米波研究計劃。 
於會議室 KEC-1005 計畫主持人陳信樹教授及共同主持人李泰成教授共同發表演
說，由陳信樹教授介紹台灣台大電機系經由國科會補助研究計劃的現況與成果。接著由
李泰成教授演講國科會毫米波深耕計畫之”Area/Power-efficiency Nyquist-Rate ADC 
Design”。最後陳信樹教授演講” High-Speed CMOS ADCs in Wireless Systems”。充分介紹
了國科會毫米波深耕計畫內容及發展。接著，兩位演講者、Prof. Mayaram, Moon, 
Hanumolu, Temes, Chiang 及與會研究生共同討論高效能毫米波類比積體電路的最新發
展。對方對國科會如何補助研究計畫及國際合作研究亦充滿興趣。 
接下來兩位演講者被邀請分別至 Prof. Moon, Hanumolu, Temes, Chiang 的辦公室了解
其研究、交流研究意見及探討國際合作研究可能性。 
午餐後，Prof. Chiang 的 PhD Student, Tao Jiang 首先介紹其研究 12GSs, 6b, 50mW 
ADC，最後進行積體電路設計討論。 
三、建議 
台灣的學術界包括台大電機系已有優秀毫米波類比積體電路研究成果，OSU EECS
亦有六位高效能類比積體電路研究學者，包括系主任 Prof. Fiez 是 IEEE Solid-State 
Society AdCom member、Switched-cap 電路大師 Prof. Temes、IEEE Solid-State Society 
AdCom member/ JSSC 總編輯 Prof. Moon、一年發表五篇 IEEE ISSCC paper 的 Prof. 
Hanumolu 及本毫米波深耕計畫合作之 Prof. Chiang。經由互訪及會議交流研究意見，將
使毫米波積體電路成果國際化。也希望此國際合作研究補助能夠持續。 
四、攜回資料名稱及內容 
Prof. Chiang 致贈 OSU 小禮物及合照(附件)。 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳信樹 計畫編號：99-2220-E-002-042- 
計畫名稱：毫米波互補金氧半導體百億位元無線傳收系統 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 23 23 100%  
博士生 14 14 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 2 0 100% 
人次 
 
期刊論文 15 15 100%  
研究報告/技術報告 0 0 100%  
研討會論文 7 7 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
