module Syn_FIFO# (
parameter DATA_WIDTH = 8,
parameter ADDR_WIDTH = 8)(

	input							clk,
	input							rst_n,
						
	input							wr_cs,
	input							rd_cs,
						
	input							wr_en,
	input							rd_en,
	
	input [DATA_WIDTH-1:0]	data_in,
	
	output						full,
	output						empty,
	
	output [DATA_WIDTH-1:0]	data_out
	
);

parameter RAM_DEPTH = (1 << ADDR_WIDTH);

reg [ADDR_]



endmodule

	
	
