# 第三章：简单逻辑门

## 复习

- 第一章：希望造出一台计算机。
- 第二章：这台计算机需要供能，输入，输出和处理过程。

## 正文

　　第二章末尾本应详细介绍冯·诺伊曼体系结构中的运算器和控制器，但此处暂缓，从第三章开始实现后，自然会理解这个结构，前两章为理论基础。既然要造计算机，肯定需要先能计算简单加减法。

### 基础材料

　　手头拥有的最基本材料为：**电和晶体管**（也可以使用电子管，但技术旧且效率低）。由第二章可知，此计算机采用二进制，与数学中布尔代数吻合。布尔代数为二进制信息表示和计算提供有力的数学支撑。

　　布尔代数有三种基本操作：and，or，not，分别是与门，或门，非门。其真值表如下图所示：



　　需要说明的是：**与或非三种门，并不能直接获得**，需要用晶体管搭建。但由于晶体管电路太过复杂，超出了本指南范围，本指南只将浅显解释附在其后，读者感兴趣可以自行阅读。

　　为简化说明，本指南 **认为与或非三门可以直接获得。**

　　由基础三门还可构成稍复杂一点的逻辑门：nand，nor，分别是与非门，或非门。其结果就是与门、非门的结果取反。但是

### 半加器

　　接下来尝试计算一位加法（输出 Y 的括号为可能的进位）：

| 输入 A | 输入 B | 输出 Y |
| ------ | ------ | ------ |
| 0      | 0      | (0)0   |
| 0      | 1      | (0)1   |
| 1      | 0      | (0)1   |
| 1      | 1      | (1)0   |

　　暂时不管进位，可以观察到：输入相同，结果为 0；输入不同，结果为 1。这种逻辑在以后也很常见，专门有个名字：异或门。

　　异或门电路可以使用基础三门搭建，方案也很多。总体来讲，用的逻辑门越少，开销越少，效率越高。下面两种设计方案中，很明显，第一种方案要好。



　　接下来处理棘手的进位问题：

　　再次观察，只有当输入均为 1 时才会出现进位，其他情况可以视为进位为 0。容易发现，此逻辑和与门相同：只有输入均为 1 时才为 1。

　　**综上所述，二进制的一位加法器（带进位）可以用一个异或门加上一个与门表示。**将输入输出引脚分列两边，中间加上逻辑门，可以获得一个一位加法器。



　　上述一位加法器也称**半加器**。

### 全加器

　　来看一个例子，为简化问题，此处数据设为 4 位：计算 0011 + 1001。拆解为 4 个子问题，逐位相加，从左开始：0 + 1，0 + 0，1 + 0，1 + 1。可以观察到这四个问题可以用 4 个半加器解决。但是同时观察到，最后的子问题 1 + 1 产生了进位，所以还需要加上进位。

　　加上进位是个麻烦事。为了之后方便，可以将进位也直接纳入半加器电路，成为 3 输入 2 输出的一个全加器芯片。如图：



　　针对此例子可以画出如下电路图：



　　将问题泛化：计算 abcd + efgh（一个字母代表一个比特位）。产生 4 个子问题：a + e，b + f，c + g，d + h。因为不知道哪个问题会产生进位，所以均需要加上进位，如图：



　　如果需要计算 8 位，将半加器扩展成 8 位的样子即可，16、32、64 位同理。

　　如果最高位（即二进制最左边的那一位）产生进位，代表超出了此计算机的数据范围。这里简单丢弃，后续再处理。

### 效率？

　　需要说明的是，将全加器直接串联起来构成加法器，**尤其懒惰和低效**。现代电子所用的加法器，经过优化，速度更快。**但无论如何，我们已经拥有加法器了。**

　　**本指南侧重如何构成加法器**，不涉及加法器的优化，所以之后提到加法器时，默认已经过优化，效率比此章设计的全加器要高。

**思考题**

> 　　由于进位未知但不可缺少，每个全加器都要等待低位的进位，所以效率极低。
>
> 　　如果每个全加器耗时 0.1 秒，那么 8 位将耗时 0.8 秒。而现代 PC 基本都是 64 位，意味着做一次加法需要 6.4 秒。
>
> 　　有什么办法能优化这种速度吗？

## 补充

　　CMOS（互补式金属氧化物半导体）晶体管搭建三基础门的电路图：

## 小结

### 知识点

- 与门
- 或门
- 非门
- 半加器
- 全加器
- 加法器

### 参考资料



### 思考题答案（仅供参考）



## 协议

本作品采用[知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议](https://creativecommons.org/licenses/by-nc-sa/4.0/deed.zh)进行许可。