# 1. FIFO IP 端口输入输出特性
## 1.1 写入数据
- **wr_en** 置为高电平后，FIFO在wr_en有效的同时开始写入数据，置为低电平时，停止写入数据。
- **wr_ack** 写入应答信号：数据写入开始，被置为高电平，数据写满的下一个时钟上升沿或**写入停止（wr_en 为低电平时）**， 被拉低。
- **din** 写入数据输入端口。
- **wr_data_count** 写入数据个数计数器：在FIFO每写入一个数据时就加一。当数据每读出一个时，计数器的值就减一。
- **full** FIFO装满标志位：当FIFO写满时（写入最后一个数据时），此信号拉高；FIFO没有装满时，拉低。
- - **almost_full** FIFO几乎装满标志位：比full信号提前一拍。
- **prog_full** 可编程的FIFO装满标志位。
- **overflow** 写入溢出标志位：FIFO写满后的下一个时钟上升沿被拉高。
## 1.2 读出数据
- **rd_en** 读数据使能：当置为高电平后，FIFO中的数据在rd_en有效后的第二个时钟上升沿开始读出数据（选择了Output registers时），也也就是数据延迟了一拍输出。置为低电平时，停止读取数据。
- **dout** 数据读出端口。
- **rd_data_count** 输出数据个数计数器：每读出一个数据，计数值减一。
- **valid** 数据有效标志位：当FIFO中有数据可读时,rd_en有效时，被拉高；FIFO为空时，被拉低。
- **empty** FIFO空标志位：FIFO最后一个数据被读出时，被拉高；FIFO中有数据时，被拉低。
- **almost_empty** FIFO几乎空标志位：比empty提前一拍。
- **prog_empty** 可编程的FIFO空标志位。
- **underflow** 下溢标志位：当FIFO中已经没有数据时，读操作还继续时，下溢标志位会被置为高电平。
