Timing Analyzer report for Clock
Sun Jun 30 01:16:13 2019
Quartus Prime Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'
 14. Slow 1200mV 85C Model Setup: 'freqDiv:div_50M|clkOut'
 15. Slow 1200mV 85C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'
 16. Slow 1200mV 85C Model Setup: 'freqDiv:div_50M|clkOutDisp'
 17. Slow 1200mV 85C Model Setup: 'debouncer:enBtn_Dbc|out'
 18. Slow 1200mV 85C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'
 19. Slow 1200mV 85C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'
 20. Slow 1200mV 85C Model Hold: 'freqDiv:div_50M|clkOutDisp'
 21. Slow 1200mV 85C Model Hold: 'freqDiv:div_50M|clkOut'
 22. Slow 1200mV 85C Model Hold: 'clk'
 23. Slow 1200mV 85C Model Hold: 'debouncer:enBtn_Dbc|out'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'
 33. Slow 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOut'
 34. Slow 1200mV 0C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'
 35. Slow 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOutDisp'
 36. Slow 1200mV 0C Model Setup: 'debouncer:enBtn_Dbc|out'
 37. Slow 1200mV 0C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'
 38. Slow 1200mV 0C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'
 39. Slow 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOut'
 40. Slow 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOutDisp'
 41. Slow 1200mV 0C Model Hold: 'clk'
 42. Slow 1200mV 0C Model Hold: 'debouncer:enBtn_Dbc|out'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'
 51. Fast 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOut'
 52. Fast 1200mV 0C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'
 53. Fast 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOutDisp'
 54. Fast 1200mV 0C Model Setup: 'debouncer:enBtn_Dbc|out'
 55. Fast 1200mV 0C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'
 56. Fast 1200mV 0C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'
 57. Fast 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOutDisp'
 58. Fast 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOut'
 59. Fast 1200mV 0C Model Hold: 'clk'
 60. Fast 1200mV 0C Model Hold: 'debouncer:enBtn_Dbc|out'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths Summary
 73. Clock Status Summary
 74. Unconstrained Input Ports
 75. Unconstrained Output Ports
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Clock                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processors 3-6         ;   0.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                 ;
; counter_4_3_Bits:min_counter|auxClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_4_3_Bits:min_counter|auxClk } ;
; counter_4_3_Bits:sec_counter|auxClk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_4_3_Bits:sec_counter|auxClk } ;
; debouncer:enBtn_Dbc|out             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { debouncer:enBtn_Dbc|out }             ;
; freqDiv:div_50M|clkOut              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freqDiv:div_50M|clkOut }              ;
; freqDiv:div_50M|clkOutDbc           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freqDiv:div_50M|clkOutDbc }           ;
; freqDiv:div_50M|clkOutDisp          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { freqDiv:div_50M|clkOutDisp }          ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                           ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
; 179.73 MHz ; 179.73 MHz      ; clk                                 ;                                                ;
; 255.36 MHz ; 255.36 MHz      ; counter_4_3_Bits:sec_counter|auxClk ;                                                ;
; 260.21 MHz ; 260.21 MHz      ; freqDiv:div_50M|clkOut              ;                                                ;
; 441.5 MHz  ; 402.09 MHz      ; counter_4_3_Bits:min_counter|auxClk ; limit due to minimum period restriction (tmin) ;
; 664.45 MHz ; 402.09 MHz      ; freqDiv:div_50M|clkOutDisp          ; limit due to minimum period restriction (tmin) ;
; 708.72 MHz ; 402.09 MHz      ; debouncer:enBtn_Dbc|out             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -4.564 ; -126.677      ;
; counter_4_3_Bits:sec_counter|auxClk ; -2.916 ; -8.946        ;
; freqDiv:div_50M|clkOut              ; -2.843 ; -9.037        ;
; counter_4_3_Bits:min_counter|auxClk ; -1.265 ; -5.605        ;
; freqDiv:div_50M|clkOutDisp          ; -0.505 ; -1.287        ;
; debouncer:enBtn_Dbc|out             ; -0.411 ; -0.411        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                          ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; counter_4_3_Bits:min_counter|auxClk ; 0.453 ; 0.000         ;
; counter_4_3_Bits:sec_counter|auxClk ; 0.453 ; 0.000         ;
; freqDiv:div_50M|clkOutDisp          ; 0.453 ; 0.000         ;
; freqDiv:div_50M|clkOut              ; 0.454 ; 0.000         ;
; clk                                 ; 0.742 ; 0.000         ;
; debouncer:enBtn_Dbc|out             ; 0.922 ; 0.000         ;
+-------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -3.000 ; -89.246       ;
; counter_4_3_Bits:sec_counter|auxClk ; -1.487 ; -11.896       ;
; freqDiv:div_50M|clkOut              ; -1.487 ; -11.896       ;
; counter_4_3_Bits:min_counter|auxClk ; -1.487 ; -8.922        ;
; freqDiv:div_50M|clkOutDbc           ; -1.487 ; -5.948        ;
; freqDiv:div_50M|clkOutDisp          ; -1.487 ; -4.461        ;
; debouncer:enBtn_Dbc|out             ; -1.487 ; -1.487        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.564 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.478      ;
; -4.529 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.443      ;
; -4.425 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.339      ;
; -4.403 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.317      ;
; -4.379 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 5.298      ;
; -4.349 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.263      ;
; -4.326 ; freqDiv:div_50M|countAux2[16] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.240      ;
; -4.229 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 5.148      ;
; -4.153 ; freqDiv:div_50M|countAux2[14] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.067      ;
; -4.057 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.957      ;
; -4.049 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.949      ;
; -4.041 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.941      ;
; -4.005 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.087     ; 4.919      ;
; -4.000 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.919      ;
; -3.982 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.902      ;
; -3.981 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.887      ;
; -3.980 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.900      ;
; -3.971 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.877      ;
; -3.924 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.830      ;
; -3.896 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.816      ;
; -3.869 ; freqDiv:div_50M|count[24]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.788      ;
; -3.868 ; freqDiv:div_50M|count[16]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.787      ;
; -3.853 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.753      ;
; -3.852 ; freqDiv:div_50M|count[14]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.771      ;
; -3.829 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.735      ;
; -3.828 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.728      ;
; -3.815 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.721      ;
; -3.793 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.699      ;
; -3.761 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.681      ;
; -3.748 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.648      ;
; -3.732 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.632      ;
; -3.718 ; freqDiv:div_50M|countAux1[3]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.638      ;
; -3.703 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.609      ;
; -3.644 ; freqDiv:div_50M|count[18]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.563      ;
; -3.561 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.467      ;
; -3.547 ; freqDiv:div_50M|count[22]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.466      ;
; -3.545 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.465      ;
; -3.520 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.426      ;
; -3.509 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.429      ;
; -3.475 ; freqDiv:div_50M|countAux1[4]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.395      ;
; -3.461 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.381      ;
; -3.428 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.334      ;
; -3.412 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.095     ; 4.318      ;
; -3.392 ; freqDiv:div_50M|countAux2[10] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 4.292      ;
; -3.379 ; freqDiv:div_50M|count[19]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.082     ; 4.298      ;
; -3.325 ; freqDiv:div_50M|countAux1[5]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.245      ;
; -3.310 ; freqDiv:div_50M|countAux1[7]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.230      ;
; -3.300 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 4.207      ;
; -3.217 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 4.124      ;
; -3.191 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.112      ;
; -3.156 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 4.063      ;
; -3.153 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.094     ; 4.060      ;
; -3.142 ; freqDiv:div_50M|countAux1[10] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.062      ;
; -3.142 ; freqDiv:div_50M|countAux1[6]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.062      ;
; -3.121 ; freqDiv:div_50M|countAux1[9]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.041      ;
; -3.106 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.026      ;
; -3.095 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.015      ;
; -3.070 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.977      ;
; -3.063 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.970      ;
; -3.041 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.962      ;
; -3.023 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.930      ;
; -3.009 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.916      ;
; -2.991 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.911      ;
; -2.991 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.911      ;
; -2.989 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.909      ;
; -2.975 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.882      ;
; -2.959 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.879      ;
; -2.959 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.879      ;
; -2.957 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.877      ;
; -2.956 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.876      ;
; -2.955 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.875      ;
; -2.954 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.874      ;
; -2.948 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.868      ;
; -2.916 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.823      ;
; -2.913 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.833      ;
; -2.913 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.820      ;
; -2.883 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.790      ;
; -2.878 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.798      ;
; -2.878 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 3.778      ;
; -2.876 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.783      ;
; -2.859 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.766      ;
; -2.859 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.766      ;
; -2.851 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.758      ;
; -2.843 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.763      ;
; -2.841 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.761      ;
; -2.841 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.761      ;
; -2.820 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.727      ;
; -2.812 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.733      ;
; -2.811 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[15] ; clk          ; clk         ; 1.000        ; -0.095     ; 3.717      ;
; -2.809 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.729      ;
; -2.809 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.716      ;
; -2.807 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.727      ;
; -2.805 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.725      ;
; -2.804 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.724      ;
; -2.795 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.101     ; 3.695      ;
; -2.781 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.701      ;
; -2.776 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.683      ;
; -2.776 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.696      ;
; -2.774 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.694      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                            ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.916 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.837      ;
; -2.726 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.647      ;
; -2.509 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.430      ;
; -2.508 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.429      ;
; -2.371 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.292      ;
; -2.334 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.255      ;
; -2.219 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.080     ; 3.140      ;
; -1.729 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.500        ; 4.076      ; 6.567      ;
; -1.479 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.399      ;
; -1.479 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.399      ;
; -1.476 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.396      ;
; -1.476 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.396      ;
; -1.476 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.396      ;
; -1.347 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; 4.076      ; 6.685      ;
; -1.268 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.188      ;
; -1.268 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.188      ;
; -1.268 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.188      ;
; -1.111 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.031      ;
; -1.111 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.031      ;
; -1.111 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 2.031      ;
; -0.641 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.561      ;
; -0.592 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.512      ;
; -0.549 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.469      ;
; -0.385 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.305      ;
; -0.381 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.301      ;
; -0.360 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.280      ;
; -0.345 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.265      ;
; -0.266 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.186      ;
; -0.256 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 1.176      ;
; -0.050 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.970      ;
; -0.048 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.968      ;
; -0.025 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.945      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freqDiv:div_50M|clkOut'                                                                                                                                                            ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; -2.843 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.765      ;
; -2.729 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.651      ;
; -2.675 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.597      ;
; -2.546 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.468      ;
; -2.331 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.253      ;
; -2.244 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 3.166      ;
; -2.052 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.079     ; 2.974      ;
; -1.505 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.426      ;
; -1.505 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.426      ;
; -1.505 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.426      ;
; -1.482 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.403      ;
; -1.482 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.403      ;
; -1.482 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.403      ;
; -1.381 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.302      ;
; -1.381 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.302      ;
; -1.381 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.302      ;
; -1.264 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.500        ; 3.649      ; 5.675      ;
; -1.122 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.043      ;
; -1.122 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.043      ;
; -1.122 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 2.043      ;
; -1.064 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 1.000        ; 3.649      ; 5.975      ;
; -0.840 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.761      ;
; -0.499 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.420      ;
; -0.413 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.334      ;
; -0.350 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.271      ;
; -0.340 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.261      ;
; -0.302 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.223      ;
; -0.300 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 1.221      ;
; -0.041 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.962      ;
; -0.037 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.958      ;
; -0.037 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.958      ;
; -0.037 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.958      ;
; -0.025 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.946      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.080     ; 0.858      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                              ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.265 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.185      ;
; -1.264 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.184      ;
; -1.232 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.152      ;
; -1.205 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.125      ;
; -1.190 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.110      ;
; -1.153 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.073      ;
; -1.139 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.059      ;
; -1.138 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.058      ;
; -1.104 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 2.024      ;
; -1.079 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.999      ;
; -1.039 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.959      ;
; -1.038 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.958      ;
; -0.990 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.910      ;
; -0.988 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.908      ;
; -0.867 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.787      ;
; -0.864 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.784      ;
; -0.864 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.784      ;
; -0.854 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.774      ;
; -0.854 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.774      ;
; -0.850 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.770      ;
; -0.830 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.750      ;
; -0.802 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.722      ;
; -0.728 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.648      ;
; -0.681 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.601      ;
; -0.613 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.533      ;
; -0.562 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.482      ;
; -0.492 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.412      ;
; -0.458 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.378      ;
; -0.426 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 1.346      ;
; 0.062  ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.081     ; 0.858      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'freqDiv:div_50M|clkOutDisp'                                                                                                             ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.505 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.425      ;
; -0.429 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.349      ;
; -0.353 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.273      ;
; -0.158 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.078      ;
; -0.110 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.030      ;
; -0.107 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 1.027      ;
; 0.062  ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'debouncer:enBtn_Dbc|out'                                                                    ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; -0.411 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 1.000        ; -0.071     ; 1.361      ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.453 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 0.758      ;
; 0.847 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.140      ;
; 0.878 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.171      ;
; 0.988 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.281      ;
; 0.988 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.281      ;
; 0.993 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.286      ;
; 1.087 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.380      ;
; 1.109 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.402      ;
; 1.132 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.425      ;
; 1.201 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.494      ;
; 1.210 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.503      ;
; 1.228 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.521      ;
; 1.244 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.537      ;
; 1.263 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.556      ;
; 1.280 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.573      ;
; 1.282 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.575      ;
; 1.282 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.575      ;
; 1.289 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.582      ;
; 1.388 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.682      ;
; 1.392 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.685      ;
; 1.397 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.690      ;
; 1.441 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.734      ;
; 1.519 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.812      ;
; 1.526 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.819      ;
; 1.620 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.081      ; 1.913      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.453 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.758      ;
; 0.527 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.820      ;
; 0.543 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.836      ;
; 0.544 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 0.837      ;
; 0.776 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.069      ;
; 0.790 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.083      ;
; 0.792 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.085      ;
; 0.792 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.085      ;
; 0.793 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.086      ;
; 0.842 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.135      ;
; 1.039 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.332      ;
; 1.049 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.342      ;
; 1.050 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 1.343      ;
; 1.568 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 4.270      ; 6.331      ;
; 1.775 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.068      ;
; 1.775 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.068      ;
; 1.775 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.068      ;
; 1.919 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; -0.500       ; 4.270      ; 6.182      ;
; 1.957 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.250      ;
; 1.957 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.250      ;
; 1.957 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.250      ;
; 2.008 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.301      ;
; 2.008 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.301      ;
; 2.011 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.304      ;
; 2.011 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.304      ;
; 2.011 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.081      ; 2.304      ;
; 2.449 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 2.743      ;
; 2.591 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 2.885      ;
; 2.646 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 2.940      ;
; 2.724 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 3.018      ;
; 2.735 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 3.029      ;
; 2.826 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 3.120      ;
; 2.962 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.082      ; 3.256      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freqDiv:div_50M|clkOutDisp'                                                                                                             ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.453 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.758      ;
; 0.584 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.877      ;
; 0.586 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.879      ;
; 0.599 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 0.892      ;
; 0.828 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 1.121      ;
; 0.852 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 1.145      ;
; 0.962 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.081      ; 1.255      ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'freqDiv:div_50M|clkOut'                                                                                                                                                            ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; 0.454 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.758      ;
; 0.534 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.826      ;
; 0.536 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.828      ;
; 0.537 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.829      ;
; 0.543 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 0.835      ;
; 0.767 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.059      ;
; 0.789 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.082      ;
; 0.811 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.103      ;
; 0.816 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.108      ;
; 1.002 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.294      ;
; 1.265 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 1.557      ;
; 1.327 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.000        ; 3.824      ; 5.644      ;
; 1.508 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; -0.500       ; 3.824      ; 5.325      ;
; 1.791 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.083      ;
; 1.791 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.083      ;
; 1.791 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.083      ;
; 2.019 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.311      ;
; 2.019 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.311      ;
; 2.019 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.311      ;
; 2.052 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.344      ;
; 2.052 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.344      ;
; 2.052 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.344      ;
; 2.083 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.375      ;
; 2.083 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.375      ;
; 2.083 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.080      ; 2.375      ;
; 2.305 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 2.598      ;
; 2.451 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 2.744      ;
; 2.579 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 2.872      ;
; 2.718 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 3.011      ;
; 2.755 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 3.048      ;
; 2.808 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 3.101      ;
; 3.070 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.081      ; 3.363      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                         ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.742 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[15]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.761 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|count[23]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.787 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[0]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.878 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.171      ;
; 0.888 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.181      ;
; 0.958 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.958 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.959 ; enClock                       ; freqDiv:div_50M|count[21]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.447      ; 2.638      ;
; 0.959 ; enClock                       ; freqDiv:div_50M|count[20]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.447      ; 2.638      ;
; 0.959 ; enClock                       ; freqDiv:div_50M|count[17]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.447      ; 2.638      ;
; 0.959 ; enClock                       ; freqDiv:div_50M|count[23]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.447      ; 2.638      ;
; 0.959 ; enClock                       ; freqDiv:div_50M|count[15]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.447      ; 2.638      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[24]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[22]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[19]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[18]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[16]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[13]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[14]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[12]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.964 ; enClock                       ; freqDiv:div_50M|count[11]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.448      ; 2.644      ;
; 0.973 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.266      ;
; 0.983 ; enClock                       ; freqDiv:div_50M|clkOut        ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.446      ; 2.661      ;
; 0.997 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.290      ;
; 1.018 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[0]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.311      ;
; 1.019 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[7]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.312      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[10]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[9]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[8]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[7]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[6]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[5]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[4]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[3]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[2]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[1]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.088 ; enClock                       ; freqDiv:div_50M|count[0]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.455      ; 2.775      ;
; 1.097 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.102 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.107 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.398      ;
; 1.107 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.114 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.407      ;
; 1.116 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.134 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.153 ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp ; clk         ; 0.000        ; 2.603      ; 4.259      ;
; 1.160 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|count[21]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.452      ;
; 1.164 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|countAux1[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.165 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|count[20]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.457      ;
; 1.180 ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut     ; clk         ; 0.000        ; 2.587      ; 4.270      ;
; 1.229 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.080      ; 1.522      ;
; 1.230 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.235 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.526      ;
; 1.238 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.241 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|countAux1[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.246 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.079      ; 1.538      ;
; 1.247 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[3]  ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.081      ; 1.540      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'debouncer:enBtn_Dbc|out'                                                                    ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.922 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 0.000        ; 0.071      ; 1.205      ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                           ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
; 188.5 MHz  ; 188.5 MHz       ; clk                                 ;                                                ;
; 271.52 MHz ; 271.52 MHz      ; counter_4_3_Bits:sec_counter|auxClk ;                                                ;
; 273.45 MHz ; 273.45 MHz      ; freqDiv:div_50M|clkOut              ;                                                ;
; 489.24 MHz ; 402.09 MHz      ; counter_4_3_Bits:min_counter|auxClk ; limit due to minimum period restriction (tmin) ;
; 743.49 MHz ; 402.09 MHz      ; freqDiv:div_50M|clkOutDisp          ; limit due to minimum period restriction (tmin) ;
; 771.01 MHz ; 402.09 MHz      ; debouncer:enBtn_Dbc|out             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -4.305 ; -112.878      ;
; counter_4_3_Bits:sec_counter|auxClk ; -2.683 ; -7.740        ;
; freqDiv:div_50M|clkOut              ; -2.657 ; -7.932        ;
; counter_4_3_Bits:min_counter|auxClk ; -1.044 ; -4.592        ;
; freqDiv:div_50M|clkOutDisp          ; -0.345 ; -0.875        ;
; debouncer:enBtn_Dbc|out             ; -0.297 ; -0.297        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                           ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; counter_4_3_Bits:min_counter|auxClk ; 0.402 ; 0.000         ;
; counter_4_3_Bits:sec_counter|auxClk ; 0.402 ; 0.000         ;
; freqDiv:div_50M|clkOut              ; 0.402 ; 0.000         ;
; freqDiv:div_50M|clkOutDisp          ; 0.403 ; 0.000         ;
; clk                                 ; 0.691 ; 0.000         ;
; debouncer:enBtn_Dbc|out             ; 0.841 ; 0.000         ;
+-------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -3.000 ; -89.246       ;
; counter_4_3_Bits:sec_counter|auxClk ; -1.487 ; -12.391       ;
; freqDiv:div_50M|clkOut              ; -1.487 ; -11.896       ;
; counter_4_3_Bits:min_counter|auxClk ; -1.487 ; -9.198        ;
; freqDiv:div_50M|clkOutDbc           ; -1.487 ; -5.948        ;
; freqDiv:div_50M|clkOutDisp          ; -1.487 ; -4.461        ;
; debouncer:enBtn_Dbc|out             ; -1.487 ; -1.487        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.305 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.230      ;
; -4.236 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.161      ;
; -4.182 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 5.113      ;
; -4.169 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.094      ;
; -4.158 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.083      ;
; -4.087 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.012      ;
; -4.086 ; freqDiv:div_50M|countAux2[16] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.011      ;
; -4.044 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.975      ;
; -3.922 ; freqDiv:div_50M|countAux2[14] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.847      ;
; -3.821 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.752      ;
; -3.772 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.685      ;
; -3.763 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.676      ;
; -3.755 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.668      ;
; -3.752 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.682      ;
; -3.749 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.668      ;
; -3.741 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.660      ;
; -3.728 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.647      ;
; -3.721 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.652      ;
; -3.716 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.641      ;
; -3.689 ; freqDiv:div_50M|count[14]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.620      ;
; -3.685 ; freqDiv:div_50M|count[16]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.616      ;
; -3.610 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.541      ;
; -3.581 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.494      ;
; -3.574 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.487      ;
; -3.559 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.490      ;
; -3.558 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.477      ;
; -3.543 ; freqDiv:div_50M|count[24]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.474      ;
; -3.535 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.454      ;
; -3.534 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.465      ;
; -3.531 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.450      ;
; -3.520 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.433      ;
; -3.482 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.395      ;
; -3.460 ; freqDiv:div_50M|countAux1[3]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.390      ;
; -3.435 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.354      ;
; -3.364 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.283      ;
; -3.330 ; freqDiv:div_50M|count[18]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.261      ;
; -3.304 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.223      ;
; -3.268 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.198      ;
; -3.251 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.182      ;
; -3.244 ; freqDiv:div_50M|count[22]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.175      ;
; -3.237 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.156      ;
; -3.221 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.083     ; 4.140      ;
; -3.203 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.133      ;
; -3.182 ; freqDiv:div_50M|countAux1[4]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.112      ;
; -3.166 ; freqDiv:div_50M|countAux2[10] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 4.079      ;
; -3.087 ; freqDiv:div_50M|count[19]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.018      ;
; -3.024 ; freqDiv:div_50M|countAux1[5]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.954      ;
; -3.003 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.935      ;
; -2.993 ; freqDiv:div_50M|countAux1[7]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.923      ;
; -2.893 ; freqDiv:div_50M|countAux1[6]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.823      ;
; -2.891 ; freqDiv:div_50M|countAux1[10] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.821      ;
; -2.865 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.797      ;
; -2.859 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.777      ;
; -2.843 ; freqDiv:div_50M|countAux1[9]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.773      ;
; -2.830 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.760      ;
; -2.806 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.736      ;
; -2.805 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.735      ;
; -2.791 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.782 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.700      ;
; -2.762 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.692      ;
; -2.762 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.692      ;
; -2.760 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.690      ;
; -2.759 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.689      ;
; -2.758 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.688      ;
; -2.757 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.687      ;
; -2.735 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.653      ;
; -2.732 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.650      ;
; -2.702 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.631      ;
; -2.693 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 3.606      ;
; -2.692 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.622      ;
; -2.668 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.598      ;
; -2.667 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.597      ;
; -2.655 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.573      ;
; -2.651 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.569      ;
; -2.642 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.574      ;
; -2.639 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.557      ;
; -2.633 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.562      ;
; -2.624 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.554      ;
; -2.624 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.554      ;
; -2.622 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.552      ;
; -2.621 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.539      ;
; -2.620 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.619 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.549      ;
; -2.612 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.089     ; 3.525      ;
; -2.608 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.526      ;
; -2.566 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.495      ;
; -2.560 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.490      ;
; -2.555 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.484      ;
; -2.552 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.482      ;
; -2.542 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.474      ;
; -2.539 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.469      ;
; -2.524 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.442      ;
; -2.519 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.437      ;
; -2.511 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.429      ;
; -2.510 ; freqDiv:div_50M|count[14]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.442      ;
; -2.506 ; freqDiv:div_50M|count[16]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.070     ; 3.438      ;
; -2.506 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.424      ;
; -2.502 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.432      ;
; -2.494 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.412      ;
; -2.494 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.084     ; 3.412      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                             ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.683 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.613      ;
; -2.530 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.460      ;
; -2.344 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.274      ;
; -2.330 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.260      ;
; -2.205 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.135      ;
; -2.166 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 3.096      ;
; -2.030 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.960      ;
; -1.348 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.500        ; 3.816      ; 5.906      ;
; -1.321 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; 3.816      ; 6.379      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.287 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.217      ;
; -1.124 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.054      ;
; -1.124 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.054      ;
; -1.124 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 2.054      ;
; -0.979 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.909      ;
; -0.979 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.909      ;
; -0.979 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.909      ;
; -0.500 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.430      ;
; -0.476 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.406      ;
; -0.386 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.316      ;
; -0.240 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.170      ;
; -0.238 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.168      ;
; -0.220 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.150      ;
; -0.210 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.140      ;
; -0.171 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.101      ;
; -0.153 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 1.083      ;
; 0.050  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.880      ;
; 0.052  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.878      ;
; 0.072  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.858      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOut'                                                                                                                                                             ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; -2.657 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 3.588      ;
; -2.531 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 3.462      ;
; -2.469 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 3.400      ;
; -2.354 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 3.285      ;
; -2.160 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 3.091      ;
; -2.045 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 2.976      ;
; -1.878 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.071     ; 2.809      ;
; -1.312 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.242      ;
; -1.312 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.242      ;
; -1.312 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.242      ;
; -1.301 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.231      ;
; -1.301 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.231      ;
; -1.301 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.231      ;
; -1.236 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.166      ;
; -1.236 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 2.166      ;
; -1.113 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 1.000        ; 3.384      ; 5.739      ;
; -0.990 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.920      ;
; -0.958 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.500        ; 3.384      ; 5.084      ;
; -0.740 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.670      ;
; -0.396 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.326      ;
; -0.274 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.204      ;
; -0.216 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.146      ;
; -0.203 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.133      ;
; -0.170 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.100      ;
; -0.168 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 1.098      ;
; 0.055  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.875      ;
; 0.060  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.870      ;
; 0.061  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.869      ;
; 0.061  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.869      ;
; 0.070  ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.860      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.072     ; 0.770      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.044 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.974      ;
; -1.043 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.973      ;
; -1.022 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.952      ;
; -0.989 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.919      ;
; -0.985 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.915      ;
; -0.983 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.913      ;
; -0.944 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.874      ;
; -0.943 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.873      ;
; -0.893 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.823      ;
; -0.890 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.820      ;
; -0.879 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.809      ;
; -0.878 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.808      ;
; -0.825 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.755      ;
; -0.808 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.738      ;
; -0.736 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.666      ;
; -0.710 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.640      ;
; -0.675 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.605      ;
; -0.673 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.603      ;
; -0.671 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.601      ;
; -0.671 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.601      ;
; -0.662 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.592      ;
; -0.644 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.574      ;
; -0.560 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.490      ;
; -0.556 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.486      ;
; -0.474 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.404      ;
; -0.432 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.362      ;
; -0.359 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.289      ;
; -0.310 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.240      ;
; -0.268 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 1.198      ;
; 0.160  ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.072     ; 0.770      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOutDisp'                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.345 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 1.276      ;
; -0.315 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 1.246      ;
; -0.215 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 1.146      ;
; -0.037 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.968      ;
; -0.003 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.934      ;
; 0.000  ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.931      ;
; 0.161  ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.071     ; 0.770      ;
+--------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'debouncer:enBtn_Dbc|out'                                                                     ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; -0.297 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 1.000        ; -0.065     ; 1.254      ;
+--------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.402 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 0.684      ;
; 0.795 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.062      ;
; 0.811 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.078      ;
; 0.920 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.187      ;
; 0.926 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.193      ;
; 0.934 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.201      ;
; 1.000 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.267      ;
; 1.009 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.276      ;
; 1.038 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.305      ;
; 1.118 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.385      ;
; 1.129 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.396      ;
; 1.149 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.416      ;
; 1.151 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.418      ;
; 1.156 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.423      ;
; 1.175 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.442      ;
; 1.182 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.449      ;
; 1.193 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.460      ;
; 1.198 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.465      ;
; 1.265 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.532      ;
; 1.266 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.533      ;
; 1.270 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.537      ;
; 1.275 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.542      ;
; 1.350 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.617      ;
; 1.393 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.660      ;
; 1.416 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.683      ;
; 1.512 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.072      ; 1.779      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.402 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.684      ;
; 0.485 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.752      ;
; 0.498 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.765      ;
; 0.499 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.766      ;
; 0.713 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.980      ;
; 0.731 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 0.998      ;
; 0.737 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.004      ;
; 0.739 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.006      ;
; 0.739 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.006      ;
; 0.787 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.054      ;
; 0.975 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.242      ;
; 0.992 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.259      ;
; 0.996 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.263      ;
; 1.588 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 3.994      ; 6.037      ;
; 1.608 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; -0.500       ; 3.994      ; 5.557      ;
; 1.617 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.884      ;
; 1.617 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.884      ;
; 1.617 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 1.884      ;
; 1.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.054      ;
; 1.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.054      ;
; 1.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.054      ;
; 1.858 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.125      ;
; 1.858 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.125      ;
; 1.858 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.125      ;
; 1.863 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.130      ;
; 1.863 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.130      ;
; 1.863 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.130      ;
; 2.231 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.498      ;
; 2.314 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.581      ;
; 2.358 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.625      ;
; 2.415 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.682      ;
; 2.439 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.706      ;
; 2.528 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.795      ;
; 2.660 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.072      ; 2.927      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOut'                                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; 0.402 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.684      ;
; 0.492 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.760      ;
; 0.502 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.769      ;
; 0.710 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 0.977      ;
; 0.734 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.002      ;
; 0.756 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.023      ;
; 0.761 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.028      ;
; 0.911 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.178      ;
; 1.120 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.387      ;
; 1.266 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; -0.500       ; 3.545      ; 4.766      ;
; 1.419 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.000        ; 3.545      ; 5.419      ;
; 1.630 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.897      ;
; 1.630 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.897      ;
; 1.630 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 1.897      ;
; 1.861 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.128      ;
; 1.861 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.128      ;
; 1.861 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.128      ;
; 1.862 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.129      ;
; 1.862 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.129      ;
; 1.862 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.129      ;
; 1.939 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.206      ;
; 1.939 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.206      ;
; 1.939 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.072      ; 2.206      ;
; 2.078 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.346      ;
; 2.235 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.503      ;
; 2.297 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.565      ;
; 2.427 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.695      ;
; 2.456 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.724      ;
; 2.508 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.776      ;
; 2.720 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.073      ; 2.988      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOutDisp'                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.403 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.684      ;
; 0.537 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.803      ;
; 0.539 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.805      ;
; 0.565 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 0.831      ;
; 0.770 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 1.036      ;
; 0.800 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 1.066      ;
; 0.902 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.071      ; 1.168      ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.691 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[15]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.695 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.706 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|count[23]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.711 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.735 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[0]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.810 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.078      ;
; 0.814 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.081      ;
; 0.869 ; enClock                       ; freqDiv:div_50M|count[21]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.390      ;
; 0.869 ; enClock                       ; freqDiv:div_50M|count[20]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.390      ;
; 0.869 ; enClock                       ; freqDiv:div_50M|count[17]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.390      ;
; 0.869 ; enClock                       ; freqDiv:div_50M|count[23]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.390      ;
; 0.869 ; enClock                       ; freqDiv:div_50M|count[15]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.390      ;
; 0.878 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.878 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[24]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[22]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[19]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[18]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[16]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[13]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[14]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[12]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.880 ; enClock                       ; freqDiv:div_50M|count[11]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.306      ; 2.401      ;
; 0.883 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.884 ; enClock                       ; freqDiv:div_50M|clkOut        ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.307      ; 2.406      ;
; 0.911 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[0]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.178      ;
; 0.912 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[7]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.179      ;
; 0.939 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.206      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[10]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[9]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[8]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[7]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[6]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[5]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[4]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[3]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[2]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[1]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 0.991 ; enClock                       ; freqDiv:div_50M|count[0]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 1.313      ; 2.519      ;
; 1.012 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.070      ; 1.279      ;
; 1.014 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.017 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.022 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.027 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.045 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.070 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|count[21]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.337      ;
; 1.075 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|countAux1[8]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.075 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|count[20]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp ; clk         ; 0.000        ; 2.391      ; 3.955      ;
; 1.108 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.109 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|countAux1[11] ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.376      ;
; 1.110 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.112 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.115 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.116 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.121 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.070      ; 1.386      ;
; 1.121 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|count[23]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.124 ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut     ; clk         ; 0.000        ; 2.378      ; 3.967      ;
; 1.125 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.127 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[3]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.129 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[0]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[7]  ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.134 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.070      ; 1.401      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'debouncer:enBtn_Dbc|out'                                                                     ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.841 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 0.000        ; 0.065      ; 1.101      ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.510 ; -24.131       ;
; counter_4_3_Bits:sec_counter|auxClk ; -0.966 ; -1.089        ;
; freqDiv:div_50M|clkOut              ; -0.704 ; -0.869        ;
; counter_4_3_Bits:min_counter|auxClk ; 0.013  ; 0.000         ;
; freqDiv:div_50M|clkOutDisp          ; 0.335  ; 0.000         ;
; debouncer:enBtn_Dbc|out             ; 0.426  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                           ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; counter_4_3_Bits:min_counter|auxClk ; 0.187 ; 0.000         ;
; counter_4_3_Bits:sec_counter|auxClk ; 0.187 ; 0.000         ;
; freqDiv:div_50M|clkOutDisp          ; 0.187 ; 0.000         ;
; freqDiv:div_50M|clkOut              ; 0.188 ; 0.000         ;
; clk                                 ; 0.273 ; 0.000         ;
; debouncer:enBtn_Dbc|out             ; 0.392 ; 0.000         ;
+-------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -3.000 ; -64.754       ;
; counter_4_3_Bits:sec_counter|auxClk ; -1.000 ; -8.000        ;
; freqDiv:div_50M|clkOut              ; -1.000 ; -8.000        ;
; counter_4_3_Bits:min_counter|auxClk ; -1.000 ; -6.000        ;
; freqDiv:div_50M|clkOutDbc           ; -1.000 ; -4.000        ;
; freqDiv:div_50M|clkOutDisp          ; -1.000 ; -3.000        ;
; debouncer:enBtn_Dbc|out             ; -1.000 ; -1.000        ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.510 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.457      ;
; -1.461 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.408      ;
; -1.431 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.378      ;
; -1.406 ; freqDiv:div_50M|countAux2[16] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.353      ;
; -1.405 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.352      ;
; -1.345 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.297      ;
; -1.340 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.287      ;
; -1.313 ; freqDiv:div_50M|countAux2[14] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.260      ;
; -1.293 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.243      ;
; -1.274 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.226      ;
; -1.221 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.161      ;
; -1.219 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.159      ;
; -1.211 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.151      ;
; -1.194 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.134      ;
; -1.181 ; freqDiv:div_50M|countAux1[3]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.131      ;
; -1.179 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.126      ;
; -1.149 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 2.094      ;
; -1.147 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.099      ;
; -1.144 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.096      ;
; -1.136 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.076      ;
; -1.113 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 2.058      ;
; -1.111 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 2.056      ;
; -1.106 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.046      ;
; -1.100 ; freqDiv:div_50M|count[24]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.052      ;
; -1.099 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.051      ;
; -1.092 ; freqDiv:div_50M|count[16]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.044      ;
; -1.090 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 2.035      ;
; -1.087 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 2.027      ;
; -1.087 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 2.032      ;
; -1.079 ; freqDiv:div_50M|count[14]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.031      ;
; -1.065 ; freqDiv:div_50M|countAux1[4]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.015      ;
; -1.053 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.005      ;
; -1.052 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.048 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.993      ;
; -1.025 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.970      ;
; -1.015 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.965      ;
; -0.989 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.989 ; freqDiv:div_50M|count[18]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.941      ;
; -0.988 ; freqDiv:div_50M|countAux1[5]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.938      ;
; -0.983 ; freqDiv:div_50M|countAux1[7]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.933      ;
; -0.976 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.921      ;
; -0.964 ; freqDiv:div_50M|countAux2[10] ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.904      ;
; -0.947 ; freqDiv:div_50M|count[22]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.899      ;
; -0.946 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.891      ;
; -0.930 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.875      ;
; -0.916 ; freqDiv:div_50M|countAux1[10] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.866      ;
; -0.913 ; freqDiv:div_50M|countAux1[6]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.863      ;
; -0.905 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.857      ;
; -0.904 ; freqDiv:div_50M|countAux1[9]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.854      ;
; -0.902 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.893 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.837      ;
; -0.877 ; freqDiv:div_50M|count[19]     ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.829      ;
; -0.873 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|clkOut        ; clk          ; clk         ; 1.000        ; -0.042     ; 1.818      ;
; -0.853 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|clkOutDisp    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.853 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.797      ;
; -0.848 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.828 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.772      ;
; -0.823 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.767      ;
; -0.820 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.771      ;
; -0.783 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.727      ;
; -0.780 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.720      ;
; -0.777 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.721      ;
; -0.777 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.727      ;
; -0.770 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.768 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.765 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.709      ;
; -0.765 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.716      ;
; -0.765 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.716      ;
; -0.764 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.715      ;
; -0.758 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.702      ;
; -0.750 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.738 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.688      ;
; -0.732 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|clkOutDbc     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.672      ;
; -0.732 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.732 ; freqDiv:div_50M|count[12]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.712 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.656      ;
; -0.708 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.652      ;
; -0.707 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.651      ;
; -0.702 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[13]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.646      ;
; -0.699 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.650      ;
; -0.697 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[16]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.648      ;
; -0.695 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[22]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.639      ;
; -0.694 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.645      ;
; -0.694 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.645      ;
; -0.689 ; freqDiv:div_50M|countAux2[15] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.639      ;
; -0.687 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.631      ;
; -0.687 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.631      ;
; -0.678 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.622      ;
; -0.672 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[19]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.616      ;
; -0.670 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.614      ;
; -0.666 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.610      ;
; -0.664 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.614      ;
; -0.664 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.608      ;
; -0.661 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[20]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.612      ;
; -0.661 ; freqDiv:div_50M|count[11]     ; freqDiv:div_50M|count[21]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.612      ;
; -0.659 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|countAux2[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
; -0.650 ; freqDiv:div_50M|count[13]     ; freqDiv:div_50M|count[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.647 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[24]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.591      ;
; -0.647 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[18]     ; clk          ; clk         ; 1.000        ; -0.043     ; 1.591      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                             ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.966 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.500        ; 1.738      ; 3.296      ;
; -0.639 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.591      ;
; -0.572 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.524      ;
; -0.541 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.493      ;
; -0.534 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.486      ;
; -0.487 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.439      ;
; -0.442 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.394      ;
; -0.388 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.035     ; 1.340      ;
; -0.041 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.992      ;
; -0.041 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.992      ;
; -0.041 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.992      ;
; -0.040 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.991      ;
; -0.040 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.991      ;
; -0.040 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.991      ;
; -0.027 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; 1.738      ; 2.857      ;
; 0.017  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.934      ;
; 0.017  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.934      ;
; 0.017  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.934      ;
; 0.093  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.858      ;
; 0.093  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.858      ;
; 0.093  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.858      ;
; 0.269  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.682      ;
; 0.293  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.658      ;
; 0.304  ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.647      ;
; 0.387  ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.564      ;
; 0.394  ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.557      ;
; 0.403  ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.548      ;
; 0.405  ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.546      ;
; 0.435  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.516      ;
; 0.444  ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.507      ;
; 0.541  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.410      ;
; 0.543  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.408      ;
; 0.557  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.394      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOut'                                                                                                                                                             ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; -0.704 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.657      ;
; -0.571 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.500        ; 1.578      ; 2.741      ;
; -0.559 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.512      ;
; -0.537 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.490      ;
; -0.529 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.482      ;
; -0.428 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.381      ;
; -0.390 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.343      ;
; -0.333 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.034     ; 1.286      ;
; -0.055 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 1.007      ;
; -0.055 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 1.007      ;
; -0.055 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 1.007      ;
; -0.036 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.988      ;
; -0.029 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.981      ;
; -0.029 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.981      ;
; -0.029 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.981      ;
; 0.086  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.866      ;
; 0.086  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.866      ;
; 0.207  ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.745      ;
; 0.235  ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 1.000        ; 1.578      ; 2.435      ;
; 0.337  ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.615      ;
; 0.381  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.571      ;
; 0.406  ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.546      ;
; 0.407  ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.545      ;
; 0.429  ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.523      ;
; 0.438  ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.514      ;
; 0.547  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.405      ;
; 0.549  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.403      ;
; 0.550  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.402      ;
; 0.550  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.402      ;
; 0.560  ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.392      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 1.000        ; -0.035     ; 0.359      ;
+--------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                              ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.013 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.938      ;
; 0.013 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.938      ;
; 0.028 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.923      ;
; 0.033 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.918      ;
; 0.059 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.892      ;
; 0.069 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.882      ;
; 0.069 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.882      ;
; 0.072 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.879      ;
; 0.084 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.867      ;
; 0.089 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.862      ;
; 0.126 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.825      ;
; 0.149 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.802      ;
; 0.150 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.801      ;
; 0.160 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.791      ;
; 0.178 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.773      ;
; 0.182 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.769      ;
; 0.185 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.766      ;
; 0.189 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.762      ;
; 0.194 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.757      ;
; 0.194 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.757      ;
; 0.196 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.755      ;
; 0.250 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.701      ;
; 0.250 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.701      ;
; 0.270 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.681      ;
; 0.306 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.645      ;
; 0.315 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.636      ;
; 0.352 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.599      ;
; 0.355 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.596      ;
; 0.363 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.588      ;
; 0.592 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'freqDiv:div_50M|clkOutDisp'                                                                                                             ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.335 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.616      ;
; 0.407 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.544      ;
; 0.414 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.537      ;
; 0.494 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.457      ;
; 0.510 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.441      ;
; 0.512 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.439      ;
; 0.592 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'debouncer:enBtn_Dbc|out'                                                                    ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.426 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 1.000        ; -0.030     ; 0.551      ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_4_3_Bits:min_counter|auxClk'                                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.187 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.314      ;
; 0.355 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.475      ;
; 0.365 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.485      ;
; 0.384 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.504      ;
; 0.387 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.507      ;
; 0.390 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.510      ;
; 0.430 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.550      ;
; 0.439 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.559      ;
; 0.471 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.591      ;
; 0.477 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.597      ;
; 0.492 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.612      ;
; 0.493 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.613      ;
; 0.505 ; counter_4_2_Bits:hour_counter|counter_digit1[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.625      ;
; 0.512 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.632      ;
; 0.523 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.643      ;
; 0.533 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.653      ;
; 0.536 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.656      ;
; 0.551 ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.671      ;
; 0.555 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.675      ;
; 0.556 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.676      ;
; 0.556 ; counter_4_2_Bits:hour_counter|counter_digit1[1] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.676      ;
; 0.574 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.694      ;
; 0.579 ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.699      ;
; 0.618 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.738      ;
; 0.642 ; counter_4_2_Bits:hour_counter|counter_digit2[0] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.762      ;
; 0.651 ; counter_4_2_Bits:hour_counter|counter_digit2[1] ; counter_4_2_Bits:hour_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 0.000        ; 0.036      ; 0.771      ;
+-------+-------------------------------------------------+-------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_4_3_Bits:sec_counter|auxClk'                                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.187 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.314      ;
; 0.218 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.338      ;
; 0.221 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.342      ;
; 0.309 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.429      ;
; 0.316 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.436      ;
; 0.321 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.444      ;
; 0.344 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.464      ;
; 0.416 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.536      ;
; 0.417 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.537      ;
; 0.679 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 1.821      ; 2.709      ;
; 0.722 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.842      ;
; 0.722 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.842      ;
; 0.722 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.842      ;
; 0.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.907      ;
; 0.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.907      ;
; 0.787 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.907      ;
; 0.846 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.966      ;
; 0.846 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.966      ;
; 0.846 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.966      ;
; 0.851 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.971      ;
; 0.851 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.971      ;
; 0.851 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.036      ; 0.971      ;
; 1.016 ; counter_4_3_Bits:min_counter|counter_digit2[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.137      ;
; 1.045 ; counter_4_3_Bits:min_counter|counter_digit2[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.166      ;
; 1.072 ; counter_4_3_Bits:min_counter|counter_digit1[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.193      ;
; 1.103 ; counter_4_3_Bits:min_counter|counter_digit1[3] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.224      ;
; 1.113 ; counter_4_3_Bits:min_counter|counter_digit2[0] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.234      ;
; 1.201 ; counter_4_3_Bits:min_counter|counter_digit1[2] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.322      ;
; 1.275 ; counter_4_3_Bits:min_counter|counter_digit1[1] ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 0.000        ; 0.037      ; 1.396      ;
; 1.578 ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk            ; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; -0.500       ; 1.821      ; 3.108      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOutDisp'                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.314      ;
; 0.242 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.362      ;
; 0.244 ; decoder:clock_dec|digits[0] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.364      ;
; 0.262 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.382      ;
; 0.336 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[0] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.456      ;
; 0.355 ; decoder:clock_dec|digits[1] ; decoder:clock_dec|digits[2] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.475      ;
; 0.380 ; decoder:clock_dec|digits[2] ; decoder:clock_dec|digits[1] ; freqDiv:div_50M|clkOutDisp ; freqDiv:div_50M|clkOutDisp ; 0.000        ; 0.036      ; 0.500      ;
+-------+-----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'freqDiv:div_50M|clkOut'                                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock                        ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+
; 0.188 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.314      ;
; 0.218 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.337      ;
; 0.218 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.337      ;
; 0.219 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.338      ;
; 0.222 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.341      ;
; 0.224 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.343      ;
; 0.306 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.425      ;
; 0.321 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.440      ;
; 0.323 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.442      ;
; 0.330 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.449      ;
; 0.333 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.452      ;
; 0.391 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.510      ;
; 0.440 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; 0.000        ; 1.653      ; 2.302      ;
; 0.502 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.621      ;
; 0.729 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.848      ;
; 0.834 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.953      ;
; 0.834 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.953      ;
; 0.834 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.953      ;
; 0.855 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.974      ;
; 0.855 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.974      ;
; 0.855 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.974      ;
; 0.864 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.983      ;
; 0.864 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.983      ;
; 0.864 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.035      ; 0.983      ;
; 0.940 ; counter_4_3_Bits:sec_counter|counter_digit1[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.060      ;
; 1.015 ; counter_4_3_Bits:sec_counter|counter_digit2[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.135      ;
; 1.038 ; counter_4_3_Bits:sec_counter|counter_digit2[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.158      ;
; 1.121 ; counter_4_3_Bits:sec_counter|counter_digit2[0] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.241      ;
; 1.184 ; counter_4_3_Bits:sec_counter|counter_digit1[1] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.304      ;
; 1.201 ; counter_4_3_Bits:sec_counter|counter_digit1[2] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.321      ;
; 1.217 ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk            ; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut ; -0.500       ; 1.653      ; 2.579      ;
; 1.232 ; counter_4_3_Bits:sec_counter|counter_digit1[3] ; counter_4_3_Bits:sec_counter|auxClk            ; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut ; 0.000        ; 0.036      ; 1.352      ;
+-------+------------------------------------------------+------------------------------------------------+-------------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.273 ; enClock                       ; freqDiv:div_50M|clkOut        ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.705      ; 1.082      ;
; 0.296 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[15]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[10]     ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[3]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; enClock                       ; freqDiv:div_50M|count[21]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.106      ;
; 0.298 ; enClock                       ; freqDiv:div_50M|count[20]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.106      ;
; 0.298 ; enClock                       ; freqDiv:div_50M|count[17]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.106      ;
; 0.298 ; enClock                       ; freqDiv:div_50M|count[23]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.106      ;
; 0.298 ; enClock                       ; freqDiv:div_50M|count[15]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.106      ;
; 0.299 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[24]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[22]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[19]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[18]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[16]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[13]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[14]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[12]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.301 ; enClock                       ; freqDiv:div_50M|count[11]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.704      ; 1.109      ;
; 0.304 ; freqDiv:div_50M|countAux2[9]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; freqDiv:div_50M|count[23]     ; freqDiv:div_50M|count[23]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freqDiv:div_50M|count[17]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; freqDiv:div_50M|countAux1[2]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; freqDiv:div_50M|count[5]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.318 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[0]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.336 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.457      ;
; 0.356 ; freqDiv:div_50M|countAux2[17] ; freqDiv:div_50M|countAux2[17] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut        ; freqDiv:div_50M|clkOut     ; clk         ; 0.000        ; 1.173      ; 1.748      ;
; 0.365 ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp    ; freqDiv:div_50M|clkOutDisp ; clk         ; 0.000        ; 1.181      ; 1.765      ;
; 0.369 ; freqDiv:div_50M|countAux2[11] ; freqDiv:div_50M|countAux2[11] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; freqDiv:div_50M|countAux2[13] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[10]     ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[9]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[8]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[7]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[6]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[5]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[4]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[3]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[2]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[1]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.371 ; enClock                       ; freqDiv:div_50M|count[0]      ; debouncer:enBtn_Dbc|out    ; clk         ; 0.000        ; 0.707      ; 1.182      ;
; 0.376 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.390 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[4]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.397 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[0]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[7]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.445 ; freqDiv:div_50M|clkOutDbc     ; freqDiv:div_50M|clkOutDbc     ; freqDiv:div_50M|clkOutDbc  ; clk         ; 0.000        ; 1.173      ; 1.827      ;
; 0.446 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; freqDiv:div_50M|count[9]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.451 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; freqDiv:div_50M|countAux2[8]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[1]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; freqDiv:div_50M|countAux1[1]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; freqDiv:div_50M|count[21]     ; freqDiv:div_50M|count[21]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; freqDiv:div_50M|count[4]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; freqDiv:div_50M|countAux2[6]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; freqDiv:div_50M|countAux2[12] ; freqDiv:div_50M|countAux2[13] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; freqDiv:div_50M|countAux1[8]  ; freqDiv:div_50M|countAux1[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; freqDiv:div_50M|count[2]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; freqDiv:div_50M|countAux2[0]  ; freqDiv:div_50M|countAux2[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; freqDiv:div_50M|count[20]     ; freqDiv:div_50M|count[20]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[7]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; freqDiv:div_50M|count[8]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; freqDiv:div_50M|countAux2[4]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; freqDiv:div_50M|count[6]      ; freqDiv:div_50M|count[8]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[1]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; freqDiv:div_50M|countAux1[0]  ; freqDiv:div_50M|countAux1[2]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; freqDiv:div_50M|count[0]      ; freqDiv:div_50M|count[2]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.490 ; freqDiv:div_50M|countAux1[11] ; freqDiv:div_50M|countAux1[11] ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.611      ;
; 0.510 ; freqDiv:div_50M|count[15]     ; freqDiv:div_50M|count[17]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[0]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; freqDiv:div_50M|countAux2[2]  ; freqDiv:div_50M|countAux2[7]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[3]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[9]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; freqDiv:div_50M|count[3]      ; freqDiv:div_50M|count[5]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[5]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.512 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[14] ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.634      ;
; 0.512 ; freqDiv:div_50M|countAux2[1]  ; freqDiv:div_50M|countAux2[17] ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.634      ;
; 0.512 ; freqDiv:div_50M|countAux2[5]  ; freqDiv:div_50M|countAux2[8]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; freqDiv:div_50M|countAux2[7]  ; freqDiv:div_50M|countAux2[9]  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.635      ;
; 0.513 ; freqDiv:div_50M|count[1]      ; freqDiv:div_50M|count[4]      ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; freqDiv:div_50M|count[7]      ; freqDiv:div_50M|count[10]     ; clk                        ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; freqDiv:div_50M|countAux2[3]  ; freqDiv:div_50M|countAux2[6]  ; clk                        ; clk         ; 0.000        ; 0.037      ; 0.634      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'debouncer:enBtn_Dbc|out'                                                                     ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.392 ; enClock   ; enClock ; debouncer:enBtn_Dbc|out ; debouncer:enBtn_Dbc|out ; 0.000        ; 0.030      ; 0.506      ;
+-------+-----------+---------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.344 ns




+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -4.564   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk                                 ; -4.564   ; 0.273 ; N/A      ; N/A     ; -3.000              ;
;  counter_4_3_Bits:min_counter|auxClk ; -1.265   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  counter_4_3_Bits:sec_counter|auxClk ; -2.916   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
;  debouncer:enBtn_Dbc|out             ; -0.411   ; 0.392 ; N/A      ; N/A     ; -1.487              ;
;  freqDiv:div_50M|clkOut              ; -2.843   ; 0.188 ; N/A      ; N/A     ; -1.487              ;
;  freqDiv:div_50M|clkOutDbc           ; N/A      ; N/A   ; N/A      ; N/A     ; -1.487              ;
;  freqDiv:div_50M|clkOutDisp          ; -0.505   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                      ; -151.963 ; 0.0   ; 0.0      ; 0.0     ; -134.627            ;
;  clk                                 ; -126.677 ; 0.000 ; N/A      ; N/A     ; -89.246             ;
;  counter_4_3_Bits:min_counter|auxClk ; -5.605   ; 0.000 ; N/A      ; N/A     ; -9.198              ;
;  counter_4_3_Bits:sec_counter|auxClk ; -8.946   ; 0.000 ; N/A      ; N/A     ; -12.391             ;
;  debouncer:enBtn_Dbc|out             ; -0.411   ; 0.000 ; N/A      ; N/A     ; -1.487              ;
;  freqDiv:div_50M|clkOut              ; -9.037   ; 0.000 ; N/A      ; N/A     ; -11.896             ;
;  freqDiv:div_50M|clkOutDbc           ; N/A      ; N/A   ; N/A      ; N/A     ; -5.948              ;
;  freqDiv:div_50M|clkOutDisp          ; -1.287   ; 0.000 ; N/A      ; N/A     ; -4.461              ;
+--------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; segSel[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segSel[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digSel[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minBtn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hourBtn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; secBtn                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enBtn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; segSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; digSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; segSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; digSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; segSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; digSel[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digSel[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 1205     ; 0        ; 0        ; 0        ;
; debouncer:enBtn_Dbc|out             ; clk                                 ; 26       ; 0        ; 0        ; 0        ;
; freqDiv:div_50M|clkOut              ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDbc           ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDisp          ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 48       ; 0        ; 0        ; 0        ;
; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1        ; 1        ; 0        ; 0        ;
; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 38       ; 0        ; 0        ; 0        ;
; debouncer:enBtn_Dbc|out             ; debouncer:enBtn_Dbc|out             ; 1        ; 0        ; 0        ; 0        ;
; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut              ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut              ; 38       ; 0        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDisp          ; freqDiv:div_50M|clkOutDisp          ; 9        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 1205     ; 0        ; 0        ; 0        ;
; debouncer:enBtn_Dbc|out             ; clk                                 ; 26       ; 0        ; 0        ; 0        ;
; freqDiv:div_50M|clkOut              ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDbc           ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDisp          ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; 48       ; 0        ; 0        ; 0        ;
; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 1        ; 1        ; 0        ; 0        ;
; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; 38       ; 0        ; 0        ; 0        ;
; debouncer:enBtn_Dbc|out             ; debouncer:enBtn_Dbc|out             ; 1        ; 0        ; 0        ; 0        ;
; counter_4_3_Bits:sec_counter|auxClk ; freqDiv:div_50M|clkOut              ; 1        ; 1        ; 0        ; 0        ;
; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut              ; 38       ; 0        ; 0        ; 0        ;
; freqDiv:div_50M|clkOutDisp          ; freqDiv:div_50M|clkOutDisp          ; 9        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                           ;
+-------------------------------------+-------------------------------------+------+-------------+
; Target                              ; Clock                               ; Type ; Status      ;
+-------------------------------------+-------------------------------------+------+-------------+
; clk                                 ; clk                                 ; Base ; Constrained ;
; counter_4_3_Bits:min_counter|auxClk ; counter_4_3_Bits:min_counter|auxClk ; Base ; Constrained ;
; counter_4_3_Bits:sec_counter|auxClk ; counter_4_3_Bits:sec_counter|auxClk ; Base ; Constrained ;
; debouncer:enBtn_Dbc|out             ; debouncer:enBtn_Dbc|out             ; Base ; Constrained ;
; freqDiv:div_50M|clkOut              ; freqDiv:div_50M|clkOut              ; Base ; Constrained ;
; freqDiv:div_50M|clkOutDbc           ; freqDiv:div_50M|clkOutDbc           ; Base ; Constrained ;
; freqDiv:div_50M|clkOutDisp          ; freqDiv:div_50M|clkOutDisp          ; Base ; Constrained ;
+-------------------------------------+-------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enBtn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hourBtn    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; minBtn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; secBtn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; digSel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enBtn      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hourBtn    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; minBtn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; secBtn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; digSel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; digSel[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segSel[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.1 Build 646 04/11/2019 SJ Lite Edition
    Info: Processing started: Sun Jun 30 01:16:11 2019
Info: Command: quartus_sta Clock -c Clock
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Clock.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name freqDiv:div_50M|clkOutDisp freqDiv:div_50M|clkOutDisp
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name debouncer:enBtn_Dbc|out debouncer:enBtn_Dbc|out
    Info (332105): create_clock -period 1.000 -name freqDiv:div_50M|clkOutDbc freqDiv:div_50M|clkOutDbc
    Info (332105): create_clock -period 1.000 -name counter_4_3_Bits:sec_counter|auxClk counter_4_3_Bits:sec_counter|auxClk
    Info (332105): create_clock -period 1.000 -name freqDiv:div_50M|clkOut freqDiv:div_50M|clkOut
    Info (332105): create_clock -period 1.000 -name counter_4_3_Bits:min_counter|auxClk counter_4_3_Bits:min_counter|auxClk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb~0  from: datad  to: combout
    Info (332098): Cell: comb~1  from: datad  to: combout
    Info (332098): Cell: comb~2  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.564            -126.677 clk 
    Info (332119):    -2.916              -8.946 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -2.843              -9.037 freqDiv:div_50M|clkOut 
    Info (332119):    -1.265              -5.605 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):    -0.505              -1.287 freqDiv:div_50M|clkOutDisp 
    Info (332119):    -0.411              -0.411 debouncer:enBtn_Dbc|out 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):     0.453               0.000 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):     0.453               0.000 freqDiv:div_50M|clkOutDisp 
    Info (332119):     0.454               0.000 freqDiv:div_50M|clkOut 
    Info (332119):     0.742               0.000 clk 
    Info (332119):     0.922               0.000 debouncer:enBtn_Dbc|out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
    Info (332119):    -1.487             -11.896 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -1.487             -11.896 freqDiv:div_50M|clkOut 
    Info (332119):    -1.487              -8.922 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):    -1.487              -5.948 freqDiv:div_50M|clkOutDbc 
    Info (332119):    -1.487              -4.461 freqDiv:div_50M|clkOutDisp 
    Info (332119):    -1.487              -1.487 debouncer:enBtn_Dbc|out 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb~0  from: datad  to: combout
    Info (332098): Cell: comb~1  from: datad  to: combout
    Info (332098): Cell: comb~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.305            -112.878 clk 
    Info (332119):    -2.683              -7.740 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -2.657              -7.932 freqDiv:div_50M|clkOut 
    Info (332119):    -1.044              -4.592 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):    -0.345              -0.875 freqDiv:div_50M|clkOutDisp 
    Info (332119):    -0.297              -0.297 debouncer:enBtn_Dbc|out 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):     0.402               0.000 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):     0.402               0.000 freqDiv:div_50M|clkOut 
    Info (332119):     0.403               0.000 freqDiv:div_50M|clkOutDisp 
    Info (332119):     0.691               0.000 clk 
    Info (332119):     0.841               0.000 debouncer:enBtn_Dbc|out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.246 clk 
    Info (332119):    -1.487             -12.391 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -1.487             -11.896 freqDiv:div_50M|clkOut 
    Info (332119):    -1.487              -9.198 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):    -1.487              -5.948 freqDiv:div_50M|clkOutDbc 
    Info (332119):    -1.487              -4.461 freqDiv:div_50M|clkOutDisp 
    Info (332119):    -1.487              -1.487 debouncer:enBtn_Dbc|out 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb~0  from: datad  to: combout
    Info (332098): Cell: comb~1  from: datad  to: combout
    Info (332098): Cell: comb~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.510             -24.131 clk 
    Info (332119):    -0.966              -1.089 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -0.704              -0.869 freqDiv:div_50M|clkOut 
    Info (332119):     0.013               0.000 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):     0.335               0.000 freqDiv:div_50M|clkOutDisp 
    Info (332119):     0.426               0.000 debouncer:enBtn_Dbc|out 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):     0.187               0.000 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):     0.187               0.000 freqDiv:div_50M|clkOutDisp 
    Info (332119):     0.188               0.000 freqDiv:div_50M|clkOut 
    Info (332119):     0.273               0.000 clk 
    Info (332119):     0.392               0.000 debouncer:enBtn_Dbc|out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.754 clk 
    Info (332119):    -1.000              -8.000 counter_4_3_Bits:sec_counter|auxClk 
    Info (332119):    -1.000              -8.000 freqDiv:div_50M|clkOut 
    Info (332119):    -1.000              -6.000 counter_4_3_Bits:min_counter|auxClk 
    Info (332119):    -1.000              -4.000 freqDiv:div_50M|clkOutDbc 
    Info (332119):    -1.000              -3.000 freqDiv:div_50M|clkOutDisp 
    Info (332119):    -1.000              -1.000 debouncer:enBtn_Dbc|out 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.344 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4796 megabytes
    Info: Processing ended: Sun Jun 30 01:16:13 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


