`include "full-adder.vl"

module test_full_adder;
   reg a, b, ci;
   wire co, s;

   full_adder adder(co, s, a, b, ci);

   initial begin
	  $monitor("%04t\t%b + %b + %b = %b%b", $time,  a, b, ci, co, s);
	  
	  #0      a = 0; b = 0; ci = 0;
	  #10	                ci = 1;
	  #10            b = 1; ci = 0;
	  #10	                ci = 1;
	  #10     a = 1; b = 0; ci = 0;
	  #10	                ci = 1;
	  #10            b = 1; ci = 0;
	  #10	                ci = 1;
   end
   
endmodule // test_full_adder
