TimeQuest Timing Analyzer report for lab1
Fri Mar 11 11:25:59 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'control:inst5|out_sel[0]'
 13. Slow 1200mV 85C Model Setup: 'my_pll:inst2|clk_out'
 14. Slow 1200mV 85C Model Setup: 'control:inst5|acc_clk'
 15. Slow 1200mV 85C Model Hold: 'control:inst5|out_sel[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'control:inst5|acc_clk'
 18. Slow 1200mV 85C Model Hold: 'my_pll:inst2|clk_out'
 19. Slow 1200mV 85C Model Recovery: 'my_pll:inst2|clk_out'
 20. Slow 1200mV 85C Model Recovery: 'control:inst5|acc_clk'
 21. Slow 1200mV 85C Model Removal: 'control:inst5|acc_clk'
 22. Slow 1200mV 85C Model Removal: 'my_pll:inst2|clk_out'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst5|acc_clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'clk'
 39. Slow 1200mV 0C Model Setup: 'control:inst5|out_sel[0]'
 40. Slow 1200mV 0C Model Setup: 'control:inst5|acc_clk'
 41. Slow 1200mV 0C Model Setup: 'my_pll:inst2|clk_out'
 42. Slow 1200mV 0C Model Hold: 'control:inst5|out_sel[0]'
 43. Slow 1200mV 0C Model Hold: 'clk'
 44. Slow 1200mV 0C Model Hold: 'control:inst5|acc_clk'
 45. Slow 1200mV 0C Model Hold: 'my_pll:inst2|clk_out'
 46. Slow 1200mV 0C Model Recovery: 'my_pll:inst2|clk_out'
 47. Slow 1200mV 0C Model Recovery: 'control:inst5|acc_clk'
 48. Slow 1200mV 0C Model Removal: 'control:inst5|acc_clk'
 49. Slow 1200mV 0C Model Removal: 'my_pll:inst2|clk_out'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst5|acc_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Slow 1200mV 0C Model Metastability Report
 59. Fast 1200mV 0C Model Setup Summary
 60. Fast 1200mV 0C Model Hold Summary
 61. Fast 1200mV 0C Model Recovery Summary
 62. Fast 1200mV 0C Model Removal Summary
 63. Fast 1200mV 0C Model Minimum Pulse Width Summary
 64. Fast 1200mV 0C Model Setup: 'clk'
 65. Fast 1200mV 0C Model Setup: 'control:inst5|out_sel[0]'
 66. Fast 1200mV 0C Model Setup: 'my_pll:inst2|clk_out'
 67. Fast 1200mV 0C Model Setup: 'control:inst5|acc_clk'
 68. Fast 1200mV 0C Model Hold: 'control:inst5|out_sel[0]'
 69. Fast 1200mV 0C Model Hold: 'clk'
 70. Fast 1200mV 0C Model Hold: 'control:inst5|acc_clk'
 71. Fast 1200mV 0C Model Hold: 'my_pll:inst2|clk_out'
 72. Fast 1200mV 0C Model Recovery: 'my_pll:inst2|clk_out'
 73. Fast 1200mV 0C Model Recovery: 'control:inst5|acc_clk'
 74. Fast 1200mV 0C Model Removal: 'control:inst5|acc_clk'
 75. Fast 1200mV 0C Model Removal: 'my_pll:inst2|clk_out'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst5|acc_clk'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Fast 1200mV 0C Model Metastability Report
 85. Multicorner Timing Analysis Summary
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Board Trace Model Assignments
 91. Input Transition Times
 92. Slow Corner Signal Integrity Metrics
 93. Fast Corner Signal Integrity Metrics
 94. Setup Transfers
 95. Hold Transfers
 96. Recovery Transfers
 97. Removal Transfers
 98. Report TCCS
 99. Report RSKM
100. Unconstrained Paths
101. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name      ; lab1                                             ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; control:inst5|acc_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:inst5|acc_clk }    ;
; control:inst5|out_sel[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:inst5|out_sel[0] } ;
; my_pll:inst2|clk_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_pll:inst2|clk_out }     ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 143.97 MHz ; 143.97 MHz      ; clk                      ;                                                ;
; 511.77 MHz ; 500.0 MHz       ; my_pll:inst2|clk_out     ; limit due to minimum period restriction (tmin) ;
; 517.6 MHz  ; 500.0 MHz       ; control:inst5|acc_clk    ; limit due to minimum period restriction (tmin) ;
; 938.09 MHz ; 391.54 MHz      ; control:inst5|out_sel[0] ; limit due to hold check                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -5.946 ; -5665.098     ;
; control:inst5|out_sel[0] ; -1.479 ; -12.863       ;
; my_pll:inst2|clk_out     ; -0.954 ; -6.772        ;
; control:inst5|acc_clk    ; -0.947 ; -6.699        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; control:inst5|out_sel[0] ; -1.328 ; -10.656       ;
; clk                      ; -0.118 ; -0.208        ;
; control:inst5|acc_clk    ; 0.397  ; 0.000         ;
; my_pll:inst2|clk_out     ; 0.580  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; my_pll:inst2|clk_out  ; -0.783 ; -7.830        ;
; control:inst5|acc_clk ; 0.107  ; 0.000         ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary         ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; control:inst5|acc_clk ; 0.343 ; 0.000         ;
; my_pll:inst2|clk_out  ; 1.221 ; 0.000         ;
+-----------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1371.000     ;
; control:inst5|acc_clk    ; -1.000 ; -10.000       ;
; my_pll:inst2|clk_out     ; -1.000 ; -10.000       ;
; control:inst5|out_sel[0] ; 0.393  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                              ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.946 ; control:inst5|addr[1] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 6.884      ;
; -5.884 ; control:inst5|addr[1] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.816      ;
; -5.783 ; control:inst5|addr[2] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 6.721      ;
; -5.761 ; control:inst5|addr[1] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.094     ; 6.662      ;
; -5.724 ; control:inst5|addr[3] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.660      ;
; -5.682 ; control:inst5|addr[2] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.618      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.601 ; control:inst5|addr[1] ; memory:inst3|mem[58][2]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.504      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][3]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.600 ; control:inst5|addr[1] ; memory:inst3|mem[34][2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.517      ;
; -5.582 ; control:inst5|addr[3] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.094     ; 6.483      ;
; -5.567 ; control:inst5|addr[1] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.057     ; 6.505      ;
; -5.565 ; control:inst5|addr[1] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.501      ;
; -5.496 ; control:inst5|addr[3] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.428      ;
; -5.487 ; control:inst5|addr[3] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.423      ;
; -5.465 ; control:inst5|addr[2] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.401      ;
; -5.460 ; control:inst5|addr[1] ; memory:inst3|mem[42][0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.377      ;
; -5.460 ; control:inst5|addr[1] ; memory:inst3|mem[42][1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.377      ;
; -5.458 ; control:inst5|addr[3] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 6.396      ;
; -5.454 ; control:inst5|addr[2] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.067     ; 6.382      ;
; -5.434 ; control:inst5|addr[2] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.366      ;
; -5.422 ; control:inst5|addr[3] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.057     ; 6.360      ;
; -5.401 ; control:inst5|addr[1] ; memory:inst3|mem[58][3]  ; clk          ; clk         ; 1.000        ; -0.098     ; 6.298      ;
; -5.401 ; control:inst5|addr[1] ; memory:inst3|mem[58][0]  ; clk          ; clk         ; 1.000        ; -0.098     ; 6.298      ;
; -5.401 ; control:inst5|addr[1] ; memory:inst3|mem[58][1]  ; clk          ; clk         ; 1.000        ; -0.098     ; 6.298      ;
; -5.393 ; control:inst5|addr[1] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.067     ; 6.321      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][4] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][5] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][6] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][7] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][8] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][9] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.375 ; control:inst5|addr[1] ; memory:inst3|mem[125][2] ; clk          ; clk         ; 1.000        ; -0.075     ; 6.295      ;
; -5.345 ; control:inst5|addr[0] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.044     ; 6.296      ;
; -5.343 ; control:inst5|addr[1] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.059     ; 6.279      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][4]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][5]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.340 ; control:inst5|addr[1] ; memory:inst3|mem[50][2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 6.244      ;
; -5.323 ; control:inst5|addr[2] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.094     ; 6.224      ;
; -5.318 ; control:inst5|addr[3] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.058     ; 6.255      ;
; -5.304 ; control:inst5|addr[2] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.058     ; 6.241      ;
; -5.269 ; control:inst5|addr[0] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.050     ; 6.214      ;
; -5.269 ; control:inst5|addr[3] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.201      ;
; -5.228 ; control:inst5|addr[2] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.160      ;
; -5.204 ; control:inst5|addr[1] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.063     ; 6.136      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][3]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][4]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][5]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][6]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][7]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][8]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][9]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[6] ; memory:inst3|mem[5][2]   ; clk          ; clk         ; 1.000        ; -0.097     ; 6.102      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][8]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][9]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.204 ; control:inst5|addr[2] ; memory:inst3|mem[58][2]  ; clk          ; clk         ; 1.000        ; -0.092     ; 6.107      ;
; -5.198 ; control:inst5|addr[0] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.044     ; 6.149      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][3]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.178 ; control:inst5|addr[2] ; memory:inst3|mem[34][2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 6.095      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][5]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][6]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][7]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][8]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][9]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.175 ; control:inst5|addr[3] ; memory:inst3|mem[51][2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 6.099      ;
; -5.174 ; control:inst5|addr[0] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.081     ; 6.088      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][4]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][5]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][6]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
; -5.168 ; control:inst5|addr[1] ; memory:inst3|mem[42][8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 6.103      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:inst5|out_sel[0]'                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.479 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.414      ; 2.991      ;
; -1.470 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.843      ; 2.533      ;
; -1.453 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.254      ; 2.917      ;
; -1.399 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.468      ; 2.840      ;
; -1.368 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.266      ; 2.845      ;
; -1.301 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.838      ; 2.359      ;
; -1.284 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.971      ; 2.367      ;
; -1.243 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.855      ; 2.323      ;
; -1.214 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.266      ; 2.695      ;
; -1.206 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.086      ; 2.512      ;
; -1.183 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.527      ; 2.961      ;
; -1.171 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 1.057      ; 2.211      ;
; -1.162 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.383      ; 2.648      ;
; -1.143 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.855      ; 2.219      ;
; -1.124 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.972      ; 2.209      ;
; -1.121 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.091      ; 2.432      ;
; -1.116 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.382      ; 2.600      ;
; -1.105 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.219      ; 2.436      ;
; -1.054 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.364      ; 2.679      ;
; -1.047 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.103      ; 2.371      ;
; -1.046 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.251      ; 2.405      ;
; -1.033 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.249      ; 2.492      ;
; -1.004 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.305      ; 2.292      ;
; -0.974 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.387      ; 2.737      ;
; -0.960 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 1.003      ; 2.071      ;
; -0.946 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.976      ; 2.308      ;
; -0.938 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 1.116      ; 2.315      ;
; -0.874 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.220      ; 2.207      ;
; -0.863 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.103      ; 2.191      ;
; -0.818 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.224      ; 2.428      ;
; -0.802 ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.502      ; 2.406      ;
; -0.598 ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.499      ; 2.200      ;
; -0.560 ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.517      ; 2.175      ;
; -0.397 ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.356      ; 1.963      ;
; -0.344 ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.565      ; 1.882      ;
; -0.310 ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.357      ; 1.877      ;
; -0.181 ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.365      ; 1.761      ;
; -0.109 ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.624      ; 1.984      ;
; -0.033 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.944      ; 3.784      ;
; 0.037  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.784      ; 3.666      ;
; 0.040  ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.485      ; 1.821      ;
; 0.075  ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.365      ; 1.501      ;
; 0.105  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.779      ; 3.593      ;
; 0.168  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.917      ; 3.834      ;
; 0.367  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.912      ; 3.356      ;
; 0.382  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.998      ; 3.298      ;
; 0.393  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.913      ; 3.332      ;
; 0.484  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.796      ; 3.232      ;
; 0.495  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.796      ; 3.225      ;
; 0.530  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 4.057      ; 3.487      ;
; 0.565  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.944      ; 3.686      ;
; 0.715  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.779      ; 3.483      ;
; 0.764  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.784      ; 3.439      ;
; 0.779  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.917      ; 3.723      ;
; 0.920  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.998      ; 3.260      ;
; 0.928  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.912      ; 3.295      ;
; 0.953  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.913      ; 3.272      ;
; 0.976  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.796      ; 3.240      ;
; 1.007  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 4.057      ; 3.510      ;
; 1.054  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.796      ; 3.166      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.954 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.887      ;
; -0.948 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.881      ;
; -0.935 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.868      ;
; -0.863 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.796      ;
; -0.846 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.779      ;
; -0.841 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.774      ;
; -0.840 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.773      ;
; -0.838 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.771      ;
; -0.832 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.765      ;
; -0.819 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.752      ;
; -0.770 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.703      ;
; -0.747 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.680      ;
; -0.730 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.663      ;
; -0.725 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.658      ;
; -0.724 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.657      ;
; -0.722 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.655      ;
; -0.721 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.649      ;
; -0.714 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.647      ;
; -0.708 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.641      ;
; -0.703 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.636      ;
; -0.654 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.587      ;
; -0.641 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.574      ;
; -0.631 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.564      ;
; -0.614 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.547      ;
; -0.609 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.542      ;
; -0.609 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.542      ;
; -0.608 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.541      ;
; -0.606 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.539      ;
; -0.605 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.538      ;
; -0.605 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.538      ;
; -0.603 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.536      ;
; -0.600 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.533      ;
; -0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.531      ;
; -0.592 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.525      ;
; -0.587 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.520      ;
; -0.538 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.471      ;
; -0.526 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.459      ;
; -0.525 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.458      ;
; -0.515 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.448      ;
; -0.493 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.426      ;
; -0.493 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.426      ;
; -0.489 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.422      ;
; -0.489 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.422      ;
; -0.471 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.404      ;
; -0.242 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.175      ;
; -0.108 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.041      ;
; -0.107 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.040      ;
; -0.094 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.027      ;
; -0.093 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.026      ;
; -0.085 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.018      ;
; -0.079 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.012      ;
; -0.073 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.006      ;
; -0.070 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 1.003      ;
; -0.062 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.062     ; 0.995      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:inst5|acc_clk'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.947 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 2.055      ;
; -0.941 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 2.049      ;
; -0.932 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.865      ;
; -0.932 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.865      ;
; -0.930 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 2.038      ;
; -0.926 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.859      ;
; -0.921 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.854      ;
; -0.915 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.848      ;
; -0.908 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 2.016      ;
; -0.869 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.977      ;
; -0.863 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.971      ;
; -0.851 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.784      ;
; -0.832 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.940      ;
; -0.831 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.939      ;
; -0.830 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.938      ;
; -0.827 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.935      ;
; -0.825 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.933      ;
; -0.821 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.929      ;
; -0.816 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.749      ;
; -0.816 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.749      ;
; -0.814 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.747      ;
; -0.814 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.922      ;
; -0.810 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.743      ;
; -0.805 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.738      ;
; -0.804 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.912      ;
; -0.799 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.732      ;
; -0.792 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.900      ;
; -0.753 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.861      ;
; -0.747 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.855      ;
; -0.739 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.672      ;
; -0.735 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.668      ;
; -0.716 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.824      ;
; -0.715 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.648      ;
; -0.715 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.823      ;
; -0.714 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.822      ;
; -0.713 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.646      ;
; -0.713 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.821      ;
; -0.711 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.819      ;
; -0.709 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.642      ;
; -0.709 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.817      ;
; -0.705 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.813      ;
; -0.704 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.637      ;
; -0.701 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.634      ;
; -0.700 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.633      ;
; -0.700 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.633      ;
; -0.698 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.631      ;
; -0.698 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.806      ;
; -0.694 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.627      ;
; -0.689 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.622      ;
; -0.688 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.796      ;
; -0.683 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.616      ;
; -0.676 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.784      ;
; -0.628 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.561      ;
; -0.623 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.556      ;
; -0.621 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.554      ;
; -0.619 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.552      ;
; -0.606 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.714      ;
; -0.599 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.707      ;
; -0.598 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.531      ;
; -0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.706      ;
; -0.597 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.530      ;
; -0.597 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.705      ;
; -0.595 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.703      ;
; -0.593 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.701      ;
; -0.589 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.697      ;
; -0.588 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.585 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.584 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.582 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.582 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.573 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.506      ;
; -0.572 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.680      ;
; -0.569 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.677      ;
; -0.567 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.500      ;
; -0.563 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.671      ;
; -0.560 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.668      ;
; -0.508 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.616      ;
; -0.507 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.440      ;
; -0.505 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.438      ;
; -0.503 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.436      ;
; -0.490 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.598      ;
; -0.490 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.598      ;
; -0.482 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.590      ;
; -0.481 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.589      ;
; -0.469 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.468 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.466 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.456 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.564      ;
; -0.444 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.552      ;
; -0.268 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.376      ;
; -0.233 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.341      ;
; -0.195 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.128      ;
; -0.180 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.113      ;
; -0.180 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.113      ;
; -0.180 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.113      ;
; -0.089 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.197      ;
; -0.079 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.187      ;
; -0.075 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.113      ; 1.183      ;
; -0.071 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.062     ; 1.004      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:inst5|out_sel[0]'                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.328 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.253      ; 3.124      ;
; -1.246 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.169      ; 3.122      ;
; -1.141 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.076      ; 3.134      ;
; -1.123 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.955      ; 3.031      ;
; -1.120 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.955      ; 3.034      ;
; -1.105 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.076      ; 3.170      ;
; -0.983 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.110      ; 3.326      ;
; -0.894 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.938      ; 3.243      ;
; -0.866 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.942      ; 3.275      ;
; -0.850 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 4.081      ; 3.430      ;
; -0.777 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.253      ; 3.195      ;
; -0.750 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.169      ; 3.138      ;
; -0.630 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.955      ; 3.044      ;
; -0.630 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.076      ; 3.165      ;
; -0.594 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.076      ; 3.201      ;
; -0.572 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.955      ; 3.102      ;
; -0.365 ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.608      ; 1.273      ;
; -0.324 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.110      ; 3.505      ;
; -0.313 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 4.081      ; 3.487      ;
; -0.216 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.938      ; 3.441      ;
; -0.214 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.942      ; 3.447      ;
; -0.166 ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.904      ; 1.768      ;
; -0.150 ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.820      ; 1.700      ;
; -0.142 ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.733      ; 1.621      ;
; -0.046 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.811      ; 1.795      ;
; 0.008  ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.608      ; 1.646      ;
; 0.072  ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.599      ; 1.701      ;
; 0.105  ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.599      ; 1.734      ;
; 0.198  ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.767      ; 1.995      ;
; 0.213  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.727      ; 1.970      ;
; 0.261  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.668      ; 1.959      ;
; 0.270  ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.746      ; 2.046      ;
; 0.336  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.496      ; 1.862      ;
; 0.392  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.513      ; 1.935      ;
; 0.444  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.304      ; 1.768      ;
; 0.497  ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.749      ; 2.276      ;
; 0.513  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.447      ; 1.980      ;
; 0.515  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.542      ; 2.077      ;
; 0.524  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.508      ; 2.052      ;
; 0.547  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.601      ; 2.168      ;
; 0.602  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.513      ; 2.135      ;
; 0.610  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.500      ; 2.140      ;
; 0.620  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.634      ; 2.284      ;
; 0.621  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.685      ; 2.326      ;
; 0.624  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.387      ; 2.031      ;
; 0.626  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.639      ; 2.295      ;
; 0.664  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.363      ; 2.047      ;
; 0.681  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.275      ; 1.976      ;
; 0.684  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.634      ; 2.348      ;
; 0.706  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.270      ; 1.996      ;
; 0.778  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.387      ; 2.185      ;
; 0.780  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.508      ; 2.308      ;
; 0.845  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.374      ; 2.239      ;
; 0.876  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.270      ; 2.166      ;
; 0.898  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.149      ; 2.067      ;
; 0.914  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.370      ; 2.304      ;
; 0.969  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.149      ; 2.138      ;
; 1.014  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.513      ; 2.557      ;
; 1.032  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.132      ; 2.184      ;
; 1.175  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.136      ; 2.331      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.118 ; control:inst5|acc_clk                            ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; 0.000        ; 2.415      ; 2.683      ;
; -0.090 ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; 2.407      ; 2.703      ;
; 0.358  ; control:inst5|mem_w                              ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control:inst5|sys_reset                          ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control:inst5|cnt_reset                          ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control:inst5|state.00                           ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374  ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374  ; inputs:inst4|button_debouncer:bd_stop|data_in_0  ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374  ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375  ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.592      ;
; 0.375  ; inputs:inst4|button_debouncer:bd_ent|data_in_0   ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.592      ;
; 0.376  ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.377  ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.060      ; 0.594      ;
; 0.391  ; my_pll:inst2|cnt[24]                             ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.414  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.633      ;
; 0.417  ; control:inst5|state.10                           ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.636      ;
; 0.424  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.424  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.427  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.646      ;
; 0.445  ; control:inst5|acc_clk                            ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; -0.500       ; 2.415      ; 2.746      ;
; 0.483  ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; -0.500       ; 2.407      ; 2.776      ;
; 0.487  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.705      ;
; 0.495  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.713      ;
; 0.517  ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ; inputs:inst4|button_debouncer:bd_rst|data_out    ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; inputs:inst4|button_debouncer:bd_rst|data_in_0   ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518  ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.520  ; inputs:inst4|button_debouncer:bd_stop|data_out   ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.739      ;
; 0.537  ; control:inst5|state.01                           ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.556  ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.557  ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558  ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.568  ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568  ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.570  ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; my_pll:inst2|cnt[16]                             ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.573  ; my_pll:inst2|cnt[18]                             ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.581  ; my_pll:inst2|cnt[12]                             ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.582  ; my_pll:inst2|cnt[14]                             ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.584  ; my_pll:inst2|cnt[13]                             ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.584  ; my_pll:inst2|cnt[11]                             ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.802      ;
; 0.671  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.889      ;
; 0.673  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.891      ;
; 0.675  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.893      ;
; 0.676  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.894      ;
; 0.676  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.894      ;
; 0.677  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.895      ;
; 0.677  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.895      ;
; 0.678  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.896      ;
; 0.678  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.896      ;
; 0.678  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.896      ;
; 0.678  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.896      ;
; 0.679  ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; inputs:inst4|button_debouncer:bd_ent|counter[12] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.897      ;
; 0.708  ; my_pll:inst2|cnt[6]                              ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.926      ;
; 0.711  ; my_pll:inst2|cnt[20]                             ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.929      ;
; 0.719  ; my_pll:inst2|cnt[21]                             ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.937      ;
; 0.720  ; inputs:inst4|button_debouncer:bd_stop|data_out   ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.939      ;
; 0.722  ; my_pll:inst2|cnt[22]                             ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.940      ;
; 0.723  ; my_pll:inst2|cnt[19]                             ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.941      ;
; 0.734  ; control:inst5|mem_w                              ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.953      ;
; 0.786  ; control:inst5|state.01                           ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.080      ; 1.023      ;
; 0.821  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.040      ;
; 0.832  ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.843  ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.845  ; my_pll:inst2|cnt[13]                             ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; my_pll:inst2|cnt[23]                             ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; my_pll:inst2|cnt[11]                             ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.059      ; 1.062      ;
; 0.847  ; my_pll:inst2|cnt[18]                             ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.849  ; my_pll:inst2|cnt[18]                             ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.851  ; my_pll:inst2|cnt[16]                             ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.859  ; my_pll:inst2|cnt[12]                             ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.861  ; my_pll:inst2|cnt[12]                             ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; my_pll:inst2|cnt[14]                             ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.876  ; inputs:inst4|button_debouncer:bd_stop|data_out   ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.095      ;
; 0.929  ; inputs:inst4|button_debouncer:bd_ent|data_out    ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.148      ;
; 0.952  ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.171      ;
; 0.954  ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955  ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; my_pll:inst2|cnt[11]                             ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.059      ; 1.172      ;
; 0.957  ; my_pll:inst2|cnt[13]                             ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; my_pll:inst2|cnt[11]                             ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.059      ; 1.174      ;
; 0.959  ; my_pll:inst2|cnt[18]                             ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.961  ; my_pll:inst2|cnt[18]                             ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.961  ; my_pll:inst2|cnt[16]                             ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.963  ; my_pll:inst2|cnt[16]                             ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.973  ; my_pll:inst2|cnt[12]                             ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.974  ; my_pll:inst2|cnt[14]                             ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.975  ; my_pll:inst2|cnt[5]                              ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.979  ; my_pll:inst2|cnt[21]                             ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.197      ;
; 0.982  ; my_pll:inst2|cnt[23]                             ; my_pll:inst2|cnt[23]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 0.982  ; my_pll:inst2|cnt[4]                              ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.200      ;
; 0.983  ; my_pll:inst2|cnt[19]                             ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.201      ;
; 0.985  ; my_pll:inst2|cnt[20]                             ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.203      ;
; 0.987  ; my_pll:inst2|cnt[20]                             ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.205      ;
; 0.988  ; inputs:inst4|button_debouncer:bd_ent|counter[14] ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.206      ;
; 0.990  ; inputs:inst4|button_debouncer:bd_ent|counter[14] ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.208      ;
; 0.998  ; my_pll:inst2|cnt[22]                             ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.216      ;
; 1.022  ; my_pll:inst2|cnt[10]                             ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.240      ;
; 1.026  ; my_pll:inst2|cnt[10]                             ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.059      ; 1.242      ;
; 1.045  ; control:inst5|state.01                           ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.264      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:inst5|acc_clk'                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.397 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.947      ;
; 0.402 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.952      ;
; 0.403 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.953      ;
; 0.429 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.979      ;
; 0.429 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.979      ;
; 0.435 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.985      ;
; 0.439 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.989      ;
; 0.445 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 0.995      ;
; 0.558 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.777      ;
; 0.570 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.790      ;
; 0.573 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.583 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.587 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.137      ;
; 0.630 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.180      ;
; 0.676 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.226      ;
; 0.677 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.227      ;
; 0.678 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.228      ;
; 0.686 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.236      ;
; 0.688 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.238      ;
; 0.695 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.914      ;
; 0.696 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.915      ;
; 0.697 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.916      ;
; 0.707 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 0.926      ;
; 0.707 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.257      ;
; 0.711 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.261      ;
; 0.718 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.268      ;
; 0.718 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.268      ;
; 0.720 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.270      ;
; 0.787 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.337      ;
; 0.788 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.338      ;
; 0.790 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.340      ;
; 0.798 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.348      ;
; 0.800 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.350      ;
; 0.817 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.367      ;
; 0.819 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.369      ;
; 0.821 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.371      ;
; 0.823 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.373      ;
; 0.830 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.380      ;
; 0.832 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.051      ;
; 0.846 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.065      ;
; 0.859 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.411      ;
; 0.862 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.864 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.083      ;
; 0.900 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.450      ;
; 0.902 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.452      ;
; 0.910 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.460      ;
; 0.912 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.462      ;
; 0.919 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.469      ;
; 0.921 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.471      ;
; 0.929 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.479      ;
; 0.931 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.481      ;
; 0.933 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.483      ;
; 0.935 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.485      ;
; 0.942 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.161      ;
; 0.944 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.163      ;
; 0.956 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.177      ;
; 0.969 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.188      ;
; 0.971 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.521      ;
; 0.973 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.523      ;
; 0.974 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.194      ;
; 0.976 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.195      ;
; 0.979 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.198      ;
; 0.985 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.204      ;
; 0.986 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.205      ;
; 0.987 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.206      ;
; 1.012 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.562      ;
; 1.014 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.564      ;
; 1.022 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.572      ;
; 1.031 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.581      ;
; 1.033 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.583      ;
; 1.041 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.591      ;
; 1.045 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.595      ;
; 1.047 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.597      ;
; 1.054 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.273      ;
; 1.056 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.275      ;
; 1.068 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.287      ;
; 1.079 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.298      ;
; 1.081 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.300      ;
; 1.083 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.302      ;
; 1.083 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.633      ;
; 1.085 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.304      ;
; 1.085 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.304      ;
; 1.086 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.305      ;
; 1.087 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.306      ;
; 1.089 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.308      ;
; 1.097 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.062      ; 1.316      ;
; 1.124 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.674      ;
; 1.143 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.693      ;
; 1.157 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.373      ; 1.707      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.580 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.799      ;
; 0.591 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.811      ;
; 0.594 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.813      ;
; 0.594 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.813      ;
; 0.594 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.813      ;
; 0.596 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.815      ;
; 0.597 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.816      ;
; 0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.817      ;
; 0.741 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 0.960      ;
; 0.854 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.073      ;
; 0.864 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.083      ;
; 0.865 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.084      ;
; 0.866 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.085      ;
; 0.866 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.085      ;
; 0.871 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.090      ;
; 0.881 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.100      ;
; 0.881 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.100      ;
; 0.883 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.102      ;
; 0.883 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.102      ;
; 0.885 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.104      ;
; 0.886 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.105      ;
; 0.887 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.106      ;
; 0.964 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.183      ;
; 0.966 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.185      ;
; 0.975 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.194      ;
; 0.976 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.195      ;
; 0.976 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.195      ;
; 0.977 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.196      ;
; 0.978 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.197      ;
; 0.981 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.200      ;
; 0.983 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.202      ;
; 0.993 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.212      ;
; 0.993 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.212      ;
; 0.995 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.214      ;
; 0.997 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.216      ;
; 0.999 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.218      ;
; 1.076 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.295      ;
; 1.087 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.306      ;
; 1.088 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.307      ;
; 1.089 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.308      ;
; 1.090 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.309      ;
; 1.093 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.312      ;
; 1.095 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.314      ;
; 1.105 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.324      ;
; 1.109 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.328      ;
; 1.111 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.330      ;
; 1.199 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.418      ;
; 1.200 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.419      ;
; 1.201 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.420      ;
; 1.202 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.421      ;
; 1.205 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.424      ;
; 1.221 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.440      ;
; 1.311 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.530      ;
; 1.312 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.062      ; 1.531      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'my_pll:inst2|clk_out'                                                                                                                                                           ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
; -0.783 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.153      ; 1.921      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'control:inst5|acc_clk'                                                                                                               ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
; 0.107 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.373      ; 1.251      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'control:inst5|acc_clk'                                                                                                                ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
; 0.343 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.592      ; 1.122      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'my_pll:inst2|clk_out'                                                                                                                                                           ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
; 1.221 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.362      ; 1.770      ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|acc_clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|cnt_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|mem_w                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.00                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.01                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.10                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|sys_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][6]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst5|acc_clk'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'                                                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_enter ; clk        ; 1.837 ; 2.228 ; Rise       ; clk             ;
; btn_reset ; clk        ; 1.881 ; 2.331 ; Rise       ; clk             ;
; btn_stop  ; clk        ; 1.612 ; 2.023 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 3.130 ; 3.629 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.681 ; 3.136 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.803 ; 3.335 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.824 ; 3.320 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.471 ; 2.954 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.650 ; 3.185 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.736 ; 3.260 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 3.130 ; 3.629 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_enter ; clk        ; -1.447 ; -1.838 ; Rise       ; clk             ;
; btn_reset ; clk        ; -1.488 ; -1.935 ; Rise       ; clk             ;
; btn_stop  ; clk        ; -1.231 ; -1.641 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -1.533 ; -1.982 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.533 ; -1.982 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -2.050 ; -2.540 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -2.038 ; -2.583 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.938 ; -2.399 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -2.041 ; -2.492 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -2.117 ; -2.592 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -2.449 ; -2.978 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 40.519 ; 40.278 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 29.646 ; 29.536 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 29.237 ; 29.239 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 30.114 ; 30.074 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 30.180 ; 30.063 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 29.835 ; 29.854 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 30.341 ; 30.215 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 30.124 ; 30.025 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 40.376 ; 40.278 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 40.483 ; 40.106 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 40.519 ; 40.137 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 40.335 ; 40.242 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 40.144 ; 39.964 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 40.017 ; 39.940 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 40.040 ; 39.966 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 33.912 ; 34.055 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 33.751 ; 33.842 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 33.509 ; 33.607 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 34.279 ; 34.318 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 33.654 ; 33.639 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 33.754 ; 33.922 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 35.209 ; 35.215 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 12.348 ; 12.564 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 12.370 ; 12.585 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 12.515 ; 12.774 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 12.515 ; 12.774 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 8.107  ; 8.003  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 8.107  ; 8.003  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 8.821  ; 8.856  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 9.221  ; 9.128  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 8.547  ; 8.504  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 8.393  ; 8.483  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 8.627  ; 8.607  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 8.785  ; 8.800  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 11.851 ; 11.890 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 11.768 ; 11.729 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 11.850 ; 11.753 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 11.767 ; 11.724 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 11.763 ; 11.742 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 11.474 ; 11.419 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 11.765 ; 11.740 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 11.020 ; 10.995 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 10.851 ; 10.823 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 10.603 ; 10.569 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 10.751 ; 10.680 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 11.236 ; 11.243 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 10.837 ; 10.892 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 11.542 ; 11.517 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 10.893 ; 10.938 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 10.913 ; 10.958 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 11.052 ; 11.139 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 11.052 ; 11.139 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name               ; Note                                           ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; 160.15 MHz  ; 160.15 MHz      ; clk                      ;                                                ;
; 579.04 MHz  ; 500.0 MHz       ; my_pll:inst2|clk_out     ; limit due to minimum period restriction (tmin) ;
; 585.48 MHz  ; 500.0 MHz       ; control:inst5|acc_clk    ; limit due to minimum period restriction (tmin) ;
; 1096.49 MHz ; 433.28 MHz      ; control:inst5|out_sel[0] ; limit due to hold check                        ;
+-------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -5.244 ; -4979.460     ;
; control:inst5|out_sel[0] ; -1.329 ; -11.234       ;
; control:inst5|acc_clk    ; -0.730 ; -4.870        ;
; my_pll:inst2|clk_out     ; -0.727 ; -4.863        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; control:inst5|out_sel[0] ; -1.154 ; -9.257        ;
; clk                      ; -0.134 ; -0.248        ;
; control:inst5|acc_clk    ; 0.368  ; 0.000         ;
; my_pll:inst2|clk_out     ; 0.522  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary          ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; my_pll:inst2|clk_out  ; -0.661 ; -6.610        ;
; control:inst5|acc_clk ; 0.145  ; 0.000         ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; control:inst5|acc_clk ; 0.354 ; 0.000         ;
; my_pll:inst2|clk_out  ; 1.167 ; 0.000         ;
+-----------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1371.000     ;
; control:inst5|acc_clk    ; -1.000 ; -10.000       ;
; my_pll:inst2|clk_out     ; -1.000 ; -10.000       ;
; control:inst5|out_sel[0] ; 0.398  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -5.244 ; control:inst5|addr[1] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 6.184      ;
; -5.240 ; control:inst5|addr[2] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 6.180      ;
; -5.208 ; control:inst5|addr[1] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.056     ; 6.147      ;
; -5.109 ; control:inst5|addr[1] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.087     ; 6.017      ;
; -5.050 ; control:inst5|addr[3] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.087     ; 5.958      ;
; -5.008 ; control:inst5|addr[3] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.946      ;
; -5.007 ; control:inst5|addr[2] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.945      ;
; -4.932 ; control:inst5|addr[1] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 5.872      ;
; -4.921 ; control:inst5|addr[1] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.859      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][9]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.917 ; control:inst5|addr[1] ; memory:inst3|mem[58][2]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.826      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.914 ; control:inst5|addr[1] ; memory:inst3|mem[34][2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.836      ;
; -4.821 ; control:inst5|addr[3] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.759      ;
; -4.817 ; control:inst5|addr[1] ; memory:inst3|mem[42][0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.739      ;
; -4.817 ; control:inst5|addr[1] ; memory:inst3|mem[42][1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.739      ;
; -4.807 ; control:inst5|addr[3] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.746      ;
; -4.804 ; control:inst5|addr[2] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.742      ;
; -4.801 ; control:inst5|addr[3] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 5.741      ;
; -4.795 ; control:inst5|addr[2] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.087     ; 5.703      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][4] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][5] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][6] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][7] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][8] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][9] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.783 ; control:inst5|addr[1] ; memory:inst3|mem[125][2] ; clk          ; clk         ; 1.000        ; -0.070     ; 5.708      ;
; -4.780 ; control:inst5|addr[2] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.712      ;
; -4.752 ; control:inst5|addr[2] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.691      ;
; -4.751 ; control:inst5|addr[3] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 5.691      ;
; -4.749 ; control:inst5|addr[1] ; memory:inst3|mem[58][3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.654      ;
; -4.749 ; control:inst5|addr[1] ; memory:inst3|mem[58][0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.654      ;
; -4.749 ; control:inst5|addr[1] ; memory:inst3|mem[58][1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 5.654      ;
; -4.727 ; control:inst5|addr[1] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.063     ; 5.659      ;
; -4.707 ; control:inst5|addr[0] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 5.662      ;
; -4.706 ; control:inst5|addr[2] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.645      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][3]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][9]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.695 ; control:inst5|addr[1] ; memory:inst3|mem[50][2]  ; clk          ; clk         ; 1.000        ; -0.085     ; 5.605      ;
; -4.689 ; control:inst5|addr[1] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 5.627      ;
; -4.666 ; control:inst5|addr[3] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.605      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][3]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][4]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][5]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][6]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][8]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][9]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.642 ; control:inst5|addr[3] ; memory:inst3|mem[51][2]  ; clk          ; clk         ; 1.000        ; -0.068     ; 5.569      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][3]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][4]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][5]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][6]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][7]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][8]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][9]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.641 ; control:inst5|addr[6] ; memory:inst3|mem[5][2]   ; clk          ; clk         ; 1.000        ; -0.090     ; 5.546      ;
; -4.637 ; control:inst5|addr[0] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 5.591      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][9]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.637 ; control:inst5|addr[2] ; memory:inst3|mem[58][2]  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.546      ;
; -4.634 ; control:inst5|addr[3] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.573      ;
; -4.623 ; control:inst5|addr[2] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.056     ; 5.562      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.622 ; control:inst5|addr[2] ; memory:inst3|mem[34][2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 5.544      ;
; -4.604 ; control:inst5|addr[0] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.072     ; 5.527      ;
; -4.580 ; control:inst5|addr[1] ; memory:inst3|mem[125][3] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.509      ;
; -4.580 ; control:inst5|addr[1] ; memory:inst3|mem[125][0] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.509      ;
; -4.580 ; control:inst5|addr[1] ; memory:inst3|mem[125][1] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.509      ;
; -4.568 ; control:inst5|addr[1] ; memory:inst3|mem[109][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.504      ;
; -4.568 ; control:inst5|addr[1] ; memory:inst3|mem[109][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.504      ;
; -4.568 ; control:inst5|addr[1] ; memory:inst3|mem[109][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.504      ;
; -4.568 ; control:inst5|addr[1] ; memory:inst3|mem[109][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.504      ;
; -4.568 ; control:inst5|addr[1] ; memory:inst3|mem[109][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 5.504      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:inst5|out_sel[0]'                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.329 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.194      ; 2.714      ;
; -1.321 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.049      ; 2.661      ;
; -1.269 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.238      ; 2.586      ;
; -1.217 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.768      ; 2.286      ;
; -1.208 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.060      ; 2.560      ;
; -1.076 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.060      ; 2.432      ;
; -1.054 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.764      ; 2.119      ;
; -1.052 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.291      ; 2.671      ;
; -1.040 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.165      ; 2.401      ;
; -1.016 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.886      ; 2.108      ;
; -1.012 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.167      ; 2.375      ;
; -0.989 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.779      ; 2.074      ;
; -0.963 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.983      ; 2.247      ;
; -0.920 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.957      ; 1.966      ;
; -0.901 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.045      ; 2.237      ;
; -0.901 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.779      ; 1.982      ;
; -0.898 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.105      ; 2.209      ;
; -0.894 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.987      ; 2.182      ;
; -0.881 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.884      ; 1.971      ;
; -0.869 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.171      ; 2.471      ;
; -0.818 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.229      ; 2.385      ;
; -0.812 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.998      ; 2.112      ;
; -0.810 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.176      ; 2.075      ;
; -0.796 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.132      ; 2.129      ;
; -0.721 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.890      ; 2.052      ;
; -0.720 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.913      ; 1.834      ;
; -0.700 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 1.010      ; 2.048      ;
; -0.667 ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.310      ; 2.173      ;
; -0.663 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.103      ; 1.972      ;
; -0.647 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.998      ; 1.951      ;
; -0.618 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 1.109      ; 2.168      ;
; -0.472 ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.303      ; 1.971      ;
; -0.445 ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.318      ; 1.954      ;
; -0.287 ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.176      ; 1.754      ;
; -0.233 ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.361      ; 1.673      ;
; -0.213 ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.173      ; 1.677      ;
; -0.082 ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.184      ; 1.562      ;
; -0.014 ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.414      ; 1.756      ;
; 0.044  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.557      ; 3.394      ;
; 0.113  ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.295      ; 1.613      ;
; 0.115  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.412      ; 3.278      ;
; 0.139  ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.184      ; 1.337      ;
; 0.174  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.408      ; 3.215      ;
; 0.202  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.534      ; 3.453      ;
; 0.384  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.530      ; 3.032      ;
; 0.398  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.601      ; 2.972      ;
; 0.441  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.528      ; 2.973      ;
; 0.465  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.423      ; 2.940      ;
; 0.504  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.423      ; 2.905      ;
; 0.552  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 3.654      ; 3.120      ;
; 0.607  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.557      ; 3.331      ;
; 0.698  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.408      ; 3.191      ;
; 0.744  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.412      ; 3.149      ;
; 0.776  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.534      ; 3.379      ;
; 0.881  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.601      ; 2.989      ;
; 0.901  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.530      ; 3.015      ;
; 0.929  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.528      ; 2.985      ;
; 0.966  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.423      ; 2.939      ;
; 1.013  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.654      ; 3.159      ;
; 1.019  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 3.423      ; 2.890      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:inst5|acc_clk'                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.730 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.824      ;
; -0.716 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.810      ;
; -0.708 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.649      ;
; -0.703 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.644      ;
; -0.701 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.795      ;
; -0.698 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.792      ;
; -0.695 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.636      ;
; -0.685 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.626      ;
; -0.677 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.618      ;
; -0.655 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.749      ;
; -0.637 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.578      ;
; -0.637 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.731      ;
; -0.630 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.724      ;
; -0.625 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.719      ;
; -0.617 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.711      ;
; -0.616 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.710      ;
; -0.613 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.707      ;
; -0.612 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.706      ;
; -0.608 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.549      ;
; -0.605 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.546      ;
; -0.603 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.544      ;
; -0.601 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.695      ;
; -0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.692      ;
; -0.595 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.536      ;
; -0.595 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.689      ;
; -0.585 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.526      ;
; -0.577 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.518      ;
; -0.555 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.649      ;
; -0.543 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.484      ;
; -0.537 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.478      ;
; -0.537 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.631      ;
; -0.532 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.473      ;
; -0.530 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.624      ;
; -0.525 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.619      ;
; -0.519 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.460      ;
; -0.517 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.611      ;
; -0.517 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.611      ;
; -0.516 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.610      ;
; -0.513 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.607      ;
; -0.512 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.606      ;
; -0.509 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.509 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.450      ;
; -0.508 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.449      ;
; -0.505 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.446      ;
; -0.503 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.444      ;
; -0.501 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.442      ;
; -0.501 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.595      ;
; -0.498 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.592      ;
; -0.495 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.436      ;
; -0.495 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.589      ;
; -0.491 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.432      ;
; -0.485 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.426      ;
; -0.477 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.418      ;
; -0.446 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.387      ;
; -0.445 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.539      ;
; -0.443 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.384      ;
; -0.439 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.380      ;
; -0.437 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.378      ;
; -0.432 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.373      ;
; -0.431 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.372      ;
; -0.417 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.511      ;
; -0.417 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.511      ;
; -0.416 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.510      ;
; -0.413 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.507      ;
; -0.412 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.506      ;
; -0.409 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.409 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.405 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.346      ;
; -0.401 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.495      ;
; -0.398 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.492      ;
; -0.395 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.336      ;
; -0.395 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.489      ;
; -0.391 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.332      ;
; -0.390 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.484      ;
; -0.377 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.318      ;
; -0.372 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.466      ;
; -0.345 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.439      ;
; -0.344 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.438      ;
; -0.343 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.284      ;
; -0.339 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.280      ;
; -0.339 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.433      ;
; -0.337 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.278      ;
; -0.317 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.411      ;
; -0.317 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.411      ;
; -0.312 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.406      ;
; -0.309 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.250      ;
; -0.308 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.305 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.246      ;
; -0.301 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.395      ;
; -0.121 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.215      ;
; -0.100 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.194      ;
; -0.062 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 1.003      ;
; -0.048 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 0.989      ;
; -0.042 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 0.983      ;
; -0.042 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 0.983      ;
; 0.033  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.061      ;
; 0.041  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.053      ;
; 0.044  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.099      ; 1.050      ;
; 0.048  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.054     ; 0.893      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.727 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.667      ;
; -0.711 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.651      ;
; -0.709 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.649      ;
; -0.650 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.590      ;
; -0.633 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.573      ;
; -0.631 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.571      ;
; -0.627 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.567      ;
; -0.615 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.555      ;
; -0.611 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.551      ;
; -0.609 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.549      ;
; -0.572 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.512      ;
; -0.550 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.490      ;
; -0.533 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.473      ;
; -0.531 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.471      ;
; -0.528 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.468      ;
; -0.527 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.467      ;
; -0.519 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.459      ;
; -0.515 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.455      ;
; -0.511 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.451      ;
; -0.509 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.449      ;
; -0.501 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.441      ;
; -0.472 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.412      ;
; -0.459 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.399      ;
; -0.450 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.390      ;
; -0.433 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.373      ;
; -0.431 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.371      ;
; -0.429 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.369      ;
; -0.428 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.368      ;
; -0.428 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.368      ;
; -0.427 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.367      ;
; -0.419 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.359      ;
; -0.415 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.355      ;
; -0.411 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.351      ;
; -0.411 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.351      ;
; -0.409 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.349      ;
; -0.401 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.341      ;
; -0.372 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.312      ;
; -0.359 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.299      ;
; -0.359 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.299      ;
; -0.350 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.290      ;
; -0.331 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.271      ;
; -0.329 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.269      ;
; -0.328 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.268      ;
; -0.328 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.268      ;
; -0.311 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.251      ;
; -0.099 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 1.039      ;
; 0.016  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.924      ;
; 0.018  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.922      ;
; 0.029  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.911      ;
; 0.029  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.911      ;
; 0.033  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.907      ;
; 0.038  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.902      ;
; 0.039  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.901      ;
; 0.041  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.899      ;
; 0.049  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.055     ; 0.891      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:inst5|out_sel[0]'                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.154 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.830      ; 2.856      ;
; -1.117 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.756      ; 2.819      ;
; -1.000 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.676      ; 2.856      ;
; -0.986 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.678      ; 2.872      ;
; -0.981 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.565      ; 2.764      ;
; -0.966 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.565      ; 2.779      ;
; -0.838 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.707      ; 3.049      ;
; -0.751 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.549      ; 2.978      ;
; -0.738 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.682      ; 3.124      ;
; -0.726 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 3.553      ; 3.007      ;
; -0.654 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.830      ; 2.876      ;
; -0.606 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.756      ; 2.850      ;
; -0.513 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.676      ; 2.863      ;
; -0.503 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.565      ; 2.762      ;
; -0.476 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.565      ; 2.789      ;
; -0.472 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.678      ; 2.906      ;
; -0.295 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.707      ; 3.112      ;
; -0.276 ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.401      ; 1.155      ;
; -0.221 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.682      ; 3.161      ;
; -0.168 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.553      ; 3.085      ;
; -0.162 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 3.549      ; 3.087      ;
; -0.078 ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.664      ; 1.616      ;
; -0.068 ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.517      ; 1.479      ;
; -0.063 ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.590      ; 1.557      ;
; 0.071  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.546      ; 1.647      ;
; 0.074  ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.401      ; 1.505      ;
; 0.142  ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.388      ; 1.560      ;
; 0.168  ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.391      ; 1.589      ;
; 0.248  ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.542      ; 1.820      ;
; 0.308  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.472      ; 1.810      ;
; 0.324  ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.525      ; 1.879      ;
; 0.342  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.423      ; 1.795      ;
; 0.402  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.265      ; 1.697      ;
; 0.410  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.183      ; 1.613      ;
; 0.454  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.281      ; 1.765      ;
; 0.486  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.395      ; 1.901      ;
; 0.491  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.306      ; 1.817      ;
; 0.501  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.364      ; 1.885      ;
; 0.502  ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.531      ; 2.063      ;
; 0.506  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.444      ; 1.970      ;
; 0.561  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.370      ; 1.951      ;
; 0.588  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.253      ; 1.861      ;
; 0.593  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.518      ; 2.131      ;
; 0.621  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.158      ; 1.799      ;
; 0.633  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.232      ; 1.885      ;
; 0.649  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.152      ; 1.821      ;
; 0.662  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.269      ; 1.961      ;
; 0.675  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.398      ; 2.103      ;
; 0.678  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.392      ; 2.100      ;
; 0.718  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.366      ; 2.104      ;
; 0.731  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.394      ; 2.155      ;
; 0.731  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.253      ; 2.004      ;
; 0.788  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.241      ; 2.049      ;
; 0.812  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.154      ; 1.986      ;
; 0.835  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.041      ; 1.896      ;
; 0.850  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.237      ; 2.107      ;
; 0.892  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.041      ; 1.953      ;
; 0.960  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.025      ; 2.005      ;
; 1.001  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.281      ; 2.312      ;
; 1.085  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 1.029      ; 2.134      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.134 ; my_pll:inst2|clk_out                                                                           ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; 2.217      ; 2.437      ;
; -0.114 ; control:inst5|acc_clk                                                                          ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; 0.000        ; 2.225      ; 2.465      ;
; 0.312  ; control:inst5|mem_w                                                                            ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control:inst5|sys_reset                                                                        ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control:inst5|cnt_reset                                                                        ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control:inst5|state.00                                                                         ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.339  ; inputs:inst4|button_debouncer:bd_stop|data_in_1                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339  ; inputs:inst4|button_debouncer:bd_stop|data_in_0                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; inputs:inst4|button_debouncer:bd_stop|data_in_2                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; inputs:inst4|button_debouncer:bd_ent|data_in_1                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340  ; inputs:inst4|button_debouncer:bd_ent|data_in_0                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340  ; inputs:inst4|button_debouncer:bd_rst|data_in_2                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.342  ; inputs:inst4|button_debouncer:bd_ent|data_in_2                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.348  ; my_pll:inst2|cnt[24]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.366  ; control:inst5|acc_clk                                                                          ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; -0.500       ; 2.225      ; 2.445      ;
; 0.372  ; control:inst5|state.10                                                                         ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.571      ;
; 0.377  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.576      ;
; 0.378  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.577      ;
; 0.381  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.580      ;
; 0.386  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.585      ;
; 0.444  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.643      ;
; 0.451  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.650      ;
; 0.453  ; my_pll:inst2|clk_out                                                                           ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; -0.500       ; 2.217      ; 2.524      ;
; 0.466  ; inputs:inst4|button_debouncer:bd_rst|data_in_3                                                 ; inputs:inst4|button_debouncer:bd_rst|data_out    ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467  ; inputs:inst4|button_debouncer:bd_rst|data_in_1                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467  ; inputs:inst4|button_debouncer:bd_rst|data_in_0                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.483  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484  ; control:inst5|state.01                                                                         ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.500  ; inputs:inst4|button_debouncer:bd_ent|counter[10]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501  ; inputs:inst4|button_debouncer:bd_ent|counter[16]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501  ; inputs:inst4|button_debouncer:bd_ent|counter[15]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.510  ; inputs:inst4|button_debouncer:bd_ent|counter[9]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.512  ; inputs:inst4|button_debouncer:bd_ent|counter[5]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.515  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.517  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.525  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.723      ;
; 0.526  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.724      ;
; 0.527  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.527  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.725      ;
; 0.604  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.606  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.608  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.807      ;
; 0.609  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[13] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.808      ;
; 0.610  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[19] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.809      ;
; 0.610  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.809      ;
; 0.611  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.611  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.611  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.611  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.611  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.612  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[12] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.811      ;
; 0.647  ; my_pll:inst2|cnt[6]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.845      ;
; 0.649  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.847      ;
; 0.659  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.858      ;
; 0.661  ; my_pll:inst2|cnt[22]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.859      ;
; 0.662  ; my_pll:inst2|cnt[21]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.860      ;
; 0.662  ; my_pll:inst2|cnt[19]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.860      ;
; 0.670  ; control:inst5|mem_w                                                                            ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.869      ;
; 0.717  ; control:inst5|state.01                                                                         ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.070      ; 0.931      ;
; 0.741  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.940      ;
; 0.744  ; inputs:inst4|button_debouncer:bd_ent|counter[15]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.752  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.754  ; inputs:inst4|button_debouncer:bd_ent|counter[9]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.952      ;
; 0.756  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.053      ; 0.953      ;
; 0.757  ; my_pll:inst2|cnt[23]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.761  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.764  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.771  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.772  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.783  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.824  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.023      ;
; 0.842  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.844  ; inputs:inst4|button_debouncer:bd_ent|counter[5]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.053      ; 1.042      ;
; 0.848  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.850  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.053      ; 1.049      ;
; 0.854  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.857  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.867  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.065      ;
; 0.868  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.066      ;
; 0.883  ; my_pll:inst2|cnt[5]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.081      ;
; 0.884  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.082      ;
; 0.887  ; my_pll:inst2|cnt[4]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.085      ;
; 0.887  ; inputs:inst4|button_debouncer:bd_ent|counter[14]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.086      ;
; 0.888  ; my_pll:inst2|cnt[23]                                                                           ; my_pll:inst2|cnt[23]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.086      ;
; 0.890  ; my_pll:inst2|cnt[19]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.088      ;
; 0.890  ; my_pll:inst2|cnt[21]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.088      ;
; 0.891  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.089      ;
; 0.894  ; inputs:inst4|button_debouncer:bd_ent|counter[14]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.093      ;
; 0.903  ; my_pll:inst2|cnt[22]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.101      ;
; 0.903  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; memory:inst3|mem[101][6]                         ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; -0.072     ; 1.005      ;
; 0.908  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; memory:inst3|mem[13][9]                          ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; -0.074     ; 1.008      ;
; 0.919  ; my_pll:inst2|cnt[10]                                                                           ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.117      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:inst5|acc_clk'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.368 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.864      ;
; 0.372 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.868      ;
; 0.373 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.869      ;
; 0.399 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.895      ;
; 0.399 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.895      ;
; 0.405 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.901      ;
; 0.406 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.902      ;
; 0.413 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 0.909      ;
; 0.503 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.701      ;
; 0.513 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.716      ;
; 0.527 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.725      ;
; 0.543 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.039      ;
; 0.579 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.075      ;
; 0.608 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.104      ;
; 0.615 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.111      ;
; 0.615 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.111      ;
; 0.619 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.115      ;
; 0.626 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.122      ;
; 0.634 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.832      ;
; 0.634 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.832      ;
; 0.635 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.833      ;
; 0.642 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.840      ;
; 0.646 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.142      ;
; 0.648 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.144      ;
; 0.648 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.144      ;
; 0.649 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.145      ;
; 0.657 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.153      ;
; 0.704 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.200      ;
; 0.704 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.200      ;
; 0.711 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.207      ;
; 0.715 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.211      ;
; 0.722 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.218      ;
; 0.727 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.223      ;
; 0.730 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.226      ;
; 0.744 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.240      ;
; 0.744 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.240      ;
; 0.745 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.241      ;
; 0.746 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.944      ;
; 0.761 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.961      ;
; 0.766 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.968      ;
; 0.773 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 0.972      ;
; 0.786 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.282      ;
; 0.800 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.296      ;
; 0.807 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.303      ;
; 0.811 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.307      ;
; 0.818 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.314      ;
; 0.823 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.319      ;
; 0.826 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.322      ;
; 0.829 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.325      ;
; 0.835 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.033      ;
; 0.836 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.332      ;
; 0.840 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.336      ;
; 0.841 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.337      ;
; 0.842 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.040      ;
; 0.850 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.048      ;
; 0.857 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.057      ;
; 0.862 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.060      ;
; 0.862 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.358      ;
; 0.863 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.064      ;
; 0.869 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.068      ;
; 0.877 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.075      ;
; 0.882 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.378      ;
; 0.884 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.082      ;
; 0.885 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.083      ;
; 0.885 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.083      ;
; 0.892 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.090      ;
; 0.896 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.392      ;
; 0.903 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.399      ;
; 0.907 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.403      ;
; 0.919 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.415      ;
; 0.922 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.418      ;
; 0.925 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.421      ;
; 0.931 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.129      ;
; 0.932 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.428      ;
; 0.937 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.433      ;
; 0.938 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.136      ;
; 0.946 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.144      ;
; 0.955 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.153      ;
; 0.958 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.156      ;
; 0.958 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.454      ;
; 0.959 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.157      ;
; 0.962 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.160      ;
; 0.963 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.161      ;
; 0.965 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.163      ;
; 0.973 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.171      ;
; 0.974 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.172      ;
; 0.981 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.054      ; 1.179      ;
; 0.992 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.488      ;
; 1.018 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.514      ;
; 1.021 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.332      ; 1.517      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.522 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.721      ;
; 0.531 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.732      ;
; 0.534 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.733      ;
; 0.534 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.733      ;
; 0.536 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.735      ;
; 0.536 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.736      ;
; 0.675 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.874      ;
; 0.767 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.966      ;
; 0.774 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.973      ;
; 0.776 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.975      ;
; 0.777 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.976      ;
; 0.780 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.979      ;
; 0.783 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.982      ;
; 0.783 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.982      ;
; 0.785 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.984      ;
; 0.786 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.985      ;
; 0.790 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.989      ;
; 0.790 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.989      ;
; 0.793 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 0.992      ;
; 0.856 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.055      ;
; 0.863 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.062      ;
; 0.863 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.062      ;
; 0.865 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.065      ;
; 0.869 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.068      ;
; 0.870 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.069      ;
; 0.872 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.071      ;
; 0.876 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.075      ;
; 0.879 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.078      ;
; 0.879 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.078      ;
; 0.882 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.081      ;
; 0.886 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.085      ;
; 0.889 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.088      ;
; 0.952 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.151      ;
; 0.959 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.158      ;
; 0.961 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.160      ;
; 0.965 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.164      ;
; 0.966 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.165      ;
; 0.968 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.167      ;
; 0.972 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.171      ;
; 0.975 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.174      ;
; 0.978 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.177      ;
; 0.985 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.184      ;
; 1.055 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.254      ;
; 1.057 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.256      ;
; 1.061 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.260      ;
; 1.062 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.261      ;
; 1.064 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.263      ;
; 1.074 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.273      ;
; 1.151 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.350      ;
; 1.153 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.055      ; 1.352      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'my_pll:inst2|clk_out'                                                                                                                                                            ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
; -0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.087      ; 1.733      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'control:inst5|acc_clk'                                                                                                                ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
; 0.145 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.284      ; 1.124      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'control:inst5|acc_clk'                                                                                                                 ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
; 0.354 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.478      ; 1.006      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'my_pll:inst2|clk_out'                                                                                                                                                            ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
; 1.167 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.274      ; 1.615      ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|acc_clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|cnt_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|mem_w                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.00                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.01                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.10                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|sys_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][6]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst5|acc_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'                                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_enter ; clk        ; 1.564 ; 1.906 ; Rise       ; clk             ;
; btn_reset ; clk        ; 1.602 ; 1.989 ; Rise       ; clk             ;
; btn_stop  ; clk        ; 1.364 ; 1.704 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 2.757 ; 3.137 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.344 ; 2.715 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.458 ; 2.879 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.472 ; 2.870 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.147 ; 2.539 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.329 ; 2.728 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.387 ; 2.819 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 2.757 ; 3.137 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_enter ; clk        ; -1.221 ; -1.562 ; Rise       ; clk             ;
; btn_reset ; clk        ; -1.257 ; -1.640 ; Rise       ; clk             ;
; btn_stop  ; clk        ; -1.029 ; -1.367 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -1.307 ; -1.661 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.307 ; -1.661 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.780 ; -2.146 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.769 ; -2.188 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.644 ; -2.007 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.746 ; -2.094 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.840 ; -2.189 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -2.156 ; -2.569 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 36.606 ; 36.330 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 26.750 ; 26.640 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 26.405 ; 26.342 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 27.195 ; 27.109 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 27.255 ; 27.103 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 26.890 ; 26.948 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 27.384 ; 27.235 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 27.195 ; 27.044 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 36.492 ; 36.330 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 36.577 ; 36.190 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 36.606 ; 36.212 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 36.455 ; 36.293 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 36.279 ; 36.104 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 36.142 ; 36.033 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 36.181 ; 36.062 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 30.624 ; 30.742 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 30.507 ; 30.529 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 30.283 ; 30.329 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 30.973 ; 30.968 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 30.379 ; 30.411 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 30.541 ; 30.606 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 31.803 ; 31.731 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 11.313 ; 11.591 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 11.331 ; 11.611 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 11.482 ; 11.780 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 11.482 ; 11.780 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 7.495  ; 7.449  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 7.495  ; 7.449  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 8.202  ; 8.131  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 8.524  ; 8.437  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 7.962  ; 7.888  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 7.784  ; 7.846  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 8.038  ; 7.926  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 8.170  ; 8.076  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 10.910 ; 10.897 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 10.837 ; 10.774 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 10.923 ; 10.790 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 10.830 ; 10.763 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 10.777 ; 10.827 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 10.566 ; 10.447 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 10.832 ; 10.724 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 10.153 ; 10.129 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 10.026 ; 9.971  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 9.771  ; 9.756  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 9.907  ; 9.834  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 10.347 ; 10.352 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 10.017 ; 10.025 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 10.614 ; 10.571 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 9.996  ; 10.124 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 10.013 ; 10.143 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 10.157 ; 10.304 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 10.157 ; 10.304 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.109 ; -2789.551     ;
; control:inst5|out_sel[0] ; -0.381 ; -2.599        ;
; my_pll:inst2|clk_out     ; -0.104 ; -0.272        ;
; control:inst5|acc_clk    ; -0.099 ; -0.252        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; control:inst5|out_sel[0] ; -0.963 ; -7.861        ;
; clk                      ; -0.186 ; -0.323        ;
; control:inst5|acc_clk    ; 0.180  ; 0.000         ;
; my_pll:inst2|clk_out     ; 0.310  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary          ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; my_pll:inst2|clk_out  ; -0.060 ; -0.600        ;
; control:inst5|acc_clk ; 0.490  ; 0.000         ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; control:inst5|acc_clk ; 0.171 ; 0.000         ;
; my_pll:inst2|clk_out  ; 0.661 ; 0.000         ;
+-----------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1448.963     ;
; control:inst5|acc_clk    ; -1.000 ; -10.000       ;
; my_pll:inst2|clk_out     ; -1.000 ; -10.000       ;
; control:inst5|out_sel[0] ; 0.385  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.109 ; control:inst5|addr[1] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.062      ;
; -3.076 ; control:inst5|addr[2] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.034     ; 4.029      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][3]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][4]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][5]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][6]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][7]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][8]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][9]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.960      ;
; -3.010 ; control:inst5|addr[1] ; memory:inst3|mem[34][2]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.948      ;
; -3.000 ; control:inst5|addr[1] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.930      ;
; -2.993 ; control:inst5|addr[2] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.944      ;
; -2.987 ; control:inst5|addr[3] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.938      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.979 ; control:inst5|addr[1] ; memory:inst3|mem[58][2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.910      ;
; -2.904 ; control:inst5|addr[1] ; memory:inst3|mem[42][0]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.842      ;
; -2.904 ; control:inst5|addr[1] ; memory:inst3|mem[42][1]  ; clk          ; clk         ; 1.000        ; -0.049     ; 3.842      ;
; -2.900 ; control:inst5|addr[3] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.830      ;
; -2.875 ; control:inst5|addr[1] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.034     ; 3.828      ;
; -2.874 ; control:inst5|addr[3] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.825      ;
; -2.861 ; control:inst5|addr[1] ; memory:inst3|mem[58][3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.787      ;
; -2.861 ; control:inst5|addr[1] ; memory:inst3|mem[58][0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.787      ;
; -2.861 ; control:inst5|addr[1] ; memory:inst3|mem[58][1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.787      ;
; -2.858 ; control:inst5|addr[3] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.808      ;
; -2.852 ; control:inst5|addr[3] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.034     ; 3.805      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.850 ; control:inst5|addr[1] ; memory:inst3|mem[50][2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.782      ;
; -2.843 ; control:inst5|addr[3] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.034     ; 3.796      ;
; -2.836 ; control:inst5|addr[1] ; memory:inst3|out[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.787      ;
; -2.812 ; control:inst5|addr[2] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.763      ;
; -2.790 ; control:inst5|addr[2] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.740      ;
; -2.782 ; control:inst5|addr[3] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.035     ; 3.734      ;
; -2.779 ; control:inst5|addr[1] ; memory:inst3|out[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 3.730      ;
; -2.779 ; control:inst5|addr[2] ; memory:inst3|out[8]      ; clk          ; clk         ; 1.000        ; -0.035     ; 3.731      ;
; -2.777 ; control:inst5|addr[2] ; memory:inst3|out[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 3.707      ;
; -2.755 ; control:inst5|addr[2] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.042     ; 3.700      ;
; -2.751 ; control:inst5|addr[0] ; memory:inst3|out[3]      ; clk          ; clk         ; 1.000        ; -0.023     ; 3.715      ;
; -2.740 ; control:inst5|addr[1] ; memory:inst3|out[0]      ; clk          ; clk         ; 1.000        ; -0.042     ; 3.685      ;
; -2.714 ; control:inst5|addr[1] ; memory:inst3|mem[34][0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.651      ;
; -2.714 ; control:inst5|addr[1] ; memory:inst3|mem[34][1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.651      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][8] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][9] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.707 ; control:inst5|addr[1] ; memory:inst3|mem[125][2] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.647      ;
; -2.699 ; control:inst5|addr[3] ; memory:inst3|out[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.649      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.698 ; control:inst5|addr[1] ; memory:inst3|mem[42][2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 3.648      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][3]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][4]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][5]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][6]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][7]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][8]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][9]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.685 ; control:inst5|addr[1] ; memory:inst3|mem[51][2]  ; clk          ; clk         ; 1.000        ; -0.044     ; 3.628      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][3]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][4]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][5]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][6]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][8]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][9]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.683 ; control:inst5|mem_w   ; memory:inst3|mem[5][2]   ; clk          ; clk         ; 1.000        ; -0.050     ; 3.620      ;
; -2.678 ; control:inst5|addr[0] ; memory:inst3|out[9]      ; clk          ; clk         ; 1.000        ; -0.023     ; 3.642      ;
; -2.669 ; control:inst5|addr[2] ; memory:inst3|out[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 3.619      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.665 ; control:inst5|addr[6] ; memory:inst3|mem[5][2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 3.591      ;
; -2.654 ; control:inst5|addr[1] ; memory:inst3|mem[50][0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.591      ;
; -2.654 ; control:inst5|addr[1] ; memory:inst3|mem[50][1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.591      ;
; -2.649 ; control:inst5|addr[5] ; memory:inst3|mem[58][4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.580      ;
; -2.649 ; control:inst5|addr[5] ; memory:inst3|mem[58][5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.580      ;
; -2.649 ; control:inst5|addr[5] ; memory:inst3|mem[58][6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.580      ;
; -2.649 ; control:inst5|addr[5] ; memory:inst3|mem[58][7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.580      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:inst5|out_sel[0]'                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.381 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.757      ; 1.688      ;
; -0.373 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.749      ; 1.671      ;
; -0.362 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.838      ; 1.688      ;
; -0.337 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.565      ; 1.461      ;
; -0.322 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.870      ; 1.604      ;
; -0.238 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.633      ; 1.370      ;
; -0.237 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.562      ; 1.359      ;
; -0.232 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.817      ; 1.538      ;
; -0.213 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.757      ; 1.520      ;
; -0.209 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.815      ; 1.513      ;
; -0.197 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.905      ; 1.678      ;
; -0.180 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.573      ; 1.313      ;
; -0.166 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.710      ; 1.436      ;
; -0.141 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.781      ; 1.421      ;
; -0.140 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.631      ; 1.270      ;
; -0.136 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.686      ; 1.244      ;
; -0.129 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.573      ; 1.262      ;
; -0.116 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.713      ; 1.388      ;
; -0.110 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.746      ; 1.406      ;
; -0.067 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.820      ; 1.537      ;
; -0.061 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.721      ; 1.342      ;
; -0.059 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.869      ; 1.514      ;
; -0.048 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.834      ; 1.304      ;
; -0.047 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.802      ; 1.347      ;
; -0.007 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.636      ; 1.303      ;
; -0.004 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.654      ; 1.156      ;
; 0.006  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 1.000        ; 0.721      ; 1.301      ;
; 0.007  ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.937      ; 1.419      ;
; 0.007  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.779      ; 1.271      ;
; 0.040  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.721      ; 1.241      ;
; 0.058  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 1.000        ; 0.784      ; 1.386      ;
; 0.122  ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.932      ; 1.299      ;
; 0.152  ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.947      ; 1.283      ;
; 0.220  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.361      ; 2.244      ;
; 0.268  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.272      ; 2.168      ;
; 0.294  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.269      ; 2.140      ;
; 0.301  ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.861      ; 1.110      ;
; 0.301  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.343      ; 2.307      ;
; 0.332  ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.976      ; 1.056      ;
; 0.346  ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.858      ; 1.061      ;
; 0.424  ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.865      ; 0.991      ;
; 0.455  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.340      ; 1.989      ;
; 0.472  ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 1.011      ; 1.115      ;
; 0.487  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.338      ; 1.955      ;
; 0.500  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.393      ; 1.920      ;
; 0.549  ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.928      ; 1.029      ;
; 0.560  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.280      ; 1.885      ;
; 0.563  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.280      ; 1.882      ;
; 0.583  ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 1.000        ; 0.865      ; 0.832      ;
; 0.597  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.500        ; 2.428      ; 2.022      ;
; 0.854  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.361      ; 2.110      ;
; 0.972  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.269      ; 1.962      ;
; 1.001  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.272      ; 1.935      ;
; 1.024  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.343      ; 2.084      ;
; 1.088  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.340      ; 1.856      ;
; 1.123  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.338      ; 1.819      ;
; 1.125  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.393      ; 1.795      ;
; 1.161  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.280      ; 1.784      ;
; 1.181  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.428      ; 1.938      ;
; 1.204  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 1.000        ; 2.280      ; 1.741      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.104 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 1.055      ;
; -0.100 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 1.051      ;
; -0.082 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 1.033      ;
; -0.045 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.996      ;
; -0.040 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.991      ;
; -0.036 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.987      ;
; -0.036 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.987      ;
; -0.032 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.983      ;
; -0.027 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.978      ;
; -0.014 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.965      ;
; 0.009  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.942      ;
; 0.023  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.928      ;
; 0.028  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.923      ;
; 0.032  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.919      ;
; 0.032  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.919      ;
; 0.036  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.915      ;
; 0.037  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.914      ;
; 0.041  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.910      ;
; 0.041  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.910      ;
; 0.045  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.906      ;
; 0.054  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.897      ;
; 0.077  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.874      ;
; 0.083  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.868      ;
; 0.091  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.860      ;
; 0.096  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.855      ;
; 0.098  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.853      ;
; 0.100  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.851      ;
; 0.100  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.851      ;
; 0.102  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.849      ;
; 0.104  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.847      ;
; 0.105  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.846      ;
; 0.109  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.842      ;
; 0.109  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.842      ;
; 0.113  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.838      ;
; 0.113  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.838      ;
; 0.122  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.829      ;
; 0.145  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.806      ;
; 0.150  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.801      ;
; 0.151  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.800      ;
; 0.159  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.792      ;
; 0.176  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.775      ;
; 0.177  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.774      ;
; 0.181  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.770      ;
; 0.181  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.770      ;
; 0.190  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.761      ;
; 0.301  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.650      ;
; 0.380  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.571      ;
; 0.381  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.570      ;
; 0.386  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.565      ;
; 0.387  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.564      ;
; 0.392  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.559      ;
; 0.394  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.557      ;
; 0.395  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.556      ;
; 0.397  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.554      ;
; 0.402  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 1.000        ; -0.036     ; 0.549      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:inst5|acc_clk'                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.099 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.155      ;
; -0.095 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.151      ;
; -0.093 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 1.043      ;
; -0.089 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 1.039      ;
; -0.084 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 1.034      ;
; -0.080 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 1.030      ;
; -0.080 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 1.030      ;
; -0.056 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.112      ;
; -0.052 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.108      ;
; -0.052 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.108      ;
; -0.042 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.098      ;
; -0.041 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.991      ;
; -0.031 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.087      ;
; -0.028 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.084      ;
; -0.028 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.084      ;
; -0.027 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.083      ;
; -0.025 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.081      ;
; -0.024 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.080      ;
; -0.021 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.971      ;
; -0.016 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.966      ;
; -0.012 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.962      ;
; 0.012  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.044      ;
; 0.012  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.044      ;
; 0.016  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.040      ;
; 0.016  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.040      ;
; 0.026  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.924      ;
; 0.026  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.030      ;
; 0.027  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.923      ;
; 0.034  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.037  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.019      ;
; 0.038  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.912      ;
; 0.040  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.016      ;
; 0.040  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.016      ;
; 0.041  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.015      ;
; 0.042  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.014      ;
; 0.043  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.907      ;
; 0.043  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.013      ;
; 0.044  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 1.012      ;
; 0.045  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.905      ;
; 0.047  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.903      ;
; 0.052  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.898      ;
; 0.056  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.060  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.890      ;
; 0.080  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.976      ;
; 0.084  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.972      ;
; 0.090  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.094  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.094  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.856      ;
; 0.094  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.962      ;
; 0.095  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.105  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.951      ;
; 0.108  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.948      ;
; 0.109  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.841      ;
; 0.109  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.947      ;
; 0.110  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.946      ;
; 0.111  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.945      ;
; 0.112  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.944      ;
; 0.113  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.120  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.830      ;
; 0.123  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.933      ;
; 0.124  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.124  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.127  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.929      ;
; 0.128  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.822      ;
; 0.128  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.822      ;
; 0.132  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.924      ;
; 0.148  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.908      ;
; 0.152  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.904      ;
; 0.162  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.162  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.164  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.892      ;
; 0.178  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.878      ;
; 0.179  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.877      ;
; 0.192  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.200  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.856      ;
; 0.200  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.856      ;
; 0.216  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.840      ;
; 0.220  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.836      ;
; 0.286  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.770      ;
; 0.300  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.756      ;
; 0.323  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.627      ;
; 0.331  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.619      ;
; 0.335  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.615      ;
; 0.336  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.614      ;
; 0.389  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.667      ;
; 0.394  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.662      ;
; 0.397  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 1.000        ; 0.069      ; 0.659      ;
; 0.398  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 1.000        ; -0.037     ; 0.552      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:inst5|out_sel[0]'                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.963 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.542      ; 1.684      ;
; -0.917 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.493      ; 1.681      ;
; -0.849 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.434      ; 1.690      ;
; -0.848 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.373      ; 1.630      ;
; -0.842 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.373      ; 1.636      ;
; -0.831 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.436      ; 1.710      ;
; -0.697 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.458      ; 1.866      ;
; -0.644 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.362      ; 1.823      ;
; -0.639 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.439      ; 1.905      ;
; -0.631 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 0.000        ; 2.365      ; 1.839      ;
; -0.361 ; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.008      ; 0.677      ;
; -0.350 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.542      ; 1.817      ;
; -0.346 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.493      ; 1.772      ;
; -0.267 ; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.175      ; 0.938      ;
; -0.265 ; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.126      ; 0.891      ;
; -0.256 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.373      ; 1.742      ;
; -0.256 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.434      ; 1.803      ;
; -0.241 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.436      ; 1.820      ;
; -0.238 ; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.073      ; 0.865      ;
; -0.219 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.373      ; 1.779      ;
; -0.180 ; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.008      ; 0.858      ;
; -0.122 ; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.001      ; 0.909      ;
; -0.112 ; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.003      ; 0.921      ;
; -0.107 ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.073      ; 0.996      ;
; -0.036 ; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.094      ; 1.088      ;
; -0.035 ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.458      ; 2.048      ;
; 0.014  ; memory:inst3|out[7]                                                                            ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.077      ; 1.121      ;
; 0.024  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.024      ; 1.078      ;
; 0.024  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.439      ; 2.088      ;
; 0.043  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.365      ; 2.033      ;
; 0.052  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.989      ; 1.071      ;
; 0.059  ; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0] ; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; -0.500       ; 2.362      ; 2.046      ;
; 0.087  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.830      ; 0.937      ;
; 0.090  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.893      ; 1.013      ;
; 0.108  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.972      ; 1.100      ;
; 0.110  ; memory:inst3|out[6]                                                                            ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 1.082      ; 1.222      ;
; 0.111  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.904      ; 1.045      ;
; 0.111  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.007      ; 1.138      ;
; 0.117  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.914      ; 1.051      ;
; 0.143  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; outputs:inst6|data[7] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.948      ; 1.111      ;
; 0.163  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 1.056      ; 1.239      ;
; 0.168  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.887      ; 1.075      ;
; 0.168  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.953      ; 1.141      ;
; 0.191  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.865      ; 1.076      ;
; 0.231  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.811      ; 1.062      ;
; 0.248  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.887      ; 1.155      ;
; 0.253  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.970      ; 1.253      ;
; 0.253  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.896      ; 1.179      ;
; 0.261  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; outputs:inst6|data[6] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.950      ; 1.231      ;
; 0.264  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; outputs:inst6|data[7] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.806      ; 1.090      ;
; 0.271  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[7] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.965      ; 1.266      ;
; 0.300  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[6] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.967      ; 1.297      ;
; 0.312  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.879      ; 1.211      ;
; 0.323  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.745      ; 1.088      ;
; 0.330  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; outputs:inst6|data[6] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.808      ; 1.158      ;
; 0.354  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0] ; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 0.000        ; 0.876      ; 1.250      ;
; 0.370  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.745      ; 1.135      ;
; 0.432  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.734      ; 1.186      ;
; 0.459  ; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4] ; clk                      ; control:inst5|out_sel[0] ; 0.000        ; 0.904      ; 1.393      ;
; 0.510  ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2] ; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 0.000        ; 0.737      ; 1.267      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.186 ; control:inst5|acc_clk                                                                          ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; 0.000        ; 1.404      ; 1.437      ;
; -0.137 ; my_pll:inst2|clk_out                                                                           ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; 1.400      ; 1.482      ;
; 0.187  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; control:inst5|mem_w                                                                            ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control:inst5|sys_reset                                                                        ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control:inst5|cnt_reset                                                                        ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control:inst5|state.00                                                                         ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195  ; inputs:inst4|button_debouncer:bd_ent|data_in_1                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; inputs:inst4|button_debouncer:bd_stop|data_in_1                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; inputs:inst4|button_debouncer:bd_ent|data_in_0                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; inputs:inst4|button_debouncer:bd_stop|data_in_0                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; inputs:inst4|button_debouncer:bd_rst|data_in_2                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196  ; inputs:inst4|button_debouncer:bd_stop|data_in_2                                                ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.197  ; inputs:inst4|button_debouncer:bd_ent|data_in_2                                                 ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.206  ; my_pll:inst2|cnt[24]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.219  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.338      ;
; 0.222  ; control:inst5|state.10                                                                         ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.341      ;
; 0.227  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|mem_w                              ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.346      ;
; 0.228  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.347      ;
; 0.229  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.348      ;
; 0.268  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269  ; inputs:inst4|button_debouncer:bd_rst|data_in_3                                                 ; inputs:inst4|button_debouncer:bd_rst|data_out    ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; inputs:inst4|button_debouncer:bd_rst|data_in_1                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.270  ; inputs:inst4|button_debouncer:bd_rst|data_in_0                                                 ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.271  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[20] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.291  ; control:inst5|state.01                                                                         ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.410      ;
; 0.297  ; inputs:inst4|button_debouncer:bd_ent|counter[10]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298  ; inputs:inst4|button_debouncer:bd_ent|counter[16]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; inputs:inst4|button_debouncer:bd_ent|counter[15]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.305  ; inputs:inst4|button_debouncer:bd_ent|counter[9]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; inputs:inst4|button_debouncer:bd_ent|counter[5]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.311  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.312  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.313  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.432      ;
; 0.369  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.369  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[11] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.371  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.371  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.372  ; my_pll:inst2|cnt[6]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.372  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[13] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.492      ;
; 0.373  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[12] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.378  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[19] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.378  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[18] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379  ; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[17] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.379  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.01                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380  ; my_pll:inst2|cnt[21]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.380  ; my_pll:inst2|cnt[22]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.381  ; my_pll:inst2|cnt[19]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.500      ;
; 0.390  ; control:inst5|mem_w                                                                            ; control:inst5|cnt_reset                          ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.509      ;
; 0.429  ; control:inst5|state.01                                                                         ; control:inst5|sys_reset                          ; clk                   ; clk         ; 0.000        ; 0.047      ; 0.560      ;
; 0.437  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|addr[0]                            ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.556      ;
; 0.446  ; inputs:inst4|button_debouncer:bd_ent|counter[15]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447  ; my_pll:inst2|clk_out                                                                           ; my_pll:inst2|clk_out                             ; my_pll:inst2|clk_out  ; clk         ; -0.500       ; 1.400      ; 1.566      ;
; 0.453  ; inputs:inst4|button_debouncer:bd_ent|counter[9]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.572      ;
; 0.455  ; my_pll:inst2|cnt[23]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[12]                             ; clk                   ; clk         ; 0.000        ; 0.033      ; 0.572      ;
; 0.455  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.458  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.461  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.467  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.470  ; inputs:inst4|button_debouncer:bd_stop|data_out                                                 ; control:inst5|state.00                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.477  ; control:inst5|acc_clk                                                                          ; control:inst5|acc_clk                            ; control:inst5|acc_clk ; clk         ; -0.500       ; 1.404      ; 1.600      ;
; 0.509  ; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|state.10                           ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.516  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.517  ; inputs:inst4|button_debouncer:bd_ent|counter[5]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[13]                             ; clk                   ; clk         ; 0.000        ; 0.033      ; 0.635      ;
; 0.519  ; my_pll:inst2|cnt[5]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                ; inputs:inst4|button_debouncer:bd_ent|counter[10] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.521  ; my_pll:inst2|cnt[21]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|cnt[14]                             ; clk                   ; clk         ; 0.000        ; 0.033      ; 0.638      ;
; 0.521  ; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; my_pll:inst2|cnt[19]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.524  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525  ; my_pll:inst2|cnt[23]                                                                           ; my_pll:inst2|cnt[23]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.525  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[19]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.525  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[21]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.526  ; my_pll:inst2|cnt[4]                                                                            ; my_pll:inst2|cnt[6]                              ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527  ; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.527  ; inputs:inst4|button_debouncer:bd_ent|counter[14]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528  ; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|cnt[20]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.528  ; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|cnt[22]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.530  ; inputs:inst4|button_debouncer:bd_ent|counter[14]                                               ; inputs:inst4|button_debouncer:bd_ent|counter[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.533  ; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|cnt[16]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|cnt[18]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.653      ;
; 0.535  ; my_pll:inst2|cnt[22]                                                                           ; my_pll:inst2|cnt[24]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.654      ;
; 0.537  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; memory:inst3|mem[101][6]                         ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; -0.070     ; 0.581      ;
; 0.542  ; my_pll:inst2|cnt[10]                                                                           ; my_pll:inst2|cnt[11]                             ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.661      ;
; 0.545  ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; memory:inst3|mem[13][9]                          ; my_pll:inst2|clk_out  ; clk         ; 0.000        ; -0.071     ; 0.588      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:inst5|acc_clk'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.180 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.505      ;
; 0.182 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.507      ;
; 0.184 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.509      ;
; 0.195 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.520      ;
; 0.195 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.520      ;
; 0.198 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.523      ;
; 0.200 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.525      ;
; 0.202 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.527      ;
; 0.279 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.604      ;
; 0.296 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.621      ;
; 0.297 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.304 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.428      ;
; 0.311 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.332 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.657      ;
; 0.334 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.659      ;
; 0.337 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.662      ;
; 0.339 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.664      ;
; 0.342 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.667      ;
; 0.346 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.671      ;
; 0.348 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.673      ;
; 0.354 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.679      ;
; 0.354 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.679      ;
; 0.357 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.682      ;
; 0.364 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.485      ;
; 0.366 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.487      ;
; 0.366 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.487      ;
; 0.373 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.494      ;
; 0.395 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.720      ;
; 0.400 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.725      ;
; 0.403 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.728      ;
; 0.405 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.730      ;
; 0.408 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.733      ;
; 0.409 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.734      ;
; 0.411 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.736      ;
; 0.412 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.737      ;
; 0.414 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.739      ;
; 0.420 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.745      ;
; 0.427 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.752      ;
; 0.445 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.566      ;
; 0.455 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.780      ;
; 0.458 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.783      ;
; 0.463 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.791      ;
; 0.467 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.794      ;
; 0.471 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.796      ;
; 0.474 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.799      ;
; 0.475 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.800      ;
; 0.477 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.802      ;
; 0.478 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.803      ;
; 0.480 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.805      ;
; 0.490 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.815      ;
; 0.493 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.818      ;
; 0.508 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.629      ;
; 0.511 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.633      ;
; 0.518 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.846      ;
; 0.524 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.849      ;
; 0.525 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.646      ;
; 0.528 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.857      ;
; 0.533 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.860      ;
; 0.537 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.862      ;
; 0.541 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.866      ;
; 0.543 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.868      ;
; 0.546 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.871      ;
; 0.556 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.881      ;
; 0.574 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.698      ;
; 0.578 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.699      ;
; 0.584 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.912      ;
; 0.591 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.712      ;
; 0.595 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.923      ;
; 0.599 ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; control:inst5|acc_clk ; control:inst5|acc_clk ; 0.000        ; 0.037      ; 0.720      ;
; 0.609 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; my_pll:inst2|clk_out  ; control:inst5|acc_clk ; 0.000        ; 0.221      ; 0.934      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_pll:inst2|clk_out'                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.310 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.318 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.440      ;
; 0.322 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.442      ;
; 0.322 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.442      ;
; 0.391 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.511      ;
; 0.459 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.579      ;
; 0.467 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.590      ;
; 0.477 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.597      ;
; 0.477 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.597      ;
; 0.480 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.600      ;
; 0.483 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.603      ;
; 0.522 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.642      ;
; 0.525 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.645      ;
; 0.530 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.656      ;
; 0.543 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.663      ;
; 0.543 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.666      ;
; 0.546 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.666      ;
; 0.549 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.669      ;
; 0.588 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.708      ;
; 0.596 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.716      ;
; 0.598 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.719      ;
; 0.601 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.721      ;
; 0.602 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.722      ;
; 0.609 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.729      ;
; 0.612 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.732      ;
; 0.615 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.735      ;
; 0.662 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.782      ;
; 0.664 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.784      ;
; 0.665 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.785      ;
; 0.668 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.788      ;
; 0.678 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.798      ;
; 0.728 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.848      ;
; 0.731 ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; my_pll:inst2|clk_out ; my_pll:inst2|clk_out ; 0.000        ; 0.036      ; 0.851      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'my_pll:inst2|clk_out'                                                                                                                                                            ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
; -0.060 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 1.000        ; 0.082      ; 1.119      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'control:inst5|acc_clk'                                                                                                                ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
; 0.490 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 1.000        ; 0.212      ; 0.699      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'control:inst5|acc_clk'                                                                                                                 ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                             ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
; 0.171 ; control:inst5|sys_reset ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; clk          ; control:inst5|acc_clk ; 0.000        ; 0.340      ; 0.625      ;
+-------+-------------------------+-----------------------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'my_pll:inst2|clk_out'                                                                                                                                                            ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                        ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
; 0.661 ; control:inst5|cnt_reset ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; clk          ; my_pll:inst2|clk_out ; 0.000        ; 0.204      ; 0.979      ;
+-------+-------------------------+------------------------------------------------------------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|acc_clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|addr[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|cnt_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|mem_w                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|out_sel[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.00                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.01                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|state.10                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; control:inst5|sys_reset                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_ent|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_rst|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_in_3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inputs:inst4|button_debouncer:bd_stop|data_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[0][9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[100][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[101][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[102][9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; memory:inst3|mem[103][6]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst5|acc_clk'                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8] ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk|q                                     ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|inclk[0]                      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst5|acc_clk~clkctrl|outclk                        ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[0]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[1]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[2]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[3]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[4]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[5]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[6]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[7]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[8]|clk                     ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; control:inst5|acc_clk ; Rise       ; inst1|accum_cell|acc_ffa[9]|clk                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst2|clk_out'                                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out|q                                                                                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|inclk[0]                                                                 ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst2|clk_out~clkctrl|outclk                                                                   ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[3]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[4]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[5]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[8]|clk                               ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; my_pll:inst2|clk_out ; Rise       ; inst|LPM_COUNTER_component|auto_generated|counter_reg_bit[9]|clk                               ;
+--------+--------------+----------------+------------------+----------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst5|out_sel[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; inst5|out_sel[0]|q           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[2]        ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[0]        ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[4]        ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[5]        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[2]|datad          ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[0]|datad          ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[4]|datad          ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[5]|datad          ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[3]        ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[6]|datac          ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[7]|datac          ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[8]|datac          ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[1]|datac          ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[6]        ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[7]        ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[8]        ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[1]        ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[9]|datab          ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Fall       ; inst6|data[3]|datab          ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|inclk[0] ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0clkctrl|outclk   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Rise       ; outputs:inst6|data[9]        ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; control:inst5|out_sel[0] ; Rise       ; inst6|Mux1~0|datad           ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; control:inst5|out_sel[0] ; Fall       ; inst6|Mux1~0|combout         ;
+-------+--------------+----------------+------------------+--------------------------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_enter ; clk        ; 1.028 ; 1.604 ; Rise       ; clk             ;
; btn_reset ; clk        ; 1.059 ; 1.689 ; Rise       ; clk             ;
; btn_stop  ; clk        ; 0.902 ; 1.470 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 1.722 ; 2.418 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.493 ; 2.145 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.549 ; 2.227 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.566 ; 2.234 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.369 ; 2.031 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.490 ; 2.180 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 1.534 ; 2.207 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 1.722 ; 2.418 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_enter ; clk        ; -0.805 ; -1.382 ; Rise       ; clk             ;
; btn_reset ; clk        ; -0.835 ; -1.463 ; Rise       ; clk             ;
; btn_stop  ; clk        ; -0.684 ; -1.254 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -0.861 ; -1.466 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.861 ; -1.466 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.135 ; -1.792 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.140 ; -1.817 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.009 ; -1.642 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.059 ; -1.705 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.168 ; -1.835 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.349 ; -2.038 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 23.371 ; 23.326 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 17.155 ; 17.176 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 16.929 ; 17.014 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 17.434 ; 17.493 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 17.455 ; 17.495 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 17.335 ; 17.305 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 17.561 ; 17.572 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 17.424 ; 17.460 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 23.295 ; 23.326 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 23.357 ; 23.191 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 23.371 ; 23.208 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 23.273 ; 23.302 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 23.223 ; 23.065 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 23.107 ; 23.121 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 23.096 ; 23.123 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 19.532 ; 19.617 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 19.429 ; 19.627 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 19.268 ; 19.477 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 19.693 ; 19.874 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 19.506 ; 19.335 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 19.463 ; 19.691 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 20.216 ; 20.351 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 7.448  ; 7.626  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 7.459  ; 7.636  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 7.551  ; 7.722  ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 7.551  ; 7.722  ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 4.914 ; 4.836 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 4.914 ; 4.836 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 5.203 ; 5.300 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 5.518 ; 5.489 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 5.078 ; 5.136 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 5.065 ; 5.129 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 5.116 ; 5.264 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 5.206 ; 5.298 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 6.908 ; 7.020 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 6.865 ; 6.926 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 6.874 ; 6.937 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 6.867 ; 6.925 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 6.994 ; 6.833 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 6.686 ; 6.816 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 6.831 ; 6.914 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 6.560 ; 6.461 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 6.441 ; 6.504 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 6.273 ; 6.339 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 6.350 ; 6.403 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 6.723 ; 6.619 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 6.457 ; 6.558 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 6.793 ; 6.851 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 6.610 ; 6.610 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 6.621 ; 6.619 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 6.709 ; 6.702 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 6.709 ; 6.702 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -5.946    ; -1.328  ; -0.783   ; 0.171   ; -3.000              ;
;  clk                      ; -5.946    ; -0.186  ; N/A      ; N/A     ; -3.000              ;
;  control:inst5|acc_clk    ; -0.947    ; 0.180   ; 0.107    ; 0.171   ; -1.000              ;
;  control:inst5|out_sel[0] ; -1.479    ; -1.328  ; N/A      ; N/A     ; 0.385               ;
;  my_pll:inst2|clk_out     ; -0.954    ; 0.310   ; -0.783   ; 0.661   ; -1.000              ;
; Design-wide TNS           ; -5691.432 ; -10.864 ; -7.83    ; 0.0     ; -1468.963           ;
;  clk                      ; -5665.098 ; -0.323  ; N/A      ; N/A     ; -1448.963           ;
;  control:inst5|acc_clk    ; -6.699    ; 0.000   ; 0.000    ; 0.000   ; -10.000             ;
;  control:inst5|out_sel[0] ; -12.863   ; -10.656 ; N/A      ; N/A     ; 0.000               ;
;  my_pll:inst2|clk_out     ; -6.772    ; 0.000   ; -7.830   ; 0.000   ; -10.000             ;
+---------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_enter ; clk        ; 1.837 ; 2.228 ; Rise       ; clk             ;
; btn_reset ; clk        ; 1.881 ; 2.331 ; Rise       ; clk             ;
; btn_stop  ; clk        ; 1.612 ; 2.023 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 3.130 ; 3.629 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.681 ; 3.136 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 2.803 ; 3.335 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.824 ; 3.320 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.471 ; 2.954 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.650 ; 3.185 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.736 ; 3.260 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 3.130 ; 3.629 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_enter ; clk        ; -0.805 ; -1.382 ; Rise       ; clk             ;
; btn_reset ; clk        ; -0.835 ; -1.463 ; Rise       ; clk             ;
; btn_stop  ; clk        ; -0.684 ; -1.254 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -0.861 ; -1.466 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.861 ; -1.466 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.135 ; -1.792 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.140 ; -1.817 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.009 ; -1.642 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.059 ; -1.705 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.168 ; -1.835 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.349 ; -2.038 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 40.519 ; 40.278 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 29.646 ; 29.536 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 29.237 ; 29.239 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 30.114 ; 30.074 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 30.180 ; 30.063 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 29.835 ; 29.854 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 30.341 ; 30.215 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 30.124 ; 30.025 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 40.376 ; 40.278 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 40.483 ; 40.106 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 40.519 ; 40.137 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 40.335 ; 40.242 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 40.144 ; 39.964 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 40.017 ; 39.940 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 40.040 ; 39.966 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 33.912 ; 34.055 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 33.751 ; 33.842 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 33.509 ; 33.607 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 34.279 ; 34.318 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 33.654 ; 33.639 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 33.754 ; 33.922 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 35.209 ; 35.215 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 12.348 ; 12.564 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 12.370 ; 12.585 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 12.515 ; 12.774 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 12.515 ; 12.774 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; seg7[*]   ; control:inst5|out_sel[0] ; 4.914 ; 4.836 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[0]  ; control:inst5|out_sel[0] ; 4.914 ; 4.836 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[1]  ; control:inst5|out_sel[0] ; 5.203 ; 5.300 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[2]  ; control:inst5|out_sel[0] ; 5.518 ; 5.489 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[3]  ; control:inst5|out_sel[0] ; 5.078 ; 5.136 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[4]  ; control:inst5|out_sel[0] ; 5.065 ; 5.129 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[5]  ; control:inst5|out_sel[0] ; 5.116 ; 5.264 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[6]  ; control:inst5|out_sel[0] ; 5.206 ; 5.298 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[8]  ; control:inst5|out_sel[0] ; 6.908 ; 7.020 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[9]  ; control:inst5|out_sel[0] ; 6.865 ; 6.926 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[10] ; control:inst5|out_sel[0] ; 6.874 ; 6.937 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[11] ; control:inst5|out_sel[0] ; 6.867 ; 6.925 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[12] ; control:inst5|out_sel[0] ; 6.994 ; 6.833 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[13] ; control:inst5|out_sel[0] ; 6.686 ; 6.816 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[14] ; control:inst5|out_sel[0] ; 6.831 ; 6.914 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[16] ; control:inst5|out_sel[0] ; 6.560 ; 6.461 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[17] ; control:inst5|out_sel[0] ; 6.441 ; 6.504 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[18] ; control:inst5|out_sel[0] ; 6.273 ; 6.339 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[19] ; control:inst5|out_sel[0] ; 6.350 ; 6.403 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[20] ; control:inst5|out_sel[0] ; 6.723 ; 6.619 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[21] ; control:inst5|out_sel[0] ; 6.457 ; 6.558 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[22] ; control:inst5|out_sel[0] ; 6.793 ; 6.851 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[24] ; control:inst5|out_sel[0] ; 6.610 ; 6.610 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[27] ; control:inst5|out_sel[0] ; 6.621 ; 6.619 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[28] ; control:inst5|out_sel[0] ; 6.709 ; 6.702 ; Rise       ; control:inst5|out_sel[0] ;
;  seg7[29] ; control:inst5|out_sel[0] ; 6.709 ; 6.702 ; Rise       ; control:inst5|out_sel[0] ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; seg7[31]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[30]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[29]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[28]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[27]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[26]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[25]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[24]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[23]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[22]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[21]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; seg7[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_enter               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_stop                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg7[31]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[30]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[29]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[28]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[27]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[26]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[25]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[24]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg7[31]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[30]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[29]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[28]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[27]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[26]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[25]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[24]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg7[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 17173    ; 0        ; 0        ; 0        ;
; control:inst5|acc_clk    ; clk                      ; 1        ; 1        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; clk                      ; 1281     ; 1        ; 0        ; 0        ;
; control:inst5|acc_clk    ; control:inst5|acc_clk    ; 55       ; 0        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; control:inst5|acc_clk    ; 55       ; 0        ; 0        ; 0        ;
; clk                      ; control:inst5|out_sel[0] ; 30       ; 0        ; 0        ; 0        ;
; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 10       ; 0        ; 0        ; 0        ;
; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 10       ; 10       ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 10       ; 0        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; my_pll:inst2|clk_out     ; 55       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 17173    ; 0        ; 0        ; 0        ;
; control:inst5|acc_clk    ; clk                      ; 1        ; 1        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; clk                      ; 1281     ; 1        ; 0        ; 0        ;
; control:inst5|acc_clk    ; control:inst5|acc_clk    ; 55       ; 0        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; control:inst5|acc_clk    ; 55       ; 0        ; 0        ; 0        ;
; clk                      ; control:inst5|out_sel[0] ; 30       ; 0        ; 0        ; 0        ;
; control:inst5|acc_clk    ; control:inst5|out_sel[0] ; 10       ; 0        ; 0        ; 0        ;
; control:inst5|out_sel[0] ; control:inst5|out_sel[0] ; 10       ; 10       ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; control:inst5|out_sel[0] ; 10       ; 0        ; 0        ; 0        ;
; my_pll:inst2|clk_out     ; my_pll:inst2|clk_out     ; 55       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Recovery Transfers                                                             ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; clk        ; control:inst5|acc_clk ; 10       ; 0        ; 0        ; 0        ;
; clk        ; my_pll:inst2|clk_out  ; 10       ; 0        ; 0        ; 0        ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Removal Transfers                                                              ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; clk        ; control:inst5|acc_clk ; 10       ; 0        ; 0        ; 0        ;
; clk        ; my_pll:inst2|clk_out  ; 10       ; 0        ; 0        ; 0        ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 238   ; 238  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Fri Mar 11 11:25:33 2016
Info: Command: quartus_sta lab1 -c lab1
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst6|data[3]|combout" is a latch
    Warning: Node "inst6|data[4]|combout" is a latch
    Warning: Node "inst6|data[5]|combout" is a latch
    Warning: Node "inst6|data[6]|combout" is a latch
    Warning: Node "inst6|data[7]|combout" is a latch
    Warning: Node "inst6|data[8]|combout" is a latch
    Warning: Node "inst6|data[9]|combout" is a latch
    Warning: Node "inst6|data[0]|combout" is a latch
    Warning: Node "inst6|data[1]|combout" is a latch
    Warning: Node "inst6|data[2]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'lab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name control:inst5|acc_clk control:inst5|acc_clk
    Info: create_clock -period 1.000 -name my_pll:inst2|clk_out my_pll:inst2|clk_out
    Info: create_clock -period 1.000 -name control:inst5|out_sel[0] control:inst5|out_sel[0]
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.946
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.946     -5665.098 clk 
    Info:    -1.479       -12.863 control:inst5|out_sel[0] 
    Info:    -0.954        -6.772 my_pll:inst2|clk_out 
    Info:    -0.947        -6.699 control:inst5|acc_clk 
Info: Worst-case hold slack is -1.328
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.328       -10.656 control:inst5|out_sel[0] 
    Info:    -0.118        -0.208 clk 
    Info:     0.397         0.000 control:inst5|acc_clk 
    Info:     0.580         0.000 my_pll:inst2|clk_out 
Info: Worst-case recovery slack is -0.783
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.783        -7.830 my_pll:inst2|clk_out 
    Info:     0.107         0.000 control:inst5|acc_clk 
Info: Worst-case removal slack is 0.343
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.343         0.000 control:inst5|acc_clk 
    Info:     1.221         0.000 my_pll:inst2|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1371.000 clk 
    Info:    -1.000       -10.000 control:inst5|acc_clk 
    Info:    -1.000       -10.000 my_pll:inst2|clk_out 
    Info:     0.393         0.000 control:inst5|out_sel[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.244
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.244     -4979.460 clk 
    Info:    -1.329       -11.234 control:inst5|out_sel[0] 
    Info:    -0.730        -4.870 control:inst5|acc_clk 
    Info:    -0.727        -4.863 my_pll:inst2|clk_out 
Info: Worst-case hold slack is -1.154
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.154        -9.257 control:inst5|out_sel[0] 
    Info:    -0.134        -0.248 clk 
    Info:     0.368         0.000 control:inst5|acc_clk 
    Info:     0.522         0.000 my_pll:inst2|clk_out 
Info: Worst-case recovery slack is -0.661
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.661        -6.610 my_pll:inst2|clk_out 
    Info:     0.145         0.000 control:inst5|acc_clk 
Info: Worst-case removal slack is 0.354
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.354         0.000 control:inst5|acc_clk 
    Info:     1.167         0.000 my_pll:inst2|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1371.000 clk 
    Info:    -1.000       -10.000 control:inst5|acc_clk 
    Info:    -1.000       -10.000 my_pll:inst2|clk_out 
    Info:     0.398         0.000 control:inst5|out_sel[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|out_sel[0]}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.109
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.109     -2789.551 clk 
    Info:    -0.381        -2.599 control:inst5|out_sel[0] 
    Info:    -0.104        -0.272 my_pll:inst2|clk_out 
    Info:    -0.099        -0.252 control:inst5|acc_clk 
Info: Worst-case hold slack is -0.963
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.963        -7.861 control:inst5|out_sel[0] 
    Info:    -0.186        -0.323 clk 
    Info:     0.180         0.000 control:inst5|acc_clk 
    Info:     0.310         0.000 my_pll:inst2|clk_out 
Info: Worst-case recovery slack is -0.060
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.060        -0.600 my_pll:inst2|clk_out 
    Info:     0.490         0.000 control:inst5|acc_clk 
Info: Worst-case removal slack is 0.171
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.171         0.000 control:inst5|acc_clk 
    Info:     0.661         0.000 my_pll:inst2|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1448.963 clk 
    Info:    -1.000       -10.000 control:inst5|acc_clk 
    Info:    -1.000       -10.000 my_pll:inst2|clk_out 
    Info:     0.385         0.000 control:inst5|out_sel[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 298 megabytes
    Info: Processing ended: Fri Mar 11 11:25:59 2016
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:04


