<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:01.241</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0068944</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2023.12.14</openDate><openNumber>10-2023-0168461</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 절연층; 및 상기 절연층 상에 배치된 회로 패턴층을 포함하고, 상기 회로 패턴층은, 상기 절연층 상에 배치된 제1 금속층; 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하고, 상기 제1 금속층은, 상기 제2 금속층을 구성하는 금속과는 다른 금속을 포함하고, 상기 제1 금속층은, 니켈(Ni), 크롬(Cr) 및 티타늄(Ti) 중 적어도 하나를 포함하고, 상기 제2 금속층은 구리(Cu)를 포함하며, 상기 회로 패턴층의 상면의 폭은 상기 회로 패턴층의 하면의 폭의 95% 내지 105%의 범위를 만족한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층 상에 배치된 회로 패턴층을 포함하고,상기 회로 패턴층은, 상기 절연층 상에 배치된 제1 금속층; 및상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 금속층은,상기 제2 금속층을 구성하는 금속과는 다른 금속을 포함하고,상기 제1 금속층은, 니켈(Ni), 크롬(Cr) 및 티타늄(Ti) 중 적어도 하나를 포함하고,상기 제2 금속층은 구리(Cu)를 포함하며,상기 회로 패턴층의 상면의 폭은 상기 회로 패턴층의 하면의 폭의 95% 내지 105%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 금속층은,니켈(Ni), 크롬(Cr) 및 티타늄(Ti) 중에서 선택되는 2개의 금속의 2원계 합금 또는 니켈(Ni), 크롬(Cr), 티타늄(Ti) 및 구리(Cu) 중에서 선택되는 3개의 금속의 3원계 합금인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 금속층의 상면의 폭과 상기 제2 금속층의 하면의 폭의 차이는 1㎛ 이하인,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 금속층의 상면의 폭과 상기 제2 금속층의 하면의 폭의 차이는 상기 제1 금속층의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 금속층의 일측단과 상기 제2 금속층의 일측단 사이의 수평 거리는 1㎛ 이하이고,상기 제1 금속층의 일측단은,상기 제1 금속층에서 최소 폭을 가지는 영역의 일측단이고,상기 제2 금속층의 일측단은,상기 제2 금속층에서 최대 폭을 가지는 영역의 일측단인,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 수평 거리는 상기 제1 금속층의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제4항 또는 제6항에 있어서,상기 제1 금속층의 두께는 0.01㎛ 내지 0.5㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 회로 패턴층은,상기 절연층의 상면에 배치된 제1 회로 패턴층; 및상기 절연층의 하면에 배치된 제2 회로 패턴층을 포함하고,상기 제1 및 제2 회로 패턴층 각각은 상기 제1 및 제2 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 회로 패턴층은,상기 절연층의 상면에 배치된 제1 회로 패턴층; 및상기 절연층의 하면에 매립되고, 상기 제1 회로 패턴층과 다른 층 구조를 가지는 제2 회로 패턴층을 포함하고,상기 제1 회로 패턴층은, 상기 제1 및 제2 금속층을 포함하고,상기 제2 회로 패턴층은 상기 제2 금속층을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제8항 또는 제9항에 있어서,상기 절연층을 관통하고, 상기 제1 및 제2 회로 패턴층 중 적어도 하나와 연결된 관통 전극을 포함하고,상기 관통 전극은, 상기 절연층을 관통하는 관통 홀의 내벽에 배치되고, 상기 제1 회로 패턴층의 상기 제1 금속층에 대응하는 상기 관통 전극의 제1 금속층과,상기 관통 전극의 상기 제1 금속층 상에 배치되고, 상기 제1 회로 패턴층의 상기 제2 금속층에 대응하는 상기 관통 전극의 제2 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 절연층의 하면에 배치된 제2 보호층을 포함하고,상기 제2 회로 패턴층은 최외층의 회로 패턴층이고,상기 제2 보호층은 상기 제2 회로 패턴층의 하면을 노출하는 개구를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 회로 패턴층의 하면은 상기 절연층의 하면과 동일 평면상에 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제2 회로 패턴층의 하면과 상기 절연층의 하면은 단차를 가지고,상기 단차는 상기 제1 회로 패턴층의 상기 제1 금속층의 두께보다 작고,상기 제1 금속층의 두께는 0.01㎛ 내지 0.5㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 제2 보호층은,상기 절연층의 하면의 제1 영역과 전체적으로 수직으로 중첩되는 제1 개구; 및상기 절연층의 하면의 제2 영역과 부분적으로 수직으로 중첩되는 제2 개구를 포함하고,상기 제2 회로 패턴층은, 상기 제1 개구와 수직으로 중첩되는 복수의 제2-1 패턴과,상기 제2 개구와 수직으로 중첩되는 적어도 하나의 제2-2 패턴을 포함하고,상기 제2-1 패턴의 하면은, 상기 제2-2 패턴의 하면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 복수의 제2-1 패턴은 반도체 소자의 단자와 연결되는 패드이고,상기 적어도 하나의 제2-2 패턴은 외부 기판과 결합되는 패드이며,상기 제2-1 패턴의 하면은 상기 절연층의 하면보다 높게 위치하고,상기 제2-2 패턴의 하면은 상기 제2-1 패턴의 하면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 절연층;상기 절연층 상에 배치된 회로 패턴층;상기 절연층 상에 배치되고, 개구를 포함하는 보호층;상기 회로 패턴층 중 상기 보호층의 개구와 수직으로 중첩된 패드 상에 배치된 접속부;상기 접속부 상에 배치된 반도체 소자; 및상기 절연층 상에 배치되고, 상기 접속부 및 상기 반도체 소자를 몰딩하는 몰딩층을 포함하고,상기 회로 패턴층은, 상기 절연층 상에 배치된 제1 금속층; 및상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 금속층은 니켈(Ni), 크롬(Cr) 및 티타늄(Ti) 중에서 선택되는 2개의 금속의 2원계 합금 또는 니켈(Ni), 크롬(Cr), 티타늄(Ti) 및 구리(Cu) 중에서 선택되는 3개의 금속의 3원계 합금이고,상기 제2 금속층은 구리(Cu)를 포함하며,상기 제2 금속층의 상면의 폭과 상기 제2 금속층의 하면의 폭의 차이는 상기 제1 금속층의 두께보다 작고,상기 제1 금속층의 일측단과 상기 제2 금속층의 일측단 사이의 수평 거리는 상기 제1 금속층의 두께보다 작으며,상기 제1 금속층의 일측단은 상기 제1 금속층에서 최소 폭을 가지는 영역의 일측단이고,상기 제2 금속층의 일측단은 상기 제2 금속층에서 최대 폭을 가지는 영역의 일측단이며, 상기 제1 금속층의 두께는 0.01㎛ 내지 0.5㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>RYU, SUNG WUK</engName><name>류성욱</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, SANG HYUCK</engName><name>남상혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.06.07</receiptDate><receiptNumber>1-1-2022-0592833-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.05</receiptDate><receiptNumber>1-1-2025-0634307-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220068944.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938dac956462521541af8104b2621451286c7ee9143f001b7ea0386e94fd395ace2e65269f795f3c16f59b45432bddf83bebc608467f398942</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4b61e46b54c89a438c2686847ca85fc57e3dca754f5f528c69e5f7aad34cb9d92800913475dd72081cc32b2b64e038cb1d61d8c14517300e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>