### 分支指令
b-type：地址能直接从指令中得到，但是得比较寄存器
j-type：jal为立即跳转，指令地址可得到，jalr为间接跳转，指令地址需要访问寄存器


BHT：branch history table 记录每条分支指令的历史。但因为如果按照每个指令的粒度来维护分支历史，这就太多了，所以粒度变大，维护一个小的BHT。每次CPU拿到一条指令并确定他是分支指令的时候，就去该表中查找该指令的历史
![[Pasted image 20231211111844.png]]
相当于cache里面的直接映射结构，但是会引入**aliasing**问题：具有相同低位而不同高位的地址会映射到同一个entry中。
 $~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~$$\Downarrow$
**引入2bit饱和计数器 
 $~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~$$\Downarrow$
基于局部历史的分支预测（又称自适应两级预测器 Adaptive two-level predictor）**
	引入BHR(branch history register):分支历史寄存器的概念，对于每一种分支历史都用一个2bit的饱和计数器去捕捉它的规律，假设BHR为2bit宽，就需要4个entry的PHT(pattern history table)，假设分支指令的历史规律是10101010.....，那么10后必是1，01后必是0，PHT中间两个表项一直是strong taken/not taken，对于一个最小循环为n的序列，用n位的BHR就可以完美预测了。
	<u>面积开销</u> : 一个n位的BHR需要  2 × 2的n次方 个bit，如果每条分支指令都配备一个那就没完了
	使用PC的一部分寻址BHT和PHT
![[887eda7c6aaa5d35085cebb3cd925b3.jpg]]
会有一些变体
[CPU MicroArch: Branch Prediction分支预测简述 - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/393237422)
$~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~$$\Downarrow$
**基于全局历史的分支预测（gshare）**
global history table(GHR)中存储的是位于当前branch之前执行的n个branches的走向，相比需要BHR的结构，消耗资源更少。电路结构如下图所示。但是由于只有一个Branch history，也就是说每个分支都是以这个Branch history为基础来选择Pattern history table，不过不同的分支也有可能出现相同的Branch history值，这就很难保证一个独立的分支对应一个独立Pattern history table entry，也就是说需要较长的Branch history（较大的n，很多现代的微处理器为n=16），以降低不同分支间由于定位到了相同entry带来的交叉alias影响
![[Pasted image 20231219135923.png|700]]

**认识到 destructive aliasing problem的严重问题**
出现bi-mode predictor