TimeQuest Timing Analyzer report for DE1_D5M
Sun Jun 17 10:56:43 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u6|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'u6|altpll_component|pll|clk[0]'
 16. Slow Model Recovery: 'u6|altpll_component|pll|clk[0]'
 17. Slow Model Recovery: 'clk'
 18. Slow Model Removal: 'clk'
 19. Slow Model Removal: 'u6|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'u6|altpll_component|pll|clk[0]'
 39. Fast Model Setup: 'clk'
 40. Fast Model Hold: 'clk'
 41. Fast Model Hold: 'u6|altpll_component|pll|clk[0]'
 42. Fast Model Recovery: 'u6|altpll_component|pll|clk[0]'
 43. Fast Model Recovery: 'clk'
 44. Fast Model Removal: 'clk'
 45. Fast Model Removal: 'u6|altpll_component|pll|clk[0]'
 46. Fast Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'
 47. Fast Model Minimum Pulse Width: 'clk'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Setup Transfers
 67. Hold Transfers
 68. Recovery Transfers
 69. Removal Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; DE1_D5M                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  50.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Sun Jun 17 10:56:40 2018 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; clk                            ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; u6|altpll_component|pll|clk[0] ; Generated ; 8.000   ; 125.0 MHz ; 0.000  ; 4.000  ; 50.00      ; 2         ; 5           ;        ;        ;           ;            ; false    ; clk    ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[0] } ;
; u6|altpll_component|pll|clk[1] ; Generated ; 8.000   ; 125.0 MHz ; -3.000 ; 1.000  ; 50.00      ; 2         ; 5           ; -135.0 ;        ;           ;            ; false    ; clk    ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 41.44 MHz  ; 41.44 MHz       ; clk                            ;      ;
; 143.08 MHz ; 143.08 MHz      ; u6|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u6|altpll_component|pll|clk[0] ; -2.608 ; -145.912      ;
; clk                            ; -2.067 ; -79.861       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.445 ; 0.000         ;
; u6|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u6|altpll_component|pll|clk[0] ; -2.502 ; -537.552      ;
; clk                            ; 14.173 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 2.547 ; 0.000         ;
; u6|altpll_component|pll|clk[0] ; 5.175 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u6|altpll_component|pll|clk[0] ; 1.436  ; 0.000         ;
; clk                            ; 7.436  ; 0.000         ;
; altera_reserved_tck            ; 97.531 ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.608 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|WR_MASK[1]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.757     ; 3.889      ;
; -2.608 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mWR           ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.757     ; 3.889      ;
; -2.608 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|WR_MASK[0]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.757     ; 3.889      ;
; -2.573 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[12]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.860      ;
; -2.573 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[14]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.860      ;
; -2.572 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[8]      ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.859      ;
; -2.572 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[9]      ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.859      ;
; -2.572 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[10]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.859      ;
; -2.572 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[11]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.859      ;
; -2.572 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[13]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.859      ;
; -2.310 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[18]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.593      ;
; -2.310 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[22]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.593      ;
; -2.310 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[20]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.593      ;
; -2.310 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[21]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.593      ;
; -2.305 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[15]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.590      ;
; -2.305 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[16]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.590      ;
; -2.305 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[17]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.590      ;
; -2.305 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[19]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.590      ;
; -2.059 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mRD           ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.343      ;
; -2.059 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|RD_MASK[0]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.343      ;
; -2.059 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|RD_MASK[1]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.343      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.892 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 3.180      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.507 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.795      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.503 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.752     ; 2.789      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.750     ; 2.749      ;
; 1.011  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 7.007      ;
; 1.011  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 7.007      ;
; 1.011  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 7.007      ;
; 1.033  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 6.985      ;
; 1.033  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 6.985      ;
; 1.033  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.020     ; 6.985      ;
; 1.046  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[12]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.978      ;
; 1.046  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[14]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.978      ;
; 1.047  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.977      ;
; 1.047  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.977      ;
; 1.047  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[10]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.977      ;
; 1.047  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[11]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.977      ;
; 1.047  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[13]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.977      ;
; 1.068  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[12]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.956      ;
; 1.068  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[14]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.956      ;
; 1.069  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.955      ;
; 1.069  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.955      ;
; 1.069  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[10]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.955      ;
; 1.069  ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[11]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.014     ; 6.955      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.067 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.083      ; 12.110     ;
; -2.066 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.083      ; 12.109     ;
; -2.026 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 12.054     ;
; -2.025 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.064      ; 12.049     ;
; -2.025 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 12.053     ;
; -2.024 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.064      ; 12.048     ;
; -1.997 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 12.029     ;
; -1.984 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.075      ; 12.019     ;
; -1.983 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.075      ; 12.018     ;
; -1.958 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.990     ;
; -1.937 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.980     ;
; -1.931 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.959     ;
; -1.930 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.958     ;
; -1.924 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.967     ;
; -1.924 ; MIPS:u11|Idecode:ID|register_array[16][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.967     ;
; -1.923 ; MIPS:u11|Idecode:ID|register_array[16][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.966     ;
; -1.919 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.951     ;
; -1.918 ; MIPS:u11|Idecode:ID|register_array[17][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.949     ;
; -1.917 ; MIPS:u11|Idecode:ID|register_array[17][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.948     ;
; -1.916 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.959     ;
; -1.916 ; MIPS:u11|Idecode:ID|register_array[26][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.944     ;
; -1.915 ; MIPS:u11|Idecode:ID|register_array[26][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.943     ;
; -1.909 ; MIPS:u11|Idecode:ID|register_array[8][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.074      ; 11.943     ;
; -1.908 ; MIPS:u11|Idecode:ID|register_array[8][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.074      ; 11.942     ;
; -1.904 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.069      ; 11.933     ;
; -1.903 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.069      ; 11.932     ;
; -1.896 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.924     ;
; -1.895 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.064      ; 11.919     ;
; -1.891 ; MIPS:u11|Idecode:ID|register_array[20][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.923     ;
; -1.888 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.920     ;
; -1.883 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.911     ;
; -1.882 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.064      ; 11.906     ;
; -1.880 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.912     ;
; -1.875 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.903     ;
; -1.874 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.064      ; 11.898     ;
; -1.872 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.092      ; 11.924     ;
; -1.871 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.903     ;
; -1.871 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.065      ; 11.896     ;
; -1.870 ; MIPS:u11|Idecode:ID|register_array[18][13] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.898     ;
; -1.869 ; MIPS:u11|Idecode:ID|register_array[18][13] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.897     ;
; -1.859 ; MIPS:u11|Idecode:ID|register_array[10][4]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.092      ; 11.911     ;
; -1.858 ; MIPS:u11|Idecode:ID|register_array[10][4]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.092      ; 11.910     ;
; -1.855 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.887     ;
; -1.854 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.889     ;
; -1.852 ; MIPS:u11|Idecode:ID|register_array[20][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.884     ;
; -1.851 ; MIPS:u11|Idecode:ID|register_array[16][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.883     ;
; -1.845 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.888     ;
; -1.844 ; MIPS:u11|Idecode:ID|register_array[1][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.070      ; 11.874     ;
; -1.843 ; MIPS:u11|Idecode:ID|register_array[1][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.070      ; 11.873     ;
; -1.841 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.876     ;
; -1.840 ; MIPS:u11|Idecode:ID|register_array[7][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.868     ;
; -1.839 ; MIPS:u11|Idecode:ID|register_array[7][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.867     ;
; -1.834 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.869     ;
; -1.833 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.868     ;
; -1.833 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.092      ; 11.885     ;
; -1.833 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.868     ;
; -1.832 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.864     ;
; -1.832 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.065      ; 11.857     ;
; -1.812 ; MIPS:u11|Idecode:ID|register_array[16][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.844     ;
; -1.810 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.842     ;
; -1.810 ; MIPS:u11|Idecode:ID|register_array[13][3]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.076      ; 11.846     ;
; -1.810 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.842     ;
; -1.809 ; MIPS:u11|Idecode:ID|register_array[13][3]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.076      ; 11.845     ;
; -1.804 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.832     ;
; -1.803 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.064      ; 11.827     ;
; -1.801 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.833     ;
; -1.801 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.829     ;
; -1.796 ; MIPS:u11|Idecode:ID|register_array[10][2]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.084      ; 11.840     ;
; -1.795 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.838     ;
; -1.795 ; MIPS:u11|Idecode:ID|register_array[10][2]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.084      ; 11.839     ;
; -1.794 ; MIPS:u11|Idecode:ID|register_array[16][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.837     ;
; -1.791 ; MIPS:u11|Idecode:ID|register_array[18][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.826     ;
; -1.788 ; MIPS:u11|Idecode:ID|register_array[17][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.819     ;
; -1.788 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.816     ;
; -1.786 ; MIPS:u11|Idecode:ID|register_array[26][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.814     ;
; -1.782 ; MIPS:u11|Idecode:ID|register_array[20][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.814     ;
; -1.781 ; MIPS:u11|Idecode:ID|register_array[16][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.824     ;
; -1.780 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.808     ;
; -1.780 ; MIPS:u11|Idecode:ID|register_array[8][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 11.799     ;
; -1.779 ; MIPS:u11|Idecode:ID|register_array[22][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.070      ; 11.809     ;
; -1.779 ; MIPS:u11|Idecode:ID|register_array[8][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.074      ; 11.813     ;
; -1.778 ; MIPS:u11|Idecode:ID|register_array[21][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.809     ;
; -1.777 ; MIPS:u11|Idecode:ID|register_array[21][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.808     ;
; -1.777 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.809     ;
; -1.775 ; MIPS:u11|Idecode:ID|register_array[17][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.806     ;
; -1.774 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.069      ; 11.803     ;
; -1.773 ; MIPS:u11|Idecode:ID|register_array[16][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.083      ; 11.816     ;
; -1.773 ; MIPS:u11|Idecode:ID|register_array[26][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.801     ;
; -1.771 ; MIPS:u11|Idecode:ID|register_array[18][8]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.806     ;
; -1.770 ; MIPS:u11|Idecode:ID|register_array[18][8]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.805     ;
; -1.767 ; MIPS:u11|Idecode:ID|register_array[17][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.799     ;
; -1.767 ; MIPS:u11|Idecode:ID|register_array[17][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.071      ; 11.798     ;
; -1.766 ; MIPS:u11|Idecode:ID|register_array[8][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.074      ; 11.800     ;
; -1.765 ; MIPS:u11|Idecode:ID|register_array[26][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.793     ;
; -1.764 ; MIPS:u11|Idecode:ID|register_array[18][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.792     ;
; -1.763 ; MIPS:u11|Idecode:ID|register_array[18][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.068      ; 11.791     ;
; -1.763 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.092      ; 11.815     ;
; -1.762 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.072      ; 11.794     ;
; -1.762 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.075      ; 11.797     ;
; -1.762 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.065      ; 11.787     ;
+--------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Reset_Delay:u2|Cont[0]                    ; Reset_Delay:u2|Cont[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Reset_Delay:u2|oRST_2                     ; Reset_Delay:u2|oRST_2                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[28] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[30] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[26] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[27] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Reset_Delay:u2|oRST_0                     ; Reset_Delay:u2|oRST_0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Reset_Delay:u2|oRST_1                     ; Reset_Delay:u2|oRST_1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u10|senosr_exposure[2]     ; I2C_CCD_Config:u10|senosr_exposure[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rClk[0]                                   ; rClk[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.624 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.629 ; MIPS:u11|count[31]                        ; MIPS:u11|count[31]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Reset_Delay:u2|Cont[31]                   ; Reset_Delay:u2|Cont[31]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; MIPS:u11|counter[15]                      ; MIPS:u11|counter[15]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.665 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|RegWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.667 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|MemtoRegE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.667 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|MemWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.768 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[0]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; I2C_CCD_Config:u10|iexposure_adj_delay[0] ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.777 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[1]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.788 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[28]       ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[28]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.795 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|MemtoRegE           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.795 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|MemWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.796 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|RegWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.801 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[4]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.893 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[18]       ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[18]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.180      ;
; 0.931 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[1]        ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.218      ;
; 0.960 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.966 ; I2C_CCD_Config:u10|combo_cnt[12]          ; I2C_CCD_Config:u10|combo_cnt[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; MIPS:u11|count[0]                         ; MIPS:u11|count[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; MIPS:u11|count[16]                        ; MIPS:u11|count[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Reset_Delay:u2|Cont[16]                   ; Reset_Delay:u2|Cont[16]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; MIPS:u11|counter[0]                       ; MIPS:u11|counter[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; I2C_CCD_Config:u10|senosr_exposure[15]    ; I2C_CCD_Config:u10|senosr_exposure[15]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; Reset_Delay:u2|Cont[9]                    ; Reset_Delay:u2|Cont[9]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; Reset_Delay:u2|Cont[11]                   ; Reset_Delay:u2|Cont[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[1]  ; MIPS:u11|ID_EX:IDtoEX|ALUControlE[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; MIPS:u11|count[1]                         ; MIPS:u11|count[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; MIPS:u11|count[17]                        ; MIPS:u11|count[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Reset_Delay:u2|Cont[17]                   ; Reset_Delay:u2|Cont[17]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; MIPS:u11|counter[1]                       ; MIPS:u11|counter[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|combo_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; MIPS:u11|count[2]                         ; MIPS:u11|count[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; MIPS:u11|count[9]                         ; MIPS:u11|count[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; MIPS:u11|count[18]                        ; MIPS:u11|count[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; MIPS:u11|count[25]                        ; MIPS:u11|count[25]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Reset_Delay:u2|Cont[2]                    ; Reset_Delay:u2|Cont[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Reset_Delay:u2|Cont[18]                   ; Reset_Delay:u2|Cont[18]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Reset_Delay:u2|Cont[25]                   ; Reset_Delay:u2|Cont[25]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; MIPS:u11|counter[2]                       ; MIPS:u11|counter[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; MIPS:u11|counter[9]                       ; MIPS:u11|counter[9]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; I2C_CCD_Config:u10|combo_cnt[3]           ; I2C_CCD_Config:u10|combo_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; I2C_CCD_Config:u10|combo_cnt[7]           ; I2C_CCD_Config:u10|combo_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; MIPS:u11|count[4]                         ; MIPS:u11|count[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[7]                         ; MIPS:u11|count[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[11]                        ; MIPS:u11|count[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[13]                        ; MIPS:u11|count[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[14]                        ; MIPS:u11|count[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[15]                        ; MIPS:u11|count[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[20]                        ; MIPS:u11|count[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[23]                        ; MIPS:u11|count[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[27]                        ; MIPS:u11|count[27]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[29]                        ; MIPS:u11|count[29]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|count[30]                        ; MIPS:u11|count[30]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[4]                    ; Reset_Delay:u2|Cont[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[7]                    ; Reset_Delay:u2|Cont[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[20]                   ; Reset_Delay:u2|Cont[20]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[23]                   ; Reset_Delay:u2|Cont[23]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[27]                   ; Reset_Delay:u2|Cont[27]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[29]                   ; Reset_Delay:u2|Cont[29]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Reset_Delay:u2|Cont[30]                   ; Reset_Delay:u2|Cont[30]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|counter[4]                       ; MIPS:u11|counter[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|counter[7]                       ; MIPS:u11|counter[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|counter[11]                      ; MIPS:u11|counter[11]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|counter[13]                      ; MIPS:u11|counter[13]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; MIPS:u11|counter[14]                      ; MIPS:u11|counter[14]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|combo_cnt[0]           ; I2C_CCD_Config:u10|combo_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; Reset_Delay:u2|Cont[13]                   ; Reset_Delay:u2|Cont[13]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; Reset_Delay:u2|Cont[14]                   ; Reset_Delay:u2|Cont[14]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; I2C_CCD_Config:u10|combo_cnt[10]          ; I2C_CCD_Config:u10|combo_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; I2C_CCD_Config:u10|combo_cnt[11]          ; I2C_CCD_Config:u10|combo_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; I2C_CCD_Config:u10|combo_cnt[13]          ; I2C_CCD_Config:u10|combo_cnt[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 0.984 ; I2C_CCD_Config:u10|combo_cnt[14]          ; I2C_CCD_Config:u10|combo_cnt[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; I2C_CCD_Config:u10|combo_cnt[16]          ; I2C_CCD_Config:u10|combo_cnt[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; I2C_CCD_Config:u10|combo_cnt[19]          ; I2C_CCD_Config:u10|combo_cnt[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; I2C_CCD_Config:u10|combo_cnt[21]          ; I2C_CCD_Config:u10|combo_cnt[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; Reset_Delay:u2|Cont[15]                   ; Reset_Delay:u2|Cont[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[0]                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Read                                                                                                                                  ; Sdram_Control_4Port:u9|Read                                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u9|mRD_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u9|command:command1|ex_write                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u9|command:command1|do_precharge                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u9|command:command1|do_load_mode                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u9|command:command1|ex_read                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u9|command:command1|CM_ACK                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u9|control_interface:control1|CMD_ACK                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u9|ST[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u9|mWR_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u9|OUT_VALID                                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u9|command:command1|rw_flag                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u9|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u9|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.614 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; Sdram_Control_4Port:u9|command:command1|SA[3]                                                                                                                ; Sdram_Control_4Port:u9|SA[3]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; Sdram_Control_4Port:u9|command:command1|SA[4]                                                                                                                ; Sdram_Control_4Port:u9|SA[4]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; Sdram_Control_4Port:u9|command:command1|CS_N[0]                                                                                                              ; Sdram_Control_4Port:u9|CS_N[0]                                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; Sdram_Control_4Port:u9|command:command1|BA[1]                                                                                                                ; Sdram_Control_4Port:u9|BA[1]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; Sdram_Control_4Port:u9|command:command1|rp_shift[0]                                                                                                          ; Sdram_Control_4Port:u9|command:command1|rp_done                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; Sdram_Control_4Port:u9|command:command1|SA[1]                                                                                                                ; Sdram_Control_4Port:u9|SA[1]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; Sdram_Control_4Port:u9|command:command1|SA[0]                                                                                                                ; Sdram_Control_4Port:u9|SA[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; Sdram_Control_4Port:u9|command:command1|SA[6]                                                                                                                ; Sdram_Control_4Port:u9|SA[6]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; Sdram_Control_4Port:u9|command:command1|SA[2]                                                                                                                ; Sdram_Control_4Port:u9|SA[2]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Sdram_Control_4Port:u9|command:command1|rp_shift[1]                                                                                                          ; Sdram_Control_4Port:u9|command:command1|rp_shift[0]                                                                                                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Sdram_Control_4Port:u9|command:command1|SA[10]                                                                                                               ; Sdram_Control_4Port:u9|SA[10]                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[15]                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u9|command:command1|OE                                                                                                                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; Sdram_Control_4Port:u9|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rWR1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.628 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; Sdram_Control_4Port:u9|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u9|control_interface:control1|timer[15]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.635 ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.637 ; Sdram_Control_4Port:u9|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rWR2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; Sdram_Control_4Port:u9|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rRD1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.641 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.642 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; Sdram_Control_4Port:u9|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rRD2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.647 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.933      ;
; 0.651 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.653 ; Sdram_Control_4Port:u9|Write                                                                                                                                 ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.654 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.657 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.663 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.704     ; 3.758      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 3.769      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.699     ; 3.763      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 3.770      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.768     ; 3.337      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.768     ; 3.337      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.773     ; 3.332      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.768     ; 3.337      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.768     ; 3.337      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.774     ; 3.331      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.768     ; 3.337      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.767     ; 3.338      ;
; -2.067 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.769     ; 3.336      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.765     ; 3.339      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.766     ; 3.338      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.766     ; 3.338      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.765     ; 3.339      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.760     ; 3.344      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.766     ; 3.338      ;
; -2.066 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.760     ; 3.344      ;
; -2.065 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.349      ;
; -2.065 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.349      ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                            ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.173 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.008      ; 5.873      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.496 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.558      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.552 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.502      ;
; 14.651 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.935      ; 6.322      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.651 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.007      ; 5.394      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.696 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.358      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.701 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.016      ; 5.353      ;
; 14.793 ; I2C_CCD_Config:u10|combo_cnt[21] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.261      ;
; 14.793 ; I2C_CCD_Config:u10|combo_cnt[21] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.261      ;
; 14.793 ; I2C_CCD_Config:u10|combo_cnt[21] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.016      ; 5.261      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.547 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.933      ; 3.766      ;
; 2.890 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.933      ; 4.109      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.025 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.317      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.368 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.006      ; 3.660      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[2]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[8]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.574 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.001      ; 3.861      ;
; 3.581 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 3.869      ;
; 3.581 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 3.869      ;
; 3.581 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 3.869      ;
; 3.581 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 3.869      ;
; 3.738 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 4.958      ;
; 3.873 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.943      ; 5.102      ;
; 3.875 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.095      ;
; 3.898 ; I2C_CCD_Config:u10|combo_cnt[4]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.118      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[12]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[13]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[14]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[15]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[16]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[17]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[18]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[19]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[20]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[21]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[22]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[23]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 3.910 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[24]          ; clk          ; clk         ; 0.000        ; -0.008     ; 4.188      ;
; 4.027 ; I2C_CCD_Config:u10|combo_cnt[0]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.247      ;
; 4.048 ; I2C_CCD_Config:u10|combo_cnt[11]          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.268      ;
; 4.054 ; I2C_CCD_Config:u10|combo_cnt[7]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.274      ;
; 4.102 ; I2C_CCD_Config:u10|combo_cnt[6]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.322      ;
; 4.105 ; I2C_CCD_Config:u10|combo_cnt[17]          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.943      ; 5.334      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[3]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[4]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[5]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[7]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[8]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[9]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[10]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[11]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[12]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[13]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[14]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[15]    ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[6]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.159 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|senosr_exposure[2]     ; clk          ; clk         ; 0.000        ; 0.006      ; 4.451      ;
; 4.193 ; I2C_CCD_Config:u10|combo_cnt[3]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.413      ;
; 4.194 ; I2C_CCD_Config:u10|combo_cnt[23]          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.943      ; 5.423      ;
; 4.205 ; I2C_CCD_Config:u10|combo_cnt[8]           ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.934      ; 5.425      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
; 4.216 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.007      ; 4.509      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.175 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.461      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.182 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.468      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.359 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.006     ; 1.639      ;
; 5.667 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.002      ; 1.955      ;
; 5.667 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.002      ; 1.955      ;
; 5.667 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.002      ; 1.955      ;
; 5.667 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.002      ; 1.955      ;
; 5.667 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.002      ; 1.955      ;
; 5.732 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.003      ; 2.021      ;
; 5.732 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.003      ; 2.021      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.325      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.760     ; 3.326      ;
; 5.800 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.323      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.761     ; 3.326      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.763     ; 3.324      ;
; 5.801 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.762     ; 3.325      ;
; 5.803 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 3.333      ;
; 5.803 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.756     ; 3.333      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 3.348      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 3.348      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 3.348      ;
; 5.816 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 3.348      ;
; 5.817 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; clk                            ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.754     ; 3.349      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[0]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[0]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[10]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[10]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[11]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[11]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[12]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[12]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[13]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[13]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[14]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[14]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[15]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[15]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[16]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[16]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[17]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[17]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[18]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[18]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[19]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[19]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[1]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[1]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[20]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[20]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[21]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[21]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[22]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[22]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[23]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[23]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[24]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[24]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[25]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[25]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[26]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[26]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[27]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[27]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[28]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[28]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[29]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[29]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[2]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[2]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[30]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[30]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[31]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[31]                                                                     ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[3]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[3]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[4]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[4]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[5]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[5]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[6]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[6]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[7]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[7]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[8]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[8]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[9]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[9]                                                                      ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.436 ; 10.000       ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.436 ; 10.000       ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; KEY[*]       ; clk        ; 5.464 ; 5.464 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; 5.464 ; 5.464 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 2.281 ; 2.281 ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 2.281 ; 2.281 ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; 7.734 ; 7.734 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 7.267 ; 7.267 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 7.107 ; 7.107 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 7.734 ; 7.734 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 7.249 ; 7.249 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 7.111 ; 7.111 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 7.100 ; 7.100 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.938 ; 6.938 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.928 ; 6.928 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; clk        ; -3.476 ; -3.476 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; -3.476 ; -3.476 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 0.229  ; 0.229  ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 0.229  ; 0.229  ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; -6.680 ; -6.680 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; -7.019 ; -7.019 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; -6.859 ; -6.859 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; -7.486 ; -7.486 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; -7.001 ; -7.001 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; -6.863 ; -6.863 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; -6.852 ; -6.852 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; -6.690 ; -6.690 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; -6.680 ; -6.680 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 10.248 ; 10.248 ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 8.532  ; 8.532  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 8.563  ; 8.563  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 10.248 ; 10.248 ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 8.655  ; 8.655  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 8.549  ; 8.549  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 8.631  ; 8.631  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 8.304  ; 8.304  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 8.298  ; 8.298  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 8.618  ; 8.618  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 8.655  ; 8.655  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 8.681  ; 8.681  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 8.681  ; 8.681  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 8.662  ; 8.662  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 8.643  ; 8.643  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 8.674  ; 8.674  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 8.343  ; 8.343  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 8.343  ; 8.343  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 8.358  ; 8.358  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 8.666  ; 8.666  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 8.629  ; 8.629  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 8.292  ; 8.292  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 8.332  ; 8.332  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 8.346  ; 8.346  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 8.662  ; 8.662  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 8.600  ; 8.600  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 8.666  ; 8.666  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 8.890  ; 8.890  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 8.521  ; 8.521  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 8.739  ; 8.739  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 8.752  ; 8.752  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 8.559  ; 8.559  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 8.493  ; 8.493  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 8.541  ; 8.541  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 8.890  ; 8.890  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 6.231  ; 6.231  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 5.533  ; 5.533  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 5.803  ; 5.803  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 5.536  ; 5.536  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 5.561  ; 5.561  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 5.777  ; 5.777  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 5.468  ; 5.468  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 5.750  ; 5.750  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 6.121  ; 6.121  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 6.231  ; 6.231  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 5.267  ; 5.267  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 6.091  ; 6.091  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 5.601  ; 5.601  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 5.983  ; 5.983  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 6.146  ; 6.146  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 5.482  ; 5.482  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 6.110  ; 6.110  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 8.800  ; 8.800  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 7.465  ; 7.465  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 7.758  ; 7.758  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 7.285  ; 7.285  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 7.331  ; 7.331  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 8.290  ; 8.290  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 7.746  ; 7.746  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 7.908  ; 7.908  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 7.813  ; 7.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 7.947  ; 7.947  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 8.299  ; 8.299  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 8.521  ; 8.521  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 8.613  ; 8.613  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 8.416  ; 8.416  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 8.227  ; 8.227  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 8.800  ; 8.800  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 8.193  ; 8.193  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 6.213  ; 6.213  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 5.758  ; 5.758  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 5.615  ; 5.615  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 5.232  ; 5.232  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 8.532  ; 8.532  ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 8.532  ; 8.532  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 8.563  ; 8.563  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 10.248 ; 10.248 ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 7.911  ; 7.911  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 8.194  ; 8.194  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 8.245  ; 8.245  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 7.917  ; 7.917  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 7.911  ; 7.911  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 8.269  ; 8.269  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 8.261  ; 8.261  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 8.268  ; 8.268  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 7.943  ; 7.943  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 8.310  ; 8.310  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 8.267  ; 8.267  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 8.246  ; 8.246  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 8.276  ; 8.276  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 7.943  ; 7.943  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 7.943  ; 7.943  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 7.958  ; 7.958  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 7.916  ; 7.916  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 8.266  ; 8.266  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 7.916  ; 7.916  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 7.956  ; 7.956  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 7.968  ; 7.968  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 8.302  ; 8.302  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 8.264  ; 8.264  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 8.289  ; 8.289  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 7.892  ; 7.892  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 7.916  ; 7.916  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 8.103  ; 8.103  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 8.111  ; 8.111  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 7.917  ; 7.917  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 7.892  ; 7.892  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 7.942  ; 7.942  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 8.249  ; 8.249  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 5.267  ; 5.267  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 5.533  ; 5.533  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 5.803  ; 5.803  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 5.536  ; 5.536  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 5.561  ; 5.561  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 5.777  ; 5.777  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 5.468  ; 5.468  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 5.750  ; 5.750  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 6.121  ; 6.121  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 6.231  ; 6.231  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 5.267  ; 5.267  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 6.091  ; 6.091  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 5.601  ; 5.601  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 5.983  ; 5.983  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 6.146  ; 6.146  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 5.482  ; 5.482  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 6.110  ; 6.110  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 6.554  ; 6.554  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 7.327  ; 7.327  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 7.095  ; 7.095  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 6.998  ; 6.998  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 7.009  ; 7.009  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 6.698  ; 6.698  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 6.700  ; 6.700  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 6.602  ; 6.602  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 6.768  ; 6.768  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 6.947  ; 6.947  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 7.553  ; 7.553  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 6.653  ; 6.653  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 7.614  ; 7.614  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 6.554  ; 6.554  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 7.113  ; 7.113  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 6.690  ; 6.690  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 7.108  ; 7.108  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 6.213  ; 6.213  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 5.758  ; 5.758  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 5.615  ; 5.615  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 5.232  ; 5.232  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.635 ;    ;    ; 4.635 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.387 ;    ;    ; 5.387 ;
; SW[3]      ; LEDR[3]     ; 5.678 ;    ;    ; 5.678 ;
; SW[4]      ; LEDR[4]     ; 5.885 ;    ;    ; 5.885 ;
; SW[5]      ; LEDR[5]     ; 5.234 ;    ;    ; 5.234 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.811 ;    ;    ; 6.811 ;
; SW[8]      ; LEDR[8]     ; 6.384 ;    ;    ; 6.384 ;
; SW[9]      ; LEDR[9]     ; 6.364 ;    ;    ; 6.364 ;
; UART_RXD   ; UART_TXD    ; 9.565 ;    ;    ; 9.565 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.635 ;    ;    ; 4.635 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.387 ;    ;    ; 5.387 ;
; SW[3]      ; LEDR[3]     ; 5.678 ;    ;    ; 5.678 ;
; SW[4]      ; LEDR[4]     ; 5.885 ;    ;    ; 5.885 ;
; SW[5]      ; LEDR[5]     ; 5.234 ;    ;    ; 5.234 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.811 ;    ;    ; 6.811 ;
; SW[8]      ; LEDR[8]     ; 6.384 ;    ;    ; 6.384 ;
; SW[9]      ; LEDR[9]     ; 6.364 ;    ;    ; 6.364 ;
; UART_RXD   ; UART_TXD    ; 9.565 ;    ;    ; 9.565 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 6.067 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 6.067 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 6.051 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 6.091 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 6.091 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 6.448 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 6.448 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 6.443 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 6.443 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 6.067 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 6.067 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 5.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 6.051 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 6.091 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 6.091 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 6.448 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 6.448 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 6.443 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 6.443 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 6.081 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 6.067     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 6.067     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 6.051     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 6.091     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 6.091     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 6.448     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 6.448     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 6.443     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 6.443     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 6.067     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 6.067     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 5.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 6.051     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 6.091     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 6.091     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 6.448     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 6.448     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 6.443     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 6.443     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 6.081     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; u6|altpll_component|pll|clk[0] ; 0.389 ; 0.000         ;
; clk                            ; 5.492 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.215 ; 0.000         ;
; u6|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u6|altpll_component|pll|clk[0] ; -0.248 ; -7.913        ;
; clk                            ; 17.432 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 1.268 ; 0.000         ;
; u6|altpll_component|pll|clk[0] ; 3.830 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; u6|altpll_component|pll|clk[0] ; 1.873  ; 0.000         ;
; clk                            ; 7.500  ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.389 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|WR_MASK[1]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.061     ; 1.582      ;
; 0.389 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mWR           ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.061     ; 1.582      ;
; 0.389 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|WR_MASK[0]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.061     ; 1.582      ;
; 0.399 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[8]      ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.578      ;
; 0.399 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[9]      ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.578      ;
; 0.399 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[10]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.578      ;
; 0.399 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[11]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.578      ;
; 0.399 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[13]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.578      ;
; 0.402 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[12]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.575      ;
; 0.402 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[14]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.575      ;
; 0.494 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[18]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.479      ;
; 0.494 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[22]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.479      ;
; 0.494 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[20]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.479      ;
; 0.494 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[21]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.479      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[15]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.477      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[16]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.477      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[17]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.477      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mADDR[19]     ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.477      ;
; 0.585 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|mRD           ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.389      ;
; 0.585 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|RD_MASK[0]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.389      ;
; 0.585 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|RD_MASK[1]    ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.389      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.670 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD1_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.308      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.835 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rRD2_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.142      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.836 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR1_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.140      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[9]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[10] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[11] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[12] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[13] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[14] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[15] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[16] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[17] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[18] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[19] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[20] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[21] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[22] ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 0.839 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u9|rWR2_ADDR[8]  ; clk                            ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.055     ; 1.138      ;
; 5.188 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.828      ;
; 5.188 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.828      ;
; 5.188 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.828      ;
; 5.198 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.824      ;
; 5.198 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.824      ;
; 5.198 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[10]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.824      ;
; 5.198 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[11]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.824      ;
; 5.198 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[13]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.824      ;
; 5.201 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[12]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.821      ;
; 5.201 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0] ; Sdram_Control_4Port:u9|mADDR[14]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.821      ;
; 5.212 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.804      ;
; 5.212 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.804      ;
; 5.212 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.016     ; 2.804      ;
; 5.222 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.800      ;
; 5.222 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.800      ;
; 5.222 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[10]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.800      ;
; 5.222 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[11]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.800      ;
; 5.222 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[13]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.800      ;
; 5.225 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1] ; Sdram_Control_4Port:u9|mADDR[12]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 2.797      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                              ;
+-------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.492 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.567      ;
; 5.497 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.580      ;
; 5.509 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.550      ;
; 5.518 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.546      ;
; 5.521 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.543      ;
; 5.525 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.534      ;
; 5.530 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.547      ;
; 5.532 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.532      ;
; 5.535 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.519      ;
; 5.537 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.524      ;
; 5.538 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.516      ;
; 5.539 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.519      ;
; 5.540 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.515      ;
; 5.541 ; MIPS:u11|Idecode:ID|register_array[16][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.518      ;
; 5.541 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.518      ;
; 5.542 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.516      ;
; 5.542 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.517      ;
; 5.546 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.518      ;
; 5.546 ; MIPS:u11|Idecode:ID|register_array[5][23]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.509      ;
; 5.546 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.531      ;
; 5.549 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.505      ;
; 5.553 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.511      ;
; 5.553 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.505      ;
; 5.558 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.501      ;
; 5.561 ; MIPS:u11|Idecode:ID|register_array[17][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.498      ;
; 5.563 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.491      ;
; 5.564 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[0]                                                                  ; clk          ; clk         ; 10.000       ; -0.001     ; 4.467      ;
; 5.564 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[1]                                                                  ; clk          ; clk         ; 10.000       ; -0.001     ; 4.467      ;
; 5.564 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[16]                                                                 ; clk          ; clk         ; 10.000       ; -0.001     ; 4.467      ;
; 5.564 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[21]                                                                 ; clk          ; clk         ; 10.000       ; -0.001     ; 4.467      ;
; 5.564 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[20]                                                                 ; clk          ; clk         ; 10.000       ; -0.001     ; 4.467      ;
; 5.565 ; MIPS:u11|Idecode:ID|register_array[22][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.493      ;
; 5.565 ; MIPS:u11|Idecode:ID|register_array[18][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.496      ;
; 5.567 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.497      ;
; 5.567 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.491      ;
; 5.568 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.491      ;
; 5.570 ; MIPS:u11|Idecode:ID|register_array[12][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.494      ;
; 5.570 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.494      ;
; 5.570 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.491      ;
; 5.570 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.484      ;
; 5.570 ; MIPS:u11|Idecode:ID|register_array[20][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.489      ;
; 5.571 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.070      ; 4.498      ;
; 5.573 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.486      ;
; 5.573 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.482      ;
; 5.573 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.504      ;
; 5.574 ; MIPS:u11|Idecode:ID|register_array[16][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.485      ;
; 5.574 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.070      ; 4.495      ;
; 5.574 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.484      ;
; 5.575 ; MIPS:u11|Idecode:ID|register_array[20][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.484      ;
; 5.578 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.499      ;
; 5.579 ; MIPS:u11|Idecode:ID|register_array[5][23]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.476      ;
; 5.580 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.478      ;
; 5.580 ; MIPS:u11|Idecode:ID|register_array[12][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.078      ; 4.497      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.483      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.477      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[0]                                                                  ; clk          ; clk         ; 10.000       ; -0.011     ; 4.440      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[1]                                                                  ; clk          ; clk         ; 10.000       ; -0.011     ; 4.440      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[16]                                                                 ; clk          ; clk         ; 10.000       ; -0.011     ; 4.440      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[21]                                                                 ; clk          ; clk         ; 10.000       ; -0.011     ; 4.440      ;
; 5.581 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|IF_ID:IFtoID|Instruction_out[20]                                                                 ; clk          ; clk         ; 10.000       ; -0.011     ; 4.440      ;
; 5.582 ; MIPS:u11|Idecode:ID|register_array[7][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.476      ;
; 5.583 ; MIPS:u11|Idecode:ID|register_array[20][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.478      ;
; 5.583 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.475      ;
; 5.584 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.474      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[13][3]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.063      ; 4.477      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[7][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.473      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.070      ; 4.484      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|IF_ID:IFtoID|Instruction_out[0]                                                                  ; clk          ; clk         ; 10.000       ; -0.007     ; 4.440      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|IF_ID:IFtoID|Instruction_out[1]                                                                  ; clk          ; clk         ; 10.000       ; -0.007     ; 4.440      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|IF_ID:IFtoID|Instruction_out[16]                                                                 ; clk          ; clk         ; 10.000       ; -0.007     ; 4.440      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|IF_ID:IFtoID|Instruction_out[21]                                                                 ; clk          ; clk         ; 10.000       ; -0.007     ; 4.440      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|IF_ID:IFtoID|Instruction_out[20]                                                                 ; clk          ; clk         ; 10.000       ; -0.007     ; 4.440      ;
; 5.585 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.474      ;
; 5.586 ; MIPS:u11|Idecode:ID|register_array[16][28] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.475      ;
; 5.587 ; MIPS:u11|Idecode:ID|register_array[5][13]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.055      ; 4.467      ;
; 5.588 ; MIPS:u11|Idecode:ID|register_array[13][3]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.063      ; 4.474      ;
; 5.589 ; MIPS:u11|Idecode:ID|register_array[4][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.466      ;
; 5.590 ; MIPS:u11|Idecode:ID|register_array[22][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.468      ;
; 5.590 ; MIPS:u11|Idecode:ID|register_array[16][16] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.469      ;
; 5.590 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.469      ;
; 5.591 ; MIPS:u11|Idecode:ID|register_array[5][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.467      ;
; 5.592 ; MIPS:u11|Idecode:ID|register_array[18][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.466      ;
; 5.592 ; MIPS:u11|Idecode:ID|register_array[21][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.467      ;
; 5.594 ; MIPS:u11|Idecode:ID|register_array[16][24] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.464      ;
; 5.594 ; MIPS:u11|Idecode:ID|register_array[5][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.461      ;
; 5.594 ; MIPS:u11|Idecode:ID|register_array[17][25] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.060      ; 4.465      ;
; 5.594 ; MIPS:u11|Idecode:ID|register_array[4][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.464      ;
; 5.595 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.469      ;
; 5.595 ; MIPS:u11|Idecode:ID|register_array[5][23]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.056      ; 4.460      ;
; 5.595 ; MIPS:u11|Idecode:ID|register_array[6][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.463      ;
; 5.596 ; MIPS:u11|Idecode:ID|register_array[7][7]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.462      ;
; 5.598 ; MIPS:u11|Idecode:ID|register_array[22][18] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.059      ; 4.460      ;
; 5.598 ; MIPS:u11|Idecode:ID|register_array[18][23] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 10.000       ; 0.062      ; 4.463      ;
; 5.599 ; MIPS:u11|Idecode:ID|register_array[13][3]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.063      ; 4.463      ;
; 5.599 ; MIPS:u11|Idecode:ID|register_array[8][20]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.051      ; 4.451      ;
; 5.599 ; MIPS:u11|Idecode:ID|register_array[24][7]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 10.000       ; 0.070      ; 4.470      ;
; 5.600 ; MIPS:u11|Idecode:ID|register_array[18][19] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.057      ; 4.456      ;
; 5.601 ; MIPS:u11|Idecode:ID|register_array[8][2]   ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 10.000       ; 0.064      ; 4.462      ;
; 5.601 ; MIPS:u11|Idecode:ID|register_array[17][24] ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 10.000       ; 0.064      ; 4.462      ;
; 5.602 ; MIPS:u11|Idecode:ID|register_array[13][6]  ; MIPS:u11|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 10.000       ; 0.065      ; 4.462      ;
+-------+--------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:u2|Cont[0]                    ; Reset_Delay:u2|Cont[0]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u2|oRST_2                     ; Reset_Delay:u2|oRST_2                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[28] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[30] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[26] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[27] ; MIPS:u11|IF_ID:IFtoID|Instruction_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u2|oRST_0                     ; Reset_Delay:u2|oRST_0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u2|oRST_1                     ; Reset_Delay:u2|oRST_1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u10|senosr_exposure[2]     ; I2C_CCD_Config:u10|senosr_exposure[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rClk[0]                                   ; rClk[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.243 ; MIPS:u11|count[31]                        ; MIPS:u11|count[31]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Reset_Delay:u2|Cont[31]                   ; Reset_Delay:u2|Cont[31]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MIPS:u11|counter[15]                      ; MIPS:u11|counter[15]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.262 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|RegWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|MemtoRegE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.264 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[31] ; MIPS:u11|ID_EX:IDtoEX|MemWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.304 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|MemtoRegE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.305 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|RegWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.325 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[0]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; I2C_CCD_Config:u10|iexposure_adj_delay[0] ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; MIPS:u11|IF_ID:IFtoID|Instruction_out[29] ; MIPS:u11|ID_EX:IDtoEX|MemWriteE           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[1]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[28]       ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[28]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[18]       ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[18]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.495      ;
; 0.345 ; MIPS:u11|EX_MEM:EXtoMEM|writeRegM[4]      ; MIPS:u11|MEM_WB:MEMtoWB|WriteRegW[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.353 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; MIPS:u11|count[0]                         ; MIPS:u11|count[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; MIPS:u11|count[16]                        ; MIPS:u11|count[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Reset_Delay:u2|Cont[16]                   ; Reset_Delay:u2|Cont[16]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; MIPS:u11|counter[0]                       ; MIPS:u11|counter[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; I2C_CCD_Config:u10|combo_cnt[12]          ; I2C_CCD_Config:u10|combo_cnt[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; I2C_CCD_Config:u10|senosr_exposure[15]    ; I2C_CCD_Config:u10|senosr_exposure[15]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Reset_Delay:u2|Cont[9]                    ; Reset_Delay:u2|Cont[9]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Reset_Delay:u2|Cont[11]                   ; Reset_Delay:u2|Cont[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; MIPS:u11|count[1]                         ; MIPS:u11|count[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; MIPS:u11|count[17]                        ; MIPS:u11|count[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Reset_Delay:u2|Cont[17]                   ; Reset_Delay:u2|Cont[17]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; MIPS:u11|counter[1]                       ; MIPS:u11|counter[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; MIPS:u11|count[2]                         ; MIPS:u11|count[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|count[9]                         ; MIPS:u11|count[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|count[11]                        ; MIPS:u11|count[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|count[18]                        ; MIPS:u11|count[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|count[25]                        ; MIPS:u11|count[25]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|count[27]                        ; MIPS:u11|count[27]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:u2|Cont[2]                    ; Reset_Delay:u2|Cont[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:u2|Cont[18]                   ; Reset_Delay:u2|Cont[18]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:u2|Cont[25]                   ; Reset_Delay:u2|Cont[25]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Reset_Delay:u2|Cont[27]                   ; Reset_Delay:u2|Cont[27]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|counter[2]                       ; MIPS:u11|counter[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|counter[9]                       ; MIPS:u11|counter[9]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; MIPS:u11|counter[11]                      ; MIPS:u11|counter[11]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; MIPS:u11|count[4]                         ; MIPS:u11|count[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[7]                         ; MIPS:u11|count[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[13]                        ; MIPS:u11|count[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[14]                        ; MIPS:u11|count[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[15]                        ; MIPS:u11|count[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[20]                        ; MIPS:u11|count[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[23]                        ; MIPS:u11|count[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[29]                        ; MIPS:u11|count[29]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|count[30]                        ; MIPS:u11|count[30]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[4]                    ; Reset_Delay:u2|Cont[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[7]                    ; Reset_Delay:u2|Cont[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[20]                   ; Reset_Delay:u2|Cont[20]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[23]                   ; Reset_Delay:u2|Cont[23]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[29]                   ; Reset_Delay:u2|Cont[29]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:u2|Cont[30]                   ; Reset_Delay:u2|Cont[30]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|counter[4]                       ; MIPS:u11|counter[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|counter[7]                       ; MIPS:u11|counter[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|counter[13]                      ; MIPS:u11|counter[13]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; MIPS:u11|counter[14]                      ; MIPS:u11|counter[14]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|combo_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2C_CCD_Config:u10|combo_cnt[7]           ; I2C_CCD_Config:u10|combo_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; I2C_CCD_Config:u10|combo_cnt[3]           ; I2C_CCD_Config:u10|combo_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; MIPS:u11|EX_MEM:EXtoMEM|ALUOutM[1]        ; MIPS:u11|MEM_WB:MEMtoWB|ALUOutW[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.517      ;
; 0.364 ; I2C_CCD_Config:u10|combo_cnt[0]           ; I2C_CCD_Config:u10|combo_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Reset_Delay:u2|Cont[13]                   ; Reset_Delay:u2|Cont[13]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u2|Cont[14]                   ; Reset_Delay:u2|Cont[14]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u2|Cont[15]                   ; Reset_Delay:u2|Cont[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|combo_cnt[9]           ; I2C_CCD_Config:u10|combo_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|combo_cnt[10]          ; I2C_CCD_Config:u10|combo_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|combo_cnt[11]          ; I2C_CCD_Config:u10|combo_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|combo_cnt[13]          ; I2C_CCD_Config:u10|combo_cnt[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|senosr_exposure[11]    ; I2C_CCD_Config:u10|senosr_exposure[11]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|senosr_exposure[13]    ; I2C_CCD_Config:u10|senosr_exposure[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; I2C_CCD_Config:u10|senosr_exposure[6]     ; I2C_CCD_Config:u10|senosr_exposure[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; I2C_CCD_Config:u10|combo_cnt[21]          ; I2C_CCD_Config:u10|combo_cnt[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[0]                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Read                                                                                                                                  ; Sdram_Control_4Port:u9|Read                                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u9|mRD_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u9|command:command1|ex_write                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u9|command:command1|do_precharge                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u9|command:command1|do_load_mode                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u9|command:command1|ex_read                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u9|command:command1|CM_ACK                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u9|control_interface:control1|CMD_ACK                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u9|ST[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u9|mWR_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u9|OUT_VALID                                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u9|command:command1|rw_flag                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u9|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u9|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u9|command:command1|SA[3]                                                                                                                ; Sdram_Control_4Port:u9|SA[3]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u9|command:command1|SA[4]                                                                                                                ; Sdram_Control_4Port:u9|SA[4]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u9|command:command1|CS_N[0]                                                                                                              ; Sdram_Control_4Port:u9|CS_N[0]                                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u9|command:command1|BA[1]                                                                                                                ; Sdram_Control_4Port:u9|BA[1]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u9|command:command1|rp_shift[0]                                                                                                          ; Sdram_Control_4Port:u9|command:command1|rp_done                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u9|command:command1|SA[0]                                                                                                                ; Sdram_Control_4Port:u9|SA[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u9|command:command1|SA[1]                                                                                                                ; Sdram_Control_4Port:u9|SA[1]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u9|control_interface:control1|init_timer[15]                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u9|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u9|command:command1|OE                                                                                                                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u9|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rWR1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u9|command:command1|SA[6]                                                                                                                ; Sdram_Control_4Port:u9|SA[6]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u9|command:command1|rp_shift[1]                                                                                                          ; Sdram_Control_4Port:u9|command:command1|rp_shift[0]                                                                                                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u9|command:command1|SA[2]                                                                                                                ; Sdram_Control_4Port:u9|SA[2]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u9|command:command1|SA[10]                                                                                                               ; Sdram_Control_4Port:u9|SA[10]                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Sdram_Control_4Port:u9|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u9|control_interface:control1|timer[15]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u9|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rRD1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u9|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Sdram_Control_4Port:u9|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rWR2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; Sdram_Control_4Port:u9|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u9|rRD2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; Sdram_Control_4Port:u9|Write                                                                                                                                 ; Sdram_Control_4Port:u9|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.260 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.003     ; 2.244      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.015     ; 2.231      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.004     ; 2.242      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; -0.247 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.010     ; 2.236      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                             ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.069     ; 1.928      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.075     ; 1.922      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.076     ; 1.921      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.938      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.934      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.070     ; 1.927      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 1.945      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.044     ; 1.953      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.044     ; 1.953      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.044     ; 1.953      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.044     ; 1.953      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.939      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 1.945      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.056     ; 1.941      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[0]                                 ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                                 ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
; 0.035  ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                                 ; clk          ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.045     ; 1.952      ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                            ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.432 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.011      ; 2.611      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.615 ; Reset_Delay:u2|oRST_2            ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.007      ; 2.424      ;
; 17.630 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.418      ;
; 17.653 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.395      ;
; 17.689 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.359      ;
; 17.691 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.357      ;
; 17.693 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.010      ; 2.349      ;
; 17.702 ; I2C_CCD_Config:u10|combo_cnt[21] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.346      ;
; 17.755 ; I2C_CCD_Config:u10|combo_cnt[18] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.293      ;
; 17.765 ; I2C_CCD_Config:u10|combo_cnt[13] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.283      ;
; 17.767 ; I2C_CCD_Config:u10|combo_cnt[19] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.281      ;
; 17.774 ; I2C_CCD_Config:u10|combo_cnt[22] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.274      ;
; 17.780 ; I2C_CCD_Config:u10|combo_cnt[10] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.010      ; 2.262      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.813 ; I2C_CCD_Config:u10|combo_cnt[15] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.231      ;
; 17.814 ; I2C_CCD_Config:u10|combo_cnt[16] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.234      ;
; 17.818 ; I2C_CCD_Config:u10|combo_cnt[2]  ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.010      ; 2.224      ;
; 17.823 ; I2C_CCD_Config:u10|combo_cnt[8]  ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.010      ; 2.219      ;
; 17.825 ; I2C_CCD_Config:u10|combo_cnt[23] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.016      ; 2.223      ;
; 17.831 ; I2C_CCD_Config:u10|combo_cnt[3]  ; I2C_CCD_Config:u10|mI2C_CTRL_CLK    ; clk          ; clk         ; 20.000       ; 0.010      ; 2.211      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.836 ; I2C_CCD_Config:u10|combo_cnt[12] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.208      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.872 ; I2C_CCD_Config:u10|combo_cnt[14] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.172      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.874 ; I2C_CCD_Config:u10|combo_cnt[20] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15] ; clk          ; clk         ; 20.000       ; 0.012      ; 2.170      ;
; 17.876 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.162      ;
; 17.876 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.162      ;
; 17.876 ; I2C_CCD_Config:u10|combo_cnt[9]  ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.162      ;
+--------+----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.268 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.425      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.386 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.543      ;
; 1.451 ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.612      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[0]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[2]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[5]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[6]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[7]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[8]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[9]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[10]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.530 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[11]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.683      ;
; 1.534 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.688      ;
; 1.534 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.688      ;
; 1.534 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.688      ;
; 1.534 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|iexposure_adj_delay[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.688      ;
; 1.569 ; I2C_CCD_Config:u10|iexposure_adj_delay[2] ; I2C_CCD_Config:u10|mI2C_CTRL_CLK          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.730      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[12]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[13]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[14]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[15]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[16]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[17]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[18]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[19]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[20]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[21]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[22]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[23]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.653 ; Reset_Delay:u2|oRST_2                     ; I2C_CCD_Config:u10|combo_cnt[24]          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.800      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.676 ; I2C_CCD_Config:u10|combo_cnt[5]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.834      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[5]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[6]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[7]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[8]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[9]        ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[10]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[11]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[12]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[13]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[14]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.742 ; I2C_CCD_Config:u10|combo_cnt[1]           ; I2C_CCD_Config:u10|mI2C_CLK_DIV[15]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.900      ;
; 1.751 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CLK_DIV[0]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.915      ;
; 1.751 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CLK_DIV[1]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.915      ;
; 1.751 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CLK_DIV[2]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.915      ;
; 1.751 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CLK_DIV[3]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.915      ;
; 1.751 ; I2C_CCD_Config:u10|combo_cnt[24]          ; I2C_CCD_Config:u10|mI2C_CLK_DIV[4]        ; clk          ; clk         ; 0.000        ; 0.012      ; 1.915      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                  ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.918      ;
; 3.830 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.916      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.923      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.060     ; 1.923      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.920      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.919      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.066     ; 1.917      ;
; 3.831 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.065     ; 1.918      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.069     ; 1.927      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.069     ; 1.927      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.069     ; 1.927      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.069     ; 1.927      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.063     ; 1.933      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.068     ; 1.928      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                               ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[0]                               ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1]                               ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
; 3.844 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                               ; clk          ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.064     ; 1.932      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[0]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[0]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[10]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[10]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[11]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[11]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[12]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[12]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[13]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[13]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[14]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[14]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[15]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[15]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[16]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[16]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[17]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[17]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[18]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[18]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[19]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[19]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[1]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[1]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[20]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[20]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[21]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[21]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[22]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[22]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[23]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[23]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[24]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[24]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[25]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[25]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[26]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[26]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[27]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[27]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[28]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[28]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[29]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[29]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[2]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[2]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[30]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[30]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[31]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[31]                                                                     ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[3]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[3]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[4]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[4]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[5]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[5]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[6]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[6]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[7]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[7]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[8]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[8]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[9]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; MIPS:u11|MEM_WB:MEMtoWB|read_dataW[9]                                                                      ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MIPS:u11|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ram_block1a0~porta_datain_reg17 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; KEY[*]       ; clk        ; 2.427 ; 2.427 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; 2.427 ; 2.427 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 0.386 ; 0.386 ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 0.386 ; 0.386 ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; 4.370 ; 4.370 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 4.189 ; 4.189 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 4.068 ; 4.068 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 4.370 ; 4.370 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 4.143 ; 4.143 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 4.086 ; 4.086 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 4.056 ; 4.056 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 3.977 ; 3.977 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 3.971 ; 3.971 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; clk        ; -1.574 ; -1.574 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; -1.574 ; -1.574 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 0.632  ; 0.632  ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 0.632  ; 0.632  ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; -3.851 ; -3.851 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; -4.069 ; -4.069 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; -3.948 ; -3.948 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; -4.250 ; -4.250 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; -4.023 ; -4.023 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; -3.966 ; -3.966 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; -3.936 ; -3.936 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; -3.857 ; -3.857 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; -3.851 ; -3.851 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 4.665  ; 4.665  ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 4.035  ; 4.035  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 4.459  ; 4.459  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 4.665  ; 4.665  ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 4.361  ; 4.361  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 4.302  ; 4.302  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 4.346  ; 4.346  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 4.228  ; 4.228  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 4.217  ; 4.217  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 4.360  ; 4.360  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 4.353  ; 4.353  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 4.361  ; 4.361  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 4.400  ; 4.400  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 4.400  ; 4.400  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 4.355  ; 4.355  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 4.345  ; 4.345  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 4.363  ; 4.363  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 4.247  ; 4.247  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 4.256  ; 4.256  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 4.262  ; 4.262  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 4.387  ; 4.387  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 4.355  ; 4.355  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 4.221  ; 4.221  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 4.266  ; 4.266  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 4.267  ; 4.267  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 4.387  ; 4.387  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 4.355  ; 4.355  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 4.377  ; 4.377  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 4.489  ; 4.489  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 4.332  ; 4.332  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 4.479  ; 4.479  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 4.489  ; 4.489  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 4.331  ; 4.331  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 4.307  ; 4.307  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 4.349  ; 4.349  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 4.465  ; 4.465  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 2.585  ; 2.585  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 2.243  ; 2.243  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 2.341  ; 2.341  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 2.259  ; 2.259  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 2.319  ; 2.319  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 2.206  ; 2.206  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 2.311  ; 2.311  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 2.416  ; 2.416  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 2.585  ; 2.585  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 2.147  ; 2.147  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 2.406  ; 2.406  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 2.379  ; 2.379  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 2.495  ; 2.495  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 2.202  ; 2.202  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 2.402  ; 2.402  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 3.456  ; 3.456  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 2.983  ; 2.983  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 3.078  ; 3.078  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 2.936  ; 2.936  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 2.917  ; 2.917  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 3.223  ; 3.223  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 3.063  ; 3.063  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 3.136  ; 3.136  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 3.042  ; 3.042  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 3.189  ; 3.189  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 3.340  ; 3.340  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 3.405  ; 3.405  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 3.402  ; 3.402  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 3.330  ; 3.330  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 3.204  ; 3.204  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 3.456  ; 3.456  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 3.187  ; 3.187  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 2.480  ; 2.480  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 2.270  ; 2.270  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 2.282  ; 2.282  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 2.126  ; 2.126  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 4.035  ; 4.035  ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 4.035  ; 4.035  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 4.459  ; 4.459  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 4.665  ; 4.665  ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 4.174  ; 4.174  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 4.218  ; 4.218  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 4.092  ; 4.092  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 4.231  ; 4.231  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 4.224  ; 4.224  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 4.232  ; 4.232  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 4.114  ; 4.114  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 4.262  ; 4.262  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 4.222  ; 4.222  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 4.210  ; 4.210  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 4.229  ; 4.229  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 4.114  ; 4.114  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 4.121  ; 4.121  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 4.129  ; 4.129  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 4.131  ; 4.131  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 4.137  ; 4.137  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 4.257  ; 4.257  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 4.247  ; 4.247  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 4.070  ; 4.070  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 4.095  ; 4.095  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 4.242  ; 4.242  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 4.240  ; 4.240  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 4.089  ; 4.089  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 4.070  ; 4.070  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 4.113  ; 4.113  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 2.147  ; 2.147  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 2.243  ; 2.243  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 2.341  ; 2.341  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 2.259  ; 2.259  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 2.319  ; 2.319  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 2.206  ; 2.206  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 2.311  ; 2.311  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 2.416  ; 2.416  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 2.585  ; 2.585  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 2.147  ; 2.147  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 2.406  ; 2.406  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 2.379  ; 2.379  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 2.495  ; 2.495  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 2.202  ; 2.202  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 2.402  ; 2.402  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 2.617  ; 2.617  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 2.942  ; 2.942  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 2.813  ; 2.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 2.804  ; 2.804  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 2.813  ; 2.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 2.664  ; 2.664  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 2.649  ; 2.649  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 2.666  ; 2.666  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 2.701  ; 2.701  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 2.787  ; 2.787  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 3.017  ; 3.017  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 2.688  ; 2.688  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 3.048  ; 3.048  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 2.617  ; 2.617  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 2.837  ; 2.837  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 2.655  ; 2.655  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 2.828  ; 2.828  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 2.480  ; 2.480  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 2.270  ; 2.270  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 2.282  ; 2.282  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 2.126  ; 2.126  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.289 ;    ;    ; 2.289 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.611 ;    ;    ; 2.611 ;
; SW[3]      ; LEDR[3]     ; 2.776 ;    ;    ; 2.776 ;
; SW[4]      ; LEDR[4]     ; 2.839 ;    ;    ; 2.839 ;
; SW[5]      ; LEDR[5]     ; 2.560 ;    ;    ; 2.560 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.320 ;    ;    ; 3.320 ;
; SW[8]      ; LEDR[8]     ; 3.038 ;    ;    ; 3.038 ;
; SW[9]      ; LEDR[9]     ; 3.031 ;    ;    ; 3.031 ;
; UART_RXD   ; UART_TXD    ; 5.010 ;    ;    ; 5.010 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.289 ;    ;    ; 2.289 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.611 ;    ;    ; 2.611 ;
; SW[3]      ; LEDR[3]     ; 2.776 ;    ;    ; 2.776 ;
; SW[4]      ; LEDR[4]     ; 2.839 ;    ;    ; 2.839 ;
; SW[5]      ; LEDR[5]     ; 2.560 ;    ;    ; 2.560 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.320 ;    ;    ; 3.320 ;
; SW[8]      ; LEDR[8]     ; 3.038 ;    ;    ; 3.038 ;
; SW[9]      ; LEDR[9]     ; 3.031 ;    ;    ; 3.031 ;
; UART_RXD   ; UART_TXD    ; 5.010 ;    ;    ; 5.010 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 2.377 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 2.377 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 2.385 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 2.355 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 2.395 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 2.395 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 2.536 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 2.536 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 2.531 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 2.531 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 2.377 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 2.377 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 2.249 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 2.385 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 2.355 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 2.395 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 2.395 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 2.536 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 2.536 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 2.531 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 2.531 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 2.383 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 2.377     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 2.377     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 2.385     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 2.355     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 2.395     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 2.395     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 2.536     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 2.536     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 2.531     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 2.531     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; clk        ; 2.377     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; clk        ; 2.377     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; clk        ; 2.249     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; clk        ; 2.385     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; clk        ; 2.355     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 2.395     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 2.395     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 2.536     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 2.536     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; clk        ; 2.531     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 2.531     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; clk        ; 2.383     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.608   ; 0.215 ; -2.502   ; 1.268   ; 1.436               ;
;  altera_reserved_tck            ; N/A      ; N/A   ; N/A      ; N/A     ; 97.531              ;
;  clk                            ; -2.067   ; 0.215 ; 14.173   ; 1.268   ; 7.436               ;
;  u6|altpll_component|pll|clk[0] ; -2.608   ; 0.215 ; -2.502   ; 3.830   ; 1.436               ;
; Design-wide TNS                 ; -225.773 ; 0.0   ; -537.552 ; 0.0     ; 0.0                 ;
;  altera_reserved_tck            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                            ; -79.861  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u6|altpll_component|pll|clk[0] ; -145.912 ; 0.000 ; -537.552 ; 0.000   ; 0.000               ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; KEY[*]       ; clk        ; 5.464 ; 5.464 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; 5.464 ; 5.464 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 2.281 ; 2.281 ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 2.281 ; 2.281 ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; 7.734 ; 7.734 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; 7.267 ; 7.267 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; 7.107 ; 7.107 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; 7.734 ; 7.734 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; 7.249 ; 7.249 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; 7.111 ; 7.111 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; 7.100 ; 7.100 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; 6.938 ; 6.938 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; 6.928 ; 6.928 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; clk        ; -1.574 ; -1.574 ; Rise       ; clk                            ;
;  KEY[1]      ; clk        ; -1.574 ; -1.574 ; Rise       ; clk                            ;
; SW[*]        ; clk        ; 0.632  ; 0.632  ; Rise       ; clk                            ;
;  SW[0]       ; clk        ; 0.632  ; 0.632  ; Rise       ; clk                            ;
; DRAM_DQ[*]   ; clk        ; -3.851 ; -3.851 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; clk        ; -4.069 ; -4.069 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; clk        ; -3.948 ; -3.948 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; clk        ; -4.250 ; -4.250 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; clk        ; -4.023 ; -4.023 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; clk        ; -3.966 ; -3.966 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; clk        ; -3.936 ; -3.936 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; clk        ; -3.857 ; -3.857 ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; clk        ; -3.851 ; -3.851 ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 10.248 ; 10.248 ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 8.532  ; 8.532  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 8.563  ; 8.563  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 10.248 ; 10.248 ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 8.655  ; 8.655  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 8.549  ; 8.549  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 8.631  ; 8.631  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 8.304  ; 8.304  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 8.298  ; 8.298  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 8.618  ; 8.618  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 8.645  ; 8.645  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 8.655  ; 8.655  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 8.681  ; 8.681  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 8.681  ; 8.681  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 8.662  ; 8.662  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 8.643  ; 8.643  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 8.674  ; 8.674  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 8.343  ; 8.343  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 8.343  ; 8.343  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 8.358  ; 8.358  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 8.666  ; 8.666  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 8.629  ; 8.629  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 8.292  ; 8.292  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 8.332  ; 8.332  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 8.346  ; 8.346  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 8.662  ; 8.662  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 8.600  ; 8.600  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 8.666  ; 8.666  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 8.890  ; 8.890  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 8.521  ; 8.521  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 8.739  ; 8.739  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 8.752  ; 8.752  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 8.559  ; 8.559  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 8.493  ; 8.493  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 8.541  ; 8.541  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 8.890  ; 8.890  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 6.231  ; 6.231  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 5.533  ; 5.533  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 5.803  ; 5.803  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 5.536  ; 5.536  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 5.561  ; 5.561  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 5.777  ; 5.777  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 5.468  ; 5.468  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 5.750  ; 5.750  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 6.121  ; 6.121  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 6.231  ; 6.231  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 5.267  ; 5.267  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 6.091  ; 6.091  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 5.601  ; 5.601  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 5.983  ; 5.983  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 6.146  ; 6.146  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 5.482  ; 5.482  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 6.110  ; 6.110  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 8.800  ; 8.800  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 7.465  ; 7.465  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 7.758  ; 7.758  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 7.285  ; 7.285  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 7.331  ; 7.331  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 8.290  ; 8.290  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 7.746  ; 7.746  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 7.908  ; 7.908  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 7.813  ; 7.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 7.947  ; 7.947  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 8.299  ; 8.299  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 8.521  ; 8.521  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 8.613  ; 8.613  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 8.416  ; 8.416  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 8.227  ; 8.227  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 8.800  ; 8.800  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 8.193  ; 8.193  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 6.213  ; 6.213  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 5.758  ; 5.758  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 5.615  ; 5.615  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 5.232  ; 5.232  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; GPIO_1[*]      ; clk        ; 4.035  ; 4.035  ; Rise       ; clk                            ;
;  GPIO_1[16]    ; clk        ; 4.035  ; 4.035  ; Rise       ; clk                            ;
;  GPIO_1[17]    ; clk        ; 4.459  ; 4.459  ; Rise       ; clk                            ;
;  GPIO_1[24]    ; clk        ; 4.665  ; 4.665  ; Rise       ; clk                            ;
; HEX0[*]        ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX0[0]       ; clk        ; 4.174  ; 4.174  ; Rise       ; clk                            ;
;  HEX0[1]       ; clk        ; 4.218  ; 4.218  ; Rise       ; clk                            ;
;  HEX0[2]       ; clk        ; 4.092  ; 4.092  ; Rise       ; clk                            ;
;  HEX0[3]       ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX0[4]       ; clk        ; 4.231  ; 4.231  ; Rise       ; clk                            ;
;  HEX0[5]       ; clk        ; 4.224  ; 4.224  ; Rise       ; clk                            ;
;  HEX0[6]       ; clk        ; 4.232  ; 4.232  ; Rise       ; clk                            ;
; HEX1[*]        ; clk        ; 4.114  ; 4.114  ; Rise       ; clk                            ;
;  HEX1[0]       ; clk        ; 4.262  ; 4.262  ; Rise       ; clk                            ;
;  HEX1[1]       ; clk        ; 4.222  ; 4.222  ; Rise       ; clk                            ;
;  HEX1[2]       ; clk        ; 4.210  ; 4.210  ; Rise       ; clk                            ;
;  HEX1[3]       ; clk        ; 4.229  ; 4.229  ; Rise       ; clk                            ;
;  HEX1[4]       ; clk        ; 4.114  ; 4.114  ; Rise       ; clk                            ;
;  HEX1[5]       ; clk        ; 4.121  ; 4.121  ; Rise       ; clk                            ;
;  HEX1[6]       ; clk        ; 4.129  ; 4.129  ; Rise       ; clk                            ;
; HEX2[*]        ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX2[0]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
;  HEX2[1]       ; clk        ; 4.088  ; 4.088  ; Rise       ; clk                            ;
;  HEX2[2]       ; clk        ; 4.131  ; 4.131  ; Rise       ; clk                            ;
;  HEX2[3]       ; clk        ; 4.137  ; 4.137  ; Rise       ; clk                            ;
;  HEX2[4]       ; clk        ; 4.257  ; 4.257  ; Rise       ; clk                            ;
;  HEX2[5]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
;  HEX2[6]       ; clk        ; 4.247  ; 4.247  ; Rise       ; clk                            ;
; HEX3[*]        ; clk        ; 4.070  ; 4.070  ; Rise       ; clk                            ;
;  HEX3[0]       ; clk        ; 4.095  ; 4.095  ; Rise       ; clk                            ;
;  HEX3[1]       ; clk        ; 4.242  ; 4.242  ; Rise       ; clk                            ;
;  HEX3[2]       ; clk        ; 4.240  ; 4.240  ; Rise       ; clk                            ;
;  HEX3[3]       ; clk        ; 4.089  ; 4.089  ; Rise       ; clk                            ;
;  HEX3[4]       ; clk        ; 4.070  ; 4.070  ; Rise       ; clk                            ;
;  HEX3[5]       ; clk        ; 4.113  ; 4.113  ; Rise       ; clk                            ;
;  HEX3[6]       ; clk        ; 4.225  ; 4.225  ; Rise       ; clk                            ;
; DRAM_ADDR[*]   ; clk        ; 2.147  ; 2.147  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; clk        ; 2.243  ; 2.243  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; clk        ; 2.341  ; 2.341  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; clk        ; 2.259  ; 2.259  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; clk        ; 2.319  ; 2.319  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; clk        ; 2.206  ; 2.206  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; clk        ; 2.311  ; 2.311  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; clk        ; 2.416  ; 2.416  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; clk        ; 2.585  ; 2.585  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; clk        ; 2.147  ; 2.147  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; clk        ; 2.406  ; 2.406  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; clk        ; 2.275  ; 2.275  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; clk        ; 2.379  ; 2.379  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; clk        ; 2.495  ; 2.495  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; clk        ; 2.202  ; 2.202  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; clk        ; 2.402  ; 2.402  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; clk        ; 2.617  ; 2.617  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; clk        ; 2.942  ; 2.942  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; clk        ; 2.813  ; 2.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; clk        ; 2.804  ; 2.804  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; clk        ; 2.813  ; 2.813  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; clk        ; 2.664  ; 2.664  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; clk        ; 2.649  ; 2.649  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; clk        ; 2.666  ; 2.666  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; clk        ; 2.701  ; 2.701  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; clk        ; 2.787  ; 2.787  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; clk        ; 3.017  ; 3.017  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; clk        ; 2.688  ; 2.688  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; clk        ; 3.048  ; 3.048  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; clk        ; 2.617  ; 2.617  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; clk        ; 2.837  ; 2.837  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; clk        ; 2.655  ; 2.655  ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; clk        ; 2.828  ; 2.828  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; clk        ; 2.480  ; 2.480  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; clk        ; 2.270  ; 2.270  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; clk        ; 2.282  ; 2.282  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; clk        ; 2.126  ; 2.126  ; Rise       ; u6|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; clk        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; clk        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.635 ;    ;    ; 4.635 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.387 ;    ;    ; 5.387 ;
; SW[3]      ; LEDR[3]     ; 5.678 ;    ;    ; 5.678 ;
; SW[4]      ; LEDR[4]     ; 5.885 ;    ;    ; 5.885 ;
; SW[5]      ; LEDR[5]     ; 5.234 ;    ;    ; 5.234 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.811 ;    ;    ; 6.811 ;
; SW[8]      ; LEDR[8]     ; 6.384 ;    ;    ; 6.384 ;
; SW[9]      ; LEDR[9]     ; 6.364 ;    ;    ; 6.364 ;
; UART_RXD   ; UART_TXD    ; 9.565 ;    ;    ; 9.565 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.289 ;    ;    ; 2.289 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.611 ;    ;    ; 2.611 ;
; SW[3]      ; LEDR[3]     ; 2.776 ;    ;    ; 2.776 ;
; SW[4]      ; LEDR[4]     ; 2.839 ;    ;    ; 2.839 ;
; SW[5]      ; LEDR[5]     ; 2.560 ;    ;    ; 2.560 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.320 ;    ;    ; 3.320 ;
; SW[8]      ; LEDR[8]     ; 3.038 ;    ;    ; 3.038 ;
; SW[9]      ; LEDR[9]     ; 3.031 ;    ;    ; 3.031 ;
; UART_RXD   ; UART_TXD    ; 5.010 ;    ;    ; 5.010 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 753072   ; 272096   ; 12882    ; 32       ;
; clk                            ; u6|altpll_component|pll|clk[0] ; 141      ; 0        ; 0        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 12909    ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 753072   ; 272096   ; 12882    ; 32       ;
; clk                            ; u6|altpll_component|pll|clk[0] ; 141      ; 0        ; 0        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 12909    ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 519      ; 0        ; 0        ; 0        ;
; clk                            ; u6|altpll_component|pll|clk[0] ; 252      ; 0        ; 2        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 519      ; 0        ; 0        ; 0        ;
; clk                            ; u6|altpll_component|pll|clk[0] ; 252      ; 0        ; 2        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 175   ; 175  ;
; Unconstrained Output Ports      ; 102   ; 102  ;
; Unconstrained Output Port Paths ; 480   ; 480  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Jun 17 10:56:37 2018
Info: Command: quartus_sta DE1_D5M -c DE1_D5M
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332174): Ignored filter at SDC1.sdc(2): GPIO_1[0]] could not be matched with a port
Warning (332049): Ignored create_clock at SDC1.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name {pix_clk} -period 40.000 [get_ports {GPIO_1[0]]}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[0]} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -phase -135.00 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[1]} {u6|altpll_component|pll|clk[1]}
Warning (332060): Node: GPIO_1[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: rClk[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u10|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: auto_stp_external_clock_0 was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.608      -145.912 u6|altpll_component|pll|clk[0] 
    Info (332119):    -2.067       -79.861 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
    Info (332119):     0.445         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.502      -537.552 u6|altpll_component|pll|clk[0] 
    Info (332119):    14.173         0.000 clk 
Info (332146): Worst-case removal slack is 2.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.547         0.000 clk 
    Info (332119):     5.175         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 1.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.436         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     7.436         0.000 clk 
    Info (332119):    97.531         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: GPIO_1[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: rClk[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u10|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: auto_stp_external_clock_0 was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 0.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.389         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     5.492         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 u6|altpll_component|pll|clk[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -0.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.248        -7.913 u6|altpll_component|pll|clk[0] 
    Info (332119):    17.432         0.000 clk 
Info (332146): Worst-case removal slack is 1.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.268         0.000 clk 
    Info (332119):     3.830         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 1.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.873         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     7.500         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Sun Jun 17 10:56:43 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


