# Tema 1: El procesador

## Introducción
Todo procesador se define de acuerdo a una **arquitectura**. Esta hace referencia al repertorio de instrucciones (ISA: Instruction Set Architecture), registros, modelo de excepciones, manejo de la memoria virtual, mapa de direcciones físicas y otras caracterísitcas comunes del procesador.

Todo aquello que el programador debe saber acerca de la máquina. Es, básicamente, todo aquello que el procesador puede hacer.

Arquitectura | Empresa
-------------|---------
x866, x86-64, IA-32, INTEL64 | INTEL, AMD
MIPS-32, MIPS-64 | Mips Technologies

La **Implementación** hace referencia a las características concretas de los circuitos que conforman el diseño de un procesador concreto que ejecuta una arquitectura. También se denomina **Microarquitectura**.

Arquitectura | Microarquitectura | Modelos | Fabricantes
-------------|-------------------|---------|------------
MIPS | MIPS32; MIPS64, Warrior | R2000, R3000, InterAptiv | MIPS Tech. Imagination Tech.

## Arquitectura MIPS32
MIPS: **M**icroprocesor without **I**nterlocked **P**ipeline **S**tages.
* Procesador RISC (Reduced Instruction Set) desarrollado en la Universidad de Stanford por John L. Hennessy que emplea la técnica de segmentación.
* El diseño segmentado del MIPS es el precursor de la mayoría de los procesadores RISC posteriores.

### Implementaciones del MIPS

> Sección más histórica, mirar diapositivas.

#### Definiciones
* IP-core:
* Embedded System:
* SoC: 

### Características Básicas
* Máquina RISC.
* Ancho de palabra y tamaño de buses de 32 bits.
* Principales tamaño de datos en las instrucciones:
    * Byte(B), halfword(H), word(W).
* Aquitectura de carga/almacenamiento:
    * Instrucciones específicas de lectura (carga) y escritura (almacenamiento) en memoria.
    * Todos los operandos de una intrucción aritmética se cargan inicialmente en registros, o están en la propia instrucción (constante).
    * Instrucciones aritméticas con 3 operandos de 32 bits en registros.
* Modos de funcionamiento: usuario, núcleo (kernel) y depuración.

El registro PC (Program Counter) no pertenece a la arquitectura pero se utilizan en la CPU. PC apunta a la instrucción a buscar en memoria para su ejecución. El PC no es visible al programador, pero es modificado por ciertas instrucciones de forma indirecta.

### Modelos de programación

### Registros

### Memoria
Directivas de ensamblador:
* Directivas de segmentos de memoria:
    * `.data [direccion]`
    * `.text [direccion]`
    * `.end`
* Directivas de reserva de memoria de datos:
    * `.space n`
    * `.byte b1 [, b2] ... `
    * `.half b1 [, b2] ... `
    * `.word b1 [, b2] ... `
    * `.ascii cadena1 [, cadena2] ...`
    * `.asciiz cadena1 [, cadena2] ...`
* Direccionamiento:
    * Direccionamiento a nivel de byte.
    Modo big-endian y little-endian soportados.
* Alineamiento:
    * Byte en cualquier dirección.
    * Media palabra (half) en dirección par.
    * Palabra (word) en dirección múltiplo de 4.
* Directiva:
    * `.align N`
    * Alinea a partir de la siguiente instrucción múltiplo de 2N.

### Instrucciones
> Ver transparencias

Sintaxis y codificación:
* www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html
* [Arquitectura del MIPS](https://en.wikipedia.org/wiki/MIPS_architecture)
* Ejemplo de ejecución:

```assembly
    .data 0x10002000
a:  .byte 0x80, 0xFF, 0xA0, 0x00
b:  .word -1

    .text 0x00400000
    la $t0, a
    lb $t1, 0($t0)
    lb $t2, 2($t0)
    add $t3, $t1, $t2
    sb $t3, 3($t0)
    add $t1, $0, $0
    .end
```

* Las **pseudo-instrucciones** puede traducirse a dos instrucciones máquina. A continuación se ve el código de arriba con todas las instrucciones que se realizan:

```assembly
    .data 0x10002000
a:  .byte 0x80, 0xFF, 0xA0, 0x00
b:  .word -1

    .text 0x00400000    #Aquí empieza el programa
    lui $1, 4096        #lui: load upper immediate
    ori $8, $1, 8192
    lb $9, 0($8)        #El 0 delante del ($8) indica el desplazamiento
    lb $10, 2($8)       #Aquí se desplazaría 2 bytes en el registro $8
    add $11, $9, $10    #add destino, operando1, operando2
    sb $11, 3($8)
    add $9, $0, $0
```

El contador de programa se incrementará de cuatro en cuatro que es el número de bytes que forman una palabra (word).

### El procesador MONOCICLO
Elección del juego de instrucciones a ejecutar:
* Subconjunto del juego de instrucciones del MIPS:
    * Carga/almacenamiento: `lw`, `sw`.
    * Aritmética y comparación: `add`, `sub`, `and`, `or`, `slt`.
    * Salto: `beq`, `jump`.
* Ciclo único de reloj $\rightarrow$ *Monociclo*.

#### Etapas del diseño:
##### Diseñar la ruta de datos: 
* La ruta de datos es la combinación de elementos combinacionales, secuenciales y su interconexión. 
* Permite el flujo de la información que debe transformarse como consecuencia de la ejecución de una instrucción.

En la ruta de datos, la **sincronización** es cuándo puede leerse y escribirse la información en los elementos de almacenamiento del procesaros.

Asumimos sincronización **por flanco**. El **Ciclo del Reloj** define el tiempo de propagación necesario entre dos elementos.

`// Mirar las diapositivas de la Fases de ejecución instrucciones`

##### Diseñar la unidad de control:

#### La ruta de datos

##### La Unidad Aritmético Lógica (ALU)
Prácticamente todas las instrucciones utilizan un operador aritmético-lógico.

Algunas instrucciones acceden a memoria para leer/escribir datos.
* Utilizamos una memoria de datos.
* La memoria requiere una dirección y la señal de lectura o escritura.
* También requiere conectar la entrada y salida de datos.
* En futuros temas veremos que esta memoria es una memoria cache.

##### Almacenamiento del resultado
Algunas instreucciones escriben el resultado en un registro. El **Banco de Registros** dispone de un puesto de escritura con:
* **Dirección del registro** (5 bits): pueden ser `Rd` o `Rt`. Hace falta un multiplexor (MxDst) para hacer llegar a los bits de dirección el número de registros a escribir.
* **Datos** (32 bits): Puede ser el resultado de una operación de la ALU o de una lectura de memoria. Hace falta otro multiplexor (MxER) para llevar a los bits de datos el valor a escribir.

##### Salto condicional (beq)
La estructura de esta instrucción es `beq rs,rt,desplazamiento`, por ejemplo: `beq $t0,$t1,bucle1` .
* Si (Rs == Rt) **entonces** $PC \leftarrow (PC + 4) + (4+desplazamiento)_{32}$, **si no** no hacer nada $(PC \leftarrow(PC+4)$.
* La dirección de destino es la suma del contador de programa $(PC+4)$ y el desplazamiento (positivo o negativo) indicado en la instrucción.
* El desplazamiento es en palabras, por lo que hay que multiplicarlo por 4 para tenerlo en bytes. El resultado hay que extenderlo a 32 bits.

Cómo comprobar la condición **Rs==Rt**:

#### Salto incondicional (jump)

#### Instrucciones tipo I
La estructura de la instrucción `addi` es la siguiente: `addi rt,inm(rs)` y la operación que realiza es `r=rs+inm` .

## Prestaciones de la ruta de datos
> Diapositiva 63
El tiempo de reloj será el ciclo de reloj de la instrucción más lenta. En este caso la que más operaciones hacía es la de *load word* `lw rt desp(rs)` (Se puede ver en la *Diapositiva 32*).

