<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:16.2716</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.04.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0048408</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>단면 몰드를 갖는 적층형 SiP 구조를 형성하는 반도체 디바이스 및 그 형성 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING STACKED SiP  STRUCTURE WITH SINGLE-SIDED MOLD</inventionTitleEng><openDate>2025.10.24</openDate><openNumber>10-2025-0153113</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 제1 기판과 제1 기판의 제1 표면 위에 배치된 복수의 제1 전기 구성요소를 포함한다. 제2 기판은 복수의 제2 전기 구성요소를 구비한다. 제2 기판은 제1 전기 구성요소 중 적어도 하나 위에 배치된다. 제1 인캡슐런트는 제1 기판, 제1 전기 구성요소, 제2 기판 및 제2 전기 구성요소 위에 증착된다. 제1 차폐 물질은 제1 인캡슐런트 위에 배치된다. 제2 인캡슐런트는 제2 기판 및 제2 전기 구성요소 위에 증착될 수 있으며, 제2 차폐 물질은 제2 인캡슐런트 위에 배치될 수 있다. 접착제 또는 복수의 범프가 제2 기판과 제1 전기 구성요소 중 적어도 하나 사이에 배치될 수 있으며, 에폭시 재료는 제2 기판과 제1 전기 구성요소 중 적어도 하나 사이에 배치될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스에 있어서, 상기 반도체 디바이스는: 제1 기판; 제1 기판의 제1 표면 상에 배치된 복수의 제1 전기 구성요소; 제2 기판; 상기 제2 기판 위에 배치되는 복수의 제2 전기 구성요소 -상기 제2 기판은 상기 제1 전기 구성요소 중 적어도 하나 위에 배치됨-; 제1 기판, 제1 전기 구성요소, 제2 기판 및 제2 전기 구성요소 위에 증착된 제1 인캡슐런트; 및 제1 인캡슐런트 위에 배치된 제1 차폐 물질;을 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제2 기판 및 제2 전기 구성요소 위에 증착된 제2 인캡슐런트; 및제2 인캡슐런트 위에 배치된 제2 차폐 물질;을 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제2기판과 제1 전기 구성요소 중 적어도 하나 사이에 배치된 접착제를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제2 기판과 제1 전기 구성요소 중 적어도 하나 사이에 배치된 복수의 범프를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 제2 기판과 제1 전기 구성요소 중 적어도 하나 사이에 배치된 에폭시 물질을 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 반도체 디바이스에 있어서, 상기 반도체 디바이스는: 제1 기판; 제1 기판의 제1 표면 위에 배치된 제1 전기 구성요소; 제2 기판; 상기 제2 기판 상에 배치되는 제2 전기 구성요소 -상기 제2 기판은 상기 제1 전기 구성요소 상에 배치됨-; 및 제1 기판, 제1 전기 구성요소, 제2 기판 및 제2 전기 구성요소 위에 증착된 제1 인캡슐런트;를 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 제1 인캡슐런트 위에 배치된 차폐 물질을 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 제2 기판 및 제2 전기 구성요소 위에 증착된 제2 인캡슐런트; 및 제2 인캡슐런트 위에 배치된 차폐 물질;을 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 제2 기판과 제1 전기 구성요소 사이에 배치된 접착제를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 제2 기판과 제1 전기 구성요소 사이에 배치된 복수의 범프를 더 포함하는 것을 특징으로 하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스를 제작하는 방법에 있어서, 상기 방법은: 제1 기판을 제공하고; 제1 기판의 제1 표면 위에 제1 전기 구성요소를 배치하고; 제2 기판을 제공하고; 제2 기판 위에 제2 전기 구성요소를 배치하고 -상기 제2 기판은 상기 제1 전기 구성요소 위에 배치됨-; 및 제1 기판, 제1 전기 구성요소, 제2 기판 및 제2 전기 구성요소 위에 제1 인캡슐런트를 증착하는; 것을 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제1 인캡슐런트 위에 차폐 물질을 배치하는 것을 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 제2 기판 및 제2 전기 구성요소 위에 제2 인캡슐런트를 증착하고; 및 제2 인캡슐런트 위에 차폐 물질을 배치하는; 것을 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 제2 기판과 제1 전기 구성요소 사이에 접착제를 배치하는 것을 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 제2 기판과 제1 전기 구성요소 사이에 복수의 범프를 배치하는 것을 더 포함하는 것을 특징으로 하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country>대한민국</country><engName>LEE, SeungHyun</engName><name>이승현</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country>대한민국</country><engName>YUN, Yeojun</engName><name>윤여준</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country>대한민국</country><engName>LEE, HeeSoo</engName><name>이희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.04.17</priorityApplicationDate><priorityApplicationNumber>18/637,657</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.04.14</receiptDate><receiptNumber>1-1-2025-0420567-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.29</receiptDate><receiptNumber>9-1-2025-9005023-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250048408.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936fa875c21a4ac1ed18d8957d61fe5a6cd6f8e0e295fada2558ad2ca778eb6cc091dc99056da873d917db592d7aeb74bf3eb4cdea7a2d5700</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf307354338259fa88eeccf106a06bb9bb74b922de1024fa1a21fc6a2cdb4b5a2b800bb7b7f376249e6e791abd410167f9029665e403e3c07f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>