Fitter report for mea
Sun May 22 09:49:31 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 22 09:49:31 2022       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; mea                                         ;
; Top-level Entity Name              ; mea1                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE40F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 10,398 / 39,600 ( 26 % )                    ;
;     Total combinational functions  ; 10,380 / 39,600 ( 26 % )                    ;
;     Dedicated logic registers      ; 85 / 39,600 ( < 1 % )                       ;
; Total registers                    ; 85                                          ;
; Total pins                         ; 15 / 329 ( 5 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,161,216 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 232 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE40F23C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.46        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  29.2%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED8s[0] ; Missing drive strength and slew rate ;
; LED8s[1] ; Missing drive strength and slew rate ;
; LED8s[2] ; Missing drive strength and slew rate ;
; LED8s[3] ; Missing drive strength and slew rate ;
; LED8s[4] ; Missing drive strength and slew rate ;
; LED8s[5] ; Missing drive strength and slew rate ;
; LED8s[6] ; Missing drive strength and slew rate ;
; LED8s[7] ; Missing drive strength and slew rate ;
; SEL[0]   ; Missing drive strength and slew rate ;
; SEL[1]   ; Missing drive strength and slew rate ;
; SEL[2]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10529 ) ; 0.00 % ( 0 / 10529 )       ; 0.00 % ( 0 / 10529 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10529 ) ; 0.00 % ( 0 / 10529 )       ; 0.00 % ( 0 / 10529 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10519 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Field_Programable_Gate_Array/FPGA_text_final/tst6_/output_files/mea.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 10,398 / 39,600 ( 26 % ) ;
;     -- Combinational with no register       ; 10313                    ;
;     -- Register only                        ; 18                       ;
;     -- Combinational with a register        ; 67                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2751                     ;
;     -- 3 input functions                    ; 3207                     ;
;     -- <=2 input functions                  ; 4422                     ;
;     -- Register only                        ; 18                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 6988                     ;
;     -- arithmetic mode                      ; 3392                     ;
;                                             ;                          ;
; Total registers*                            ; 85 / 41,173 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 85 / 39,600 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 828 / 2,475 ( 33 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 15 / 329 ( 5 % )         ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M9Ks                                        ; 0 / 126 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,161,216 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,161,216 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 5 / 20 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 6% / 5% / 8%             ;
; Peak interconnect usage (total/H/V)         ; 20% / 20% / 20%          ;
; Maximum fan-out                             ; 90                       ;
; Highest non-global fan-out                  ; 90                       ;
; Total fan-out                               ; 29133                    ;
; Average fan-out                             ; 2.76                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 10398 / 39600 ( 26 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 10313                  ; 0                              ;
;     -- Register only                        ; 18                     ; 0                              ;
;     -- Combinational with a register        ; 67                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 2751                   ; 0                              ;
;     -- 3 input functions                    ; 3207                   ; 0                              ;
;     -- <=2 input functions                  ; 4422                   ; 0                              ;
;     -- Register only                        ; 18                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 6988                   ; 0                              ;
;     -- arithmetic mode                      ; 3392                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 85                     ; 0                              ;
;     -- Dedicated logic registers            ; 85 / 39600 ( < 1 % )   ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 828 / 2475 ( 33 % )    ; 0 / 2475 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 15                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )        ; 0 / 232 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 29128                  ; 5                              ;
;     -- Registered Connections               ; 770                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 0                              ;
;     -- Output Ports                         ; 11                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RST    ; B12   ; 7        ; 34           ; 43           ; 7            ; 28                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk    ; G1    ; 1        ; 0            ; 21           ; 7            ; 29                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; switch ; W6    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; test   ; T2    ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED8s[0] ; H15   ; 7        ; 61           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[1] ; H14   ; 7        ; 61           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[2] ; H16   ; 6        ; 67           ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[3] ; N16   ; 5        ; 67           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[4] ; P16   ; 5        ; 67           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[5] ; R15   ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[6] ; R14   ; 4        ; 65           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8s[7] ; T13   ; 4        ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[0]   ; N17   ; 5        ; 67           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[1]   ; P17   ; 5        ; 67           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[2]   ; R16   ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                          ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 35 ( 14 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 45 ( 2 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 42 ( 2 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 43 ( 9 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 41 ( 10 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 37 ( 5 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 43 ( 7 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; RST                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; LED8s[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 424        ; 7        ; LED8s[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 393        ; 6        ; LED8s[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; LED8s[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 329        ; 5        ; SEL[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; LED8s[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 302        ; 5        ; SEL[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; LED8s[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 269        ; 4        ; LED8s[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 267        ; 4        ; SEL[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; test                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; LED8s[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; switch                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |mea1                                     ; 10398 (0)   ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 15   ; 0            ; 10313 (0)    ; 18 (0)            ; 67 (0)           ; |mea1                                                                                                                    ; work         ;
;    |Clock_Division:div|                   ; 727 (88)    ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 699 (60)     ; 2 (2)             ; 26 (26)          ; |mea1|Clock_Division:div                                                                                                 ; work         ;
;       |lpm_divide:Mod0|                   ; 639 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 639 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|Clock_Division:div|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_qcm:auto_generated|  ; 639 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 639 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fnh:divider| ; 639 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 639 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider                       ; work         ;
;                |alt_u_div_iaf:divider|    ; 639 (639)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 639 (639)    ; 0 (0)             ; 0 (0)            ; |mea1|Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider ; work         ;
;    |count_add:add|                        ; 55 (55)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 38 (38)          ; |mea1|count_add:add                                                                                                      ; work         ;
;    |smg_display:disp|                     ; 9626 (30)   ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9612 (26)    ; 0 (0)             ; 14 (4)           ; |mea1|smg_display:disp                                                                                                   ; work         ;
;       |lpm_divide:Div0|                   ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div0                                                                                   ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_olh:divider| ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                         ; work         ;
;                |alt_u_div_47f:divider|    ; 304 (304)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (304)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider   ; work         ;
;       |lpm_divide:Div1|                   ; 444 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div1                                                                                   ; work         ;
;          |lpm_divide_3jm:auto_generated|  ; 444 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_rlh:divider| ; 444 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider                         ; work         ;
;                |alt_u_div_a7f:divider|    ; 444 (444)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (444)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider   ; work         ;
;       |lpm_divide:Div2|                   ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div2                                                                                   ; work         ;
;          |lpm_divide_dkm:auto_generated|  ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_5nh:divider| ; 527 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider                         ; work         ;
;                |alt_u_div_u9f:divider|    ; 527 (527)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (527)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider   ; work         ;
;       |lpm_divide:Div3|                   ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (0)      ; 0 (0)             ; 10 (0)           ; |mea1|smg_display:disp|lpm_divide:Div3                                                                                   ; work         ;
;          |lpm_divide_hkm:auto_generated|  ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (0)      ; 0 (0)             ; 10 (0)           ; |mea1|smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_dnh:divider| ; 553 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (0)      ; 0 (0)             ; 10 (0)           ; |mea1|smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider                         ; work         ;
;                |alt_u_div_7af:divider|    ; 553 (553)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (543)    ; 0 (0)             ; 10 (10)          ; |mea1|smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider   ; work         ;
;       |lpm_divide:Div4|                   ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div4                                                                                   ; work         ;
;          |lpm_divide_kkm:auto_generated|  ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_cnh:divider| ; 504 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                         ; work         ;
;                |alt_u_div_caf:divider|    ; 504 (504)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider   ; work         ;
;       |lpm_divide:Div5|                   ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div5                                                                                   ; work         ;
;          |lpm_divide_ekm:auto_generated|  ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_6nh:divider| ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider                         ; work         ;
;                |alt_u_div_0af:divider|    ; 398 (398)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (398)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider   ; work         ;
;       |lpm_divide:Div6|                   ; 193 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div6                                                                                   ; work         ;
;          |lpm_divide_lkm:auto_generated|  ; 193 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_inh:divider| ; 193 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider                         ; work         ;
;                |alt_u_div_9af:divider|    ; 193 (193)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (193)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider   ; work         ;
;       |lpm_divide:Mod0|                   ; 1409 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1409 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod0                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 1409 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1409 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 1409 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1409 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 1409 (1409) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1409 (1409)  ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod1|                   ; 1339 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1339 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod1                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 1339 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1339 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 1339 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1339 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 1339 (1339) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1339 (1339)  ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod2|                   ; 1216 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1216 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod2                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 1216 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1216 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 1216 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1216 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 1216 (1216) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1216 (1216)  ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod3|                   ; 1066 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1066 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod3                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 1066 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1066 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 1066 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1066 (0)     ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 1066 (1066) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1066 (1066)  ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod4|                   ; 802 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 802 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod4                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 802 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 802 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 802 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 802 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 802 (802)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 802 (802)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod5|                   ; 541 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 541 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod5                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 541 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 541 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 541 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 541 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 541 (541)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 541 (541)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod6|                   ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod6                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;       |lpm_divide:Mod7|                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod7                                                                                   ; work         ;
;          |lpm_divide_kcm:auto_generated|  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod7|lpm_divide_kcm:auto_generated                                                     ; work         ;
;             |sign_div_unsign_9nh:divider| ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod7|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider                         ; work         ;
;                |alt_u_div_6af:divider|    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |mea1|smg_display:disp|lpm_divide:Mod7|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider   ; work         ;
;    |switch_scoure:sw|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mea1|switch_scoure:sw                                                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LED8s[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8s[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RST      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; test     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; RST                            ;                   ;         ;
; clk                            ;                   ;         ;
; test                           ;                   ;         ;
; switch                         ;                   ;         ;
;      - switch_scoure:sw|output ; 0                 ; 6       ;
+--------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clock_Division:div|CLK_2s ; FF_X41_Y27_N19     ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Clock_Division:div|CLK_ms ; FF_X45_Y31_N15     ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; RST                       ; PIN_B12            ; 27      ; Async. clear ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clk                       ; PIN_G1             ; 28      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; count_add:add|N[0]~78     ; LCCOMB_X41_Y27_N30 ; 27      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; switch_scoure:sw|output   ; LCCOMB_X1_Y21_N14  ; 27      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+---------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clock_Division:div|CLK_2s ; FF_X41_Y27_N19    ; 27      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Clock_Division:div|CLK_ms ; FF_X45_Y31_N15    ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RST                       ; PIN_B12           ; 27      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                       ; PIN_G1            ; 28      ; 6                                    ; Global Clock         ; GCLK2            ; --                        ;
; switch_scoure:sw|output   ; LCCOMB_X1_Y21_N14 ; 27      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58   ; 90      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58   ; 90      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58   ; 90      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58   ; 90      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58   ; 89      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56   ; 87      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56   ; 87      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56   ; 87      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56   ; 87      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_21~56                       ; 86      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56   ; 86      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54   ; 84      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54   ; 84      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54   ; 84      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54   ; 84      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54   ; 83      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52   ; 81      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52   ; 81      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52   ; 81      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52   ; 81      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_20~52                       ; 80      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52   ; 80      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50   ; 78      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50   ; 78      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50   ; 78      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50   ; 78      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50   ; 77      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48   ; 75      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48   ; 75      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48   ; 75      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48   ; 74      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_19~48                       ; 74      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48   ; 74      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~46   ; 72      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~46   ; 72      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~46   ; 72      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~46   ; 71      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~44   ; 69      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~44   ; 69      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~44   ; 69      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_15~44                       ; 68      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_18~44                       ; 68      ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_21~44                       ; 68      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~44   ; 68      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~42   ; 66      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~42   ; 66      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~42   ; 66      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~42   ; 65      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~40   ; 63      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~40   ; 63      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~40   ; 63      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_23_result_int[24]~40 ; 62      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 62      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_14~40                       ; 62      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_17~40                       ; 62      ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_20~40                       ; 62      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 62      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~40   ; 62      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 62      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 62      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 62      ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|add_sub_28_result_int[25]~36   ; 61      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60   ; 61      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_25_result_int[21]~30   ; 61      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_24_result_int[21]~30   ; 61      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~38   ; 60      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~38   ; 60      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~38   ; 60      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_22_result_int[23]~38 ; 59      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_26_result_int[21]~30   ; 59      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~38   ; 59      ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|add_sub_29_result_int[25]~36   ; 58      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~36   ; 57      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~36   ; 57      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~36   ; 57      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_21_result_int[22]~36 ; 56      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_27_result_int[21]~30   ; 56      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~36   ; 56      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_20_result_int[21]~34 ; 55      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_24_result_int[25]~42 ; 54      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~34   ; 54      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~34   ; 54      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_28_result_int[21]~30   ; 53      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~34   ; 53      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_19_result_int[20]~32 ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_26_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_25_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_24_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_23_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_22_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_21_result_int[18]~26   ; 52      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~32   ; 51      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~32   ; 51      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_27_result_int[18]~26   ; 50      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_29_result_int[21]~30   ; 50      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~32   ; 50      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_18_result_int[19]~30 ; 49      ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_23~48                       ; 49      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~30   ; 48      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~30   ; 48      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_28_result_int[18]~26   ; 47      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~30   ; 47      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~28   ; 45      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_17_result_int[18]~28 ; 44      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_29_result_int[18]~26   ; 44      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~28   ; 44      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_27_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_26_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_25_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_24_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_23_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_22_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_21_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_20_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_19_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_18_result_int[15]~22   ; 43      ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_13~36                       ; 42      ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_16~36                       ; 42      ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_19~36                       ; 42      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~26   ; 42      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_16_result_int[17]~26 ; 41      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_28_result_int[15]~22   ; 41      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~26   ; 41      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_15_result_int[16]~24 ; 40      ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~34   ; 40      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_14_result_int[15]~22 ; 39      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~24   ; 39      ;
; Clock_Division:div|Equal0~8                                                                                                                     ; 38      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_13_result_int[14]~20 ; 38      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_29_result_int[15]~22   ; 38      ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|add_sub_30_result_int[25]~36   ; 38      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~24   ; 38      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~22   ; 35      ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~28   ; 34      ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|add_sub_30_result_int[21]~30   ; 32      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~20   ; 32      ;
; count_add:add|N_lock[7]                                                                                                                         ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_28_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_27_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_26_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_25_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_24_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_23_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_22_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_21_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_20_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_19_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_18_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_17_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_16_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_15_result_int[11]~16   ; 31      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_14_result_int[11]~16   ; 31      ;
; count_add:add|N_lock[8]                                                                                                                         ; 30      ;
; count_add:add|N_lock[9]                                                                                                                         ; 30      ;
; count_add:add|N_lock[10]                                                                                                                        ; 30      ;
; count_add:add|N_lock[11]                                                                                                                        ; 29      ;
; count_add:add|N_lock[12]                                                                                                                        ; 29      ;
; count_add:add|N_lock[13]                                                                                                                        ; 29      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~18    ; 29      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_29_result_int[11]~16   ; 29      ;
; count_add:add|N_lock[6]                                                                                                                         ; 28      ;
; count_add:add|N_lock[14]                                                                                                                        ; 28      ;
; count_add:add|N_lock[15]                                                                                                                        ; 28      ;
; count_add:add|N_lock[16]                                                                                                                        ; 28      ;
; count_add:add|N_lock[17]                                                                                                                        ; 28      ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_30_result_int[18]~26   ; 28      ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~22   ; 28      ;
; count_add:add|N[0]~78                                                                                                                           ; 27      ;
; count_add:add|N_lock[18]                                                                                                                        ; 27      ;
; count_add:add|N_lock[19]                                                                                                                        ; 27      ;
; count_add:add|N_lock[20]                                                                                                                        ; 27      ;
; count_add:add|N_lock[21]                                                                                                                        ; 26      ;
; count_add:add|N_lock[22]                                                                                                                        ; 26      ;
; count_add:add|N_lock[23]                                                                                                                        ; 26      ;
; count_add:add|N_lock[5]                                                                                                                         ; 24      ;
; count_add:add|N_lock[24]                                                                                                                        ; 24      ;
; count_add:add|N_lock[25]                                                                                                                        ; 24      ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|add_sub_30_result_int[15]~22   ; 24      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_29_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_28_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_27_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_26_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_25_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_24_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_23_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_22_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[8]~12    ; 22      ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~16     ; 21      ;
; count_add:add|N_lock[4]                                                                                                                         ; 20      ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_30_result_int[11]~16   ; 18      ;
; count_add:add|N_lock[26]                                                                                                                        ; 17      ;
; smg_display:disp|SE[1]                                                                                                                          ; 16      ;
; count_add:add|N_lock[3]                                                                                                                         ; 16      ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|add_sub_25_result_int[26]~44 ; 16      ;
; smg_display:disp|SE[0]                                                                                                                          ; 15      ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|add_sub_30_result_int[8]~12    ; 14      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_26_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_25_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_24_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_23_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_22_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_21_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_20_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_19_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_18_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_17_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_16_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_15_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_14_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_13_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_12_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_11_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_10_result_int[5]~8     ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_9_result_int[5]~8      ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_8_result_int[5]~8      ; 13      ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[5]~8     ; 10      ;
; count_add:add|N_lock[2]                                                                                                                         ; 9       ;
; smg_display:disp|Mux4~4                                                                                                                         ; 7       ;
; smg_display:disp|Mux6~4                                                                                                                         ; 7       ;
; smg_display:disp|Mux7~4                                                                                                                         ; 7       ;
; smg_display:disp|Mux5~4                                                                                                                         ; 7       ;
; smg_display:disp|SE[2]                                                                                                                          ; 6       ;
; Clock_Division:div|Add0~22                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~20                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~18                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~16                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~12                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~10                                                                                                                      ; 6       ;
; Clock_Division:div|Add0~8                                                                                                                       ; 6       ;
; count_add:add|N_lock[1]                                                                                                                         ; 5       ;
; Clock_Division:div|Add0~50                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~48                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~46                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~44                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~42                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~40                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~38                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~36                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~34                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~32                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~30                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~24                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~14                                                                                                                      ; 5       ;
; Clock_Division:div|Add0~6                                                                                                                       ; 5       ;
; Clock_Division:div|Add0~4                                                                                                                       ; 5       ;
; Clock_Division:div|Add0~28                                                                                                                      ; 4       ;
; Clock_Division:div|Add0~26                                                                                                                      ; 4       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 4       ;
; smg_display:disp|lpm_divide:Mod7|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_24~34                       ; 4       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 4       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|op_24~50                       ; 4       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 4       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 4       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 4       ;
; count_add:add|N[0]                                                                                                                              ; 3       ;
; Clock_Division:div|Add0~2                                                                                                                       ; 3       ;
; Clock_Division:div|Add0~0                                                                                                                       ; 3       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62   ; 3       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[629]~1009           ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[577]~1008           ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[551]~1007           ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[525]~1006           ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[499]~1005           ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[437]~769              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[730]~301              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[506]~709              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[569]~573              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[422]~768              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~1019             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[407]~767              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~1018             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[392]~766              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~1017             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[377]~765              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[865]~1016             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[362]~764              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[833]~1015             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[347]~763              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[801]~1014             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[332]~762              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[769]~1013             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[317]~761              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[737]~1012             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[302]~760              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[705]~1011             ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[706]~1010             ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[707]~1009             ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[708]~1008             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[287]~759              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[288]~758              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[289]~757              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[290]~756              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[291]~755              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[292]~754              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[293]~753              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[294]~752              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[295]~751              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[296]~750              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[297]~749              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[731]~300              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[732]~299              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[733]~298              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[734]~297              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[735]~296              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[736]~295              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[737]~294              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[738]~293              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[739]~292              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[740]~291              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[741]~290              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[742]~289              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[743]~288              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[744]~287              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[745]~286              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[746]~285              ; 2       ;
; smg_display:disp|lpm_divide:Div6|lpm_divide_lkm:auto_generated|sign_div_unsign_inh:divider|alt_u_div_9af:divider|StageOut[747]~284              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[488]~708              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~655              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[470]~707              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~654              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[452]~706              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~653              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[434]~705              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[865]~652              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[416]~704              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[833]~651              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[398]~703              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[801]~650              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[802]~649              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[803]~648              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[804]~647              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[399]~702              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[400]~701              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[401]~700              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[402]~699              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[403]~698              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[404]~697              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[405]~696              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[406]~695              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[407]~694              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[408]~693              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[409]~692              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[410]~691              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[411]~690              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[548]~572              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~313              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[527]~571              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~312              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[528]~570              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~311              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[898]~310              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[899]~309              ; 2       ;
; smg_display:disp|lpm_divide:Mod6|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[900]~308              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[529]~569              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[530]~568              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[531]~567              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[532]~566              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[533]~565              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[534]~564              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[535]~563              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[536]~562              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[537]~561              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[538]~560              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[539]~559              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[540]~558              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[541]~557              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[542]~556              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[543]~555              ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[962]~1872             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[930]~1871             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[898]~1870             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[866]~1869             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[834]~1868             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[802]~1867             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[770]~1866             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[738]~1865             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[706]~1864             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[674]~1863             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[642]~1862             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[610]~1861             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[578]~1860             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[546]~1859             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[514]~1858             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[482]~1857             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[450]~1856             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[418]~1855             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[386]~1854             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[354]~1853             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[322]~1852             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[290]~1851             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[291]~1850             ; 2       ;
; smg_display:disp|lpm_divide:Mod0|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[292]~1849             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[321]~726              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~1395             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[310]~725              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~1394             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[299]~724              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~1393             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[288]~723              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[865]~1392             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[277]~722              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[833]~1391             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[266]~721              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[801]~1390             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[255]~720              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[769]~1389             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[244]~719              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[737]~1388             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[233]~718              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[705]~1387             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[222]~717              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[673]~1386             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[211]~716              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[641]~1385             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[200]~715              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[609]~1384             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[189]~714              ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[577]~1383             ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[578]~1382             ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[579]~1381             ; 2       ;
; smg_display:disp|lpm_divide:Mod3|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[580]~1380             ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[178]~713              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[167]~712              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[168]~711              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[169]~710              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[170]~709              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[171]~708              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[172]~707              ; 2       ;
; smg_display:disp|lpm_divide:Div2|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[173]~706              ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[234]~604              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~1608             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[226]~603              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~1607             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[218]~602              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~1606             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[210]~601              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[865]~1605             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[202]~600              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[833]~1604             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[194]~599              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[801]~1603             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[186]~598              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[769]~1602             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[178]~597              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[737]~1601             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[170]~596              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[705]~1600             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[162]~595              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[673]~1599             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[154]~594              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[641]~1598             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[146]~593              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[609]~1597             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[138]~592              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[577]~1596             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[130]~591              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[545]~1595             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[122]~590              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[513]~1594             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[114]~589              ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[481]~1593             ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[482]~1592             ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[483]~1591             ; 2       ;
; smg_display:disp|lpm_divide:Mod2|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[484]~1590             ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[106]~588              ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[98]~587               ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[99]~586               ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[100]~585              ; 2       ;
; smg_display:disp|lpm_divide:Div1|lpm_divide_3jm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_a7f:divider|StageOut[101]~584              ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~408              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[961]~1785             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~407              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[929]~1784             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~406              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[897]~1783             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[132]~405              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[865]~1782             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[127]~404              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[833]~1781             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[122]~403              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[801]~1780             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[117]~402              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[769]~1779             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[112]~401              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[737]~1778             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[107]~400              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[705]~1777             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[102]~399              ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[673]~1776             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[97]~398               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[641]~1775             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[92]~397               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[609]~1774             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[87]~396               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[577]~1773             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[82]~395               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[545]~1772             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[77]~394               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[513]~1771             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[72]~393               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[481]~1770             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[67]~392               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[449]~1769             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[62]~391               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[417]~1768             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[57]~390               ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[385]~1767             ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[386]~1766             ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[387]~1765             ; 2       ;
; smg_display:disp|lpm_divide:Mod1|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[388]~1764             ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[52]~389               ; 2       ;
; smg_display:disp|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[47]~388               ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[630]~984            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[631]~983            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[632]~982            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[633]~981            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[634]~980            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[635]~979            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[636]~978            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[637]~977            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[638]~976            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[639]~975            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[640]~974            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[641]~973            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[642]~972            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[643]~971            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[644]~970            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[645]~969            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[646]~968            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[647]~967            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[648]~966            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[603]~965            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[604]~964            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[605]~963            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[606]~962            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[607]~961            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[608]~960            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[609]~959            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[610]~958            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[611]~957            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[612]~956            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[613]~955            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[614]~954            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[615]~953            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[616]~952            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[617]~951            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[618]~950            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[619]~949            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[620]~948            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[621]~947            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[578]~946            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[579]~945            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[580]~944            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[581]~943            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[582]~942            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[583]~941            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[584]~940            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[585]~939            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[586]~938            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[587]~937            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[588]~936            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[589]~935            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[590]~934            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[591]~933            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[592]~932            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[593]~931            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[594]~930            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[552]~929            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[553]~928            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[554]~927            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[555]~926            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[556]~925            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[557]~924            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[558]~923            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[559]~922            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[560]~921            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[561]~920            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[562]~919            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[563]~918            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[564]~917            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[565]~916            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[566]~915            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[526]~914            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[527]~913            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[528]~912            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[529]~911            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[530]~910            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[531]~909            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[532]~908            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[533]~907            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[534]~906            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[535]~905            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[536]~904            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[537]~903            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[538]~902            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[539]~901            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[540]~900            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[500]~899            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[501]~898            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[502]~897            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[503]~896            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[504]~895            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[505]~894            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[506]~893            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[507]~892            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[508]~891            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[509]~890            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[510]~889            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[511]~888            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[512]~887            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[513]~886            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[473]~885            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[474]~884            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[475]~883            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[476]~882            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[477]~881            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[478]~880            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[479]~879            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[480]~878            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[481]~877            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[482]~876            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[483]~875            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[484]~874            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[485]~873            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[486]~872            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[447]~871            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[448]~870            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[449]~869            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[450]~868            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[451]~867            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[452]~866            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[453]~865            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[454]~864            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[455]~863            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[456]~862            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[457]~861            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[458]~860            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[459]~859            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[421]~858            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[422]~857            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[423]~856            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[424]~855            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[425]~854            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[426]~853            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[427]~852            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[428]~851            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[429]~850            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[430]~849            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[431]~848            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[432]~847            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[395]~846            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[396]~845            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[397]~844            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[398]~843            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[399]~842            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[400]~841            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[401]~840            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[402]~839            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[403]~838            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[404]~837            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[405]~836            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[370]~835            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[372]~834            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[373]~833            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[374]~832            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[375]~831            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[376]~830            ; 2       ;
; Clock_Division:div|lpm_divide:Mod0|lpm_divide_qcm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_iaf:divider|StageOut[378]~829            ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[525]~687              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[613]~552              ; 2       ;
; smg_display:disp|lpm_divide:Div5|lpm_divide_ekm:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_0af:divider|StageOut[591]~551              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[962]~1007             ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[438]~736              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[439]~735              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[440]~734              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[441]~733              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[442]~732              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[443]~731              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[444]~730              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[445]~729              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[446]~728              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[447]~727              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[423]~725              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[424]~724              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[425]~723              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[426]~722              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[427]~721              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[428]~720              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[429]~719              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[430]~718              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[431]~717              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[432]~716              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[930]~978              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[931]~977              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[932]~976              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[933]~975              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[934]~974              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[935]~973              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[936]~972              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[937]~971              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[938]~970              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[939]~969              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[940]~968              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[941]~967              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[942]~966              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[943]~965              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[944]~964              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[945]~963              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[946]~962              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[947]~961              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[948]~960              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[949]~959              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[950]~958              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[951]~957              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[952]~956              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[953]~955              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[954]~954              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[955]~953              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[956]~952              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[957]~951              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[408]~714              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[409]~713              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[410]~712              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[411]~711              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[412]~710              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[413]~709              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[414]~708              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[415]~707              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[416]~706              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[417]~705              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[898]~950              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[899]~949              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[900]~948              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[901]~947              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[902]~946              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[903]~945              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[904]~944              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[905]~943              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[906]~942              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[907]~941              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[908]~940              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[909]~939              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[910]~938              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[911]~937              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[912]~936              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[913]~935              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[914]~934              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[915]~933              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[916]~932              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[917]~931              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[918]~930              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[919]~929              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[920]~928              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[921]~927              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[922]~926              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[923]~925              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[924]~924              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[393]~703              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[394]~702              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[395]~701              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[396]~700              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[397]~699              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[398]~698              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[399]~697              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[400]~696              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[401]~695              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[402]~694              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[866]~923              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[867]~922              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[868]~921              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[869]~920              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[870]~919              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[871]~918              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[872]~917              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[873]~916              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[874]~915              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[875]~914              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[876]~913              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[877]~912              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[878]~911              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[879]~910              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[880]~909              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[881]~908              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[882]~907              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[883]~906              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[884]~905              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[885]~904              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[886]~903              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[887]~902              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[888]~901              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[889]~900              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[890]~899              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[891]~898              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[378]~692              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[379]~691              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[380]~690              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[381]~689              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[382]~688              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[383]~687              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[384]~686              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[385]~685              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[386]~684              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[387]~683              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[834]~897              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[835]~896              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[836]~895              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[837]~894              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[838]~893              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[839]~892              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[840]~891              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[841]~890              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[842]~889              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[843]~888              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[844]~887              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[845]~886              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[846]~885              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[847]~884              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[848]~883              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[849]~882              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[850]~881              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[851]~880              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[852]~879              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[853]~878              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[854]~877              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[855]~876              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[856]~875              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[857]~874              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[858]~873              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[363]~681              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[364]~680              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[365]~679              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[366]~678              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[367]~677              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[368]~676              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[369]~675              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[370]~674              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[371]~673              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[372]~672              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[802]~872              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[803]~871              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[804]~870              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[805]~869              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[806]~868              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[807]~867              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[808]~866              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[809]~865              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[810]~864              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[811]~863              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[812]~862              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[813]~861              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[814]~860              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[815]~859              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[816]~858              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[817]~857              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[818]~856              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[819]~855              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[820]~854              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[821]~853              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[822]~852              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[823]~851              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[824]~850              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[348]~670              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[349]~669              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[350]~668              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[351]~667              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[352]~666              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[353]~665              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[354]~664              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[355]~663              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[356]~662              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[357]~661              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[770]~849              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[771]~848              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[772]~847              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[773]~846              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[774]~845              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[775]~844              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[776]~843              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[777]~842              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[778]~841              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[779]~840              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[780]~839              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[781]~838              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[782]~837              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[783]~836              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[784]~835              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[785]~834              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[786]~833              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[787]~832              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[788]~831              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[789]~830              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[790]~829              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[333]~659              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[334]~658              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[335]~657              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[336]~656              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[337]~655              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[338]~654              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[339]~653              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[340]~652              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[341]~651              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[342]~650              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[738]~828              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[739]~827              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[740]~826              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[741]~825              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[742]~824              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[743]~823              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[744]~822              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[745]~821              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[746]~820              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[747]~819              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[748]~818              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[749]~817              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[750]~816              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[751]~815              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[752]~814              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[753]~813              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[754]~812              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[755]~811              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[756]~810              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[318]~648              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[319]~647              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[320]~646              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[321]~645              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[322]~644              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[323]~643              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[324]~642              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[325]~641              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[326]~640              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[327]~639              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[709]~809              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[710]~808              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[711]~807              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[712]~806              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[713]~805              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[714]~804              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[715]~803              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[716]~802              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[717]~801              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[718]~800              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[719]~799              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[720]~798              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[721]~797              ; 2       ;
; smg_display:disp|lpm_divide:Mod4|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[722]~796              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[303]~637              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[304]~636              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[305]~635              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[306]~634              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[307]~633              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[308]~632              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[309]~631              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[310]~630              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[311]~629              ; 2       ;
; smg_display:disp|lpm_divide:Div3|lpm_divide_hkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_7af:divider|StageOut[312]~628              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[962]~646              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[526]~674              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[507]~673              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[527]~672              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[528]~671              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[529]~670              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[530]~669              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[531]~668              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[532]~667              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[533]~666              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[534]~665              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[535]~664              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[536]~663              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[537]~662              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[508]~660              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[489]~659              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[509]~658              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[510]~657              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[511]~656              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[512]~655              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[513]~654              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[514]~653              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[515]~652              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[516]~651              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[517]~650              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[518]~649              ; 2       ;
; smg_display:disp|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[519]~648              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[930]~619              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[931]~618              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[932]~617              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[933]~616              ; 2       ;
; smg_display:disp|lpm_divide:Mod5|lpm_divide_kcm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|StageOut[934]~615              ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 13,349 / 116,715 ( 11 % ) ;
; C16 interconnects     ; 45 / 3,886 ( 1 % )        ;
; C4 interconnects      ; 6,499 / 73,752 ( 9 % )    ;
; Direct links          ; 2,511 / 116,715 ( 2 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 2,557 / 39,600 ( 6 % )    ;
; R24 interconnects     ; 58 / 3,777 ( 2 % )        ;
; R4 interconnects      ; 6,219 / 99,858 ( 6 % )    ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.58) ; Number of LABs  (Total = 828) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 45                            ;
; 2                                           ; 33                            ;
; 3                                           ; 23                            ;
; 4                                           ; 18                            ;
; 5                                           ; 14                            ;
; 6                                           ; 14                            ;
; 7                                           ; 17                            ;
; 8                                           ; 11                            ;
; 9                                           ; 6                             ;
; 10                                          ; 14                            ;
; 11                                          ; 26                            ;
; 12                                          ; 19                            ;
; 13                                          ; 48                            ;
; 14                                          ; 52                            ;
; 15                                          ; 65                            ;
; 16                                          ; 423                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.02) ; Number of LABs  (Total = 828) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 2                             ;
; 1 Clock                            ; 7                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.23) ; Number of LABs  (Total = 828) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 52                            ;
; 2                                            ; 33                            ;
; 3                                            ; 29                            ;
; 4                                            ; 20                            ;
; 5                                            ; 15                            ;
; 6                                            ; 16                            ;
; 7                                            ; 20                            ;
; 8                                            ; 12                            ;
; 9                                            ; 6                             ;
; 10                                           ; 22                            ;
; 11                                           ; 22                            ;
; 12                                           ; 20                            ;
; 13                                           ; 52                            ;
; 14                                           ; 49                            ;
; 15                                           ; 121                           ;
; 16                                           ; 332                           ;
; 17                                           ; 0                             ;
; 18                                           ; 0                             ;
; 19                                           ; 1                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.62) ; Number of LABs  (Total = 828) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 64                            ;
; 2                                                ; 38                            ;
; 3                                                ; 34                            ;
; 4                                                ; 24                            ;
; 5                                                ; 24                            ;
; 6                                                ; 30                            ;
; 7                                                ; 29                            ;
; 8                                                ; 22                            ;
; 9                                                ; 17                            ;
; 10                                               ; 37                            ;
; 11                                               ; 37                            ;
; 12                                               ; 44                            ;
; 13                                               ; 89                            ;
; 14                                               ; 78                            ;
; 15                                               ; 117                           ;
; 16                                               ; 143                           ;
; 17                                               ; 0                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.47) ; Number of LABs  (Total = 828) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 49                            ;
; 3                                            ; 22                            ;
; 4                                            ; 23                            ;
; 5                                            ; 23                            ;
; 6                                            ; 22                            ;
; 7                                            ; 23                            ;
; 8                                            ; 32                            ;
; 9                                            ; 28                            ;
; 10                                           ; 24                            ;
; 11                                           ; 27                            ;
; 12                                           ; 33                            ;
; 13                                           ; 37                            ;
; 14                                           ; 34                            ;
; 15                                           ; 49                            ;
; 16                                           ; 46                            ;
; 17                                           ; 57                            ;
; 18                                           ; 33                            ;
; 19                                           ; 22                            ;
; 20                                           ; 27                            ;
; 21                                           ; 17                            ;
; 22                                           ; 18                            ;
; 23                                           ; 14                            ;
; 24                                           ; 22                            ;
; 25                                           ; 13                            ;
; 26                                           ; 21                            ;
; 27                                           ; 16                            ;
; 28                                           ; 16                            ;
; 29                                           ; 15                            ;
; 30                                           ; 26                            ;
; 31                                           ; 31                            ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 15        ; 0            ; 15        ; 0            ; 0            ; 15        ; 15        ; 0            ; 15        ; 15        ; 0            ; 11           ; 0            ; 0            ; 4            ; 0            ; 11           ; 4            ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 15        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 15           ; 0         ; 15           ; 15           ; 0         ; 0         ; 15           ; 0         ; 0         ; 15           ; 4            ; 15           ; 15           ; 11           ; 15           ; 4            ; 11           ; 15           ; 15           ; 15           ; 4            ; 15           ; 15           ; 15           ; 15           ; 15           ; 0         ; 15           ; 15           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED8s[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED8s[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; test               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 6.0               ;
; clk,I/O         ; clk                  ; 1.9               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+----------------------------+---------------------------+-------------------+
; Source Register            ; Destination Register      ; Delay Added in ns ;
+----------------------------+---------------------------+-------------------+
; Clock_Division:div|CLK_ms  ; Clock_Division:div|CLK_ms ; 2.556             ;
; Clock_Division:div|CLK_2s  ; Clock_Division:div|CLK_2s ; 2.534             ;
; Clock_Division:div|tmp[8]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[9]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[10] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[11] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[16] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[18] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[12] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[13] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[14] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[15] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[17] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[19] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[20] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[21] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[22] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[25] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[24] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[23] ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[7]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[6]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[5]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[4]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[3]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[2]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[1]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; Clock_Division:div|tmp[0]  ; Clock_Division:div|CLK_2s ; 1.267             ;
; RST                        ; count_add:add|N[14]       ; 1.004             ;
+----------------------------+---------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE40F23C8 for design "mea"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mea.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node switch_scoure:sw|output
Info (176353): Automatically promoted node Clock_Division:div|CLK_2s 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node count_add:add|N[0]~78
        Info (176357): Destination node Clock_Division:div|CLK_2s~1
Info (176353): Automatically promoted node switch_scoure:sw|output 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Clock_Division:div|CLK_ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Clock_Division:div|CLK_ms~0
Info (176353): Automatically promoted node RST~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node count_add:add|N[0]~78
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file E:/Field_Programable_Gate_Array/FPGA_text_final/tst6_/output_files/mea.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5718 megabytes
    Info: Processing ended: Sun May 22 09:49:32 2022
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Field_Programable_Gate_Array/FPGA_text_final/tst6_/output_files/mea.fit.smsg.


