digraph "CFG for '_Z10rotateCudaPKhjPhjffjjff' function" {
	label="CFG for '_Z10rotateCudaPKhjPhjffjjff' function";

	Node0x56e42a0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%10:\l  %11 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %13 = getelementptr i8, i8 addrspace(4)* %11, i64 4\l  %14 = bitcast i8 addrspace(4)* %13 to i16 addrspace(4)*\l  %15 = load i16, i16 addrspace(4)* %14, align 4, !range !4, !invariant.load !5\l  %16 = zext i16 %15 to i32\l  %17 = mul i32 %12, %16\l  %18 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %19 = add i32 %17, %18\l  %20 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %21 = getelementptr i8, i8 addrspace(4)* %11, i64 6\l  %22 = bitcast i8 addrspace(4)* %21 to i16 addrspace(4)*\l  %23 = load i16, i16 addrspace(4)* %22, align 2, !range !4, !invariant.load !5\l  %24 = zext i16 %23 to i32\l  %25 = mul i32 %20, %24\l  %26 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %27 = add i32 %25, %26\l  %28 = icmp ult i32 %19, %6\l  %29 = icmp ult i32 %27, %7\l  %30 = select i1 %28, i1 %29, i1 false\l  br i1 %30, label %31, label %97\l|{<s0>T|<s1>F}}"];
	Node0x56e42a0:s0 -> Node0x56e8860;
	Node0x56e42a0:s1 -> Node0x56e88f0;
	Node0x56e8860 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%31:\l31:                                               \l  %32 = uitofp i32 %19 to float\l  %33 = fmul contract float %32, %8\l  %34 = fadd contract float %33, %4\l  %35 = uitofp i32 %27 to float\l  %36 = fmul contract float %35, %9\l  %37 = fadd contract float %34, %36\l  %38 = fmul contract float %32, %9\l  %39 = fsub contract float %5, %38\l  %40 = fmul contract float %35, %8\l  %41 = fadd contract float %39, %40\l  %42 = fptosi float %37 to i32\l  %43 = fptosi float %41 to i32\l  %44 = mul i32 %27, %3\l  %45 = zext i32 %44 to i64\l  %46 = getelementptr inbounds i8, i8 addrspace(1)* %2, i64 %45\l  %47 = zext i32 %19 to i64\l  %48 = getelementptr inbounds i8, i8 addrspace(1)* %46, i64 %47\l  %49 = icmp slt i32 %42, 0\l  br i1 %49, label %95, label %50\l|{<s0>T|<s1>F}}"];
	Node0x56e8860:s0 -> Node0x56e94f0;
	Node0x56e8860:s1 -> Node0x56e9540;
	Node0x56e9540 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7ac8e70",label="{%50:\l50:                                               \l  %51 = add i32 %6, -1\l  %52 = icmp ugt i32 %51, %42\l  %53 = icmp sgt i32 %43, -1\l  %54 = select i1 %52, i1 %53, i1 false\l  %55 = add i32 %7, -1\l  %56 = icmp ugt i32 %55, %43\l  %57 = select i1 %54, i1 %56, i1 false\l  br i1 %57, label %58, label %95\l|{<s0>T|<s1>F}}"];
	Node0x56e9540:s0 -> Node0x56e9ae0;
	Node0x56e9540:s1 -> Node0x56e94f0;
	Node0x56e9ae0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%58:\l58:                                               \l  %59 = mul i32 %43, %1\l  %60 = zext i32 %59 to i64\l  %61 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %60\l  %62 = zext i32 %42 to i64\l  %63 = getelementptr inbounds i8, i8 addrspace(1)* %61, i64 %62\l  %64 = sitofp i32 %42 to float\l  %65 = fsub contract float %37, %64\l  %66 = sitofp i32 %43 to float\l  %67 = fsub contract float %41, %66\l  %68 = load i8, i8 addrspace(1)* %63, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %69 = uitofp i8 %68 to float\l  %70 = fsub contract float 1.000000e+00, %65\l  %71 = fmul contract float %70, %69\l  %72 = fsub contract float 1.000000e+00, %67\l  %73 = fmul contract float %72, %71\l  %74 = getelementptr inbounds i8, i8 addrspace(1)* %63, i64 1\l  %75 = load i8, i8 addrspace(1)* %74, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %76 = uitofp i8 %75 to float\l  %77 = fmul contract float %65, %76\l  %78 = fmul contract float %72, %77\l  %79 = fadd contract float %73, %78\l  %80 = zext i32 %1 to i64\l  %81 = getelementptr inbounds i8, i8 addrspace(1)* %63, i64 %80\l  %82 = load i8, i8 addrspace(1)* %81, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %83 = uitofp i8 %82 to float\l  %84 = fmul contract float %70, %83\l  %85 = fmul contract float %67, %84\l  %86 = fadd contract float %79, %85\l  %87 = getelementptr inbounds i8, i8 addrspace(1)* %81, i64 1\l  %88 = load i8, i8 addrspace(1)* %87, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %89 = uitofp i8 %88 to float\l  %90 = fmul contract float %65, %89\l  %91 = fmul contract float %67, %90\l  %92 = fadd contract float %86, %91\l  %93 = fadd contract float %92, 5.000000e-01\l  %94 = fptoui float %93 to i8\l  br label %95\l}"];
	Node0x56e9ae0 -> Node0x56e94f0;
	Node0x56e94f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%95:\l95:                                               \l  %96 = phi i8 [ %94, %58 ], [ 0, %50 ], [ 0, %31 ]\l  store i8 %96, i8 addrspace(1)* %48, align 1, !tbaa !7\l  br label %97\l}"];
	Node0x56e94f0 -> Node0x56e88f0;
	Node0x56e88f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%97:\l97:                                               \l  ret void\l}"];
}
