# 공통소스 증폭회로 실험결과

## [표 2] 공통소스 증폭회로의 실험결과

| RL 조건 | Vin [Vpp] | Vout [Vpp] | 측정이득 [V/V] | 계산이득 [V/V] | 시뮬레이션 결과 [V/V] |
|----------|------------|-------------|------------------|------------------|-----------------------|
| (2) 2kΩ | 0.4 | 13.87 | -34.7 | **-35.9** | -34.7 |
| (4) RL 제거 | 0.4 | 18.63 | -46.6 | **-52.4** | -46.6 |

### 📘 계산 근거

- **측정이득** = Vout(Vpp) ÷ Vin(Vpp)  
  - 2kΩ: 13.87 ÷ 0.4 ≈ 34.7 → 위상 반전으로 음수 부호 적용  
  - RL 제거: 18.63 ÷ 0.4 ≈ 46.6 → 위상 반전으로 음수 부호 적용

- **계산이득 (이론값)**  
  데이터시트 기반으로 gm ≈ 0.0569 S, ro ≈ 11.7 kΩ (λ = 0.01에서 도출)  
  - 2kΩ 부하 시: −gm·(RD‖RL‖ro) = −0.0569 × (1k‖2k‖11.7k) ≈ −35.9 V/V  
  - RL 제거 시: −gm·(RD‖ro) = −0.0569 × (1k‖11.7k) ≈ −52.4 V/V  

- **설명**  
  부하 제거 시 출력 노드가 부동 상태가 되어 실제 파형의 최저점이 0V까지 내려가지 않아, 측정 이득이 이론보다 약간 작게 나타남.
