---
arturl_encode: "68747470733a2f2f62:6c6f672e6373646e2e6e65742f71715f34353935363437352f:61727469636c652f64657461696c732f313436313430393734"
layout: post
title: "FPGAVerilog-SPI驱动"
date: 2025-03-09 23:16:22 +08:00
description: "FPGA|Verilog-SPI驱动"
keywords: "FPGA|Verilog-SPI驱动"
categories: ['未分类']
tags: ['蓝桥杯', '竞赛', '优化', 'Verilog', 'Spi', 'Fpga']
artid: "146140974"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146140974
    alt: "FPGAVerilog-SPI驱动"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146140974
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146140974
cover: https://bing.ee123.net/img/rand?artid=146140974
image: https://bing.ee123.net/img/rand?artid=146140974
img: https://bing.ee123.net/img/rand?artid=146140974
---

# FPGA|Verilog-SPI驱动

最近准备蓝桥杯FPGA的竞赛，因为感觉官方出的IIC的驱动代码思路非常好，写的内容非常有逻辑并且规范。也想学习一下SPI的协议，所以准备自己照着写一下。直到我打开他们给出的SPI底层驱动，我整个人傻眼了，我只能说，嗯，这个SPI驱动和之前的IIC驱动一定不是一个人写的，本次给出的SPI驱动真的太差劲了，我虽然按照他的思路写了，但是感觉写下来非常难受，还是咬牙坚持下来了，下面我们就来分析一下官方给的SPI的驱动代码的不足之处：

1. 状态机的设置非常不合理
     
   ![请添加图片描述](https://i-blog.csdnimg.cn/direct/52c6d897e83b414cb2fc0f9dbcfc043e.png)
2. 使用两段式状态机，组合逻辑里面竟然使用非阻塞赋值…这是最低级的错误了（在图片中展示了）
     
   ![请添加图片描述](https://i-blog.csdnimg.cn/direct/8263cae59eb54bb88124f8b5b3898728.png)
3. 时钟分频不准确（放入图片）
     
   虽然始终不精确，50分频变为52，但是因为差的不多，不太影响通信
     
   ![请添加图片描述](https://i-blog.csdnimg.cn/direct/d34612010cb44cbc99e9d84f53133f22.png)
4. 状态机设置转换条件不明确
     
   第一眼看都不知道怎么个转换关系
     
   ![请添加图片描述](https://i-blog.csdnimg.cn/direct/126b5b2217744f7f991d4bf1fcef6770.png)

全部代码：
  
通过网盘分享的文件：spi\_master.v
  
链接: https://pan.baidu.com/s/1riRYdltzmhM4Uz5GDlOCng?pwd=a77h 提取码: a77h
  
–来自百度网盘超级会员v8的分享
  
总结
  
虽然能够运行，但是官方给的代码质量确实太低了
  
![请添加图片描述](https://i-blog.csdnimg.cn/direct/607079e12110431db95aea4ea2b165b9.png)