compile_verilog_pass Bug637.bsv
