
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/aes/rtl/aes_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module aes_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output aes_reg_pkg::aes_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input  aes_reg_pkg::aes_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  17: </pre>
<pre style="margin:0; padding:0 ">  18:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  20: );</pre>
<pre style="margin:0; padding:0 ">  21: </pre>
<pre style="margin:0; padding:0 ">  22:   import aes_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   localparam int AW = 7;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="margin:0; padding:0 ">  28:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  36: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  46: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  56: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  64:   );</pre>
<pre style="margin:0; padding:0 ">  65: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  68: </pre>
<pre style="margin:0; padding:0 ">  69:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  70:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  71:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic [31:0] key0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic key0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic [31:0] key1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic key1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic [31:0] key2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic key2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [31:0] key3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic key3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [31:0] key4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic key4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [31:0] key5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic key5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [31:0] key6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic key6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [31:0] key7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic key7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic [31:0] data_in0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic data_in0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [31:0] data_in1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic data_in1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [31:0] data_in2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic data_in2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic [31:0] data_in3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic data_in3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic [31:0] data_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic data_out0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [31:0] data_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic data_out1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic [31:0] data_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic data_out2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [31:0] data_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic data_out3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic ctrl_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic ctrl_mode_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic ctrl_mode_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic ctrl_mode_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic [2:0] ctrl_key_len_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic [2:0] ctrl_key_len_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic ctrl_key_len_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic ctrl_key_len_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic ctrl_manual_start_trigger_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic ctrl_manual_start_trigger_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic ctrl_manual_start_trigger_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic ctrl_manual_start_trigger_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic ctrl_force_data_overwrite_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic ctrl_force_data_overwrite_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic ctrl_force_data_overwrite_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic ctrl_force_data_overwrite_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic trigger_start_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic trigger_start_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic trigger_key_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic trigger_key_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic trigger_data_in_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic trigger_data_in_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic trigger_data_out_clear_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic trigger_data_out_clear_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic status_idle_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic status_stall_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic status_output_valid_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic status_input_ready_qs;</pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 134: </pre>
<pre style="margin:0; padding:0 "> 135:   // Subregister 0 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 136:   // R[key0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 137: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   ) u_key0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .we     (key0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:     .wd     (key0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:     .d      (hw2reg.key[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .qe     (reg2hw.key[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:     .q      (reg2hw.key[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 149:   );</pre>
<pre style="margin:0; padding:0 "> 150: </pre>
<pre style="margin:0; padding:0 "> 151:   // Subregister 1 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 152:   // R[key1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 153: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   ) u_key1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:     .we     (key1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:     .wd     (key1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:     .d      (hw2reg.key[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:     .qe     (reg2hw.key[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:     .q      (reg2hw.key[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 165:   );</pre>
<pre style="margin:0; padding:0 "> 166: </pre>
<pre style="margin:0; padding:0 "> 167:   // Subregister 2 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 168:   // R[key2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 169: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   ) u_key2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:     .we     (key2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:     .wd     (key2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .d      (hw2reg.key[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:     .qe     (reg2hw.key[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:     .q      (reg2hw.key[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 181:   );</pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="margin:0; padding:0 "> 183:   // Subregister 3 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 184:   // R[key3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   ) u_key3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .we     (key3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .wd     (key3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .d      (hw2reg.key[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .qe     (reg2hw.key[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .q      (reg2hw.key[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 197:   );</pre>
<pre style="margin:0; padding:0 "> 198: </pre>
<pre style="margin:0; padding:0 "> 199:   // Subregister 4 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 200:   // R[key4]: V(True)</pre>
<pre style="margin:0; padding:0 "> 201: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   ) u_key4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .we     (key4_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .wd     (key4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .d      (hw2reg.key[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .qe     (reg2hw.key[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .q      (reg2hw.key[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 213:   );</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="margin:0; padding:0 "> 215:   // Subregister 5 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 216:   // R[key5]: V(True)</pre>
<pre style="margin:0; padding:0 "> 217: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   ) u_key5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .we     (key5_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     .wd     (key5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .d      (hw2reg.key[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .qe     (reg2hw.key[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:     .q      (reg2hw.key[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 229:   );</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231:   // Subregister 6 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 232:   // R[key6]: V(True)</pre>
<pre style="margin:0; padding:0 "> 233: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   ) u_key6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .we     (key6_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .wd     (key6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .d      (hw2reg.key[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .qe     (reg2hw.key[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:     .q      (reg2hw.key[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 245:   );</pre>
<pre style="margin:0; padding:0 "> 246: </pre>
<pre style="margin:0; padding:0 "> 247:   // Subregister 7 of Multireg key</pre>
<pre style="margin:0; padding:0 "> 248:   // R[key7]: V(True)</pre>
<pre style="margin:0; padding:0 "> 249: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:   ) u_key7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .we     (key7_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .wd     (key7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .d      (hw2reg.key[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .qe     (reg2hw.key[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .q      (reg2hw.key[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 261:   );</pre>
<pre style="margin:0; padding:0 "> 262: </pre>
<pre style="margin:0; padding:0 "> 263: </pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265:   // Subregister 0 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 266:   // R[data_in0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 267: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:   ) u_data_in0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 275: </pre>
<pre style="margin:0; padding:0 "> 276:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .we     (data_in0_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:     .wd     (data_in0_wd),</pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="margin:0; padding:0 "> 280:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .de     (hw2reg.data_in[0].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .d      (hw2reg.data_in[0].d ),</pre>
<pre style="margin:0; padding:0 "> 283: </pre>
<pre style="margin:0; padding:0 "> 284:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .qe     (reg2hw.data_in[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .q      (reg2hw.data_in[0].q ),</pre>
<pre style="margin:0; padding:0 "> 287: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 289:   );</pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="margin:0; padding:0 "> 291:   // Subregister 1 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 292:   // R[data_in1]: V(False)</pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   ) u_data_in1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 301: </pre>
<pre style="margin:0; padding:0 "> 302:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .we     (data_in1_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .wd     (data_in1_wd),</pre>
<pre style="margin:0; padding:0 "> 305: </pre>
<pre style="margin:0; padding:0 "> 306:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .de     (hw2reg.data_in[1].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:     .d      (hw2reg.data_in[1].d ),</pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="margin:0; padding:0 "> 310:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .qe     (reg2hw.data_in[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:     .q      (reg2hw.data_in[1].q ),</pre>
<pre style="margin:0; padding:0 "> 313: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 315:   );</pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="margin:0; padding:0 "> 317:   // Subregister 2 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 318:   // R[data_in2]: V(False)</pre>
<pre style="margin:0; padding:0 "> 319: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   ) u_data_in2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 327: </pre>
<pre style="margin:0; padding:0 "> 328:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .we     (data_in2_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .wd     (data_in2_wd),</pre>
<pre style="margin:0; padding:0 "> 331: </pre>
<pre style="margin:0; padding:0 "> 332:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .de     (hw2reg.data_in[2].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .d      (hw2reg.data_in[2].d ),</pre>
<pre style="margin:0; padding:0 "> 335: </pre>
<pre style="margin:0; padding:0 "> 336:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .qe     (reg2hw.data_in[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .q      (reg2hw.data_in[2].q ),</pre>
<pre style="margin:0; padding:0 "> 339: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 341:   );</pre>
<pre style="margin:0; padding:0 "> 342: </pre>
<pre style="margin:0; padding:0 "> 343:   // Subregister 3 of Multireg data_in</pre>
<pre style="margin:0; padding:0 "> 344:   // R[data_in3]: V(False)</pre>
<pre style="margin:0; padding:0 "> 345: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:   ) u_data_in3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 353: </pre>
<pre style="margin:0; padding:0 "> 354:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:     .we     (data_in3_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .wd     (data_in3_wd),</pre>
<pre style="margin:0; padding:0 "> 357: </pre>
<pre style="margin:0; padding:0 "> 358:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:     .de     (hw2reg.data_in[3].de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .d      (hw2reg.data_in[3].d ),</pre>
<pre style="margin:0; padding:0 "> 361: </pre>
<pre style="margin:0; padding:0 "> 362:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:     .qe     (reg2hw.data_in[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .q      (reg2hw.data_in[3].q ),</pre>
<pre style="margin:0; padding:0 "> 365: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 367:   );</pre>
<pre style="margin:0; padding:0 "> 368: </pre>
<pre style="margin:0; padding:0 "> 369: </pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371:   // Subregister 0 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 372:   // R[data_out0]: V(True)</pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:   ) u_data_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .re     (data_out0_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .d      (hw2reg.data_out[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .qre    (reg2hw.data_out[0].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .q      (reg2hw.data_out[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .qs     (data_out0_qs)</pre>
<pre style="margin:0; padding:0 "> 385:   );</pre>
<pre style="margin:0; padding:0 "> 386: </pre>
<pre style="margin:0; padding:0 "> 387:   // Subregister 1 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 388:   // R[data_out1]: V(True)</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   ) u_data_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     .re     (data_out1_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     .d      (hw2reg.data_out[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     .qre    (reg2hw.data_out[1].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .q      (reg2hw.data_out[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:     .qs     (data_out1_qs)</pre>
<pre style="margin:0; padding:0 "> 401:   );</pre>
<pre style="margin:0; padding:0 "> 402: </pre>
<pre style="margin:0; padding:0 "> 403:   // Subregister 2 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 404:   // R[data_out2]: V(True)</pre>
<pre style="margin:0; padding:0 "> 405: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   ) u_data_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .re     (data_out2_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:     .d      (hw2reg.data_out[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .qre    (reg2hw.data_out[2].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:     .q      (reg2hw.data_out[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:     .qs     (data_out2_qs)</pre>
<pre style="margin:0; padding:0 "> 417:   );</pre>
<pre style="margin:0; padding:0 "> 418: </pre>
<pre style="margin:0; padding:0 "> 419:   // Subregister 3 of Multireg data_out</pre>
<pre style="margin:0; padding:0 "> 420:   // R[data_out3]: V(True)</pre>
<pre style="margin:0; padding:0 "> 421: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   ) u_data_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .re     (data_out3_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:     .d      (hw2reg.data_out[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .qre    (reg2hw.data_out[3].re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:     .q      (reg2hw.data_out[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:     .qs     (data_out3_qs)</pre>
<pre style="margin:0; padding:0 "> 433:   );</pre>
<pre style="margin:0; padding:0 "> 434: </pre>
<pre style="margin:0; padding:0 "> 435: </pre>
<pre style="margin:0; padding:0 "> 436:   // R[ctrl]: V(True)</pre>
<pre style="margin:0; padding:0 "> 437: </pre>
<pre style="margin:0; padding:0 "> 438:   //   F[mode]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:   ) u_ctrl_mode (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:     .re     (ctrl_mode_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .we     (ctrl_mode_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:     .wd     (ctrl_mode_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:     .qe     (reg2hw.ctrl.mode.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:     .q      (reg2hw.ctrl.mode.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:     .qs     (ctrl_mode_qs)</pre>
<pre style="margin:0; padding:0 "> 450:   );</pre>
<pre style="margin:0; padding:0 "> 451: </pre>
<pre style="margin:0; padding:0 "> 452: </pre>
<pre style="margin:0; padding:0 "> 453:   //   F[key_len]: 3:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .DW    (3)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:   ) u_ctrl_key_len (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:     .re     (ctrl_key_len_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:     .we     (ctrl_key_len_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .wd     (ctrl_key_len_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .d      (hw2reg.ctrl.key_len.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:     .qe     (reg2hw.ctrl.key_len.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:     .q      (reg2hw.ctrl.key_len.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:     .qs     (ctrl_key_len_qs)</pre>
<pre style="margin:0; padding:0 "> 465:   );</pre>
<pre style="margin:0; padding:0 "> 466: </pre>
<pre style="margin:0; padding:0 "> 467: </pre>
<pre style="margin:0; padding:0 "> 468:   //   F[manual_start_trigger]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:   ) u_ctrl_manual_start_trigger (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:     .re     (ctrl_manual_start_trigger_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .we     (ctrl_manual_start_trigger_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     .wd     (ctrl_manual_start_trigger_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .qe     (reg2hw.ctrl.manual_start_trigger.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:     .q      (reg2hw.ctrl.manual_start_trigger.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:     .qs     (ctrl_manual_start_trigger_qs)</pre>
<pre style="margin:0; padding:0 "> 480:   );</pre>
<pre style="margin:0; padding:0 "> 481: </pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483:   //   F[force_data_overwrite]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:   ) u_ctrl_force_data_overwrite (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .re     (ctrl_force_data_overwrite_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .we     (ctrl_force_data_overwrite_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .wd     (ctrl_force_data_overwrite_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .qe     (reg2hw.ctrl.force_data_overwrite.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:     .q      (reg2hw.ctrl.force_data_overwrite.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:     .qs     (ctrl_force_data_overwrite_qs)</pre>
<pre style="margin:0; padding:0 "> 495:   );</pre>
<pre style="margin:0; padding:0 "> 496: </pre>
<pre style="margin:0; padding:0 "> 497: </pre>
<pre style="margin:0; padding:0 "> 498:   // R[trigger]: V(False)</pre>
<pre style="margin:0; padding:0 "> 499: </pre>
<pre style="margin:0; padding:0 "> 500:   //   F[start]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:   ) u_trigger_start (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 508: </pre>
<pre style="margin:0; padding:0 "> 509:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     .we     (trigger_start_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:     .wd     (trigger_start_wd),</pre>
<pre style="margin:0; padding:0 "> 512: </pre>
<pre style="margin:0; padding:0 "> 513:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:     .de     (hw2reg.trigger.start.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:     .d      (hw2reg.trigger.start.d ),</pre>
<pre style="margin:0; padding:0 "> 516: </pre>
<pre style="margin:0; padding:0 "> 517:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .q      (reg2hw.trigger.start.q ),</pre>
<pre style="margin:0; padding:0 "> 520: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 522:   );</pre>
<pre style="margin:0; padding:0 "> 523: </pre>
<pre style="margin:0; padding:0 "> 524: </pre>
<pre style="margin:0; padding:0 "> 525:   //   F[key_clear]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 526:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:   ) u_trigger_key_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 533: </pre>
<pre style="margin:0; padding:0 "> 534:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .we     (trigger_key_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     .wd     (trigger_key_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 537: </pre>
<pre style="margin:0; padding:0 "> 538:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .de     (hw2reg.trigger.key_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     .d      (hw2reg.trigger.key_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 541: </pre>
<pre style="margin:0; padding:0 "> 542:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     .q      (reg2hw.trigger.key_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 545: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 547:   );</pre>
<pre style="margin:0; padding:0 "> 548: </pre>
<pre style="margin:0; padding:0 "> 549: </pre>
<pre style="margin:0; padding:0 "> 550:   //   F[data_in_clear]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:   ) u_trigger_data_in_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 558: </pre>
<pre style="margin:0; padding:0 "> 559:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     .we     (trigger_data_in_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     .wd     (trigger_data_in_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 562: </pre>
<pre style="margin:0; padding:0 "> 563:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     .de     (hw2reg.trigger.data_in_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     .d      (hw2reg.trigger.data_in_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 566: </pre>
<pre style="margin:0; padding:0 "> 567:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:     .q      (reg2hw.trigger.data_in_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 570: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 572:   );</pre>
<pre style="margin:0; padding:0 "> 573: </pre>
<pre style="margin:0; padding:0 "> 574: </pre>
<pre style="margin:0; padding:0 "> 575:   //   F[data_out_clear]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     .SWACCESS("WO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:   ) u_trigger_data_out_clear (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 583: </pre>
<pre style="margin:0; padding:0 "> 584:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:     .we     (trigger_data_out_clear_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:     .wd     (trigger_data_out_clear_wd),</pre>
<pre style="margin:0; padding:0 "> 587: </pre>
<pre style="margin:0; padding:0 "> 588:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:     .de     (hw2reg.trigger.data_out_clear.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:     .d      (hw2reg.trigger.data_out_clear.d ),</pre>
<pre style="margin:0; padding:0 "> 591: </pre>
<pre style="margin:0; padding:0 "> 592:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:     .q      (reg2hw.trigger.data_out_clear.q ),</pre>
<pre style="margin:0; padding:0 "> 595: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 597:   );</pre>
<pre style="margin:0; padding:0 "> 598: </pre>
<pre style="margin:0; padding:0 "> 599: </pre>
<pre style="margin:0; padding:0 "> 600:   // R[status]: V(False)</pre>
<pre style="margin:0; padding:0 "> 601: </pre>
<pre style="margin:0; padding:0 "> 602:   //   F[idle]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 604:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:   ) u_status_idle (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 610: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 613: </pre>
<pre style="margin:0; padding:0 "> 614:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:     .de     (hw2reg.status.idle.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 616:     .d      (hw2reg.status.idle.d ),</pre>
<pre style="margin:0; padding:0 "> 617: </pre>
<pre style="margin:0; padding:0 "> 618:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 621: </pre>
<pre style="margin:0; padding:0 "> 622:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .qs     (status_idle_qs)</pre>
<pre style="margin:0; padding:0 "> 624:   );</pre>
<pre style="margin:0; padding:0 "> 625: </pre>
<pre style="margin:0; padding:0 "> 626: </pre>
<pre style="margin:0; padding:0 "> 627:   //   F[stall]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 630:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 631:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:   ) u_status_stall (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 635: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 638: </pre>
<pre style="margin:0; padding:0 "> 639:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:     .de     (hw2reg.status.stall.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .d      (hw2reg.status.stall.d ),</pre>
<pre style="margin:0; padding:0 "> 642: </pre>
<pre style="margin:0; padding:0 "> 643:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 646: </pre>
<pre style="margin:0; padding:0 "> 647:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:     .qs     (status_stall_qs)</pre>
<pre style="margin:0; padding:0 "> 649:   );</pre>
<pre style="margin:0; padding:0 "> 650: </pre>
<pre style="margin:0; padding:0 "> 651: </pre>
<pre style="margin:0; padding:0 "> 652:   //   F[output_valid]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 654:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 655:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:   ) u_status_output_valid (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 659:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 660: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 663: </pre>
<pre style="margin:0; padding:0 "> 664:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:     .de     (hw2reg.status.output_valid.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:     .d      (hw2reg.status.output_valid.d ),</pre>
<pre style="margin:0; padding:0 "> 667: </pre>
<pre style="margin:0; padding:0 "> 668:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 669:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 671: </pre>
<pre style="margin:0; padding:0 "> 672:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 673:     .qs     (status_output_valid_qs)</pre>
<pre style="margin:0; padding:0 "> 674:   );</pre>
<pre style="margin:0; padding:0 "> 675: </pre>
<pre style="margin:0; padding:0 "> 676: </pre>
<pre style="margin:0; padding:0 "> 677:   //   F[input_ready]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 681:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:   ) u_status_input_ready (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 686:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 688: </pre>
<pre style="margin:0; padding:0 "> 689:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .de     (hw2reg.status.input_ready.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:     .d      (hw2reg.status.input_ready.d ),</pre>
<pre style="margin:0; padding:0 "> 692: </pre>
<pre style="margin:0; padding:0 "> 693:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 694:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 696: </pre>
<pre style="margin:0; padding:0 "> 697:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 698:     .qs     (status_input_ready_qs)</pre>
<pre style="margin:0; padding:0 "> 699:   );</pre>
<pre style="margin:0; padding:0 "> 700: </pre>
<pre style="margin:0; padding:0 "> 701: </pre>
<pre style="margin:0; padding:0 "> 702: </pre>
<pre style="margin:0; padding:0 "> 703: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:   logic [18:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 707:     addr_hit[ 0] = (reg_addr == AES_KEY0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     addr_hit[ 1] = (reg_addr == AES_KEY1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 709:     addr_hit[ 2] = (reg_addr == AES_KEY2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 710:     addr_hit[ 3] = (reg_addr == AES_KEY3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 711:     addr_hit[ 4] = (reg_addr == AES_KEY4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 712:     addr_hit[ 5] = (reg_addr == AES_KEY5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:     addr_hit[ 6] = (reg_addr == AES_KEY6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 714:     addr_hit[ 7] = (reg_addr == AES_KEY7_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 715:     addr_hit[ 8] = (reg_addr == AES_DATA_IN0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:     addr_hit[ 9] = (reg_addr == AES_DATA_IN1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 717:     addr_hit[10] = (reg_addr == AES_DATA_IN2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 718:     addr_hit[11] = (reg_addr == AES_DATA_IN3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:     addr_hit[12] = (reg_addr == AES_DATA_OUT0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 720:     addr_hit[13] = (reg_addr == AES_DATA_OUT1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 721:     addr_hit[14] = (reg_addr == AES_DATA_OUT2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 722:     addr_hit[15] = (reg_addr == AES_DATA_OUT3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 723:     addr_hit[16] = (reg_addr == AES_CTRL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 724:     addr_hit[17] = (reg_addr == AES_TRIGGER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 725:     addr_hit[18] = (reg_addr == AES_STATUS_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 726:   end</pre>
<pre style="margin:0; padding:0 "> 727: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 728:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 729: </pre>
<pre style="margin:0; padding:0 "> 730:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 732:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 733:     if (addr_hit[ 0] && reg_we && (AES_PERMIT[ 0] != (AES_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     if (addr_hit[ 1] && reg_we && (AES_PERMIT[ 1] != (AES_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 735:     if (addr_hit[ 2] && reg_we && (AES_PERMIT[ 2] != (AES_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 736:     if (addr_hit[ 3] && reg_we && (AES_PERMIT[ 3] != (AES_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 737:     if (addr_hit[ 4] && reg_we && (AES_PERMIT[ 4] != (AES_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 738:     if (addr_hit[ 5] && reg_we && (AES_PERMIT[ 5] != (AES_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:     if (addr_hit[ 6] && reg_we && (AES_PERMIT[ 6] != (AES_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 740:     if (addr_hit[ 7] && reg_we && (AES_PERMIT[ 7] != (AES_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     if (addr_hit[ 8] && reg_we && (AES_PERMIT[ 8] != (AES_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     if (addr_hit[ 9] && reg_we && (AES_PERMIT[ 9] != (AES_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:     if (addr_hit[10] && reg_we && (AES_PERMIT[10] != (AES_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 744:     if (addr_hit[11] && reg_we && (AES_PERMIT[11] != (AES_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     if (addr_hit[12] && reg_we && (AES_PERMIT[12] != (AES_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 746:     if (addr_hit[13] && reg_we && (AES_PERMIT[13] != (AES_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 747:     if (addr_hit[14] && reg_we && (AES_PERMIT[14] != (AES_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 748:     if (addr_hit[15] && reg_we && (AES_PERMIT[15] != (AES_PERMIT[15] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 749:     if (addr_hit[16] && reg_we && (AES_PERMIT[16] != (AES_PERMIT[16] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 750:     if (addr_hit[17] && reg_we && (AES_PERMIT[17] != (AES_PERMIT[17] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 751:     if (addr_hit[18] && reg_we && (AES_PERMIT[18] != (AES_PERMIT[18] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 752:   end</pre>
<pre style="margin:0; padding:0 "> 753: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 754:   assign key0_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 755:   assign key0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 756: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:   assign key1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 758:   assign key1_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 759: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:   assign key2_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 761:   assign key2_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 762: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 763:   assign key3_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 764:   assign key3_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 765: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 766:   assign key4_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 767:   assign key4_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 768: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 769:   assign key5_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 770:   assign key5_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 771: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 772:   assign key6_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 773:   assign key6_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 774: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 775:   assign key7_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 776:   assign key7_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 777: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 778:   assign data_in0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 779:   assign data_in0_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 780: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 781:   assign data_in1_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 782:   assign data_in1_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 783: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 784:   assign data_in2_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 785:   assign data_in2_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 786: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 787:   assign data_in3_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 788:   assign data_in3_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 789: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 790:   assign data_out0_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 791: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 792:   assign data_out1_re = addr_hit[13] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 793: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 794:   assign data_out2_re = addr_hit[14] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 795: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 796:   assign data_out3_re = addr_hit[15] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 797: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 798:   assign ctrl_mode_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 799:   assign ctrl_mode_wd = reg_wdata[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 800:   assign ctrl_mode_re = addr_hit[16] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 801: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 802:   assign ctrl_key_len_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:   assign ctrl_key_len_wd = reg_wdata[3:1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 804:   assign ctrl_key_len_re = addr_hit[16] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 805: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 806:   assign ctrl_manual_start_trigger_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 807:   assign ctrl_manual_start_trigger_wd = reg_wdata[4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:   assign ctrl_manual_start_trigger_re = addr_hit[16] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 809: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 810:   assign ctrl_force_data_overwrite_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:   assign ctrl_force_data_overwrite_wd = reg_wdata[5];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:   assign ctrl_force_data_overwrite_re = addr_hit[16] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 813: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 814:   assign trigger_start_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 815:   assign trigger_start_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 816: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 817:   assign trigger_key_clear_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 818:   assign trigger_key_clear_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 "> 819: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 820:   assign trigger_data_in_clear_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:   assign trigger_data_in_clear_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 "> 822: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 823:   assign trigger_data_out_clear_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:   assign trigger_data_out_clear_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 "> 825: </pre>
<pre style="margin:0; padding:0 "> 826: </pre>
<pre style="margin:0; padding:0 "> 827: </pre>
<pre style="margin:0; padding:0 "> 828: </pre>
<pre style="margin:0; padding:0 "> 829: </pre>
<pre style="margin:0; padding:0 "> 830:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 831:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 832:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 833:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 835:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 836:       end</pre>
<pre style="margin:0; padding:0 "> 837: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 839:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 840:       end</pre>
<pre style="margin:0; padding:0 "> 841: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 842:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 843:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 844:       end</pre>
<pre style="margin:0; padding:0 "> 845: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 847:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 848:       end</pre>
<pre style="margin:0; padding:0 "> 849: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 850:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 851:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 852:       end</pre>
<pre style="margin:0; padding:0 "> 853: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 854:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 855:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 856:       end</pre>
<pre style="margin:0; padding:0 "> 857: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 858:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 860:       end</pre>
<pre style="margin:0; padding:0 "> 861: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 862:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 864:       end</pre>
<pre style="margin:0; padding:0 "> 865: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 866:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 867:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 868:       end</pre>
<pre style="margin:0; padding:0 "> 869: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 870:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 871:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 872:       end</pre>
<pre style="margin:0; padding:0 "> 873: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 874:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 876:       end</pre>
<pre style="margin:0; padding:0 "> 877: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 878:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 879:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 880:       end</pre>
<pre style="margin:0; padding:0 "> 881: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 882:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 883:         reg_rdata_next[31:0] = data_out0_qs;</pre>
<pre style="margin:0; padding:0 "> 884:       end</pre>
<pre style="margin:0; padding:0 "> 885: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 886:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 887:         reg_rdata_next[31:0] = data_out1_qs;</pre>
<pre style="margin:0; padding:0 "> 888:       end</pre>
<pre style="margin:0; padding:0 "> 889: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 891:         reg_rdata_next[31:0] = data_out2_qs;</pre>
<pre style="margin:0; padding:0 "> 892:       end</pre>
<pre style="margin:0; padding:0 "> 893: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 894:       addr_hit[15]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 895:         reg_rdata_next[31:0] = data_out3_qs;</pre>
<pre style="margin:0; padding:0 "> 896:       end</pre>
<pre style="margin:0; padding:0 "> 897: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 898:       addr_hit[16]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 899:         reg_rdata_next[0] = ctrl_mode_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 900:         reg_rdata_next[3:1] = ctrl_key_len_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 901:         reg_rdata_next[4] = ctrl_manual_start_trigger_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 902:         reg_rdata_next[5] = ctrl_force_data_overwrite_qs;</pre>
<pre style="margin:0; padding:0 "> 903:       end</pre>
<pre style="margin:0; padding:0 "> 904: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:       addr_hit[17]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 906:         reg_rdata_next[0] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 907:         reg_rdata_next[1] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 908:         reg_rdata_next[2] = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 909:         reg_rdata_next[3] = '0;</pre>
<pre style="margin:0; padding:0 "> 910:       end</pre>
<pre style="margin:0; padding:0 "> 911: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 912:       addr_hit[18]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 913:         reg_rdata_next[0] = status_idle_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:         reg_rdata_next[1] = status_stall_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:         reg_rdata_next[2] = status_output_valid_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 916:         reg_rdata_next[3] = status_input_ready_qs;</pre>
<pre style="margin:0; padding:0 "> 917:       end</pre>
<pre style="margin:0; padding:0 "> 918: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 919:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 920:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 921:       end</pre>
<pre style="margin:0; padding:0 "> 922:     endcase</pre>
<pre style="margin:0; padding:0 "> 923:   end</pre>
<pre style="margin:0; padding:0 "> 924: </pre>
<pre style="margin:0; padding:0 "> 925:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 926:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 927:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 928: </pre>
<pre style="margin:0; padding:0 "> 929:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 930: </pre>
<pre style="margin:0; padding:0 "> 931:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 932: </pre>
<pre style="margin:0; padding:0 "> 933:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 934:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 935:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 936: </pre>
<pre style="margin:0; padding:0 "> 937: endmodule</pre>
<pre style="margin:0; padding:0 "> 938: </pre>
</body>
</html>
