#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 355 355 1
1 100 100 0
2 387 387 1
3 150 150 0
4 150 150 0
5 279 279 1
6 274 274 0
7 423 423 1
8 125 125 0
9 280 280 1
10 125 125 0
11 274 274 0
12 150 150 0
13 100 100 0
14 279 279 1
15 150 150 0
16 243 243 1
17 479 479 1
18 243 243 1
19 125 125 0
20 418 418 1
21 125 125 0
22 237 237 0
23 237 237 0
24 280 280 1
25 262 262 1
26 150 150 0
27 279 279 1
28 404 404 1
29 279 279 1
# Arcs: idS idT delay bandwidth
6 7 6 112
6 8 4 50
6 9 1 112
1 10 29 50
1 11 29 50
16 19 2 75
16 20 1 93
16 12 1 75
5 7 3 93
5 0 1 93
5 18 1 93
12 20 1 75
12 16 1 75
0 3 2 75
0 4 2 75
0 5 1 93
0 11 1 112
7 6 6 112
7 9 6 93
7 20 5 125
7 5 3 93
22 23 1 75
22 13 1 50
22 24 1 112
23 13 1 50
23 25 6 112
23 22 1 75
13 23 1 50
13 22 1 50
18 3 2 75
18 4 2 75
18 5 1 93
20 7 5 125
20 2 2 125
20 16 1 93
20 12 1 75
26 25 1 75
26 9 4 75
8 6 4 50
8 25 1 75
25 23 6 112
25 8 1 75
25 26 1 75
3 0 2 75
3 18 2 75
4 0 2 75
4 18 2 75
27 14 1 93
27 28 1 93
27 17 1 93
2 21 3 75
2 20 2 125
2 10 3 75
2 11 3 112
28 14 1 93
28 29 1 93
28 27 1 93
28 17 1 125
17 24 4 93
17 15 1 75
17 29 1 93
17 27 1 93
17 28 1 125
14 29 1 93
14 27 1 93
14 28 1 93
9 7 6 93
9 6 1 112
9 26 4 75
24 15 4 75
24 22 1 112
24 17 4 93
29 14 1 93
29 28 1 93
29 17 1 93
15 24 4 75
15 17 1 75
19 21 1 50
19 16 2 75
21 2 3 75
21 19 1 50
10 1 29 50
10 2 3 75
11 0 1 112
11 1 29 50
11 2 3 112
