// SPDX-License-Identifier: GPL-2.0
// Copyright (c) 2014-2016, The Linux Foundation. All rights reserved.
// Copyright (c) 2023-2024, Benarji Anand <benarji385@gmail.com>

#ifndef _DT_BINDINGS_CLK_MSM_GCC_8976_H
#define _DT_BINDINGS_CLK_MSM_GCC_8976_H

/* Hardware clocks */
#define GCC_XO					0
#define GCC_GPLL0_EARLY_DIV			1
#define GCC_GPLL6_EARLY_DIV			2

/* Clocks */
#define GPLL0					0
#define GPLL0_AO				1
#define GPLL2					2
#define GPLL3					3
#define GPLL4					4
#define GPLL6					5
#define APC0_DROOP_DETECTOR_CLK_SRC		6
#define APC1_DROOP_DETECTOR_CLK_SRC		7
#define APSS_AHB_CLK_SRC			8
#define BLSP1_QUP1_I2C_APPS_CLK_SRC		9
#define BLSP1_QUP1_SPI_APPS_CLK_SRC		10
#define BLSP1_QUP2_I2C_APPS_CLK_SRC		11
#define BLSP1_QUP2_SPI_APPS_CLK_SRC		12
#define BLSP1_QUP3_I2C_APPS_CLK_SRC		13
#define BLSP1_QUP3_SPI_APPS_CLK_SRC		14
#define BLSP1_QUP4_I2C_APPS_CLK_SRC		15
#define BLSP1_QUP4_SPI_APPS_CLK_SRC		16
#define BLSP1_UART1_APPS_CLK_SRC		17
#define BLSP1_UART2_APPS_CLK_SRC		18
#define BLSP2_QUP1_I2C_APPS_CLK_SRC		19
#define BLSP2_QUP1_SPI_APPS_CLK_SRC		20
#define BLSP2_QUP2_I2C_APPS_CLK_SRC		21
#define BLSP2_QUP2_SPI_APPS_CLK_SRC		22
#define BLSP2_QUP3_I2C_APPS_CLK_SRC		23
#define BLSP2_QUP3_SPI_APPS_CLK_SRC		24
#define BLSP2_QUP4_I2C_APPS_CLK_SRC		25
#define BLSP2_QUP4_SPI_APPS_CLK_SRC		26
#define BLSP2_UART1_APPS_CLK_SRC		27
#define BLSP2_UART2_APPS_CLK_SRC		28
#define BYTE0_CLK_SRC				29
#define BYTE1_CLK_SRC				30
#define CAMSS_GP0_CLK_SRC			31
#define CAMSS_GP1_CLK_SRC			32
#define CAMSS_TOP_AHB_CLK_SRC			33
#define CCI_CLK_SRC				34
#define CPP_CLK_SRC				35
#define CRYPTO_CLK_SRC				36
#define CSI0PHYTIMER_CLK_SRC			37
#define CSI0P_CLK_SRC				38
#define CSI0_CLK_SRC				39
#define CSI1PHYTIMER_CLK_SRC			40
#define CSI1P_CLK_SRC				41
#define CSI1_CLK_SRC				42
#define CSI2PHYTIMER_CLK_SRC			43
#define CSI2P_CLK_SRC				44
#define CSI2_CLK_SRC				45
#define ESC0_CLK_SRC				46
#define ESC1_CLK_SRC				47
#define GFX3D_CLK_SRC				48
#define GP1_CLK_SRC				49
#define GP2_CLK_SRC				50
#define GP3_CLK_SRC				51
#define JPEG0_CLK_SRC				52
#define MCLK0_CLK_SRC				53
#define MCLK1_CLK_SRC				54
#define MCLK2_CLK_SRC				55
#define MDP_CLK_SRC				56
#define PCLK0_CLK_SRC				57
#define PCLK1_CLK_SRC				58
#define PDM2_CLK_SRC				59
#define RBCPR_GFX_CLK_SRC			60
#define SDCC1_APPS_CLK_SRC			61
#define SDCC1_ICE_CORE_CLK_SRC			62
#define SDCC2_APPS_CLK_SRC			63
#define SDCC3_APPS_CLK_SRC			64
#define USB30_MASTER_CLK_SRC			65
#define USB30_MOCK_UTMI_CLK_SRC			66
#define VCODEC0_CLK_SRC				67
#define VFE0_CLK_SRC				68
#define VFE1_CLK_SRC				69
#define VSYNC_CLK_SRC				70
#define GCC_APC0_DROOP_DETECTOR_GPLL0_CLK	71
#define GCC_APC1_DROOP_DETECTOR_GPLL0_CLK	72
#define GCC_APSS_AHB_CLK			73
#define GCC_APSS_AXI_CLK			74
#define GCC_APSS_TCU_ASYNC_CLK			75
#define GCC_BIMC_GFX_CLK			76
#define GCC_BIMC_GPU_CLK			77
#define GCC_BLSP1_AHB_CLK			78
#define GCC_BLSP1_QUP1_I2C_APPS_CLK		79
#define GCC_BLSP1_QUP1_SPI_APPS_CLK		80
#define GCC_BLSP1_QUP2_I2C_APPS_CLK		81
#define GCC_BLSP1_QUP2_SPI_APPS_CLK		82
#define GCC_BLSP1_QUP3_I2C_APPS_CLK		83
#define GCC_BLSP1_QUP3_SPI_APPS_CLK		84
#define GCC_BLSP1_QUP4_I2C_APPS_CLK		85
#define GCC_BLSP1_QUP4_SPI_APPS_CLK		86
#define GCC_BLSP1_UART1_APPS_CLK		87
#define GCC_BLSP1_UART2_APPS_CLK		88
#define GCC_BLSP2_AHB_CLK			89
#define GCC_BLSP2_QUP1_I2C_APPS_CLK		90
#define GCC_BLSP2_QUP1_SPI_APPS_CLK		91
#define GCC_BLSP2_QUP2_I2C_APPS_CLK		92
#define GCC_BLSP2_QUP2_SPI_APPS_CLK		93
#define GCC_BLSP2_QUP3_I2C_APPS_CLK		94
#define GCC_BLSP2_QUP3_SPI_APPS_CLK		95
#define GCC_BLSP2_QUP4_I2C_APPS_CLK		96
#define GCC_BLSP2_QUP4_SPI_APPS_CLK		97
#define GCC_BLSP2_UART1_APPS_CLK		98
#define GCC_BLSP2_UART2_APPS_CLK		99
#define GCC_BOOT_ROM_AHB_CLK			100
#define GCC_CAMSS_AHB_CLK			101
#define GCC_CAMSS_CCI_AHB_CLK			102
#define GCC_CAMSS_CCI_CLK			103
#define GCC_CAMSS_CPP_AHB_CLK			104
#define GCC_CAMSS_CPP_AXI_CLK			105
#define GCC_CAMSS_CPP_CLK			106
#define GCC_CAMSS_CSI0PHYTIMER_CLK		107
#define GCC_CAMSS_CSI0PHY_CLK			108
#define GCC_CAMSS_CSI0PIX_CLK			109
#define GCC_CAMSS_CSI0RDI_CLK			110
#define GCC_CAMSS_CSI0_AHB_CLK			111
#define GCC_CAMSS_CSI0_CLK			112
#define GCC_CAMSS_CSI0_CSIPHY_3P_CLK		113
#define GCC_CAMSS_CSI1PHYTIMER_CLK		114
#define GCC_CAMSS_CSI1PHY_CLK			115
#define GCC_CAMSS_CSI1PIX_CLK			116
#define GCC_CAMSS_CSI1RDI_CLK			117
#define GCC_CAMSS_CSI1_AHB_CLK			118
#define GCC_CAMSS_CSI1_CLK			119
#define GCC_CAMSS_CSI1_CSIPHY_3P_CLK		120
#define GCC_CAMSS_CSI2PHYTIMER_CLK		121
#define GCC_CAMSS_CSI2PHY_CLK			122
#define GCC_CAMSS_CSI2PIX_CLK			123
#define GCC_CAMSS_CSI2RDI_CLK			124
#define GCC_CAMSS_CSI2_AHB_CLK			125
#define GCC_CAMSS_CSI2_CLK			126
#define GCC_CAMSS_CSI2_CSIPHY_3P_CLK		127
#define GCC_CAMSS_CSI_VFE0_CLK			128
#define GCC_CAMSS_CSI_VFE1_CLK			129
#define GCC_CAMSS_GP0_CLK			130
#define GCC_CAMSS_GP1_CLK			131
#define GCC_CAMSS_ISPIF_AHB_CLK			132
#define GCC_CAMSS_JPEG0_CLK			133
#define GCC_CAMSS_JPEG_AHB_CLK			134
#define GCC_CAMSS_JPEG_AXI_CLK			135
#define GCC_CAMSS_MCLK0_CLK			136
#define GCC_CAMSS_MCLK1_CLK			137
#define GCC_CAMSS_MCLK2_CLK			138
#define GCC_CAMSS_MICRO_AHB_CLK			139
#define GCC_CAMSS_TOP_AHB_CLK			140
#define GCC_CAMSS_VFE0_AHB_CLK			141
#define GCC_CAMSS_VFE0_AXI_CLK			142
#define GCC_CAMSS_VFE0_CLK			143
#define GCC_CAMSS_VFE1_AHB_CLK			144
#define GCC_CAMSS_VFE1_AXI_CLK			145
#define GCC_CAMSS_VFE1_CLK			146
#define GCC_CPP_TBU_CLK				147
#define GCC_CRYPTO_AHB_CLK			148
#define GCC_CRYPTO_AXI_CLK			149
#define GCC_CRYPTO_CLK				150
#define GCC_DCC_CLK				151
#define GCC_GP1_CLK				152
#define GCC_GP2_CLK				153
#define GCC_GP3_CLK				154
#define GCC_JPEG_TBU_CLK			155
#define GCC_MDP_TBU_CLK				156
#define GCC_MDSS_AHB_CLK			157
#define GCC_MDSS_AXI_CLK			158
#define GCC_MDSS_BYTE0_CLK			159
#define GCC_MDSS_BYTE1_CLK			160
#define GCC_MDSS_ESC0_CLK			161
#define GCC_MDSS_ESC1_CLK			162
#define GCC_MDSS_MDP_CLK			163
#define GCC_MDSS_PCLK0_CLK			164
#define GCC_MDSS_PCLK1_CLK			165
#define GCC_MDSS_VSYNC_CLK			166
#define GCC_MSS_CFG_AHB_CLK			167
#define GCC_MSS_Q6_BIMC_AXI_CLK			168
#define GCC_OXILI_AHB_CLK			169
#define GCC_OXILI_AON_CLK			170
#define GCC_OXILI_GFX3D_CLK			171
#define GCC_OXILI_GMEM_CLK			172
#define GCC_OXILI_TIMER_CLK			173
#define GCC_PCNOC_USB3_AXI_CLK			174
#define GCC_PDM2_CLK				175
#define GCC_PDM_AHB_CLK				176
#define GCC_PRNG_AHB_CLK			177
#define GCC_QDSS_DAP_CLK			178
#define GCC_RBCPR_GFX_CLK			179
#define GCC_SDCC1_AHB_CLK			180
#define GCC_SDCC1_APPS_CLK			181
#define GCC_SDCC1_ICE_CORE_CLK			182
#define GCC_SDCC2_AHB_CLK			183
#define GCC_SDCC2_APPS_CLK			184
#define GCC_SDCC3_AHB_CLK			185
#define GCC_SDCC3_APPS_CLK			186
#define GCC_SMMU_CFG_CLK			187
#define GCC_USB30_MASTER_CLK			188
#define GCC_USB30_MOCK_UTMI_CLK			189
#define GCC_USB_PHY_CFG_AHB_CLK			190
#define GCC_USB3_PIPE_CLK			191
#define GCC_USB30_SLEEP_CLK			192
#define GCC_VENUS0_AHB_CLK			193
#define GCC_VENUS0_AXI_CLK			194
#define GCC_VENUS0_CORE0_VCODEC0_CLK		195
#define GCC_VENUS0_CORE1_VCODEC0_CLK		196
#define GCC_VENUS0_VCODEC0_CLK			197
#define GCC_VENUS_TBU_CLK			198
#define GCC_VFE0_TBU_CLK			199
#define GCC_VFE1_TBU_CLK			200

/* GCC block resets */
#define GCC_CAMSS_MICRO_BCR			0
#define GCC_MSS_BCR				1
#define GCC_QUSB2_PHY_BCR			2
#define GCC_USB_30_BCR				3

/* GDSCs */
#define CPP_GDSC				0
#define JPEG_GDSC				1
#define MDSS_GDSC				2
#define OXILI_CX_GDSC				3
#define OXILI_GX_GDSC				4
#define USB30_GDSC				5
#define VENUS_CORE0_GDSC			6
#define VENUS_CORE1_GDSC			7
#define VENUS_GDSC				8
#define VFE0_GDSC				9
#define VFE1_GDSC				10

#endif /* _DT_BINDINGS_CLK_MSM_GCC_8976_H */
