#Substrate Graph
# noVertices
30
# noArcs
88
# Vertices: id availableCpu routingCapacity isCenter
0 630 630 1
1 810 810 1
2 908 908 1
3 37 37 0
4 1090 1090 1
5 150 150 0
6 150 150 0
7 37 37 0
8 124 124 1
9 37 37 0
10 205 205 1
11 966 966 1
12 37 37 0
13 387 387 1
14 37 37 0
15 37 37 0
16 99 99 1
17 124 124 1
18 1321 1321 1
19 124 124 1
20 223 223 1
21 37 37 0
22 37 37 0
23 37 37 0
24 37 37 0
25 37 37 0
26 37 37 0
27 500 500 1
28 124 124 1
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 6 156
1 0 6 156
0 3 9 37
3 0 9 37
0 27 8 125
27 0 8 125
0 18 7 156
18 0 7 156
0 11 1 156
11 0 1 156
1 2 5 187
2 1 5 187
1 4 7 187
4 1 7 187
1 8 1 62
8 1 1 62
1 20 9 93
20 1 9 93
1 27 3 125
27 1 3 125
2 7 5 37
7 2 5 37
2 9 7 37
9 2 7 37
2 11 8 218
11 2 8 218
2 12 7 37
12 2 7 37
2 15 7 37
15 2 7 37
2 21 9 37
21 2 9 37
2 25 8 37
25 2 8 37
2 18 4 281
18 2 4 281
4 5 7 75
5 4 7 75
4 6 2 75
6 4 2 75
4 16 2 62
16 4 2 62
4 19 8 62
19 4 8 62
4 26 4 37
26 4 4 37
4 18 7 281
18 4 7 281
4 11 7 218
11 4 7 218
4 10 1 93
10 4 1 93
5 13 4 75
13 5 4 75
6 10 1 75
10 6 1 75
8 18 8 62
18 8 8 62
10 14 2 37
14 10 2 37
11 13 8 125
13 11 8 125
11 17 5 62
17 11 5 62
11 28 9 62
28 11 9 62
11 27 5 125
27 11 5 125
13 19 3 62
19 13 3 62
13 18 2 125
18 13 2 125
16 24 3 37
24 16 3 37
17 18 4 62
18 17 4 62
18 20 6 93
20 18 6 93
18 22 8 37
22 18 8 37
18 29 8 37
29 18 8 37
18 27 5 125
27 18 5 125
18 28 2 62
28 18 2 62
20 23 5 37
23 20 5 37
