{% extends 'BASE.html' %}
{% load static %}
{% block mytitle %}模块结构{% endblock %}
{% block middle %}
    <section class="container-fluid p-xl-5">
        <h2>模块介绍</h2>
        <ul class="bg-info">
            <li>模块是Verilog的基本描述单位，是用于描述某个设计的功能或结构及其他模块通信的外部端口</li>
            <li>
                模块在概念上可等同一个器件，就如调用通用器件（与门、三态门等）或通用宏单元（计算器、ALU、CPU）等。因此，一个模块可在另一个模块中调用，一个电路设计可由多个模块组合而成。
                一个模块的设计只是一个系统设计中的某个层次设计，模块设计可采用多种建模方式。
            </li>
            <li>
                Verilog的基本设计单元是“模块”，采用模块化的设计使系统看起来更有条理也便于仿真和测试。<br/>
                因此整个项目的设计思想就是模块套模块，自顶向下依次展开。<br/>
                在一个工程的设计里，每个模块实现特定的功能，模块间可进行层次的嵌套。<br/>
                对大型的数字电路进行设计时，可以将其分割成大小不一的小模块，每个小模块实现特定的功能，最后通过由顶层模块调用子模块的方式来实现整体功能，这就是Top-Down的设计思想。
            </li>
            <li>模块有五个主要部分：端口定义、参数定义（可选）、I/O说明、内部信号说明、功能定义。模块总是以关键词module开始，以关键字endmodule结尾，它的一般语法结构如下所示</li>
        </ul>
        <table class="table-bordered table table-danger text-sm-center">
            <thead>
                <tr>
                    <th>代码</th>
                    <th>模块部分</th>
                </tr>
            </thead>
            <tbody>
                <tr>
                    <td>
                        module module_name(<br/>
                            clk ,  　   //端口１，时钟<br/>
                            rst_n ,     //端口２，复位<br/>
                            dout        //其他信号，如dout<br/>
                        );<br/>
                    </td>
                    <td>端口定义</td>
                </tr>
                <tr>
                    <td>parameter DATA_W=8;</td>
                    <td>参数定义（可选）</td>
                </tr>
                <tr>
                    <td>
                        input clk ; //输入信号定义<br/>
                        input rst_n;    //输入信号定义<br/>
                        output　[DATA_W-1:0] dout　  //输出信号定义
                    </td>
                    <td>I/O说明</td>
                </tr>
                <tr>
                    <td>
                        reg [DATA_W-1:0] dout   // 信号类型<br/>
                        (reg、 wire)定义<br/>
                        reg signal1;    //　信号类型
                    </td>
                    <td>内部信号说明</td>
                </tr>
                <tr>
                    <td>
                        // 组合逻辑写法<br/>
                        always@(*)begin<br/>
                        end<br/>
                        // 时序逻辑写法<br/>
                        always@(posedge clk or negedge rst_n) begin<br/>
                        if(rst_n == 1`b0) begin<br/>
                        end<br/>
                        else begin<br/>
                        end<br/>
                        end<br/>
                    </td>
                    <td>功能定义</td>
                </tr>
            </tbody>
        </table>
        <div class="bg-black" style="height: 1rem;"></div>
        <ul>
            <li>模块名和端口定义</li>
            <ul>
                <li>格式:module 模块名（端口1,端口2,端口3,……）;</li>
                <li>其中模块是以module开始，以endmodule结束。模块名是模块唯一的标识符，一般建议模块名尽量用能够描述其功能的名字来命名，并且模块名和文件名相同。</li>
                <li>模块的端口表示的是模块的输入和输出口名，也是其与其他模块联系端口的标识。</li>
            </ul>
            <li>参数定义</li>
            <p>参数定义是将常量用代码替代以增加代码可读性和可修改性。这是一个可选择的语句，用不到的情况下可省略，参数定义一般格式如下：parameter DATA_W = X;</p>
            <li>接口定义</li>
            <p>模块的端口可以是输入端口、输出端口或双向端口。其说明格式如下：</p>
            <table class="table table-dark mx-auto table-bordered caption-top">
                <caption>
                    信号位宽：表示端口有几个管脚与其对应<br/>
                    信号位宽－１是为了符合计算机的从０开始特性，而在定义参数时，为了符合人的习惯从１开始。</caption>
                <thead>
                    <tr>
                        <th>端口类型</th>
                        <th>说明格式</th>
                    </tr>
                </thead>
                <tbody>
                    <tr>
                        <td>输入端口</td>
                        <td>
                            input [信号位宽－１：０]　端口名１；<br/>
                            input [信号位宽－１：０]　端口名２；<br/>
                            ……
                        </td>
                    </tr>
                    <tr>
                        <td>输出端口</td>
                        <td>
                            output [信号位宽－１：０]　端口名１；<br/>
                            output [信号位宽－１：０]　端口名２；<br/>
                            ……
                        </td>
                    </tr>
                    <tr>
                        <td>双向端口</td>
                        <td>
                            inout [信号位宽－１：０]　端口名１；<br/>
                            inout [信号位宽－１：０]　端口名２；<br/>
                            ……
                        </td>
                    </tr>
                </tbody>
            </table>
            <li>信号类型</li>
            <p>
                信号的声明方式如下：<br/>
                reg [width-1:0] R 变量1,R 变量<br/>
                wire [width-1:0] W 变量1,W 变量2,……;<br/>
                如果没有定义信号类型，默认是wire型
            </p>
            <li>功能描述</li>
            <p>模块中最重要的部分是逻辑功能定义部分，由三种方法可在模块中产生逻辑。</p>
            <ul>
                <li>用"assign"声明语句，如描述一个两输入与门:assign a = b&c。</li>
                <li>用"always"块，即时序逻辑和组合逻辑</li>
                <li>模块例化</li>
            </ul>
            <li>模块例化</li>
            <p>
                对数字系统的设计一般采用的自顶向下的设计方式，可将系统划分成几个功能模块，每个功能模块再划分成下一层的子模块。
                每个模块的设计对应一个module，每个module设计成一个Verilog HDL程序文件。
                因此，对一个系统的顶层模块采用结构化设计，即顶层模块分别调用了各个功能模块。<br/>
                一个模块能够在另外一个模块中被引用，这样就建立了描述的层次。模型实例化语句形式如下：<br/>
                module_nameinstance_name(port_associations);<br/>
                信号端口可以通过位置或名称关联，但是关联方式不能混合使用。端口关联形式如下：<br/>
                port_expr //通过位置<br/>
                .PortName(port_expr)    //通过名称
            </p>
            <code>
                module and (C, A, B);<br/>
                input A,B;<br/>
                output c;<br/>
                //省略<br/>
                endmodule <br/>
                //在下面的"and_2"块中对上一个模块"and"进行例化，可以有两种方式：<br/>
                module and_2(xxxx)<br/>
                ……<br/>
                //方式一：实例化时采用位置关联，T3对应输出端口C,A对应A,B对应B。 <br/>
                and A1 (T3, A, B);<br/>
                //方式二：实例化时采用名字关联，.C时and器件的端口，其与信号T3相连<br/>
                and A2( <br/>
                    .C (T3),<br/>
                    .A (A),<br/>
                    .B (B));<br/>
                    ……<br/>
                    endmodule;<br/>
            </code>
            <p>
                建议：在例化的端口映射中请采用名字关联，当被调用的模块管脚改变时不易出错。在实例化中，可能有些管脚没用到，可在映射中采用空白处理，如：
            </p>
            <code>
                DFF d1(<br/>
                    .Q (QS),<br/>
                    .Qbar (),   //该管脚悬空<br/>
                    .Data (D),<br/>
                    .Preset (),　//该管脚悬空<br/>
                    .Clock (CK)<br/>
                );　//　名称对应方式<br/>
            </code>
            <p>输入管脚悬空端口的输入为高阻Z,由于输出管脚是被悬空的，该输出管脚废弃不同。</p>
        </ul>
    </section>

{% endblock %}