# <h1 align="center">üíª Relat√≥rio Pr√°tico II</h1>

Atividade Pr√°tica para, desenvolvimento (descri√ß√£o e s√≠ntese em VHDL) e testes (an√°lise de temporiza√ß√£o e simula√ß√£o) da SAD  (Sum of Absolute Differences)

* [V1:](https://github.com/zeca79/SAD/blob/main/README.md#-v1---1-amostra-de-cada-bloco-por-vez-barreira-de-registradores-na-entrada-e-na-sa%C3%ADda) 1 amostra de cada bloco por vez; barreira de registradores na entrada e na sa√≠da
* [V3:](https://github.com/zeca79/SAD/blob/main/README.md#-v3---4-amostras-de-cada-bloco-por-vez-barreira-de-registradores-na-entrada-e-na-sa%C3%ADda) 4 amostras de cada bloco por vez; barreira de registradores na entrada e na sa√≠da

## ‚úíÔ∏è Alunos Grupo-13

- Gabriel Raul Marino (Matr√≠cula 20204843)
- Marco Jose Pedro (Matr√≠cula 20105254)

## üìÅ SAD

### O que √© uma SAD

A SAD (Sum of Absolute Differences, ou Soma das Diferen√ßas Absolutas) √© uma medida frequentemente usada em processamento de imagens e vis√£o computacional 
para comparar blocos de pixels entre duas imagens ou duas partes de uma imagem. 
A SAD √© utilizada, por exemplo, em algoritmos de compress√£o de v√≠deo e de reconhecimento de padr√µes.

A ideia b√°sica √© calcular a soma das diferen√ßas absolutas entre amostras correspondentes de dois blocos de imagens. Isso √© feito da seguinte maneira:

1. **Sele√ß√£o de Blocos:** Dois blocos de imagens s√£o escolhidos, um de cada imagem ou de partes diferentes da mesma imagem.
2. **C√°lculo das Diferen√ßas:** Para cada par de amostra correspondentes (uma de cada bloco), calcula-se a diferen√ßa absoluta. 
3. **Soma das Diferen√ßas:** As diferen√ßas absolutas calculadas no passo anterior s√£o somadas para obter um √∫nico valor, que √© a SAD.

Matematicamente, se <kbd>**A**</kbd> e <kbd>**B**</kbd> s√£o os dois blocos de imagens a serem comparados, a SAD √© calculada como:

<kbd>**{SAD}=sum_{i,j}|A(i,j)-B(i,j)|**</kbd>, onde <kbd>**(i,j)**</kbd> s√£o as coordenadas das amostras dentro dos blocos.

A SAD √© uma medida simples e eficiente que proporciona uma estimativa da similaridade entre dois blocos de imagens. 
Quanto menor o valor da SAD, mais similares s√£o os blocos. Por sua simplicidade, a SAD √© amplamente utilizada em aplica√ß√µes em tempo real, onde a velocidade de c√°lculo √© crucial.

### üìÑ V1 - 1 amostra de cada bloco por vez; barreira de registradores na entrada e na sa√≠da

#### Especifica√ß√£o do Comportamento

- Quando <kbd>**iniciar = 1**</kbd> o sistema realiza o c√°lculo descrito na equa√ß√£o do somat√≥rio de forma sequencial:
  - L√™ um par de amostras de <kbd>**Mem_A**</kbd> e de <kbd>**Mem_B**</kbd> e as armazena nos registradores <kbd>**pA**</kbd> e <kbd>**pB**</kbd>, respectivamente.
  - Calcula <kbd>**ABS(pA - pB)**</kbd> e acumula o resultado.
- Quando terminar, o resultado da SAD deve ser mostrado com a m√°xima precis√£o, i.e., jamais ocorre overflow.
- O resultado mais recente de SAD deve estar dispon√≠vel na sa√≠da <kbd>**SAD**</kbd> at√© o momento em que um novo c√°lculo de SAD tenha sido conclu√≠do.

![](https://iili.io/JpMIfta.png)


#### FSM 

M√°quinas de estados finitos ‚Äì Finite State Machines (FSM)

![](https://iili.io/JpMIWNe.png)
*FSM pedido na atividade*

![](https://i.ibb.co/dbrLJKs/FSM.png)
*FSM gerado no RTL Viewer*

![](https://i.ibb.co/cXXGGkm/BO1.png)
*Bloco Operativo RTL Viewer*

![](https://i.ibb.co/nj2xqf2/bc.png)
*Bloco de Controle RTL Viewer*

#### Simula√ß√£o

Ap√≥s ser testada em simula√ß√£o, a SAD V1 se comportou conforme o esperado. No entanto, √© praticamente imposs√≠vel verificar todas as combina√ß√µes poss√≠veis de entradas utilizando o **ModelSim** e um arquivo de **estimulus.do**. Sendo assim foram testadas as principais combina√ß√µes de entradas com os resultados esperado da SAD (matrizes zeradas, aleat√≥rias e uma zerada com a outra cheia para teste de *overflow*) e em todas as combina√ß√µes funcionou corretamente.
A frequ√™ncia m√°xima (*Fmax*) apontada no *TimeQuest Timing Analyzer* foi de **206.1 MHz**, com isso o <kbd>Clock</kbd> foi configurado para <kbd>**5ns**</kbd>, pois 
<kbd>**1/206.1^<sup>6</sup>= 4,85^<sup>-9</sup>**</kbd> 

**Estimulos.do**

```vhdl
force -repeat 5ns /clk 0 0ns, 1 2.5ns
force /enable 0 0ns, 1 10ns, 0 60ns -r 2000ns 
force /reset 0 0ns -r 2000ns

#force /sample_ori 00000000 0ns -r 2000ns
#force /sample_can 00000000 0ns -r 2000ns

#force /sample_ori 00000001 0ns -r 2000ns
#force /sample_can 00000000 0ns -r 2000ns

#force /sample_ori 00000000 0ns -r 2000ns
#force /sample_can 11111111 0ns -r 2000ns
#255:11111111 SAD:16.320

force /sample_ori 00111010 0ns -r 2000ns
force /sample_can 01101000 0ns -r 2000ns
#104:01101000 58:00111010 SAD:2.944

run 2000ns

```

![](https://iili.io/JpVNvsa.png)

### üìÑ V3 - 4 amostras de cada bloco por vez; barreira de registradores na entrada e na sa√≠da

#### Especifica√ß√£o do Comportamento

Aumentando o paralelismo do B.O.
 Processando 4 pares de pixels por ciclo, ser√° necess√°rio executar 16 vezes o la√ßo para processar todos os 64 pares!
- A mem√≥ria ser√° acessada somente 16 vezes (cada linha da mem√≥ria cont√©m 4 pixels);

![](https://iili.io/JpMu5Gf.png)

#### Simula√ß√£o

Ap√≥s ser testada em simula√ß√£o, a SAD V3 tamb√©m se comportou conforme o esperado com as combina√ß√µes apresentadas. A frequ√™ncia m√°xima (*Fmax*) apontada no *TimeQuest Timing Analyzer* foi de **114.1 MHz**, com isso o <kbd>Clock</kbd> foi configurado para <kbd>**10ns**</kbd>, pois 
<kbd>**1/114.1^<sup>6</sup>= 8.76^<sup>-9</sup>**</kbd> 


**Estimulos.do**

```vhdl
force -repeat 10ns /clk 0 0ns, 1 5ns
force /reset 0 0ns -r 600ns
force /enable 0 0ns, 1 10ns, 0 40ns -r 600ns   

#SAD:4.240
force /sample_ori 00010110001110110001101101100100 0ns -r 600ns 
#22:00010110 59:00111011 27:00011011 100:01100100 
force /sample_can 01011000100010110110100000111010 0ns -r 600ns 
#88:01011000 139:10001011 104:01101000 58:00111010 

#SAD:64
#force /sample_ori 00000000000000000000000000000000 0ns -r 600ns 
#force /sample_can 00000001000000010000000100000001 0ns -r 600ns
#1:00000001 

#SAD:6.224
#force /sample_ori 00000000000000000000000000000000 0ns -r 600ns 
#force /sample_can 01011000100010110110100000111010 0ns -r 600ns 
#88:01011000 139:10001011 104:01101000 58:00111010 

#SAD:16.320
#force /sample_ori 00000000000000000000000000000000 0ns -r 600ns 
#force /sample_can 11111111111111111111111111111111 0ns -r 600ns
#255:11111111 

run 600ns
```


![](https://i.ibb.co/crS4g7d/wave.png)

### üìÑ Conclus√£o

Neste relat√≥rio, realizamos o desenvolvimento, a descri√ß√£o em VHDL e testes de simula√ß√£o de duas vers√µes da Sum of Absolute Differences (SAD) para processamento de imagens, abordando aspectos como paralelismo e efici√™ncia de c√°lculo.

A Vers√£o 1 (V1) apresentou uma implementa√ß√£o sequencial, processando uma amostra por vez com barreiras de registradores na entrada e sa√≠da. A simula√ß√£o demonstrou um funcionamento correto, validado por diferentes combina√ß√µes de entrada, incluindo casos limite de matrizes zeradas e cheias.

A Vers√£o 3 (V3) visou aumentar o paralelismo ao processar quatro amostras por ciclo, permitindo uma execu√ß√£o mais r√°pida e eficiente para o mesmo conjunto de dados. A simula√ß√£o demonstrou que o SAD V3 manteve a consist√™ncia nos resultados, validando a proposta de um design com maior throughput sem comprometer a precis√£o.

Com base nos testes e na an√°lise de temporiza√ß√£o, ambas as vers√µes atenderam √†s expectativas, cada uma com vantagens distintas em termos de desempenho. A SAD V1 √© adequada para implementa√ß√µes onde a simplicidade e precis√£o s√£o essenciais, enquanto a SAD V3 √© mais eficiente em sistemas que exigem alto desempenho e maior velocidade de processamento.
