Fitter report for ed_synth
Mon Jun  2 16:21:43 2025
Quartus Prime Version 24.3.1 Build 102 01/14/2025 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
  6. Fitter Netlist Optimizations
---- Plan Stage Reports ----
       7. Fitter Device Options
       8. Operating Settings and Conditions
       9. Pin-Out File
      10. Input Pins
      11. Output Pins
      12. Bidir Pins
      13. I/O Bank Usage
      14. Detailed I/O Block Info
      15. All Package Pins
      16. PLL Usage Summary
      17. Output Pin Default Load For Reported TCO
      18. I/O Assignment Warnings
      19. Control Signals
 20. Shift Register to RAM Conversion Details
---- Place Stage Reports ----
      21. Fitter Partition Statistics
      22. Global & Other Fast Signals Summary
      23. Global Signal Visualization
      24. Global & Other Fast Signals Details
      25. Non-Global High Fan-Out Signals
      26. Fitter RAM Summary
      27. Fitter Physical RAM Information
      28. Fitter Resource Usage Summary
      29. Fitter Resource Utilization by Entity
---- Route Stage Reports ----
      30. Nets with Highest Wire Count
      31. Delay Chain Summary
      32. Routing Usage Summary
      33. Estimated Delay Added for Hold Timing Summary
      34. Estimated Delay Added for Hold Timing Details
      35. Global Router Wire Utilization Map
      36. Peak Wire Demand Summary
      37. Peak Wire Demand Details
      38. Peak Total Grid Crossings
      39. Global Router Congestion Hotspot Summary
---- Retime Stage Reports ----
      40. Hyper-Retimer Settings
      41. Reset Sequence Requirement
      42. Retiming Limit Summary
      43. Critical Chain Summary for Transfer from altera_reserved_tck to Top-level Output ports
      44. Critical Chain Summary for Clock Domain Top-level Input ports
      45. Clock Domain user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
      46. Clock Domain user_pll|altera_iopll_inst_outclk1 (Meets timing requirements: No further analysis performed.)
      47. Clock Domain altera_reserved_tck (Meets timing requirements: No further analysis performed.)
      48. Transfer from user_pll|altera_iopll_inst_outclk1 to user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
      49. Transfer from user_pll|altera_iopll_inst_outclk0 to user_pll|altera_iopll_inst_outclk1 (Meets timing requirements: No further analysis performed.)
      50. Transfer from user_pll|altera_iopll_inst|tennm_ph2_iopll|ref_clk0 to user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
      51. Clock Domain emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_0 (Meets timing requirements: No further analysis performed.)
---- Finalize Stage Reports ----
      52. Routing Usage Summary
 53. Ignored Assignments
 54. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun  2 16:21:43 2025      ;
; Quartus Prime Version           ; 24.3.1 Build 102 01/14/2025 SC Pro Edition ;
; Revision Name                   ; ed_synth                                   ;
; Top-level Entity Name           ; ed_synth                                   ;
; Family                          ; Agilex 5                                   ;
; Device                          ; A5ED065BB32AE6SR0                          ;
; Timing Models                   ; Preliminary                                ;
; Power Models                    ; Preliminary                                ;
; Device Status                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 19,655 / 222,400 ( 9 % )                   ;
; Total dedicated logic registers ; 49682                                      ;
; Total pins                      ; 59 / 624 ( 9 % )                           ;
; Total block memory bits         ; 1,555,648 / 32,993,280 ( 5 % )             ;
; Total RAM Blocks                ; 172 / 1,611 ( 11 % )                       ;
; Total DSP Blocks                ; 0 / 846 ( 0 % )                            ;
; Total GTS Transceiver Channels  ; 0 / 24 ( 0 % )                             ;
; Total HSSI Ethernet Channels    ; 0 / 6 ( 0 % )                              ;
; Total HSSI PCIEs                ; 0 / 6 ( 0 % )                              ;
; Total HSSI HPS                  ; 0 / 1 ( 0 % )                              ;
; Total PLLs                      ; 2 / 15 ( 13 % )                            ;
+---------------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; A5ED065BB32AE6SR0                     ;                                       ;
; Configuration clock source                                                   ; OSC_CLK_1_100MHZ                      ; INIT_INTOSC                           ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Enable Design Assistant in the compilation flow                              ; On                                    ; On                                    ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; On                                    ; On                                    ;
; VID Operation mode                                                           ; PMBus Master                          ; PMBus Master                          ;
; USE CONF_DONE output                                                         ; Off                                   ; Off                                   ;
; USE PWRMGT_SCL output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_SDA output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_ALERT output                                                      ; Off                                   ; Off                                   ;
; USE INIT_DONE output                                                         ; Off                                   ; Off                                   ;
; USE CVP_CONFDONE output                                                      ; Off                                   ; Off                                   ;
; USE SEU_ERROR output                                                         ; Off                                   ; Off                                   ;
; USE HPS_COLD_nRESET                                                          ; Off                                   ; Off                                   ;
; USE HPS warm nreset                                                          ; Off                                   ; Off                                   ;
; HPS warm reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; HPS cold reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; USE CATTRIP output                                                           ; Off                                   ; Off                                   ;
; USE nCATTRIP output                                                          ; Off                                   ; Off                                   ;
; USE ANTI Tampering output                                                    ; Off                                   ; Off                                   ;
; USE TAMPERDETECTION output                                                   ; Off                                   ; Off                                   ;
; USE TAMPERRESPONSESTATUS output                                              ; Off                                   ; Off                                   ;
; PCIE Calib start                                                             ; Off                                   ; Off                                   ;
; Direct to Factory Image                                                      ; Off                                   ; Off                                   ;
; USE DATA UNLOCK output                                                       ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; On                                    ; On                                    ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Report Packed DSP Register Names                                             ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Density Packing Effort                                                ; Normal                                ; Normal                                ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Weak Pull-Down Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; AS_FREQ_100MHZ                        ; AS_FREQ_100MHZ                        ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Generate Security Masked Settings files (.smsf) for security verification    ; Off                                   ; Off                                   ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; Schmitt Trigger                                                              ; On                                    ; On                                    ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
; Wirelut Removal Setup Guard Band                                             ; 100                                   ; 100                                   ;
; Wirelut Removal Hold Guard Band                                              ; 100                                   ; 100                                   ;
; USE Additional QSPI Flash                                                    ; Off                                   ; Off                                   ;
; NOC Common Address Range Security Check                                      ; Off                                   ; Off                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 16     ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                   ; Node Port ; Destination Node                                                                                                                                                                                                                                                                                                          ; Destination Port ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[0]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a0                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[1]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a1                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[2]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a2                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[3]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a3                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[4]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a4                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[5]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a5                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[6]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a6                                                      ; PORTBDATAOUT     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|out_payload[7]                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a7                                                      ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[0]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[10]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[11]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[12]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[13]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[14]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[15]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[16]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[17]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[18]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[19]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[1]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[20]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[21]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[22]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[23]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[24]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[25]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[26]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[27]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[28]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[29]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[2]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[30]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0                                                                                                                                                          ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[31]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[3]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[4]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[5]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[6]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[7]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[8]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|strb_rr[9]                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[0]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[10]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[11]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[12]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[13]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[14]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[15]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[16]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[17]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[18]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[19]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[1]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[20]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[21]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[22]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[23]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[24]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[25]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[26]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[27]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[28]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[29]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[2]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[30]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0                                                                                                                                                         ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[31]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[3]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[4]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[5]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[6]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[7]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[8]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|strb_rr[9]                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21                                                                                                                                                        ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[0]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a0                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[1]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a1                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[2]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a2                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[3]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a3                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[4]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a4                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[5]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a5                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[6]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a6                                                                                                                                                                    ; PORTBDATAOUT     ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|out_payload[7]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                                                                                                    ; PORTBDATAOUT     ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|word_counter[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[5]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                                                                                                                                                                                                     ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE                                                                                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dffe_af                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dffe_af~DUPLICATE                                                                                                                                                         ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[1]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[1]~DUPLICATE                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[2]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|count[2]~DUPLICATE                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|usedw_counter|count[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|usedw_counter|count[1]~DUPLICATE                                                                                                                                   ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                                                                                          ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                                                                                          ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                                                                          ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dffe_af                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dffe_af~DUPLICATE                                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                                                                                   ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter|count[1]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter|count[1]~DUPLICATE                                                                                                                                ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter|count[4]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter|count[4]~DUPLICATE                                                                                                                                ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                                                                                       ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_arfifo_credit_ctr[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_arfifo_credit_ctr[0]~DUPLICATE                                                                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_awfifo_credit_ctr[2]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_awfifo_credit_ctr[2]~DUPLICATE                                                                                                                                                                                      ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_wfifo_credit_ctr[2]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|r_wfifo_credit_ctr[2]~DUPLICATE                                                                                                                                                                                       ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_bvalid                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_bvalid~DUPLICATE                                                                                                                                                                                                                 ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[12]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[12]~DUPLICATE                                                                                                                                                                                                              ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[13]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[13]~DUPLICATE                                                                                                                                                                                                              ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[17]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[17]~DUPLICATE                                                                                                                                                                                                              ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[23]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[23]~DUPLICATE                                                                                                                                                                                                              ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[27]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[27]~DUPLICATE                                                                                                                                                                                                              ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[2]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|axi_rdata[2]~DUPLICATE                                                                                                                                                                                                               ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|rw_arb                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|rw_arb~DUPLICATE                                                                                                                                                                                                                     ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|rw_busy                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|rw_busy~DUPLICATE                                                                                                                                                                                                                    ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[1]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[3]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[3]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[4]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|vio_in[4]~DUPLICATE                                                                                                                                                                                                                  ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|write_ack.write_ack_timer[3]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|write_ack.write_ack_timer[3]~DUPLICATE                                                                                                                                                                                               ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]~DUPLICATE    ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[1]~DUPLICATE ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[2]~DUPLICATE ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|count[2]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE        ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|count[2]~DUPLICATE    ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|count[4]~DUPLICATE ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|count[3]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE        ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~DUPLICATE                                                            ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[11]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[11]~DUPLICATE                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|is_ram_read_r                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|is_ram_read_r~DUPLICATE                                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|outstanding_reads[0]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|outstanding_reads[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|outstanding_reads[1]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|outstanding_reads[1]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|driver_error                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|driver_error~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[0].stop                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[0].stop~DUPLICATE                                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[1].stop                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[1].stop~DUPLICATE                                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[2].pwm_pipe[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[2].pwm_pipe[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[2].stop                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|ch[2].stop~DUPLICATE                                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[4]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[4]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[6]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[6]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_pc[7]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|empty                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|empty~DUPLICATE                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|pipe2_valid[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|pipe2_valid[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|post_counter[0][8]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|post_counter[0][8]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[0]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[4]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[4]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[5]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|timer_cnt[5]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|wait_counter[0][5]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|wait_counter[0][5]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[0]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[0]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[12]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[12]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[27]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[27]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[29]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[29]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[10]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[10]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[12]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[12]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[4]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[4]~DUPLICATE                                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[10]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[10]~DUPLICATE                                                                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[1]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[5]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_pc[5]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[0]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[0]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[1]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[1]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[2]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[2]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[3]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[3]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[3]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[3]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[11]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[11]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[13]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[13]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[14]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[14]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[6]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[6]~DUPLICATE                                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe1_valid[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe1_valid[0]~DUPLICATE                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[13]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[13]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[1]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[1]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[2]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[2]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[3]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[4]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|outs_rsps[4]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[4]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[4]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_valid[3]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_valid[3]~DUPLICATE                                                                                                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[11]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[11]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[13]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[13]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[14]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[14]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[1]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[21]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[21]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[23]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[23]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[29]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[29]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[2]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[2]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[4]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[4]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[7]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[7]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[9]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rdata_errors[9]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[16]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[16]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[17]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[17]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[1]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[1]~DUPLICATE                                                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[24]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[24]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[25]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[25]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[28]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[28]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[4]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[4]~DUPLICATE                                                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[8]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rid_errors[8]~DUPLICATE                                                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[0]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[0]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[14]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[14]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[16]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[16]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[1]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[29]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[29]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[30]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[30]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[31]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[31]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[3]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[3]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[7]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rlast_errors[7]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[17]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[17]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[23]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[23]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[26]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[26]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[29]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[29]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[4]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[4]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[5]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[5]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[9]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|num_rresp_errors[9]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[1]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[1]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[3]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[4]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[4]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[7]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[8]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_waddr[8]~DUPLICATE                                                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|wen_r                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|wen_r~DUPLICATE                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[3]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[3]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[18]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[18]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[29]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[29]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[9]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[9]~DUPLICATE                                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[1]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[1]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe_valid[10]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe_valid[10]~DUPLICATE                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[2]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[2]~DUPLICATE                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[3]~DUPLICATE                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|wen_r                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|wen_r~DUPLICATE                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[2]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[2]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]~DUPLICATE                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[9]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[9]~DUPLICATE                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[2]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[2]~DUPLICATE                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[3]~ERTM5                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[3]~ERTM5DUPLICATE                                                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[6]~ERTM5                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[6]~ERTM5DUPLICATE                                                                                                                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[0]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[0]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[25]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[25]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[0]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[0]~DUPLICATE                                                                                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[11]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[11]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[21]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[21]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[23]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[23]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[28]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[28]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|counter[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|counter[0]~DUPLICATE                                                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|counter[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|counter[6]~DUPLICATE                                                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|counter[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|counter[5]~DUPLICATE                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|counter[6]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|counter[6]~DUPLICATE                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[7]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|iter_cnt[7]~DUPLICATE                                                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                 ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[3]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[3]~DUPLICATE                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[13]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[13]~DUPLICATE                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[14]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[14]~DUPLICATE                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[15]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[15]~DUPLICATE                                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[2]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[2]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[4]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[4]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[9]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|iter_cnt[9]~DUPLICATE                                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[3]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[3]~DUPLICATE                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[1].write~DUPLICATE                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[16]~ERTM                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[16]~ERTMDUPLICATE                                                                                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[4]~ERTM                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[4]~ERTMDUPLICATE                                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[7]~ERTM                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|outs_rsps[7]~ERTMDUPLICATE                                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[0]~DUPLICATE                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[0]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[0]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]~DUPLICATE                                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_valid[3]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_valid[3]~DUPLICATE                                                                                                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[17]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[17]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[19]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[19]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[20]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[20]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[2]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[2]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[30]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[30]~DUPLICATE                                                                                                                                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[5]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[5]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bid_errors[7]~DUPLICATE                                                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[10]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[10]~DUPLICATE                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[17]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[17]~DUPLICATE                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[24]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[24]~DUPLICATE                                                                                                                                                                                                                           ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[2]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[2]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[5]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[5]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[8]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|num_bresp_errors[8]~DUPLICATE                                                                                                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                            ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write~DUPLICATE                                                                                                                                                   ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[15]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[15]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[16]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[16]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[18]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[18]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[19]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[19]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[26]                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wdata_r[26]~DUPLICATE                                                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[15]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe[8].data_offset[15]~DUPLICATE                                                                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[10]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[10]~DUPLICATE                                                                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                             ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                                ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]~DUPLICATE                                                                                                                                                                                                    ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[5]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[5]~DUPLICATE                                                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[7]                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[7]~DUPLICATE                                                                                                                                                                                                  ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                     ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                               ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|capacity[4]~DUPLICATE                                                                                                                                         ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                       ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]~DUPLICATE                                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                                          ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|empty                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|empty~DUPLICATE                                                                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|empty~DUPLICATE                                                                                                                                                      ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]~DUPLICATE                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]~DUPLICATE                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]~DUPLICATE                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]~DUPLICATE                                                                                                                                              ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[4]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[4]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[5]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[5]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[6]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[6]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[7]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[7]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[8]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_waddr[8]~DUPLICATE                                                                                                                                                                                                                        ;                  ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[18]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[18]~DUPLICATE                                                                                                                                               ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_INV                                                                                          ; Created         ; Placement                                         ; Location assignment      ; COMBOUT   ;                                                                                                                                                                                                                                                                                                                           ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_0                                                                                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                                                                                                                                           ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_1                                                                                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                                                                                                                                           ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_2                                                                                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                                                                                                                                           ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_3                                                                                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                                                                                                                                           ;                  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_4                                                                                   ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                                                                                                                                           ;                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. 


+-----------------------------------------------------------+
; Fitter Device Options                                     ;
+-----------------------------+-----------------------------+
; Option                      ; Setting                     ;
+-----------------------------+-----------------------------+
; Configuration scheme        ; Active Serial x4            ;
; Enable internal scrubbing   ; Off                         ;
; Active Serial clock source  ; 100 MHz Internal Oscillator ;
; Configuration clock source  ; 100 MHz OSC_CLK_1 pin       ;
; Configuration via Protocol  ; Off                         ;
; Configuration Voltage Level ; Auto                        ;
+-----------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.94 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------------+--------------+---------------------------+----------------------+-----------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                      ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------------+--------------+---------------------------+----------------------+-----------+
; emif_io96b_lpddr4_0_oct_0_oct_rzqin ; BH89  ; 2A_B     ; 61           ; 0            ; 330          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.1-V                             ; Off          ; --                        ; User                 ; no        ;
; ref_clk_clk                         ; BW78  ; 2A_B     ; 61           ; 0            ; 255          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.1-V True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; ref_clk_clk(n)                      ; CA78  ; 2A_B     ; 61           ; 0            ; 258          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.1-V True Differential Signaling ; Differential ; --                        ; Fitter               ; no        ;
; ref_clk_usr_pll_clk                 ; D8    ; 6C       ; 181          ; 146          ; 693          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.3-V LVCMOS                      ; Off          ; --                        ; User                 ; no        ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------------------+--------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard             ; Termination                    ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------------------+--------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; emif_io96b_lpddr4_0_mem_0_mem_ca[0]         ; BR89  ; 2A_B     ; 61           ; 0            ; 220          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[1]         ; BU89  ; 2A_B     ; 61           ; 0            ; 223          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[2]         ; BR92  ; 2A_B     ; 61           ; 0            ; 227          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[3]         ; BU92  ; 2A_B     ; 61           ; 0            ; 230          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[4]         ; BW89  ; 2A_B     ; 61           ; 0            ; 234          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[5]         ; CA89  ; 2A_B     ; 61           ; 0            ; 237          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_cke[0]        ; BR81  ; 2A_B     ; 61           ; 0            ; 241          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_cs[0]         ; BR78  ; 2A_B     ; 61           ; 0            ; 248          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_c[0]    ; BP81  ; 2A_B     ; 61           ; 0            ; 347          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; Differential 1.1-V LVSTL ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_t[0]    ; BM81  ; 2A_B     ; 61           ; 0            ; 344          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; Differential 1.1-V LVSTL ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; emif_io96b_lpddr4_0_mem_reset_n_mem_reset_n ; BH92  ; 2A_B     ; 61           ; 0            ; 333          ; no              ; no                     ; 3         ; no         ; yes           ; no       ; Off          ; 1.1-V LVSTL              ; Series 40 Ohm with Calibration ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------------------+--------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name                                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard             ; Input Termination                ; Output Termination             ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Load ; Output Enable Source                                                                                                                                              ; Output Enable Group ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; emif_io96b_lpddr4_0_mem_0_mem_dmi[0]   ; CA62  ; 2A_T     ; 62           ; 0            ; 344          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[1]   ; BU62  ; 2A_T     ; 62           ; 0            ; 241          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[2]   ; CF81  ; 2A_B     ; 61           ; 0            ; 138          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[3]   ; CK85  ; 2A_B     ; 61           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[0]    ; CA71  ; 2A_T     ; 62           ; 0            ; 333          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[10]   ; BW59  ; 2A_T     ; 62           ; 0            ; 255          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[11]   ; CA59  ; 2A_T     ; 62           ; 0            ; 258          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[12]   ; BU71  ; 2A_T     ; 62           ; 0            ; 230          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[13]   ; BU69  ; 2A_T     ; 62           ; 0            ; 223          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[14]   ; BR71  ; 2A_T     ; 62           ; 0            ; 227          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[15]   ; BR69  ; 2A_T     ; 62           ; 0            ; 220          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[16]   ; CC92  ; 2A_B     ; 61           ; 0            ; 117          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[17]   ; CF92  ; 2A_B     ; 61           ; 0            ; 124          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[18]   ; CA92  ; 2A_B     ; 61           ; 0            ; 120          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[19]   ; CH92  ; 2A_B     ; 61           ; 0            ; 127          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[1]    ; CC71  ; 2A_T     ; 62           ; 0            ; 330          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[20]   ; CC81  ; 2A_B     ; 61           ; 0            ; 148          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[21]   ; CF78  ; 2A_B     ; 61           ; 0            ; 155          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[22]   ; CH78  ; 2A_B     ; 61           ; 0            ; 152          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[23]   ; CA81  ; 2A_B     ; 61           ; 0            ; 145          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[24]   ; CL82  ; 2A_B     ; 61           ; 0            ; 45           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[25]   ; CK80  ; 2A_B     ; 61           ; 0            ; 42           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[26]   ; CK76  ; 2A_B     ; 61           ; 0            ; 49           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[27]   ; CL76  ; 2A_B     ; 61           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[28]   ; CK97  ; 2A_B     ; 61           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[29]   ; CL97  ; 2A_B     ; 61           ; 0            ; 24           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[2]    ; CH71  ; 2A_T     ; 62           ; 0            ; 326          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[30]   ; CK94  ; 2A_B     ; 61           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[31]   ; CL91  ; 2A_B     ; 61           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[3]    ; CF71  ; 2A_T     ; 62           ; 0            ; 323          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[4]    ; CH62  ; 2A_T     ; 62           ; 0            ; 354          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[5]    ; CF62  ; 2A_T     ; 62           ; 0            ; 351          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[6]    ; CH59  ; 2A_T     ; 62           ; 0            ; 361          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[7]    ; CF59  ; 2A_T     ; 62           ; 0            ; 358          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10 (inverted) ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[8]    ; BR59  ; 2A_T     ; 62           ; 0            ; 251          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[9]    ; BU59  ; 2A_T     ; 62           ; 0            ; 248          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; 1.1-V LVSTL              ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 119                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[0] ; CF69  ; 2A_T     ; 62           ; 0            ; 340          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[1] ; CA69  ; 2A_T     ; 62           ; 0            ; 237          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[2] ; CF89  ; 2A_B     ; 61           ; 0            ; 134          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[3] ; CK88  ; 2A_B     ; 61           ; 0            ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0] ; CH69  ; 2A_T     ; 62           ; 0            ; 337          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1] ; BW69  ; 2A_T     ; 62           ; 0            ; 234          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2] ; CH89  ; 2A_B     ; 61           ; 0            ; 131          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4 (inverted)  ; -                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3] ; CL88  ; 2A_B     ; 61           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 3         ; no         ; no       ; Off          ; Differential 1.1-V LVSTL ; Parallel 50 Ohm with Calibration ; Series 40 Ohm with Calibration ; --                        ; 399                        ; Fitter               ; 0 pF ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4 (inverted)  ; -                   ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+----------------------------------+--------------------------------+---------------------------+----------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; SDM      ; 15 / 33 ( 45 % ) ; --            ; --           ;
; HPS      ; 0 / 48 ( 0 % )   ; --            ; --           ;
; 2A_T     ; 22 / 48 ( 46 % ) ; 1.1V          ; --           ;
; 2A_B     ; 36 / 48 ( 75 % ) ; 1.1V          ; --           ;
; 2B_T     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 2B_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3A_T     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3A_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3B_T     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 3B_B     ; 0 / 48 ( 0 % )   ; 1.2V          ; --           ;
; 5A       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 5B       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6A       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6B       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6C       ; 1 / 20 ( 5 % )   ; 3.3V          ; --           ;
; 6D       ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 1A       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 1B       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 1C       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4A       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4B       ; 0 / 20 ( 0 % )   ; --            ; --           ;
; 4C       ; 0 / 20 ( 0 % )   ; --            ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------+
; Detailed I/O Block Info                                                                            ;
+----------+------------+-------+---------------------------------------------+----------------------+
; I/O Bank ; Pin Index  ; Pin # ; Assignment                                  ; Location assigned by ;
+----------+------------+-------+---------------------------------------------+----------------------+
; 2A_B     ;            ;       ;                                             ;                      ;
;     --   ; 47         ; BK78  ;                                             ;                      ;
;     --   ; 46         ; BM78  ;                                             ;                      ;
;     --   ; 45         ; BH78  ;                                             ;                      ;
;     --   ; 44         ; BH81  ;                                             ;                      ;
;     --   ; 43         ; BP81  ; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_c[0]    ; Fitter               ;
;     --   ; 42         ; BM81  ; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_t[0]    ; Fitter               ;
;     --   ; 41         ; BM89  ;                                             ;                      ;
;     --   ; 40         ; BK89  ;                                             ;                      ;
;     --   ; 39         ; BH92  ; emif_io96b_lpddr4_0_mem_reset_n_mem_reset_n ; Fitter               ;
;     --   ; 38         ; BH89  ; emif_io96b_lpddr4_0_oct_0_oct_rzqin         ; User                 ;
;     --   ; 37         ; BM92  ;                                             ;                      ;
;     --   ; 36         ; BP92  ;                                             ;                      ;
;     --   ; 35         ; CA78  ; ref_clk_clk(n)                              ; Fitter               ;
;     --   ; 34         ; BW78  ; ref_clk_clk                                 ; User                 ;
;     --   ; 33         ; BU78  ;                                             ;                      ;
;     --   ; 32         ; BR78  ; emif_io96b_lpddr4_0_mem_0_mem_cs[0]         ; Fitter               ;
;     --   ; 31         ; BU81  ;                                             ;                      ;
;     --   ; 30         ; BR81  ; emif_io96b_lpddr4_0_mem_0_mem_cke[0]        ; Fitter               ;
;     --   ; 29         ; CA89  ; emif_io96b_lpddr4_0_mem_0_mem_ca[5]         ; Fitter               ;
;     --   ; 28         ; BW89  ; emif_io96b_lpddr4_0_mem_0_mem_ca[4]         ; Fitter               ;
;     --   ; 27         ; BU92  ; emif_io96b_lpddr4_0_mem_0_mem_ca[3]         ; Fitter               ;
;     --   ; 26         ; BR92  ; emif_io96b_lpddr4_0_mem_0_mem_ca[2]         ; Fitter               ;
;     --   ; 25         ; BU89  ; emif_io96b_lpddr4_0_mem_0_mem_ca[1]         ; Fitter               ;
;     --   ; 24         ; BR89  ; emif_io96b_lpddr4_0_mem_0_mem_ca[0]         ; Fitter               ;
;     --   ; 23         ; CF78  ; emif_io96b_lpddr4_0_mem_0_mem_dq[21]        ; Fitter               ;
;     --   ; 22         ; CH78  ; emif_io96b_lpddr4_0_mem_0_mem_dq[22]        ; Fitter               ;
;     --   ; 21         ; CC81  ; emif_io96b_lpddr4_0_mem_0_mem_dq[20]        ; Fitter               ;
;     --   ; 20         ; CA81  ; emif_io96b_lpddr4_0_mem_0_mem_dq[23]        ; Fitter               ;
;     --   ; 19         ; CH81  ;                                             ;                      ;
;     --   ; 18         ; CF81  ; emif_io96b_lpddr4_0_mem_0_mem_dmi[2]        ; Fitter               ;
;     --   ; 17         ; CF89  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[2]      ; Fitter               ;
;     --   ; 16         ; CH89  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]      ; Fitter               ;
;     --   ; 15         ; CH92  ; emif_io96b_lpddr4_0_mem_0_mem_dq[19]        ; Fitter               ;
;     --   ; 14         ; CF92  ; emif_io96b_lpddr4_0_mem_0_mem_dq[17]        ; Fitter               ;
;     --   ; 13         ; CA92  ; emif_io96b_lpddr4_0_mem_0_mem_dq[18]        ; Fitter               ;
;     --   ; 12         ; CC92  ; emif_io96b_lpddr4_0_mem_0_mem_dq[16]        ; Fitter               ;
;     --   ; 11         ; CL76  ; emif_io96b_lpddr4_0_mem_0_mem_dq[27]        ; Fitter               ;
;     --   ; 10         ; CK76  ; emif_io96b_lpddr4_0_mem_0_mem_dq[26]        ; Fitter               ;
;     --   ; 9          ; CL82  ; emif_io96b_lpddr4_0_mem_0_mem_dq[24]        ; Fitter               ;
;     --   ; 8          ; CK80  ; emif_io96b_lpddr4_0_mem_0_mem_dq[25]        ; Fitter               ;
;     --   ; 7          ; CL85  ;                                             ;                      ;
;     --   ; 6          ; CK85  ; emif_io96b_lpddr4_0_mem_0_mem_dmi[3]        ; Fitter               ;
;     --   ; 5          ; CK88  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[3]      ; Fitter               ;
;     --   ; 4          ; CL88  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]      ; Fitter               ;
;     --   ; 3          ; CL97  ; emif_io96b_lpddr4_0_mem_0_mem_dq[29]        ; Fitter               ;
;     --   ; 2          ; CK97  ; emif_io96b_lpddr4_0_mem_0_mem_dq[28]        ; Fitter               ;
;     --   ; 1          ; CK94  ; emif_io96b_lpddr4_0_mem_0_mem_dq[30]        ; Fitter               ;
;     --   ; 0          ; CL91  ; emif_io96b_lpddr4_0_mem_0_mem_dq[31]        ; Fitter               ;
; 2A_T     ;            ;       ;                                             ;                      ;
;     --   ; 95         ; CH59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[6]         ; Fitter               ;
;     --   ; 94         ; CF59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[7]         ; Fitter               ;
;     --   ; 93         ; CH62  ; emif_io96b_lpddr4_0_mem_0_mem_dq[4]         ; Fitter               ;
;     --   ; 92         ; CF62  ; emif_io96b_lpddr4_0_mem_0_mem_dq[5]         ; Fitter               ;
;     --   ; 91         ; CC62  ;                                             ;                      ;
;     --   ; 90         ; CA62  ; emif_io96b_lpddr4_0_mem_0_mem_dmi[0]        ; Fitter               ;
;     --   ; 89         ; CF69  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[0]      ; Fitter               ;
;     --   ; 88         ; CH69  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]      ; Fitter               ;
;     --   ; 87         ; CA71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[0]         ; Fitter               ;
;     --   ; 86         ; CC71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[1]         ; Fitter               ;
;     --   ; 85         ; CH71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[2]         ; Fitter               ;
;     --   ; 84         ; CF71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[3]         ; Fitter               ;
;     --   ; 83         ; CA59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[11]        ; Fitter               ;
;     --   ; 82         ; BW59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[10]        ; Fitter               ;
;     --   ; 81         ; BR59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[8]         ; Fitter               ;
;     --   ; 80         ; BU59  ; emif_io96b_lpddr4_0_mem_0_mem_dq[9]         ; Fitter               ;
;     --   ; 79         ; BR62  ;                                             ;                      ;
;     --   ; 78         ; BU62  ; emif_io96b_lpddr4_0_mem_0_mem_dmi[1]        ; Fitter               ;
;     --   ; 77         ; CA69  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[1]      ; Fitter               ;
;     --   ; 76         ; BW69  ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]      ; Fitter               ;
;     --   ; 75         ; BU71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[12]        ; Fitter               ;
;     --   ; 74         ; BR71  ; emif_io96b_lpddr4_0_mem_0_mem_dq[14]        ; Fitter               ;
;     --   ; 73         ; BU69  ; emif_io96b_lpddr4_0_mem_0_mem_dq[13]        ; Fitter               ;
;     --   ; 72         ; BR69  ; emif_io96b_lpddr4_0_mem_0_mem_dq[15]        ; Fitter               ;
;     --   ; 71         ; BK59  ;                                             ;                      ;
;     --   ; 70         ; BM59  ;                                             ;                      ;
;     --   ; 69         ; BH59  ;                                             ;                      ;
;     --   ; 68         ; BH62  ;                                             ;                      ;
;     --   ; 67         ; BP62  ;                                             ;                      ;
;     --   ; 66         ; BM62  ;                                             ;                      ;
;     --   ; 65         ; BK69  ;                                             ;                      ;
;     --   ; 64         ; BM69  ;                                             ;                      ;
;     --   ; 63         ; BH71  ;                                             ;                      ;
;     --   ; 62         ; BH69  ;                                             ;                      ;
;     --   ; 61         ; BP71  ;                                             ;                      ;
;     --   ; 60         ; BM71  ;                                             ;                      ;
;     --   ; 59         ; BF72  ;                                             ;                      ;
;     --   ; 58         ; BF75  ;                                             ;                      ;
;     --   ; 57         ; BE75  ;                                             ;                      ;
;     --   ; 56         ; BE79  ;                                             ;                      ;
;     --   ; 55         ; BF83  ;                                             ;                      ;
;     --   ; 54         ; BE83  ;                                             ;                      ;
;     --   ; 53         ; BE86  ;                                             ;                      ;
;     --   ; 52         ; BF86  ;                                             ;                      ;
;     --   ; 51         ; BF90  ;                                             ;                      ;
;     --   ; 50         ; BF93  ;                                             ;                      ;
;     --   ; 49         ; BE93  ;                                             ;                      ;
;     --   ; 48         ; BE96  ;                                             ;                      ;
; 2B_B     ;            ;       ;                                             ;                      ;
;     --   ; 47         ; BW38  ;                                             ;                      ;
;     --   ; 46         ; CA38  ;                                             ;                      ;
;     --   ; 45         ; BU38  ;                                             ;                      ;
;     --   ; 44         ; BR38  ;                                             ;                      ;
;     --   ; 43         ; BU41  ;                                             ;                      ;
;     --   ; 42         ; BR41  ;                                             ;                      ;
;     --   ; 41         ; CA49  ;                                             ;                      ;
;     --   ; 40         ; BW49  ;                                             ;                      ;
;     --   ; 39         ; BU52  ;                                             ;                      ;
;     --   ; 38         ; BR52  ;                                             ;                      ;
;     --   ; 37         ; BU49  ;                                             ;                      ;
;     --   ; 36         ; BR49  ;                                             ;                      ;
;     --   ; 35         ; CF38  ;                                             ;                      ;
;     --   ; 34         ; CH38  ;                                             ;                      ;
;     --   ; 33         ; CA41  ;                                             ;                      ;
;     --   ; 32         ; CC41  ;                                             ;                      ;
;     --   ; 31         ; CF41  ;                                             ;                      ;
;     --   ; 30         ; CH41  ;                                             ;                      ;
;     --   ; 29         ; CH49  ;                                             ;                      ;
;     --   ; 28         ; CF49  ;                                             ;                      ;
;     --   ; 27         ; CA52  ;                                             ;                      ;
;     --   ; 26         ; CC52  ;                                             ;                      ;
;     --   ; 25         ; CH52  ;                                             ;                      ;
;     --   ; 24         ; CF52  ;                                             ;                      ;
;     --   ; 23         ; CL26  ;                                             ;                      ;
;     --   ; 22         ; CK30  ;                                             ;                      ;
;     --   ; 21         ; CL30  ;                                             ;                      ;
;     --   ; 20         ; CK33  ;                                             ;                      ;
;     --   ; 19         ; CL35  ;                                             ;                      ;
;     --   ; 18         ; CK35  ;                                             ;                      ;
;     --   ; 17         ; CL39  ;                                             ;                      ;
;     --   ; 16         ; CK39  ;                                             ;                      ;
;     --   ; 15         ; CL45  ;                                             ;                      ;
;     --   ; 14         ; CK48  ;                                             ;                      ;
;     --   ; 13         ; CK45  ;                                             ;                      ;
;     --   ; 12         ; CL42  ;                                             ;                      ;
;     --   ; 11         ; CK54  ;                                             ;                      ;
;     --   ; 10         ; CL51  ;                                             ;                      ;
;     --   ; 9          ; CL54  ;                                             ;                      ;
;     --   ; 8          ; CK56  ;                                             ;                      ;
;     --   ; 7          ; CL60  ;                                             ;                      ;
;     --   ; 6          ; CL56  ;                                             ;                      ;
;     --   ; 5          ; CL66  ;                                             ;                      ;
;     --   ; 4          ; CK63  ;                                             ;                      ;
;     --   ; 3          ; CL73  ;                                             ;                      ;
;     --   ; 2          ; CK73  ;                                             ;                      ;
;     --   ; 1          ; CL70  ;                                             ;                      ;
;     --   ; 0          ; CK66  ;                                             ;                      ;
; 2B_T     ;            ;       ;                                             ;                      ;
;     --   ; 95         ; CC19  ;                                             ;                      ;
;     --   ; 94         ; CF19  ;                                             ;                      ;
;     --   ; 93         ; CH22  ;                                             ;                      ;
;     --   ; 92         ; CF22  ;                                             ;                      ;
;     --   ; 91         ; CA22  ;                                             ;                      ;
;     --   ; 90         ; CC22  ;                                             ;                      ;
;     --   ; 89         ; CC28  ;                                             ;                      ;
;     --   ; 88         ; CF28  ;                                             ;                      ;
;     --   ; 87         ; CC31  ;                                             ;                      ;
;     --   ; 86         ; CA31  ;                                             ;                      ;
;     --   ; 85         ; CF31  ;                                             ;                      ;
;     --   ; 84         ; CH31  ;                                             ;                      ;
;     --   ; 83         ; CL6   ;                                             ;                      ;
;     --   ; 82         ; CK8   ;                                             ;                      ;
;     --   ; 81         ; CL8   ;                                             ;                      ;
;     --   ; 80         ; CK11  ;                                             ;                      ;
;     --   ; 79         ; CL11  ;                                             ;                      ;
;     --   ; 78         ; CL14  ;                                             ;                      ;
;     --   ; 77         ; CL17  ;                                             ;                      ;
;     --   ; 76         ; CK17  ;                                             ;                      ;
;     --   ; 75         ; CK20  ;                                             ;                      ;
;     --   ; 74         ; CL20  ;                                             ;                      ;
;     --   ; 73         ; CK26  ;                                             ;                      ;
;     --   ; 72         ; CL23  ;                                             ;                      ;
;     --   ; 71         ; BF46  ;                                             ;                      ;
;     --   ; 70         ; BE46  ;                                             ;                      ;
;     --   ; 69         ; BE50  ;                                             ;                      ;
;     --   ; 68         ; BF50  ;                                             ;                      ;
;     --   ; 67         ; BF53  ;                                             ;                      ;
;     --   ; 66         ; BF57  ;                                             ;                      ;
;     --   ; 65         ; BE57  ;                                             ;                      ;
;     --   ; 64         ; BE61  ;                                             ;                      ;
;     --   ; 63         ; BF64  ;                                             ;                      ;
;     --   ; 62         ; BE64  ;                                             ;                      ;
;     --   ; 61         ; BE68  ;                                             ;                      ;
;     --   ; 60         ; BF68  ;                                             ;                      ;
;     --   ; 59         ; BM38  ;                                             ;                      ;
;     --   ; 58         ; BK38  ;                                             ;                      ;
;     --   ; 57         ; BH41  ;                                             ;                      ;
;     --   ; 56         ; BH38  ;                                             ;                      ;
;     --   ; 55         ; BM41  ;                                             ;                      ;
;     --   ; 54         ; BP41  ;                                             ;                      ;
;     --   ; 53         ; BM49  ;                                             ;                      ;
;     --   ; 52         ; BK49  ;                                             ;                      ;
;     --   ; 51         ; BH52  ;                                             ;                      ;
;     --   ; 50         ; BH49  ;                                             ;                      ;
;     --   ; 49         ; BP52  ;                                             ;                      ;
;     --   ; 48         ; BM52  ;                                             ;                      ;
; 3A_B     ;            ;       ;                                             ;                      ;
;     --   ; 47         ; AB105 ;                                             ;                      ;
;     --   ; 46         ; Y105  ;                                             ;                      ;
;     --   ; 45         ; AB108 ;                                             ;                      ;
;     --   ; 44         ; Y108  ;                                             ;                      ;
;     --   ; 43         ; AK104 ;                                             ;                      ;
;     --   ; 42         ; AK107 ;                                             ;                      ;
;     --   ; 41         ; AB114 ;                                             ;                      ;
;     --   ; 40         ; Y114  ;                                             ;                      ;
;     --   ; 39         ; AG111 ;                                             ;                      ;
;     --   ; 38         ; AK111 ;                                             ;                      ;
;     --   ; 37         ; Y117  ;                                             ;                      ;
;     --   ; 36         ; AB117 ;                                             ;                      ;
;     --   ; 35         ; K105  ;                                             ;                      ;
;     --   ; 34         ; M105  ;                                             ;                      ;
;     --   ; 33         ; P105  ;                                             ;                      ;
;     --   ; 32         ; T105  ;                                             ;                      ;
;     --   ; 31         ; T108  ;                                             ;                      ;
;     --   ; 30         ; V108  ;                                             ;                      ;
;     --   ; 29         ; K114  ;                                             ;                      ;
;     --   ; 28         ; M114  ;                                             ;                      ;
;     --   ; 27         ; T117  ;                                             ;                      ;
;     --   ; 26         ; V117  ;                                             ;                      ;
;     --   ; 25         ; P114  ;                                             ;                      ;
;     --   ; 24         ; T114  ;                                             ;                      ;
;     --   ; 23         ; K108  ;                                             ;                      ;
;     --   ; 22         ; M108  ;                                             ;                      ;
;     --   ; 21         ; F108  ;                                             ;                      ;
;     --   ; 20         ; H108  ;                                             ;                      ;
;     --   ; 19         ; D105  ;                                             ;                      ;
;     --   ; 18         ; F105  ;                                             ;                      ;
;     --   ; 17         ; D114  ;                                             ;                      ;
;     --   ; 16         ; F114  ;                                             ;                      ;
;     --   ; 15         ; M117  ;                                             ;                      ;
;     --   ; 14         ; K117  ;                                             ;                      ;
;     --   ; 13         ; H117  ;                                             ;                      ;
;     --   ; 12         ; F117  ;                                             ;                      ;
;     --   ; 11         ; A113  ;                                             ;                      ;
;     --   ; 10         ; B113  ;                                             ;                      ;
;     --   ; 9          ; A116  ;                                             ;                      ;
;     --   ; 8          ; B116  ;                                             ;                      ;
;     --   ; 7          ; A122  ;                                             ;                      ;
;     --   ; 6          ; B119  ;                                             ;                      ;
;     --   ; 5          ; A125  ;                                             ;                      ;
;     --   ; 4          ; B122  ;                                             ;                      ;
;     --   ; 3          ; A130  ;                                             ;                      ;
;     --   ; 2          ; B130  ;                                             ;                      ;
;     --   ; 1          ; A128  ;                                             ;                      ;
;     --   ; 0          ; B128  ;                                             ;                      ;
; 3A_T     ;            ;       ;                                             ;                      ;
;     --   ; 95         ; A91   ;                                             ;                      ;
;     --   ; 94         ; B88   ;                                             ;                      ;
;     --   ; 93         ; A94   ;                                             ;                      ;
;     --   ; 92         ; B91   ;                                             ;                      ;
;     --   ; 91         ; A97   ;                                             ;                      ;
;     --   ; 90         ; B97   ;                                             ;                      ;
;     --   ; 89         ; B101  ;                                             ;                      ;
;     --   ; 88         ; A101  ;                                             ;                      ;
;     --   ; 87         ; A110  ;                                             ;                      ;
;     --   ; 86         ; B106  ;                                             ;                      ;
;     --   ; 85         ; B103  ;                                             ;                      ;
;     --   ; 84         ; A106  ;                                             ;                      ;
;     --   ; 83         ; D84   ;                                             ;                      ;
;     --   ; 82         ; F84   ;                                             ;                      ;
;     --   ; 81         ; M87   ;                                             ;                      ;
;     --   ; 80         ; K87   ;                                             ;                      ;
;     --   ; 79         ; F87   ;                                             ;                      ;
;     --   ; 78         ; H87   ;                                             ;                      ;
;     --   ; 77         ; D95   ;                                             ;                      ;
;     --   ; 76         ; F95   ;                                             ;                      ;
;     --   ; 75         ; K98   ;                                             ;                      ;
;     --   ; 74         ; M98   ;                                             ;                      ;
;     --   ; 73         ; F98   ;                                             ;                      ;
;     --   ; 72         ; H98   ;                                             ;                      ;
;     --   ; 71         ; P84   ;                                             ;                      ;
;     --   ; 70         ; T84   ;                                             ;                      ;
;     --   ; 69         ; M84   ;                                             ;                      ;
;     --   ; 68         ; K84   ;                                             ;                      ;
;     --   ; 67         ; T87   ;                                             ;                      ;
;     --   ; 66         ; V87   ;                                             ;                      ;
;     --   ; 65         ; M95   ;                                             ;                      ;
;     --   ; 64         ; K95   ;                                             ;                      ;
;     --   ; 63         ; T95   ;                                             ;                      ;
;     --   ; 62         ; P95   ;                                             ;                      ;
;     --   ; 61         ; T98   ;                                             ;                      ;
;     --   ; 60         ; V98   ;                                             ;                      ;
;     --   ; 59         ; Y84   ;                                             ;                      ;
;     --   ; 58         ; Y87   ;                                             ;                      ;
;     --   ; 57         ; Y95   ;                                             ;                      ;
;     --   ; 56         ; Y98   ;                                             ;                      ;
;     --   ; 55         ; AC86  ;                                             ;                      ;
;     --   ; 54         ; AC90  ;                                             ;                      ;
;     --   ; 53         ; AG93  ;                                             ;                      ;
;     --   ; 52         ; AG90  ;                                             ;                      ;
;     --   ; 51         ; AC96  ;                                             ;                      ;
;     --   ; 50         ; AC100 ;                                             ;                      ;
;     --   ; 49         ; AG104 ;                                             ;                      ;
;     --   ; 48         ; AG100 ;                                             ;                      ;
; 3B_B     ;            ;       ;                                             ;                      ;
;     --   ; 47         ; Y65   ;                                             ;                      ;
;     --   ; 46         ; Y67   ;                                             ;                      ;
;     --   ; 45         ; Y74   ;                                             ;                      ;
;     --   ; 44         ; Y77   ;                                             ;                      ;
;     --   ; 43         ; AC83  ;                                             ;                      ;
;     --   ; 42         ; AG83  ;                                             ;                      ;
;     --   ; 41         ; AG75  ;                                             ;                      ;
;     --   ; 40         ; AG72  ;                                             ;                      ;
;     --   ; 39         ; AG79  ;                                             ;                      ;
;     --   ; 38         ; AC79  ;                                             ;                      ;
;     --   ; 37         ; AC72  ;                                             ;                      ;
;     --   ; 36         ; AC68  ;                                             ;                      ;
;     --   ; 35         ; P65   ;                                             ;                      ;
;     --   ; 34         ; T65   ;                                             ;                      ;
;     --   ; 33         ; K65   ;                                             ;                      ;
;     --   ; 32         ; M65   ;                                             ;                      ;
;     --   ; 31         ; T67   ;                                             ;                      ;
;     --   ; 30         ; V67   ;                                             ;                      ;
;     --   ; 29         ; K74   ;                                             ;                      ;
;     --   ; 28         ; M74   ;                                             ;                      ;
;     --   ; 27         ; T77   ;                                             ;                      ;
;     --   ; 26         ; V77   ;                                             ;                      ;
;     --   ; 25         ; T74   ;                                             ;                      ;
;     --   ; 24         ; P74   ;                                             ;                      ;
;     --   ; 23         ; D65   ;                                             ;                      ;
;     --   ; 22         ; F65   ;                                             ;                      ;
;     --   ; 21         ; F67   ;                                             ;                      ;
;     --   ; 20         ; H67   ;                                             ;                      ;
;     --   ; 19         ; K67   ;                                             ;                      ;
;     --   ; 18         ; M67   ;                                             ;                      ;
;     --   ; 17         ; F74   ;                                             ;                      ;
;     --   ; 16         ; D74   ;                                             ;                      ;
;     --   ; 15         ; H77   ;                                             ;                      ;
;     --   ; 14         ; F77   ;                                             ;                      ;
;     --   ; 13         ; M77   ;                                             ;                      ;
;     --   ; 12         ; K77   ;                                             ;                      ;
;     --   ; 11         ; A66   ;                                             ;                      ;
;     --   ; 10         ; B66   ;                                             ;                      ;
;     --   ; 9          ; A70   ;                                             ;                      ;
;     --   ; 8          ; B70   ;                                             ;                      ;
;     --   ; 7          ; A76   ;                                             ;                      ;
;     --   ; 6          ; B73   ;                                             ;                      ;
;     --   ; 5          ; B76   ;                                             ;                      ;
;     --   ; 4          ; A80   ;                                             ;                      ;
;     --   ; 3          ; A85   ;                                             ;                      ;
;     --   ; 2          ; B85   ;                                             ;                      ;
;     --   ; 1          ; B82   ;                                             ;                      ;
;     --   ; 0          ; A82   ;                                             ;                      ;
; 3B_T     ;            ;       ;                                             ;                      ;
;     --   ; 95         ; B42   ;                                             ;                      ;
;     --   ; 94         ; A45   ;                                             ;                      ;
;     --   ; 93         ; A48   ;                                             ;                      ;
;     --   ; 92         ; B45   ;                                             ;                      ;
;     --   ; 91         ; A51   ;                                             ;                      ;
;     --   ; 90         ; B51   ;                                             ;                      ;
;     --   ; 89         ; B54   ;                                             ;                      ;
;     --   ; 88         ; A54   ;                                             ;                      ;
;     --   ; 87         ; B60   ;                                             ;                      ;
;     --   ; 86         ; A63   ;                                             ;                      ;
;     --   ; 85         ; A60   ;                                             ;                      ;
;     --   ; 84         ; B56   ;                                             ;                      ;
;     --   ; 83         ; F44   ;                                             ;                      ;
;     --   ; 82         ; D44   ;                                             ;                      ;
;     --   ; 81         ; H47   ;                                             ;                      ;
;     --   ; 80         ; F47   ;                                             ;                      ;
;     --   ; 79         ; K47   ;                                             ;                      ;
;     --   ; 78         ; M47   ;                                             ;                      ;
;     --   ; 77         ; D55   ;                                             ;                      ;
;     --   ; 76         ; F55   ;                                             ;                      ;
;     --   ; 75         ; K58   ;                                             ;                      ;
;     --   ; 74         ; M58   ;                                             ;                      ;
;     --   ; 73         ; F58   ;                                             ;                      ;
;     --   ; 72         ; H58   ;                                             ;                      ;
;     --   ; 71         ; M44   ;                                             ;                      ;
;     --   ; 70         ; K44   ;                                             ;                      ;
;     --   ; 69         ; T44   ;                                             ;                      ;
;     --   ; 68         ; P44   ;                                             ;                      ;
;     --   ; 67         ; T47   ;                                             ;                      ;
;     --   ; 66         ; V47   ;                                             ;                      ;
;     --   ; 65         ; M55   ;                                             ;                      ;
;     --   ; 64         ; K55   ;                                             ;                      ;
;     --   ; 63         ; T58   ;                                             ;                      ;
;     --   ; 62         ; V58   ;                                             ;                      ;
;     --   ; 61         ; T55   ;                                             ;                      ;
;     --   ; 60         ; P55   ;                                             ;                      ;
;     --   ; 59         ; Y47   ;                                             ;                      ;
;     --   ; 58         ; Y44   ;                                             ;                      ;
;     --   ; 57         ; Y55   ;                                             ;                      ;
;     --   ; 56         ; Y58   ;                                             ;                      ;
;     --   ; 55         ; AC50  ;                                             ;                      ;
;     --   ; 54         ; AC53  ;                                             ;                      ;
;     --   ; 53         ; AG53  ;                                             ;                      ;
;     --   ; 52         ; AG57  ;                                             ;                      ;
;     --   ; 51         ; AC61  ;                                             ;                      ;
;     --   ; 50         ; AG61  ;                                             ;                      ;
;     --   ; 49         ; AG64  ;                                             ;                      ;
;     --   ; 48         ; AC64  ;                                             ;                      ;
; 5A       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; CD134 ;                                             ;                      ;
;     --   ; 0          ; CD135 ;                                             ;                      ;
;     --   ; 0          ; CG134 ;                                             ;                      ;
;     --   ; 0          ; CG135 ;                                             ;                      ;
;     --   ; 0          ; CH132 ;                                             ;                      ;
;     --   ; 0          ; CF132 ;                                             ;                      ;
;     --   ; 0          ; CF128 ;                                             ;                      ;
;     --   ; 0          ; CK134 ;                                             ;                      ;
;     --   ; 0          ; CH128 ;                                             ;                      ;
;     --   ; 0          ; CL125 ;                                             ;                      ;
;     --   ; 0          ; CF121 ;                                             ;                      ;
;     --   ; 0          ; CF118 ;                                             ;                      ;
;     --   ; 0          ; BU118 ;                                             ;                      ;
;     --   ; 0          ; BR118 ;                                             ;                      ;
;     --   ; 0          ; CA118 ;                                             ;                      ;
;     --   ; 0          ; BW118 ;                                             ;                      ;
;     --   ; 0          ; CL128 ;                                             ;                      ;
;     --   ; 0          ; CL130 ;                                             ;                      ;
;     --   ; 0          ; CK125 ;                                             ;                      ;
;     --   ; 0          ; CK128 ;                                             ;                      ;
; 5B       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; BF111 ;                                             ;                      ;
;     --   ; 0          ; BH109 ;                                             ;                      ;
;     --   ; 0          ; BE115 ;                                             ;                      ;
;     --   ; 0          ; BF115 ;                                             ;                      ;
;     --   ; 0          ; BF107 ;                                             ;                      ;
;     --   ; 0          ; BU109 ;                                             ;                      ;
;     --   ; 0          ; BF104 ;                                             ;                      ;
;     --   ; 0          ; BR109 ;                                             ;                      ;
;     --   ; 0          ; BE107 ;                                             ;                      ;
;     --   ; 0          ; BK109 ;                                             ;                      ;
;     --   ; 0          ; BE111 ;                                             ;                      ;
;     --   ; 0          ; BM109 ;                                             ;                      ;
;     --   ; 0          ; BR112 ;                                             ;                      ;
;     --   ; 0          ; BK118 ;                                             ;                      ;
;     --   ; 0          ; BM118 ;                                             ;                      ;
;     --   ; 0          ; BP112 ;                                             ;                      ;
;     --   ; 0          ; BM112 ;                                             ;                      ;
;     --   ; 0          ; BK112 ;                                             ;                      ;
;     --   ; 0          ; BH118 ;                                             ;                      ;
;     --   ; 0          ; BF120 ;                                             ;                      ;
; 6A       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; BU28  ;                                             ;                      ;
;     --   ; 0          ; BP31  ;                                             ;                      ;
;     --   ; 0          ; BR28  ;                                             ;                      ;
;     --   ; 0          ; BR31  ;                                             ;                      ;
;     --   ; 0          ; BU31  ;                                             ;                      ;
;     --   ; 0          ; BM28  ;                                             ;                      ;
;     --   ; 0          ; BW28  ;                                             ;                      ;
;     --   ; 0          ; BM31  ;                                             ;                      ;
;     --   ; 0          ; BK31  ;                                             ;                      ;
;     --   ; 0          ; BP22  ;                                             ;                      ;
;     --   ; 0          ; BK28  ;                                             ;                      ;
;     --   ; 0          ; BR22  ;                                             ;                      ;
;     --   ; 0          ; CH12  ;                                             ;                      ;
;     --   ; 0          ; BU22  ;                                             ;                      ;
;     --   ; 0          ; BW19  ;                                             ;                      ;
;     --   ; 0          ; BH28  ;                                             ;                      ;
;     --   ; 0          ; BM22  ;                                             ;                      ;
;     --   ; 0          ; CF12  ;                                             ;                      ;
;     --   ; 0          ; BK19  ;                                             ;                      ;
;     --   ; 0          ; CF9   ;                                             ;                      ;
; 6B       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; BF21  ;                                             ;                      ;
;     --   ; 0          ; BE21  ;                                             ;                      ;
;     --   ; 0          ; BE43  ;                                             ;                      ;
;     --   ; 0          ; BF40  ;                                             ;                      ;
;     --   ; 0          ; BE29  ;                                             ;                      ;
;     --   ; 0          ; BE25  ;                                             ;                      ;
;     --   ; 0          ; BF32  ;                                             ;                      ;
;     --   ; 0          ; BF36  ;                                             ;                      ;
;     --   ; 0          ; BF29  ;                                             ;                      ;
;     --   ; 0          ; BF25  ;                                             ;                      ;
;     --   ; 0          ; BF16  ;                                             ;                      ;
;     --   ; 0          ; BH19  ;                                             ;                      ;
;     --   ; 0          ; BK22  ;                                             ;                      ;
;     --   ; 0          ; BM19  ;                                             ;                      ;
;     --   ; 0          ; BU19  ;                                             ;                      ;
;     --   ; 0          ; BR19  ;                                             ;                      ;
;     --   ; 0          ; CK2   ;                                             ;                      ;
;     --   ; 0          ; CJ2   ;                                             ;                      ;
;     --   ; 0          ; CK4   ;                                             ;                      ;
;     --   ; 0          ; CH4   ;                                             ;                      ;
; 6C       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; F27   ;                                             ;                      ;
;     --   ; 0          ; F24   ;                                             ;                      ;
;     --   ; 0          ; H27   ;                                             ;                      ;
;     --   ; 0          ; D24   ;                                             ;                      ;
;     --   ; 0          ; H18   ;                                             ;                      ;
;     --   ; 0          ; D15   ;                                             ;                      ;
;     --   ; 0          ; F18   ;                                             ;                      ;
;     --   ; 0          ; F15   ;                                             ;                      ;
;     --   ; 0          ; D8    ; ref_clk_usr_pll_clk                         ; User                 ;
;     --   ; 0          ; K8    ;                                             ;                      ;
;     --   ; 0          ; F8    ;                                             ;                      ;
;     --   ; 0          ; H8    ;                                             ;                      ;
;     --   ; 0          ; C2    ;                                             ;                      ;
;     --   ; 0          ; D4    ;                                             ;                      ;
;     --   ; 0          ; F4    ;                                             ;                      ;
;     --   ; 0          ; K4    ;                                             ;                      ;
;     --   ; 0          ; G2    ;                                             ;                      ;
;     --   ; 0          ; J2    ;                                             ;                      ;
;     --   ; 0          ; J1    ;                                             ;                      ;
;     --   ; 0          ; G1    ;                                             ;                      ;
; 6D       ;            ;       ;                                             ;                      ;
;     --   ; 0          ; A8    ;                                             ;                      ;
;     --   ; 0          ; B4    ;                                             ;                      ;
;     --   ; 0          ; A11   ;                                             ;                      ;
;     --   ; 0          ; B11   ;                                             ;                      ;
;     --   ; 0          ; B14   ;                                             ;                      ;
;     --   ; 0          ; A14   ;                                             ;                      ;
;     --   ; 0          ; A20   ;                                             ;                      ;
;     --   ; 0          ; A17   ;                                             ;                      ;
;     --   ; 0          ; A23   ;                                             ;                      ;
;     --   ; 0          ; B20   ;                                             ;                      ;
;     --   ; 0          ; B23   ;                                             ;                      ;
;     --   ; 0          ; B26   ;                                             ;                      ;
;     --   ; 0          ; B30   ;                                             ;                      ;
;     --   ; 0          ; A30   ;                                             ;                      ;
;     --   ; 0          ; A35   ;                                             ;                      ;
;     --   ; 0          ; A33   ;                                             ;                      ;
;     --   ; 0          ; A39   ;                                             ;                      ;
;     --   ; 0          ; B35   ;                                             ;                      ;
;     --   ; 0          ; D34   ;                                             ;                      ;
;     --   ; 0          ; B39   ;                                             ;                      ;
+----------+------------+-------+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                                              ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                        ; Dir.          ; I/O Standard                      ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A8       ; 588        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; A11      ; 590        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; A14      ; 593        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 122ps         ;
; A17      ; 595        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; A20      ; 594        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 118ps         ;
; A23      ; 596        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; A26      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A30      ; 601        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; A33      ; 603        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; A35      ; 602        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; A39      ; 604        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 102ps         ;
; A42      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A45      ; 382        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A48      ; 383        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; A51      ; 385        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; A54      ; 388        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A56      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A60      ; 391        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; A63      ; 390        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; A66      ; 465        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; A70      ; 467        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; A73      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A76      ; 469        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; A80      ; 472        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A82      ; 476        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; A85      ; 473        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A88      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A91      ; 284        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A94      ; 286        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; A97      ; 288        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; A101     ; 291        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; A103     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A106     ; 295        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 132ps         ;
; A110     ; 292        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; A113     ; 368        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A116     ; 370        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A119     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A122     ; 372        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; A125     ; 374        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; A128     ; 378        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 156ps         ;
; A130     ; 376        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; A132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; A134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AA1      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AA2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AA134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AA135    ; 69         ; HPS      ; HPS_IOB_6, GPIO1_IO5, SPIS1_MOSI, UART1_RTS_N, EMAC2_PPSTRIG2, NAND_ADQ2, SDMMC_DATA2, I3C1_SCL, EMAC1_TXD1, TRACE_D5                 ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 132ps         ;
; AB4      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB8      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB15     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB18     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB24     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB27     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AB105    ; 332        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; AB108    ; 334        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AB114    ; 338        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; AB117    ; 343        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AB124    ; 83         ; HPS      ; HPS_IOB_20, GPIO1_IO19, SPIM0_SS0_N, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ11, EMAC2_RXD1, TRACE_CLK                                      ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 114ps         ;
; AB127    ; 79         ; HPS      ; HPS_IOB_16, GPIO1_IO15, UART1_RX, NAND_DQS, SDMMC_DATA_STROBE, I3C1_SCL, EMAC2_RX_CTL, TRACE_D7                                       ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; AB132    ; 71         ; HPS      ; HPS_IOB_8, GPIO1_IO7, SPIS1_MISO, UART1_RX, I2C1_SCL, NAND_CLE, SDMMC_CMD, I3C0_SCL, EMAC1_RXD1, TRACE_D15                            ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; AC36     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC43     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC46     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC50     ; 421        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; AC53     ; 422        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; AC57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC61     ; 425        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AC64     ; 428        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; AC68     ; 440        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; AC72     ; 439        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; AC75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC79     ; 438        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; AC83     ; 433        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; AC86     ; 324        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC90     ; 325        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AC96     ; 328        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; AC100    ; 329        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; AD1      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AD2      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AD134    ; 57         ; HPS      ; HPS_IOA_18, GPIO0_IO17, I3C1_SCL, NAND_ADQ9, USB1_NXT, EMAC0_TXD1, TRACE_D5                                                           ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; AD135    ; 55         ; HPS      ; HPS_IOA_16, GPIO0_IO15, NAND_DQS, SDMMC_DATA_STROBE, USB1_DATA0, EMAC0_RX_CTL, TRACE_D7                                               ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; AE4      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AF1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AF2      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG13     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG21     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG29     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG36     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG40     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG43     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG46     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG53     ; 423        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; AG57     ; 424        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG61     ; 426        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; AG64     ; 427        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AG68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG72     ; 436        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; AG75     ; 435        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; AG79     ; 437        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; AG83     ; 434        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AG86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG90     ; 327        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; AG93     ; 326        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG100    ; 331        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; AG104    ; 330        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; AG107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG111    ; 340        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AG115    ; 47         ; HPS      ; HPS_IOA_8, GPIO0_IO7, SPIM0_SS0_N, MDIO2_MDC, UART1_RX, I2C_EMAC2_SCL, NAND_CLE, SDMMC_CMD, USB0_DATA3, TRACE_D15                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AG120    ; 61         ; HPS      ; HPS_IOA_22, GPIO0_IO21, SPIM1_MOSI, SPIS0_MOSI, UART0_RTS_N, I2C1_SCL, NAND_ADQ13, USB1_DATA5, EMAC0_TXD3, TRACE_D1                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; AG123    ; 67         ; HPS      ; HPS_IOB_4, GPIO1_IO3, SPIM1_SS0_N, UART0_RX, I2C0_SCL, NAND_RE_N, EMAC1_RX_CTL, TRACE_D7                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AG126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG129    ; 59         ; HPS      ; HPS_IOA_20, GPIO0_IO19, SPIM1_SS1_N, I3C0_SCL, NAND_ADQ11, USB1_DATA3, EMAC0_RXD1, TRACE_CLK                                          ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 106ps         ;
; AG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AH4      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AH8      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ1      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ2      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK16     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK21     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK25     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK32     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AK43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK50     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK57     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK61     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK68     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK72     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AK86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK93     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK104    ; 336        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; AK107    ; 337        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AK111    ; 341        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AK115    ; 43         ; HPS      ; HPS_IOA_4, GPIO0_IO3, SPIS0_MISO, UART0_RX, I2C1_SCL, NAND_RE_N, USB0_DATA0, EMAC1_PPSTRIG1, TRACE_D7                                 ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 80ps          ;
; AK120    ; 49         ; HPS      ; HPS_IOA_10, GPIO0_IO9, SPIM1_MOSI, SPIS1_MOSI, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ5, SDMMC_DATA5, USB0_DATA5, I3C1_SCL, TRACE_D13      ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; AK123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AK133    ; 706        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AK135    ; 705        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL7      ; 842        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL10     ; 843        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL16     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL25     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL29     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL32     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AL43     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL53     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL57     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL64     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL68     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL75     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL86     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AL90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL96     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL104    ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL107    ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL115    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL120    ; 45         ; HPS      ; HPS_IOA_6, GPIO0_IO5, SPIM0_MOSI, UART1_RTS_N, I2C0_SCL, NAND_ADQ2, SDMMC_DATA2, USB0_NXT, EMAC2_PPSTRIG2, TRACE_D5                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; AL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL126    ; 714        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL129    ; 713        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM1      ; 834        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; AM3      ; 835        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; AM5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM16     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM36     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM40     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM43     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM46     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM75     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM86     ;            ; --       ; VCCPLLDIG2_HPS                                                                                                                        ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM93     ;            ; --       ; VCCPLL1_HPS                                                                                                                           ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM96     ;            ; --       ; VCCPLLDIG1_HPS                                                                                                                        ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AM100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                                   ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AM104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM120    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AM133    ; 704        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; AM135    ; 703        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 73ps          ;
; AN1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN7      ; 840        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN10     ; 841        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN25     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN29     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AN61     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AN72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AN75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AN83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AN86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN90     ;            ; --       ; VCCPLL2_HPS                                                                                                                           ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN107    ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN111    ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN126    ; 712        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN129    ; 711        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AN135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 832        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP3      ; 833        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP16     ; 846        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AP21     ; 847        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; AP25     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP29     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP40     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP53     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP57     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AP96     ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP107    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP111    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP115    ; 718        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; AP120    ; 717        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 69ps          ;
; AP123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AP133    ; 702        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AP135    ; 701        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AR1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR7      ; 838        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR10     ; 839        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR29     ;            ;          ; APROBE_GTSR4C_CH3                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR32     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AR90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AR96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR104    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR107    ;            ;          ; APROBE_GTSL1C_CH3                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR126    ; 710        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR129    ; 709        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AR135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT1      ; 830        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT3      ; 831        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT16     ; 852        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT21     ; 853        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AT25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT83     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AT86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AT96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT115    ; 724        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT120    ; 723        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AT133    ; 700        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AT135    ; 699        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AU1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU7      ; 836        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU10     ; 837        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU29     ;            ;          ; RCOMP_GTSR4B_P                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU32     ;            ;          ; RCOMP_GTSR4B_N                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU40     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU72     ;            ;          ; GNDSENSE                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AU90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AU96     ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU104    ;            ;          ; RCOMP_GTSL1B_N                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU107    ;            ;          ; RCOMP_GTSL1B_P                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU126    ; 708        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU129    ; 707        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AU135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV1      ; 828        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV3      ; 829        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV16     ; 803        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AV21     ; 804        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; AV25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV72     ;            ;          ; VCCLSENSE                                                                                                                             ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AV96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV115    ; 675        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AV120    ; 674        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; AV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AV133    ; 663        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AV135    ; 662        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AW1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW7      ; 799        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AW10     ; 800        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AW13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW29     ;            ;          ; APROBE_GTSR4B_CH3                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW32     ;            ;          ; APROBE2_GTSR4C                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW83     ;            ; --       ; VCCIO_PIO_SDM                                                                                                                         ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AW86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AW96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW104    ;            ;          ; APROBE2_GTSL1C                                                                                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW107    ;            ;          ; APROBE_GTSL1C_CH2                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW126    ; 671        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; AW129    ; 670        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 66ps          ;
; AW131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AW135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY1      ; 791        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY3      ; 792        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY16     ; 809        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AY21     ; 810        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 59ps          ;
; AY25     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY29     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY40     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY50     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY86     ;            ; --       ; VCCL_ADC_SDM                                                                                                                          ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; AY96     ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY107    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY111    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY115    ; 681        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AY120    ; 680        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; AY133    ; 661        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; AY135    ; 660        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; B2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B4       ; 589        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; B6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B11      ; 591        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; B14      ; 592        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B17      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B20      ; 597        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B23      ; 598        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; B26      ; 599        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 100ps         ;
; B30      ; 600        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 99ps          ;
; B33      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B35      ; 605        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 102ps         ;
; B39      ; 607        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 99ps          ;
; B42      ; 381        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; B45      ; 384        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B48      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B51      ; 386        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B54      ; 387        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B56      ; 392        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B60      ; 389        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; B63      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B66      ; 466        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; B70      ; 468        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; B73      ; 470        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; B76      ; 471        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B80      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B82      ; 475        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B85      ; 474        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; B88      ; 285        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; B91      ; 287        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; B94      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B97      ; 289        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; B101     ; 290        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; B103     ; 294        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; B106     ; 293        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; B110     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B113     ; 369        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; B116     ; 371        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; B119     ; 373        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; B122     ; 375        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; B125     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B128     ; 379        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; B130     ; 377        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; B132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; B134     ; 68         ; HPS      ; HPS_IOB_5, GPIO1_IO4, SPIM1_SS1_N, SPIS1_CLK, UART1_CTS_N, EMAC2_PPS2, NAND_WP_N, SDMMC_WRITE_PROTECT, I3C1_SDA, EMAC1_TXD0, TRACE_D6 ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 165ps         ;
; B135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA7      ; 797        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; BA10     ; 798        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; BA13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA29     ;            ;          ; APROBE_GTSR4A_CH3                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA32     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA50     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BA57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BA64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BA68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA72     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA75     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BA86     ;            ; --       ; VCCH_SDM                                                                                                                              ; power         ;                                   ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; BA90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA104    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA107    ;            ;          ; APROBE_GTSL1A_CH3                                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA126    ; 669        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BA129    ; 668        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BA131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BA135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB1      ; 789        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB3      ; 790        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB16     ; 760        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; BB21     ; 761        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; BB25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB40     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB43     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB50     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BB86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB93     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB96     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB115    ; 632        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; BB120    ; 631        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; BB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BB133    ; 659        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BB135    ; 658        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BC1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC7      ; 795        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC10     ; 796        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC25     ; 767        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; BC29     ; 766        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 50ps          ;
; BC32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC36     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC40     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC46     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC53     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC57     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC64     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                                   ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BC68     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                                   ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BC72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC75     ;            ; --       ; VCCPLLDIG_SDM                                                                                                                         ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BC79     ;            ; --       ; VCCPLL_SDM                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC86     ;            ; --       ; VCCFUSEWR_SDM                                                                                                                         ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC100    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC107    ; 638        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 53ps          ;
; BC111    ; 637        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; BC115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC126    ; 667        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC129    ; 666        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BC135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD1      ; 787        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD3      ; 788        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD16     ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD36     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD50     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                                   ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD53     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD61     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                                   ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BD64     ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD72     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                                   ; 1.1V    ; --       ;                 ; --       ; --           ; --            ;
; BD75     ;            ; --       ; VCCIO_SDM                                                                                                                             ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD83     ;            ; --       ; VCCADC                                                                                                                                ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD86     ;            ; --       ; VCCBAT                                                                                                                                ; power         ;                                   ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD90     ;            ; --       ; VCC_IO_SDM                                                                                                                            ; power         ;                                   ; 0.75V   ; --       ;                 ; --       ; --           ; --            ;
; BD93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                                   ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD100    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD120    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BD133    ; 657        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BD135    ; 656        ; 1B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE7      ; 793        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE10     ; 794        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE21     ; 544        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BE25     ; 548        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 55ps          ;
; BE29     ; 547        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 58ps          ;
; BE32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE43     ; 545        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 69ps          ;
; BE46     ; 212        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BE50     ; 213        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; BE53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE57     ; 217        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; BE61     ; 218        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; BE64     ; 220        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; BE68     ; 221        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; BE72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE75     ; 128        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BE79     ; 129        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BE83     ; 131        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BE86     ; 132        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BE90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE93     ; 136        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 130ps         ;
; BE96     ; 137        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 131ps         ;
; BE100    ; 26         ; SDM      ; ^TEMPDIODE0Ap                                                                                                                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 57ps          ;
; BE104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE107    ; 506        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 53ps          ;
; BE111    ; 508        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BE115    ; 500        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 71ps          ;
; BE120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE126    ; 665        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE129    ; 664        ; 1B       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BE135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF1      ; 785        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; BF3      ; 786        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; BF5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF16     ; 553        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 172ps         ;
; BF21     ; 543        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BF25     ; 552        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 60ps          ;
; BF29     ; 551        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 55ps          ;
; BF32     ; 549        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 59ps          ;
; BF36     ; 550        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BF40     ; 546        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BF43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF46     ; 211        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF50     ; 214        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; BF53     ; 215        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BF57     ; 216        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BF61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF64     ; 219        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; BF68     ; 222        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; BF72     ; 126        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF75     ; 127        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF83     ; 130        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BF86     ; 133        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BF90     ; 134        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF93     ; 135        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF100    ; 25         ; SDM      ; ^TEMPDIODE0An                                                                                                                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; BF104    ; 504        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 52ps          ;
; BF107    ; 502        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 52ps          ;
; BF111    ; 498        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BF115    ; 501        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BF120    ; 517        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 144ps         ;
; BF123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BF133    ; 620        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BF135    ; 619        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BG1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG7      ; 756        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG10     ; 757        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG126    ; 628        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BG129    ; 627        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BH19     ; 554        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 166ps         ;
; BH22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BH28     ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 165ps         ;
; BH31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BH38     ; 226        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BH41     ; 225        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; BH49     ; 232        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BH52     ; 231        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BH59     ; 116        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 97ps          ;
; BH62     ; 117        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BH69     ; 123        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BH71     ; 122        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BH78     ; 140        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BH81     ; 141        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 139ps         ;
; BH89     ; 147        ; 2A_B     ; emif_io96b_lpddr4_0_oct_0_oct_rzqin                                                                                                   ; input         ; 1.1-V                             ; 1.1V    ; --       ; Y               ; no       ; Off          ; 138ps         ;
; BH92     ; 146        ; 2A_B     ; emif_io96b_lpddr4_0_mem_reset_n_mem_reset_n                                                                                           ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 138ps         ;
; BH99     ; 9          ; SDM      ; ~ALTERA_AS_DATA0~                                                                                                                     ; bidir         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 65ps          ;
; BH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BH109    ; 499        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 69ps          ;
; BH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BH118    ; 516        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; BJ1      ; 748        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ3      ; 749        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ133    ; 618        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BJ135    ; 617        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BK19     ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 141ps         ;
; BK22     ; 555        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 178ps         ;
; BK28     ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BK31     ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BK38     ; 224        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; BK41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK49     ; 230        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BK52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK59     ; 114        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BK62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK69     ; 120        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BK71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK78     ; 138        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 118ps         ;
; BK81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK89     ; 145        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 124ps         ;
; BK92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BK99     ; 10         ; SDM      ; ~ALTERA_AS_CLK~                                                                                                                       ; output        ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 74ps          ;
; BK102    ; 5          ; SDM      ; ~ALTERA_AS_DATA1~                                                                                                                     ; bidir         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 73ps          ;
; BK109    ; 507        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 159ps         ;
; BK112    ; 515        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; BK118    ; 511        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL7      ; 754        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL10     ; 755        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL126    ; 626        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; BL129    ; 625        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; BL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BM19     ; 556        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 176ps         ;
; BM22     ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 146ps         ;
; BM28     ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; BM31     ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; BM38     ; 223        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; BM41     ; 227        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; BM49     ; 229        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM52     ; 234        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM59     ; 115        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BM62     ; 119        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BM69     ; 121        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BM71     ; 125        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 65ps          ;
; BM78     ; 139        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 118ps         ;
; BM81     ; 143        ; 2A_B     ; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_t[0]                                                                                              ; output        ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 115ps         ;
; BM89     ; 144        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 124ps         ;
; BM92     ; 148        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 139ps         ;
; BM99     ; 11         ; SDM      ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~                                                                                                        ; output, input ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 74ps          ;
; BM102    ; 17         ; SDM      ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~                                                                                                        ; output, input ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 74ps          ;
; BM109    ; 509        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 157ps         ;
; BM112    ; 514        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; BM118    ; 512        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 144ps         ;
; BN1      ; 746        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN3      ; 747        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BN133    ; 616        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; BN135    ; 615        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 93ps          ;
; BP19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP22     ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 155ps         ;
; BP28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP31     ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BP38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP41     ; 228        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BP49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP52     ; 233        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BP59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP62     ; 118        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BP69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP71     ; 124        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BP78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP81     ; 142        ; 2A_B     ; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_c[0]                                                                                              ; output        ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 115ps         ;
; BP89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP92     ; 149        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 139ps         ;
; BP99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP102    ; 14         ; SDM      ; SDM_IO16, PWRMGT_SDA                                                                                                                  ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; BP109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BP112    ; 513        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BP118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BR19     ; 558        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 153ps         ;
; BR22     ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 154ps         ;
; BR28     ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 90ps          ;
; BR31     ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BR38     ; 238        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR41     ; 240        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BR49     ; 246        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR52     ; 244        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; BR59     ; 104        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[8]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 64ps          ;
; BR62     ; 106        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BR69     ; 113        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[15]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 67ps          ;
; BR71     ; 111        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[14]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 67ps          ;
; BR78     ; 153        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_cs[0]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 64ps          ;
; BR81     ; 155        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_cke[0]                                                                                                  ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 68ps          ;
; BR89     ; 161        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[0]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 79ps          ;
; BR92     ; 159        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[2]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 81ps          ;
; BR99     ; 21         ; SDM      ; SDM_IO12, PWRMGT_SDA, PWRMGT_ALERT                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 77ps          ;
; BR102    ; 4          ; SDM      ; ~ALTERA_OSC_CLK_1~                                                                                                                    ; input         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 75ps          ;
; BR109    ; 505        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BR112    ; 510        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 86ps          ;
; BR118    ; 491        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BT1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT7      ; 752        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT10     ; 753        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT126    ; 624        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BT129    ; 623        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BT135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BU19     ; 557        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 157ps         ;
; BU22     ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BU28     ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 88ps          ;
; BU31     ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; BU38     ; 237        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU41     ; 239        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BU49     ; 245        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BU52     ; 243        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; BU59     ; 105        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[9]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 64ps          ;
; BU62     ; 107        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dmi[1]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 64ps          ;
; BU69     ; 112        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[13]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 67ps          ;
; BU71     ; 110        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[12]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 66ps          ;
; BU78     ; 152        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU81     ; 154        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BU89     ; 160        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[1]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 79ps          ;
; BU92     ; 158        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[3]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 80ps          ;
; BU99     ; 8          ; SDM      ; ^nCONFIG                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BU102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BU109    ; 503        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 83ps          ;
; BU112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BU118    ; 490        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 84ps          ;
; BV1      ; 744        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV3      ; 745        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BV133    ; 614        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BV135    ; 613        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BW19     ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BW22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW28     ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; BW31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW38     ; 235        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; BW41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW49     ; 242        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; BW52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW59     ; 103        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[10]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 75ps          ;
; BW62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW69     ; 109        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 76ps          ;
; BW71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW78     ; 151        ; 2A_B     ; ref_clk_clk                                                                                                                           ; input         ; 1.1-V True Differential Signaling ; 1.1V    ; --       ; Y               ; no       ; Off          ; 75ps          ;
; BW81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW89     ; 157        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[4]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 88ps          ;
; BW92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BW99     ; 13         ; SDM      ; ^nSTATUS                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BW102    ; 16         ; SDM      ; SDM_IO13, AVSTx8_DATA5                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BW109    ; 0          ; SDM      ; altera_reserved_tdo                                                                                                                   ; output        ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 102ps         ;
; BW112    ; 3          ; SDM      ; altera_reserved_tdi                                                                                                                   ; input         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 118ps         ;
; BW118    ; 493        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; BY1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY7      ; 750        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 97ps          ;
; BY10     ; 751        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY126    ; 622        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY129    ; 621        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; BY135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; C1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; C2       ; 580        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; C134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; C135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CA19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CA22     ; 191        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CA28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CA31     ; 196        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; CA38     ; 236        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; CA41     ; 249        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; CA49     ; 241        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CA52     ; 255        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CA59     ; 102        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[11]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 74ps          ;
; CA62     ; 95         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dmi[0]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 86ps          ;
; CA69     ; 108        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[1]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 75ps          ;
; CA71     ; 98         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[0]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 89ps          ;
; CA78     ; 150        ; 2A_B     ; ref_clk_clk(n)                                                                                                                        ; input         ; 1.1-V True Differential Signaling ; 1.1V    ; --       ; N               ; no       ; Off          ; 74ps          ;
; CA81     ; 165        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[23]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 85ps          ;
; CA89     ; 156        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_ca[5]                                                                                                   ; output        ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 87ps          ;
; CA92     ; 172        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[18]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 99ps          ;
; CA99     ; 15         ; SDM      ; SDM_IO0, PWRMGT_SCL, PWRMGT_ALERT                                                                                                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 89ps          ;
; CA102    ; 22         ; SDM      ; ~ALTERA_AS_nRST~                                                                                                                      ; output        ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 91ps          ;
; CA109    ; 2          ; SDM      ; altera_reserved_tck                                                                                                                   ; input         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 105ps         ;
; CA112    ; 1          ; SDM      ; altera_reserved_tms                                                                                                                   ; input         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 108ps         ;
; CA118    ; 492        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CB1      ; 742        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB3      ; 743        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC19     ; 187        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CC22     ; 192        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CC28     ; 193        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CC31     ; 195        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CC38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC41     ; 250        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; CC49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC52     ; 256        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CC59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC62     ; 94         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CC69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC71     ; 99         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[1]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 89ps          ;
; CC78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC81     ; 164        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[20]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 85ps          ;
; CC89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC92     ; 173        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[16]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 99ps          ;
; CC99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC102    ; 20         ; SDM      ; ~ALTERA_AS_nCSO3~                                                                                                                     ; output        ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 97ps          ;
; CC109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CC118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CD134    ; 478        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 128ps         ;
; CD135    ; 479        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 134ps         ;
; CE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CF9      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; CF12     ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CF19     ; 188        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CF22     ; 190        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; CF28     ; 194        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; CF31     ; 197        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; CF38     ; 247        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF41     ; 251        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF49     ; 254        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF52     ; 258        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF59     ; 91         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[7]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 93ps          ;
; CF62     ; 93         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[5]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 93ps          ;
; CF69     ; 96         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[0]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 97ps          ;
; CF71     ; 101        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[3]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 97ps          ;
; CF78     ; 162        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[21]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 98ps          ;
; CF81     ; 167        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dmi[2]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 96ps          ;
; CF89     ; 168        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[2]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 110ps         ;
; CF92     ; 171        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[17]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 109ps         ;
; CF99     ; 12         ; SDM      ; SDM_IO11, AVSTx8_VALID, PWRMGT_SDA                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 100ps         ;
; CF102    ; 18         ; SDM      ; ~ALTERA_AS_DATA3~                                                                                                                     ; bidir         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 100ps         ;
; CF109    ; 23         ; SDM      ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL                                                                                                      ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; CF112    ; 6          ; SDM      ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~                                                                                                        ; output, input ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 132ps         ;
; CF118    ; 489        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CF121    ; 488        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CF128    ; 484        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CF132    ; 483        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CG134    ; 480        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 131ps         ;
; CG135    ; 481        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 131ps         ;
; CH4      ; 562        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; CH9      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH12     ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CH19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH22     ; 189        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; CH28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH31     ; 198        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CH38     ; 248        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; CH41     ; 252        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; CH49     ; 253        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH52     ; 257        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH59     ; 90         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[6]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 93ps          ;
; CH62     ; 92         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[4]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 93ps          ;
; CH69     ; 97         ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 98ps          ;
; CH71     ; 100        ; 2A_T     ; emif_io96b_lpddr4_0_mem_0_mem_dq[2]                                                                                                   ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 97ps          ;
; CH78     ; 163        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[22]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 98ps          ;
; CH81     ; 166        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 96ps          ;
; CH89     ; 169        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 110ps         ;
; CH92     ; 170        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[19]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 108ps         ;
; CH99     ; 7          ; SDM      ; ~ALTERA_AS_DATA2~                                                                                                                     ; bidir         ; 1.8-V                             ;         ; --       ; N               ; no       ; Off          ; 104ps         ;
; CH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH109    ; 19         ; SDM      ; SDM_IO10, AVSTx8_DATA7                                                                                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; CH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH121    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CH128    ; 486        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CH132    ; 482        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 125ps         ;
; CJ1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ2      ; 560        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 125ps         ;
; CJ134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK2      ; 559        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CK4      ; 561        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 127ps         ;
; CK6      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK8      ; 200        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 144ps         ;
; CK11     ; 202        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; CK14     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK17     ; 206        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; CK20     ; 207        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CK23     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK26     ; 209        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK30     ; 260        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK33     ; 262        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CK35     ; 264        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK39     ; 266        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CK42     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK45     ; 269        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CK48     ; 268        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; CK51     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK54     ; 271        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; CK56     ; 274        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CK60     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK63     ; 278        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CK66     ; 282        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK70     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK73     ; 280        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CK76     ; 175        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[26]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 113ps         ;
; CK80     ; 177        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[25]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 107ps         ;
; CK82     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK85     ; 179        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dmi[3]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 104ps         ;
; CK88     ; 180        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[3]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 124ps         ;
; CK91     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK94     ; 184        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[30]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 121ps         ;
; CK97     ; 183        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[28]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 117ps         ;
; CK101    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK103    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK106    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK113    ; 38         ; SDM      ; ^VSIGP_1                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; CK116    ; 35         ; SDM      ; ^VREFN_ADC                                                                                                                            ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CK119    ; 36         ; SDM      ; ^VSIGP_0                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; CK122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK125    ; 496        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; CK128    ; 497        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CK130    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CK134    ; 485        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 128ps         ;
; CK135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL4      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL6      ; 199        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; CL8      ; 201        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; CL11     ; 203        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; CL14     ; 204        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; CL17     ; 205        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 130ps         ;
; CL20     ; 208        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CL23     ; 210        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; CL26     ; 259        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CL30     ; 261        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CL33     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL35     ; 263        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL39     ; 265        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CL42     ; 270        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CL45     ; 267        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; CL48     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL51     ; 272        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; CL54     ; 273        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL56     ; 276        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; CL60     ; 275        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL63     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL66     ; 277        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL70     ; 281        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; CL73     ; 279        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CL76     ; 174        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[27]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 113ps         ;
; CL80     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL82     ; 176        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[24]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 107ps         ;
; CL85     ; 178        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.1V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CL88     ; 181        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]                                                                                                ; bidir         ; Differential 1.1-V LVSTL          ; 1.1V    ; --       ; N               ; no       ; Off          ; 126ps         ;
; CL91     ; 185        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[31]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 123ps         ;
; CL94     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL97     ; 182        ; 2A_B     ; emif_io96b_lpddr4_0_mem_0_mem_dq[29]                                                                                                  ; bidir         ; 1.1-V LVSTL                       ; 1.1V    ; --       ; N               ; no       ; Off          ; 117ps         ;
; CL101    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL103    ; 24         ; SDM      ; ^RREF_SDM                                                                                                                             ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; CL106    ;            ;          ; DNU                                                                                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL113    ; 39         ; SDM      ; ^VSIGN_1                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; CL116    ; 34         ; SDM      ; ^VREFP_ADC                                                                                                                            ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; CL119    ; 37         ; SDM      ; ^VSIGN_0                                                                                                                              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; CL122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL125    ; 487        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CL128    ; 494        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 127ps         ;
; CL130    ; 495        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; CL132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; CL134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D4       ; 581        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 122ps         ;
; D8       ; 576        ; 6C       ; ref_clk_usr_pll_clk                                                                                                                   ; input         ; 3.3-V LVCMOS                      ; 3.3V    ; --       ; Y               ; no       ; Off          ; 112ps         ;
; D15      ; 573        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 109ps         ;
; D18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D24      ; 571        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; D27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D34      ; 606        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 91ps          ;
; D37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D44      ; 394        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; D47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D55      ; 399        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; D58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D65      ; 453        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; D67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D74      ; 460        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; D77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D84      ; 296        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; D87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D95      ; 302        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; D98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D105     ; 360        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; D108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D114     ; 362        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; D117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D124     ; 87         ; HPS      ; HPS_IOB_24, GPIO1_IO23, SPIM0_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ15, EMAC2_RXD3, TRACE_D3                           ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 148ps         ;
; D127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; D132     ; 66         ; HPS      ; HPS_IOB_3, GPIO1_IO2, SPIM1_MISO, UART0_TX, I2C0_SDA, NAND_WE_N, SDMMC_CLK, EMAC1_RX_CLK, TRACE_D8                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 159ps         ;
; E1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; E2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; E134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; E135     ; 64         ; HPS      ; HPS_IOB_1, GPIO1_IO0, SPIM1_CLK, UART0_CTS_N, EMAC0_PPS0, NAND_ADQ0, SDMMC_DATA0, EMAC1_TX_CLK, TRACE_D10                             ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 159ps         ;
; F4       ; 582        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; F8       ; 578        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 114ps         ;
; F15      ; 575        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 104ps         ;
; F18      ; 574        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; F24      ; 569        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 99ps          ;
; F27      ; 568        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 88ps          ;
; F34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; F37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; F44      ; 393        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; F47      ; 396        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; F55      ; 400        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; F58      ; 403        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; F65      ; 454        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; F67      ; 455        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; F74      ; 459        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; F77      ; 462        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; F84      ; 297        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; F87      ; 300        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; F95      ; 303        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; F98      ; 306        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; F105     ; 361        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; F108     ; 358        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; F114     ; 363        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; F117     ; 367        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; F124     ; 86         ; HPS      ; HPS_IOB_23, GPIO1_IO22, SPIM0_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ14, EMAC2_RXD2, TRACE_D2                          ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 150ps         ;
; F127     ; 84         ; HPS      ; HPS_IOB_21, GPIO1_IO20, SPIM0_CLK, SPIS1_CLK, I2C_EMAC2_SDA, NAND_ADQ12, EMAC2_TXD2, TRACE_D0                                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 149ps         ;
; F132     ; 65         ; HPS      ; HPS_IOB_2, GPIO1_IO1, SPIM1_MOSI, UART0_RTS_N, EMAC0_PPSTRIG0, NAND_ADQ1, SDMMC_DATA1, EMAC1_TX_CTL, TRACE_D9                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 155ps         ;
; G1       ; 587        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; G2       ; 584        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; G134     ; 62         ; HPS      ; HPS_IOA_23, GPIO0_IO22, SPIM1_MISO, SPIS0_SS0_N, UART0_TX, I2C0_SDA, NAND_ADQ14, USB1_DATA6, EMAC0_RXD2, TRACE_D2                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 149ps         ;
; G135     ; 63         ; HPS      ; HPS_IOA_24, GPIO0_IO23, SPIM1_SS0_N, SPIS0_MISO, UART0_RX, I2C0_SCL, NAND_ADQ15, USB1_DATA7, EMAC0_RXD3, TRACE_D3                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 157ps         ;
; H4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H8       ; 579        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; H15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H18      ; 572        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 97ps          ;
; H24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H27      ; 570        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; H34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H47      ; 395        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; H55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H58      ; 404        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; H65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H67      ; 456        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; H74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H77      ; 461        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; H84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H87      ; 301        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; H95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H98      ; 307        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; H105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H108     ; 359        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; H114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H117     ; 366        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; H124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; H127     ; 82         ; HPS      ; HPS_IOB_19, GPIO1_IO18, SPIM0_MISO, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ10, EMAC2_RXD0, TRACE_D4                                       ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 146ps         ;
; H132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; J1       ; 586        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; J2       ; 585        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; J134     ; 60         ; HPS      ; HPS_IOA_21, GPIO0_IO20, SPIM1_CLK, SPIS0_CLK, UART0_CTS_N, I2C1_SDA, NAND_ADQ12, USB1_DATA4, EMAC0_TXD2, TRACE_D0                     ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 147ps         ;
; J135     ; 54         ; HPS      ; HPS_IOA_15, GPIO0_IO14, NAND_CE_N, USB1_DIR, EMAC0_RX_CLK, TRACE_D8                                                                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 144ps         ;
; K4       ; 583        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K8       ; 577        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K15      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K18      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K24      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K27      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; K44      ; 406        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; K47      ; 397        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; K55      ; 412        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 71ps          ;
; K58      ; 401        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; K65      ; 443        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; K67      ; 457        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; K74      ; 447        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K77      ; 464        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; K84      ; 311        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; K87      ; 299        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K95      ; 315        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; K98      ; 304        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; K105     ; 344        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; K108     ; 356        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; K114     ; 350        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; K117     ; 365        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; K124     ; 80         ; HPS      ; HPS_IOB_17, GPIO1_IO16, UART1_CTS_N, NAND_ADQ8, I3C0_SDA, EMAC2_TXD0, TRACE_D6                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; K127     ; 77         ; HPS      ; HPS_IOB_14, GPIO1_IO13, I2C1_SCL, NAND_RB_N, SDMMC_PWR_ENA, EMAC2_TX_CTL, TRACE_D9                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 136ps         ;
; K132     ; 58         ; HPS      ; HPS_IOA_19, GPIO0_IO18, I3C0_SDA, NAND_ADQ10, USB1_DATA2, EMAC0_RXD0, TRACE_D4                                                        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 140ps         ;
; L1       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; L2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; L134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; L135     ; 53         ; HPS      ; HPS_IOA_14, GPIO0_IO13, NAND_RB_N, SDMMC_PWR_ENA, USB1_STP, EMAC0_TX_CTL, TRACE_D9                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 140ps         ;
; M4       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M8       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M15      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M18      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M24      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M27      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; M44      ; 405        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; M47      ; 398        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; M55      ; 411        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; M58      ; 402        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; M65      ; 444        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; M67      ; 458        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; M74      ; 448        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; M77      ; 463        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; M84      ; 310        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; M87      ; 298        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; M95      ; 314        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; M98      ; 305        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; M105     ; 345        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; M108     ; 357        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; M114     ; 351        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; M117     ; 364        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; M124     ; 78         ; HPS      ; HPS_IOB_15, GPIO1_IO14, UART1_TX, NAND_CE_N, I3C1_SDA, EMAC2_RX_CLK, TRACE_D8                                                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; M127     ; 76         ; HPS      ; HPS_IOB_13, GPIO1_IO12, I2C1_SDA, NAND_ALE, SDMMC_PU_PD_DATA2, EMAC2_TX_CLK, TRACE_D10                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; M132     ; 56         ; HPS      ; HPS_IOA_17, GPIO0_IO16, I3C1_SDA, NAND_ADQ8, USB1_DATA1, EMAC0_TXD0, TRACE_D6                                                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 137ps         ;
; N1       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; N134     ; 50         ; HPS      ; HPS_IOA_11, GPIO0_IO10, SPIM1_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, USB0_DATA6, I3C0_SDA, TRACE_D12   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; N135     ; 48         ; HPS      ; HPS_IOA_9, GPIO0_IO8, SPIM1_CLK, SPIS1_CLK, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ4, SDMMC_DATA4, USB0_DATA4, I3C1_SDA, TRACE_D14        ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 134ps         ;
; P4       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P15      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P24      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P44      ; 408        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; P47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P55      ; 416        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; P58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P65      ; 441        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; P67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P74      ; 452        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; P77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P84      ; 308        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; P87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P95      ; 317        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; P98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P105     ; 346        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; P108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P114     ; 354        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; P117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P124     ; 75         ; HPS      ; HPS_IOB_12, GPIO1_IO11, JTAG_TDI, SPIS0_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, EMAC1_RXD3, TRACE_D11                 ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; P127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; P132     ; 52         ; HPS      ; HPS_IOA_13, GPIO0_IO12, NAND_ALE, SDMMC_PU_PD_DATA2, USB1_CLK, EMAC0_TX_CLK, TRACE_D10                                                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; R1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; R2       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; R134     ; 46         ; HPS      ; HPS_IOA_7, GPIO0_IO6, SPIM0_MISO, MDIO2_MDIO, UART1_TX, I2C_EMAC2_SDA, NAND_ADQ3, SDMMC_DATA3, USB0_DATA2, TRACE_D4                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; R135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T4       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T8       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T15      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T18      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T24      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T27      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; T44      ; 407        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; T47      ; 409        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 66ps          ;
; T55      ; 415        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; T58      ; 413        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; T65      ; 442        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T67      ; 445        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; T74      ; 451        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; T77      ; 449        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; T84      ; 309        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; T87      ; 312        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T95      ; 316        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T98      ; 318        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; T105     ; 347        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; T108     ; 348        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; T114     ; 355        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; T117     ; 352        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; T124     ; 74         ; HPS      ; HPS_IOB_11, GPIO1_IO10, JTAG_TDO, SPIS0_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, EMAC1_RXD2, TRACE_D12               ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; T127     ; 72         ; HPS      ; HPS_IOB_9, GPIO1_IO8, JTAG_TCK, SPIS0_CLK, MDIO2_MDIO, I2C_EMAC2_SDA, NAND_ADQ4, SDMMC_DATA4, EMAC1_TXD2, TRACE_D14                   ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; T132     ; 51         ; HPS      ; HPS_IOA_12, GPIO0_IO11, SPIM1_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, USB0_DATA7, I3C0_SCL, TRACE_D11    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; U1       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; U134     ; 44         ; HPS      ; HPS_IOA_5, GPIO0_IO4, SPIM0_CLK, UART1_CTS_N, I2C0_SDA, NAND_WP_N, SDMMC_WRITE_PROTECT, USB0_DATA1, EMAC2_PPS2, TRACE_D6              ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; U135     ; 41         ; HPS      ; HPS_IOA_2, GPIO0_IO1, SPIM1_SS1_N, SPIS0_MOSI, UART0_RTS_N, NAND_ADQ1, SDMMC_DATA1, USB0_STP, EMAC0_PPSTRIG0, TRACE_D9                ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 116ps         ;
; V4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V8       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V18      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V27      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V47      ; 410        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; V55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V58      ; 414        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; V65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V67      ; 446        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; V74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V77      ; 450        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; V84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V87      ; 313        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; V95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V98      ; 319        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; V105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V108     ; 349        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; V114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V117     ; 353        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; V124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; V127     ; 70         ; HPS      ; HPS_IOB_7, GPIO1_IO6, SPIS1_SS0_N, UART1_TX, I2C1_SDA, NAND_ADQ3, SDMMC_DATA3, I3C0_SDA, EMAC1_RXD0, TRACE_D4                         ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; V132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; W1       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; W2       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; W134     ; 42         ; HPS      ; HPS_IOA_3, GPIO0_IO2, SPIS0_SS0_N, UART0_TX, I2C1_SDA, NAND_WE_N, SDMMC_CLK, USB0_DIR, EMAC1_PPS1, TRACE_D8                           ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 114ps         ;
; W135     ; 40         ; HPS      ; HPS_IOA_1, GPIO0_IO0, SPIM0_SS1_N, SPIS0_CLK, UART0_CTS_N, NAND_ADQ0, SDMMC_DATA0, USB0_CLK, EMAC0_PPS0, TRACE_D10                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 116ps         ;
; Y4       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y8       ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y15      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y18      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y24      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y27      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y34      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y37      ;            ;          ; NC                                                                                                                                    ;               ;                                   ;         ; --       ;                 ; --       ; --           ; --            ;
; Y44      ; 418        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; Y47      ; 417        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; Y55      ; 419        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y58      ; 420        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; Y65      ; 429        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; Y67      ; 430        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; Y74      ; 431        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 141ps         ;
; Y77      ; 432        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; Y84      ; 320        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; Y87      ; 321        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; Y95      ; 322        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; Y98      ; 323        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; Y105     ; 333        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; Y108     ; 335        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; Y114     ; 339        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; Y117     ; 342        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                   ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; Y124     ; 85         ; HPS      ; HPS_IOB_22, GPIO1_IO21, SPIM0_MOSI, SPIS1_MOSI, I2C_EMAC2_SCL, NAND_ADQ13, EMAC2_TXD3, TRACE_D1                                       ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 116ps         ;
; Y127     ; 81         ; HPS      ; HPS_IOB_18, GPIO1_IO17, SPIM0_SS1_N, UART1_RTS_N, NAND_ADQ9, I3C0_SCL, EMAC2_TXD1, TRACE_D5                                           ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; Y132     ; 73         ; HPS      ; HPS_IOB_10, GPIO1_IO9, JTAG_TMS, SPIS0_MOSI, MDIO2_MDC, I2C_EMAC2_SCL, NAND_ADQ5, SDMMC_DATA5, EMAC1_TXD3, TRACE_D13                  ;               ;                                   ;         ; --       ;                 ; --       ; --           ; 126ps         ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+-----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                    ;
+------------------------------------------------------------------------------------------------+---------------------+
;                                                                                                ;                     ;
+------------------------------------------------------------------------------------------------+---------------------+
; user_pll|altera_iopll_inst|tennm_ph2_iopll                                                     ;                     ;
;     -- IOPLL Location                                                                          ; IOPLL_X178_Y146_N1  ;
;     -- IOPLL Type                                                                              ; HVIO Fabric-Feeding ;
;     -- IOPLL Bandwidth                                                                         ; Auto                ;
;     -- IOPLL Reference Clock Frequency                                                         ; 100.0 MHz           ;
;     -- IOPLL VCO Frequency                                                                     ; 2200.0 MHz          ;
;     -- IOPLL Operation Mode                                                                    ; normal              ;
;     -- M Counter                                                                               ; 22                  ;
;     -- N Counter                                                                               ; 1                   ;
;     -- Pre C Counter Delay Chain Setting (ps)                                                  ; 0                   ;
;     -- PLL Output Counter 0                                                                    ;                     ;
;             -- Output Clock Frequency                                                          ; 220.0 MHz           ;
;             -- Duty Cycle                                                                      ; 50%                 ;
;             -- Phase Shift (ps)                                                                ; 0                   ;
;             -- C Counter                                                                       ; 10                  ;
;             -- C Counter Delay Chain Setting (ps)                                              ; 0                   ;
;     -- PLL Output Counter 1                                                                    ;                     ;
;             -- Output Clock Frequency                                                          ; 110.0 MHz           ;
;             -- Duty Cycle                                                                      ; 50%                 ;
;             -- Phase Shift (ps)                                                                ; 0                   ;
;             -- C Counter                                                                       ; 20                  ;
;             -- C Counter Delay Chain Setting (ps)                                              ; 0                   ;
;     -- PLL LVDS Counter 0                                                                      ;                     ;
;             -- LVDS Delay Chain Setting (ps)                                                   ; 0                   ;
;     -- PLL LVDS Counter 1                                                                      ;                     ;
;             -- LVDS Delay Chain Setting (ps)                                                   ; 0                   ;
;                                                                                                ;                     ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_pll|pll ;                     ;
;     -- IOPLL Location                                                                          ; IOPLL_X63_Y0_N84    ;
;     -- IOPLL Type                                                                              ; IO96B I/O Bank      ;
;     -- IOPLL Bandwidth                                                                         ; Auto                ;
;     -- IOPLL Reference Clock Frequency                                                         ; 100.0 MHz           ;
;     -- IOPLL VCO Frequency                                                                     ; 800.0 MHz           ;
;     -- IOPLL Operation Mode                                                                    ; normal              ;
;     -- M Counter                                                                               ; 8                   ;
;     -- N Counter                                                                               ; 1                   ;
;     -- Pre C Counter Delay Chain Setting (ps)                                                  ; 0                   ;
;     -- PLL Output Counter 0                                                                    ;                     ;
;             -- Output Clock Frequency                                                          ; 400.0 MHz           ;
;             -- Duty Cycle                                                                      ; 50%                 ;
;             -- Phase Shift (ps)                                                                ; 0                   ;
;             -- C Counter                                                                       ; 2                   ;
;             -- C Counter Delay Chain Setting (ps)                                              ; 0                   ;
;     -- PLL Output Counter 1                                                                    ;                     ;
;             -- Output Clock Frequency                                                          ; 100.0 MHz           ;
;             -- Duty Cycle                                                                      ; 50%                 ;
;             -- Phase Shift (ps)                                                                ; 0                   ;
;             -- C Counter                                                                       ; 8                   ;
;             -- C Counter Delay Chain Setting (ps)                                              ; 0                   ;
;     -- PLL LVDS Counter 0                                                                      ;                     ;
;             -- LVDS Delay Chain Setting (ps)                                                   ; 0                   ;
;     -- PLL LVDS Counter 1                                                                      ;                     ;
;             -- LVDS Delay Chain Setting (ps)                                                   ; 0                   ;
;                                                                                                ;                     ;
+------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                           ;
+------------------------------------+------+------------------------+
; I/O Standard                       ; Load ; Termination Resistance ;
+------------------------------------+------+------------------------+
; 1.2-V                              ; 0 pF ; Not Available          ;
; SSTL-12                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL            ; 0 pF ; Not Available          ;
; 1.2-V POD                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL            ; 0 pF ; Not Available          ;
; 1.0-V                              ; 0 pF ; Not Available          ;
; 1.8-V                              ; 0 pF ; Not Available          ;
; High Speed Differential I/O        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)           ; 0 pF ; 50 Ohm (Parallel)      ;
; 1.3-V True Differential Signaling  ; 0 pF ; Not Available          ;
; 1.1-V POD                          ; 0 pF ; Not Available          ;
; Differential 1.1-V POD             ; 0 pF ; Not Available          ;
; 1.1-V LVSTL                        ; 0 pF ; Not Available          ;
; Differential 1.1-V LVSTL           ; 0 pF ; Not Available          ;
; 1.05-V LVSTL                       ; 0 pF ; Not Available          ;
; Differential 1.05-V LVSTL          ; 0 pF ; Not Available          ;
; 0.7-V LVSTL                        ; 0 pF ; Not Available          ;
; Differential 0.7-V LVSTL           ; 0 pF ; Not Available          ;
; 0.4-V SLVS                         ; 0 pF ; Not Available          ;
; DPHY                               ; 0 pF ; Not Available          ;
; 1.2-V True Differential Signaling  ; 0 pF ; Not Available          ;
; 1.1-V True Differential Signaling  ; 0 pF ; Not Available          ;
; 1.05-V True Differential Signaling ; 0 pF ; Not Available          ;
; 1.05-V                             ; 0 pF ; Not Available          ;
; 1.1-V                              ; 0 pF ; Not Available          ;
; 1.8-V LVCMOS                       ; 0 pF ; Not Available          ;
; 2.5-V LVCMOS                       ; 0 pF ; Not Available          ;
; 3.3-V LVCMOS                       ; 0 pF ; Not Available          ;
; 1.3-V LVCMOS                       ; 0 pF ; Not Available          ;
+------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                                                     ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------+
; Pin Name                                    ; Reason                                                                                        ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------+
; ref_clk_usr_pll_clk                         ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; emif_io96b_lpddr4_0_oct_0_oct_rzqin         ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; emif_io96b_lpddr4_0_mem_0_mem_cs[0]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[0]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[1]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[2]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[3]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[4]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[5]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_cke[0]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_t[0]    ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_c[0]    ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_reset_n_mem_reset_n ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[0]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[1]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[2]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[3]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[4]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[5]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[6]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[7]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[8]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[9]         ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[10]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[11]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[12]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[13]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[14]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[15]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[16]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[17]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[18]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[19]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[20]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[21]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[22]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[23]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[24]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[25]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[26]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[27]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[28]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[29]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[30]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[31]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[0]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[1]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[2]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[3]      ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[0]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[1]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[2]        ; Missing location assignment                                                                   ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[3]        ; Missing location assignment                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; Name                                                                                                                                                                                                                                                                                                         ; Location              ; Fan-Out ; Usage                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|conf_reset                                                                                                                                                                                                                           ; SDMGPIOOUT_X3_Y2_N134 ; 4       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                                                           ; SDMJTAGELA_X0_Y2_N124 ; 534     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                                                           ; SDMJTAGELA_X0_Y2_N124 ; 27      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms~_wirecell                                                                                                                                                                                                                                 ; Unassigned            ; 2       ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                      ; Unassigned            ; 25      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i131~1                                                                                                                                                                                                          ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i139~3                                                                                                                                                                                                          ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]~2                                                                                                                                                                                                            ; Unassigned            ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i108                                                                                                                                                                                                                         ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i118~1                                                                                                                                                                                                                       ; Unassigned            ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i250~4                                                                                                                                                                                                                       ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i269~1                                                                                                                                                                                                                       ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i547                                                                                                                                                                                                                         ; Unassigned            ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i561~2                                                                                                                                                                                                                       ; Unassigned            ; 2       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i93                                                                                                                                                                                                                          ; Unassigned            ; 2       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i95~0                                                                                                                                                                                                                        ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1                                                                                                                                                                                              ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]~1                                                                                                                                                                                                              ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[2][0]~3                                                                                                                                                                                                              ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~1                                                                                                                                                                                                                ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                                                                           ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                                                                                                                                                                                                                ; Unassigned            ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[1][0]~0                                                                                                                                                                                                       ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_irf_reg[2][0]~1                                                                                                                                                                                                       ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                                                          ; Unassigned            ; 14      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                                                         ; Unassigned            ; 14      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                                                                                                          ; Unassigned            ; 40      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                          ; Unassigned            ; 46      ; Async. clear, Clock enable ;
; axil_driver_0|emif_ph2_axil_driver_inst|ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst|r_cal_done_rst_n                                                                                                                                                                            ; Unassigned            ; 52      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                      ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rtl~25                                                                                                                                                ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rtl~87                                                                                                                                                ; Unassigned            ; 274     ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                   ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr|i14~0                                                                                                                                          ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~FITTER_CREATED_INV                                                                                       ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rtl~25                                                                                                                                             ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rtl~87                                                                                                                                             ; Unassigned            ; 17      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter|i19~0                                                                                                                                ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|wr_ptr|i14~0                                                                                                                                       ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|w_rdfifo_wrreq                                                                                                                                                                                           ; Unassigned            ; 278     ; Write enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10                                                                                                                                                       ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11                                                                                                                                                       ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9                                                                                                                                                        ; BYTE_X61_Y0_N0        ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10                                                                                                                                                       ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11                                                                                                                                                       ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9                                                                                                                                                        ; BYTE_X61_Y0_N103      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8                                                                                                                                                        ; BYTE_X61_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X61_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X61_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_7                                                                                                                                                        ; BYTE_X61_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10                                                                                                                                                       ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11                                                                                                                                                       ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9                                                                                                                                                        ; BYTE_X62_Y0_N206      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_0                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_1                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_10                                                                                                                                                       ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_11                                                                                                                                                       ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_2                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_3                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_4                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_5                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_6                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_8                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte|gen_used_byte.u_byte~O_PHY_IO_PAD_DOE_9                                                                                                                                                        ; BYTE_X62_Y0_N309      ; 2       ; Output enable              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|lock_sync_inst|dreg[1]~_wirecell                                                                                                                                                                                              ; Unassigned            ; 29      ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i1775~1                                                                                                                                                                                                                 ; Unassigned            ; 27      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i1952~1                                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i1955                                                                                                                                                                                                                   ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i200~0                                                                                                                                                                                                                  ; Unassigned            ; 282     ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i397                                                                                                                                                                                                                    ; Unassigned            ; 35      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|i603~0                                                                                                                                                                                                                  ; Unassigned            ; 36      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[11]~3                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[15]~4                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[19]~5                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[23]~6                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[27]~7                                                                                                                                                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[3]~1                                                                                                                                                                                                  ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox|temp_mgr_readdata[7]~2                                                                                                                                                                                                  ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_ar_merge|i118~_wirecell                                                                                                            ; Unassigned            ; 27      ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_aw_merge|i129~1_wirecell                                                                                                           ; Unassigned            ; 25      ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|q[34]~0                                               ; Unassigned            ; 25      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|r_q2[34]~0                                            ; Unassigned            ; 25      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|read_fifo                                             ; Unassigned            ; 34      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|q[34]~0                                               ; Unassigned            ; 25      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|r_q2[27]~0                                            ; Unassigned            ; 25      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|read_fifo                                             ; Unassigned            ; 34      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|q[33]~0                                                ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|r_q2[5]~0                                              ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|read_fifo                                              ; Unassigned            ; 41      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0    ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rtl~31              ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|i19~0 ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|i14~1        ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|wrreq                                          ; Unassigned            ; 14      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|q[35]~0                                                ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|r_q2[28]~0                                             ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|read_fifo                                              ; Unassigned            ; 41      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|q[34]~0                                               ; Unassigned            ; 27      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|r_q2[29]~0                                            ; Unassigned            ; 27      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|read_fifo                                             ; Unassigned            ; 36      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|q[34]~0                                               ; Unassigned            ; 27      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|r_q2[27]~0                                            ; Unassigned            ; 27      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|read_fifo                                             ; Unassigned            ; 36      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|read_fifo                                              ; Unassigned            ; 10      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0    ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rtl~31              ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter|i19~0 ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr|i14~1        ; Unassigned            ; 5       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|wrreq                                          ; Unassigned            ; 14      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|q[35]~0                                                ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|r_q2[28]~0                                             ; Unassigned            ; 32      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|read_fifo                                              ; Unassigned            ; 41      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|arbit_m_axi4_agent|arready                                                                                                                                                      ; Unassigned            ; 30      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|arbit_m_axi4_agent|i10                                                                                                                                                          ; Unassigned            ; 30      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|arbit_m_axi4_agent|i18                                                                                                                                                          ; Unassigned            ; 33      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_burst_uncompressor|i216~0                                                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_burst_uncompressor|source_addr[2]~1                                                                                                 ; Unassigned            ; 129     ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_burst_uncompressor|source_addr[2]~1_wirecell                                                                                        ; Unassigned            ; 128     ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem[0][90]~_wirecell                                                                           ; Unassigned            ; 5       ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                        ; Unassigned            ; 35      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write                                                                                         ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                             ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                              ; Unassigned            ; 90      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~_wirecell                                          ; Unassigned            ; 11      ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                             ; Unassigned            ; 35      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                              ; Unassigned            ; 79      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                       ; Unassigned            ; 33      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                      ; Unassigned            ; 35      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|take_in_data                                                                                                                          ; Unassigned            ; 30      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                       ; Unassigned            ; 5       ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                      ; Unassigned            ; 7       ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|out_valid_internal                                                                                                                    ; Unassigned            ; 2       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|take_in_data                                                                                                                          ; Unassigned            ; 2       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                       ; Unassigned            ; 261     ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                      ; Unassigned            ; 263     ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|out_valid_internal                                                                                                                    ; Unassigned            ; 7       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                           ; Unassigned            ; 65      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                          ; Unassigned            ; 67      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|out_data_taken                                                                                                                            ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                            ; Unassigned            ; 65      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|full~0                                                                                                                  ; Unassigned            ; 40      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                 ; Unassigned            ; 11      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                ; Unassigned            ; 33      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                 ; Unassigned            ; 30      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                ; Unassigned            ; 32      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|take_in_data~1                                                                                                                                  ; Unassigned            ; 28      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                 ; Unassigned            ; 37      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                ; Unassigned            ; 39      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                  ; Unassigned            ; 35      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                 ; Unassigned            ; 37      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                ; Unassigned            ; 39      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                     ; Unassigned            ; 61      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                    ; Unassigned            ; 63      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|take_in_data~1                                                                                                                                      ; Unassigned            ; 59      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_limiter|i7~0                                                                                                                                                                  ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_limiter|pending_response_count[0]~0                                                                                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ; Unassigned            ; 1168    ; Async. clear, Sync. clear  ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p|i39~0                                                                                                                                      ; Unassigned            ; 6       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p|out_channel[0]~0                                                                                                                           ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|i41                                                                                                                                       ; Unassigned            ; 16      ; Write enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|internal_out_ready                                                                                                                        ; Unassigned            ; 12      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[0]~0                                               ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                   ; Unassigned            ; 8       ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                              ; Unassigned            ; 1       ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~0                                                       ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]~0                                                       ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~6                                                      ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~0                                                         ; Unassigned            ; 2       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~0                                                          ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_loopback~0                                                         ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                       ; Unassigned            ; 12      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[0]~0                                            ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[0]~0                                           ; Unassigned            ; 4       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[7]~0                                           ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid~0                                              ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                           ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[0]~0                                               ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[0]~1                                            ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~0                                                 ; Unassigned            ; 13      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                        ; Unassigned            ; 45      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                        ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~2                                                        ; Unassigned            ; 2       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~0                             ; Unassigned            ; 19      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~1                             ; Unassigned            ; 12      ; Sync. clear                ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]~0                                           ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~0                                                ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out         ; Unassigned            ; 17      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out        ; Unassigned            ; 16      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_taken                                                          ; Unassigned            ; 1       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~_wirecell                                            ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|i26~0                                                      ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|reset_merged                                                            ; Unassigned            ; 6       ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                            ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                            ; Unassigned            ; 9       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                 ; Unassigned            ; 12      ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|p2b|i46~0                                                                                                                                      ; Unassigned            ; 14      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ; Unassigned            ; 213     ; Async. clear               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_25~0                                                                                                                      ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_31~0                                                                                                                      ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_45~0                                                                                                                      ; Unassigned            ; 3       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_54~0                                                                                                                      ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_63~0                                                                                                                      ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_69~0                                                                                                                      ; Unassigned            ; 6       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_80~0                                                                                                                      ; Unassigned            ; 35      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|Select_80~8                                                                                                                      ; Unassigned            ; 7       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|i768                                                                                                                             ; Unassigned            ; 14      ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|writedata[15]~3                                                                                                                  ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|writedata[23]~2                                                                                                                  ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|writedata[31]~1                                                                                                                  ; Unassigned            ; 8       ; Clock enable               ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m|writedata[7]~0                                                                                                                   ; Unassigned            ; 8       ; Clock enable               ;
; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst|reset_n_sync.reset_sync_inst|dreg[1]                                                                                                                                                                                                             ; Unassigned            ; 17      ; Async. clear               ;
; rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                      ; Unassigned            ; 290     ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|rdreq_g                                                                                                                                                                                                                ; Unassigned            ; 79      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                                              ; Unassigned            ; 55      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|rdreq_i~0                                                                                                                                                                                                              ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|rdreq_i~0                                                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i2672~0                                                                                                                                                                                                                                               ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i2736~0                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i2768~0                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i4336~1                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i4368~0                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i4400~0                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i4432~0                                                                                                                                                                                                                                               ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|i6874~0                                                                                                                                                                                                                                               ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rdempty                                                                                                                                                                                               ; Unassigned            ; 41      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|rdreq_i                                                                                                                                                                                                                 ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.scratchpad_hi[10]~ERTM0                                                                                                                                                                                                                          ; Unassigned            ; 8       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.scratchpad_hi[18]~ERTM0                                                                                                                                                                                                                          ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.scratchpad_lo[10]~ERTM0                                                                                                                                                                                                                          ; Unassigned            ; 16      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.scratchpad_lo[26]~ERTM0                                                                                                                                                                                                                          ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_11_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_12_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_13_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_14_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_15_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_16_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_17_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_18_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_19_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_20_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_21_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_22_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_23_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_24_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_25_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_26_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_27_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_28_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_31_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_32_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_33_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_34_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_7_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_8_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~_wirecell                                                                                                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_10_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_11_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_12_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_13_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_14_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_15_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_16_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_17_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_18_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_19_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_20_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_21_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_23_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_24_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_27_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_28_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_5_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_6_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~SynDup_9_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[1]~_wirecell                                                                                                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_10_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_11_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_12_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_13_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_14_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_15_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_16_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_17_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_18_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_19_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_20_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_23_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_24_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_3_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_4_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_7_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_8_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~SynDup_9_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[2]~_wirecell                                                                                                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_10_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_11_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_12_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_13_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_14_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_15_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_16_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_17_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_18_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_21_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_22_wirecell                                                                                                                                                                                                           ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_2_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_3_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_6_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_7_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_8_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~SynDup_9_wirecell                                                                                                                                                                                                            ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[3]~_wirecell                                                                                                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].rd__log_ram__ren                                                                                                                                                                                                                          ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].rd__log_ram__ren~SynDup                                                                                                                                                                                                                   ; Unassigned            ; 256     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].rd__log_ram__ren~SynDup_1                                                                                                                                                                                                                 ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].wr__log_ram__ren~SynDup                                                                                                                                                                                                                   ; Unassigned            ; 32      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                                               ; Unassigned            ; 43      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|rdreq_i~0                                                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup                                                                                                                                                                                                                               ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_1                                                                                                                                                                                                                             ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_10                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_11                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_12                                                                                                                                                                                                                            ; Unassigned            ; 22      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_13                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_14                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_15                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_16                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_17                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_18                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_19                                                                                                                                                                                                                            ; Unassigned            ; 22      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_2                                                                                                                                                                                                                             ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_20                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_21                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_22                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_23                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_24                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_25                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_26                                                                                                                                                                                                                            ; Unassigned            ; 22      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_27                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_28                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_29                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_3                                                                                                                                                                                                                             ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_30                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_31                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_32                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_33                                                                                                                                                                                                                            ; Unassigned            ; 22      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_34                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_35                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_36                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_37                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_38                                                                                                                                                                                                                            ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_39                                                                                                                                                                                                                            ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_4                                                                                                                                                                                                                             ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_5                                                                                                                                                                                                                             ; Unassigned            ; 22      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_6                                                                                                                                                                                                                             ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_7                                                                                                                                                                                                                             ; Unassigned            ; 15      ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_8                                                                                                                                                                                                                             ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|reset_leaf~SynDup_9                                                                                                                                                                                                                             ; Unassigned            ; 5       ; Async. clear               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|i179                                                                                                                                                                                                                                              ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|i196~0                                                                                                                                                                                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|i269~0                                                                                                                                                                                                                                            ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|i278~0                                                                                                                                                                                                                                            ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                                                ; Unassigned            ; 28      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                     ; Unassigned            ; 34      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|i230~0                                                                                                                                                                                                                               ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|i230~1                                                                                                                                                                                                                               ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|i231~0                                                                                                                                                                                                                               ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                                                ; Unassigned            ; 51      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                     ; Unassigned            ; 57      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|pipe1_valid[0]                                                                                                                                                                                                                       ; Unassigned            ; 30      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|pipe2_valid[0]                                                                                                                                                                                                                       ; Unassigned            ; 52      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|rdreq_g~2                                                                                                                                                                                                 ; Unassigned            ; 63      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                ; Unassigned            ; 59      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                              ; Unassigned            ; 62      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[0]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[2]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[3]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                 ; Unassigned            ; 37      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|Mux_32~0                                                                                                                                                                            ; Unassigned            ; 65      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|wen_r                                                                                                                                                                                   ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wen_r                                                                                                                                                                                   ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[0]                                                                                                                                                                                        ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[4]                                                                                                                                                                                        ; Unassigned            ; 70      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                       ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                        ; Unassigned            ; 28      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[4]                                                                                                                        ; Unassigned            ; 32      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                      ; Unassigned            ; 28      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                           ; Unassigned            ; 34      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|i230~0                                                                                                                                                                                                     ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|i230~1                                                                                                                                                                                                     ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|i231~0                                                                                                                                                                                                     ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                      ; Unassigned            ; 34      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                           ; Unassigned            ; 38      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|pipe1_valid[0]                                                                                                                                                                                             ; Unassigned            ; 30      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[0]                                                                                                                                                                                             ; Unassigned            ; 35      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|i144~0                                                                                                                                                                                                   ; Unassigned            ; 17      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|i144~1                                                                                                                                                                                                   ; Unassigned            ; 18      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                   ; Unassigned            ; 17      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                         ; Unassigned            ; 39      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]                                                                                                                                                                                           ; Unassigned            ; 18      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]~ERTM_INV0                                                                                                                                                                                 ; Unassigned            ; 1863    ; Clock enable, Sync. clear  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[3]                                                                                                                                                                                           ; Unassigned            ; 136     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                  ; Unassigned            ; 135     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                       ; Unassigned            ; 150     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i1729~1                                                                                                                                                                                                                                      ; Unassigned            ; 12      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i5882~1                                                                                                                                                                                                                                      ; Unassigned            ; 257     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i9775~8                                                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i9807~8                                                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i9839~8                                                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i9871~8                                                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|wen_r                                                                                                                                                                                                             ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|wen_r                                                                                                                                                                                                      ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|i978~0                                                                                                                                                                                                                            ; Unassigned            ; 20      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_valid[0]                                                                                                                                                                                                                    ; Unassigned            ; 21      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                              ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_valid[0]                                                                                                                                                                                                                    ; Unassigned            ; 41      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|wen_r                                                                                                                                                                                                             ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                   ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                   ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                   ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                   ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                   ; Unassigned            ; 10      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|i34~0                                                                                                                                                                                                                             ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram_wen                                                                                                                                                                                                                           ; Unassigned            ; 257     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|wen_r                                                                                                                                                                                     ; Unassigned            ; 56      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|pipe_valid[0]                                                                                                                                                                                                 ; Unassigned            ; 56      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                ; Unassigned            ; 61      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|rdreq_g                                                                                                                                                                             ; Unassigned            ; 15      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                           ; Unassigned            ; 63      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                            ; Unassigned            ; 336     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|Mux_192~0                                                                                                                                                                                                                       ; Unassigned            ; 8       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                ; Unassigned            ; 60      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                              ; Unassigned            ; 62      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                 ; Unassigned            ; 37      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|Mux_32~0                                                                                                                                                                            ; Unassigned            ; 65      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|wen_r                                                                                                                                                                                   ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wen_r                                                                                                                                                                                   ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[0]                                                                                                                                                                                        ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[4]                                                                                                                                                                                        ; Unassigned            ; 70      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                       ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                        ; Unassigned            ; 28      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[4]                                                                                                                        ; Unassigned            ; 32      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                        ; Unassigned            ; 40      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|rdreq_g                                                                                                                                                                        ; Unassigned            ; 197     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                           ; Unassigned            ; 99      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                     ; Unassigned            ; 6       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|wen_r                                                                                                                                                                                       ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe[7].alu_arg[51]~ERTM                                                                                                                                                                                 ; Unassigned            ; 70      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe_valid[0]                                                                                                                                                                                            ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe_valid[4]                                                                                                                                                                                            ; Unassigned            ; 71      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|pipe_valid[7]                                                                                                                                                                                            ; Unassigned            ; 66      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                                           ; Unassigned            ; 46      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                           ; Unassigned            ; 99      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|almost_full~ERTM0                                                                                                           ; Unassigned            ; 19      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|almost_full~ERTM1                                                                                                           ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                     ; Unassigned            ; 6       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|wen_r                                                                                                                                                                                       ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|i24~5_ERTM                                                                                                                                                                                               ; Unassigned            ; 70      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|pipe_valid[0]                                                                                                                                                                                            ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|pipe_valid[4]                                                                                                                                                                                            ; Unassigned            ; 71      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|pipe_valid[7]                                                                                                                                                                                            ; Unassigned            ; 66      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                                           ; Unassigned            ; 77      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                   ; Unassigned            ; 39      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                              ; Unassigned            ; 40      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                           ; Unassigned            ; 38      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|wen_r                                                                                                                                                             ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|pipe_valid[0]                                                                                                                                                                         ; Unassigned            ; 33      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                        ; Unassigned            ; 41      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|rdreq_g                                                                                                                                                     ; Unassigned            ; 17      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                               ; Unassigned            ; 336     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                        ; Unassigned            ; 10      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|rdreq_g~1                                                                                                                                                       ; Unassigned            ; 11      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|wen_r                                                                                                                                                                                          ; Unassigned            ; 9       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|pipe_valid[0]                                                                                                                                                                                                  ; Unassigned            ; 9       ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                 ; Unassigned            ; 332     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|wen_r                                                                                                                                                                                             ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|wen_r                                                                                                                                                                                             ; Unassigned            ; 25      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|wen_r                                                                                                                                                                                             ; Unassigned            ; 2       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                               ; Unassigned            ; 9       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                          ; Unassigned            ; 102     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[0]                                                                                                                                                                                                  ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[2]                                                                                                                                                                                                  ; Unassigned            ; 26      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]                                                                                                                                                                                                  ; Unassigned            ; 103     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[6]                                                                                                                                                                                                  ; Unassigned            ; 2       ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[7]                                                                                                                                                                                                  ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|pop~0                                                                                                                                                                                                          ; Unassigned            ; 67      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                 ; Unassigned            ; 23      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|flush_timestamp_ram                                                                                                                                                                                            ; Unassigned            ; 18      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                          ; Unassigned            ; 9       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|pipe_valid[0]                                                                                                                                                                                                  ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|ram_wen~0                                                                                                                                                                                                      ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                 ; Unassigned            ; 21      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|wen_r                                                                                                                                                                                           ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|wen_r                                                                                                                                                                                           ; Unassigned            ; 25      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|wen_r                                                                                                                                                                                           ; Unassigned            ; 2       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[0]~ERTM                                                                                                                                                 ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[10]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[11]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[12]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[13]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[15]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[17]~ERTM                                                                                                                                                ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[18]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[1]~ERTM                                                                                                                                                 ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[2]~ERTM                                                                                                                                                 ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[32]~ERTM                                                                                                                                                ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[33]~ERTM                                                                                                                                                ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[34]~ERTM                                                                                                                                                ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[35]~ERTM                                                                                                                                                ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[36]~ERTM0                                                                                                                                               ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[38]~ERTM0                                                                                                                                               ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[39]~ERTM0                                                                                                                                               ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[3]~ERTM                                                                                                                                                 ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[4]~ERTM                                                                                                                                                 ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                             ; Unassigned            ; 318     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                        ; Unassigned            ; 102     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[0]                                                                                                                                                                                                ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[2]                                                                                                                                                                                                ; Unassigned            ; 26      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[3]                                                                                                                                                                                                ; Unassigned            ; 103     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[6]                                                                                                                                                                                                ; Unassigned            ; 2       ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[7]                                                                                                                                                                                                ; Unassigned            ; 319     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|pop~0                                                                                                                                                                                                        ; Unassigned            ; 67      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                               ; Unassigned            ; 333     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 273     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 273     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 273     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 273     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 273     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                 ; Unassigned            ; 272     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                                                                                    ; Unassigned            ; 274     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[14]~ERTM2                                                                                                                                                                                                                                ; Unassigned            ; 32      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|ter[14]~ERTM4                                                                                                                                                                                                                                ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_10_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_11_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_12_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_13_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_14_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_15_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_16_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_17_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_18_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_19_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_20_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_21_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_22_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_23_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_24_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_25_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_26_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_27_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_28_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_3_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 5       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_4_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_5_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_6_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_7_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_8_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_9_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 20      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|reset_leaf~SynDup_wirecell                                                                                                                                                                                                                          ; Unassigned            ; 13      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|trafficgen_reset~0_wirecell                                                                                                                                                                                                                                    ; Unassigned            ; 21      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|rdreq_g~2                                                                                                                                                                                                ; Unassigned            ; 63      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|Mux_216~0                                                                                                                                                                                                                      ; Unassigned            ; 8       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                               ; Unassigned            ; 60      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                             ; Unassigned            ; 62      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[0]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                ; Unassigned            ; 37      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|Mux_32~0                                                                                                                                                                           ; Unassigned            ; 65      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|wen_r                                                                                                                                                                                  ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|wen_r                                                                                                                                                                                  ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[0]                                                                                                                                                                                       ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|pipe_valid[4]                                                                                                                                                                                       ; Unassigned            ; 70      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                      ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                       ; Unassigned            ; 28      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[4]                                                                                                                       ; Unassigned            ; 32      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                       ; Unassigned            ; 49      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                     ; Unassigned            ; 198     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|i37~0                                                                                                                                                                        ; Unassigned            ; 8       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier|i37~1                                                                                                                                                                        ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                    ; Unassigned            ; 6       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|wen_r                                                                                                                                                                                      ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|pipe[7].alu_arg[63]~ERTM                                                                                                                                                                                ; Unassigned            ; 70      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|pipe_valid[0]                                                                                                                                                                                           ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|pipe_valid[4]                                                                                                                                                                                           ; Unassigned            ; 71      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|pipe_valid[7]                                                                                                                                                                                           ; Unassigned            ; 66      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                          ; Unassigned            ; 46      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                    ; Unassigned            ; 6       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|wen_r                                                                                                                                                                                      ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|i24~5_ERTM                                                                                                                                                                                              ; Unassigned            ; 70      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|pipe_valid[0]                                                                                                                                                                                           ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|pipe_valid[4]                                                                                                                                                                                           ; Unassigned            ; 71      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|pipe_valid[7]                                                                                                                                                                                           ; Unassigned            ; 66      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                          ; Unassigned            ; 77      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|i37~0                                                                                                                                                                    ; Unassigned            ; 8       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier|i37~1                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                  ; Unassigned            ; 40      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                          ; Unassigned            ; 38      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                              ; Unassigned            ; 328     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                       ; Unassigned            ; 11      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                     ; Unassigned            ; 28      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                          ; Unassigned            ; 34      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|i230~0                                                                                                                                                                                                    ; Unassigned            ; 9       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|i230~1                                                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|i231~0                                                                                                                                                                                                    ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                     ; Unassigned            ; 34      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                          ; Unassigned            ; 38      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|pipe1_valid[0]                                                                                                                                                                                            ; Unassigned            ; 30      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|pipe2_valid[0]                                                                                                                                                                                            ; Unassigned            ; 35      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|i144~0                                                                                                                                                                                                  ; Unassigned            ; 17      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|i144~1                                                                                                                                                                                                  ; Unassigned            ; 18      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                  ; Unassigned            ; 17      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                        ; Unassigned            ; 39      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]                                                                                                                                                                                          ; Unassigned            ; 18      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[3]                                                                                                                                                                                          ; Unassigned            ; 307     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[0]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[10]~ERTM                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[14]~ERTM                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[16]~ERTM                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[17]~ERTM                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[19]~ERTM                                                                                                                                    ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[1]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[2]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[32]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[33]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[34]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[35]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[36]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[37]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[38]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[39]~ERTM                                                                                                                                    ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[3]~ERTM                                                                                                                                     ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[4]~ERTM                                                                                                                                     ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[5]~ERTM                                                                                                                                     ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[7]~ERTM                                                                                                                                     ; Unassigned            ; 2       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                 ; Unassigned            ; 306     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                      ; Unassigned            ; 321     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|i1166~1                                                                                                                                                                                                                                     ; Unassigned            ; 12      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|i5277~8                                                                                                                                                                                                                                     ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|i5309~8                                                                                                                                                                                                                                     ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|wen_r                                                                                                                                                                                                            ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|wen_r                                                                                                                                                                                                     ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|i874~0                                                                                                                                                                                                                           ; Unassigned            ; 20      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_valid[0]                                                                                                                                                                                                                   ; Unassigned            ; 21      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                             ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_valid[0]                                                                                                                                                                                                                   ; Unassigned            ; 41      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|wen_r                                                                                                                                                                                                            ; Unassigned            ; 21      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                  ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                  ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                  ; Unassigned            ; 10      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|log_pipe[0][13]~ERTM0                                                                                                                                                                                                                       ; Unassigned            ; 829     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                               ; Unassigned            ; 58      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                             ; Unassigned            ; 61      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                ; Unassigned            ; 37      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|Mux_32~0                                                                                                                                                                           ; Unassigned            ; 65      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|wen_r                                                                                                                                                                                  ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|wen_r                                                                                                                                                                                  ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[0]                                                                                                                                                                                       ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|pipe_valid[4]                                                                                                                                                                                       ; Unassigned            ; 70      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                      ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                       ; Unassigned            ; 27      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[4]                                                                                                                       ; Unassigned            ; 32      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|wen_r                                                                                                                                                                                            ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|wen_r                                                                                                                                                                                            ; Unassigned            ; 17      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|wen_r                                                                                                                                                                                            ; Unassigned            ; 2       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                              ; Unassigned            ; 9       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                         ; Unassigned            ; 78      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[0]                                                                                                                                                                                                 ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[2]                                                                                                                                                                                                 ; Unassigned            ; 18      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[3]                                                                                                                                                                                                 ; Unassigned            ; 79      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[6]                                                                                                                                                                                                 ; Unassigned            ; 2       ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pipe_valid[7]                                                                                                                                                                                                 ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|pop~0                                                                                                                                                                                                         ; Unassigned            ; 51      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                ; Unassigned            ; 23      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|flush_timestamp_ram                                                                                                                                                                                           ; Unassigned            ; 18      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                         ; Unassigned            ; 9       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|pipe_valid[0]                                                                                                                                                                                                 ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|ram_wen~0                                                                                                                                                                                                     ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                ; Unassigned            ; 21      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|wen_r                                                                                                                                                                                          ; Unassigned            ; 10      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|wen_r                                                                                                                                                                                          ; Unassigned            ; 17      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|wen_r                                                                                                                                                                                          ; Unassigned            ; 2       ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[0].padded_be[16]~ERTM                                                                                                                                               ; Unassigned            ; 1       ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                            ; Unassigned            ; 135     ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter|pipe[1].write                                                                                                                                                       ; Unassigned            ; 78      ; Write enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[0]                                                                                                                                                                                               ; Unassigned            ; 10      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[2]                                                                                                                                                                                               ; Unassigned            ; 18      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[3]                                                                                                                                                                                               ; Unassigned            ; 79      ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[6]                                                                                                                                                                                               ; Unassigned            ; 2       ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pipe_valid[7]                                                                                                                                                                                               ; Unassigned            ; 136     ; Read enable                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|pop~0                                                                                                                                                                                                       ; Unassigned            ; 51      ; Sync. clear                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                              ; Unassigned            ; 150     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|rdreq_g~0                                                                                                                                                                                ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                                                                                   ; Unassigned            ; 17      ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                                                                                                                                       ; Unassigned            ; 298     ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|i34~0                                                                                                                                                                                                                            ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram_wen                                                                                                                                                                                                                          ; Unassigned            ; 33      ; Write enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|ar_channel_pipeline|full0~_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 10      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|ar_channel_pipeline|i240~0                                                                                                                                                                                                                                ; Unassigned            ; 11      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|aw_channel_pipeline|full0~_wirecell                                                                                                                                                                                                                       ; Unassigned            ; 10      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|aw_channel_pipeline|i240~0                                                                                                                                                                                                                                ; Unassigned            ; 11      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|w_channel_pipeline|full0~_wirecell                                                                                                                                                                                                                        ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr_axi_bridge|w_channel_pipeline|i170~0                                                                                                                                                                                                                                 ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|i144~13                                                                                                                                                                                                                         ; Unassigned            ; 27      ; Sync. clear                ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|pready                                                                                                                                                                                                                          ; Unassigned            ; 40      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|we_driver_run_bitmask_0[3]                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|we_driver_run_bitmask_1[3]                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|we_driver_run_bitmask_2[3]                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers|we_driver_run_bitmask_3[3]                                                                                                                                                                                                      ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|global_csr|reset_tree|reset_leaf                                                                                                                                                                                                                                                ; Unassigned            ; 170     ; Async. clear               ;
; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux|arb|top_priority_reg[1]~0                                                                                                                                                                                                                             ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux|update_grant~0                                                                                                                                                                                                                                        ; Unassigned            ; 4       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_apb3_agent|next_state.SET_UP~0                                                                                                                                                                                                                     ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_axi_bridge_m0_agent|arready                                                                                                                                                                                                                        ; Unassigned            ; 13      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_axi_bridge_m0_agent|awready~0                                                                                                                                                                                                                      ; Unassigned            ; 13      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_axi_bridge_m0_agent|wready~0                                                                                                                                                                                                                       ; Unassigned            ; 35      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write                                                                                                                                                                             ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i279~0                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673                                                                                                                                                                                 ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~0                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~1                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~10                                                                                                                                                                              ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~11                                                                                                                                                                              ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~12                                                                                                                                                                              ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~2                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~3                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~4                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~5                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~6                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~7                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~8                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~9                                                                                                                                                                               ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[1]~1                                                                                                                                                                        ; Unassigned            ; 14      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i279~0                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673                                                                                                                                                                                ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~0                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~1                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~10                                                                                                                                                                             ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~11                                                                                                                                                                             ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~12                                                                                                                                                                             ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~2                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~3                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~4                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~5                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~6                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~7                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~8                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|i673~9                                                                                                                                                                              ; Unassigned            ; 33      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr|mem_used[1]~2                                                                                                                                                                       ; Unassigned            ; 14      ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_limiter|internal_valid~0                                                                                                                                                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_limiter|pending_response_count[0]~0                                                                                                                                                                                                 ; Unassigned            ; 5       ; Clock enable               ;
; traffic_generator|hydra_inst|mm_interconnect_1|rsp_mux|Select_0~0                                                                                                                                                                                                                                            ; Unassigned            ; 34      ; Sync. clear                ;
; traffic_generator|hydra_inst|remote_access_jamb|b2p|i39~0                                                                                                                                                                                                                                                    ; Unassigned            ; 7       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|b2p|out_channel[0]~0                                                                                                                                                                                                                                         ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|i41                                                                                                                                                                                                                                                     ; Unassigned            ; 16      ; Write enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|internal_out_ready                                                                                                                                                                                                                                      ; Unassigned            ; 12      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[0]~0                                                                                                                                                             ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                                                                                                                                 ; Unassigned            ; 8       ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                                                                                                                            ; Unassigned            ; 1       ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~0                                                                                                                                                                     ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_in[7]~0                                                                                                                                                                     ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~6                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~0                                                                                                                                                                       ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~0                                                                                                                                                                        ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_loopback~0                                                                                                                                                                       ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                                                                                                                                     ; Unassigned            ; 12      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[0]~0                                                                                                                                                          ; Unassigned            ; 4       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[0]~0                                                                                                                                                         ; Unassigned            ; 4       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover_sink_data[7]~0                                                                                                                                                         ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid~0                                                                                                                                                            ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                                                                                                                                         ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[0]~0                                                                                                                                                             ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[0]~1                                                                                                                                                          ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~0                                                                                                                                                               ; Unassigned            ; 13      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                                                                                                                                      ; Unassigned            ; 45      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                                                                                                                                      ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~2                                                                                                                                                                      ; Unassigned            ; 2       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~0                                                                                                                                           ; Unassigned            ; 19      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                                                           ; Unassigned            ; 12      ; Sync. clear                ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]~0                                                                                                                                                         ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~0                                                                                                                                                              ; Unassigned            ; 3       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst|altera_reset_synchronizer_int_chain_out                                                                                                                       ; Unassigned            ; 17      ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst|altera_reset_synchronizer_int_chain_out                                                                                                                      ; Unassigned            ; 16      ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_taken                                                                                                                                                                        ; Unassigned            ; 1       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~_wirecell                                                                                                                                                          ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|i26~0                                                                                                                                                                    ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|reset_merged                                                                                                                                                                          ; Unassigned            ; 6       ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                                                                                                                                          ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                                                                                                                                          ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                                                                                                                               ; Unassigned            ; 12      ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|p2b|i46~0                                                                                                                                                                                                                                                    ; Unassigned            ; 13      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                      ; Unassigned            ; 219     ; Async. clear               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_24~0                                                                                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_36~0                                                                                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_49~0                                                                                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_57~1                                                                                                                                                                                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_67~0                                                                                                                                                                                                                                    ; Unassigned            ; 6       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|Select_80~11                                                                                                                                                                                                                                   ; Unassigned            ; 7       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|i31~1                                                                                                                                                                                                                                          ; Unassigned            ; 4       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|i680                                                                                                                                                                                                                                           ; Unassigned            ; 32      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|i768                                                                                                                                                                                                                                           ; Unassigned            ; 16      ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|writedata[15]~3                                                                                                                                                                                                                                ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|writedata[23]~2                                                                                                                                                                                                                                ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|writedata[31]~1                                                                                                                                                                                                                                ; Unassigned            ; 9       ; Clock enable               ;
; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m|writedata[7]~0                                                                                                                                                                                                                                 ; Unassigned            ; 8       ; Clock enable               ;
; traffic_generator|hydra_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                     ; Unassigned            ; 17      ; Async. clear               ;
; traffic_generator|hydra_inst|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                         ; Unassigned            ; 129     ; Async. clear               ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0                                                                                                                                                                                                                                                        ; IOPLL_X178_Y146_N1    ; 67816   ; Clock                      ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1                                                                                                                                                                                                                                                        ; IOPLL_X178_Y146_N1    ; 5977    ; Clock                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Shift Register to RAM Conversion Details                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register Name                                                                                                                                             ; RAM Name                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][153]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][35]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][37]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][39]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][41]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][165]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][169]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][83]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][85]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][87]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][89]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][181]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][185]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][19]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][21]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][23]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][25]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][197]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][201]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][53]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][57]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][99]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][101]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][103]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][105]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][0]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][55]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][111]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][215]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][219]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout3                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][31]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout4                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][34]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout5                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][63]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout6                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][66]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout7                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][132]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout8                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][134]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout9                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][136]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout10                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][138]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout11                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][140]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout12                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][142]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout13                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][144]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout14                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][123]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout15                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][127]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout16                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][235]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout17                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][239]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout18                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][243]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout19                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][247]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout20                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][15]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout21                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][115]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout22                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][119]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout23                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][223]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout24                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][227]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout25                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][231]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout26                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][27]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout27                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][29]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout28                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][139]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout29                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][141]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout30                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][143]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout31                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][145]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout32                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][75]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout33                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][77]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout34                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][79]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout35                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][81]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout36                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][173]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout37                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][177]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout38                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][43]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]~sr_lutram_dout39                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][114]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][226]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][8]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][216]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][218]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][220]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][222]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][4]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][6]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][10]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][186]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][188]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][190]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][44]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][46]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][90]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][180]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][182]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][184]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][68]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][253]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][255]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][258]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][92]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][94]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][96]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][98]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][192]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][194]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][166]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][84]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][86]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][88]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][168]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][170]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][12]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][18]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][172]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][174]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][176]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][45]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][47]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][49]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][207]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][209]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][155]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][187]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][221]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][107]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][109]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][113]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][189]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][193]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][157]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][161]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][211]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][213]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][217]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][91]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][93]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][264]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][265]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][262]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout3                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][263]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][259]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout5                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][261]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout6                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][260]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout7                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][210]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][106]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][208]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][212]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][124]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][126]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout15                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][128]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout16                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][246]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout17                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][248]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout18                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][250]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout19                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][116]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout20                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][60]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout21                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][62]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout22                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][64]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout23                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][65]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout24                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][5]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout25                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][9]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout26                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][14]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout27                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][16]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout28                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][17]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout29                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][214]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout30                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][224]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout31                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][228]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout32                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][28]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout33                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][30]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout34                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][54]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout35                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][56]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout36                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][58]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout37                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][108]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout38                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][110]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout39                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][112]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout40                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][178]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout41                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][20]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout42                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][22]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout43                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][36]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout44                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][38]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout45                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][40]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout46                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][42]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout47                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][76]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout48                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][78]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout49                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][80]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout50                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][82]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout51                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][162]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout52                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][164]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout53                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][150]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout54                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][152]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout55                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][154]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout56                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][156]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout57                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][158]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout58                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][160]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout59                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][59]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout60                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][118]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][120]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][122]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][242]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][244]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][230]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][232]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][234]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][236]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][238]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][240]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][3]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][32]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][130]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][129]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][252]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][254]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][256]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][257]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][33]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][70]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][72]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][74]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][146]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][148]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][24]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][52]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][100]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][102]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][104]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][204]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][206]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][26]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][196]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][198]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][200]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][202]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][48]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][50]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][251]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][95]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][97]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][225]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][125]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][51]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][199]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][11]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][13]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][61]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][203]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][205]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][117]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][121]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][229]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][233]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][245]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][249]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][147]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][151]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][159]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][163]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout60                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][167]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout61                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][171]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout62                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][7]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout63                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][175]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout64                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][179]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout65                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][183]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout66                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][191]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout67                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][195]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout68                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][131]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout69                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][133]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout70                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][135]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout71                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][137]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout72                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][237]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout73                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][241]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout74                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][67]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout75                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][69]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout76                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][71]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout77                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][73]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout78                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[1..11][149]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout79                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                   ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][118]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][120]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][122]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][242]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][244]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][230]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][232]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][234]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][236]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][238]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][240]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][3]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][32]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][130]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][129]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][252]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][254]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][256]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][257]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][33]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][114]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][226]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][8]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][216]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][218]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][220]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][222]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][4]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][6]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][10]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][186]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][188]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][190]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][44]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][46]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][90]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][180]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][182]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][184]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][68]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][253]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][255]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][258]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][92]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][94]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][96]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][98]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][192]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][194]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][166]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][84]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][86]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][88]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][168]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][170]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][12]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][18]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][172]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][174]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][176]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][45]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout60                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][47]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout61                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][49]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout62                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][207]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout63                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][209]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout64                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][155]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout65                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][187]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout66                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][221]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout67                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][107]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout68                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][109]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout69                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][113]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout70                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][189]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout71                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][193]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout72                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][157]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout73                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][161]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout74                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][211]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout75                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][213]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout76                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][217]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout77                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][91]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout78                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][93]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout79                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][70]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][72]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][74]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][146]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout3                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][148]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout4                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][24]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout5                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][52]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout6                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][100]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout7                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][102]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout8                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][104]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout9                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][204]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout10                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][206]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout11                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][26]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout12                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][196]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout13                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][198]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout14                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][200]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout15                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][202]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout16                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][48]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout17                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][50]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout18                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][251]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout19                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][163]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout20                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][167]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout21                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][171]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout22                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][7]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout23                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][175]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout24                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][179]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout25                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][183]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout26                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][191]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout27                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][195]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout28                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][131]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout29                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][133]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout30                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][135]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout31                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][137]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout32                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][237]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout33                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][241]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout34                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][67]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout35                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][69]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout36                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][71]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout37                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][73]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout38                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][149]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]~sr_lutram_dout39                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][60]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][62]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][64]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout3                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][65]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][5]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout5                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][9]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout6                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][14]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout7                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][16]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][17]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][214]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][224]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][228]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][28]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][30]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][54]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout15                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][56]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout16                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][58]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout17                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][108]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout18                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][110]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout19                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][112]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout20                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][55]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout21                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][111]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout22                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][215]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout23                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][219]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout24                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][31]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout25                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][34]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout26                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][63]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout27                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][66]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout28                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][132]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout29                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][134]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout30                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][136]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout31                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][138]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout32                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][140]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout33                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][142]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout34                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][144]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout35                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][123]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout36                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][127]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout37                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][235]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout38                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][239]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout39                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][243]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout40                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][247]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout41                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][15]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout42                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][115]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout43                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][119]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout44                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][223]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout45                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][227]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout46                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][231]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout47                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][27]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout48                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][29]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout49                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][139]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout50                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][141]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout51                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][143]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout52                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][145]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout53                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][75]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout54                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][77]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout55                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][79]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout56                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][81]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout57                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][173]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout58                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][177]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout59                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][43]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout60                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][264]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][265]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][262]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][263]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][259]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][261]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][260]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][210]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][106]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][208]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][212]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][124]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][126]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][128]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][246]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][248]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][250]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][116]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][178]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][20]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][22]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][36]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][38]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][40]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][42]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][76]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][78]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][80]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][82]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][162]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][164]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][150]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][152]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][154]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][156]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][158]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][160]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][59]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][95]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][97]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][225]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][125]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout3                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][51]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout4                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][199]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout5                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][11]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout6                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][13]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout7                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][61]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout8                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][203]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout9                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][205]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout10                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][117]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout11                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][121]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout12                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][229]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout13                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][233]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout14                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][245]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout15                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][249]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout16                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][147]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout17                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][151]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout18                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][159]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout19                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][153]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout20                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][35]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout21                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][37]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout22                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][39]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout23                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][41]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout24                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][165]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout25                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][169]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout26                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][83]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout27                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][85]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout28                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][87]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout29                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][89]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout30                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][181]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout31                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][185]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout32                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][19]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout33                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][21]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout34                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][23]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout35                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][25]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout36                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][197]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout37                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][201]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout38                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][53]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout39                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][57]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout40                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][99]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout41                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][101]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout42                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][103]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout43                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][105]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout44                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[1..11][0]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]~sr_lutram_dout45                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                  ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                   ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][247]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][15]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][115]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][119]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][223]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][227]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][231]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][27]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][29]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][139]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][141]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][143]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][145]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][75]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][77]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][79]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][81]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][173]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][177]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][43]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][95]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][97]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][225]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][125]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][51]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][199]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][11]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][13]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][61]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][203]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][205]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][117]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][121]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][229]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][233]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][245]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][249]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][147]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][151]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][159]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][163]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][167]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][171]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][7]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][175]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][179]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][183]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][191]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][195]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][131]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][133]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][135]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][137]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][237]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][241]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][67]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][69]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][71]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][73]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][149]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][153]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout60                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][35]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout61                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][37]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout62                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][39]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout63                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][41]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout64                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][165]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout65                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][169]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout66                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][83]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout67                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][85]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout68                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][87]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout69                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][89]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout70                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][181]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout71                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][185]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout72                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][19]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout73                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][21]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout74                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][23]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout75                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][25]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout76                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][197]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout77                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][201]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout78                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][53]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout79                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][57]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout80                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][99]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout81                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][101]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout82                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][103]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout83                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][105]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout84                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][0]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout85                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][264]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][265]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][262]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][263]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][259]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][261]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][260]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][210]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][106]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][208]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][212]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][124]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][126]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][128]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][246]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][248]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][250]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][116]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][118]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][120]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][122]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][242]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][244]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][230]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][232]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][234]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][236]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][238]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][240]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][3]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][32]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][130]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][129]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][252]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][254]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][256]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][257]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][33]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][70]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][72]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][74]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][146]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][148]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][24]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][52]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][100]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][102]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][104]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][204]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][206]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][26]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][196]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][198]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][200]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][202]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][48]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][50]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][251]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][114]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][226]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][8]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][216]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][218]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][220]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][222]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][4]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][6]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][10]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][186]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][188]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][190]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][44]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][46]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][90]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][180]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][182]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][184]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][68]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][253]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][255]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][258]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][92]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][94]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][96]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][98]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][192]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][194]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][166]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][84]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][86]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][88]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][168]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][170]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][12]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][18]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][172]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][174]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][176]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][45]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][47]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][49]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][207]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][209]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][155]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][187]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][221]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][107]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][109]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][113]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][189]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][193]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][157]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][161]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][211]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][213]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][217]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][91]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][93]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][60]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][62]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][64]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout3                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][65]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][5]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout5                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][9]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout6                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][14]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout7                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][16]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][17]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][214]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][224]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][228]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][28]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][30]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][54]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout15                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][56]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout16                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][58]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout17                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][108]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout18                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][110]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout19                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][112]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout20                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][178]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout21                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][20]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout22                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][22]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout23                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][36]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout24                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][38]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout25                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][40]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout26                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][42]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout27                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][76]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout28                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][78]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout29                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][80]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout30                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][82]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout31                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][162]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout32                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][164]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout33                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][150]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout34                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][152]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout35                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][154]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout36                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][156]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout37                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][158]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout38                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][160]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout39                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][59]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout40                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][55]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout41                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][111]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout42                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][215]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout43                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][219]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout44                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][31]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout45                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][34]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout46                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][63]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout47                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][66]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout48                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][132]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout49                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][134]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout50                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][136]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout51                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][138]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout52                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][140]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout53                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][142]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout54                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][144]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout55                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][123]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout56                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][127]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout57                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][235]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout58                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][239]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout59                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[1..11][243]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout60                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                   ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][247]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][15]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][115]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][119]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][223]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][227]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][231]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][27]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][29]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][139]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][141]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][143]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][145]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][75]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][77]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][79]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][81]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][173]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][177]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][43]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][163]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][167]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][171]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][7]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][175]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][179]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][183]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][191]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][195]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][131]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][133]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][135]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][137]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][237]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][241]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][67]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][69]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][71]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][73]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][149]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][153]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][35]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][37]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][39]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][41]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][165]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][169]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][83]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][85]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][87]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][89]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][181]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][185]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][19]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][21]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][23]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][25]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][197]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][201]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][53]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][57]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout60                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][99]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout61                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][101]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout62                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][103]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout63                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][105]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout64                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][0]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout65                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][60]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][62]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][64]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][65]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout3                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][5]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout4                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][9]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout5                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][14]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout6                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][16]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout7                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][17]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout8                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][214]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout9                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][224]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout10                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][228]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout11                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][28]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout12                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][30]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout13                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][54]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout14                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][56]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout15                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][58]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout16                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][108]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout17                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][110]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout18                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][112]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout19                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][178]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout20                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][20]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout21                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][22]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout22                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][36]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout23                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][38]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout24                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][40]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout25                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][42]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout26                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][76]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout27                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][78]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout28                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][80]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout29                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][82]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout30                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][162]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout31                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][164]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout32                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][150]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout33                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][152]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout34                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][154]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout35                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][156]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout36                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][158]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout37                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][160]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout38                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][59]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout39                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][55]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout40                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][111]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout41                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][215]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout42                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][219]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout43                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][31]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout44                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][34]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout45                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][63]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout46                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][66]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout47                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][132]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout48                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][134]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout49                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][136]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout50                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][138]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout51                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][140]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout52                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][142]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout53                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][144]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout54                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][123]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout55                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][127]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout56                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][235]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout57                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][239]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout58                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][243]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout59                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][253]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][255]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][258]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][92]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][94]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][96]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][98]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][192]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][194]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][166]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][84]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][86]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][88]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][168]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][170]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][12]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][18]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][172]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][174]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][176]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][45]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][47]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][49]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][207]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][209]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][155]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][187]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][221]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][107]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][109]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][113]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][189]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][193]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][157]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][161]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][211]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][213]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][217]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][91]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][93]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][95]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][97]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][225]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][125]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][51]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][199]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][11]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][13]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][61]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][203]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][205]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][117]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][121]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][229]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][233]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][245]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][249]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][147]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][151]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][159]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][118]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][120]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][122]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][242]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][244]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][230]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][232]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][234]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][236]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][238]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][240]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][3]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][32]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][130]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][129]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][252]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][254]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][256]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][257]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][33]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][114]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][226]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][8]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][216]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][218]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][220]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][222]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][4]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][6]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][10]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][186]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][188]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][190]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][44]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][46]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][90]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][180]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][182]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][184]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][68]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][70]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][72]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][74]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][146]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][148]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][24]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][52]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][100]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][102]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][104]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][204]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][206]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][26]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][196]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][198]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][200]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][202]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][48]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][50]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][251]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[1..11]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][264]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][265]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][262]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout3                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][263]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][259]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout5                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][261]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout6                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][260]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout7                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][1]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][2]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][210]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][106]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][208]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][212]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][124]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][126]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout15                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][128]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout16                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][246]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout17                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][248]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout18                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][250]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout19                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[1..11][116]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout20                                ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[1..11][1]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout0                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__valid_pipe[1..11]                                   ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout1                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[1..11][0]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout2                                 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][1] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout0 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][2] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout1 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][3] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout2 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][4] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout3 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][5] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout4 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][6] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout5 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][7] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout6 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][8] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout7 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[1..11][0] ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]~sr_lutram_dout8 ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][60]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout0                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][62]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout1                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][64]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout2                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][65]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout3                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][5]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout4                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][9]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout5                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][14]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout6                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][16]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout7                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][17]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout8                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][214]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout9                              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][224]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout10                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][228]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout11                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][28]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout12                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][30]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout13                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][54]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout14                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][56]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout15                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][58]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout16                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][108]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout17                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][110]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout18                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][112]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout19                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][55]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout20                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][111]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout21                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][215]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout22                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][219]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout23                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][31]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout24                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][34]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout25                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][63]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout26                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][66]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout27                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][132]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout28                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][134]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout29                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][136]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout30                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][138]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout31                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][140]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout32                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][142]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout33                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][144]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout34                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][123]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout35                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][127]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout36                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][235]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout37                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][239]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout38                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][243]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout39                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][57]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout40                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][99]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout41                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][101]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout42                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][103]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout43                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][105]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout44                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][0]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]~sr_lutram_dout45                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][264]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][265]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][262]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][263]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][259]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][261]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][260]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][1]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][2]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][210]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][106]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][208]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][212]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][124]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][126]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][128]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][246]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][248]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][250]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][116]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][178]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][20]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][22]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][36]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][38]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][40]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][42]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][76]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][78]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][80]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][82]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][162]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][164]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][150]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][152]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][154]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][156]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][158]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][160]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][59]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][253]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][255]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][258]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][92]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][94]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][96]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][98]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][192]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][194]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][166]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][84]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][86]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][88]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][168]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][170]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][12]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][18]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][172]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][174]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][176]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][45]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][47]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][49]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][207]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][209]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][155]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][187]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][221]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][107]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][109]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][113]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][189]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][193]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][157]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][161]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][211]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][213]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][217]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][91]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][93]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][95]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][97]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][225]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][125]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][51]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][199]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][11]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][13]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][61]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][203]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][205]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][117]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][121]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][229]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][233]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][245]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][249]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][147]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][151]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][159]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][247]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][15]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][115]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][119]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][223]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][227]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][231]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][27]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][29]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][139]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][141]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][143]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][145]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][75]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][77]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][79]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][81]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][173]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][177]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][43]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][163]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][167]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][171]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][7]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][175]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][179]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][183]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][191]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][195]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][131]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][133]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][135]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][137]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][237]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][241]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][67]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][69]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][71]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][73]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][149]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][153]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][35]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][37]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][39]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][41]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][165]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][169]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][83]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][85]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][87]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][89]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][181]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][185]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][19]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][21]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][23]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][25]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][197]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][201]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][53]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__valid_pipe[1..10]                                 ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]~sr_lutram_dout60                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][118]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout0                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][120]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout1                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][122]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout2                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][242]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout3                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][244]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout4                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][230]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout5                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][232]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout6                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][234]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout7                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][236]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout8                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][238]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout9                             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][240]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout10                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][3]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout11                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][32]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout12                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][130]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout13                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][129]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout14                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][252]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout15                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][254]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout16                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][256]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout17                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][257]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout18                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][33]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout19                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][114]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout20                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][226]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout21                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][8]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout22                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][216]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout23                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][218]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout24                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][220]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout25                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][222]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout26                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][4]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout27                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][6]                               ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout28                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][10]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout29                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][186]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout30                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][188]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout31                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][190]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout32                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][44]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout33                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][46]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout34                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][90]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout35                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][180]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout36                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][182]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout37                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][184]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout38                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][68]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout39                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][70]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout40                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][72]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout41                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][74]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout42                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][146]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout43                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][148]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout44                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][24]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout45                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][52]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout46                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][100]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout47                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][102]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout48                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][104]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout49                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][204]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout50                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][206]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout51                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][26]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout52                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][196]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout53                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][198]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout54                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][200]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout55                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][202]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout56                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][48]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout57                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][50]                              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout58                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[1..10][251]                             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]~sr_lutram_dout59                            ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[1..9][1]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]~sr_lutram_dout0                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[1..9][2]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]~sr_lutram_dout1                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[1..9][0]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]~sr_lutram_dout2                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__valid_pipe[1..9]                        ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]~sr_lutram_dout3                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][26]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout0                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][19]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout1                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][20]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout2                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][21]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout3                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][22]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout4                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][23]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout5                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][24]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout6                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][25]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout7                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][13]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout8                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][5]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout9                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][14]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout10                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][15]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout11                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][16]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout12                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][17]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout13                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][18]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout14                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][3]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout15                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][4]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout16                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][1]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout17                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][2]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout18                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][0]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout19                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[1..9]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]~sr_lutram_dout20                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][13]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout0                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][5]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout1                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][14]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout2                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][15]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout3                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][16]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][17]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][18]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout6                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][19]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout7                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][20]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout8                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][21]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout9                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][22]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout10                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][23]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout11                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][24]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout12                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][25]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout13                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][3]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout14                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][4]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout15                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][1]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout16                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][2]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout17                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][26]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout18                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][0]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout19                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[1..9]                        ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]~sr_lutram_dout20                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][7]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout0                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][5]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout1                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][6]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout2                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[1..9]                        ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout3                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][13]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout4                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][12]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout5                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][11]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout6                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][19]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout7                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][10]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout8                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][18]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout9                     ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][9]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout10                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][17]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout11                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][8]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout12                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][16]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout13                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][15]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout14                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][14]                     ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout15                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][3]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout16                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][4]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout17                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][1]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout18                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][2]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]~sr_lutram_dout19                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][2]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout0                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__valid_pipe[1..9]                            ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout1                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][1]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout2                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][0]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout3                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][3]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout4                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][9]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout5                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][8]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout6                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][7]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout7                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][15]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout8                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][6]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout9                         ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][14]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout10                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][5]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout11                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][13]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout12                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][4]                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout13                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][12]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout14                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][11]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout15                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][10]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout16                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][36]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout17                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][29]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout18                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][43]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout19                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][37]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout20                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][30]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout21                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][38]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout22                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][31]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout23                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][39]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout24                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][32]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout25                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][40]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout26                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][33]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout27                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][41]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout28                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][34]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout29                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][42]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout30                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][35]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout31                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][60]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout32                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][52]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout33                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][44]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout34                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][51]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout35                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][59]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout36                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][67]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout37                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][61]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout38                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][53]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout39                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][45]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout40                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][62]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout41                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][54]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout42                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][46]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout43                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][63]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout44                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][55]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout45                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][47]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout46                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][64]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout47                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][56]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout48                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][48]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout49                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][65]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout50                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][57]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout51                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][49]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout52                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][66]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout53                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][58]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout54                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[1..9][50]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]~sr_lutram_dout55                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[1..9]                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][2]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout1                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][1]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout2                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][4]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout3                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][3]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][7]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout5                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][6]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout6                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][5]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout7                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][8]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][14]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                        ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][13]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][12]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][20]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][11]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][19]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][10]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout15                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][18]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout16                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][9]                       ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout17                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][17]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout18                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][16]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout19                       ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[1..9][15]                      ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout20                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 19656.1 / 222400 ( 8 % )  ; 76.5 / 222400 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 25139.5 / 222400 ( 11 % ) ; 82.0 / 222400 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 5717.7 / 222400 ( 2 % )   ; 5.5 / 222400 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 234.3 / 222400 ( < 1 % )  ; 0.0 / 222400 ( 0 % )    ;
; ALMs used for memory                                  ; 5200.0                    ; 0.0                     ;
; Combinational ALUTs                                   ; 14687                     ; 120                     ;
; Dedicated Logic Registers                             ; 47700 / 889600 ( 5 % )    ; 88 / 889600 ( < 1 % )   ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 1555648                   ; 0                       ;
; M20Ks                                                 ; 172 / 1611 ( 10 % )       ; 0 / 1611 ( 0 % )        ;
; DSP Blocks needed [=A-B]                              ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
;     [A] DSP Blocks used in final placement            ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
; Pins                                                  ; 121                       ; 0                       ;
; IOPLLs                                                ; 2                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 50                        ; 13                      ;
;     -- Output Ports                                   ; 12                        ; 54                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 13                        ; 625                     ;
;     -- Registered Input Connections                   ; 0                         ; 160                     ;
;     -- Output Connections                             ; 625                       ; 13                      ;
;     -- Registered Output Connections                  ; 456                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 363225                    ; 1364                    ;
;     -- Registered Connections                         ; 206412                    ; 558                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 638                     ;
;     -- auto_fab_0                                     ; 638                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                             ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+
; Name                                                               ; Location              ; Fan-Out ; Clock Region             ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0              ; IOPLL_X178_Y146_N1    ; 62405   ; Sectors (0, 0) to (2, 1) ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1              ; IOPLL_X178_Y146_N1    ; 6194    ; Sectors (0, 0) to (2, 1) ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck ; SDMJTAGELA_X0_Y2_N124 ; 534     ; Sectors (0, 0) to (1, 0) ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                    ;
+---------------------------------------------------+--------------------------------------------------------------------+
; Property                                          ; Value                                                              ;
+---------------------------------------------------+--------------------------------------------------------------------+
; Name                                              ; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0              ;
;     -- SDC Name                                   ; user_pll|altera_iopll_inst_outclk0                                 ;
;     -- Source Node                                ; user_pll|altera_iopll_inst|tennm_ph2_iopll                         ;
;     -- Source Type                                ; IOPLL                                                              ;
;     -- Source Location                            ; IOPLL_X178_Y146_N1                                                 ;
;     -- Fan-Out                                    ; 62405                                                              ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (2, 1)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 2 (6 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (185, 98)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX2 SY1                                                    ;
;     -- Terminating Spine Index                    ; 19                                                                 ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;                                                   ;                                                                    ;
; Name                                              ; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1              ;
;     -- SDC Name                                   ; user_pll|altera_iopll_inst_outclk1                                 ;
;     -- Source Node                                ; user_pll|altera_iopll_inst|tennm_ph2_iopll                         ;
;     -- Source Type                                ; IOPLL                                                              ;
;     -- Source Location                            ; IOPLL_X178_Y146_N1                                                 ;
;     -- Fan-Out                                    ; 6194                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (2, 1)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 2 (6 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (185, 98)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX2 SY1                                                    ;
;     -- Terminating Spine Index                    ; 24                                                                 ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;                                                   ;                                                                    ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom     ;
;     -- Source Type                                ; SDM JTAG ELA block                                                 ;
;     -- Source Location                            ; SDMJTAGELA_X0_Y2_N124                                              ;
;     -- Fan-Out                                    ; 534                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 0)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                         ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 51)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY0                                                    ;
;     -- Terminating Spine Index                    ; 6                                                                  ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                       ;
+---------------------------------------------------+--------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                                ; Fan-Out ; Physical Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]~ERTMxsyn                         ; 1862    ; 240              ;
; ~GND                                                                                                                                                ; 1849    ; 449              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync|altera_reset_synchronizer_int_chain_out ; 1169    ; 146              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|log_pipe[0][13]~ERTM0                                                              ; 830     ; 296              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Logical Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Performance Mode ; Fits in MLABs     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; yes                    ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 7           ; 0     ; None                                                                               ; M20K_X65_Y11_N0, M20K_X65_Y6_N0, M20K_X65_Y8_N0, M20K_X65_Y10_N0, M20K_X65_Y7_N0, M20K_X65_Y9_N0, M20K_X65_Y5_N0                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X84_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 0           ; 2     ; None                                                                               ; LAB_X121_Y17_N0, LAB_X121_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 0           ; 2     ; None                                                                               ; LAB_X125_Y19_N0, LAB_X125_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X119_Y14_N0, LAB_X119_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; no                      ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X123_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X127_Y21_N0, LAB_X127_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 0           ; 2     ; None                                                                               ; LAB_X127_Y17_N0, LAB_X127_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 0           ; 2     ; None                                                                               ; LAB_X136_Y17_N0, LAB_X138_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None                                                                               ; LAB_X121_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; no                      ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X125_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X134_Y18_N0, LAB_X136_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512          ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                               ; M20K_X116_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 77           ; 32           ; 77           ; yes                    ; no                      ; no                     ; yes                     ; 2464         ; 32                          ; 73                          ; 32                          ; 73                          ; 2336                ; 0           ; 4     ; None                                                                               ; LAB_X74_Y39_N0, LAB_X76_Y40_N0, LAB_X76_Y41_N0, LAB_X74_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 53           ; 32           ; 53           ; yes                    ; no                      ; no                     ; yes                     ; 1696         ; 32                          ; 48                          ; 32                          ; 48                          ; 1536                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y41_N0, LAB_X84_Y41_N0, LAB_X84_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X74_Y36_N0, LAB_X74_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 0           ; 2     ; None                                                                               ; LAB_X88_Y37_N0, LAB_X88_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/Orch_CtrlRam.hex                                          ; M20K_X92_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X90_Y31_N0, LAB_X88_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 56           ; 512          ; 56           ; yes                    ; no                      ; yes                    ; yes                     ; 28672        ; 512                         ; 51                          ; 512                         ; 51                          ; 26112               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/Orch_MainRam.hex                                          ; M20K_X92_Y31_N0, M20K_X92_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 51           ; 16           ; 51           ; yes                    ; no                      ; no                     ; yes                     ; 816          ; 16                          ; 51                          ; 16                          ; 51                          ; 816                 ; 0           ; 3     ; None                                                                               ; LAB_X82_Y23_N0, LAB_X82_Y26_N0, LAB_X82_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X84_Y13_N0, LAB_X88_Y11_N0, LAB_X88_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 496          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X108_Y16_N0, LAB_X108_Y15_N0, LAB_X106_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X104_Y14_N0, LAB_X102_Y13_N0, LAB_X102_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AR_AddrAluRam.hex                                         ; M20K_X116_Y34_N0, M20K_X116_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X116_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X116_Y32_N0, M20K_X116_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X114_Y25_N0, LAB_X114_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_36.mif ; LAB_X112_Y29_N0, LAB_X112_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X108_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AR_CtrlRam.hex                                            ; M20K_X97_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y45_N0, LAB_X100_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 34                          ; 512                         ; 34                          ; 17408               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AR_MainRam.hex                                            ; M20K_X97_Y39_N0, M20K_X97_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X104_Y39_N0, LAB_X100_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                              ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 17                          ; 512                         ; 17                          ; 8704                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AR_IssueRam.hex                                           ; M20K_X97_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                        ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X104_Y40_N0, LAB_X102_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                             ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 144          ; 512          ; 144          ; yes                    ; no                      ; yes                    ; yes                     ; 73728        ; 512                         ; 135                         ; 512                         ; 135                         ; 69120               ; 5           ; 0     ; bin/driver0_mem_axi4/hex/AR_WorkerRam.hex                                          ; M20K_X116_Y38_N0, M20K_X116_Y39_N0, M20K_X116_Y35_N0, M20K_X116_Y37_N0, M20K_X116_Y36_N0                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 151          ; 16           ; 151          ; yes                    ; no                      ; no                     ; yes                     ; 2416         ; 16                          ; 144                         ; 16                          ; 144                         ; 2304                ; 0           ; 8     ; None                                                                               ; LAB_X114_Y36_N0, LAB_X119_Y34_N0, LAB_X119_Y37_N0, LAB_X114_Y35_N0, LAB_X117_Y37_N0, LAB_X117_Y35_N0, LAB_X119_Y36_N0, LAB_X114_Y37_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_8.mif  ; LAB_X61_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X63_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_16.mif ; LAB_X63_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X61_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_22.mif ; LAB_X61_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X58_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_28.mif ; LAB_X60_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X58_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 1024         ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 524288       ; 512                         ; 32                          ; 2048                        ; 32                          ; 524288              ; 26          ; 0     ; None                                                                               ; M20K_X65_Y38_N0, M20K_X56_Y36_N0, M20K_X56_Y38_N0, M20K_X65_Y36_N0, M20K_X56_Y44_N0, M20K_X65_Y42_N0, M20K_X56_Y45_N0, M20K_X65_Y44_N0, M20K_X56_Y37_N0, M20K_X56_Y32_N0, M20K_X56_Y42_N0, M20K_X65_Y40_N0, M20K_X65_Y35_N0, M20K_X65_Y37_N0, M20K_X65_Y33_N0, M20K_X56_Y35_N0, M20K_X56_Y43_N0, M20K_X65_Y45_N0, M20K_X56_Y40_N0, M20K_X65_Y34_N0, M20K_X56_Y33_N0, M20K_X56_Y34_N0, M20K_X56_Y39_N0, M20K_X56_Y46_N0, M20K_X56_Y41_N0, M20K_X65_Y39_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 68           ; 128          ; 68           ; yes                    ; no                      ; yes                    ; yes                     ; 8704         ; 128                         ; 55                          ; 128                         ; 55                          ; 7040                ; 3           ; 0     ; None                                                                               ; M20K_X65_Y48_N0, M20K_X65_Y47_N0, M20K_X65_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 77           ; 16           ; 77           ; yes                    ; no                      ; no                     ; yes                     ; 1232         ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 0           ; 3     ; None                                                                               ; LAB_X61_Y47_N0, LAB_X63_Y46_N0, LAB_X60_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 9            ; 16           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 144          ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 0           ; 1     ; None                                                                               ; LAB_X63_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]                                                                                                                                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_39.mif ; LAB_X72_Y51_N0, LAB_X72_Y50_N0, LAB_X72_Y49_N0, LAB_X72_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 68           ; 32           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 2176         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X70_Y48_N0, LAB_X70_Y49_N0, LAB_X68_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 329          ; 32           ; 329          ; yes                    ; no                      ; no                     ; yes                     ; 10528        ; 32                          ; 328                         ; 32                          ; 328                         ; 10496               ; 0           ; 17    ; None                                                                               ; LAB_X51_Y46_N0, LAB_X47_Y46_N0, LAB_X47_Y47_N0, LAB_X47_Y44_N0, LAB_X45_Y45_N0, LAB_X51_Y47_N0, LAB_X49_Y45_N0, LAB_X45_Y46_N0, LAB_X49_Y44_N0, LAB_X45_Y42_N0, LAB_X43_Y42_N0, LAB_X43_Y44_N0, LAB_X49_Y47_N0, LAB_X43_Y46_N0, LAB_X43_Y43_N0, LAB_X45_Y44_N0, LAB_X49_Y48_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 69           ; 8            ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 552          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X76_Y51_N0, LAB_X76_Y52_N0, LAB_X76_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 69           ; 32           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 2208         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X74_Y52_N0, LAB_X74_Y50_N0, LAB_X74_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/R_AddrAluRam.hex                                          ; M20K_X92_Y53_N0, M20K_X92_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X92_Y55_N0, M20K_X92_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y54_N0, LAB_X82_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_40.mif ; LAB_X80_Y56_N0, LAB_X80_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X78_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 49           ; 32           ; 49           ; yes                    ; no                      ; no                     ; yes                     ; 1568         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X70_Y51_N0, LAB_X70_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 200          ; 32           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 6400         ; 32                          ; 189                         ; 32                          ; 189                         ; 6048                ; 0           ; 10    ; None                                                                               ; LAB_X76_Y60_N0, LAB_X78_Y60_N0, LAB_X80_Y64_N0, LAB_X80_Y65_N0, LAB_X78_Y64_N0, LAB_X78_Y65_N0, LAB_X78_Y61_N0, LAB_X80_Y61_N0, LAB_X76_Y64_N0, LAB_X76_Y63_N0                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 92           ; 32           ; 92           ; yes                    ; no                      ; no                     ; yes                     ; 2944         ; 32                          ; 92                          ; 32                          ; 92                          ; 2944                ; 0           ; 5     ; None                                                                               ; LAB_X72_Y60_N0, LAB_X72_Y62_N0, LAB_X70_Y63_N0, LAB_X70_Y64_N0, LAB_X70_Y62_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_DmAluRam.hex                                            ; M20K_X65_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X65_Y61_N0, M20K_X65_Y60_N0, M20K_X65_Y63_N0, M20K_X65_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 40                          ; 16                          ; 40                          ; 640                 ; 0           ; 2     ; None                                                                               ; LAB_X60_Y57_N0, LAB_X60_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 92           ; 32           ; 92           ; yes                    ; no                      ; no                     ; yes                     ; 2944         ; 32                          ; 92                          ; 32                          ; 92                          ; 2944                ; 0           ; 5     ; None                                                                               ; LAB_X68_Y55_N0, LAB_X70_Y57_N0, LAB_X68_Y57_N0, LAB_X68_Y56_N0, LAB_X70_Y56_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_DqAluRam.hex                                            ; M20K_X65_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X56_Y54_N0, M20K_X56_Y53_N0, M20K_X56_Y55_N0, M20K_X56_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 71                          ; 16                          ; 71                          ; 1136                ; 0           ; 4     ; None                                                                               ; LAB_X53_Y55_N0, LAB_X53_Y54_N0, LAB_X55_Y54_N0, LAB_X55_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X53_Y59_N0, LAB_X53_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X49_Y56_N0, LAB_X51_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0     ; qdb/_compiler/ed_synth/root_partition/24.3.1/partitioned/1/mifs/ed_synth1.rtl.mif  ; M20K_X56_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512          ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 2     ; None                                                                               ; LAB_X55_Y60_N0, LAB_X58_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 49           ; 128          ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 6272         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X56_Y51_N0, M20K_X56_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 58           ; 16           ; 58           ; yes                    ; no                      ; no                     ; yes                     ; 928          ; 16                          ; 34                          ; 16                          ; 34                          ; 544                 ; 0           ; 2     ; None                                                                               ; LAB_X53_Y52_N0, LAB_X51_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 17           ; 16           ; 17           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 16                          ; 17                          ; 16                          ; 17                          ; 272                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_29.mif ; LAB_X72_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X68_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 330          ; 16           ; 330          ; yes                    ; no                      ; no                     ; yes                     ; 5280         ; 16                          ; 329                         ; 16                          ; 329                         ; 5264                ; 0           ; 17    ; None                                                                               ; LAB_X53_Y51_N0, LAB_X49_Y55_N0, LAB_X47_Y54_N0, LAB_X47_Y55_N0, LAB_X47_Y52_N0, LAB_X53_Y53_N0, LAB_X51_Y53_N0, LAB_X45_Y52_N0, LAB_X49_Y53_N0, LAB_X45_Y53_N0, LAB_X43_Y54_N0, LAB_X43_Y50_N0, LAB_X49_Y50_N0, LAB_X41_Y52_N0, LAB_X41_Y51_N0, LAB_X43_Y52_N0, LAB_X47_Y51_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X63_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024         ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 338          ; 16           ; 338          ; yes                    ; no                      ; no                     ; yes                     ; 5408         ; 16                          ; 325                         ; 16                          ; 325                         ; 5200                ; 0           ; 17    ; None                                                                               ; LAB_X84_Y61_N0, LAB_X88_Y62_N0, LAB_X84_Y60_N0, LAB_X98_Y57_N0, LAB_X98_Y58_N0, LAB_X88_Y61_N0, LAB_X82_Y63_N0, LAB_X84_Y65_N0, LAB_X84_Y66_N0, LAB_X88_Y66_N0, LAB_X82_Y66_N0, LAB_X82_Y61_N0, LAB_X82_Y62_N0, LAB_X82_Y64_N0, LAB_X84_Y59_N0, LAB_X88_Y58_N0, LAB_X82_Y59_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y41_N0, M20K_X92_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 9                           ; 512                         ; 9                           ; 4608                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_CtrlRam.hex                                             ; M20K_X92_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 104          ; 512          ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 53248        ; 512                         ; 102                         ; 512                         ; 102                         ; 52224               ; 4           ; 0     ; bin/driver0_mem_axi4/hex/R_CtrlIterRam.hex                                         ; M20K_X92_Y41_N0, M20K_X92_Y39_N0, M20K_X92_Y40_N0, M20K_X92_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 832          ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 0           ; 1     ; None                                                                               ; LAB_X95_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_HeadRam.hex                                             ; M20K_X92_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 208          ; 8                           ; 17                          ; 8                           ; 17                          ; 136                 ; 0           ; 1     ; None                                                                               ; LAB_X88_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 33           ; 128          ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 4224         ; 128                         ; 33                          ; 128                         ; 33                          ; 4224                ; 2           ; 0     ; None                                                                               ; M20K_X65_Y30_N0, M20K_X65_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y55_N0, M20K_X97_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 320          ; 512          ; 320          ; yes                    ; no                      ; yes                    ; yes                     ; 163840       ; 512                         ; 318                         ; 512                         ; 318                         ; 162816              ; 10          ; 0     ; bin/driver0_mem_axi4/hex/R_WorkerRam.hex                                           ; M20K_X97_Y60_N0, M20K_X97_Y58_N0, M20K_X97_Y61_N0, M20K_X97_Y59_N0, M20K_X92_Y58_N0, M20K_X92_Y60_N0, M20K_X92_Y59_N0, M20K_X92_Y61_N0, M20K_X97_Y62_N0, M20K_X92_Y62_N0                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                   ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 104          ; 512          ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 53248        ; 512                         ; 102                         ; 512                         ; 102                         ; 52224               ; 4           ; 0     ; bin/driver0_mem_axi4/hex/R_WorkerIterRam.hex                                       ; M20K_X97_Y51_N0, M20K_X97_Y50_N0, M20K_X97_Y49_N0, M20K_X97_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 328          ; 32           ; 328          ; yes                    ; no                      ; no                     ; yes                     ; 10496        ; 32                          ; 326                         ; 32                          ; 326                         ; 10432               ; 0           ; 17    ; None                                                                               ; LAB_X95_Y61_N0, LAB_X95_Y62_N0, LAB_X95_Y60_N0, LAB_X100_Y60_N0, LAB_X98_Y59_N0, LAB_X90_Y61_N0, LAB_X90_Y62_N0, LAB_X90_Y65_N0, LAB_X95_Y65_N0, LAB_X93_Y63_N0, LAB_X93_Y65_N0, LAB_X88_Y60_N0, LAB_X90_Y60_N0, LAB_X88_Y63_N0, LAB_X95_Y59_N0, LAB_X93_Y59_N0, LAB_X93_Y60_N0                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_3.mif  ; LAB_X51_Y9_N0, LAB_X53_Y9_N0, LAB_X53_Y8_N0, LAB_X51_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 88           ; 16           ; 88           ; yes                    ; no                      ; no                     ; yes                     ; 1408         ; 16                          ; 88                          ; 16                          ; 88                          ; 1408                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_5.mif  ; LAB_X53_Y12_N0, LAB_X53_Y11_N0, LAB_X53_Y10_N0, LAB_X55_Y11_N0, LAB_X55_Y12_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 34           ; 16           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 544          ; 16                          ; 34                          ; 16                          ; 34                          ; 544                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_1.mif  ; LAB_X53_Y13_N0, LAB_X55_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_2.mif  ; LAB_X58_Y12_N0, LAB_X58_Y14_N0, LAB_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_4.mif  ; LAB_X61_Y15_N0, LAB_X60_Y15_N0, LAB_X60_Y14_N0, LAB_X61_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X58_Y16_N0, LAB_X51_Y13_N0, LAB_X58_Y15_N0, LAB_X49_Y11_N0, LAB_X49_Y14_N0, LAB_X47_Y11_N0, LAB_X58_Y17_N0, LAB_X55_Y14_N0, LAB_X55_Y16_N0, LAB_X47_Y12_N0, LAB_X51_Y14_N0, LAB_X49_Y12_N0, LAB_X51_Y15_N0, LAB_X53_Y15_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 88           ; 16           ; 88           ; yes                    ; no                      ; no                     ; yes                     ; 1408         ; 16                          ; 88                          ; 16                          ; 88                          ; 1408                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_9.mif  ; LAB_X43_Y14_N0, LAB_X43_Y13_N0, LAB_X45_Y12_N0, LAB_X45_Y13_N0, LAB_X45_Y14_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_12.mif ; LAB_X58_Y19_N0, LAB_X58_Y20_N0, LAB_X58_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_10.mif ; LAB_X47_Y16_N0, LAB_X47_Y15_N0, LAB_X47_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 54           ; 16           ; 54           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 16                          ; 54                          ; 16                          ; 54                          ; 864                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_13.mif ; LAB_X49_Y17_N0, LAB_X49_Y15_N0, LAB_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_11.mif ; LAB_X55_Y17_N0, LAB_X55_Y18_N0, LAB_X53_Y18_N0, LAB_X53_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X55_Y20_N0, LAB_X41_Y15_N0, LAB_X53_Y19_N0, LAB_X41_Y16_N0, LAB_X45_Y18_N0, LAB_X43_Y15_N0, LAB_X55_Y21_N0, LAB_X51_Y19_N0, LAB_X51_Y18_N0, LAB_X43_Y16_N0, LAB_X47_Y18_N0, LAB_X47_Y19_N0, LAB_X47_Y20_N0, LAB_X45_Y17_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_20.mif ; LAB_X39_Y18_N0, LAB_X39_Y17_N0, LAB_X41_Y17_N0, LAB_X41_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_19.mif ; LAB_X39_Y20_N0, LAB_X39_Y19_N0, LAB_X41_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 94           ; 16           ; 94           ; yes                    ; no                      ; no                     ; yes                     ; 1504         ; 16                          ; 94                          ; 16                          ; 94                          ; 1504                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_17.mif ; LAB_X45_Y20_N0, LAB_X45_Y22_N0, LAB_X43_Y21_N0, LAB_X43_Y20_N0, LAB_X45_Y21_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_18.mif ; LAB_X51_Y20_N0, LAB_X53_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_21.mif ; LAB_X53_Y22_N0, LAB_X53_Y23_N0, LAB_X51_Y23_N0, LAB_X51_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X49_Y22_N0, LAB_X37_Y22_N0, LAB_X51_Y24_N0, LAB_X37_Y21_N0, LAB_X37_Y23_N0, LAB_X39_Y22_N0, LAB_X49_Y24_N0, LAB_X49_Y23_N0, LAB_X45_Y24_N0, LAB_X41_Y21_N0, LAB_X41_Y23_N0, LAB_X43_Y23_N0, LAB_X43_Y24_N0, LAB_X47_Y23_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_26.mif ; LAB_X37_Y24_N0, LAB_X33_Y22_N0, LAB_X33_Y24_N0, LAB_X33_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 74           ; 16           ; 74           ; yes                    ; no                      ; no                     ; yes                     ; 1184         ; 16                          ; 74                          ; 16                          ; 74                          ; 1184                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_23.mif ; LAB_X45_Y25_N0, LAB_X45_Y26_N0, LAB_X43_Y26_N0, LAB_X43_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_25.mif ; LAB_X37_Y25_N0, LAB_X39_Y25_N0, LAB_X39_Y24_N0, LAB_X41_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_24.mif ; LAB_X49_Y27_N0, LAB_X49_Y28_N0, LAB_X49_Y26_N0, LAB_X49_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_27.mif ; LAB_X47_Y25_N0, LAB_X47_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X47_Y26_N0, LAB_X33_Y29_N0, LAB_X43_Y28_N0, LAB_X33_Y28_N0, LAB_X33_Y27_N0, LAB_X37_Y28_N0, LAB_X47_Y28_N0, LAB_X43_Y29_N0, LAB_X45_Y28_N0, LAB_X39_Y28_N0, LAB_X39_Y26_N0, LAB_X43_Y27_N0, LAB_X41_Y27_N0, LAB_X41_Y28_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_34.mif ; LAB_X33_Y34_N0, LAB_X33_Y32_N0, LAB_X33_Y33_N0, LAB_X33_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_33.mif ; LAB_X45_Y30_N0, LAB_X45_Y31_N0, LAB_X43_Y30_N0, LAB_X43_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_32.mif ; LAB_X37_Y32_N0, LAB_X39_Y30_N0, LAB_X39_Y31_N0, LAB_X39_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_31.mif ; LAB_X47_Y29_N0, LAB_X47_Y30_N0, LAB_X49_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 54           ; 16           ; 54           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 16                          ; 54                          ; 16                          ; 54                          ; 864                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_30.mif ; LAB_X41_Y32_N0, LAB_X41_Y30_N0, LAB_X41_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X47_Y32_N0, LAB_X37_Y34_N0, LAB_X43_Y34_N0, LAB_X37_Y36_N0, LAB_X37_Y35_N0, LAB_X39_Y35_N0, LAB_X47_Y33_N0, LAB_X41_Y34_N0, LAB_X45_Y34_N0, LAB_X39_Y34_N0, LAB_X41_Y33_N0, LAB_X45_Y32_N0, LAB_X43_Y33_N0, LAB_X41_Y36_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 266          ; 8            ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 2128         ; 8                           ; 266                         ; 8                           ; 266                         ; 2128                ; 0           ; 14    ; None                                                                               ; LAB_X49_Y35_N0, LAB_X43_Y39_N0, LAB_X45_Y36_N0, LAB_X45_Y39_N0, LAB_X41_Y39_N0, LAB_X43_Y38_N0, LAB_X49_Y34_N0, LAB_X43_Y35_N0, LAB_X47_Y35_N0, LAB_X45_Y37_N0, LAB_X43_Y36_N0, LAB_X47_Y34_N0, LAB_X47_Y36_N0, LAB_X43_Y37_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 268          ; 32           ; 268          ; yes                    ; no                      ; no                     ; yes                     ; 8576         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X63_Y13_N0, LAB_X61_Y10_N0, LAB_X63_Y11_N0, LAB_X60_Y8_N0, LAB_X61_Y9_N0, LAB_X63_Y8_N0, LAB_X63_Y12_N0, LAB_X61_Y11_N0, LAB_X61_Y12_N0, LAB_X61_Y8_N0, LAB_X58_Y10_N0, LAB_X58_Y11_N0, LAB_X60_Y11_N0, LAB_X60_Y12_N0                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y8_N0, LAB_X82_Y7_N0, LAB_X82_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 496          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X90_Y12_N0, LAB_X93_Y11_N0, LAB_X93_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X88_Y8_N0, LAB_X84_Y8_N0, LAB_X84_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_AddrAluRam.hex                                       ; M20K_X97_Y23_N0, M20K_X97_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y21_N0, M20K_X97_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y16_N0, LAB_X102_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]                                                                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_37.mif ; LAB_X98_Y15_N0, LAB_X100_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X98_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 49           ; 32           ; 49           ; yes                    ; no                      ; no                     ; yes                     ; 1568         ; 32                          ; 41                          ; 32                          ; 41                          ; 1312                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y11_N0, LAB_X82_Y12_N0, LAB_X84_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 200          ; 32           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 6400         ; 32                          ; 190                         ; 32                          ; 190                         ; 6080                ; 0           ; 10    ; None                                                                               ; LAB_X95_Y21_N0, LAB_X90_Y23_N0, LAB_X88_Y22_N0, LAB_X88_Y23_N0, LAB_X95_Y23_N0, LAB_X93_Y21_N0, LAB_X84_Y22_N0, LAB_X88_Y21_N0, LAB_X100_Y21_N0, LAB_X100_Y22_N0                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_DmAluRam.hex                                         ; M20K_X92_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X92_Y13_N0, M20K_X97_Y15_N0, M20K_X97_Y16_N0, M20K_X97_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 40                          ; 16                          ; 40                          ; 640                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y15_N0, LAB_X84_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_DqAluRam.hex                                         ; M20K_X92_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X92_Y14_N0, M20K_X92_Y15_N0, M20K_X92_Y17_N0, M20K_X92_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 71                          ; 16                          ; 71                          ; 1136                ; 0           ; 4     ; None                                                                               ; LAB_X78_Y13_N0, LAB_X80_Y14_N0, LAB_X80_Y13_N0, LAB_X78_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X74_Y17_N0, LAB_X76_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0     ; qdb/_compiler/ed_synth/root_partition/24.3.1/partitioned/1/mifs/ed_synth0.rtl.mif  ; M20K_X92_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512          ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y20_N0, LAB_X82_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 330          ; 16           ; 330          ; yes                    ; no                      ; no                     ; yes                     ; 5280         ; 16                          ; 322                         ; 16                          ; 322                         ; 5152                ; 0           ; 17    ; None                                                                               ; LAB_X70_Y11_N0, LAB_X70_Y8_N0, LAB_X70_Y12_N0, LAB_X70_Y13_N0, LAB_X72_Y8_N0, LAB_X74_Y8_N0, LAB_X74_Y14_N0, LAB_X74_Y15_N0, LAB_X76_Y15_N0, LAB_X76_Y12_N0, LAB_X78_Y9_N0, LAB_X78_Y8_N0, LAB_X78_Y10_N0, LAB_X72_Y11_N0, LAB_X70_Y9_N0, LAB_X72_Y9_N0, LAB_X72_Y14_N0                                                                                                                                                                                  ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 192          ; 16                          ; 12                          ; 16                          ; 12                          ; 192                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_35.mif ; LAB_X84_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_CtrlRam.hex                                          ; M20K_X97_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X98_Y31_N0, LAB_X95_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 34                          ; 512                         ; 34                          ; 17408               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_MainRam.hex                                          ; M20K_X97_Y30_N0, M20K_X97_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X100_Y30_N0, LAB_X102_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                             ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 17                          ; 512                         ; 17                          ; 8704                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_IssueRam.hex                                         ; M20K_X92_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y30_N0, LAB_X104_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 320          ; 512          ; 320          ; yes                    ; no                      ; yes                    ; yes                     ; 163840       ; 512                         ; 306                         ; 512                         ; 306                         ; 156672              ; 10          ; 0     ; bin/driver0_mem_axi4/hex/AW_W_WorkerRam.hex                                        ; M20K_X97_Y28_N0, M20K_X92_Y25_N0, M20K_X92_Y26_N0, M20K_X92_Y28_N0, M20K_X92_Y27_N0, M20K_X97_Y27_N0, M20K_X97_Y29_N0, M20K_X97_Y24_N0, M20K_X97_Y26_N0, M20K_X97_Y25_N0                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 322          ; 16           ; 322          ; yes                    ; no                      ; no                     ; yes                     ; 5152         ; 16                          ; 315                         ; 16                          ; 315                         ; 5040                ; 0           ; 16    ; None                                                                               ; LAB_X95_Y24_N0, LAB_X90_Y25_N0, LAB_X88_Y25_N0, LAB_X88_Y27_N0, LAB_X95_Y27_N0, LAB_X93_Y24_N0, LAB_X88_Y26_N0, LAB_X90_Y27_N0, LAB_X95_Y25_N0, LAB_X102_Y26_N0, LAB_X98_Y26_N0, LAB_X98_Y24_N0, LAB_X100_Y24_N0, LAB_X100_Y25_N0, LAB_X102_Y25_N0, LAB_X100_Y26_N0                                                                                                                                                                                      ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X80_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_6.mif  ; LAB_X78_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X76_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_15.mif ; LAB_X76_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X80_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 68           ; 8            ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 544          ; 8                           ; 54                          ; 8                           ; 54                          ; 432                 ; 0           ; 3     ; None                                                                               ; LAB_X90_Y47_N0, LAB_X90_Y48_N0, LAB_X88_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 68           ; 32           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 2176         ; 32                          ; 54                          ; 32                          ; 54                          ; 1728                ; 0           ; 3     ; None                                                                               ; LAB_X88_Y47_N0, LAB_X88_Y46_N0, LAB_X84_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/B_AddrAluRam.hex                                          ; M20K_X116_Y48_N0, M20K_X116_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X116_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X116_Y51_N0, M20K_X116_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X106_Y50_N0, LAB_X108_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_38.mif ; LAB_X108_Y45_N0, LAB_X108_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 33           ; 32           ; 33           ; yes                    ; no                      ; no                     ; yes                     ; 1056         ; 32                          ; 19                          ; 32                          ; 19                          ; 608                 ; 0           ; 1     ; None                                                                               ; LAB_X104_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 2048         ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                         ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 9                           ; 512                         ; 9                           ; 4608                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/B_CtrlRam.hex                                             ; M20K_X97_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                    ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 80           ; 512          ; 80           ; yes                    ; no                      ; yes                    ; yes                     ; 40960        ; 512                         ; 78                          ; 512                         ; 78                          ; 39936               ; 3           ; 0     ; bin/driver0_mem_axi4/hex/B_CtrlIterRam.hex                                         ; M20K_X97_Y34_N0, M20K_X97_Y35_N0, M20K_X97_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 832          ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 0           ; 1     ; None                                                                               ; LAB_X100_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                    ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/B_HeadRam.hex                                             ; M20K_X92_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 208          ; 8                           ; 17                          ; 8                           ; 17                          ; 136                 ; 0           ; 1     ; None                                                                               ; LAB_X90_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                         ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 33           ; 128          ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 4224         ; 128                         ; 33                          ; 128                         ; 33                          ; 4224                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y19_N0, M20K_X97_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 2048         ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X116_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 152          ; 512          ; 152          ; yes                    ; no                      ; yes                    ; yes                     ; 77824        ; 512                         ; 135                         ; 512                         ; 135                         ; 69120               ; 5           ; 0     ; bin/driver0_mem_axi4/hex/B_WorkerRam.hex                                           ; M20K_X116_Y44_N0, M20K_X116_Y42_N0, M20K_X116_Y45_N0, M20K_X116_Y43_N0, M20K_X116_Y46_N0                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 80           ; 512          ; 80           ; yes                    ; no                      ; yes                    ; yes                     ; 40960        ; 512                         ; 78                          ; 512                         ; 78                          ; 39936               ; 3           ; 0     ; bin/driver0_mem_axi4/hex/B_WorkerIterRam.hex                                       ; M20K_X97_Y44_N0, M20K_X97_Y43_N0, M20K_X97_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 156          ; 32           ; 156          ; yes                    ; no                      ; no                     ; yes                     ; 4992         ; 32                          ; 143                         ; 32                          ; 143                         ; 4576                ; 0           ; 8     ; None                                                                               ; LAB_X114_Y44_N0, LAB_X117_Y46_N0, LAB_X114_Y46_N0, LAB_X119_Y46_N0, LAB_X119_Y44_N0, LAB_X119_Y45_N0, LAB_X121_Y45_N0, LAB_X121_Y44_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_0.mif  ; LAB_X76_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X74_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_7.mif  ; LAB_X72_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X74_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_14.mif ; LAB_X72_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X72_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 160          ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 384          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X84_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 297          ; 32           ; 297          ; yes                    ; no                      ; no                     ; yes                     ; 9504         ; 32                          ; 290                         ; 32                          ; 290                         ; 9280                ; 0           ; 15    ; None                                                                               ; LAB_X66_Y10_N0, LAB_X68_Y6_N0, LAB_X68_Y9_N0, LAB_X68_Y10_N0, LAB_X70_Y6_N0, LAB_X74_Y6_N0, LAB_X74_Y10_N0, LAB_X76_Y9_N0, LAB_X76_Y6_N0, LAB_X76_Y7_N0, LAB_X78_Y6_N0, LAB_X70_Y7_N0, LAB_X66_Y9_N0, LAB_X66_Y6_N0, LAB_X70_Y10_N0                                                                                                                                                                                                                      ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 64           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768        ; 512                         ; 32                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None                                                                               ; M20K_X65_Y43_N0, M20K_X65_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512          ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                               ; M20K_X65_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                                                          ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                                                       ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X116_Y41_N0      ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y33_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y48_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y56_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X116_Y22_N0      ; 512                     ; 2.5                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X56_Y55_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y32_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                               ;
; M20K_X65_Y62_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y16_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y14_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y41_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y55_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y11_N0       ; 832                     ; 4.1                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X92_Y64_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y31_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y40_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X116_Y30_N0      ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y47_N0      ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X65_Y53_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y59_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y19_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y21_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y24_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X92_Y33_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y36_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X92_Y37_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X92_Y57_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X97_Y17_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X97_Y47_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y54_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y10_N0       ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y5_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y6_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y7_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y8_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y9_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X116_Y31_N0      ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y50_N0      ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X56_Y50_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                 ;
; M20K_X92_Y54_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X97_Y20_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X65_Y29_N0       ; 1664                    ; 8.1                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X97_Y18_N0       ; 1664                    ; 8.1                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X65_Y46_N0       ; 1920                    ; 9.4                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X92_Y35_N0       ; 2048                    ; 10.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y46_N0       ; 2048                    ; 10.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X116_Y32_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y33_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y49_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X116_Y51_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X56_Y51_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                 ;
; M20K_X56_Y53_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X56_Y54_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X56_Y56_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                 ;
; M20K_X65_Y16_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                          ;
; M20K_X65_Y18_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                 ;
; M20K_X65_Y30_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X65_Y47_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X65_Y48_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X65_Y60_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y61_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y63_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y13_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y14_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y17_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y42_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X92_Y55_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X92_Y56_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y7_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                ;
; M20K_X92_Y8_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X92_Y9_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                ;
; M20K_X97_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y16_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y19_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X97_Y21_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X97_Y22_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y52_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y52_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y57_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X92_Y22_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X92_Y23_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X92_Y38_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X97_Y53_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X116_Y39_N0      ; 3584                    ; 17.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X92_Y52_N0       ; 4608                    ; 22.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X97_Y37_N0       ; 4608                    ; 22.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X116_Y42_N0      ; 6144                    ; 30.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X97_Y36_N0       ; 7168                    ; 35.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y43_N0       ; 7168                    ; 35.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y60_N0       ; 8192                    ; 40.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                     ;
; M20K_X92_Y20_N0       ; 8192                    ; 40.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y29_N0       ; 8704                    ; 42.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X97_Y38_N0       ; 8704                    ; 42.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                             ;
; M20K_X92_Y30_N0       ; 9728                    ; 47.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X65_Y39_N0       ; 12288                   ; 60.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y41_N0       ; 12288                   ; 60.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                     ;
; M20K_X92_Y25_N0       ; 12800                   ; 62.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y29_N0       ; 12800                   ; 62.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y44_N0      ; 13824                   ; 67.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X92_Y34_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X97_Y32_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y42_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y59_N0       ; 15360                   ; 75.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X116_Y34_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y35_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y36_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y37_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y38_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y43_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y45_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y46_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y48_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y26_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y27_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y28_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y31_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X92_Y39_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y40_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y41_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y53_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y58_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y59_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y60_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y61_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y62_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y23_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y24_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y25_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y26_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y27_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y28_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y30_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y34_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y35_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y39_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y44_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y45_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y49_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y50_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y51_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y58_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y60_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y61_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y62_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X56_Y32_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y33_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y34_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y35_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y36_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y37_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y38_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y39_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y40_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y41_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y42_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y43_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y44_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y45_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y46_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y33_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y34_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y35_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y36_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y37_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y38_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y40_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y42_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y43_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                     ;
; M20K_X65_Y44_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y45_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Usage Report Generated after: Finalize                      ;                        ;       ;
;                                                             ;                        ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 19,655 / 222,400       ; 9 %   ;
; ALMs needed [=A-B+C]                                        ; 19,655                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 25,141 / 222,400       ; 11 %  ;
;         [a] ALMs used for LUT logic and register circuitry  ; 5,229                  ;       ;
;         [b] ALMs used for LUT logic                         ; 3,986                  ;       ;
;         [c] ALMs used for register circuitry                ; 10,726                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 5,200                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5,721 / 222,400        ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 235 / 222,400          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 203                    ;       ;
;         [c] Due to LAB input limits                         ; 32                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 3,350 / 22,240         ; 15 %  ;
;     -- Logic LABs                                           ; 2,830                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 520                    ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 14,687                 ;       ;
;     -- 8 input functions                                    ; 326                    ;       ;
;     -- 7 input functions                                    ; 15                     ;       ;
;     -- 6 input functions                                    ; 1,982                  ;       ;
;     -- 5 input functions                                    ; 2,579                  ;       ;
;     -- 4 input functions                                    ; 2,864                  ;       ;
;     -- <=3 input functions                                  ; 6,921                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 15,862                 ;       ;
; Memory ALUT usage                                           ; 8,978                  ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 0                      ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 49,682                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- LAB logic registers:                             ;                        ;       ;
;             -- Primary logic registers                      ; 31,908 / 444,800       ; 7 %   ;
;             -- Secondary logic registers                    ; 5,945 / 444,800        ; 1 %   ;
;         -- Hyper-Registers:                                 ; 11,829                 ;       ;
;                                                             ;                        ;       ;
; Register control circuitry for power estimation             ; 5,852                  ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 2,962                  ;       ;
;                                                             ;                        ;       ;
; I/O pins                                                    ; 59 / 624               ; 9 %   ;
;     -- Clock pins                                           ; 1 / 44                 ; 2 %   ;
;     -- Dedicated input pins                                 ; 0 / 54                 ; 0 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 172 / 1,611            ; 11 %  ;
; Total MLAB memory bits                                      ; 208,328                ;       ;
; Total block memory bits                                     ; 1,555,648 / 32,993,280 ; 5 %   ;
; Total block memory implementation bits                      ; 3,522,560 / 32,993,280 ; 11 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 846                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                      ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 2 / 15                 ; 13 %  ;
; Global signals                                              ; 3                      ;       ;
; LVDS_RX blocks                                              ; 0 / 192                ; 0 %   ;
; HMC blocks                                                  ; 1 / 8                  ; 13 %  ;
; Average interconnect usage (total/H/V)                      ; 1.6% / 1.6% / 1.6%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.0% / 20.0% / 20.1%  ;       ;
; Maximum fan-out                                             ; 70507                  ;       ;
; Highest non-global fan-out                                  ; 1322                   ;       ;
; Total fan-out                                               ; 289568                 ;       ;
; Average fan-out                                             ; 4.21                   ;       ;
+-------------------------------------------------------------+------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel Quartus Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
; Compilation Hierarchy Node                                                                                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                   ; Entity Name                                                                                     ; Library Name                           ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
; |                                                                                                            ; 19656.1 (0.5)        ; 25139.5 (0.5)                    ; 5717.7 (0.0)                                      ; 234.3 (0.0)                      ; 5200.0 (0.0)         ; 14687 (1)           ; 49682 (0)                 ; 0 (0)         ; 1555648           ; 172   ; 0                        ; 0                                      ; 0                                                 ; 121  ; 2 (0)  ; |                                                                                                                                                                                                                                                                                                                     ; ed_synth                                                                                        ; ed_synth                               ;
;    |auto_fab_0|                                                                                              ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0                                                                                   ; alt_sld_fab_0                          ;
;       |alt_sld_fab_0|                                                                                        ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_0_10_fkimwiy                                                          ; ed_synth_axil_driver_0                 ;
;          |alt_sld_fab_0|                                                                                     ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_alt_sld_fab_1920_l2i5zmq                                                          ; emif_ph2_axil_driver_100               ;
;             |agilexconfigreset|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                                                                                                                              ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_cpztvzi                                   ; emif_io96b_lpddr4_200                  ;
;                |user_reset|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                                                                                                                   ; intel_agilex_reset_release_from_sdm_atom                                                        ; emif_io96b_lpddr4_200                  ;
;             |configresetfabric|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                                              ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_w7kgssi                           ; emif_io96b_lpddr4_200                  ;
;                |conf_reset_src|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                                               ; intel_configuration_reset_release_for_debug                                                     ; emif_io96b_lpddr4_200                  ;
;             |jtagpins|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                       ; altera_jtag_wys_atom                                                                            ; ed_synth_emif_io96b_lpddr4_0           ;
;                |atom_inst|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                             ; altera_jtag_wys_atom_bare                                                                       ; emif_io96b_lpddr4_200                  ;
;             |sldfabric|                                                                                      ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                      ; alt_sld_fab_0_altera_sld_jtag_hub_1920_34xmiby                                                  ; emif_io96b_lpddr4_200                  ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                              ; 76.5 (56.0)          ; 82.0 (61.2)                      ; 5.5 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (84)            ; 98 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                                                       ; sld_jtag_hub                                                                                    ; emif_io96b_lpddr4_200                  ;
;                   |hub_info_reg|                                                                             ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                          ; sld_rom_sr                                                                                      ; emif_io96b_lpddr4_200                  ;
;                   |shadow_jsm|                                                                               ; 10.2 (10.2)          ; 10.6 (10.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                            ; sld_shadow_jsm                                                                                  ; emif_io96b_lpddr4_200                  ;
;    |axil_driver_0|                                                                                           ; 51.6 (0.0)           ; 54.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0                                                                                                                                                                                                                                                                                                         ; ed_synth_axil_driver_0                                                                          ; ed_synth_axil_driver_0                 ;
;       |emif_ph2_axil_driver_inst|                                                                            ; 51.6 (0.0)           ; 54.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 105 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0|emif_ph2_axil_driver_inst                                                                                                                                                                                                                                                                               ; ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty                                         ; emif_ph2_axil_driver_100               ;
;          |ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst|                          ; 51.6 (51.6)          ; 54.8 (54.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0|emif_ph2_axil_driver_inst|ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst                                                                                                                                                                                                      ; ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_top                         ; emif_ph2_axil_driver_100               ;
;    |emif_io96b_lpddr4_0|                                                                                     ; 2262.5 (0.0)         ; 2534.8 (0.0)                     ; 366.5 (0.0)                                       ; 94.1 (0.0)                       ; 180.0 (0.0)          ; 2743 (0)            ; 4670 (0)                  ; 0 (0)         ; 9024              ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0                                                                                                                                                                                                                                                                                                   ; ed_synth_emif_io96b_lpddr4_0                                                                    ; ed_synth_emif_io96b_lpddr4_0           ;
;       |emif_io96b_lpddr4_inst|                                                                               ; 2262.5 (0.0)         ; 2534.8 (0.0)                     ; 366.5 (0.0)                                       ; 94.1 (0.0)                       ; 180.0 (0.0)          ; 2743 (0)            ; 4670 (0)                  ; 0 (0)         ; 9024              ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst                                                                                                                                                                                                                                                                            ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq                                      ; emif_io96b_lpddr4_200                  ;
;          |arch_emif_0.arch0_1ch_per_io.arch_0|                                                               ; 121.6 (0.0)          ; 133.1 (0.0)                      ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 217 (0)             ; 904 (0)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0                                                                                                                                                                                                                                        ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_io96b_top                        ; emif_io96b_lpddr4_200                  ;
;             |fbr_axi_adapter_wide|                                                                           ; 62.8 (11.6)          ; 70.4 (14.0)                      ; 7.6 (2.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 100 (20)            ; 97 (21)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide                                                                                                                                                                                                                   ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_fbr_axi_adapter_wide ; emif_io96b_lpddr4_200                  ;
;                |gen_skid_buffers.inst_rdfifo|                                                                ; 21.4 (0.0)           ; 23.1 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 38 (0)                    ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo                                                                                                                                                                                      ; scfifo                                                                                          ; altera_work                            ;
;                   |auto_generated|                                                                           ; 21.4 (2.1)           ; 23.1 (2.1)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (3)              ; 38 (2)                    ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated                                                                                                                                                                       ; scfifo_uu0t                                                                                     ; altera_work                            ;
;                      |dpfifo|                                                                                ; 18.9 (9.8)           ; 20.9 (12.0)                      ; 2.0 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 36 (13)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo                                                                                                                                                                ; a_dpfifo_rkka1                                                                                  ; altera_work                            ;
;                         |FIFOram|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                        ; altera_syncram_2bk8                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                                   ; altera_syncram_impl_8n0f1                                                                       ; altera_work                            ;
;                         |rd_ptr_msb|                                                                         ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                     ; altera_counter                                                                                  ; altera_work                            ;
;                         |usedw_counter|                                                                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                  ; altera_counter                                                                                  ; altera_work                            ;
;                         |wr_ptr|                                                                             ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                         ; altera_counter                                                                                  ; altera_work                            ;
;                |gen_skid_buffers.inst_wrespfifo|                                                             ; 29.8 (0.0)           ; 33.3 (0.0)                       ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 40 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo                                                                                                                                                                                   ; scfifo                                                                                          ; altera_work                            ;
;                   |auto_generated|                                                                           ; 29.8 (2.2)           ; 33.3 (2.5)                       ; 3.4 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 40 (3)              ; 38 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated                                                                                                                                                                    ; scfifo_vbpf1                                                                                    ; altera_work                            ;
;                      |dpfifo|                                                                                ; 27.7 (8.0)           ; 30.8 (10.4)                      ; 3.1 (2.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 37 (20)             ; 36 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo                                                                                                                                                             ; a_dpfifo_v44s1                                                                                  ; altera_work                            ;
;                         |FIFOram|                                                                            ; 10.7 (0.0)           ; 11.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                     ; altera_syncram_7h0m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                                ; altera_syncram_impl_5e1u1                                                                       ; altera_work                            ;
;                         |rd_ptr_msb|                                                                         ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                  ; altera_counter                                                                                  ; altera_work                            ;
;                         |usedw_counter|                                                                      ; 3.4 (3.4)            ; 3.5 (3.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                               ; altera_counter                                                                                  ; altera_work                            ;
;                         |wr_ptr|                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                      ; altera_counter                                                                                  ; altera_work                            ;
;             |gen_byte_conns[0].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[0].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[0].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_falane|                                                               ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 212 (212)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_falane|                                                               ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 212 (212)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_falane|                                                               ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 180 (180)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |lock_sync_inst|                                                                                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|lock_sync_inst                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_bufs_mem|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_bufs_mem   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_cpa|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_cpa                                                                                                                                                                                                                            ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_cpa        ; emif_io96b_lpddr4_200                  ;
;             |wrapper_fahmc_wide|                                                                             ; 27.0 (27.0)          ; 31.5 (31.5)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 200 (200)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide                                                                                                                                                                                                                     ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_hmc     ; emif_io96b_lpddr4_200                  ;
;             |wrapper_hmc_wide|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_hmc_wide                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_hmc_wide   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_pll|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_pll                                                                                                                                                                                                                            ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pll        ; emif_io96b_lpddr4_200                  ;
;          |io0.calip_0|                                                                                       ; 2140.8 (0.0)         ; 2401.7 (0.0)                     ; 355.0 (0.0)                                       ; 94.1 (0.0)                       ; 170.0 (0.0)          ; 2526 (0)            ; 3766 (0)                  ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0                                                                                                                                                                                                                                                                ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_emif_io96b_cal_200_ogvmehq                       ; emif_io96b_lpddr4_200                  ;
;             |cal_0|                                                                                          ; 2140.8 (0.0)         ; 2401.7 (0.0)                     ; 355.0 (0.0)                                       ; 94.1 (0.0)                       ; 170.0 (0.0)          ; 2526 (0)            ; 3766 (0)                  ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0                                                                                                                                                                                                                                                          ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q                                         ; emif_io96b_cal_200                     ;
;                |cal_arch_0|                                                                                  ; 214.5 (0.0)          ; 243.9 (0.0)                      ; 29.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 301 (0)             ; 261 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0                                                                                                                                                                                                                                               ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_cal_arch_fp_top                     ; emif_io96b_cal_200                     ;
;                   |inst_gearbox|                                                                             ; 214.5 (214.5)        ; 243.9 (243.9)                    ; 29.4 (29.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 301 (301)           ; 261 (261)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox                                                                                                                                                                                                                                  ; altera_emif_cal_gearbox_bidir                                                                   ; emif_io96b_cal_200                     ;
;                   |u_iossm|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_iossm                                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_stdfn_inst_iossm                    ; emif_io96b_cal_200                     ;
;                   |u_seq|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_seq                                                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_stdfn_inst_seq                      ; emif_io96b_cal_200                     ;
;                   |u_ssm_fa|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_ssm_fa                                                                                                                                                                                                                                      ; stdfn_inst_fa_c2p_ssm                                                                           ; emif_io96b_cal_200                     ;
;                |g_jamb_arbit.arbit_and_interconnect|                                                         ; 1476.7 (0.0)         ; 1693.0 (0.0)                     ; 280.2 (0.0)                                       ; 63.9 (0.0)                       ; 170.0 (0.0)          ; 1629 (0)            ; 2976 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect                                                                                                                                                                                                                      ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_arbitrator                          ; emif_io96b_cal_200                     ;
;                   |gen_arbit.arbit|                                                                          ; 805.1 (0.0)          ; 918.0 (0.0)                      ; 122.5 (0.0)                                       ; 9.6 (0.0)                        ; 170.0 (0.0)          ; 1038 (0)            ; 1395 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit                                                                                                                                                                                                      ; ed_synth_dut_intel_axi4lite_injector_100_2yowc3a                                                ; emif_io96b_cal_200                     ;
;                      |intel_axi4lite_injector_ph2_inst|                                                      ; 805.1 (9.9)          ; 918.0 (9.9)                      ; 122.5 (0.0)                                       ; 9.6 (0.0)                        ; 170.0 (0.0)          ; 1038 (38)           ; 1395 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst                                                                                                                                                                     ; intel_axi4lite_injector_ph2                                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4_ar_merge|                                                   ; 7.2 (7.2)            ; 7.5 (7.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_ar_merge                                                                                                                                    ; intel_axi4lite_injector_ph2_ax_channel_merge                                                    ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4_aw_merge|                                                   ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_aw_merge                                                                                                                                    ; intel_axi4lite_injector_ph2_ax_channel_merge                                                    ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4lite_ar_arbiter|                                             ; 16.8 (0.0)           ; 15.0 (0.0)                       ; 0.9 (0.0)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter                                                                                                                              ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter                                            ; emif_io96b_cal_200                     ;
;                            |gen_final_comparison.comparison|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter|gen_final_comparison.comparison                                                                                              ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                            |gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison|       ; 16.0 (16.0)          ; 14.0 (14.0)                      ; 0.6 (0.6)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 19 (19)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter|gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison                                                    ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4lite_aww_arbiter|                                            ; 7.9 (0.0)            ; 10.0 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter                                                                                                                             ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter                                            ; emif_io96b_cal_200                     ;
;                            |gen_final_comparison.comparison|                                                 ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter|gen_final_comparison.comparison                                                                                             ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                            |gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison|       ; 7.1 (7.1)            ; 8.9 (8.9)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter|gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison                                                   ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|                   ; 361.7 (23.8)         ; 413.8 (25.6)                     ; 56.6 (5.2)                                        ; 4.5 (3.3)                        ; 90.0 (0.0)           ; 431 (48)            ; 717 (38)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst                                                                                                    ; intel_axi4lite_injector_ph2_axi4lite_slave                                                      ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.ar_cc_fifo|                                                     ; 68.0 (0.7)           ; 78.1 (0.7)                       ; 10.3 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 71 (1)              ; 132 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 67.2 (0.0)           ; 77.4 (0.0)                       ; 10.4 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 70 (0)              ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 67.2 (24.4)          ; 77.4 (25.5)                      ; 10.4 (1.1)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 70 (33)             ; 130 (56)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.8 (7.7)           ; 51.9 (9.5)                       ; 9.3 (1.8)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 74 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.2 (1.2)            ; 2.2 (2.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.2 (1.2)            ; 2.3 (2.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.7 (3.7)            ; 5.5 (5.5)                        ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.6 (1.6)            ; 2.9 (2.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.4 (1.4)            ; 2.6 (2.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.aw_cc_fifo|                                                     ; 67.3 (0.5)           ; 76.8 (0.9)                       ; 10.2 (0.4)                                        ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 72 (2)              ; 134 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 66.8 (0.0)           ; 75.8 (0.0)                       ; 9.8 (0.0)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 70 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 66.8 (24.1)          ; 75.8 (26.0)                      ; 9.8 (1.9)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 70 (33)             ; 133 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.7 (7.4)           ; 49.8 (9.0)                       ; 7.9 (1.6)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 75 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.9 (1.9)            ; 2.9 (2.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 3.9 (3.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 2.8 (2.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.b_cc_fifo|                                                      ; 28.6 (0.8)           ; 35.0 (0.8)                       ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 83 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 27.9 (0.0)           ; 34.2 (0.0)                       ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 27.9 (4.2)           ; 34.2 (5.0)                       ; 6.4 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (6)              ; 82 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 23.7 (7.9)           ; 29.2 (9.9)                       ; 5.5 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (10)             ; 76 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.1 (3.1)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.1 (2.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.8 (1.8)            ; 2.6 (2.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.r_cc_fifo|                                                      ; 72.3 (0.5)           ; 82.1 (1.0)                       ; 10.0 (0.5)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 79 (1)              ; 147 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 71.8 (0.0)           ; 81.1 (0.0)                       ; 9.5 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 78 (0)              ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 71.8 (28.4)          ; 81.1 (31.6)                      ; 9.5 (3.1)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 78 (40)             ; 146 (72)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 43.4 (7.3)           ; 49.5 (9.2)                       ; 6.4 (1.9)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 38 (11)             ; 74 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 3.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 2.2 (2.2)            ; 2.6 (2.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.1 (3.1)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.rdata_slice_selector_fifo|                                      ; 28.9 (0.8)           ; 31.0 (0.8)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (2)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo                                                         ; intel_axi4lite_injector_ph2_fifo                                                                ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 28.0 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo                                                    ; scfifo                                                                                          ; altera_work                            ;
;                                  |auto_generated|                                                            ; 28.0 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated                                     ; scfifo_silv1                                                                                    ; altera_work                            ;
;                                     |dpfifo|                                                                 ; 28.0 (8.0)           ; 30.2 (9.5)                       ; 2.1 (1.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (19)             ; 37 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo                              ; a_dpfifo_hafc1                                                                                  ; altera_work                            ;
;                                        |FIFOram|                                                             ; 10.8 (0.0)           ; 11.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram                      ; altera_syncram_09j01                                                                            ; altera_work                            ;
;                                           |altera_syncram_impl1|                                             ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1 ; altera_syncram_impl_c3bd1                                                                       ; altera_work                            ;
;                                        |rd_ptr_msb|                                                          ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb                   ; altera_counter                                                                                  ; altera_work                            ;
;                                        |usedw_counter|                                                       ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter                ; altera_counter                                                                                  ; altera_work                            ;
;                                        |wr_ptr|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr                       ; altera_counter                                                                                  ; altera_work                            ;
;                            |gen_active_slave.w_cc_fifo|                                                      ; 72.9 (0.9)           ; 85.3 (1.3)                       ; 12.4 (0.4)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 79 (2)              ; 146 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 72.0 (0.0)           ; 83.9 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (0)              ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 72.0 (29.1)          ; 83.9 (31.7)                      ; 12.0 (2.5)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (40)             ; 145 (70)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.9 (7.4)           ; 52.3 (8.8)                       ; 9.4 (1.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 75 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 4.5 (4.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.4 (2.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 3.0 (3.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.2 (5.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 3.0 (3.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|                   ; 327.0 (24.1)         ; 387.1 (26.9)                     ; 62.5 (4.2)                                        ; 2.5 (1.3)                        ; 80.0 (0.0)           ; 405 (49)            ; 659 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst                                                                                                    ; intel_axi4lite_injector_ph2_axi4lite_slave                                                      ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.ar_cc_fifo|                                                     ; 67.4 (1.0)           ; 78.5 (1.2)                       ; 11.1 (0.3)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 74 (2)              ; 136 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 66.4 (0.0)           ; 77.2 (0.0)                       ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 72 (0)              ; 135 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 66.4 (23.5)          ; 77.2 (25.6)                      ; 10.8 (2.1)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 72 (35)             ; 135 (63)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.9 (7.7)           ; 51.7 (8.8)                       ; 8.7 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.8 (2.8)            ; 3.9 (3.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.6 (2.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.4 (3.4)            ; 4.6 (4.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.2 (1.2)            ; 2.9 (2.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 3.2 (3.2)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.aw_cc_fifo|                                                     ; 68.0 (1.0)           ; 78.0 (1.2)                       ; 10.3 (0.3)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 74 (2)              ; 134 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 67.0 (0.0)           ; 76.8 (0.0)                       ; 10.0 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 72 (0)              ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 67.0 (23.9)          ; 76.8 (25.0)                      ; 10.0 (1.1)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 72 (35)             ; 133 (62)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 43.1 (7.9)           ; 51.8 (9.1)                       ; 8.9 (1.2)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 71 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.3 (3.3)            ; 4.9 (4.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.6 (1.6)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.1 (5.1)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 2.4 (2.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.b_cc_fifo|                                                      ; 27.1 (0.7)           ; 37.4 (0.8)                       ; 10.3 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 88 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 26.5 (0.0)           ; 36.7 (0.0)                       ; 10.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 26.5 (3.1)           ; 36.7 (3.8)                       ; 10.2 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (6)              ; 87 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 23.4 (7.6)           ; 32.9 (9.0)                       ; 9.6 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (10)             ; 80 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.2 (3.2)            ; 4.8 (4.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.4 (1.4)            ; 2.6 (2.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 3.7 (3.7)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.3 (3.3)            ; 4.6 (4.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.7 (1.7)            ; 2.9 (2.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.r_cc_fifo|                                                      ; 40.1 (1.0)           ; 50.5 (1.0)                       ; 11.3 (0.0)                                        ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 47 (1)              ; 84 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 39.1 (0.0)           ; 49.5 (0.0)                       ; 11.3 (0.0)                                        ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 46 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 39.1 (5.8)           ; 49.5 (6.2)                       ; 11.3 (1.4)                                        ; 0.9 (0.9)                        ; 10.0 (0.0)           ; 46 (8)              ; 82 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 33.3 (7.2)           ; 43.2 (9.4)                       ; 10.0 (2.2)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (11)             ; 73 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.9 (2.9)            ; 3.9 (3.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.4 (1.4)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.7 (5.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.6 (1.6)            ; 2.5 (2.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 2.1 (2.1)            ; 3.2 (3.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.rdata_slice_selector_fifo|                                      ; 29.4 (0.7)           ; 32.2 (0.8)                       ; 2.8 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (2)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo                                                         ; intel_axi4lite_injector_ph2_fifo                                                                ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 28.7 (0.0)           ; 31.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo                                                    ; scfifo                                                                                          ; altera_work                            ;
;                                  |auto_generated|                                                            ; 28.7 (0.0)           ; 31.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated                                     ; scfifo_silv1                                                                                    ; altera_work                            ;
;                                     |dpfifo|                                                                 ; 28.7 (8.5)           ; 31.3 (10.6)                      ; 2.7 (2.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (19)             ; 35 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo                              ; a_dpfifo_hafc1                                                                                  ; altera_work                            ;
;                                        |FIFOram|                                                             ; 10.8 (0.0)           ; 11.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram                      ; altera_syncram_09j01                                                                            ; altera_work                            ;
;                                           |altera_syncram_impl1|                                             ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1 ; altera_syncram_impl_c3bd1                                                                       ; altera_work                            ;
;                                        |rd_ptr_msb|                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb                   ; altera_counter                                                                                  ; altera_work                            ;
;                                        |usedw_counter|                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter                ; altera_counter                                                                                  ; altera_work                            ;
;                                        |wr_ptr|                                                              ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr                       ; altera_counter                                                                                  ; altera_work                            ;
;                            |gen_active_slave.w_cc_fifo|                                                      ; 71.0 (0.9)           ; 83.6 (1.3)                       ; 12.6 (0.4)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 79 (2)              ; 147 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 70.0 (0.0)           ; 82.3 (0.0)                       ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (0)              ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 70.0 (27.9)          ; 82.3 (29.4)                      ; 12.2 (1.5)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (40)             ; 145 (72)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.2 (7.4)           ; 52.9 (10.0)                      ; 10.7 (2.6)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 73 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 4.8 (4.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.7 (1.7)            ; 3.0 (3.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 4.5 (4.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.read_response_demultiplexer|                                     ; 66.6 (66.6)          ; 66.8 (66.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.read_response_demultiplexer                                                                                                                      ; intel_axi4lite_injector_ph2_read_response_demultiplexer                                         ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.write_response_demultiplexer|                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.write_response_demultiplexer                                                                                                                     ; intel_axi4lite_injector_ph2_write_response_demultiplexer                                        ; emif_io96b_cal_200                     ;
;                   |gen_arbit.mm_interconnect_1|                                                              ; 529.7 (0.0)          ; 591.8 (0.0)                      ; 98.7 (0.0)                                        ; 36.7 (0.0)                       ; 0.0 (0.0)            ; 521 (0)             ; 1155 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1                                                                                                                                                                                          ; ed_synth_dut_altera_mm_interconnect_1920_5sovoyi                                                ; emif_io96b_cal_200                     ;
;                      |arbit_m_axi4_agent|                                                                    ; 25.5 (25.5)          ; 24.9 (24.9)                      ; 0.6 (0.6)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|arbit_m_axi4_agent                                                                                                                                                                       ; ed_synth_dut_altera_merlin_axi_master_ni_1962_2kryw2a                                           ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_agent|                                                ; 36.4 (6.1)           ; 39.2 (6.4)                       ; 2.9 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (9)              ; 53 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent                                                                                                                                                   ; ed_synth_dut_altera_merlin_axi_slave_ni_1971_cwyib4q                                            ; emif_io96b_cal_200                     ;
;                         |check_and_align_address_to_size|                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|check_and_align_address_to_size                                                                                                                   ; altera_merlin_address_alignment                                                                 ; emif_io96b_cal_200                     ;
;                         |read_burst_uncompressor|                                                            ; 18.2 (18.2)          ; 18.7 (18.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_burst_uncompressor                                                                                                                           ; altera_merlin_burst_uncompressor                                                                ; emif_io96b_cal_200                     ;
;                         |read_rsp_fifo|                                                                      ; 9.0 (0.0)            ; 11.1 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo                                                                                                                                     ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_ysgnmwa                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 9.0 (9.0)            ; 11.1 (11.1)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                         ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                         |write_rsp_fifo|                                                                     ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|write_rsp_fifo                                                                                                                                    ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_ysgnmwa                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                        ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|                                     ; 115.3 (0.0)          ; 122.1 (0.0)                      ; 10.7 (0.0)                                        ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 184 (0)             ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter                                                                                                                                        ; ed_synth_dut_altera_merlin_burst_adapter_1931_hbsisni                                           ; emif_io96b_cal_200                     ;
;                         |altera_merlin_burst_adapter_13_1.burst_adapter|                                     ; 115.3 (115.3)        ; 122.1 (122.1)                    ; 10.7 (10.7)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 184 (184)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                         ; altera_merlin_burst_adapter_13_1                                                                ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_rd_rsp_width_adapter|                                 ; 37.0 (37.0)          ; 39.1 (39.1)                      ; 5.6 (5.6)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 133 (133)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_rsp_width_adapter                                                                                                                                    ; ed_synth_dut_altera_merlin_width_adapter_1933_2qdsena                                           ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|                                     ; 93.2 (0.0)           ; 106.5 (0.0)                      ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter                                                                                                                                        ; ed_synth_dut_altera_merlin_burst_adapter_1931_hbsisni                                           ; emif_io96b_cal_200                     ;
;                         |altera_merlin_burst_adapter_13_1.burst_adapter|                                     ; 93.2 (93.2)          ; 106.5 (106.5)                    ; 13.3 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                         ; altera_merlin_burst_adapter_13_1                                                                ; emif_io96b_cal_200                     ;
;                      |crosser|                                                                               ; 50.4 (0.0)           ; 48.9 (0.0)                       ; 14.3 (0.0)                                        ; 15.9 (0.0)                       ; 0.0 (0.0)            ; 4 (0)               ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser                                                                                                                                                                                  ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 50.4 (48.1)          ; 48.9 (45.4)                      ; 14.3 (13.2)                                       ; 15.9 (15.9)                      ; 0.0 (0.0)            ; 4 (4)               ; 138 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                            ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                           ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_001|                                                                           ; 29.5 (0.0)           ; 32.4 (0.0)                       ; 11.3 (0.0)                                        ; 8.4 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 29.5 (26.0)          ; 32.4 (28.2)                      ; 11.3 (10.3)                                       ; 8.4 (8.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 75 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_002|                                                                           ; 8.2 (0.0)            ; 8.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 8.2 (5.0)            ; 8.6 (5.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 19 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_003|                                                                           ; 134.3 (0.0)          ; 170.0 (0.0)                      ; 39.6 (0.0)                                        ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 530 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 134.3 (131.8)        ; 170.0 (165.7)                    ; 39.6 (37.4)                                       ; 3.8 (3.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 530 (520)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                   |mm_interconnect_0|                                                                        ; 140.9 (0.0)          ; 181.7 (0.0)                      ; 58.4 (0.0)                                        ; 17.6 (0.0)                       ; 0.0 (0.0)            ; 69 (0)              ; 423 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0                                                                                                                                                                                                    ; ed_synth_dut_altera_mm_interconnect_1920_jmzr6ly                                                ; emif_io96b_cal_200                     ;
;                      |arbit_s0_axi4lite_agent|                                                               ; 15.8 (2.7)           ; 16.2 (2.7)                       ; 1.1 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 14 (6)              ; 40 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent                                                                                                                                                                            ; ed_synth_dut_altera_merlin_axi_slave_ni_1971_kt2puei                                            ; emif_io96b_cal_200                     ;
;                         |read_rsp_fifo|                                                                      ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo                                                                                                                                                              ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_o34766q                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                  ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                         |write_rsp_fifo|                                                                     ; 10.7 (0.0)           ; 11.6 (0.0)                       ; 1.6 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|write_rsp_fifo                                                                                                                                                             ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_o34766q                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 10.7 (10.7)          ; 11.6 (11.6)                      ; 1.6 (1.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                 ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                      |cmd_demux|                                                                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|cmd_demux                                                                                                                                                                                          ; ed_synth_dut_altera_merlin_demultiplexer_1921_ekcygpi                                           ; emif_io96b_cal_200                     ;
;                      |crosser|                                                                               ; 33.9 (0.0)           ; 51.8 (0.0)                       ; 17.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser                                                                                                                                                                                            ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 33.9 (31.2)          ; 51.8 (47.7)                      ; 17.9 (16.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 136 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                              ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                      ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                     ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_001|                                                                           ; 27.6 (0.0)           ; 33.3 (0.0)                       ; 14.7 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 27.6 (25.0)          ; 33.3 (28.4)                      ; 14.7 (12.4)                                       ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 69 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_002|                                                                           ; 21.7 (0.0)           ; 32.4 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 21.7 (19.1)          ; 32.4 (27.9)                      ; 10.7 (8.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 83 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_003|                                                                           ; 28.2 (0.0)           ; 32.7 (0.0)                       ; 12.5 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 28.2 (25.7)          ; 32.7 (29.1)                      ; 12.5 (11.3)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 83 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |jamb_master_agent|                                                                     ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_agent                                                                                                                                                                                  ; ed_synth_dut_altera_merlin_master_agent_1921_2inlndi                                            ; emif_io96b_cal_200                     ;
;                      |jamb_master_limiter|                                                                   ; 6.7 (6.7)            ; 7.8 (7.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_limiter                                                                                                                                                                                ; ed_synth_dut_altera_merlin_traffic_limiter_1921_bk6lvda                                         ; emif_io96b_cal_200                     ;
;                      |rsp_mux|                                                                               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|rsp_mux                                                                                                                                                                                            ; ed_synth_dut_altera_merlin_multiplexer_1922_ctb2miq                                             ; emif_io96b_cal_200                     ;
;                   |reset_sync|                                                                               ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync                                                                                                                                                                                                           ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                |g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy| ; 449.7 (0.0)          ; 464.7 (0.0)                      ; 45.3 (0.0)                                        ; 30.2 (0.0)                       ; 0.0 (0.0)            ; 596 (0)             ; 529 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy                                                                                                                                                              ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy                  ; emif_io96b_cal_200                     ;
;                   |jamb|                                                                                     ; 449.7 (0.0)          ; 464.7 (0.0)                      ; 45.3 (0.0)                                        ; 30.2 (0.0)                       ; 0.0 (0.0)            ; 596 (0)             ; 529 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb                                                                                                                                                         ; ed_synth_emif_io96b_lpddr4_0_alt_mem_if_jtag_master_191_2xbfrbi                                 ; alt_mem_if_jtag_master_191             ;
;                      |b2p|                                                                                   ; 8.4 (8.4)            ; 9.2 (9.2)                        ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p                                                                                                                                                     ; altera_avalon_st_bytes_to_packets                                                               ; altera_avalon_st_bytes_to_packets_1922 ;
;                      |b2p_adapter|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p_adapter                                                                                                                                             ; ed_synth_emif_io96b_lpddr4_0_channel_adapter_1922_rd56ufy                                       ; channel_adapter_1922                   ;
;                      |fifo|                                                                                  ; 20.7 (20.7)          ; 23.4 (23.4)                      ; 3.1 (3.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 35 (35)             ; 31 (31)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo                                                                                                                                                    ; ed_synth_emif_io96b_lpddr4_0_altera_avalon_sc_fifo_1932_onpcouq                                 ; altera_avalon_sc_fifo_1932             ;
;                         |gen_blk9.gen_blk10_else.altera_syncram_component|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                    ; altera_syncram_eh5b                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                               ; altera_syncram_impl_qm6s1                                                                       ; altera_work                            ;
;                      |jtag_phy_embedded_in_jtag_master|                                                      ; 243.2 (0.0)          ; 257.0 (0.0)                      ; 27.9 (0.0)                                        ; 14.1 (0.0)                       ; 0.0 (0.0)            ; 307 (0)             ; 300 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master                                                                                                                        ; altera_avalon_st_jtag_interface                                                                 ; altera_jtag_dc_streaming_191           ;
;                         |node|                                                                               ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node                                                                                                                   ; altera_jtag_sld_node                                                                            ; altera_jtag_dc_streaming_191           ;
;                            |sld_virtual_jtag_component|                                                      ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                        ; sld_virtual_jtag_basic                                                                          ; altera_work                            ;
;                               |sld_virtual_jtag_impl_inst|                                                   ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                             ; sld_virtual_jtag_impl                                                                           ; altera_work                            ;
;                         |normal.jtag_dc_streaming|                                                           ; 241.9 (0.0)          ; 255.7 (0.0)                      ; 27.9 (0.0)                                        ; 14.1 (0.0)                       ; 0.0 (0.0)            ; 304 (0)             ; 300 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                               ; altera_jtag_dc_streaming                                                                        ; altera_jtag_dc_streaming_191           ;
;                            |jtag_streaming|                                                                  ; 201.9 (191.7)        ; 212.8 (199.6)                    ; 18.5 (15.3)                                       ; 7.7 (7.4)                        ; 0.0 (0.0)            ; 286 (278)           ; 211 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                ; altera_jtag_streaming                                                                           ; altera_jtag_dc_streaming_191           ;
;                               |clock_sense_reset_n_synchronizer|                                             ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                               ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |clock_sensor_synchronizer|                                                    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                      ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |clock_to_sample_div2_synchronizer|                                            ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                              ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |idle_inserter|                                                                ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                  ; altera_avalon_st_idle_inserter                                                                  ; altera_jtag_dc_streaming_191           ;
;                               |idle_remover|                                                                 ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                   ; altera_avalon_st_idle_remover                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |reset_to_sample_synchronizer|                                                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                   ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                            |sink_crosser|                                                                    ; 27.5 (10.1)          ; 28.3 (11.2)                      ; 5.4 (3.5)                                         ; 4.6 (2.3)                        ; 0.0 (0.0)            ; 17 (5)              ; 59 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                  ; altera_avalon_st_clock_crosser                                                                  ; altera_jtag_dc_streaming_191           ;
;                               |alt_rst_req_sync_in_rst|                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                          ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                               |alt_rst_req_sync_out_rst|                                                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                         ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                               |in_to_out_synchronizer|                                                       ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |out_to_in_synchronizer|                                                       ; 3.9 (3.9)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |output_stage|                                                                 ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.8 (0.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 12 (12)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                     ; altera_avalon_st_pipeline_base                                                                  ; altera_jtag_dc_streaming_191           ;
;                            |source_crosser|                                                                  ; 11.2 (8.4)           ; 13.1 (8.3)                       ; 3.7 (1.6)                                         ; 1.9 (1.7)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                ; altera_jtag_src_crosser                                                                         ; altera_jtag_dc_streaming_191           ;
;                               |crosser|                                                                      ; 2.8 (0.7)            ; 4.8 (1.0)                        ; 2.1 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                        ; altera_jtag_control_signal_crosser                                                              ; altera_jtag_dc_streaming_191           ;
;                                  |synchronizer|                                                              ; 2.1 (2.1)            ; 3.8 (3.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                           ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                            |synchronizer|                                                                    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                  ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |p2b|                                                                                   ; 22.2 (22.2)          ; 15.2 (15.2)                      ; 0.6 (0.6)                                         ; 7.6 (7.6)                        ; 0.0 (0.0)            ; 24 (24)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|p2b                                                                                                                                                     ; altera_avalon_st_packets_to_bytes                                                               ; altera_avalon_st_packets_to_bytes_1922 ;
;                      |rst_controller|                                                                        ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller                                                                                                                                          ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;                         |alt_rst_sync_uq1|                                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|alt_rst_sync_uq1                                                                                                                         ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;                      |transacto|                                                                             ; 153.3 (0.0)          ; 157.9 (0.0)                      ; 12.6 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 163 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto                                                                                                                                               ; altera_avalon_packets_to_master                                                                 ; altera_avalon_packets_to_master_1922   ;
;                         |p2m|                                                                                ; 153.3 (153.3)        ; 157.9 (157.9)                    ; 12.6 (12.6)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 217 (217)           ; 163 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m                                                                                                                                           ; packets_to_master                                                                               ; altera_avalon_packets_to_master_1922   ;
;    |reset_handler|                                                                                           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler                                                                                                                                                                                                                                                                                                         ; ed_synth_reset_handler                                                                          ; ed_synth_reset_handler                 ;
;       |mem_reset_handler_inst|                                                                               ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst                                                                                                                                                                                                                                                                                  ; ed_synth_reset_handler_mem_reset_handler_100_tz6himy                                            ; mem_reset_handler_100                  ;
;          |mem_reset_handler_inst|                                                                            ; 1.5 (0.2)            ; 1.5 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst                                                                                                                                                                                                                                                           ; mem_reset_handler                                                                               ; mem_reset_handler_100                  ;
;             |reset_n_sync.reset_sync_inst|                                                                   ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst|reset_n_sync.reset_sync_inst                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;    |rst_controller|                                                                                          ; 4.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller                                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;       |alt_rst_sync_uq1|                                                                                     ; 4.5 (4.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;    |traffic_generator|                                                                                       ; 17259.0 (0.0)        ; 22464.4 (0.0)                    ; 5342.5 (0.0)                                      ; 137.1 (0.0)                      ; 5020.0 (0.0)         ; 11717 (0)           ; 44803 (0)                 ; 0 (0)         ; 1546624           ; 164   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator                                                                                                                                                                                                                                                                                                     ; ed_synth_traffic_generator                                                                      ; ed_synth_traffic_generator             ;
;       |hydra_inst|                                                                                           ; 17259.0 (0.0)        ; 22464.4 (0.0)                    ; 5342.5 (0.0)                                      ; 137.1 (0.0)                      ; 5020.0 (0.0)         ; 11717 (0)           ; 44803 (0)                 ; 0 (0)         ; 1546624           ; 164   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst                                                                                                                                                                                                                                                                                          ; ed_synth_traffic_generator_hydra_200_4bv77lq                                                    ; hydra_200                              ;
;          |driver0_mem_axi4|                                                                                  ; 16202.0 (6.1)        ; 21350.4 (7.2)                    ; 5224.2 (1.1)                                      ; 75.8 (0.0)                       ; 5020.0 (0.0)         ; 10232 (11)          ; 43002 (7)                 ; 0 (0)         ; 1546112           ; 163   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4                                                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_top                                                                       ; hydra_driver_mem_axi4_100              ;
;             |csr_bank|                                                                                       ; 1613.4 (1230.5)      ; 2424.3 (1965.5)                  ; 857.9 (739.3)                                     ; 47.0 (4.3)                       ; 110.0 (0.0)          ; 1185 (973)          ; 6780 (5875)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank                                                                                                                                                                                                                                                                ; hydra_mem_axi4_driver_csr_bank                                                                  ; hydra_driver_mem_axi4_100              ;
;                |ar_skidbuf|                                                                                  ; 102.6 (24.2)         ; 125.7 (43.7)                     ; 30.5 (19.9)                                       ; 7.5 (0.5)                        ; 40.0 (0.0)           ; 43 (1)              ; 249 (176)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf                                                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 78.4 (1.3)           ; 82.0 (1.3)                       ; 10.6 (0.0)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 42 (3)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 77.1 (0.0)           ; 80.7 (0.0)                       ; 10.6 (0.0)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                  ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 77.1 (10.7)          ; 80.7 (10.8)                      ; 10.6 (0.2)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                               ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                     ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 3.4 (3.4)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.2 (2.2)            ; 3.5 (3.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |aw_skidbuf|                                                                                  ; 95.5 (20.4)          ; 112.9 (41.8)                     ; 31.5 (21.3)                                       ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 42 (1)              ; 234 (161)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf                                                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 75.1 (1.2)           ; 71.2 (1.2)                       ; 10.2 (0.0)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 41 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 73.7 (0.0)           ; 70.0 (0.0)                       ; 10.4 (0.0)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                  ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 73.7 (10.8)          ; 70.0 (11.7)                      ; 10.4 (0.9)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                               ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                     ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 8.3 (8.3)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 11.8 (11.8)          ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 9.7 (9.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 3.8 (3.8)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |b_skidbuf|                                                                                   ; 40.0 (1.3)           ; 43.0 (2.5)                       ; 10.0 (1.2)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 83 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 38.6 (1.0)           ; 40.5 (1.0)                       ; 8.9 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 37.3 (0.0)           ; 39.5 (0.0)                       ; 9.2 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 37.3 (10.7)          ; 39.5 (10.7)                      ; 9.2 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 41 (14)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 3.7 (3.7)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |r_skidbuf|                                                                                   ; 69.4 (11.9)          ; 74.7 (13.7)                      ; 12.4 (1.8)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 41 (1)              ; 114 (41)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 57.5 (0.5)           ; 61.0 (0.5)                       ; 10.6 (0.0)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 40 (1)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 57.0 (0.0)           ; 60.5 (0.0)                       ; 10.6 (0.0)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 57.0 (10.7)          ; 60.5 (11.7)                      ; 10.6 (0.9)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                      ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 3.8 (3.8)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 3.4 (3.4)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |w_skidbuf|                                                                                   ; 75.4 (17.0)          ; 102.5 (41.0)                     ; 34.1 (24.0)                                       ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 42 (1)              ; 225 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 58.4 (0.8)           ; 61.5 (1.0)                       ; 10.1 (0.2)                                        ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 41 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 57.6 (0.0)           ; 60.5 (0.0)                       ; 9.9 (0.0)                                         ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 57.6 (11.1)          ; 60.5 (11.7)                      ; 9.9 (0.6)                                         ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                      ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 11.0 (11.0)          ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;             |csr_reset_tree|                                                                                 ; 18.1 (15.8)          ; 35.3 (30.3)                      ; 18.2 (15.5)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 5 (5)               ; 73 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree                                                                                                                                                                                                                                                          ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.3 (2.3)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|sync                                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |orchestrator|                                                                                   ; 220.0 (73.8)         ; 274.5 (82.6)                     ; 54.5 (8.7)                                        ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 224 (126)           ; 451 (93)                  ; 0 (0)         ; 40448             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator                                                                                                                                                                                                                                                            ; hydra_orchestrator                                                                              ; hydra_rtl_library_100                  ;
;                |main_control|                                                                                ; 146.2 (50.3)         ; 191.9 (73.5)                     ; 45.7 (23.2)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 98 (56)             ; 358 (133)                 ; 0 (0)         ; 40448             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control                                                                                                                                                                                                                                               ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                   |ctrl_instr_ram|                                                                           ; 10.2 (0.0)           ; 18.8 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram                                                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                      |ram|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram                                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                                             ; altera_syncram_i4301                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                        ; altera_syncram_impl_d2el                                                                        ; altera_work                            ;
;                      |user.user_to_ram_adapter|                                                              ; 10.2 (10.2)          ; 18.8 (18.8)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                   |ctrl_instr_skidbuf|                                                                       ; 30.0 (0.2)           ; 32.1 (0.7)                       ; 2.1 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf                                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 29.7 (1.4)           ; 31.4 (1.8)                       ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 18 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 28.3 (0.0)           ; 29.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 28.3 (0.0)           ; 29.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 28.3 (6.4)           ; 29.7 (7.5)                       ; 1.4 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |main_instr_ram|                                                                           ; 14.8 (0.0)           ; 25.4 (0.0)                       ; 10.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 99 (0)                    ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram                                                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                      |ram|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram                                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                                             ; altera_syncram_avf12                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                        ; altera_syncram_impl_sh7s                                                                        ; altera_work                            ;
;                      |user.user_to_ram_adapter|                                                              ; 14.8 (14.8)          ; 25.4 (25.4)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 99 (99)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                   |main_instr_skidbuf|                                                                       ; 41.0 (0.3)           ; 42.2 (0.5)                       ; 1.2 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (1)              ; 23 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf                                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 40.6 (2.0)           ; 41.7 (2.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (2)              ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 38.6 (0.0)           ; 39.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 38.6 (0.0)           ; 39.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 38.6 (6.9)           ; 39.7 (8.0)                       ; 1.0 (1.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (10)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;             |read_channel_path|                                                                              ; 9777.9 (1210.4)      ; 12825.3 (1576.7)                 ; 3061.4 (367.7)                                    ; 14.0 (1.4)                       ; 3580.0 (0.0)         ; 5222 (1165)         ; 24416 (3580)              ; 0 (0)         ; 1021056           ; 97    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path                                                                                                                                                                                                                                                       ; hydra_mem_axi4_driver_channel_path                                                              ; hydra_driver_mem_axi4_100              ;
;                |cmd_ax_skidbuf|                                                                              ; 72.0 (27.0)          ; 93.6 (48.6)                      ; 21.5 (21.6)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 26 (2)              ; 198 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf                                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 45.0 (3.2)           ; 45.0 (3.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (5)              ; 28 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 41.5 (0.0)           ; 41.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 41.5 (0.0)           ; 41.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 41.5 (10.0)          ; 41.8 (10.1)                      ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (13)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |cmd_gen_path|                                                                                ; 999.5 (45.3)         ; 1303.1 (46.6)                    ; 307.4 (1.3)                                       ; 3.8 (0.0)                        ; 250.0 (0.0)          ; 820 (64)            ; 2570 (0)                  ; 0 (0)         ; 133760            ; 14    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path                                                                                                                                                                                                                                          ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 51.9 (15.3)          ; 58.7 (21.8)                      ; 6.8 (6.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (0)              ; 71 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.6 (0.6)           ; 36.9 (1.1)                       ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (2)              ; 14 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 35.8 (0.0)           ; 35.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 35.8 (0.0)           ; 35.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 35.8 (4.3)           ; 35.8 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (7)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_start_ready_valid_fork|                                                    ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_start_ready_valid_fork                                                                                                                                                                                                    ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.8 (15.7)          ; 75.0 (32.6)                      ; 18.2 (16.8)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 97 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.0 (0.8)           ; 42.4 (1.0)                       ; 1.4 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 28 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.2 (8.2)           ; 41.4 (9.5)                       ; 1.2 (1.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 442.0 (220.6)        ; 596.5 (357.8)                    ; 158.2 (140.6)                                     ; 3.7 (3.4)                        ; 20.0 (0.0)           ; 511 (276)           ; 1485 (1201)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                               ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 100.7 (0.0)          ; 101.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                           ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 100.7 (50.6)         ; 101.8 (52.0)                     ; 1.2 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                              ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.8 (49.8)          ; 49.8 (49.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                            ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 14.4 (0.0)           ; 23.5 (0.0)                       ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 98 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_busg1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_e3o4                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.4 (14.4)          ; 23.5 (23.5)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.5 (17.5)          ; 19.8 (19.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 48 (48)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.3 (60.3)          ; 64.0 (64.0)                      ; 4.1 (4.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 72 (72)             ; 119 (119)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.5 (0.2)           ; 29.5 (0.2)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 19 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.3 (1.1)                       ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 17 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.2 (6.6)                       ; 0.8 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 51.7 (30.9)          ; 63.8 (41.8)                      ; 12.1 (10.8)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 23 (2)              ; 69 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 20.7 (0.7)           ; 22.0 (1.2)                       ; 1.3 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 26 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.1 (0.0)           ; 20.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.1 (0.0)           ; 20.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.1 (8.6)           ; 20.8 (9.3)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.main_control|                                                                     ; 126.0 (44.8)         ; 164.9 (64.5)                     ; 38.9 (19.7)                                       ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 93 (56)             ; 337 (122)                 ; 0 (0)         ; 31744             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control                                                                                                                                                                                                                     ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_ram|                                                                        ; 9.5 (0.0)            ; 19.3 (0.0)                       ; 9.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram                                                                                                                                                                                                      ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                   ; altera_syncram_2mc71                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_9gu51                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 9.5 (9.5)            ; 19.3 (19.3)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                             ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_skidbuf|                                                                    ; 30.2 (0.3)           ; 31.8 (0.8)                       ; 1.6 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.9 (1.5)           ; 31.0 (1.5)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 20 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.4 (0.0)           ; 29.5 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.4 (0.0)           ; 29.5 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.4 (6.7)           ; 29.5 (7.7)                       ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |main_instr_ram|                                                                        ; 14.2 (0.0)           ; 21.2 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 95 (0)                    ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram                                                                                                                                                                                                      ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                   ; altera_syncram_1crb1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_rp6j                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.2 (14.2)          ; 21.2 (21.2)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                             ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.4 (0.4)           ; 28.2 (0.7)                       ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.0 (0.8)           ; 27.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (2)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.2 (0.0)           ; 26.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.2 (0.0)           ; 26.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.2 (4.7)           ; 26.5 (4.9)                       ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (7)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.worker_control|                                                                   ; 225.3 (81.2)         ; 296.9 (129.6)                    ; 71.6 (48.4)                                       ; 0.1 (0.0)                        ; 100.0 (0.0)          ; 88 (56)             ; 511 (288)                 ; 0 (0)         ; 77824             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control                                                                                                                                                                                                                   ; hydra_worker_control                                                                            ; hydra_rtl_library_100                  ;
;                      |issue_instr_ram|                                                                       ; 7.6 (0.0)            ; 13.9 (0.0)                       ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (0)                    ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram                                                                                                                                                                                                   ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram                                                                                                                                                                                               ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated                                                                                                                                                                                ; altera_syncram_9tuo1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                           ; altera_syncram_impl_inon1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 7.6 (7.6)            ; 13.9 (13.9)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter                                                                                                                                                                          ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.8 (0.5)           ; 28.0 (0.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (1)              ; 17 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf                                                                                                                                                                                                ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.3 (0.6)           ; 27.5 (1.0)                       ; 0.2 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 15 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                            ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                             ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                       ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.5 (5.1)           ; 26.5 (5.1)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (8)              ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                    ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                              ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                          ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |worker_instr_ram|                                                                      ; 20.5 (0.0)           ; 35.6 (0.0)                       ; 15.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 127 (0)                   ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram                                                                                                                                                                                                  ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram                                                                                                                                                                                              ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated                                                                                                                                                                               ; altera_syncram_l57l                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                          ; altera_syncram_impl_mf7b                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 20.5 (20.5)          ; 35.6 (35.6)                      ; 15.2 (15.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter                                                                                                                                                                         ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |worker_instr_skidbuf|                                                                  ; 88.3 (0.1)           ; 89.8 (0.2)                       ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 88.2 (0.7)           ; 89.6 (1.2)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 87.5 (0.0)           ; 88.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 87.5 (0.0)           ; 88.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 87.5 (6.0)           ; 88.4 (6.9)                       ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (9)              ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_checker|                                                                                  ; 178.0 (66.9)         ; 218.0 (80.2)                     ; 40.4 (13.6)                                       ; 0.5 (0.3)                        ; 10.0 (0.0)           ; 249 (119)           ; 488 (191)                 ; 0 (0)         ; 7680              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker                                                                                                                                                                                                                                            ; hydra_id_checker                                                                                ; hydra_rtl_library_100                  ;
;                   |cmds_contxt_ram|                                                                          ; 22.9 (22.9)          ; 31.4 (31.4)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 73 (73)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram                                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst                                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                    ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                               ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |cmds_shadow_contxt_ram|                                                                   ; 27.2 (27.2)          ; 36.2 (36.2)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 107 (107)                 ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram                                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                             ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                        ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |pipe0_terminal_skidbuf|                                                                   ; 10.7 (0.2)           ; 11.5 (0.2)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (1)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 10.5 (9.0)           ; 11.2 (9.8)                       ; 0.8 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (14)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                   |pipe1_terminal_skidbuf|                                                                   ; 22.3 (0.3)           ; 23.7 (0.5)                       ; 1.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 22.1 (0.7)           ; 23.2 (0.8)                       ; 1.1 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 21.4 (0.0)           ; 22.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 21.4 (0.0)           ; 22.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 21.4 (9.5)           ; 22.3 (10.3)                      ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.1 (2.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |rsps_contxt_ram|                                                                          ; 27.9 (27.9)          ; 35.1 (35.1)                      ; 7.3 (7.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 73 (73)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram                                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst                                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                    ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                               ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                |id_queue[0].id_queue_skidbuf|                                                                ; 33.7 (12.1)          ; 36.5 (13.8)                      ; 2.8 (1.7)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.6 (0.8)           ; 22.8 (1.0)                       ; 1.2 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.7 (0.0)           ; 21.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.7 (0.0)           ; 21.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.7 (8.7)           ; 21.8 (9.9)                       ; 1.0 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[1].id_queue_skidbuf|                                                                ; 33.9 (11.8)          ; 36.5 (14.0)                      ; 2.6 (2.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 31 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 24 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.7)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[2].id_queue_skidbuf|                                                                ; 33.6 (11.8)          ; 36.5 (14.0)                      ; 2.9 (2.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 30 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.8 (0.6)           ; 22.5 (0.8)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.7 (9.8)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[3].id_queue_skidbuf|                                                                ; 33.1 (12.1)          ; 36.8 (14.0)                      ; 3.7 (1.9)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 30 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.0 (0.5)           ; 22.8 (1.1)                       ; 1.8 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 23 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.5 (0.0)           ; 21.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.5 (0.0)           ; 21.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.5 (8.8)           ; 21.7 (9.9)                       ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[4].id_queue_skidbuf|                                                                ; 24.0 (3.3)           ; 29.7 (7.2)                       ; 5.7 (3.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 44 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 20.7 (0.5)           ; 22.5 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.2 (0.0)           ; 21.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.2 (0.0)           ; 21.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.2 (8.7)           ; 21.5 (9.8)                       ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd.log_ram|                                                                                  ; 73.2 (18.2)          ; 83.8 (19.4)                      ; 10.7 (1.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (14)             ; 223 (51)                  ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram                                                                                                                                                                                                                                            ; hydra_log_ram                                                                                   ; hydra_rtl_library_100                  ;
;                   |ram|                                                                                      ; 54.9 (0.0)           ; 64.4 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 172 (0)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram                                                                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                      |auto_generated|                                                                        ; 54.9 (0.0)           ; 64.4 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 172 (0)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated                                                                                                                                                                                                                         ; altera_syncram_ubmi1                                                                            ; altera_work                            ;
;                         |altera_syncram_impl1|                                                               ; 54.9 (0.9)           ; 64.4 (2.7)                       ; 9.5 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 172 (7)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                                    ; altera_syncram_impl_tb9a1                                                                       ; altera_work                            ;
;                            |mux3|                                                                            ; 54.0 (54.0)          ; 61.7 (61.7)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 165 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|mux3                                                                                                                                                                                               ; mux_6vu41                                                                                       ; altera_work                            ;
;                |rd_stream_mult.addr_tap_contxt|                                                              ; 137.5 (53.8)         ; 184.8 (83.2)                     ; 47.7 (29.5)                                       ; 0.4 (0.2)                        ; 30.0 (0.0)           ; 139 (57)            ; 484 (318)                 ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt                                                                                                                                                                                                                        ; hydra_mem_axi4_driver_channel_addr_tap_contxt                                                   ; hydra_driver_mem_axi4_100              ;
;                   |addr_tap_contxt_ram|                                                                      ; 44.4 (44.4)          ; 60.6 (60.6)                      ; 16.4 (16.4)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 63 (63)             ; 143 (143)                 ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram                                                                                                                                                                                                    ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated                                                                                                                                                                            ; altera_syncram_n95v                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                       ; altera_syncram_impl_c8rv                                                                        ; altera_work                            ;
;                   |terminal_skidbuf|                                                                         ; 39.3 (0.4)           ; 41.0 (0.5)                       ; 1.7 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (1)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 38.8 (0.5)           ; 40.5 (0.9)                       ; 1.7 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (2)              ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 38.3 (0.0)           ; 39.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 38.3 (0.0)           ; 39.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 38.3 (6.6)           ; 39.7 (8.0)                       ; 1.3 (1.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (10)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.addr_tap_ctrl_skidbuf|                                                        ; 23.9 (3.0)           ; 25.3 (3.6)                       ; 1.4 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (2)              ; 35 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf                                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 20.9 (1.7)           ; 21.7 (1.7)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 17 (2)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo                                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 19.0 (0.0)           ; 20.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 19.0 (0.0)           ; 20.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 19.0 (7.2)           ; 20.0 (8.3)                       ; 1.0 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.rsp_ax_stream_skidbuf|                                                        ; 110.0 (68.2)         ; 136.9 (93.5)                     ; 27.0 (25.4)                                       ; 0.0 (0.0)                        ; 70.0 (40.0)          ; 25 (3)              ; 136 (113)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf                                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 41.8 (1.6)           ; 43.4 (2.0)                       ; 1.6 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 23 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo                                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 40.2 (8.8)           ; 41.4 (9.9)                       ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (14)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.rsp_x_stream_skidbuf|                                                         ; 499.6 (316.8)        ; 754.0 (570.5)                    ; 255.0 (254.3)                                     ; 0.6 (0.6)                        ; 170.0 (0.0)          ; 23 (1)              ; 2666 (2634)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf                                                                                                                                                                                                                   ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 182.8 (0.9)          ; 183.5 (1.2)                      ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 22 (2)              ; 32 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo                                                                                                                                                                                               ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 181.9 (0.0)          ; 182.3 (0.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 181.9 (0.0)          ; 182.3 (0.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                          ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 181.9 (10.2)         ; 182.3 (10.8)                     ; 0.4 (0.6)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (14)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                       ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                 ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                             ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_gen_path|                                                                                ; 3558.1 (178.8)       ; 4749.7 (205.6)                   ; 1198.7 (27.0)                                     ; 7.1 (0.3)                        ; 1040.0 (0.0)         ; 2368 (369)          ; 10231 (0)                 ; 0 (0)         ; 348288            ; 51    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path                                                                                                                                                                                                                                          ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 51.3 (15.1)          ; 57.8 (21.0)                      ; 6.5 (5.9)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (0)              ; 72 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.2 (0.7)           ; 36.8 (1.0)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (2)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 35.5 (0.0)           ; 35.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 35.5 (0.0)           ; 35.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 35.5 (4.3)           ; 35.8 (4.7)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (7)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_tap_ready_valid_fork|                                                      ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_tap_ready_valid_fork                                                                                                                                                                                                      ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.7 (15.6)          ; 66.8 (23.8)                      ; 10.2 (8.2)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 97 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.0 (0.6)           ; 43.0 (0.9)                       ; 2.0 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 28 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.4 (0.0)           ; 42.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.4 (0.0)           ; 42.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.4 (8.8)           ; 42.1 (10.4)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 441.8 (219.0)        ; 575.4 (336.0)                    ; 136.6 (120.0)                                     ; 3.0 (3.0)                        ; 20.0 (0.0)           ; 510 (275)           ; 1475 (1191)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                               ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 98.8 (0.0)           ; 98.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                           ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 98.8 (49.5)          ; 98.8 (49.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                              ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.2 (49.2)          ; 49.2 (49.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                            ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 15.1 (0.0)           ; 24.7 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 95 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_00ic1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_kkil                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.1 (15.1)          ; 24.7 (24.7)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 20.3 (20.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 45 (45)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.6 (60.6)          ; 65.4 (65.4)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 124 (124)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.7 (0.5)           ; 30.4 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 20 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.4 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.4 (6.8)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.3 (31.3)          ; 64.8 (42.8)                      ; 12.5 (11.5)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 24 (3)              ; 74 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.0 (0.7)           ; 22.0 (1.0)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 28 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.3 (0.0)           ; 21.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.3 (0.0)           ; 21.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.3 (8.8)           ; 21.0 (9.4)                       ; 0.7 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.addr_tap_skidbuf|                                                               ; 40.9 (8.5)           ; 44.7 (12.1)                      ; 3.7 (3.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (1)              ; 58 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 32.4 (1.3)           ; 32.6 (1.3)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 24 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 31.1 (0.0)           ; 31.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 31.1 (0.0)           ; 31.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 31.1 (9.4)           ; 31.2 (9.7)                       ; 0.1 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_ready_valid_merge|                                                         ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_start_skidbuf|                                                             ; 161.4 (47.8)         ; 208.7 (94.2)                     ; 47.3 (46.4)                                       ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 25 (2)              ; 214 (191)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf                                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 113.6 (1.6)          ; 114.5 (2.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 23 (3)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo                                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 111.9 (0.0)          ; 112.0 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 111.9 (0.0)          ; 112.0 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 111.9 (10.3)         ; 112.0 (10.4)                     ; 0.1 (0.2)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 100.0 (100.0)        ; 100.0 (100.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (100.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_ready_valid_fork|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_stream_ready_valid_fork                                                                                                                                                                                                   ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |data_path.dm_gen_skidbuf.dm_gen_skidbuf|                                                  ; 153.3 (91.6)         ; 232.7 (168.6)                    ; 79.4 (77.0)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 25 (2)              ; 777 (745)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 61.7 (0.7)           ; 64.1 (1.0)                       ; 2.4 (0.3)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 23 (2)              ; 32 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 61.0 (0.0)           ; 63.1 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 61.0 (0.0)           ; 63.1 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 61.0 (9.2)           ; 63.1 (11.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (14)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (50.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dm_generator|                                                                   ; 268.6 (115.6)        ; 379.3 (204.4)                    ; 111.5 (89.3)                                      ; 0.7 (0.4)                        ; 20.0 (0.0)           ; 252 (33)            ; 1014 (810)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator                                                                                                                                                                                                                   ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 75.8 (0.0)           ; 78.2 (0.0)                       ; 2.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu                                                                                                                                                                                                               ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 75.8 (75.8)          ; 78.2 (78.2)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu|mem_dq.alu                                                                                                                                                                                                    ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.1 (0.0)            ; 10.0 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_bfei                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_05711                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.1 (4.1)            ; 10.0 (10.0)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.1 (18.1)          ; 20.5 (20.5)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 49 (49)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 26.0 (26.0)          ; 36.7 (36.7)                      ; 10.9 (10.9)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 104 (104)                 ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 29.0 (0.5)           ; 29.5 (0.8)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.5 (0.8)           ; 28.8 (1.0)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.7 (0.0)           ; 27.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.7 (0.0)           ; 27.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.7 (6.1)           ; 27.8 (6.1)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_gen_skidbuf.dq_gen_skidbuf|                                                  ; 153.3 (90.7)         ; 259.5 (194.8)                    ; 106.3 (104.2)                                     ; 0.1 (0.1)                        ; 50.0 (0.0)           ; 25 (1)              ; 779 (744)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 62.6 (0.6)           ; 64.7 (0.9)                       ; 2.1 (0.2)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 24 (2)              ; 35 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 62.0 (0.0)           ; 63.8 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 62.0 (0.0)           ; 63.8 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 62.0 (10.1)          ; 63.8 (12.0)                      ; 1.9 (2.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (15)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (50.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_generator|                                                                   ; 301.1 (128.4)        ; 432.8 (237.1)                    ; 133.4 (109.1)                                     ; 1.7 (0.3)                        ; 40.0 (0.0)           ; 252 (33)            ; 1110 (905)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator                                                                                                                                                                                                                   ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 77.4 (0.0)           ; 79.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu                                                                                                                                                                                                               ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 77.4 (77.4)          ; 79.5 (79.5)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu|mem_dq.alu                                                                                                                                                                                                    ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.3 (0.0)            ; 8.5 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_3dui1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_ofnd                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.3 (4.3)            ; 8.5 (8.5)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.7 (17.7)          ; 20.1 (20.1)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 50 (50)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 24.7 (24.7)          ; 37.7 (37.7)                      ; 14.3 (14.3)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 102 (102)                 ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 48.4 (0.3)           ; 49.8 (0.8)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (0)              ; 19 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 48.2 (0.7)           ; 49.1 (1.2)                       ; 0.9 (0.5)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 47.5 (0.0)           ; 47.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 47.5 (0.0)           ; 47.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 47.5 (6.0)           ; 47.9 (6.2)                       ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (9)              ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb|                                                                   ; 38.0 (8.4)           ; 40.8 (9.8)                       ; 2.7 (1.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (0)              ; 56 (35)                   ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb                                                                                                                                                                                                                   ; hydra_mem_axi4_driver_narrow_xstrb                                                              ; hydra_driver_mem_axi4_100              ;
;                      |Mux_1_rtl_0|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0                                                                                                                                                                                                       ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated                                                                                                                                                                                        ; altera_syncram_5ckr1                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1                                                                                                                                                                   ; altera_syncram_impl_h7n3                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 29.6 (0.3)           ; 31.0 (0.5)                       ; 1.4 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.4 (0.5)           ; 30.5 (0.8)                       ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.9 (0.0)           ; 29.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.9 (0.0)           ; 29.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.9 (7.0)           ; 29.7 (7.5)                       ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf1|                                                          ; 58.2 (24.9)          ; 86.2 (52.6)                      ; 28.1 (27.7)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 25 (2)              ; 220 (199)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 33.3 (0.6)           ; 33.7 (1.1)                       ; 0.4 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (2)              ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 32.6 (0.0)           ; 32.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 32.6 (0.0)           ; 32.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 32.6 (10.7)          ; 32.6 (10.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (14)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|                                     ; 64.8 (33.4)          ; 94.5 (61.7)                      ; 29.7 (28.3)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (2)              ; 299 (267)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 31.3 (0.7)           ; 32.8 (1.0)                       ; 1.4 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 32 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 30.7 (0.0)           ; 31.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 30.7 (0.0)           ; 31.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 30.7 (9.2)           ; 31.8 (10.5)                      ; 1.1 (1.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.ooo_rd_addr_tap.addr_tap_contxt|                                                ; 89.6 (35.9)          ; 129.2 (62.6)                     ; 39.6 (26.6)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 93 (34)             ; 319 (208)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt                                                                                                                                                                                                ; hydra_mem_axi4_driver_gen_addr_tap_contxt                                                       ; hydra_driver_mem_axi4_100              ;
;                      |addr_tap_contxt_ram|                                                                   ; 25.4 (25.4)          ; 37.2 (37.2)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 91 (91)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated                                                                                                                                                    ; altera_syncram_1iq51                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                               ; altera_syncram_impl_ol5j1                                                                       ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.3 (0.3)           ; 29.5 (0.7)                       ; 1.2 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.0 (0.7)           ; 28.8 (0.7)                       ; 0.8 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.3 (0.0)           ; 28.1 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.3 (0.0)           ; 28.1 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.3 (5.8)           ; 28.1 (6.6)                       ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (11)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|                                          ; 38.8 (16.6)          ; 44.8 (22.2)                      ; 6.1 (5.6)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 23 (2)              ; 52 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 22.2 (1.5)           ; 22.7 (1.5)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (9.1)           ; 21.2 (9.7)                       ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.x_skidbuf|                                                                      ; 249.3 (69.5)         ; 288.5 (105.6)                    ; 39.4 (36.2)                                       ; 0.2 (0.2)                        ; 170.0 (0.0)          ; 19 (1)              ; 357 (332)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 179.8 (1.0)          ; 182.9 (1.1)                      ; 3.1 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (2)              ; 25 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 178.8 (0.0)          ; 181.8 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 178.8 (0.0)          ; 181.8 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 178.8 (7.1)          ; 181.8 (9.9)                      ; 3.0 (2.8)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (11)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf1|                                                               ; 26.7 (5.6)           ; 36.6 (14.3)                      ; 9.9 (8.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (1)              ; 69 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.1 (0.5)           ; 22.2 (1.0)                       ; 1.1 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (8.6)           ; 21.2 (9.2)                       ; 0.6 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf2.xstatic_skidbuf2|                                              ; 25.7 (4.2)           ; 33.0 (9.0)                       ; 7.3 (4.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 65 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.6 (0.5)           ; 24.0 (1.0)                       ; 2.4 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 31 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 21.1 (0.0)           ; 23.0 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 21.1 (0.0)           ; 23.0 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 21.1 (9.6)           ; 23.0 (11.6)                      ; 1.9 (2.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.beat_counter|                                                                         ; 369.4 (174.9)        ; 523.7 (324.7)                    ; 154.9 (150.2)                                     ; 0.5 (0.5)                        ; 170.0 (0.0)          ; 64 (30)             ; 1377 (1310)               ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_beat_counter                                                              ; hydra_driver_mem_axi4_100              ;
;                      |addr_contxt_ram|                                                                       ; 14.6 (14.6)          ; 17.7 (17.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 47 (47)                   ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_n7rh1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_5bbt1                                                                       ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 179.9 (0.3)          ; 181.3 (0.4)                      ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (1)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 179.6 (1.6)          ; 180.9 (1.7)                      ; 1.3 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 17 (2)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 178.1 (0.0)          ; 179.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 178.1 (0.0)          ; 179.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 178.1 (6.6)          ; 179.2 (7.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (10)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.ctrl_control|                                                                         ; 201.8 (95.5)         ; 258.2 (120.7)                    ; 56.9 (25.2)                                       ; 0.4 (0.0)                        ; 10.0 (0.0)           ; 204 (125)           ; 577 (218)                 ; 0 (0)         ; 61184             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control                                                                                                                                                                                                                         ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.5 (18.5)          ; 20.9 (20.9)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 45 (45)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 37.6 (37.6)          ; 39.1 (39.1)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 89 (89)                   ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_l9tj                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_4egq                                                                        ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 9.3 (9.3)            ; 11.0 (11.0)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 32 (32)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 5.0 (0.0)            ; 10.7 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram                                                                                                                                                                                                               ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated                                                                                                                                                                                            ; altera_syncram_7mp51                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_b2io                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 5.0 (5.0)            ; 10.7 (10.7)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                      ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.1 (0.0)           ; 33.3 (0.0)                       ; 18.4 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 125 (0)                   ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram                                                                                                                                                                                                          ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                       ; altera_syncram_ovhs                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_4t6p                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.1 (15.1)          ; 33.3 (33.3)                      ; 18.4 (18.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                 ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 20.9 (0.6)           ; 22.6 (0.8)                       ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 26 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 20.3 (0.7)           ; 21.8 (1.0)                       ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 19.5 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 19.5 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 19.5 (7.7)           ; 20.8 (8.8)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (12)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.head_control|                                                                         ; 71.4 (49.6)          ; 85.3 (58.3)                      ; 13.9 (8.7)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 98 (84)             ; 151 (99)                  ; 0 (0)         ; 5376              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control                                                                                                                                                                                                                         ; hydra_ooo_worker_head_control                                                                   ; hydra_rtl_library_100                  ;
;                      |head_instr_ram|                                                                        ; 4.8 (0.0)            ; 9.6 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (0)                    ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram                                                                                                                                                                                                          ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated                                                                                                                                                                                       ; altera_syncram_rumu                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_degr                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.8 (4.8)            ; 9.6 (9.6)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                 ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 17.0 (0.0)           ; 17.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 17.0 (1.0)           ; 17.3 (1.2)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (2)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 16.0 (4.8)           ; 16.2 (4.8)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (7)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |timestamp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated                                                                                                                                                                                            ; altera_syncram_dp2m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_qih7                                                                        ; altera_work                            ;
;                   |ooo.worker_control|                                                                       ; 462.7 (171.5)        ; 597.0 (264.2)                    ; 134.5 (92.8)                                      ; 0.1 (0.1)                        ; 170.0 (0.0)          ; 203 (125)           ; 1016 (535)                ; 0 (0)         ; 219392            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control                                                                                                                                                                                                                       ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.4 (18.4)          ; 19.8 (19.8)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 42 (42)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 37.7 (37.7)          ; 39.3 (39.3)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 87 (87)                   ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_l9tj                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_4egq                                                                        ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 7.8 (7.8)            ; 8.9 (8.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 28 (28)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 30.7 (0.0)           ; 49.5 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 165 (0)                   ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram                                                                                                                                                                                                             ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram                                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated                                                                                                                                                                                          ; altera_syncram_hcs11                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                     ; altera_syncram_impl_bjn9                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 30.7 (30.7)          ; 49.5 (49.5)                      ; 18.8 (18.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 165 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                    ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.8 (0.0)           ; 33.2 (0.0)                       ; 17.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 132 (0)                   ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram                                                                                                                                                                                                        ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram                                                                                                                                                                                                    ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                     ; altera_syncram_4tdm1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                ; altera_syncram_impl_4aod                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.8 (15.8)          ; 33.2 (33.2)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                               ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 180.6 (0.5)          ; 182.2 (1.7)                      ; 1.6 (1.2)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 27 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 180.1 (0.8)          ; 180.5 (0.8)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 179.2 (0.0)          ; 179.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 179.2 (0.0)          ; 179.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 179.2 (7.8)          ; 179.8 (8.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (12)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[0].rsp_queue_skidbuf|                                                              ; 466.0 (314.9)        ; 586.2 (433.7)                    ; 120.2 (118.8)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 28 (6)              ; 558 (536)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.1 (0.7)          ; 152.5 (1.0)                      ; 1.4 (0.3)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.4 (0.0)          ; 151.5 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.4 (0.0)          ; 151.5 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.4 (8.5)          ; 151.5 (9.5)                      ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[1].rsp_queue_skidbuf|                                                              ; 465.3 (313.9)        ; 595.2 (442.2)                    ; 129.9 (128.3)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 29 (7)              ; 558 (536)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.4 (0.8)          ; 153.0 (1.0)                      ; 1.6 (0.2)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.6 (0.0)          ; 152.0 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.6 (0.0)          ; 152.0 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.6 (8.6)          ; 152.0 (10.0)                     ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[2].rsp_queue_skidbuf|                                                              ; 466.4 (315.3)        ; 597.1 (444.5)                    ; 130.7 (129.2)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 29 (7)              ; 556 (536)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.1 (0.6)          ; 152.6 (1.2)                      ; 1.5 (0.6)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.5 (0.0)          ; 151.4 (0.0)                      ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.5 (0.0)          ; 151.4 (0.0)                      ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.5 (8.6)          ; 151.4 (9.4)                      ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[3].rsp_queue_skidbuf|                                                              ; 463.6 (312.6)        ; 578.0 (425.3)                    ; 114.5 (112.8)                                     ; 0.1 (0.1)                        ; 320.0 (180.0)        ; 29 (7)              ; 557 (536)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.0 (0.6)          ; 152.7 (1.0)                      ; 1.6 (0.4)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.4 (0.0)          ; 151.7 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.4 (0.0)          ; 151.7 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.4 (8.5)          ; 151.7 (9.7)                      ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[4].rsp_queue_skidbuf|                                                              ; 465.9 (314.4)        ; 586.2 (433.0)                    ; 120.3 (118.6)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 30 (7)              ; 559 (536)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.5 (0.8)          ; 153.2 (1.0)                      ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 23 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.7 (0.0)          ; 152.2 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.7 (0.0)          ; 152.2 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.7 (8.8)          ; 152.2 (10.5)                     ; 1.5 (1.7)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[5].rsp_queue_skidbuf|                                                              ; 212.6 (66.9)         ; 278.2 (131.4)                    ; 65.6 (64.6)                                       ; 0.1 (0.1)                        ; 140.0 (0.0)          ; 16 (2)              ; 283 (269)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 145.7 (0.5)          ; 146.8 (1.0)                      ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 14 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 145.2 (0.0)          ; 145.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 145.2 (0.0)          ; 145.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 145.2 (4.3)          ; 145.8 (4.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (8)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_ready_valid_merge|                                                                       ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_ready_valid_merge                                                                                                                                                                                                                                 ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                |rsp_skidbuf|                                                                                 ; 217.5 (65.6)         ; 302.3 (148.3)                    ; 84.8 (82.7)                                       ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 24 (1)              ; 570 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf                                                                                                                                                                                                                                           ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.9 (0.9)          ; 154.0 (1.5)                      ; 2.2 (0.5)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 23 (3)              ; 35 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                       ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.9 (0.0)          ; 152.6 (0.0)                      ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                        ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.9 (0.0)          ; 152.6 (0.0)                      ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                                  ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.9 (9.5)          ; 152.6 (11.2)                     ; 1.6 (1.7)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (14)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                               ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                         ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                     ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;             |reset_tree|                                                                                     ; 21.4 (19.1)          ; 26.5 (22.8)                      ; 5.1 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 58 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree                                                                                                                                                                                                                                                              ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.3 (2.3)            ; 3.7 (3.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|sync                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |write_channel_path|                                                                             ; 4545.2 (100.2)       ; 5757.3 (140.9)                   ; 1225.9 (41.1)                                     ; 13.9 (0.4)                       ; 1280.0 (0.0)         ; 3551 (147)          ; 11217 (306)               ; 0 (0)         ; 484608            ; 63    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path                                                                                                                                                                                                                                                      ; hydra_mem_axi4_driver_channel_path                                                              ; hydra_driver_mem_axi4_100              ;
;                |cmd_ax_skidbuf|                                                                              ; 71.4 (28.2)          ; 77.8 (34.4)                      ; 6.4 (6.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 26 (2)              ; 198 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf                                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 43.1 (2.8)           ; 43.4 (2.8)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (5)              ; 27 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 39.5 (0.0)           ; 40.6 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 39.5 (0.0)           ; 40.6 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 39.5 (8.0)           ; 40.6 (9.2)                       ; 1.1 (1.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (13)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |cmd_gen_path|                                                                                ; 2451.9 (182.9)       ; 3168.8 (212.5)                   ; 723.8 (29.6)                                      ; 7.0 (0.1)                        ; 750.0 (0.0)          ; 1822 (385)          ; 5867 (5)                  ; 0 (0)         ; 254336            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 49.5 (14.8)          ; 56.7 (20.2)                      ; 7.2 (5.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (0)              ; 70 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 34.7 (0.5)           ; 36.5 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (2)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 34.2 (0.0)           ; 35.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 34.2 (0.0)           ; 35.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 34.2 (3.3)           ; 35.5 (4.3)                       ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (7)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 57.2 (15.3)          ; 74.3 (31.3)                      ; 17.1 (16.1)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 25 (3)              ; 94 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.9 (0.9)           ; 43.0 (1.0)                       ; 1.1 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 26 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 41.0 (0.0)           ; 42.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 41.0 (0.0)           ; 42.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 41.0 (9.4)           ; 42.0 (10.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 439.5 (216.9)        ; 596.6 (356.7)                    ; 160.6 (143.3)                                     ; 3.5 (3.5)                        ; 20.0 (0.0)           ; 510 (274)           ; 1483 (1202)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                              ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 98.8 (0.0)           ; 98.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                          ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 98.8 (49.4)          ; 98.8 (49.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                             ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.4 (49.4)          ; 49.4 (49.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                           ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 14.0 (0.0)           ; 28.0 (0.0)                       ; 14.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 96 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                             ; altera_syncram_3ngl1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_tebn1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.0 (14.0)          ; 28.0 (28.0)                      ; 14.1 (14.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 20.4 (20.4)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 52 (52)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 61.9 (61.9)          ; 62.9 (62.9)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 113 (113)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.3 (0.1)           ; 29.8 (0.2)                       ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 20 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.5 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.5 (6.8)                       ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.0 (30.8)          ; 62.4 (39.3)                      ; 10.4 (8.5)                                        ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 23 (2)              ; 72 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.2 (0.7)           ; 23.1 (1.0)                       ; 1.9 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 27 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 22.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 22.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (9.1)           ; 22.1 (10.5)                      ; 1.6 (1.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.addr_tap_skidbuf|                                                               ; 53.3 (10.8)          ; 64.7 (21.4)                      ; 11.3 (10.6)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (1)              ; 65 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 42.5 (1.8)           ; 43.2 (2.2)                       ; 0.7 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 23 (3)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.7 (0.0)           ; 41.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.7 (0.0)           ; 41.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.7 (9.2)           ; 41.0 (9.3)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_ready_valid_merge|                                                         ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_start_skidbuf|                                                             ; 159.5 (47.5)         ; 195.5 (82.3)                     ; 36.0 (34.8)                                       ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 25 (2)              ; 217 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 112.0 (2.5)          ; 113.2 (2.5)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 23 (3)              ; 25 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 109.5 (0.0)          ; 110.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 109.5 (0.0)          ; 110.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 109.5 (8.1)          ; 110.8 (9.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 100.0 (100.0)        ; 100.0 (100.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (100.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_mult.data_stream_multiplier|                                        ; 8.9 (8.9)            ; 9.5 (9.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier                                                                                                                                                                                       ; hydra_stream_multiplier                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_ready_valid_fork|                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_ready_valid_fork                                                                                                                                                                                                  ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |data_path.dm_generator|                                                                   ; 272.0 (117.2)        ; 361.3 (189.0)                    ; 91.4 (72.3)                                       ; 2.1 (0.5)                        ; 20.0 (0.0)           ; 251 (32)            ; 1018 (812)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator                                                                                                                                                                                                                  ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 77.8 (0.0)           ; 77.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu                                                                                                                                                                                                              ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 77.8 (77.8)          ; 77.6 (77.6)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu|mem_dq.alu                                                                                                                                                                                                   ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 3.9 (0.0)            ; 7.8 (0.0)                        ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram                                                                                                                                                                                                    ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                 ; altera_syncram_7hbo                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_2gvd                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 3.9 (3.9)            ; 7.8 (7.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                           ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.9 (17.9)          ; 20.5 (20.5)                      ; 2.9 (2.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 17 (17)             ; 45 (45)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 25.6 (25.6)          ; 36.6 (36.6)                      ; 12.1 (12.1)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 107 (107)                 ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.7 (0.6)           ; 29.8 (0.6)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 20 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.2 (1.0)                       ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.2 (6.6)                       ; 0.8 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_generator|                                                                   ; 300.9 (129.7)        ; 437.8 (243.8)                    ; 138.0 (114.2)                                     ; 1.1 (0.2)                        ; 40.0 (0.0)           ; 253 (34)            ; 1111 (907)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator                                                                                                                                                                                                                  ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 77.1 (0.0)           ; 77.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu                                                                                                                                                                                                              ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 77.1 (77.1)          ; 77.5 (77.5)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu|mem_dq.alu                                                                                                                                                                                                   ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.1 (0.0)            ; 8.9 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram                                                                                                                                                                                                    ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                 ; altera_syncram_k20o                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_g2f6                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.1 (4.1)            ; 8.9 (8.9)                        ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                           ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 19.1 (19.1)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 48 (48)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 24.8 (24.8)          ; 39.0 (39.0)                      ; 15.0 (15.0)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 68 (68)             ; 104 (104)                 ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 47.9 (0.4)           ; 49.5 (0.8)                       ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (0)              ; 18 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 47.4 (0.7)           ; 48.8 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (2)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 46.8 (0.0)           ; 47.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 46.8 (0.0)           ; 47.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 46.8 (5.3)           ; 47.8 (6.1)                       ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (9)              ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.inorder_addr_tap.addr_tap_stream_multiplier|                                    ; 9.1 (9.1)            ; 9.5 (9.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier                                                                                                                                                                                   ; hydra_stream_multiplier                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb|                                                                   ; 38.3 (8.3)           ; 43.0 (11.3)                      ; 4.7 (3.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (0)              ; 55 (35)                   ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb                                                                                                                                                                                                                  ; hydra_mem_axi4_driver_narrow_xstrb                                                              ; hydra_driver_mem_axi4_100              ;
;                      |Mux_1_rtl_0|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated                                                                                                                                                                                       ; altera_syncram_nljk1                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_l8cc                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 30.0 (0.3)           ; 31.7 (0.7)                       ; 1.7 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.7 (0.8)           ; 31.0 (1.0)                       ; 1.3 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 19 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.9 (0.0)           ; 30.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.9 (0.0)           ; 30.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.9 (7.0)           ; 30.0 (7.9)                       ; 1.1 (0.9)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf1|                                                          ; 56.4 (25.2)          ; 89.0 (56.0)                      ; 32.6 (30.8)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (2)              ; 220 (199)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 31.2 (0.5)           ; 33.0 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 30.7 (0.0)           ; 32.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 30.7 (0.0)           ; 32.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 30.7 (9.3)           ; 32.0 (10.3)                      ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.x_skidbuf|                                                                      ; 249.7 (70.7)         ; 286.9 (106.3)                    ; 37.3 (35.7)                                       ; 0.1 (0.1)                        ; 170.0 (0.0)          ; 19 (1)              ; 351 (325)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 179.0 (0.7)          ; 180.7 (1.0)                      ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (2)              ; 26 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 178.4 (0.0)          ; 179.7 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 178.4 (0.0)          ; 179.7 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 178.4 (6.4)          ; 179.7 (7.5)                      ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (10)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf1|                                                               ; 34.0 (12.7)          ; 37.2 (15.2)                      ; 3.1 (2.5)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 23 (2)              ; 36 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.3 (0.7)           ; 22.0 (0.7)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 26 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.5 (0.0)           ; 21.3 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.5 (0.0)           ; 21.3 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.5 (9.0)           ; 21.3 (9.8)                       ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.main_control|                                                                     ; 127.4 (45.8)         ; 155.5 (64.2)                     ; 28.2 (18.6)                                       ; 0.1 (0.1)                        ; 40.0 (0.0)           ; 93 (56)             ; 322 (112)                 ; 0 (0)         ; 31744             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control                                                                                                                                                                                                                    ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_ram|                                                                        ; 10.7 (0.0)           ; 13.7 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_l48i                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_9oi22                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 10.7 (10.7)          ; 13.7 (13.7)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_skidbuf|                                                                    ; 30.4 (0.4)           ; 31.5 (0.7)                       ; 1.1 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 30.0 (1.4)           ; 30.8 (1.8)                       ; 0.9 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.5 (0.0)           ; 29.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.5 (0.0)           ; 29.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.5 (6.6)           ; 29.1 (7.1)                       ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |main_instr_ram|                                                                        ; 13.3 (0.0)           ; 18.6 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 94 (0)                    ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_qq9b                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_e5q61                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 13.3 (13.3)          ; 18.6 (18.6)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.1 (0.2)           ; 27.5 (0.5)                       ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 26.9 (0.9)           ; 27.0 (1.0)                       ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (2)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.0 (0.0)           ; 26.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.0 (0.0)           ; 26.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.0 (4.3)           ; 26.0 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (7)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.worker_control|                                                                   ; 358.5 (122.3)        ; 472.2 (211.9)                    ; 113.7 (89.6)                                      ; 0.0 (0.0)                        ; 180.0 (0.0)          ; 97 (55)             ; 726 (457)                 ; 0 (0)         ; 165376            ; 11    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control                                                                                                                                                                                                                  ; hydra_worker_control                                                                            ; hydra_rtl_library_100                  ;
;                      |issue_instr_ram|                                                                       ; 7.4 (0.0)            ; 11.0 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (0)                    ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram                                                                                                                                                                                                  ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram                                                                                                                                                                                              ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated                                                                                                                                                                               ; altera_syncram_omiu                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                          ; altera_syncram_impl_a67n                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 7.4 (7.4)            ; 11.0 (11.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter                                                                                                                                                                         ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.8 (0.5)           ; 28.0 (0.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.3 (0.6)           ; 27.5 (1.2)                       ; 0.2 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 15 (2)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.3 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.3 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.3 (4.8)           ; 26.3 (4.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (8)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |worker_instr_ram|                                                                      ; 33.4 (0.0)           ; 51.7 (0.0)                       ; 18.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 174 (0)                   ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_r3t4                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_6a2d                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 33.4 (33.4)          ; 51.7 (51.7)                      ; 18.3 (18.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 174 (174)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |worker_instr_skidbuf|                                                                  ; 167.6 (0.1)          ; 169.6 (0.5)                      ; 2.0 (0.4)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 16 (0)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 167.5 (0.8)          ; 169.1 (1.2)                      ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 16 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 166.6 (0.0)          ; 167.9 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 166.6 (0.0)          ; 167.9 (0.0)                      ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 166.6 (5.1)          ; 167.9 (6.5)                      ; 1.3 (1.4)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (9)              ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 160.0 (160.0)        ; 160.0 (160.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (160.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |start_ready_valid_fork|                                                                   ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|start_ready_valid_fork                                                                                                                                                                                                                  ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                |id_checker|                                                                                  ; 167.8 (51.9)         ; 203.9 (64.3)                     ; 37.0 (12.4)                                       ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 229 (99)            ; 451 (147)                 ; 0 (0)         ; 7680              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker                                                                                                                                                                                                                                           ; hydra_id_checker                                                                                ; hydra_rtl_library_100                  ;
;                   |cmds_contxt_ram|                                                                          ; 24.5 (24.5)          ; 32.5 (32.5)                      ; 7.9 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 77 (77)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram                                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst                                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                   ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                              ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |cmds_shadow_contxt_ram|                                                                   ; 28.6 (28.6)          ; 35.0 (35.0)                      ; 6.8 (6.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 29 (29)             ; 110 (110)                 ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram                                                                                                                                                                                                                    ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                            ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |pipe0_terminal_skidbuf|                                                                   ; 11.9 (0.2)           ; 13.0 (0.3)                       ; 1.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (1)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 11.7 (10.2)          ; 12.7 (11.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                   |pipe1_terminal_skidbuf|                                                                   ; 22.0 (0.4)           ; 24.0 (0.5)                       ; 2.0 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.5 (0.7)           ; 23.5 (1.0)                       ; 2.0 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.9 (0.0)           ; 22.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.9 (0.0)           ; 22.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.9 (9.0)           ; 22.5 (10.6)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (14)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |rsps_contxt_ram|                                                                          ; 28.9 (28.9)          ; 35.2 (35.2)                      ; 6.8 (6.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 28 (28)             ; 71 (71)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram                                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst                                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                   ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                              ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                |id_queue[0].id_queue_skidbuf|                                                                ; 34.3 (12.3)          ; 36.0 (13.5)                      ; 1.7 (1.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 29 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 20 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.6)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[1].id_queue_skidbuf|                                                                ; 34.0 (11.7)          ; 36.0 (14.0)                      ; 2.0 (2.3)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 31 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.6)           ; 22.0 (1.0)                       ; 0.0 (0.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.1)           ; 21.0 (9.1)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[2].id_queue_skidbuf|                                                                ; 25.8 (4.1)           ; 32.5 (9.6)                       ; 6.7 (5.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 56 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.7 (0.7)           ; 22.8 (1.0)                       ; 1.2 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 21 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.8 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.8 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.5)           ; 21.8 (10.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_gen_path|                                                                                ; 1200.2 (46.1)        ; 1509.8 (47.3)                    ; 314.8 (1.2)                                       ; 5.2 (0.0)                        ; 210.0 (0.0)          ; 1093 (64)           ; 3152 (0)                  ; 0 (0)         ; 189824            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 50.6 (14.0)          ; 57.8 (20.8)                      ; 7.3 (6.8)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (0)              ; 71 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.6 (0.6)           ; 37.1 (1.1)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (2)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 36.0 (4.3)           ; 36.0 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (7)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_start_ready_valid_fork|                                                    ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_start_ready_valid_fork                                                                                                                                                                                                   ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.1 (14.6)          ; 71.9 (28.5)                      ; 15.8 (13.9)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 95 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.5 (0.8)           ; 43.4 (1.0)                       ; 2.0 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 28 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.6 (0.0)           ; 42.4 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.6 (0.0)           ; 42.4 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.6 (8.6)           ; 42.4 (10.8)                      ; 1.8 (2.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 441.5 (219.5)        ; 557.7 (319.7)                    ; 119.4 (103.5)                                     ; 3.3 (3.3)                        ; 20.0 (0.0)           ; 510 (275)           ; 1480 (1199)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                              ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 100.2 (0.0)          ; 100.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                          ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 100.2 (50.8)         ; 100.2 (50.8)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                             ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.4 (49.4)          ; 49.4 (49.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                           ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 13.1 (0.0)           ; 25.5 (0.0)                       ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 95 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                             ; altera_syncram_k0r31                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_84sg1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 13.1 (13.1)          ; 25.5 (25.5)                      ; 12.4 (12.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.7 (17.7)          ; 18.8 (18.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 46 (46)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.8 (60.8)          ; 64.2 (64.2)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 123 (123)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.4 (0.2)           ; 29.2 (0.7)                       ; 0.8 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 28.5 (0.8)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 27.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 27.7 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 27.7 (6.2)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.3 (30.7)          ; 63.8 (41.0)                      ; 11.4 (10.3)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 24 (3)              ; 71 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.6 (0.8)           ; 22.8 (1.0)                       ; 1.1 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 28 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.8 (0.0)           ; 21.8 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.8 (0.0)           ; 21.8 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.8 (9.3)           ; 21.8 (10.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.ctrl_control|                                                                         ; 181.7 (83.4)         ; 231.0 (102.9)                    ; 49.4 (19.5)                                       ; 0.1 (0.1)                        ; 10.0 (0.0)           ; 178 (103)           ; 527 (204)                 ; 0 (0)         ; 47872             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control                                                                                                                                                                                                                        ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.6 (18.6)          ; 20.9 (20.9)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 44 (44)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 27.2 (27.2)          ; 30.0 (30.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 64 (64)                   ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_50e1                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_17c21                                                                       ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 9.4 (9.4)            ; 11.4 (11.4)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 33 (33)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 5.1 (0.0)            ; 11.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram                                                                                                                                                                                                              ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram                                                                                                                                                                                                          ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated                                                                                                                                                                                           ; altera_syncram_rm2t                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                      ; altera_syncram_impl_vhrj1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 5.1 (5.1)            ; 11.2 (11.2)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                     ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 16.3 (0.0)           ; 31.3 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 116 (0)                   ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram                                                                                                                                                                                                         ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram                                                                                                                                                                                                     ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                      ; altera_syncram_8f5t1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                 ; altera_syncram_impl_aham1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 16.3 (16.3)          ; 31.3 (31.3)                      ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 21.7 (0.6)           ; 23.2 (1.2)                       ; 1.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 24 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 21.0 (1.0)           ; 22.0 (1.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 20 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 20.0 (0.0)           ; 21.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 20.0 (0.0)           ; 21.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 20.0 (8.2)           ; 21.0 (9.3)                       ; 1.0 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.head_control|                                                                         ; 71.9 (50.7)          ; 87.3 (57.9)                      ; 15.4 (7.2)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 98 (84)             ; 151 (97)                  ; 0 (0)         ; 5376              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control                                                                                                                                                                                                                        ; hydra_ooo_worker_head_control                                                                   ; hydra_rtl_library_100                  ;
;                      |head_instr_ram|                                                                        ; 4.3 (0.0)            ; 12.0 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (0)                    ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram                                                                                                                                                                                                         ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram                                                                                                                                                                                                     ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated                                                                                                                                                                                      ; altera_syncram_fvvl                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                 ; altera_syncram_impl_1upm1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.3 (4.3)            ; 12.0 (12.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 16.9 (0.0)           ; 17.4 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 16.9 (0.9)           ; 17.4 (1.2)                       ; 0.5 (0.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (2)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 16.0 (4.5)           ; 16.2 (4.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (7)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |timestamp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram                                                                                                                                                                                                          ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated                                                                                                                                                                                           ; altera_syncram_dp2m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1                                                                                                                                                                      ; altera_syncram_impl_qih7                                                                        ; altera_work                            ;
;                   |ooo.worker_control|                                                                       ; 299.3 (116.6)        ; 392.0 (171.1)                    ; 94.5 (56.1)                                       ; 1.8 (1.6)                        ; 80.0 (0.0)           ; 178 (103)           ; 757 (336)                 ; 0 (0)         ; 112384            ; 11    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control                                                                                                                                                                                                                      ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.9 (17.9)          ; 21.8 (21.8)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 49 (49)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 28.1 (28.1)          ; 29.0 (29.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 69 (69)                   ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_50e1                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_17c21                                                                       ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 8.3 (8.3)            ; 10.7 (10.7)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 28 (28)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 23.1 (0.0)           ; 38.9 (0.0)                       ; 15.8 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 131 (0)                   ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram                                                                                                                                                                                                            ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram                                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated                                                                                                                                                                                         ; altera_syncram_rt4p                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                    ; altera_syncram_impl_5k55                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 23.1 (23.1)          ; 38.9 (38.9)                      ; 15.8 (15.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                   ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.2 (0.0)           ; 27.8 (0.0)                       ; 12.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 116 (0)                   ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram                                                                                                                                                                                                       ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                    ; altera_syncram_r3vm                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_ip4b                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.2 (15.2)          ; 27.8 (27.8)                      ; 12.6 (12.6)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                              ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 90.0 (0.6)           ; 92.7 (1.7)                       ; 2.6 (1.1)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 20 (0)              ; 28 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 89.4 (0.7)           ; 91.0 (1.0)                       ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 20 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 88.8 (0.0)           ; 90.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 88.8 (0.0)           ; 90.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 88.8 (7.3)           ; 90.0 (8.3)                       ; 1.2 (1.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (12)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[0].rsp_queue_skidbuf|                                                              ; 34.0 (12.0)          ; 36.5 (14.0)                      ; 2.5 (2.0)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 24 (2)              ; 31 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.6)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[1].rsp_queue_skidbuf|                                                              ; 32.9 (11.9)          ; 36.5 (13.8)                      ; 3.6 (2.0)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 29 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.0 (0.5)           ; 22.7 (1.2)                       ; 1.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 22 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.5 (0.0)           ; 21.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.5 (0.0)           ; 21.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.5 (8.5)           ; 21.5 (9.6)                       ; 1.0 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[2].rsp_queue_skidbuf|                                                              ; 34.1 (12.1)          ; 36.2 (14.0)                      ; 2.1 (1.9)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 29 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (1.0)           ; 22.2 (1.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.3)           ; 21.2 (9.6)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[3].rsp_queue_skidbuf|                                                              ; 20.0 (1.7)           ; 23.3 (3.6)                       ; 3.3 (1.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (2)              ; 31 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 18.3 (0.7)           ; 19.8 (0.8)                       ; 1.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 17 (2)              ; 18 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 17.6 (0.0)           ; 18.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 17.6 (0.0)           ; 18.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 17.6 (6.1)           ; 18.9 (7.2)                       ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_ready_valid_merge|                                                                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_ready_valid_merge                                                                                                                                                                                                                                ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                |rsp_skidbuf|                                                                                 ; 26.0 (2.9)           ; 29.2 (5.5)                       ; 3.2 (2.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 52 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf                                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 23.1 (1.0)           ; 23.7 (1.2)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (3)              ; 31 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 22.1 (0.0)           ; 22.4 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 22.1 (0.0)           ; 22.4 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 22.1 (10.4)          ; 22.4 (10.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |w_skidbuf.cmd_x_skidbuf|                                                                     ; 304.6 (140.7)        ; 380.0 (215.1)                    ; 75.8 (74.7)                                       ; 0.4 (0.4)                        ; 150.0 (0.0)          ; 26 (2)              ; 905 (875)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf                                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 163.9 (2.9)          ; 164.9 (2.9)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 24 (5)              ; 30 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 160.9 (0.0)          ; 162.0 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 160.9 (0.0)          ; 162.0 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 160.9 (9.4)          ; 162.0 (10.3)                     ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (13)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 150.0 (150.0)        ; 150.0 (150.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (150.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |wr.log_ram|                                                                                  ; 7.8 (7.8)            ; 9.4 (9.4)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 50 (50)                   ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram                                                                                                                                                                                                                                           ; hydra_log_ram                                                                                   ; hydra_rtl_library_100                  ;
;                   |ram|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram                                                                                                                                                                                                                                       ; altera_syncram                                                                                  ; altera_work                            ;
;                      |auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated                                                                                                                                                                                                                        ; altera_syncram_7c3c                                                                             ; altera_work                            ;
;                         |altera_syncram_impl1|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                                   ; altera_syncram_impl_km8u1                                                                       ; altera_work                            ;
;          |global_csr|                                                                                        ; 123.1 (0.0)          ; 160.3 (0.0)                      ; 42.2 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 292 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr                                                                                                                                                                                                                                                                               ; ed_synth_traffic_generator_hydra_global_csr_100_jz3tbky                                         ; hydra_global_csr_100                   ;
;             |global_csr_impl|                                                                                ; 94.3 (0.1)           ; 113.5 (0.5)                      ; 24.2 (0.4)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 82 (3)              ; 171 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_impl                                                                                                                                                                                                                                                               ; hydra_global_csr_impl                                                                           ; hydra_global_csr_100                   ;
;                |global_csr_registers|                                                                        ; 94.2 (94.2)          ; 113.0 (113.0)                    ; 23.8 (23.8)                                       ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 171 (171)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers                                                                                                                                                                                                                                          ; hydra_global_csr_registers                                                                      ; hydra_global_csr_100                   ;
;             |global_csr_sync|                                                                                ; 24.4 (11.5)          ; 39.2 (19.2)                      ; 14.8 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 101 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync                                                                                                                                                                                                                                                               ; hydra_global_csr_sync                                                                           ; hydra_global_csr_100                   ;
;                |d2d[0].post_in[0].sync|                                                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|d2d[0].post_in[0].sync                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |d2d[0].wait_in[0].sync|                                                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|d2d[0].wait_in[0].sync                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].done_sync|                                                                            ; 2.5 (2.5)            ; 5.0 (5.0)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].done_sync                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].error_sync|                                                                           ; 2.7 (2.7)            ; 5.0 (5.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].error_sync                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].run_sync|                                                                             ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].run_sync                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |reset_tree|                                                                                     ; 4.4 (2.2)            ; 7.6 (4.3)                        ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 20 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|reset_tree                                                                                                                                                                                                                                                                    ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|reset_tree|sync                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;          |global_csr_axi_bridge|                                                                             ; 46.0 (0.0)           ; 49.6 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge                                                                                                                                                                                                                                                                    ; ed_synth_traffic_generator_altera_axi_bridge_1992_kxv226q                                       ; altera_axi_bridge_1992                 ;
;             |ar_channel_pipeline|                                                                            ; 9.8 (9.8)            ; 10.5 (10.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|ar_channel_pipeline                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |aw_channel_pipeline|                                                                            ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|aw_channel_pipeline                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |b_channel_pipeline|                                                                             ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|b_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |r_channel_pipeline|                                                                             ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|r_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |w_channel_pipeline|                                                                             ; 25.4 (25.4)          ; 27.0 (27.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|w_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;          |mm_interconnect_0|                                                                                 ; 64.3 (0.0)           ; 65.7 (0.0)                       ; 10.4 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0                                                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_mm_interconnect_1920_rqcbspq                                  ; altera_mm_interconnect_1920            ;
;             |cmd_mux|                                                                                        ; 20.2 (17.8)          ; 16.0 (13.3)                      ; 0.3 (0.0)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 49 (45)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                ; ed_synth_traffic_generator_altera_merlin_multiplexer_1922_faztmpq                               ; altera_merlin_multiplexer_1922         ;
;                |arb|                                                                                         ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                                                                        ; altera_merlin_multiplexer_1922         ;
;             |global_csr_apb3_agent|                                                                          ; 28.4 (28.4)          ; 28.0 (28.0)                      ; 4.1 (4.1)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_apb3_agent                                                                                                                                                                                                                                                  ; ed_synth_traffic_generator_altera_merlin_apb_slave_agent_1940_4j3b5gq                           ; altera_merlin_apb_slave_agent_1940     ;
;             |global_csr_axi_bridge_m0_agent|                                                                 ; 15.4 (15.4)          ; 21.5 (21.5)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_axi_bridge_m0_agent                                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_master_ni_19100_y3ctica                            ; altera_merlin_axi_master_ni_19100      ;
;             |rsp_demux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_merlin_demultiplexer_1921_lpkcrti                             ; altera_merlin_demultiplexer_1921       ;
;          |mm_interconnect_1|                                                                                 ; 343.9 (0.0)          ; 351.6 (0.0)                      ; 10.5 (0.0)                                        ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 656 (0)             ; 646 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1                                                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_mm_interconnect_1920_vtrezla                                  ; altera_mm_interconnect_1920            ;
;             |cmd_demux|                                                                                      ; 6.3 (6.3)            ; 7.0 (7.0)                        ; 1.1 (1.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_merlin_demultiplexer_1921_yicp2kq                             ; altera_merlin_demultiplexer_1921       ;
;             |driver0_mem_axi4_csr_axi4l_agent|                                                               ; 17.9 (2.9)           ; 18.5 (3.2)                       ; 2.9 (0.2)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 13 (5)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent                                                                                                                                                                                                                                       ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_19112_5emdibi                             ; altera_merlin_axi_slave_ni_19112       ;
;                |read_rsp_fifo|                                                                               ; 4.8 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|read_rsp_fifo                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_3oiloga       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 4.8 (4.8)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                             ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |write_rsp_fifo|                                                                              ; 9.9 (0.0)            ; 12.8 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|write_rsp_fifo                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_3oiloga       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 9.9 (9.9)            ; 12.8 (12.8)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                            ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;             |global_csr_axi_bridge_s0_agent|                                                                 ; 288.1 (4.0)          ; 293.3 (4.0)                      ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (6)             ; 591 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent                                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_19112_ykxseta                             ; altera_merlin_axi_slave_ni_19112       ;
;                |read_rsp_fifo|                                                                               ; 24.2 (0.0)           ; 24.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo                                                                                                                                                                                                                           ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_qo57tlq       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 24.2 (24.2)          ; 24.8 (24.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                               ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |write_rsp_fifo|                                                                              ; 259.6 (0.0)          ; 264.5 (0.0)                      ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 528 (0)             ; 551 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo                                                                                                                                                                                                                          ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_qo57tlq       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 259.6 (259.6)        ; 264.5 (264.5)                    ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 528 (528)           ; 551 (551)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;             |remote_access_jamb_master_agent|                                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_agent                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_merlin_master_agent_1930_l64uqry                              ; altera_merlin_master_agent_1930        ;
;             |remote_access_jamb_master_limiter|                                                              ; 9.7 (9.7)            ; 9.9 (9.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_limiter                                                                                                                                                                                                                                      ; ed_synth_traffic_generator_altera_merlin_traffic_limiter_1921_6hyjguq                           ; altera_merlin_traffic_limiter_1921     ;
;             |router|                                                                                         ; 3.9 (3.9)            ; 5.0 (5.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|router                                                                                                                                                                                                                                                                 ; ed_synth_traffic_generator_altera_merlin_router_1921_lras3ty                                    ; altera_merlin_router_1921              ;
;             |rsp_mux|                                                                                        ; 16.4 (16.4)          ; 16.5 (16.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                ; ed_synth_traffic_generator_altera_merlin_multiplexer_1922_wrdg73y                               ; altera_merlin_multiplexer_1922         ;
;          |remote_access_jamb|                                                                                ; 477.1 (0.0)          ; 484.0 (0.0)                      ; 51.4 (0.0)                                        ; 44.6 (0.0)                       ; 0.0 (0.0)            ; 610 (0)             ; 563 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb                                                                                                                                                                                                                                                                       ; ed_synth_traffic_generator_altera_jtag_avalon_master_191_unfwqdy                                ; altera_jtag_avalon_master_191          ;
;             |b2p|                                                                                            ; 10.3 (10.3)          ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|b2p                                                                                                                                                                                                                                                                   ; altera_avalon_st_bytes_to_packets                                                               ; altera_avalon_st_bytes_to_packets_1922 ;
;             |b2p_adapter|                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|b2p_adapter                                                                                                                                                                                                                                                           ; ed_synth_traffic_generator_channel_adapter_1922_rd56ufy                                         ; channel_adapter_1922                   ;
;             |fifo|                                                                                           ; 21.0 (21.0)          ; 23.5 (23.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 32 (32)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo                                                                                                                                                                                                                                                                  ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |gen_blk9.gen_blk10_else.altera_syncram_component|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                   |auto_generated|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                                                  ; altera_syncram_eh5b                                                                             ; altera_work                            ;
;                      |altera_syncram_impl1|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                                             ; altera_syncram_impl_qm6s1                                                                       ; altera_work                            ;
;             |jtag_phy_embedded_in_jtag_master|                                                               ; 247.2 (0.0)          ; 256.0 (0.0)                      ; 31.5 (0.0)                                        ; 22.7 (0.0)                       ; 0.0 (0.0)            ; 307 (0)             ; 308 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                      ; altera_avalon_st_jtag_interface                                                                 ; altera_jtag_dc_streaming_191           ;
;                |node|                                                                                        ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                 ; altera_jtag_sld_node                                                                            ; altera_jtag_dc_streaming_191           ;
;                   |sld_virtual_jtag_component|                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                                                                                                                                      ; sld_virtual_jtag_basic                                                                          ; altera_work                            ;
;                      |sld_virtual_jtag_impl_inst|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                                                                                                                                           ; sld_virtual_jtag_impl                                                                           ; altera_work                            ;
;                |normal.jtag_dc_streaming|                                                                    ; 246.2 (0.0)          ; 255.0 (0.0)                      ; 31.5 (0.0)                                        ; 22.7 (0.0)                       ; 0.0 (0.0)            ; 304 (0)             ; 308 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                             ; altera_jtag_dc_streaming                                                                        ; altera_jtag_dc_streaming_191           ;
;                   |jtag_streaming|                                                                           ; 201.2 (186.5)        ; 212.4 (198.8)                    ; 21.3 (18.3)                                       ; 10.1 (6.0)                       ; 0.0 (0.0)            ; 286 (278)           ; 219 (200)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                              ; altera_jtag_streaming                                                                           ; altera_jtag_dc_streaming_191           ;
;                      |clock_sense_reset_n_synchronizer|                                                      ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                             ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |clock_sensor_synchronizer|                                                             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |clock_to_sample_div2_synchronizer|                                                     ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |idle_inserter|                                                                         ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                ; altera_avalon_st_idle_inserter                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |idle_remover|                                                                          ; 5.2 (5.2)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                 ; altera_avalon_st_idle_remover                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |reset_to_sample_synchronizer|                                                          ; 2.2 (2.2)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                 ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                   |sink_crosser|                                                                             ; 27.8 (10.8)          ; 29.0 (11.0)                      ; 7.0 (3.1)                                         ; 5.9 (2.9)                        ; 0.0 (0.0)            ; 17 (5)              ; 59 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |alt_rst_req_sync_in_rst|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                                                                                                                                        ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                      |alt_rst_req_sync_out_rst|                                                              ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                      |in_to_out_synchronizer|                                                                ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |out_to_in_synchronizer|                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 2.1 (2.1)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |output_stage|                                                                          ; 8.4 (8.4)            ; 9.5 (9.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                   ; altera_avalon_st_pipeline_base                                                                  ; altera_jtag_dc_streaming_191           ;
;                   |source_crosser|                                                                           ; 13.1 (10.4)          ; 12.1 (8.6)                       ; 3.2 (2.2)                                         ; 4.2 (4.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                              ; altera_jtag_src_crosser                                                                         ; altera_jtag_dc_streaming_191           ;
;                      |crosser|                                                                               ; 2.7 (0.7)            ; 3.5 (0.6)                        ; 1.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                      ; altera_jtag_control_signal_crosser                                                              ; altera_jtag_dc_streaming_191           ;
;                         |synchronizer|                                                                       ; 1.9 (1.9)            ; 2.9 (2.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                         ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                   |synchronizer|                                                                             ; 4.1 (4.1)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                ; altera_std_synchronizer                                                                         ; altera_work                            ;
;             |p2b|                                                                                            ; 14.6 (14.6)          ; 14.0 (14.0)                      ; 0.8 (0.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 25 (25)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|p2b                                                                                                                                                                                                                                                                   ; altera_avalon_st_packets_to_bytes                                                               ; altera_avalon_st_packets_to_bytes_1922 ;
;             |rst_controller|                                                                                 ; 5.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|rst_controller                                                                                                                                                                                                                                                        ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;                |alt_rst_sync_uq1|                                                                            ; 5.0 (5.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;             |transacto|                                                                                      ; 178.4 (0.0)          ; 178.7 (0.0)                      ; 15.9 (0.0)                                        ; 15.6 (0.0)                       ; 0.0 (0.0)            ; 232 (0)             ; 188 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|transacto                                                                                                                                                                                                                                                             ; altera_avalon_packets_to_master                                                                 ; altera_avalon_packets_to_master_1922   ;
;                |p2m|                                                                                         ; 178.4 (178.4)        ; 178.7 (178.7)                    ; 15.9 (15.9)                                       ; 15.6 (15.6)                      ; 0.0 (0.0)            ; 232 (232)           ; 188 (188)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m                                                                                                                                                                                                                                                         ; packets_to_master                                                                               ; altera_avalon_packets_to_master_1922   ;
;          |rst_controller|                                                                                    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller                                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;             |alt_rst_sync_uq1|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;          |rst_controller_001|                                                                                ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller_001                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;             |alt_rst_sync_uq1|                                                                               ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;    |user_pll|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; user_pll                                                                                                                                                                                                                                                                                                              ; ed_synth_user_pll                                                                               ; ed_synth_user_pll                      ;
;       |altera_iopll_inst|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; user_pll|altera_iopll_inst                                                                                                                                                                                                                                                                                            ; ed_synth_user_pll_altera_iopll_2000_q2hxwiy                                                     ; altera_iopll_2000                      ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                                                                                                                                           ; Number of Wires Used ; Fanout ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]~ERTMxsyn                                                                   ; 783                  ; 241    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|log_pipe[0][13]~ERTM0                                                                                                        ; 665                  ; 297    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[5] ; 378                  ; 484    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[4]                             ; 271                  ; 293    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[4]     ; 270                  ; 329    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[4]                  ; 244                  ; 331    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]     ; 233                  ; 331    ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync|altera_reset_synchronizer_int_chain_out                                           ; 228                  ; 147    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]     ; 219                  ; 332    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]                  ; 219                  ; 333    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                          ;
+---------------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+---------------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; emif_io96b_lpddr4_0_mem_0_mem_cs[0]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[0]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[1]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[2]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[3]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[4]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_ca[5]         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_cke[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_t[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_ck_0_mem_ck_c[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_reset_n_mem_reset_n ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[0]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[1]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[2]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[3]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[4]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[5]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[6]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[7]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[8]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[9]         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[10]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[11]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[12]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[13]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[14]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[15]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[16]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[17]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[18]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[19]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[20]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[21]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[22]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[23]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[24]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[25]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[26]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[27]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[28]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[29]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[30]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dq[31]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dqs_c[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[0]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[1]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[2]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_mem_0_mem_dmi[3]        ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; ref_clk_usr_pll_clk                         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ref_clk_clk                                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_io96b_lpddr4_0_oct_0_oct_rzqin         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ref_clk_clk(n)                              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+---------------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------------+
; Routing Usage Summary                                               ;
+--------------------------------------+------------------------------+
; Routing Resource Type                ; Usage                        ;
+--------------------------------------+------------------------------+
; Block Input Mux Wrapbacks            ; 2,353 / 197,400 ( 1 % )      ;
; Block Input Muxes                    ; 130,950 / 2,278,560 ( 6 % )  ;
; Block interconnects                  ; 107,335 / 2,391,360 ( 4 % )  ;
; C1 interconnects                     ; 52,357 / 1,071,360 ( 5 % )   ;
; C4 interconnects                     ; 9,837 / 1,049,040 ( < 1 % )  ;
; C8 interconnects                     ; 145 / 104,904 ( < 1 % )      ;
; DCM_muxes                            ; 2 / 456 ( < 1 % )            ;
; DELAY_CHAINs                         ; 14 / 4,306 ( < 1 % )         ;
; Direct links                         ; 12,906 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 1 / 31,584 ( < 1 % )         ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )            ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )            ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 2 / 16 ( 13 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 2 / 16 ( 13 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 1 / 8 ( 13 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 1 / 8 ( 13 % )               ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )               ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )              ;
; Programmable Invert Buffers          ; 14 / 320 ( 4 % )             ;
; Programmable Invert Inputs           ; 4,981 / 214,170 ( 2 % )      ;
; Programmable Inverts                 ; 4,981 / 214,170 ( 2 % )      ;
; R0 interconnects                     ; 69,724 / 1,835,820 ( 4 % )   ;
; R1 interconnects                     ; 43,877 / 1,049,040 ( 4 % )   ;
; R12 interconnects                    ; 235 / 157,356 ( < 1 % )      ;
; R2 interconnects                     ; 15,583 / 527,340 ( 3 % )     ;
; R4 interconnects                     ; 7,745 / 532,980 ( 1 % )      ;
; R6 interconnects                     ; 5,605 / 535,800 ( 1 % )      ;
; Redundancy Muxes                     ; 2 / 62,248 ( < 1 % )         ;
; Row Clock Tap-Offs                   ; 3,488 / 157,356 ( 2 % )      ;
; Switchbox_clock_muxes                ; 30 / 5,120 ( < 1 % )         ;
; VIO Buffers                          ; 298 / 12,800 ( 2 % )         ;
; Vertical_seam_tap_muxes              ; 27 / 2,304 ( 1 % )           ;
+--------------------------------------+------------------------------+


+---------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                               ;
+------------------------------------+------------------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)               ; Delay Added in ns ;
+------------------------------------+------------------------------------+-------------------+
; user_pll|altera_iopll_inst_outclk0 ; user_pll|altera_iopll_inst_outclk0 ; 136.8             ;
+------------------------------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                 ; Destination Register                                                                                                                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[249].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[55].inst_ff ; 0.567             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[250].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[56].inst_ff ; 0.561             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[49].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[47].inst_ff ; 0.560             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[98].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[0].inst_ff  ; 0.560             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[178].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[80].inst_ff ; 0.559             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[47].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[45].inst_ff ; 0.558             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[185].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[87].inst_ff ; 0.555             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[48].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[46].inst_ff ; 0.555             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[107].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[9].inst_ff  ; 0.550             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[182].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[84].inst_ff ; 0.545             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[181].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[83].inst_ff ; 0.543             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[236].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[42].inst_ff ; 0.539             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[184].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[86].inst_ff ; 0.539             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[104].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[6].inst_ff  ; 0.538             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[190].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[92].inst_ff ; 0.537             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[237].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[43].inst_ff ; 0.536             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[238].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[44].inst_ff ; 0.533             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[253].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[59].inst_ff ; 0.531             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[125].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[27].inst_ff ; 0.514             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[117].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[19].inst_ff ; 0.514             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[101].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[3].inst_ff  ; 0.498             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[243].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[49].inst_ff ; 0.493             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[165].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[67].inst_ff ; 0.493             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[191].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[93].inst_ff ; 0.493             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[164].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[66].inst_ff ; 0.493             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[55].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[53].inst_ff ; 0.492             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[66].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[64].inst_ff ; 0.492             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[248].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[54].inst_ff ; 0.491             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[254].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[60].inst_ff ; 0.490             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[179].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[81].inst_ff ; 0.490             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[246].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[52].inst_ff ; 0.488             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[74].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[72].inst_ff ; 0.486             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[67].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[65].inst_ff ; 0.485             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[161].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[63].inst_ff ; 0.484             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[75].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[73].inst_ff ; 0.484             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[284].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[90].inst_ff ; 0.484             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[87].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[85].inst_ff ; 0.483             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[162].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[64].inst_ff ; 0.482             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[86].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[84].inst_ff ; 0.482             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[88].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[86].inst_ff ; 0.481             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[58].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[56].inst_ff ; 0.479             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[188].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[90].inst_ff ; 0.479             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[76].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[74].inst_ff ; 0.478             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[44].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[42].inst_ff ; 0.477             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[251].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[57].inst_ff ; 0.476             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[244].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[50].inst_ff ; 0.476             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[241].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[47].inst_ff ; 0.475             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[89].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[87].inst_ff ; 0.473             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[30].lrm~reg1           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide|gen_hmc_c2p_reg_350.gen_c2p_ff[38].inst_ff                ; 0.473             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[245].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[51].inst_ff ; 0.473             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[286].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[92].inst_ff ; 0.471             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[95].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[93].inst_ff ; 0.471             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[42].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[40].inst_ff ; 0.471             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[103].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[5].inst_ff  ; 0.469             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[50].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[48].inst_ff ; 0.469             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[97].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[95].inst_ff ; 0.469             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[158].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[60].inst_ff ; 0.468             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[93].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[91].inst_ff ; 0.468             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[153].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[55].inst_ff ; 0.468             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[40].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[38].inst_ff ; 0.468             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[155].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[57].inst_ff ; 0.466             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[110].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[12].inst_ff ; 0.465             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[289].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[95].inst_ff ; 0.465             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[81].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[79].inst_ff ; 0.463             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[54].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[52].inst_ff ; 0.463             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[51].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[49].inst_ff ; 0.462             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[170].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[72].inst_ff ; 0.461             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[59].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[57].inst_ff ; 0.460             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[240].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[46].inst_ff ; 0.460             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[91].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[89].inst_ff ; 0.457             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[106].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[8].inst_ff  ; 0.454             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[64].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[62].inst_ff ; 0.453             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[37].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[35].inst_ff ; 0.453             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[119].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[21].inst_ff ; 0.446             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[271].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[77].inst_ff ; 0.438             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[100].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[2].inst_ff  ; 0.438             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[127].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[29].inst_ff ; 0.438             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[21].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[19].inst_ff ; 0.432             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[189].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[91].inst_ff ; 0.432             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[40].lrm~reg1           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide|gen_hmc_c2p_reg_350.gen_c2p_ff[48].inst_ff                ; 0.428             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[269].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[75].inst_ff ; 0.428             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[252].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[58].inst_ff ; 0.427             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[186].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[88].inst_ff ; 0.426             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[136].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[38].inst_ff ; 0.426             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[41].lrm~reg1           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide|gen_hmc_c2p_reg_350.gen_c2p_ff[49].inst_ff                ; 0.424             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[152].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[54].inst_ff ; 0.422             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[41].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[39].inst_ff ; 0.422             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[247].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[53].inst_ff ; 0.421             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[163].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[65].inst_ff ; 0.419             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[159].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[61].inst_ff ; 0.418             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[46].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[44].inst_ff ; 0.418             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[32].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[30].inst_ff ; 0.416             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[53].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[51].inst_ff ; 0.416             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[92].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[90].inst_ff ; 0.415             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[160].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[62].inst_ff ; 0.415             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[187].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[89].inst_ff ; 0.415             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[17].lrm~reg1           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide|gen_hmc_c2p_reg_350.gen_c2p_ff[26].inst_ff                ; 0.414             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[288].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[94].inst_ff ; 0.412             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[69].lrm~reg1  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[67].inst_ff ; 0.411             ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|ml[168].lrm~reg1 ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_c2p_reg_350.gen_c2p_ff[70].inst_ff ; 0.409             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(36, 40), (47, 47)]              ; 31.458 %    ;
; short           ; left      ; [(72, 0), (83, 7)]                ; 41.429 %    ;
; short           ; up        ; [(60, 0), (71, 7)]                ; 31.154 %    ;
; short           ; down      ; [(72, 8), (83, 15)]               ; 50.200 %    ;
; long high speed ; right     ; [(48, 40), (59, 47)]              ; 86.667 %    ;
; long high speed ; left      ; [(60, 8), (71, 15)]               ; 77.663 %    ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 98.276 %    ;
; long high speed ; down      ; [(36, 40), (47, 47)]              ; 81.034 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                           ;
+-----------------+-----------+-----------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                          ;
+-----------------+-----------+-----------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(36, 40), (47, 47)]              ; 31.458 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[47] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[64] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[63] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[48] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[35] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[34] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[62] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[32] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[16] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[3]  ;
; short           ; right     ; [(36, 40), (47, 47)]              ; 31.458 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[186]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[90]      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[180]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[182]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[184]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[148]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[24]      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[52]      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[100]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[102]     ;
; short           ; left      ; [(72, 0), (83, 7)]                ; 41.429 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[172]           ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[173]           ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[174]           ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[175]           ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[194]           ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.in__data_pipe[2][195]                                                                ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.in__data_pipe[2][196]                                                                ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.in__data_pipe[2][198]                                                                ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.in__data_pipe[2][199]                                                                ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.in__data_pipe[2][200]                                                                ;
; short           ; left      ; [(72, 0), (83, 7)]                ; 41.429 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[195]  ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C42                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C46                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C90                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C94                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C24                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C26                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C28                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C30                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C58                                ;
; short           ; up        ; [(60, 0), (71, 7)]                ; 31.154 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][236]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][240]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][228]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][10]                                                                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][218]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][220]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][224]                                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][6]                                                                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][8]                                                                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.in__data_pipe[1][12]                                                                              ;
; short           ; up        ; [(60, 0), (71, 7)]                ; 31.154 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C79                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C39                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C25                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C79                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C57                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C59                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C61                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C81                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C27                                ;
;     --          ;           ;                                   ;             ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane|gen_lane_p2c_fa.fa_p2c_lane~O_P2C81                                ;
; short           ; down      ; [(72, 8), (83, 15)]               ; 50.200 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|rdreq_g~1                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[0]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[1]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                 ;
; short           ; down      ; [(72, 8), (83, 15)]               ; 50.200 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_valid[0]                                                                                         ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|rdreq_g~1                                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[0]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[1]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]                  ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]                  ;
; long high speed ; right     ; [(48, 40), (59, 47)]              ; 86.667 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_ready_valid_merge|reduce_and_0                                                                                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|pwm_cnt[0]~ERTM                                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|pwm_cnt[1]~ERTM                                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i5882~1_ERTM2                                                                                                      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|pwm_cnt[2]~ERTM                                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][438]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][103]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][359]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][534]                                                                                                   ;
; long high speed ; right     ; [(48, 40), (59, 47)]              ; 86.667 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_ready_valid_merge|reduce_and_0                                                                                 ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][188]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][438]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][128]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r2u_pipe[3].rdata_pnf_1_lo_reg__wdata[31]                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r2u_pipe[2].rdata_pnf_0_lo_reg__wdata[5]                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r2u_pipe[2].rdata_pnf_0_lo_reg__wdata[3]                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r2u_pipe[2].rdata_pnf_0_lo_reg__wdata[4]                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[0][444]                                                                                                   ;
; long high speed ; left      ; [(60, 8), (71, 15)]               ; 77.663 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|rdreq_g~1                                                                          ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[0]                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[0]                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[1]                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[1]                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[2]                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[2]                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[3]                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|read_addr[3]                               ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|write_addr[4]                              ;
; long high speed ; left      ; [(60, 8), (71, 15)]               ; 77.663 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3                                                                                      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout11                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout0                                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout4                                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout8                                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout9                                              ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout10                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout12                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout13                                             ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]~sr_lutram_dout14                                             ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 98.276 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][55]                                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][567]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][568]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][563]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][571]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[118]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[120]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[122]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[242]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[244]     ;
; long high speed ; up        ; [(36, 32), (47, 39)]              ; 98.276 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][55]                                                                                                    ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][567]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][568]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][563]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][571]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[23]      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[25]      ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[197]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[242]     ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[244]     ;
; long high speed ; down      ; [(36, 40), (47, 47)]              ; 81.034 %    ;    High Routing Fan-Out                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[55] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[50] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[43] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[54] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[23] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[18] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[11] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[41] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[53] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[9]  ;
; long high speed ; down      ; [(36, 40), (47, 47)]              ; 81.034 %    ;    Long Distance                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[3][180]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[1].ter_dq_mask_0_lo_reg[12]                                                                                        ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[55] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[50] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[0][176]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[54] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[23] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[18] ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|log_pipe[0][178]                                                                                                   ;
;     --          ;           ;                                   ;             ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|dout[41] ;
+-----------------+-----------+-----------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                              ; Total Grid Crossings ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|log_pipe[0][13]~ERTM0                                                                                                                                                ; 39                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]~ERTMxsyn                                                                                                           ; 39                   ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_LOCK                                                                                                                                                                                     ; 19                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|almost_full~ERTM0                                    ; 18                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|almost_full~ERTM1                                    ; 14                   ;
; ~GND                                                                                                                                                                                                                                  ; 12                   ;
; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst|reset_n_sync.reset_sync_inst|dreg[1]                                                                                                                                      ; 10                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|i1729~5_ERTM2                                                                                                                                                         ; 9                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~4                                                                            ; 7                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~3                                                                            ; 7                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~2                                                                            ; 7                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[15]~SynDup                                                                                                                                               ; 6                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[10]~SynDup                                                                                                                                               ; 6                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.wstrb_nt_mask_en[0]~ERTM                                                                                                                                                  ; 6                    ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3                                                                                                                                         ; 6                    ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 6                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~6                                                                            ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~5                                                                            ; 5                    ;
; rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[26]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[27]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[19]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[20]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[17]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[11]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[28]                                                                                                                                                      ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[16]~SynDup                                                                                                                                               ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_ready_valid_merge|reduce_and_0                                                                                                                                    ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|pwm~ERTM                                                                                                                                                              ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[1]~SynDup                                                                                                                                                ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[2]~SynDup                                                                                                                                                ; 5                    ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync|altera_reset_synchronizer_int_chain_out                                                                                   ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|regs.trafficgen_reset[0]~ERTM                                                                                                                                                  ; 5                    ;
; axil_driver_0|emif_ph2_axil_driver_inst|ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst|r_cal_done_rst_n                                                                                                     ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|pipe_valid[0]                                                                                                                           ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].rd__log_ram__ren~SynDup                                                                                                                                            ; 5                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_waddr[14]                                                                                                                                                      ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_waddr[11]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter|Decoder_0~1                                                                                    ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wstrb[0]~SynDup_5                                                                                                                                              ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~0                                                                            ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter|Decoder_0~1                                                                            ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[3].ram_wdata[28]~SynDup_5                                                                                                                                             ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[22]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[21]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[25]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[29]                                                                                                                                                      ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[14]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[12]~SynDup                                                                                                                                               ; 4                    ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|u2r_pipe[0].ram_wdata[8]~SynDup                                                                                                                                                ; 4                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


+--------------------------------------------------+
; Hyper-Retimer Settings                           ;
+------------------------+---------+---------------+
; Option                 ; Setting ; Default Value ;
+------------------------+---------+---------------+
; Enable Auto-Pipelining ; On      ; On            ;
+------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Reset Sequence Requirement                                                                                            ;
+-----------------------------------------------------------------------------------------+-----------------------------+
; Clock Name                                                                              ; Number of additional cycles ;
+-----------------------------------------------------------------------------------------+-----------------------------+
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_ref_clock                                  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_pll_ncntr                                  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_vco_base_0                                 ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_vco_clk_periph_0                           ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_c0_cntr_0                                  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_0                                  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_c1_cntr_0                                  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_sync_0                             ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]_in  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]_in  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]_in  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]_in  ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_hmc_wide_p2c                            ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_hmc_wide_c2p                            ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_3_c2p                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_2_c2p                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_1_c2p                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_1_p2c                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_2_p2c                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_3_p2c                              ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_0_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_0_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_1_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_1_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_2_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_2_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_3_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_3_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_4_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_4_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_5_rxclk_gated                         ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_5_byte_rx_gated                       ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]_nff ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]_nff ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]_nff ; 0                           ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]_nff ; 0                           ;
; internal_clk                                                                            ; 0                           ;
; user_pll|altera_iopll_inst_refclk                                                       ; 0                           ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll|ref_clk0                                     ; 0                           ;
; user_pll|altera_iopll_inst_n_cnt_clk                                                    ; 0                           ;
; user_pll|altera_iopll_inst_m_cnt_clk                                                    ; 0                           ;
; user_pll|altera_iopll_inst_outclk0                                                      ; 3                           ;
; user_pll|altera_iopll_inst_outclk1                                                      ; 0                           ;
; altera_reserved_tck                                                                     ; 0                           ;
+-----------------------------------------------------------------------------------------+-----------------------------+
Note: Due to retiming optimizations, a clock domain may require a longer reset sequence to ensure correct functionality.  The table above indicates the minimum number of additional reset sequence cycles needed for each clock domain.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Limit Summary                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+
; Clock Transfer                                                                                          ; Limiting Reason                                           ; Recommendation                                                                       ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+
; Transfer from altera_reserved_tck to Top-level Output ports                                             ; Path Limit                                                ; None. Retiming has used all available register locations in the critical chain path. ;
;                                                                                                         ;                                                           ;    Performance cannot be increased through retiming/Fast Forward analysis alone.     ;
;                                                                                                         ;                                                           ;    Increased clock speed may be possible through other optimization techniques.      ;
; Clock Domain Top-level Input ports                                                                      ; Path Limit                                                ; None. Retiming has used all available register locations in the critical chain path. ;
;                                                                                                         ;                                                           ;    Performance cannot be increased through retiming/Fast Forward analysis alone.     ;
;                                                                                                         ;                                                           ;    Increased clock speed may be possible through other optimization techniques.      ;
; Clock Domain user_pll|altera_iopll_inst_outclk0                                                         ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Clock Domain user_pll|altera_iopll_inst_outclk1                                                         ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Clock Domain altera_reserved_tck                                                                        ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Transfer from user_pll|altera_iopll_inst_outclk1 to user_pll|altera_iopll_inst_outclk0                  ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Transfer from user_pll|altera_iopll_inst_outclk0 to user_pll|altera_iopll_inst_outclk1                  ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Transfer from user_pll|altera_iopll_inst|tennm_ph2_iopll|ref_clk0 to user_pll|altera_iopll_inst_outclk0 ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
; Clock Domain emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_0                                     ; Meets timing requirements: No further analysis performed. ; None                                                                                 ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+--------------------------------------------------------------------------------------+


Critical Chain Summary for Transfer from altera_reserved_tck to Top-level Output ports
===============================================================================
+-------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                  ;
+-------------------------------------------------------------------------------------+
; Recommendation                                                                      ;
+-------------------------------------------------------------------------------------+
; The critical chain is limited by: Path Limit                                        ;
;                                                                                     ;
; The source or destination register is involved in a cross-partition transfer        ;
;    and so Hyper-Registers on the routing path cannot be used and are not displayed  ;
;    on the critical chain. Consider duplicating the register to isolate the critical ;
;    path from the cross-partition transfer.                                          ;
;                                                                                     ;
; Retiming Restriction: Boundary Port Restriction                                     ;
;  Unable to retime across boundary ports:                                            ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo              ;
;                                                                                     ;
; Retiming Restriction: Cross Partition Transfer Restriction                          ;
;  Unable to retime across nodes involved in cross-partition transfers:               ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                   ;
;    altera_reserved_tdo~output                                                       ;
+-------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                      ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+
; Path Info            ; Register  ; Register ID ; Element                                                                                    ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+
; Long Path (Critical) ; REG (SDM) ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; Long Path (Critical) ;           ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo                         ;
; Long Path (Critical) ;           ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input                  ;
; Long Path (Critical) ;           ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo                        ;
; Long Path (Critical) ;           ;             ; altera_reserved_tdo~output|i                                                               ;
; Long Path (Critical) ;           ;             ; altera_reserved_tdo~output|o                                                               ;
; Long Path (Critical) ; PIN       ;             ; altera_reserved_tdo                                                                        ;
+----------------------+-----------+-------------+--------------------------------------------------------------------------------------------+



Critical Chain Summary for Clock Domain Top-level Input ports
===============================================================================
+-------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                  ;
+-------------------------------------------------------------------------------------+
; Recommendation                                                                      ;
+-------------------------------------------------------------------------------------+
; The critical chain is limited by: Path Limit                                        ;
;                                                                                     ;
; The source or destination register is involved in a cross-partition transfer        ;
;    and so Hyper-Registers on the routing path cannot be used and are not displayed  ;
;    on the critical chain. Consider duplicating the register to isolate the critical ;
;    path from the cross-partition transfer.                                          ;
;                                                                                     ;
; Retiming Restriction: Boundary Port Restriction                                     ;
;  Unable to retime across boundary ports:                                            ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi              ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo              ;
;                                                                                     ;
; Retiming Restriction: Cross Partition Transfer Restriction                          ;
;  Unable to retime across nodes involved in cross-partition transfers:               ;
;    altera_reserved_tdi~input                                                        ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                   ;
;    altera_reserved_tdo~output                                                       ;
+-------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                    ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+
; Path Info            ; Register ; Register ID ; Element                                                                   ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+
; Long Path (Critical) ; PIN      ;             ; altera_reserved_tdi                                                       ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdi~input|i                                               ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdi~input|o                                               ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi|input ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi       ;
; Long Path (Critical) ;          ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdi        ;
; Long Path (Critical) ;          ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo        ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input ;
; Long Path (Critical) ;          ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo       ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdo~output|i                                              ;
; Long Path (Critical) ;          ;             ; altera_reserved_tdo~output|o                                              ;
; Long Path (Critical) ; PIN      ;             ; altera_reserved_tdo                                                       ;
+----------------------+----------+-------------+---------------------------------------------------------------------------+



Clock Domain user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain user_pll|altera_iopll_inst_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain altera_reserved_tck (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from user_pll|altera_iopll_inst_outclk1 to user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from user_pll|altera_iopll_inst_outclk0 to user_pll|altera_iopll_inst_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from user_pll|altera_iopll_inst|tennm_ph2_iopll|ref_clk0 to user_pll|altera_iopll_inst_outclk0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_0 (Meets timing requirements: No further analysis performed.)
===============================================================================


+---------------------------------------------------------------------+
; Routing Usage Summary                                               ;
+--------------------------------------+------------------------------+
; Routing Resource Type                ; Usage                        ;
+--------------------------------------+------------------------------+
; Block Input Mux Wrapbacks            ; 2,353 / 197,400 ( 1 % )      ;
; Block Input Muxes                    ; 130,950 / 2,278,560 ( 6 % )  ;
; Block interconnects                  ; 107,335 / 2,391,360 ( 4 % )  ;
; C1 interconnects                     ; 52,481 / 1,071,360 ( 5 % )   ;
; C4 interconnects                     ; 10,016 / 1,049,040 ( < 1 % ) ;
; C8 interconnects                     ; 157 / 104,904 ( < 1 % )      ;
; DCM_muxes                            ; 2 / 456 ( < 1 % )            ;
; DELAY_CHAINs                         ; 14 / 4,306 ( < 1 % )         ;
; Direct links                         ; 12,906 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 1 / 31,584 ( < 1 % )         ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )            ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )            ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 2 / 16 ( 13 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 2 / 16 ( 13 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 1 / 8 ( 13 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 1 / 8 ( 13 % )               ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )               ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )              ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )              ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )              ;
; Programmable Invert Buffers          ; 14 / 320 ( 4 % )             ;
; Programmable Invert Inputs           ; 4,981 / 214,170 ( 2 % )      ;
; Programmable Inverts                 ; 4,981 / 214,170 ( 2 % )      ;
; R0 interconnects                     ; 69,842 / 1,835,820 ( 4 % )   ;
; R1 interconnects                     ; 43,875 / 1,049,040 ( 4 % )   ;
; R12 interconnects                    ; 249 / 157,356 ( < 1 % )      ;
; R2 interconnects                     ; 15,601 / 527,340 ( 3 % )     ;
; R4 interconnects                     ; 7,747 / 532,980 ( 1 % )      ;
; R6 interconnects                     ; 5,621 / 535,800 ( 1 % )      ;
; Redundancy Muxes                     ; 2 / 62,248 ( < 1 % )         ;
; Row Clock Tap-Offs                   ; 3,488 / 157,356 ( 2 % )      ;
; Switchbox_clock_muxes                ; 30 / 5,120 ( < 1 % )         ;
; VIO Buffers                          ; 298 / 12,800 ( 2 % )         ;
; Vertical_seam_tap_muxes              ; 27 / 2,304 ( 1 % )           ;
+--------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                                                                                                                                                                                                                                                                ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Synchronizer Identification ; ed_synth       ;              ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|mlab_inst ; OFF           ; Compiler or HDL Assignment ;
; Synchronizer Identification ; ed_synth       ;              ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|mlab_inst ; OFF           ; Compiler or HDL Assignment ;
; Synchronizer Identification ; ed_synth       ;              ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                          ; OFF           ; Compiler or HDL Assignment ;
; Synchronizer Identification ; ed_synth       ;              ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                   ; OFF           ; Compiler or HDL Assignment ;
; Synchronizer Identification ; ed_synth       ;              ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                  ; OFF           ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Can't read Quartus Prime message file C:/LPDDR_test/baseline_3906/qii/qdb/_compiler/ed_synth/_flat/24.3.1/legacy/1/ed_synth.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:03.
Info (119006): Selected device A5ED065BB32AE6SR0 for design "ed_synth"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:35
Info (12627): Pin ~ALTERA_OSC_CLK_1~ is reserved at location BR102
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location BK102
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location CF112
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location CH99
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location BH99
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location BK99
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location BM99
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location BM102
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location CF102
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location CC102
Info (12627): Pin ~ALTERA_AS_nRST~ is reserved at location CA102
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "ref_clk_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "ref_clk_clk(n)" File: C:/LPDDR_test/baseline_3906/qii/ed_synth/synth/ed_synth.v Line: 18
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (12677): No exact pin location assignment(s) for 55 pins of 58 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:02
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity intel_axi4lite_injector_util_synchronizer_ff_r2
        Info (332166): set_multicycle_path -to [get_keepers *synchronizer_ff_r2*ff_meta[*]] 2
        Info (332166): set_false_path -hold -to [get_keepers *synchronizer_ff_r2*ff_meta[*]]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller'
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|remote_access_jamb|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller_001'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller'
Info: Following instance found in the design -  rst_controller|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_001'
Info: Following instance found in the design -  rst_controller_001|*
Info (18794): Reading SDC File: 'ed_synth/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_002'
Info: Following instance found in the design -  rst_controller_002|*
Info (332104): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller'
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|remote_access_jamb|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller_001'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller'
Info: Following instance found in the design -  rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_001'
Info: Following instance found in the design -  rst_controller_001|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_002'
Info: Following instance found in the design -  rst_controller_002|*
Info (332104): Reading SDC File: 'ip/ed_synth/ed_synth_emif_io96b_lpddr4_0/emif_io96b_lpddr4_200/synth/ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_reset_handler/mem_reset_handler_100/synth/mem_reset_handler.sdc' for instance: 'reset_handler|mem_reset_handler_inst'
Info (332104): Reading SDC File: 'ip/ed_synth/ed_synth_rrip/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info: clock = _col1878
Info: number of internal_clk created = 1
Info (332104): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller'
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|remote_access_jamb|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'traffic_generator|hydra_inst|rst_controller_001'
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller'
Info: Following instance found in the design -  rst_controller|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_001'
Info: Following instance found in the design -  rst_controller_001|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/altera_reset_controller_1924/synth/altera_reset_controller.sdc' for instance: 'rst_controller_002'
Info: Following instance found in the design -  rst_controller_002|*
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/hydra_global_csr_100/synth/hydra_global_csr.sdc' for instance: 'traffic_generator|hydra_inst|global_csr'
Info (18794): Reading SDC File: 'ip/ed_synth/ed_synth_traffic_generator/hydra_driver_mem_axi4_100/synth/hydra_driver_mem_axi4.sdc' for instance: 'traffic_generator|hydra_inst|driver0_mem_axi4'
Info (332104): Reading SDC File: 'ip/ed_synth/ed_synth_user_pll/altera_iopll_2000/synth/ed_synth_user_pll_altera_iopll_2000_q2hxwiy.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'jtag_example.sdc'
Info (332104): Reading SDC File: 'C:/LPDDR_test/baseline_3906/qii/qdb/.t/683e04c456a4.tmp/.temp/cpt_proxy/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:01.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem|g_MEM_DQS_T_0_out[0].obuf  from: i  to: o
    Info (332098): Cell: emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem|g_MEM_DQS_T_0_out[1].obuf  from: i  to: o
    Info (332098): Cell: emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem|g_MEM_DQS_T_0_out[2].obuf  from: i  to: o
    Info (332098): Cell: emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem|g_MEM_DQS_T_0_out[3].obuf  from: i  to: o
Warning (332158): Clock uncertainty characteristics of the Agilex 5 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 44 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.000 altera_reserved_tck
    Info (332111):    2.500 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_c0_cntr_0
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_c1_cntr_0
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]_in
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[0]_nff
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]_in
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[1]_nff
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]_in
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[2]_nff
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]_in
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_emif_io96b_lpddr4_0_mem_0_mem_dqs_t[3]_nff
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_hmc_wide_c2p
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_hmc_wide_p2c
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_1_c2p
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_1_p2c
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_2_c2p
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_2_p2c
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_3_c2p
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_fa_lane_3_p2c
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_0_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_0_rxclk_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_1_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_1_rxclk_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_2_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_2_rxclk_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_3_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_3_rxclk_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_4_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_4_rxclk_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_5_byte_rx_gated
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_lane_5_rxclk_gated
    Info (332111):    2.500 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_0
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_phy_clk_sync_0
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_pll_ncntr
    Info (332111):   10.000 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_ref_clock
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_vco_base_0
    Info (332111):    1.250 emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst_0_vco_clk_periph_0
    Info (332111):   10.000 internal_clk
    Info (332111):   10.000 user_pll|altera_iopll_inst_m_cnt_clk
    Info (332111):   10.000 user_pll|altera_iopll_inst_n_cnt_clk
    Info (332111):    4.545 user_pll|altera_iopll_inst_outclk0
    Info (332111):    9.090 user_pll|altera_iopll_inst_outclk1
    Info (332111):   10.000 user_pll|altera_iopll_inst_refclk
    Info (332111):   10.000 user_pll|altera_iopll_inst|tennm_ph2_iopll|ref_clk0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 80 registers into blocks of type Block RAM
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Info (21624): Not running Design Assistant in plan stage because there is no enabled rule to check
Info (12517): Periphery placement operations ending: elapsed time is 00:01:52
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:51
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 3 clocks 
    Info (18386): user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1 (6194 fanout) drives clock sectors (0, 0) to (2, 1)
    Info (18386): user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0 (62405 fanout) drives clock sectors (0, 0) to (2, 1)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck (534 fanout) drives clock sectors (0, 0) to (1, 0)
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 0) to (2, 1)
    Info (19439): Global Signal name: user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0
    Info (19439): Global Signal name: user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.
Info (21624): Not running Design Assistant in place stage because there is no enabled rule to check
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 50% of down directional wire in region X72_Y8 to X83_Y15
    Info (20265): Estimated peak short right directional wire demand : 31% in region X36_Y40 to X47_Y47
    Info (20265): Estimated peak short left directional wire demand : 41% in region X72_Y0 to X83_Y7
    Info (20265): Estimated peak short up directional wire demand : 31% in region X60_Y0 to X71_Y7
    Info (20265): Estimated peak short down directional wire demand : 50% in region X72_Y8 to X83_Y15
Info (20215): Router estimated peak long high speed interconnect demand : 98% of up directional wire in region X36_Y32 to X47_Y39
    Info (20265): Estimated peak long high speed right directional wire demand : 86% in region X48_Y40 to X59_Y47
    Info (20265): Estimated peak long high speed left directional wire demand : 77% in region X60_Y8 to X71_Y15
    Info (20265): Estimated peak long high speed up directional wire demand : 98% in region X36_Y32 to X47_Y39
    Info (20265): Estimated peak long high speed down directional wire demand : 81% in region X36_Y40 to X47_Y47
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.01 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (11888): Total time spent on timing analysis during Routing is 6.57 seconds.
Warning (18291): Timing characteristics of device A5ED065BB32AE6SR0 are preliminary
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (16607): Fitter routing operations ending: elapsed time is 00:01:33
Info (17966): Starting Hyper-Retimer operations.
Info (18914): The Hyper-Retimer was unable to optimize the design due to retiming restrictions. Run Fast Forward Timing Closure Recommendations to see step-by-step suggestions for design changes and show the estimated performance improvement from making these changes.
Info (17968): Completed Hyper-Retimer operations.
Info (18821): Fitter Hyper-Retimer operations ending: elapsed time is 00:00:07
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (24604): Global preservation of unused transceiver channels is enabled. All unused transceiver channels will be preserved.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:00:52
Info (20274): Successfully committed final database.
Info (21624): Not running Design Assistant in finalize stage because there is no enabled rule to check
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 9429 megabytes
    Info: Processing ended: Mon Jun  2 16:21:44 2025
    Info: Elapsed time: 00:07:43
    Info: System process ID: 16192
Info (19538): Reading SDC files took 00:00:13 cumulatively in this process.


