{"patent_id": "10-2021-0053216", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0146220", "출원번호": "10-2021-0053216", "발명의 명칭": "디스플레이를 포함하는 전자 장치 및 그의 동작 방법", "출원인": "삼성전자주식회사", "발명자": "허용구"}}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,제1 회로 블록, 제2 회로 블록 및 상기 제1 회로 블록과 상기 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 발광 소자를 포함하는 서브 픽셀;상기 서브 픽셀을 포함하는 복수의 픽셀을 포함하는 디스플레이 패널;상기 디스플레이 패널에 전기적으로 연결된 디스플레이 구동 회로; 및 상기 디스플레이 구동 회로에 전기적으로 연결된 프로세서;를 포함하며,상기 디스플레이 구동 회로는:하나의 프레임(frame)에 대한 계조 데이터를 상기 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 제2 회로 블록의 제2 출력 트랜지스터의제2 게이트 단자의 전압이 변경되고,상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 발광 소자의 발광 시간을 제어하며,상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게이트 단자에 상기 하나의 프레임동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이상 초기화하도록 제어하는, 전자장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서, 상기 디스플레이 구동 회로는, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서, 상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서, 상기 디스플레이 구동 회로는, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 4에 있어서, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2022-0146220-3-청구항 1에 있어서, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은동일하지 않은, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 1에 있어서,상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터의 게이트 단자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단자에 제1 초기화 신호를 입력하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 1에 있어서, 상기 디스플레이 구동 회로는, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자와 드레인 단자 사이에 연결된보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 1에 있어서,상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며,상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 온(on)상태로 초기화하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 1에 있어서, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며,상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 오프(off)상태로 초기화하는, 전자 장치."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "에 있어서, 상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 제2출력 트랜지스터의 바이어스(bias) 인가 시간을 제어하는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 11에 있어서, 상기 디스플레이 구동 회로를 통하여, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어하는, 디스플레이 구동 방법.공개특허 10-2022-0146220-4-청구항 13"}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 11에 있어서, 상기 디스플레이 구동 회로? 통하여, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상값을 반영하는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 14에 있어서, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 11에 있어서, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은동일하지 않은, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "청구항 11에 있어서,상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터의 게이트 단자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단자에 제1 초기화 신호를입력하는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 11에 있어서, 상기 디스플레이 구동 회로를 통하여, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자와 드레인 단자 사이에연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상하는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 11에 있어서,상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며,상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 온(on)상태로초기화하는, 디스플레이 구동 방법."}
{"patent_id": "10-2021-0053216", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 11에 있어서, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며,상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜지스터를 오프(off)상태로 초기화하는, 디스플레이 구동 방법.공개특허 10-2022-0146220-5-"}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 전자 장치에 있어서, 제1 회로 블록, 제2 회로 블록 및 상기 제1 회로 블록과 상기 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 발광 소자를 포함하는 서브 픽셀, 상기 서 브 픽셀을 포함하는 복수의 픽셀을 포함하는 디스플레이 패널, 상기 디스플레이 패널에 전기적으로 연결된 디스 (뒷면에 계속)"}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에서 개시되는 실시 예들은, PWM 구동 방식의 화소 회로를 갖는 디스플레이를 포함하는 전자 장치 및 그 의 동작 방법에 관한 것이다."}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디스플레이를 포함하는 전자 장치는 디스플레이와 이를 제어하는 프로세서를 포함하여, 디스플레이를 픽셀 또는 서브 픽셀 단위로 동작시키면서 다양한 색을 표현하는 출력 장치로서, 기술 발전에 따라 디스플레이의 고휘도, 고해상도의 기술적 요구가 지속되어 왔다. 현재 양산 중인 LCD (Liquid Crystal Display), LED (Light Emitting Diode), OLED (Organic LED) 디스플레이 는 계조 데이터의 전압 크기에 따라 디스플레이의 휘도의 높낮이를 조절하는 PAM(Pulse Amplitude Modulation) 방식으로 구현을 하고 있다."}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "PAM 구동의 경우, 특히 Micro LED 디스플레이 소자는, 소자에 흐르는 전류 양에 휘도가 비례함에 따라 파장 쉬 프트(wavelength shift) 현상이 발생하여 계조에 따라 색감이 변경되는 화질 특성을 가질 수 있다. 이러한 화질 특성을 개선하기 위해 계조를 발광 시간으로 조절하는 PWM(Pulse Width Modulation) 구동 방식을 사용할 수 있으나, 기존의 PWM 구동 회로는 13개 이상의 트랜지스터 및 캐패시터를 사용하게되어 고해상도 제품 적용에 제약이 있으며, 회로가 복잡하고 사이즈가 커서 스마트 폰이나 태블릿 PC 등과 같은 중소형 디스플레이 에 적용이 어려운 문제가 있다. 본 개시의 다양한 실시예는 기존의 화소 회로보다 간소화된 PWM 구동 방식의 신규 디스플레이 화소 회로를 제안 하여 계조 및 휘도에 따른 색감 변경 문제를 개선한 디스플레이를 포함하는 전자 장치 및 그의 동작 방법을 제 공하고자 한다."}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 디스플레이를 포함하는 전자 장치의 디스플레이 구동 방법은, 상기 전자 장치의 디 스플레이 구동 회로를 통하여, 하나의 프레임(frame)에 대한 계조 데이터를 상기 디스플레이의 서브 픽셀에 포 함된 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 서브 픽셀에 포함된 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 서브 픽셀에 포함된 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게 이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이 상 초기화하도록 제어할 수 있다."}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시예에 따르면, 기존의 화소 회로보다 간소화된 PWM 구동 방식의 디스플레이 화소 회로를 제안하여 고해상도 제품 및/또는 중소형 디스플레이 제품에 적용하는데 제약이 없고, 계조 및 휘도에 따른 색감 변경 문제를 개선한 디스플레이를 포함하는 전자 장치 및 그의 동작 방법을 제공하고자 한다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2021-0053216", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형 태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/ 또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출 력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입자 식별 모듈 , 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에 서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성 요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자 체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다. 도 2를 참조하면, 디스플레이 모듈 는 디스플레이, 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)를 포함할 수 있다. DDI는 인터페이스 모듈, 메모리(예: 버퍼 메모리), 이미지 처리 모듈, 또는 맵핑 모듈 을 포함할 수 있다. DDI은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈을 통해 전자 장치 101의 다른 구성요소 로부터 수신할 수 있다. 예를 들면, 일실시예에 따르면, 영상 정보는 프로세서(예: 메인 프로세서(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로 세서(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI는 터치 회로 또는 센서 모듈 등과 상기 인터페이스 모듈을 통하여 커뮤니케이션할 수 있다. 또한, DDI는 상기 수신된 영상 정보 중 적 어도 일부를 메모리에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈은 이미지 처리 모듈 를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동 됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이를 통 해 표시될 수 있다. 일실시예에 따르면, 디스플레이 모듈는 터치 회로를 더 포함할 수 있다. 터치 회로는 터치 센서 및 이를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 터치 센서 IC는, 예를 들면, 디스플레 이의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터 치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서 에 제공할 수 있다. 일실시예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 드라이버 IC, 또 는 디스플레이의 일부로, 또는 디스플레이 모듈의 외부에 배치된 다른 구성요소(예: 보조 프로세서 )의 일부로 포함될 수 있다. 일실시예에 따르면, 디스플레이 모듈는 센서 모듈의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센 서 또는 이에 대한 제어 회로는 디스플레이 모듈의 일부(예: 디스플레이 또는 DDI) 또는 터치 회로의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈에 임베디드된 센서 모듈이 생 체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이의 일부 영역을 통해 터치 입력과 연 관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈에 임베디드된 센서모듈이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일실시예에 따르면, 터치 센서 또는 센서 모듈은 디스플 레이의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다. 이하, 도 3 및 도 4를 참고하여, 일 실시예에 따른 전자 장치에 대하여 설명한다. 도 3은 일 실시예에 따른 전자 장치의 디스플레이의 복수의 픽셀들을 블록도로 나타낸 도면이다. 도 4는 일 실 시예에 따른 전자 장치의 하나의 서브 픽셀의 구성을 나타낸 블록도이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있다. 도 3을 참조하면, 전자 장치(예: 도 1의 전자 장치)은 프로세서, 디스플레이 구동 회로(예: 도 2의 디스플레이 드라이버 IC) 및 디스플레이을 포함할 수 있다. 일 실시예에 따라 디스플레이는 매트릭스 형태로 배열된 복수의 픽셀들을 포함할 수 있다. 이때, 각 픽셀은 복수의 서브 픽셀(341, 342, 342)을 포함할 수 있다. 예를 들어, 디스플레이에 포함된 하나의 픽셀은 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀 및 청색(B) 서브 픽셀과 같은 3종류의 서브 픽셀을 포함할 수 있다. 즉, R, G, B 서브 픽셀 한 세트가 디스플레이의 하나의 단위 픽셀을 구성할 수 있다. 도 3의 서브 픽셀들(341, 342, 343)의 배치 형태는 일 예일 뿐이며, 복수의 서브 픽셀들(341, 342, 343)은 각 픽셀 내에서 실시 예에 따라 다양한 형태로 배치될 수 있다. 또한 도 3의 도시와 달리 실시예에 따라 하나 의 픽셀은 R, G, B, W(white)와 같이 4종류의 서브 픽셀로 구현될 수도 있고, 실시 예에 따라 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다. 일 실시예에 따라 R 서브 픽셀은 R 발광 소자 및 R 발광 소자를 구동하기 위한 구동 회로를, G 서브 픽셀 은 G 발광 소자 및 G 발광 소자를 구동하기 위한 구동 회로를, 그리고, B 서브 픽셀은 B 발광 소자 및 B 발광 소자를 구동하기 위한 구동 회로를 각각 포함할 수 있다. 이하, 도 4를 참조하여, 하나의 서브 픽셀의 구성에 대하여 설명한다. 도 4는 R 서브 픽셀을 예로 들어 도 시하였으나, G 서브 픽셀 및 B 서브 픽셀의 구성도 이와 동일할 수 있다. 도 4를 참조하면, R 서브 픽셀은 발광 소자와 발광 소자를 구동하기 위한 구동 회로을 포 함할 수 있다. 일 실시예에 따라 발광 소자는 제1 회로 블록 및 제2 회로 블록과 전기적으로 연결되고, 제1 회 로 블록 및 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다. 발광 소자 는 디스플레이의 R 서브 픽셀을 구성하며, 적색 색상의 빛을 발광하는 적색(R) 발광 소자일 수 있다. 일 실시예에 따라 G 서브 픽셀를 구성하는 발광 소자는 녹색 빛을 발광하는 녹색(G) 발광 소자일 수 있으 며, B 서브 픽셀을 구성하는 발광 소자는 청색(B) 빛을 발광하는 청색(B) 발광 소자일 수 있다. 즉, 서브 픽셀의 종류는 발광 소자의 종류에 따라 결정될 수 있다. 각 발광 소자를 구동하기 위한 구동 회로은 각 서브 픽셀 마다 존재할 수 있다. 일 실시예에 따라, 발광 소자는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와 는 다른, 무기 재료를 이용하여 제작되는 무기 발광 소자일 수 있으며, 마이크로 LED(Light Emitting Diode)(u- LED)일 수 있다. 마이크로 LED는 백라이트나 컬러 필터 없이 스스로 빛을 내는 100 마이크로미터(μm) 이하 크 기의 초소형 무기 발광 소자를 의미할 수 있다. 그러나 발광 소자가 마이크로 LED에 한정되는 것은 아니다. 일 실시예에 따라 발광 소자는 제1 회로 블록 및 제2 회로 블록이 제공하는 구동 전류에 따라 발광할 수 있다. 구체적으로, 발광 소자는 제1 회로 블록 및 제2 회로 블록이 제공하는 구동 전 류의 진폭(Amplitude) 또는 펄스 폭(Pulse Width)에 따라 상이한 휘도로 발광할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)으로 표현될 수도 있다. 예를 들어, 발광 소자는 구동 전류의 진폭이 클수록 높은 휘도로 발광할 수 있고, 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 높은 휘도로 발광할 수 있다. 일 실시예에 따라 제1 회로 블록 및 제2 회로 블록을 포함하는 구동 회로은 발광 소자를 구동할 수 있다. 제1 회로 블록은 PWM (Pulse Width Modulation) 블록일 수 있으며, 제2 회로 블록 은 CCG(Constant Current Generator) 블록일 수 있다. 제1 회로 블록은 데이터 구동부로부터 PWM 데 이터 전압을 인가 받아 발광 소자를 구동하는 구동 전류의 펄스 폭을 제어할 수 있고, 제2 회로 블록(42 0)은 구동 전류의 진폭을 제어할 수 있다. 일 실시예에 따라 구동 회로은 발광 소자를 구동하는 구동 전류의 펄스 폭과 진폭을 제어하여 서브 픽셀 단위로 다양한 계조를 표현할 수 있다. 디스플레이는 발광 소자 단위로 서브 픽셀이 구성되므로, 구동 회로은 발광 소자를 구동하여 서브 픽셀 단위로 계조를 다르게 표현할 수 있다. 발 광 소자를 구동하는 방법에 대하여는 추후 자세하게 서술한다. 다시 도 3을 참조하면, 디스플레이 구동 회로는 매트릭스 형태로 배치된 디스플레이의 복수의 픽셀들 을 가로 라인 단위(또는 행 단위)로 구동하기 위한 적어도 하나의 게이트 구동부, 각각의 픽셀 또는 각각의 서브 픽셀(341, 342, 343)에 데이터 전압(예를 들어, PWM 데이터 전압 등)을 제공하기 위한 데이터 구동부를 포함할 수 있다. 일 실시예에 따라, 디스플레이은 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)이 상호 교차하 도록 형성되고, 그 교차로 마련되는 영역에 게이트 라인과 데이터 라인에 연결되도록 제1 회로 블록 및 제 2 회로 블록이 위치할 수 있다. 디스플레이 구동 회로는 프로세서의 제어에 따라 디스플레이 (보다 구체적으로는, 복수의 구동 회로들)을 구동하며, 타이밍 컨트롤러, 데이터 구동부 및 게이트 구동부를 포함할 수 있다. 타이밍 컨트롤러는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클 럭 신호(MCLK)를 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 및/또는 발광 제어 신호를 생 성하여 디스플레이, 데이터 구동부, 및/또는 게이트 구동부에 제공할 수 있다. 일 실시예에 따라 타이밍 컨트롤러는 각종 신호(예: EM, Sweep, SCCG 등) 중 적어도 하나를 제1 회로 블록 및/또는 제2 회로 블록에 인가할 수 있다. 또한, 실시 예에 따라, R, G, B 서브 픽셀(341, 342, 343) 중 하나의 서브 픽셀을 선택하기 위한 제어 신호를 제1 회로 블록 및/또는 제2 회로 블록에 인 가할 수도 있다. 데이터 구동부(또는 소스 드라이버, 데이터 드라이버)는, 데이터 신호를 생성하는 수단으로, 프로세서 로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 전압(예를 들어, PWM 데이터 전압)를 생성할 수 있다. 또한, 데이터 구동부는 생성된 데이터 신호를 디스플레이 에 인가할 수 있다. 게이트 구동부(또는, 게이트 드라이버)는 각종 제어 신호(예: EM, Sweep, SCCG)를 생성하는 수단으로, 생 성된 각종 제어 신호를 디스플레이의 특정한 행(또는, 특정한 가로 라인)에 전달하거나, 전체 라인에 전달 할 수 있다. 또한, 게이트 구동부는, 실시 예에 따라 구동 회로의 구동 전압 단자에 구동 전압(VDD) 을 인가할 수 있다. 일 실시예에 따라 프로세서는 디스플레이 모듈의 전반적인 동작을 제어할 수 있다. 프로세서는 디스 플레이 구동 회로를 제어하여 디스플레이을 구동할 수 있다. 이를 위해, 프로세서는 중앙처리장 치(central processing unit(CPU)), micro-controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 이상으로 구현될 수 있다. 이하, 도 5 및 도 6을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다. 도 5는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 6은 일 실시예에 따른 전자 장치가 도 5의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다. 먼저 도 5를 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 5 를 참조하면, 하나의 서브 픽셀은 하나의 발광 소자와 발광 소자을 구동하기 위한 구동 회로를포함할 수 있다. 디스플레이에는 도 5와 같은 발광 소자 및 발광 소자의 구동 회로가 서브 픽셀 별로 마련될 수 있다. 발광 소자는 R, G, B 중 어느 한 색상의 발광 소자일 수 있다. 일 실시예에 따라 제1 회로 블록은 PWM 블록일 수 있다. 제1 회로 블록은, 소스 단자가 구동 전압 (VDD) 단자에 연결되고 드레인 단자가 제2 트랜지스터의 드레인 단자 및 제3 트랜지스터의 소스 단자 에 공통 연결되는 제1 트랜지스터, 소스 단자를 통해 데이터 신호(Sig_pwm[n])가 인가되고 드레인 단자가 제1 트랜지스터의 드레인 단자 및 제3 트랜지스터의 소스 단자에 연결된 제2 트랜지스터, 소스 단자가 제1 트랜지스터의 드레인 단자 및 제2 트렌지스터의 드레인 단자에 공통 연결되고 드레인 단 자가 제4 트랜지스터의 드레인 단자와 제5 트랜지스터의 소스 단자에 공통 연결된 제3 트랜지스터 , 제3 트랜지스터의 게이트 단자와 드레인 단자 사이에 연결된 제4 트랜지스터, 일 단으로 제어 신호(Sweep[n])가 인가되고 타 단이 제6 트렌지스터의 소스 단자와 제3 트랜지스터의 게이트 단자와 공통 연결된 제1 캐패시터을 포함할 수 있다. 일 실시예에 따라 제2 회로 블록은 CCG 블록일 수 있다. 제2 회로 블록은 소스 단자가 제9 트랜지스 터의 드레인 단자와 연결되고 드레인 단자가 발광 소자과 연결된 제7 트랜지스터, 게이트 단자 로 제어 신호(SCCG)가 인가되고 드레인 단자가 제5 트랜지스터의 드레인 단자과 제7 트랜지스터의 게 이트 단자에 공통 연결된 제8 트랜지스처, 소스 단자가 구동 전압(VDD) 단자와 연결되고 드레인 단자가 제 7 트랜지스터의 소스 단자와 연결되는 제9 트랜지스터를 포함할 수 있다. 한편, 이상에서는, 서브 픽셀의 구동 회로에 포함된 트랜지스터들(511, 512, 513, 514, 515, 516, 521, 522, 523)이 모두 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 예로들 었다. 그러나, 실시예가 이에 한정되는 것은 아니며, 일 실시 예에 따르면, 포함된 트랜지스터들이 모두 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구성된 구동 회로도 상술한 구동 회로와 동일한 동작을 하도록 구현될 수 있다. 또는 일 실시 예에 따라, 포함된 트랜지스터들이 PMOSFET과 NMOSFET을 혼용하여 구성된 구동 회로도 상술한 구동 회로와 동일한 동작을 하도록 구현될 수 있다. 이때, NMOSFET으로 이루어진 구동 회로의 경우, 트랜지스터의 종류 차이로 인한 차이점(예를 들어, 소자들 간의 연결 관계 차이 및 인가되는 각종 신호의 극성 차이)을 제외하고는, 도 5의 구동 회로와 동일한 동작을 수행할 수 있다. 당업자라면 PMOSFET을 기준으로 전술한 설명을 통해 NMOSET으로 구현된 구동 회로의 동작을 용이하게 이해할 수 있으므로, 이에 대한 불필요한 중복 설명은 생략한다. 이하, 도 5 및 도 6을 참조하여 구동 회로의 동작을 보다 자세히 설명한다. 도 6은 도 5의 구동 회로(40 0)에 인가되는 각종 신호를 시간에 따라 나타낸 도면일 수 있다. 일 실시예에 따라 도 6의 각종 신호들은 프로 세서(예: 도 4의 프로세서)의 제어에 따라 디스플레이 구동 회로(예: 도 3 의 디스플레이 구동 회로(23 0))에 인가될 수 있다. 도 5 및 도 6을 참조하면, 하나의 서브 픽셀의 구동 회로은 하나의 프레임을 디스플레이 하기 위해 제1 초 기화 기간인 제1 기간, 제2 초기화 기간인 제2 기간, 보상 기간이자 데이터 전압 입력 기간인 제3 기 간, 발광 기간인 제4 기간, 재 초기화 기간인 제5 기간, 재 발광 기간인 제6 기간의 순으 로 구동될 수 있다. 일 실시예에 따라 제1 기간은 제7 트랜지스터의 게이트 노드(A)를 초기화하는 기간일 수 있다. 제1 기간에는 제어 신호(EM[n])가 하이 전압을 가질 수 있다. 따라서 제어 신호(EM[n])을 게이트 단자로 인가 받는 제1 트랜지스터, 제5 트랜지스터 및 제9 트랜지스터은 오프(off)될 수 있고 구동 전압 (VDD) 단자에서 제7 트랜지스터로 흐르는 전류는 차단될 수 있다. 프로세서는 제1 기간에서 제7 트랜지스터의 이전 프레임의 바이어스(bias) 조건에 의한 화질 열 화를 개선하기 위하여 제어 신호(SCCG)를 로우 전압으로 하여 제8 트랜지스터를 온(on)하고 제7 트랜지스 터에 일정시간 동안 바이어스(bias)를 인가 할 수 있다. 프로세서는 제어 신호(SCCG)이 로우 전압을 갖는 시간을 조절하여 바이어스 인가 시간을 조절할 수 있다. 프로세서은 제7 트랜지스터에 바이어스 를 인가함으로써 이전 프레임의 구동에 의해 발생할 수 있는 제7 트랜지스터의 문턱 전압 쉬프트(shift) 편차를 감소시킬 수 있다. 프로세서는 제1 기간 동안 제어 신호(EM[n])을 하이 전압으로 유지하여 발광 경로를 차단한 상태에서 제어 신호(SCCG)를 로우 전압으로 유지하여 제8 트랜지스터를 온(on) 함으로써 제7 트랜지스터의 게 이트 단자(A)를 초기화시키고 제7 트랜지스터를 턴 온(turn-on)상태로 만들 수 있다. 제7 트랜지스터의 게이트 단자(A)의 초기화 전압은 제어 신호(VINT)에 의해 결정될 수 있다. 제어 신호(EM[n])가 하이 전압을 유지하고 제어 신호(SCCG)가 로우 전압을 유지하는 동안에는 제7 트랜지스터 의 게이트 노드(A)은 초기화 상태를 유지할 수 있다. 일 실시예에 따라 제어 신호(EM[n])의 하이 전압 및 제어 신호(SCCG)의 로우 전압은 제1 기간, 제2 기간 및 제3 기간까지 유지될 수 있다. 일 실시예에 따라 제2 기간은 제3 트랜지스터의 게이트 단자(B)를 초기화하는 기간일 수 있다. 프로 세서는 제2 기간에는 제어 신호(GI)를 로우(low) 전압으로 변경할 수 있다. 따라서 제어 신호(GI)을 게이트 단자로 인가받는 제6 트랜지스터은 온(on)될 수 있고 제3 트랜지스터의 게이트 전압(B)는 초 기화되며, 제3 트랜지스터은 온(on) 상태로 변경될 수 있다. 제3 트랜지스터의 게이트 단자(B)의 초 기화 전압은 제어 신호(VINT)에 의해 결정될 수 있다. 제2 기간 동안 제어 신호(EM[n])가 하이 전압으로 유지되므로 구동 전압(VDD) 단자로부터 제3 트랜지스터로의 전류 흐름은 제1 트랜지스터에 의해 차단 될 수 있다. 일 실시예에 따라 제3 기간은 제3 트랜지스터의 문턱 전압 보상 기간이자 데이터 전압을 입력하는 기 간일 수 있다. 프로세서는 제3 기간에는 제어 신호(GW)를 로우 전압으로 변경할 수 있다. 따라서 제 어 신호 (GW)를 게이트 단자로 인가받는 제2 트랜지스터와 제4 트랜지스터가 온(on) 상태로 변경될 수 있다. 일 실시예에 따라 제어 신호(GW)는 게이트 라인 별로 데이터 신호를 선택하기 위한 신호이므로 출력할 이미지에 따라 라인 별로 제어 신호(GW) 로우 전압 변경 여부가 상이할 수 있다. 이에 따라 발광 소자의 발광 시간을 조절하는 계조 데이터를 포함하는 데이터 신호(Sig_pmw[n])는 제2 트 랜지스터의 소스 단자로 입력되어 제3 트랜지스터 및 제4 트랜지스터를 거쳐 제3 트랜지스터 의 게이트 단자(B)에 일단이 연결된 제1 캐패시터에 저장될 수 있다. 제1 캐패시터는 하나의 프 레임 동안 제3 트랜지스터의게이트 단자(B)의 전압을 저장할 수 있다. 데이터 신호(Sig_pmw[n])가 문턱 전 압 산포(distribution) 보상 회로인 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터를 거치 고 제3 트랜지스터의 게이트 단자(B)에 저장됨으로써 제3 트랜지스터의 문턱 전압 산포가 보상될 수 있다. 이때 데이터 신호(Sig_pwm[n])은 광확 보상으로 형성된 제7 트랜지스터의 문턱 전압 산포 및 LED 휘도 산 포를 보상한 보상값을 포함할 수 있다. 제2 회로 블록의 출력 트랜지스터인 제7 트랜지스터의 소자 특성에 대한 보상 값은 데이터 신호(Sig_pmw[n])에 반영되므로 디스플레이 패널의 데이터 라인마다 같은 데이터 를 입력하더라도 보상 값에 따라 데이터 라인 마다 다른 전압 값이 입력될 수 있다. 일 실시예에 따라 제4 기간은 발광 기간일 수 있다. 프로세서는 제4 기간에 제어 신호(EM)를 로 우 전압으로 변경할 수 있고, 이에 따라 제1 트랜지스터, 제5 트랜지스터 및 제9 트랜지스터는 턴 온(turn-on)될 수 있다. 이에 따라 구동 전압(VDD)단자에서부터 제9 트랜지스터, 제7 트랜지스터, 발광 소자, 그라운드 전압(VSS) 단자로 전류가 흘러 발광 소자를 발광시킬 수 있다. 일 실시예에 따 라 제어 신호(EM)은 발광 경로를 온/오프하여 구동 회로의 발광/비발광을 제어하는 역할을 할 수 있다. 제4 기간 동안, 프로세서는 기울기를 가지는 파형의 제어 신호(Sweep)를 제1 캐패시터의 일단으 로 입력할 수 있다. 제1 캐패시터에 저장되어 있는 계조 데이터와 입력되는 제어 신호(Sweep)의 변화에 따 라 제3 트랜지스터의 게이트 단자(B)의 전압이 커플링되어 변경됨으로 제어 신호(Sweep)의 전위에 따라 제 3 트랜지스터이 점점 턴 온(turn-on) 상태로 변경될 수 있다. 제3 트랜지스터가 턴 온 상태로 변경됨에 따라, 제3 트랜지스터을 통하여 흐르는 전류가 점점 많아져 제7 트랜지스터의 게이트 단자(A)가 로우 전압에서 하이 전압으로 변경될 수 있다. 이에 따라 일정 시간이 지나면 온(on)상태의 제7 트랜지스터가 오프(off) 상태로 변경될 수 있고, 제7 트랜지스터가 오프 상 태가 되면 발광 소자의 발광이 중지될 수 있다. 즉, 제3 트랜지스터의 게이트 단자(B)에 저장되는 데이터 신호(Sig_pmw[n])에 따라 제7 트랜지스터가 오프 상태로 전환되는 시간을 조절할 수 있고, 제7 트랜지스터에 전류가 흐르는 시간(펄스 폭)을 조절함에 따라 계조를 조절하는 PWM 구동을 할 수 있다. 일 실시예에 따라 제5 기간은 제7 트랜지스터의 재초기화 기간일 수 있다. 프로세서는 제5 기간 동안 제어 신호(EM)과 제어 신호(Sweep)를 하이 전압으로 변경하여 제1 트랜스터, 제3 트랜지스터 , 제5 트랜지스터 및 제9 트랜지스터을 오프 상태로 변경할 수 있다. 또한 프로세서는 제5 기간 동안 제어 신호(SCCG)를 로우 전압으로 변경하여 제8 트랜지스터를 턴 온 상태로 변경하고 제7트랜지스터를 재초기화하여 제7 트랜지스터도 턴 온 상태로 변경할 수 있다. 일 실시예에 따라 제6 기간은 발광 소자의 재발광 기간일 수 있다. 프로세서는 제어 신호(SCC G)는 하이 전압으로 변경하여 제8 트랜지스터는 오프 상태로 변경할 수 있고, 제어 신호(EM)를 로우 전압 으로 변경하여 제1 트랜지스터, 제5 트랜지스터 및 제9 트랜지스터을 턴 온(turn-on)하여 발광 소자을 발광시킬 수 있다. 프로세서는 제6 기간 동안 제어(Sweep) 신호를 하이 전압에서 로우 전압으로 다시 한번 변경함으로써 제3 트랜지스터를 온 상태로 변경할 수 있고, 제1 캐패시터에 저장되어 있는 계조 데이터 전압을 이 용하여 온 상태의 제7 트랜지스터를 오프 상태로 변경함으로써 제7 트랜지스터에 전류가 흐르는 시간 을 다시 한번 제어할 수 있다. 프로세서는 하나의 프레임 동안 제7 트랜지스터의 초기화 및 PWM 구동을 반복함으로써 듀티(duty) 구 동을 할 수 있다. 도 6에서는 하나의 프레임 당 제7 트랜지스터를 두 번 초기화하는 것으로 도시하였으나 실시예에 따라 3번 이상 초기화할 수 있으며, 다양한 듀티 사이클(duty cycle)로 구동할 수 있다. 본 개시의 일 실시예에 따른 화소 회로 구조는 CCG 회로 블록의 출력 트랜지스터(예: 도 5의 제7 트랜지스터 )에 바이어스를 인가하는 별도의 트랜지스터(예: 도 5의 제8 트랜지스터) 및 SCCG 배선을 포함함으로 써, CCG 회로 블록의 출력 트랜지스터를 1 프레임 당 2회 이상 초기화할 수 있고, 한번의 계조 데이터 입력으로 캐패시터에 저장되어 있는 계조 데이터를 이용하여 1 프레임 안에서 발광, 비발광을 여러 번 반복하는 듀티 구 동을 제공할 수 있다. 또한 별도의 트랜지스터 및 SCCG 배선으로 제어 신호(SCCG)의 로우 전압 인가 시간을 조 절하여 CCG 회로 블록의 출력 트랜지스터의 바이어스 인가 시간을 조절할 수 있으며, 히스테리시스(hysteresi s)에 의한 화질 열화를 개선할 수 있다. 본 개시의 일 실시예에 따른 화소 회로 구조는 CCG 회로 블록의 출력 트랜지스터(예: 도 5의 제7 트랜지스터 )가 내부 보상 회로를 갖지 않으며, 디스플레이 동작시, 디스플레이 구동 회로의 내부 메모리 또는 외부 메모리에 저장된 CCG 회로 블록의 출력 트랜지스터의 특성 산포 보상 데이터를 기반으로 디스플레이 구동 회로 또는 프로세서가 연산을 통하여 데이터 신호(Sig_pwm)에 보상 값을 반영하여 인가할 수 있다. 이에 따라 화소 회로 구조가 간소화되었으며, 고해상도 디스플레이 및/또는 중소형 디스플레이에 적용 가능한 화소 회로 구조를 제공할 수 있다. 이하, 도 7 및 도 8을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다. 도 7는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 8은 일 실시예에 따른 전자 장치가 도 7의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 앞서 설명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다. 먼저 도 7을 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 7 를 참조하면, 하나의 서브 픽셀은 제1 회로 블록, 제2 회로 블록 및 발광 소자로 구성될 수 있 으며, 제1 회로 블록 및 발광 소자에 대한 설명은 도 5의 실시예와 동일할 수 있다. 이하에서는 도 5 의 일 실시예에 따른 회로 구조와 차이가 있는 제2 회로 블록을 중심으로 설명한다. 제2 회로 블록은 CCG 회로 블록일 수 있다. 제2 회로 블록이 출력 트랜지스터인 제7 트랜지스터(71 1)와, 제7 트랜지스터의 게이트 단자에 연결된 제8 트랜지스터, 제7 트랜지스터의 소스 단자에 연결된 제9 트랜지스터을 포함하는 것은 도 5의 실시예와 동일하나, 제8 트랜지스터의 소스 단자는 도 5의 실시예와 달리 제어 신호(VINT) 입력 단자가 아닌 보상 신호(Sig_ccg[n])를 입력하는 별도의 입력 단자 와 연결될 수 있다. 일 실시예에 따라 보상 신호(Sig_ccg[n])를 입력하는 배선(미도시)은 데이터 라인과 같이 세로 방향으로 형성될 수 있다. 이하, 도 7 및 도 8을 참조하여 구동 회로의 동작을 보다 자세히 설명한다. 도 8은 도 7의 구동 회로(40 0)에 인가되는 각종 신호를 시간에 따라 나타낸 도면일 수 있다. 일 실시예에 따라 도 8의 각종 신호들은 프로 세서(예: 도 4의 프로세서)의 제어에 따라 디스플레이 구동 회로(예: 도 3 의 디스플레이 구동 회로(23 0))에 의해 구동 회로에 인가될 수 있다. 도 8의 제1 초기화 기간인 제1 기간, 제2 초기화 기간인 제2 기간, 데이터 전압 입력 기간인 제3 기 간, 발광 기간인 제4 기간, 재 초기화 기간인 제5 기간, 재 발광 기간인 제6 기간에 대한 설명은 도 6을 참조하여 설명한 실시예와 동일할 수 있다. 다만, 도 8의 실시예에서는 발광 기간 및 재 발 광 기간의 전에 제7 트랜지스터의 소자 특성을 보상하는 보상 기간(670, 680)이 추가될 수 있다. 일 실시예에 따르면, 보상 기간(670, 680)에 프로세서는 제8 트랜지스터의 소스 단자로 보상 신호 (Sig_ccg[n])를 입력할 수 있다. 전자 장치는 디스플레이 구동 회로의 내부 메모리 또는 외부 메모리 에 제7 트랜지스터의 특성 산포에 대한 보상 데이터를 저장하고 있을 수 있다. 프로세서는 보상 기간 (670, 680)에 메모리에 저장된 데이터를 기반으로 제7 트랜지스터의 특성 산포에 대한 보상 값을 반영한 보상 신호(Sig_ccg[n])를 제8 트랜지스터의 소스 단자로 입력할 수 있다. 보상 기간(670, 680)에 제어 신호(SCCG)는 로우 전압 상태이므로 제8 트랜지스터는 온(on) 상태이고, 보상 신호(Sig_ccg[n])는 제8 트랜지스터를 통하여 제7 트랜지스터의 게이트 단자로 입력될 수 있다. 보상 기간(670, 680)에 제7 트랜지스터의 보상 값을 반영하는 경우, 데이터 신호(Sig_pwm)은 제7 트랜지스터 의 보상 값을 반영하지 않을 수 있다. 본 개시의 일 실시예에 따른 디스플레이 화소 회로는 CCG회로 블록의 출력 트랜지스터인 제7 트랜터스터의 소자 특성을 보상할 수 있는 별도의 보상 신호(Sig_ccg)의 입력 배선을 추가하여 발광시 마다 제7 트랜터스터 의 게이트 단자에 보상 값을 반영할 수 있는 구조를 가지며, 이에 따라 보상 값 반영을 고도화할 수 있고, 파장 쉬프트(wavelength shift) 문제를 개선할 수 있다. 또한, 프로세서는 보상 신호(Sig_ccg) 배선을 통 하여 각 픽셀 별로 다른 전압을 인가할 수 있고, 보상 신호(Sig_ccg)의 전압을 조절함으로써 각 픽셀 별로 제7 트랜지스터에 흐르는 전류의 펄스 크기(높낮이)를 조절할 수 있다. 이하, 도 9 및 도 10을 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀의 구성 및 구동에 대하여 자세히 설명한다. 도 9는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 10은 일 실시예에 따른 전자 장치의 디스플레이 화소 회로 구조에 따른 발광 시간 차이를 나타낸 도면이다. 앞서 설 명한 실시예와 동일한 구성은 동일한 참조 번호로 참조될 수 있으며, 이에 대한 설명은 생략될 수 있다. 먼저 도 9를 참조하여 하나의 서브 픽셀을 구성하는 소자들 및 그 소자들의 연결 관계에 대하여 설명한다. 도 9 를 참조하면, 하나의 서브 픽셀은 제1 회로 블록, 제2 회로 블록 및 발광 소자로 구성될 수 있 으며, 제1 회로 블록 및 발광 소자에 대한 설명은 도 5의 실시예와 동일할 수 있다. 이하에서는 도 5 의 일 실시예에 따른 회로 구조와 차이가 있는 제2 회로 블록을 중심으로 설명한다. 제2 회로 블록은 CCG 회로 블록일 수 있다. 앞서 도 5 및 도 7을 참조하여 설명한 화소 회로 구조에서 CCG 회로 블록의 출력 트랜지스터는 모두 PMOSFET이었다. 반면에 도 9의 디스플레이 화소 회로 구조에서 제2 회로 블록이 출력 트랜지스터인 제7 트랜지스터는 NMOSFET일 수 있다. 제2 회로 블록이 제7 트랜지스터의 게이트 단자에 연결된 제8 트랜지스터, 제7 트랜지스터(91 1)의 소스 단자에 연결된 제9 트랜지스터을 포함하는 것은 도 5의 실시예와 동일하나, 제8 트랜지스터 의 소스 단자는 도 5의 실시예와 달리 제어 신호(VINT) 입력 단자가 아닌 데이터 신호(Sig_pwm)의 입력 단 자와 연결될 수 있다. 또한, 발광 소자은 제7 트랜지스터의 드레인 단자가 아닌 제9 트랜지스터(91 3)의 소스 단자와 연결되어 있을 수 있다. 이하, 도 5, 도 9 및 도 10을 참조하여 구동 회로의 동작을 보다 자세히 설명한다. 도 10에서 제1 도면 은 CCG 블록의 츨력 트랜지스터가 PMOSFET인 도 5의 회로 구조일 때의 각종 입력 신호 및 발광 소자의 발 광 시간을 나타낸 도면일 수 있다. 도 10에서 제2 도면은 CCG 블록의 츨력 트랜지스터가 NMOSFET인 도 9 의 회로 구조일 때의 각종 입력 신호 및 발광 소자의 발광 시간을 나타낸 도면일 수 있다. 이하, CCG 블록의 츨 력 트랜지스터의 타입에 따른 차이점을 중심으로 설명한다. 도 5 및 도 10의 제1 도면을 참조하면, 제8 트랜지스터의 소스 단자가 제어 신호(VINT)의 입력 단자 와 연결되어 있으므로, 제어 신호(SCCG[n])이 로우 전압으로 변경되어 제8 트랜지스터가 온(on)상태로 되 면, 제7 트랜지스터의 게이트 단자로 로우 전압이 인가되어 제7 트랜지스터가 온(on) 상태로 변경될 수 있다. 따라서 제어 신호(EM[n])이 로우 전압으로 변경되어 제1 트랜지스터, 제5 트랜지스터 및 제9 트랜지 스터이 온(on)상태가 되고 발광 경로가 형성되면 발광 소자이 발광할 수 있다. 제어 신호(Sweep)의 전위 변화에 따라 제3 트랜지스터의 게이트 단자(B)의 전압이 커플링되어 제3 트랜지 스터이 점점 턴 온(turn-on) 상태로 변경될 수 있고, 제3 트랜지스터가 턴 온 상태로 변경됨에 따라 제7 트랜지스터의 게이트 단자(A)가 로우 전압에서 하이 전압으로 변경되어 온(on)상태의 제7 트랜지스터 가 오프(off) 상태로 변경될 수 있다. 발광 소자은 제7 트랜지스터가 오프 상태로 변경되기 전까지 발광을 유지할 수 있고, 제7 트랜지스터 가 오프 상태로 변경되면 발광이 중지될 수 있다. 도 9 및 도 10의 제2 도면을 참조하면, 제7 트랜지스터는 턴 오프(turn-off) 전압으로 초기화될 수 있다. 따라서 제어 신호(EM[n])이 로우 전압으로 변경되어 제1 트랜지스터, 제5 트랜지스터 및 제9 트랜지스터이 온(on)상태가 되어도 처음에는 제7 트랜지스터가 오프 상태이므로 발광 소자는 발 광하지 않을 수 있다. 그러나 제어 신호(Sweep)의 전위 변화에 따라 제3 트랜지스터의 게이트 단자(B)의 전압이 커플링되어 제3 트랜지스터이 점점 턴 온(turn-on) 상태로 변경되면 오프 상태의 제7 트랜지스터 가 온 상태로 변경될 수 있다. 발광 소자은 제7 트랜지스터가 온 상태로 변경되면 발광을 시작할 수 있고, 제어 신호(EM[n])가 하이 전압으로 변경되고 제7 트랜지스터의 재 초기화 기간이 시작됨에 따라 발광이 중지될 수 있다. PMOFET의 출력 트랜지스터는 온(on)상태로 초기화하고 제어 신호(Sweep)의 전위 변경에 따라 오프(off) 상태로 점차 변경되므로 블랙과 저계조 표현에 어려움이 있을 수 있다. 반면에 CCG 회로 블록의 출력 트랜지스터를 NMOSFET으로 구성하면 출력 트랜지스터를 오프(off) 상태로 초기화하고 제어 신호(Sweep)의 전위 변경에 따라 온(on) 상태로 점차 변경되므로 저계조 및 저휘도 구현에 유리할 수 있다. 본 개시의 일 실시예에 따른 전자 장치에 있어서, 제1 회로 블록, 제2 회로 블록 및 상기 제1 회로 블록과 상기 제2 회로 블록으로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 발광 소자를 포함하는 서브 픽셀, 상기 서브 픽셀을 포함하는 복수의 픽셀을 포함하는 디스플레이 패널, 상기 디스플레이 패널에 전기적으로 연결된 디 스플레이 구동 회로, 및 상기 디스플레이 구동 회로에 전기적으로 연결된 프로세서를 포함하며, 상기 디스플레 이 구동 회로는: 하나의 프레임(frame)에 대한 계조 데이터를 상기 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제 어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 제2 회로 블록의 제 2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이 용하여 상기 제2 게이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게 이트 단자를 2회 이상 초기화하도록 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 하나의 프레임에 대한 상기 계조 데이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터가 온(on) 상태인 시 간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 계조 데이터에 상기 제2 출력 트랜지스터의 소자 특성에 대한 보상 값을 반영할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있을 수 있다. 본 개시의 일 실시예에 따르면, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은 동일하지 않을 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제2 초기화 트랜지스터의 게이트 단자에 입 력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게이트 단 자에 제1 초기화 신호를 입력할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로는, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단 자와 드레인 단자 사이에 연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜 지스터를 온(on)상태로 초기화할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로는, 상기 발광 소자의 발광 전에 상기 제2 출력 트랜 지스터를 오프(off)상태로 초기화할 수 있다. 본 개시의 일 실시예에 따른 디스플레이를 포함하는 전자 장치의 디스플레이 구동 방법은, 상기 전자 장치의 디 스플레이 구동 회로를 통하여, 하나의 프레임(frame)에 대한 계조 데이터를 상기 디스플레이의 서브 픽셀에 포 함된 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 상기 제1 출력 트랜지스터의 상기 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 상기 제1 출력 트랜지스터가 상기 제어 신호를 입력 받음에 따라 상기 서브 픽셀에 포함된 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 상기 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 상기 서브 픽셀에 포함된 발광 소자의 발광 시간을 제어하며, 상기 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 상기 제2 게 이트 단자에 상기 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 상기 제2 게이트 단자를 2회 이 상 초기화하도록 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 하나의 프레임에 대한 상기 계조 데 이터를 기반으로 상기 하나의 프레임 동안 상기 발광 소자를 2회 이상 발광하도록 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터가 온(on) 상 태인 시간을 조절하여 상기 제2 출력 트랜지스터의 바이어스(bias) 인가 시간을 제어할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 계조 데이터에 상기 제2 출력 트랜 지스터의 소자 특성에 대한 보상 값을 반영할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터의 상기 소자 특성에 대한 정보는 상기 전자 장치의 메모리에 저장되어 있을 수 있다. 본 개시의 일 실시예에 따르면, 상기 하나의 프레임에서 상기 제1 출력 트랜지스터의 초기화 기간과 상기 제2 출력 트랜지스터의 초기화 기간은 동일하지 않을 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제2 초기화 트랜지스터의 게이트 단 자에 입력하는 제2 초기화 신호와 별도로 상기 제1 출력 트랜지스터를 초기화하는 제1 초기화 트랜지스터의 게 이트 단자에 제1 초기화 신호를 입력할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이 구동 회로를 통하여, 상기 제1 출력 트랜지스터의 상기 제1 게 이트 단자와 드레인 단자 사이에 연결된 보상 트랜지스터를 이용하여 상기 제1 출력 트랜지스터의 소자 특성을 보상할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출 력 트랜지스터를 온(on)상태로 초기화할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 출력 트랜지스터는 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)이며, 상기 디스플레이 구동 회로를 통하여, 상기 발광 소자의 발광 전에 상기 제2 출 력 트랜지스터를 오프(off)상태로 초기화할 수 있다. 도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10"}
{"patent_id": "10-2021-0053216", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다. 도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다.도 3은 일 실시예에 따른 전자 장치의 디스플레이의 복수의 픽셀들을 블록도로 나타낸 도면이다. 도 4는 일 실시예에 따른 전자 장치의 하나의 서브 픽셀의 구성을 나타낸 블록도이다. 도 5는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 6은 일 실시예에 따른 전자 장치가 도 5의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 도 7는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 8은 일 실시예에 따른 전자 장치가 도 7의 회로를 구동하기 위한 각종 신호를 시간에 따라 나타낸 도면이다. 도 9는, 일 실시예에 따른 전자 장치의 디스플레이에 포함된 하나의 서브 픽셀에 해당하는 회로도이다. 도 10은 일 실시예에 따른 전자 장치의 디스플레이 화소 회로 구조에 따른 발광 시간 차이를 나타낸 도면이다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
