![[support/img/Pasted image 20240102170754.png]]
假设时钟的反相delay=0
1. 首先MOS管为什么会有延时: [[Fishing/First_Sem_Master_1/数大/L02/L02_器件与互连线_NOTE#3.动态特性|L02_器件与互连线_NOTE]], 延时是输出节点被上拉和下拉(结果)针对于栅极电压的变化(原因)的时间. 因此, 开启和关断都是有延时的, 且认为延时时间相同
2. 时刻与时段, 时间与空间:
	1. 我们常说的波形的是在某一个点, 数据的先后, 对应时间刻度小的先出现, 或者先输入进去, 后边的后出现或者后输入进去
	2. 延时改变的是先后的出现时刻, 而无法改变数据流的长度
3. 开启的时候(上升沿), 数据应该已经到达T2的输入端, 而==*从I1输入的*==数据需要经过三个反相器和一个传输管才能到达T2的输入端, 因此, 数据应该比上升沿早来$3\cdot t_{pd,INV}+t_{pd,tg}$.
4. 数据的长度只存在于时间概念上, 也就是, 横轴为时间, 纵轴为该时间下的数据. 
5. 假设, 在数据来了之后, 立马就变了, 那么这个变化, 会延迟出现在每一段相连的线上, 我们需要保证的是, 数据延时闪烁, 当时钟那一刻去拍照, 闪烁的是用样的颜色的光(一个数据值), 因此要是没有延时, 就不存在建立时间.数据立马变化会导致, 不同的wire段闪烁不同的值, 之后就算在关断时钟, 也会交替闪烁不同的值. 
6. 知道数据长度和数据开始时间, 也就知道了某一个点的数据hold的时间, 其实也就是两个参考时刻相减. 
7. 采用数据长度来理解, clk上升沿后, I2-T2段的闪烁经历一个传输门延时才会出现在T2-I3段, 因此, 我们需要保证, T2-I3段在时钟来了之后, 历经一个传输门的时间内, 保持正确的值, 因此这一段的保持时间是$t_{pd,tg}$. 
8. 这一段的这一个值来源于$t_{pd,tg}$之前, I1-T1段的值, 因此, 只要 I1-T1段的值在时钟来之前的$t_{pd,tg}$到时钟来保持正确的值就可以, 这就阐明了保持时间经过一个延时之后要往前缩短, 实质上是一段数据的保持时间的整体前移. 而数据保持时间又取决于关键路径上的延时, 即输入的正确数据经过多长的时间才可以延迟出现在传输门的左侧.
9. 从以上的讨论也可以看出, 建立时间和保持时间的值是针对于某一wire段的
> [!question] 有关Clk inverter delay!=0的讨论

> [!question] 有关反相器的讨论
> 

> [!tip] wire段, 影响滞后, 闪烁的持续时间

