#  Compilado Y Simulaci贸n И
El presente repositorio contiene las plantillas para automatizar el proceso de compilado y simulaci贸n verilog y vhdl utilizando los software iverilog y ghdl respectivamente y visualizando el waveform con gtkwave.

# 锔 CONTEXTO DE PLANTILLAS 锔
Para ambos lenguejes se presentan dos plantillas de automatizaci贸n diferentes <br>
1.- M贸dulos en misma carpeta <br>
2.- M贸dulos en diferente carpeta <br>
si bien el proceso es completamente similar, cambia un poco al momento en que se necesita utilizar una de estas plantillas, a continuaci贸n se presentan la explicaci贸n de las diferencias entre una y otra. <br>

# MODULOS EN MISMA CARPETA 
Ejemplificaremos este caso con el sumador de 4 bits que se encuentra en los repos de vhdl y verilog con la misma organizaci贸n.

*  VHDL <br>
    * |--- Basico<br>
           * |--- Compuertas_Logicas.vhd <br>
           * |--- Multiplexor4a1.vhd <br>
           * |--- Medio_Sumador.vhd <br>
           * |--- Sumador_Completo.vhd <br>
           * |--- Sumador4_Bits.vhd <br>
            
* La estructura del m贸dulo Sumador4_Bits <br>
    * |--- Medio_Sumador.vhd <br>
    * |--- Sumador_Completo.vhd <br>
    * |--- Sumador4_Bits.vhd <br>
para que pueda compilar ghdl correctamente el m贸dulo Sumador4_Bits.vhd es necesario que compile en orden todos los m贸dulos instanciados en orden de la estructura del dise帽o dado que en este caso todos los m贸dulos se encuentran dentro de la misma carpeta no es necesario modificar la ruta y comandos de compilado por lo que en este caso pueden ejecutarse tal cual se presenta en  el readme de  [vhdl Comandos para compilar y simular](https://github.com/CesarMirandaAlberto/Vhdl#--pruebas-en-simulaci%C3%B3n)  y se ingrensan tal cual en la plantilla 1.