TimeQuest Timing Analyzer report for soc
Sat Jan 30 20:23:15 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div[2]'
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'SPI_SCK'
 15. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Setup: 'vga:vga|hs'
 17. Slow 1200mV 85C Model Hold: 'vga:vga|hs'
 18. Slow 1200mV 85C Model Hold: 'SPI_SCK'
 19. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 20. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Hold: 'clk_div[2]'
 22. Slow 1200mV 85C Model Recovery: 'SPI_SCK'
 23. Slow 1200mV 85C Model Recovery: 'clk_div[2]'
 24. Slow 1200mV 85C Model Removal: 'SPI_SCK'
 25. Slow 1200mV 85C Model Removal: 'clk_div[2]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga|hs'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27[0]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 85C Model Metastability Report
 41. Slow 1200mV 0C Model Fmax Summary
 42. Slow 1200mV 0C Model Setup Summary
 43. Slow 1200mV 0C Model Hold Summary
 44. Slow 1200mV 0C Model Recovery Summary
 45. Slow 1200mV 0C Model Removal Summary
 46. Slow 1200mV 0C Model Minimum Pulse Width Summary
 47. Slow 1200mV 0C Model Setup: 'clk_div[2]'
 48. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 49. Slow 1200mV 0C Model Setup: 'SPI_SCK'
 50. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 51. Slow 1200mV 0C Model Setup: 'vga:vga|hs'
 52. Slow 1200mV 0C Model Hold: 'vga:vga|hs'
 53. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 54. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 55. Slow 1200mV 0C Model Hold: 'SPI_SCK'
 56. Slow 1200mV 0C Model Hold: 'clk_div[2]'
 57. Slow 1200mV 0C Model Recovery: 'SPI_SCK'
 58. Slow 1200mV 0C Model Recovery: 'clk_div[2]'
 59. Slow 1200mV 0C Model Removal: 'SPI_SCK'
 60. Slow 1200mV 0C Model Removal: 'clk_div[2]'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga|hs'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Output Enable Times
 72. Minimum Output Enable Times
 73. Output Disable Times
 74. Minimum Output Disable Times
 75. Slow 1200mV 0C Model Metastability Report
 76. Fast 1200mV 0C Model Setup Summary
 77. Fast 1200mV 0C Model Hold Summary
 78. Fast 1200mV 0C Model Recovery Summary
 79. Fast 1200mV 0C Model Removal Summary
 80. Fast 1200mV 0C Model Minimum Pulse Width Summary
 81. Fast 1200mV 0C Model Setup: 'clk_div[2]'
 82. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 83. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 84. Fast 1200mV 0C Model Setup: 'SPI_SCK'
 85. Fast 1200mV 0C Model Setup: 'vga:vga|hs'
 86. Fast 1200mV 0C Model Hold: 'vga:vga|hs'
 87. Fast 1200mV 0C Model Hold: 'SPI_SCK'
 88. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 89. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 90. Fast 1200mV 0C Model Hold: 'clk_div[2]'
 91. Fast 1200mV 0C Model Recovery: 'clk_div[2]'
 92. Fast 1200mV 0C Model Recovery: 'SPI_SCK'
 93. Fast 1200mV 0C Model Removal: 'SPI_SCK'
 94. Fast 1200mV 0C Model Removal: 'clk_div[2]'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga|hs'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Output Enable Times
106. Minimum Output Enable Times
107. Output Disable Times
108. Minimum Output Disable Times
109. Fast 1200mV 0C Model Metastability Report
110. Multicorner Timing Analysis Summary
111. Setup Times
112. Hold Times
113. Clock to Output Times
114. Minimum Clock to Output Times
115. Board Trace Model Assignments
116. Input Transition Times
117. Signal Integrity Metrics (Slow 1200mv 0c Model)
118. Signal Integrity Metrics (Slow 1200mv 85c Model)
119. Signal Integrity Metrics (Fast 1200mv 0c Model)
120. Setup Transfers
121. Hold Transfers
122. Recovery Transfers
123. Removal Transfers
124. Report TCCS
125. Report RSKM
126. Unconstrained Paths
127. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; soc                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.83        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  16.7%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+
; clk_div[2]                                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                   ; { clk_div[2] }                                      ;
; CLOCK_27[0]                                     ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                   ; { CLOCK_27[0] }                                     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 31.265 ; 31.98 MHz  ; 0.000  ; 15.632 ; 50.00      ; 65        ; 77          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; pll|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 31.265 ; 31.98 MHz  ; -2.555 ; 13.077 ; 50.00      ; 65        ; 77          ; -29.4 ;        ;           ;            ; false    ; CLOCK_27[0] ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[2] } ;
; SPI_SCK                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                   ; { SPI_SCK }                                         ;
; vga:vga|hs                                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                   ; { vga:vga|hs }                                      ;
+-------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 64.66 MHz  ; 64.66 MHz       ; SPI_SCK                                         ;      ;
; 76.05 MHz  ; 76.05 MHz       ; clk_div[2]                                      ;      ;
; 121.61 MHz ; 121.61 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 333.78 MHz ; 333.78 MHz      ; vga:vga|hs                                      ;      ;
; 336.93 MHz ; 336.93 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_div[2]                                      ; -12.150 ; -3332.031     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -10.249 ; -35.878       ;
; SPI_SCK                                         ; -7.233  ; -262.786      ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; -6.690  ; -22.722       ;
; vga:vga|hs                                      ; -1.996  ; -46.942       ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; vga:vga|hs                                      ; -1.356 ; -1.356        ;
; SPI_SCK                                         ; -0.356 ; -0.356        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; -0.209 ; -0.672        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.204 ; -0.204        ;
; clk_div[2]                                      ; 0.392  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; SPI_SCK    ; -3.970 ; -23.802          ;
; clk_div[2] ; -3.734 ; -643.753         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; SPI_SCK    ; -1.580 ; -9.445          ;
; clk_div[2] ; 3.535  ; 0.000           ;
+------------+--------+-----------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; SPI_SCK                                         ; -3.000 ; -536.617      ;
; clk_div[2]                                      ; -2.693 ; -591.071      ;
; vga:vga|hs                                      ; -1.285 ; -41.120       ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.346 ; 0.000         ;
; CLOCK_27[0]                                     ; 18.326 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.556 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div[2]'                                                                                                              ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.150 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 13.083     ;
; -12.149 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 13.082     ;
; -12.131 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 13.056     ;
; -12.130 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 13.055     ;
; -12.113 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 13.046     ;
; -12.094 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 13.019     ;
; -12.080 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 13.013     ;
; -12.061 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.986     ;
; -11.993 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.918     ;
; -11.992 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.917     ;
; -11.975 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.908     ;
; -11.974 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.907     ;
; -11.956 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.881     ;
; -11.938 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.871     ;
; -11.923 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.848     ;
; -11.912 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.846     ;
; -11.911 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.845     ;
; -11.905 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.838     ;
; -11.893 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.819     ;
; -11.892 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.818     ;
; -11.873 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.806     ;
; -11.872 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.805     ;
; -11.858 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.791     ;
; -11.858 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.791     ;
; -11.839 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.764     ;
; -11.839 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.764     ;
; -11.836 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.769     ;
; -11.830 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.764     ;
; -11.829 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.763     ;
; -11.816 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.749     ;
; -11.815 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.748     ;
; -11.803 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.736     ;
; -11.793 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.727     ;
; -11.788 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.720     ;
; -11.787 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.719     ;
; -11.782 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.715     ;
; -11.781 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.714     ;
; -11.779 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.712     ;
; -11.769 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 12.693     ;
; -11.768 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 12.692     ;
; -11.760 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.694     ;
; -11.755 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.681     ;
; -11.754 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.680     ;
; -11.754 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.687     ;
; -11.753 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.686     ;
; -11.746 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.679     ;
; -11.745 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.678     ;
; -11.738 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.671     ;
; -11.737 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.671     ;
; -11.736 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.670     ;
; -11.719 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.644     ;
; -11.717 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.650     ;
; -11.716 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.650     ;
; -11.713 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.647     ;
; -11.712 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.645     ;
; -11.701 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.626     ;
; -11.701 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.626     ;
; -11.697 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.623     ;
; -11.694 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.620     ;
; -11.684 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.617     ;
; -11.683 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.616     ;
; -11.683 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.616     ;
; -11.661 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 12.567     ;
; -11.655 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.588     ;
; -11.654 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.587     ;
; -11.638 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.571     ;
; -11.638 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.571     ;
; -11.635 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.569     ;
; -11.634 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.568     ;
; -11.631 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 12.555     ;
; -11.630 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 12.554     ;
; -11.628 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 12.534     ;
; -11.622 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 12.552     ;
; -11.619 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.544     ;
; -11.619 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.544     ;
; -11.618 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.551     ;
; -11.613 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.545     ;
; -11.612 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.544     ;
; -11.608 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.540     ;
; -11.605 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.538     ;
; -11.604 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.537     ;
; -11.603 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 12.525     ;
; -11.592 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.525     ;
; -11.592 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 12.527     ;
; -11.591 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 12.526     ;
; -11.590 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.523     ;
; -11.585 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.518     ;
; -11.582 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 12.488     ;
; -11.581 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.506     ;
; -11.581 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.514     ;
; -11.581 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.514     ;
; -11.578 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.512     ;
; -11.577 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 12.511     ;
; -11.575 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 12.507     ;
; -11.573 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.498     ;
; -11.571 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 12.496     ;
; -11.568 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.501     ;
; -11.563 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 12.496     ;
; -11.559 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.485     ;
; -11.556 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 12.482     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+---------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -10.249 ; osd:osd|vs_low[0]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.635     ; 6.564      ;
; -9.859  ; osd:osd|vs_high[0] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 6.173      ;
; -9.823  ; osd:osd|vs_low[2]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 6.137      ;
; -9.764  ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.343     ; 6.411      ;
; -9.757  ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.338     ; 6.409      ;
; -9.749  ; osd:osd|vs_high[2] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 6.063      ;
; -9.746  ; osd:osd|vs_high[4] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 6.060      ;
; -9.693  ; osd:osd|vs_low[4]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 6.007      ;
; -9.685  ; osd:osd|vs_low[1]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.999      ;
; -9.656  ; osd:osd|vs_high[1] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.970      ;
; -9.562  ; osd:osd|vs_low[5]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.876      ;
; -9.554  ; osd:osd|vs_low[3]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.868      ;
; -9.524  ; osd:osd|vs_high[3] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.838      ;
; -9.521  ; osd:osd|vs_high[5] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.835      ;
; -9.466  ; osd:osd|vs_high[6] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.780      ;
; -9.374  ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 6.020      ;
; -9.367  ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 6.018      ;
; -9.358  ; osd:osd|vs_high[8] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.672      ;
; -9.350  ; osd:osd|vs_low[6]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.664      ;
; -9.338  ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.984      ;
; -9.331  ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.982      ;
; -9.289  ; osd:osd|vs_low[7]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.603      ;
; -9.279  ; osd:osd|vs_high[7] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.593      ;
; -9.264  ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.910      ;
; -9.261  ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.907      ;
; -9.257  ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.908      ;
; -9.254  ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.905      ;
; -9.232  ; osd:osd|vs_low[8]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.546      ;
; -9.209  ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.855      ;
; -9.208  ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.854      ;
; -9.202  ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.853      ;
; -9.201  ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.852      ;
; -9.171  ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.817      ;
; -9.164  ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.815      ;
; -9.134  ; osd:osd|vs_high[9] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 5.448      ;
; -9.086  ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.732      ;
; -9.079  ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.730      ;
; -9.078  ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.724      ;
; -9.071  ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.722      ;
; -9.039  ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.685      ;
; -9.036  ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.682      ;
; -9.032  ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.683      ;
; -9.029  ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.680      ;
; -8.981  ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.627      ;
; -8.974  ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.625      ;
; -8.873  ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.519      ;
; -8.866  ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.517      ;
; -8.865  ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.511      ;
; -8.858  ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.509      ;
; -8.813  ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.459      ;
; -8.806  ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.457      ;
; -8.794  ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.440      ;
; -8.787  ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.438      ;
; -8.747  ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.393      ;
; -8.740  ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.391      ;
; -8.649  ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 5.295      ;
; -8.642  ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 5.293      ;
; -8.400  ; osd:osd|vs_low[9]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.636     ; 4.714      ;
; -7.924  ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.344     ; 4.570      ;
; -7.917  ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.339     ; 4.568      ;
; -7.767  ; osd:osd|v_cnt[0]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.634     ; 4.083      ;
; -7.692  ; osd:osd|v_cnt[2]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 4.009      ;
; -7.589  ; osd:osd|v_cnt[7]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.634     ; 3.905      ;
; -7.550  ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.341     ; 4.199      ;
; -7.543  ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.336     ; 4.197      ;
; -7.428  ; osd:osd|v_cnt[8]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 3.745      ;
; -7.216  ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.341     ; 3.865      ;
; -7.210  ; osd:osd|v_cnt[1]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 3.527      ;
; -7.203  ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.336     ; 3.857      ;
; -7.141  ; osd:osd|v_cnt[4]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 3.458      ;
; -7.093  ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.342     ; 3.741      ;
; -7.080  ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.337     ; 3.733      ;
; -7.036  ; osd:osd|v_cnt[6]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 3.353      ;
; -7.029  ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.342     ; 3.677      ;
; -7.022  ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.337     ; 3.675      ;
; -6.974  ; osd:osd|v_cnt[3]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.633     ; 3.291      ;
; -6.905  ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.341     ; 3.554      ;
; -6.898  ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.336     ; 3.552      ;
; -6.859  ; osd:osd|v_cnt[9]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.634     ; 3.175      ;
; -6.744  ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.341     ; 3.393      ;
; -6.731  ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.336     ; 3.385      ;
; -6.595  ; osd:osd|v_cnt[5]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.634     ; 2.911      ;
; -6.499  ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.341     ; 3.148      ;
; -6.494  ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.336     ; 3.148      ;
; -3.079  ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.102     ; 3.159      ;
; -2.993  ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.102     ; 3.073      ;
; -2.377  ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.102     ; 2.457      ;
; -2.308  ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.102     ; 2.388      ;
; -0.652  ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.100     ; 0.734      ;
; -0.646  ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.100     ; 0.728      ;
; 31.459  ; osd:osd|hs_low[0]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 8.150      ;
; 31.538  ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.395      ;
; 31.595  ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.216      ; 8.341      ;
; 31.612  ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.221      ; 8.329      ;
; 31.729  ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.204      ;
; 31.737  ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.196      ;
; 31.809  ; osd:osd|hs_high[0] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.800      ;
; 31.810  ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.123      ;
; 31.851  ; osd:osd|hs_low[2]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.758      ;
; 31.876  ; vga:vga|v_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.057      ;
+---------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_SCK'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.233 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.845      ;
; -7.166 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.778      ;
; -7.136 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.748      ;
; -7.079 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.691      ;
; -7.060 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.672      ;
; -6.969 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.894     ; 4.573      ;
; -6.962 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.574      ;
; -6.935 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.547      ;
; -6.894 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.149     ; 4.743      ;
; -6.892 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.149     ; 4.741      ;
; -6.890 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.502      ;
; -6.890 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.502      ;
; -6.890 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.502      ;
; -6.890 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.502      ;
; -6.890 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.502      ;
; -6.889 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.501      ;
; -6.847 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.459      ;
; -6.843 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.455      ;
; -6.789 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 4.401      ;
; -6.769 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.149     ; 4.618      ;
; -6.714 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.149     ; 4.563      ;
; -6.294 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.878      ;
; -6.294 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.878      ;
; -6.294 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.878      ;
; -6.294 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.878      ;
; -6.294 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.878      ;
; -6.256 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.840      ;
; -6.256 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.840      ;
; -6.256 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.840      ;
; -6.256 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.840      ;
; -6.256 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.840      ;
; -6.253 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.837      ;
; -6.253 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.837      ;
; -6.253 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.837      ;
; -6.253 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.837      ;
; -6.253 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.837      ;
; -6.242 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.854      ;
; -6.242 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.854      ;
; -6.242 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.854      ;
; -6.242 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.854      ;
; -6.242 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.854      ;
; -6.236 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.848      ;
; -6.236 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.848      ;
; -6.236 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.848      ;
; -6.236 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.848      ;
; -6.236 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.848      ;
; -6.234 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.818      ;
; -6.224 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.836      ;
; -6.224 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.836      ;
; -6.224 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.836      ;
; -6.224 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.836      ;
; -6.224 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.836      ;
; -6.218 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.802      ;
; -6.218 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.802      ;
; -6.218 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.802      ;
; -6.218 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.802      ;
; -6.218 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.802      ;
; -6.214 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.071      ;
; -6.214 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.071      ;
; -6.214 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.071      ;
; -6.214 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.071      ;
; -6.214 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.071      ;
; -6.210 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.794      ;
; -6.208 ; user_io:user_io|cmd[3]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.894     ; 3.812      ;
; -6.204 ; user_io:user_io|cmd[1]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.816      ;
; -6.202 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.814      ;
; -6.202 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.814      ;
; -6.202 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.814      ;
; -6.202 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.814      ;
; -6.202 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.814      ;
; -6.200 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.784      ;
; -6.200 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.784      ;
; -6.200 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.784      ;
; -6.200 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.784      ;
; -6.200 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.784      ;
; -6.199 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.811      ;
; -6.199 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.056      ;
; -6.199 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.056      ;
; -6.199 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.056      ;
; -6.199 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.056      ;
; -6.199 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.056      ;
; -6.196 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.780      ;
; -6.193 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.805      ;
; -6.188 ; user_io:user_io|cmd[5]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.894     ; 3.792      ;
; -6.186 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.770      ;
; -6.186 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.770      ;
; -6.186 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.770      ;
; -6.186 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.770      ;
; -6.186 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.770      ;
; -6.186 ; user_io:user_io|cmd[2]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.894     ; 3.790      ;
; -6.182 ; user_io:user_io|cmd[6]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.894     ; 3.786      ;
; -6.175 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.759      ;
; -6.171 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.028      ;
; -6.164 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.886     ; 3.776      ;
; -6.156 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -3.141     ; 4.013      ;
; -6.154 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.738      ;
; -6.154 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.738      ;
; -6.154 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.738      ;
; -6.154 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.738      ;
; -6.154 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.914     ; 3.738      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                       ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -6.690 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.480     ; 3.163      ;
; -6.554 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.480     ; 3.027      ;
; -6.550 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.480     ; 3.023      ;
; -5.510 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.485     ; 1.978      ;
; -5.370 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.485     ; 1.838      ;
; -5.234 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.485     ; 1.702      ;
; -5.097 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.485     ; 1.565      ;
; -5.094 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.485     ; 1.562      ;
; -0.752 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.843      ;
; -0.752 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.843      ;
; -0.750 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.841      ;
; -0.679 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.770      ;
; -0.679 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.770      ;
; -0.678 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.769      ;
; -0.674 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.765      ;
; -0.643 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.094     ; 0.734      ;
; 28.297 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.896      ;
; 28.342 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.852      ;
; 28.353 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.841      ;
; 28.354 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.840      ;
; 28.377 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.817      ;
; 28.422 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.770      ;
; 28.422 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.770      ;
; 28.422 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.770      ;
; 28.422 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.770      ;
; 28.422 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.770      ;
; 28.440 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.752      ;
; 28.440 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.752      ;
; 28.440 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.752      ;
; 28.440 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.752      ;
; 28.440 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.752      ;
; 28.507 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.687      ;
; 28.508 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.686      ;
; 28.534 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.659      ;
; 28.568 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.626      ;
; 28.656 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.538      ;
; 28.657 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.537      ;
; 28.673 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.521      ;
; 28.674 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.520      ;
; 28.681 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.512      ;
; 28.685 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.509      ;
; 28.688 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.505      ;
; 28.706 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.488      ;
; 28.707 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 2.487      ;
; 28.728 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.464      ;
; 28.728 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.464      ;
; 28.728 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.464      ;
; 28.728 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.464      ;
; 28.728 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.464      ;
; 28.793 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.400      ;
; 28.793 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.400      ;
; 28.793 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.400      ;
; 28.793 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.400      ;
; 28.793 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.400      ;
; 28.796 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.397      ;
; 28.797 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.396      ;
; 28.824 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.368      ;
; 28.828 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.365      ;
; 28.828 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.365      ;
; 28.828 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.365      ;
; 28.828 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.365      ;
; 28.828 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.365      ;
; 28.837 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.356      ;
; 28.870 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.323      ;
; 28.903 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.290      ;
; 28.954 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.239      ;
; 29.019 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.174      ;
; 29.019 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.174      ;
; 29.019 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.174      ;
; 29.019 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.174      ;
; 29.019 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.174      ;
; 29.136 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.057      ;
; 29.136 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.057      ;
; 29.136 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.057      ;
; 29.136 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.057      ;
; 29.136 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.057      ;
; 29.180 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.013      ;
; 29.181 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 2.012      ;
; 29.208 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.984      ;
; 29.214 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.979      ;
; 29.235 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.958      ;
; 29.235 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.958      ;
; 29.235 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.958      ;
; 29.235 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.958      ;
; 29.374 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.069     ; 1.820      ;
; 29.453 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.740      ;
; 29.454 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.739      ;
; 29.481 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.711      ;
; 29.552 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.641      ;
; 29.553 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.640      ;
; 29.600 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.593      ;
; 29.636 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.557      ;
; 30.010 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.183      ;
; 30.013 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.180      ;
; 30.019 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.174      ;
; 30.019 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.174      ;
; 30.373 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.819      ;
; 30.427 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.428 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 0.765      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga:vga|hs'                                                                            ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.996 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.924      ;
; -1.865 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.793      ;
; -1.822 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.749      ;
; -1.796 ; osd:osd|vsD      ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.725      ;
; -1.796 ; osd:osd|vsD      ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.725      ;
; -1.735 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.663      ;
; -1.732 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.660      ;
; -1.719 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.648      ;
; -1.688 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.615      ;
; -1.648 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.577      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.628 ; osd:osd|vsD      ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.558      ;
; -1.618 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.545      ;
; -1.605 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.533      ;
; -1.602 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.530      ;
; -1.598 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.526      ;
; -1.589 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.518      ;
; -1.589 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.518      ;
; -1.540 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.469      ;
; -1.517 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.446      ;
; -1.511 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.439      ;
; -1.504 ; osd:osd|vsD      ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.433      ;
; -1.484 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.411      ;
; -1.477 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.404      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.476 ; osd:osd|vsD      ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.406      ;
; -1.475 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.403      ;
; -1.473 ; osd:osd|vsD2     ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.402      ;
; -1.473 ; osd:osd|vsD2     ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.402      ;
; -1.468 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.396      ;
; -1.464 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.392      ;
; -1.459 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.388      ;
; -1.459 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.388      ;
; -1.425 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.352      ;
; -1.416 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.343      ;
; -1.409 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.336      ;
; -1.409 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.338      ;
; -1.402 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.331      ;
; -1.402 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.330      ;
; -1.387 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.316      ;
; -1.377 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.305      ;
; -1.335 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.263      ;
; -1.329 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.258      ;
; -1.319 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.247      ;
; -1.283 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.071     ; 2.210      ;
; -1.279 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.208      ;
; -1.274 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.272 ; osd:osd|vsD2     ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.202      ;
; -1.271 ; osd:osd|vsD      ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.200      ;
; -1.271 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.200      ;
; -1.268 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.196      ;
; -1.256 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.184      ;
; -1.250 ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.179      ;
; -1.189 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.117      ;
; -1.161 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.089      ;
; -1.100 ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 2.029      ;
; -1.098 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 2.026      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.072 ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 2.002      ;
; -1.068 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 1.996      ;
; -0.993 ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.924      ;
; -0.993 ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.924      ;
; -0.958 ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.889      ;
; -0.949 ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 1.879      ;
; -0.916 ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.069     ; 1.845      ;
; -0.902 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 1.830      ;
; -0.891 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 1.819      ;
; -0.809 ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 1.739      ;
; -0.798 ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.068     ; 1.728      ;
; -0.795 ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.726      ;
; -0.790 ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.721      ;
; -0.790 ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.721      ;
; -0.768 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.070     ; 1.696      ;
; -0.757 ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.688      ;
; -0.755 ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.067     ; 1.686      ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga:vga|hs'                                                                                                                ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.356 ; vga:vga|vs       ; osd:osd|vsD        ; pll|altpll_component|auto_generated|pll1|clk[0] ; vga:vga|hs  ; 0.000        ; 3.627      ; 2.527      ;
; 0.466  ; osd:osd|vsD2     ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.722      ;
; 0.511  ; osd:osd|vsD      ; osd:osd|vsD2       ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.767      ;
; 0.628  ; osd:osd|v_cnt[0] ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 0.885      ;
; 0.670  ; osd:osd|vsD2     ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 0.925      ;
; 0.671  ; osd:osd|vsD2     ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 0.926      ;
; 0.677  ; osd:osd|vsD2     ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 0.932      ;
; 0.719  ; osd:osd|vsD      ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.975      ;
; 0.720  ; osd:osd|vsD      ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.976      ;
; 0.721  ; osd:osd|vsD      ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.977      ;
; 0.725  ; osd:osd|vsD      ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 0.981      ;
; 0.795  ; osd:osd|vsD2     ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.051      ;
; 0.801  ; osd:osd|vsD2     ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.057      ;
; 0.801  ; osd:osd|vsD2     ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.057      ;
; 0.888  ; osd:osd|vsD2     ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.143      ;
; 0.889  ; osd:osd|vsD2     ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.144      ;
; 0.890  ; osd:osd|vsD2     ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.145      ;
; 1.014  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.270      ;
; 1.016  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.272      ;
; 1.042  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.298      ;
; 1.055  ; osd:osd|vsD      ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.310      ;
; 1.056  ; osd:osd|vsD      ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.311      ;
; 1.058  ; osd:osd|vsD      ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.313      ;
; 1.085  ; osd:osd|v_cnt[5] ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.343      ;
; 1.122  ; osd:osd|v_cnt[9] ; osd:osd|vs_low[9]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.380      ;
; 1.123  ; osd:osd|v_cnt[9] ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.381      ;
; 1.140  ; osd:osd|v_cnt[9] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.396      ;
; 1.141  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.397      ;
; 1.141  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.397      ;
; 1.143  ; osd:osd|vsD      ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.398      ;
; 1.150  ; osd:osd|vsD      ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.405      ;
; 1.151  ; osd:osd|vsD      ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.406      ;
; 1.159  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.415      ;
; 1.307  ; osd:osd|v_cnt[3] ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.566      ;
; 1.308  ; osd:osd|v_cnt[3] ; osd:osd|vs_low[3]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.567      ;
; 1.333  ; osd:osd|v_cnt[7] ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.591      ;
; 1.333  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.589      ;
; 1.334  ; osd:osd|v_cnt[7] ; osd:osd|vs_low[7]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.592      ;
; 1.338  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.594      ;
; 1.341  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.597      ;
; 1.345  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.601      ;
; 1.349  ; osd:osd|v_cnt[4] ; osd:osd|vs_low[4]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.608      ;
; 1.350  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.606      ;
; 1.353  ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.612      ;
; 1.354  ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.613      ;
; 1.389  ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.648      ;
; 1.389  ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.648      ;
; 1.399  ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.658      ;
; 1.399  ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.658      ;
; 1.405  ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.663      ;
; 1.446  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.702      ;
; 1.455  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.711      ;
; 1.458  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.714      ;
; 1.492  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.749      ;
; 1.493  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.749      ;
; 1.496  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.752      ;
; 1.514  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.771      ;
; 1.521  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.778      ;
; 1.539  ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.796      ;
; 1.546  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.801      ;
; 1.553  ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 1.811      ;
; 1.560  ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.819      ;
; 1.581  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.837      ;
; 1.594  ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.853      ;
; 1.594  ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.073      ; 1.853      ;
; 1.598  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.854      ;
; 1.606  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.861      ;
; 1.606  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.863      ;
; 1.612  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.867      ;
; 1.623  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.880      ;
; 1.624  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.880      ;
; 1.638  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.895      ;
; 1.645  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.902      ;
; 1.672  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.928      ;
; 1.672  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.927      ;
; 1.681  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.936      ;
; 1.684  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.939      ;
; 1.706  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.962      ;
; 1.709  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.965      ;
; 1.726  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 1.982      ;
; 1.730  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.987      ;
; 1.731  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 1.988      ;
; 1.740  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.069      ; 1.995      ;
; 1.747  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 2.004      ;
; 1.751  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 2.007      ;
; 1.761  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 2.017      ;
; 1.769  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 2.026      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.788  ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.046      ;
; 1.820  ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.072      ; 2.078      ;
; 1.834  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.070      ; 2.090      ;
; 1.854  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 2.111      ;
; 1.855  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.071      ; 2.112      ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_SCK'                                                                                                                                                                                  ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.356 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 2.663      ;
; 0.135  ; user_io:user_io|cmd[7]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.181      ;
; 0.156  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.175      ;
; 0.165  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.184      ;
; 0.166  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.185      ;
; 0.169  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.188      ;
; 0.189  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.216      ;
; 0.237  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.264      ;
; 0.239  ; user_io:user_io|cmd[0]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.285      ;
; 0.241  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.268      ;
; 0.244  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.262      ;
; 0.267  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.313      ;
; 0.296  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.315      ;
; 0.313  ; user_io:user_io|cmd[4]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.359      ;
; 0.314  ; user_io:user_io|cmd[1]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.333      ;
; 0.319  ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.338      ;
; 0.334  ; user_io:user_io|cmd[2]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.380      ;
; 0.348  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.366      ;
; 0.363  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.381      ;
; 0.366  ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.385      ;
; 0.369  ; user_io:user_io|cmd[3]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.415      ;
; 0.381  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.408      ;
; 0.385  ; osd:osd|bcnt[1]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.033      ;
; 0.396  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.423      ;
; 0.397  ; osd:osd|bcnt[9]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.045      ;
; 0.397  ; user_io:user_io|cmd[5]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.443      ;
; 0.397  ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.416      ;
; 0.400  ; user_io:user_io|cmd[6]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.340      ; 3.446      ;
; 0.402  ; osd:osd|bcnt[7]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.050      ;
; 0.403  ; osd:osd|bcnt[2]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.051      ;
; 0.404  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.431      ;
; 0.404  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.431      ;
; 0.404  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.431      ;
; 0.404  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.431      ;
; 0.404  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.431      ;
; 0.412  ; osd:osd|osd_enable                 ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.413  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.070      ; 0.669      ;
; 0.413  ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.070      ; 0.669      ;
; 0.417  ; osd:osd|bcnt[0]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.065      ;
; 0.417  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.674      ;
; 0.422  ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.440      ;
; 0.427  ; osd:osd|bcnt[3]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.075      ;
; 0.431  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.458      ;
; 0.431  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.458      ;
; 0.431  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.458      ;
; 0.431  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.458      ;
; 0.431  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.458      ;
; 0.438  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.456      ;
; 0.438  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.456      ;
; 0.438  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.456      ;
; 0.438  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.456      ;
; 0.438  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.456      ;
; 0.444  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.471      ;
; 0.444  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.471      ;
; 0.444  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.471      ;
; 0.444  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.471      ;
; 0.444  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.471      ;
; 0.449  ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.476      ;
; 0.449  ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.313      ; 3.468      ;
; 0.452  ; osd:osd|bcnt[10]                   ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.709      ;
; 0.456  ; osd:osd|bcnt[8]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.426      ; 1.104      ;
; 0.469  ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.496      ;
; 0.478  ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.496      ;
; 0.486  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.513      ;
; 0.487  ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.505      ;
; 0.490  ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.508      ;
; 0.491  ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.509      ;
; 0.522  ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.549      ;
; 0.542  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.560      ;
; 0.542  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.560      ;
; 0.542  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.560      ;
; 0.542  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.560      ;
; 0.542  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.560      ;
; 0.543  ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.570      ;
; 0.551  ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.578      ;
; 0.575  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.602      ;
; 0.575  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.602      ;
; 0.575  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.602      ;
; 0.575  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.602      ;
; 0.575  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.602      ;
; 0.578  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.596      ;
; 0.578  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.596      ;
; 0.578  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.596      ;
; 0.578  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.596      ;
; 0.578  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.312      ; 3.596      ;
; 0.590  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.617      ;
; 0.590  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.617      ;
; 0.590  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.617      ;
; 0.590  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.617      ;
; 0.590  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.321      ; 3.617      ;
; 0.592  ; osd:osd|sbuf[1]                    ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.849      ;
; 0.597  ; osd:osd|sbuf[4]                    ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.854      ;
; 0.598  ; osd:osd|sbuf[5]                    ; osd:osd|sbuf[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.855      ;
; 0.598  ; osd:osd|sbuf[3]                    ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.855      ;
; 0.601  ; osd:osd|sbuf[4]                    ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.858      ;
; 0.602  ; osd:osd|sbuf[3]                    ; osd:osd|sbuf[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.859      ;
; 0.602  ; osd:osd|sbuf[5]                    ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.859      ;
; 0.607  ; osd:osd|cnt[4]                     ; osd:osd|cnt[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.070      ; 0.863      ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.209 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.669      ;
; -0.202 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.676      ;
; -0.155 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.723      ;
; -0.154 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.724      ;
; -0.154 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.724      ;
; -0.076 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.802      ;
; -0.074 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.804      ;
; -0.074 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.360      ; 0.804      ;
; 0.412  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.413  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.413  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.417  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.674      ;
; 0.418  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.674      ;
; 0.450  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.707      ;
; 0.663  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.919      ;
; 0.680  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.936      ;
; 0.687  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.943      ;
; 0.690  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.946      ;
; 0.727  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.983      ;
; 0.733  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.989      ;
; 0.735  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.991      ;
; 0.737  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.993      ;
; 0.747  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.003      ;
; 0.832  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.089      ;
; 0.881  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.137      ;
; 0.948  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.204      ;
; 0.957  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.213      ;
; 0.958  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.214      ;
; 0.993  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.249      ;
; 0.994  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.250      ;
; 0.994  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.250      ;
; 0.998  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.254      ;
; 0.999  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.255      ;
; 1.004  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.260      ;
; 1.041  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.297      ;
; 1.041  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.297      ;
; 1.048  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.304      ;
; 1.049  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.305      ;
; 1.120  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.376      ;
; 1.125  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.381      ;
; 1.127  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.383      ;
; 1.140  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.397      ;
; 1.159  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.415      ;
; 1.160  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.416      ;
; 1.162  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.418      ;
; 1.167  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.423      ;
; 1.178  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.434      ;
; 1.207  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.463      ;
; 1.270  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.525      ;
; 1.303  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.560      ;
; 1.352  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.609      ;
; 1.352  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.609      ;
; 1.401  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.658      ;
; 1.402  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.659      ;
; 1.510  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.767      ;
; 1.511  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.768      ;
; 1.521  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.777      ;
; 1.527  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.783      ;
; 1.528  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.784      ;
; 1.564  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 1.819      ;
; 1.633  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.890      ;
; 1.634  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.891      ;
; 1.692  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.948      ;
; 1.825  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.081      ;
; 1.825  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.081      ;
; 1.836  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.093      ;
; 1.837  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.094      ;
; 1.921  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.176      ;
; 1.934  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.191      ;
; 2.057  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.314      ;
; 2.148  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.404      ;
; 2.148  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.404      ;
; 2.148  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.404      ;
; 2.159  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.415      ;
; 2.159  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.415      ;
; 2.159  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.415      ;
; 2.159  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.415      ;
; 2.193  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.448      ;
; 2.193  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.448      ;
; 2.193  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.448      ;
; 2.193  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.448      ;
; 2.193  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.448      ;
; 2.260  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.517      ;
; 2.268  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.525      ;
; 2.464  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.719      ;
; 2.464  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.719      ;
; 2.464  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.719      ;
; 2.464  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.719      ;
; 2.464  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.719      ;
; 2.486  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.741      ;
; 2.486  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.741      ;
; 2.486  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.741      ;
; 2.486  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.741      ;
; 2.486  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.069      ; 2.741      ;
; 4.007  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.876     ; 1.417      ;
; 4.008  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.876     ; 1.418      ;
; 4.012  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.876     ; 1.422      ;
; 4.231  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.876     ; 1.641      ;
; 4.232  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.876     ; 1.642      ;
; 5.411  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.871     ; 2.826      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.204 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 0.669      ;
; -0.197 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 0.676      ;
; 0.412  ; osd:osd|h_osd_active                                                          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412  ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.413  ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.413  ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.413  ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.418  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.674      ;
; 0.466  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.722      ;
; 0.470  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.726      ;
; 0.482  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.738      ;
; 0.482  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.738      ;
; 0.483  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.739      ;
; 0.483  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.739      ;
; 0.483  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.739      ;
; 0.484  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.484  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.484  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.634  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.891      ;
; 0.635  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.892      ;
; 0.646  ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.903      ;
; 0.662  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.918      ;
; 0.663  ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.919      ;
; 0.665  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.922      ;
; 0.668  ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.925      ;
; 0.668  ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.924      ;
; 0.669  ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.925      ;
; 0.670  ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.927      ;
; 0.671  ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.928      ;
; 0.673  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.929      ;
; 0.675  ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.932      ;
; 0.678  ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.935      ;
; 0.679  ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.936      ;
; 0.686  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.943      ;
; 0.688  ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.944      ;
; 0.696  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.952      ;
; 0.696  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.952      ;
; 0.697  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.953      ;
; 0.697  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.953      ;
; 0.698  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.954      ;
; 0.698  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.954      ;
; 0.756  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.013      ;
; 0.757  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.014      ;
; 0.764  ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.343      ;
; 0.775  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.031      ;
; 0.776  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.032      ;
; 0.776  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.032      ;
; 0.777  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.033      ;
; 0.777  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.033      ;
; 0.785  ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.364      ;
; 0.814  ; osd:osd|h_cnt[2]                                                              ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.071      ;
; 0.829  ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.408      ;
; 0.840  ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.096      ;
; 0.841  ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.097      ;
; 0.842  ; vga:vga|h_cnt[5]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.099      ;
; 0.843  ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.100      ;
; 0.843  ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.100      ;
; 0.853  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.110      ;
; 0.874  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.130      ;
; 0.883  ; vga:vga|h_cnt[6]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.901  ; vga:vga|v_cnt[1]                                                              ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.157      ;
; 0.905  ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.163      ;
; 0.905  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.161      ;
; 0.917  ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.496      ;
; 0.949  ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.206      ;
; 0.950  ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.207      ;
; 0.960  ; vga:vga|h_cnt[9]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.217      ;
; 0.964  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.220      ;
; 0.971  ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.365      ; 1.558      ;
; 0.975  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.231      ;
; 0.980  ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.236      ;
; 0.984  ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.563      ;
; 0.985  ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.242      ;
; 0.986  ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.243      ;
; 0.986  ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.591      ;
; 0.989  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.245      ;
; 0.991  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.247      ;
; 0.992  ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.249      ;
; 0.992  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.249      ;
; 0.992  ; vga:vga|video_counter[1]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.571      ;
; 0.994  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.250      ;
; 0.995  ; vga:vga|video_counter[13]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.259      ;
; 0.997  ; vga:vga|v_cnt[0]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.253      ;
; 0.997  ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.254      ;
; 0.997  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.254      ;
; 0.997  ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.602      ;
; 0.999  ; vga:vga|v_cnt[8]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.255      ;
; 1.002  ; vga:vga|v_cnt[0]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.258      ;
; 1.002  ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 1.607      ;
; 1.010  ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.267      ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div[2]'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.046      ;
; 0.412 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.674      ;
; 0.439 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.695      ;
; 0.440 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.696      ;
; 0.452 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.708      ;
; 0.462 ; T80s:T80s|T80:u0|ACC[6]                   ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.718      ;
; 0.470 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.726      ;
; 0.493 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.749      ;
; 0.563 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.819      ;
; 0.564 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.820      ;
; 0.565 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.821      ;
; 0.565 ; T80s:T80s|T80:u0|Ap[6]                    ; T80s:T80s|T80:u0|ACC[6]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.821      ;
; 0.593 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|A[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.849      ;
; 0.612 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.868      ;
; 0.633 ; T80s:T80s|T80:u0|F[3]                     ; T80s:T80s|T80:u0|Fp[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.889      ;
; 0.639 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.895      ;
; 0.639 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.895      ;
; 0.640 ; T80s:T80s|T80:u0|F[4]                     ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.896      ;
; 0.647 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.903      ;
; 0.650 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.906      ;
; 0.650 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.906      ;
; 0.651 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[6]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.907      ;
; 0.662 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.918      ;
; 0.663 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.919      ;
; 0.664 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.920      ;
; 0.667 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.923      ;
; 0.667 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.923      ;
; 0.668 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.924      ;
; 0.669 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.925      ;
; 0.669 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.925      ;
; 0.669 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.925      ;
; 0.670 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.926      ;
; 0.670 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.926      ;
; 0.672 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.928      ;
; 0.672 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.928      ;
; 0.676 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.932      ;
; 0.684 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.338      ;
; 0.684 ; T80s:T80s|T80:u0|XY_State[1]              ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.940      ;
; 0.687 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.943      ;
; 0.690 ; T80s:T80s|T80:u0|I[2]                     ; T80s:T80s|T80:u0|A[10]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.946      ;
; 0.690 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.423      ; 1.335      ;
; 0.694 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.950      ;
; 0.694 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.950      ;
; 0.695 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 0.951      ;
; 0.713 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.450      ; 1.385      ;
; 0.718 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.434      ; 1.374      ;
; 0.720 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TmpAddr[15]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.077      ; 0.983      ;
; 0.723 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.434      ; 1.379      ;
; 0.725 ; T80s:T80s|T80:u0|DO[7]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.431      ; 1.378      ;
; 0.750 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][1] ; T80s:T80s|T80:u0|RegBusA_r[1]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.007      ;
; 0.752 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.008      ;
; 0.757 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[7]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.013      ;
; 0.784 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.041      ;
; 0.786 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.043      ;
; 0.801 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.057      ;
; 0.804 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.060      ;
; 0.816 ; T80s:T80s|T80:u0|F[7]                     ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.072      ;
; 0.829 ; T80s:T80s|T80:u0|I[5]                     ; T80s:T80s|T80:u0|A[13]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.085      ;
; 0.845 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.101      ;
; 0.857 ; T80s:T80s|T80:u0|I[3]                     ; T80s:T80s|T80:u0|A[11]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.113      ;
; 0.887 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.144      ;
; 0.887 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:T80s|T80:u0|RegBusA_r[7]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.143      ;
; 0.889 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:T80s|T80:u0|RegBusA_r[6]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.145      ;
; 0.890 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.147      ;
; 0.893 ; T80s:T80s|T80:u0|DO[0]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.459      ; 1.574      ;
; 0.908 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|MCycles[0]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.165      ;
; 0.918 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|Read_To_Reg_r[4]                                                                                ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.175      ;
; 0.930 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.187      ;
; 0.936 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.450      ; 1.608      ;
; 0.941 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][5] ; T80s:T80s|T80:u0|RegBusA_r[13]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 1.205      ;
; 0.953 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.452      ; 1.627      ;
; 0.964 ; T80s:T80s|T80:u0|A[2]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.420      ; 1.606      ;
; 0.967 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.224      ;
; 0.973 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.419      ; 1.614      ;
; 0.977 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.448      ; 1.647      ;
; 0.977 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.233      ;
; 0.977 ; T80s:T80s|T80:u0|IR[4]                    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 1.230      ;
; 0.981 ; T80s:T80s|T80:u0|DO[1]                    ; T80s:T80s|T80:u0|DO[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.237      ;
; 0.985 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.241      ;
; 0.985 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.241      ;
; 0.986 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.242      ;
; 0.987 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.243      ;
; 0.987 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.243      ;
; 0.993 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.249      ;
; 0.995 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.251      ;
; 0.995 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.251      ;
; 0.996 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 1.252      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI_SCK'                                                                                                     ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.970 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.581      ;
; -3.970 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.581      ;
; -3.970 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.581      ;
; -3.970 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.581      ;
; -3.970 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.581      ;
; -3.952 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.887     ; 1.563      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div[2]'                                                                                        ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.097     ; 4.635      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.097     ; 4.635      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.640      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.640      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.638      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.638      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.734 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.637      ;
; -3.733 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.640      ;
; -3.733 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.640      ;
; -3.733 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.640      ;
; -3.733 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.638      ;
; -3.733 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.630      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.636      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.636      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.732 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.638      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.636      ;
; -3.729 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.641      ;
; -3.728 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.635      ;
; -3.728 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.635      ;
; -3.728 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.635      ;
; -3.728 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.635      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.638      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.634      ;
; -3.727 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.634      ;
; -3.726 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.634      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.720 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.719 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 4.636      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 4.627      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.629      ;
; -3.717 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.629      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI_SCK'                                                                                                      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.580 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.437      ;
; -1.573 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.444      ;
; -1.573 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.444      ;
; -1.573 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.444      ;
; -1.573 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.444      ;
; -1.573 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 3.311      ; 1.444      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div[2]'                                                                                        ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.535 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.805      ;
; 3.535 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.805      ;
; 3.535 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.805      ;
; 3.535 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.805      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.806      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.087      ; 3.809      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.805      ;
; 3.536 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.805      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.088      ; 3.812      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.088      ; 3.812      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.807      ;
; 3.538 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.813      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.077      ; 3.805      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.811      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.077      ; 3.805      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.810      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.810      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.808      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.810      ;
; 3.542 ; cpu_reset_cnt[1] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.810      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.809      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 3.810      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.801      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.808      ;
; 3.543 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.809      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.813      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.813      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.809      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.809      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 3.813      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.809      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.809      ;
; 3.544 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.809      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.792      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.792      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.792      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.792      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.795      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[10]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[15]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.552 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[12]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.798      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
; 3.555 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 3.802      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SPI_SCK ; Rise       ; SPI_SCK                                                                                            ;
; -2.953 ; -2.733       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; -2.952 ; -2.732       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; -2.950 ; -2.730       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; -2.896 ; -2.708       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; -2.895 ; -2.707       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; -2.895 ; -2.707       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; -2.895 ; -2.707       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; -2.895 ; -2.707       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[0]                                                                          ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[1]                                                                          ;
; -2.894 ; -2.706       ; 0.188          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[2]                                                                          ;
; -2.747 ; -2.747       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0|datad                                                                            ;
; -2.745 ; -2.745       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|SPI_MISO~en|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|SPI_MISO~reg0|clk                                                                          ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[1]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[2]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[3]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[4]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[5]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[6]|clk                                                                            ;
; -2.744 ; -2.744       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[7]|clk                                                                            ;
; -2.743 ; -2.743       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[0]|clk                                                                             ;
; -2.743 ; -2.743       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[1]|clk                                                                             ;
; -2.743 ; -2.743       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[2]|clk                                                                             ;
; -2.743 ; -2.743       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[1]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[0]|clk                                                                            ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[0]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[2]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[3]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[4]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[5]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[6]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[7]|clk                                                                                 ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[0]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[1]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[2]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[3]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[4]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[5]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[6]|clk                                                                                ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[0]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[1]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[2]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[3]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[4]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[5]|clk                                                                     ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[0]|clk                                                                              ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[1]|clk                                                                              ;
; -2.742 ; -2.742       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[2]|clk                                                                              ;
; -2.741 ; -2.741       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0clkctrl|inclk[0]                                                                  ;
; -2.741 ; -2.741       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0clkctrl|outclk                                                                    ;
; -2.732 ; -2.732       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0|combout                                                                          ;
; -2.724 ; -2.724       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|Equal1~2|combout                                                                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; -2.571 ; -2.351       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga:vga|hs'                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; 0.319  ; 0.507        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; vga|hs~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; vga|hs~clkctrl|outclk   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[0]|clk        ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[1]|clk        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.346 ; 15.566       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.347 ; 15.567       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.351 ; 15.571       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.351 ; 15.571       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.506 ; 15.694       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.506 ; 15.694       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.510 ; 15.698       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.602 ; 15.602       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.606 ; 15.606       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.606 ; 15.606       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.658 ; 15.658       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.658 ; 15.658       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.662 ; 15.662       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.663 ; 15.663       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.326 ; 18.326       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.337 ; 18.337       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.369 ; 18.369       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.667 ; 18.667       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.700 ; 18.700       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.710 ; 18.710       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.602 ; 19.837       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.605 ; 19.840       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 0.988 ; 1.500 ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 3.286 ; 3.895 ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; 4.461 ; 4.978 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; 3.824 ; 4.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.824 ; 4.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 2.506 ; 2.923 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 2.734 ; 3.200 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 2.794 ; 3.287 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 2.333 ; 2.797 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.114 ; 3.553 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.185 ; 3.659 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.529 ; 4.044 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 3.149  ; 2.684  ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 4.334  ; 3.798  ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; -2.437 ; -2.953 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; -0.856 ; -1.297 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.396 ; -1.879 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.856 ; -1.297 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.996 ; -1.461 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.803 ; -2.292 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.976 ; -1.443 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -1.118 ; -1.583 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.424 ; -1.892 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.178 ; -1.621 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 17.100 ; 16.947 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 16.609 ; 16.409 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 16.583 ; 16.473 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 17.100 ; 16.947 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 16.973 ; 16.864 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 16.469 ; 16.309 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 16.537 ; 16.383 ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 17.687 ; 17.618 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 17.417 ; 17.263 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 17.687 ; 17.618 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 17.024 ; 16.847 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 16.955 ; 16.801 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 16.829 ; 16.721 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 15.910 ; 15.796 ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 19.971 ; 19.666 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 17.950 ; 17.747 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 19.971 ; 19.666 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 16.814 ; 16.656 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 17.502 ; 17.300 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 16.901 ; 16.803 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 16.434 ; 16.256 ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 15.502 ; 15.425 ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 13.886 ; 13.426 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 12.043 ; 11.801 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 12.019 ; 11.863 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 12.089 ; 12.049 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.648 ; 11.542 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 10.553 ; 10.500 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 13.886 ; 13.426 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 11.883 ; 11.619 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.926 ; 11.741 ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 11.829 ; 11.303 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.747  ; 8.669  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.943  ; 8.871  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.572  ; 8.542  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 9.218  ; 9.094  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 9.510  ; 9.342  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 11.829 ; 11.303 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.253  ; 8.259  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.515  ; 8.450  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.367  ; 9.284  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.487  ; 9.440  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.217  ; 8.200  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.199  ; 9.079  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 10.199 ; 10.003 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.289  ; 9.057  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.171  ; 8.117  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.171  ; 8.105  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 12.012 ; 11.871 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 8.119  ; 8.049  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 7.431  ; 7.376  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 8.654  ; 8.519  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 8.598  ; 8.452  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 11.811 ; 11.670 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 12.012 ; 11.871 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 11.884 ; 11.771 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 10.749 ; 10.583 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 8.238  ; 8.197  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 10.330 ; 10.179 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 10.287 ; 10.118 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 11.884 ; 11.771 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 11.332 ; 11.259 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 11.856 ; 11.719 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 11.282 ; 11.066 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 10.521 ; 10.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 10.120 ; 9.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 10.834 ; 10.618 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 11.817 ; 11.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 11.856 ; 11.719 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 5.305  ; 5.259  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 10.904 ; 10.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 9.500  ; 9.258  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 8.521  ; 8.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 8.658  ; 8.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 8.072  ; 7.870  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 7.619  ; 7.443  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 10.904 ; 10.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 8.059  ; 7.793  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 7.409  ; 7.191  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 6.818  ; 6.857  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 8.666  ; 8.562  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 7.756  ; 7.321  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 5.969  ; 5.814  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 5.323  ; 5.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 5.750  ; 5.591  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; 0.356  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; 0.209  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 15.791 ; 15.669 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 15.590 ; 15.468 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 15.791 ; 15.669 ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 15.663 ; 15.569 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 15.663 ; 15.569 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 15.111 ; 15.057 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 4.565  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 15.635 ; 15.517 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 15.596 ; 15.498 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 15.635 ; 15.517 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 4.458  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 7.848  ; 7.790  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 9.015  ; 8.938  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 7.848  ; 7.796  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 9.510  ; 9.362  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 9.469  ; 9.331  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 8.024  ; 7.790  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 8.809  ; 8.618  ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 8.022  ; 7.884  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 9.613  ; 9.459  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 8.022  ; 7.918  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 8.868  ; 8.688  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 9.186  ; 9.003  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 8.093  ; 7.884  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 8.318  ; 8.185  ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 8.438  ; 8.229  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 10.124 ; 9.923  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 10.268 ; 9.944  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 8.668  ; 8.506  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 9.691  ; 9.495  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 8.438  ; 8.229  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 8.821  ; 8.626  ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 12.026 ; 11.948 ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 9.767  ; 9.674  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 11.068 ; 10.959 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 11.379 ; 11.169 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.323 ; 11.159 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 10.387 ; 10.280 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 9.767  ; 9.674  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 13.068 ; 12.680 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 10.350 ; 10.224 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.463 ; 11.280 ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 7.858  ; 7.790  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.411  ; 8.332  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.593  ; 8.521  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.242  ; 8.210  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 8.863  ; 8.740  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 9.143  ; 8.978  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 11.448 ; 10.927 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 7.936  ; 7.938  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.188  ; 8.121  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.006  ; 8.922  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.121  ; 9.072  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 7.902  ; 7.882  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.844  ; 8.725  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 9.805  ; 9.613  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.931  ; 8.704  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 7.858  ; 7.802  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 7.858  ; 7.790  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 5.440  ; 5.374  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 6.509  ; 6.377  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 5.440  ; 5.374  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 6.903  ; 6.706  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 6.861  ; 6.814  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 6.005  ; 5.775  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 6.028  ; 5.902  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 5.551  ; 5.477  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 6.785  ; 6.665  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 6.018  ; 5.911  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 6.325  ; 6.168  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 6.397  ; 6.293  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 6.074  ; 5.869  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 5.551  ; 5.477  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 6.052  ; 5.920  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 7.283  ; 7.111  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 8.257  ; 7.929  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 6.133  ; 6.001  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 6.894  ; 6.728  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 6.313  ; 6.192  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 6.052  ; 5.920  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 4.685  ; 4.636  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 5.062  ; 5.203  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 8.013  ; 7.751  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 7.074  ; 6.795  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 7.205  ; 6.998  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 6.400  ; 6.213  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 5.964  ; 5.833  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 7.078  ; 6.662  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 6.377  ; 6.159  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 5.448  ; 5.203  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 5.062  ; 5.322  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 6.403  ; 6.274  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 7.123  ; 6.689  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 5.323  ; 5.171  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 4.698  ; 4.636  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 5.113  ; 4.956  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; -0.158 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -0.303 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 10.503 ; 10.349 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 10.503 ; 10.349 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 10.625 ; 10.466 ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 10.044 ; 9.954  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 10.574 ; 10.445 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 10.044 ; 9.954  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 4.406  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 10.510 ; 10.377 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 10.510 ; 10.377 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 10.547 ; 10.395 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 4.299  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 15.102 ; 14.949 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 9.321  ; 9.176  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.265 ; 10.120 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.800  ; 9.662  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.951  ; 9.806  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 9.960  ; 9.815  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.960  ; 9.815  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 11.919 ; 11.467 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.235 ; 10.090 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.235 ; 10.090 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 10.044 ; 9.899  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.960  ; 9.815  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 10.036 ; 9.891  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 10.036 ; 9.891  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 10.022 ; 9.877  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.321  ; 9.176  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.321  ; 9.176  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.668  ; 9.523  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 11.615 ; 11.462 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 7.565  ; 7.420  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 8.470  ; 8.325  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 8.018  ; 7.880  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.169  ; 8.024  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 8.178  ; 8.033  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.178  ; 8.033  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.137 ; 9.685  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.442  ; 8.297  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.442  ; 8.297  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.258  ; 8.113  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.177  ; 8.032  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.251  ; 8.106  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.251  ; 8.106  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.237  ; 8.092  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 7.565  ; 7.420  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 7.565  ; 7.420  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 7.897  ; 7.752  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 15.046    ; 15.199    ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 9.196     ; 9.341     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.143    ; 10.288    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.699     ; 9.837     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.844     ; 9.989     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 9.855     ; 10.000    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.855     ; 10.000    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 11.507    ; 11.959    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.116    ; 10.261    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.116    ; 10.261    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.898     ; 10.043    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.854     ; 9.999     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.890     ; 10.035    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.890     ; 10.035    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.874     ; 10.019    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.196     ; 9.341     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.196     ; 9.341     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.519     ; 9.664     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 11.555    ; 11.708    ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 7.444     ; 7.589     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 8.353     ; 8.498     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 7.922     ; 8.060     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.066     ; 8.211     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 8.076     ; 8.221     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.076     ; 8.221     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.728     ; 10.180    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.327     ; 8.472     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.327     ; 8.472     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.118     ; 8.263     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.076     ; 8.221     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.111     ; 8.256     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.111     ; 8.256     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.095     ; 8.240     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 7.444     ; 7.589     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 7.444     ; 7.589     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 7.754     ; 7.899     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 69.25 MHz  ; 69.25 MHz       ; SPI_SCK                                         ;      ;
; 83.11 MHz  ; 83.11 MHz       ; clk_div[2]                                      ;      ;
; 133.39 MHz ; 133.39 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 366.3 MHz  ; 366.3 MHz       ; vga:vga|hs                                      ;      ;
; 374.11 MHz ; 374.11 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_div[2]                                      ; -11.032 ; -3018.683     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -9.267  ; -32.272       ;
; SPI_SCK                                         ; -6.720  ; -236.199      ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; -5.987  ; -20.006       ;
; vga:vga|hs                                      ; -1.730  ; -39.856       ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; vga:vga|hs                                      ; -1.187 ; -1.187        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; -0.291 ; -0.985        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.286 ; -0.286        ;
; SPI_SCK                                         ; -0.198 ; -0.198        ;
; clk_div[2]                                      ; 0.363  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; SPI_SCK    ; -3.689 ; -22.119         ;
; clk_div[2] ; -3.275 ; -564.317        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; SPI_SCK    ; -1.269 ; -7.564         ;
; clk_div[2] ; 3.183  ; 0.000          ;
+------------+--------+----------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; SPI_SCK                                         ; -3.000 ; -492.418      ;
; clk_div[2]                                      ; -2.649 ; -588.783      ;
; vga:vga|hs                                      ; -1.285 ; -41.120       ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.345 ; 0.000         ;
; CLOCK_27[0]                                     ; 18.311 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.555 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                               ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.032 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.976     ;
; -11.031 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.975     ;
; -11.010 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.948     ;
; -11.009 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.947     ;
; -10.981 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.925     ;
; -10.959 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.897     ;
; -10.955 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.899     ;
; -10.933 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.871     ;
; -10.883 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.821     ;
; -10.882 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.820     ;
; -10.843 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.788     ;
; -10.842 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.787     ;
; -10.832 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.770     ;
; -10.806 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.744     ;
; -10.792 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.737     ;
; -10.766 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.711     ;
; -10.764 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.708     ;
; -10.764 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.708     ;
; -10.761 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.704     ;
; -10.760 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.703     ;
; -10.750 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.695     ;
; -10.749 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.694     ;
; -10.742 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.680     ;
; -10.742 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.680     ;
; -10.739 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.676     ;
; -10.738 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.675     ;
; -10.738 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.682     ;
; -10.737 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.681     ;
; -10.703 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.646     ;
; -10.702 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.645     ;
; -10.700 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.645     ;
; -10.700 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.645     ;
; -10.699 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.644     ;
; -10.699 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.644     ;
; -10.699 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.644     ;
; -10.687 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.631     ;
; -10.681 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.618     ;
; -10.680 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.617     ;
; -10.673 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.618     ;
; -10.661 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.605     ;
; -10.649 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.594     ;
; -10.649 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.594     ;
; -10.638 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.583     ;
; -10.637 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.582     ;
; -10.623 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.568     ;
; -10.623 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.568     ;
; -10.615 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.553     ;
; -10.615 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.553     ;
; -10.613 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.558     ;
; -10.612 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.549     ;
; -10.612 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.557     ;
; -10.611 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.548     ;
; -10.603 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.547     ;
; -10.589 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.533     ;
; -10.589 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.533     ;
; -10.587 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.532     ;
; -10.581 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.519     ;
; -10.575 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.517     ;
; -10.575 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.520     ;
; -10.575 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.520     ;
; -10.572 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.514     ;
; -10.567 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.505     ;
; -10.567 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.505     ;
; -10.562 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.507     ;
; -10.561 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.506     ;
; -10.560 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 11.478     ;
; -10.554 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.491     ;
; -10.553 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 11.489     ;
; -10.553 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 11.490     ;
; -10.550 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 11.486     ;
; -10.550 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.494     ;
; -10.549 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.493     ;
; -10.548 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.486     ;
; -10.538 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.483     ;
; -10.537 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.482     ;
; -10.536 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.481     ;
; -10.536 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 11.454     ;
; -10.534 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 11.452     ;
; -10.526 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 11.458     ;
; -10.514 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.458     ;
; -10.513 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.457     ;
; -10.508 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.450     ;
; -10.494 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.438     ;
; -10.489 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.431     ;
; -10.488 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.430     ;
; -10.487 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.432     ;
; -10.485 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.427     ;
; -10.484 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.426     ;
; -10.484 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.426     ;
; -10.482 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 11.424     ;
; -10.482 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.427     ;
; -10.482 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 11.427     ;
; -10.472 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 11.410     ;
; -10.470 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.414     ;
; -10.470 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.414     ;
; -10.467 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 11.403     ;
; -10.467 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.410     ;
; -10.467 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 11.411     ;
; -10.466 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 11.402     ;
; -10.466 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 11.409     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -9.267 ; osd:osd|vs_low[0]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.221     ; 5.997      ;
; -8.877 ; osd:osd|vs_high[0] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.605      ;
; -8.873 ; osd:osd|vs_low[2]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.222     ; 5.602      ;
; -8.868 ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.965     ; 5.885      ;
; -8.866 ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.959     ; 5.889      ;
; -8.779 ; osd:osd|vs_high[2] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.507      ;
; -8.773 ; osd:osd|vs_high[4] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.501      ;
; -8.759 ; osd:osd|vs_low[4]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.222     ; 5.488      ;
; -8.701 ; osd:osd|vs_high[1] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.429      ;
; -8.673 ; osd:osd|vs_low[1]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.401      ;
; -8.585 ; osd:osd|vs_high[3] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.313      ;
; -8.578 ; osd:osd|vs_low[5]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.306      ;
; -8.577 ; osd:osd|vs_high[5] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.222     ; 5.306      ;
; -8.557 ; osd:osd|vs_low[3]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.285      ;
; -8.532 ; osd:osd|vs_high[6] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.260      ;
; -8.478 ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.493      ;
; -8.476 ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.497      ;
; -8.474 ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.966     ; 5.490      ;
; -8.472 ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.960     ; 5.494      ;
; -8.440 ; osd:osd|vs_low[6]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.168      ;
; -8.437 ; osd:osd|vs_high[8] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.165      ;
; -8.380 ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.395      ;
; -8.378 ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.399      ;
; -8.374 ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.389      ;
; -8.372 ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.393      ;
; -8.368 ; osd:osd|vs_high[7] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.096      ;
; -8.360 ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.966     ; 5.376      ;
; -8.358 ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.960     ; 5.380      ;
; -8.335 ; osd:osd|vs_low[8]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.063      ;
; -8.324 ; osd:osd|vs_low[7]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 5.052      ;
; -8.302 ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.317      ;
; -8.300 ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.321      ;
; -8.279 ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.294      ;
; -8.277 ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.298      ;
; -8.232 ; osd:osd|vs_high[9] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 4.960      ;
; -8.186 ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.201      ;
; -8.184 ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.205      ;
; -8.179 ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.194      ;
; -8.178 ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.966     ; 5.194      ;
; -8.177 ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.198      ;
; -8.176 ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.960     ; 5.198      ;
; -8.163 ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.178      ;
; -8.161 ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.182      ;
; -8.133 ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.148      ;
; -8.131 ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.152      ;
; -8.041 ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.056      ;
; -8.039 ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.060      ;
; -8.038 ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 5.053      ;
; -8.036 ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 5.057      ;
; -7.969 ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 4.984      ;
; -7.967 ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 4.988      ;
; -7.936 ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 4.951      ;
; -7.934 ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 4.955      ;
; -7.930 ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 4.945      ;
; -7.928 ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 4.949      ;
; -7.833 ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 4.848      ;
; -7.831 ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 4.852      ;
; -7.573 ; osd:osd|vs_low[9]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.223     ; 4.301      ;
; -7.174 ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.967     ; 4.189      ;
; -7.172 ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.961     ; 4.193      ;
; -7.001 ; osd:osd|v_cnt[0]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.220     ; 3.732      ;
; -6.932 ; osd:osd|v_cnt[2]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 3.664      ;
; -6.859 ; osd:osd|v_cnt[7]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.220     ; 3.590      ;
; -6.770 ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.963     ; 3.789      ;
; -6.768 ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.957     ; 3.793      ;
; -6.678 ; osd:osd|v_cnt[8]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 3.410      ;
; -6.540 ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.963     ; 3.559      ;
; -6.532 ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.957     ; 3.557      ;
; -6.488 ; osd:osd|v_cnt[1]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 3.220      ;
; -6.424 ; osd:osd|v_cnt[4]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 3.156      ;
; -6.418 ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.964     ; 3.436      ;
; -6.410 ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.958     ; 3.434      ;
; -6.359 ; osd:osd|v_cnt[6]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 3.091      ;
; -6.306 ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.964     ; 3.324      ;
; -6.304 ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.958     ; 3.328      ;
; -6.265 ; osd:osd|v_cnt[3]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.219     ; 2.997      ;
; -6.200 ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.963     ; 3.219      ;
; -6.198 ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.957     ; 3.223      ;
; -6.169 ; osd:osd|v_cnt[9]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.220     ; 2.900      ;
; -6.109 ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.963     ; 3.128      ;
; -6.101 ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.957     ; 3.126      ;
; -5.930 ; osd:osd|v_cnt[5]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.220     ; 2.661      ;
; -5.886 ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.963     ; 2.905      ;
; -5.884 ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.957     ; 2.909      ;
; -2.704 ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.005     ; 2.863      ;
; -2.699 ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.005     ; 2.858      ;
; -2.068 ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.005     ; 2.227      ;
; -2.054 ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.005     ; 2.213      ;
; -0.499 ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.004     ; 0.659      ;
; -0.493 ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.004     ; 0.653      ;
; 32.185 ; osd:osd|hs_low[0]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.063     ; 7.433      ;
; 32.239 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.660      ;
; 32.299 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 7.605      ;
; 32.312 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.586      ;
; 32.336 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.563      ;
; 32.344 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.555      ;
; 32.407 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.492      ;
; 32.483 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.416      ;
; 32.504 ; vga:vga|v_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 7.395      ;
; 32.531 ; osd:osd|hs_high[0] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.063     ; 7.087      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.720 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.452      ;
; -6.627 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.359      ;
; -6.600 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.332      ;
; -6.517 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.249      ;
; -6.515 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.247      ;
; -6.462 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.773     ; 4.188      ;
; -6.415 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.147      ;
; -6.414 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.146      ;
; -6.399 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.131      ;
; -6.396 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.129      ;
; -6.396 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.129      ;
; -6.396 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.129      ;
; -6.396 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.129      ;
; -6.396 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.129      ;
; -6.370 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 4.103      ;
; -6.341 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.073      ;
; -6.280 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 4.012      ;
; -6.152 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -2.843     ; 4.308      ;
; -6.150 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -2.843     ; 4.306      ;
; -6.035 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -2.843     ; 4.191      ;
; -5.999 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -2.843     ; 4.155      ;
; -5.864 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.571      ;
; -5.864 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.571      ;
; -5.864 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.571      ;
; -5.864 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.571      ;
; -5.864 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.571      ;
; -5.813 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.520      ;
; -5.813 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.520      ;
; -5.813 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.520      ;
; -5.813 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.520      ;
; -5.813 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.520      ;
; -5.812 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.545      ;
; -5.812 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.545      ;
; -5.812 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.545      ;
; -5.812 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.545      ;
; -5.812 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.545      ;
; -5.807 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.540      ;
; -5.807 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.540      ;
; -5.807 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.540      ;
; -5.807 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.540      ;
; -5.807 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.540      ;
; -5.787 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.494      ;
; -5.786 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.493      ;
; -5.786 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.519      ;
; -5.782 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.489      ;
; -5.782 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.489      ;
; -5.782 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.489      ;
; -5.782 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.489      ;
; -5.782 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.489      ;
; -5.781 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.514      ;
; -5.776 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.483      ;
; -5.776 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.483      ;
; -5.776 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.483      ;
; -5.776 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.483      ;
; -5.776 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.483      ;
; -5.766 ; user_io:user_io|cmd[5]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.773     ; 3.492      ;
; -5.761 ; user_io:user_io|cmd[6]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.773     ; 3.487      ;
; -5.756 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.463      ;
; -5.750 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.457      ;
; -5.748 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.455      ;
; -5.748 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.455      ;
; -5.748 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.455      ;
; -5.748 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.455      ;
; -5.748 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.455      ;
; -5.744 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.477      ;
; -5.744 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.477      ;
; -5.744 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.477      ;
; -5.744 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.477      ;
; -5.744 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.477      ;
; -5.742 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.475      ;
; -5.742 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.475      ;
; -5.742 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.475      ;
; -5.742 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.475      ;
; -5.742 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.475      ;
; -5.722 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.429      ;
; -5.718 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.451      ;
; -5.712 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.419      ;
; -5.712 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.419      ;
; -5.712 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.419      ;
; -5.712 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.419      ;
; -5.712 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.419      ;
; -5.711 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.418      ;
; -5.711 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.418      ;
; -5.711 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.418      ;
; -5.711 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.418      ;
; -5.711 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.418      ;
; -5.708 ; user_io:user_io|cmd[1]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 3.440      ;
; -5.706 ; user_io:user_io|cmd[2]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.773     ; 3.432      ;
; -5.699 ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.432      ;
; -5.699 ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.432      ;
; -5.699 ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.432      ;
; -5.699 ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.432      ;
; -5.699 ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.432      ;
; -5.698 ; user_io:user_io|cmd[3]             ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.773     ; 3.424      ;
; -5.686 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.393      ;
; -5.678 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.766     ; 3.411      ;
; -5.673 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.380      ;
; -5.673 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.380      ;
; -5.673 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.380      ;
; -5.673 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.792     ; 3.380      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -5.987 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.074     ; 2.867      ;
; -5.858 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.074     ; 2.738      ;
; -5.853 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.074     ; 2.733      ;
; -4.902 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.078     ; 1.778      ;
; -4.790 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.078     ; 1.666      ;
; -4.657 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.078     ; 1.533      ;
; -4.549 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.078     ; 1.425      ;
; -4.545 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -3.078     ; 1.421      ;
; -0.598 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.765      ;
; -0.598 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.765      ;
; -0.596 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.763      ;
; -0.531 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.698      ;
; -0.531 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.698      ;
; -0.529 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.696      ;
; -0.516 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.683      ;
; -0.488 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; 0.000      ; 0.655      ;
; 28.592 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.608      ;
; 28.594 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.607      ;
; 28.622 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.579      ;
; 28.624 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.577      ;
; 28.625 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.576      ;
; 28.669 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.530      ;
; 28.669 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.530      ;
; 28.669 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.530      ;
; 28.669 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.530      ;
; 28.669 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.530      ;
; 28.692 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.507      ;
; 28.692 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.507      ;
; 28.692 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.507      ;
; 28.692 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.507      ;
; 28.692 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.507      ;
; 28.760 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.441      ;
; 28.761 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.440      ;
; 28.787 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.414      ;
; 28.796 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.404      ;
; 28.889 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.312      ;
; 28.890 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.311      ;
; 28.896 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.305      ;
; 28.927 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.273      ;
; 28.932 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.268      ;
; 28.936 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.265      ;
; 28.937 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.264      ;
; 28.951 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.248      ;
; 28.951 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.248      ;
; 28.951 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.248      ;
; 28.951 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.248      ;
; 28.951 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.248      ;
; 28.971 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.230      ;
; 28.972 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.229      ;
; 29.019 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.181      ;
; 29.019 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.181      ;
; 29.019 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.181      ;
; 29.019 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.181      ;
; 29.019 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.181      ;
; 29.037 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.163      ;
; 29.037 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.163      ;
; 29.037 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.163      ;
; 29.037 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.163      ;
; 29.037 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.163      ;
; 29.053 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.147      ;
; 29.054 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.146      ;
; 29.061 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.067 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 2.132      ;
; 29.106 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.094      ;
; 29.141 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.059      ;
; 29.160 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.040      ;
; 29.212 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.988      ;
; 29.212 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.988      ;
; 29.212 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.988      ;
; 29.212 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.988      ;
; 29.212 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.988      ;
; 29.321 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.879      ;
; 29.321 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.879      ;
; 29.321 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.879      ;
; 29.321 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.879      ;
; 29.321 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.879      ;
; 29.388 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.812      ;
; 29.389 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.811      ;
; 29.402 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.797      ;
; 29.423 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.777      ;
; 29.423 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.777      ;
; 29.423 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.777      ;
; 29.423 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.777      ;
; 29.423 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.777      ;
; 29.569 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.632      ;
; 29.621 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.579      ;
; 29.622 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.578      ;
; 29.635 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.564      ;
; 29.741 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.459      ;
; 29.743 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.457      ;
; 29.780 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.420      ;
; 29.798 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 1.400      ;
; 30.125 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 1.073      ;
; 30.135 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.065      ;
; 30.137 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.063      ;
; 30.149 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 1.051      ;
; 30.457 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 0.743      ;
; 30.517 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 0.683      ;
; 30.517 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 0.683      ;
; 30.517 ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 0.683      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga:vga|hs'                                                                             ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.730 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.666      ;
; -1.616 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.552      ;
; -1.541 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.476      ;
; -1.521 ; osd:osd|vsD      ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.460      ;
; -1.521 ; osd:osd|vsD      ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.460      ;
; -1.502 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.438      ;
; -1.439 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.375      ;
; -1.438 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.375      ;
; -1.423 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.358      ;
; -1.402 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.339      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.372 ; osd:osd|vsD      ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.311      ;
; -1.334 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.269      ;
; -1.333 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.269      ;
; -1.324 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.260      ;
; -1.324 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.261      ;
; -1.323 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.260      ;
; -1.321 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.257      ;
; -1.306 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.243      ;
; -1.290 ; osd:osd|vsD      ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.229      ;
; -1.288 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.225      ;
; -1.277 ; osd:osd|vsD2     ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.216      ;
; -1.277 ; osd:osd|vsD2     ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.216      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.263 ; osd:osd|vsD      ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.202      ;
; -1.245 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.181      ;
; -1.219 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.155      ;
; -1.216 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.151      ;
; -1.210 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.145      ;
; -1.210 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.147      ;
; -1.209 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.145      ;
; -1.209 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.146      ;
; -1.206 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.142      ;
; -1.204 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.139      ;
; -1.192 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.127      ;
; -1.192 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.129      ;
; -1.185 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.122      ;
; -1.174 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.111      ;
; -1.163 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.098      ;
; -1.149 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.085      ;
; -1.127 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.063      ;
; -1.095 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.093 ; osd:osd|vsD2     ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 2.032      ;
; -1.090 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.026      ;
; -1.088 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 2.024      ;
; -1.087 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.064     ; 2.022      ;
; -1.078 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.015      ;
; -1.071 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 2.008      ;
; -1.054 ; osd:osd|vsD      ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 1.991      ;
; -1.052 ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 1.989      ;
; -1.041 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.977      ;
; -1.037 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.973      ;
; -1.031 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.967      ;
; -0.973 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.909      ;
; -0.946 ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.885      ;
; -0.928 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.864      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.919 ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.858      ;
; -0.894 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.830      ;
; -0.876 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.812      ;
; -0.842 ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.782      ;
; -0.842 ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.782      ;
; -0.817 ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.757      ;
; -0.804 ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.743      ;
; -0.759 ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.062     ; 1.696      ;
; -0.732 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.668      ;
; -0.720 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.063     ; 1.656      ;
; -0.650 ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.060     ; 1.589      ;
; -0.648 ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.588      ;
; -0.647 ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.587      ;
; -0.638 ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.578      ;
; -0.637 ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.577      ;
; -0.611 ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.551      ;
; -0.610 ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.550      ;
; -0.597 ; osd:osd|v_cnt[4] ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.059     ; 1.537      ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga:vga|hs'                                                                                                                 ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.187 ; vga:vga|vs       ; osd:osd|vsD        ; pll|altpll_component|auto_generated|pll1|clk[0] ; vga:vga|hs  ; 0.000        ; 3.212      ; 2.266      ;
; 0.421  ; osd:osd|vsD2     ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.655      ;
; 0.470  ; osd:osd|vsD      ; osd:osd|vsD2       ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.704      ;
; 0.585  ; osd:osd|v_cnt[0] ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 0.820      ;
; 0.621  ; osd:osd|vsD2     ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 0.854      ;
; 0.622  ; osd:osd|vsD2     ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 0.855      ;
; 0.628  ; osd:osd|vsD2     ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 0.861      ;
; 0.655  ; osd:osd|vsD      ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.889      ;
; 0.655  ; osd:osd|vsD      ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.889      ;
; 0.658  ; osd:osd|vsD      ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.892      ;
; 0.660  ; osd:osd|vsD      ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.894      ;
; 0.731  ; osd:osd|vsD2     ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.965      ;
; 0.735  ; osd:osd|vsD2     ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.969      ;
; 0.736  ; osd:osd|vsD2     ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 0.970      ;
; 0.822  ; osd:osd|vsD2     ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.055      ;
; 0.823  ; osd:osd|vsD2     ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.056      ;
; 0.824  ; osd:osd|vsD2     ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.057      ;
; 0.932  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.166      ;
; 0.933  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.167      ;
; 0.954  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.188      ;
; 0.973  ; osd:osd|vsD      ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.206      ;
; 0.974  ; osd:osd|vsD      ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.207      ;
; 0.976  ; osd:osd|vsD      ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.209      ;
; 1.007  ; osd:osd|v_cnt[5] ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.065      ; 1.243      ;
; 1.036  ; osd:osd|v_cnt[9] ; osd:osd|vs_low[9]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.273      ;
; 1.036  ; osd:osd|v_cnt[9] ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.273      ;
; 1.037  ; osd:osd|v_cnt[9] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.271      ;
; 1.043  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.277      ;
; 1.044  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.278      ;
; 1.049  ; osd:osd|vsD      ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.282      ;
; 1.058  ; osd:osd|vsD      ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.291      ;
; 1.059  ; osd:osd|vsD      ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.292      ;
; 1.059  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.293      ;
; 1.194  ; osd:osd|v_cnt[3] ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.432      ;
; 1.195  ; osd:osd|v_cnt[3] ; osd:osd|vs_low[3]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.433      ;
; 1.207  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.441      ;
; 1.220  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.454      ;
; 1.220  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.454      ;
; 1.225  ; osd:osd|v_cnt[7] ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.462      ;
; 1.226  ; osd:osd|v_cnt[7] ; osd:osd|vs_low[7]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.463      ;
; 1.229  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.463      ;
; 1.231  ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.469      ;
; 1.233  ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.471      ;
; 1.233  ; osd:osd|v_cnt[4] ; osd:osd|vs_low[4]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.470      ;
; 1.233  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.467      ;
; 1.262  ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.500      ;
; 1.262  ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.500      ;
; 1.264  ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.502      ;
; 1.265  ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.502      ;
; 1.276  ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.513      ;
; 1.303  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.537      ;
; 1.329  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.563      ;
; 1.329  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.563      ;
; 1.339  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.574      ;
; 1.358  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.593      ;
; 1.359  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.593      ;
; 1.363  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.597      ;
; 1.365  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.600      ;
; 1.391  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.624      ;
; 1.393  ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.630      ;
; 1.405  ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.640      ;
; 1.407  ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.645      ;
; 1.432  ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.670      ;
; 1.432  ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.067      ; 1.670      ;
; 1.440  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.674      ;
; 1.442  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.677      ;
; 1.453  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.687      ;
; 1.455  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.690      ;
; 1.466  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.701      ;
; 1.473  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.708      ;
; 1.474  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.708      ;
; 1.479  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.712      ;
; 1.482  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.715      ;
; 1.501  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.734      ;
; 1.521  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.755      ;
; 1.547  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.780      ;
; 1.547  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.780      ;
; 1.549  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.783      ;
; 1.550  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.785      ;
; 1.551  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.786      ;
; 1.551  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.785      ;
; 1.563  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.798      ;
; 1.564  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.798      ;
; 1.580  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.814      ;
; 1.581  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.816      ;
; 1.588  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.822      ;
; 1.593  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.062      ; 1.826      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.620  ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.066      ; 1.857      ;
; 1.647  ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.065      ; 1.883      ;
; 1.658  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.893      ;
; 1.659  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.064      ; 1.894      ;
; 1.660  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.063      ; 1.894      ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.291 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.597      ;
; -0.276 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.612      ;
; -0.232 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.656      ;
; -0.231 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.657      ;
; -0.231 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.657      ;
; -0.161 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.727      ;
; -0.160 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.728      ;
; -0.160 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.404      ; 0.728      ;
; 0.362  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.597      ;
; 0.373  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.608      ;
; 0.373  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.608      ;
; 0.407  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.642      ;
; 0.605  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.840      ;
; 0.620  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.855      ;
; 0.626  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.861      ;
; 0.628  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.863      ;
; 0.661  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.896      ;
; 0.665  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.900      ;
; 0.666  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.901      ;
; 0.673  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.908      ;
; 0.673  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 0.908      ;
; 0.752  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.985      ;
; 0.799  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.034      ;
; 0.855  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.090      ;
; 0.862  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.097      ;
; 0.863  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.098      ;
; 0.895  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.130      ;
; 0.895  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.130      ;
; 0.905  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.140      ;
; 0.906  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.141      ;
; 0.906  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.141      ;
; 0.911  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.146      ;
; 0.946  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.181      ;
; 0.955  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.190      ;
; 0.962  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.197      ;
; 0.962  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.197      ;
; 1.005  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.240      ;
; 1.016  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.251      ;
; 1.045  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.280      ;
; 1.050  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.285      ;
; 1.056  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.289      ;
; 1.056  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.291      ;
; 1.069  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.304      ;
; 1.078  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.313      ;
; 1.079  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.314      ;
; 1.098  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.333      ;
; 1.150  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.384      ;
; 1.204  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.440      ;
; 1.251  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.487      ;
; 1.252  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.488      ;
; 1.271  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.507      ;
; 1.273  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.509      ;
; 1.362  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.598      ;
; 1.364  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.600      ;
; 1.401  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.636      ;
; 1.403  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.638      ;
; 1.403  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.638      ;
; 1.439  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.673      ;
; 1.474  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.710      ;
; 1.476  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.712      ;
; 1.551  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.786      ;
; 1.663  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.899      ;
; 1.665  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.901      ;
; 1.665  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.900      ;
; 1.665  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 1.900      ;
; 1.737  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.973      ;
; 1.768  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.002      ;
; 1.849  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.085      ;
; 1.954  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.189      ;
; 1.954  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.189      ;
; 1.954  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.189      ;
; 1.975  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.210      ;
; 1.975  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.210      ;
; 1.975  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.210      ;
; 1.975  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.064      ; 2.210      ;
; 2.005  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.239      ;
; 2.005  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.239      ;
; 2.005  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.239      ;
; 2.005  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.239      ;
; 2.005  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.239      ;
; 2.038  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.274      ;
; 2.047  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.283      ;
; 2.244  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.478      ;
; 2.244  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.478      ;
; 2.244  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.478      ;
; 2.244  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.478      ;
; 2.244  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.478      ;
; 2.263  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.497      ;
; 2.263  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.497      ;
; 2.263  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.497      ;
; 2.263  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.497      ;
; 2.263  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.497      ;
; 3.551  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.533     ; 1.289      ;
; 3.552  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.533     ; 1.290      ;
; 3.556  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.533     ; 1.294      ;
; 3.751  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.533     ; 1.489      ;
; 3.752  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.533     ; 1.490      ;
; 4.866  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.529     ; 2.608      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.286 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 0.597      ;
; -0.271 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 0.612      ;
; 0.363  ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; osd:osd|h_osd_active                                                          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.374  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.608      ;
; 0.421  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.655      ;
; 0.426  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.660      ;
; 0.435  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.669      ;
; 0.436  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.670      ;
; 0.436  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.670      ;
; 0.436  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.670      ;
; 0.436  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.670      ;
; 0.437  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.671      ;
; 0.437  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.671      ;
; 0.437  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.671      ;
; 0.584  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.818      ;
; 0.585  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.819      ;
; 0.592  ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.826      ;
; 0.605  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.839      ;
; 0.606  ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.840      ;
; 0.607  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.841      ;
; 0.610  ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.844      ;
; 0.612  ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.612  ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.613  ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.847      ;
; 0.613  ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.847      ;
; 0.614  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.848      ;
; 0.618  ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.852      ;
; 0.620  ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.854      ;
; 0.621  ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.855      ;
; 0.626  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.860      ;
; 0.627  ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.861      ;
; 0.644  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.877      ;
; 0.644  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.877      ;
; 0.645  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.878      ;
; 0.645  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.878      ;
; 0.646  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.879      ;
; 0.646  ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.879      ;
; 0.698  ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.214      ;
; 0.699  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.933      ;
; 0.700  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.934      ;
; 0.716  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.949      ;
; 0.716  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.949      ;
; 0.717  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.950      ;
; 0.718  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.951      ;
; 0.718  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.951      ;
; 0.719  ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.234      ;
; 0.753  ; osd:osd|h_cnt[2]                                                              ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.987      ;
; 0.754  ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.270      ;
; 0.780  ; vga:vga|h_cnt[5]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.014      ;
; 0.781  ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.014      ;
; 0.781  ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.015      ;
; 0.782  ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.015      ;
; 0.783  ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.017      ;
; 0.789  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.023      ;
; 0.808  ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.041      ;
; 0.814  ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.049      ;
; 0.817  ; vga:vga|h_cnt[6]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.051      ;
; 0.827  ; vga:vga|v_cnt[1]                                                              ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.061      ;
; 0.832  ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.066      ;
; 0.839  ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.354      ;
; 0.866  ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.100      ;
; 0.866  ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.100      ;
; 0.879  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.113      ;
; 0.881  ; vga:vga|h_cnt[9]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.115      ;
; 0.884  ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.320      ; 1.405      ;
; 0.891  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.125      ;
; 0.893  ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.127      ;
; 0.893  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.127      ;
; 0.895  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.129      ;
; 0.896  ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.411      ;
; 0.898  ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.438      ;
; 0.899  ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.133      ;
; 0.900  ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.134      ;
; 0.900  ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.134      ;
; 0.901  ; vga:vga|v_cnt[0]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.135      ;
; 0.901  ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.135      ;
; 0.902  ; vga:vga|v_cnt[8]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.136      ;
; 0.903  ; vga:vga|video_counter[1]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.418      ;
; 0.903  ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.443      ;
; 0.904  ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.138      ;
; 0.905  ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.139      ;
; 0.906  ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.140      ;
; 0.911  ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.451      ;
; 0.912  ; vga:vga|v_cnt[0]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.146      ;
; 0.915  ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.149      ;
; 0.919  ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.153      ;
+--------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                                                                   ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.198 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.384      ;
; 0.257  ; user_io:user_io|cmd[7]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 2.864      ;
; 0.274  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.856      ;
; 0.285  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.867      ;
; 0.310  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.892      ;
; 0.315  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 2.904      ;
; 0.326  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.908      ;
; 0.332  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 2.914      ;
; 0.362  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.064      ; 0.597      ;
; 0.362  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.064      ; 0.597      ;
; 0.363  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.597      ;
; 0.363  ; osd:osd|osd_enable                 ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.597      ;
; 0.364  ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.597      ;
; 0.373  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.064      ; 0.608      ;
; 0.373  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 2.962      ;
; 0.381  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 2.970      ;
; 0.389  ; osd:osd|bcnt[1]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 0.970      ;
; 0.398  ; osd:osd|bcnt[9]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 0.979      ;
; 0.400  ; osd:osd|bcnt[2]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 0.981      ;
; 0.402  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.009      ;
; 0.404  ; osd:osd|bcnt[7]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 0.985      ;
; 0.406  ; user_io:user_io|cmd[2]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.013      ;
; 0.410  ; osd:osd|bcnt[10]                   ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.643      ;
; 0.416  ; user_io:user_io|cmd[4]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.023      ;
; 0.418  ; osd:osd|bcnt[0]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 0.999      ;
; 0.422  ; user_io:user_io|cmd[0]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.029      ;
; 0.425  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.007      ;
; 0.427  ; osd:osd|bcnt[3]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 1.008      ;
; 0.442  ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.024      ;
; 0.454  ; osd:osd|bcnt[8]                    ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.380      ; 1.035      ;
; 0.457  ; user_io:user_io|cmd[1]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.039      ;
; 0.481  ; user_io:user_io|cmd[5]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.088      ;
; 0.482  ; user_io:user_io|cmd[6]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.089      ;
; 0.483  ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.065      ;
; 0.490  ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.072      ;
; 0.491  ; user_io:user_io|cmd[4]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.073      ;
; 0.497  ; user_io:user_io|cmd[3]             ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.916      ; 3.104      ;
; 0.498  ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.080      ;
; 0.507  ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.096      ;
; 0.540  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.129      ;
; 0.540  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.129      ;
; 0.540  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.129      ;
; 0.540  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.129      ;
; 0.540  ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.129      ;
; 0.541  ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.123      ;
; 0.542  ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.131      ;
; 0.544  ; osd:osd|sbuf[1]                    ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.777      ;
; 0.547  ; osd:osd|sbuf[4]                    ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.781      ;
; 0.547  ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.136      ;
; 0.548  ; osd:osd|sbuf[3]                    ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.782      ;
; 0.549  ; osd:osd|sbuf[5]                    ; osd:osd|sbuf[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.783      ;
; 0.549  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.138      ;
; 0.549  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.138      ;
; 0.549  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.138      ;
; 0.549  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.138      ;
; 0.549  ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.138      ;
; 0.551  ; osd:osd|sbuf[3]                    ; osd:osd|sbuf[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.785      ;
; 0.551  ; osd:osd|sbuf[4]                    ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.785      ;
; 0.553  ; osd:osd|sbuf[5]                    ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.787      ;
; 0.556  ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.138      ;
; 0.557  ; user_io:user_io|sbuf[6]            ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.791      ;
; 0.557  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.557  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.557  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.557  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.557  ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.557  ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.139      ;
; 0.558  ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.140      ;
; 0.560  ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.149      ;
; 0.563  ; user_io:user_io|sbuf[2]            ; user_io:user_io|sbuf[3]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.797      ;
; 0.564  ; user_io:user_io|sbuf[2]            ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.798      ;
; 0.564  ; osd:osd|cnt[4]                     ; osd:osd|cnt[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.798      ;
; 0.565  ; user_io:user_io|sbuf[4]            ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.799      ;
; 0.565  ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|SPI_MISO~reg0                                                                      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.147      ;
; 0.566  ; user_io:user_io|sbuf[4]            ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.800      ;
; 0.567  ; user_io:user_io|sbuf[3]            ; user_io:user_io|cmd[4]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.801      ;
; 0.567  ; user_io:user_io|sbuf[3]            ; user_io:user_io|sbuf[4]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.801      ;
; 0.571  ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.160      ;
; 0.584  ; user_io:user_io|sbuf[1]            ; user_io:user_io|sbuf[2]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.818      ;
; 0.584  ; user_io:user_io|sbuf[1]            ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.818      ;
; 0.585  ; osd:osd|sbuf[1]                    ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.818      ;
; 0.585  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.174      ;
; 0.585  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.174      ;
; 0.585  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.174      ;
; 0.585  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.174      ;
; 0.585  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.174      ;
; 0.587  ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.891      ; 3.169      ;
; 0.598  ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.831      ;
; 0.609  ; osd:osd|bcnt[3]                    ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.842      ;
; 0.610  ; osd:osd|bcnt[5]                    ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.843      ;
; 0.611  ; osd:osd|bcnt[6]                    ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.844      ;
; 0.612  ; osd:osd|bcnt[1]                    ; osd:osd|bcnt[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.845      ;
; 0.612  ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.064      ; 0.847      ;
; 0.614  ; osd:osd|bcnt[2]                    ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.847      ;
; 0.614  ; osd:osd|bcnt[7]                    ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.847      ;
; 0.614  ; osd:osd|bcnt[9]                    ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.847      ;
; 0.614  ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.064      ; 0.849      ;
; 0.615  ; user_io:user_io|sbuf[0]            ; user_io:user_io|sbuf[1]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.063      ; 0.849      ;
; 0.616  ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.062      ; 0.849      ;
; 0.621  ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.898      ; 3.210      ;
+--------+------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                                    ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.363 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.364 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.597      ;
; 0.374 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.608      ;
; 0.397 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.385      ; 0.983      ;
; 0.406 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.639      ;
; 0.406 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.639      ;
; 0.409 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.643      ;
; 0.427 ; T80s:T80s|T80:u0|ACC[6]                   ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.660      ;
; 0.433 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.666      ;
; 0.453 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.686      ;
; 0.517 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.750      ;
; 0.518 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.751      ;
; 0.518 ; T80s:T80s|T80:u0|Ap[6]                    ; T80s:T80s|T80:u0|ACC[6]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.751      ;
; 0.519 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.752      ;
; 0.543 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|A[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.777      ;
; 0.565 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; T80s:T80s|T80:u0|F[3]                     ; T80s:T80s|T80:u0|Fp[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.812      ;
; 0.585 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.818      ;
; 0.585 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.818      ;
; 0.585 ; T80s:T80s|T80:u0|F[4]                     ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.819      ;
; 0.591 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.824      ;
; 0.595 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.828      ;
; 0.596 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.829      ;
; 0.596 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[6]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.830      ;
; 0.603 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.836      ;
; 0.604 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.837      ;
; 0.606 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.839      ;
; 0.609 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.843      ;
; 0.609 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.843      ;
; 0.610 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.844      ;
; 0.610 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.844      ;
; 0.610 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.844      ;
; 0.612 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.846      ;
; 0.613 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.847      ;
; 0.613 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.847      ;
; 0.614 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.848      ;
; 0.615 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.849      ;
; 0.618 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.852      ;
; 0.624 ; T80s:T80s|T80:u0|XY_State[1]              ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.858      ;
; 0.629 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.863      ;
; 0.634 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.868      ;
; 0.634 ; T80s:T80s|T80:u0|I[2]                     ; T80s:T80s|T80:u0|A[10]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.867      ;
; 0.635 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.869      ;
; 0.637 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.871      ;
; 0.660 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.386      ; 1.247      ;
; 0.666 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.377      ; 1.244      ;
; 0.667 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][1] ; T80s:T80s|T80:u0|RegBusA_r[1]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.901      ;
; 0.668 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.901      ;
; 0.671 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TmpAddr[15]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 0.909      ;
; 0.693 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.401      ; 1.295      ;
; 0.693 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.388      ; 1.282      ;
; 0.694 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[7]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.928      ;
; 0.702 ; T80s:T80s|T80:u0|DO[7]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.384      ; 1.287      ;
; 0.702 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.386      ; 1.289      ;
; 0.721 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.955      ;
; 0.724 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 0.958      ;
; 0.724 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.957      ;
; 0.726 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.959      ;
; 0.755 ; T80s:T80s|T80:u0|F[7]                     ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 0.988      ;
; 0.771 ; T80s:T80s|T80:u0|I[5]                     ; T80s:T80s|T80:u0|A[13]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.005      ;
; 0.783 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 1.016      ;
; 0.796 ; T80s:T80s|T80:u0|I[3]                     ; T80s:T80s|T80:u0|A[11]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.030      ;
; 0.807 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:T80s|T80:u0|RegBusA_r[7]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.041      ;
; 0.808 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.042      ;
; 0.809 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:T80s|T80:u0|RegBusA_r[6]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.043      ;
; 0.810 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.044      ;
; 0.821 ; T80s:T80s|T80:u0|DO[0]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.410      ; 1.432      ;
; 0.824 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|MCycles[0]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.058      ;
; 0.833 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][5] ; T80s:T80s|T80:u0|RegBusA_r[13]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 1.071      ;
; 0.855 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|Read_To_Reg_r[4]                                                                                ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.089      ;
; 0.856 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.090      ;
; 0.869 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.402      ; 1.472      ;
; 0.881 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.062      ; 1.114      ;
; 0.883 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.404      ; 1.488      ;
; 0.885 ; T80s:T80s|T80:u0|A[2]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.374      ; 1.460      ;
; 0.894 ; T80s:T80s|T80:u0|IR[4]                    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 1.125      ;
; 0.895 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.129      ;
; 0.895 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.129      ;
; 0.898 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.132      ;
; 0.898 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.132      ;
; 0.898 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.132      ;
; 0.898 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.132      ;
; 0.899 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.133      ;
; 0.900 ; T80s:T80s|T80:u0|DO[1]                    ; T80s:T80s|T80:u0|DO[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.134      ;
; 0.900 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.134      ;
; 0.900 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.134      ;
; 0.901 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.135      ;
; 0.902 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.136      ;
; 0.903 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 1.137      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI_SCK'                                                                                                      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.689 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.421      ;
; -3.689 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.421      ;
; -3.689 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.421      ;
; -3.689 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.421      ;
; -3.689 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.421      ;
; -3.674 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -2.767     ; 1.406      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                         ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.275 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.192      ;
; -3.275 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.192      ;
; -3.275 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.192      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.191      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.181      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.190      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.190      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.187      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.187      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.086     ; 4.187      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.188      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.190      ;
; -3.274 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.190      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.185      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 4.190      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.087     ; 4.185      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.273 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.085     ; 4.187      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.186      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.267 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.192      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.191      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.189      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 4.191      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.186      ;
; -3.266 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.185      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.076     ; 4.183      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.187      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 4.186      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 4.186      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 4.186      ;
; -3.260 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.078     ; 4.180      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.078     ; 4.180      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.175      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.175      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.186      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
; -3.259 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.178      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI_SCK'                                                                                                       ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.269 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.312      ;
; -1.259 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.322      ;
; -1.259 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.322      ;
; -1.259 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.322      ;
; -1.259 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.322      ;
; -1.259 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.890      ; 1.322      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div[2]'                                                                                         ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.430      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.430      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.430      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.436      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.430      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.434      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.429      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.436      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.430      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.077      ; 3.431      ;
; 3.183 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.429      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.184 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.437      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.434      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.435      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.434      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.434      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.431      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.432      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.431      ;
; 3.190 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.431      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.433      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.068      ; 3.430      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.436      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.436      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.436      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.068      ; 3.430      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.064      ; 3.426      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 3.433      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.070      ; 3.432      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.435      ;
; 3.191 ; cpu_reset_cnt[1] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.435      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 3.418      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 3.418      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 3.418      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.054      ; 3.424      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 3.418      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.057      ; 3.427      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.051      ; 3.421      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.051      ; 3.421      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.051      ; 3.421      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.051      ; 3.421      ;
; 3.199 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.051      ; 3.421      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SPI_SCK ; Rise       ; SPI_SCK                                                                                            ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_we_reg       ;
; -2.531 ; -2.313       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; -2.530 ; -2.312       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; -2.529 ; -2.311       ; 0.218          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; -2.488 ; -2.302       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[0]                                                                          ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[1]                                                                          ;
; -2.487 ; -2.301       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[2]                                                                          ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|status[0]                                                                          ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|status[1]                                                                          ;
; -2.452 ; -2.234       ; 0.218          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|status[2]                                                                          ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; -2.408 ; -2.222       ; 0.186          ; Low Pulse Width  ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; -2.352 ; -2.352       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0|datad                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|SPI_MISO~reg0|clk                                                                          ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[0]|clk                                                                             ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[1]|clk                                                                             ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[2]|clk                                                                             ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[1]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[2]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[3]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[4]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[5]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[6]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[7]|clk                                                                            ;
; -2.340 ; -2.340       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[1]|clk                                                                                 ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[0]|clk                                                                            ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[0]|clk                                                                                 ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[2]|clk                                                                                 ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[3]|clk                                                                                 ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[4]|clk                                                                                 ;
; -2.339 ; -2.339       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[5]|clk                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a6~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga:vga|hs'                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; 0.215  ; 0.433        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; 0.216  ; 0.434        ; 0.218          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]        ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD             ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD2            ;
; 0.377  ; 0.563        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9]      ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]       ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]       ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vga:vga|hs ; Rise       ; vga|hs~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; vga:vga|hs ; Rise       ; vga|hs~clkctrl|outclk   ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd|vs_high[0]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd|vs_high[1]|clk      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.345 ; 15.563       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.311 ; 18.311       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.347 ; 18.347       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.375 ; 18.375       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.661 ; 18.661       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.690 ; 18.690       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.723 ; 18.723       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.602 ; 19.835       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 0.767 ; 1.173 ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 2.944 ; 3.370 ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; 3.972 ; 4.413 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; 3.471 ; 3.722 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.471 ; 3.722 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 2.250 ; 2.488 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 2.460 ; 2.739 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 2.510 ; 2.821 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 2.086 ; 2.376 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 2.799 ; 3.047 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 2.878 ; 3.142 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.193 ; 3.489 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 3.016  ; 2.678  ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 4.101  ; 3.703  ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; -2.175 ; -2.555 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; -0.715 ; -1.031 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.215 ; -1.553 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.715 ; -1.031 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.848 ; -1.184 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.588 ; -1.939 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.828 ; -1.164 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.945 ; -1.288 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.239 ; -1.560 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.017 ; -1.327 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 15.764 ; 15.420 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 15.205 ; 15.028 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 15.248 ; 15.009 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 15.764 ; 15.419 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 15.554 ; 15.420 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 15.144 ; 14.868 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 15.109 ; 15.006 ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 16.305 ; 16.064 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 16.030 ; 15.795 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 16.305 ; 16.064 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 15.597 ; 15.422 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 15.594 ; 15.369 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 15.512 ; 15.248 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 14.525 ; 14.465 ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 18.296 ; 17.783 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 16.545 ; 16.218 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 18.296 ; 17.783 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 15.387 ; 15.243 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 16.099 ; 15.822 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 15.549 ; 15.337 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 15.016 ; 14.885 ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 14.092 ; 13.890 ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 12.636 ; 11.952 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 11.070 ; 10.623 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 10.967 ; 10.641 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.105 ; 10.851 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 10.645 ; 10.329 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 9.615  ; 9.389  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 12.636 ; 11.952 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 10.873 ; 10.455 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.928 ; 10.573 ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 10.728 ; 10.049 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 7.939  ; 7.758  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.167  ; 7.989  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 7.764  ; 7.630  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 8.375  ; 8.119  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.641  ; 8.353  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 10.728 ; 10.049 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 7.479  ; 7.381  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 7.715  ; 7.561  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 8.518  ; 8.312  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.626  ; 8.435  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 7.438  ; 7.322  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.358  ; 8.105  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 9.282  ; 8.953  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.430  ; 8.088  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 7.402  ; 7.257  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 7.396  ; 7.246  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 11.063 ; 10.735 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 7.548  ; 7.294  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 6.902  ; 6.680  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 8.058  ; 7.713  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 7.892  ; 7.744  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 10.883 ; 10.557 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 11.063 ; 10.735 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 10.954 ; 10.638 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 10.009 ; 9.774  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 7.659  ; 7.437  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 9.576  ; 9.401  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 9.573  ; 9.348  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 10.954 ; 10.638 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 10.433 ; 10.179 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 10.924 ; 10.599 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 10.524 ; 10.197 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 9.592  ; 9.136  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 9.366  ; 9.222  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 10.078 ; 9.801  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 10.897 ; 10.573 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 10.924 ; 10.599 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 4.917  ; 4.784  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 9.957  ; 9.307  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 8.769  ; 8.460  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 7.790  ; 7.496  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 7.983  ; 7.750  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 7.415  ; 7.082  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 6.995  ; 6.707  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 9.957  ; 9.307  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 7.448  ; 7.080  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 6.783  ; 6.600  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 6.190  ; 6.355  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 7.965  ; 7.831  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 7.078  ; 6.546  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 5.550  ; 5.292  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 4.932  ; 4.796  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 5.329  ; 5.090  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; 0.146  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -0.014 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 14.451 ; 14.191 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 14.271 ; 14.013 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 14.451 ; 14.191 ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 14.342 ; 14.094 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 14.342 ; 14.094 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 13.821 ; 13.635 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 4.164  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 14.312 ; 14.055 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 14.285 ; 14.029 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 14.312 ; 14.055 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 3.986  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 7.132  ; 6.986  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 8.225  ; 8.020  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 7.132  ; 6.986  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 8.696  ; 8.398  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 8.599  ; 8.411  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 7.265  ; 7.020  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 7.963  ; 7.800  ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 7.300  ; 7.096  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 8.787  ; 8.498  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 7.300  ; 7.116  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 8.081  ; 7.849  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 8.313  ; 8.147  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 7.331  ; 7.096  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 7.503  ; 7.402  ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 7.635  ; 7.425  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 9.280  ; 8.904  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 9.276  ; 8.806  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 7.880  ; 7.679  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 8.849  ; 8.525  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 7.635  ; 7.425  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 7.976  ; 7.806  ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 10.932 ; 10.735 ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 8.867  ; 8.640  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 10.149 ; 9.850  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 10.376 ; 9.969  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 10.385 ; 10.023 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 9.448  ; 9.174  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 8.867  ; 8.640  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 11.878 ; 11.281 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 9.448  ; 9.193  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.485 ; 10.141 ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 7.096  ; 6.948  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 7.619  ; 7.440  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 7.833  ; 7.659  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 7.450  ; 7.317  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 8.036  ; 7.785  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.292  ; 8.011  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 10.365 ; 9.696  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 7.176  ; 7.078  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 7.403  ; 7.250  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 8.174  ; 7.972  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.277  ; 8.089  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 7.137  ; 7.022  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.020  ; 7.773  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 8.907  ; 8.587  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.089  ; 7.756  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 7.103  ; 6.959  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 7.096  ; 6.948  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 5.042  ; 4.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 6.062  ; 5.797  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 5.042  ; 4.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 6.443  ; 6.085  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 6.399  ; 6.174  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 5.514  ; 5.296  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 5.605  ; 5.359  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 5.159  ; 4.969  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 6.317  ; 6.055  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 5.588  ; 5.378  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 5.898  ; 5.602  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 5.948  ; 5.714  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 5.580  ; 5.372  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 5.159  ; 4.969  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 5.634  ; 5.375  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 6.794  ; 6.446  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 7.556  ; 7.061  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 5.705  ; 5.443  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 6.404  ; 6.110  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 5.881  ; 5.610  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 5.634  ; 5.375  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 4.346  ; 4.215  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 4.620  ; 4.742  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 7.402  ; 7.037  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 6.463  ; 6.111  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 6.648  ; 6.354  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 5.848  ; 5.575  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 5.439  ; 5.242  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 6.451  ; 5.928  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 5.867  ; 5.594  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 5.023  ; 4.742  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 4.620  ; 4.934  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 5.944  ; 5.704  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 6.493  ; 5.965  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 4.952  ; 4.701  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 4.358  ; 4.223  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 4.740  ; 4.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; -0.328 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -0.486 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 9.595  ; 9.302  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 9.595  ; 9.302  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 9.704  ; 9.402  ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 9.163  ; 8.938  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 9.664  ; 9.379  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 9.163  ; 8.938  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 4.001  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 9.609  ; 9.316  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 9.609  ; 9.316  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 9.636  ; 9.341  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 3.827  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 13.665 ; 13.520 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 8.453  ; 8.288  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.333  ; 9.168  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 8.943  ; 8.813  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.045  ; 8.880  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 9.049  ; 8.884  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.049  ; 8.884  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.796 ; 10.316 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.307  ; 9.142  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.307  ; 9.142  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.125  ; 8.960  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.048  ; 8.883  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.118  ; 8.953  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.118  ; 8.953  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.104  ; 8.939  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.453  ; 8.288  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.453  ; 8.288  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.776  ; 8.611  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 10.504 ; 10.359 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 6.812  ; 6.647  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 7.657  ; 7.492  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 7.279  ; 7.149  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 7.381  ; 7.216  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 7.385  ; 7.220  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 7.385  ; 7.220  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.132  ; 8.652  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 7.632  ; 7.467  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 7.632  ; 7.467  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 7.458  ; 7.293  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 7.384  ; 7.219  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 7.451  ; 7.286  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 7.451  ; 7.286  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 7.437  ; 7.272  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 6.812  ; 6.647  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 6.812  ; 6.647  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 7.123  ; 6.958  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 13.557    ; 13.702    ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 8.187     ; 8.352     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.031     ; 9.196     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 8.695     ; 8.825     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.763     ; 8.928     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 8.772     ; 8.937     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.772     ; 8.937     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.203    ; 10.683    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.006     ; 9.171     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.006     ; 9.171     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.822     ; 8.987     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.771     ; 8.936     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.814     ; 8.979     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.814     ; 8.979     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.800     ; 8.965     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.187     ; 8.352     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.187     ; 8.352     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.476     ; 8.641     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 10.393    ; 10.538    ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 6.618     ; 6.783     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 7.428     ; 7.593     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 7.103     ; 7.233     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 7.171     ; 7.336     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 7.179     ; 7.344     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 7.179     ; 7.344     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 8.611     ; 9.091     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 7.404     ; 7.569     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 7.404     ; 7.569     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 7.228     ; 7.393     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 7.178     ; 7.343     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 7.220     ; 7.385     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 7.220     ; 7.385     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 7.206     ; 7.371     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 6.618     ; 6.783     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 6.618     ; 6.783     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 6.896     ; 7.061     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk_div[2]                                      ; -5.569 ; -1472.894     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -5.217 ; -19.050       ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; -3.616 ; -12.953       ;
; SPI_SCK                                         ; -2.810 ; -89.707       ;
; vga:vga|hs                                      ; -0.424 ; -7.303        ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; vga:vga|hs                                      ; -0.975 ; -0.975        ;
; SPI_SCK                                         ; -0.651 ; -2.433        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.003  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005  ; 0.000         ;
; clk_div[2]                                      ; 0.163  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_div[2] ; -1.392 ; -239.109        ;
; SPI_SCK    ; -0.936 ; -5.606          ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+--------+----------------+
; Clock      ; Slack  ; End Point TNS  ;
+------------+--------+----------------+
; SPI_SCK    ; -1.170 ; -7.010         ;
; clk_div[2] ; 1.797  ; 0.000          ;
+------------+--------+----------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; SPI_SCK                                         ; -3.000 ; -259.864      ;
; clk_div[2]                                      ; -1.000 ; -403.000      ;
; vga:vga|hs                                      ; -1.000 ; -32.000       ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.414 ; 0.000         ;
; CLOCK_27[0]                                     ; 17.935 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.595 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                              ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.569 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.527      ;
; -5.561 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.519      ;
; -5.514 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.465      ;
; -5.514 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.472      ;
; -5.513 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.471      ;
; -5.506 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.457      ;
; -5.485 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.444      ;
; -5.477 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.436      ;
; -5.459 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.410      ;
; -5.458 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.409      ;
; -5.440 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.392      ;
; -5.436 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.395      ;
; -5.432 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.384      ;
; -5.430 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.389      ;
; -5.429 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.388      ;
; -5.428 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.387      ;
; -5.427 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.385      ;
; -5.419 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.377      ;
; -5.413 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.372      ;
; -5.408 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.365      ;
; -5.407 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.364      ;
; -5.405 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.364      ;
; -5.385 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.337      ;
; -5.384 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.336      ;
; -5.381 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.340      ;
; -5.380 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.339      ;
; -5.380 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.339      ;
; -5.372 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.330      ;
; -5.372 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.331      ;
; -5.371 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.329      ;
; -5.369 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.327      ;
; -5.369 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.327      ;
; -5.363 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.322      ;
; -5.358 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.317      ;
; -5.357 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.316      ;
; -5.355 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.314      ;
; -5.353 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.303      ;
; -5.352 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.302      ;
; -5.348 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 6.289      ;
; -5.340 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 6.281      ;
; -5.333 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.291      ;
; -5.325 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.284      ;
; -5.325 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.283      ;
; -5.324 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.283      ;
; -5.324 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.282      ;
; -5.323 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.281      ;
; -5.314 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.265      ;
; -5.314 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.265      ;
; -5.313 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.271      ;
; -5.313 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.270      ;
; -5.311 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.268      ;
; -5.310 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.267      ;
; -5.310 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.267      ;
; -5.308 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.267      ;
; -5.307 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.266      ;
; -5.293 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.031     ; 6.249      ;
; -5.291 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.031     ; 6.247      ;
; -5.290 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.248      ;
; -5.290 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.248      ;
; -5.285 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.244      ;
; -5.285 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.244      ;
; -5.279 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.230      ;
; -5.278 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.229      ;
; -5.278 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.236      ;
; -5.277 ; T80s:T80s|T80:u0|TState[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.227      ;
; -5.277 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.235      ;
; -5.275 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.233      ;
; -5.274 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.232      ;
; -5.273 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 6.227      ;
; -5.269 ; T80s:T80s|T80:u0|TState[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.219      ;
; -5.266 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.223      ;
; -5.265 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 6.219      ;
; -5.265 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.030     ; 6.222      ;
; -5.265 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.223      ;
; -5.264 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 6.206      ;
; -5.258 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.209      ;
; -5.258 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.208      ;
; -5.258 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 6.211      ;
; -5.257 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.215      ;
; -5.256 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.206      ;
; -5.256 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 6.198      ;
; -5.255 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.205      ;
; -5.255 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 6.205      ;
; -5.252 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.210      ;
; -5.251 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.209      ;
; -5.249 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.208      ;
; -5.244 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.032     ; 6.199      ;
; -5.243 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.032     ; 6.198      ;
; -5.241 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.200      ;
; -5.240 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.192      ;
; -5.240 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 6.192      ;
; -5.238 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.038     ; 6.187      ;
; -5.237 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 6.178      ;
; -5.236 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.038     ; 6.185      ;
; -5.236 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.195      ;
; -5.236 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.195      ;
; -5.235 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.186      ;
; -5.235 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 6.186      ;
; -5.229 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.028     ; 6.188      ;
; -5.229 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.187      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -5.217 ; osd:osd|vs_low[0]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.021     ; 3.135      ;
; -5.038 ; osd:osd|vs_high[0] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.955      ;
; -5.022 ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.879     ; 3.104      ;
; -5.015 ; osd:osd|vs_low[1]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.932      ;
; -5.014 ; osd:osd|vs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.874     ; 3.101      ;
; -4.991 ; osd:osd|vs_low[2]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.908      ;
; -4.982 ; osd:osd|vs_high[4] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.899      ;
; -4.979 ; osd:osd|vs_high[2] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.896      ;
; -4.953 ; osd:osd|vs_low[5]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.870      ;
; -4.948 ; osd:osd|vs_low[3]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.865      ;
; -4.937 ; osd:osd|vs_high[1] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.854      ;
; -4.924 ; osd:osd|vs_low[4]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.841      ;
; -4.869 ; osd:osd|vs_high[3] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.786      ;
; -4.868 ; osd:osd|vs_high[5] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.785      ;
; -4.837 ; osd:osd|vs_high[6] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.754      ;
; -4.836 ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.917      ;
; -4.828 ; osd:osd|vs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.914      ;
; -4.820 ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.901      ;
; -4.812 ; osd:osd|vs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.898      ;
; -4.811 ; osd:osd|vs_low[7]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.728      ;
; -4.796 ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.877      ;
; -4.788 ; osd:osd|vs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.874      ;
; -4.781 ; osd:osd|vs_high[8] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.698      ;
; -4.780 ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.861      ;
; -4.777 ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.858      ;
; -4.772 ; osd:osd|vs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.858      ;
; -4.769 ; osd:osd|vs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.855      ;
; -4.768 ; osd:osd|vs_low[6]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.685      ;
; -4.758 ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.839      ;
; -4.753 ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.834      ;
; -4.750 ; osd:osd|vs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.836      ;
; -4.746 ; osd:osd|vs_high[7] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.663      ;
; -4.745 ; osd:osd|vs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.831      ;
; -4.742 ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.823      ;
; -4.734 ; osd:osd|vs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.820      ;
; -4.729 ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.810      ;
; -4.721 ; osd:osd|vs_low[4]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.807      ;
; -4.702 ; osd:osd|vs_high[9] ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.619      ;
; -4.701 ; osd:osd|vs_low[8]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.618      ;
; -4.674 ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.755      ;
; -4.673 ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.754      ;
; -4.666 ; osd:osd|vs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.752      ;
; -4.665 ; osd:osd|vs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.751      ;
; -4.635 ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.716      ;
; -4.627 ; osd:osd|vs_high[6] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.713      ;
; -4.616 ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.697      ;
; -4.608 ; osd:osd|vs_low[7]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.694      ;
; -4.579 ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.660      ;
; -4.573 ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.654      ;
; -4.571 ; osd:osd|vs_high[8] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.657      ;
; -4.565 ; osd:osd|vs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.651      ;
; -4.551 ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.632      ;
; -4.543 ; osd:osd|vs_high[7] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.629      ;
; -4.506 ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.587      ;
; -4.500 ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.581      ;
; -4.498 ; osd:osd|vs_low[8]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.584      ;
; -4.492 ; osd:osd|vs_high[9] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.578      ;
; -4.374 ; osd:osd|vs_low[9]  ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.022     ; 2.291      ;
; -4.179 ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.880     ; 2.260      ;
; -4.171 ; osd:osd|vs_low[9]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.875     ; 2.257      ;
; -4.119 ; osd:osd|v_cnt[0]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 2.038      ;
; -4.073 ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 2.156      ;
; -4.065 ; osd:osd|v_cnt[1]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 2.153      ;
; -4.053 ; osd:osd|v_cnt[7]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.972      ;
; -4.048 ; osd:osd|v_cnt[2]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.967      ;
; -3.937 ; osd:osd|v_cnt[8]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.856      ;
; -3.856 ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.939      ;
; -3.848 ; osd:osd|v_cnt[2]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.936      ;
; -3.822 ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.905      ;
; -3.814 ; osd:osd|v_cnt[0]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.902      ;
; -3.809 ; osd:osd|v_cnt[4]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.728      ;
; -3.808 ; osd:osd|v_cnt[1]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.727      ;
; -3.804 ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.887      ;
; -3.796 ; osd:osd|v_cnt[5]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.884      ;
; -3.786 ; osd:osd|v_cnt[6]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.705      ;
; -3.738 ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.821      ;
; -3.730 ; osd:osd|v_cnt[3]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.818      ;
; -3.690 ; osd:osd|v_cnt[3]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.609      ;
; -3.654 ; osd:osd|v_cnt[9]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.573      ;
; -3.626 ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.709      ;
; -3.618 ; osd:osd|v_cnt[4]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.706      ;
; -3.573 ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.878     ; 1.656      ;
; -3.565 ; osd:osd|v_cnt[6]   ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -1.873     ; 1.653      ;
; -3.529 ; osd:osd|v_cnt[5]   ; osd:osd|v_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -2.020     ; 1.448      ;
; -1.796 ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.233     ; 1.607      ;
; -1.652 ; vga:vga|hs         ; osd:osd|h_osd_active                                                                               ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.233     ; 1.463      ;
; -1.465 ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.233     ; 1.276      ;
; -1.325 ; vga:vga|hs         ; osd:osd|hsD                                                                                        ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.233     ; 1.136      ;
; -0.536 ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.230     ; 0.350      ;
; -0.518 ; vga:vga|hs         ; vga:vga|hs                                                                                         ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -0.230     ; 0.332      ;
; 35.421 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.371      ;
; 35.572 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.220      ;
; 35.573 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.219      ;
; 35.582 ; vga:vga|v_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.210      ;
; 35.583 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.209      ;
; 35.627 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.165      ;
; 35.633 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.159      ;
; 35.635 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.157      ;
; 35.642 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.150      ;
; 35.645 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.146      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.616 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.947     ; 1.611      ;
; -3.534 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.947     ; 1.529      ;
; -3.531 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.947     ; 1.526      ;
; -2.952 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.946     ; 0.948      ;
; -2.867 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.946     ; 0.863      ;
; -2.815 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.946     ; 0.811      ;
; -2.733 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.946     ; 0.729      ;
; -2.730 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -1.946     ; 0.726      ;
; -0.577 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.393      ;
; -0.577 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.393      ;
; -0.575 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.391      ;
; -0.543 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.359      ;
; -0.543 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.359      ;
; -0.543 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.359      ;
; -0.542 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.358      ;
; -0.534 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.005        ; -0.231     ; 0.350      ;
; 29.822 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.394      ;
; 29.860 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.356      ;
; 29.861 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.355      ;
; 29.883 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.333      ;
; 29.889 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.326      ;
; 29.889 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.326      ;
; 29.889 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.326      ;
; 29.889 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.326      ;
; 29.889 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.326      ;
; 29.897 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.318      ;
; 29.897 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.318      ;
; 29.897 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.318      ;
; 29.897 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.318      ;
; 29.897 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.318      ;
; 29.903 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.313      ;
; 29.937 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.279      ;
; 29.938 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.278      ;
; 29.942 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.273      ;
; 30.004 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.212      ;
; 30.004 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.212      ;
; 30.004 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.212      ;
; 30.010 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.206      ;
; 30.010 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.206      ;
; 30.019 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.197      ;
; 30.019 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.196      ;
; 30.020 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.196      ;
; 30.025 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.191      ;
; 30.045 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.170      ;
; 30.045 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.170      ;
; 30.045 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.170      ;
; 30.045 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.170      ;
; 30.045 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.170      ;
; 30.048 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.168      ;
; 30.048 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.168      ;
; 30.056 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.160      ;
; 30.071 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.144      ;
; 30.071 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.144      ;
; 30.071 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.144      ;
; 30.071 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.144      ;
; 30.071 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.144      ;
; 30.073 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.142      ;
; 30.091 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.124      ;
; 30.091 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.124      ;
; 30.091 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.124      ;
; 30.091 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.124      ;
; 30.091 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.124      ;
; 30.101 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.114      ;
; 30.110 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.105      ;
; 30.116 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.099      ;
; 30.177 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 1.039      ;
; 30.192 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.023      ;
; 30.192 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.023      ;
; 30.192 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.023      ;
; 30.192 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.023      ;
; 30.192 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.023      ;
; 30.244 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.971      ;
; 30.244 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.971      ;
; 30.244 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.971      ;
; 30.244 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.971      ;
; 30.244 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.971      ;
; 30.251 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.965      ;
; 30.251 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.965      ;
; 30.264 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.951      ;
; 30.276 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.939      ;
; 30.278 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.937      ;
; 30.278 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.937      ;
; 30.278 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.937      ;
; 30.278 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.937      ;
; 30.337 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.879      ;
; 30.403 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.813      ;
; 30.403 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.813      ;
; 30.404 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.812      ;
; 30.406 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.810      ;
; 30.428 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.787      ;
; 30.435 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 0.779      ;
; 30.438 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.778      ;
; 30.639 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 0.575      ;
; 30.647 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.569      ;
; 30.649 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.567      ;
; 30.650 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.566      ;
; 30.832 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.383      ;
; 30.856 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.857 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.036     ; 0.359      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.810 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 2.284      ;
; -2.803 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 2.277      ;
; -2.744 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 2.218      ;
; -2.724 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 2.198      ;
; -2.551 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.395      ;
; -2.516 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.360      ;
; -2.508 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.352      ;
; -2.507 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.987      ;
; -2.507 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.987      ;
; -2.507 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.987      ;
; -2.507 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.987      ;
; -2.507 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.987      ;
; -2.506 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.986      ;
; -2.506 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.986      ;
; -2.506 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.986      ;
; -2.506 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.986      ;
; -2.506 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.986      ;
; -2.496 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.506     ; 1.977      ;
; -2.495 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.506     ; 1.976      ;
; -2.477 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.321      ;
; -2.453 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.933      ;
; -2.453 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.933      ;
; -2.453 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.933      ;
; -2.453 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.933      ;
; -2.453 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.933      ;
; -2.449 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.293      ;
; -2.448 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.292      ;
; -2.442 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.506     ; 1.923      ;
; -2.423 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.647     ; 2.263      ;
; -2.416 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 1.890      ;
; -2.409 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.889      ;
; -2.409 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.889      ;
; -2.409 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.889      ;
; -2.409 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.889      ;
; -2.409 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.889      ;
; -2.405 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.249      ;
; -2.398 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.506     ; 1.879      ;
; -2.387 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.231      ;
; -2.376 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.513     ; 1.850      ;
; -2.372 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 2.217      ;
; -2.372 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 2.217      ;
; -2.372 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 2.217      ;
; -2.372 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 2.217      ;
; -2.372 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 2.217      ;
; -2.367 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.954      ;
; -2.367 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.954      ;
; -2.365 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.952      ;
; -2.365 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.952      ;
; -2.359 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.385     ; 1.961      ;
; -2.356 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.200      ;
; -2.353 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.940      ;
; -2.353 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.940      ;
; -2.352 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.939      ;
; -2.352 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.939      ;
; -2.329 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.641     ; 2.175      ;
; -2.326 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 2.170      ;
; -2.324 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.385     ; 1.926      ;
; -2.316 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.385     ; 1.918      ;
; -2.297 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.385     ; 1.899      ;
; -2.284 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.871      ;
; -2.284 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.871      ;
; -2.279 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.866      ;
; -2.279 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.866      ;
; -2.277 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.757      ;
; -2.277 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.757      ;
; -2.277 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.757      ;
; -2.277 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.757      ;
; -2.277 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.507     ; 1.757      ;
; -2.266 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.506     ; 1.747      ;
; -2.262 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.849      ;
; -2.262 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.849      ;
; -2.240 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.843      ;
; -2.240 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.843      ;
; -2.231 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.389     ; 1.829      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[0]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[4]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[7]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[6]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[5]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[2]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|cmd[3]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.791      ;
; -2.205 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.792      ;
; -2.205 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.792      ;
; -2.202 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.789      ;
; -2.202 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.789      ;
; -2.195 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|cmd[1]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.385     ; 1.797      ;
; -2.191 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.778      ;
; -2.191 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.400     ; 1.778      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[0]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[4]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[7]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[6]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[5]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[2]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.172 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|cmd[3]             ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.401     ; 1.758      ;
; -2.170 ; user_io:user_io|cmd[6]             ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.773      ;
; -2.170 ; user_io:user_io|cmd[6]             ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.773      ;
; -2.168 ; user_io:user_io|cmd[5]             ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.771      ;
; -2.168 ; user_io:user_io|cmd[5]             ; user_io:user_io|status[2]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.771      ;
; -2.165 ; user_io:user_io|cmd[2]             ; user_io:user_io|status[0]          ; SPI_SCK      ; SPI_SCK     ; 1.000        ; -1.384     ; 1.768      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga:vga|hs'                                                                             ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.424 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.375      ;
; -0.401 ; osd:osd|vsD      ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.354      ;
; -0.401 ; osd:osd|vsD      ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.354      ;
; -0.382 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.333      ;
; -0.357 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.308      ;
; -0.353 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.304      ;
; -0.337 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.288      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.313 ; osd:osd|vsD      ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.266      ;
; -0.311 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.262      ;
; -0.296 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.247      ;
; -0.291 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.242      ;
; -0.286 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.237      ;
; -0.286 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.237      ;
; -0.280 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.231      ;
; -0.271 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.222      ;
; -0.270 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.221      ;
; -0.266 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.217      ;
; -0.229 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.180      ;
; -0.224 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.175      ;
; -0.221 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.172      ;
; -0.220 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.171      ;
; -0.219 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.170      ;
; -0.215 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.166      ;
; -0.209 ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.160      ;
; -0.208 ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.159      ;
; -0.204 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.155      ;
; -0.199 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.150      ;
; -0.186 ; osd:osd|vsD      ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.139      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.176 ; osd:osd|vsD      ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.129      ;
; -0.171 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.122      ;
; -0.165 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.116      ;
; -0.161 ; osd:osd|vsD2     ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.114      ;
; -0.161 ; osd:osd|vsD2     ; osd:osd|vs_low[4]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.114      ;
; -0.153 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.104      ;
; -0.150 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.101      ;
; -0.148 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.099      ;
; -0.146 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.097      ;
; -0.138 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.089      ;
; -0.133 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.084      ;
; -0.131 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.082      ;
; -0.126 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.077      ;
; -0.116 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.067      ;
; -0.115 ; osd:osd|vsD      ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.035     ; 1.067      ;
; -0.096 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.047      ;
; -0.094 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.045      ;
; -0.082 ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.033      ;
; -0.079 ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.030      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[3]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.074 ; osd:osd|vsD2     ; osd:osd|vs_low[9]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 1.027      ;
; -0.068 ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.019      ;
; -0.064 ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.015      ;
; -0.062 ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.013      ;
; -0.059 ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 1.010      ;
; -0.036 ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.989      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.019 ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.972      ;
; -0.010 ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 0.961      ;
; -0.003 ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.956      ;
; -0.003 ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.956      ;
; 0.012  ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.941      ;
; 0.020  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 0.931      ;
; 0.021  ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.932      ;
; 0.084  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 0.867      ;
; 0.094  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.035     ; 0.858      ;
; 0.096  ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.857      ;
; 0.097  ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.856      ;
; 0.100  ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.853      ;
; 0.101  ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.852      ;
; 0.101  ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.852      ;
; 0.116  ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.837      ;
; 0.118  ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.835      ;
; 0.119  ; osd:osd|v_cnt[7] ; osd:osd|vs_low[7]  ; vga:vga|hs   ; vga:vga|hs  ; 1.000        ; -0.034     ; 0.834      ;
+--------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga:vga|hs'                                                                                                                 ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.975 ; vga:vga|vs       ; osd:osd|vsD        ; pll|altpll_component|auto_generated|pll1|clk[0] ; vga:vga|hs  ; 0.000        ; 2.012      ; 1.191      ;
; 0.212  ; osd:osd|vsD2     ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.332      ;
; 0.236  ; osd:osd|vsD      ; osd:osd|vsD2       ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.356      ;
; 0.276  ; osd:osd|v_cnt[0] ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.037      ; 0.397      ;
; 0.302  ; osd:osd|vsD2     ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.422      ;
; 0.303  ; osd:osd|vsD2     ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.423      ;
; 0.308  ; osd:osd|vsD2     ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.428      ;
; 0.334  ; osd:osd|vsD      ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.454      ;
; 0.334  ; osd:osd|vsD      ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.454      ;
; 0.338  ; osd:osd|vsD      ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.458      ;
; 0.339  ; osd:osd|vsD      ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.459      ;
; 0.357  ; osd:osd|vsD2     ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.477      ;
; 0.363  ; osd:osd|vsD2     ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.483      ;
; 0.363  ; osd:osd|vsD2     ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.483      ;
; 0.404  ; osd:osd|vsD2     ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.524      ;
; 0.405  ; osd:osd|vsD2     ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.525      ;
; 0.405  ; osd:osd|vsD2     ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.525      ;
; 0.459  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.579      ;
; 0.460  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.580      ;
; 0.473  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.593      ;
; 0.478  ; osd:osd|vsD      ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.598      ;
; 0.479  ; osd:osd|vsD      ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.599      ;
; 0.481  ; osd:osd|vsD      ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.601      ;
; 0.486  ; osd:osd|v_cnt[5] ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.608      ;
; 0.501  ; osd:osd|v_cnt[9] ; osd:osd|vs_low[9]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.623      ;
; 0.502  ; osd:osd|v_cnt[9] ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.624      ;
; 0.509  ; osd:osd|v_cnt[9] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.629      ;
; 0.516  ; osd:osd|vsD      ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.636      ;
; 0.520  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.641      ;
; 0.524  ; osd:osd|vsD      ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.644      ;
; 0.525  ; osd:osd|vsD      ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.645      ;
; 0.529  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.649      ;
; 0.586  ; osd:osd|v_cnt[3] ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.708      ;
; 0.587  ; osd:osd|v_cnt[3] ; osd:osd|vs_low[3]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.709      ;
; 0.593  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.713      ;
; 0.599  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; osd:osd|v_cnt[7] ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.722      ;
; 0.601  ; osd:osd|v_cnt[7] ; osd:osd|vs_low[7]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.723      ;
; 0.603  ; osd:osd|v_cnt[4] ; osd:osd|vs_low[4]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.725      ;
; 0.604  ; osd:osd|v_cnt[1] ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.726      ;
; 0.605  ; osd:osd|v_cnt[1] ; osd:osd|vs_low[1]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.727      ;
; 0.609  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.729      ;
; 0.618  ; osd:osd|v_cnt[2] ; osd:osd|vs_low[2]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.740      ;
; 0.619  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.739      ;
; 0.622  ; osd:osd|v_cnt[2] ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.744      ;
; 0.622  ; osd:osd|v_cnt[6] ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.744      ;
; 0.622  ; osd:osd|v_cnt[6] ; osd:osd|vs_low[6]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.744      ;
; 0.622  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.742      ;
; 0.624  ; osd:osd|v_cnt[0] ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.746      ;
; 0.668  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.788      ;
; 0.672  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.792      ;
; 0.675  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.795      ;
; 0.690  ; osd:osd|v_cnt[5] ; osd:osd|vs_low[5]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.812      ;
; 0.691  ; osd:osd|v_cnt[8] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.811      ;
; 0.692  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.812      ;
; 0.692  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.812      ;
; 0.700  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[1]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.820      ;
; 0.702  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.822      ;
; 0.703  ; osd:osd|v_cnt[4] ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.825      ;
; 0.706  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.826      ;
; 0.713  ; osd:osd|v_cnt[8] ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.835      ;
; 0.714  ; osd:osd|v_cnt[8] ; osd:osd|vs_low[8]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.836      ;
; 0.729  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.849      ;
; 0.731  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.851      ;
; 0.733  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.853      ;
; 0.735  ; osd:osd|vsD2     ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.037      ; 0.856      ;
; 0.746  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[0]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.866      ;
; 0.746  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.866      ;
; 0.747  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.867      ;
; 0.760  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.880      ;
; 0.760  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.880      ;
; 0.763  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[2]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.883      ;
; 0.767  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[3]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.887      ;
; 0.767  ; osd:osd|v_cnt[6] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.887      ;
; 0.770  ; osd:osd|v_cnt[0] ; osd:osd|v_cnt[4]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.890      ;
; 0.770  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.890      ;
; 0.799  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[6]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.919      ;
; 0.799  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.919      ;
; 0.801  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.921      ;
; 0.804  ; osd:osd|v_cnt[7] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.924      ;
; 0.809  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.929      ;
; 0.811  ; osd:osd|v_cnt[3] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.931      ;
; 0.813  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[5]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.933      ;
; 0.814  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.934      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[0] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[1] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[2] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[3] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[4] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[6] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[7] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[8] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.821  ; osd:osd|vsD2     ; osd:osd|vs_high[9] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.943      ;
; 0.824  ; osd:osd|v_cnt[2] ; osd:osd|v_cnt[7]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.944      ;
; 0.831  ; osd:osd|vsD2     ; osd:osd|vs_high[5] ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.038      ; 0.953      ;
; 0.835  ; osd:osd|v_cnt[4] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.955      ;
; 0.867  ; osd:osd|v_cnt[1] ; osd:osd|v_cnt[8]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.987      ;
; 0.871  ; osd:osd|vsD      ; osd:osd|vs_low[0]  ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.037      ; 0.992      ;
; 0.874  ; osd:osd|v_cnt[5] ; osd:osd|v_cnt[9]   ; vga:vga|hs                                      ; vga:vga|hs  ; 0.000        ; 0.036      ; 0.994      ;
+--------+------------------+--------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                            ;
+--------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.651 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.205      ;
; -0.430 ; user_io:user_io|cmd[7]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.442      ;
; -0.392 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.465      ;
; -0.385 ; user_io:user_io|cmd[0]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.487      ;
; -0.382 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.474      ;
; -0.365 ; user_io:user_io|cmd[4]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.507      ;
; -0.354 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.502      ;
; -0.347 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.510      ;
; -0.347 ; user_io:user_io|cmd[2]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.525      ;
; -0.340 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.516      ;
; -0.338 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.523      ;
; -0.333 ; user_io:user_io|byte_cnt[1] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.523      ;
; -0.331 ; user_io:user_io|cmd[3]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.541      ;
; -0.328 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.544      ;
; -0.327 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.530      ;
; -0.323 ; user_io:user_io|cmd[1]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.533      ;
; -0.321 ; user_io:user_io|byte_cnt[2] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.535      ;
; -0.309 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.552      ;
; -0.309 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.547      ;
; -0.303 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.553      ;
; -0.293 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.564      ;
; -0.292 ; user_io:user_io|byte_cnt[3] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.564      ;
; -0.282 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.579      ;
; -0.280 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.581      ;
; -0.278 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.579      ;
; -0.278 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.579      ;
; -0.278 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.579      ;
; -0.278 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.579      ;
; -0.278 ; user_io:user_io|cmd[7]      ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.579      ;
; -0.277 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.584      ;
; -0.274 ; user_io:user_io|cmd[6]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.598      ;
; -0.270 ; user_io:user_io|cmd[5]      ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.268      ; 1.602      ;
; -0.269 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.592      ;
; -0.246 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.611      ;
; -0.241 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.620      ;
; -0.236 ; user_io:user_io|cmd[6]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.621      ;
; -0.233 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.624      ;
; -0.233 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.624      ;
; -0.233 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.624      ;
; -0.233 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.624      ;
; -0.233 ; user_io:user_io|cmd[0]      ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.624      ;
; -0.232 ; user_io:user_io|cmd[5]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.625      ;
; -0.224 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.637      ;
; -0.224 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.637      ;
; -0.224 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.637      ;
; -0.224 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.637      ;
; -0.224 ; user_io:user_io|byte_cnt[7] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.637      ;
; -0.221 ; user_io:user_io|byte_cnt[6] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.640      ;
; -0.218 ; user_io:user_io|cmd[2]      ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.639      ;
; -0.213 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.644      ;
; -0.213 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.644      ;
; -0.213 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.644      ;
; -0.213 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.644      ;
; -0.213 ; user_io:user_io|cmd[4]      ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.644      ;
; -0.203 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.658      ;
; -0.203 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.658      ;
; -0.203 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.658      ;
; -0.203 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.658      ;
; -0.203 ; user_io:user_io|byte_cnt[4] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.658      ;
; -0.195 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.666      ;
; -0.195 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.666      ;
; -0.195 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.666      ;
; -0.195 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.666      ;
; -0.195 ; user_io:user_io|byte_cnt[5] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.666      ;
; -0.192 ; user_io:user_io|byte_cnt[6] ; user_io:user_io|SPI_MISO~reg0      ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 1.664      ;
; -0.179 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.678      ;
; -0.179 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.678      ;
; -0.179 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.678      ;
; -0.179 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.678      ;
; -0.179 ; user_io:user_io|cmd[3]      ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.678      ;
; -0.166 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.695      ;
; -0.166 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.695      ;
; -0.166 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.695      ;
; -0.166 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.695      ;
; -0.166 ; user_io:user_io|bit_cnt[1]  ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.695      ;
; -0.163 ; user_io:user_io|byte_cnt[1] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.163 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.163 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.163 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.163 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.163 ; user_io:user_io|cmd[1]      ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.698      ;
; -0.155 ; user_io:user_io|byte_cnt[2] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.155 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.155 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.155 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.155 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.155 ; user_io:user_io|bit_cnt[0]  ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.706      ;
; -0.144 ; user_io:user_io|byte_cnt[3] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.717      ;
; -0.136 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.721      ;
; -0.136 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.721      ;
; -0.136 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.721      ;
; -0.136 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.721      ;
; -0.136 ; user_io:user_io|byte_cnt[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.721      ;
; -0.127 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.734      ;
; -0.127 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.734      ;
; -0.127 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.734      ;
; -0.127 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.734      ;
; -0.127 ; user_io:user_io|bit_cnt[2]  ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.257      ; 1.734      ;
; -0.122 ; user_io:user_io|cmd[6]      ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.735      ;
; -0.122 ; user_io:user_io|cmd[6]      ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.253      ; 1.735      ;
+--------+-----------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.003 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.015      ; 0.307      ;
; 0.011 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.015      ; 0.315      ;
; 0.186 ; osd:osd|h_osd_active                                                          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[0]                                                      ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[10]                                                     ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[11]                                                     ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.215 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.336      ;
; 0.219 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.340      ;
; 0.219 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.340      ;
; 0.219 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.340      ;
; 0.219 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.340      ;
; 0.220 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.341      ;
; 0.220 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.341      ;
; 0.220 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.341      ;
; 0.222 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.343      ;
; 0.222 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.343      ;
; 0.283 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.287 ; osd:osd|hsD                                                                   ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.408      ;
; 0.301 ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.341 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.342 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.463      ;
; 0.349 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.631      ;
; 0.354 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.474      ;
; 0.355 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; osd:osd|h_cnt[2]                                                              ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.476      ;
; 0.357 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.477      ;
; 0.358 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.640      ;
; 0.363 ; osd:osd|h_cnt[9]                                                              ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.485      ;
; 0.364 ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_low[4]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; osd:osd|h_cnt[4]                                                              ; osd:osd|hs_high[4]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.485      ;
; 0.378 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.660      ;
; 0.380 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; vga:vga|h_cnt[5]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.502      ;
; 0.386 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.395 ; vga:vga|h_cnt[6]                                                              ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.516      ;
; 0.399 ; osd:osd|h_cnt[0]                                                              ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.520      ;
; 0.401 ; osd:osd|hsD2                                                                  ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.521      ;
; 0.408 ; vga:vga|v_cnt[6]                                                              ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.529      ;
; 0.409 ; vga:vga|v_cnt[1]                                                              ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.530      ;
; 0.432 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.714      ;
; 0.434 ; vga:vga|h_cnt[9]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.554      ;
; 0.438 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.558      ;
; 0.438 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.558      ;
; 0.444 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.730      ;
; 0.449 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.570      ;
; 0.451 ; vga:vga|v_cnt[4]                                                              ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; vga:vga|video_counter[13]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.577      ;
; 0.455 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.743      ;
; 0.462 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.748      ;
; 0.464 ; vga:vga|v_cnt[8]                                                              ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; vga:vga|v_cnt[0]                                                              ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; vga:vga|video_counter[1]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.746      ;
; 0.465 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; osd:osd|hsD                                                                   ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; osd:osd|h_cnt[7]                                                              ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.765      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.005 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.307      ;
; 0.012 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.314      ;
; 0.034 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.336      ;
; 0.035 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.337      ;
; 0.036 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.338      ;
; 0.072 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.374      ;
; 0.074 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.376      ;
; 0.075 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.013      ; 0.377      ;
; 0.186 ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.324      ;
; 0.303 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.424      ;
; 0.311 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.437      ;
; 0.337 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.458      ;
; 0.343 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.464      ;
; 0.348 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.468      ;
; 0.371 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.490      ;
; 0.416 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.537      ;
; 0.447 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.567      ;
; 0.453 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.573      ;
; 0.459 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.471 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.592      ;
; 0.475 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.595      ;
; 0.480 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.601      ;
; 0.485 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.606      ;
; 0.503 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.623      ;
; 0.522 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.641      ;
; 0.525 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.649      ;
; 0.531 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.542 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.663      ;
; 0.548 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.669      ;
; 0.551 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.672      ;
; 0.562 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.683      ;
; 0.586 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.707      ;
; 0.602 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.722      ;
; 0.619 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.740      ;
; 0.620 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.741      ;
; 0.667 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.788      ;
; 0.669 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.790      ;
; 0.699 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.819      ;
; 0.701 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.821      ;
; 0.701 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.821      ;
; 0.723 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.844      ;
; 0.723 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.844      ;
; 0.725 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.845      ;
; 0.773 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.894      ;
; 0.773 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.894      ;
; 0.789 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.910      ;
; 0.856 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.977      ;
; 0.856 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.977      ;
; 0.871 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.992      ;
; 0.871 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.992      ;
; 0.890 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.010      ;
; 0.926 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.047      ;
; 0.981 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.102      ;
; 1.002 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.123      ;
; 1.002 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.123      ;
; 1.002 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.123      ;
; 1.009 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.130      ;
; 1.031 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.151      ;
; 1.031 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.151      ;
; 1.072 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.193      ;
; 1.079 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.200      ;
; 1.150 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.270      ;
; 1.150 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.270      ;
; 1.163 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.283      ;
; 1.163 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.283      ;
; 1.163 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.283      ;
; 1.163 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.283      ;
; 1.163 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.283      ;
; 2.100 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 0.660      ;
; 2.100 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 0.660      ;
; 2.103 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 0.663      ;
; 2.208 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 0.768      ;
; 2.208 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 0.768      ;
; 2.780 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.624     ; 1.340      ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                                    ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.163 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 0.488      ;
; 0.187 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; T80s:T80s|T80:u0|ACC[6]                   ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.326      ;
; 0.210 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.330      ;
; 0.223 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.343      ;
; 0.253 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; T80s:T80s|T80:u0|Ap[6]                    ; T80s:T80s|T80:u0|ACC[6]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.375      ;
; 0.270 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|A[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.390      ;
; 0.279 ; T80s:T80s|T80:u0|F[3]                     ; T80s:T80s|T80:u0|Fp[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.399      ;
; 0.283 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; T80s:T80s|T80:u0|F[4]                     ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.407      ;
; 0.294 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.417      ;
; 0.303 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[6]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 0.626      ;
; 0.307 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 0.633      ;
; 0.311 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; T80s:T80s|T80:u0|XY_State[1]              ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; T80s:T80s|T80:u0|I[2]                     ; T80s:T80s|T80:u0|A[10]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.441      ;
; 0.324 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.223      ; 0.651      ;
; 0.325 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.661      ;
; 0.325 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TmpAddr[15]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 0.449      ;
; 0.327 ; T80s:T80s|T80:u0|DO[7]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.219      ; 0.650      ;
; 0.329 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 0.654      ;
; 0.338 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][1] ; T80s:T80s|T80:u0|RegBusA_r[1]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.459      ;
; 0.352 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.472      ;
; 0.354 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.474      ;
; 0.355 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TmpAddr[7]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.475      ;
; 0.357 ; T80s:T80s|T80:u0|F[7]                     ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.477      ;
; 0.372 ; T80s:T80s|T80:u0|I[5]                     ; T80s:T80s|T80:u0|A[13]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.492      ;
; 0.379 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.499      ;
; 0.381 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.501      ;
; 0.381 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|RegAddrA_r[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.501      ;
; 0.382 ; T80s:T80s|T80:u0|I[3]                     ; T80s:T80s|T80:u0|A[11]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.502      ;
; 0.397 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:T80s|T80:u0|RegBusA_r[7]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.517      ;
; 0.398 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.518      ;
; 0.400 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.520      ;
; 0.400 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; T80s:T80s|T80:u0|RegBusA_r[6]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.519      ;
; 0.404 ; T80s:T80s|T80:u0|DO[0]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.238      ; 0.746      ;
; 0.408 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|MCycles[0]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.529      ;
; 0.418 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.538      ;
; 0.420 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|Read_To_Reg_r[4]                                                                                ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.541      ;
; 0.432 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[3][5] ; T80s:T80s|T80:u0|RegBusA_r[13]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 0.556      ;
; 0.433 ; T80s:T80s|T80:u0|DO[1]                    ; T80s:T80s|T80:u0|DO[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.553      ;
; 0.438 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.774      ;
; 0.439 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.558      ;
; 0.441 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a6~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.233      ; 0.778      ;
; 0.443 ; T80s:T80s|T80:u0|IR[4]                    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.033      ; 0.560      ;
; 0.444 ; T80s:T80s|T80:u0|A[2]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 0.761      ;
; 0.447 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|IR[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 0.781      ;
; 0.448 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a3~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.211      ; 0.763      ;
; 0.454 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0] ; T80s:T80s|T80:u0|RegBusA_r[0]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TmpAddr[15]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 0.584      ;
; 0.462 ; T80s:T80s|T80:u0|XY_State[1]              ; T80s:T80s|T80:u0|RegAddrC[2]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.582      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                         ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.392 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 2.321      ;
; -1.392 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 2.321      ;
; -1.392 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.322      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.323      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.391 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 2.321      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 2.318      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.324      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.324      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.324      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 2.318      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 2.314      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.322      ;
; -1.390 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 2.322      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.319      ;
; -1.385 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.325      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 2.319      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 2.319      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 2.319      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.324      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 2.319      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.322      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.318      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 2.324      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 2.319      ;
; -1.384 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.318      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.049     ; 2.319      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 2.322      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 2.322      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 2.322      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 2.322      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 2.322      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 2.312      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
; -1.381 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[6]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 2.315      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI_SCK'                                                                                                      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.936 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 0.780      ;
; -0.936 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 0.780      ;
; -0.936 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 0.780      ;
; -0.936 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 0.780      ;
; -0.936 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.643     ; 0.780      ;
; -0.926 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 0.500        ; -0.642     ; 0.771      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI_SCK'                                                                                                       ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.170 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.686      ;
; -1.168 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.688      ;
; -1.168 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.688      ;
; -1.168 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.688      ;
; -1.168 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.688      ;
; -1.168 ; user_io:user_io|status[0] ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; -0.500       ; 2.252      ; 0.688      ;
+--------+---------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div[2]'                                                                                         ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.797 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.927      ;
; 1.797 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.927      ;
; 1.797 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.927      ;
; 1.797 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.926      ;
; 1.797 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.926      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 1.922      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 1.922      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 1.922      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.927      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 1.922      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.925      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.921      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.927      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.927      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.040      ; 1.922      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.921      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.927      ;
; 1.798 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.921      ;
; 1.804 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.923      ;
; 1.804 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.927      ;
; 1.804 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.927      ;
; 1.804 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.039      ; 1.927      ;
; 1.804 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.923      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.032      ; 1.921      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 1.925      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.032      ; 1.921      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 1.926      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.923      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.924      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.923      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.923      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 1.925      ;
; 1.805 ; cpu_reset_cnt[1] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 1.925      ;
; 1.806 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.918      ;
; 1.806 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.924      ;
; 1.806 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.924      ;
; 1.806 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.924      ;
; 1.806 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.924      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.913      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.913      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.913      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.919      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.913      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.921      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.024      ; 1.916      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.024      ; 1.916      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.024      ; 1.916      ;
; 1.808 ; cpu_reset_cnt[1] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.024      ; 1.916      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SPI_SCK ; Rise       ; SPI_SCK                                                                                            ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; -1.923 ; -1.707       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; -1.922 ; -1.706       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[0]                                                                          ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[1]                                                                          ;
; -1.882 ; -1.698       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|status[2]                                                                          ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|SPI_MISO~en|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|SPI_MISO~reg0|clk                                                                          ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[0]|clk                                                                             ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[1]|clk                                                                             ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|bit_cnt[2]|clk                                                                             ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[0]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[1]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[2]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[3]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[4]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[5]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[6]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|byte_cnt[7]|clk                                                                            ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[0]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[1]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[2]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[3]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[4]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[5]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[6]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|cmd[7]|clk                                                                                 ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[0]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[1]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[2]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[3]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[4]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[5]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|sbuf[6]|clk                                                                                ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[1]|clk                                                                     ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[2]|clk                                                                     ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[3]|clk                                                                     ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[4]|clk                                                                     ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[5]|clk                                                                     ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[0]|clk                                                                              ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[1]|clk                                                                              ;
; -1.702 ; -1.702       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|status[2]|clk                                                                              ;
; -1.701 ; -1.701       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|serial_out_rptr[0]|clk                                                                     ;
; -1.692 ; -1.692       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0clkctrl|inclk[0]                                                                  ;
; -1.692 ; -1.692       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0clkctrl|outclk                                                                    ;
; -1.676 ; -1.676       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0|combout                                                                          ;
; -1.674 ; -1.674       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|spi_sck~0|datad                                                                            ;
; -1.656 ; -1.656       ; 0.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io|Equal1~2|combout                                                                           ;
; -1.439 ; -1.439       ; 0.000          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io|Equal0~2|combout                                                                           ;
; -1.418 ; -1.418       ; 0.000          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io|spi_sck~0|datac                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|bcnt[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Halt_FF     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|I[0]        ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga:vga|hs'                                                   ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vsD2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vsD2       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5] ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[0]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[1]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[2]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[3]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[4]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[5]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[6]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[7]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[8]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|v_cnt[9]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD        ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vsD2       ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[0] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[1] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[2] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[3] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[4] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[5] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[6] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[7] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[8] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_high[9] ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[0]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[1]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[2]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[3]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[4]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[5]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[6]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[7]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[8]  ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; vga:vga|hs ; Rise       ; osd:osd|vs_low[9]  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[0]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[5]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[7]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; vga:vga|hs ; Rise       ; osd|v_cnt[9]|clk   ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.415 ; 15.631       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.415 ; 15.631       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.449 ; 15.633       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.628 ; 15.628       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.628 ; 15.628       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.636 ; 15.636       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 17.935 ; 17.935       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.968 ; 17.968       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 17.978 ; 17.978       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 19.059 ; 19.059       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.069 ; 19.069       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 19.100 ; 19.100       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+-------------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.623 ; 19.853       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 0.600 ; 1.385 ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 1.645 ; 2.584 ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; 2.336 ; 3.066 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; 1.794 ; 2.768 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 1.794 ; 2.768 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 1.125 ; 1.992 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 1.248 ; 2.143 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 1.283 ; 2.197 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 1.032 ; 1.902 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 1.410 ; 2.318 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 1.449 ; 2.379 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 1.634 ; 2.601 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 1.337  ; 0.541  ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 1.858  ; 0.999  ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; -1.246 ; -2.071 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; -0.333 ; -1.128 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -0.618 ; -1.449 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.333 ; -1.128 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.416 ; -1.218 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -0.772 ; -1.625 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.393 ; -1.199 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.483 ; -1.291 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -0.604 ; -1.437 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -0.500 ; -1.324 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 8.459  ; 8.647  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 8.296  ; 8.208  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 8.237  ; 8.338  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 8.368  ; 8.647  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 8.459  ; 8.426  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 8.179  ; 8.246  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 8.243  ; 8.116  ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 8.803  ; 8.958  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 8.689  ; 8.801  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 8.803  ; 8.958  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 8.485  ; 8.521  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 8.449  ; 8.519  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 8.364  ; 8.454  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 7.932  ; 7.789  ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 10.419 ; 10.358 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 8.912  ; 9.046  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 10.419 ; 10.358 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 8.370  ; 8.399  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 8.703  ; 8.801  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 8.408  ; 8.471  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 8.190  ; 8.056  ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 8.365  ; 8.546  ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 7.479  ; 7.545  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 6.153  ; 6.444  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.220  ; 6.530  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 6.225  ; 6.596  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 5.983  ; 6.265  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 5.456  ; 5.678  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 7.479  ; 7.545  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 6.031  ; 6.303  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 6.116  ; 6.412  ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 6.530  ; 6.454  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.603  ; 4.700  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.680  ; 4.816  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.512  ; 4.611  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 4.795  ; 4.906  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.950  ; 5.070  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 6.530  ; 6.454  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.383  ; 4.473  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.496  ; 4.580  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.910  ; 5.047  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.955  ; 5.106  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.337  ; 4.415  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.781  ; 4.888  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 5.295  ; 5.454  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.798  ; 4.882  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.320  ; 4.397  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.313  ; 4.373  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 5.743  ; 5.852  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 4.033  ; 4.285  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 3.787  ; 3.914  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 4.265  ; 4.544  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 4.390  ; 4.344  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 5.640  ; 5.743  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 5.743  ; 5.852  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 5.677  ; 5.796  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 5.676  ; 5.788  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 4.119  ; 4.384  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 5.472  ; 5.508  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 5.436  ; 5.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 5.677  ; 5.796  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 5.408  ; 5.504  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 5.899  ; 6.033  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 5.899  ; 6.033  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 5.810  ; 5.709  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 5.357  ; 5.386  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 5.690  ; 5.788  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 5.640  ; 5.753  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 5.665  ; 5.771  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 2.695  ; 2.775  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 5.938  ; 5.817  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 4.826  ; 4.952  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 4.330  ; 4.345  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 4.417  ; 4.525  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 3.979  ; 4.081  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 3.783  ; 3.860  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 5.938  ; 5.817  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 3.965  ; 4.070  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 3.730  ; 3.654  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 3.545  ; 3.366  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 4.400  ; 4.442  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 4.407  ; 4.256  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 2.983  ; 3.090  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 2.677  ; 2.781  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 2.869  ; 2.962  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; -1.032 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -1.061 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 7.876  ; 8.004  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 7.773  ; 7.895  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 7.876  ; 8.004  ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 7.810  ; 7.948  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 7.810  ; 7.948  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 7.541  ; 7.656  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 2.485  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 7.798  ; 7.923  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 7.773  ; 7.905  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 7.798  ; 7.923  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 2.541  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 4.020  ; 4.091  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 4.598  ; 4.768  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 4.020  ; 4.139  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 4.814  ; 5.002  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 4.872  ; 4.893  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 4.141  ; 4.091  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 4.585  ; 4.492  ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 4.141  ; 4.141  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 4.895  ; 5.098  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 4.141  ; 4.249  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 4.514  ; 4.572  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 4.782  ; 4.714  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 4.174  ; 4.141  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 4.345  ; 4.237  ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 4.363  ; 4.291  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 5.108  ; 5.332  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 5.737  ; 5.641  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 4.406  ; 4.458  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 4.906  ; 5.096  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 4.363  ; 4.291  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 4.592  ; 4.495  ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 6.686  ; 6.858  ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 5.070  ; 5.240  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.701  ; 5.986  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 5.835  ; 6.068  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 5.821  ; 6.104  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 5.352  ; 5.555  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 5.070  ; 5.240  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 7.127  ; 7.181  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 5.348  ; 5.599  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.885  ; 6.169  ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 4.159  ; 4.214  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.438  ; 4.527  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.508  ; 4.636  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.350  ; 4.442  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 4.622  ; 4.726  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.770  ; 4.883  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 6.345  ; 6.261  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.226  ; 4.310  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.334  ; 4.412  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.732  ; 4.861  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.775  ; 4.918  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.182  ; 4.254  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.609  ; 4.708  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 5.102  ; 5.251  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.624  ; 4.702  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.166  ; 4.236  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.159  ; 4.214  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 2.699  ; 2.832  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 3.260  ; 3.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 2.699  ; 2.832  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 3.418  ; 3.620  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 3.418  ; 3.659  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 3.031  ; 2.938  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 2.993  ; 3.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 2.761  ; 2.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 3.390  ; 3.596  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 3.000  ; 3.152  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 3.146  ; 3.312  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 3.189  ; 3.360  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 3.064  ; 2.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 2.761  ; 2.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 3.007  ; 3.138  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 3.603  ; 3.825  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 4.587  ; 4.536  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 3.041  ; 3.207  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 3.423  ; 3.611  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 3.114  ; 3.138  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 3.007  ; 3.139  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 2.367  ; 2.442  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 2.653  ; 2.638  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 3.986  ; 4.141  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 3.513  ; 3.561  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 3.597  ; 3.703  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 3.189  ; 3.215  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 3.002  ; 3.016  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 3.973  ; 3.834  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 3.171  ; 3.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 2.718  ; 2.716  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 2.653  ; 2.638  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 3.222  ; 3.348  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 4.073  ; 3.917  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 2.645  ; 2.746  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 2.351  ; 2.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 2.536  ; 2.622  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; -1.306 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -1.336 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 5.351  ; 5.446  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 5.351  ; 5.446  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 5.414  ; 5.516  ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 5.128  ; 5.216  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 5.386  ; 5.497  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 5.128  ; 5.216  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 2.406  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 5.352  ; 5.455  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 5.352  ; 5.455  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 5.375  ; 5.473  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 2.458  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 8.232 ; 8.158 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 4.827 ; 4.734 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.289 ; 5.196 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.057 ; 4.992 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 5.143 ; 5.050 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 5.143 ; 5.050 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 5.143 ; 5.050 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 6.585 ; 6.285 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 5.274 ; 5.181 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 5.274 ; 5.181 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 5.195 ; 5.102 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 5.139 ; 5.046 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 5.188 ; 5.095 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 5.188 ; 5.095 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 5.176 ; 5.083 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.827 ; 4.734 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.827 ; 4.734 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.991 ; 4.898 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 6.555 ; 6.481 ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 3.976 ; 3.883 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.420 ; 4.327 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.194 ; 4.129 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.280 ; 4.187 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 4.280 ; 4.187 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.280 ; 4.187 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 5.721 ; 5.421 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.406 ; 4.313 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.406 ; 4.313 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.330 ; 4.237 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.276 ; 4.183 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.323 ; 4.230 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.323 ; 4.230 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.311 ; 4.218 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 3.976 ; 3.883 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 3.976 ; 3.883 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.134 ; 4.041 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 8.412     ; 8.486     ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 4.916     ; 5.009     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.447     ; 5.540     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.221     ; 5.286     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 5.280     ; 5.373     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 5.286     ; 5.379     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 5.286     ; 5.379     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 6.520     ; 6.820     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 5.427     ; 5.520     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 5.427     ; 5.520     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 5.327     ; 5.420     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 5.282     ; 5.375     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 5.319     ; 5.412     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 5.319     ; 5.412     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 5.305     ; 5.398     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.916     ; 5.009     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.916     ; 5.009     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 5.095     ; 5.188     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SPI_DO        ; SPI_SCK    ; 6.725     ; 6.799     ; Fall       ; SPI_SCK         ;
; SDRAM_DQ[*]   ; clk_div[2] ; 3.970     ; 4.063     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.480     ; 4.573     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.261     ; 4.326     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.320     ; 4.413     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 4.325     ; 4.418     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.325     ; 4.418     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 5.560     ; 5.860     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.461     ; 4.554     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.461     ; 4.554     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.365     ; 4.458     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.321     ; 4.414     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.358     ; 4.451     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.358     ; 4.451     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.344     ; 4.437     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 3.970     ; 4.063     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 3.970     ; 4.063     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.142     ; 4.235     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+--------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                 ; -12.150   ; -1.356 ; -3.970   ; -1.580  ; -3.000              ;
;  CLOCK_27[0]                                     ; N/A       ; N/A    ; N/A      ; N/A     ; 17.935              ;
;  SPI_SCK                                         ; -7.233    ; -0.651 ; -3.970   ; -1.580  ; -3.000              ;
;  clk_div[2]                                      ; -12.150   ; 0.163  ; -3.734   ; 1.797   ; -2.693              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -10.249   ; -0.286 ; N/A      ; N/A     ; 19.555              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; -6.690    ; -0.291 ; N/A      ; N/A     ; 15.345              ;
;  vga:vga|hs                                      ; -1.996    ; -1.356 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                  ; -3700.359 ; -3.408 ; -667.555 ; -9.445  ; -1168.808           ;
;  CLOCK_27[0]                                     ; N/A       ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                         ; -262.786  ; -2.433 ; -23.802  ; -9.445  ; -536.617            ;
;  clk_div[2]                                      ; -3332.031 ; 0.000  ; -643.753 ; 0.000   ; -591.071            ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -35.878   ; -0.286 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; -22.722   ; -0.985 ; N/A      ; N/A     ; 0.000               ;
;  vga:vga|hs                                      ; -46.942   ; -1.356 ; N/A      ; N/A     ; -41.120             ;
+--------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 0.988 ; 1.500 ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 3.286 ; 3.895 ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; 4.461 ; 4.978 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; 3.824 ; 4.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.824 ; 4.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 2.506 ; 2.923 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 2.734 ; 3.200 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 2.794 ; 3.287 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 2.333 ; 2.797 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.114 ; 3.553 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.185 ; 3.659 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.529 ; 4.044 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CONF_DATA0   ; SPI_SCK    ; 3.149  ; 2.684  ; Rise       ; SPI_SCK         ;
; SPI_DI       ; SPI_SCK    ; 4.334  ; 3.798  ; Rise       ; SPI_SCK         ;
; SPI_SS3      ; SPI_SCK    ; -1.246 ; -2.071 ; Rise       ; SPI_SCK         ;
; SDRAM_DQ[*]  ; clk_div[2] ; -0.333 ; -1.031 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -0.618 ; -1.449 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.333 ; -1.031 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.416 ; -1.184 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -0.772 ; -1.625 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.393 ; -1.164 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.483 ; -1.288 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -0.604 ; -1.437 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -0.500 ; -1.324 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 17.100 ; 16.947 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 16.609 ; 16.409 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 16.583 ; 16.473 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 17.100 ; 16.947 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 16.973 ; 16.864 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 16.469 ; 16.309 ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 16.537 ; 16.383 ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 17.687 ; 17.618 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 17.417 ; 17.263 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 17.687 ; 17.618 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 17.024 ; 16.847 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 16.955 ; 16.801 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 16.829 ; 16.721 ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 15.910 ; 15.796 ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 19.971 ; 19.666 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 17.950 ; 17.747 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 19.971 ; 19.666 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 16.814 ; 16.656 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 17.502 ; 17.300 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 16.901 ; 16.803 ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 16.434 ; 16.256 ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 15.502 ; 15.425 ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 13.886 ; 13.426 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 12.043 ; 11.801 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 12.019 ; 11.863 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 12.089 ; 12.049 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.648 ; 11.542 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 10.553 ; 10.500 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 13.886 ; 13.426 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 11.883 ; 11.619 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.926 ; 11.741 ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 11.829 ; 11.303 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.747  ; 8.669  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.943  ; 8.871  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.572  ; 8.542  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 9.218  ; 9.094  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 9.510  ; 9.342  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 11.829 ; 11.303 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.253  ; 8.259  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.515  ; 8.450  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.367  ; 9.284  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.487  ; 9.440  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.217  ; 8.200  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.199  ; 9.079  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 10.199 ; 10.003 ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.289  ; 9.057  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.171  ; 8.117  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.171  ; 8.105  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 12.012 ; 11.871 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 8.119  ; 8.049  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 7.431  ; 7.376  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 8.654  ; 8.519  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 8.598  ; 8.452  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 11.811 ; 11.670 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 12.012 ; 11.871 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 11.884 ; 11.771 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 10.749 ; 10.583 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 8.238  ; 8.197  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 10.330 ; 10.179 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 10.287 ; 10.118 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 11.884 ; 11.771 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 11.332 ; 11.259 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 11.856 ; 11.719 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 11.282 ; 11.066 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 10.521 ; 10.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 10.120 ; 9.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 10.834 ; 10.618 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 11.817 ; 11.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 11.856 ; 11.719 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 5.305  ; 5.259  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 10.904 ; 10.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 9.500  ; 9.258  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 8.521  ; 8.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 8.658  ; 8.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 8.072  ; 7.870  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 7.619  ; 7.443  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 10.904 ; 10.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 8.059  ; 7.793  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 7.409  ; 7.191  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 6.818  ; 6.857  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 8.666  ; 8.562  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 7.756  ; 7.321  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 5.969  ; 5.814  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 5.323  ; 5.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 5.750  ; 5.591  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; 0.356  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; 0.209  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 15.791 ; 15.669 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 15.590 ; 15.468 ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 15.791 ; 15.669 ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 15.663 ; 15.569 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 15.663 ; 15.569 ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 15.111 ; 15.057 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 4.565  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 15.635 ; 15.517 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 15.596 ; 15.498 ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 15.635 ; 15.517 ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 4.458  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]      ; SPI_SCK     ; 4.020  ; 4.091  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[0]     ; SPI_SCK     ; 4.598  ; 4.768  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[1]     ; SPI_SCK     ; 4.020  ; 4.139  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[2]     ; SPI_SCK     ; 4.814  ; 5.002  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[3]     ; SPI_SCK     ; 4.872  ; 4.893  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[4]     ; SPI_SCK     ; 4.141  ; 4.091  ; Rise       ; SPI_SCK                                         ;
;  VGA_B[5]     ; SPI_SCK     ; 4.585  ; 4.492  ; Rise       ; SPI_SCK                                         ;
; VGA_G[*]      ; SPI_SCK     ; 4.141  ; 4.141  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[0]     ; SPI_SCK     ; 4.895  ; 5.098  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[1]     ; SPI_SCK     ; 4.141  ; 4.249  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[2]     ; SPI_SCK     ; 4.514  ; 4.572  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[3]     ; SPI_SCK     ; 4.782  ; 4.714  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[4]     ; SPI_SCK     ; 4.174  ; 4.141  ; Rise       ; SPI_SCK                                         ;
;  VGA_G[5]     ; SPI_SCK     ; 4.345  ; 4.237  ; Rise       ; SPI_SCK                                         ;
; VGA_R[*]      ; SPI_SCK     ; 4.363  ; 4.291  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[0]     ; SPI_SCK     ; 5.108  ; 5.332  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[1]     ; SPI_SCK     ; 5.737  ; 5.641  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[2]     ; SPI_SCK     ; 4.406  ; 4.458  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[3]     ; SPI_SCK     ; 4.906  ; 5.096  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[4]     ; SPI_SCK     ; 4.363  ; 4.291  ; Rise       ; SPI_SCK                                         ;
;  VGA_R[5]     ; SPI_SCK     ; 4.592  ; 4.495  ; Rise       ; SPI_SCK                                         ;
; SPI_DO        ; SPI_SCK     ; 6.686  ; 6.858  ; Fall       ; SPI_SCK                                         ;
; SDRAM_A[*]    ; clk_div[2]  ; 5.070  ; 5.240  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.701  ; 5.986  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[1]   ; clk_div[2]  ; 5.835  ; 6.068  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[2]   ; clk_div[2]  ; 5.821  ; 6.104  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[3]   ; clk_div[2]  ; 5.352  ; 5.555  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[4]   ; clk_div[2]  ; 5.070  ; 5.240  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[5]   ; clk_div[2]  ; 7.127  ; 7.181  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[6]   ; clk_div[2]  ; 5.348  ; 5.599  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.885  ; 6.169  ; Rise       ; clk_div[2]                                      ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 4.159  ; 4.214  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.438  ; 4.527  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.508  ; 4.636  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.350  ; 4.442  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 4.622  ; 4.726  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.770  ; 4.883  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 6.345  ; 6.261  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.226  ; 4.310  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.334  ; 4.412  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.732  ; 4.861  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.775  ; 4.918  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.182  ; 4.254  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.609  ; 4.708  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 5.102  ; 5.251  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.624  ; 4.702  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.166  ; 4.236  ; Rise       ; clk_div[2]                                      ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.159  ; 4.214  ; Rise       ; clk_div[2]                                      ;
; VGA_B[*]      ; CLOCK_27[0] ; 2.699  ; 2.832  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27[0] ; 3.260  ; 3.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27[0] ; 2.699  ; 2.832  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27[0] ; 3.418  ; 3.620  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27[0] ; 3.418  ; 3.659  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27[0] ; 3.031  ; 2.938  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27[0] ; 2.993  ; 3.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27[0] ; 2.761  ; 2.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27[0] ; 3.390  ; 3.596  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27[0] ; 3.000  ; 3.152  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27[0] ; 3.146  ; 3.312  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27[0] ; 3.189  ; 3.360  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27[0] ; 3.064  ; 2.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27[0] ; 2.761  ; 2.883  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27[0] ; 3.007  ; 3.138  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27[0] ; 3.603  ; 3.825  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27[0] ; 4.587  ; 4.536  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27[0] ; 3.041  ; 3.207  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27[0] ; 3.423  ; 3.611  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27[0] ; 3.114  ; 3.138  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27[0] ; 3.007  ; 3.139  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27[0] ; 2.367  ; 2.442  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27[0] ; 2.653  ; 2.638  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27[0] ; 3.986  ; 4.141  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27[0] ; 3.513  ; 3.561  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27[0] ; 3.597  ; 3.703  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27[0] ; 3.189  ; 3.215  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27[0] ; 3.002  ; 3.016  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27[0] ; 3.973  ; 3.834  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27[0] ; 3.171  ; 3.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27[0] ; 2.718  ; 2.716  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27[0] ; 2.653  ; 2.638  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27[0] ; 3.222  ; 3.348  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27[0] ; 4.073  ; 3.917  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS     ; CLOCK_27[0] ; 2.645  ; 2.746  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27[0] ; 2.351  ; 2.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27[0] ; 2.536  ; 2.622  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27[0] ; -1.306 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK     ; CLOCK_27[0] ;        ; -1.336 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_B[*]      ; vga:vga|hs  ; 5.351  ; 5.446  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[4]     ; vga:vga|hs  ; 5.351  ; 5.446  ; Rise       ; vga:vga|hs                                      ;
;  VGA_B[5]     ; vga:vga|hs  ; 5.414  ; 5.516  ; Rise       ; vga:vga|hs                                      ;
; VGA_G[*]      ; vga:vga|hs  ; 5.128  ; 5.216  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[4]     ; vga:vga|hs  ; 5.386  ; 5.497  ; Rise       ; vga:vga|hs                                      ;
;  VGA_G[5]     ; vga:vga|hs  ; 5.128  ; 5.216  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ; 2.406  ;        ; Rise       ; vga:vga|hs                                      ;
; VGA_R[*]      ; vga:vga|hs  ; 5.352  ; 5.455  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[4]     ; vga:vga|hs  ; 5.352  ; 5.455  ; Rise       ; vga:vga|hs                                      ;
;  VGA_R[5]     ; vga:vga|hs  ; 5.375  ; 5.473  ; Rise       ; vga:vga|hs                                      ;
; VGA_HS        ; vga:vga|hs  ;        ; 2.458  ; Fall       ; vga:vga|hs                                      ;
+---------------+-------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_27[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.14 V              ; -0.118 V            ; 0.311 V                              ; 0.245 V                              ; 5.04e-10 s                  ; 4.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.14 V             ; -0.118 V           ; 0.311 V                             ; 0.245 V                             ; 5.04e-10 s                 ; 4.36e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.12 V              ; -0.0722 V           ; 0.214 V                              ; 0.171 V                              ; 6.67e-10 s                  ; 6.2e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.12 V             ; -0.0722 V          ; 0.214 V                             ; 0.171 V                             ; 6.67e-10 s                 ; 6.2e-10 s                  ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                      ; clk_div[2]                                      ; 5278988  ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; clk_div[2]                                      ; 32       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22447    ; 0        ; 0        ; 0        ;
; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2526     ; 4        ; 0        ; 0        ;
; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 143      ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 794      ; 0        ; 290      ; 63       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; vga:vga|hs                                      ; 1        ; 0        ; 0        ; 0        ;
; vga:vga|hs                                      ; vga:vga|hs                                      ; 136      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                      ; clk_div[2]                                      ; 5278988  ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; clk_div[2]                                      ; 32       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22447    ; 0        ; 0        ; 0        ;
; vga:vga|hs                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2526     ; 4        ; 0        ; 0        ;
; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 143      ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 794      ; 0        ; 290      ; 63       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; vga:vga|hs                                      ; 1        ; 0        ; 0        ; 0        ;
; vga:vga|hs                                      ; vga:vga|hs                                      ; 136      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
; SPI_SCK    ; SPI_SCK    ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
; SPI_SCK    ; SPI_SCK    ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 425   ; 425  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ram4k.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ram4k.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Jan 30 20:23:09 2021
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'soc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -phase -29.42 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name vga:vga|hs vga:vga|hs
    Info (332105): create_clock -period 1.000 -name SPI_SCK SPI_SCK
    Info (332105): create_clock -period 1.000 -name clk_div[2] clk_div[2]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "user_io|spi_sck~0|combout"
    Warning (332126): Node "user_io|spi_sck~0|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.150     -3332.031 clk_div[2] 
    Info (332119):   -10.249       -35.878 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -7.233      -262.786 SPI_SCK 
    Info (332119):    -6.690       -22.722 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.996       -46.942 vga:vga|hs 
Info (332146): Worst-case hold slack is -1.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.356        -1.356 vga:vga|hs 
    Info (332119):    -0.356        -0.356 SPI_SCK 
    Info (332119):    -0.209        -0.672 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.204        -0.204 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.392         0.000 clk_div[2] 
Info (332146): Worst-case recovery slack is -3.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.970       -23.802 SPI_SCK 
    Info (332119):    -3.734      -643.753 clk_div[2] 
Info (332146): Worst-case removal slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580        -9.445 SPI_SCK 
    Info (332119):     3.535         0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -536.617 SPI_SCK 
    Info (332119):    -2.693      -591.071 clk_div[2] 
    Info (332119):    -1.285       -41.120 vga:vga|hs 
    Info (332119):    15.346         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.326         0.000 CLOCK_27[0] 
    Info (332119):    19.556         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.032
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.032     -3018.683 clk_div[2] 
    Info (332119):    -9.267       -32.272 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -6.720      -236.199 SPI_SCK 
    Info (332119):    -5.987       -20.006 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.730       -39.856 vga:vga|hs 
Info (332146): Worst-case hold slack is -1.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.187        -1.187 vga:vga|hs 
    Info (332119):    -0.291        -0.985 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.286        -0.286 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.198        -0.198 SPI_SCK 
    Info (332119):     0.363         0.000 clk_div[2] 
Info (332146): Worst-case recovery slack is -3.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.689       -22.119 SPI_SCK 
    Info (332119):    -3.275      -564.317 clk_div[2] 
Info (332146): Worst-case removal slack is -1.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.269        -7.564 SPI_SCK 
    Info (332119):     3.183         0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -492.418 SPI_SCK 
    Info (332119):    -2.649      -588.783 clk_div[2] 
    Info (332119):    -1.285       -41.120 vga:vga|hs 
    Info (332119):    15.345         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.311         0.000 CLOCK_27[0] 
    Info (332119):    19.555         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.569
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.569     -1472.894 clk_div[2] 
    Info (332119):    -5.217       -19.050 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.616       -12.953 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -2.810       -89.707 SPI_SCK 
    Info (332119):    -0.424        -7.303 vga:vga|hs 
Info (332146): Worst-case hold slack is -0.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.975        -0.975 vga:vga|hs 
    Info (332119):    -0.651        -2.433 SPI_SCK 
    Info (332119):     0.003         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.005         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.163         0.000 clk_div[2] 
Info (332146): Worst-case recovery slack is -1.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.392      -239.109 clk_div[2] 
    Info (332119):    -0.936        -5.606 SPI_SCK 
Info (332146): Worst-case removal slack is -1.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.170        -7.010 SPI_SCK 
    Info (332119):     1.797         0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -259.864 SPI_SCK 
    Info (332119):    -1.000      -403.000 clk_div[2] 
    Info (332119):    -1.000       -32.000 vga:vga|hs 
    Info (332119):    15.414         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.935         0.000 CLOCK_27[0] 
    Info (332119):    19.595         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4710 megabytes
    Info: Processing ended: Sat Jan 30 20:23:15 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


