module gen_1_bit(in1,in2,out);
input in1, in2;
output out;
and and1(out,in1,in2);
endmodule