|SDRAM_Test
CLOCK_50 => delay[0].CLK
CLOCK_50 => delay[1].CLK
CLOCK_50 => delay[2].CLK
CLOCK_50 => delay[3].CLK
CLOCK_50 => addr[0].CLK
CLOCK_50 => addr[1].CLK
CLOCK_50 => addr[2].CLK
CLOCK_50 => addr[3].CLK
CLOCK_50 => addr[4].CLK
CLOCK_50 => addr[5].CLK
CLOCK_50 => addr[6].CLK
CLOCK_50 => addr[7].CLK
CLOCK_50 => addr[8].CLK
CLOCK_50 => addr[9].CLK
CLOCK_50 => addr[10].CLK
CLOCK_50 => addr[11].CLK
CLOCK_50 => addr[12].CLK
CLOCK_50 => data[0].CLK
CLOCK_50 => data[1].CLK
CLOCK_50 => data[2].CLK
CLOCK_50 => data[3].CLK
CLOCK_50 => data[4].CLK
CLOCK_50 => data[5].CLK
CLOCK_50 => data[6].CLK
CLOCK_50 => data[7].CLK
CLOCK_50 => data[8].CLK
CLOCK_50 => data[9].CLK
CLOCK_50 => data[10].CLK
CLOCK_50 => data[11].CLK
CLOCK_50 => data[12].CLK
CLOCK_50 => data[13].CLK
CLOCK_50 => data[14].CLK
CLOCK_50 => data[15].CLK
CLOCK_50 => count[0].CLK
CLOCK_50 => count[1].CLK
CLOCK_50 => count[2].CLK
CLOCK_50 => count[3].CLK
CLOCK_50 => count[4].CLK
CLOCK_50 => count[5].CLK
CLOCK_50 => count[6].CLK
CLOCK_50 => DRAM_CLK.DATAIN
DRAM_DQ[0] <> DRAM_DQ[0]
DRAM_DQ[1] <> DRAM_DQ[1]
DRAM_DQ[2] <> DRAM_DQ[2]
DRAM_DQ[3] <> DRAM_DQ[3]
DRAM_DQ[4] <> DRAM_DQ[4]
DRAM_DQ[5] <> DRAM_DQ[5]
DRAM_DQ[6] <> DRAM_DQ[6]
DRAM_DQ[7] <> DRAM_DQ[7]
DRAM_DQ[8] <> DRAM_DQ[8]
DRAM_DQ[9] <> DRAM_DQ[9]
DRAM_DQ[10] <> DRAM_DQ[10]
DRAM_DQ[11] <> DRAM_DQ[11]
DRAM_DQ[12] <> DRAM_DQ[12]
DRAM_DQ[13] <> DRAM_DQ[13]
DRAM_DQ[14] <> DRAM_DQ[14]
DRAM_DQ[15] <> DRAM_DQ[15]
DRAM_ADDR[0] << addr[0].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[1] << addr[1].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[2] << addr[2].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[3] << addr[3].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[4] << addr[4].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[5] << addr[5].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[6] << addr[6].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[7] << addr[7].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[8] << addr[8].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[9] << addr[9].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[10] << addr[10].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[11] << addr[11].DB_MAX_OUTPUT_PORT_TYPE
DRAM_ADDR[12] << addr[12].DB_MAX_OUTPUT_PORT_TYPE
DRAM_BA[0] << <GND>
DRAM_BA[1] << <GND>
DRAM_CLK << CLOCK_50.DB_MAX_OUTPUT_PORT_TYPE
DRAM_CKE << <VCC>
DRAM_LDQM << <GND>
DRAM_UDQM << <GND>
DRAM_WE_N << <VCC>
DRAM_CAS_N << <GND>
DRAM_RAS_N << <GND>
DRAM_CS_N << <GND>
LEDR0 << delay[0].DB_MAX_OUTPUT_PORT_TYPE
LEDR1 << delay[1].DB_MAX_OUTPUT_PORT_TYPE
LEDR2 << delay[2].DB_MAX_OUTPUT_PORT_TYPE
LEDR3 << delay[3].DB_MAX_OUTPUT_PORT_TYPE


