# Estrutura do Artigo IEEE

## üéØ Objetivo

Guia completo para estruturar e escrever o artigo cient√≠fico no formato IEEE sobre o simulador multicore.

---

## üìÑ Especifica√ß√µes IEEE

### Formato
- **Template:** IEEE Conference Template (2-column)
- **P√°ginas:** 6-8 p√°ginas
- **Fonte:** Times New Roman, 10pt
- **Margens:** 0.75" (1.9cm) todas
- **Espa√ßamento:** Single

### Download do Template
- LaTeX: https://www.ieee.org/conferences/publishing/templates.html
- Word: https://www.ieee.org/conferences/publishing/templates.html

---

## üìã Estrutura Completa

### 1. T√≠tulo e Autores

```latex
\title{Simulador de Arquitetura Multicore com Escalonador Round Robin e Gerenciamento de Mem√≥ria Segmentada}

\author{
\IEEEauthorblockN{Nome Autor 1, Nome Autor 2, Nome Autor 3, Nome Autor 4}
\IEEEauthorblockA{
Centro Federal de Educa√ß√£o Tecnol√≥gica de Minas Gerais\\
Campus V - Divin√≥polis, MG, Brasil\\
\{autor1, autor2, autor3, autor4\}@cefetmg.br
}
}
```

**Dicas:**
- T√≠tulo claro e descritivo
- M√°ximo 12-15 palavras
- Incluir palavras-chave principais
- Nomes completos dos autores
- Afilia√ß√£o institucional

---

### 2. Abstract (Resumo)

**Estrutura (150-200 palavras):**

```
[Contexto] 
Este trabalho apresenta...

[Problema]
A necessidade de...

[Solu√ß√£o]
Foi desenvolvido um simulador...

[Metodologia]
O sistema implementa...

[Resultados]
Os experimentos demonstraram...

[Conclus√£o]
Os resultados indicam que...
```

**Exemplo:**

```
Este trabalho apresenta o desenvolvimento de um simulador de 
arquitetura multicore com escalonador Round Robin preemptivo e 
gerenciamento de mem√≥ria segmentada. O simulador foi constru√≠do 
sobre uma base existente de arquitetura Von Neumann single-core, 
expandindo-a para suportar m√∫ltiplos n√∫cleos de processamento 
executando concorrentemente. O sistema implementa pol√≠ticas de 
substitui√ß√£o de mem√≥ria (FIFO e LRU), sincroniza√ß√£o entre cores 
usando mutexes e condition variables, e coleta detalhada de 
m√©tricas de desempenho. Experimentos foram conduzidos com 
diferentes configura√ß√µes (2, 4 e 8 cores) e cargas de trabalho 
variadas. Os resultados demonstraram speedup de at√© 5.5x com 8 
cores e efici√™ncia de 69%, com a pol√≠tica LRU apresentando taxa 
de acerto 10% superior ao FIFO. O simulador demonstrou 
escalabilidade adequada e pode ser utilizado para estudos de 
arquiteturas paralelas e algoritmos de escalonamento.
```

---

### 3. Keywords

**5-7 palavras-chave:**

```latex
\begin{IEEEkeywords}
Sistemas Operacionais, Multicore, Escalonamento Round Robin, 
Gerenciamento de Mem√≥ria, Segmenta√ß√£o, Simula√ß√£o
\end{IEEEkeywords}
```

---

### 4. Introduction (1-1.5 p√°ginas)

#### Se√ß√£o I. INTRODU√á√ÉO

**Estrutura:**

**A. Contexto Geral**
```
- Import√¢ncia de sistemas multicore
- Desafios de programa√ß√£o paralela
- Relev√¢ncia de simuladores
```

**B. Motiva√ß√£o**
```
- Por que este trabalho √© necess√°rio?
- Que problema resolve?
- Qual a contribui√ß√£o?
```

**C. Objetivos**
```
- Objetivo geral
- Objetivos espec√≠ficos (3-5 itens)
```

**D. Organiza√ß√£o do Artigo**
```
"Este artigo est√° organizado da seguinte forma: 
Se√ß√£o II apresenta trabalhos relacionados; 
Se√ß√£o III descreve a arquitetura do simulador; 
Se√ß√£o IV detalha a metodologia experimental; 
Se√ß√£o V apresenta e discute os resultados; 
Se√ß√£o VI conclui o trabalho."
```

**Exemplo de Introdu√ß√£o:**

```latex
\section{Introdu√ß√£o}

Arquiteturas multicore tornaram-se predominantes em sistemas 
computacionais modernos, desde dispositivos m√≥veis at√© 
supercomputadores \cite{hennessy2017}. No entanto, o 
aproveitamento eficaz de m√∫ltiplos n√∫cleos requer sistemas 
operacionais capazes de gerenciar recursos compartilhados e 
escalonar processos adequadamente \cite{tanenbaum2014}.

Este trabalho apresenta o desenvolvimento de um simulador 
educacional de arquitetura multicore que implementa escalonamento 
Round Robin e gerenciamento de mem√≥ria segmentada. O simulador 
foi constru√≠do expandindo um simulador Von Neumann existente, 
permitindo estudar empiricamente o impacto de diferentes 
pol√≠ticas de escalonamento e gerenciamento de mem√≥ria no 
desempenho do sistema.

\subsection{Objetivos}

O objetivo geral √© desenvolver e avaliar um simulador multicore 
funcional. Os objetivos espec√≠ficos incluem:

\begin{itemize}
\item Implementar arquitetura multicore com N n√∫cleos
\item Desenvolver escalonador Round Robin preemptivo
\item Implementar gerenciamento de mem√≥ria segmentada
\item Comparar pol√≠ticas FIFO e LRU
\item Avaliar speedup e efici√™ncia multicore
\end{itemize}
```

---

### 5. Related Work (0.5-1 p√°gina)

#### Se√ß√£o II. TRABALHOS RELACIONADOS

**Estrutura:**

```
- Simuladores existentes (SimpleScalar, Gem5, etc.)
- Trabalhos sobre escalonamento multicore
- Estudos de gerenciamento de mem√≥ria
- Como este trabalho se diferencia
```

**Exemplo:**

```latex
\section{Trabalhos Relacionados}

Diversos simuladores de arquitetura foram desenvolvidos para 
fins educacionais e de pesquisa. O SimpleScalar \cite{burger1997} 
√© um simulador amplamente usado que modela pipelines complexos, 
por√©m com foco em single-core. Gem5 \cite{binkert2011} oferece 
simula√ß√£o detalhada de sistemas multicore, mas possui 
complexidade elevada para fins did√°ticos.

Em \cite{stallings2018}, s√£o discutidas diversas pol√≠ticas de 
escalonamento, incluindo Round Robin e suas variantes. O autor 
destaca que quantum adequado √© crucial para balancear overhead 
de context switch e responsividade.

Quanto ao gerenciamento de mem√≥ria, \cite{silberschatz2018} 
compara pol√≠ticas de substitui√ß√£o, demonstrando superioridade 
de LRU sobre FIFO em cen√°rios t√≠picos, corroborando nossos 
resultados experimentais.

Este trabalho diferencia-se por focar em simplicidade e 
did√°tica, mantendo fidelidade aos conceitos fundamentais de 
SO enquanto oferece ambiente pr√°tico para experimenta√ß√£o.
```

---

### 6. Architecture (2-3 p√°ginas)

#### Se√ß√£o III. ARQUITETURA DO SIMULADOR

**Subse√ß√µes:**

**A. Vis√£o Geral**
```
- Diagrama de blocos do sistema
- Componentes principais
- Fluxo de dados
```

**B. Arquitetura Multicore**
```
- Estrutura de cores
- Comunica√ß√£o inter-core
- Sincroniza√ß√£o
```

**C. Escalonador Round Robin**
```
- Algoritmo implementado
- Estrutura de filas
- Quantum e preemp√ß√£o
```

**D. Gerenciamento de Mem√≥ria**
```
- Segmenta√ß√£o
- Pol√≠ticas FIFO e LRU
- Tratamento de falhas
```

**E. Coleta de M√©tricas**
```
- M√©tricas implementadas
- Instrumenta√ß√£o do c√≥digo
```

**Exemplo com Figura:**

```latex
\section{Arquitetura do Simulador}

\subsection{Vis√£o Geral}

O simulador foi desenvolvido em C++17 e organizado em 
componentes modulares conforme ilustrado na Fig. \ref{fig:arch}.

\begin{figure}[htbp]
\centerline{\includegraphics[width=0.45\textwidth]{architecture.png}}
\caption{Arquitetura geral do simulador multicore.}
\label{fig:arch}
\end{figure}

O sistema consiste de: (i) N cores de processamento, cada um 
com pipeline de 5 est√°gios; (ii) escalonador global Round Robin; 
(iii) gerenciador de mem√≥ria segmentada; (iv) coletor de m√©tricas.

\subsection{Arquitetura Multicore}

Cada core implementa um pipeline MIPS simplificado com os 
est√°gios IF, ID, EX, MEM e WB. Os cores compartilham acesso √† 
mem√≥ria principal atrav√©s de um barramento sincronizado com 
mutex, prevenindo race conditions.

A sincroniza√ß√£o entre cores √© realizada atrav√©s de:
\begin{itemize}
\item Mutex global para fila de processos
\item Condition variables para notifica√ß√£o
\item Atomic operations para contadores
\end{itemize}
```

---

### 7. Methodology (1-1.5 p√°ginas)

#### Se√ß√£o IV. METODOLOGIA

**Estrutura:**

**A. Ambiente Experimental**
```
- Hardware usado
- Software e compiladores
- Configura√ß√µes do sistema
```

**B. Workloads**
```
- Descri√ß√£o dos processos
- Conjuntos de teste
- Par√¢metros variados
```

**C. M√©tricas Coletadas**
```
- Lista de m√©tricas
- Como foram calculadas
- Crit√©rios de avalia√ß√£o
```

**D. Experimentos Realizados**
```
- Experimento 1: Escalabilidade (2, 4, 8 cores)
- Experimento 2: Compara√ß√£o FIFO vs LRU
- Experimento 3: Varia√ß√£o de quantum
```

**Exemplo com Tabela:**

```latex
\section{Metodologia}

\subsection{Ambiente Experimental}

Os experimentos foram executados em um sistema com as 
especifica√ß√µes listadas na Tabela \ref{tab:setup}.

\begin{table}[htbp]
\caption{Configura√ß√£o do Ambiente Experimental}
\begin{center}
\begin{tabular}{|l|l|}
\hline
\textbf{Componente} & \textbf{Especifica√ß√£o} \\
\hline
Processador & Intel Core i7-9700K @ 3.6GHz \\
Mem√≥ria RAM & 16GB DDR4 \\
SO & Ubuntu 22.04 LTS \\
Compilador & GCC 11.3.0 \\
Flags & -O3 -std=c++17 -pthread \\
\hline
\end{tabular}
\label{tab:setup}
\end{center}
\end{table}

\subsection{Workloads}

Tr√™s conjuntos de processos foram utilizados:
\begin{itemize}
\item \textit{Low}: 10 processos, burst 50-150ms
\item \textit{Medium}: 50 processos, burst 100-300ms
\item \textit{High}: 100 processos, burst 150-500ms
\end{itemize}

Cada experimento foi repetido 30 vezes e os resultados 
apresentados correspondem √† m√©dia com intervalo de confian√ßa 
de 95\%.
```

---

### 8. Results (2-3 p√°ginas)

#### Se√ß√£o V. RESULTADOS E DISCUSS√ÉO

**Estrutura:**

**A. Escalabilidade Multicore**
```
- Gr√°fico: Speedup vs N√∫mero de Cores
- Gr√°fico: Efici√™ncia vs N√∫mero de Cores
- An√°lise e discuss√£o
```

**B. Compara√ß√£o de Pol√≠ticas de Mem√≥ria**
```
- Gr√°fico: Taxa de Acerto FIFO vs LRU
- Tabela: Swaps e Page Faults
- An√°lise
```

**C. Impacto do Quantum**
```
- Gr√°fico: Turnaround Time vs Quantum
- Discuss√£o
```

**D. An√°lise de Overhead**
```
- Context switches
- Conten√ß√£o em locks
```

**Exemplo com Gr√°ficos:**

```latex
\section{Resultados e Discuss√£o}

\subsection{Escalabilidade Multicore}

A Fig. \ref{fig:speedup} apresenta o speedup obtido variando 
o n√∫mero de cores de 1 a 8.

\begin{figure}[htbp]
\centerline{\includegraphics[width=0.45\textwidth]{speedup.png}}
\caption{Speedup em fun√ß√£o do n√∫mero de cores.}
\label{fig:speedup}
\end{figure}

Observa-se que o speedup aumenta com o n√∫mero de cores, 
alcan√ßando 5.5x com 8 cores. A efici√™ncia de 69\% indica overhead 
moderado de sincroniza√ß√£o, consistente com implementa√ß√µes reais 
\cite{tanenbaum2014}.

\subsection{Compara√ß√£o FIFO vs LRU}

A Tabela \ref{tab:policies} compara as pol√≠ticas de substitui√ß√£o.

\begin{table}[htbp]
\caption{Compara√ß√£o de Pol√≠ticas de Substitui√ß√£o}
\begin{center}
\begin{tabular}{|l|c|c|c|}
\hline
\textbf{M√©trica} & \textbf{FIFO} & \textbf{LRU} & \textbf{Melhoria} \\
\hline
Hit Rate (\%) & 75.3 & 85.7 & +10.4\% \\
Page Faults & 247 & 143 & -42.1\% \\
Swaps & 156 & 98 & -37.2\% \\
Tempo (s) & 12.4 & 10.2 & -17.7\% \\
\hline
\end{tabular}
\label{tab:policies}
\end{center}
\end{table}

LRU demonstrou superioridade em todas as m√©tricas, justificando 
sua ado√ß√£o em sistemas reais apesar da complexidade adicional.
```

---

### 9. Conclusion (0.5-1 p√°gina)

#### Se√ß√£o VI. CONCLUS√ÉO

**Estrutura:**

**A. S√≠ntese**
```
- Recapitular objetivos
- Resumir o que foi feito
```

**B. Principais Resultados**
```
- Destacar descobertas principais
- Valida√ß√µes obtidas
```

**C. Limita√ß√µes**
```
- Reconhecer limita√ß√µes do trabalho
- Simplifica√ß√µes adotadas
```

**D. Trabalhos Futuros**
```
- 3-5 poss√≠veis extens√µes
- Melhorias identificadas
```

**Exemplo:**

```latex
\section{Conclus√£o}

Este trabalho apresentou o desenvolvimento e avalia√ß√£o de um 
simulador educacional de arquitetura multicore com escalonamento 
Round Robin e gerenciamento de mem√≥ria segmentada.

Os experimentos demonstraram que o sistema alcan√ßa speedup de 
5.5x com 8 cores e efici√™ncia de 69\%, valores compat√≠veis com 
sistemas reais considerando o overhead de sincroniza√ß√£o. A 
pol√≠tica LRU mostrou-se superior ao FIFO, com taxa de acerto 
10.4\% maior e 42.1\% menos page faults.

O simulador atingiu os objetivos propostos, oferecendo plataforma 
did√°tica para estudo de conceitos de sistemas operacionais. Como 
trabalhos futuros, prop√µe-se:

\begin{itemize}
\item Implementar escalonadores alternativos (prioridades, CFS)
\item Adicionar suporte a threads
\item Simular cache compartilhada L2
\item Implementar migra√ß√£o de processos entre cores
\item Desenvolver interface gr√°fica para visualiza√ß√£o
\end{itemize}
```

---

### 10. References

```latex
\begin{thebibliography}{00}

\bibitem{hennessy2017} 
J. L. Hennessy and D. A. Patterson, 
\textit{Computer Architecture: A Quantitative Approach}, 
6th ed. Morgan Kaufmann, 2017.

\bibitem{tanenbaum2014}
A. S. Tanenbaum and H. Bos,
\textit{Modern Operating Systems},
4th ed. Pearson, 2014.

\bibitem{silberschatz2018}
A. Silberschatz, P. B. Galvin, and G. Gagne,
\textit{Operating System Concepts},
10th ed. Wiley, 2018.

\bibitem{stallings2018}
W. Stallings,
\textit{Operating Systems: Internals and Design Principles},
9th ed. Pearson, 2018.

\end{thebibliography}
```

---

## ‚úÖ Checklist Final

Antes de submeter:

- [ ] Formato IEEE correto
- [ ] 6-8 p√°ginas
- [ ] Abstract com 150-200 palavras
- [ ] 5-7 keywords
- [ ] Todas as figuras referenciadas no texto
- [ ] Todas as tabelas com caption
- [ ] Refer√™ncias no formato IEEE
- [ ] Revis√£o ortogr√°fica e gramatical
- [ ] Equa√ß√µes numeradas
- [ ] C√≥digo fonte formatado (se inclu√≠do)
- [ ] Verifica√ß√£o de pl√°gio
- [ ] PDF/A compat√≠vel

---

## üìö Refer√™ncias √öteis

- IEEE Author Center: https://journals.ieeeauthorcenter.ieee.org/
- IEEE Citation Guidelines: https://ieee-dataport.org/sites/default/files/analysis/27/IEEE%20Citation%20Guidelines.pdf
- Overleaf IEEE Template: https://www.overleaf.com/latex/templates/ieee-conference-template/grfzhhncsfqn

---

## üîó Pr√≥ximos Passos

- ‚û°Ô∏è [Resultados e Gr√°ficos](16-resultados.md)
- ‚û°Ô∏è [Escrita Cient√≠fica](17-escrita.md)
