// CPM Parameters
// This is a generated file and should not be modified. Required modifications
// should be made through the IP Wizard and the file should be regenerated.
// The parameter definitions in this file are used for simulation only and do not
// affect the hardware configuration of the CPM block.
parameter PMC_GLOBAL_DOMAIN_ISO_CNTRL_LPD_CPM=32'h00000000,
parameter CPM_PCSR_LOCK_LOCK=32'hF9E8D7C6,
parameter CPM_PCSR_PSR_PCSRLOCK=32'h00000001,
parameter CPM_CRCPM_CPLL_CFG_RES=32'h00000002,
parameter CPM_CRCPM_CPLL_CFG_CP=32'h00000003,
parameter CPM_CRCPM_CPLL_CFG_LFHF=32'h00000003,
parameter CPM_CRCPM_CPLL_CFG_LOCK_CNT=32'h00000258,
parameter CPM_CRCPM_CPLL_CFG_LOCK_DLY=32'h0000003F,
parameter CPM_CRCPM_CPLL_CTRL_PRE_SRC=32'h00000000,
parameter CPM_CRCPM_CPLL_CTRL_CLKOUTDIV=32'h00000001,
parameter CPM_CRCPM_CPLL_CTRL_FBDIV=32'h0000006C,
parameter CPM_CRCPM_CPLL_CTRL_BYPASS=32'h00000001,
parameter CPM_CRCPM_CPLL_CTRL_RESET=32'h00000001,
parameter CPM_CRCPM_CPLL_CTRL_RESET=32'h00000000,
parameter CPM_CRCPM_PLL_STATUS_CPLL_LOCK=32'h00000001,
parameter CPM_CRCPM_CPLL_CTRL_BYPASS=32'h00000000,
parameter CPM_CRCPM_PLL_REG3_CP_RES_H=32'h00000001,
parameter CPM_CRCPM_CPM_CORE_REF_CTRL_DIVISOR0=32'h00000002,
parameter CPM_CRCPM_CPM_CORE_REF_CTRL_CLKACT=32'h00000001,
parameter CPM_CRCPM_CPM_DBG_REF_CTRL_DIVISOR0=32'h00000006,
parameter CPM_CRCPM_CPM_DBG_REF_CTRL_CLKACT=32'h00000001,
parameter CPM_CRCPM_CPM_LSBUS_REF_CTRL_DIVISOR0=32'h0000000C,
parameter CPM_CRCPM_CPM_LSBUS_REF_CTRL_CLKACT=32'h00000001,
parameter CPM_CRCPM_CPM_AUX0_REF_CTRL_DIVISOR0=32'h00000002,
parameter CPM_CRCPM_CPM_AUX0_REF_CTRL_CLKACT=32'h00000001,
parameter CPM_CRCPM_CPM_AUX1_REF_CTRL_DIVISOR0=32'h00000002,
parameter CPM_CRCPM_CPM_AUX1_REF_CTRL_CLKACT=32'h00000001,
parameter CPM_CRCPM_RST_PCIE_CONFIG_RESET=32'h00000000,
parameter CPM_SLCR_PCIEA_PLL_OVERRIDE_PCIE0=32'h00000001,
parameter CPM_SLCR_PCIEA_PLL_OVERRIDE_PCIE1=32'h00000001,
parameter CPM_SLCR_CMN_CTRL_MBIST_CLK_EN=32'h00000001,
parameter CPM_SLCR_CMN_CTRL_CLK_EN=32'h00000001,
parameter CPM_SLCR_CMN_CTRL_LATCH_EN=32'h00000001,
parameter CPM_SLCR_L2_CTRL_CLK_EN=32'h00000001,
parameter CRP_RST_DBG_RESET=32'h00000000,
parameter CRL_RST_DBG_LPD_RESET=32'h00000000,
parameter CPM_CRCPM_RST_DBG_RESET=32'h00000000,
parameter CPM_SLCR_DEBUG_CTRL_ELA_CLKGATE_EN=32'h00000001,
parameter CPM_SLCR_PCIEA_PLL_OVERRIDE_PCIE0=32'h00000000,
parameter CPM_SLCR_PCIEA_PLL_OVERRIDE_PCIE1=32'h00000000,
parameter CPM_SLCR_CMN_CTRL_CLK_EN=32'h00000000,
parameter CPM_SLCR_CMN_CTRL_LATCH_EN=32'h00000000,
parameter CPM_SLCR_L2_CTRL_CLK_EN=32'h00000000,
parameter CPM_SLCR_DEBUG_CTRL_ELA_CLKGATE_EN=32'h00000000,
parameter CPM_PCSR_LOCK_LOCK=32'h00000001,
parameter CPM_SLCR_HSDP_EN=32'h00000000,
parameter CPM_SLCR_DEBUG_CTRL_ELA_CLKGATE_EN=32'h00000001,
parameter CPM_CRCPM_RST_ADDR_REMAP_RESET=32'h00000000,
parameter PCIEA_ATTRIB_0_MISC_CTRL_SLVERR_ENABLE=32'h00000000,
parameter PCIEA_ATTRIB_0_ISR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter PCIEA_ATTRIB_0_ISR_ADDR_DECODE_ERR=32'h00000000,
parameter PCIEA_ATTRIB_0_IER_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter PCIEA_ATTRIB_0_IER_ADDR_DECODE_ERR=32'h00000001,
parameter PCIEA_ATTRIB_0_IDR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter PCIEA_ATTRIB_0_IDR_ADDR_DECODE_ERR=32'h00000000,
parameter PCIEA_ATTRIB_0_ECO_0_ECO_0=32'h00000000,
parameter PCIEA_ATTRIB_0_ECO_1_ECO_1=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_0_CRM_CORE_CLK_FREQ_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_CRM_USER_CLK_FREQ_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_WIDTH_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXT_512_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXT_512_CQ_STRADDLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXT_512_CC_STRADDLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXT_512_RQ_STRADDLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXT_512_RC_STRADDLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CQ_ALIGNMENT_MODE_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CC_ALIGNMENT_MODE_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_RQ_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_RC_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_RC_STRADDLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_RX_MSG_INTFC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_MSG_ROUTE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_RX_PARITY_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_TX_PARITY_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_CLIENT_TAG_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_256_TAGS_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_RX_TAG_SCALING_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_TX_TAG_SCALING_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_COMPL_TIMEOUT_REG0_ATTR=32'h00BEBC20,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_COMPL_TIMEOUT_REG1_ATTR=32'h02FAF080,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_LEGACY_MODE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_MESSAGE_RID_CHECK_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_MSIX_TO_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_MSIX_FROM_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_MSIX_RX_PARITY_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_INTERNAL_MSIX_TABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_INTERNAL_MSIX_VECTORS_PER_FUNCTION_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_SIM_SHORT_CPL_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CCIX_TX_REGISTERED_TREADY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CCIX_TX_CREDIT_LIMIT_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CCIX_RX_CREDIT_LIMIT_ATTR=32'h0000003F,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CQ_POISON_DISCARD_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_EXTEND_CPL_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_RQ_CC_REGISTERED_TREADY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_ENABLE_10B_TAGS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_PASID_UR_CHECK_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_IF_CQ_EN_POISONED_MEM_WR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AXISTEN_USER_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PM_ASPML0S_TIMEOUT_ATTR=32'h00001500,
parameter PCIEA_ATTRIB_0_PM_L1_REENTRY_DELAY_ATTR=32'h0000C350,
parameter PCIEA_ATTRIB_0_PM_ASPML1_ENTRY_DELAY_ATTR=32'h000007D0,
parameter PCIEA_ATTRIB_0_PM_ENABLE_SLOT_POWER_CAPTURE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PM_PME_TURNOFF_ACK_DELAY_ATTR=32'h00000100,
parameter PCIEA_ATTRIB_0_PL_UPSTREAM_FACING_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_LINK_CAP_MAX_LINK_WIDTH_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_PL_LINK_CAP_MAX_LINK_SPEED_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_PL_DISABLE_DC_BALANCE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_EI_INFER_IN_L0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_N_FTS_ATTR=32'h000000FF,
parameter PCIEA_ATTRIB_0_PL_DISABLE_UPCONFIG_CAPABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_RETRAIN_ON_FRAMING_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_RETRAIN_ON_SPECIFIC_FRAMING_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_RETRAIN_ON_EB_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_REPORT_ALL_PHY_ERRORS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_LFSR_UPDATE_ON_SKP_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_LANE0_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE1_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE2_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE3_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE4_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE5_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE6_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE7_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE8_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE9_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE10_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE11_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE12_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE13_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE14_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE15_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_EQ_BYPASS_PHASE23_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_ADAPT_ITER_COUNT_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PL_EQ_ADAPT_REJECT_RETRY_COUNT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_EQ_SHORT_ADAPT_PHASE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_ADAPT_DISABLE_COEFF_CHECK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_ADAPT_DISABLE_PRESET_CHECK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_DEFAULT_TX_PRESET_ATTR=32'h00000044,
parameter PCIEA_ATTRIB_0_PL_EQ_DEFAULT_RX_PRESET_HINT_ATTR=32'h00000033,
parameter PCIEA_ATTRIB_0_PL_EQ_DISABLE_MISMATCH_CHECK_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADV_EQ_PER_DATA_RATE_ENABLE_ATTR=32'h0000000C,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPTATION_MODE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPT_EQ_PHASE0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPT_EQ_PHASE1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_L0S_EXIT_TO_RECOVERY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_8G_EQ_TS2_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_AUTO_EQ_SPEED_CHANGE_TO_GEN4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_AUTO_EQ_SPEED_CHANGE_TO_GEN3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_AUTO_SPEED_CHANGE_TO_GEN2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DESKEW_ON_SKIP_IN_GEN12_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_INFER_EI_DISABLE_REC_RC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_INFER_EI_DISABLE_REC_SPD_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_INFER_EI_DISABLE_LPBK_ACTIVE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_RRL_GEN3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_RRL_CLOBBER_TX_TS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_RRL_GEN4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_CLWS_GEN3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_CLWS_CLOBBER_TX_TS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RX_ADAPT_TIMER_CLWS_GEN4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_DISABLE_LANE_REVERSAL_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_CFG_STATE_ROBUSTNESS_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_REDO_EQ_SOURCE_SELECT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_DEEMPH_SOURCE_SELECT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EXIT_LOOPBACK_ON_EI_ENTRY_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_QUIESCE_GUARANTEE_DISABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_SRIS_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_SRIS_SKPOS_GEN_SPD_VEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_SRIS_SKPOS_REC_SPD_VEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RETIMER_PRESENCE_DETECTION_SUPPORTED_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_TWO_RETIMER_PRESENCE_DETECTION_SUPPORTED_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_CTRL_SKP_GEN_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_CTRL_SKP_PARITY_AND_CRC_CHECK_DISABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PL_SIM_FAST_LINK_TRAINING_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_5_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_6_ATTR=32'h0000000A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_7_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_8_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_9_ATTR=32'h0000000C,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_A_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_B_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_C_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_D_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_E_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_PRECUR_F_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_0_ATTR=32'h00000014,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_1_ATTR=32'h0000000C,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_2_ATTR=32'h00000010,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_3_ATTR=32'h0000000A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_7_ATTR=32'h00000010,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_8_ATTR=32'h0000000C,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_9_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_A_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_B_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_C_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_D_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_E_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_POSTCUR_F_ATTR=32'h0000001A,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_0_ATTR=32'h0000003C,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_1_ATTR=32'h00000044,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_2_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_3_ATTR=32'h00000046,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_4_ATTR=32'h00000050,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_5_ATTR=32'h00000048,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_6_ATTR=32'h00000046,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_7_ATTR=32'h00000038,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_8_ATTR=32'h0000003C,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_9_ATTR=32'h00000044,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_A_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_B_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_C_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_D_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_E_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_TX_MAINCUR_F_ATTR=32'h00000036,
parameter PCIEA_ATTRIB_0_PL_EQ_LF_ATTR=32'h0000000C,
parameter PCIEA_ATTRIB_0_PL_EQ_FS_ATTR=32'h00000028,
parameter PCIEA_ATTRIB_0_PL_EQ_LP_TXPRESET_ATTR=32'h00004444,
parameter PCIEA_ATTRIB_0_PL_EQ_LP_TXPRESET2_ATTR=32'h00004444,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPT_TIMER_ATTR=32'h003D0900,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPT_TIMER_SIM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_EQ_RX_ADAPT_SIM_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_SELF_TRAIN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_ENABLE_CCIX_EDR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_ENABLE_CCIX_EDR_REACH_MODE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_RECALIBRATION_NEEDED_ON_ESM_RATE01_PROGRAMMING_CHANGE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_CCIX_ESM_CALIBRATION_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_CCIX_ESM_EXTENDED_EQ_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_LANE0_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE1_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE2_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE3_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE4_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE5_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE6_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_LANE7_CCIX_EDR_EQ_CONTROL_ATTR=32'h35353535,
parameter PCIEA_ATTRIB_0_PL_EQ_DEFAULT_CCIX_EDR_TX_PRESET_ATTR=32'h00000044,
parameter PCIEA_ATTRIB_0_PL_USER_SPARE_ATTR=32'h00000013,
parameter PCIEA_ATTRIB_0_PL_USER_SPARE2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PL_USER_SPARE3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_ACK_TIMEOUT_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_ACK_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_ACK_TIMEOUT_FUNC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_TIMEOUT_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_TIMEOUT_FUNC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_TO_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_FROM_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_DISABLE_SCHED_TX_NAK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_TX_TLP_PARITY_CHK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_RX_TLP_PARITY_GEN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_LL_UFC_ARBITER_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_CFG_PRIVATE_SPC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_FEATURE_EN_DLLP_EXCHANGE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_LL_FEATURE_EN_FC_SCALING_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_LL_FEATURE_EN_FC_SCALING_SCALE_FACTOR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_REPLAY_TIMER40_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_LL_TX_STALL_ON_ASPM_L1_ENTRY_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_TX_STALL_ON_PPM_L1_ENTRY_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_TX_PARITY_CHECK_CHANGE_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LL_USER_SPARE_ATTR=32'h00000048,
parameter PCIEA_ATTRIB_0_IS_SWITCH_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_BYPASS_MODE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_PF_ENABLE_REG_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_CREDITS_CD_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_CREDITS_CD_VC1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_CREDITS_CH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_CREDITS_CH_VC1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_COMPLETION_RAM_SIZE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_0_TL_COMPLETION_RAM_NUM_TLPS_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_0_TL_CREDITS_NPD_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_TL_CREDITS_NPD_VC1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_NP_FIFO_NUM_TLPS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_CREDITS_NPH_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_TL_CREDITS_NPH_VC1_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_TL_CREDITS_PD_ATTR=32'h000003E0,
parameter PCIEA_ATTRIB_0_TL_CREDITS_PD_VC1_ATTR=32'h000003C0,
parameter PCIEA_ATTRIB_0_TL_CREDITS_PH_ATTR=32'h00000020,
parameter PCIEA_ATTRIB_0_TL_CREDITS_PH_VC1_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_TL_RX_COMPLETION_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_COMPLETION_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_COMPLETION_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_POSTED_RAM_SIZE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_POSTED_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_POSTED_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_POSTED_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_TX_MUX_STRICT_PRIORITY_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_TL_TX_TLP_STRADDLE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_TX_TLP_TERMINATE_PARITY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_FC_UPDATE_MIN_INTERVAL_TLP_COUNT_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_TL_FC_UPDATE_MIN_INTERVAL_TLP_COUNT_VC1_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_0_TL_FC_UPDATE_MIN_INTERVAL_TIME_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_TL_FC_UPDATE_MIN_INTERVAL_TIME_VC1_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_TL_FEATURE_ENABLE_FC_SCALING_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_CCIX_FIFO_RAM_SIZE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_TL_RX_CCIX_FIFO_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_CCIX_FIFO_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_RX_CCIX_FIFO_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_DISABLE_RX_FLOW_CTL_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL_USER_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_CLASS_CODE_0_ATTR=32'h00058000,
parameter PCIEA_ATTRIB_0_PFX_CLASS_CODE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_CLASS_CODE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_CLASS_CODE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_INTERRUPT_PIN_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_INTERRUPT_PIN_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_INTERRUPT_PIN_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_INTERRUPT_PIN_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_CAPABILITY_POINTER_0_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_PFX_CAPABILITY_POINTER_1_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_PFX_CAPABILITY_POINTER_2_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_PFX_CAPABILITY_POINTER_3_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_VF0_CAPABILITY_POINTER_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_LEGACY_CFG_EXTEND_INTERFACE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_EXTENDED_CFG_EXTEND_INTERFACE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TL2CFG_IF_PARITY_CHK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_HEADER_TYPE_OVERRIDE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_SPEC_4_0_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_BAR0_CONTROL_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_BAR0_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR0_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR0_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR0_APERTURE_SIZE_0_ATTR=32'h00000009,
parameter PCIEA_ATTRIB_0_PFX_BAR0_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR0_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR0_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_CONTROL_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_APERTURE_SIZE_0_ATTR=32'h0000000F,
parameter PCIEA_ATTRIB_0_PFX_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR2_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR3_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR4_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_BAR5_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_ENABLE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_ENABLE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_ENABLE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_ENABLE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_EXPANSION_ROM_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_PCIE_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_0_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_1_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_2_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_3_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP_EXT_TAG_SUPPORTED_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP_ENDPOINT_L0S_LATENCY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP_ENDPOINT_L1_LATENCY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP_FUNCTION_LEVEL_RESET_CAPABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_ASPM_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LINK_CONTROL_RCB_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LINK_STATUS_SLOT_CLOCK_CONFIG_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN4_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_GEN1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_GEN2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_GEN3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L0S_EXIT_LATENCY_GEN4_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN4_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN4_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_CPL_TIMEOUT_DISABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_32B_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_64B_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_128B_CAS_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_LTR_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_TPH_COMPLETER_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_OBFF_SUPPORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_ARI_FORWARD_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CONTROL2_PERMIT_IDO_REQ_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CONTROL2_PERMIT_IDO_CPL_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_NEXTPTR_0_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_NEXTPTR_1_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_NEXTPTR_2_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_NEXTPTR_3_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_PERVECMASKCAP_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_PERVECMASKCAP_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_PERVECMASKCAP_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_PERVECMASKCAP_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_MULTIMSGCAP_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_MULTIMSGCAP_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_MULTIMSGCAP_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_MSI_CAP_MULTIMSGCAP_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_0_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_1_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_2_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_3_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_4_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_5_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_6_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_NEXTPTR_7_ATTR=32'h00000070,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_BIR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_0_ATTR=32'h000011FC,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_1_ATTR=32'h000011FC,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_2_ATTR=32'h000011FC,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_3_ATTR=32'h000011FC,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_4_ATTR=32'h00000050,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_5_ATTR=32'h00000050,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_6_ATTR=32'h00000050,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_PBA_OFFSET_7_ATTR=32'h00000050,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_BIR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_0_ATTR=32'h00001000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_1_ATTR=32'h00001000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_2_ATTR=32'h00001000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_3_ATTR=32'h00001000,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_4_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_5_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_6_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_OFFSET_7_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_0_ATTR=32'h0000001F,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_1_ATTR=32'h0000001F,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_2_ATTR=32'h0000001F,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_3_ATTR=32'h0000001F,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_4_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_5_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_6_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_ZFX_MSIX_CAP_TABLE_SIZE_7_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_MSIX_VECTOR_COUNT_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_ID_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_PM_CAP_NEXTPTR_0_ATTR=32'h00000048,
parameter PCIEA_ATTRIB_0_PFX_PM_CAP_NEXTPTR_1_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_PM_CAP_NEXTPTR_2_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PFX_PM_CAP_NEXTPTR_3_ATTR=32'h00000060,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_PMESUPPORT_D3HOT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_PMESUPPORT_D3COLD_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_PMESUPPORT_D1_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_PMESUPPORT_D0_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_SUPP_D1_STATE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PM_CAP_VER_ID_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_0_PF0_PM_CSR_NOSOFTRESET_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PM_ENABLE_L23_ENTRY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DNSTREAM_LINK_NUM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ROOT_CAP_CRS_SW_VISIBILITY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AER_CAP_PERMIT_ROOTERR_UPDATE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LINK_CONTROL2_SELECTABLE_DEEMPH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_AUTO_FLR_RESPONSE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DELAYED_FLR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DSN_CAP_NEXTPTR_0_ATTR=32'h000001C0,
parameter PCIEA_ATTRIB_0_PFX_DSN_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DSN_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DSN_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DSN_CAP_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_VC_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_VC_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter PCIEA_ATTRIB_0_PF0_VC_CAP_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_VC_ARB_TBL_OFFSET_ATTR=32'h00000031,
parameter PCIEA_ATTRIB_0_PF0_VC_ARB_CAPABILITY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_VC_EXTENDED_COUNT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_VC_LOW_PRIORITY_EXTENDED_COUNT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_VC1_BASE_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_SECONDARY_PCIE_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter PCIEA_ATTRIB_0_PFX_AER_CAP_NEXTPTR_0_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_AER_CAP_NEXTPTR_1_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_AER_CAP_NEXTPTR_2_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_AER_CAP_NEXTPTR_3_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PF0_AER_CAP_ECRC_GEN_AND_CHECK_CAPABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ARI_CAP_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_0_ATTR=32'h000001C0,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ARI_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_ARI_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_ARI_CAP_NEXT_FUNC_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_ARI_CAP_NEXT_FUNC_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_ARI_CAP_NEXT_FUNC_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_ARI_CAP_NEXT_FUNC_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LTR_CAP_NEXTPTR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LTR_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_LTR_CAP_MAX_SNOOP_LAT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_LTR_CAP_MAX_NOSNOOP_LAT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LTR_TX_MESSAGE_ON_LTR_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LTR_TX_MESSAGE_ON_FUNC_POWER_STATE_CHANGE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_LTR_TX_MESSAGE_MINIMUM_INTERVAL_ATTR=32'h00000250,
parameter PCIEA_ATTRIB_0_SRIOV_CAP_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_NEXTPTR_0_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_NEXTPTR_1_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_NEXTPTR_2_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_NEXTPTR_3_ATTR=32'h00000180,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_VER_0_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_VER_1_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_VER_2_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_VER_3_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_INITIAL_VF_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_INITIAL_VF_1_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_INITIAL_VF_2_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_INITIAL_VF_3_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_TOTAL_VF_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_TOTAL_VF_1_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_TOTAL_VF_2_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_CAP_TOTAL_VF_3_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FUNC_DEP_LINK_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FUNC_DEP_LINK_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FUNC_DEP_LINK_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FUNC_DEP_LINK_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FIRST_VF_OFFSET_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FIRST_VF_OFFSET_1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FIRST_VF_OFFSET_2_ATTR=32'h0000000A,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_FIRST_VF_OFFSET_3_ATTR=32'h0000000D,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_VF_DEVICE_ID_0_ATTR=32'h0000C03F,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_VF_DEVICE_ID_1_ATTR=32'h0000C13F,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_VF_DEVICE_ID_2_ATTR=32'h0000C23F,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_VF_DEVICE_ID_3_ATTR=32'h0000C33F,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_SUPPORTED_PAGE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_SUPPORTED_PAGE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_SUPPORTED_PAGE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_SUPPORTED_PAGE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_CONTROL_0_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_CONTROL_1_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_CONTROL_2_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_CONTROL_3_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR0_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR2_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR3_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR4_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_CONTROL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_CONTROL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_CONTROL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_CONTROL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_SRIOV_BAR5_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_0_ATTR=32'h000003A0,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_INT_VEC_MODE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_DEV_SPECIFIC_MODE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_ST_TABLE_LOC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_ST_TABLE_SIZE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_TPHR_CAP_ST_MODE_SEL_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_TPHR_CAP_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TPH_TO_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TPH_FROM_RAM_PIPELINE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_ON_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_ZFX_ATS_CAP_INV_QUEUE_DEPTH_7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_ON_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_ON_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_ON_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_ON_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_NEXTPTR_0_ATTR=32'h000003A0,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_OST_PR_CAPACITY_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_OST_PR_CAPACITY_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_OST_PR_CAPACITY_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PRI_OST_PR_CAPACITY_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_OPT_TLP_GEN_AND_RECEPT_EN_CONTROL_INTERNAL_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_VENDOR_ID_ATTR=32'h00001E2C,
parameter PCIEA_ATTRIB_0_CCIX_TRANSPORT_PF0_DVSEC_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_PROTOCOL_PF0_DVSEC_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_PROTOCOL_PF1_DVSEC_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_CFG_MGMT_MUX_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_TX_CREDIT_CHECK_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CAP_ID_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CAP_REVISION_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CAP_LENGTH_ATTR=32'h00000044,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter PCIEA_ATTRIB_0_PF0_CCIX_TDVSEC_CCIX_VC_BYTE_OFFSET_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_CCIX_DIRECT_ATTACH_MODE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_ESM_QUICK_EQ_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_CAP_REVISION_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_CAP_LENGTH_ATTR=32'h0000075C,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_CAP_ID_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_PCSR_START_ADDR_ATTR=32'h00000680,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_PCSR_SIZE_ATTR=32'h0000017C,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_PCR_START_ADDR_ATTR=32'h00000800,
parameter PCIEA_ATTRIB_0_PF0_CCIX_PDVSEC_PCR_SIZE_ATTR=32'h000005B0,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_CAP_REVISION_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_CAP_LENGTH_ATTR=32'h0000075C,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_CAP_ID_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_PCSR_START_ADDR_ATTR=32'h00000800,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_PCSR_SIZE_ATTR=32'h00000100,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_PCR_START_ADDR_ATTR=32'h00000680,
parameter PCIEA_ATTRIB_0_PF1_CCIX_PDVSEC_PCR_SIZE_ATTR=32'h00000160,
parameter PCIEA_ATTRIB_0_CCIX_PDVSEC_CPL_TIMEOUT_ATTR=32'h00000100,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_10B_TAG_REQUESTER_SUPPORTED_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DEV_CAP2_10B_TAG_COMPLETER_SUPPORTED_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_VFGX_10B_TAG_REQUESTER_SUPPORTED_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_VFGX_10B_TAG_REQUESTER_SUPPORTED_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_VFGX_10B_TAG_REQUESTER_SUPPORTED_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_VFGX_10B_TAG_REQUESTER_SUPPORTED_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_PL16_CAP_ON_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PL16_CAP_NEXTPTR_ATTR=32'h00000400,
parameter PCIEA_ATTRIB_0_PF0_PL16_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_PL16_CAP_ID_ATTR=32'h00000026,
parameter PCIEA_ATTRIB_0_PF0_MARGINING_CAP_ON_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_MARGINING_CAP_NEXTPTR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_MARGINING_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_MARGINING_CAP_ID_ATTR=32'h00000027,
parameter PCIEA_ATTRIB_0_PF0_MARGINING_USES_DRVR_SW_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DLL_FEATURE_CAP_ON_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PFX_DLL_FEATURE_CAP_NEXTPTR_0_ATTR=32'h000003B0,
parameter PCIEA_ATTRIB_0_PFX_DLL_FEATURE_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DLL_FEATURE_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_DLL_FEATURE_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PF0_DLL_FEATURE_CAP_VER_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_PF0_DLL_FEATURE_CAP_ID_ATTR=32'h00000025,
parameter PCIEA_ATTRIB_0_PF0_PASID_CAP_ON_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_EXEC_PERM_SUPP_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_EXEC_PERM_SUPP_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_EXEC_PERM_SUPP_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_EXEC_PERM_SUPP_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_PRIVIL_MODE_SUPP_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_PRIVIL_MODE_SUPP_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_PRIVIL_MODE_SUPP_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_PRIVIL_MODE_SUPP_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_MAX_PASID_WIDTH_0_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_MAX_PASID_WIDTH_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_MAX_PASID_WIDTH_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_PFX_PASID_CAP_MAX_PASID_WIDTH_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_CONFIGURE_OVERRIDE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter PCIEA_ATTRIB_0_MCAP_VSEC_ID_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_MCAP_VSEC_REV_ATTR=32'h00000002,
parameter PCIEA_ATTRIB_0_MCAP_VSEC_LEN_ATTR=32'h00000020,
parameter PCIEA_ATTRIB_0_MCAP_FPGA_BITSTREAM_VERSION_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_INTERRUPT_ON_MCAP_EOS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_INTERRUPT_ON_MCAP_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_INPUT_GATE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_EOS_DESIGN_SWITCH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_GATE_MEM_ENABLE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_GATE_IO_ENABLE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_MCAP_CFG_SLAVE_BLOCK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_AXIST_DISABLE_FEATURE_BIT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_TL_DISABLE_RX_TLP_ORDER_CHECKS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_TL_DISABLE_FC_TIMEOUT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_SCRAMBLING_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_REC_ENTRY_ON_DYNAMIC_DSKEW_FLD_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_REC_ENTRY_ON_RX_BUFFER_UNDER_OVER_FLOW_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_LES_UPDATE_ON_SKP_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_LES_UPDATE_ON_SKP_PARITY_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_DISABLE_LES_UPDATE_ON_DEFRAMER_ERROR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_SIM_RESET_LFSR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_PL_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_LL_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_TL_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_AXI4ST_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_CFG_SPARE_ATTR=32'h00000480,
parameter PCIEA_ATTRIB_0_DEBUG_CAR_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DEBUG_NO_STICKY_RESET_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_TEST_MODE_PIN_CHAR_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT6_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT7_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BIT8_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BYTE0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BYTE1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BYTE2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_BYTE3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_WORD0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_WORD1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_WORD2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_SPARE_WORD3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_USER_TPH_USER_TPH_STT_RD_DATA=32'h00000000,
parameter PCIEA_ATTRIB_0_USER_TPH_USER_TPH_STT_RD_EN=32'h00000000,
parameter PCIEA_ATTRIB_0_USER_TPH_USER_TPH_STT_INDEX=32'h00000000,
parameter PCIEA_ATTRIB_0_USER_TPH_USER_TPH_STT_FUNC_NUM=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_RCVD_EIOS_ANY_LANE_CLEAR=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_GEN34_EQ_MISMATCH_CLEAR=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_PHASE_CLEAR=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_IN_PROGRESS_CLEAR=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_RCVD_EIOS_ANY_LANE=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_GEN34_EQ_MISMATCH=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_GEN34_REDO_EQ_SPEED=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_GEN34_REDO_EQUALIZATION=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_GEN2_UPSTREAM_PREFER_DEEMPH=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_RESET_EIEOS_COUNT=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_PHASE_3=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_PHASE_2=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_PHASE_1=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_PHASE_0=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_PL_PL_EQ_IN_PROGRESS=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DSN_LOW_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DSN_HIGH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DEV_ID_PF0_ATTR=32'h0000B03F,
parameter PCIEA_ATTRIB_0_CFG_DEV_ID_PF1_ATTR=32'h0000B13F,
parameter PCIEA_ATTRIB_0_CFG_DEV_ID_PF2_ATTR=32'h0000B23F,
parameter PCIEA_ATTRIB_0_CFG_DEV_ID_PF3_ATTR=32'h0000B33F,
parameter PCIEA_ATTRIB_0_CFG_VEND_ID_ATTR=32'h000010EE,
parameter PCIEA_ATTRIB_0_CFG_REV_ID_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_REV_ID_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_REV_ID_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_REV_ID_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_SUBSYS_ID_PF0_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_CFG_SUBSYS_ID_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_CFG_SUBSYS_ID_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_CFG_SUBSYS_ID_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_0_CFG_SUBSYS_VEND_ID_ATTR=32'h000010EE,
parameter PCIEA_ATTRIB_0_CFG_DS_PORT_NUMBER_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DS_BUS_NUMBER_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DS_DEVICE_NUMBER_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_DS_FUNCTION_NUMBER_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_REQ_PM_TRANSITION_L23_READY_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_LINK_TRAINING_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_CFG_PM_ASPM_L1_ENTRY_REJECT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_PM_ASPM_TX_L0S_ENTRY_DISABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_CONFIG_SPACE_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_0_CFG_BUS_NUMBER_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_CTRL_STATUS_RESERVED=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_CTRL_STATUS_RST_OVERRIDE_VAL=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_CTRL_STATUS_RST_OVERRIDE=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_CTRL_STATUS_LOCKED=32'h00000000,
parameter PCIEA_ATTRIB_0_CPM_PCIE_DBG_SEL1=32'h00000000,
parameter PCIEA_ATTRIB_0_CPM_PCIE_DBG_SEL0=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_CCIX_PDVSEC_SEND_COMPLETION=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_CCIX_PDVSEC_FUNCTION_NUMBER=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_CCIX_PDVSEC_REGISTER_NUMBER=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_MGMT_DEBUG_ACCESS=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_RESERVED=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_SM_TIMEOUT_ATTR=32'h000007D0,
parameter PCIEA_ATTRIB_0_DPLL_BLOCK_PHYSTATUS=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_BLOCK_PHY_RDY=32'h00000000,
parameter PCIEA_ATTRIB_0_DPLL_DPLL_RESET=32'h00000001,
parameter PCIEA_ATTRIB_0_DPLL_SM_BYPASS=32'h00000000,
parameter PCIEA_ATTRIB_0_CCIX_OPTIMIZED_TLP_TX_AND_RX_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_INTERRUPT_CLEAR=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_INTERRUPT_MSIX_VEC_PENDING_STATUS=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_INTERRUPT_MSI_FAIL=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_INTERRUPT_MSI_SENT=32'h00000000,
parameter PCIEA_ATTRIB_0_PHY_RDY_RCVD=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_RSTMASK=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_RST=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_CEMASK=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_CE=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_DIV=32'h00000000,
parameter PCIEA_ATTRIB_0_DIV_OVERRIDE_ENABLE=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_CFG_MSG_DATA_TYPE=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_CFG_MSG_DATA=32'h00000000,
parameter PCIEA_ATTRIB_0_PCIE_CFG_MSG_RECEIVED=32'h00000000,
parameter PCIEA_ATTRIB_0_CFG_VC1_NEGOTIATION_PENDING_LPO=32'h00000000,
parameter PCIEA_ATTRIB_DMA_MISC_CTRL_SLVERR_ENABLE=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ISR_ADDR_DECODE_ERR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_IER_ADDR_DECODE_ERR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_IDR_ADDR_DECODE_ERR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ECO_0_ECO_0=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ECO_1_ECO_1=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_DATA_WIDTH_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_ENABLE_SECURE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MASK_50_ATTR=32'h0000003F,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_METERING_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_ROOT_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MSI_RX_DECODE_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SLV_TIMEOUT_ERR_DIS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIE_IF_PARITY_CHECK_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIE_RQ_BME_CHECK_DIS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_ENABLE_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MULTQ_MAX_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_XDMA_IRQ_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_BYPASS_MSIX_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_TRQ_SRC_DIS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_IRQ_GEN_VIA_REG_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_RAM_INIT_DIS_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_1_H_ATTR=32'h00000008,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_3_H_RESERVED0=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_3_H_TM_DSC_STS_OVR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_SPARE_3_H_RESERVED1=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF_BARLITE_INT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF_VF_BARLITE_INT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF_BARLITE_EXT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF_VF_BARLITE_EXT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CFG_TIMEOUT_ERR_DIS_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CFG_UR_ERR_DIS_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CFG_CRS_SW_VISIBLE_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_NOTRANSLATE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_BRDG_BASE_ADDR_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_BRDG_BASE_ADDR_H_ATTR=32'h00000006,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_MULTQ_BASE_ADDR_L_ATTR=32'h10000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_MULTQ_BASE_ADDR_H_ATTR=32'h00000006,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_XDMA_BASE_ADDR_L_ATTR=32'h11000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXI_SLV_XDMA_BASE_ADDR_H_ATTR=32'h00000006,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIMM_DMA_STEERING_MODE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIMM_DSC_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIMM_BRIDGE_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CQ_RCFG_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_RQ_RCFG_EN_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_XDMA_PF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_MDMA_CFG_3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR_NUM_ATTR=32'h00000006,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_1_L_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_1_H_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_2_L_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_2_H_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_3_L_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_3_H_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_4_L_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_4_H_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_5_L_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_BASE_5_H_ATTR=32'hFFFFFFFF,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_0_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_1_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_2_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_3_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_4_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_AS_5_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_ATTR_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_4_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_4_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_5_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR_HIGHADDR_5_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_4_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_4_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_5_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_5_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_4_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_AXIBAR2PCIEBAR_SEC_5_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF0_H_ATTR=32'h00000201,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF0_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF0_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF0_ATTR=32'h00000010,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF0_ATTR=32'h00000016,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF0_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF0_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF0_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF0_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF0_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF1_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF1_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF1_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF1_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF2_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF2_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF2_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF2_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF2_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF3_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_PF3_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF3_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF3_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF3_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF0_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF0_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF0_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF0_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF0_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF0_VF_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF1_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF1_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF1_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF1_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF1_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF1_VF_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF2_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF2_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF2_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF2_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF2_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF2_VF_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF3_VF_L_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_BAR_PF3_VF_H_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_RD_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_SEC_PF3_VF_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_WR_CACHE_PF3_VF_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_0_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_1_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_2_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_3_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_4_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_5_LEN_PF3_VF_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PCIEBAR2AXIBAR_6_LEN_PF3_VF_ATTR=32'h00000040,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_VF_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_VF_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_VF_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_VF_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_VF_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_VF_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_VF_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_VF_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_VF_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_VF_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_VF_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_VF_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_VF_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_VF_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_VF_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_VF_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_NUM_VFS_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_NUM_VFS_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_NUM_VFS_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_NUM_VFS_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_1STVF_OFFSET_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_1STVF_OFFSET_ATTR=32'h00000007,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_1STVF_OFFSET_ATTR=32'h0000000A,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_1STVF_OFFSET_ATTR=32'h0000000D,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_C2H_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_H2C_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_PFID_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_MULTQ_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_STREAM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH0_MM_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_C2H_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_H2C_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_PFID_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_MULTQ_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_STREAM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH1_MM_PORT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_C2H_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_H2C_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_PFID_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_MULTQ_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_STREAM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH2_MM_PORT_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_EN_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_RD_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_WR_SEC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_RD_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_WR_CACHE_ATTR=32'h00000003,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_C2H_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_H2C_AXI_DSC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_PFID_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_MULTQ_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_STREAM_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_CH3_MM_PORT_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF0_CH_ALLOC_ATTR=32'h0000000F,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF1_CH_ALLOC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF2_CH_ALLOC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DMA_PF3_CH_ALLOC_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_ATTR_DESIGN_USE_MODE_ATTR=32'h00000004,
parameter PCIEA_ATTRIB_DMA_ATTR_ENABLE_PORT1_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_DMA_CPM_PCIEA_DMA_DBG_SEL1=32'h00000000,
parameter PCIEA_ATTRIB_DMA_CPM_PCIEA_DMA_DBG_SEL0=32'h00000000,
parameter PCIEA_ATTRIB_1_AXISTEN_USER_SPARE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_CFG_LINK_TRAINING_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_CFG_CONFIG_SPACE_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_CRM_CORE_CLK_FREQ_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_PL_LINK_CAP_MAX_LINK_WIDTH_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_PL_LINK_CAP_MAX_LINK_SPEED_ATTR=32'h00000001,
parameter PCIEA_ATTRIB_1_CFG_SPEC_4_0_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_PL_CTRL_SKP_GEN_ENABLE_ATTR=32'h00000000,
parameter PCIEA_ATTRIB_1_PL_USER_SPARE_ATTR=32'h00000000,
parameter LPD_SLCR_LPD_CCI_CFG_1_ORDERED_WR_OBSERVE=32'h0000003F,
parameter CPM_CRCPM_RST_DBG_RESET=32'h00000000,
parameter CPM_SLCR_PS_CORR_IR_ENABLE_PCIE_LOCAL_EVENT=32'h00000001,
parameter CPM_SLCR_PS_UNCORR_IR_ENABLE_PL_IRQ1=32'h00000001,
parameter CPM_SLCR_PS_UNCORR_IR_ENABLE_PL_IRQ0=32'h00000001,
parameter CPM_CRCPM_RST_PCIE_CORE0_RESET=32'h00000000,
parameter CPM_CRCPM_RST_PCIE_DMA_RESET=32'h00000000,
parameter CPM_PCSR_LOCK_LOCK=32'h00000000,
parameter CPM_PCSR_PSR_PCSRLOCK=32'h00000001