

================================================================
== Vitis HLS Report for 'dense_latency_ap_ufixed_8_1_4_0_0_ap_fixed_16_4_5_3_0_config5_s'
================================================================
* Date:           Sat Jul 22 16:08:41 2023

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:07 MDT 2021)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  5.282 ns|     0.42 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        4|        4|  21.128 ns|  21.128 ns|    2|    2|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1713|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|   0|      0|   2604|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|     31|    -|
|Register         |        -|   -|   1613|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|   0|   1613|   4348|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|   0|      5|     30|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+--------------------+---------+----+---+----+-----+
    |         Instance        |       Module       | BRAM_18K| DSP| FF| LUT| URAM|
    +-------------------------+--------------------+---------+----+---+----+-----+
    |mul_8ns_6ns_13_1_1_U142  |mul_8ns_6ns_13_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_6ns_13_1_1_U147  |mul_8ns_6ns_13_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_6ns_13_1_1_U152  |mul_8ns_6ns_13_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_6s_14_1_1_U136   |mul_8ns_6s_14_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_6s_14_1_1_U139   |mul_8ns_6s_14_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_6s_14_1_1_U149   |mul_8ns_6s_14_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_6s_14_1_1_U167   |mul_8ns_6s_14_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_6s_14_1_1_U171   |mul_8ns_6s_14_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7ns_14_1_1_U143  |mul_8ns_7ns_14_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_7ns_14_1_1_U146  |mul_8ns_7ns_14_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_7ns_14_1_1_U156  |mul_8ns_7ns_14_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_7ns_14_1_1_U159  |mul_8ns_7ns_14_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_7ns_14_1_1_U166  |mul_8ns_7ns_14_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U134   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U140   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U151   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U157   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U160   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U161   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U162   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U170   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U172   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U174   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_7s_15_1_1_U175   |mul_8ns_7s_15_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8ns_15_1_1_U135  |mul_8ns_8ns_15_1_1  |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U137   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U138   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U141   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U144   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U145   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U148   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U150   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U153   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U154   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U155   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U158   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U163   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U164   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U165   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U168   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U169   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    |mul_8ns_8s_16_1_1_U173   |mul_8ns_8s_16_1_1   |        0|   0|  0|  62|    0|
    +-------------------------+--------------------+---------+----+---+----+-----+
    |Total                    |                    |        0|   0|  0|2604|    0|
    +-------------------------+--------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln1171_fu_7210_p2     |         +|   0|  0|  14|          14|          14|
    |add_ln712_fu_8615_p2      |         +|   0|  0|  12|          12|          12|
    |add_ln717_1_fu_7593_p2    |         +|   0|  0|  11|          11|          11|
    |add_ln717_fu_7435_p2      |         +|   0|  0|  13|          13|          13|
    |add_ln740_10_fu_9249_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_11_fu_9267_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_12_fu_9292_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_13_fu_9312_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_14_fu_9331_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_15_fu_8728_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_16_fu_9043_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_17_fu_8321_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln740_18_fu_8327_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_19_fu_8740_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_1_fu_9074_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_20_fu_8746_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_21_fu_9066_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_22_fu_8752_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_23_fu_8332_p2   |         +|   0|  0|  11|          11|           9|
    |add_ln740_24_fu_8761_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_25_fu_8767_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_26_fu_9088_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_27_fu_8773_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_28_fu_8338_p2   |         +|   0|  0|  11|          11|           8|
    |add_ln740_29_fu_8782_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_2_fu_9093_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_30_fu_8788_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_31_fu_9106_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_32_fu_8794_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_33_fu_8344_p2   |         +|   0|  0|  12|          12|           8|
    |add_ln740_34_fu_8803_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_35_fu_8809_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_36_fu_9124_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_37_fu_8815_p2   |         +|   0|  0|  14|          12|          12|
    |add_ln740_38_fu_8350_p2   |         +|   0|  0|  11|          11|          10|
    |add_ln740_39_fu_8824_p2   |         +|   0|  0|  14|          12|          12|
    |add_ln740_3_fu_9111_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_40_fu_8830_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_41_fu_9146_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_42_fu_8836_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_43_fu_8356_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_44_fu_8849_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_45_fu_8855_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_46_fu_9171_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_47_fu_8362_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_48_fu_8368_p2   |         +|   0|  0|  13|          13|          11|
    |add_ln740_49_fu_8867_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_4_fu_9132_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_50_fu_8873_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_51_fu_9190_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_52_fu_8879_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_53_fu_8374_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln740_54_fu_8888_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_55_fu_9208_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_56_fu_7391_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_57_fu_7397_p2   |         +|   0|  0|  12|          12|          10|
    |add_ln740_58_fu_8386_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_59_fu_8894_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_5_fu_9154_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_60_fu_9226_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_61_fu_8392_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_62_fu_7402_p2   |         +|   0|  0|  11|          11|           8|
    |add_ln740_63_fu_8401_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_64_fu_8900_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_65_fu_9244_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_66_fu_8906_p2   |         +|   0|  0|  14|          14|          12|
    |add_ln740_67_fu_8912_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_68_fu_8918_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_69_fu_9262_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_6_fu_9177_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_70_fu_8924_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_71_fu_8941_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_72_fu_8947_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln740_73_fu_9283_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_74_fu_8953_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_75_fu_8407_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln740_76_fu_8962_p2   |         +|   0|  0|  14|          13|          13|
    |add_ln740_77_fu_9306_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_78_fu_8968_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_79_fu_8974_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_7_fu_9195_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_80_fu_9325_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_81_fu_8980_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_82_fu_8986_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln740_8_fu_9213_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_9_fu_9231_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln740_fu_9052_p2      |         +|   0|  0|  14|          14|          14|
    |sub_ln1171_10_fu_7673_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_11_fu_7699_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_12_fu_7142_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_13_fu_7748_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_14_fu_7775_p2  |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_15_fu_7863_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_16_fu_6930_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_17_fu_7190_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_18_fu_7236_p2  |         -|   0|  0|  15|           1|          15|
    |sub_ln1171_19_fu_8004_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_1_fu_7472_p2   |         -|   0|  0|  15|           1|          15|
    |sub_ln1171_20_fu_7253_p2  |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_21_fu_7280_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_22_fu_8126_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_23_fu_7297_p2  |         -|   0|  0|  15|           1|          15|
    |sub_ln1171_24_fu_8165_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_25_fu_7009_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_26_fu_7306_p2  |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_27_fu_7332_p2  |         -|   0|  0|  12|           1|          12|
    |sub_ln1171_28_fu_8190_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_29_fu_7349_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_2_fu_8452_p2   |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_30_fu_8246_p2  |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_31_fu_7972_p2  |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_32_fu_8097_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_3_fu_8479_p2   |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_4_fu_8510_p2   |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_5_fu_8536_p2   |         -|   0|  0|  16|          16|          16|
    |sub_ln1171_6_fu_8552_p2   |         -|   0|  0|  10|           1|          10|
    |sub_ln1171_7_fu_8568_p2   |         -|   0|  0|   9|           1|           9|
    |sub_ln1171_8_fu_7566_p2   |         -|   0|  0|  16|           1|          16|
    |sub_ln1171_9_fu_7641_p2   |         -|   0|  0|  15|          15|          15|
    |sub_ln1171_fu_8430_p2     |         -|   0|  0|  16|           1|          16|
    |sub_ln717_1_fu_7125_p2    |         -|   0|  0|  13|          13|          13|
    |sub_ln717_2_fu_7825_p2    |         -|   0|  0|  12|          12|          12|
    |sub_ln717_3_fu_7170_p2    |         -|   0|  0|  13|          13|          13|
    |sub_ln717_4_fu_8061_p2    |         -|   0|  0|  12|          12|          12|
    |sub_ln717_fu_7485_p2      |         -|   0|  0|  13|          13|          13|
    |ap_enable_pp0             |       xor|   0|  0|   2|           1|           2|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1713|        1494|        1686|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  13|          3|    1|          3|
    |ap_enable_reg_pp0_iter0  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  31|          7|    3|          7|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add_ln712_reg_10066                  |  12|   0|   12|          0|
    |add_ln740_15_reg_10071               |  13|   0|   13|          0|
    |add_ln740_17_reg_9971                |  12|   0|   12|          0|
    |add_ln740_18_reg_9976                |  11|   0|   11|          0|
    |add_ln740_19_reg_10076               |  13|   0|   13|          0|
    |add_ln740_20_reg_10081               |  14|   0|   14|          0|
    |add_ln740_23_reg_9981                |  11|   0|   11|          0|
    |add_ln740_24_reg_10086               |  13|   0|   13|          0|
    |add_ln740_25_reg_10091               |  10|   0|   14|          4|
    |add_ln740_28_reg_9986                |  11|   0|   11|          0|
    |add_ln740_29_reg_10097               |  14|   0|   14|          0|
    |add_ln740_30_reg_10102               |  14|   0|   14|          0|
    |add_ln740_33_reg_9991                |  12|   0|   12|          0|
    |add_ln740_34_reg_10107               |  14|   0|   14|          0|
    |add_ln740_35_reg_10112               |  14|   0|   14|          0|
    |add_ln740_38_reg_9996                |  11|   0|   11|          0|
    |add_ln740_39_reg_10117               |  12|   0|   12|          0|
    |add_ln740_40_reg_10122               |  14|   0|   14|          0|
    |add_ln740_43_reg_10001               |  11|   0|   11|          0|
    |add_ln740_44_reg_10127               |  13|   0|   13|          0|
    |add_ln740_45_reg_10132               |  13|   0|   13|          0|
    |add_ln740_47_reg_10006               |  13|   0|   13|          0|
    |add_ln740_48_reg_10011               |  13|   0|   13|          0|
    |add_ln740_49_reg_10137               |  14|   0|   14|          0|
    |add_ln740_50_reg_10142               |  14|   0|   14|          0|
    |add_ln740_53_reg_10016               |  11|   0|   11|          0|
    |add_ln740_54_reg_10147               |  14|   0|   14|          0|
    |add_ln740_56_reg_9696                |  13|   0|   13|          0|
    |add_ln740_57_reg_9701                |  12|   0|   12|          0|
    |add_ln740_58_reg_10021               |  14|   0|   14|          0|
    |add_ln740_59_reg_10152               |  14|   0|   14|          0|
    |add_ln740_62_reg_9706                |  11|   0|   11|          0|
    |add_ln740_63_reg_10026               |  14|   0|   14|          0|
    |add_ln740_64_reg_10157               |  14|   0|   14|          0|
    |add_ln740_67_reg_10162               |  14|   0|   14|          0|
    |add_ln740_68_reg_10167               |  14|   0|   14|          0|
    |add_ln740_71_reg_10172               |  14|   0|   14|          0|
    |add_ln740_72_reg_10177               |  13|   0|   13|          0|
    |add_ln740_75_reg_10031               |  10|   0|   10|          0|
    |add_ln740_76_reg_10182               |  13|   0|   13|          0|
    |add_ln740_79_reg_10187               |  14|   0|   14|          0|
    |add_ln740_82_reg_10192               |  14|   0|   14|          0|
    |ap_CS_fsm                            |   2|   0|    2|          0|
    |ap_enable_reg_pp0_iter0_reg          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_port_reg_p_read                   |   8|   0|    8|          0|
    |lshr_ln717_1_reg_9766                |   8|   0|    8|          0|
    |lshr_ln717_2_reg_9501                |   6|   0|    6|          0|
    |lshr_ln717_2_reg_9501_pp0_iter1_reg  |   6|   0|    6|          0|
    |lshr_ln717_3_reg_9646                |  11|   0|   11|          0|
    |lshr_ln717_4_reg_9522                |   5|   0|    5|          0|
    |lshr_ln717_4_reg_9522_pp0_iter1_reg  |   5|   0|    5|          0|
    |lshr_ln717_s_reg_9726                |  11|   0|   11|          0|
    |lshr_ln_reg_9721                     |  10|   0|   10|          0|
    |p_read34_reg_9609                    |   8|   0|    8|          0|
    |p_read_17_reg_9440                   |   8|   0|    8|          0|
    |p_read_18_reg_9449                   |   8|   0|    8|          0|
    |p_read_19_reg_9461                   |   8|   0|    8|          0|
    |p_read_20_reg_9471                   |   8|   0|    8|          0|
    |p_read_21_reg_9483                   |   8|   0|    8|          0|
    |shl_ln717_2_reg_9625                 |   8|   0|   13|          5|
    |shl_ln717_5_reg_9636                 |   8|   0|   12|          4|
    |shl_ln_reg_9711                      |   8|   0|   12|          4|
    |sub_ln1171_12_reg_9631               |   9|   0|   14|          5|
    |sub_ln1171_16_reg_9512               |   9|   0|   14|          5|
    |sub_ln1171_18_reg_9651               |   9|   0|   15|          6|
    |sub_ln1171_1_reg_9731                |   9|   0|   15|          6|
    |sub_ln1171_21_reg_9661               |   9|   0|   14|          5|
    |sub_ln1171_23_reg_9666               |   9|   0|   15|          6|
    |sub_ln1171_25_reg_9554               |   9|   0|   14|          5|
    |sub_ln1171_27_reg_9676               |   9|   0|   12|          3|
    |trunc_ln3_reg_9966                   |  10|   0|   10|          0|
    |trunc_ln712_1_reg_9686               |  10|   0|   10|          0|
    |trunc_ln712_2_reg_9569               |  11|   0|   11|          0|
    |trunc_ln712_3_reg_9574               |  11|   0|   11|          0|
    |trunc_ln712_4_reg_9579               |  11|   0|   11|          0|
    |trunc_ln712_5_reg_9691               |  10|   0|   10|          0|
    |trunc_ln712_6_reg_9584               |  10|   0|   10|          0|
    |trunc_ln712_7_reg_9589               |  10|   0|   10|          0|
    |trunc_ln712_8_reg_9594               |  12|   0|   12|          0|
    |trunc_ln712_9_reg_9599               |  10|   0|   10|          0|
    |trunc_ln712_s_reg_9604               |  11|   0|   11|          0|
    |trunc_ln717_19_reg_10046             |  13|   0|   13|          0|
    |trunc_ln717_20_reg_10051             |  10|   0|   10|          0|
    |trunc_ln717_21_reg_9736              |  11|   0|   11|          0|
    |trunc_ln717_22_reg_9741              |  12|   0|   12|          0|
    |trunc_ln717_23_reg_10056             |  13|   0|   13|          0|
    |trunc_ln717_24_reg_10061             |   7|   0|    7|          0|
    |trunc_ln717_25_reg_9746              |  12|   0|   12|          0|
    |trunc_ln717_26_reg_9751              |  13|   0|   13|          0|
    |trunc_ln717_28_reg_9756              |  11|   0|   11|          0|
    |trunc_ln717_29_reg_9761              |   9|   0|   13|          4|
    |trunc_ln717_30_reg_9771              |  12|   0|   12|          0|
    |trunc_ln717_31_reg_9776              |  11|   0|   12|          1|
    |trunc_ln717_32_reg_9781              |  12|   0|   12|          0|
    |trunc_ln717_33_reg_9786              |  11|   0|   13|          2|
    |trunc_ln717_34_reg_9791              |  12|   0|   12|          0|
    |trunc_ln717_35_reg_9796              |   9|   0|   11|          2|
    |trunc_ln717_36_reg_9801              |  13|   0|   13|          0|
    |trunc_ln717_37_reg_9806              |  13|   0|   13|          0|
    |trunc_ln717_38_reg_9811              |  12|   0|   12|          0|
    |trunc_ln717_39_reg_9816              |   9|   0|   13|          4|
    |trunc_ln717_40_reg_9821              |  13|   0|   13|          0|
    |trunc_ln717_41_reg_9826              |  13|   0|   13|          0|
    |trunc_ln717_42_reg_9831              |   9|   0|    9|          0|
    |trunc_ln717_43_reg_9836              |  12|   0|   12|          0|
    |trunc_ln717_44_reg_9841              |  12|   0|   12|          0|
    |trunc_ln717_45_reg_9846              |  12|   0|   12|          0|
    |trunc_ln717_46_reg_9851              |  13|   0|   13|          0|
    |trunc_ln717_47_reg_9856              |  13|   0|   13|          0|
    |trunc_ln717_48_reg_9861              |  13|   0|   13|          0|
    |trunc_ln717_49_reg_9641              |  12|   0|   12|          0|
    |trunc_ln717_50_reg_9866              |  13|   0|   13|          0|
    |trunc_ln717_51_reg_9517              |  12|   0|   12|          0|
    |trunc_ln717_52_reg_9871              |  13|   0|   13|          0|
    |trunc_ln717_53_reg_9876              |  13|   0|   13|          0|
    |trunc_ln717_54_reg_9881              |  13|   0|   13|          0|
    |trunc_ln717_55_reg_9886              |  12|   0|   13|          1|
    |trunc_ln717_56_reg_9891              |  12|   0|   12|          0|
    |trunc_ln717_57_reg_9896              |   9|   0|    9|          0|
    |trunc_ln717_58_reg_9901              |  13|   0|   13|          0|
    |trunc_ln717_59_reg_9906              |  13|   0|   13|          0|
    |trunc_ln717_60_reg_9911              |   9|   0|    9|          0|
    |trunc_ln717_61_reg_9534              |  11|   0|   11|          0|
    |trunc_ln717_62_reg_9916              |  13|   0|   13|          0|
    |trunc_ln717_63_reg_9656              |   9|   0|   13|          4|
    |trunc_ln717_64_reg_9921              |  12|   0|   12|          0|
    |trunc_ln717_65_reg_9926              |  12|   0|   12|          0|
    |trunc_ln717_66_reg_9931              |  13|   0|   13|          0|
    |trunc_ln717_67_reg_9671              |  12|   0|   12|          0|
    |trunc_ln717_68_reg_9936              |  10|   0|   10|          0|
    |trunc_ln717_69_reg_9681              |   9|   0|    9|          0|
    |trunc_ln717_70_reg_9941              |  11|   0|   11|          0|
    |trunc_ln717_71_reg_9946              |  13|   0|   13|          0|
    |trunc_ln717_72_reg_9559              |  12|   0|   12|          0|
    |trunc_ln717_73_reg_9951              |  13|   0|   13|          0|
    |trunc_ln717_74_reg_9564              |  11|   0|   11|          0|
    |trunc_ln717_75_reg_9956              |   9|   0|   13|          4|
    |trunc_ln717_76_reg_9961              |  13|   0|   13|          0|
    |trunc_ln717_s_reg_10041              |  12|   0|   13|          1|
    |trunc_ln_reg_10036                   |   9|   0|   13|          4|
    |zext_ln1171_13_reg_9496              |   8|   0|   14|          6|
    |zext_ln1171_28_reg_9507              |   8|   0|   14|          6|
    |zext_ln1171_37_reg_9527              |   8|   0|   15|          7|
    |zext_ln1171_43_reg_9539              |   8|   0|   14|          6|
    |zext_ln1171_44_reg_9544              |   8|   0|   15|          7|
    |zext_ln1171_45_reg_9549              |   8|   0|   13|          5|
    |zext_ln717_reg_9716                  |   8|   0|   13|          5|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |1613|   0| 1740|        127|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------+-----+-----+------------+----------------------------------------------------------------------------+--------------+
|   RTL Ports  | Dir | Bits|  Protocol  |                                Source Object                               |    C Type    |
+--------------+-----+-----+------------+----------------------------------------------------------------------------+--------------+
|ap_clk        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_rst        |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_start      |   in|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_done       |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_idle       |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_ready      |  out|    1|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_0   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_1   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_2   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_3   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_4   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_5   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_6   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_7   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_8   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_9   |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_10  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_11  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_12  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_13  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_14  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|ap_return_15  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_ufixed<8, 1, 4, 0, 0>, ap_fixed<16, 4, 5, 3, 0>, config5>|  return value|
|p_read        |   in|    8|     ap_none|                                                                      p_read|        scalar|
|p_read1       |   in|    8|     ap_none|                                                                     p_read1|        scalar|
|p_read2       |   in|    8|     ap_none|                                                                     p_read2|        scalar|
|p_read3       |   in|    8|     ap_none|                                                                     p_read3|        scalar|
|p_read4       |   in|    8|     ap_none|                                                                     p_read4|        scalar|
|p_read5       |   in|    8|     ap_none|                                                                     p_read5|        scalar|
+--------------+-----+-----+------------+----------------------------------------------------------------------------+--------------+

