tst r0, r1 
mvnne r2, r0 
mvneq r2, r0 
rsb r0, r2, #31 
add r1, r0, r2, lsl #31 
