<!--
::METADATA::
type: module-index
topic_id: 02-07-sintesis-simulacion
file_id: 02-07-sintesis-simulacion-intro
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 3
tags: [testbench, sintesis, fpga]
search_keywords: "testbench, sintesis, fpga, simulacion, verificacion"
-->

> üè† **Navegaci√≥n:** [‚Üê √çndice del M√≥dulo](../00-Index.md) | [üìë Wiki](../../WIKI_INDEX.md) | [üìö Glosario](../../glossary.md)

# S√≠ntesis y Simulaci√≥n

## Descripci√≥n

Crear testbenches, simular dise√±os y sintetizar para FPGA.

## Objetivos de Aprendizaje

- Crear testbenches
- Ejecutar simulaciones
- Sintetizar para FPGA

## Contenido

- [Teor√≠a](./theory/)
- [M√©todos](./methods/)
- [Problemas](./problems/)
- [Soluciones](./solutions/)
- [Aplicaciones](./applications/)

## Prerrequisitos

- [02-06-maquinas-estados](../02-06-maquinas-estados/)

## Recursos Relacionados

- [Glosario](../../GLOSSARY/README.md)
- [Volver al m√≥dulo](../)
- [√çndice principal](../../README.md)

## Tiempo Estimado

1-3 horas de estudio.

## Nivel de Dificultad

Avanzado (3/3)
