<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog功能模块——同步FIFO - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Verilog功能模块——同步FIFO" />
<meta property="og:description" content="FIFO系列文章目录：
Verilog功能模块——异步FIFO-CSDN博客
Verilog功能模块——同步FIFO-CSDN博客
Verilog功能模块——读写位宽不同的异步FIFO-CSDN博客
Verilog功能模块——读写位宽不同的同步FIFO-CSDN博客
Verilog功能模块——标准FIFO转FWFT FIFO-CSDN博客
前言 同步FIFO实现起来是异步FIFO的简化版，所以，本博文不再介绍FIFO实现原理，感兴趣的同学可以去看我异步FIFO的文章，基本看懂了异步FIFO，同步FIFO自然就懂了。
二. 模块功能框图与信号说明 信号说明：
分类信号名称输入/输出说明参数DATA_WIDTH–数据位宽ADDR_WIDTH–地址位宽，FIFO深度=2**ADDR_WIDTHFWFT_EN–First word fall-through输出模式使能，高电平有效FIFO写端口dininputFIFO数据输入wr_eninputFIFO写使能fulloutputFIFO满信号almost_fulloutputFIFO快满信号，FIFO剩余容量&lt;=1时置高FIFO读端口doutoutputFIFO数据输出rd_eninputFIFO读使能emptyoutputFIFO空信号almost_emptyoutputFIFO快空信号，FIFO内数据量&lt;=1时置高时钟与复位clkinputFIFO读时钟rstinputFIFO读复位 注意：
信号的命名与Vivado中的FIFO IP核完全一致复位均为高电平复位，与Vivado中的FIFO IP核保持一致复位为异步复位FIFO深度通过ADDR_WIDTH来设置，所以FIFO的深度必然是2的指数，如2、4、8、16等 三. 部分代码展示 //&#43;&#43; 生成读写指针 &#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43; reg [ADDR_WIDTH:0] rptr; always @(posedge clk or posedge rst) begin if (rst) rptr &lt;= 0; else if (rd_en &amp; ~empty) rptr &lt;= rptr &#43; 1&#39;b1; end reg [ADDR_WIDTH:0] wptr; always @(posedge clk or posedge rst) begin if (rst) wptr &lt;= 0; else if (wr_en &amp; ~full) wptr &lt;= wptr &#43; 1&#39;b1; end wire [ADDR_WIDTH-1:0] raddr = rptr[ADDR_WIDTH-1:0]; wire [ADDR_WIDTH-1:0] waddr = wptr[ADDR_WIDTH-1:0]; wire [ADDR_WIDTH:0] rptr_p1 = rptr &#43; 1&#39;b1; wire [ADDR_WIDTH:0] wptr_p1 = wptr &#43; 1&#39;b1; //-- 生成读写指针 ------------------------------------------------------------ //&#43;&#43; 生成empty与almost_empty信号 &#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43; always @(*) begin if (rst) empty &lt;= 1&#39;b1; else if (rptr == wptr) empty &lt;= 1&#39;b1; else empty &lt;= 1&#39;b0; end always @(*) begin if (rst) almost_empty &lt;= 1&#39;b1; else if (rptr_p1 == wptr || empty) almost_empty &lt;= 1&#39;b1; else almost_empty &lt;= 1&#39;b0; end //-- 生成empty与almost_empty信号 ------------------------------------------------------------ //&#43;&#43; 生成full与almost_full信号 &#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43;&#43; always @(*) begin if (rst) full &lt;= 1&#39;b1; else if ((wptr[ADDR_WIDTH] !" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/74c86c29c4d3ec3a82513f51f35b65e6/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-10-24T16:58:25+08:00" />
<meta property="article:modified_time" content="2023-10-24T16:58:25+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog功能模块——同步FIFO</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-dracula">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p>FIFO系列文章目录：</p> 
<p><a href="https://blog.csdn.net/weixin_42837669/article/details/133786930">Verilog功能模块——异步FIFO-CSDN博客</a></p> 
<p><a href="https://blog.csdn.net/weixin_42837669/article/details/133800491">Verilog功能模块——同步FIFO-CSDN博客</a></p> 
<p><a href="https://blog.csdn.net/weixin_42837669/article/details/134008014">Verilog功能模块——读写位宽不同的异步FIFO-CSDN博客</a></p> 
<p><a href="https://blog.csdn.net/weixin_42837669/article/details/134015704">Verilog功能模块——读写位宽不同的同步FIFO-CSDN博客</a></p> 
<p><a href="https://blog.csdn.net/weixin_42837669/article/details/133148754">Verilog功能模块——标准FIFO转FWFT FIFO-CSDN博客</a></p> 
<hr> 
<img src="https://images2.imgbox.com/48/a2/9S9eisCb_o.png"> 
<hr> 
<h3><a id="center_22"></a> 
 <center>
   前言 
 </center></h3> 
<p>同步FIFO实现起来是异步FIFO的简化版，所以，本博文不再介绍FIFO实现原理，感兴趣的同学可以去看我异步FIFO的文章，基本看懂了异步FIFO，同步FIFO自然就懂了。</p> 
<hr> 
<h3><a id="center__28"></a> 
 <center>
   二. 模块功能框图与信号说明 
 </center></h3> 
<img src="https://images2.imgbox.com/08/84/td3O6DTp_o.png"> 
<p>信号说明：</p> 
<table><thead><tr><th align="center">分类</th><th align="center">信号名称</th><th align="center">输入/输出</th><th align="center">说明</th></tr></thead><tbody><tr><td align="center">参数</td><td align="center">DATA_WIDTH</td><td align="center">–</td><td align="center">数据位宽</td></tr><tr><td align="center"></td><td align="center">ADDR_WIDTH</td><td align="center">–</td><td align="center">地址位宽，FIFO深度=2**ADDR_WIDTH</td></tr><tr><td align="center"></td><td align="center">FWFT_EN</td><td align="center">–</td><td align="center">First word fall-through输出模式使能，高电平有效</td></tr><tr><td align="center">FIFO写端口</td><td align="center">din</td><td align="center">input</td><td align="center">FIFO数据输入</td></tr><tr><td align="center"></td><td align="center">wr_en</td><td align="center">input</td><td align="center">FIFO写使能</td></tr><tr><td align="center"></td><td align="center">full</td><td align="center">output</td><td align="center">FIFO满信号</td></tr><tr><td align="center"></td><td align="center">almost_full</td><td align="center">output</td><td align="center">FIFO快满信号，FIFO剩余容量&lt;=1时置高</td></tr><tr><td align="center">FIFO读端口</td><td align="center">dout</td><td align="center">output</td><td align="center">FIFO数据输出</td></tr><tr><td align="center"></td><td align="center">rd_en</td><td align="center">input</td><td align="center">FIFO读使能</td></tr><tr><td align="center"></td><td align="center">empty</td><td align="center">output</td><td align="center">FIFO空信号</td></tr><tr><td align="center"></td><td align="center">almost_empty</td><td align="center">output</td><td align="center">FIFO快空信号，FIFO内数据量&lt;=1时置高</td></tr><tr><td align="center">时钟与复位</td><td align="center">clk</td><td align="center">input</td><td align="center">FIFO读时钟</td></tr><tr><td align="center"></td><td align="center">rst</td><td align="center">input</td><td align="center">FIFO读复位</td></tr></tbody></table> 
<p>注意：</p> 
<ol><li>信号的命名与Vivado中的FIFO IP核完全一致</li><li>复位均为高电平复位，与Vivado中的FIFO IP核保持一致</li><li>复位为异步复位</li><li>FIFO深度通过ADDR_WIDTH来设置，所以FIFO的深度必然是2的指数，如2、4、8、16等</li></ol> 
<h3><a id="center__58"></a> 
 <center>
   三. 部分代码展示 
 </center></h3> 
<pre><code class="prism language-verilog">//++ 生成读写指针 ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
reg  [ADDR_WIDTH:0] rptr;
always @(posedge clk or posedge rst) begin
  if (rst)
    rptr &lt;= 0;
  else if (rd_en &amp; ~empty)
    rptr &lt;= rptr + 1'b1;
end


reg  [ADDR_WIDTH:0] wptr;
always @(posedge clk or posedge rst) begin
  if (rst)
    wptr &lt;= 0;
  else if (wr_en &amp; ~full)
    wptr &lt;= wptr + 1'b1;
end


wire [ADDR_WIDTH-1:0] raddr = rptr[ADDR_WIDTH-1:0];
wire [ADDR_WIDTH-1:0] waddr = wptr[ADDR_WIDTH-1:0];


wire [ADDR_WIDTH:0] rptr_p1 = rptr + 1'b1;
wire [ADDR_WIDTH:0] wptr_p1 = wptr + 1'b1;
//-- 生成读写指针 ------------------------------------------------------------


//++ 生成empty与almost_empty信号 ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
always @(*) begin
  if (rst)
    empty &lt;= 1'b1;
  else if (rptr == wptr)
    empty &lt;= 1'b1;
  else
    empty &lt;= 1'b0;
end


always @(*) begin
  if (rst)
    almost_empty &lt;= 1'b1;
  else if (rptr_p1 == wptr || empty)
    almost_empty &lt;= 1'b1;
  else
    almost_empty &lt;= 1'b0;
end
//-- 生成empty与almost_empty信号 ------------------------------------------------------------


//++ 生成full与almost_full信号 ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
always @(*) begin
  if (rst)
    full  &lt;= 1'b1;
  else if ((wptr[ADDR_WIDTH] != rptr[ADDR_WIDTH])
          &amp;&amp; (wptr[ADDR_WIDTH-1:0] == rptr[ADDR_WIDTH-1:0])
          )
    full  &lt;= 1'b1;
  else
    full  &lt;= 1'b0;
end


always @(*) begin
  if (rst)
    almost_full &lt;= 1'b1;
  else if (((wptr_p1[ADDR_WIDTH] != rptr[ADDR_WIDTH])
            &amp;&amp; (wptr_p1[ADDR_WIDTH-1:0] == rptr[ADDR_WIDTH-1:0])
            )
          || full
          )
    almost_full &lt;= 1'b1;
  else
    almost_full &lt;= 1'b0;
end
//-- 生成full与almost_full信号 ------------------------------------------------------------
</code></pre> 
<hr> 
<h3><a id="center__142"></a> 
 <center>
   三. 功能仿真 
 </center></h3> 
<p>比较以下情形中的fifo行为是否与FIFO IP核一致，</p> 
<p>情形一：单次写单次读</p> 
<p>情形二：写满后再读空</p> 
<p>情形三：在读的过程中写，在写的过程中读</p> 
<p>判断模块功能正常的依据：</p> 
<ol><li>写入数据是否按顺序正常读出</li><li>空信号和满信号是否正常输出。</li></ol> 
<p>为方便比较，编写了顶层文件，实例化了FIFO IP核与自编模块，部分代码如下：</p> 
<pre><code class="prism language-verilog">vivado_sync_fifo vivado_sync_fifo_u0 (
  .clk          (clk                     ), // input wire clk
  .rst          (rst                     ), // input wire rst
  .din          (din                     ), // input wire [7 : 0] din
  .wr_en        (wr_en                   ), // input wire wr_en
  .rd_en        (rd_en                   ), // input wire rd_en
  .dout         (vivado_fifo_dout        ), // output wire [7: 0] dout
  .full         (vivado_fifo_full        ), // output wire full
  .almost_full  (vivado_fifo_almost_full ), // output wire almost_full
  .empty        (vivado_fifo_empty       ), // output wire empty
  .almost_empty (vivado_fifo_almost_empty)// output wire almost_empty
);


syncFIFO # (
  .DATA_WIDTH (DATA_WIDTH),
  .ADDR_WIDTH (ADDR_WIDTH),
  .FWFT_EN    (FWFT_EN   )
) syncFIFO_inst (
  .din          (din         ),
  .wr_en        (wr_en       ),
  .full         (full        ),
  .almost_full  (almost_full ),
  .dout         (dout        ),
  .rd_en        (rd_en       ),
  .empty        (empty       ),
  .almost_empty (almost_empty),
  .clk          (clk         ),
  .rst          (rst         )
);
</code></pre> 
<p>testbench部分代码如下：</p> 
<pre><code class="prism language-verilog">// 生成时钟
localparam CLKT = 2;
initial begin
  clk = 0;
  forever #(CLKT / 2) clk = ~clk;
end


// 读写使能控制
initial begin
  rst = 1;
  #(CLKT * 2)
  rst = 0;
  wr_en = 0;
  rd_en = 0;
  #(CLKT * 2)
  wait(~full &amp;&amp; ~vivado_fifo_full); // 两个FIFO都从复位态恢复时开始写

  // 写入一个数据
  wr_en = 1;
  #(CLKT * 1)
  wr_en = 0;

  // 读出一个数据
  wait(~empty &amp;&amp; ~vivado_fifo_empty);// 两个FIFO都非空时开始读，比较读数据和empty信号是否有差异
  rd_en = 1;
  #(CLKT * 1)
  rd_en = 0;

  // 写满
  wr_en = 1;
  wait(full &amp;&amp; vivado_fifo_full); // 两个FIFO都满时停止写，如果两者不同时满，则先满的一方会有写满的情况发生，但对功能无影响
  // vivado FIFO IP在FWFT模式时, 设定深度16时实际深度为17, 但仿真显示full会在写入15个数据后置高, 过几个时钟后后拉低,
  // 再写入一个数据, full又置高; 然后过几个时钟又拉低, 再写入一个数据置高, 如此才能写入17个数据
  // 所以这里多等待12个wclk周期, 就是为了能真正写满vivado FWFT FIFO
  #(CLKT * 12)
  wr_en = 0;

  // 读空
  wait(~empty &amp;&amp; ~vivado_fifo_empty);
  rd_en = 1;
  wait(empty &amp;&amp; vivado_fifo_empty); // 两个FIFO都空时停止读，如果两者不同时空，则先空的一方会有读空的情况发生，但对功能无影响
  rd_en = 0;

  #(CLKT * 10)
  $stop;
end


// 使用以下代码时，先注释掉上面的读写使能控制initial
// 同时读写
// initial begin
//   #(CLKT * 30)
//   $stop;
// end

// assign wr_en = ~full || ~vivado_fifo_full; // 未满就一直写
// assign rd_en = ~empty || ~vivado_fifo_empty; // 未空就一直读

always @(posedge clk) begin
  if (rst)
    din &lt;= 0;
  else if (wr_en &amp;&amp; ~full &amp;&amp; ~vivado_fifo_full)
    din &lt;= din + 1;
end


endmodule
</code></pre> 
<p>8bit，16深度，FWFT FIFO仿真，波形如下：</p> 
<img src="https://images2.imgbox.com/03/81/NU0nAEbE_o.png"> 
<p>可以看到模块输出的自编fifo与vivado fwft fifo的写端口和读端口行为是一致的，只是可能会超前或滞后一定的clk周期。</p> 
<img src="https://images2.imgbox.com/d4/27/j3hd6tSv_o.png"> 
<p>可以看到empty拉低时，数据已经有效了，所以自编模块实现了FWFT功能，Vivado FIFO的实际深度为17，所以它多读出了一个数据，空信号更晚拉高。</p> 
<p>因篇幅问题，其它条件下的仿真不再展示，感兴趣的同学可通过更改testbench自行验证。</p> 
<ol><li>FWFT_EN改为0，注意同步修改Vivado FIFO的配置</li></ol> 
<hr> 
<h3><a id="center__281"></a> 
 <center>
   四. 工程分享 
 </center></h3> 
<p>Verilog功能模块——同步FIFO，Vivado 2021.2工程。</p> 
<p>欢迎大家关注我的公众号：徐晓康的博客，回复以下四位数字获取。</p> 
<p>8302</p> 
<p>建议复制过去不会码错字！</p> 
<p>或者在我的码云仓库获取，传送门：</p> 
<p><a href="https://gitee.com/xuxiaokang/verilog-function-module/tree/master" rel="nofollow">徐晓康/Verilog功能模块 - 码云 - 开源中国 (gitee.com)</a></p> 
<hr> 
<img src="https://images2.imgbox.com/41/fb/vguoHnG4_o.png"> 
<p><strong>徐晓康的博客</strong>持续分享高质量硬件、FPGA与嵌入式知识，软件，工具等内容，欢迎大家关注。</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/989382499ec18445ea92ff2ba6262db2/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">IT行业哪个方向比较好就业?</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/8b006237fb9413d6bfa2c7e954d660f7/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Centos安装Sonatype Nexus Repository教程</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>