# system info system_intel_pcie_pio_gts_0 on 2024.03.21.07:49:13
system_info:
name,value
DEVICE,A5ED065BB32AE4S
DEVICE_FAMILY,Agilex 5
GENERATION_ID,0
#
#
# Files generated for system_intel_pcie_pio_gts_0 on 2024.03.21.07:49:13
files:
filepath,kind,attributes,module,is_top
sim/system_intel_pcie_pio_gts_0.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,system_intel_pcie_pio_gts_0,true
intel_pcie_pio_gts_234/sim/intel_pcie_bam_hwtcl_system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_avmm_intf.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_cpl.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_sch_intf.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_fifos.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_rw.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_v2_crdt_intf.sv,SYSTEM_VERILOG,SYNOPSYS_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/synopsys/alt_mlab.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_avmm_intf.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_cpl.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_sch_intf.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_fifos.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_rw.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_v2_crdt_intf.sv,SYSTEM_VERILOG,MENTOR_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/mentor/alt_mlab.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_avmm_intf.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_cpl.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_sch_intf.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_fifos.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_rw.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_v2_crdt_intf.sv,SYSTEM_VERILOG,CADENCE_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/cadence/alt_mlab.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_avmm_intf.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_cpl.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_sch_intf.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_fifos.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_rw.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_v2_crdt_intf.sv,SYSTEM_VERILOG,ALDEC_SPECIFIC,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/aldec/alt_mlab.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_pcie_reset_sync.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_std_synchronizer_nocut.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_adapter.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_rx_st_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_tx_st_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altpcie_adapter_credit.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altpcie_async_fifo.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altpcie_fifo_read_ctrl.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altpcie_fifo_write_ctrl.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altpcie_sc_bitsync.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_pcie_cii_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_pcie_err_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_pcie_flr_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/intel_pcie_int_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/alt_ehipc3_mlab.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/sync_bit.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/sync_pulse.v,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_dcfifo.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_cfg_if.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_gpx3.sv,SYSTEM_VERILOG,,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq,false
intel_pcie_pio_gts_234/sim/system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja,false
intelclkctrl_200/sim/system_intel_pcie_pio_gts_0_intelclkctrl_200_f3nubzq.v,VERILOG,,system_intel_pcie_pio_gts_0_intelclkctrl_200_f3nubzq,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
system_intel_pcie_pio_gts_0.intel_pcie_pio_gts_0,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq
system_intel_pcie_pio_gts_0.intel_pcie_pio_gts_0.intel_pio_clkCtrl,system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja
system_intel_pcie_pio_gts_0.intel_pcie_pio_gts_0.intel_pio_clkCtrl.intel_pio_clkCtrl,system_intel_pcie_pio_gts_0_intelclkctrl_200_f3nubzq
