DUT=024 组合环问题
-------------------

- 问题：`make run_hdlbits_test DUT=024` 生成的 SV 把 `q` 作为 case 的“保持”路径塞回自己的 mux，Verilator 报 UNOPTFLAT 循环组合逻辑。
- 根因：`always_comb case(sel)` 枚举了 2-bit 的全部四个分支但没有 `default`。旧的 elaboration 视为覆盖不全，推导出 latch，用 q 作为 hold，从而形成 `q -> mux -> q`。
- 方案：对 combinational case 做完全覆盖检测（常量、2 状态、bitWidth < 32、无 default）。完全覆盖时，不生成 latch/hold，将最后一个分支视为隐式兜底。
- 验证：`make run_hdlbits_test DUT=024` 通过；新增 latch 测试中加入缺省分支的 case 仍会生成 latch（`build/bin/elaborate-latch`）。***
