# Generated by Yosys 0.45+139 (git sha1 4d581a97d, clang++ 14.0.0-1ubuntu1.1 -fPIC -O3)
autoidx 180
attribute \hdlname "fifo_buffer"
attribute \src "input_fifo.sv:1.1-62.10"
module \fifo_buffer
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $0$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$31
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$32
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $0\count[2:0]
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $0\read_addr[2:0]
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $0\write_addr[2:0]
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $2$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$37
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$38
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $2\count[2:0]
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $3$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$42
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$43
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $3\count[2:0]
  attribute \src "input_fifo.sv:21.5-45.8"
  wire width 3 $4\count[2:0]
  wire width 3 $add$input_fifo.sv:30$45_Y
  wire width 3 $add$input_fifo.sv:31$46_Y
  wire width 3 $add$input_fifo.sv:34$50_Y
  attribute \src "input_fifo.sv:35.25-35.34"
  attribute \unused_bits "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $auto$wreduce.cc:461:run$179
  attribute \src "input_fifo.sv:33.29-33.38"
  wire $gt$input_fifo.sv:33$48_Y
  attribute \src "input_fifo.sv:28.23-28.33"
  wire $le$input_fifo.sv:28$40_Y
  attribute \src "input_fifo.sv:28.17-28.33"
  wire $logic_and$input_fifo.sv:28$41_Y
  attribute \src "input_fifo.sv:33.22-33.38"
  wire $logic_and$input_fifo.sv:33$49_Y
  attribute \src "input_fifo.sv:33.22-33.25"
  wire $logic_not$input_fifo.sv:33$47_Y
  attribute \src "input_fifo.sv:19.26-19.30"
  wire width 32 $memrd$\FIFO$input_fifo.sv:19$28_DATA
  wire width 3 $procmux$142_Y
  wire width 3 $procmux$145_Y
  wire width 3 $procmux$147_Y
  wire width 3 $procmux$156_Y
  wire width 3 $procmux$158_Y
  attribute \src "input_fifo.sv:5.16-5.18"
  wire input 4 \ce
  attribute \src "input_fifo.sv:2.16-2.19"
  wire input 1 \clk
  attribute \src "input_fifo.sv:15.15-15.20"
  wire width 3 \count
  attribute \src "input_fifo.sv:7.23-7.29"
  wire width 32 input 6 \data_i
  attribute \src "input_fifo.sv:8.24-8.30"
  wire width 32 output 7 \data_o
  attribute \src "input_fifo.sv:6.17-6.21"
  wire output 5 \full
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.31-16.40"
  wire width 3 \read_addr
  attribute \src "input_fifo.sv:4.16-4.19"
  wire input 3 \rst
  attribute \src "input_fifo.sv:3.16-3.18"
  wire input 2 \we
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.15-16.25"
  wire width 3 \write_addr
  attribute \src "input_fifo.sv:30.31-30.45"
  cell $add $add$input_fifo.sv:30$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \write_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:30$45_Y
  end
  attribute \src "input_fifo.sv:31.25-31.34"
  cell $add $add$input_fifo.sv:31$46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $add$input_fifo.sv:31$46_Y
  end
  attribute \src "input_fifo.sv:34.30-34.41"
  cell $add $add$input_fifo.sv:34$50
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \read_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:34$50_Y
  end
  attribute \src "input_fifo.sv:33.29-33.38"
  cell $gt $gt$input_fifo.sv:33$48
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 1'0
    connect \Y $gt$input_fifo.sv:33$48_Y
  end
  attribute \src "input_fifo.sv:28.23-28.33"
  cell $le $le$input_fifo.sv:28$40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 4'1000
    connect \Y $le$input_fifo.sv:28$40_Y
  end
  attribute \src "input_fifo.sv:28.17-28.33"
  cell $logic_and $logic_and$input_fifo.sv:28$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \B $le$input_fifo.sv:28$40_Y
    connect \Y $logic_and$input_fifo.sv:28$41_Y
  end
  attribute \src "input_fifo.sv:33.22-33.38"
  cell $logic_and $logic_and$input_fifo.sv:33$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$input_fifo.sv:33$47_Y
    connect \B $gt$input_fifo.sv:33$48_Y
    connect \Y $logic_and$input_fifo.sv:33$49_Y
  end
  attribute \src "input_fifo.sv:33.22-33.25"
  cell $logic_not $logic_not$input_fifo.sv:33$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \Y $logic_not$input_fifo.sv:33$47_Y
  end
  attribute \src "input_fifo.sv:21.5-45.8"
  cell $dff $procdff$169
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\count[2:0]
    connect \Q \count
  end
  attribute \src "input_fifo.sv:21.5-45.8"
  cell $dff $procdff$170
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\write_addr[2:0]
    connect \Q \write_addr
  end
  attribute \src "input_fifo.sv:21.5-45.8"
  cell $dff $procdff$171
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\read_addr[2:0]
    connect \Q \read_addr
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$105
    parameter \WIDTH 1
    connect \A 1'0
    connect \B $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31]
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$111
    parameter \WIDTH 32
    connect \A 32'x
    connect \B $3$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$43
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$38
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$117
    parameter \WIDTH 3
    connect \A 3'x
    connect \B $3$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$42
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$37
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$123
    parameter \WIDTH 3
    connect \A \count
    connect \B $3\count[2:0]
    connect \S \ce
    connect \Y $2\count[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$129
    parameter \WIDTH 3
    connect \A $2\count[2:0]
    connect \B 3'000
    connect \S \rst
    connect \Y $0\count[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$132
    parameter \WIDTH 1
    connect \A $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31]
    connect \B 1'0
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$135
    parameter \WIDTH 32
    connect \A $2$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$38
    connect \B 32'x
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$32
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$138
    parameter \WIDTH 3
    connect \A $2$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$37
    connect \B 3'x
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$31
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.22-33.38|input_fifo.sv:33.18-36.16"
  cell $mux $procmux$142
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $add$input_fifo.sv:34$50_Y
    connect \S $logic_and$input_fifo.sv:33$49_Y
    connect \Y $procmux$142_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$145
    parameter \WIDTH 3
    connect \A $procmux$142_Y
    connect \B \read_addr
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $procmux$145_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$147
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $procmux$145_Y
    connect \S \ce
    connect \Y $procmux$147_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$150
    parameter \WIDTH 3
    connect \A $procmux$147_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\read_addr[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$156
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $add$input_fifo.sv:30$45_Y
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $procmux$156_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:27.18-27.20|input_fifo.sv:27.14-37.12"
  cell $mux $procmux$158
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $procmux$156_Y
    connect \S \ce
    connect \Y $procmux$158_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:22.13-22.16|input_fifo.sv:22.9-37.12"
  cell $mux $procmux$161
    parameter \WIDTH 3
    connect \A $procmux$158_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\write_addr[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:33.22-33.38|input_fifo.sv:33.18-36.16"
  cell $mux $procmux$58
    parameter \WIDTH 3
    connect \A \count
    connect \B $auto$wreduce.cc:461:run$179 [2:0]
    connect \S $logic_and$input_fifo.sv:33$49_Y
    connect \Y $4\count[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$70
    parameter \WIDTH 3
    connect \A $4\count[2:0]
    connect \B $add$input_fifo.sv:31$46_Y
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $3\count[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$79
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$88
    parameter \WIDTH 32
    connect \A 32'x
    connect \B \data_i
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$43
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:28.17-28.33|input_fifo.sv:28.13-36.16"
  cell $mux $procmux$97
    parameter \WIDTH 3
    connect \A 3'x
    connect \B \write_addr
    connect \S $logic_and$input_fifo.sv:28$41_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$42
  end
  attribute \src "input_fifo.sv:35.25-35.34"
  cell $sub $sub$input_fifo.sv:35$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $auto$wreduce.cc:461:run$179 [2:0]
  end
  attribute \src "input_fifo.sv:19.21-19.49"
  cell $mux $ternary$input_fifo.sv:19$29
    parameter \WIDTH 32
    connect \A 0
    connect \B $memrd$\FIFO$input_fifo.sv:19$28_DATA
    connect \S \ce
    connect \Y \data_o
  end
  attribute \src "input_fifo.sv:14.16-14.20"
  cell $mem_v2 \FIFO
    parameter \ABITS 3
    parameter \INIT 256'x
    parameter \MEMID "\\FIFO"
    parameter \OFFSET 0
    parameter \RD_ARST_VALUE 32'x
    parameter \RD_CE_OVER_SRST 1'0
    parameter \RD_CLK_ENABLE 1'0
    parameter \RD_CLK_POLARITY 1'0
    parameter \RD_COLLISION_X_MASK 1'0
    parameter \RD_INIT_VALUE 32'x
    parameter \RD_PORTS 1
    parameter \RD_SRST_VALUE 32'x
    parameter \RD_TRANSPARENCY_MASK 1'0
    parameter \RD_WIDE_CONTINUATION 1'0
    parameter \SIZE 8
    parameter \WIDTH 32
    parameter \WR_CLK_ENABLE 1'1
    parameter \WR_CLK_POLARITY 1'1
    parameter \WR_PORTS 1
    parameter \WR_PRIORITY_MASK 1'0
    parameter \WR_WIDE_CONTINUATION 1'0
    connect \RD_ADDR \read_addr
    connect \RD_ARST 1'0
    connect \RD_CLK 1'x
    connect \RD_DATA $memrd$\FIFO$input_fifo.sv:19$28_DATA
    connect \RD_EN 1'1
    connect \RD_SRST 1'0
    connect \WR_ADDR $0$memwr$\FIFO$input_fifo.sv:29$25_ADDR[2:0]$31
    connect \WR_CLK \clk
    connect \WR_DATA $0$memwr$\FIFO$input_fifo.sv:29$25_DATA[31:0]$32
    connect \WR_EN { $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] }
  end
  connect $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [30:0] { $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] $0$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$33 [31] }
  connect $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [30:0] { $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] $2$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$39 [31] }
  connect $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [30:0] { $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] $3$memwr$\FIFO$input_fifo.sv:29$25_EN[31:0]$44 [31] }
  connect \full 1'0
end
attribute \keep 1
attribute \hdlname "wishbone_nn"
attribute \top 1
attribute \src "top_level.sv:4.1-53.10"
module \wishbone_nn
  parameter \IO_ADDRESS 805306368
  parameter \PROGRAMMABLE_ADDRESS 805306369
  attribute \src "top_level.sv:40.65-40.88"
  wire $eq$top_level.sv:40$4_Y
  attribute \src "top_level.sv:40.92-40.125"
  wire $eq$top_level.sv:40$5_Y
  attribute \src "top_level.sv:40.25-40.47"
  wire $logic_and$top_level.sv:40$1_Y
  attribute \src "top_level.sv:40.25-40.60"
  wire $logic_and$top_level.sv:40$3_Y
  attribute \src "top_level.sv:40.25-40.126"
  wire $logic_and$top_level.sv:40$7_Y
  attribute \src "top_level.sv:41.25-41.61"
  wire $logic_and$top_level.sv:41$11_Y
  attribute \src "top_level.sv:41.25-41.74"
  wire $logic_and$top_level.sv:41$13_Y
  attribute \src "top_level.sv:40.51-40.60"
  wire $logic_not$top_level.sv:40$2_Y
  attribute \src "top_level.sv:41.52-41.61"
  wire $logic_not$top_level.sv:41$10_Y
  attribute \src "top_level.sv:47.53-47.63"
  wire $logic_not$top_level.sv:47$17_Y
  attribute \src "top_level.sv:40.65-40.125"
  wire $logic_or$top_level.sv:40$6_Y
  attribute \src "top_level.sv:47.53-47.91"
  wire $logic_or$top_level.sv:47$19_Y
  attribute \src "top_level.sv:48.46-48.122"
  wire $logic_or$top_level.sv:48$24_Y
  attribute \src "top_level.sv:48.17-48.123"
  wire \a_ack_only_when_addr_EN
  attribute \src "top_level.sv:47.17-47.92"
  wire \a_ack_only_when_stb_and_cyc_EN
  attribute \src "top_level.sv:25.17-25.25"
  wire width 32 \fifo_out
  attribute \src "top_level.sv:24.10-24.14"
  attribute \unused_bits "0"
  wire \full
  attribute \src "top_level.sv:13.16-13.24"
  wire input 1 \wb_clk_i
  attribute \src "top_level.sv:14.16-14.24"
  wire input 2 \wb_rst_i
  attribute \src "top_level.sv:21.17-21.26"
  wire output 9 \wbs_ack_o
  attribute \src "top_level.sv:20.23-20.32"
  wire width 32 input 8 \wbs_adr_i
  attribute \src "top_level.sv:16.16-16.25"
  wire input 4 \wbs_cyc_i
  attribute \src "top_level.sv:19.23-19.32"
  wire width 32 input 7 \wbs_dat_i
  attribute \src "top_level.sv:22.24-22.33"
  wire width 32 output 10 \wbs_dat_o
  attribute \src "top_level.sv:18.22-18.31"
  wire width 4 input 6 \wbs_sel_i
  attribute \src "top_level.sv:15.16-15.25"
  wire input 3 \wbs_stb_i
  attribute \src "top_level.sv:17.16-17.24"
  wire input 5 \wbs_we_i
  attribute \src "top_level.sv:40.65-40.88"
  cell $eq $eq$top_level.sv:40$4
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 30
    parameter \Y_WIDTH 1
    connect \A \wbs_adr_i
    connect \B 30'110000000000000000000000000000
    connect \Y $eq$top_level.sv:40$4_Y
  end
  attribute \src "top_level.sv:40.92-40.125"
  cell $eq $eq$top_level.sv:40$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 32
    parameter \B_SIGNED 0
    parameter \B_WIDTH 30
    parameter \Y_WIDTH 1
    connect \A \wbs_adr_i
    connect \B 30'110000000000000000000000000001
    connect \Y $eq$top_level.sv:40$5_Y
  end
  attribute \src "top_level.sv:40.25-40.47"
  cell $logic_and $logic_and$top_level.sv:40$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wbs_stb_i
    connect \B \wbs_cyc_i
    connect \Y $logic_and$top_level.sv:40$1_Y
  end
  attribute \src "top_level.sv:40.25-40.60"
  cell $logic_and $logic_and$top_level.sv:40$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_and$top_level.sv:40$1_Y
    connect \B $logic_not$top_level.sv:40$2_Y
    connect \Y $logic_and$top_level.sv:40$3_Y
  end
  attribute \src "top_level.sv:40.25-40.126"
  cell $logic_and $logic_and$top_level.sv:40$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_and$top_level.sv:40$3_Y
    connect \B $logic_or$top_level.sv:40$6_Y
    connect \Y $logic_and$top_level.sv:40$7_Y
  end
  attribute \src "top_level.sv:41.25-41.61"
  cell $logic_and $logic_and$top_level.sv:41$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$top_level.sv:40$4_Y
    connect \B $logic_not$top_level.sv:41$10_Y
    connect \Y $logic_and$top_level.sv:41$11_Y
  end
  attribute \src "top_level.sv:41.25-41.74"
  cell $logic_and $logic_and$top_level.sv:41$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_and$top_level.sv:41$11_Y
    connect \B $logic_not$top_level.sv:40$2_Y
    connect \Y $logic_and$top_level.sv:41$13_Y
  end
  attribute \src "top_level.sv:40.51-40.60"
  cell $logic_not $logic_not$top_level.sv:40$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wb_rst_i
    connect \Y $logic_not$top_level.sv:40$2_Y
  end
  attribute \src "top_level.sv:41.52-41.61"
  cell $logic_not $logic_not$top_level.sv:41$10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wbs_we_i
    connect \Y $logic_not$top_level.sv:41$10_Y
  end
  attribute \src "top_level.sv:47.53-47.63"
  cell $logic_not $logic_not$top_level.sv:47$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wbs_ack_o
    connect \Y $logic_not$top_level.sv:47$17_Y
  end
  attribute \src "top_level.sv:40.65-40.125"
  cell $logic_or $logic_or$top_level.sv:40$6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$top_level.sv:40$4_Y
    connect \B $eq$top_level.sv:40$5_Y
    connect \Y $logic_or$top_level.sv:40$6_Y
  end
  attribute \src "top_level.sv:47.53-47.91"
  cell $logic_or $logic_or$top_level.sv:47$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$top_level.sv:47$17_Y
    connect \B $logic_and$top_level.sv:40$1_Y
    connect \Y $logic_or$top_level.sv:47$19_Y
  end
  attribute \src "top_level.sv:48.46-48.122"
  cell $logic_or $logic_or$top_level.sv:48$24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$top_level.sv:47$17_Y
    connect \B $logic_or$top_level.sv:40$6_Y
    connect \Y $logic_or$top_level.sv:48$24_Y
  end
  attribute \src "top_level.sv:45.17-45.26|top_level.sv:45.13-49.16"
  cell $mux $procmux$165
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S \wb_rst_i
    connect \Y \a_ack_only_when_addr_EN
  end
  attribute \src "top_level.sv:40.24-40.141"
  cell $mux $ternary$top_level.sv:40$8
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S $logic_and$top_level.sv:40$7_Y
    connect \Y \wbs_ack_o
  end
  attribute \src "top_level.sv:41.24-41.94"
  cell $mux $ternary$top_level.sv:41$14
    parameter \WIDTH 32
    connect \A 0
    connect \B \fifo_out
    connect \S $logic_and$top_level.sv:41$13_Y
    connect \Y \wbs_dat_o
  end
  attribute \src "top_level.sv:48.17-48.123"
  cell $check \a_ack_only_when_addr
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111110
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_or$top_level.sv:48$24_Y
    connect \ARGS { }
    connect \EN \a_ack_only_when_addr_EN
    connect \TRG \wb_clk_i
  end
  attribute \src "top_level.sv:47.17-47.92"
  cell $check \a_ack_only_when_stb_and_cyc
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_or$top_level.sv:47$19_Y
    connect \ARGS { }
    connect \EN \a_ack_only_when_addr_EN
    connect \TRG \wb_clk_i
  end
  attribute \module_not_derived 1
  attribute \src "top_level.sv:26.17-38.6"
  cell \fifo_buffer \fifo_in
    connect \ce \wbs_stb_i
    connect \clk \wb_clk_i
    connect \data_i \wbs_dat_i
    connect \data_o \fifo_out
    connect \full \full
    connect \rst \wb_rst_i
    connect \we \wbs_we_i
  end
  connect \a_ack_only_when_stb_and_cyc_EN \a_ack_only_when_addr_EN
end
