Timing Analyzer report for M6502_VGA
Sun May 02 13:47:41 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'w_cpuClk'
 13. Slow 1200mV 85C Model Setup: 'i_clk_50'
 14. Slow 1200mV 85C Model Hold: 'w_cpuClk'
 15. Slow 1200mV 85C Model Hold: 'i_clk_50'
 16. Slow 1200mV 85C Model Recovery: 'i_clk_50'
 17. Slow 1200mV 85C Model Recovery: 'w_cpuClk'
 18. Slow 1200mV 85C Model Removal: 'w_cpuClk'
 19. Slow 1200mV 85C Model Removal: 'i_clk_50'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'w_cpuClk'
 28. Slow 1200mV 0C Model Setup: 'i_clk_50'
 29. Slow 1200mV 0C Model Hold: 'w_cpuClk'
 30. Slow 1200mV 0C Model Hold: 'i_clk_50'
 31. Slow 1200mV 0C Model Recovery: 'i_clk_50'
 32. Slow 1200mV 0C Model Recovery: 'w_cpuClk'
 33. Slow 1200mV 0C Model Removal: 'w_cpuClk'
 34. Slow 1200mV 0C Model Removal: 'i_clk_50'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'w_cpuClk'
 42. Fast 1200mV 0C Model Setup: 'i_clk_50'
 43. Fast 1200mV 0C Model Hold: 'w_cpuClk'
 44. Fast 1200mV 0C Model Hold: 'i_clk_50'
 45. Fast 1200mV 0C Model Recovery: 'i_clk_50'
 46. Fast 1200mV 0C Model Recovery: 'w_cpuClk'
 47. Fast 1200mV 0C Model Removal: 'w_cpuClk'
 48. Fast 1200mV 0C Model Removal: 'i_clk_50'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M6502_VGA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.77        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.3%      ;
;     Processor 3            ;  24.9%      ;
;     Processor 4            ;  24.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.64 MHz ; 48.64 MHz       ; w_cpuClk   ;      ;
; 65.85 MHz ; 65.85 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; w_cpuClk ; -14.418 ; -1478.568      ;
; i_clk_50 ; -14.187 ; -3133.779      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -0.273 ; -1.954         ;
; i_clk_50 ; 0.421  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -1.286 ; -32.535            ;
; w_cpuClk ; -0.173 ; -0.938             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; w_cpuClk ; -0.070 ; -0.210            ;
; i_clk_50 ; 1.169  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_clk_50 ; -3.201 ; -1191.643                     ;
; w_cpuClk ; -3.201 ; -264.913                      ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_cpuClk'                                                                                   ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -14.418 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.628     ;
; -14.318 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.528     ;
; -14.303 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.513     ;
; -14.175 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 14.430     ;
; -14.171 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.381     ;
; -14.137 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 14.392     ;
; -14.114 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 14.369     ;
; -14.060 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.270     ;
; -14.027 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 14.282     ;
; -13.938 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.481     ; 14.458     ;
; -13.873 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 14.083     ;
; -13.817 ; T65:CPU|PC[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 14.072     ;
; -13.791 ; T65:CPU|PC[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.744     ; 14.048     ;
; -13.765 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.481     ; 14.285     ;
; -13.723 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 13.978     ;
; -13.704 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.437     ; 14.268     ;
; -13.601 ; T65:CPU|PC[14]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.065     ; 14.537     ;
; -13.587 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.879     ; 12.709     ;
; -13.567 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.481     ; 14.087     ;
; -13.558 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 14.150     ;
; -13.515 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.437     ; 14.079     ;
; -13.484 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.135     ; 14.350     ;
; -13.482 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 14.074     ;
; -13.458 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 14.050     ;
; -13.443 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 14.035     ;
; -13.382 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.437     ; 13.946     ;
; -13.382 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.974     ;
; -13.369 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.939      ; 15.309     ;
; -13.367 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.959     ;
; -13.343 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.437     ; 13.907     ;
; -13.315 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.952     ;
; -13.311 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.903     ;
; -13.284 ; T65:CPU|DL[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.791     ; 13.494     ;
; -13.279 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.326      ; 14.606     ;
; -13.277 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.914     ;
; -13.269 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.939      ; 15.209     ;
; -13.262 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.854     ;
; -13.254 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.891     ;
; -13.254 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.939      ; 15.194     ;
; -13.248 ; T65:CPU|DL[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.840     ;
; -13.239 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.876     ;
; -13.235 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.827     ;
; -13.209 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.879     ; 12.331     ;
; -13.201 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.838     ;
; -13.200 ; T65:CPU|DL[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.792     ;
; -13.200 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.792     ;
; -13.178 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.815     ;
; -13.167 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.804     ;
; -13.162 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.754     ;
; -13.161 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.879     ; 12.283     ;
; -13.147 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.739     ;
; -13.128 ; T65:CPU|DL[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.864     ; 13.265     ;
; -13.126 ; T65:CPU|PC[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.984      ; 15.111     ;
; -13.124 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.716     ;
; -13.122 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.939      ; 15.062     ;
; -13.119 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.497     ; 12.623     ;
; -13.101 ; T65:CPU|DL[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.693     ;
; -13.095 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.097     ; 13.999     ;
; -13.091 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.728     ;
; -13.088 ; T65:CPU|PC[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.984      ; 15.073     ;
; -13.085 ; T65:CPU|DL[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.677     ;
; -13.073 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 13.980     ;
; -13.067 ; T65:CPU|PC[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.704     ;
; -13.065 ; T65:CPU|PC[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.984      ; 15.050     ;
; -13.051 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.952     ; 12.100     ;
; -13.044 ; T65:CPU|PC[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.681     ;
; -13.028 ; T65:CPU|DL[1]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.864     ; 13.165     ;
; -13.019 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.656     ;
; -13.015 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.607     ;
; -13.014 ; T65:CPU|BAH[6]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.064     ; 13.951     ;
; -13.013 ; T65:CPU|DL[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.605     ;
; -13.013 ; T65:CPU|DL[2]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.864     ; 13.150     ;
; -13.011 ; T65:CPU|DL[5]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.939      ; 14.951     ;
; -12.997 ; T65:CPU|PC[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.746     ; 13.252     ;
; -12.997 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 13.904     ;
; -12.990 ; T65:CPU|DL[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.582     ;
; -12.981 ; T65:CPU|PC[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.618     ;
; -12.978 ; T65:CPU|PC[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.984      ; 14.963     ;
; -12.965 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 13.872     ;
; -12.958 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.595     ;
; -12.957 ; T65:CPU|PC[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.594     ;
; -12.957 ; T65:CPU|PC[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.594     ;
; -12.957 ; T65:CPU|IR[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.050     ; 13.908     ;
; -12.937 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.529     ;
; -12.931 ; T65:CPU|PC[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.362     ; 13.570     ;
; -12.909 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.050     ; 13.860     ;
; -12.904 ; T65:CPU|DL[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.409     ; 13.496     ;
; -12.900 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 13.807     ;
; -12.897 ; T65:CPU|IR[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.437     ; 13.461     ;
; -12.894 ; T65:CPU|IR[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.510     ; 13.385     ;
; -12.889 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.249      ; 15.139     ;
; -12.885 ; T65:CPU|PC[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.819     ; 13.067     ;
; -12.881 ; T65:CPU|PC[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.518     ;
; -12.881 ; T65:CPU|DL[3]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.864     ; 13.018     ;
; -12.871 ; T65:CPU|PC[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.508     ;
; -12.865 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.497     ; 12.369     ;
; -12.863 ; T65:CPU|PC[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 13.500     ;
; -12.855 ; T65:CPU|PC[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.362     ; 13.494     ;
; -12.847 ; T65:CPU|PC[3]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.819     ; 13.029     ;
; -12.846 ; T65:CPU|IR[2]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.510     ; 13.337     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.187 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.518     ;
; -14.173 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 15.505     ;
; -14.129 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 15.475     ;
; -14.129 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.460     ;
; -14.118 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.449     ;
; -14.115 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 15.447     ;
; -14.104 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 15.436     ;
; -14.071 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 15.417     ;
; -14.060 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 15.406     ;
; -14.050 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.170     ; 14.928     ;
; -14.036 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.169     ; 14.915     ;
; -13.992 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.155     ; 14.885     ;
; -13.854 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 15.142     ;
; -13.844 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.175     ;
; -13.830 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 15.162     ;
; -13.812 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 15.141     ;
; -13.798 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.129     ;
; -13.796 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 15.084     ;
; -13.786 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 15.132     ;
; -13.785 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 15.073     ;
; -13.741 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 15.071     ;
; -13.717 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.213     ; 14.552     ;
; -13.701 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.170     ; 14.579     ;
; -13.697 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.028     ;
; -13.695 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 15.025     ;
; -13.687 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.018     ;
; -13.687 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.169     ; 14.566     ;
; -13.673 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 15.005     ;
; -13.671 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 15.002     ;
; -13.657 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 14.989     ;
; -13.655 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 15.013     ;
; -13.649 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.322      ; 15.019     ;
; -13.646 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 14.975     ;
; -13.643 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.155     ; 14.536     ;
; -13.641 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.311      ; 15.000     ;
; -13.636 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 14.922     ;
; -13.635 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.323      ; 15.006     ;
; -13.629 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.975     ;
; -13.622 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.910     ;
; -13.620 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.951     ;
; -13.613 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.959     ;
; -13.597 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.325      ; 14.970     ;
; -13.591 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.337      ; 14.976     ;
; -13.586 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.916     ;
; -13.585 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 14.914     ;
; -13.583 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.914     ;
; -13.582 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 14.911     ;
; -13.569 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 14.901     ;
; -13.565 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 14.852     ;
; -13.550 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.880     ;
; -13.536 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 14.868     ;
; -13.525 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.871     ;
; -13.521 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.809     ;
; -13.519 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 14.806     ;
; -13.511 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.799     ;
; -13.493 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.309      ; 14.850     ;
; -13.479 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.837     ;
; -13.479 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.810     ;
; -13.470 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 14.756     ;
; -13.444 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.732     ;
; -13.435 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.324      ; 14.807     ;
; -13.435 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 14.767     ;
; -13.433 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.764     ;
; -13.411 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 14.740     ;
; -13.411 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.741     ;
; -13.410 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 14.697     ;
; -13.409 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 14.695     ;
; -13.406 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 14.692     ;
; -13.399 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.309      ; 14.756     ;
; -13.385 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.743     ;
; -13.384 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.714     ;
; -13.368 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.213     ; 14.203     ;
; -13.358 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 14.690     ;
; -13.354 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.642     ;
; -13.341 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.324      ; 14.713     ;
; -13.338 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.626     ;
; -13.324 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.655     ;
; -13.323 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.653     ;
; -13.322 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 14.637     ;
; -13.320 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.650     ;
; -13.316 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 14.643     ;
; -13.250 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.240      ; 14.538     ;
; -13.249 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.579     ;
; -13.235 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 14.521     ;
; -13.235 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 14.522     ;
; -13.214 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.558     ;
; -13.200 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.546     ;
; -13.166 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.496     ;
; -13.160 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.266      ; 14.474     ;
; -13.149 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 14.479     ;
; -13.149 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 14.480     ;
; -13.143 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.297      ; 14.488     ;
; -13.131 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.309      ; 14.488     ;
; -13.117 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.310      ; 14.475     ;
; -13.099 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.298      ; 14.445     ;
; -13.097 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.297      ; 14.442     ;
; -13.073 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 14.360     ;
; -13.073 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.324      ; 14.445     ;
; -13.066 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.266      ; 14.380     ;
; -13.048 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 14.392     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_cpuClk'                                                                                                                       ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.273 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.452      ; 2.421      ;
; -0.235 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.724      ; 2.231      ;
; -0.195 ; SBCTextDisplayRGB:VDU|kbBuffer~61    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.725      ; 2.272      ;
; -0.190 ; bufferedUART:UART|rxBuffer~19        ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.076      ; 1.628      ;
; -0.151 ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.076      ; 1.667      ;
; -0.131 ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.076      ; 1.687      ;
; -0.123 ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.722      ; 2.341      ;
; -0.108 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.076      ; 1.710      ;
; -0.092 ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.705      ; 2.355      ;
; -0.079 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.452      ; 2.615      ;
; -0.079 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.452      ; 2.615      ;
; -0.079 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.452      ; 2.615      ;
; -0.053 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.640      ;
; -0.053 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.640      ;
; -0.053 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.640      ;
; -0.053 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.640      ;
; -0.053 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.451      ; 2.640      ;
; -0.046 ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.708      ; 2.404      ;
; -0.007 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.724      ; 2.459      ;
; 0.002  ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.705      ; 2.449      ;
; 0.050  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.611      ;
; 0.059  ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.705      ; 2.506      ;
; 0.065  ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.725      ; 2.532      ;
; 0.070  ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.076      ; 1.888      ;
; 0.074  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.635      ;
; 0.086  ; T65:CPU|S[6]                         ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.657      ; 3.955      ;
; 0.086  ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.705      ; 2.533      ;
; 0.094  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.655      ;
; 0.112  ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.255      ; 2.109      ;
; 0.113  ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.278      ; 2.133      ;
; 0.118  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.679      ;
; 0.134  ; SBCTextDisplayRGB:VDU|kbBuffer~50    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.708      ; 2.584      ;
; 0.159  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.255      ; 2.156      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.250      ; 2.180      ;
; 0.190  ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.278      ; 2.210      ;
; 0.191  ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.278      ; 2.211      ;
; 0.192  ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.080      ; 2.014      ;
; 0.196  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.176      ;
; 0.218  ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.284      ; 2.244      ;
; 0.219  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.284      ; 2.245      ;
; 0.225  ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.241      ; 2.208      ;
; 0.238  ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.284      ; 2.264      ;
; 0.247  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.290      ; 2.279      ;
; 0.247  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.290      ; 2.279      ;
; 0.247  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.290      ; 2.279      ;
; 0.247  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.290      ; 2.279      ;
; 0.253  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.293      ; 2.288      ;
; 0.253  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.293      ; 2.288      ;
; 0.253  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.293      ; 2.288      ;
; 0.253  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.293      ; 2.288      ;
; 0.260  ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.274      ; 2.276      ;
; 0.261  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.038      ;
; 0.261  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.038      ;
; 0.261  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.038      ;
; 0.263  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.243      ;
; 0.272  ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.247      ; 2.261      ;
; 0.276  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.834      ;
; 0.281  ; T65:CPU|PC[15]                       ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.603      ; 4.096      ;
; 0.281  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.827      ; 3.840      ;
; 0.282  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.096      ;
; 0.282  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.096      ;
; 0.282  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.096      ;
; 0.282  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.096      ;
; 0.282  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.096      ;
; 0.283  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.841      ;
; 0.294  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.284      ; 2.320      ;
; 0.298  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.827      ; 3.857      ;
; 0.304  ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.277      ; 2.323      ;
; 0.305  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.082      ;
; 0.305  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.082      ;
; 0.305  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.565      ; 4.082      ;
; 0.306  ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.286      ;
; 0.307  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.250      ; 2.299      ;
; 0.315  ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.247      ; 2.304      ;
; 0.316  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.282      ; 2.340      ;
; 0.318  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.282      ; 2.342      ;
; 0.320  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.878      ;
; 0.325  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.827      ; 3.884      ;
; 0.327  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.885      ;
; 0.327  ; bufferedUART:UART|rxInPointer[4]     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.141      ;
; 0.329  ; SBCTextDisplayRGB:VDU|kbBuffer~59    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.309      ;
; 0.334  ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.314      ;
; 0.334  ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.241      ; 2.317      ;
; 0.339  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.282      ; 2.363      ;
; 0.342  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.827      ; 3.901      ;
; 0.344  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.905      ;
; 0.344  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.905      ;
; 0.354  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.334      ;
; 0.356  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.274      ; 2.372      ;
; 0.357  ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.250      ; 2.349      ;
; 0.362  ; T65:CPU|PC[14]                       ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.636      ; 4.210      ;
; 0.366  ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.281      ; 2.389      ;
; 0.368  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.926      ;
; 0.374  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[5]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.826      ; 3.932      ;
; 0.382  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.284      ; 2.408      ;
; 0.388  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.949      ;
; 0.388  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.829      ; 3.949      ;
; 0.391  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.258      ; 2.391      ;
; 0.391  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.282      ; 2.415      ;
; 0.394  ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.241      ; 2.377      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.421 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.158      ;
; 0.423 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.160      ;
; 0.432 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.170      ;
; 0.433 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.173      ;
; 0.436 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.173      ;
; 0.438 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.175      ;
; 0.439 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.176      ;
; 0.447 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.758      ;
; 0.452 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.465 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.758      ;
; 0.467 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.758      ;
; 0.475 ; bufferedUART:UART|rxInPointer[0]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.472      ; 1.201      ;
; 0.485 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.049      ; 0.746      ;
; 0.502 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.793      ;
; 0.502 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.793      ;
; 0.503 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.795      ;
; 0.508 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.477      ; 1.239      ;
; 0.509 ; bufferedUART:UART|rxInPointer[3]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.472      ; 1.235      ;
; 0.511 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.802      ;
; 0.511 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.804      ;
; 0.520 ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.812      ;
; 0.526 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[1]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|rxBuffer~14                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.820      ;
; 0.534 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxBuffer~15                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.826      ;
; 0.534 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[4]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.827      ;
; 0.535 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.827      ;
; 0.535 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.828      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.828      ;
; 0.537 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.829      ;
; 0.540 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a2~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.284      ; 4.369      ;
; 0.543 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2PrevClk                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.836      ;
; 0.549 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.477      ; 1.280      ;
; 0.552 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.477      ; 1.283      ;
; 0.575 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.866      ;
; 0.619 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a6~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.237      ; 4.401      ;
; 0.624 ; w_cpuClk                                  ; InternalRam8K:SRAM2|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated|ram_block1a7~porta_we_reg                                            ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.231      ; 4.400      ;
; 0.629 ; w_cpuClk                                  ; InternalRam8K:SRAM2|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated|ram_block1a0~porta_we_reg                                            ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.232      ; 4.406      ;
; 0.631 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.569      ; 1.412      ;
; 0.633 ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.642 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a15~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 3.224      ; 4.411      ;
; 0.643 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.934      ;
; 0.645 ; bufferedUART:UART|txBuffer[4]             ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.936      ;
; 0.646 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.937      ;
; 0.646 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.937      ;
; 0.647 ; bufferedUART:UART|txBuffer[6]             ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.938      ;
; 0.653 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.944      ;
; 0.669 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.483      ; 1.406      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk_50'                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.286 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.208      ;
; -1.272 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.194      ;
; -1.272 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.194      ;
; -1.272 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.194      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.915 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.837      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.868 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.790      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.693 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 1.615      ;
; -0.687 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.391      ; 2.079      ;
; -0.687 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.391      ; 2.079      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'w_cpuClk'                                                                                                               ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.173 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.378      ;
; -0.153 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.358      ;
; -0.153 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.358      ;
; -0.153 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.358      ;
; -0.153 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.358      ;
; -0.153 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.714      ; 2.358      ;
; 0.027  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.725      ; 2.189      ;
; 0.340  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.899      ; 2.050      ;
; 0.340  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.899      ; 2.050      ;
; 0.340  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.899      ; 2.050      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'w_cpuClk'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.291      ; 1.963      ;
; -0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.291      ; 1.963      ;
; -0.070 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.291      ; 1.963      ;
; 0.278  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.072      ; 2.092      ;
; 0.423  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.226      ;
; 0.423  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.226      ;
; 0.423  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.226      ;
; 0.423  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.226      ;
; 0.423  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.226      ;
; 0.443  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.246      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk_50'                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.169 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.460      ;
; 1.200 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.569      ; 1.981      ;
; 1.200 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.569      ; 1.981      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.378 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.669      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.427 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.718      ;
; 1.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.077      ;
; 1.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.077      ;
; 1.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.077      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
; 1.814 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 2.105      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.35 MHz ; 52.35 MHz       ; w_cpuClk   ;      ;
; 71.27 MHz ; 71.27 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; w_cpuClk ; -13.537 ; -1387.971     ;
; i_clk_50 ; -13.031 ; -2913.163     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.385 ; -2.838        ;
; i_clk_50 ; 0.382  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -1.116 ; -26.725           ;
; w_cpuClk ; -0.200 ; -1.110            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; w_cpuClk ; -0.071 ; -0.213           ;
; i_clk_50 ; 1.068  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.201 ; -1191.643                    ;
; w_cpuClk ; -3.201 ; -264.913                     ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_cpuClk'                                                                                    ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -13.537 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.792     ;
; -13.440 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.695     ;
; -13.408 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.663     ;
; -13.287 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.592     ;
; -13.279 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.534     ;
; -13.235 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.540     ;
; -13.216 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.521     ;
; -13.182 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.437     ;
; -13.158 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.463     ;
; -13.066 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 13.321     ;
; -13.011 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.444     ; 13.569     ;
; -12.980 ; T65:CPU|PC[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.707     ; 13.275     ;
; -12.959 ; T65:CPU|PC[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.264     ;
; -12.875 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 13.180     ;
; -12.863 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.444     ; 13.421     ;
; -12.851 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 13.457     ;
; -12.822 ; T65:CPU|PC[14]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.060     ; 13.764     ;
; -12.775 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.374     ;
; -12.732 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.671     ; 12.063     ;
; -12.703 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.302     ;
; -12.682 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.474     ;
; -12.678 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.277     ;
; -12.646 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.245     ;
; -12.639 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.126     ; 13.515     ;
; -12.638 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.444     ; 13.196     ;
; -12.638 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 13.244     ;
; -12.606 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.205     ;
; -12.585 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.377     ;
; -12.574 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.173     ;
; -12.555 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 13.161     ;
; -12.553 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.345     ;
; -12.525 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.174     ;
; -12.517 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.116     ;
; -12.493 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 13.099     ;
; -12.487 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.320      ; 13.809     ;
; -12.477 ; T65:CPU|DL[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.747     ; 12.732     ;
; -12.473 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.122     ;
; -12.454 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.103     ;
; -12.453 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.102     ;
; -12.445 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.044     ;
; -12.443 ; T65:CPU|DL[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.042     ;
; -12.432 ; T65:CPU|PC[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.840      ; 14.274     ;
; -12.424 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.216     ;
; -12.420 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.019     ;
; -12.416 ; T65:CPU|DL[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 13.015     ;
; -12.401 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.050     ;
; -12.399 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.998     ;
; -12.396 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.045     ;
; -12.382 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 13.031     ;
; -12.380 ; T65:CPU|PC[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.840      ; 14.222     ;
; -12.364 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.671     ; 11.695     ;
; -12.364 ; T65:CPU|DL[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 12.537     ;
; -12.361 ; T65:CPU|PC[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.840      ; 14.203     ;
; -12.348 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.947     ;
; -12.346 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.671     ; 11.677     ;
; -12.345 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.327     ; 12.020     ;
; -12.327 ; T65:CPU|DL[5]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.119     ;
; -12.324 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.973     ;
; -12.319 ; T65:CPU|DL[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.918     ;
; -12.314 ; T65:CPU|DL[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.913     ;
; -12.304 ; T65:CPU|DL[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.903     ;
; -12.303 ; T65:CPU|PC[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.840      ; 14.145     ;
; -12.302 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.901     ;
; -12.270 ; T65:CPU|PC[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.919     ;
; -12.270 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.869     ;
; -12.267 ; T65:CPU|DL[2]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 12.440     ;
; -12.266 ; T65:CPU|BAH[6]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 13.209     ;
; -12.251 ; T65:CPU|PC[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.900     ;
; -12.245 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 13.151     ;
; -12.235 ; T65:CPU|DL[1]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 12.408     ;
; -12.232 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.831     ;
; -12.218 ; T65:CPU|PC[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.363     ; 12.857     ;
; -12.217 ; T65:CPU|DL[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.816     ;
; -12.216 ; T65:CPU|PC[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.697     ; 12.521     ;
; -12.211 ; T65:CPU|DL[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.790      ; 14.003     ;
; -12.210 ; T65:CPU|IR[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.048     ; 13.164     ;
; -12.203 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.753     ; 11.452     ;
; -12.197 ; T65:CPU|PC[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.846     ;
; -12.173 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 13.079     ;
; -12.166 ; T65:CPU|PC[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.815     ;
; -12.164 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.048     ; 13.118     ;
; -12.163 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.086     ; 13.079     ;
; -12.156 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.093      ; 14.251     ;
; -12.149 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.798     ;
; -12.146 ; T65:CPU|PC[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.363     ; 12.785     ;
; -12.141 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.740     ;
; -12.125 ; T65:CPU|PC[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.774     ;
; -12.125 ; T65:CPU|PC[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.830      ; 13.957     ;
; -12.120 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 13.026     ;
; -12.114 ; T65:CPU|PC[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.779     ; 12.337     ;
; -12.113 ; T65:CPU|PC[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.762     ;
; -12.106 ; T65:CPU|DL[3]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 12.279     ;
; -12.104 ; T65:CPU|PC[5]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.840      ; 13.946     ;
; -12.101 ; T65:CPU|DL[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.403     ; 12.700     ;
; -12.097 ; T65:CPU|PC[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.746     ;
; -12.097 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.096     ; 13.003     ;
; -12.085 ; T65:CPU|IR[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.048     ; 13.039     ;
; -12.079 ; T65:CPU|IR[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 12.685     ;
; -12.078 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.353     ; 12.727     ;
; -12.072 ; T65:CPU|IR[0]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.478     ; 12.596     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.031 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 14.318     ;
; -13.013 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 14.301     ;
; -12.978 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 14.265     ;
; -12.974 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 14.261     ;
; -12.967 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 14.269     ;
; -12.960 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 14.248     ;
; -12.956 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 14.244     ;
; -12.914 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 14.216     ;
; -12.910 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 14.212     ;
; -12.882 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.182     ; 13.739     ;
; -12.864 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.181     ; 13.722     ;
; -12.818 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.167     ; 13.690     ;
; -12.706 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.959     ;
; -12.659 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.946     ;
; -12.653 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.906     ;
; -12.649 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.902     ;
; -12.642 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.928     ;
; -12.641 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.929     ;
; -12.610 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.897     ;
; -12.595 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.897     ;
; -12.592 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.880     ;
; -12.591 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.182     ; 13.448     ;
; -12.588 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.876     ;
; -12.573 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.181     ; 13.431     ;
; -12.557 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.216     ; 13.380     ;
; -12.546 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.848     ;
; -12.533 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.820     ;
; -12.527 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.167     ; 13.399     ;
; -12.523 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.810     ;
; -12.507 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.794     ;
; -12.506 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.794     ;
; -12.505 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.793     ;
; -12.503 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.823     ;
; -12.503 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.815     ;
; -12.502 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.789     ;
; -12.496 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.782     ;
; -12.489 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.777     ;
; -12.486 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.213      ; 13.738     ;
; -12.485 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.806     ;
; -12.485 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.274      ; 13.798     ;
; -12.459 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.761     ;
; -12.443 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.745     ;
; -12.439 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 13.774     ;
; -12.439 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.288      ; 13.766     ;
; -12.438 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.726     ;
; -12.433 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.719     ;
; -12.432 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.215      ; 13.686     ;
; -12.402 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.689     ;
; -12.402 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.689     ;
; -12.392 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.678     ;
; -12.377 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.630     ;
; -12.350 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.215      ; 13.604     ;
; -12.348 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.250      ; 13.637     ;
; -12.346 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.599     ;
; -12.340 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.213      ; 13.592     ;
; -12.335 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.272      ; 13.646     ;
; -12.334 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.587     ;
; -12.317 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.629     ;
; -12.293 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.581     ;
; -12.290 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.576     ;
; -12.285 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.538     ;
; -12.282 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.215      ; 13.536     ;
; -12.277 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.213      ; 13.529     ;
; -12.271 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.287      ; 13.597     ;
; -12.266 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.216     ; 13.089     ;
; -12.266 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.250      ; 13.555     ;
; -12.262 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.550     ;
; -12.257 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.544     ;
; -12.256 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.543     ;
; -12.246 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.499     ;
; -12.238 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.272      ; 13.549     ;
; -12.236 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.213      ; 13.488     ;
; -12.220 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.273      ; 13.532     ;
; -12.198 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.451     ;
; -12.198 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.250      ; 13.487     ;
; -12.193 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.480     ;
; -12.182 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.435     ;
; -12.178 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.247      ; 13.464     ;
; -12.178 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.239      ; 13.456     ;
; -12.174 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.287      ; 13.500     ;
; -12.162 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.450     ;
; -12.152 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.439     ;
; -12.134 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.213      ; 13.386     ;
; -12.122 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.409     ;
; -12.101 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.354     ;
; -12.091 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.262      ; 13.392     ;
; -12.050 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.337     ;
; -12.037 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.264      ; 13.340     ;
; -12.034 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.248      ; 13.321     ;
; -12.017 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.249      ; 13.305     ;
; -12.010 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 13.287     ;
; -11.982 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.284     ;
; -11.968 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.269      ; 13.276     ;
; -11.966 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.214      ; 13.219     ;
; -11.955 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.264      ; 13.258     ;
; -11.951 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.263      ; 13.253     ;
; -11.950 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.270      ; 13.259     ;
; -11.945 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.262      ; 13.246     ;
; -11.913 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.238      ; 13.190     ;
; -11.904 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.284      ; 13.227     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.385 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.333      ; 2.173      ;
; -0.242 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.515      ; 1.998      ;
; -0.198 ; SBCTextDisplayRGB:VDU|kbBuffer~61    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.512      ; 2.039      ;
; -0.181 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.333      ; 2.377      ;
; -0.181 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.333      ; 2.377      ;
; -0.181 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.333      ; 2.377      ;
; -0.155 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.332      ; 2.402      ;
; -0.155 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.332      ; 2.402      ;
; -0.155 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.332      ; 2.402      ;
; -0.155 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.332      ; 2.402      ;
; -0.155 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.332      ; 2.402      ;
; -0.142 ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.511      ; 2.094      ;
; -0.136 ; bufferedUART:UART|rxBuffer~19        ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.875      ; 1.464      ;
; -0.111 ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.497      ; 2.111      ;
; -0.103 ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.875      ; 1.497      ;
; -0.086 ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.875      ; 1.514      ;
; -0.068 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.875      ; 1.532      ;
; -0.067 ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.498      ; 2.156      ;
; -0.065 ; T65:CPU|S[6]                         ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.408      ; 3.538      ;
; -0.028 ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.497      ; 2.194      ;
; -0.020 ; SBCTextDisplayRGB:VDU|dispByteSent   ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.515      ; 2.220      ;
; 0.019  ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.497      ; 2.241      ;
; 0.035  ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.512      ; 2.272      ;
; 0.036  ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.497      ; 2.258      ;
; 0.037  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.229      ;
; 0.059  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.251      ;
; 0.079  ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.080      ; 1.884      ;
; 0.086  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.278      ;
; 0.093  ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.875      ; 1.693      ;
; 0.097  ; SBCTextDisplayRGB:VDU|kbBuffer~50    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.498      ; 2.320      ;
; 0.108  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.300      ;
; 0.108  ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 1.935      ;
; 0.131  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.080      ; 1.936      ;
; 0.138  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.635      ;
; 0.138  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.635      ;
; 0.138  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.635      ;
; 0.145  ; T65:CPU|PC[15]                       ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.343      ; 3.683      ;
; 0.157  ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 1.984      ;
; 0.161  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.056      ; 1.942      ;
; 0.164  ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.102      ; 1.991      ;
; 0.166  ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.957      ;
; 0.179  ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.106      ; 2.010      ;
; 0.187  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.684      ;
; 0.187  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.684      ;
; 0.187  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.302      ; 3.684      ;
; 0.196  ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.106      ; 2.027      ;
; 0.202  ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.879      ; 1.806      ;
; 0.202  ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.057      ; 1.984      ;
; 0.212  ; T65:CPU|PC[14]                       ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.368      ; 3.775      ;
; 0.214  ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.097      ; 2.036      ;
; 0.222  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.104      ; 2.051      ;
; 0.226  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 2.063      ;
; 0.226  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 2.063      ;
; 0.226  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 2.063      ;
; 0.226  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 2.063      ;
; 0.235  ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.065      ; 2.025      ;
; 0.237  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.428      ;
; 0.242  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.056      ; 2.023      ;
; 0.243  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.434      ;
; 0.244  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.435      ;
; 0.245  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.113      ; 2.083      ;
; 0.245  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.113      ; 2.083      ;
; 0.245  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.113      ; 2.083      ;
; 0.245  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.113      ; 2.083      ;
; 0.255  ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.098      ; 2.078      ;
; 0.258  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.449      ;
; 0.263  ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 2.048      ;
; 0.271  ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.065      ; 2.061      ;
; 0.276  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 2.067      ;
; 0.277  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.104      ; 2.106      ;
; 0.282  ; SBCTextDisplayRGB:VDU|kbBuffer~59    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 2.067      ;
; 0.284  ; T65:CPU|PC[13]                       ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.368      ; 3.847      ;
; 0.285  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.103      ; 2.113      ;
; 0.286  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.477      ;
; 0.286  ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 2.071      ;
; 0.287  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.103      ; 2.115      ;
; 0.288  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.103      ; 2.116      ;
; 0.292  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.483      ;
; 0.293  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.484      ;
; 0.295  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.097      ; 2.117      ;
; 0.307  ; T65:CPU|Set_Addr_To_r[0]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.498      ;
; 0.312  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.909      ;
; 0.312  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.909      ;
; 0.312  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.909      ;
; 0.312  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.909      ;
; 0.312  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.909      ;
; 0.314  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[3]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.505      ;
; 0.316  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.056      ; 2.097      ;
; 0.319  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[5]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.476      ; 3.510      ;
; 0.320  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.512      ;
; 0.320  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.477      ; 3.512      ;
; 0.320  ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 2.111      ;
; 0.324  ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.103      ; 2.152      ;
; 0.334  ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.061      ; 2.120      ;
; 0.342  ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.097      ; 2.164      ;
; 0.346  ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 2.131      ;
; 0.351  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.081      ; 2.157      ;
; 0.353  ; SBCTextDisplayRGB:VDU|kbBuffer~23    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.056      ; 2.134      ;
; 0.355  ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.081      ; 2.161      ;
; 0.357  ; bufferedUART:UART|rxInPointer[4]     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.954      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.684      ;
; 0.401 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.407 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.062      ;
; 0.408 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.063      ;
; 0.417 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.073      ;
; 0.418 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.074      ;
; 0.420 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.075      ;
; 0.421 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.076      ;
; 0.425 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.425      ; 1.080      ;
; 0.430 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.669      ;
; 0.449 ; bufferedUART:UART|rxInPointer[0]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.416      ; 1.095      ;
; 0.464 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.730      ;
; 0.465 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.731      ;
; 0.472 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.739      ;
; 0.480 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.748      ;
; 0.481 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.747      ;
; 0.482 ; bufferedUART:UART|rxInPointer[3]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.416      ; 1.128      ;
; 0.484 ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.750      ;
; 0.486 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.420      ; 1.136      ;
; 0.491 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[1]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.759      ;
; 0.494 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|rxBuffer~14                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.760      ;
; 0.498 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxBuffer~15                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.764      ;
; 0.498 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[4]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.766      ;
; 0.498 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 0.766      ;
; 0.499 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.765      ;
; 0.500 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.766      ;
; 0.500 ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.766      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.501 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.767      ;
; 0.508 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2PrevClk                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.775      ;
; 0.509 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a2~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.986      ; 3.995      ;
; 0.519 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.420      ; 1.169      ;
; 0.519 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.420      ; 1.169      ;
; 0.539 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.805      ;
; 0.544 ; bufferedUART:UART|txState.idle            ; bufferedUART:UART|txd                                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.537      ; 1.276      ;
; 0.578 ; w_cpuClk                                  ; InternalRam8K:SRAM2|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated|ram_block1a7~porta_we_reg                                            ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.943      ; 4.021      ;
; 0.584 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a6~porta_we_reg                                           ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.946      ; 4.030      ;
; 0.587 ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.588 ; w_cpuClk                                  ; InternalRam8K:SRAM2|altsyncram:altsyncram_component|altsyncram_a8g1:auto_generated|ram_block1a0~porta_we_reg                                            ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.941      ; 4.029      ;
; 0.598 ; w_cpuClk                                  ; InternalRam32K:SRAM1|altsyncram:altsyncram_component|altsyncram_r3q3:auto_generated|ram_block1a15~porta_we_reg                                          ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.932      ; 4.030      ;
; 0.601 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.866      ;
; 0.602 ; bufferedUART:UART|txBuffer[4]             ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.867      ;
; 0.603 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.869      ;
; 0.604 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.869      ;
; 0.604 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.869      ;
; 0.604 ; bufferedUART:UART|txBuffer[6]             ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.869      ;
; 0.615 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.881      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.047      ;
; -1.083 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.083 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.083 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 2.014      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.726 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.657      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.682 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.613      ;
; -0.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.915      ;
; -0.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.377      ; 1.915      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
; -0.531 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.071     ; 1.462      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.200 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.241      ;
; -0.182 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.223      ;
; -0.182 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.223      ;
; -0.182 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.223      ;
; -0.182 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.223      ;
; -0.182 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.549      ; 2.223      ;
; 0.020  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.559      ; 2.031      ;
; 0.344  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.756      ; 1.904      ;
; 0.344  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.756      ; 1.904      ;
; 0.344  ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.756      ; 1.904      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 1.766      ;
; -0.071 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 1.766      ;
; -0.071 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.112      ; 1.766      ;
; 0.302  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.872      ; 1.899      ;
; 0.416  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.002      ;
; 0.416  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.002      ;
; 0.416  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.002      ;
; 0.416  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.002      ;
; 0.416  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.002      ;
; 0.437  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.861      ; 2.023      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.334      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.537      ; 1.800      ;
; 1.068 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.537      ; 1.800      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.277 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.542      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.323 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.589      ;
; 1.633 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.899      ;
; 1.633 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.899      ;
; 1.633 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.899      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
; 1.645 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.911      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -5.587 ; -545.830       ;
; i_clk_50 ; -5.547 ; -1019.223      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.140 ; -0.809        ;
; i_clk_50 ; 0.150  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -0.060 ; -0.711            ;
; w_cpuClk ; 0.202  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; w_cpuClk ; 0.130 ; 0.000             ;
; i_clk_50 ; 0.516 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.000 ; -807.562                     ;
; w_cpuClk ; -1.000 ; -177.000                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_cpuClk'                                                                                   ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -5.587 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 6.249      ;
; -5.580 ; T65:CPU|IR[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.889     ; 5.678      ;
; -5.562 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 6.224      ;
; -5.516 ; T65:CPU|DL[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 6.178      ;
; -5.511 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 6.173      ;
; -5.490 ; T65:CPU|PC[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 6.180      ;
; -5.483 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 6.173      ;
; -5.469 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 6.159      ;
; -5.464 ; T65:CPU|DL[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 6.126      ;
; -5.426 ; T65:CPU|IR[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.889     ; 5.524      ;
; -5.417 ; T65:CPU|IR[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.889     ; 5.515      ;
; -5.402 ; T65:CPU|PC[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 6.092      ;
; -5.376 ; T65:CPU|PC[14]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.334      ;
; -5.374 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.176     ; 6.185      ;
; -5.373 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.193     ; 6.167      ;
; -5.364 ; T65:CPU|IR[6]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.617      ;
; -5.344 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.176     ; 6.155      ;
; -5.337 ; T65:CPU|PC[5]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 6.027      ;
; -5.316 ; T65:CPU|DL[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 5.978      ;
; -5.293 ; T65:CPU|PC[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.297     ; 5.983      ;
; -5.289 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.193     ; 6.083      ;
; -5.286 ; T65:CPU|PC[6]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.301     ; 5.972      ;
; -5.274 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.091      ;
; -5.267 ; T65:CPU|IR[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.520      ;
; -5.252 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.176     ; 6.063      ;
; -5.251 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.193     ; 6.045      ;
; -5.249 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.066      ;
; -5.245 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 6.173      ;
; -5.210 ; T65:CPU|IR[5]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.463      ;
; -5.209 ; T65:CPU|DL[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.026      ;
; -5.203 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.020      ;
; -5.202 ; T65:CPU|IR[6]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.455      ;
; -5.201 ; T65:CPU|IR[7]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.454      ;
; -5.198 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.015      ;
; -5.193 ; T65:CPU|IR[6]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.446      ;
; -5.190 ; T65:CPU|DL[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.007      ;
; -5.186 ; T65:CPU|IR[6]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 5.266      ;
; -5.184 ; T65:CPU|DL[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 6.001      ;
; -5.183 ; T65:CPU|IR[6]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.436      ;
; -5.177 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 6.022      ;
; -5.174 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.176     ; 5.985      ;
; -5.170 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 6.015      ;
; -5.165 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.982      ;
; -5.156 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 6.001      ;
; -5.155 ; T65:CPU|IR[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.018     ; 6.124      ;
; -5.151 ; T65:CPU|DL[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.500      ; 6.638      ;
; -5.151 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.968      ;
; -5.138 ; T65:CPU|DL[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.955      ;
; -5.135 ; T65:CPU|DL[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.134      ; 6.256      ;
; -5.133 ; T65:CPU|DL[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.950      ;
; -5.126 ; T65:CPU|DL[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.500      ; 6.613      ;
; -5.125 ; T65:CPU|IR[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.018     ; 6.094      ;
; -5.119 ; T65:CPU|DL[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.936      ;
; -5.118 ; T65:CPU|DL[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.935      ;
; -5.114 ; T65:CPU|DL[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.931      ;
; -5.113 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.366      ;
; -5.112 ; T65:CPU|PC[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.957      ;
; -5.107 ; T65:CPU|DL[7]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.325     ; 5.769      ;
; -5.105 ; T65:CPU|PC[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.950      ;
; -5.105 ; T65:CPU|IR[6]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.025     ; 6.067      ;
; -5.104 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.357      ;
; -5.093 ; T65:CPU|PC[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.938      ;
; -5.093 ; T65:CPU|DL[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.910      ;
; -5.091 ; T65:CPU|PC[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.936      ;
; -5.089 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.934      ;
; -5.087 ; T65:CPU|BAH[6]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.045      ;
; -5.086 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.931      ;
; -5.086 ; T65:CPU|DL[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.903      ;
; -5.080 ; T65:CPU|DL[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.500      ; 6.567      ;
; -5.075 ; T65:CPU|DL[2]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.500      ; 6.562      ;
; -5.072 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.917      ;
; -5.067 ; T65:CPU|DL[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.884      ;
; -5.063 ; T65:CPU|PC[14]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.126      ; 6.176      ;
; -5.058 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.018     ; 6.027      ;
; -5.057 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.035     ; 6.009      ;
; -5.054 ; T65:CPU|PC[3]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.528      ; 6.569      ;
; -5.050 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 5.993      ;
; -5.048 ; T65:CPU|IR[5]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.301      ;
; -5.047 ; T65:CPU|PC[1]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.528      ; 6.562      ;
; -5.047 ; T65:CPU|DL[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.864      ;
; -5.042 ; T65:CPU|DL[2]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.859      ;
; -5.039 ; T65:CPU|IR[7]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.292      ;
; -5.039 ; T65:CPU|IR[5]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.292      ;
; -5.033 ; T65:CPU|PC[0]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.528      ; 6.548      ;
; -5.033 ; T65:CPU|IR[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.018     ; 6.002      ;
; -5.032 ; T65:CPU|IR[5]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 5.112      ;
; -5.030 ; T65:CPU|IR[7]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.283      ;
; -5.029 ; T65:CPU|IR[5]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.282      ;
; -5.028 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.018     ; 5.997      ;
; -5.028 ; T65:CPU|DL[5]            ; T65:CPU|BAL[8] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.500      ; 6.515      ;
; -5.028 ; T65:CPU|PC[9]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 5.986      ;
; -5.024 ; T65:CPU|PC[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.869      ;
; -5.024 ; T65:CPU|PC[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.869      ;
; -5.023 ; T65:CPU|IR[7]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.907     ; 5.103      ;
; -5.021 ; T65:CPU|PC[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.866      ;
; -5.020 ; T65:CPU|IR[7]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.734     ; 5.273      ;
; -5.018 ; T65:CPU|PC[11]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.048     ; 5.957      ;
; -5.014 ; T65:CPU|PC[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.859      ;
; -5.005 ; T65:CPU|PC[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.142     ; 5.850      ;
; -5.003 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.820      ;
+--------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.547 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.682      ;
; -5.543 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.679      ;
; -5.528 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.671      ;
; -5.513 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.648      ;
; -5.509 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.645      ;
; -5.506 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.641      ;
; -5.502 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.638      ;
; -5.494 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.637      ;
; -5.487 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.630      ;
; -5.444 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.579      ;
; -5.440 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.576      ;
; -5.427 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.053     ; 6.383      ;
; -5.425 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.568      ;
; -5.423 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.052     ; 6.380      ;
; -5.415 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.528      ;
; -5.408 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.045     ; 6.372      ;
; -5.381 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.494      ;
; -5.378 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.509      ;
; -5.374 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.487      ;
; -5.365 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.500      ;
; -5.361 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.497      ;
; -5.352 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.053     ; 6.308      ;
; -5.348 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.052     ; 6.305      ;
; -5.346 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.489      ;
; -5.344 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.477      ;
; -5.341 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.474      ;
; -5.339 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.472      ;
; -5.333 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.045     ; 6.297      ;
; -5.331 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.464      ;
; -5.314 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.449      ;
; -5.312 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.425      ;
; -5.310 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.446      ;
; -5.309 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 6.418      ;
; -5.300 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.431      ;
; -5.295 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.438      ;
; -5.295 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.075     ; 6.229      ;
; -5.293 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.424      ;
; -5.292 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.423      ;
; -5.289 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.437      ;
; -5.287 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.434      ;
; -5.285 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.434      ;
; -5.283 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.431      ;
; -5.281 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.144      ; 6.434      ;
; -5.278 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 6.410      ;
; -5.277 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.431      ;
; -5.275 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.386      ;
; -5.272 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.383      ;
; -5.270 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.426      ;
; -5.270 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.381      ;
; -5.268 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.423      ;
; -5.263 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.126      ; 6.398      ;
; -5.262 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.152      ; 6.423      ;
; -5.262 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.395      ;
; -5.262 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.373      ;
; -5.259 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 6.395      ;
; -5.259 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.392      ;
; -5.244 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.134      ; 6.387      ;
; -5.244 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.378      ;
; -5.241 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.388      ;
; -5.241 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.375      ;
; -5.239 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.373      ;
; -5.237 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.385      ;
; -5.233 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.346      ;
; -5.231 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 6.340      ;
; -5.231 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.365      ;
; -5.224 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 6.333      ;
; -5.223 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 6.332      ;
; -5.222 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.377      ;
; -5.220 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.075     ; 6.154      ;
; -5.202 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.335      ;
; -5.200 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 6.332      ;
; -5.194 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.325      ;
; -5.193 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.304      ;
; -5.193 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 6.325      ;
; -5.192 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 6.324      ;
; -5.190 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.301      ;
; -5.182 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.295      ;
; -5.162 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.296      ;
; -5.159 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.293      ;
; -5.157 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.117      ; 6.283      ;
; -5.155 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 6.280      ;
; -5.152 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.300      ;
; -5.149 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 6.280      ;
; -5.148 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.297      ;
; -5.133 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.244      ;
; -5.133 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.289      ;
; -5.131 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.104      ; 6.244      ;
; -5.129 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.262      ;
; -5.125 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.100      ; 6.234      ;
; -5.109 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 6.234      ;
; -5.106 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.124      ; 6.239      ;
; -5.102 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.125      ; 6.236      ;
; -5.094 ; SBCTextDisplayRGB:VDU|charVert[4]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 6.226      ;
; -5.086 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.130      ; 6.225      ;
; -5.060 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.171      ;
; -5.052 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.132      ; 6.193      ;
; -5.049 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.132      ; 6.190      ;
; -5.047 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.132      ; 6.188      ;
; -5.039 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.132      ; 6.180      ;
; -5.037 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 6.148      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                          ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.140 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.061      ; 1.035      ;
; -0.096 ; T65:CPU|S[6]                           ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.618      ; 1.606      ;
; -0.076 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.098      ;
; -0.076 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.098      ;
; -0.076 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.098      ;
; -0.069 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.105      ;
; -0.069 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.105      ;
; -0.069 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.105      ;
; -0.069 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.105      ;
; -0.069 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.060      ; 1.105      ;
; 0.010  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.686      ;
; 0.010  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.686      ;
; 0.010  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.686      ;
; 0.011  ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.602      ; 1.697      ;
; 0.013  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.689      ;
; 0.013  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.689      ;
; 0.013  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.592      ; 1.689      ;
; 0.059  ; T65:CPU|PC[13]                         ; SBCTextDisplayRGB:VDU|controlReg[5]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.622      ; 1.765      ;
; 0.060  ; T65:CPU|PC[14]                         ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.622      ; 1.766      ;
; 0.070  ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.238      ; 0.922      ;
; 0.075  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.238      ; 0.927      ;
; 0.079  ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.236      ; 0.929      ;
; 0.091  ; bufferedUART:UART|rxBuffer~19          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.979      ; 0.684      ;
; 0.097  ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.228      ; 0.939      ;
; 0.105  ; bufferedUART:UART|rxBuffer~15          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.979      ; 0.698      ;
; 0.117  ; bufferedUART:UART|rxBuffer~21          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.979      ; 0.710      ;
; 0.118  ; bufferedUART:UART|rxBuffer~14          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.979      ; 0.711      ;
; 0.120  ; SBCTextDisplayRGB:VDU|kbBuffer~46      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.230      ; 0.964      ;
; 0.138  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.506      ;
; 0.138  ; SBCTextDisplayRGB:VDU|kbBuffer~49      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.228      ; 0.980      ;
; 0.141  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.509      ;
; 0.142  ; T65:CPU|PC[15]                         ; bufferedUART:UART|controlReg[7]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.611      ;
; 0.142  ; T65:CPU|PC[15]                         ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.611      ;
; 0.145  ; T65:CPU|PC[12]                         ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.614      ;
; 0.146  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.238      ; 0.998      ;
; 0.148  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.516      ;
; 0.151  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[7]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.519      ;
; 0.163  ; T65:CPU|PC[9]                          ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.405      ; 1.652      ;
; 0.171  ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.056      ; 0.841      ;
; 0.175  ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.238      ; 1.027      ;
; 0.177  ; SBCTextDisplayRGB:VDU|kbBuffer~52      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.228      ; 1.019      ;
; 0.177  ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.047      ; 0.838      ;
; 0.179  ; T65:CPU|PC[8]                          ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.405      ; 1.668      ;
; 0.181  ; T65:CPU|PC[10]                         ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.861      ;
; 0.182  ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.228      ; 1.024      ;
; 0.183  ; SBCTextDisplayRGB:VDU|kbBuffer~38      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.047      ; 0.844      ;
; 0.186  ; T65:CPU|BAL[8]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxBuffer~13          ; bufferedUART:UART|rxBuffer~13          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[0]     ; bufferedUART:UART|rxReadPointer[0]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[2]     ; bufferedUART:UART|rxReadPointer[2]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[1]     ; bufferedUART:UART|rxReadPointer[1]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.035      ; 0.307      ;
; 0.201  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.203  ; bufferedUART:UART|rxBuffer~18          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.979      ; 0.796      ;
; 0.206  ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.056      ; 0.876      ;
; 0.207  ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.056      ; 0.877      ;
; 0.208  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.022      ; 0.314      ;
; 0.213  ; SBCTextDisplayRGB:VDU|kbBuffer~21      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.043      ; 0.870      ;
; 0.226  ; SBCTextDisplayRGB:VDU|kbBuffer~22      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.045      ; 0.885      ;
; 0.227  ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.060      ; 0.901      ;
; 0.230  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.596      ;
; 0.233  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.599      ;
; 0.233  ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.060      ; 0.907      ;
; 0.236  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.602      ;
; 0.237  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.060      ; 0.911      ;
; 0.238  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.606      ;
; 0.238  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.606      ;
; 0.239  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.605      ;
; 0.239  ; SBCTextDisplayRGB:VDU|kbBuffer~50      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.230      ; 1.083      ;
; 0.240  ; SBCTextDisplayRGB:VDU|kbBuffer~15      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.049      ; 0.903      ;
; 0.241  ; T65:CPU|BAL[7]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.901      ; 1.226      ;
; 0.241  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.609      ;
; 0.241  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|dataOut[1]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.764      ; 1.609      ;
; 0.247  ; T65:CPU|PC[6]                          ; SBCTextDisplayRGB:VDU|controlReg[6]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.359      ; 1.690      ;
; 0.248  ; SBCTextDisplayRGB:VDU|kbBuffer~56      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.042      ; 0.904      ;
; 0.249  ; SBCTextDisplayRGB:VDU|kbBuffer~20      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.043      ; 0.906      ;
; 0.258  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.935      ;
; 0.258  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.935      ;
; 0.258  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.935      ;
; 0.258  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.935      ;
; 0.260  ; bufferedUART:UART|rxBuffer~17          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.983      ; 0.857      ;
; 0.261  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.627      ;
; 0.264  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.630      ;
; 0.264  ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.055      ; 0.933      ;
; 0.265  ; T65:CPU|S[6]                           ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.612      ; 1.961      ;
; 0.267  ; T65:CPU|Set_Addr_To_r[1]               ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.633      ;
; 0.267  ; SBCTextDisplayRGB:VDU|kbBuffer~24      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.043      ; 0.924      ;
; 0.270  ; T65:CPU|Set_Addr_To_r[0]               ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.762      ; 1.636      ;
; 0.272  ; SBCTextDisplayRGB:VDU|kbBuffer~55      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.042      ; 0.928      ;
; 0.272  ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.047      ; 0.933      ;
; 0.273  ; SBCTextDisplayRGB:VDU|kbBuffer~59      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.042      ; 0.929      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; bufferedUART:UART|rxCurrentByteBuffer[5]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.477      ;
; 0.151 ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.478      ;
; 0.152 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.479      ;
; 0.152 ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.479      ;
; 0.153 ; bufferedUART:UART|rxCurrentByteBuffer[6]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.480      ;
; 0.153 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.480      ;
; 0.155 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.482      ;
; 0.171 ; bufferedUART:UART|rxInPointer[0]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.218      ; 0.493      ;
; 0.178 ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkOut           ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.189 ; bufferedUART:UART|rxInPointer[3]          ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.218      ; 0.511      ;
; 0.194 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey1Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta1    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.521      ;
; 0.199 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[0]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[0]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.321      ;
; 0.201 ; Toggle_On_FN_Key:FNKey1Toggle|loopback    ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.202 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[2]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.322      ;
; 0.202 ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[1]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[1]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[1]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; bufferedUART:UART|rxCurrentByteBuffer[0]  ; bufferedUART:UART|rxBuffer~14                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.531      ;
; 0.208 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxBuffer~15                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.220      ; 0.532      ;
; 0.209 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[4]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte[3]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxBuffer~17                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; bufferedUART:UART|rxCurrentByteBuffer[7]  ; bufferedUART:UART|rxBuffer~21                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.331      ;
; 0.214 ; SBCTextDisplayRGB:VDU|pixelCount[0]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2PrevClk                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.335      ;
; 0.230 ; bufferedUART:UART|rxState.dataBit         ; bufferedUART:UART|rxBitCount[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.350      ;
; 0.253 ; bufferedUART:UART|txBuffer[1]             ; bufferedUART:UART|txBuffer[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; bufferedUART:UART|txBuffer[4]             ; bufferedUART:UART|txBuffer[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; bufferedUART:UART|rxCurrentByteBuffer[1]  ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.223      ; 0.582      ;
; 0.256 ; bufferedUART:UART|txBuffer[2]             ; bufferedUART:UART|txBuffer[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; bufferedUART:UART|txBuffer[3]             ; bufferedUART:UART|txBuffer[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; bufferedUART:UART|txBuffer[6]             ; bufferedUART:UART|txBuffer[5]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; bufferedUART:UART|rxState.stopBit         ; bufferedUART:UART|rxState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.376      ;
; 0.260 ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.380      ;
; 0.265 ; bufferedUART:UART|txState.stopBit         ; bufferedUART:UART|txState.idle                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; SBCTextDisplayRGB:VDU|dispCharWRData[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.212      ; 0.583      ;
; 0.268 ; SBCTextDisplayRGB:VDU|ps2ClkFilter[5]     ; SBCTextDisplayRGB:VDU|ps2ClkFilter[5]                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.388      ;
; 0.272 ; SBCTextDisplayRGB:VDU|dispState.clearLine ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.393      ;
; 0.277 ; SBCTextDisplayRGB:VDU|dispState.clearL2   ; SBCTextDisplayRGB:VDU|dispState.clearLine                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.397      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.060 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.011      ;
; -0.057 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.008      ;
; -0.057 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 1.008      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.132  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.819      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.152  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.799      ;
; 0.191  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.191  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.154      ; 0.950      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
; 0.237  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.714      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                               ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.082      ;
; 0.215 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.069      ;
; 0.215 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.069      ;
; 0.215 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.069      ;
; 0.215 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.069      ;
; 0.215 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.807      ; 1.069      ;
; 0.281 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.813      ; 1.009      ;
; 0.441 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.882      ; 0.918      ;
; 0.441 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.882      ; 0.918      ;
; 0.441 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.882      ; 0.918      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.807      ;
; 0.130 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.807      ;
; 0.130 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.063      ; 0.807      ;
; 0.297 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.976      ; 0.887      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.940      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.940      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.940      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.940      ;
; 0.356 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.940      ;
; 0.365 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.970      ; 0.949      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.636      ;
; 0.525 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.234      ; 0.843      ;
; 0.525 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.234      ; 0.843      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.708      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.719      ;
; 0.760 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.880      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
; 0.761 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.881      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -14.418   ; -0.385 ; -1.286   ; -0.071  ; -3.201              ;
;  i_clk_50        ; -14.187   ; 0.150  ; -1.286   ; 0.516   ; -3.201              ;
;  w_cpuClk        ; -14.418   ; -0.385 ; -0.200   ; -0.071  ; -3.201              ;
; Design-wide TNS  ; -4612.347 ; -2.838 ; -33.473  ; -0.213  ; -1456.556           ;
;  i_clk_50        ; -3133.779 ; 0.000  ; -32.535  ; 0.000   ; -1191.643           ;
;  w_cpuClk        ; -1478.568 ; -2.838 ; -1.110   ; -0.213  ; -264.913            ;
+------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sramData[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_sRamCS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_reset               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_clk_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_cts                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_rxd                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18002869 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27052    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1738     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 424428   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18002869 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27052    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1738     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 424428   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 361   ; 361  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 338   ; 338  ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; i_clk_50 ; i_clk_50 ; Base ; Constrained ;
; w_cpuClk ; w_cpuClk ; Base ; Constrained ;
+----------+----------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun May 02 13:47:36 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.418
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.418           -1478.568 w_cpuClk 
    Info (332119):   -14.187           -3133.779 i_clk_50 
Info (332146): Worst-case hold slack is -0.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.273              -1.954 w_cpuClk 
    Info (332119):     0.421               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.286             -32.535 i_clk_50 
    Info (332119):    -0.173              -0.938 w_cpuClk 
Info (332146): Worst-case removal slack is -0.070
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.070              -0.210 w_cpuClk 
    Info (332119):     1.169               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1191.643 i_clk_50 
    Info (332119):    -3.201            -264.913 w_cpuClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.537           -1387.971 w_cpuClk 
    Info (332119):   -13.031           -2913.163 i_clk_50 
Info (332146): Worst-case hold slack is -0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.385              -2.838 w_cpuClk 
    Info (332119):     0.382               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.116             -26.725 i_clk_50 
    Info (332119):    -0.200              -1.110 w_cpuClk 
Info (332146): Worst-case removal slack is -0.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.071              -0.213 w_cpuClk 
    Info (332119):     1.068               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1191.643 i_clk_50 
    Info (332119):    -3.201            -264.913 w_cpuClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.587            -545.830 w_cpuClk 
    Info (332119):    -5.547           -1019.223 i_clk_50 
Info (332146): Worst-case hold slack is -0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.140              -0.809 w_cpuClk 
    Info (332119):     0.150               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -0.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.060              -0.711 i_clk_50 
    Info (332119):     0.202               0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.130               0.000 w_cpuClk 
    Info (332119):     0.516               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -807.562 i_clk_50 
    Info (332119):    -1.000            -177.000 w_cpuClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4806 megabytes
    Info: Processing ended: Sun May 02 13:47:41 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


