Fitter report for rc_noise_test
Thu Oct 09 13:32:27 2008
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Thu Oct 09 13:32:27 2008         ;
; Quartus II Version       ; 8.0 Build 231 07/10/2008 SP 1 SJ Full Version ;
; Revision Name            ; rc_noise_test                                 ;
; Top-level Entity Name    ; rc_noise_test                                 ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S40F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 1,105 / 41,250 ( 3 % )                        ;
; Total pins               ; 326 / 616 ( 53 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 28,672 / 3,423,744 ( < 1 % )                  ;
; DSP block 9-bit elements ; 0 / 112 ( 0 % )                               ;
; Total PLLs               ; 1 / 6 ( 17 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1S40F780C5                   ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/readout_card/test/synth/rc_noise_test.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+---------------------------------------------+-----------------------------------------------+
; Resource                                    ; Usage                                         ;
+---------------------------------------------+-----------------------------------------------+
; Total logic elements                        ; 1,105 / 41,250 ( 3 % )                        ;
;     -- Combinational with no register       ; 97                                            ;
;     -- Register only                        ; 464                                           ;
;     -- Combinational with a register        ; 544                                           ;
;                                             ;                                               ;
; Logic element usage by number of LUT inputs ;                                               ;
;     -- 4 input functions                    ; 176                                           ;
;     -- 3 input functions                    ; 328                                           ;
;     -- 2 input functions                    ; 120                                           ;
;     -- 1 input functions                    ; 290                                           ;
;     -- 0 input functions                    ; 191                                           ;
;                                             ;                                               ;
; Logic elements by mode                      ;                                               ;
;     -- normal mode                          ; 881                                           ;
;     -- arithmetic mode                      ; 224                                           ;
;     -- qfbk mode                            ; 32                                            ;
;     -- register cascade mode                ; 0                                             ;
;     -- synchronous clear/load mode          ; 222                                           ;
;     -- asynchronous clear/load mode         ; 0                                             ;
;                                             ;                                               ;
; Total registers                             ; 1,008 / 44,866 ( 2 % )                        ;
; Total LABs                                  ; 217 / 4,125 ( 5 % )                           ;
; Logic elements in carry chains              ; 256                                           ;
; User inserted logic elements                ; 0                                             ;
; Virtual pins                                ; 0                                             ;
; I/O pins                                    ; 326 / 616 ( 53 % )                            ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                ;
; Global signals                              ; 10                                            ;
; M512s                                       ; 0 / 384 ( 0 % )                               ;
; M4Ks                                        ; 8 / 183 ( 4 % )                               ;
; M-RAMs                                      ; 0 / 4 ( 0 % )                                 ;
; Total memory bits                           ; 28,672 / 3,423,744 ( < 1 % )                  ;
; Total RAM block bits                        ; 36,864 / 3,423,744 ( 1 % )                    ;
; DSP block 9-bit elements                    ; 0 / 112 ( 0 % )                               ;
; PLLs                                        ; 1 / 6 ( 17 % )                                ;
; Global clocks                               ; 10 / 16 ( 63 % )                              ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                ;
; SERDES transmitters                         ; 0 / 90 ( 0 % )                                ;
; SERDES receivers                            ; 0 / 90 ( 0 % )                                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                 ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                  ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%                                  ;
; Maximum fan-out node                        ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 506                                           ;
; Highest non-global fan-out signal           ; ~STRATIX_FITTER_CREATED_GND~I                 ;
; Highest non-global fan-out                  ; 66                                            ;
; Total fan-out                               ; 3981                                          ;
; Average fan-out                             ; 2.76                                          ;
+---------------------------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adc1_dat[0]  ; AB26  ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[10] ; V24   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[11] ; V23   ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[12] ; AA28  ; 1        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[13] ; AA27  ; 1        ; 0            ; 19           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[1]  ; AB25  ; 1        ; 0            ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[2]  ; W23   ; 1        ; 0            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[3]  ; W24   ; 1        ; 0            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[4]  ; AB28  ; 1        ; 0            ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[5]  ; AB27  ; 1        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[6]  ; V22   ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[7]  ; V21   ; 1        ; 0            ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[8]  ; AA25  ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[9]  ; AA26  ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_ovr     ; AG22  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_rdy     ; W22   ; 1        ; 0            ; 13           ; 1           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[0]  ; AF22  ; 8        ; 14           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[10] ; AH25  ; 8        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[11] ; AG25  ; 8        ; 1            ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[12] ; AH26  ; 8        ; 1            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[13] ; AG26  ; 8        ; 1            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[1]  ; AE22  ; 8        ; 9            ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[2]  ; AH23  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[3]  ; AF23  ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[4]  ; AD23  ; 8        ; 7            ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[5]  ; AG23  ; 8        ; 7            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[6]  ; AH24  ; 8        ; 5            ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[7]  ; AE24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[8]  ; AG24  ; 8        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[9]  ; AF25  ; 8        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_ovr     ; N20   ; 2        ; 0            ; 38           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_rdy     ; AH22  ; 8        ; 14           ; 0            ; 5           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[0]  ; M25   ; 2        ; 0            ; 37           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[10] ; N26   ; 2        ; 0            ; 41           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[11] ; N25   ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[12] ; K27   ; 2        ; 0            ; 40           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[13] ; K28   ; 2        ; 0            ; 40           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[1]  ; M26   ; 2        ; 0            ; 37           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[2]  ; N22   ; 2        ; 0            ; 39           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[3]  ; N21   ; 2        ; 0            ; 39           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[4]  ; L27   ; 2        ; 0            ; 38           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[5]  ; L28   ; 2        ; 0            ; 38           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[6]  ; N24   ; 2        ; 0            ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[7]  ; N23   ; 2        ; 0            ; 40           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[8]  ; L25   ; 2        ; 0            ; 39           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[9]  ; L26   ; 2        ; 0            ; 39           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_ovr     ; AA21  ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_rdy     ; N19   ; 2        ; 0            ; 38           ; 1           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[0]  ; AF28  ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[10] ; Y21   ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[11] ; Y22   ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[12] ; AC28  ; 1        ; 0            ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[13] ; AC27  ; 1        ; 0            ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[1]  ; AF27  ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[2]  ; AA23  ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[3]  ; AA24  ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[4]  ; AE28  ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[5]  ; AE27  ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[6]  ; Y24   ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[7]  ; Y23   ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[8]  ; AD28  ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[9]  ; AD27  ; 1        ; 0            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_ovr     ; W27   ; 1        ; 0            ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_rdy     ; AA22  ; 1        ; 0            ; 7            ; 1           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[0]  ; U20   ; 1        ; 0            ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[10] ; Y25   ; 1        ; 0            ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[11] ; Y26   ; 1        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[12] ; V20   ; 1        ; 0            ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[13] ; V19   ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[1]  ; U19   ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[2]  ; W25   ; 1        ; 0            ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[3]  ; W26   ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[4]  ; U23   ; 1        ; 0            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[5]  ; U24   ; 1        ; 0            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[6]  ; Y27   ; 1        ; 0            ; 21           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[7]  ; Y28   ; 1        ; 0            ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[8]  ; U22   ; 1        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[9]  ; U21   ; 1        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_ovr     ; M20   ; 2        ; 0            ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_rdy     ; W28   ; 1        ; 0            ; 23           ; 2           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[0]  ; K26   ; 2        ; 0            ; 41           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[10] ; L20   ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[11] ; L19   ; 2        ; 0            ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[12] ; H27   ; 2        ; 0            ; 44           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[13] ; H28   ; 2        ; 0            ; 44           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[1]  ; K25   ; 2        ; 0            ; 41           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[2]  ; M24   ; 2        ; 0            ; 43           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[3]  ; M23   ; 2        ; 0            ; 43           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[4]  ; J27   ; 2        ; 0            ; 42           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[5]  ; J28   ; 2        ; 0            ; 42           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[6]  ; M22   ; 2        ; 0            ; 44           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[7]  ; M21   ; 2        ; 0            ; 44           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[8]  ; J25   ; 2        ; 0            ; 43           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[9]  ; J26   ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_ovr     ; F28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_rdy     ; M19   ; 2        ; 0            ; 42           ; 1           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[0]  ; J22   ; 2        ; 0            ; 49           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[10] ; H25   ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[11] ; H26   ; 2        ; 0            ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[12] ; L24   ; 2        ; 0            ; 46           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[13] ; L23   ; 2        ; 0            ; 46           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[1]  ; J21   ; 2        ; 0            ; 49           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[2]  ; G25   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[3]  ; G26   ; 2        ; 0            ; 47           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[4]  ; K22   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[5]  ; K21   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[6]  ; G28   ; 2        ; 0            ; 46           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[7]  ; G27   ; 2        ; 0            ; 46           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[8]  ; L21   ; 2        ; 0            ; 47           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[9]  ; L22   ; 2        ; 0            ; 47           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_ovr     ; C28   ; 2        ; 0            ; 55           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_rdy     ; F27   ; 2        ; 0            ; 48           ; 2           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[0]  ; H23   ; 2        ; 0            ; 53           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[10] ; F26   ; 2        ; 0            ; 49           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[11] ; F25   ; 2        ; 0            ; 49           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[12] ; K24   ; 2        ; 0            ; 50           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[13] ; K23   ; 2        ; 0            ; 50           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[1]  ; H24   ; 2        ; 0            ; 53           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[2]  ; D28   ; 2        ; 0            ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[3]  ; D27   ; 2        ; 0            ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[4]  ; H21   ; 2        ; 0            ; 52           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[5]  ; H22   ; 2        ; 0            ; 52           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[6]  ; E28   ; 2        ; 0            ; 50           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[7]  ; E27   ; 2        ; 0            ; 50           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[8]  ; J23   ; 2        ; 0            ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[9]  ; J24   ; 2        ; 0            ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_ovr     ; W21   ; 1        ; 0            ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_rdy     ; C27   ; 2        ; 0            ; 55           ; 2           ; 67                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk        ; K17   ; 3        ; 41           ; 62           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n        ; AC9   ; 7        ; 69           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; adc1_clk          ; AB6   ; 6        ; 96           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc2_clk          ; AA8   ; 6        ; 96           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc3_clk          ; AA6   ; 6        ; 96           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc4_clk          ; Y5    ; 6        ; 96           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc5_clk          ; Y8    ; 6        ; 96           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc6_clk          ; V10   ; 6        ; 96           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc7_clk          ; U8    ; 6        ; 96           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; adc8_clk          ; U5    ; 6        ; 96           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[0]   ; AH3   ; 7        ; 93           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[1]   ; V11   ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[2]   ; AA9   ; 7        ; 77           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[3]   ; AB9   ; 7        ; 79           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[4]   ; AH16  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[5]   ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[6]   ; AD24  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; bias_dac_ncs[7]   ; AC22  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[0]    ; N9    ; 5        ; 96           ; 38           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[10]   ; L4    ; 5        ; 96           ; 39           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[11]   ; N4    ; 5        ; 96           ; 41           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[12]   ; N3    ; 5        ; 96           ; 41           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[13]   ; K1    ; 5        ; 96           ; 40           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[1]    ; M3    ; 5        ; 96           ; 37           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[2]    ; M4    ; 5        ; 96           ; 37           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[3]    ; N5    ; 5        ; 96           ; 39           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[4]    ; N6    ; 5        ; 96           ; 39           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[5]    ; L1    ; 5        ; 96           ; 38           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[6]    ; L2    ; 5        ; 96           ; 38           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[7]    ; N7    ; 5        ; 96           ; 40           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[8]    ; N8    ; 5        ; 96           ; 40           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB1_dat[9]    ; L3    ; 5        ; 96           ; 39           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[0]    ; C1    ; 5        ; 96           ; 55           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[10]   ; J6    ; 5        ; 96           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[11]   ; F4    ; 5        ; 96           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[12]   ; F3    ; 5        ; 96           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[13]   ; K6    ; 5        ; 96           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[1]    ; H5    ; 5        ; 96           ; 53           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[2]    ; H6    ; 5        ; 96           ; 53           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[3]    ; D2    ; 5        ; 96           ; 51           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[4]    ; D1    ; 5        ; 96           ; 51           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[5]    ; H7    ; 5        ; 96           ; 52           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[6]    ; H8    ; 5        ; 96           ; 52           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[7]    ; E2    ; 5        ; 96           ; 50           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[8]    ; E1    ; 5        ; 96           ; 50           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB2_dat[9]    ; J5    ; 5        ; 96           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[0]    ; F1    ; 5        ; 96           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[10]   ; L8    ; 5        ; 96           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[11]   ; H4    ; 5        ; 96           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[12]   ; H3    ; 5        ; 96           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[13]   ; L6    ; 5        ; 96           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[1]    ; J8    ; 5        ; 96           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[2]    ; J7    ; 5        ; 96           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[3]    ; G3    ; 5        ; 96           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[4]    ; G4    ; 5        ; 96           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[5]    ; K8    ; 5        ; 96           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[6]    ; K7    ; 5        ; 96           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[7]    ; G2    ; 5        ; 96           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[8]    ; G1    ; 5        ; 96           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB3_dat[9]    ; L7    ; 5        ; 96           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[0]    ; M9    ; 5        ; 96           ; 42           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[10]   ; J4    ; 5        ; 96           ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[11]   ; L10   ; 5        ; 96           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[12]   ; L9    ; 5        ; 96           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[13]   ; H1    ; 5        ; 96           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[1]    ; K4    ; 5        ; 96           ; 41           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[2]    ; K3    ; 5        ; 96           ; 41           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[3]    ; M6    ; 5        ; 96           ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[4]    ; M5    ; 5        ; 96           ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[5]    ; J1    ; 5        ; 96           ; 42           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[6]    ; J2    ; 5        ; 96           ; 42           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[7]    ; M8    ; 5        ; 96           ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[8]    ; M7    ; 5        ; 96           ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB4_dat[9]    ; J3    ; 5        ; 96           ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[0]    ; AF12  ; 7        ; 65           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[10]   ; AG16  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[11]   ; AD17  ; 8        ; 31           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[12]   ; AE17  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[13]   ; AG17  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[1]    ; AE12  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[2]    ; AG13  ; 7        ; 63           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[3]    ; AD12  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[4]    ; AF13  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[5]    ; AE13  ; 7        ; 61           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[6]    ; AD13  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[7]    ; AE16  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[8]    ; AF16  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB5_dat[9]    ; AD16  ; 8        ; 33           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[0]    ; AE5   ; 7        ; 95           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[10]   ; AD6   ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[11]   ; AF7   ; 7        ; 82           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[12]   ; AH7   ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[13]   ; AG7   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[1]    ; AG3   ; 7        ; 95           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[2]    ; AG5   ; 7        ; 93           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[3]    ; AG4   ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[4]    ; AF4   ; 7        ; 91           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[5]    ; AH5   ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[6]    ; AF5   ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[7]    ; AE6   ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[8]    ; AG6   ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB6_dat[9]    ; AH6   ; 7        ; 87           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[0]    ; AE18  ; 8        ; 29           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[10]   ; AE20  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[11]   ; AF21  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[12]   ; AG21  ; 8        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[13]   ; AE21  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[1]    ; AD18  ; 8        ; 27           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[2]    ; AH19  ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[3]    ; AG19  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[4]    ; AF19  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[5]    ; AD19  ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[6]    ; AE19  ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[7]    ; AH20  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[8]    ; AH21  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB7_dat[9]    ; AF20  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[0]    ; AF8   ; 7        ; 79           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[10]   ; AE10  ; 7        ; 69           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[11]   ; AF11  ; 7        ; 69           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[12]   ; AE11  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[13]   ; AH11  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[1]    ; AD8   ; 7        ; 77           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[2]    ; AH9   ; 7        ; 77           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[3]    ; AH8   ; 7        ; 75           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[4]    ; AE9   ; 7        ; 75           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[5]    ; AF9   ; 7        ; 75           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[6]    ; AG9   ; 7        ; 75           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[7]    ; AD10  ; 7        ; 73           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[8]    ; AF10  ; 7        ; 71           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB8_dat[9]    ; AH10  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[0]     ; N10   ; 5        ; 96           ; 38           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[1]     ; C2    ; 5        ; 96           ; 55           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[2]     ; F2    ; 5        ; 96           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[3]     ; M10   ; 5        ; 96           ; 42           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[4]     ; AG12  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[5]     ; AH4   ; 7        ; 95           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[6]     ; AG18  ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_FB_clk[7]     ; AG8   ; 7        ; 79           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[0]        ; AE8   ; 7        ; 77           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[1]        ; Y10   ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[2]        ; AB7   ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[3]        ; AC5   ; 7        ; 95           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[4]        ; AG20  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[5]        ; AB22  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[6]        ; AB20  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_clk[7]        ; AB18  ; 8        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[0]        ; AG10  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[1]        ; Y11   ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[2]        ; AB8   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[3]        ; AC6   ; 7        ; 93           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[4]        ; AE23  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[5]        ; AE25  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[6]        ; Y20   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; dac_dat[7]        ; V18   ; 8        ; 35           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[0]         ; A11   ; 4        ; 69           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[10]        ; D11   ; 4        ; 67           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[11]        ; D13   ; 4        ; 61           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[12]        ; E13   ; 4        ; 61           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[13]        ; D12   ; 4        ; 65           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[14]        ; E12   ; 4        ; 63           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[15]        ; E10   ; 4        ; 73           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[16]        ; A9    ; 4        ; 75           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[17]        ; B9    ; 4        ; 75           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[18]        ; B8    ; 4        ; 75           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[19]        ; A8    ; 4        ; 75           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[1]         ; B11   ; 4        ; 67           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[20]        ; C8    ; 4        ; 79           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[21]        ; D8    ; 4        ; 79           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[22]        ; A7    ; 4        ; 82           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[23]        ; B7    ; 4        ; 87           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[24]        ; C7    ; 4        ; 82           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[25]        ; A6    ; 4        ; 89           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[26]        ; C6    ; 4        ; 82           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[27]        ; D6    ; 4        ; 87           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[28]        ; D9    ; 4        ; 77           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[29]        ; D7    ; 4        ; 82           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[2]         ; C11   ; 4        ; 69           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[30]        ; E8    ; 4        ; 77           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[31]        ; E6    ; 4        ; 89           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[3]         ; A10   ; 4        ; 71           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[4]         ; B10   ; 4        ; 69           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[5]         ; C12   ; 4        ; 65           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[6]         ; B12   ; 4        ; 67           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[7]         ; C13   ; 4        ; 63           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[8]         ; B13   ; 4        ; 63           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor[9]         ; C10   ; 4        ; 71           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor_clk[0]     ; G5    ; 5        ; 96           ; 54           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor_clk[1]     ; C5    ; 4        ; 91           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[0] ; AE7   ; 7        ; 87           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[1] ; Y9    ; 7        ; 73           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[2] ; AA10  ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[3] ; AB12  ; 7        ; 65           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[4] ; AF18  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[5] ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[6] ; AB21  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; offset_dac_ncs[7] ; AC20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; outclk            ; H18   ; 3        ; 33           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; smb_clk           ; F17   ; 3        ; 29           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 48 / 75 ( 64 % ) ; 3.3V          ; --           ;
; 2        ; 64 / 78 ( 82 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 70 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 34 / 74 ( 46 % ) ; 3.3V          ; --           ;
; 5        ; 61 / 78 ( 78 % ) ; 3.3V          ; --           ;
; 6        ; 8 / 75 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 55 / 74 ( 74 % ) ; 3.3V          ; --           ;
; 8        ; 54 / 71 ( 76 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 643        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 641        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 656        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 663        ; 4        ; mictor[25]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A7       ; 671        ; 4        ; mictor[22]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A8       ; 694        ; 4        ; mictor[19]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 695        ; 4        ; mictor[16]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 702        ; 4        ; mictor[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 711        ; 4        ; mictor[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 726        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 785        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 798        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 807        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 820        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 826        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 840        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 848        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 857        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 861        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 872        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 503        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 502        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 498        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 499        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ; 463        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 464        ; 6        ; adc3_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA7      ; 450        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 451        ; 6        ; adc2_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA9      ; 393        ; 7        ; bias_dac_ncs[2]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 372        ; 7        ; offset_dac_ncs[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 356        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 336        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 321        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 320        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 309        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 304        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 289        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 275        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ; 188        ; 1        ; adc3_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA22     ; 189        ; 1        ; adc4_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA23     ; 175        ; 1        ; adc4_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA24     ; 176        ; 1        ; adc4_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA25     ; 140        ; 1        ; adc1_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 141        ; 1        ; adc1_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA27     ; 137        ; 1        ; adc1_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA28     ; 136        ; 1        ; adc1_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 495        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 494        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ; 490        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB4      ; 489        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB5      ; 454        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 455        ; 6        ; adc1_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB7      ; 422        ; 7        ; dac_clk[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 403        ; 7        ; dac_dat[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 398        ; 7        ; bias_dac_ncs[3]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 381        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 362        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 354        ; 7        ; offset_dac_ncs[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 330        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 315        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 310        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 291        ; 8        ; dac_clk[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB19     ; 269        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 236        ; 8        ; dac_clk[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 228        ; 8        ; offset_dac_ncs[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 210        ; 8        ; dac_clk[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 184        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 185        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 150        ; 1        ; adc1_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB26     ; 149        ; 1        ; adc1_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 145        ; 1        ; adc1_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB28     ; 144        ; 1        ; adc1_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 486        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC2      ; 485        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ; 442        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC4      ; 443        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC5      ; 435        ; 7        ; dac_clk[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 431        ; 7        ; dac_dat[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 417        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC8      ; 380        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 365        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 344        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 337        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 331        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 313        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 311        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 312        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 263        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ; 261        ; 8        ; offset_dac_ncs[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC21     ; 262        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ; 248        ; 8        ; bias_dac_ncs[7]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC23     ; 204        ; 8        ; offset_dac_ncs[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 202        ; 8        ; bias_dac_ncs[5]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ; 192        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC26     ; 193        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC27     ; 154        ; 1        ; adc4_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC28     ; 153        ; 1        ; adc4_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 482        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 481        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ; 446        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD4      ; 447        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD5      ; 411        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 408        ; 7        ; dac_FB6_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 425        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 392        ; 7        ; dac_FB8_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 400        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 377        ; 7        ; dac_FB8_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 338        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD11     ; 369        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 347        ; 7        ; dac_FB5_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 341        ; 7        ; dac_FB5_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 328        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 325        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 294        ; 8        ; dac_FB5_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 288        ; 8        ; dac_FB5_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 274        ; 8        ; dac_FB7_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 265        ; 8        ; dac_FB7_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 245        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 242        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD22     ; 214        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 225        ; 8        ; adc2_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 221        ; 8        ; bias_dac_ncs[6]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ; 196        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD26     ; 197        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD27     ; 158        ; 1        ; adc4_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD28     ; 157        ; 1        ; adc4_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 478        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 458        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 420        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 434        ; 7        ; dac_FB6_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 416        ; 7        ; dac_FB6_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 410        ; 7        ; offset_dac_ncs[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE8      ; 390        ; 7        ; dac_clk[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE9      ; 384        ; 7        ; dac_FB8_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 368        ; 7        ; dac_FB8_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 364        ; 7        ; dac_FB8_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 353        ; 7        ; dac_FB5_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 343        ; 7        ; dac_FB5_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 329        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE15     ; 324        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 298        ; 8        ; dac_FB5_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 286        ; 8        ; dac_FB5_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 281        ; 8        ; dac_FB7_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 264        ; 8        ; dac_FB7_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 251        ; 8        ; dac_FB7_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 244        ; 8        ; dac_FB7_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 231        ; 8        ; adc2_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 233        ; 8        ; dac_dat[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 218        ; 8        ; adc2_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 217        ; 8        ; dac_dat[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE26     ; 181        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 162        ; 1        ; adc4_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE28     ; 161        ; 1        ; adc4_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 457        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 456        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 423        ; 7        ; dac_FB6_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 419        ; 7        ; dac_FB6_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 405        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 406        ; 7        ; dac_FB6_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 394        ; 7        ; dac_FB8_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 383        ; 7        ; dac_FB8_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 375        ; 7        ; dac_FB8_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 366        ; 7        ; dac_FB8_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 355        ; 7        ; dac_FB5_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF13     ; 345        ; 7        ; dac_FB5_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 319        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 296        ; 8        ; dac_FB5_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 282        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF18     ; 272        ; 8        ; offset_dac_ncs[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 266        ; 8        ; dac_FB7_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 255        ; 8        ; dac_FB7_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 249        ; 8        ; dac_FB7_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 8        ; adc2_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 227        ; 8        ; adc2_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 213        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 211        ; 8        ; adc2_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 183        ; 1        ; adc4_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF28     ; 182        ; 1        ; adc4_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 432        ; 7        ; dac_FB6_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 426        ; 7        ; dac_FB6_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 428        ; 7        ; dac_FB6_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 414        ; 7        ; dac_FB6_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 402        ; 7        ; dac_FB6_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG8      ; 396        ; 7        ; dac_FB_clk[7]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 382        ; 7        ; dac_FB8_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 371        ; 7        ; dac_dat[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG11     ; 360        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 357        ; 7        ; dac_FB_clk[4]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 349        ; 7        ; dac_FB5_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 318        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 290        ; 8        ; dac_FB5_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 284        ; 8        ; dac_FB5_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 279        ; 8        ; dac_FB_clk[6]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 8        ; dac_FB7_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 253        ; 8        ; dac_clk[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 247        ; 8        ; dac_FB7_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 234        ; 8        ; adc1_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 223        ; 8        ; adc2_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 216        ; 8        ; adc2_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 207        ; 8        ; adc2_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 8        ; adc2_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 430        ; 7        ; bias_dac_ncs[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH4      ; 436        ; 7        ; dac_FB_clk[5]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 421        ; 7        ; dac_FB6_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 412        ; 7        ; dac_FB6_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH7      ; 404        ; 7        ; dac_FB6_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 386        ; 7        ; dac_FB8_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 388        ; 7        ; dac_FB8_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 373        ; 7        ; dac_FB8_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 358        ; 7        ; dac_FB8_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 351        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 292        ; 8        ; bias_dac_ncs[4]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 276        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH18     ; 307        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 270        ; 8        ; dac_FB7_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 259        ; 8        ; dac_FB7_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 257        ; 8        ; dac_FB7_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 237        ; 8        ; adc2_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 229        ; 8        ; adc2_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 220        ; 8        ; adc2_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 209        ; 8        ; adc2_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 205        ; 8        ; adc2_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 645        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 651        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 649        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 667        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 665        ; 4        ; mictor[23]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B8       ; 693        ; 4        ; mictor[18]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 691        ; 4        ; mictor[17]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B10      ; 709        ; 4        ; mictor[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B11      ; 717        ; 4        ; mictor[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B12      ; 720        ; 4        ; mictor[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 728        ; 4        ; mictor[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 759        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 787        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 793        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 805        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 809        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 818        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 828        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 843        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 854        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 868        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 870        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 874        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 626        ; 5        ; dac_FB2_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 627        ; 5        ; dac_FB_clk[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 658        ; 4        ; mictor_clk[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C6       ; 675        ; 4        ; mictor[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C7       ; 672        ; 4        ; mictor[24]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C8       ; 683        ; 4        ; mictor[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C9       ; 687        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 704        ; 4        ; mictor[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C11      ; 713        ; 4        ; mictor[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C12      ; 722        ; 4        ; mictor[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 732        ; 4        ; mictor[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 758        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ; 781        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 795        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 796        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 811        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 822        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 830        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 842        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 850        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 864        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 859        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 12         ; 2        ; adc8_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 13         ; 2        ; adc7_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 609        ; 5        ; dac_FB2_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 610        ; 5        ; dac_FB2_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ; 628        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D4       ; 629        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D5       ; 647        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 669        ; 4        ; mictor[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D7       ; 673        ; 4        ; mictor[29]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D8       ; 681        ; 4        ; mictor[21]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D9       ; 689        ; 4        ; mictor[28]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D10      ; 706        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 719        ; 4        ; mictor[10]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D12      ; 724        ; 4        ; mictor[13]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D13      ; 734        ; 4        ; mictor[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 753        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 779        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 791        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 803        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 813        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 824        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 833        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 846        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 844        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 866        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ; 6          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D26      ; 7          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D27      ; 29         ; 2        ; adc8_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D28      ; 30         ; 2        ; adc8_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 605        ; 5        ; dac_FB2_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 606        ; 5        ; dac_FB2_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ; 632        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E4       ; 633        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E5       ; 623        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 661        ; 4        ; mictor[31]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 652        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 685        ; 4        ; mictor[30]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E9       ; 677        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 700        ; 4        ; mictor[15]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 708        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E11      ; 739        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 730        ; 4        ; mictor[14]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E13      ; 736        ; 4        ; mictor[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 752        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E16      ; 783        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 789        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 770        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E18      ; 801        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 812        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E20      ; 832        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 835        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 863        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 852        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ; 10         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E26      ; 11         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E27      ; 33         ; 2        ; adc8_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 34         ; 2        ; adc8_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 597        ; 5        ; dac_FB3_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 598        ; 5        ; dac_FB_clk[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 601        ; 5        ; dac_FB2_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 602        ; 5        ; dac_FB2_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 625        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F6       ; 624        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F7       ; 648        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 660        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 684        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 697        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 703        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 733        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 740        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 764        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 797        ; 3        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F18      ; 841        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 814        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 847        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 867        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 873        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F25      ; 37         ; 2        ; adc8_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F26      ; 38         ; 2        ; adc8_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F27      ; 41         ; 2        ; adc7_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 42         ; 2        ; adc6_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 588        ; 5        ; dac_FB3_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 589        ; 5        ; dac_FB3_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 594        ; 5        ; dac_FB3_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 593        ; 5        ; dac_FB3_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 619        ; 5        ; mictor_clk[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G6       ; 620        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G7       ; 642        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 655        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 674        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 696        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 716        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 707        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 746        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 765        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 802        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 815        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 853        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 856        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G24      ; 20         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G25      ; 46         ; 2        ; adc7_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 45         ; 2        ; adc7_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 50         ; 2        ; adc7_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 51         ; 2        ; adc7_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 580        ; 5        ; dac_FB4_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 581        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 584        ; 5        ; dac_FB3_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 585        ; 5        ; dac_FB3_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 616        ; 5        ; dac_FB2_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 615        ; 5        ; dac_FB2_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 612        ; 5        ; dac_FB2_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 611        ; 5        ; dac_FB2_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 668        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 692        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 715        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 727        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 747        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 756        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 757        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 788        ; 3        ; outclk                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H19      ; 817        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 836        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; adc8_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; adc8_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; adc8_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; adc8_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 55         ; 2        ; adc7_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 54         ; 2        ; adc7_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 58         ; 2        ; adc6_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H28      ; 59         ; 2        ; adc6_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J1       ; 572        ; 5        ; dac_FB4_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J2       ; 573        ; 5        ; dac_FB4_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J3       ; 576        ; 5        ; dac_FB4_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 577        ; 5        ; dac_FB4_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 608        ; 5        ; dac_FB2_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 607        ; 5        ; dac_FB2_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 599        ; 5        ; dac_FB3_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 600        ; 5        ; dac_FB3_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 657        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 698        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 714        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 738        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 748        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 761        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 799        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 808        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 831        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; adc7_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J22      ; 40         ; 2        ; adc7_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J23      ; 32         ; 2        ; adc8_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; adc8_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 62         ; 2        ; adc6_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J26      ; 63         ; 2        ; adc6_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J27      ; 66         ; 2        ; adc6_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J28      ; 67         ; 2        ; adc6_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K1       ; 564        ; 5        ; dac_FB1_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K2       ; 565        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 569        ; 5        ; dac_FB4_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K4       ; 568        ; 5        ; dac_FB4_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K5       ; 603        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K6       ; 604        ; 5        ; dac_FB2_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 595        ; 5        ; dac_FB3_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K8       ; 596        ; 5        ; dac_FB3_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K9       ; 590        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 705        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 721        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 742        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 749        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 754        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 755        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 760        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 766        ; 3        ; inclk                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 782        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 800        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; adc7_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; adc7_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; adc8_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K24      ; 36         ; 2        ; adc8_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K25      ; 71         ; 2        ; adc6_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K26      ; 70         ; 2        ; adc6_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K27      ; 74         ; 2        ; adc3_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K28      ; 75         ; 2        ; adc3_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L1       ; 555        ; 5        ; dac_FB1_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L2       ; 556        ; 5        ; dac_FB1_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L3       ; 560        ; 5        ; dac_FB1_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L4       ; 561        ; 5        ; dac_FB1_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L5       ; 586        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L6       ; 587        ; 5        ; dac_FB3_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 592        ; 5        ; dac_FB3_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 591        ; 5        ; dac_FB3_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 583        ; 5        ; dac_FB4_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 582        ; 5        ; dac_FB4_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 731        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 741        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 750        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 763        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; adc6_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L20      ; 56         ; 2        ; adc6_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L21      ; 48         ; 2        ; adc7_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; adc7_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; adc7_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; adc7_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 78         ; 2        ; adc3_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L26      ; 79         ; 2        ; adc3_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L27      ; 83         ; 2        ; adc3_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L28      ; 84         ; 2        ; adc3_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 547        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 551        ; 5        ; dac_FB1_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M4       ; 552        ; 5        ; dac_FB1_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M5       ; 575        ; 5        ; dac_FB4_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M6       ; 574        ; 5        ; dac_FB4_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M7       ; 579        ; 5        ; dac_FB4_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 578        ; 5        ; dac_FB4_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 571        ; 5        ; dac_FB4_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M10      ; 570        ; 5        ; dac_FB_clk[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M11      ; 737        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 743        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 751        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 762        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 768        ; 3        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 792        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; adc6_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M20      ; 68         ; 2        ; adc5_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M21      ; 61         ; 2        ; adc6_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M22      ; 60         ; 2        ; adc6_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M23      ; 65         ; 2        ; adc6_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M24      ; 64         ; 2        ; adc6_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M25      ; 87         ; 2        ; adc3_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M26      ; 88         ; 2        ; adc3_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M27      ; 91         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 548        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 544        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 567        ; 5        ; dac_FB1_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N4       ; 566        ; 5        ; dac_FB1_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N5       ; 558        ; 5        ; dac_FB1_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N6       ; 559        ; 5        ; dac_FB1_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N7       ; 562        ; 5        ; dac_FB1_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N8       ; 563        ; 5        ; dac_FB1_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N9       ; 554        ; 5        ; dac_FB1_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N10      ; 553        ; 5        ; dac_FB_clk[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; adc3_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N20      ; 85         ; 2        ; adc2_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N21      ; 81         ; 2        ; adc3_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N22      ; 80         ; 2        ; adc3_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N23      ; 77         ; 2        ; adc3_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N24      ; 76         ; 2        ; adc3_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N25      ; 73         ; 2        ; adc3_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N26      ; 72         ; 2        ; adc3_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N27      ; 95         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 92         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 543        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 542        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 541        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 557        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 98         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 97         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 96         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 540        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 537        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 538        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 524        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 115        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 101        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 99         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 536        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 539        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 521        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 520        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 509        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ; 508        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T7       ; 516        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 517        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 513        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 512        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 100        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 103        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 535        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 532        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 531        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 501        ; 6        ; adc8_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 500        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U7       ; 496        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 497        ; 6        ; adc7_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U9       ; 504        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 505        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ; 459        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ; 180        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U19      ; 134        ; 1        ; adc5_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U20      ; 135        ; 1        ; adc5_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U21      ; 142        ; 1        ; adc5_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U22      ; 143        ; 1        ; adc5_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U23      ; 139        ; 1        ; adc5_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U24      ; 138        ; 1        ; adc5_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U25      ; 108        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 107        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U27      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 527        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 528        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 523        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 522        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 488        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 487        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 484        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 483        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 492        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 493        ; 6        ; adc6_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V11      ; 342        ; 7        ; bias_dac_ncs[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 300        ; 8        ; dac_dat[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V19      ; 146        ; 1        ; adc5_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V20      ; 147        ; 1        ; adc5_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V21      ; 156        ; 1        ; adc1_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V22      ; 155        ; 1        ; adc1_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V23      ; 152        ; 1        ; adc1_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V24      ; 151        ; 1        ; adc1_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V25      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 116        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V27      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V28      ; 112        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 519        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 518        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 515        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 514        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 479        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W6       ; 480        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W7       ; 475        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 476        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 491        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 350        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 339        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 326        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 323        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 322        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 317        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 314        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 299        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 278        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 148        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 163        ; 1        ; adc8_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W22      ; 164        ; 1        ; adc1_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W23      ; 159        ; 1        ; adc1_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W24      ; 160        ; 1        ; adc1_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W25      ; 125        ; 1        ; adc5_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W26      ; 124        ; 1        ; adc5_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 121        ; 1        ; adc4_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W28      ; 120        ; 1        ; adc5_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 511        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 510        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 507        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 506        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ; 468        ; 6        ; adc4_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y6       ; 467        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 471        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 472        ; 6        ; adc5_clk                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y9       ; 378        ; 7        ; offset_dac_ncs[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 370        ; 7        ; dac_clk[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 346        ; 7        ; dac_dat[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 335        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 316        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 308        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 295        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 277        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ; 241        ; 8        ; dac_dat[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 167        ; 1        ; adc4_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y22      ; 168        ; 1        ; adc4_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y23      ; 172        ; 1        ; adc4_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y24      ; 171        ; 1        ; adc4_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y25      ; 133        ; 1        ; adc5_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y26      ; 132        ; 1        ; adc5_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 129        ; 1        ; adc5_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y28      ; 128        ; 1        ; adc5_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------+
; PLL Summary                                                               ;
+-----------------------------+---------------------------------------------+
; Name                        ; rc_pll:i_rc_pll|altpll:altpll_component|pll ;
+-----------------------------+---------------------------------------------+
; PLL type                    ; Enhanced                                    ;
; Scan chain                  ; None                                        ;
; PLL mode                    ; Normal                                      ;
; Feedback source             ; --                                          ;
; Compensate clock            ; clock0                                      ;
; Switchover on loss of clock ; --                                          ;
; Switchover counter          ; --                                          ;
; Primary clock               ; inclk0                                      ;
; Input frequency 0           ; 25.0 MHz                                    ;
; Input frequency 1           ; --                                          ;
; Nominal PFD frequency       ; 25.0 MHz                                    ;
; Nominal VCO frequency       ; 599.9 MHz                                   ;
; Freq min lock               ; 12.5 MHz                                    ;
; Freq max lock               ; 33.33 MHz                                   ;
; Clock Offset                ; 0 ps                                        ;
; M VCO Tap                   ; 0                                           ;
; M Initial                   ; 1                                           ;
; M value                     ; 24                                          ;
; N value                     ; 1                                           ;
; M counter delay             ; 0 ps                                        ;
; N counter delay             ; 0 ps                                        ;
; M2 value                    ; --                                          ;
; N2 value                    ; --                                          ;
; SS counter                  ; --                                          ;
; Downspread                  ; --                                          ;
; Spread frequency            ; --                                          ;
; Charge pump current         ; 50 uA                                       ;
; Loop filter resistance      ; 1.021000 KOhm                               ;
; Loop filter capacitance     ; 10 pF                                       ;
; Freq zero                   ; 0.240 MHz                                   ;
; Bandwidth                   ; 550 KHz                                     ;
; Freq pole                   ; 15.844 MHz                                  ;
; enable0 counter             ; --                                          ;
; enable1 counter             ; --                                          ;
; Real time reconfigurable    ; Off                                         ;
; Scan chain MIF file         ; --                                          ;
; Preserve counter order      ; Off                                         ;
; PLL location                ; PLL_5                                       ;
; Inclk0 signal               ; inclk                                       ;
; Inclk1 signal               ; --                                          ;
; Inclk0 signal type          ; Dedicated Pin                               ;
; Inclk1 signal type          ; --                                          ;
+-----------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                     ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; clock4       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+-----------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |rc_noise_test                                ; 1105 (1)    ; 1008         ; 28672       ; 0     ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 326  ; 0            ; 97 (1)       ; 464 (0)           ; 544 (0)          ; 256 (0)         ; 32 (0)     ; |rc_noise_test                                                                                                      ; work         ;
;    |dcfifo:adc1_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc1_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc2_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc2_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc3_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc3_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc4_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc4_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc5_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc5_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc6_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc6_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc7_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc7_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |dcfifo:adc8_fifo|                         ; 138 (0)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (0)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc8_fifo                                                                                     ; work         ;
;       |dcfifo_noq1:auto_generated|            ; 138 (8)     ; 126          ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 58 (8)            ; 68 (0)           ; 32 (0)          ; 4 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated                                                          ; work         ;
;          |a_fefifo_gtc:read_state|            ; 7 (7)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state                                  ; work         ;
;          |a_fefifo_ltc:write_state|           ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state                                 ; work         ;
;          |a_gray2bin_m5b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                          ; work         ;
;          |a_gray2bin_m5b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                          ; work         ;
;          |a_graycounter_v16:rdptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g                                ; work         ;
;          |a_graycounter_v16:wrptr_g|          ; 12 (12)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g                                ; work         ;
;          |alt_synch_pipe_nc8:dffpipe_rs_dgwp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                       ; work         ;
;             |dffpipe_hd9:dffpipe10|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe10 ; work         ;
;          |alt_synch_pipe_oc8:dffpipe_ws_dgrp| ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                       ; work         ;
;             |dffpipe_id9:dffpipe14|           ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14 ; work         ;
;          |cntr_dua:rdptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:rdptr_b                                         ; work         ;
;          |cntr_dua:wrptr_b|                   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b                                         ; work         ;
;          |dffpipe_fd9:dffpipe_rdbuw|          ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                ; work         ;
;          |dffpipe_fd9:dffpipe_rs_dbwp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                              ; work         ;
;          |dffpipe_fd9:dffpipe_wr_dbuw|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                              ; work         ;
;          |dffpipe_fd9:dffpipe_ws_nbrp|        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                              ; work         ;
;          |dpram_v5v:fiforam|                  ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam                                        ; work         ;
;             |altsyncram_5qf1:altsyncram7|     ; 0 (0)       ; 0            ; 3584        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7            ; work         ;
;    |rc_pll:i_rc_pll|                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|rc_pll:i_rc_pll                                                                                      ; work         ;
;       |altpll:altpll_component|               ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |rc_noise_test|rc_pll:i_rc_pll|altpll:altpll_component                                                              ; work         ;
+-----------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; rst_n             ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[2]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[3]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[4]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[5]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[6]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[7]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[8]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[9]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[10]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[11]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[12]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[13]      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk             ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; outclk            ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc1_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc2_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc3_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc4_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc5_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc6_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc7_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc8_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[0]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_clk[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_clk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                                                                  ;                   ;         ;
; adc1_ovr                                                                                                               ;                   ;         ;
; adc2_ovr                                                                                                               ;                   ;         ;
; adc3_ovr                                                                                                               ;                   ;         ;
; adc4_ovr                                                                                                               ;                   ;         ;
; adc5_ovr                                                                                                               ;                   ;         ;
; adc6_ovr                                                                                                               ;                   ;         ;
; adc7_ovr                                                                                                               ;                   ;         ;
; adc8_ovr                                                                                                               ;                   ;         ;
; adc1_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 1                 ; OFF     ;
; adc1_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc1_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc1_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc1_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc1_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc1_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc1_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 1                 ; OFF     ;
; adc2_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc2_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc2_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 1                 ; OFF     ;
; adc3_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc3_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc3_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 0                 ; OFF     ;
; adc4_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc4_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc4_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 1                 ; OFF     ;
; adc5_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc5_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc5_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc5_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc5_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc5_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc5_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 0                 ; OFF     ;
; adc6_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc6_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc6_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc6_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc6_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc6_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 1                 ; OFF     ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 1                 ; OFF     ;
; adc7_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc7_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc7_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc7_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc7_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc7_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc7_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_rdy                                                                                                               ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[1]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[3]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[6]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[7]                              ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|parity5                                   ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella6                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[6]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella7                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[7]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella2                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[2]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella3                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[3]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella0                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[0]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella1                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[1]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella4                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[4]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|cntr_dua:wrptr_b|counter_cella5                                     ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe9a[5]                               ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe16a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[7] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[6] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[2] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[3] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[5] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[0] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe15a[1] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[0]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[2]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[3]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[4]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[5]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[7]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[6]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|write_delay_cycle[1]                                                ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[4] ; 0                 ; OFF     ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe14|dffe17a[1] ; 0                 ; OFF     ;
; adc8_dat[0]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_dat[1]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_dat[2]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[3]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[4]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[5]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_dat[6]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[7]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_dat[8]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[9]                                                                                                            ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 0                 ; ON      ;
; adc8_dat[10]                                                                                                           ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[11]                                                                                                           ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[12]                                                                                                           ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; adc8_dat[13]                                                                                                           ;                   ;         ;
;      - dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ram_block8a0          ; 1                 ; ON      ;
; inclk                                                                                                                  ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                            ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; adc1_rdy                                                                        ; PIN_W22       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ;
; adc2_rdy                                                                        ; PIN_AH22      ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ;
; adc3_rdy                                                                        ; PIN_N19       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; adc4_rdy                                                                        ; PIN_AA22      ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ;
; adc5_rdy                                                                        ; PIN_W28       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; adc6_rdy                                                                        ; PIN_M19       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; adc7_rdy                                                                        ; PIN_F27       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; adc8_rdy                                                                        ; PIN_C27       ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ;
; dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X43_Y42_N9 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X45_Y44_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X37_Y28_N6 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X41_Y28_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X75_Y37_N0 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X68_Y37_N8 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X43_Y24_N9 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X46_Y24_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X42_Y20_N3 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X44_Y20_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X44_Y26_N0 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X50_Y26_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X19_Y37_N9 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X30_Y37_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty ; LC_X44_Y30_N9 ; 18      ; Clock enable               ; no     ; --                   ; --               ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full     ; LC_X42_Y31_N9 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; inclk                                                                           ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0                                   ; PLL_5         ; 498     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ;
+---------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                  ;
+-----------------------------------------------+----------+---------+----------------------+------------------+
; Name                                          ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------+----------+---------+----------------------+------------------+
; adc1_rdy                                      ; PIN_W22  ; 67      ; Global Clock         ; GCLK6            ;
; adc2_rdy                                      ; PIN_AH22 ; 67      ; Global Clock         ; GCLK4            ;
; adc3_rdy                                      ; PIN_N19  ; 67      ; Global Clock         ; GCLK0            ;
; adc4_rdy                                      ; PIN_AA22 ; 67      ; Global Clock         ; GCLK5            ;
; adc5_rdy                                      ; PIN_W28  ; 67      ; Global Clock         ; GCLK2            ;
; adc6_rdy                                      ; PIN_M19  ; 67      ; Global Clock         ; GCLK3            ;
; adc7_rdy                                      ; PIN_F27  ; 67      ; Global Clock         ; GCLK1            ;
; adc8_rdy                                      ; PIN_C27  ; 67      ; Global Clock         ; GCLK13           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; PLL_5    ; 498     ; Global Clock         ; GCLK12           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; PLL_5    ; 8       ; Global Clock         ; GCLK15           ;
+-----------------------------------------------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                              ;
+------------------------------------------------------------------------------------+---------+
; Name                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; ~STRATIX_FITTER_CREATED_GND~I                                                      ; 66      ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_gtc:read_state|b_non_empty    ; 18      ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|a_fefifo_ltc:write_state|b_full        ; 15      ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4] ; 6       ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2] ; 6       ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2] ; 6       ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2] ; 6       ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2] ; 6       ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[4] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[2] ; 6       ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0] ; 6       ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[4] ; 6       ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[2] ; 6       ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:rdptr_g|counter6a[0] ; 6       ;
+------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-------------+
; Name                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location    ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-------------+
; dcfifo:adc1_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y40 ;
; dcfifo:adc2_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y28 ;
; dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X80_Y38 ;
; dcfifo:adc4_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y24 ;
; dcfifo:adc5_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y20 ;
; dcfifo:adc6_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y26 ;
; dcfifo:adc7_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y37 ;
; dcfifo:adc8_fifo|dcfifo_noq1:auto_generated|dpram_v5v:fiforam|altsyncram_5qf1:altsyncram7|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 14           ; 256          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 3584 ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y30 ;
+------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 246 / 7,039 ( 3 % )     ;
; C4 interconnects            ; 553 / 109,820 ( < 1 % ) ;
; C8 interconnects            ; 72 / 24,220 ( < 1 % )   ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )          ;
; DQS bus muxes               ; 0 / 76 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )           ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )          ;
; Direct links                ; 354 / 163,680 ( < 1 % ) ;
; Fast regional clocks        ; 0 / 32 ( 0 % )          ;
; Global clocks               ; 10 / 16 ( 63 % )        ;
; I/O buses                   ; 45 / 404 ( 11 % )       ;
; LUT chains                  ; 12 / 37,125 ( < 1 % )   ;
; Local routing interconnects ; 633 / 41,250 ( 2 % )    ;
; R24 interconnects           ; 397 / 7,259 ( 5 % )     ;
; R4 interconnects            ; 659 / 222,840 ( < 1 % ) ;
; R8 interconnects            ; 113 / 36,138 ( < 1 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 5.09) ; Number of LABs  (Total = 217) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 9                             ;
; 2                                          ; 64                            ;
; 3                                          ; 56                            ;
; 4                                          ; 8                             ;
; 5                                          ; 0                             ;
; 6                                          ; 8                             ;
; 7                                          ; 0                             ;
; 8                                          ; 0                             ;
; 9                                          ; 0                             ;
; 10                                         ; 72                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 217) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 144                           ;
; 1 Clock enable                     ; 16                            ;
; 2 Clocks                           ; 64                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 5.13) ; Number of LABs  (Total = 217) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 9                             ;
; 2                                           ; 64                            ;
; 3                                           ; 56                            ;
; 4                                           ; 8                             ;
; 5                                           ; 0                             ;
; 6                                           ; 8                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 64                            ;
; 11                                          ; 8                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 3.43) ; Number of LABs  (Total = 217) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 121                           ;
; 2                                               ; 16                            ;
; 3                                               ; 8                             ;
; 4                                               ; 8                             ;
; 5                                               ; 0                             ;
; 6                                               ; 0                             ;
; 7                                               ; 8                             ;
; 8                                               ; 40                            ;
; 9                                               ; 0                             ;
; 10                                              ; 16                            ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 5.24) ; Number of LABs  (Total = 217) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 0                             ;
; 2                                           ; 80                            ;
; 3                                           ; 48                            ;
; 4                                           ; 24                            ;
; 5                                           ; 0                             ;
; 6                                           ; 8                             ;
; 7                                           ; 8                             ;
; 8                                           ; 16                            ;
; 9                                           ; 0                             ;
; 10                                          ; 8                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 0                             ;
; 15                                          ; 0                             ;
; 16                                          ; 8                             ;
; 17                                          ; 8                             ;
; 18                                          ; 0                             ;
; 19                                          ; 0                             ;
; 20                                          ; 8                             ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                           ;
+--------------------------------------------------------------------------------+----------------+
; Name                                                                           ; Value          ;
+--------------------------------------------------------------------------------+----------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff             ;
; Mid Wire Use - Fit Attempt 1                                                   ; 1              ;
; Mid Slack - Fit Attempt 1                                                      ; 12868          ;
; Internal Atom Count - Fit Attempt 1                                            ; 1105           ;
; LE/ALM Count - Fit Attempt 1                                                   ; 1105           ;
; LAB Count - Fit Attempt 1                                                      ; 217            ;
; Outputs per Lab - Fit Attempt 1                                                ; 3.470          ;
; Inputs per LAB - Fit Attempt 1                                                 ; 4.055          ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 1.253          ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:217          ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:201;1:16     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:201;1:16     ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:201;1:16     ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:201;1:16     ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:201;1:16     ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:217          ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:217          ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:201;1:16     ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:9;1:144;2:64 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:9;1:128;2:80 ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:217          ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:9;1:208      ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:193;1:24     ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:137;1:80     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:217          ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:217          ;
; LEs in Chains - Fit Attempt 1                                                  ; 256            ;
; LEs in Long Chains - Fit Attempt 1                                             ; 0              ;
; LABs with Chains - Fit Attempt 1                                               ; 32             ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0              ;
; Time - Fit Attempt 1                                                           ; 1              ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.097          ;
+--------------------------------------------------------------------------------+----------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 0      ;
; Early Slack - Fit Attempt 1         ; 14516  ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; 14548  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 1      ;
; Late Slack - Fit Attempt 1          ; 14548  ;
; Peak Regional Wire - Fit Attempt 1  ; 12.292 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.311  ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 15430 ;
; Early Wire Use - Fit Attempt 1      ; 1     ;
; Peak Regional Wire - Fit Attempt 1  ; 5     ;
; Mid Slack - Fit Attempt 1           ; 14593 ;
; Late Slack - Fit Attempt 1          ; 14593 ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Time - Fit Attempt 1                ; 2     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.381 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Oct 09 13:31:58 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off rc_noise_test -c rc_noise_test
Info: Selected device EP1S40F780C5 for design "rc_noise_test"
Info: Implemented Enhanced for PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk4 port
Warning: Output port clk0 of PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H12
Warning: No exact pin location assignment(s) for 1 pins of 326 total pins
    Info: Pin outclk not assigned to an exact location on the device
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk4" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "adc1_rdy" to use Global clock
Info: Pin "adc1_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc2_rdy" to use Global clock
Info: Pin "adc2_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc3_rdy" to use Global clock
Info: Pin "adc3_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc4_rdy" to use Global clock
Info: Pin "adc4_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc5_rdy" to use Global clock
Info: Pin "adc5_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc6_rdy" to use Global clock
Info: Pin "adc6_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc7_rdy" to use Global clock
Info: Pin "adc7_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "adc8_rdy" to use Global clock
Info: Pin "adc8_rdy" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 48 total pin(s) used --  27 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 64 total pin(s) used --  14 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  68 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 61 total pin(s) used --  17 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  67 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 55 total pin(s) used --  19 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 54 total pin(s) used --  17 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "card_id" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw3" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw4" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_cs" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_sck" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_si" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_so" is assigned to location or region, but does not exist in design
    Warning: Node "grn_led" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_cmd" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_spare" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_sync" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_txa" is assigned to location or region, but does not exist in design
    Warning: Node "lvds_txb" is assigned to location or region, but does not exist in design
    Warning: Node "minus7Vok" is assigned to location or region, but does not exist in design
    Warning: Node "n15Vok" is assigned to location or region, but does not exist in design
    Warning: Node "n7Vok" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_in" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "red_led" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "rx" is assigned to location or region, but does not exist in design
    Warning: Node "slot_id[0]" is assigned to location or region, but does not exist in design
    Warning: Node "slot_id[1]" is assigned to location or region, but does not exist in design
    Warning: Node "slot_id[2]" is assigned to location or region, but does not exist in design
    Warning: Node "slot_id[3]" is assigned to location or region, but does not exist in design
    Warning: Node "smb_data" is assigned to location or region, but does not exist in design
    Warning: Node "smb_nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir1" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir2" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir3" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_dir[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in1" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in2" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in3" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_in[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out1" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out2" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out3" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "tx" is assigned to location or region, but does not exist in design
    Warning: Node "wdog" is assigned to location or region, but does not exist in design
    Warning: Node "ylw_led" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 4.037 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X79_Y38; Fanout = 19; REG Node = 'dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[0]'
    Info: 2: + IC(1.556 ns) + CELL(0.183 ns) = 1.739 ns; Loc. = LAB_X68_Y37; Fanout = 3; COMB Node = 'dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|_~67'
    Info: 3: + IC(1.316 ns) + CELL(0.366 ns) = 3.421 ns; Loc. = LAB_X79_Y38; Fanout = 3; COMB Node = 'dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|_~68'
    Info: 4: + IC(0.393 ns) + CELL(0.223 ns) = 4.037 ns; Loc. = LAB_X79_Y38; Fanout = 18; REG Node = 'dcfifo:adc3_fifo|dcfifo_noq1:auto_generated|a_graycounter_v16:wrptr_g|counter6a[5]'
    Info: Total cell delay = 0.772 ns ( 19.12 % )
    Info: Total interconnect delay = 3.265 ns ( 80.88 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 4% of the available device resources in the region that extends from location X36_Y25 to location X47_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 66 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin outclk has GND driving its datain port
    Info: Pin dac_dat[0] has GND driving its datain port
    Info: Pin dac_dat[1] has GND driving its datain port
    Info: Pin dac_dat[2] has GND driving its datain port
    Info: Pin dac_dat[3] has GND driving its datain port
    Info: Pin dac_dat[4] has GND driving its datain port
    Info: Pin dac_dat[5] has GND driving its datain port
    Info: Pin dac_dat[6] has GND driving its datain port
    Info: Pin dac_dat[7] has GND driving its datain port
    Info: Pin dac_clk[0] has GND driving its datain port
    Info: Pin dac_clk[1] has GND driving its datain port
    Info: Pin dac_clk[2] has GND driving its datain port
    Info: Pin dac_clk[3] has GND driving its datain port
    Info: Pin dac_clk[4] has GND driving its datain port
    Info: Pin dac_clk[5] has GND driving its datain port
    Info: Pin dac_clk[6] has GND driving its datain port
    Info: Pin dac_clk[7] has GND driving its datain port
    Info: Pin bias_dac_ncs[0] has GND driving its datain port
    Info: Pin bias_dac_ncs[1] has GND driving its datain port
    Info: Pin bias_dac_ncs[2] has GND driving its datain port
    Info: Pin bias_dac_ncs[3] has GND driving its datain port
    Info: Pin bias_dac_ncs[4] has GND driving its datain port
    Info: Pin bias_dac_ncs[5] has GND driving its datain port
    Info: Pin bias_dac_ncs[6] has GND driving its datain port
    Info: Pin bias_dac_ncs[7] has GND driving its datain port
    Info: Pin offset_dac_ncs[0] has GND driving its datain port
    Info: Pin offset_dac_ncs[1] has GND driving its datain port
    Info: Pin offset_dac_ncs[2] has GND driving its datain port
    Info: Pin offset_dac_ncs[3] has GND driving its datain port
    Info: Pin offset_dac_ncs[4] has GND driving its datain port
    Info: Pin offset_dac_ncs[5] has GND driving its datain port
    Info: Pin offset_dac_ncs[6] has GND driving its datain port
    Info: Pin offset_dac_ncs[7] has GND driving its datain port
    Info: Pin smb_clk has GND driving its datain port
    Info: Pin mictor[0] has GND driving its datain port
    Info: Pin mictor[1] has GND driving its datain port
    Info: Pin mictor[2] has GND driving its datain port
    Info: Pin mictor[3] has GND driving its datain port
    Info: Pin mictor[4] has GND driving its datain port
    Info: Pin mictor[5] has GND driving its datain port
    Info: Pin mictor[6] has GND driving its datain port
    Info: Pin mictor[7] has GND driving its datain port
    Info: Pin mictor[8] has GND driving its datain port
    Info: Pin mictor[9] has GND driving its datain port
    Info: Pin mictor[10] has GND driving its datain port
    Info: Pin mictor[11] has GND driving its datain port
    Info: Pin mictor[12] has GND driving its datain port
    Info: Pin mictor[13] has GND driving its datain port
    Info: Pin mictor[14] has GND driving its datain port
    Info: Pin mictor[15] has GND driving its datain port
    Info: Pin mictor[16] has GND driving its datain port
    Info: Pin mictor[17] has GND driving its datain port
    Info: Pin mictor[18] has GND driving its datain port
    Info: Pin mictor[19] has GND driving its datain port
    Info: Pin mictor[20] has GND driving its datain port
    Info: Pin mictor[21] has GND driving its datain port
    Info: Pin mictor[22] has GND driving its datain port
    Info: Pin mictor[23] has GND driving its datain port
    Info: Pin mictor[24] has GND driving its datain port
    Info: Pin mictor[25] has GND driving its datain port
    Info: Pin mictor[26] has GND driving its datain port
    Info: Pin mictor[27] has GND driving its datain port
    Info: Pin mictor[28] has GND driving its datain port
    Info: Pin mictor[29] has GND driving its datain port
    Info: Pin mictor[30] has GND driving its datain port
    Info: Pin mictor[31] has GND driving its datain port
Info: Generated suppressed messages file C:/mce/cards/readout_card/test/synth/rc_noise_test.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 101 warnings
    Info: Peak virtual memory: 333 megabytes
    Info: Processing ended: Thu Oct 09 13:32:27 2008
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/readout_card/test/synth/rc_noise_test.fit.smsg.


