<dsp_vbc set="DSP VBC Profile Select" upload="DSP VBC Profile Update" time="2023-05-05 11:13:21" num_mode="0x4f" struct_size="0x6c4">
    <Audio>
        <Handset>
            <NB1 mode="0">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x0" visible="false" val="0x0" />
                <st_control_0 id="0x600" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x604" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x608" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x60c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x610" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x614" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x618" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x61c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x620" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x624" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x628" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x62c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x630" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x634" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x638" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x63c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x640" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x644" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x648" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x64c" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="1">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x6c4" visible="false" val="0x0" />
                <st_control_0 id="0xcc4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xcc8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xccc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xcd0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xcd4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xcd8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xcdc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xce0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xce4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xce8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xcec" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xcf0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xcf4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xcf8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xcfc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd00" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd04" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd08" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd0c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xd10" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="2">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xd88" visible="false" val="0x0" />
                <st_control_0 id="0x1388" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x138c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1390" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1394" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1398" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x139c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x13a0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13a4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13a8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13ac" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x13b0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x13b4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x13b8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x13bc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x13c0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x13c4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x13c8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x13cc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x13d0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x13d4" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="3">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x144c" visible="false" val="0x0" />
                <st_control_0 id="0x1a4c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a50" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a54" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a58" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a5c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a60" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a64" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a68" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a6c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a70" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a74" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a78" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a7c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a80" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a84" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a88" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a8c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a90" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a94" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1a98" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="4">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1b10" visible="false" val="0x0" />
                <st_control_0 id="0x2110" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x2114" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x2118" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x211c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x2120" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x2124" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x2128" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x212c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x2130" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x2134" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x2138" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x213c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2140" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2144" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x2148" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x214c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2150" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2154" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x2158" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x215c" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="5">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x21d4" visible="false" val="0x0" />
                <st_control_0 id="0x27d4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x27d8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x27dc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x27e0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x27e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x27e8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x27ec" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x27f0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x27f4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x27f8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x27fc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x2800" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2804" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2808" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x280c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x2810" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2814" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2818" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x281c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x2820" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="6">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x2898" visible="false" val="0x0" />
                <st_control_0 id="0x2e98" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x2e9c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x2ea0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x2ea4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x2ea8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x2eac" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x2eb0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x2eb4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x2eb8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x2ebc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x2ec0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x2ec4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2ec8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x2ecc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x2ed0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x2ed4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x2ed8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x2edc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x2ee0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x2ee4" visible="false" val="0x0" />
            </VOIP1>
        </Handset>
        <Handsfree>
            <NB1 mode="7">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x2f5c" visible="false" val="0x0" />
                <st_control_0 id="0x355c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x3560" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x3564" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x3568" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x356c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x3570" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x3574" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x3578" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x357c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x3580" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x3584" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x3588" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x358c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x3590" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x3594" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x3598" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x359c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x35a0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x35a4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x35a8" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="8">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x3620" visible="false" val="0x0" />
                <st_control_0 id="0x3c20" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x3c24" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x3c28" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x3c2c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x3c30" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x3c34" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x3c38" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x3c3c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x3c40" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x3c44" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x3c48" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x3c4c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x3c50" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x3c54" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x3c58" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x3c5c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x3c60" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x3c64" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x3c68" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x3c6c" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="9">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x3ce4" visible="false" val="0x0" />
                <st_control_0 id="0x42e4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x42e8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x42ec" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x42f0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x42f4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x42f8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x42fc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x4300" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x4304" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x4308" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x430c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x4310" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x4314" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x4318" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x431c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x4320" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x4324" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x4328" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x432c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x4330" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="10">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x43a8" visible="false" val="0x0" />
                <st_control_0 id="0x49a8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x49ac" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x49b0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x49b4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x49b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x49bc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x49c0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x49c4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x49c8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x49cc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x49d0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x49d4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x49d8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x49dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x49e0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x49e4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x49e8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x49ec" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x49f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x49f4" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="11">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x4a6c" visible="false" val="0x0" />
                <st_control_0 id="0x506c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5070" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5074" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x5078" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x507c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5080" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5084" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x5088" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x508c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5090" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5094" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x5098" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x509c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x50a0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x50a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x50a8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x50ac" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x50b0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x50b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x50b8" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="12">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x5130" visible="false" val="0x0" />
                <st_control_0 id="0x5730" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5734" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5738" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x573c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x5740" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5744" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5748" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x574c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x5750" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5754" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5758" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x575c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x5760" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x5764" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x5768" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x576c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x5770" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x5774" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x5778" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x577c" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="13">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x57f4" visible="false" val="0x0" />
                <st_control_0 id="0x5df4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x5df8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x5dfc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x5e00" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x5e04" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x5e08" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x5e0c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x5e10" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x5e14" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x5e18" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x5e1c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x5e20" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x5e24" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x5e28" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x5e2c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x5e30" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x5e34" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x5e38" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x5e3c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x5e40" visible="false" val="0x0" />
            </VOIP1>
        </Handsfree>
        <Headset4P>
            <NB1 mode="14">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x5eb8" visible="false" val="0x0" />
                <st_control_0 id="0x64b8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x64bc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x64c0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x64c4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x64c8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x64cc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x64d0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x64d4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x64d8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x64dc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x64e0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x64e4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x64e8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x64ec" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x64f0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x64f4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x64f8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x64fc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x6500" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x6504" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="15">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x657c" visible="false" val="0x0" />
                <st_control_0 id="0x6b7c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x6b80" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x6b84" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x6b88" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x6b8c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x6b90" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x6b94" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x6b98" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x6b9c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x6ba0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x6ba4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x6ba8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x6bac" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x6bb0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x6bb4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x6bb8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x6bbc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x6bc0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x6bc4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x6bc8" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="16">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x6c40" visible="false" val="0x0" />
                <st_control_0 id="0x7240" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7244" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x7248" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x724c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7250" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7254" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x7258" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x725c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7260" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7264" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x7268" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x726c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7270" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7274" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x7278" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x727c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x7280" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x7284" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x7288" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x728c" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="17">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x7304" visible="false" val="0x0" />
                <st_control_0 id="0x7904" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7908" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x790c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x7910" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7914" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7918" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x791c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x7920" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7924" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7928" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x792c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x7930" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7934" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7938" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x793c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x7940" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x7944" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x7948" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x794c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x7950" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="18">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x79c8" visible="false" val="0x0" />
                <st_control_0 id="0x7fc8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x7fcc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x7fd0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x7fd4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x7fd8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x7fdc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x7fe0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x7fe4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x7fe8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x7fec" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x7ff0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x7ff4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x7ff8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x7ffc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x8000" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x8004" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x8008" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x800c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x8010" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x8014" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="19">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x808c" visible="false" val="0x0" />
                <st_control_0 id="0x868c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x8690" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x8694" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x8698" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x869c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x86a0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x86a4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x86a8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x86ac" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x86b0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x86b4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x86b8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x86bc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x86c0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x86c4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x86c8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x86cc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x86d0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x86d4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x86d8" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="20">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x8750" visible="false" val="0x0" />
                <st_control_0 id="0x8d50" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x8d54" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x8d58" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x8d5c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x8d60" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x8d64" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x8d68" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x8d6c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x8d70" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x8d74" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x8d78" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x8d7c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x8d80" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x8d84" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x8d88" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x8d8c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x8d90" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x8d94" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x8d98" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x8d9c" visible="false" val="0x0" />
            </VOIP1>
        </Headset4P>
        <Headset3P>
            <NB1 mode="21">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x8e14" visible="false" val="0x0" />
                <st_control_0 id="0x9414" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x9418" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x941c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x9420" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x9424" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x9428" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x942c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x9430" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x9434" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x9438" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x943c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x9440" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x9444" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x9448" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x944c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x9450" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x9454" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x9458" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x945c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x9460" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="22">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x94d8" visible="false" val="0x0" />
                <st_control_0 id="0x9ad8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x9adc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x9ae0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x9ae4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x9ae8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x9aec" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x9af0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x9af4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x9af8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x9afc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x9b00" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x9b04" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x9b08" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x9b0c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x9b10" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x9b14" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x9b18" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x9b1c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x9b20" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x9b24" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="23">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x9b9c" visible="false" val="0x0" />
                <st_control_0 id="0xa19c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xa1a0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xa1a4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xa1a8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xa1ac" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xa1b0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xa1b4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xa1b8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xa1bc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xa1c0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xa1c4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xa1c8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xa1cc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xa1d0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xa1d4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xa1d8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xa1dc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xa1e0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xa1e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xa1e8" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="24">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xa260" visible="false" val="0x0" />
                <st_control_0 id="0xa860" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xa864" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xa868" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xa86c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xa870" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xa874" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xa878" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xa87c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xa880" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xa884" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xa888" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xa88c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xa890" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xa894" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xa898" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xa89c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xa8a0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xa8a4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xa8a8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xa8ac" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="25">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xa924" visible="false" val="0x0" />
                <st_control_0 id="0xaf24" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xaf28" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xaf2c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xaf30" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xaf34" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xaf38" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xaf3c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xaf40" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xaf44" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xaf48" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xaf4c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xaf50" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xaf54" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xaf58" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xaf5c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xaf60" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xaf64" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xaf68" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xaf6c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xaf70" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="26">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xafe8" visible="false" val="0x0" />
                <st_control_0 id="0xb5e8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xb5ec" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xb5f0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xb5f4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xb5f8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xb5fc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xb600" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xb604" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xb608" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xb60c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xb610" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xb614" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xb618" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xb61c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xb620" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xb624" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xb628" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xb62c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xb630" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xb634" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="27">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xb6ac" visible="false" val="0x0" />
                <st_control_0 id="0xbcac" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xbcb0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xbcb4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xbcb8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xbcbc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xbcc0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xbcc4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xbcc8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xbccc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xbcd0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xbcd4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xbcd8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xbcdc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xbce0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xbce4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xbce8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xbcec" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xbcf0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xbcf4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xbcf8" visible="false" val="0x0" />
            </VOIP1>
        </Headset3P>
        <BTHS>
            <NB1 mode="28">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xbd70" visible="false" val="0x0" />
                <st_control_0 id="0xc370" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xc374" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xc378" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xc37c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xc380" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xc384" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xc388" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xc38c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xc390" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xc394" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xc398" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xc39c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xc3a0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xc3a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xc3a8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xc3ac" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xc3b0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xc3b4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xc3b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xc3bc" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="29">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xc434" visible="false" val="0x0" />
                <st_control_0 id="0xca34" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xca38" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xca3c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xca40" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xca44" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xca48" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xca4c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xca50" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xca54" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xca58" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xca5c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xca60" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xca64" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xca68" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xca6c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xca70" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xca74" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xca78" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xca7c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xca80" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="30">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xcaf8" visible="false" val="0x0" />
                <st_control_0 id="0xd0f8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xd0fc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xd100" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xd104" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xd108" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xd10c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xd110" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xd114" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xd118" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xd11c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xd120" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xd124" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xd128" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xd12c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xd130" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd134" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd138" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd13c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd140" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xd144" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="31">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xd1bc" visible="false" val="0x0" />
                <st_control_0 id="0xd7bc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xd7c0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xd7c4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xd7c8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xd7cc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xd7d0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xd7d4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xd7d8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xd7dc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xd7e0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xd7e4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xd7e8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xd7ec" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xd7f0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xd7f4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xd7f8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xd7fc" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xd800" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xd804" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xd808" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="32">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xd880" visible="false" val="0x0" />
                <st_control_0 id="0xde80" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xde84" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xde88" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xde8c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xde90" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xde94" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xde98" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xde9c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xdea0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xdea4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xdea8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xdeac" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xdeb0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xdeb4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xdeb8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xdebc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xdec0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xdec4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xdec8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xdecc" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="33">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xdf44" visible="false" val="0x0" />
                <st_control_0 id="0xe544" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xe548" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xe54c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xe550" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xe554" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xe558" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xe55c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xe560" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xe564" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xe568" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xe56c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xe570" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xe574" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xe578" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xe57c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xe580" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xe584" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xe588" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xe58c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xe590" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="34">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xe608" visible="false" val="0x0" />
                <st_control_0 id="0xec08" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xec0c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xec10" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xec14" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xec18" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xec1c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xec20" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xec24" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xec28" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xec2c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xec30" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xec34" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xec38" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xec3c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xec40" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xec44" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xec48" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xec4c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xec50" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xec54" visible="false" val="0x0" />
            </VOIP1>
        </BTHS>
        <CARKIT>
            <NB1 mode="35">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xeccc" visible="false" val="0x0" />
                <st_control_0 id="0xf2cc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xf2d0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xf2d4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xf2d8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xf2dc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xf2e0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xf2e4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xf2e8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xf2ec" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xf2f0" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xf2f4" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xf2f8" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xf2fc" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xf300" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xf304" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xf308" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xf30c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xf310" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xf314" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xf318" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="36">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xf390" visible="false" val="0x0" />
                <st_control_0 id="0xf990" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0xf994" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0xf998" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0xf99c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0xf9a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0xf9a4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0xf9a8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0xf9ac" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0xf9b0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0xf9b4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0xf9b8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0xf9bc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0xf9c0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0xf9c4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0xf9c8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0xf9cc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0xf9d0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0xf9d4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0xf9d8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0xf9dc" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="37">
                <reserve0 offset="0" bits="12288" t="u12288" id="0xfa54" visible="false" val="0x0" />
                <st_control_0 id="0x10054" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x10058" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1005c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10060" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10064" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x10068" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1006c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10070" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10074" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x10078" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1007c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10080" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10084" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x10088" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1008c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10090" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10094" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x10098" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1009c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x100a0" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="38">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x10118" visible="false" val="0x0" />
                <st_control_0 id="0x10718" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1071c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x10720" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10724" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10728" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1072c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x10730" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10734" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10738" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1073c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x10740" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10744" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10748" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1074c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x10750" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10754" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10758" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1075c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x10760" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x10764" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="39">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x107dc" visible="false" val="0x0" />
                <st_control_0 id="0x10ddc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x10de0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x10de4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x10de8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x10dec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x10df0" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x10df4" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x10df8" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x10dfc" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x10e00" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x10e04" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x10e08" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x10e0c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x10e10" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x10e14" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x10e18" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x10e1c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x10e20" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x10e24" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x10e28" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="40">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x10ea0" visible="false" val="0x0" />
                <st_control_0 id="0x114a0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x114a4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x114a8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x114ac" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x114b0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x114b4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x114b8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x114bc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x114c0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x114c4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x114c8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x114cc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x114d0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x114d4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x114d8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x114dc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x114e0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x114e4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x114e8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x114ec" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="41">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x11564" visible="false" val="0x0" />
                <st_control_0 id="0x11b64" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x11b68" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x11b6c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x11b70" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x11b74" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x11b78" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x11b7c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x11b80" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x11b84" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x11b88" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x11b8c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x11b90" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x11b94" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x11b98" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x11b9c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x11ba0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x11ba4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x11ba8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x11bac" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x11bb0" visible="false" val="0x0" />
            </VOIP1>
        </CARKIT>
        <BTHSNREC>
            <NB1 mode="42">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x11c28" visible="false" val="0x0" />
                <st_control_0 id="0x12228" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1222c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x12230" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x12234" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x12238" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1223c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12240" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12244" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x12248" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1224c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12250" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12254" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x12258" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1225c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12260" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12264" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x12268" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1226c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12270" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x12274" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="43">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x122ec" visible="false" val="0x0" />
                <st_control_0 id="0x128ec" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x128f0" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x128f4" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x128f8" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x128fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x12900" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12904" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12908" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1290c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x12910" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12914" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12918" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1291c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x12920" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12924" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12928" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1292c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x12930" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12934" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x12938" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="44">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x129b0" visible="false" val="0x0" />
                <st_control_0 id="0x12fb0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x12fb4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x12fb8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x12fbc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x12fc0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x12fc4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x12fc8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x12fcc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x12fd0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x12fd4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x12fd8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x12fdc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x12fe0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x12fe4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x12fe8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x12fec" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x12ff0" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x12ff4" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x12ff8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x12ffc" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="45">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x13074" visible="false" val="0x0" />
                <st_control_0 id="0x13674" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x13678" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1367c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x13680" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x13684" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x13688" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1368c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13690" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13694" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13698" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1369c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x136a0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x136a4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x136a8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x136ac" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x136b0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x136b4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x136b8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x136bc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x136c0" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="46">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x13738" visible="false" val="0x0" />
                <st_control_0 id="0x13d38" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x13d3c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x13d40" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x13d44" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x13d48" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x13d4c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x13d50" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x13d54" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x13d58" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x13d5c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x13d60" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x13d64" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x13d68" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x13d6c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x13d70" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x13d74" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x13d78" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x13d7c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x13d80" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x13d84" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="47">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x13dfc" visible="false" val="0x0" />
                <st_control_0 id="0x143fc" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <rst_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x14400" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x14404" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x14408" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1440c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x14410" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x14414" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x14418" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1441c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x14420" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x14424" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x14428" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1442c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x14430" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x14434" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x14438" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1443c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x14440" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x14444" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x14448" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="48">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x144c0" visible="false" val="0x0" />
                <st_control_0 id="0x14ac0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x14ac4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x14ac8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x14acc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x14ad0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x14ad4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x14ad8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x14adc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x14ae0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x14ae4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x14ae8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x14aec" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x14af0" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x14af4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x14af8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x14afc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x14b00" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x14b04" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x14b08" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x14b0c" visible="false" val="0x0" />
            </VOIP1>
        </BTHSNREC>
        <TypeC_Digital>
            <NB1 mode="49">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x14b84" visible="false" val="0x0" />
                <st_control_0 id="0x15184" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x15188" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1518c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x15190" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x15194" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x15198" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1519c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x151a0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x151a4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x151a8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x151ac" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x151b0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x151b4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x151b8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x151bc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x151c0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x151c4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x151c8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x151cc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x151d0" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="50">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x15248" visible="false" val="0x0" />
                <st_control_0 id="0x15848" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1584c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x15850" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x15854" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x15858" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1585c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x15860" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x15864" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x15868" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1586c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x15870" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x15874" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x15878" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1587c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x15880" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x15884" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x15888" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1588c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x15890" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x15894" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="51">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1590c" visible="false" val="0x0" />
                <st_control_0 id="0x15f0c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x15f10" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x15f14" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x15f18" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x15f1c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x15f20" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x15f24" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x15f28" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x15f2c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x15f30" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x15f34" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x15f38" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x15f3c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x15f40" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x15f44" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x15f48" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x15f4c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x15f50" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x15f54" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x15f58" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="52">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x15fd0" visible="false" val="0x0" />
                <st_control_0 id="0x165d0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x165d4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x165d8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x165dc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x165e0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x165e4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x165e8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x165ec" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x165f0" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x165f4" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x165f8" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x165fc" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x16600" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x16604" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x16608" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1660c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x16610" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x16614" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x16618" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1661c" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="53">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x16694" visible="false" val="0x0" />
                <st_control_0 id="0x16c94" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x16c98" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x16c9c" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x16ca0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x16ca4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x16ca8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x16cac" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x16cb0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x16cb4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x16cb8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x16cbc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x16cc0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x16cc4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x16cc8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x16ccc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x16cd0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x16cd4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x16cd8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x16cdc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x16ce0" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="54">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x16d58" visible="false" val="0x0" />
                <st_control_0 id="0x17358" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1735c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x17360" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x17364" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x17368" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1736c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x17370" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x17374" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x17378" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1737c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x17380" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x17384" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x17388" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1738c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x17390" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x17394" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x17398" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1739c" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x173a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x173a4" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="55">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1741c" visible="false" val="0x0" />
                <st_control_0 id="0x17a1c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x17a20" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x17a24" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x17a28" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x17a2c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x17a30" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x17a34" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x17a38" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x17a3c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x17a40" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x17a44" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x17a48" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x17a4c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x17a50" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x17a54" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x17a58" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x17a5c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x17a60" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x17a64" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x17a68" visible="false" val="0x0" />
            </VOIP1>
        </TypeC_Digital>
        <HighVolume>
            <NB1 mode="56">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x17ae0" visible="false" val="0x0" />
                <st_control_0 id="0x180e0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x180e4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x180e8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x180ec" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x180f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x180f4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x180f8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x180fc" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x18100" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x18104" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x18108" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1810c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x18110" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x18114" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x18118" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1811c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x18120" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x18124" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x18128" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1812c" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="57">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x181a4" visible="false" val="0x0" />
                <st_control_0 id="0x187a4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x187a8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x187ac" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x187b0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x187b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x187b8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x187bc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x187c0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x187c4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x187c8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x187cc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x187d0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x187d4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x187d8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x187dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x187e0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x187e4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x187e8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x187ec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x187f0" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="58">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x18868" visible="false" val="0x0" />
                <st_control_0 id="0x18e68" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x18e6c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x18e70" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x18e74" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x18e78" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x18e7c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x18e80" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x18e84" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x18e88" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x18e8c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x18e90" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x18e94" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x18e98" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x18e9c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x18ea0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x18ea4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x18ea8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x18eac" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x18eb0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x18eb4" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="59">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x18f2c" visible="false" val="0x0" />
                <st_control_0 id="0x1952c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x19530" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x19534" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x19538" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1953c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x19540" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x19544" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x19548" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1954c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x19550" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x19554" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x19558" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1955c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x19560" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x19564" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x19568" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1956c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x19570" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x19574" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x19578" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="60">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x195f0" visible="false" val="0x0" />
                <st_control_0 id="0x19bf0" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x19bf4" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x19bf8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x19bfc" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x19c00" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x19c04" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x19c08" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x19c0c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x19c10" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x19c14" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x19c18" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x19c1c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x19c20" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x19c24" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x19c28" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x19c2c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x19c30" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x19c34" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x19c38" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x19c3c" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="61">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x19cb4" visible="false" val="0x0" />
                <st_control_0 id="0x1a2b4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a2b8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a2bc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a2c0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a2c4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a2c8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a2cc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a2d0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a2d4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a2d8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a2dc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a2e0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a2e4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a2e8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a2ec" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a2f0" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a2f4" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a2f8" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a2fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1a300" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="62">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1a378" visible="false" val="0x0" />
                <st_control_0 id="0x1a978" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1a97c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1a980" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1a984" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1a988" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1a98c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1a990" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1a994" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1a998" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1a99c" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1a9a0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1a9a4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1a9a8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1a9ac" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1a9b0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1a9b4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1a9b8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1a9bc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1a9c0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1a9c4" visible="false" val="0x0" />
            </VOIP1>
        </HighVolume>
        <Hac>
            <NB1 mode="63">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1aa3c" visible="false" val="0x0" />
                <st_control_0 id="0x1b03c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1b040" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1b044" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1b048" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1b04c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1b050" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1b054" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1b058" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1b05c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1b060" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1b064" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1b068" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1b06c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1b070" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1b074" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1b078" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1b07c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1b080" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1b084" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1b088" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="64">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1b100" visible="false" val="0x0" />
                <st_control_0 id="0x1b700" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1b704" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1b708" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1b70c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1b710" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1b714" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1b718" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1b71c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1b720" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1b724" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1b728" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1b72c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1b730" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1b734" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1b738" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1b73c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1b740" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1b744" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1b748" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1b74c" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="65">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1b7c4" visible="false" val="0x0" />
                <st_control_0 id="0x1bdc4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1bdc8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1bdcc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1bdd0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1bdd4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1bdd8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1bddc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1bde0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1bde4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1bde8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1bdec" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1bdf0" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1bdf4" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1bdf8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1bdfc" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1be00" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1be04" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1be08" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1be0c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1be10" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="66">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1be88" visible="false" val="0x0" />
                <st_control_0 id="0x1c488" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1c48c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1c490" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1c494" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1c498" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1c49c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1c4a0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1c4a4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1c4a8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1c4ac" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1c4b0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1c4b4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1c4b8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1c4bc" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1c4c0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1c4c4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1c4c8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1c4cc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1c4d0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1c4d4" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="67">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1c54c" visible="false" val="0x0" />
                <st_control_0 id="0x1cb4c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1cb50" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1cb54" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1cb58" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1cb5c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1cb60" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1cb64" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1cb68" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1cb6c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1cb70" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1cb74" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1cb78" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1cb7c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1cb80" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1cb84" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1cb88" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1cb8c" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1cb90" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1cb94" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1cb98" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="68">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1cc10" visible="false" val="0x0" />
                <st_control_0 id="0x1d210" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1d214" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1d218" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1d21c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1d220" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1d224" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1d228" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1d22c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1d230" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1d234" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1d238" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1d23c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1d240" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1d244" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1d248" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1d24c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1d250" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1d254" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1d258" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1d25c" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="69">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1d2d4" visible="false" val="0x0" />
                <st_control_0 id="0x1d8d4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x1d8d8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1d8dc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x1d8e0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x1d8e4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x1d8e8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x1d8ec" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x1d8f0" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x1d8f4" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1d8f8" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x1d8fc" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x1d900" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x1d904" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x1d908" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1d90c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1d910" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x1d914" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1d918" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x1d91c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x1d920" visible="false" val="0x0" />
            </VOIP1>
        </Hac>
    </Audio>
    <Music>
        <Headset>
            <Playback mode="70">
                <audio_mute_dg_control id="0x1d998" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1d99c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1d9a0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1d9a4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1d9a8" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1d9ac" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1d9b0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1d9b4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1d9b8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1d9bc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x0190" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1d9c0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1d9c4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1d9c8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1d9cc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x01f4" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1d9d0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x01f4" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1d9d4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1d9d8" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1d9dc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1d9e0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1d9e4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1d9e8" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1d9ec" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1d9f0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1d9f4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1d9f8" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1d9fc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1da00" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1da04" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1da08" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1da0c" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x157c" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1da10" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x157c" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1da14" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1da18" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1da1c" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x040000" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1da20" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1da24" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1da28" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1da2c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1da30" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1da34" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1da38" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1da3c" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1da40" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1da44" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1da48" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1da4c" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1da50" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1da54" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1da58" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1da5c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1da60" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1da64" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1da68" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1da6c" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1da70" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1da74" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1da78" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1da7c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1da80" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1da84" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1da88" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1da8c" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1da90" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1da94" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1da98" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1da9c" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1daa0" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1daa4" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1daa8" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1daac" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1dab0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1dab4" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1dab8" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1dabc" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1dac0" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1dac4" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1dac8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1dacc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1dad0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1dad4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1dad8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1dadc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1dae0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1dae4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1dae8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1daec" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1daf0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1daf4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1daf8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1dafc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1db00" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1db04" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1db08" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1db0c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1db10" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1db14" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1db18" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1db1c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1db20" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1db24" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1db28" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1db2c" t="u32" offset="0" bits="32" visible="true" val="0xfbf4" />
                <audio_drc_s1_b0_l id="0x1db30" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_drc_s1_b1_l id="0x1db34" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1db38" t="u32" offset="0" bits="32" visible="true" val="0xffc00000" />
                <audio_drc_s1_a1_l id="0x1db3c" t="u32" offset="0" bits="32" visible="true" val="0x77194b" />
                <audio_drc_s1_a2_l id="0x1db40" t="u32" offset="0" bits="32" visible="true" val="0xffc7df9e" />
                <audio_drc_s1_gain_r id="0x1db44" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1db48" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1db4c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1db50" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1db54" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1db58" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1db5c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1db60" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1db64" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1db68" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1db6c" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1db70" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1db74" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1db78" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1db7c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1db80" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1db84" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1db88" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1db8c" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1db90" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1db94" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1db98" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1db9c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1dba0" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1dba4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1dba8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1dbac" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1dbb0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1dbb4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1dbb8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1dbbc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1dbc0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1dbc4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1dbc8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1dbcc" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1dbd0" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1dbd4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1dbd8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1dbdc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1dbe0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1dbe4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1dbe8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1dbec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1dbf0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1dbf4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1dbf8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1dbfc" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1dc00" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1dc04" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1dc08" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1dc0c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1dc10" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1dc14" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1dc18" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1dc1c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1dc20" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1dc24" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1dc28" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1dc2c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1dc30" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1dc34" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1dc38" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1dc3c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1dc40" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1dc44" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1dc48" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1dc4c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1dc50" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1dc54" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1dc58" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1dc5c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1dc60" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1dc64" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1dc68" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1dc6c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1dc70" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1dc74" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1dc78" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1dc7c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1dc80" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1dc84" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1dc88" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1dc8c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1dc90" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1dc94" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1dc98" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1dc9c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1dca0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1dca4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1dca8" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1dcac" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1dcb0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1dcb4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1dcb8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1dcbc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1dcc0" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1dcc4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1dcc8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1dccc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1dcd0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1dcd4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1dcd8" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1dcdc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1dce0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1dce4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1dce8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1dcec" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1dcf0" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1dcf4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1dcf8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1dcfc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1dd00" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1dd04" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1dd08" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1dd0c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1dd10" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1dd14" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1dd18" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1dd1c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1dd20" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1dd24" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1dd28" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1dd2c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1dd30" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_highdrc_CG_var id="0x1dd34" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1dd38" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1dd3c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1dd40" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1dd44" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1dd48" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1dd4c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_threshold id="0x1dd50" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_highdrc_expand_ratio id="0x1dd54" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_highdrc_expand_hold id="0x1dd58" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1dd5c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1dd60" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1dd64" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1dd68" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1dd6c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1dd70" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1dd74" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_middrc_CG_var id="0x1dd78" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1dd7c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1dd80" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1dd84" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1dd88" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1dd8c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1dd90" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_threshold id="0x1dd94" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_middrc_expand_ratio id="0x1dd98" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_middrc_expand_hold id="0x1dd9c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1dda0" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1dda4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1dda8" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1ddac" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1ddb0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1ddb4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1ddb8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_lowdrc_CG_var id="0x1ddbc" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1ddc0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1ddc4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1ddc8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1ddcc" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1ddd0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1ddd4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_threshold id="0x1ddd8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_lowdrc_expand_ratio id="0x1dddc" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_lowdrc_expand_hold id="0x1dde0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1dde4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1dde8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1ddec" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1ddf0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1ddf4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1ddf8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1ddfc" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_postdrc_CG_var id="0x1de00" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1de04" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1de08" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1de0c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1de10" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1de14" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1de18" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_threshold id="0x1de1c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_postdrc_expand_ratio id="0x1de20" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_postdrc_expand_hold id="0x1de24" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1de28" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1de2c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1de30" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1de34" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1de38" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1de3c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1de40" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1de44" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1de48" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1de4c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1de50" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1de54" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1de58" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1de5c" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1de60" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1de64" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1de68" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1de6c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1de70" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1de74" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1de78" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1de7c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1de80" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1de84" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1de88" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1de8c" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1de90" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1de94" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1de98" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1de9c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1dea0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1dea4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_l id="0x1dea8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1deac" t="u32" offset="0" bits="32" visible="true" val="0x02" />
                <audio_ellip4_s1_a1_l id="0x1deb0" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1deb4" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1deb8" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1debc" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1dec0" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1dec4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1dec8" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1decc" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1ded0" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1ded4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1ded8" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1dedc" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1dee0" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1dee4" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1dee8" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1deec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1def0" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_r id="0x1def4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1def8" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_r id="0x1defc" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1df00" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1df04" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1df08" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1df0c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1df10" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1df14" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1df18" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1df1c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1df20" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1df24" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1df28" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1df2c" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1df30" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1df34" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1df38" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1df3c" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1df40" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1df44" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1df48" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1df4c" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1df50" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1df54" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1df58" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1df5c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1df60" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1df64" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1df68" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1df6c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1df70" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1df74" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1df78" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1df7c" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1df80" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1df84" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1df88" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1df8c" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1df90" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1df94" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1df98" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1df9c" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1dfa0" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1dfa4" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1dfa8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1dfac" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1dfb0" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1dfb4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1dfb8" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1dfbc" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1dfc0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1dfc4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1dfc8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1dfcc" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1dfd0" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1dfd4" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1dfd8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1dfdc" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1dfe0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1dfe4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1dfe8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1dfec" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1dff0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1dff4" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1dff8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1dffc" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1e000" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1e004" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1e008" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1e00c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1e010" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1e014" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1e018" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1e01c" visible="false" val="0x0" />
            </Playback>
        </Headset>
        <Handsfree>
            <Playback mode="71">
                <audio_mute_dg_control id="0x1e05c" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1e060" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1e064" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1e068" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1e06c" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1e070" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1e074" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1e078" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0289" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1e07c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1e080" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x0190" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1e084" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1e088" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1e08c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1e090" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x0258" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1e094" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x0258" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1e098" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1e09c" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1e0a0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1e0a4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x05dc" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1e0a8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1e0ac" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1e0b0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1e0b4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1e0b8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1e0bc" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1e0c0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1e0c4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0dac" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1e0c8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1e0cc" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1e0d0" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1388" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1e0d4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1388" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1e0d8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1e0dc" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1e0e0" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x040000" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1e0e4" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1e0e8" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1e0ec" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1e0f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1e0f4" t="u32" offset="0" bits="32" visible="true" val="0xfffffff6" />
                <audio_alc_ratio id="0x1e0f8" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1e0fc" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1e100" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1e104" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1e108" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1e10c" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1e110" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1e114" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1e118" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1e11c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1e120" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1e124" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1e128" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1e12c" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1e130" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1e134" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1e138" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1e13c" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1e140" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1e144" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1e148" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1e14c" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1e150" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1e154" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1e158" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1e15c" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1e160" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1e164" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1e168" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1e16c" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1e170" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1e174" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1e178" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1e17c" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1e180" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1e184" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1e188" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1e18c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1e190" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1e194" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1e198" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1e19c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1e1a0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1e1a4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1e1a8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1e1ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1e1b0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1e1b4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1e1b8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1e1bc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1e1c0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1e1c4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1e1c8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1e1cc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1e1d0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1e1d4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1e1d8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1e1dc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1e1e0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1e1e4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1e1e8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1e1ec" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1e1f0" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b0_l id="0x1e1f4" t="u32" offset="0" bits="32" visible="true" val="0x1450" />
                <audio_drc_s1_b1_l id="0x1e1f8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1e1fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_a1_l id="0x1e200" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_a2_l id="0x1e204" t="u32" offset="0" bits="32" visible="true" val="0x14" />
                <audio_drc_s1_gain_r id="0x1e208" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1e20c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1e210" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1e214" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1e218" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1e21c" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1e220" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1e224" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1e228" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1e22c" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1e230" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1e234" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1e238" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1e23c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1e240" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1e244" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1e248" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1e24c" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1e250" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1e254" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1e258" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1e25c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1e260" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1e264" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1e268" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1e26c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1e270" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1e274" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1e278" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1e27c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1e280" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1e284" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1e288" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1e28c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1e290" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1e294" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1e298" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1e29c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1e2a0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1e2a4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1e2a8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1e2ac" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1e2b0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1e2b4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1e2b8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1e2bc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1e2c0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1e2c4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1e2c8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1e2cc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1e2d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1e2d4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1e2d8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1e2dc" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1e2e0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1e2e4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1e2e8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1e2ec" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1e2f0" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1e2f4" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1e2f8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1e2fc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1e300" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1e304" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1e308" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1e30c" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1e310" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1e314" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1e318" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1e31c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1e320" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1e324" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1e328" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1e32c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1e330" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1e334" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1e338" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1e33c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1e340" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1e344" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1e348" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1e34c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1e350" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1e354" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1e358" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1e35c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1e360" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1e364" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1e368" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1e36c" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1e370" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1e374" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1e378" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1e37c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1e380" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1e384" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1e388" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1e38c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1e390" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1e394" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1e398" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1e39c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1e3a0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1e3a4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1e3a8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1e3ac" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1e3b0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1e3b4" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1e3b8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1e3bc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1e3c0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1e3c4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1e3c8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1e3cc" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1e3d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1e3d4" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1e3d8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1e3dc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1e3e0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1e3e4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1e3e8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1e3ec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1e3f0" t="u32" offset="0" bits="32" visible="true" val="0xffffff88" />
                <audio_highdrc_ratio id="0x1e3f4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_CG_var id="0x1e3f8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1e3fc" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1e400" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1e404" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1e408" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1e40c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1e410" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_highdrc_expand_threshold id="0x1e414" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1e418" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_expand_hold id="0x1e41c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1e420" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1e424" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1e428" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1e42c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1e430" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1e434" t="u32" offset="0" bits="32" visible="true" val="0xffffffa6" />
                <audio_middrc_ratio id="0x1e438" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_CG_var id="0x1e43c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1e440" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1e444" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1e448" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1e44c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1e450" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1e454" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_middrc_expand_threshold id="0x1e458" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1e45c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_expand_hold id="0x1e460" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1e464" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1e468" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1e46c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1e470" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1e474" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1e478" t="u32" offset="0" bits="32" visible="true" val="0xffffff88" />
                <audio_lowdrc_ratio id="0x1e47c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_CG_var id="0x1e480" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1e484" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1e488" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1e48c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1e490" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1e494" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1e498" t="u32" offset="0" bits="32" visible="true" val="0xfffffd44" />
                <audio_lowdrc_expand_threshold id="0x1e49c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1e4a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_expand_hold id="0x1e4a4" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1e4a8" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1e4ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1e4b0" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1e4b4" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1e4b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1e4bc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1e4c0" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1e4c4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1e4c8" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1e4cc" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1e4d0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1e4d4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1e4d8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1e4dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1e4e0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1e4e4" t="u32" offset="0" bits="32" visible="true" val="0x0bb6" />
                <audio_postdrc_expand_hold id="0x1e4e8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1e4ec" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1e4f0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1e4f4" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1e4f8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1e4fc" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1e500" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1e504" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1e508" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1e50c" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1e510" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1e514" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1e518" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1e51c" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1e520" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1e524" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1e528" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1e52c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1e530" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1e534" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1e538" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1e53c" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1e540" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1e544" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1e548" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1e54c" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1e550" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1e554" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1e558" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1e55c" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1e560" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1e564" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1e568" t="u32" offset="0" bits="32" visible="true" val="0x0200" />
                <audio_ellip4_s1_b1_l id="0x1e56c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1e570" t="u32" offset="0" bits="32" visible="true" val="0x05" />
                <audio_ellip4_s1_a1_l id="0x1e574" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_a2_l id="0x1e578" t="u32" offset="0" bits="32" visible="true" val="0x01f4" />
                <audio_ellip4_s1_gain_r id="0x1e57c" t="u32" offset="0" bits="32" visible="true" val="0xfffff8f8" />
                <audio_ellip4_s1_b0_r id="0x1e580" t="u32" offset="0" bits="32" visible="true" val="0x7d" />
                <audio_ellip4_s1_b1_r id="0x1e584" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_r id="0x1e588" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_a1_r id="0x1e58c" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_ellip4_s1_a2_r id="0x1e590" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_gain_l id="0x1e594" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b0_l id="0x1e598" t="u32" offset="0" bits="32" visible="true" val="0x0c80" />
                <audio_ellip4_s2_b1_l id="0x1e59c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b2_l id="0x1e5a0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_l id="0x1e5a4" t="u32" offset="0" bits="32" visible="true" val="0x5dc0" />
                <audio_ellip4_s2_a2_l id="0x1e5a8" t="u32" offset="0" bits="32" visible="true" val="0x59d8" />
                <audio_ellip4_s2_gain_r id="0x1e5ac" t="u32" offset="0" bits="32" visible="true" val="0xfffff448" />
                <audio_ellip4_s2_b0_r id="0x1e5b0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1e5b4" t="u32" offset="0" bits="32" visible="true" val="0x0400" />
                <audio_ellip4_s2_b2_r id="0x1e5b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1e5bc" t="u32" offset="0" bits="32" visible="true" val="0x0400" />
                <audio_ellip4_s2_a2_r id="0x1e5c0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_notch_gain_l id="0x1e5c4" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1e5c8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1e5cc" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1e5d0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1e5d4" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1e5d8" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1e5dc" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1e5e0" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1e5e4" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1e5e8" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1e5ec" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1e5f0" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1e5f4" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1e5f8" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1e5fc" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1e600" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1e604" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1e608" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1e60c" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1e610" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1e614" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1e618" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1e61c" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1e620" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1e624" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1e628" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1e62c" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1e630" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1e634" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1e638" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1e63c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1e640" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1e644" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1e648" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1e64c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1e650" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1e654" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1e658" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1e65c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1e660" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1e664" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1e668" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1e66c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1e670" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1e674" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1e678" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1e67c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1e680" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1e684" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1e688" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1e68c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1e690" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1e694" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1e698" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1e69c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1e6a0" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1e6a4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1e6a8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1e6ac" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1e6b0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1e6b4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1e6b8" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1e6bc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1e6c0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1e6c4" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1e6c8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1e6cc" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1e6d0" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1e6d4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1e6d8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1e6dc" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1e6e0" visible="false" val="0x0" />
            </Playback>
        </Handsfree>
        <Headfree>
            <Playback mode="72">
                <audio_mute_dg_control id="0x1e720" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1e724" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1e728" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1e72c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1e730" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1e734" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1e738" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1e73c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0204" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1e740" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1e744" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x1e" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1e748" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1e74c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1e750" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1e754" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x03e8" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1e758" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x03e8" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1e75c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1e760" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1e764" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x07d0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1e768" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x07d0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1e76c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1e770" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1e774" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1e778" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1e77c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1e780" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1e784" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0fa0" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1e788" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0fa0" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1e78c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1e790" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1e794" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1e798" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1e79c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1e7a0" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1e7a4" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x05a670" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1e7a8" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1e7ac" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1e7b0" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1e7b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1e7b8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1e7bc" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1e7c0" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1e7c4" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1e7c8" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1e7cc" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1e7d0" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1e7d4" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1e7d8" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1e7dc" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1e7e0" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1e7e4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1e7e8" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1e7ec" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1e7f0" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1e7f4" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1e7f8" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1e7fc" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1e800" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1e804" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1e808" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1e80c" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1e810" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1e814" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1e818" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1e81c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1e820" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1e824" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1e828" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1e82c" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1e830" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1e834" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1e838" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1e83c" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1e840" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1e844" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1e848" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1e84c" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1e850" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1e854" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1e858" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1e85c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1e860" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1e864" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1e868" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1e86c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1e870" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1e874" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1e878" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1e87c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1e880" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1e884" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1e888" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1e88c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1e890" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1e894" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1e898" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1e89c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1e8a0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1e8a4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1e8a8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1e8ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1e8b0" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1e8b4" t="u32" offset="0" bits="32" visible="true" val="0x03e8" />
                <audio_drc_s1_b0_l id="0x1e8b8" t="u32" offset="0" bits="32" visible="true" val="0x2710" />
                <audio_drc_s1_b1_l id="0x1e8bc" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b2_l id="0x1e8c0" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_a1_l id="0x1e8c4" t="u32" offset="0" bits="32" visible="true" val="0x0258" />
                <audio_drc_s1_a2_l id="0x1e8c8" t="u32" offset="0" bits="32" visible="true" val="0x64" />
                <audio_drc_s1_gain_r id="0x1e8cc" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1e8d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1e8d4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1e8d8" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1e8dc" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1e8e0" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1e8e4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1e8e8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1e8ec" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1e8f0" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1e8f4" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1e8f8" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1e8fc" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1e900" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1e904" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1e908" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1e90c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1e910" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1e914" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1e918" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1e91c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1e920" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1e924" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1e928" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1e92c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1e930" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1e934" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1e938" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1e93c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1e940" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1e944" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1e948" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1e94c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1e950" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1e954" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1e958" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1e95c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1e960" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1e964" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1e968" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1e96c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1e970" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1e974" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1e978" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1e97c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1e980" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1e984" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1e988" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1e98c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1e990" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1e994" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1e998" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1e99c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1e9a0" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1e9a4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1e9a8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1e9ac" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1e9b0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1e9b4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1e9b8" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1e9bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1e9c0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1e9c4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1e9c8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1e9cc" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1e9d0" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1e9d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1e9d8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1e9dc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1e9e0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1e9e4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1e9e8" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1e9ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1e9f0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1e9f4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1e9f8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1e9fc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1ea00" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1ea04" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1ea08" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1ea0c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1ea10" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1ea14" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1ea18" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1ea1c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1ea20" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1ea24" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1ea28" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1ea2c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1ea30" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1ea34" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1ea38" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1ea3c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1ea40" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1ea44" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1ea48" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1ea4c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1ea50" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1ea54" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1ea58" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1ea5c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1ea60" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1ea64" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1ea68" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1ea6c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1ea70" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1ea74" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1ea78" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1ea7c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1ea80" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1ea84" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1ea88" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1ea8c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1ea90" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1ea94" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1ea98" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1ea9c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1eaa0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1eaa4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1eaa8" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1eaac" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1eab0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1eab4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1eab8" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_highdrc_CG_var id="0x1eabc" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1eac0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1eac4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1eac8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1eacc" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1ead0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1ead4" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_highdrc_expand_threshold id="0x1ead8" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1eadc" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_highdrc_expand_hold id="0x1eae0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1eae4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1eae8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1eaec" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1eaf0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1eaf4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1eaf8" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1eafc" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_middrc_CG_var id="0x1eb00" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1eb04" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1eb08" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1eb0c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1eb10" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1eb14" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1eb18" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_middrc_expand_threshold id="0x1eb1c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1eb20" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_middrc_expand_hold id="0x1eb24" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1eb28" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1eb2c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1eb30" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1eb34" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1eb38" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1eb3c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1eb40" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_lowdrc_CG_var id="0x1eb44" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1eb48" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1eb4c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1eb50" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1eb54" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1eb58" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1eb5c" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_lowdrc_expand_threshold id="0x1eb60" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1eb64" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_lowdrc_expand_hold id="0x1eb68" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1eb6c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1eb70" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1eb74" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1eb78" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1eb7c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1eb80" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1eb84" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1eb88" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1eb8c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1eb90" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1eb94" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1eb98" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1eb9c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1eba0" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1eba4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1eba8" t="u32" offset="0" bits="32" visible="true" val="0x10ce" />
                <audio_postdrc_expand_hold id="0x1ebac" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1ebb0" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1ebb4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1ebb8" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1ebbc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1ebc0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1ebc4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1ebc8" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1ebcc" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1ebd0" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1ebd4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1ebd8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1ebdc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1ebe0" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1ebe4" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1ebe8" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1ebec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1ebf0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1ebf4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1ebf8" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1ebfc" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1ec00" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1ec04" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1ec08" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1ec0c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1ec10" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1ec14" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1ec18" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1ec1c" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1ec20" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1ec24" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1ec28" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1ec2c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b1_l id="0x1ec30" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1ec34" t="u32" offset="0" bits="32" visible="true" val="0x01" />
                <audio_ellip4_s1_a1_l id="0x1ec38" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1ec3c" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1ec40" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1ec44" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1ec48" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1ec4c" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1ec50" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1ec54" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1ec58" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1ec5c" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1ec60" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1ec64" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1ec68" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1ec6c" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1ec70" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1ec74" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1ec78" t="u32" offset="0" bits="32" visible="true" val="0x02ef" />
                <audio_ellip4_s2_b2_r id="0x1ec7c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1ec80" t="u32" offset="0" bits="32" visible="true" val="0x07d0" />
                <audio_ellip4_s2_a2_r id="0x1ec84" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1ec88" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1ec8c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1ec90" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1ec94" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1ec98" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1ec9c" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1eca0" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1eca4" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1eca8" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1ecac" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1ecb0" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1ecb4" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1ecb8" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1ecbc" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1ecc0" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1ecc4" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1ecc8" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1eccc" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1ecd0" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1ecd4" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1ecd8" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1ecdc" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1ece0" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1ece4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1ece8" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1ecec" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1ecf0" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1ecf4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1ecf8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1ecfc" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1ed00" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1ed04" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1ed08" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1ed0c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1ed10" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1ed14" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1ed18" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1ed1c" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1ed20" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1ed24" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1ed28" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1ed2c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1ed30" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1ed34" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1ed38" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1ed3c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1ed40" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1ed44" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1ed48" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1ed4c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1ed50" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1ed54" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1ed58" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1ed5c" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1ed60" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1ed64" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1ed68" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1ed6c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1ed70" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1ed74" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1ed78" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1ed7c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1ed80" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1ed84" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1ed88" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1ed8c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1ed90" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1ed94" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1ed98" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1ed9c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1eda0" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1eda4" visible="false" val="0x0" />
            </Playback>
        </Headfree>
        <Handset>
            <Playback mode="73">
                <audio_mute_dg_control id="0x1ede4" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1ede8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1edec" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1edf0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1edf4" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x01" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x01" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1edf8" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1edfc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1ee00" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0204" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1ee04" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1ee08" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x1e" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1ee0c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1ee10" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1ee14" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1ee18" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1ee1c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1ee20" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1ee24" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1ee28" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1ee2c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1ee30" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1ee34" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1ee38" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1ee3c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1ee40" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1ee44" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1ee48" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1ee4c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1ee50" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1ee54" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1ee58" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1ee5c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1ee60" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1ee64" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1ee68" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x07fb26" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1ee6c" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1ee70" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1ee74" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1ee78" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1ee7c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1ee80" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1ee84" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1ee88" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1ee8c" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1ee90" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1ee94" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1ee98" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1ee9c" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1eea0" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1eea4" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1eea8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1eeac" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1eeb0" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1eeb4" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1eeb8" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1eebc" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1eec0" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1eec4" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1eec8" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1eecc" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1eed0" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1eed4" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1eed8" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1eedc" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1eee0" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1eee4" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1eee8" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1eeec" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1eef0" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1eef4" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1eef8" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1eefc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1ef00" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1ef04" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1ef08" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1ef0c" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1ef10" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1ef14" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1ef18" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1ef1c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1ef20" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1ef24" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1ef28" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1ef2c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1ef30" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1ef34" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1ef38" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1ef3c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1ef40" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1ef44" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1ef48" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1ef4c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1ef50" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1ef54" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1ef58" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1ef5c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1ef60" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1ef64" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1ef68" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1ef6c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1ef70" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1ef74" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x01" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1ef78" t="u32" offset="0" bits="32" visible="true" val="0x03e8" />
                <audio_drc_s1_b0_l id="0x1ef7c" t="u32" offset="0" bits="32" visible="true" val="0x2710" />
                <audio_drc_s1_b1_l id="0x1ef80" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_b2_l id="0x1ef84" t="u32" offset="0" bits="32" visible="true" val="0x0384" />
                <audio_drc_s1_a1_l id="0x1ef88" t="u32" offset="0" bits="32" visible="true" val="0x0258" />
                <audio_drc_s1_a2_l id="0x1ef8c" t="u32" offset="0" bits="32" visible="true" val="0x64" />
                <audio_drc_s1_gain_r id="0x1ef90" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1ef94" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1ef98" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1ef9c" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1efa0" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1efa4" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1efa8" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1efac" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1efb0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1efb4" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1efb8" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1efbc" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1efc0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1efc4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1efc8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1efcc" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1efd0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1efd4" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1efd8" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1efdc" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1efe0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1efe4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1efe8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1efec" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1eff0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1eff4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1eff8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1effc" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1f000" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1f004" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1f008" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1f00c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1f010" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1f014" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1f018" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1f01c" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1f020" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1f024" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1f028" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1f02c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1f030" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1f034" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1f038" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1f03c" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1f040" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1f044" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1f048" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1f04c" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1f050" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1f054" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1f058" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1f05c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1f060" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1f064" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1f068" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1f06c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1f070" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1f074" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1f078" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1f07c" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1f080" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1f084" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1f088" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1f08c" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1f090" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1f094" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1f098" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1f09c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1f0a0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1f0a4" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1f0a8" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1f0ac" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1f0b0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1f0b4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1f0b8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1f0bc" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1f0c0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1f0c4" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1f0c8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1f0cc" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1f0d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1f0d4" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1f0d8" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1f0dc" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1f0e0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1f0e4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1f0e8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1f0ec" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1f0f0" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1f0f4" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1f0f8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1f0fc" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1f100" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1f104" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1f108" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1f10c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1f110" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1f114" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1f118" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1f11c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1f120" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1f124" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1f128" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1f12c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1f130" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1f134" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1f138" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1f13c" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1f140" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1f144" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1f148" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1f14c" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1f150" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1f154" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1f158" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1f15c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1f160" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1f164" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1f168" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1f16c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1f170" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1f174" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1f178" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1f17c" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_highdrc_CG_var id="0x1f180" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1f184" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1f188" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1f18c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1f190" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1f194" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1f198" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_highdrc_expand_threshold id="0x1f19c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_ratio id="0x1f1a0" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_highdrc_expand_hold id="0x1f1a4" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1f1a8" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1f1ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1f1b0" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1f1b4" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1f1b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1f1bc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1f1c0" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_middrc_CG_var id="0x1f1c4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1f1c8" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1f1cc" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1f1d0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1f1d4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1f1d8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1f1dc" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_middrc_expand_threshold id="0x1f1e0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_ratio id="0x1f1e4" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_middrc_expand_hold id="0x1f1e8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1f1ec" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1f1f0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1f1f4" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1f1f8" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1f1fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1f200" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1f204" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_lowdrc_CG_var id="0x1f208" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1f20c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1f210" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1f214" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1f218" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1f21c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1f220" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_lowdrc_expand_threshold id="0x1f224" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_ratio id="0x1f228" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_lowdrc_expand_hold id="0x1f22c" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1f230" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1f234" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1f238" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1f23c" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1f240" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1f244" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1f248" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_postdrc_CG_var id="0x1f24c" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1f250" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1f254" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1f258" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1f25c" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1f260" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1f264" t="u32" offset="0" bits="32" visible="true" val="0xfffffc7c" />
                <audio_postdrc_expand_threshold id="0x1f268" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_ratio id="0x1f26c" t="u32" offset="0" bits="32" visible="true" val="0x10bb" />
                <audio_postdrc_expand_hold id="0x1f270" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1f274" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1f278" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1f27c" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1f280" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1f284" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1f288" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1f28c" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1f290" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1f294" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1f298" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1f29c" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1f2a0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1f2a4" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1f2a8" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1f2ac" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1f2b0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1f2b4" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1f2b8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1f2bc" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1f2c0" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1f2c4" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1f2c8" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1f2cc" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1f2d0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1f2d4" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1f2d8" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1f2dc" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1f2e0" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1f2e4" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1f2e8" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1f2ec" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1f2f0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b1_l id="0x1f2f4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1f2f8" t="u32" offset="0" bits="32" visible="true" val="0x01" />
                <audio_ellip4_s1_a1_l id="0x1f2fc" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1f300" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1f304" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1f308" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1f30c" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1f310" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1f314" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1f318" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1f31c" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1f320" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1f324" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1f328" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1f32c" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1f330" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1f334" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1f338" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1f33c" t="u32" offset="0" bits="32" visible="true" val="0x02ef" />
                <audio_ellip4_s2_b2_r id="0x1f340" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1f344" t="u32" offset="0" bits="32" visible="true" val="0xfffff000" />
                <audio_ellip4_s2_a2_r id="0x1f348" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1f34c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1f350" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1f354" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1f358" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1f35c" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1f360" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1f364" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1f368" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1f36c" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1f370" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1f374" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1f378" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1f37c" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1f380" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1f384" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1f388" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1f38c" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1f390" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1f394" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1f398" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1f39c" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1f3a0" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1f3a4" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1f3a8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1f3ac" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1f3b0" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1f3b4" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1f3b8" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1f3bc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1f3c0" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1f3c4" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1f3c8" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1f3cc" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1f3d0" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1f3d4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1f3d8" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1f3dc" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1f3e0" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1f3e4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1f3e8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1f3ec" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1f3f0" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1f3f4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1f3f8" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1f3fc" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1f400" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1f404" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1f408" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1f40c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1f410" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1f414" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1f418" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1f41c" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1f420" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1f424" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1f428" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1f42c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1f430" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1f434" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1f438" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1f43c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1f440" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1f444" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1f448" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1f44c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1f450" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1f454" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1f458" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1f45c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1f460" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1f464" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1f468" visible="false" val="0x0" />
            </Playback>
        </Handset>
        <TypeC_Digital>
            <Playback mode="74">
                <audio_mute_dg_control id="0x1f4a8" t="u32">
                    <audio_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <audio_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <audio_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x1" />
                    <audio_aud_mtdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_mute_dg_control>
                <audio_src_control id="0x1f4ac" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_src_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_src_control>
                <audio_dg_control id="0x1f4b0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <audio_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <audio_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <audio_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </audio_dg_control>
                <audio_mixer0_control id="0x1f4b4" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer0_control>
                <audio_eq6_control id="0x1f4b8" t="u32">
                    <reserved00 offset="9" bits="23" visible="false" val="0x0" />
                    <audio_eq6_lcf_filter_type offset="8" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="5" bits="3" visible="false" val="0x0" />
                    <audio_eq6_lcf_sw offset="4" bits="1" visible="true" val="0x00" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_eq6_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_eq6_control>
                <audio_eq6_lcf_gain id="0x1f4bc" t="u32">
                    <audio_eq6_lcf_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_lcf_gain>
                <audio_eq6_lcf_butt_fp id="0x1f4c0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_butt_fp offset="0" bits="16" visible="true" val="0x00" />
                </audio_eq6_lcf_butt_fp>
                <audio_eq6_lcf_f1_g0 id="0x1f4c4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g0 offset="0" bits="16" visible="true" val="0x0204" />
                </audio_eq6_lcf_f1_g0>
                <audio_eq6_lcf_f1_g1 id="0x1f4c8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f1_g1>
                <audio_eq6_lcf_f1_fp id="0x1f4cc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f1_fp offset="0" bits="16" visible="true" val="0x1e" />
                </audio_eq6_lcf_f1_fp>
                <audio_eq6_lcf_f2_g0 id="0x1f4d0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g0 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g0>
                <audio_eq6_lcf_f2_g1 id="0x1f4d4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_g1 offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_lcf_f2_g1>
                <audio_eq6_lcf_f2_fp id="0x1f4d8" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_lcf_f2_fp offset="0" bits="16" visible="true" val="0x0bb8" />
                </audio_eq6_lcf_f2_fp>
                <audio_eq6_eq_para0 id="0x1f4dc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd0_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd0_f0 offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para0>
                <audio_eq6_eq_para1 id="0x1f4e0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_df offset="0" bits="16" visible="true" val="0x030c" />
                </audio_eq6_eq_para1>
                <audio_eq6_eq_para2 id="0x1f4e4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd0_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para2>
                <audio_eq6_eq_para3 id="0x1f4e8" t="u32">
                    <audio_eq6_bd0_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para3>
                <audio_eq6_eq_para4 id="0x1f4ec" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd1_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd1_f0 offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para4>
                <audio_eq6_eq_para5 id="0x1f4f0" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_df offset="0" bits="16" visible="true" val="0x04b0" />
                </audio_eq6_eq_para5>
                <audio_eq6_eq_para6 id="0x1f4f4" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd1_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para6>
                <audio_eq6_eq_para7 id="0x1f4f8" t="u32">
                    <audio_eq6_bd1_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para7>
                <audio_eq6_eq_para8 id="0x1f4fc" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd2_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd2_f0 offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para8>
                <audio_eq6_eq_para9 id="0x1f500" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_df offset="0" bits="16" visible="true" val="0x09c4" />
                </audio_eq6_eq_para9>
                <audio_eq6_eq_para10 id="0x1f504" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd2_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para10>
                <audio_eq6_eq_para11 id="0x1f508" t="u32">
                    <audio_eq6_bd2_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para11>
                <audio_eq6_eq_para12 id="0x1f50c" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd3_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd3_f0 offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para12>
                <audio_eq6_eq_para13 id="0x1f510" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_df offset="0" bits="16" visible="true" val="0x0e10" />
                </audio_eq6_eq_para13>
                <audio_eq6_eq_para14 id="0x1f514" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd3_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para14>
                <audio_eq6_eq_para15 id="0x1f518" t="u32">
                    <audio_eq6_bd3_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para15>
                <audio_eq6_eq_para16 id="0x1f51c" t="u32">
                    <reserved00 offset="29" bits="3" visible="false" val="0x0" />
                    <audio_eq6_bd4_sw offset="28" bits="1" visible="true" val="0x01" />
                    <reserved01 offset="16" bits="12" visible="false" val="0x0" />
                    <audio_eq6_bd4_f0 offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para16>
                <audio_eq6_eq_para17 id="0x1f520" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_df offset="0" bits="16" visible="true" val="0x1770" />
                </audio_eq6_eq_para17>
                <audio_eq6_eq_para18 id="0x1f524" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_eq6_bd4_boost offset="0" bits="16" visible="true" val="0x1000" />
                </audio_eq6_eq_para18>
                <audio_eq6_eq_para19 id="0x1f528" t="u32">
                    <audio_eq6_bd4_gain offset="0" bits="32" visible="true" val="0x100000" />
                </audio_eq6_eq_para19>
                <audio_eq6_eq_para20 id="0x1f52c" t="u32">
                    <audio_eq6_eq_master_gain offset="0" bits="32" visible="true" val="0x05a670" />
                </audio_eq6_eq_para20>
                <audio_alc_control id="0x1f530" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_alc_en offset="4" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_alc_mode offset="0" bits="1" visible="true" val="0x00" />
                </audio_alc_control>
                <audio_alc_rise id="0x1f534" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <audio_alc_fall id="0x1f538" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <audio_alc_limit id="0x1f53c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_alc_threshold id="0x1f540" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_alc_ratio id="0x1f544" t="u32" offset="0" bits="32" visible="true" val="0x671f" />
                <audio_alc_CG_var id="0x1f548" t="u32" offset="0" bits="32" visible="true" val="0x028c" />
                <audio_alc_attack_rate id="0x1f54c" t="u32" offset="0" bits="32" visible="true" val="0x04dd" />
                <audio_alc_attack_rate_ex id="0x1f550" t="u32" offset="0" bits="32" visible="true" val="0x62" />
                <audio_alc_hold id="0x1f554" t="u32" offset="0" bits="32" visible="true" val="0x01e0" />
                <audio_alc_release_rate id="0x1f558" t="u32" offset="0" bits="32" visible="true" val="0x10" />
                <audio_alc_release_rate_ex id="0x1f55c" t="u32" offset="0" bits="32" visible="true" val="0x41" />
                <audio_smthdg_control_0 id="0x1f560" t="u32">
                    <reserved00 offset="18" bits="14" visible="false" val="0x0" />
                    <audio_smthdg_en_r offset="17" bits="1" visible="false" val="0x1" />
                    <audio_smthdg_en_l offset="16" bits="1" visible="false" val="0x1" />
                    <reserved01 offset="13" bits="3" visible="false" val="0x0" />
                    <audio_smthdg_step offset="0" bits="13" visible="false" val="0x8" />
                </audio_smthdg_control_0>
                <audio_smthdg_control_1 id="0x1f564" t="u32">
                    <audio_smthdg_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_smthdg_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_smthdg_control_1>
                <audio_voice_mixer_control id="0x1f568" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_add_voice_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_voice_mixer_control>
                <audio_mixer1_control id="0x1f56c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <audio_mixer1_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <audio_mixer1_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </audio_mixer1_control>
                <audio_eq4_control id="0x1f570" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control>
                <audio_anti_res_gain id="0x1f574" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_anti_res_b0 id="0x1f578" t="u32" offset="0" bits="32" visible="false" val="0x3fb557" />
                <audio_anti_res_b1 id="0x1f57c" t="u32" offset="0" bits="32" visible="false" val="0xff81dd39" />
                <audio_anti_res_b2 id="0x1f580" t="u32" offset="0" bits="32" visible="false" val="0x3f1f4e" />
                <audio_anti_res_a1 id="0x1f584" t="u32" offset="0" bits="32" visible="false" val="0x7e22c7" />
                <audio_anti_res_a2 id="0x1f588" t="u32" offset="0" bits="32" visible="false" val="0xffc12b5b" />
                <audio_lcf_gain id="0x1f58c" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_lcf_b0 id="0x1f590" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_b1 id="0x1f594" t="u32" offset="0" bits="32" visible="false" val="0xff81c3cf" />
                <audio_lcf_b2 id="0x1f598" t="u32" offset="0" bits="32" visible="false" val="0x3f1e19" />
                <audio_lcf_a1 id="0x1f59c" t="u32" offset="0" bits="32" visible="false" val="0x7e3914" />
                <audio_lcf_a2 id="0x1f5a0" t="u32" offset="0" bits="32" visible="false" val="0xffc1c0b1" />
                <audio_bwe_gain id="0x1f5a4" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_bwe_b0 id="0x1f5a8" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_b1 id="0x1f5ac" t="u32" offset="0" bits="32" visible="false" val="0xff812de7" />
                <audio_bwe_b2 id="0x1f5b0" t="u32" offset="0" bits="32" visible="false" val="0x3f690d" />
                <audio_bwe_a1 id="0x1f5b4" t="u32" offset="0" bits="32" visible="false" val="0x7ed0b5" />
                <audio_bwe_a2 id="0x1f5b8" t="u32" offset="0" bits="32" visible="false" val="0xffc12c83" />
                <audio_hs_gain id="0x1f5bc" t="u32" offset="0" bits="32" visible="false" val="0x8f32d" />
                <audio_hs_b0 id="0x1f5c0" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_hs_b1 id="0x1f5c4" t="u32" offset="0" bits="32" visible="false" val="0xffaf8a84" />
                <audio_hs_b2 id="0x1f5c8" t="u32" offset="0" bits="32" visible="false" val="0x1dd83a" />
                <audio_hs_a1 id="0x1f5cc" t="u32" offset="0" bits="32" visible="false" val="0x5d8679" />
                <audio_hs_a2 id="0x1f5d0" t="u32" offset="0" bits="32" visible="false" val="0xffdafcb7" />
                <audio_eq4_control_c id="0x1f5d4" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_eq4_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_eq4_control_c>
                <audio_anti_res_gain_c id="0x1f5d8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b0_c id="0x1f5dc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b1_c id="0x1f5e0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_b2_c id="0x1f5e4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a1_c id="0x1f5e8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_anti_res_a2_c id="0x1f5ec" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_gain_c id="0x1f5f0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b0_c id="0x1f5f4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b1_c id="0x1f5f8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_b2_c id="0x1f5fc" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a1_c id="0x1f600" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lcf_a2_c id="0x1f604" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_gain_c id="0x1f608" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b0_c id="0x1f60c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b1_c id="0x1f610" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_b2_c id="0x1f614" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a1_c id="0x1f618" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bwe_a2_c id="0x1f61c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_gain_c id="0x1f620" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b0_c id="0x1f624" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b1_c id="0x1f628" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_b2_c id="0x1f62c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a1_c id="0x1f630" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_hs_a2_c id="0x1f634" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_mbdrc_control id="0x1f638" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_en offset="20" bits="1" visible="true" val="0x00" />
                    <audio_thrbdrc_en offset="19" bits="1" visible="true" val="0x00" />
                    <audio_bldrc_en offset="18" bits="1" visible="false" val="0x0" />
                    <audio_mbdrc_en offset="17" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="6" bits="11" visible="false" val="0x0" />
                    <audio_postdrc_mode offset="5" bits="1" visible="false" val="0x0" />
                    <audio_lowdrc_mode offset="4" bits="1" visible="false" val="0x0" />
                    <audio_middrc_mode offset="3" bits="1" visible="false" val="0x0" />
                    <audio_highdrc_mode offset="2" bits="1" visible="false" val="0x0" />
                    <audio_bldrc_mode offset="1" bits="1" visible="false" val="0x0" />
                    <reserved02 offset="0" bits="1" visible="false" val="0x0" />
                </audio_mbdrc_control>
                <audio_drc_s1_gain_l id="0x1f63c" t="u32" offset="0" bits="32" visible="true" val="0xfbf4" />
                <audio_drc_s1_b0_l id="0x1f640" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_drc_s1_b1_l id="0x1f644" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_drc_s1_b2_l id="0x1f648" t="u32" offset="0" bits="32" visible="true" val="0xffc00000" />
                <audio_drc_s1_a1_l id="0x1f64c" t="u32" offset="0" bits="32" visible="true" val="0x77194b" />
                <audio_drc_s1_a2_l id="0x1f650" t="u32" offset="0" bits="32" visible="true" val="0xffc7df9e" />
                <audio_drc_s1_gain_r id="0x1f654" t="u32" offset="0" bits="32" visible="false" val="0xfbf4" />
                <audio_drc_s1_b0_r id="0x1f658" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s1_b1_r id="0x1f65c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s1_b2_r id="0x1f660" t="u32" offset="0" bits="32" visible="false" val="0xffc00000" />
                <audio_drc_s1_a1_r id="0x1f664" t="u32" offset="0" bits="32" visible="false" val="0x77194b" />
                <audio_drc_s1_a2_r id="0x1f668" t="u32" offset="0" bits="32" visible="false" val="0xffc7df9e" />
                <audio_bldrc_rise id="0x1f66c" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_bldrc_fall id="0x1f670" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_bldrc_limit id="0x1f674" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_bldrc_threshold id="0x1f678" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <audio_bldrc_ratio id="0x1f67c" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <audio_bldrc_CG_var id="0x1f680" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_bldrc_attack_rate id="0x1f684" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_bldrc_attack_rate_ex id="0x1f688" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_bldrc_hold id="0x1f68c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_bldrc_release_rate id="0x1f690" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_bldrc_release_rate_ex id="0x1f694" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_bldrc_expand_limit id="0x1f698" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <audio_bldrc_expand_threshold id="0x1f69c" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <audio_bldrc_expand_ratio id="0x1f6a0" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <audio_bldrc_expand_hold id="0x1f6a4" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_bldrc_expand_levelL id="0x1f6a8" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_bldrc_expand_levelH id="0x1f6ac" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s2_gain_l id="0x1f6b0" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_l id="0x1f6b4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_l id="0x1f6b8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_l id="0x1f6bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_l id="0x1f6c0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_l id="0x1f6c4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s2_gain_r id="0x1f6c8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s2_b0_r id="0x1f6cc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_b1_r id="0x1f6d0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s2_b2_r id="0x1f6d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s2_a1_r id="0x1f6d8" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s2_a2_r id="0x1f6dc" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_l id="0x1f6e0" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_l id="0x1f6e4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_l id="0x1f6e8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_l id="0x1f6ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_l id="0x1f6f0" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_l id="0x1f6f4" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s3_gain_r id="0x1f6f8" t="u32" offset="0" bits="32" visible="false" val="0x5fbd0" />
                <audio_drc_s3_b0_r id="0x1f6fc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_b1_r id="0x1f700" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s3_b2_r id="0x1f704" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s3_a1_r id="0x1f708" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s3_a2_r id="0x1f70c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_l id="0x1f710" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_l id="0x1f714" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_l id="0x1f718" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_l id="0x1f71c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_l id="0x1f720" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_l id="0x1f724" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s4_gain_r id="0x1f728" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s4_b0_r id="0x1f72c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_b1_r id="0x1f730" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s4_b2_r id="0x1f734" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s4_a1_r id="0x1f738" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s4_a2_r id="0x1f73c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_l id="0x1f740" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_l id="0x1f744" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_l id="0x1f748" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_l id="0x1f74c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_l id="0x1f750" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_l id="0x1f754" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s5_gain_r id="0x1f758" t="u32" offset="0" bits="32" visible="false" val="0x385eb" />
                <audio_drc_s5_b0_r id="0x1f75c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_b1_r id="0x1f760" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s5_b2_r id="0x1f764" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s5_a1_r id="0x1f768" t="u32" offset="0" bits="32" visible="false" val="0x13af2b" />
                <audio_drc_s5_a2_r id="0x1f76c" t="u32" offset="0" bits="32" visible="false" val="0xfff3f227" />
                <audio_drc_s6_gain_l id="0x1f770" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_l id="0x1f774" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_l id="0x1f778" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_l id="0x1f77c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_l id="0x1f780" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_l id="0x1f784" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s6_gain_r id="0x1f788" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s6_b0_r id="0x1f78c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_b1_r id="0x1f790" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s6_b2_r id="0x1f794" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s6_a1_r id="0x1f798" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s6_a2_r id="0x1f79c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_l id="0x1f7a0" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_l id="0x1f7a4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_l id="0x1f7a8" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_l id="0x1f7ac" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_l id="0x1f7b0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_l id="0x1f7b4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s7_gain_r id="0x1f7b8" t="u32" offset="0" bits="32" visible="false" val="0xe95dc" />
                <audio_drc_s7_b0_r id="0x1f7bc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_b1_r id="0x1f7c0" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s7_b2_r id="0x1f7c4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s7_a1_r id="0x1f7c8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s7_a2_r id="0x1f7cc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_l id="0x1f7d0" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_l id="0x1f7d4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_l id="0x1f7d8" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_l id="0x1f7dc" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_l id="0x1f7e0" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_l id="0x1f7e4" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s8_gain_r id="0x1f7e8" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s8_b0_r id="0x1f7ec" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_b1_r id="0x1f7f0" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s8_b2_r id="0x1f7f4" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s8_a1_r id="0x1f7f8" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s8_a2_r id="0x1f7fc" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_l id="0x1f800" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_l id="0x1f804" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_l id="0x1f808" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_l id="0x1f80c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_l id="0x1f810" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_l id="0x1f814" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_drc_s9_gain_r id="0x1f818" t="u32" offset="0" bits="32" visible="false" val="0x100a" />
                <audio_drc_s9_b0_r id="0x1f81c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_b1_r id="0x1f820" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s9_b2_r id="0x1f824" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s9_a1_r id="0x1f828" t="u32" offset="0" bits="32" visible="false" val="0x742e8c" />
                <audio_drc_s9_a2_r id="0x1f82c" t="u32" offset="0" bits="32" visible="false" val="0xffcad0ce" />
                <audio_highdrc_rise id="0x1f830" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_highdrc_fall id="0x1f834" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_highdrc_limit id="0x1f838" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_highdrc_threshold id="0x1f83c" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_highdrc_ratio id="0x1f840" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_highdrc_CG_var id="0x1f844" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_highdrc_attack_rate id="0x1f848" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_highdrc_attack_rate_ex id="0x1f84c" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_highdrc_hold id="0x1f850" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_highdrc_release_rate id="0x1f854" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_highdrc_release_rate_ex id="0x1f858" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_highdrc_expand_limit id="0x1f85c" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_highdrc_expand_threshold id="0x1f860" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_highdrc_expand_ratio id="0x1f864" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_highdrc_expand_hold id="0x1f868" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_highdrc_expand_levelL id="0x1f86c" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_highdrc_expand_levelH id="0x1f870" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_middrc_rise id="0x1f874" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_middrc_fall id="0x1f878" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_middrc_limit id="0x1f87c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_middrc_threshold id="0x1f880" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_middrc_ratio id="0x1f884" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_middrc_CG_var id="0x1f888" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_middrc_attack_rate id="0x1f88c" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_middrc_attack_rate_ex id="0x1f890" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_middrc_hold id="0x1f894" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_middrc_release_rate id="0x1f898" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_middrc_release_rate_ex id="0x1f89c" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_middrc_expand_limit id="0x1f8a0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_middrc_expand_threshold id="0x1f8a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_middrc_expand_ratio id="0x1f8a8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_middrc_expand_hold id="0x1f8ac" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_middrc_expand_levelL id="0x1f8b0" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_middrc_expand_levelH id="0x1f8b4" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_lowdrc_rise id="0x1f8b8" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_lowdrc_fall id="0x1f8bc" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_lowdrc_limit id="0x1f8c0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_lowdrc_threshold id="0x1f8c4" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_lowdrc_ratio id="0x1f8c8" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_lowdrc_CG_var id="0x1f8cc" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_lowdrc_attack_rate id="0x1f8d0" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <audio_lowdrc_attack_rate_ex id="0x1f8d4" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <audio_lowdrc_hold id="0x1f8d8" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_lowdrc_release_rate id="0x1f8dc" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_lowdrc_release_rate_ex id="0x1f8e0" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_lowdrc_expand_limit id="0x1f8e4" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_lowdrc_expand_threshold id="0x1f8e8" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_lowdrc_expand_ratio id="0x1f8ec" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_lowdrc_expand_hold id="0x1f8f0" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_lowdrc_expand_levelL id="0x1f8f4" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_lowdrc_expand_levelH id="0x1f8f8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_postdrc_rise id="0x1f8fc" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <audio_postdrc_fall id="0x1f900" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <audio_postdrc_limit id="0x1f904" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_postdrc_threshold id="0x1f908" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <audio_postdrc_ratio id="0x1f90c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <audio_postdrc_CG_var id="0x1f910" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <audio_postdrc_attack_rate id="0x1f914" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_attack_rate_ex id="0x1f918" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_hold id="0x1f91c" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <audio_postdrc_release_rate id="0x1f920" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <audio_postdrc_release_rate_ex id="0x1f924" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <audio_postdrc_expand_limit id="0x1f928" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <audio_postdrc_expand_threshold id="0x1f92c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <audio_postdrc_expand_ratio id="0x1f930" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <audio_postdrc_expand_hold id="0x1f934" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <audio_postdrc_expand_levelL id="0x1f938" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <audio_postdrc_expand_levelH id="0x1f93c" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <audio_drc_s10_gain_l id="0x1f940" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_l id="0x1f944" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_l id="0x1f948" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_l id="0x1f94c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_l id="0x1f950" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_l id="0x1f954" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s10_gain_r id="0x1f958" t="u32" offset="0" bits="32" visible="false" val="0xf7f" />
                <audio_drc_s10_b0_r id="0x1f95c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_b1_r id="0x1f960" t="u32" offset="0" bits="32" visible="false" val="0x7fffff" />
                <audio_drc_s10_b2_r id="0x1f964" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s10_a1_r id="0x1f968" t="u32" offset="0" bits="32" visible="false" val="0x7040c4" />
                <audio_drc_s10_a2_r id="0x1f96c" t="u32" offset="0" bits="32" visible="false" val="0xffcec744" />
                <audio_drc_s11_gain_l id="0x1f970" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_l id="0x1f974" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_l id="0x1f978" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_l id="0x1f97c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_l id="0x1f980" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_l id="0x1f984" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_drc_s11_gain_r id="0x1f988" t="u32" offset="0" bits="32" visible="false" val="0xf96d5" />
                <audio_drc_s11_b0_r id="0x1f98c" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_b1_r id="0x1f990" t="u32" offset="0" bits="32" visible="false" val="0xff800000" />
                <audio_drc_s11_b2_r id="0x1f994" t="u32" offset="0" bits="32" visible="false" val="0x400000" />
                <audio_drc_s11_a1_r id="0x1f998" t="u32" offset="0" bits="32" visible="false" val="0x7cb12c" />
                <audio_drc_s11_a2_r id="0x1f99c" t="u32" offset="0" bits="32" visible="false" val="0xffc343e3" />
                <audio_dgmixer_control_0 id="0x1f9a0" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </audio_dgmixer_control_0>
                <audio_dgmixer_control_1 id="0x1f9a4" t="u32">
                    <audio_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_1>
                <audio_dgmixer_control_2 id="0x1f9a8" t="u32">
                    <voice_spk_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_spk_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_dgmixer_control_2>
                <audio_ellip4_notch_control id="0x1f9ac" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audio_ellip4_notch_en offset="0" bits="1" visible="true" val="0x00" />
                </audio_ellip4_notch_control>
                <audio_ellip4_s1_gain_l id="0x1f9b0" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b0_l id="0x1f9b4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_l id="0x1f9b8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s1_b2_l id="0x1f9bc" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_l id="0x1f9c0" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_l id="0x1f9c4" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s1_gain_r id="0x1f9c8" t="u32" offset="0" bits="32" visible="true" val="0x0eb198" />
                <audio_ellip4_s1_b0_r id="0x1f9cc" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_b1_r id="0x1f9d0" t="u32" offset="0" bits="32" visible="true" val="0xff800092" />
                <audio_ellip4_s1_b2_r id="0x1f9d4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s1_a1_r id="0x1f9d8" t="u32" offset="0" bits="32" visible="true" val="0x7c76ae" />
                <audio_ellip4_s1_a2_r id="0x1f9dc" t="u32" offset="0" bits="32" visible="true" val="0xffc36f88" />
                <audio_ellip4_s2_gain_l id="0x1f9e0" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_l id="0x1f9e4" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_b1_l id="0x1f9e8" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_l id="0x1f9ec" t="u32" offset="0" bits="32" visible="true" val="0x400000" />
                <audio_ellip4_s2_a1_l id="0x1f9f0" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_l id="0x1f9f4" t="u32" offset="0" bits="32" visible="true" val="0xffc074d4" />
                <audio_ellip4_s2_gain_r id="0x1f9f8" t="u32" offset="0" bits="32" visible="true" val="0x0ff0ec" />
                <audio_ellip4_s2_b0_r id="0x1f9fc" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_b1_r id="0x1fa00" t="u32" offset="0" bits="32" visible="true" val="0xff8002ef" />
                <audio_ellip4_s2_b2_r id="0x1fa04" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <audio_ellip4_s2_a1_r id="0x1fa08" t="u32" offset="0" bits="32" visible="true" val="0x7f80a4" />
                <audio_ellip4_s2_a2_r id="0x1fa0c" t="u32" offset="0" bits="32" visible="false" val="0xffc074d4" />
                <audio_notch_gain_l id="0x1fa10" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_l id="0x1fa14" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_l id="0x1fa18" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_l id="0x1fa1c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_l id="0x1fa20" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_l id="0x1fa24" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_notch_gain_r id="0x1fa28" t="u32" offset="0" bits="32" visible="false" val="0x100000" />
                <audio_notch_b0_r id="0x1fa2c" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_b1_r id="0x1fa30" t="u32" offset="0" bits="32" visible="false" val="0xff80a6ca" />
                <audio_notch_b2_r id="0x1fa34" t="u32" offset="0" bits="32" visible="false" val="0x3fad07" />
                <audio_notch_a1_r id="0x1fa38" t="u32" offset="0" bits="32" visible="false" val="0x7f5936" />
                <audio_notch_a2_r id="0x1fa3c" t="u32" offset="0" bits="32" visible="false" val="0xffc0a5f2" />
                <audio_pt_control_0 id="0x1fa40" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_pt_en offset="20" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_pt_on offset="16" bits="1" visible="false" val="0x0" />
                    <audio_pt_hold_t offset="0" bits="16" visible="false" val="0x13" />
                </audio_pt_control_0>
                <audio_pt_control_1 id="0x1fa44" t="u32">
                    <audio_pt_gain_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_pt_gain_l offset="0" bits="16" visible="false" val="0x1000" />
                </audio_pt_control_1>
                <audio_pt_control_2 id="0x1fa48" t="u32">
                    <audio_pt_gain_up offset="16" bits="16" visible="false" val="0x8" />
                    <audio_pt_gain_down offset="0" bits="16" visible="false" val="0x2" />
                </audio_pt_control_2>
                <audio_pt_control_3 id="0x1fa4c" t="u32">
                    <audio_pt_cos_delta offset="0" bits="32" visible="false" val="0x3fff1a06" />
                </audio_pt_control_3>
                <audio_pt_control_4 id="0x1fa50" t="u32">
                    <audio_pt_sin_delta offset="0" bits="32" visible="false" val="0xff546e27" />
                </audio_pt_control_4>
                <audio_vt_control_0 id="0x1fa54" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_vt_en offset="20" bits="1" visible="true" val="0x00" />
                    <reserved01 offset="19" bits="1" visible="false" val="0x0" />
                    <audio_vt_on offset="16" bits="1" visible="true" val="0x00" />
                    <audio_vt_hold_t offset="0" bits="16" visible="true" val="0x13" />
                </audio_vt_control_0>
                <audio_vt_control_1 id="0x1fa58" t="u32">
                    <audio_vt_gain_r offset="16" bits="16" visible="true" val="0x1000" />
                    <audio_vt_gain_l offset="0" bits="16" visible="true" val="0x1000" />
                </audio_vt_control_1>
                <audio_vt_control_2 id="0x1fa5c" t="u32">
                    <audio_vt_gain_up offset="16" bits="16" visible="true" val="0x08" />
                    <audio_vt_gain_down offset="0" bits="16" visible="true" val="0x02" />
                </audio_vt_control_2>
                <audio_vt_control_3 id="0x1fa60" t="u32">
                    <audio_vt_cos_delta offset="0" bits="32" visible="true" val="0x3ffefc61" />
                </audio_vt_control_3>
                <audio_vt_control_4 id="0x1fa64" t="u32">
                    <audio_vt_sin_delta offset="0" bits="32" visible="true" val="0xff49b526" />
                </audio_vt_control_4>
                <audio_noise_control_0 id="0x1fa68" t="u32">
                    <reserved00 offset="6" bits="26" visible="false" val="0x0" />
                    <audio_noise_mode offset="4" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <audio_noise_en offset="0" bits="1" visible="false" val="0x0" />
                </audio_noise_control_0>
                <audio_noise_control_1 id="0x1fa6c" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <audio_noise_gain offset="0" bits="16" visible="false" val="0x1000" />
                </audio_noise_control_1>
                <audio_noise_control_2 id="0x1fa70" t="u32">
                    <reserved00 offset="21" bits="11" visible="false" val="0x0" />
                    <audio_noise_seed offset="0" bits="21" visible="false" val="0x3044" />
                </audio_noise_control_2>
                <audio_mux_control id="0x1fa74" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <audio_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <audio_out_iis_sel offset="0" bits="2" visible="false" val="0x0" />
                </audio_mux_control>
                <voice_mute_dg_control id="0x1fa78" t="u32">
                    <voice_dsp_mtdg_en_r offset="31" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_en_l offset="30" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_ctl offset="29" bits="1" visible="false" val="0x1" />
                    <voice_dsp_mtdg_step offset="16" bits="13" visible="false" val="0x8" />
                    <voice_aud_mtdg_en_r offset="15" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_en_l offset="14" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_ctl offset="13" bits="1" visible="false" val="0x0" />
                    <voice_aud_mtdg_step offset="0" bits="13" visible="false" val="0x0" />
                </voice_mute_dg_control>
                <voice_src_control id="0x1fa7c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_src_en offset="0" bits="1" visible="false" val="0x0" />
                </voice_src_control>
                <voice_dg_control id="0x1fa80" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <voice_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <voice_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <voice_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <voice_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </voice_dg_control>
                <voice_mixer0_control id="0x1fa84" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <voice_mixer0_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <voice_mixer0_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </voice_mixer0_control>
                <voice_dgmixer_control_0 id="0x1fa88" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_dg_mixer_en_r offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <voice_dg_mixer_en_l offset="0" bits="1" visible="false" val="0x0" />
                </voice_dgmixer_control_0>
                <voice_dgmixer_control_1 id="0x1fa8c" t="u32">
                    <audio_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <audio_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_1>
                <voice_dgmixer_control_2 id="0x1fa90" t="u32">
                    <voice_head_vol_r offset="16" bits="16" visible="false" val="0x1000" />
                    <voice_head_vol_l offset="0" bits="16" visible="false" val="0x1000" />
                </voice_dgmixer_control_2>
                <voice_mux_control id="0x1fa94" t="u32">
                    <reserved00 offset="5" bits="27" visible="false" val="0x0" />
                    <voice_out_sel offset="4" bits="1" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <voice_out_iis_sel offset="0" bits="2" visible="false" val="0x1" />
                </voice_mux_control>
                <bt_control id="0x1fa98" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <bt_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="2" bits="2" visible="false" val="0x0" />
                    <adc_bt_src_en offset="1" bits="1" visible="false" val="0x0" />
                    <dac_bt_src_en offset="0" bits="1" visible="false" val="0x0" />
                </bt_control>
                <da_ad_loop_control id="0x1fa9c" t="u32">
                    <reserved00 offset="19" bits="13" visible="false" val="0x0" />
                    <dac0_adc_lp_shift offset="16" bits="3" visible="false" val="0x7" />
                    <reserved01 offset="14" bits="2" visible="false" val="0x0" />
                    <dac0_adc_lp_mux offset="12" bits="2" visible="false" val="0x0" />
                    <reserved02 offset="11" bits="1" visible="false" val="0x0" />
                    <dac1_adc_lp_shift offset="8" bits="3" visible="false" val="0x7" />
                    <reserved03 offset="6" bits="2" visible="false" val="0x0" />
                    <dac1_adc_lp_mux offset="4" bits="2" visible="false" val="0x0" />
                    <reserved04 offset="1" bits="3" visible="false" val="0x0" />
                    <dac0_dac1_lp_mux offset="0" bits="1" visible="false" val="0x0" />
                </da_ad_loop_control>
                <audply_control id="0x1faa0" t="u32">
                    <reserved00 offset="1" bits="31" visible="false" val="0x0" />
                    <audply_mode offset="0" bits="1" visible="false" val="0x0" />
                </audply_control>
                <audrcd_control id="0x1faa4" t="u32">
                    <reserved00 offset="2" bits="30" visible="false" val="0x0" />
                    <audrcd_in_sel offset="0" bits="2" visible="false" val="0x0" />
                </audrcd_control>
                <st_control_0 id="0x1faa8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="false" val="0x0" />
                    <st_drc_en_r offset="9" bits="1" visible="false" val="0x1" />
                    <st_drc_en_l offset="8" bits="1" visible="false" val="0x1" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="false" val="0x1" />
                    <st_hpf_en_l offset="4" bits="1" visible="false" val="0x1" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <st_en_l offset="0" bits="1" visible="false" val="0x1" />
                </st_control_0>
                <st_control_1 id="0x1faac" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <st_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x1fab0" t="u32" offset="0" bits="32" visible="false" val="0x2000" />
                <st_drc_fall id="0x1fab4" t="u32" offset="0" bits="32" visible="false" val="0x4fd" />
                <st_drc_limit id="0x1fab8" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <st_drc_threshold id="0x1fabc" t="u32" offset="0" bits="32" visible="false" val="0xffffffe2" />
                <st_drc_ratio id="0x1fac0" t="u32" offset="0" bits="32" visible="false" val="0x6666" />
                <st_drc_CG_var id="0x1fac4" t="u32" offset="0" bits="32" visible="false" val="0xa3" />
                <st_drc_attack_rate id="0x1fac8" t="u32" offset="0" bits="32" visible="false" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x1facc" t="u32" offset="0" bits="32" visible="false" val="0x3364" />
                <st_drc_hold id="0x1fad0" t="u32" offset="0" bits="32" visible="false" val="0x960" />
                <st_drc_release_rate id="0x1fad4" t="u32" offset="0" bits="32" visible="false" val="0x106" />
                <st_drc_release_rate_ex id="0x1fad8" t="u32" offset="0" bits="32" visible="false" val="0x20" />
                <st_drc_expand_limit id="0x1fadc" t="u32" offset="0" bits="32" visible="false" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x1fae0" t="u32" offset="0" bits="32" visible="false" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x1fae4" t="u32" offset="0" bits="32" visible="false" val="0x1000" />
                <st_drc_expand_hold id="0x1fae8" t="u32" offset="0" bits="32" visible="false" val="0xfffff830" />
                <st_drc_expand_levelL id="0x1faec" t="u32" offset="0" bits="32" visible="false" val="0xe5" />
                <st_drc_expand_levelH id="0x1faf0" t="u32" offset="0" bits="32" visible="false" val="0x0" />
                <fm_control_0 id="0x1faf4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addfm_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addfm_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <reserved04 offset="14" bits="2" visible="false" val="0x0" />
                    <fm_mixer_in_sel offset="12" bits="2" visible="false" val="0x0" />
                    <fm_src_mode offset="8" bits="4" visible="false" val="0x0" />
                    <reserved05 offset="5" bits="3" visible="false" val="0x0" />
                    <fm_src_en offset="4" bits="1" visible="false" val="0x0" />
                    <fm_hpf_en_r offset="3" bits="1" visible="false" val="0x1" />
                    <fm_hpf_en_l offset="2" bits="1" visible="false" val="0x1" />
                    <fm_en_r offset="1" bits="1" visible="false" val="0x1" />
                    <fm_en_l offset="0" bits="1" visible="false" val="0x1" />
                </fm_control_0>
                <fm_control_1 id="0x1faf8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <fm_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <fm_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <fm_hpf_n_r offset="12" bits="4" visible="false" val="0x8" />
                    <fm_hpf_n_l offset="8" bits="4" visible="false" val="0x8" />
                    <fm_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <fm_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <fm_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </fm_control_1>
                <ad0_dg_control id="0x1fafc" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad0_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad0_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad0_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad0_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad0_dg_control>
                <ad0_src_control id="0x1fb00" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad0_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad0_src_control>
                <ad0_mux_control id="0x1fb04" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad0_iis_sel offset="8" bits="2" visible="false" val="0x0" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad0_in_sel offset="4" bits="3" visible="false" val="0x0" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad0_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad0_mux_control>
                <ad1_dg_control id="0x1fb08" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad1_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad1_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad1_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad1_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad1_dg_control>
                <ad1_src_control id="0x1fb0c" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad1_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad1_src_control>
                <ad1_mux_control id="0x1fb10" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad1_iis_sel offset="8" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad1_in_sel offset="4" bits="3" visible="false" val="0x1" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad1_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad1_mux_control>
                <ad2_dg_control id="0x1fb14" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad2_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad2_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad2_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad2_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad2_dg_control>
                <ad2_src_control id="0x1fb18" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad2_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad2_src_control>
                <ad2_mux_control id="0x1fb1c" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad2_iis_sel offset="8" bits="2" visible="false" val="0x2" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad2_in_sel offset="4" bits="3" visible="false" val="0x2" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad2_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad2_mux_control>
                <ad3_dg_control id="0x1fb20" t="u32">
                    <reserved00 offset="16" bits="16" visible="false" val="0x0" />
                    <ad3_dg_en_r offset="15" bits="1" visible="false" val="0x1" />
                    <ad3_dg_r offset="8" bits="7" visible="false" val="0x18" />
                    <ad3_dg_en_l offset="7" bits="1" visible="false" val="0x1" />
                    <ad3_dg_l offset="0" bits="7" visible="false" val="0x18" />
                </ad3_dg_control>
                <ad3_src_control id="0x1fb24" t="u32">
                    <reserved00 offset="8" bits="24" visible="false" val="0x0" />
                    <ad3_src_mode offset="4" bits="4" visible="false" val="0x0" />
                    <reserved01 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_src_en offset="0" bits="1" visible="false" val="0x0" />
                </ad3_src_control>
                <ad3_mux_control id="0x1fb28" t="u32">
                    <reserved00 offset="10" bits="22" visible="false" val="0x0" />
                    <ad3_iis_sel offset="8" bits="2" visible="false" val="0x3" />
                    <reserved01 offset="7" bits="1" visible="false" val="0x0" />
                    <ad3_in_sel offset="4" bits="3" visible="false" val="0x3" />
                    <reserved02 offset="1" bits="3" visible="false" val="0x0" />
                    <ad3_source_sel offset="0" bits="1" visible="false" val="0x0" />
                </ad3_mux_control>
                <reserve0 offset="0" bits="512" t="u512" id="0x1fb2c" visible="false" val="0x0" />
            </Playback>
        </TypeC_Digital>
    </Music>
    <Loopback>
        <Handset>
            <Loop1 mode="75">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x1fb6c" visible="false" val="0x0" />
                <st_control_0 id="0x2016c" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x20170" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x20174" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x20178" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x2017c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x20180" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x20184" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x20188" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x2018c" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x20190" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x20194" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x20198" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x2019c" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x201a0" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x201a4" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x201a8" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x201ac" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x201b0" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x201b4" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x201b8" visible="false" val="0x0" />
            </Loop1>
        </Handset>
        <Handsfree>
            <Loop1 mode="76">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x20230" visible="false" val="0x0" />
                <st_control_0 id="0x20830" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x20834" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x20838" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x2083c" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x20840" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x20844" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x20848" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x2084c" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x20850" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x20854" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x20858" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x2085c" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x20860" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x20864" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x20868" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x2086c" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x20870" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x20874" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x20878" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x2087c" visible="false" val="0x0" />
            </Loop1>
        </Handsfree>
        <Headset4P>
            <Loop1 mode="77">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x208f4" visible="false" val="0x0" />
                <st_control_0 id="0x20ef4" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x20ef8" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x20efc" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x20f00" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x20f04" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x20f08" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x20f0c" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x20f10" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x20f14" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x20f18" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x20f1c" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x20f20" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x20f24" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x20f28" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x20f2c" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x20f30" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x20f34" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x20f38" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x20f3c" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x20f40" visible="false" val="0x0" />
            </Loop1>
        </Headset4P>
        <Headset3P>
            <Loop1 mode="78">
                <reserve0 offset="0" bits="12288" t="u12288" id="0x20fb8" visible="false" val="0x0" />
                <st_control_0 id="0x215b8" t="u32">
                    <reserved00 offset="30" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_r offset="28" bits="2" visible="false" val="0x1" />
                    <reserved01 offset="26" bits="2" visible="false" val="0x0" />
                    <audio_addst_sel_l offset="24" bits="2" visible="false" val="0x1" />
                    <reserved02 offset="22" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_r offset="20" bits="2" visible="false" val="0x1" />
                    <reserved03 offset="18" bits="2" visible="false" val="0x0" />
                    <voice_addst_sel_l offset="16" bits="2" visible="false" val="0x1" />
                    <st_dp_en offset="15" bits="1" visible="true" val="0x00" />
                    <st_data_in_sel offset="12" bits="3" visible="false" val="0x0" />
                    <reserved05 offset="11" bits="1" visible="false" val="0x0" />
                    <st_drc_mode offset="10" bits="1" visible="true" val="0x00" />
                    <st_drc_en_r offset="9" bits="1" visible="true" val="0x01" />
                    <st_drc_en_l offset="8" bits="1" visible="true" val="0x01" />
                    <reserved06 offset="6" bits="2" visible="false" val="0x0" />
                    <st_hpf_en_r offset="5" bits="1" visible="true" val="0x01" />
                    <st_hpf_en_l offset="4" bits="1" visible="true" val="0x01" />
                    <reserved07 offset="2" bits="2" visible="false" val="0x0" />
                    <st_en_r offset="1" bits="1" visible="true" val="0x01" />
                    <st_en_l offset="0" bits="1" visible="true" val="0x01" />
                </st_control_0>
                <st_control_1 id="0x215bc" t="u32">
                    <reserved00 offset="31" bits="1" visible="false" val="0x0" />
                    <st_dg_r offset="24" bits="7" visible="false" val="0x18" />
                    <reserved01 offset="23" bits="1" visible="false" val="0x0" />
                    <st_dg_l offset="16" bits="7" visible="false" val="0x18" />
                    <st_hpf_n_r offset="12" bits="4" visible="true" val="0x08" />
                    <st_hpf_n_l offset="8" bits="4" visible="true" val="0x08" />
                    <st_mixer_out_sel_r offset="7" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_r offset="4" bits="3" visible="false" val="0x0" />
                    <st_mixer_out_sel_l offset="3" bits="1" visible="false" val="0x0" />
                    <st_mixer_mux_sel_l offset="0" bits="3" visible="false" val="0x0" />
                </st_control_1>
                <st_drc_rise id="0x215c0" t="u32" offset="0" bits="32" visible="true" val="0x2000" />
                <st_drc_fall id="0x215c4" t="u32" offset="0" bits="32" visible="true" val="0x04fd" />
                <st_drc_limit id="0x215c8" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <st_drc_threshold id="0x215cc" t="u32" offset="0" bits="32" visible="true" val="0xffffffe2" />
                <st_drc_ratio id="0x215d0" t="u32" offset="0" bits="32" visible="true" val="0x6666" />
                <st_drc_CG_var id="0x215d4" t="u32" offset="0" bits="32" visible="true" val="0xa3" />
                <st_drc_attack_rate id="0x215d8" t="u32" offset="0" bits="32" visible="true" val="0x66c8" />
                <st_drc_attack_rate_ex id="0x215dc" t="u32" offset="0" bits="32" visible="true" val="0x3364" />
                <st_drc_hold id="0x215e0" t="u32" offset="0" bits="32" visible="true" val="0x0960" />
                <st_drc_release_rate id="0x215e4" t="u32" offset="0" bits="32" visible="true" val="0x0106" />
                <st_drc_release_rate_ex id="0x215e8" t="u32" offset="0" bits="32" visible="true" val="0x20" />
                <st_drc_expand_limit id="0x215ec" t="u32" offset="0" bits="32" visible="true" val="0xfffffda8" />
                <st_drc_expand_threshold id="0x215f0" t="u32" offset="0" bits="32" visible="true" val="0xfffffe70" />
                <st_drc_expand_ratio id="0x215f4" t="u32" offset="0" bits="32" visible="true" val="0x1000" />
                <st_drc_expand_hold id="0x215f8" t="u32" offset="0" bits="32" visible="true" val="0xfffff830" />
                <st_drc_expand_levelL id="0x215fc" t="u32" offset="0" bits="32" visible="true" val="0xe5" />
                <st_drc_expand_levelH id="0x21600" t="u32" offset="0" bits="32" visible="true" val="0x00" />
                <reserve01 offset="0" bits="960" t="u960" id="0x21604" visible="false" val="0x0" />
            </Loop1>
        </Headset3P>
    </Loopback>
</dsp_vbc>
