Fitter report for stopwatch
Thu May 18 20:05:36 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu May 18 20:05:36 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; stopwatch                                       ;
; Top-level Entity Name              ; stopwatch                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C8T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 291 / 8,256 ( 4 % )                             ;
;     Total combinational functions  ; 286 / 8,256 ( 3 % )                             ;
;     Dedicated logic registers      ; 157 / 8,256 ( 2 % )                             ;
; Total registers                    ; 157                                             ;
; Total pins                         ; 14 / 85 ( 16 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 465 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 465 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 462     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/kmash/altera/projects/stopwatch/output_files/stopwatch.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 291 / 8,256 ( 4 % ) ;
;     -- Combinational with no register       ; 134                 ;
;     -- Register only                        ; 5                   ;
;     -- Combinational with a register        ; 152                 ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 85                  ;
;     -- 3 input functions                    ; 38                  ;
;     -- <=2 input functions                  ; 163                 ;
;     -- Register only                        ; 5                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 176                 ;
;     -- arithmetic mode                      ; 110                 ;
;                                             ;                     ;
; Total registers*                            ; 157 / 8,487 ( 2 % ) ;
;     -- Dedicated logic registers            ; 157 / 8,256 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )     ;
;                                             ;                     ;
; Total LABs:  partially or completely used   ; 27 / 516 ( 5 % )    ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 14 / 85 ( 16 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )      ;
;                                             ;                     ;
; Global signals                              ; 4                   ;
; M4Ks                                        ; 0 / 36 ( 0 % )      ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 4 / 8 ( 50 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%        ;
; Maximum fan-out                             ; 70                  ;
; Highest non-global fan-out                  ; 34                  ;
; Total fan-out                               ; 1157                ;
; Average fan-out                             ; 2.48                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 291 / 8256 ( 4 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 134                ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;     -- Combinational with a register        ; 152                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 85                 ; 0                              ;
;     -- 3 input functions                    ; 38                 ; 0                              ;
;     -- <=2 input functions                  ; 163                ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 176                ; 0                              ;
;     -- arithmetic mode                      ; 110                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 157                ; 0                              ;
;     -- Dedicated logic registers            ; 157 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 27 / 516 ( 5 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 14                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1157               ; 0                              ;
;     -- Registered Connections               ; 403                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 4                  ; 0                              ;
;     -- Output Ports                         ; 10                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 91    ; 3        ; 34           ; 10           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[0] ; 42    ; 4        ; 1            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[1] ; 43    ; 4        ; 1            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; col[2] ; 44    ; 4        ; 3            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; digout[0] ; 87    ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digout[1] ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digout[2] ; 74    ; 3        ; 34           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; digout[3] ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_clk_x ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[0]    ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[1]    ; 48    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[2]    ; 47    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; row[3]    ; 45    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segout    ; 72    ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 17 ( 12 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 6 / 21 ( 29 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 24 ( 38 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 56         ; 4        ; col[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 57         ; 4        ; col[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 58         ; 4        ; col[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 59         ; 4        ; row[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; row[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 61         ; 4        ; row[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; row[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; led_clk_x                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; segout                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 101        ; 3        ; digout[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 102        ; 3        ; digout[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; digout[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; digout[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |stopwatch                                ; 291 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 134 (0)      ; 5 (0)             ; 152 (0)          ; |stopwatch                                                                                                                  ; work         ;
;    |basicclock:inst2|                     ; 160 (109)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (47)      ; 1 (1)             ; 61 (54)          ; |stopwatch|basicclock:inst2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_vcm:auto_generated|  ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_kve:divider|    ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 7 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_25m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 7 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 7 (0)            ; |stopwatch|basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_kve:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 7 (7)            ; |stopwatch|basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ; work         ;
;    |clk100ms:inst|                        ; 48 (48)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 32 (32)          ; |stopwatch|clk100ms:inst                                                                                                    ; work         ;
;    |digitleds:inst3|                      ; 67 (67)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 48 (48)          ; |stopwatch|digitleds:inst3                                                                                                  ; work         ;
;    |scanKey:inst4|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |stopwatch|scanKey:inst4                                                                                                    ; work         ;
;    |spset:inst1|                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |stopwatch|spset:inst1                                                                                                      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; segout    ; Output   ; --            ; --            ; --                    ; --  ;
; led_clk_x ; Output   ; --            ; --            ; --                    ; --  ;
; digout[3] ; Output   ; --            ; --            ; --                    ; --  ;
; digout[2] ; Output   ; --            ; --            ; --                    ; --  ;
; digout[1] ; Output   ; --            ; --            ; --                    ; --  ;
; digout[0] ; Output   ; --            ; --            ; --                    ; --  ;
; row[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; row[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; row[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; row[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; clk       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; col[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; col[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; col[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; clk                            ;                   ;         ;
; col[1]                         ;                   ;         ;
;      - scanKey:inst4|key[7]~0  ; 0                 ; 6       ;
;      - scanKey:inst4|key[6]~1  ; 0                 ; 6       ;
;      - scanKey:inst4|key[5]~2  ; 0                 ; 6       ;
;      - scanKey:inst4|key[4]~3  ; 0                 ; 6       ;
; col[2]                         ;                   ;         ;
;      - scanKey:inst4|key[3]~4  ; 1                 ; 6       ;
;      - scanKey:inst4|key[2]~5  ; 1                 ; 6       ;
;      - scanKey:inst4|key[1]~6  ; 1                 ; 6       ;
;      - scanKey:inst4|key[0]~7  ; 1                 ; 6       ;
; col[0]                         ;                   ;         ;
;      - scanKey:inst4|key[11]~8 ; 0                 ; 6       ;
;      - scanKey:inst4|key[10]~9 ; 0                 ; 6       ;
;      - scanKey:inst4|key[9]~10 ; 0                 ; 6       ;
;      - scanKey:inst4|key[8]~11 ; 0                 ; 6       ;
+--------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; basicclock:inst2|LessThan0~1  ; LCCOMB_X29_Y12_N24 ; 29      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; basicclock:inst2|always0      ; LCCOMB_X33_Y10_N6  ; 28      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; basicclock:inst2|minutes[4]~3 ; LCCOMB_X28_Y12_N16 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; basicclock:inst2|ptflag       ; LCFF_X12_Y6_N9     ; 33      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; basicclock:inst2|seconds[4]~0 ; LCCOMB_X29_Y12_N16 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                           ; PIN_91             ; 70      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk100ms:inst|LessThan0~11    ; LCCOMB_X5_Y5_N14   ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk100ms:inst|clk100ms        ; LCFF_X5_Y5_N9      ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digitleds:inst3|Equal2~0      ; LCCOMB_X32_Y12_N6  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digitleds:inst3|digit[0]~1    ; LCCOMB_X32_Y12_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digitleds:inst3|digout[3]~6   ; LCCOMB_X33_Y12_N0  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; digitleds:inst3|led_clk       ; LCFF_X33_Y13_N23   ; 25      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; scanKey:inst4|row[0]          ; LCFF_X4_Y4_N19     ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; scanKey:inst4|row[1]          ; LCFF_X4_Y4_N21     ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; scanKey:inst4|row[2]          ; LCFF_X4_Y4_N23     ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; scanKey:inst4|row[3]          ; LCFF_X4_Y4_N29     ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; spset:inst1|sp                ; LCFF_X33_Y10_N1    ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                  ;
+--------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                     ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; basicclock:inst2|always0 ; LCCOMB_X33_Y10_N6 ; 28      ; Global Clock         ; GCLK7            ; --                        ;
; basicclock:inst2|ptflag  ; LCFF_X12_Y6_N9    ; 33      ; Global Clock         ; GCLK0            ; --                        ;
; clk                      ; PIN_91            ; 70      ; Global Clock         ; GCLK6            ; --                        ;
; digitleds:inst3|led_clk  ; LCFF_X33_Y13_N23  ; 25      ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clk100ms:inst|LessThan0~11                                                                                                                 ; 34      ;
; basicclock:inst2|LessThan0~1                                                                                                               ; 29      ;
; digitleds:inst3|cnt[3]                                                                                                                     ; 14      ;
; basicclock:inst2|LessThan1~1                                                                                                               ; 13      ;
; digitleds:inst3|Equal1~0                                                                                                                   ; 11      ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6 ; 10      ;
; basicclock:inst2|Equal0~7                                                                                                                  ; 9       ;
; basicclock:inst2|Equal0~5                                                                                                                  ; 9       ;
; basicclock:inst2|Equal0~4                                                                                                                  ; 9       ;
; basicclock:inst2|seconds[4]                                                                                                                ; 9       ;
; digitleds:inst3|digbuff[3]                                                                                                                 ; 9       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 9       ;
; basicclock:inst2|seconds[2]                                                                                                                ; 8       ;
; basicclock:inst2|seconds[3]                                                                                                                ; 8       ;
; digitleds:inst3|digbuff[2]                                                                                                                 ; 8       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8 ; 8       ;
; basicclock:inst2|seconds[1]                                                                                                                ; 7       ;
; basicclock:inst2|seconds[5]                                                                                                                ; 7       ;
; digitleds:inst3|digit[3]                                                                                                                   ; 7       ;
; digitleds:inst3|digit[2]                                                                                                                   ; 7       ;
; digitleds:inst3|digit[1]                                                                                                                   ; 7       ;
; digitleds:inst3|digit[0]                                                                                                                   ; 7       ;
; digitleds:inst3|Equal2~0                                                                                                                   ; 7       ;
; basicclock:inst2|seconds[4]~0                                                                                                              ; 6       ;
; basicclock:inst2|minutes[4]~1                                                                                                              ; 6       ;
; digitleds:inst3|digit[0]~0                                                                                                                 ; 6       ;
; digitleds:inst3|cnt[1]                                                                                                                     ; 6       ;
; digitleds:inst3|cnt[0]                                                                                                                     ; 6       ;
; basicclock:inst2|minutes[4]~3                                                                                                              ; 5       ;
; clk100ms:inst|clk100ms                                                                                                                     ; 5       ;
; digitleds:inst3|digout~7                                                                                                                   ; 5       ;
; digitleds:inst3|digbuff[1]                                                                                                                 ; 5       ;
; digitleds:inst3|cnt[2]                                                                                                                     ; 5       ;
; scanKey:inst4|row[0]                                                                                                                       ; 5       ;
; scanKey:inst4|row[1]                                                                                                                       ; 5       ;
; scanKey:inst4|row[2]                                                                                                                       ; 5       ;
; scanKey:inst4|row[3]                                                                                                                       ; 5       ;
; digitleds:inst3|digout[0]                                                                                                                  ; 5       ;
; col[0]                                                                                                                                     ; 4       ;
; col[2]                                                                                                                                     ; 4       ;
; col[1]                                                                                                                                     ; 4       ;
; spset:inst1|clr                                                                                                                            ; 4       ;
; basicclock:inst2|minutes[2]                                                                                                                ; 4       ;
; basicclock:inst2|milli[0]                                                                                                                  ; 4       ;
; digitleds:inst3|digit[0]~1                                                                                                                 ; 4       ;
; basicclock:inst2|minutes[3]                                                                                                                ; 3       ;
; basicclock:inst2|minutes[1]                                                                                                                ; 3       ;
; basicclock:inst2|seconds[0]                                                                                                                ; 3       ;
; basicclock:inst2|minutes[0]                                                                                                                ; 3       ;
; digitleds:inst3|digout[3]~6                                                                                                                ; 3       ;
; digitleds:inst3|digout[2]                                                                                                                  ; 3       ;
; digitleds:inst3|digout[1]                                                                                                                  ; 3       ;
; digitleds:inst3|digout[3]                                                                                                                  ; 3       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8 ; 3       ;
; basicclock:inst2|milli[5]                                                                                                                  ; 3       ;
; basicclock:inst2|milli[4]                                                                                                                  ; 3       ;
; basicclock:inst2|milli[3]                                                                                                                  ; 3       ;
; basicclock:inst2|milli[2]                                                                                                                  ; 3       ;
; basicclock:inst2|milli[1]                                                                                                                  ; 3       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~34           ; 2       ;
; spset:inst1|sp                                                                                                                             ; 2       ;
; basicclock:inst2|spflag                                                                                                                    ; 2       ;
; spset:inst1|Equal0~2                                                                                                                       ; 2       ;
; spset:inst1|Equal0~1                                                                                                                       ; 2       ;
; spset:inst1|Equal0~0                                                                                                                       ; 2       ;
; basicclock:inst2|cnt[26]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[25]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[24]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[23]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[22]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[20]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[21]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[19]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[16]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[18]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[17]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[15]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[14]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[12]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[13]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[11]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[9]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[10]                                                                                                                   ; 2       ;
; basicclock:inst2|cnt[8]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[6]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[5]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[7]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[4]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[3]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[2]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[1]                                                                                                                    ; 2       ;
; basicclock:inst2|cnt[0]                                                                                                                    ; 2       ;
; basicclock:inst2|LessThan1~0                                                                                                               ; 2       ;
; basicclock:inst2|minutes[5]                                                                                                                ; 2       ;
; basicclock:inst2|minutes[4]                                                                                                                ; 2       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~29           ; 2       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~28           ; 2       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~27           ; 2       ;
; basicclock:inst2|LessThan0~0                                                                                                               ; 2       ;
; clk100ms:inst|LessThan0~3                                                                                                                  ; 2       ;
; digitleds:inst3|Equal0~5                                                                                                                   ; 2       ;
; digitleds:inst3|tictoc[16]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[15]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[14]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[13]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[12]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[11]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[10]                                                                                                                 ; 2       ;
; digitleds:inst3|tictoc[9]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[8]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[7]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[6]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[5]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[4]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[3]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[2]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[1]                                                                                                                  ; 2       ;
; digitleds:inst3|tictoc[0]                                                                                                                  ; 2       ;
; digitleds:inst3|digout[3]~5                                                                                                                ; 2       ;
; digitleds:inst3|digbuff[0]                                                                                                                 ; 2       ;
; digitleds:inst3|led_clk                                                                                                                    ; 2       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; clk100ms:inst|cnt[17]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[16]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[18]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[15]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[14]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[13]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[3]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[2]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[1]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[0]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[6]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[5]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[4]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[8]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[7]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[10]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[12]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[11]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[9]                                                                                                                       ; 2       ;
; clk100ms:inst|cnt[23]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[20]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[19]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[22]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[21]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[32]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[31]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[30]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[29]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[28]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[27]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[26]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[25]                                                                                                                      ; 2       ;
; clk100ms:inst|cnt[24]                                                                                                                      ; 2       ;
; clk                                                                                                                                        ; 1       ;
; basicclock:inst2|spflag~0                                                                                                                  ; 1       ;
; scanKey:inst4|key[8]~11                                                                                                                    ; 1       ;
; scanKey:inst4|key[9]~10                                                                                                                    ; 1       ;
; scanKey:inst4|key[10]~9                                                                                                                    ; 1       ;
; scanKey:inst4|key[11]~8                                                                                                                    ; 1       ;
; scanKey:inst4|key[0]~7                                                                                                                     ; 1       ;
; scanKey:inst4|key[1]~6                                                                                                                     ; 1       ;
; scanKey:inst4|key[2]~5                                                                                                                     ; 1       ;
; scanKey:inst4|key[3]~4                                                                                                                     ; 1       ;
; scanKey:inst4|key[4]~3                                                                                                                     ; 1       ;
; scanKey:inst4|key[5]~2                                                                                                                     ; 1       ;
; scanKey:inst4|key[6]~1                                                                                                                     ; 1       ;
; scanKey:inst4|key[7]~0                                                                                                                     ; 1       ;
; basicclock:inst2|milli[0]~15                                                                                                               ; 1       ;
; basicclock:inst2|digit1[3]~2                                                                                                               ; 1       ;
; basicclock:inst2|digit2[2]~12                                                                                                              ; 1       ;
; basicclock:inst2|digit1[1]~1                                                                                                               ; 1       ;
; basicclock:inst2|digit2[1]~11                                                                                                              ; 1       ;
; basicclock:inst2|digit1[0]~0                                                                                                               ; 1       ;
; scanKey:inst4|row[0]~1                                                                                                                     ; 1       ;
; scanKey:inst4|row[1]~0                                                                                                                     ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~33           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~31           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~30           ; 1       ;
; digitleds:inst3|digout~12                                                                                                                  ; 1       ;
; digitleds:inst3|digout~11                                                                                                                  ; 1       ;
; spset:inst1|sp~0                                                                                                                           ; 1       ;
; digitleds:inst3|seg~7                                                                                                                      ; 1       ;
; digitleds:inst3|WideOr6~0                                                                                                                  ; 1       ;
; digitleds:inst3|seg~6                                                                                                                      ; 1       ;
; digitleds:inst3|seg[0]                                                                                                                     ; 1       ;
; digitleds:inst3|WideOr5~0                                                                                                                  ; 1       ;
; basicclock:inst2|cnt~7                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~6                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~5                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~4                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~3                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~2                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~1                                                                                                                     ; 1       ;
; basicclock:inst2|cnt~0                                                                                                                     ; 1       ;
; spset:inst1|clr~0                                                                                                                          ; 1       ;
; scanKey:inst4|key[8]                                                                                                                       ; 1       ;
; scanKey:inst4|key[9]                                                                                                                       ; 1       ;
; scanKey:inst4|key[10]                                                                                                                      ; 1       ;
; scanKey:inst4|key[11]                                                                                                                      ; 1       ;
; scanKey:inst4|key[0]                                                                                                                       ; 1       ;
; scanKey:inst4|key[1]                                                                                                                       ; 1       ;
; scanKey:inst4|key[2]                                                                                                                       ; 1       ;
; scanKey:inst4|key[3]                                                                                                                       ; 1       ;
; scanKey:inst4|key[4]                                                                                                                       ; 1       ;
; scanKey:inst4|key[5]                                                                                                                       ; 1       ;
; scanKey:inst4|key[6]                                                                                                                       ; 1       ;
; scanKey:inst4|key[7]                                                                                                                       ; 1       ;
; basicclock:inst2|minutes~10                                                                                                                ; 1       ;
; basicclock:inst2|minutes~9                                                                                                                 ; 1       ;
; digitleds:inst3|seg~5                                                                                                                      ; 1       ;
; digitleds:inst3|seg[1]                                                                                                                     ; 1       ;
; digitleds:inst3|WideOr4~0                                                                                                                  ; 1       ;
; basicclock:inst2|minutes~8                                                                                                                 ; 1       ;
; basicclock:inst2|minutes~7                                                                                                                 ; 1       ;
; basicclock:inst2|minutes~6                                                                                                                 ; 1       ;
; basicclock:inst2|minutes~5                                                                                                                 ; 1       ;
; basicclock:inst2|minutes~4                                                                                                                 ; 1       ;
; basicclock:inst2|Add2~17                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~16                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~15                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~14                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~13                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~12                                                                                                                   ; 1       ;
; basicclock:inst2|ptflag~0                                                                                                                  ; 1       ;
; basicclock:inst2|Equal0~6                                                                                                                  ; 1       ;
; basicclock:inst2|Equal0~3                                                                                                                  ; 1       ;
; basicclock:inst2|Equal0~2                                                                                                                  ; 1       ;
; basicclock:inst2|Equal0~1                                                                                                                  ; 1       ;
; basicclock:inst2|Equal0~0                                                                                                                  ; 1       ;
; basicclock:inst2|minutes~2                                                                                                                 ; 1       ;
; basicclock:inst2|minutes[4]~0                                                                                                              ; 1       ;
; digitleds:inst3|seg~4                                                                                                                      ; 1       ;
; digitleds:inst3|seg[2]                                                                                                                     ; 1       ;
; digitleds:inst3|WideOr3~0                                                                                                                  ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~32           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~31           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~30           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~26           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~25           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~24           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~29           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~27           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~26           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~25           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[23]~24           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~22           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~21           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[16]~20           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~19           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[17]~18           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~17           ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[18]~16           ; 1       ;
; basicclock:inst2|ptflag                                                                                                                    ; 1       ;
; digitleds:inst3|seg~3                                                                                                                      ; 1       ;
; digitleds:inst3|seg[3]                                                                                                                     ; 1       ;
; digitleds:inst3|WideOr2~0                                                                                                                  ; 1       ;
; digitleds:inst3|Mux4~1                                                                                                                     ; 1       ;
; digitleds:inst3|Mux4~0                                                                                                                     ; 1       ;
; basicclock:inst2|digit4[3]                                                                                                                 ; 1       ;
; basicclock:inst2|digit1[3]                                                                                                                 ; 1       ;
; basicclock:inst2|digit3[3]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux5~1                                                                                                                     ; 1       ;
; basicclock:inst2|digit3[2]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux5~0                                                                                                                     ; 1       ;
; basicclock:inst2|digit4[2]                                                                                                                 ; 1       ;
; basicclock:inst2|digit2[2]                                                                                                                 ; 1       ;
; basicclock:inst2|digit1[2]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux6~1                                                                                                                     ; 1       ;
; basicclock:inst2|digit3[1]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux6~0                                                                                                                     ; 1       ;
; basicclock:inst2|digit4[1]                                                                                                                 ; 1       ;
; basicclock:inst2|digit1[1]                                                                                                                 ; 1       ;
; basicclock:inst2|digit2[1]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux7~1                                                                                                                     ; 1       ;
; basicclock:inst2|digit3[0]                                                                                                                 ; 1       ;
; digitleds:inst3|Mux7~0                                                                                                                     ; 1       ;
; basicclock:inst2|digit4[0]                                                                                                                 ; 1       ;
; basicclock:inst2|digit1[0]                                                                                                                 ; 1       ;
; digitleds:inst3|seg~2                                                                                                                      ; 1       ;
; digitleds:inst3|seg[4]                                                                                                                     ; 1       ;
; digitleds:inst3|WideOr1~0                                                                                                                  ; 1       ;
; digitleds:inst3|seg~1                                                                                                                      ; 1       ;
; digitleds:inst3|WideOr0~0                                                                                                                  ; 1       ;
; digitleds:inst3|seg[5]                                                                                                                     ; 1       ;
; clk100ms:inst|clk100ms~0                                                                                                                   ; 1       ;
; clk100ms:inst|LessThan0~10                                                                                                                 ; 1       ;
; clk100ms:inst|LessThan0~9                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~8                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~7                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~6                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~5                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~4                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~2                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~1                                                                                                                  ; 1       ;
; clk100ms:inst|LessThan0~0                                                                                                                  ; 1       ;
; digitleds:inst3|tictoc~0                                                                                                                   ; 1       ;
; digitleds:inst3|cnt[2]~3                                                                                                                   ; 1       ;
; digitleds:inst3|cnt[1]~2                                                                                                                   ; 1       ;
; digitleds:inst3|cnt~1                                                                                                                      ; 1       ;
; digitleds:inst3|cnt~0                                                                                                                      ; 1       ;
; digitleds:inst3|seg~0                                                                                                                      ; 1       ;
; digitleds:inst3|seg[6]                                                                                                                     ; 1       ;
; digitleds:inst3|digout~10                                                                                                                  ; 1       ;
; digitleds:inst3|digout~9                                                                                                                   ; 1       ;
; digitleds:inst3|digout~8                                                                                                                   ; 1       ;
; digitleds:inst3|led_clk~0                                                                                                                  ; 1       ;
; digitleds:inst3|Equal0~4                                                                                                                   ; 1       ;
; digitleds:inst3|Equal0~3                                                                                                                   ; 1       ;
; digitleds:inst3|Equal0~2                                                                                                                   ; 1       ;
; digitleds:inst3|Equal0~1                                                                                                                   ; 1       ;
; digitleds:inst3|Equal0~0                                                                                                                   ; 1       ;
; digitleds:inst3|digout~4                                                                                                                   ; 1       ;
; digitleds:inst3|seg[7]                                                                                                                     ; 1       ;
; digitleds:inst3|led_clk_x~1                                                                                                                ; 1       ;
; digitleds:inst3|led_clk_x~0                                                                                                                ; 1       ;
; digitleds:inst3|segout                                                                                                                     ; 1       ;
; basicclock:inst2|Add0~52                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~51                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~50                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~49                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~48                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~47                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~46                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~45                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~44                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~43                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~42                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~41                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~40                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~39                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~38                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~37                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~36                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~35                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~34                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~33                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~32                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~31                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~30                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~29                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~28                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~27                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~26                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~25                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~24                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~23                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~22                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~21                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~20                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~19                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~18                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~17                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~16                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~15                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~14                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~13                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~12                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~11                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~10                                                                                                                   ; 1       ;
; basicclock:inst2|Add0~9                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~8                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~7                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~6                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~5                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~4                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~3                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~2                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~1                                                                                                                    ; 1       ;
; basicclock:inst2|Add0~0                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~10                                                                                                                   ; 1       ;
; basicclock:inst2|Add3~9                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~8                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~7                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~6                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~5                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~4                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~3                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~2                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~10                                                                                                                   ; 1       ;
; basicclock:inst2|Add2~9                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~8                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~7                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~6                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~5                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~4                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~3                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~2                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~1                                                                                                                    ; 1       ;
; basicclock:inst2|Add2~0                                                                                                                    ; 1       ;
; basicclock:inst2|milli[5]~13                                                                                                               ; 1       ;
; basicclock:inst2|milli[4]~12                                                                                                               ; 1       ;
; basicclock:inst2|milli[4]~11                                                                                                               ; 1       ;
; basicclock:inst2|milli[3]~10                                                                                                               ; 1       ;
; basicclock:inst2|milli[3]~9                                                                                                                ; 1       ;
; basicclock:inst2|milli[2]~8                                                                                                                ; 1       ;
; basicclock:inst2|milli[2]~7                                                                                                                ; 1       ;
; basicclock:inst2|milli[1]~6                                                                                                                ; 1       ;
; basicclock:inst2|milli[1]~5                                                                                                                ; 1       ;
; basicclock:inst2|Add3~1                                                                                                                    ; 1       ;
; basicclock:inst2|Add3~0                                                                                                                    ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~2 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; basicclock:inst2|lpm_divide:Mod0|lpm_divide_25m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; basicclock:inst2|digit2[0]~9                                                                                                               ; 1       ;
; basicclock:inst2|digit2[0]~8                                                                                                               ; 1       ;
; basicclock:inst2|digit2[0]~6                                                                                                               ; 1       ;
; basicclock:inst2|digit2[0]~4                                                                                                               ; 1       ;
; basicclock:inst2|digit2[0]~2                                                                                                               ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~2 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~0 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; basicclock:inst2|lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; basicclock:inst2|digit2[0]                                                                                                                 ; 1       ;
; clk100ms:inst|cnt[32]~97                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[31]~96                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[31]~95                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[30]~94                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[30]~93                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[29]~92                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[29]~91                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[28]~90                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[28]~89                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[27]~88                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[27]~87                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[26]~86                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[26]~85                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[25]~84                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[25]~83                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[24]~82                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[24]~81                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[23]~80                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[23]~79                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[22]~78                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[22]~77                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[21]~76                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[21]~75                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[20]~74                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[20]~73                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[19]~72                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[19]~71                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[18]~70                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[18]~69                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[17]~68                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[17]~67                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[16]~66                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[16]~65                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[15]~64                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[15]~63                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[14]~62                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[14]~61                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[13]~60                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[13]~59                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[12]~58                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[12]~57                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[11]~56                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[11]~55                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[10]~54                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[10]~53                                                                                                                   ; 1       ;
; clk100ms:inst|cnt[9]~52                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[9]~51                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[8]~50                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[8]~49                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[7]~48                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[7]~47                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[6]~46                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[6]~45                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[5]~44                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[5]~43                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[4]~42                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[4]~41                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[3]~40                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[3]~39                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[2]~38                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[2]~37                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[1]~36                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[1]~35                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[0]~34                                                                                                                    ; 1       ;
; clk100ms:inst|cnt[0]~33                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~32                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~31                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~30                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~29                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~28                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~27                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~26                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~25                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~24                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~23                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~22                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~21                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~20                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~19                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~18                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~17                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~16                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~15                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~14                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~13                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~12                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~11                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~10                                                                                                                    ; 1       ;
; digitleds:inst3|Add0~9                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~8                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~7                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~6                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~5                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~4                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~3                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~2                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~1                                                                                                                     ; 1       ;
; digitleds:inst3|Add0~0                                                                                                                     ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 242 / 26,052 ( < 1 % ) ;
; C16 interconnects           ; 4 / 1,156 ( < 1 % )    ;
; C4 interconnects            ; 95 / 17,952 ( < 1 % )  ;
; Direct links                ; 98 / 26,052 ( < 1 % )  ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 207 / 8,256 ( 3 % )    ;
; R24 interconnects           ; 4 / 1,020 ( < 1 % )    ;
; R4 interconnects            ; 82 / 22,440 ( < 1 % )  ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.78) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.22) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.74) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 5                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.41) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 4                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C8T144C8 for design "stopwatch"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144C8 is compatible
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'stopwatch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 91 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node basicclock:inst2|always0
Info (176353): Automatically promoted node basicclock:inst2|ptflag 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node basicclock:inst2|ptflag~0
Info (176353): Automatically promoted node basicclock:inst2|always0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node digitleds:inst3|led_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node digitleds:inst3|led_clk_x~0
        Info (176357): Destination node digitleds:inst3|led_clk~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X23_Y10 to location X34_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.43 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 10 output pins without output pin load capacitance assignment
    Info (306007): Pin "segout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_clk_x" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "digout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "row[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/kmash/altera/projects/stopwatch/output_files/stopwatch.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 702 megabytes
    Info: Processing ended: Thu May 18 20:05:36 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/kmash/altera/projects/stopwatch/output_files/stopwatch.fit.smsg.


