# Diagrama estructural divisor de Frecuencia <h1>
Este modulo cuenta con dos entradas:
* **clk** (1 bit) clock de entrada:
* **reset** (1 bit) Reinicia el sistema
Y una salida:
* **clkout** (1 bit) reloj de salida relacionado con la frecuencia deseada

Adicionalmente tiene dos parametros **fi** frecuencia de la fpga 50000000 Hz (Nexys 2) y **fo** que es la frecuencia deseada.

![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/06PCM-AUDIO-MICROFONO/Version_01/03%20document/Imagenes/Div_freq.jpg) 
# Diagrama funcional divisor de Frecuencia <h1>
![](https://github.com/Fabeltranm/FPGA-Game-D1/blob/master/HW/RTL/06PCM-AUDIO-MICROFONO/Version_01/03%20document/Imagenes/div_funcional.png) 
