Fitter report for LVDS_echo_FPGA2_4bit
Fri Jun 22 23:53:30 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 22 23:53:30 2018       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; LVDS_echo_FPGA2_4bit                        ;
; Top-level Entity Name              ; FPGA2_rst_TopInterface                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,937 / 22,320 ( 27 % )                     ;
;     Total combinational functions  ; 4,669 / 22,320 ( 21 % )                     ;
;     Dedicated logic registers      ; 4,118 / 22,320 ( 18 % )                     ;
; Total registers                    ; 4124                                        ;
; Total pins                         ; 19 / 154 ( 12 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; tx_outclock_fpga2   ; Incomplete set of assignments ;
; RDY_for_trans_fpga2 ; Incomplete set of assignments ;
; led[0]              ; Incomplete set of assignments ;
; led[1]              ; Incomplete set of assignments ;
; led[2]              ; Incomplete set of assignments ;
; led[3]              ; Incomplete set of assignments ;
; led[4]              ; Incomplete set of assignments ;
; led[5]              ; Incomplete set of assignments ;
; led[6]              ; Incomplete set of assignments ;
; led[7]              ; Incomplete set of assignments ;
; RST_N_key           ; Incomplete set of assignments ;
; RST_N_gpio          ; Incomplete set of assignments ;
; CLK                 ; Incomplete set of assignments ;
; RDY_from_recv_fpga2 ; Incomplete set of assignments ;
; rx_inclock_fpga2    ; Incomplete set of assignments ;
; led[0]              ; Missing location assignment   ;
; led[1]              ; Missing location assignment   ;
; led[2]              ; Missing location assignment   ;
; led[3]              ; Missing location assignment   ;
; led[4]              ; Missing location assignment   ;
; led[5]              ; Missing location assignment   ;
; led[6]              ; Missing location assignment   ;
; led[7]              ; Missing location assignment   ;
+---------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                          ;
+------------------+-----------------+--------------+-------------+---------------+----------------------------+
; Name             ; Ignored Entity  ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source             ;
+------------------+-----------------+--------------+-------------+---------------+----------------------------+
; PLL Compensation ; rx_lvds_ddio_in ;              ; ddio_h_reg* ; ON            ; Compiler or HDL Assignment ;
+------------------+-----------------+--------------+-------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8844 ) ; 0.00 % ( 0 / 8844 )        ; 0.00 % ( 0 / 8844 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8844 ) ; 0.00 % ( 0 / 8844 )        ; 0.00 % ( 0 / 8844 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8823 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/output_files/LVDS_echo_FPGA2_4bit.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,937 / 22,320 ( 27 % ) ;
;     -- Combinational with no register       ; 1819                    ;
;     -- Register only                        ; 1268                    ;
;     -- Combinational with a register        ; 2850                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 3624                    ;
;     -- 3 input functions                    ; 921                     ;
;     -- <=2 input functions                  ; 124                     ;
;     -- Register only                        ; 1268                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4624                    ;
;     -- arithmetic mode                      ; 45                      ;
;                                             ;                         ;
; Total registers*                            ; 4,124 / 23,018 ( 18 % ) ;
;     -- Dedicated logic registers            ; 4,118 / 22,320 ( 18 % ) ;
;     -- I/O registers                        ; 6 / 698 ( < 1 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 450 / 1,395 ( 32 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 19 / 154 ( 12 % )       ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 6                       ;
; M9Ks                                        ; 0 / 66 ( 0 % )          ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 2 / 4 ( 50 % )          ;
; Global clocks                               ; 6 / 20 ( 30 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 8.7% / 8.2% / 9.4%      ;
; Peak interconnect usage (total/H/V)         ; 26.9% / 25.1% / 31.1%   ;
; Maximum fan-out                             ; 3719                    ;
; Highest non-global fan-out                  ; 261                     ;
; Total fan-out                               ; 30496                   ;
; Average fan-out                             ; 3.10                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5937 / 22320 ( 27 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1819                  ; 0                              ;
;     -- Register only                        ; 1268                  ; 0                              ;
;     -- Combinational with a register        ; 2850                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3624                  ; 0                              ;
;     -- 3 input functions                    ; 921                   ; 0                              ;
;     -- <=2 input functions                  ; 124                   ; 0                              ;
;     -- Register only                        ; 1268                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4624                  ; 0                              ;
;     -- arithmetic mode                      ; 45                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4120                  ; 4                              ;
;     -- Dedicated logic registers            ; 4118 / 22320 ( 18 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 4                     ; 8                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 450 / 1395 ( 32 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 16                    ; 3                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 4 / 24 ( 16 % )                ;
; Double Data Rate I/O output circuitry       ; 0 / 220 ( 0 % )       ; 2 / 220 ( < 1 % )              ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 406                   ; 6                              ;
;     -- Registered Input Connections         ; 401                   ; 0                              ;
;     -- Output Connections                   ; 6                     ; 406                            ;
;     -- Registered Output Connections        ; 4                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 30480                 ; 433                            ;
;     -- Registered Connections               ; 10944                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 412                            ;
;     -- hard_block:auto_generated_inst       ; 412                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 6                              ;
;     -- Output Ports                         ; 11                    ; 8                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK                 ; R8    ; 3        ; 27           ; 0            ; 21           ; 3720                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RDY_from_recv_fpga2 ; A12   ; 7        ; 43           ; 34           ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST_N_gpio          ; A7    ; 8        ; 20           ; 34           ; 21           ; 261                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RST_N_key           ; J15   ; 5        ; 53           ; 14           ; 0            ; 261                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rx_in_fpga2[0]      ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; rx_in_fpga2[0](n)   ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ; no        ;
; rx_inclock_fpga2    ; R9    ; 4        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; RDY_for_trans_fpga2 ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]              ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[1]              ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[2]              ; C16   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[3]              ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[4]              ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[5]              ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[6]              ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[7]              ; J2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tx_out_fpga2[0]     ; G15   ; 6        ; 53           ; 20           ; 14           ; yes             ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; tx_out_fpga2[0](n)  ; G16   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; tx_outclock_fpga2   ; C15   ; 6        ; 53           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO        ; RST_N_key               ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO        ; tx_out_fpga2[0](n)      ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO        ; tx_out_fpga2[0]         ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; rx_in_fpga2[0](n)       ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO        ; rx_in_fpga2[0]          ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO        ; led[3]                  ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; led[2]                  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                     ; Use as regular IO        ; RST_N_gpio              ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 20 ( 20 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 7 / 13 ( 54 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 24 ( 13 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RST_N_gpio                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RDY_from_recv_fpga2                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; led[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; tx_outclock_fpga2                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RDY_for_trans_fpga2                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; rx_in_fpga2[0]                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; rx_in_fpga2[0](n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; tx_out_fpga2[0]                                           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; tx_out_fpga2[0](n)                                        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; led[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RST_N_key                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLK                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; rx_inclock_fpga2                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; led[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+
; Name                          ; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|lvds_rx_pll ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|lvds_tx_pll ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+
; SDC pin name                  ; fpga2|rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll                                    ; fpga2|tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll                                    ;
; PLL mode                      ; Source Synchronous                                                                           ; Normal                                                                                       ;
; Compensate clock              ; clock0                                                                                       ; clock0                                                                                       ;
; Compensated input/output pins ; rx_in_fpga2[0], rx_in_fpga2[0]                                                               ; --                                                                                           ;
; Switchover type               ; --                                                                                           ; --                                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                                     ; 50.0 MHz                                                                                     ;
; Input frequency 1             ; --                                                                                           ; --                                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                     ; 50.0 MHz                                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                    ; 600.0 MHz                                                                                    ;
; VCO post scale K counter      ; 2                                                                                            ; 2                                                                                            ;
; VCO frequency control         ; Auto                                                                                         ; Auto                                                                                         ;
; VCO phase shift step          ; 208 ps                                                                                       ; 208 ps                                                                                       ;
; VCO multiply                  ; --                                                                                           ; --                                                                                           ;
; VCO divide                    ; --                                                                                           ; --                                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                                     ; 25.0 MHz                                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                                    ; 54.18 MHz                                                                                    ;
; M VCO Tap                     ; 4                                                                                            ; 4                                                                                            ;
; M Initial                     ; 2                                                                                            ; 2                                                                                            ;
; M value                       ; 12                                                                                           ; 12                                                                                           ;
; N value                       ; 1                                                                                            ; 1                                                                                            ;
; Charge pump current           ; setting 1                                                                                    ; setting 1                                                                                    ;
; Loop filter resistance        ; setting 27                                                                                   ; setting 27                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                                    ; setting 0                                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                           ; 680 kHz to 980 kHz                                                                           ;
; Bandwidth type                ; Medium                                                                                       ; Medium                                                                                       ;
; Real time reconfigurable      ; Off                                                                                          ; Off                                                                                          ;
; Scan chain MIF file           ; --                                                                                           ; --                                                                                           ;
; Preserve PLL counter order    ; Off                                                                                          ; Off                                                                                          ;
; PLL location                  ; PLL_4                                                                                        ; PLL_1                                                                                        ;
; Inclk0 signal                 ; rx_inclock_fpga2                                                                             ; CLK                                                                                          ;
; Inclk1 signal                 ; --                                                                                           ; --                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                                ; Dedicated Pin                                                                                ;
; Inclk1 signal type            ; --                                                                                           ; --                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+
; Name                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                     ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|fast_clock              ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -90 (-2500 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; fpga2|rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -45 (-2500 ps) ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; fpga2|rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|fast_clock              ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -90 (-2500 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; fpga2|tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|wire_lvds_tx_pll_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -45 (-2500 ps) ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; fpga2|tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                         ; Entity Name                      ; Library Name ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; |FPGA2_rst_TopInterface                                                    ; 5937 (0)    ; 4118 (0)                  ; 6 (6)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 19   ; 0            ; 1819 (0)     ; 1268 (0)          ; 2850 (0)         ; |FPGA2_rst_TopInterface                                                                                                                                                                                                                     ; FPGA2_rst_TopInterface           ; work         ;
;    |LVDS_fpga:fpga2|                                                       ; 200 (155)   ; 170 (125)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 24 (0)            ; 146 (127)        ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2                                                                                                                                                                                                     ; LVDS_fpga                        ; work         ;
;       |rx:rx1|                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1                                                                                                                                                                                              ; rx                               ; work         ;
;          |altlvds_rx:ALTLVDS_RX_component|                                 ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 9 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                              ; altlvds_rx                       ; work         ;
;             |rx_lvds_rx:auto_generated|                                    ; 20 (13)     ; 20 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (7)            ; 9 (3)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated                                                                                                                                    ; rx_lvds_rx                       ; work         ;
;                |rx_cntr:bitslip_cntr|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr                                                                                                               ; rx_cntr                          ; work         ;
;                |rx_dffpipe:h_dffpipe|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe                                                                                                               ; rx_dffpipe                       ; work         ;
;                |rx_dffpipe:l_dffpipe|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe                                                                                                               ; rx_dffpipe                       ; work         ;
;                |rx_lvds_ddio_in:ddio_in|                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in                                                                                                            ; rx_lvds_ddio_in                  ; work         ;
;                |rx_mux:h_mux5a|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_mux:h_mux5a                                                                                                                     ; rx_mux                           ; work         ;
;                |rx_mux:l_mux6a|                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_mux:l_mux6a                                                                                                                     ; rx_mux                           ; work         ;
;       |tx:tx1|                                                             ; 25 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 12 (0)           ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1                                                                                                                                                                                              ; tx                               ; work         ;
;          |altlvds_tx:ALTLVDS_TX_component|                                 ; 25 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 12 (0)           ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component                                                                                                                                                              ; altlvds_tx                       ; work         ;
;             |tx_lvds_tx:auto_generated|                                    ; 25 (16)     ; 25 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (12)           ; 12 (4)           ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated                                                                                                                                    ; tx_lvds_tx                       ; work         ;
;                |tx_cntr:cntr13|                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13                                                                                                                     ; tx_cntr                          ; work         ;
;                |tx_cntr:cntr2|                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2                                                                                                                      ; tx_cntr                          ; work         ;
;                |tx_ddio_out:ddio_out|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out                                                                                                               ; tx_ddio_out                      ; work         ;
;                |tx_ddio_out:outclock_ddio|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:outclock_ddio                                                                                                          ; tx_ddio_out                      ; work         ;
;                |tx_shift_reg1:shift_reg23|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23                                                                                                          ; tx_shift_reg1                    ; work         ;
;                |tx_shift_reg1:shift_reg24|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24                                                                                                          ; tx_shift_reg1                    ; work         ;
;                |tx_shift_reg:outclk_shift|                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |FPGA2_rst_TopInterface|LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift                                                                                                          ; tx_shift_reg                     ; work         ;
;    |mkTop_fpga2:T1|                                                        ; 5737 (0)    ; 3948 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1789 (0)     ; 1244 (0)          ; 2704 (0)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1                                                                                                                                                                                                      ; mkTop_fpga2                      ; work         ;
;       |mkInterFPGA_LVDS:xfpga5|                                            ; 438 (0)     ; 390 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 177 (0)           ; 213 (0)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5                                                                                                                                                                              ; mkInterFPGA_LVDS                 ; work         ;
;          |FIFO2:inout_|                                                    ; 101 (101)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 32 (32)           ; 34 (34)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|FIFO2:inout_                                                                                                                                                                 ; FIFO2                            ; work         ;
;          |SyncFIFO:outin_|                                                 ; 337 (337)   ; 324 (324)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 145 (145)         ; 179 (179)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_                                                                                                                                                              ; SyncFIFO                         ; work         ;
;       |mkNetworkSimple2:noc|                                               ; 4030 (0)    ; 2704 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1269 (0)     ; 1060 (0)          ; 1701 (0)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc                                                                                                                                                                                 ; mkNetworkSimple2                 ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_1_rt_ifc_banks_banks_rf_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_1_rt_ifc_banks_banks_rf_1                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_1_rt_ifc_banks_banks_rf_2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_1_rt_ifc_banks_banks_rf_2                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_2_rt_ifc_banks_banks_rf_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_2_rt_ifc_banks_banks_rf_1                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_2_rt_ifc_banks_banks_rf_2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_2_rt_ifc_banks_banks_rf_2                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_1                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_2                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_4| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_3_rt_ifc_banks_banks_rf_4                                                                                                                 ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_rt_ifc_banks_banks_rf_1|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_rt_ifc_banks_banks_rf_1                                                                                                                   ; RegFileLoadSyn                   ; work         ;
;          |RegFileLoadSyn:net_routers_routeTable_rt_ifc_banks_banks_rf_2|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|RegFileLoadSyn:net_routers_routeTable_rt_ifc_banks_banks_rf_2                                                                                                                   ; RegFileLoadSyn                   ; work         ;
;          |mkIQRouterCoreSimple:net_routers_router_core_1|                  ; 757 (89)    ; 552 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (36)     ; 206 (0)           ; 398 (67)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1                                                                                                                                  ; mkIQRouterCoreSimple             ; work         ;
;             |mkInputQueue:flitBuffers_1|                                   ; 272 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 97 (0)            ; 159 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 256 (256)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 97 (97)           ; 151 (151)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_2|                                   ; 304 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (7)       ; 94 (0)            ; 163 (9)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 288 (288)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 94 (94)           ; 154 (154)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_1|                                 ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 6 (6)             ; 10 (10)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_2|                                 ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (9)             ; 7 (7)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkSepRouterAllocator:routerAlloc|                             ; 20 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 8 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc                                                                                                 ; mkSepRouterAllocator             ; work         ;
;                |mkRouterInputArbitersRoundRobin:inputArbs|                 ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs                                                       ; mkRouterInputArbitersRoundRobin  ; work         ;
;                |mkRouterOutputArbitersRoundRobin:outputArbs|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs                                                     ; mkRouterOutputArbitersRoundRobin ; work         ;
;             |module_outport_encoder:instance_outport_encoder_0|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|module_outport_encoder:instance_outport_encoder_0                                                                                ; module_outport_encoder           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|module_outport_encoder:instance_outport_encoder_2                                                                                ; module_outport_encoder           ; work         ;
;          |mkIQRouterCoreSimple:net_routers_router_core_2|                  ; 750 (123)   ; 544 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (85)     ; 198 (0)           ; 385 (50)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2                                                                                                                                  ; mkIQRouterCoreSimple             ; work         ;
;             |mkInputQueue:flitBuffers_1|                                   ; 273 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (8)       ; 94 (0)            ; 162 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 257 (257)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 94 (94)           ; 154 (154)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_2|                                   ; 272 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 95 (0)            ; 161 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 256 (256)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 95 (95)           ; 153 (153)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_1|                                 ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 13 (13)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_2|                                 ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 6 (6)             ; 10 (10)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkSepRouterAllocator:routerAlloc|                             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkSepRouterAllocator:routerAlloc                                                                                                 ; mkSepRouterAllocator             ; work         ;
;                |mkRouterInputArbitersRoundRobin:inputArbs|                 ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs                                                       ; mkRouterInputArbitersRoundRobin  ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_22|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_22    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_37|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_37    ; module_gen_grant_carry           ; work         ;
;                |mkRouterOutputArbitersRoundRobin:outputArbs|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs                                                     ; mkRouterOutputArbitersRoundRobin ; work         ;
;             |module_outport_encoder:instance_outport_encoder_0|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|module_outport_encoder:instance_outport_encoder_0                                                                                ; module_outport_encoder           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|module_outport_encoder:instance_outport_encoder_2                                                                                ; module_outport_encoder           ; work         ;
;          |mkIQRouterCoreSimple:net_routers_router_core_3|                  ; 1948 (451)  ; 1064 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 765 (332)    ; 453 (0)           ; 730 (119)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3                                                                                                                                  ; mkIQRouterCoreSimple             ; work         ;
;             |mkInputQueue:flitBuffers_1|                                   ; 270 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 109 (0)           ; 149 (10)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 254 (254)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 109 (109)         ; 139 (139)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_2|                                   ; 294 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (8)       ; 88 (0)            ; 168 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 278 (278)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 88 (88)           ; 160 (160)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_4|                                   ; 296 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (8)       ; 121 (0)           ; 135 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 280 (280)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 121 (121)         ; 127 (127)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_5|                                   ; 257 (16)    ; 216 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (8)       ; 103 (0)           ; 113 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5                                                                                                       ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 241 (241)   ; 208 (208)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 103 (103)         ; 105 (105)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                           ; RegFile_1port                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_1|                                 ; 46 (46)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 10 (10)           ; 14 (14)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_2|                                 ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 11 (11)           ; 13 (13)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_4|                                 ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 11 (11)           ; 13 (13)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_5|                                 ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5                                                                                                     ; mkOutPortFIFO                    ; work         ;
;             |mkSepRouterAllocator:routerAlloc|                             ; 194 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (0)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc                                                                                                 ; mkSepRouterAllocator             ; work         ;
;                |mkRouterInputArbitersRoundRobin:inputArbs|                 ; 96 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (51)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs                                                       ; mkRouterInputArbitersRoundRobin  ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_16|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_16    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_18|     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_18    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_21|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_21    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_22|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_22    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_24|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_24    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_26|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_26    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_31|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_31    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_33|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_33    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_36|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_36    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_37|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_37    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_39|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_39    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_41|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_41    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_61|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_61    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_63|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_63    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_66|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_66    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_67|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_67    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_69|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_69    ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_71|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|module_gen_grant_carry:instance_gen_grant_carry_71    ; module_gen_grant_carry           ; work         ;
;                |mkRouterOutputArbitersRoundRobin:outputArbs|               ; 98 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (63)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs                                                     ; mkRouterOutputArbitersRoundRobin ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_0|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_0   ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_106|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_106 ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_108|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_108 ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_113|    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_113 ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_18|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_18  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_1|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_1   ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_23|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_23  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_33|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_33  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_38|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_38  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_48|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_48  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_53|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_53  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_61|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_61  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_68|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_68  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_71|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_71  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_78|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_78  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_83|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_83  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_8|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_8   ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_93|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_93  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_98|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_98  ; module_gen_grant_carry           ; work         ;
;                   |module_gen_grant_carry:instance_gen_grant_carry_9|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs|module_gen_grant_carry:instance_gen_grant_carry_9   ; module_gen_grant_carry           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_0|            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|module_outport_encoder:instance_outport_encoder_0                                                                                ; module_outport_encoder           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_2|            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|module_outport_encoder:instance_outport_encoder_2                                                                                ; module_outport_encoder           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_4|            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|module_outport_encoder:instance_outport_encoder_4                                                                                ; module_outport_encoder           ; work         ;
;          |mkIQRouterCoreSimple:net_routers_router_core|                    ; 748 (97)    ; 544 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (67)     ; 203 (0)           ; 370 (36)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core                                                                                                                                    ; mkIQRouterCoreSimple             ; work         ;
;             |mkInputQueue:flitBuffers_1|                                   ; 272 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 97 (0)            ; 159 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1                                                                                                         ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 256 (256)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 97 (97)           ; 151 (151)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                             ; RegFile_1port                    ; work         ;
;             |mkInputQueue:flitBuffers_2|                                   ; 300 (16)    ; 256 (8)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (8)       ; 96 (0)            ; 160 (8)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2                                                                                                         ; mkInputQueue                     ; work         ;
;                |RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|               ; 284 (284)   ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 96 (96)           ; 152 (152)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem                                                             ; RegFile_1port                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_1|                                 ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 11 (11)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1                                                                                                       ; mkOutPortFIFO                    ; work         ;
;             |mkOutPortFIFO:outPortFIFOs_2|                                 ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 11 (11)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2                                                                                                       ; mkOutPortFIFO                    ; work         ;
;             |mkSepRouterAllocator:routerAlloc|                             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkSepRouterAllocator:routerAlloc                                                                                                   ; mkSepRouterAllocator             ; work         ;
;                |mkRouterInputArbitersRoundRobin:inputArbs|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs                                                         ; mkRouterInputArbitersRoundRobin  ; work         ;
;                |mkRouterOutputArbitersRoundRobin:outputArbs|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkSepRouterAllocator:routerAlloc|mkRouterOutputArbitersRoundRobin:outputArbs                                                       ; mkRouterOutputArbitersRoundRobin ; work         ;
;             |module_outport_encoder:instance_outport_encoder_0|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|module_outport_encoder:instance_outport_encoder_0                                                                                  ; module_outport_encoder           ; work         ;
;             |module_outport_encoder:instance_outport_encoder_2|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|module_outport_encoder:instance_outport_encoder_2                                                                                  ; module_outport_encoder           ; work         ;
;       |mkNodeTask_echo2:nodes_6|                                           ; 990 (323)   ; 658 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 332 (136)    ; 7 (2)             ; 651 (211)        ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6                                                                                                                                                                             ; mkNodeTask_echo2                 ; work         ;
;          |FIFO2:fromCore_outFifo_0|                                        ; 85 (85)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 55 (55)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:fromCore_outFifo_0                                                                                                                                                    ; FIFO2                            ; work         ;
;          |FIFO2:pkt_c2nw|                                                  ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 52 (52)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:pkt_c2nw                                                                                                                                                              ; FIFO2                            ; work         ;
;          |FIFO2:pkt_nw2c_0|                                                ; 80 (80)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 52 (52)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:pkt_nw2c_0                                                                                                                                                            ; FIFO2                            ; work         ;
;          |FIFO2:splf_nw2c_0|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0                                                                                                                                                           ; FIFO2                            ; work         ;
;          |FIFO2:splf_nw2c_1|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_1                                                                                                                                                           ; FIFO2                            ; work         ;
;          |FIFO2:splf_nw2c_2|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_2                                                                                                                                                           ; FIFO2                            ; work         ;
;          |FIFO2:splf_nw2c_3|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_3                                                                                                                                                           ; FIFO2                            ; work         ;
;          |FIFO2:splf_nw2c_4|                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_4                                                                                                                                                           ; FIFO2                            ; work         ;
;          |FIFO2:toCore_inFifo_0|                                           ; 58 (58)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 54 (54)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:toCore_inFifo_0                                                                                                                                                       ; FIFO2                            ; work         ;
;          |FIFO2:toCore_inFifo_1|                                           ; 58 (58)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 54 (54)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:toCore_inFifo_1                                                                                                                                                       ; FIFO2                            ; work         ;
;          |mkCnctBridge:bridge|                                             ; 340 (3)     ; 219 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (3)      ; 0 (0)             ; 219 (27)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge                                                                                                                                                         ; mkCnctBridge                     ; work         ;
;             |FIFO2:flitsFromNw_0|                                          ; 82 (82)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 54 (54)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsFromNw_0                                                                                                                                     ; FIFO2                            ; work         ;
;             |FIFO2:flitsFromNw_1|                                          ; 108 (108)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 54 (54)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsFromNw_1                                                                                                                                     ; FIFO2                            ; work         ;
;             |FIFO2:flitsToNw_0|                                            ; 60 (60)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 55 (55)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsToNw_0                                                                                                                                       ; FIFO2                            ; work         ;
;             |FIFO2:sendFlit|                                               ; 87 (87)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 56 (56)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:sendFlit                                                                                                                                          ; FIFO2                            ; work         ;
;       |mkNodeTask_fpga2_5:nodes_5|                                         ; 336 (0)     ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 196 (0)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5                                                                                                                                                                           ; mkNodeTask_fpga2_5               ; work         ;
;          |mkCnctBridge:bridge|                                             ; 336 (34)    ; 196 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (3)      ; 0 (0)             ; 196 (63)         ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge                                                                                                                                                       ; mkCnctBridge                     ; work         ;
;             |FIFO2:flitsFromNw_0|                                          ; 131 (131)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 65 (65)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:flitsFromNw_0                                                                                                                                   ; FIFO2                            ; work         ;
;             |FIFO2:flitsToNw_0|                                            ; 100 (100)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 65 (65)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:flitsToNw_0                                                                                                                                     ; FIFO2                            ; work         ;
;             |FIFO2:sendFlit|                                               ; 102 (102)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 66 (66)          ; |FPGA2_rst_TopInterface|mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:sendFlit                                                                                                                                        ; FIFO2                            ; work         ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+---------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+----------+------+
; tx_out_fpga2[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; tx_outclock_fpga2   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; RDY_for_trans_fpga2 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[0]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[1]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[2]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[3]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[4]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[5]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[6]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; led[7]              ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; rx_in_fpga2[0]      ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; RST_N_key           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; RST_N_gpio          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CLK                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; RDY_from_recv_fpga2 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; rx_inclock_fpga2    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tx_out_fpga2[0](n)  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; rx_in_fpga2[0](n)   ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+----------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rx_in_fpga2[0]                                                                                                                                                                     ;                   ;         ;
; RST_N_key                                                                                                                                                                          ;                   ;         ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32                                                                                                           ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~20                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~16                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~21                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~17                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~22                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~18                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~0 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~1 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~2 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~3 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~4 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~5 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~6 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~7 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_heads~0                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~19                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~20                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~21                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~22                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~23                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~23                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~8                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~9                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~24                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0|full_reg~2                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_1|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_2|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_3|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_4|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                   ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~26                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_0[4]~12                                                                                                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~14                                                                                                                   ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~27                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~22                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~23                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~24                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~25                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~26                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~2                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~3                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~4                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~5                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~6                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~7                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~8                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~9                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~10                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~11                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~12                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~13                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~14                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~15                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~16                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~17                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~18                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~19                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~20                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~21                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~22                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~23                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~24                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~25                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~26                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~0                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x[18]~1                                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~2                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~3                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~4                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~5                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~6                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~7                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~8                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~9                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~10                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~11                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~12                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~13                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~14                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~15                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~16                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~17                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~18                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~19                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~20                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~21                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~22                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~23                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~24                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~25                                                                                                                           ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~28                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_4[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_2[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem[2]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~8                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~9                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~8                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~9                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_5[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_4[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_7[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_2[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_1[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem[2]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_3[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~5                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~5                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~7                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~8                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~9                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~6                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~6                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~10                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails[2]~11                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0|full_reg~3                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~6                                    ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[1]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~6                                    ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[2]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~27                                                                                                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~27                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~35                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[1]~36                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[2]~37                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[3]~38                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[4]~39                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[5]~40                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[6]~41                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[7]~42                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[8]~43                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[9]~44                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[10]~45                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[11]~46                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[12]~47                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[13]~48                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[14]~49                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[15]~50                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_f_idx[10]~50                                                                                                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0[22]~27                                                                                                            ; 0                 ; 6       ;
; RST_N_gpio                                                                                                                                                                         ;                   ;         ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32                                                                                                           ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~20                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~16                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~21                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~17                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~22                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~18                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~0 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~1 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~2 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~3 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~4 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~5 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~6 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkSepRouterAllocator:routerAlloc|mkRouterInputArbitersRoundRobin:inputArbs|ias_0_token~7 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_heads~0                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~19                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~20                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~21                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~22                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_tx~23                                                                                                                                            ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~23                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~6                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~8                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~9                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~24                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0|full_reg~2                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_1|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_2|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_3|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_4|full_reg~0                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails~3                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~4                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~2                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails~3                                   ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~26                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_0[4]~12                                                                                                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~14                                                                                                                   ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~27                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~22                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~23                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~24                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~25                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~26                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~2                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~3                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~4                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~5                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~6                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~7                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~8                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~9                                                                                                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~10                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~11                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~12                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~13                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~14                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~15                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~16                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~17                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~18                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~19                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~20                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~21                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~22                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~23                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~24                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~25                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0~26                                                                                                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~0                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x[18]~1                                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~2                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~3                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~4                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~5                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~6                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~7                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~8                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~9                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~10                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~11                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~12                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~13                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~14                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~15                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~16                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~17                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~18                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~19                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~20                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~21                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~22                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~23                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~24                                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x~25                                                                                                                           ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|next_state_rx~28                                                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_4[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_2[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem[2]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads~7                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~8                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads~9                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~8                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~9                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~7                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_6[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_5[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_4[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_7[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_2[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_1[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem[2]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_5|outPortFIFO_ifc_fifo_mem_3[2]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~5                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~5                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~7                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads~8                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~9                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~6                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~6                                  ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails~10                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails[2]~11                             ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0|full_reg~3                                                                                                        ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem~6                                    ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[1]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                                 ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem~6                                    ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                              ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[2]~5                                ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~27                                                                                                                   ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~27                                                                                                            ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~35                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[1]~36                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[2]~37                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[3]~38                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[4]~39                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[5]~40                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[6]~41                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[7]~42                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[8]~43                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[9]~44                                                                                                           ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[10]~45                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[11]~46                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[12]~47                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[13]~48                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[14]~49                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[15]~50                                                                                                          ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_f_idx[10]~50                                                                                                               ; 0                 ; 6       ;
;      - mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0[22]~27                                                                                                            ; 0                 ; 6       ;
; CLK                                                                                                                                                                                ;                   ;         ;
; RDY_from_recv_fpga2                                                                                                                                                                ;                   ;         ;
;      - LVDS_fpga:fpga2|Selector1~1                                                                                                                                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|EN_enq_tx~0                                                                                                                                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|Selector2~0                                                                                                                                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|Selector3~0                                                                                                                                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|tx_in~0                                                                                                                                                     ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|Selector7~1                                                                                                                                                 ; 0                 ; 6       ;
;      - LVDS_fpga:fpga2|tx_in~6                                                                                                                                                     ; 0                 ; 6       ;
; rx_inclock_fpga2                                                                                                                                                                   ;                   ;         ;
; rx_in_fpga2[0](n)                                                                                                                                                                  ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                              ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                               ; PIN_R8             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                                                               ; PIN_R8             ; 3719    ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; LVDS_fpga:fpga2|EN_deq_rx                                                                                                                                         ; FF_X41_Y9_N9       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|bitslip                                                                          ; LCCOMB_X48_Y14_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|fast_clock                                                                       ; PLL_4              ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1]                                                          ; PLL_4              ; 359     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|fast_clock                                                                       ; PLL_1              ; 22      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                                                                     ; FF_X49_Y22_N23     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|wire_lvds_tx_pll_clk[1]                                                          ; PLL_1              ; 5       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|FIFO2:inout_|d1di                                                                                                          ; LCCOMB_X41_Y21_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|always4~0                                                                                                  ; LCCOMB_X36_Y6_N20  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~286                                                                                                ; LCCOMB_X39_Y6_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~287                                                                                                ; LCCOMB_X39_Y6_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~288                                                                                                ; LCCOMB_X39_Y6_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~289                                                                                                ; LCCOMB_X39_Y6_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~290                                                                                                ; LCCOMB_X39_Y6_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~291                                                                                                ; LCCOMB_X39_Y6_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~292                                                                                                ; LCCOMB_X39_Y6_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkInterFPGA_LVDS:xfpga5|SyncFIFO:outin_|fifoMem~293                                                                                                ; LCCOMB_X39_Y6_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~268 ; LCCOMB_X19_Y19_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~269 ; LCCOMB_X19_Y19_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~270 ; LCCOMB_X19_Y19_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~271 ; LCCOMB_X19_Y19_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~272 ; LCCOMB_X19_Y19_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273 ; LCCOMB_X19_Y19_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274 ; LCCOMB_X19_Y19_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275 ; LCCOMB_X19_Y19_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                    ; LCCOMB_X20_Y19_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                    ; LCCOMB_X19_Y19_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273 ; LCCOMB_X32_Y23_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274 ; LCCOMB_X32_Y23_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275 ; LCCOMB_X32_Y23_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~276 ; LCCOMB_X35_Y26_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~277 ; LCCOMB_X32_Y23_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~278 ; LCCOMB_X37_Y23_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~279 ; LCCOMB_X37_Y24_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~280 ; LCCOMB_X32_Y23_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~9                    ; LCCOMB_X38_Y23_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~7                    ; LCCOMB_X32_Y23_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                     ; LCCOMB_X20_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                   ; LCCOMB_X20_Y22_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                   ; LCCOMB_X20_Y22_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                   ; LCCOMB_X20_Y22_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                   ; LCCOMB_X20_Y22_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[0]~2                   ; LCCOMB_X20_Y22_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                   ; LCCOMB_X20_Y19_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                   ; LCCOMB_X20_Y22_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                     ; LCCOMB_X32_Y23_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                   ; LCCOMB_X32_Y23_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                   ; LCCOMB_X31_Y25_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                   ; LCCOMB_X30_Y25_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                   ; LCCOMB_X35_Y25_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                   ; LCCOMB_X35_Y25_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                   ; LCCOMB_X30_Y25_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_1|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                   ; LCCOMB_X31_Y25_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~268 ; LCCOMB_X27_Y23_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~269 ; LCCOMB_X28_Y22_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~270 ; LCCOMB_X28_Y22_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~271 ; LCCOMB_X28_Y22_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~272 ; LCCOMB_X28_Y22_N14 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273 ; LCCOMB_X28_Y22_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274 ; LCCOMB_X26_Y22_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275 ; LCCOMB_X28_Y21_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~5                    ; LCCOMB_X21_Y21_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[1]~5                    ; LCCOMB_X25_Y24_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~268 ; LCCOMB_X20_Y11_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~269 ; LCCOMB_X20_Y11_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~270 ; LCCOMB_X20_Y11_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~271 ; LCCOMB_X20_Y11_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~272 ; LCCOMB_X20_Y11_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273 ; LCCOMB_X20_Y11_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274 ; LCCOMB_X20_Y11_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275 ; LCCOMB_X20_Y11_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[2]~5                    ; LCCOMB_X21_Y21_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                    ; LCCOMB_X20_Y11_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                     ; LCCOMB_X28_Y22_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                   ; LCCOMB_X25_Y22_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                   ; LCCOMB_X23_Y23_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[0]~2                   ; LCCOMB_X28_Y22_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                   ; LCCOMB_X23_Y23_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                   ; LCCOMB_X24_Y23_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[1]~2                   ; LCCOMB_X24_Y23_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[1]~2                   ; LCCOMB_X23_Y23_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                     ; LCCOMB_X23_Y13_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[0]~2                   ; LCCOMB_X23_Y13_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                   ; LCCOMB_X23_Y15_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                   ; LCCOMB_X23_Y15_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[0]~2                   ; LCCOMB_X17_Y12_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                   ; LCCOMB_X17_Y12_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                   ; LCCOMB_X20_Y14_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_2|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                   ; LCCOMB_X20_Y14_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~252 ; LCCOMB_X27_Y18_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~253 ; LCCOMB_X27_Y18_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~254 ; LCCOMB_X27_Y18_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~255 ; LCCOMB_X27_Y18_N30 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[2]~8                    ; LCCOMB_X28_Y16_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[0]~5                    ; LCCOMB_X26_Y16_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~253 ; LCCOMB_X26_Y19_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~254 ; LCCOMB_X25_Y23_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~255 ; LCCOMB_X26_Y19_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~256 ; LCCOMB_X26_Y19_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~8                    ; LCCOMB_X27_Y20_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[0]~5                    ; LCCOMB_X26_Y19_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~253 ; LCCOMB_X31_Y14_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~254 ; LCCOMB_X31_Y14_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~255 ; LCCOMB_X31_Y14_N4  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~256 ; LCCOMB_X30_Y14_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_heads[1]~5                    ; LCCOMB_X32_Y14_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_4|inputQueue_ifc_mf_ifc_tails[0]~5                    ; LCCOMB_X31_Y14_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~223 ; LCCOMB_X36_Y12_N16 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~224 ; LCCOMB_X36_Y12_N18 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~225 ; LCCOMB_X36_Y12_N4  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~226 ; LCCOMB_X36_Y12_N14 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~227 ; LCCOMB_X36_Y12_N0  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~228 ; LCCOMB_X36_Y12_N2  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~229 ; LCCOMB_X36_Y12_N20 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~230 ; LCCOMB_X36_Y12_N22 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_heads[0]~1                    ; LCCOMB_X30_Y16_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkInputQueue:flitBuffers_5|inputQueue_ifc_mf_ifc_tails[2]~11                   ; LCCOMB_X35_Y16_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|Equal0~0                                          ; LCCOMB_X27_Y18_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|Equal0~2                                          ; LCCOMB_X27_Y18_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|Equal0~3                                          ; LCCOMB_X27_Y18_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|Equal0~6                                          ; LCCOMB_X27_Y18_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~6                     ; LCCOMB_X27_Y15_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[2]~2                   ; LCCOMB_X26_Y16_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[0]~2                   ; LCCOMB_X26_Y16_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                   ; LCCOMB_X27_Y15_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[0]~2                   ; LCCOMB_X27_Y16_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                   ; LCCOMB_X27_Y16_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                   ; LCCOMB_X26_Y16_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[2]~2                   ; LCCOMB_X28_Y16_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|Equal0~0                                          ; LCCOMB_X25_Y23_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|Equal0~2                                          ; LCCOMB_X26_Y19_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|Equal0~3                                          ; LCCOMB_X25_Y23_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|Equal0~6                                          ; LCCOMB_X25_Y23_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[1]~6                     ; LCCOMB_X26_Y19_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                   ; LCCOMB_X28_Y20_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[0]~2                   ; LCCOMB_X26_Y19_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[1]~2                   ; LCCOMB_X26_Y19_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[2]~2                   ; LCCOMB_X26_Y20_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[1]~2                   ; LCCOMB_X25_Y23_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[2]~2                   ; LCCOMB_X26_Y20_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[1]~2                   ; LCCOMB_X27_Y20_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|Equal0~0                                          ; LCCOMB_X30_Y14_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|Equal0~2                                          ; LCCOMB_X31_Y15_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|Equal0~3                                          ; LCCOMB_X31_Y14_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|Equal0~6                                          ; LCCOMB_X31_Y15_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem[2]~6                     ; LCCOMB_X31_Y15_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_1[1]~2                   ; LCCOMB_X30_Y12_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_2[1]~2                   ; LCCOMB_X30_Y14_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_3[1]~2                   ; LCCOMB_X31_Y15_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_4[1]~2                   ; LCCOMB_X30_Y12_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_5[0]~2                   ; LCCOMB_X30_Y14_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_6[2]~2                   ; LCCOMB_X30_Y14_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core_3|mkOutPortFIFO:outPortFIFOs_4|outPortFIFO_ifc_fifo_mem_7[1]~2                   ; LCCOMB_X31_Y14_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~268   ; LCCOMB_X12_Y23_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~269   ; LCCOMB_X12_Y23_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~270   ; LCCOMB_X12_Y23_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~271   ; LCCOMB_X12_Y23_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~272   ; LCCOMB_X12_Y23_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273   ; LCCOMB_X12_Y23_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274   ; LCCOMB_X12_Y23_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275   ; LCCOMB_X12_Y23_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_heads[1]~5                      ; LCCOMB_X18_Y19_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_1|inputQueue_ifc_mf_ifc_tails[2]~5                      ; LCCOMB_X12_Y23_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~273   ; LCCOMB_X21_Y14_N20 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~274   ; LCCOMB_X21_Y14_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~275   ; LCCOMB_X21_Y14_N16 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~276   ; LCCOMB_X21_Y14_N10 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~277   ; LCCOMB_X21_Y14_N28 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~278   ; LCCOMB_X21_Y14_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~279   ; LCCOMB_X21_Y14_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|RegFile_1port:inputQueue_ifc_mf_ifc_fifoMem|arr~280   ; LCCOMB_X21_Y14_N2  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_heads[0]~5                      ; LCCOMB_X18_Y19_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkInputQueue:flitBuffers_2|inputQueue_ifc_mf_ifc_tails[1]~5                      ; LCCOMB_X23_Y12_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem[1]~5                       ; LCCOMB_X12_Y19_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_1[1]~2                     ; LCCOMB_X11_Y22_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_2[1]~2                     ; LCCOMB_X12_Y19_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_3[1]~2                     ; LCCOMB_X11_Y22_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_4[1]~2                     ; LCCOMB_X11_Y22_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_5[1]~2                     ; LCCOMB_X11_Y22_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_6[0]~2                     ; LCCOMB_X11_Y22_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_1|outPortFIFO_ifc_fifo_mem_7[0]~2                     ; LCCOMB_X11_Y22_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem[0]~5                       ; LCCOMB_X21_Y13_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_1[1]~2                     ; LCCOMB_X21_Y13_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_2[1]~2                     ; LCCOMB_X21_Y13_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_3[0]~2                     ; LCCOMB_X21_Y13_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_4[1]~2                     ; LCCOMB_X23_Y12_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_5[0]~2                     ; LCCOMB_X21_Y13_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_6[1]~2                     ; LCCOMB_X23_Y11_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNetworkSimple2:noc|mkIQRouterCoreSimple:net_routers_router_core|mkOutPortFIFO:outPortFIFOs_2|outPortFIFO_ifc_fifo_mem_7[0]~2                     ; LCCOMB_X23_Y11_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:fromCore_outFifo_0|d1di~0                                                                                           ; LCCOMB_X43_Y14_N28 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:pkt_c2nw|d1di~0                                                                                                     ; LCCOMB_X45_Y16_N16 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:pkt_nw2c_0|d1di~0                                                                                                   ; LCCOMB_X46_Y18_N30 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_0|full_reg~3                                                                                              ; LCCOMB_X46_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_1|full_reg~1                                                                                              ; LCCOMB_X46_Y19_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_2|full_reg~1                                                                                              ; LCCOMB_X46_Y19_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_3|full_reg~1                                                                                              ; LCCOMB_X46_Y19_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:splf_nw2c_4|full_reg~1                                                                                              ; LCCOMB_X45_Y19_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:toCore_inFifo_0|d1di~0                                                                                              ; LCCOMB_X37_Y18_N6  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|FIFO2:toCore_inFifo_1|d1di~0                                                                                              ; LCCOMB_X35_Y20_N8  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_state_mkFSMstate~27                                                                                                  ; LCCOMB_X46_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|core_x[18]~1                                                                                                              ; LCCOMB_X46_Y21_N20 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_f_idx[10]~50                                                                                                     ; LCCOMB_X45_Y16_N26 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32                                                                                                 ; LCCOMB_X46_Y21_N8  ; 36      ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32                                                                                                 ; LCCOMB_X46_Y21_N8  ; 205     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[1]~34                                                                                                 ; LCCOMB_X45_Y16_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_vflits_0[22]~27                                                                                                  ; LCCOMB_X44_Y14_N2  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsFromNw_0|d1di~0                                                                            ; LCCOMB_X37_Y19_N26 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsFromNw_1|d1di~0                                                                            ; LCCOMB_X35_Y20_N4  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:flitsToNw_0|d1di~0                                                                              ; LCCOMB_X43_Y12_N20 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|mkCnctBridge:bridge|FIFO2:sendFlit|d1di                                                                                   ; LCCOMB_X37_Y12_N8  ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_0[4]~12                                                                                                         ; LCCOMB_X44_Y26_N12 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_0[4]~13                                                                                                         ; LCCOMB_X45_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~14                                                                                                         ; LCCOMB_X45_Y20_N28 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_fc_1[2]~27                                                                                                         ; LCCOMB_X45_Y20_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_staging_0$EN                                                                                                       ; LCCOMB_X45_Y19_N8  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|toCore_staging_1$EN                                                                                                       ; LCCOMB_X44_Y19_N26 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:flitsFromNw_0|d1di~0                                                                          ; LCCOMB_X32_Y20_N22 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:flitsToNw_0|d1di~0                                                                            ; LCCOMB_X34_Y8_N30  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_fpga2_5:nodes_5|mkCnctBridge:bridge|FIFO2:sendFlit|d1di~0                                                                               ; LCCOMB_X31_Y8_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_inclock_fpga2                                                                                                                                                  ; PIN_R9             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                                                                      ; PIN_R8            ; 3719    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|fast_clock              ; PLL_4             ; 17      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; PLL_4             ; 359     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|fast_clock              ; PLL_1             ; 22      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|wire_lvds_tx_pll_clk[1] ; PLL_1             ; 5       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32                                        ; LCCOMB_X46_Y21_N8 ; 36      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,105 / 71,559 ( 11 % ) ;
; C16 interconnects     ; 37 / 2,597 ( 1 % )      ;
; C4 interconnects      ; 4,603 / 46,848 ( 10 % ) ;
; Direct links          ; 896 / 71,559 ( 1 % )    ;
; Global clocks         ; 6 / 20 ( 30 % )         ;
; Local interconnects   ; 3,078 / 24,624 ( 13 % ) ;
; R24 interconnects     ; 72 / 2,496 ( 3 % )      ;
; R4 interconnects      ; 5,309 / 62,424 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.19) ; Number of LABs  (Total = 450) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 11                            ;
; 3                                           ; 4                             ;
; 4                                           ; 9                             ;
; 5                                           ; 5                             ;
; 6                                           ; 8                             ;
; 7                                           ; 7                             ;
; 8                                           ; 5                             ;
; 9                                           ; 5                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 16                            ;
; 13                                          ; 23                            ;
; 14                                          ; 43                            ;
; 15                                          ; 78                            ;
; 16                                          ; 205                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 450) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 417                           ;
; 1 Clock enable                     ; 116                           ;
; 1 Sync. clear                      ; 26                            ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 224                           ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.71) ; Number of LABs  (Total = 450) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 24                            ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 9                             ;
; 9                                            ; 2                             ;
; 10                                           ; 13                            ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 9                             ;
; 15                                           ; 10                            ;
; 16                                           ; 19                            ;
; 17                                           ; 10                            ;
; 18                                           ; 9                             ;
; 19                                           ; 9                             ;
; 20                                           ; 26                            ;
; 21                                           ; 26                            ;
; 22                                           ; 24                            ;
; 23                                           ; 18                            ;
; 24                                           ; 24                            ;
; 25                                           ; 33                            ;
; 26                                           ; 18                            ;
; 27                                           ; 20                            ;
; 28                                           ; 35                            ;
; 29                                           ; 8                             ;
; 30                                           ; 15                            ;
; 31                                           ; 4                             ;
; 32                                           ; 65                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.90) ; Number of LABs  (Total = 450) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 26                            ;
; 2                                               ; 20                            ;
; 3                                               ; 12                            ;
; 4                                               ; 26                            ;
; 5                                               ; 40                            ;
; 6                                               ; 25                            ;
; 7                                               ; 45                            ;
; 8                                               ; 93                            ;
; 9                                               ; 40                            ;
; 10                                              ; 31                            ;
; 11                                              ; 23                            ;
; 12                                              ; 16                            ;
; 13                                              ; 11                            ;
; 14                                              ; 16                            ;
; 15                                              ; 9                             ;
; 16                                              ; 7                             ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.03) ; Number of LABs  (Total = 450) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 8                             ;
; 4                                            ; 3                             ;
; 5                                            ; 13                            ;
; 6                                            ; 11                            ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 10                            ;
; 10                                           ; 11                            ;
; 11                                           ; 15                            ;
; 12                                           ; 26                            ;
; 13                                           ; 69                            ;
; 14                                           ; 11                            ;
; 15                                           ; 11                            ;
; 16                                           ; 19                            ;
; 17                                           ; 19                            ;
; 18                                           ; 15                            ;
; 19                                           ; 18                            ;
; 20                                           ; 34                            ;
; 21                                           ; 21                            ;
; 22                                           ; 11                            ;
; 23                                           ; 4                             ;
; 24                                           ; 13                            ;
; 25                                           ; 10                            ;
; 26                                           ; 8                             ;
; 27                                           ; 12                            ;
; 28                                           ; 13                            ;
; 29                                           ; 10                            ;
; 30                                           ; 8                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
; 33                                           ; 8                             ;
; 34                                           ; 1                             ;
; 35                                           ; 3                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 2                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 4            ; 11           ; 11           ; 0            ; 0            ; 19        ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 5            ; 10           ; 0            ; 5            ; 0            ; 0            ; 10           ; 0            ; 19        ; 19        ; 19        ; 14           ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 15           ; 8            ; 8            ; 19           ; 19           ; 0         ; 8            ; 19           ; 19           ; 19           ; 19           ; 19           ; 9            ; 19           ; 19           ; 19           ; 19           ; 14           ; 9            ; 19           ; 14           ; 19           ; 19           ; 9            ; 19           ; 0         ; 0         ; 0         ; 5            ; 19           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; tx_out_fpga2[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; tx_outclock_fpga2   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; RDY_for_trans_fpga2 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; led[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; rx_in_fpga2[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; RST_N_key           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RST_N_gpio          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RDY_from_recv_fpga2 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rx_inclock_fpga2    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; tx_out_fpga2[0](n)  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
; rx_in_fpga2[0](n)   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                           ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                  ; Destination Clock(s)                                             ; Delay Added in ns ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; fpga2|tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; fpga2|tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 1.5               ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                               ; Destination Register                                                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; 0.269             ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; 0.269             ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; 0.268             ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; 0.268             ;
; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; 0.266             ;
+-----------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 5 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "LVDS_echo_FPGA2_4bit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15575): None of the inputs fed by the compensated output clock of PLL "LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode are set as the compensated input File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 351
    Info (15574): Input "rx_in_fpga2[0]" that is fed by the compensated output clock of PLL "LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 22
    Info (15574): Input "rx_in_fpga2[0]" that is fed by the compensated output clock of PLL "LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 22
Info (15535): Implemented PLL "LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|lvds_rx_pll" as Cyclone IV E PLL type File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 351
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -90 degrees (-2500 ps) for LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|fast_clock port File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 351
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -45 degrees (-2500 ps) for LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] port File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 342
Info (15535): Implemented PLL "LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|lvds_tx_pll" as Cyclone IV E PLL type File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/tx_lvds_tx.v Line: 379
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -90 degrees (-2500 ps) for LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|fast_clock port File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/tx_lvds_tx.v Line: 379
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -45 degrees (-2500 ps) for LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|wire_lvds_tx_pll_clk[1] port File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/tx_lvds_tx.v Line: 376
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176674): Following 2 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "tx_out_fpga2[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx_out_fpga2[0](n)" File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 19
    Warning (176118): Pin "rx_in_fpga2[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx_in_fpga2[0](n)" File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 22
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 17 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (176598): PLL "LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|lvds_tx_pll" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8" File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 77
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LVDS_echo_FPGA2_4bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/FPGA2_rst_TopInterface.v Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|fast_clock (placed in counter C0 of PLL_4) File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 476
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node LVDS_fpga:fpga2|rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] (placed in counter C1 of PLL_4) File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/rx_lvds_rx.v Line: 476
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|fast_clock (placed in counter C0 of PLL_1) File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/tx_lvds_tx.v Line: 597
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node LVDS_fpga:fpga2|tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|wire_lvds_tx_pll_clk[1] (placed in counter C1 of PLL_1) File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/db/tx_lvds_tx.v Line: 597
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node mkTop_fpga2:T1|mkNodeTask_echo2:nodes_6|fromCore_flits2send[0]~32  File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/mkNodeTask_echo2.v Line: 1661
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LVDS_fpga:fpga2|RDY_for_trans File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 11
        Info (176357): Destination node LVDS_fpga:fpga2|led_rx_state[0] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176357): Destination node LVDS_fpga:fpga2|led_rx_state[1] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176357): Destination node LVDS_fpga:fpga2|led_rx_state[2] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176357): Destination node LVDS_fpga:fpga2|led_tx_state[0] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 140
        Info (176357): Destination node LVDS_fpga:fpga2|led_tx_state[1] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 140
        Info (176357): Destination node LVDS_fpga:fpga2|state_rx.t2 File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 53
        Info (176357): Destination node LVDS_fpga:fpga2|count[0] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176357): Destination node LVDS_fpga:fpga2|count[1] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176357): Destination node LVDS_fpga:fpga2|count[2] File: /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/src_files/LVDS_fpga.v Line: 326
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  23 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 3.76 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/output_files/LVDS_echo_FPGA2_4bit.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 1462 megabytes
    Info: Processing ended: Fri Jun 22 23:53:32 2018
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/mohil/LVDS/LVDS_echo_FPGA2_4bit/output_files/LVDS_echo_FPGA2_4bit.fit.smsg.


