<stg><name>log<16, 9></name>


<trans_list>

<trans id="271" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="272" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="273" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="274" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="275" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="276" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="277" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="278" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="279" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="280" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:0 %specpipeline_ln499 = specpipeline void @_ssdm_op_SpecPipeline, i32 4294967295, i32 0, i32 0, i32 0, void @empty_15

]]></Node>
<StgValue><ssdm name="specpipeline_ln499"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:1 %x_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %x

]]></Node>
<StgValue><ssdm name="x_read"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:2 %icmp_ln1497 = icmp_slt  i16 %x_read, i16 1

]]></Node>
<StgValue><ssdm name="icmp_ln1497"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:3 %br_ln703 = br i1 %icmp_ln1497, void %_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit, void %_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln703"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="13" bw="15" op_0_bw="16">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:0 %trunc_ln640 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln640"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="29" op_0_bw="29" op_1_bw="1" op_2_bw="15" op_3_bw="13">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:1 %p_Result_5 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i1.i15.i13, i1 0, i15 %trunc_ln640, i13 0

]]></Node>
<StgValue><ssdm name="p_Result_5"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="15" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:2 %tmp = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 13, i32 14

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:3 %and_ln = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp, i26 0

]]></Node>
<StgValue><ssdm name="and_ln"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:4 %icmp_ln731 = icmp_eq  i28 %and_ln, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit:5 %br_ln731 = br i1 %icmp_ln731, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="29" op_0_bw="29" op_1_bw="15" op_2_bw="14">
<![CDATA[
:0 %r_V_23 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i15.i14, i15 %trunc_ln640, i14 0

]]></Node>
<StgValue><ssdm name="r_V_23"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="14" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_1 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 14

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_2 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 12, i32 13

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_1 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_2, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_1"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_1 = icmp_eq  i28 %and_ln731_1, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_1"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_3 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 13

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731 = xor i1 %tmp_3, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731 = select i1 %tmp_1, i1 %xor_ln731, i1 %icmp_ln731_1

]]></Node>
<StgValue><ssdm name="select_ln731"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="29" op_0_bw="29" op_1_bw="14" op_2_bw="15">
<![CDATA[
:0 %r_V_26 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i14.i15, i14 %trunc_ln1298, i15 0

]]></Node>
<StgValue><ssdm name="r_V_26"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="13" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_1 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_1"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_4 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 13

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_5 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 11, i32 12

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_2 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_5, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_2"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_2 = icmp_eq  i28 %and_ln731_2, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_2"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_6 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 12

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_1 = xor i1 %tmp_6, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_1"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_1 = select i1 %tmp_4, i1 %xor_ln731_1, i1 %icmp_ln731_2

]]></Node>
<StgValue><ssdm name="select_ln731_1"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_1, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="29" op_0_bw="29" op_1_bw="13" op_2_bw="16">
<![CDATA[
:0 %r_V_27 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i13.i16, i13 %trunc_ln1298_1, i16 0

]]></Node>
<StgValue><ssdm name="r_V_27"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="12" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_2 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_2"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_7 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 12

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_8 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 10, i32 11

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_3 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_8, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_3"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_3 = icmp_eq  i28 %and_ln731_3, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_3"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_9 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 11

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_2 = xor i1 %tmp_9, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_2"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_2 = select i1 %tmp_7, i1 %xor_ln731_2, i1 %icmp_ln731_3

]]></Node>
<StgValue><ssdm name="select_ln731_2"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_2, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="29" op_0_bw="29" op_1_bw="12" op_2_bw="17">
<![CDATA[
:0 %r_V_28 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i12.i17, i12 %trunc_ln1298_2, i17 0

]]></Node>
<StgValue><ssdm name="r_V_28"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="11" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_3 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_3"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_10 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 11

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_s = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 9, i32 10

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_4 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_s, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_4"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_4 = icmp_eq  i28 %and_ln731_4, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_4"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_11 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 10

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_3 = xor i1 %tmp_11, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_3"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_3 = select i1 %tmp_10, i1 %xor_ln731_3, i1 %icmp_ln731_4

]]></Node>
<StgValue><ssdm name="select_ln731_3"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_3, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="29" op_0_bw="29" op_1_bw="11" op_2_bw="18">
<![CDATA[
:0 %r_V_29 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i11.i18, i11 %trunc_ln1298_3, i18 0

]]></Node>
<StgValue><ssdm name="r_V_29"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="10" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_4 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_4"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_12 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 10

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_13 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 8, i32 9

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_5 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_13, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_5"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_5 = icmp_eq  i28 %and_ln731_5, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_5"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_14 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 9

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_4 = xor i1 %tmp_14, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_4"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_4 = select i1 %tmp_12, i1 %xor_ln731_4, i1 %icmp_ln731_5

]]></Node>
<StgValue><ssdm name="select_ln731_4"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_4, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="29" op_0_bw="29" op_1_bw="10" op_2_bw="19">
<![CDATA[
:0 %r_V_30 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i10.i19, i10 %trunc_ln1298_4, i19 0

]]></Node>
<StgValue><ssdm name="r_V_30"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="9" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_5 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_5"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_15 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 9

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_16 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 7, i32 8

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_6 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_16, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_6"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_6 = icmp_eq  i28 %and_ln731_6, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_6"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_17 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 8

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_5 = xor i1 %tmp_17, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_5"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_5 = select i1 %tmp_15, i1 %xor_ln731_5, i1 %icmp_ln731_6

]]></Node>
<StgValue><ssdm name="select_ln731_5"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_5, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="29" op_0_bw="29" op_1_bw="9" op_2_bw="20">
<![CDATA[
:0 %r_V_31 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i9.i20, i9 %trunc_ln1298_5, i20 0

]]></Node>
<StgValue><ssdm name="r_V_31"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_6 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_6"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_18 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 8

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_19 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 6, i32 7

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_7 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_19, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_7"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_7 = icmp_eq  i28 %and_ln731_7, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_7"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_20 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 7

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_6 = xor i1 %tmp_20, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_6"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_6 = select i1 %tmp_18, i1 %xor_ln731_6, i1 %icmp_ln731_7

]]></Node>
<StgValue><ssdm name="select_ln731_6"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_6, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="29" op_0_bw="29" op_1_bw="8" op_2_bw="21">
<![CDATA[
:0 %r_V_32 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i8.i21, i8 %trunc_ln1298_6, i21 0

]]></Node>
<StgValue><ssdm name="r_V_32"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="7" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_7 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_7"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_21 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 7

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_22 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 5, i32 6

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_8 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_22, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_8"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_8 = icmp_eq  i28 %and_ln731_8, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_8"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_23 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 6

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_7 = xor i1 %tmp_23, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_7"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_7 = select i1 %tmp_21, i1 %xor_ln731_7, i1 %icmp_ln731_8

]]></Node>
<StgValue><ssdm name="select_ln731_7"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_7, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="29" op_0_bw="29" op_1_bw="7" op_2_bw="22">
<![CDATA[
:0 %r_V_33 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i7.i22, i7 %trunc_ln1298_7, i22 0

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="6" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_8 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_8"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_24 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 6

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_25 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 4, i32 5

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_9 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_25, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_9"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_9 = icmp_eq  i28 %and_ln731_9, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_9"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_26 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 5

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_8 = xor i1 %tmp_26, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_8"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_8 = select i1 %tmp_24, i1 %xor_ln731_8, i1 %icmp_ln731_9

]]></Node>
<StgValue><ssdm name="select_ln731_8"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_8, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="29" op_0_bw="29" op_1_bw="6" op_2_bw="23">
<![CDATA[
:0 %r_V_34 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i6.i23, i6 %trunc_ln1298_8, i23 0

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="5" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_9 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_9"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_27 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 5

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_28 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 3, i32 4

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_s = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_28, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_s"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_10 = icmp_eq  i28 %and_ln731_s, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_10"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_29 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 4

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_9 = xor i1 %tmp_29, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_9"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_9 = select i1 %tmp_27, i1 %xor_ln731_9, i1 %icmp_ln731_10

]]></Node>
<StgValue><ssdm name="select_ln731_9"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_9, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="29" op_0_bw="29" op_1_bw="5" op_2_bw="24">
<![CDATA[
:0 %r_V_35 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i5.i24, i5 %trunc_ln1298_9, i24 0

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="4" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_10 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_10"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_30 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 4

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_31 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 2, i32 3

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_10 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_31, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_10"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_11 = icmp_eq  i28 %and_ln731_10, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_11"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_32 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_10 = xor i1 %tmp_32, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_10"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_10 = select i1 %tmp_30, i1 %xor_ln731_10, i1 %icmp_ln731_11

]]></Node>
<StgValue><ssdm name="select_ln731_10"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_10, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="29" op_0_bw="29" op_1_bw="4" op_2_bw="25">
<![CDATA[
:0 %r_V_36 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i4.i25, i4 %trunc_ln1298_10, i25 0

]]></Node>
<StgValue><ssdm name="r_V_36"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="3" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_12 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_12"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:2 %tmp_33 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 3

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="2" op_0_bw="2" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_34 = partselect i2 @_ssdm_op_PartSelect.i2.i16.i32.i32, i16 %x_read, i32 1, i32 2

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:4 %and_ln731_11 = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %tmp_34, i26 0

]]></Node>
<StgValue><ssdm name="and_ln731_11"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:5 %icmp_ln731_12 = icmp_eq  i28 %and_ln731_11, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_12"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:6 %tmp_35 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:7 %xor_ln731_11 = xor i1 %tmp_35, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_11"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:8 %select_ln731_11 = select i1 %tmp_33, i1 %xor_ln731_11, i1 %icmp_ln731_12

]]></Node>
<StgValue><ssdm name="select_ln731_11"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln731 = br i1 %select_ln731_11, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="29" op_0_bw="29" op_1_bw="3" op_2_bw="26">
<![CDATA[
:0 %r_V_37 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i3.i26, i3 %trunc_ln1298_12, i26 0

]]></Node>
<StgValue><ssdm name="r_V_37"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="2" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_13 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_13"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="28" op_0_bw="28" op_1_bw="2" op_2_bw="26">
<![CDATA[
:2 %trunc_ln1298_s = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i2.i26, i2 %trunc_ln1298_13, i26 0

]]></Node>
<StgValue><ssdm name="trunc_ln1298_s"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:3 %tmp_36 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 2

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="28" op_1_bw="28">
<![CDATA[
:4 %icmp_ln731_13 = icmp_eq  i28 %trunc_ln1298_s, i28 201326592

]]></Node>
<StgValue><ssdm name="icmp_ln731_13"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:5 %tmp_37 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %xor_ln731_12 = xor i1 %tmp_37, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_12"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
:7 %select_ln731_12 = select i1 %tmp_36, i1 %xor_ln731_12, i1 %icmp_ln731_13

]]></Node>
<StgValue><ssdm name="select_ln731_12"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:8 %br_ln731 = br i1 %select_ln731_12, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="29" op_0_bw="29" op_1_bw="2" op_2_bw="27">
<![CDATA[
:0 %r_V_38 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i2.i27, i2 %trunc_ln1298_13, i27 0

]]></Node>
<StgValue><ssdm name="r_V_38"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="16">
<![CDATA[
:1 %trunc_ln1298_14 = trunc i16 %x_read

]]></Node>
<StgValue><ssdm name="trunc_ln1298_14"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2 %xor_ln731_13 = xor i1 %trunc_ln1298_14, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln731_13"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
:3 %tmp_38 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %x_read, i32 1

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4 %and_ln731 = and i1 %tmp_38, i1 %xor_ln731_13

]]></Node>
<StgValue><ssdm name="and_ln731"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5 %br_ln731 = br i1 %and_ln731, void, void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
<literal name="and_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="29" op_0_bw="29" op_1_bw="1" op_2_bw="28">
<![CDATA[
:0 %r_V_39 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i1.i28, i1 %trunc_ln1298_14, i28 0

]]></Node>
<StgValue><ssdm name="r_V_39"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
<literal name="and_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
:1 %select_ln731_13 = select i1 %trunc_ln1298_14, i5 25, i5 24

]]></Node>
<StgValue><ssdm name="select_ln731_13"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
<literal name="and_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="29" op_0_bw="1" op_1_bw="29" op_2_bw="29">
<![CDATA[
:2 %select_ln731_14 = select i1 %trunc_ln1298_14, i29 %r_V_39, i29 0

]]></Node>
<StgValue><ssdm name="select_ln731_14"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="icmp_ln731" val="0"/>
<literal name="select_ln731" val="0"/>
<literal name="select_ln731_1" val="0"/>
<literal name="select_ln731_2" val="0"/>
<literal name="select_ln731_3" val="0"/>
<literal name="select_ln731_4" val="0"/>
<literal name="select_ln731_5" val="0"/>
<literal name="select_ln731_6" val="0"/>
<literal name="select_ln731_7" val="0"/>
<literal name="select_ln731_8" val="0"/>
<literal name="select_ln731_9" val="0"/>
<literal name="select_ln731_10" val="0"/>
<literal name="select_ln731_11" val="0"/>
<literal name="select_ln731_12" val="0"/>
<literal name="and_ln731" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0">
<![CDATA[
:3 %br_ln731 = br void %_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln731"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="29" op_0_bw="29" op_1_bw="0" op_2_bw="29" op_3_bw="0" op_4_bw="29" op_5_bw="0" op_6_bw="29" op_7_bw="0" op_8_bw="29" op_9_bw="0" op_10_bw="29" op_11_bw="0" op_12_bw="29" op_13_bw="0" op_14_bw="29" op_15_bw="0" op_16_bw="29" op_17_bw="0" op_18_bw="29" op_19_bw="0" op_20_bw="29" op_21_bw="0" op_22_bw="29" op_23_bw="0" op_24_bw="29" op_25_bw="0" op_26_bw="29" op_27_bw="0" op_28_bw="29" op_29_bw="0" op_30_bw="29" op_31_bw="0">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:1 %r_V_1 = phi i29 %select_ln731_14, void, i29 %p_Result_5, void %_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit, i29 %r_V_23, void, i29 %r_V_26, void, i29 %r_V_27, void, i29 %r_V_28, void, i29 %r_V_29, void, i29 %r_V_30, void, i29 %r_V_31, void, i29 %r_V_32, void, i29 %r_V_33, void, i29 %r_V_34, void, i29 %r_V_35, void, i29 %r_V_36, void, i29 %r_V_37, void, i29 %r_V_38, void

]]></Node>
<StgValue><ssdm name="r_V_1"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="29" op_2_bw="32">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:4 %p_Result_s = bitselect i1 @_ssdm_op_BitSelect.i1.i29.i32, i29 %r_V_1, i32 28

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:5 %br_ln748 = br i1 %p_Result_s, void, void

]]></Node>
<StgValue><ssdm name="br_ln748"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="6" op_0_bw="6" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_3 = partselect i6 @_ssdm_op_PartSelect.i6.i29.i32.i32, i29 %r_V_1, i32 21, i32 26

]]></Node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln0 = br void %_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="6" op_0_bw="6" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %p_Result_2 = partselect i6 @_ssdm_op_PartSelect.i6.i29.i32.i32, i29 %r_V_1, i32 22, i32 27

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0">
<![CDATA[
:1 %br_ln748 = br void %_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln748"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="6" op_0_bw="6" op_1_bw="0" op_2_bw="6" op_3_bw="0">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:0 %index0_V = phi i6 %p_Result_2, void, i6 %p_Result_3, void

]]></Node>
<StgValue><ssdm name="index0_V"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="32" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:1 %zext_ln756 = zext i6 %index0_V

]]></Node>
<StgValue><ssdm name="zext_ln756"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="6" op_0_bw="6" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:2 %log_apfixed_reduce_log_inverse_lut_table_array_V_addr = getelementptr i6 %log_apfixed_reduce_log_inverse_lut_table_array_V, i32 0, i32 %zext_ln756

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_inverse_lut_table_array_V_addr"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3 %b_frac_tilde_inverse_V = load i6 %log_apfixed_reduce_log_inverse_lut_table_array_V_addr

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse_V"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="6" op_0_bw="22" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:4 %log_apfixed_reduce_log0_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_0_5_64_array_V_addr = getelementptr i22 %log_apfixed_reduce_log0_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_0_5_64_array_V, i32 0, i32 %zext_ln756

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log0_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_0_5_64_array_V_addr"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="22" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5 %log_sum_V = load i6 %log_apfixed_reduce_log0_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_0_5_64_array_V_addr

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="174" st_id="3" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3 %b_frac_tilde_inverse_V = load i6 %log_apfixed_reduce_log_inverse_lut_table_array_V_addr

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse_V"/></StgValue>
</operation>

<operation id="175" st_id="3" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="22" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5 %log_sum_V = load i6 %log_apfixed_reduce_log0_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_0_5_64_array_V_addr

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="176" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="29" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:6 %zext_ln1115 = zext i6 %b_frac_tilde_inverse_V

]]></Node>
<StgValue><ssdm name="zext_ln1115"/></StgValue>
</operation>

<operation id="177" st_id="4" stage="2" lat="2">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:7 %mul_ln1115 = mul i29 %r_V_1, i29 %zext_ln1115

]]></Node>
<StgValue><ssdm name="mul_ln1115"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="178" st_id="5" stage="1" lat="2">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:7 %mul_ln1115 = mul i29 %r_V_1, i29 %zext_ln1115

]]></Node>
<StgValue><ssdm name="mul_ln1115"/></StgValue>
</operation>

<operation id="179" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="24" op_0_bw="24" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8 %tmp_39 = partselect i24 @_ssdm_op_PartSelect.i24.i29.i32.i32, i29 %mul_ln1115, i32 5, i32 28

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="180" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="4" op_0_bw="4" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:10 %a = partselect i4 @_ssdm_op_PartSelect.i4.i29.i32.i32, i29 %mul_ln1115, i32 25, i32 28

]]></Node>
<StgValue><ssdm name="a"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="181" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="28" op_0_bw="24">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:9 %zext_ln1118 = zext i24 %tmp_39

]]></Node>
<StgValue><ssdm name="zext_ln1118"/></StgValue>
</operation>

<operation id="182" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="1" op_1_bw="29" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:11 %tmp_40 = bitselect i1 @_ssdm_op_BitSelect.i1.i29.i32, i29 %mul_ln1115, i32 28

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="183" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="23" op_0_bw="23" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:12 %tmp_41 = partselect i23 @_ssdm_op_PartSelect.i23.i29.i32.i32, i29 %mul_ln1115, i32 6, i32 28

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="184" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="28" op_0_bw="28" op_1_bw="5" op_2_bw="23">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:13 %sf = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i5.i23, i5 16, i23 %tmp_41

]]></Node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="185" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="29" op_0_bw="29" op_1_bw="5" op_2_bw="24">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:14 %tmp_42 = bitconcatenate i29 @_ssdm_op_BitConcatenate.i29.i5.i24, i5 16, i24 %tmp_39

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="186" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:15 %zext_ln1333 = zext i28 %sf

]]></Node>
<StgValue><ssdm name="zext_ln1333"/></StgValue>
</operation>

<operation id="187" st_id="6" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="29" op_0_bw="1" op_1_bw="29" op_2_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:16 %select_ln1333 = select i1 %tmp_40, i29 %tmp_42, i29 %zext_ln1333

]]></Node>
<StgValue><ssdm name="select_ln1333"/></StgValue>
</operation>

<operation id="188" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="20" op_0_bw="20" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:17 %tmp_43 = partselect i20 @_ssdm_op_PartSelect.i20.i29.i32.i32, i29 %mul_ln1115, i32 5, i32 24

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="189" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="28" op_0_bw="28" op_1_bw="20" op_2_bw="8">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:18 %lhs = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i20.i8, i20 %tmp_43, i8 0

]]></Node>
<StgValue><ssdm name="lhs"/></StgValue>
</operation>

<operation id="190" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:19 %zext_ln1192 = zext i28 %lhs

]]></Node>
<StgValue><ssdm name="zext_ln1192"/></StgValue>
</operation>

<operation id="191" st_id="6" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:20 %ret_V_3 = add i29 %zext_ln1192, i29 %select_ln1333

]]></Node>
<StgValue><ssdm name="ret_V_3"/></StgValue>
</operation>

<operation id="192" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="28" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:21 %zext_ln1116 = zext i4 %a

]]></Node>
<StgValue><ssdm name="zext_ln1116"/></StgValue>
</operation>

<operation id="193" st_id="6" stage="3" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:22 %r_V_24 = mul i28 %zext_ln1118, i28 %zext_ln1116

]]></Node>
<StgValue><ssdm name="r_V_24"/></StgValue>
</operation>

<operation id="194" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="32" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:25 %zext_ln186 = zext i4 %a

]]></Node>
<StgValue><ssdm name="zext_ln186"/></StgValue>
</operation>

<operation id="195" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="4" op_0_bw="18" op_1_bw="32" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:26 %log_apfixed_reduce_log_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V_addr = getelementptr i18 %log_apfixed_reduce_log_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V, i32 0, i32 %zext_ln186

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V_addr"/></StgValue>
</operation>

<operation id="196" st_id="6" stage="2" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="18" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:27 %logn_V = load i4 %log_apfixed_reduce_log_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V_addr

]]></Node>
<StgValue><ssdm name="logn_V"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="197" st_id="7" stage="2" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:22 %r_V_24 = mul i28 %zext_ln1118, i28 %zext_ln1116

]]></Node>
<StgValue><ssdm name="r_V_24"/></StgValue>
</operation>

<operation id="198" st_id="7" stage="1" lat="2">
<core>ROM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="18" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:27 %logn_V = load i4 %log_apfixed_reduce_log_lut_table_ap_fixed_29_7_ap_q_mode_5_ap_o_mode_3_0_4_4_16_array_V_addr

]]></Node>
<StgValue><ssdm name="logn_V"/></StgValue>
</operation>

<operation id="199" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="22" op_0_bw="18">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:28 %zext_ln251 = zext i18 %logn_V

]]></Node>
<StgValue><ssdm name="zext_ln251"/></StgValue>
</operation>

<operation id="200" st_id="7" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="22" op_0_bw="22" op_1_bw="22">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:43 %add_ln703 = add i22 %zext_ln251, i22 %log_sum_V

]]></Node>
<StgValue><ssdm name="add_ln703"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="201" st_id="8" stage="1" lat="3">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:22 %r_V_24 = mul i28 %zext_ln1118, i28 %zext_ln1116

]]></Node>
<StgValue><ssdm name="r_V_24"/></StgValue>
</operation>

<operation id="202" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:23 %zext_ln1193 = zext i28 %r_V_24

]]></Node>
<StgValue><ssdm name="zext_ln1193"/></StgValue>
</operation>

<operation id="203" st_id="8" stage="2" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24 %ret_V = sub i29 %ret_V_3, i29 %zext_ln1193

]]></Node>
<StgValue><ssdm name="ret_V"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="204" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0" op_30_bw="5" op_31_bw="0">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:0 %b_exp_012 = phi i5 %select_ln731_13, void, i5 8, void %_ZN9ap_ufixedILi29ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit, i5 7, void, i5 6, void, i5 5, void, i5 4, void, i5 3, void, i5 2, void, i5 1, void, i5 0, void, i5 31, void, i5 30, void, i5 29, void, i5 28, void, i5 27, void, i5 26, void

]]></Node>
<StgValue><ssdm name="b_exp_012"/></StgValue>
</operation>

<operation id="205" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="28" op_0_bw="5">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:2 %sext_ln1118 = sext i5 %b_exp_012

]]></Node>
<StgValue><ssdm name="sext_ln1118"/></StgValue>
</operation>

<operation id="206" st_id="9" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="28" op_0_bw="28" op_1_bw="28">
<![CDATA[
_ZmlILi22ELi0ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0ELi7ELb1EEN13ap_fixed_baseIXT_EXT0_EXT1_ELS0_5ELS1_3ELi0EE5RTypeIXT5_EXT5_EXT6_EE4multERKS2_IXT_EXT0_EXT1_EXT2_EXT3_EXT4_EERK11ap_int_baseIXT5_EXT6_EE.exit:3 %r_V = mul i28 %sext_ln1118, i28 2907269

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="207" st_id="9" stage="1" lat="2">
<core>DSP48</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24 %ret_V = sub i29 %ret_V_3, i29 %zext_ln1193

]]></Node>
<StgValue><ssdm name="ret_V"/></StgValue>
</operation>

<operation id="208" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="15" op_0_bw="15" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:29 %tmp_44 = partselect i15 @_ssdm_op_PartSelect.i15.i29.i32.i32, i29 %ret_V, i32 14, i32 28

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="209" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="9" op_0_bw="9" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:30 %tmp_45 = partselect i9 @_ssdm_op_PartSelect.i9.i29.i32.i32, i29 %ret_V, i32 20, i32 28

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="210" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="18" op_0_bw="9">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:31 %zext_ln1115_1 = zext i9 %tmp_45

]]></Node>
<StgValue><ssdm name="zext_ln1115_1"/></StgValue>
</operation>

<operation id="211" st_id="9" stage="1" lat="1">
<core>Multiplier</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="18" op_0_bw="18" op_1_bw="18">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:32 %r_V_25 = mul i18 %zext_ln1115_1, i18 %zext_ln1115_1

]]></Node>
<StgValue><ssdm name="r_V_25"/></StgValue>
</operation>

<operation id="212" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="17" op_0_bw="17" op_1_bw="18" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:33 %r_V_s = partselect i17 @_ssdm_op_PartSelect.i17.i18.i32.i32, i18 %r_V_25, i32 1, i32 17

]]></Node>
<StgValue><ssdm name="r_V_s"/></StgValue>
</operation>

<operation id="213" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="22" op_0_bw="22" op_1_bw="28" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:40 %tmp_46 = partselect i22 @_ssdm_op_PartSelect.i22.i28.i32.i32, i28 %r_V, i32 6, i32 27

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="214" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="25" op_0_bw="25" op_1_bw="15" op_2_bw="10">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:34 %lhs_V = bitconcatenate i25 @_ssdm_op_BitConcatenate.i25.i15.i10, i15 %tmp_44, i10 0

]]></Node>
<StgValue><ssdm name="lhs_V"/></StgValue>
</operation>

<operation id="215" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="26" op_0_bw="25">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:35 %zext_ln1193_1 = zext i25 %lhs_V

]]></Node>
<StgValue><ssdm name="zext_ln1193_1"/></StgValue>
</operation>

<operation id="216" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="26" op_0_bw="17">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:36 %zext_ln1193_2 = zext i17 %r_V_s

]]></Node>
<StgValue><ssdm name="zext_ln1193_2"/></StgValue>
</operation>

<operation id="217" st_id="10" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="26" op_0_bw="26" op_1_bw="26">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:37 %ret_V_2 = sub i26 %zext_ln1193_1, i26 %zext_ln1193_2

]]></Node>
<StgValue><ssdm name="ret_V_2"/></StgValue>
</operation>

<operation id="218" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="16" op_0_bw="16" op_1_bw="26" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:38 %trunc_ln5 = partselect i16 @_ssdm_op_PartSelect.i16.i26.i32.i32, i26 %ret_V_2, i32 10, i32 25

]]></Node>
<StgValue><ssdm name="trunc_ln5"/></StgValue>
</operation>

<operation id="219" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="29" op_0_bw="16">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:39 %sext_ln708 = sext i16 %trunc_ln5

]]></Node>
<StgValue><ssdm name="sext_ln708"/></StgValue>
</operation>

<operation id="220" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="28" op_0_bw="28" op_1_bw="22" op_2_bw="6">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41 %shl_ln = bitconcatenate i28 @_ssdm_op_BitConcatenate.i28.i22.i6, i22 %tmp_46, i6 0

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="221" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="29" op_0_bw="28">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:42 %sext_ln703 = sext i28 %shl_ln

]]></Node>
<StgValue><ssdm name="sext_ln703"/></StgValue>
</operation>

<operation id="222" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="29" op_0_bw="22">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:44 %sext_ln703_1 = sext i22 %add_ln703

]]></Node>
<StgValue><ssdm name="sext_ln703_1"/></StgValue>
</operation>

<operation id="223" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:45 %add_ln703_1 = add i29 %sext_ln703, i29 %sext_ln708

]]></Node>
<StgValue><ssdm name="add_ln703_1"/></StgValue>
</operation>

<operation id="224" st_id="10" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:46 %log_base_V_2 = add i29 %add_ln703_1, i29 %sext_ln703_1

]]></Node>
<StgValue><ssdm name="log_base_V_2"/></StgValue>
</operation>

<operation id="225" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="1" op_0_bw="1" op_1_bw="29" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:47 %p_Result_6 = bitselect i1 @_ssdm_op_BitSelect.i1.i29.i32, i29 %log_base_V_2, i32 28

]]></Node>
<StgValue><ssdm name="p_Result_6"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="226" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="16" op_0_bw="16" op_1_bw="1" op_2_bw="15">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:48 %shl_ln1 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i1.i15, i1 %p_Result_6, i15 16384

]]></Node>
<StgValue><ssdm name="shl_ln1"/></StgValue>
</operation>

<operation id="227" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="29" op_0_bw="16">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:49 %sext_ln703_2 = sext i16 %shl_ln1

]]></Node>
<StgValue><ssdm name="sext_ln703_2"/></StgValue>
</operation>

<operation id="228" st_id="11" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="29" op_0_bw="29" op_1_bw="29">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:50 %log_base_V = add i29 %log_base_V_2, i29 %sext_ln703_2

]]></Node>
<StgValue><ssdm name="log_base_V"/></StgValue>
</operation>

<operation id="229" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="14" op_0_bw="14" op_1_bw="29" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:51 %r_V_5 = partselect i14 @_ssdm_op_PartSelect.i14.i29.i32.i32, i29 %log_base_V, i32 15, i32 28

]]></Node>
<StgValue><ssdm name="r_V_5"/></StgValue>
</operation>

<operation id="230" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="16" op_0_bw="14">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:52 %sext_ln708_1 = sext i14 %r_V_5

]]></Node>
<StgValue><ssdm name="sext_ln708_1"/></StgValue>
</operation>

<operation id="231" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="0">
<![CDATA[
_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:53 %br_ln0 = br void %_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="232" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="242" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit._crit_edge:0 %r_V_6 = phi i16 %sext_ln708_1, void %_ZN9ap_ufixedILi36ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2ILi35ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit, i16 32768, void %_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit

]]></Node>
<StgValue><ssdm name="r_V_6"/></StgValue>
</operation>

<operation id="233" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="243" bw="0" op_0_bw="16">
<![CDATA[
_ZN8ap_fixedILi16ELi9EL9ap_q_mode5EL9ap_o_mode3ELi0EEC2Ei.exit._crit_edge:1 %ret_ln793 = ret i16 %r_V_6

]]></Node>
<StgValue><ssdm name="ret_ln793"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
