Текущие планы:
* расширение системы, добавление SPI, UART. Выделение периферийного кластера
* разработка загрузчика первого уровня, прототип с исполнением вншеней программ
* улучшения L1  кэш-памяти
* улучшения  ISA симулятора
* создание модели ядра и платформы под технологию OVP

