module register_file (
    input wire clk,
    input wire reg_write,
    input wire [2:0] read_reg1,
    input wire [2:0] read_reg2,
    input wire [2:0] write_reg,
    input wire [31:0] write_data,
    output wire [31:0] read_data1,
    output wire [31:0] read_data2
);

    reg [31:0] registers[0:7];
    integer i;

    // Khởi tạo tất cả thanh ghi về 0
    initial begin
        for (i = 0; i < 8; i = i + 1)
            registers[i] = 32'b0;
    end

    // Ghi giá trị khi clk lên cạnh và reg_write = 1
    always @(posedge clk) begin
        if (reg_write)
            registers[write_reg] <= write_data;
    end

    // Đọc bất đồng bộ
    assign read_data1 = registers[read_reg1];
    assign read_data2 = registers[read_reg2];

endmodule
