const t="/zh-cn/assets/cover-9c53ea5f.png",l="/zh-cn/assets/image1-0a18e154.png",r=[t,l],e={label:"欢迎加入达坦科技硬件设计学习社区",description:"近年来随着Bluespec、Chisel、SpinalHDL、PyMTL等一众新一代HDL的推出，业界逐步感受到新一代HDL在数字芯片设计效率方面的提升。相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合HLS，这些新一代HDL支持RTL级描述能力，在芯片性能的把控方面远超HSL。数字芯片的敏捷设计，其目的就是为了提升硬件设计效率，减少人为错误。无论用哪一种语言进行硬件设计，背后扎实的硬件设计相关知识是必不可少的，特别是体系结构，因为体系结构专门研究CPU设计，而CPU是当今最复杂的数字芯片之一，各种常见的数字芯片设计问题在体系结构领域都能找到对应的参照，诸如流水线、缓存、内存管理、缓存一致性、异常处理等等。",cover:"./cover.png",location:"新加坡",date:"2023-01-12",title:"Welcome to join Datan Technology hardware design learning community"},s=[{label:"学习目的",level:2},{label:"学习内容",level:2},{label:"适合人群",level:2},{label:"学习方式",level:2},{label:"学习规划",level:2},{label:"参与方式",level:2}],o=`<p>近年来随着 Bluespec、Chisel、SpinalHDL、PyMTL 等一众新一代 HDL 的推出，业界逐步感受到新一代 HDL 在数字芯片设计效率方面的提升。相比 Verilog 和 VHDL，这些新一代 HDL 在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合 HLS，这些新一代 HDL 支持 RTL 级描述能力，在芯片性能的把控方面远超 HSL。数字芯片的敏捷设计，其目的就是为了提升硬件设计效率，减少人为错误。无论用哪一种语言进行硬件设计，背后扎实的硬件设计相关知识是必不可少的，特别是体系结构，因为体系结构专门研究 CPU 设计，而 CPU 是当今最复杂的数字芯片之一，各种常见的数字芯片设计问题在体系结构领域都能找到对应的参照，诸如流水线、缓存、内存管理、缓存一致性、异常处理等等。</p>
<p>虽然国内大专院校计算机科学和电子工程专业都有开设体系结构或组成原理等相关课程，但是在实操环节缺失很多内容，特别是 CPU 里缓存、内存管理、异常处理相关的部分，基本上都不涉及。但是随着数字芯片的规模越来越大，芯片设计的复杂度指数级上升，对数字芯片的设计人员有很高的要求。<strong>当有志从事数字芯片设计的同学从学校走向社会，如何理解数字芯片设计的精髓，提升设计能力，成为能否胜任数字芯片设计工作的关键。</strong></p>
<p>为此，达坦科技在 2023 年始，<strong>发起成立硬件设计学习社区</strong>，诚邀所有对硬件敏捷开发设计感兴趣的同学加入我们的学习社区。这里有志同道合的小伙伴，共同学习目标的互助自学小组，有耐心答疑的助教。我们一起花一个月的时间，系统地学习计算机体系结构相关知识，并且通过动手项目来验证学习的成果。</p>
<h2 id="学习目的">学习目的</h2>
<ul>
<li>培养数字芯片设计人员对数字芯片设计的深入理解，强化理论知识的同时提升实操技能，继而整体提升设计能力；</li>
<li>培养出兼具理论和实操能力的数字芯片设计人才</li>
</ul>
<h2 id="学习内容">学习内容</h2>
<p>基于 MIT 的三门课程 6.004、6.175 以及 6.375 的内容和 Lab 实践。之所以选择这三门课，主要是因为这三门课分别是<strong>初级、中级、高级</strong>计算机体系结构相关内容。特别的，6.175 和 6.375 的 Lab 和课程项目有一定的难度，要求采用 Bluespec 语言实现 RISC-V 处理器，并支持多级流水、分支预测、缓存、异常处理、缓存一致性等功能。此外，Lab 环节还涉及软硬件联合开发，要求基于所实现的 RISC-V 处理器运行真实的 RISC-V 程序，并给出性能评估。</p>
<p>因此，达坦科技选择这三门课作为学习内容，以此帮助有志从事<strong>数字芯片设计的同学强化体系结构基础知识</strong>，提升数字芯片设计能力，为将来走上数字芯片设计岗位打下坚实的基础。</p>
<p><strong>基础入门：</strong><br>
<strong>【MIT 6.004】</strong> <a href="https://b23.tv/o7YjSkA">https://b23.tv/o7YjSkA</a></p>
<p><strong>进阶提升：</strong><br>
<strong>【MIT 6.175】共 23 个 lecture，8 个 lab，1 个 project</strong><br>
<a href="https://s.r.sn.cn/BL3aZy">https://s.r.sn.cn/BL3aZy</a><br>
<strong>【MIT 6.375】共 13 个 lecture，5 个 lab，1 个 project</strong><br>
<a href="https://s.r.sn.cn/M47Xm8">https://s.r.sn.cn/M47Xm8</a></p>
<p><strong>考核：</strong><br>
本学习社区自学课程的考核以 Lab 实践的完成度作为标准，要求所有 Lab 和 project 实现既定功能并通过仿真验证。</p>
<h2 id="适合人群">适合人群</h2>
<ul>
<li>具备一定的 HDL 语言基础，诸如 Verilog、VHDL、SystemVerilog 等；</li>
<li>具备较强的自学能力；</li>
<li>需要一个月时间全职学习</li>
</ul>
<h2 id="学习方式">学习方式</h2>
<ul>
<li>自学为主，社区内大家相互监督和交流，<strong>社区提供助教在线答疑；</strong></li>
<li>项目完成提供<strong>专家点评与指导。</strong></li>
</ul>
<h2 id="学习规划">学习规划</h2>
<ul>
<li><strong>MIT 6.004</strong>（有基础的同学可以跳过）：正常需要 <strong>1~2 天</strong>时间，不涉及 Lab 实践；</li>
<li><strong>MIT6.175+6.375 前半部分：大约需要 2 周时间</strong>，学习 6.175 的前 8 个 Lecture 以及 6.375 的前 9 个 Lecture，并完成 6.175 的前 4 个 Lab 以及 6.375 的前 4 个 Lab；</li>
<li><strong>MIT6.175+6.375 后半部分：整体难度升级，大约需要 3 周时间</strong>，学习 6.175 和 6.375 剩下的内容，并完成 6.175 的后 4 个 Lab、6.175 的课程 project 以及 6.375 的第 5 个 Lab；</li>
<li>Lab 和 project 完成后把代码提交到 GitHub 上，以备审核；</li>
<li>过程中有问题可以随时在群里向助教提问。</li>
</ul>
<h2 id="参与方式">参与方式</h2>
<ul>
<li>准备好个人的简历，内容包括但不局限于：学校/专业、过往学术/项目经验</li>
<li>扫码联系小助手报名邮箱<a href="mailto:info@datenlord.io">info@datenlord.io</a>注册学习档案，通过后加入硬件设计学习社区群即参与成功。</li>
</ul>
<p><img src="${l}" alt="图片"></p>`;export{r as assetURLs,o as default,e as metadata,s as toc};
