TimeQuest Timing Analyzer report for UA
Wed Jun 05 17:48:10 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C25U256C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 203.05 MHz ; 203.05 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.925 ; -34.584            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.752 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.331                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.925 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.847      ;
; -3.901 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.822      ;
; -3.786 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.707      ;
; -3.736 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.657      ;
; -3.723 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.645      ;
; -3.723 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.645      ;
; -3.723 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.645      ;
; -3.699 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.620      ;
; -3.699 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.620      ;
; -3.699 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.620      ;
; -3.584 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.505      ;
; -3.584 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.505      ;
; -3.584 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.505      ;
; -3.489 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.410      ;
; -3.489 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.410      ;
; -3.489 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.410      ;
; -3.247 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.168      ;
; -3.127 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.048      ;
; -2.981 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.903      ;
; -2.935 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.856      ;
; -2.851 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.772      ;
; -2.710 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.631      ;
; -2.585 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.507      ;
; -2.539 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.460      ;
; -2.517 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.437      ;
; -2.381 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.302      ;
; -2.265 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.186      ;
; -2.246 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.166      ;
; -2.232 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.163 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.083      ;
; -2.154 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.075      ;
; -2.130 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.050      ;
; -2.126 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.046      ;
; -2.094 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.014      ;
; -2.015 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.935      ;
; -1.994 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.915      ;
; -1.975 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.896      ;
; -1.922 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.843      ;
; -1.823 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.743      ;
; -1.785 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.707      ;
; -1.459 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.381      ;
; -1.428 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.350      ;
; -1.414 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.336      ;
; -1.405 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.327      ;
; -1.404 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.325      ;
; -1.290 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.213      ;
; -1.289 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.210      ;
; -1.188 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.110      ;
; -1.161 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.082      ;
; -1.152 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.073      ;
; -1.032 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 1.953      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.962 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.274      ;
; 1.222 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.534      ;
; 1.305 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.617      ;
; 1.508 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.820      ;
; 1.512 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.823      ;
; 1.547 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.859      ;
; 1.552 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.863      ;
; 1.576 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.888      ;
; 1.625 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.937      ;
; 1.630 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.941      ;
; 1.632 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.942      ;
; 1.641 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.952      ;
; 1.648 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.960      ;
; 1.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.008      ;
; 1.721 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.033      ;
; 1.733 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.044      ;
; 1.769 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.081      ;
; 1.769 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.081      ;
; 1.802 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.113      ;
; 1.811 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.123      ;
; 1.862 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.173      ;
; 1.896 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.208      ;
; 1.973 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.285      ;
; 2.014 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.326      ;
; 2.025 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.337      ;
; 2.098 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.410      ;
; 2.109 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.419      ;
; 2.203 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.513      ;
; 2.223 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.533      ;
; 2.231 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.541      ;
; 2.236 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.546      ;
; 2.242 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.553      ;
; 2.253 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.564      ;
; 2.257 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.568      ;
; 2.268 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.580      ;
; 2.284 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.596      ;
; 2.287 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.599      ;
; 2.308 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.618      ;
; 2.368 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.678      ;
; 2.392 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.704      ;
; 2.401 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.711      ;
; 2.433 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.745      ;
; 2.440 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.752      ;
; 2.462 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.772      ;
; 2.567 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.877      ;
; 2.596 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.907      ;
; 2.627 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.937      ;
; 2.828 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 3.139      ;
; 2.876 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 3.187      ;
; 2.993 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 3.304      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.322  ; 0.510        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 4.601 ; 4.942 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.136 ; 5.214 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 3.979 ; 4.134 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.885 ; 5.002 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.334 ; 4.388 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.292 ; 4.571 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.344 ; 2.581 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.421 ; 2.619 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.136 ; 5.214 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 3.173 ; 3.364 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.406 ; 4.503 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -1.040 ; -1.141 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 1.110  ; 0.972  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.414 ; -1.571 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.378 ; -1.633 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.691 ; -1.844 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.022 ; -2.319 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.110  ; 0.972  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.853  ; 0.695  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.413 ; -1.588 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.650 ; -1.804 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.138 ; -1.375 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 6.962  ; 6.850  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 11.438 ; 11.188 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.392  ; 9.347  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.028  ; 9.175  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.438 ; 11.188 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.620  ; 8.291  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.986  ; 8.803  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.039  ; 8.802  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.471  ; 9.181  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.743  ; 8.629  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.672  ; 9.251  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.295  ; 4.138  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.294 ; 11.843 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 11.177 ; 10.796 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 11.294 ; 11.843 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.333 ; 10.521 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.973  ; 8.306  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.528  ; 7.657  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.420  ; 7.687  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.973  ; 8.306  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.803  ; 7.713  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.519  ; 8.174  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.187  ; 7.061  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.126  ; 7.006  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.173  ; 7.868  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.396  ; 6.339  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.795  ; 6.694  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 8.169  ; 8.174  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.743  ; 6.665  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.052  ; 6.954  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.519  ; 8.174  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.295  ; 4.138  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 6.799  ; 6.691  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 7.476  ; 7.542  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.494  ; 8.279  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.293  ; 8.033  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.428 ; 10.242 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.476  ; 7.542  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.284  ; 8.083  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.108  ; 7.938  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.477  ; 8.158  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.165  ; 7.875  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.831  ; 8.642  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.256  ; 4.104  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.712  ; 9.631  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.048 ; 9.631  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.712  ; 10.054 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.870  ; 9.989  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.240  ; 7.470  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.345  ; 7.470  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.240  ; 7.497  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.770  ; 8.091  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.607  ; 7.521  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.259  ; 6.204  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.019  ; 6.897  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.959  ; 6.843  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.962  ; 7.668  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.259  ; 6.204  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.642  ; 6.545  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 8.016  ; 8.024  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.591  ; 6.516  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.889  ; 6.794  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.295  ; 7.962  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.256  ; 4.104  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.666  ;        ;        ; 8.718  ;
; res        ; apin[1]     ; 8.155  ; 8.514  ; 8.766  ; 8.296  ;
; res        ; apin[2]     ; 10.620 ; 9.202  ; 9.600  ; 10.701 ;
; res        ; apin[3]     ; 7.959  ; 7.679  ; 8.096  ; 7.856  ;
; res        ; apin[4]     ; 8.130  ; 8.596  ; 8.995  ; 8.159  ;
; res        ; apin[5]     ; 8.411  ; 8.094  ; 8.529  ; 8.387  ;
; res        ; apin[6]     ;        ; 8.974  ; 9.480  ;        ;
; res        ; apin[7]     ; 8.084  ; 8.001  ; 8.317  ; 7.990  ;
; res        ; apin[8]     ; 9.013  ; 8.838  ; 9.282  ; 8.819  ;
; res        ; ctpin[0]    ; 10.516 ; 10.329 ; 10.959 ; 10.239 ;
; res        ; ctpin[5]    ; 10.997 ; 11.184 ; 10.865 ; 11.600 ;
; res        ; ctpin[6]    ; 10.126 ;        ;        ; 10.530 ;
; res        ; outpin[0]   ; 7.473  ;        ;        ; 7.863  ;
; res        ; outpin[1]   ;        ; 7.026  ; 6.985  ;        ;
; res        ; outpin[2]   ;        ; 7.647  ; 7.541  ;        ;
; res        ; outpin[3]   ;        ; 7.085  ; 7.388  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.691 ;        ;        ; 11.282 ;
; xpin[1]    ; ctpin[0]    ; 11.334 ;        ;        ; 11.123 ;
; xpin[1]    ; ctpin[5]    ;        ; 11.816 ; 11.621 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.883 ;        ;        ; 10.633 ;
; xpin[2]    ; ctpin[5]    ;        ; 11.524 ; 11.301 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.787 ;        ;        ; 10.666 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.428 ; 11.334 ;        ;
; xpin[4]    ; ctpin[5]    ; 7.707  ;        ;        ; 8.239  ;
; xpin[4]    ; ctpin[6]    ;        ; 7.986  ; 8.029  ;        ;
; xpin[5]    ; ctpin[0]    ; 8.843  ;        ;        ; 8.628  ;
; xpin[5]    ; ctpin[5]    ; 7.784  ; 9.325  ; 9.126  ; 8.277  ;
; xpin[5]    ; ctpin[6]    ; 7.959  ;        ;        ; 8.238  ;
; xpin[6]    ; ctpin[0]    ; 11.585 ;        ;        ; 11.335 ;
; xpin[6]    ; ctpin[5]    ;        ; 12.067 ; 11.833 ;        ;
; xpin[8]    ; ctpin[5]    ; 11.118 ;        ;        ; 11.651 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.248  ;        ;        ; 7.284  ;
; res        ; apin[1]     ; 7.673  ; 8.089  ; 8.379  ; 7.632  ;
; res        ; apin[2]     ; 10.314 ; 9.024  ; 9.405  ; 10.359 ;
; res        ; apin[3]     ; 7.285  ; 6.969  ; 7.075  ; 7.450  ;
; res        ; apin[4]     ; 7.888  ; 8.377  ; 8.764  ; 7.910  ;
; res        ; apin[5]     ; 8.127  ; 7.725  ; 8.048  ; 8.105  ;
; res        ; apin[6]     ;        ; 8.066  ; 8.586  ;        ;
; res        ; apin[7]     ; 7.543  ; 7.732  ; 8.038  ; 7.472  ;
; res        ; apin[8]     ; 8.295  ; 8.613  ; 9.043  ; 8.185  ;
; res        ; ctpin[0]    ; 9.442  ; 9.488  ; 9.937  ; 9.228  ;
; res        ; ctpin[5]    ; 9.194  ; 10.057 ; 9.869  ; 9.651  ;
; res        ; ctpin[6]    ; 9.352  ;        ;        ; 9.586  ;
; res        ; outpin[0]   ; 7.305  ;        ;        ; 7.682  ;
; res        ; outpin[1]   ;        ; 6.875  ; 6.837  ;        ;
; res        ; outpin[2]   ;        ; 7.471  ; 7.369  ;        ;
; res        ; outpin[3]   ;        ; 6.857  ; 7.150  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.381 ;        ;        ; 10.950 ;
; xpin[1]    ; ctpin[0]    ; 10.999 ;        ;        ; 10.740 ;
; xpin[1]    ; ctpin[5]    ;        ; 11.462 ; 11.217 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.571 ;        ;        ; 10.327 ;
; xpin[2]    ; ctpin[5]    ;        ; 11.186 ; 10.968 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.475 ;        ;        ; 10.358 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.090 ; 10.999 ;        ;
; xpin[4]    ; ctpin[5]    ; 7.524  ;        ;        ; 8.040  ;
; xpin[4]    ; ctpin[6]    ;        ; 7.797  ; 7.841  ;        ;
; xpin[5]    ; ctpin[0]    ; 8.573  ;        ;        ; 8.332  ;
; xpin[5]    ; ctpin[5]    ; 7.599  ; 9.036  ; 8.809  ; 8.076  ;
; xpin[5]    ; ctpin[6]    ; 7.770  ;        ;        ; 8.041  ;
; xpin[6]    ; ctpin[0]    ; 11.199 ;        ;        ; 10.921 ;
; xpin[6]    ; ctpin[5]    ;        ; 11.662 ; 11.398 ;        ;
; xpin[8]    ; ctpin[5]    ; 10.769 ;        ;        ; 11.268 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 216.22 MHz ; 216.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.625 ; -31.455           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.697 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.331                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.625 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.555      ;
; -3.601 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.532      ;
; -3.478 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.408      ;
; -3.444 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.375      ;
; -3.444 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.375      ;
; -3.444 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.375      ;
; -3.440 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.370      ;
; -3.420 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.352      ;
; -3.420 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.352      ;
; -3.420 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.352      ;
; -3.297 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.228      ;
; -3.297 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.228      ;
; -3.297 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.228      ;
; -3.191 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.122      ;
; -3.191 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.122      ;
; -3.191 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.122      ;
; -2.893 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.824      ;
; -2.814 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.745      ;
; -2.682 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.614      ;
; -2.630 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.561      ;
; -2.538 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.469      ;
; -2.420 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.351      ;
; -2.288 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.220      ;
; -2.275 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.206      ;
; -2.256 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.185      ;
; -2.200 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.130      ;
; -2.084 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.013      ;
; -2.060 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.990      ;
; -2.002 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -1.960 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.889      ;
; -1.956 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.885      ;
; -1.937 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.932 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.862      ;
; -1.837 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.766      ;
; -1.809 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.738      ;
; -1.804 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.734      ;
; -1.789 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.704 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.634      ;
; -1.625 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.556      ;
; -1.623 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.552      ;
; -1.285 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.215      ;
; -1.274 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.205      ;
; -1.261 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.192      ;
; -1.253 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.184      ;
; -1.248 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 2.179      ;
; -1.179 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.111      ;
; -1.138 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.068      ;
; -1.012 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 1.943      ;
; -1.007 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.937      ;
; -0.990 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.920      ;
; -0.876 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 1.806      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.697 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.983      ;
; 0.865 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.151      ;
; 1.085 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.371      ;
; 1.169 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.455      ;
; 1.345 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.632      ;
; 1.382 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.668      ;
; 1.397 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.682      ;
; 1.406 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.691      ;
; 1.423 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.710      ;
; 1.457 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.741      ;
; 1.460 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.746      ;
; 1.467 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.754      ;
; 1.501 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.786      ;
; 1.505 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.791      ;
; 1.525 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.812      ;
; 1.544 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.830      ;
; 1.558 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.843      ;
; 1.589 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.875      ;
; 1.590 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.876      ;
; 1.643 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.929      ;
; 1.655 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.941      ;
; 1.667 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.952      ;
; 1.731 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.017      ;
; 1.816 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.102      ;
; 1.835 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.121      ;
; 1.839 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.126      ;
; 1.886 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.172      ;
; 1.955 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.239      ;
; 1.990 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.275      ;
; 2.005 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.291      ;
; 2.012 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.296      ;
; 2.030 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.315      ;
; 2.049 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.333      ;
; 2.058 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.342      ;
; 2.061 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.347      ;
; 2.067 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.352      ;
; 2.076 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.362      ;
; 2.086 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.372      ;
; 2.097 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.382      ;
; 2.121 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.405      ;
; 2.158 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.442      ;
; 2.170 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.456      ;
; 2.171 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.458      ;
; 2.195 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.481      ;
; 2.250 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.534      ;
; 2.319 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.604      ;
; 2.335 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.620      ;
; 2.359 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.643      ;
; 2.565 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 2.850      ;
; 2.671 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 2.956      ;
; 2.674 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.070      ; 2.959      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.279  ; 0.495        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 4.209 ; 4.848 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 4.767 ; 4.564 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 3.636 ; 3.663 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.538 ; 4.394 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 3.996 ; 3.852 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 3.907 ; 4.034 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.188 ; 2.570 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.307 ; 2.597 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.767 ; 4.564 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.873 ; 2.909 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.046 ; 3.968 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.991 ; -1.180 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.981  ; 0.765  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.265 ; -1.290 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.200 ; -1.355 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.525 ; -1.540 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.833 ; -1.954 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.981  ; 0.765  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.748  ; 0.515  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.257 ; -1.298 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.482 ; -1.495 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -0.988 ; -1.109 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 6.678  ; 6.455  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 11.075 ; 10.494 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.828  ; 8.891  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.517  ; 8.681  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.075 ; 10.494 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.229  ; 7.757  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.538  ; 8.261  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.562  ; 8.309  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.064  ; 8.559  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.369  ; 8.070  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.248  ; 8.613  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.278  ; 4.049  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.698 ; 11.363 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.698 ; 10.076 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.505 ; 11.363 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.588  ; 10.066 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.497  ; 7.940  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.098  ; 7.322  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.004  ; 7.328  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.497  ; 7.940  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.452  ; 7.260  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.218  ; 7.818  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.869  ; 6.689  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.823  ; 6.614  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.812  ; 7.399  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.122  ; 6.011  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.503  ; 6.326  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.871  ; 7.818  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.453  ; 6.317  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.769  ; 6.555  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.218  ; 7.633  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.278  ; 4.049  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+------------+--------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+--------+-------+------------+-----------------+
; Z          ; clk        ; 6.528  ; 6.313 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 7.081  ; 7.078 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.084  ; 7.812 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 7.929  ; 7.533 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 10.044 ; 9.707 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 7.081  ; 7.078 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.853  ; 7.667 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.769  ; 7.443 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.165  ; 7.633 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 7.818  ; 7.405 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.446  ; 8.072 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.240  ; 4.019 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.053  ; 8.984 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.633  ; 8.984 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.053  ; 9.621 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.215  ; 9.533 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.844  ; 7.089 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 6.935  ; 7.150 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 6.844  ; 7.156 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.315  ; 7.741 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.271  ; 7.089 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.998  ; 5.891 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.715  ; 6.543 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 6.671  ; 6.470 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 7.617  ; 7.220 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 5.998  ; 5.891 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.364  ; 6.194 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.732  ; 7.683 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.315  ; 6.185 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.619  ; 6.413 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.008  ; 7.445 ; Rise       ; clk             ;
; clkout     ; clk        ; 4.240  ; 4.019 ; Fall       ; clk             ;
+------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.248  ;        ;        ; 8.400  ;
; res        ; apin[1]     ; 7.729  ; 8.082  ; 8.612  ; 8.005  ;
; res        ; apin[2]     ; 10.230 ; 8.733  ; 9.472  ; 10.311 ;
; res        ; apin[3]     ; 7.630  ; 7.205  ; 7.948  ; 7.512  ;
; res        ; apin[4]     ; 7.722  ; 8.083  ; 8.757  ; 7.912  ;
; res        ; apin[5]     ; 7.995  ; 7.590  ; 8.362  ; 8.077  ;
; res        ; apin[6]     ;        ; 8.381  ; 9.283  ;        ;
; res        ; apin[7]     ; 7.773  ; 7.503  ; 8.124  ; 7.652  ;
; res        ; apin[8]     ; 8.652  ; 8.245  ; 9.068  ; 8.366  ;
; res        ; ctpin[0]    ; 10.099 ; 9.595  ; 10.703 ; 9.672  ;
; res        ; ctpin[5]    ; 10.176 ; 10.767 ; 10.295 ; 11.313 ;
; res        ; ctpin[6]    ; 9.410  ;        ;        ; 10.285 ;
; res        ; outpin[0]   ; 7.057  ;        ;        ; 7.717  ;
; res        ; outpin[1]   ;        ; 6.729  ; 6.759  ;        ;
; res        ; outpin[2]   ;        ; 7.344  ; 7.250  ;        ;
; res        ; outpin[3]   ;        ; 6.693  ; 7.220  ;        ;
; xpin[0]    ; ctpin[5]    ; 9.898  ;        ;        ; 10.632 ;
; xpin[1]    ; ctpin[0]    ; 10.792 ;        ;        ; 10.186 ;
; xpin[1]    ; ctpin[5]    ;        ; 11.253 ; 10.615 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.358 ;        ;        ; 9.750  ;
; xpin[2]    ; ctpin[5]    ;        ; 10.968 ; 10.331 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.264 ;        ;        ; 9.756  ;
; xpin[3]    ; ctpin[5]    ;        ; 10.874 ; 10.337 ;        ;
; xpin[4]    ; ctpin[5]    ; 7.224  ;        ;        ; 8.099  ;
; xpin[4]    ; ctpin[6]    ;        ; 7.733  ; 7.645  ;        ;
; xpin[5]    ; ctpin[0]    ; 8.561  ;        ;        ; 8.181  ;
; xpin[5]    ; ctpin[5]    ; 7.286  ; 9.022  ; 8.610  ; 8.126  ;
; xpin[5]    ; ctpin[6]    ; 7.455  ;        ;        ; 8.062  ;
; xpin[6]    ; ctpin[0]    ; 11.021 ;        ;        ; 10.356 ;
; xpin[6]    ; ctpin[5]    ;        ; 11.482 ; 10.785 ;        ;
; xpin[8]    ; ctpin[5]    ; 10.308 ;        ;        ; 10.937 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 6.927  ;        ;        ; 7.075  ;
; res        ; apin[1]     ; 7.368  ; 7.567  ; 8.074  ; 7.309  ;
; res        ; apin[2]     ; 9.939  ; 8.573  ; 9.281  ; 9.991  ;
; res        ; apin[3]     ; 6.881  ; 6.641  ; 6.857  ; 7.240  ;
; res        ; apin[4]     ; 7.501  ; 7.886  ; 8.536  ; 7.677  ;
; res        ; apin[5]     ; 7.736  ; 7.305  ; 7.833  ; 7.815  ;
; res        ; apin[6]     ;        ; 7.561  ; 8.438  ;        ;
; res        ; apin[7]     ; 7.254  ; 7.261  ; 7.861  ; 7.183  ;
; res        ; apin[8]     ; 7.917  ; 8.044  ; 8.838  ; 7.858  ;
; res        ; ctpin[0]    ; 9.069  ; 8.840  ; 9.676  ; 8.762  ;
; res        ; ctpin[5]    ; 8.597  ; 9.654  ; 9.319  ; 9.399  ;
; res        ; ctpin[6]    ; 8.757  ;        ;        ; 9.311  ;
; res        ; outpin[0]   ; 6.907  ;        ;        ; 7.542  ;
; res        ; outpin[1]   ;        ; 6.592  ; 6.622  ;        ;
; res        ; outpin[2]   ;        ; 7.180  ; 7.091  ;        ;
; res        ; outpin[3]   ;        ; 6.488  ; 6.995  ;        ;
; xpin[0]    ; ctpin[5]    ; 9.622  ;        ;        ; 10.327 ;
; xpin[1]    ; ctpin[0]    ; 10.472 ;        ;        ; 9.848  ;
; xpin[1]    ; ctpin[5]    ;        ; 10.916 ; 10.257 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.068 ;        ;        ; 9.480  ;
; xpin[2]    ; ctpin[5]    ;        ; 10.653 ; 10.037 ;        ;
; xpin[3]    ; ctpin[0]    ; 9.976  ;        ;        ; 9.487  ;
; xpin[3]    ; ctpin[5]    ;        ; 10.561 ; 10.044 ;        ;
; xpin[4]    ; ctpin[5]    ; 7.062  ;        ;        ; 7.907  ;
; xpin[4]    ; ctpin[6]    ;        ; 7.554  ; 7.472  ;        ;
; xpin[5]    ; ctpin[0]    ; 8.306  ;        ;        ; 7.910  ;
; xpin[5]    ; ctpin[5]    ; 7.121  ; 8.750  ; 8.319  ; 7.933  ;
; xpin[5]    ; ctpin[6]    ; 7.287  ;        ;        ; 7.872  ;
; xpin[6]    ; ctpin[0]    ; 10.662 ;        ;        ; 9.988  ;
; xpin[6]    ; ctpin[5]    ;        ; 11.106 ; 10.397 ;        ;
; xpin[8]    ; ctpin[5]    ; 10.000 ;        ;        ; 10.586 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.144 ; -7.550            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.289 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.710                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.144 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.093      ;
; -1.089 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.039      ;
; -1.068 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.017      ;
; -1.060 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.010      ;
; -1.060 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.010      ;
; -1.060 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.010      ;
; -1.029 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.978      ;
; -1.005 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -0.984 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.945 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.895      ;
; -0.945 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.895      ;
; -0.784 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.734      ;
; -0.699 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.649      ;
; -0.680 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.631      ;
; -0.627 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.577      ;
; -0.612 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.562      ;
; -0.538 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.488      ;
; -0.508 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.459      ;
; -0.473 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.421      ;
; -0.469 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.417      ;
; -0.466 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.416      ;
; -0.415 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.364      ;
; -0.414 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.363      ;
; -0.405 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.353      ;
; -0.404 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.352      ;
; -0.384 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.332      ;
; -0.359 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.307      ;
; -0.354 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.302      ;
; -0.349 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.298      ;
; -0.289 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.237      ;
; -0.267 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.216      ;
; -0.260 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.209      ;
; -0.255 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.238 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.186      ;
; -0.219 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.168      ;
; -0.047 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.996      ;
; -0.022 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.972      ;
; -0.017 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.967      ;
; -0.009 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; 0.003  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.947      ;
; 0.015  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 1.000        ; -0.036     ; 0.936      ;
; 0.060  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.889      ;
; 0.089  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 0.861      ;
; 0.093  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.856      ;
; 0.102  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.847      ;
; 0.151  ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 0.798      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.358 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.464 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.506 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.599 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.741      ;
; 0.612 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.754      ;
; 0.613 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.754      ;
; 0.615 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.755      ;
; 0.626 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.767      ;
; 0.657 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.796      ;
; 0.665 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.805      ;
; 0.665 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.807      ;
; 0.669 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.673 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.813      ;
; 0.674 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.815      ;
; 0.679 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.820      ;
; 0.700 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.840      ;
; 0.717 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.744 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.885      ;
; 0.748 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.889      ;
; 0.748 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.889      ;
; 0.757 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.782 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.923      ;
; 0.807 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.948      ;
; 0.826 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.967      ;
; 0.842 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.984      ;
; 0.884 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.025      ;
; 0.888 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.028      ;
; 0.893 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.032      ;
; 0.911 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.052      ;
; 0.929 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.070      ;
; 0.933 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.074      ;
; 0.936 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.077      ;
; 0.940 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.081      ;
; 0.941 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.080      ;
; 0.942 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.081      ;
; 0.943 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.082      ;
; 0.945 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.084      ;
; 0.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.086      ;
; 0.946 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.085      ;
; 0.950 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.091      ;
; 0.958 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.098      ;
; 0.985 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.127      ;
; 0.998 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.138      ;
; 1.036 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.175      ;
; 1.040 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.179      ;
; 1.092 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.232      ;
; 1.096 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.236      ;
; 1.160 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.300      ;
; 1.162 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.302      ;
; 1.164 ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.304      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[8]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst24|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.864  ; 0.864        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[1]|clk                                                          ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[6]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst24|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[0]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[2]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[3]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[4]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[5]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[7]|clk                                                          ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|lpm_ff_component|dffs[8]|clk                                                          ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 2.155 ; 2.295 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.110 ; 2.780 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 1.705 ; 2.274 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.020 ; 2.707 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.815 ; 2.440 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 1.878 ; 2.498 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.032 ; 1.301 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.059 ; 1.322 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.110 ; 2.780 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 1.358 ; 1.953 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 1.846 ; 2.437 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.459 ; -0.776 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 0.516  ; 0.185  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.634 ; -1.203 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.636 ; -1.203 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.745 ; -1.312 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.925 ; -1.576 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.516  ; 0.185  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.393  ; 0.079  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.628 ; -1.188 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.724 ; -1.297 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -0.512 ; -1.064 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.252 ; 3.333 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 5.388 ; 5.675 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.420 ; 4.378 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.243 ; 4.265 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.388 ; 5.675 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.930 ; 4.023 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.144 ; 4.275 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.160 ; 4.166 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.288 ; 4.448 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.009 ; 4.186 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.338 ; 4.476 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.475 ; 2.083 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.397 ; 5.163 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.963 ; 5.131 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 5.397 ; 5.163 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.091 ; 4.821 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.911 ; 3.854 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.703 ; 3.581 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.629 ; 3.580 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.911 ; 3.854 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.628 ; 3.768 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.103 ; 4.227 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.383 ; 3.498 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.350 ; 3.457 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.782 ; 3.952 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.041 ; 3.112 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.202 ; 3.295 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.103 ; 4.227 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.189 ; 3.280 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.305 ; 3.415 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.895 ; 4.087 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.475 ; 2.083 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.180 ; 3.258 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.540 ; 3.598 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.912 ; 3.982 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.794 ; 3.879 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.021 ; 5.155 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.540 ; 3.598 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.868 ; 3.904 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.714 ; 3.861 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.837 ; 4.009 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.780 ; 3.841 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.010 ; 4.140 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.458 ; 2.066 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.477 ; 4.522 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.477 ; 4.643 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.666 ; 4.522 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.840 ; 4.632 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.542 ; 3.496 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.617 ; 3.498 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.546 ; 3.496 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.815 ; 3.758 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.542 ; 3.679 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.980 ; 3.049 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.307 ; 3.419 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.275 ; 3.379 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.688 ; 3.852 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 2.980 ; 3.049 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.134 ; 3.224 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.034 ; 4.156 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.121 ; 3.209 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.233 ; 3.339 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.797 ; 3.982 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.458 ; 2.066 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 4.092 ;       ;       ; 4.438 ;
; res        ; apin[1]     ; 3.892 ; 4.132 ; 4.313 ; 4.168 ;
; res        ; apin[2]     ; 5.210 ; 4.852 ; 4.933 ; 5.622 ;
; res        ; apin[3]     ; 3.693 ; 3.839 ; 3.959 ; 4.093 ;
; res        ; apin[4]     ; 3.902 ; 4.292 ; 4.379 ; 4.221 ;
; res        ; apin[5]     ; 3.949 ; 4.044 ; 4.141 ; 4.259 ;
; res        ; apin[6]     ;       ; 4.465 ; 4.523 ;       ;
; res        ; apin[7]     ; 3.770 ; 3.975 ; 4.102 ; 4.153 ;
; res        ; apin[8]     ; 4.103 ; 4.400 ; 4.448 ; 4.547 ;
; res        ; ctpin[0]    ; 4.700 ; 5.081 ; 5.101 ; 5.201 ;
; res        ; ctpin[5]    ; 5.375 ; 4.975 ; 5.468 ; 5.347 ;
; res        ; ctpin[6]    ; 5.108 ;       ;       ; 5.056 ;
; res        ; outpin[0]   ; 3.787 ;       ;       ; 3.912 ;
; res        ; outpin[1]   ;       ; 3.343 ; 3.699 ;       ;
; res        ; outpin[2]   ;       ; 3.619 ; 3.982 ;       ;
; res        ; outpin[3]   ;       ; 3.557 ; 3.721 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.169 ;       ;       ; 5.539 ;
; xpin[1]    ; ctpin[0]    ; 5.067 ;       ;       ; 5.843 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.264 ; 6.068 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.916 ;       ;       ; 5.648 ;
; xpin[2]    ; ctpin[5]    ;       ; 5.162 ; 5.942 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.908 ;       ;       ; 5.688 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.154 ; 5.982 ;       ;
; xpin[4]    ; ctpin[5]    ; 3.806 ;       ;       ; 3.949 ;
; xpin[4]    ; ctpin[6]    ;       ; 3.737 ; 4.303 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.930 ;       ;       ; 4.452 ;
; xpin[5]    ; ctpin[5]    ; 3.833 ; 4.127 ; 4.677 ; 3.970 ;
; xpin[5]    ; ctpin[6]    ; 4.022 ;       ;       ; 4.100 ;
; xpin[6]    ; ctpin[0]    ; 5.157 ;       ;       ; 5.916 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.354 ; 6.141 ;       ;
; xpin[8]    ; ctpin[5]    ; 5.310 ;       ;       ; 5.702 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.510 ;       ;       ; 3.825 ;
; res        ; apin[1]     ; 3.582 ; 3.933 ; 4.133 ; 3.968 ;
; res        ; apin[2]     ; 5.074 ; 4.763 ; 4.852 ; 5.472 ;
; res        ; apin[3]     ; 3.541 ; 3.379 ; 3.629 ; 3.779 ;
; res        ; apin[4]     ; 3.790 ; 4.186 ; 4.285 ; 4.114 ;
; res        ; apin[5]     ; 3.818 ; 3.773 ; 3.986 ; 4.129 ;
; res        ; apin[6]     ;       ; 4.064 ; 4.161 ;       ;
; res        ; apin[7]     ; 3.560 ; 3.845 ; 3.978 ; 3.929 ;
; res        ; apin[8]     ; 3.864 ; 4.292 ; 4.349 ; 4.211 ;
; res        ; ctpin[0]    ; 4.285 ; 4.628 ; 4.703 ; 4.731 ;
; res        ; ctpin[5]    ; 4.481 ; 4.523 ; 5.013 ; 4.612 ;
; res        ; ctpin[6]    ; 4.654 ;       ;       ; 4.722 ;
; res        ; outpin[0]   ; 3.704 ;       ;       ; 3.837 ;
; res        ; outpin[1]   ;       ; 3.276 ; 3.634 ;       ;
; res        ; outpin[2]   ;       ; 3.539 ; 3.904 ;       ;
; res        ; outpin[3]   ;       ; 3.446 ; 3.613 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.021 ;       ;       ; 5.392 ;
; xpin[1]    ; ctpin[0]    ; 4.923 ;       ;       ; 5.662 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.114 ; 5.878 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.777 ;       ;       ; 5.499 ;
; xpin[2]    ; ctpin[5]    ;       ; 5.015 ; 5.781 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.772 ;       ;       ; 5.538 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.010 ; 5.820 ;       ;
; xpin[4]    ; ctpin[5]    ; 3.720 ;       ;       ; 3.870 ;
; xpin[4]    ; ctpin[6]    ;       ; 3.654 ; 4.213 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.816 ;       ;       ; 4.321 ;
; xpin[5]    ; ctpin[5]    ; 3.745 ; 4.007 ; 4.537 ; 3.890 ;
; xpin[5]    ; ctpin[6]    ; 3.928 ;       ;       ; 4.017 ;
; xpin[6]    ; ctpin[0]    ; 4.989 ;       ;       ; 5.722 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.180 ; 5.938 ;       ;
; xpin[8]    ; ctpin[5]    ; 5.144 ;       ;       ; 5.527 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.925  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.925  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.584 ; 0.0   ; 0.0      ; 0.0     ; -22.331             ;
;  clk             ; -34.584 ; 0.000 ; N/A      ; N/A     ; -22.331             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 4.601 ; 4.942 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.136 ; 5.214 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 3.979 ; 4.134 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.885 ; 5.002 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.334 ; 4.388 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.292 ; 4.571 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.344 ; 2.581 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.421 ; 2.619 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.136 ; 5.214 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 3.173 ; 3.364 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 4.406 ; 4.503 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.459 ; -0.776 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 1.110  ; 0.972  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.634 ; -1.203 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.636 ; -1.203 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.745 ; -1.312 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.925 ; -1.576 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.110  ; 0.972  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 0.853  ; 0.695  ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.628 ; -1.188 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.724 ; -1.297 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -0.512 ; -1.064 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Z          ; clk        ; 6.962  ; 6.850  ; Rise       ; clk             ;
; apin[*]    ; clk        ; 11.438 ; 11.188 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.392  ; 9.347  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.028  ; 9.175  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 11.438 ; 11.188 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.620  ; 8.291  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.986  ; 8.803  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.039  ; 8.802  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.471  ; 9.181  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.743  ; 8.629  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.672  ; 9.251  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.295  ; 4.138  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 11.294 ; 11.843 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 11.177 ; 10.796 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 11.294 ; 11.843 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.333 ; 10.521 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.973  ; 8.306  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.528  ; 7.657  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.420  ; 7.687  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.973  ; 8.306  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.803  ; 7.713  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.519  ; 8.174  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.187  ; 7.061  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.126  ; 7.006  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.173  ; 7.868  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.396  ; 6.339  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.795  ; 6.694  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 8.169  ; 8.174  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.743  ; 6.665  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.052  ; 6.954  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.519  ; 8.174  ; Rise       ; clk             ;
; clkout     ; clk        ; 4.295  ; 4.138  ; Fall       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Z          ; clk        ; 3.180 ; 3.258 ; Rise       ; clk             ;
; apin[*]    ; clk        ; 3.540 ; 3.598 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.912 ; 3.982 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.794 ; 3.879 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 5.021 ; 5.155 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 3.540 ; 3.598 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.868 ; 3.904 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.714 ; 3.861 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.837 ; 4.009 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.780 ; 3.841 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.010 ; 4.140 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.458 ; 2.066 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.477 ; 4.522 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.477 ; 4.643 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.666 ; 4.522 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.840 ; 4.632 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.542 ; 3.496 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.617 ; 3.498 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.546 ; 3.496 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.815 ; 3.758 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.542 ; 3.679 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.980 ; 3.049 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.307 ; 3.419 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 3.275 ; 3.379 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.688 ; 3.852 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 2.980 ; 3.049 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.134 ; 3.224 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 4.034 ; 4.156 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.121 ; 3.209 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.233 ; 3.339 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.797 ; 3.982 ; Rise       ; clk             ;
; clkout     ; clk        ; 2.458 ; 2.066 ; Fall       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.666  ;        ;        ; 8.718  ;
; res        ; apin[1]     ; 8.155  ; 8.514  ; 8.766  ; 8.296  ;
; res        ; apin[2]     ; 10.620 ; 9.202  ; 9.600  ; 10.701 ;
; res        ; apin[3]     ; 7.959  ; 7.679  ; 8.096  ; 7.856  ;
; res        ; apin[4]     ; 8.130  ; 8.596  ; 8.995  ; 8.159  ;
; res        ; apin[5]     ; 8.411  ; 8.094  ; 8.529  ; 8.387  ;
; res        ; apin[6]     ;        ; 8.974  ; 9.480  ;        ;
; res        ; apin[7]     ; 8.084  ; 8.001  ; 8.317  ; 7.990  ;
; res        ; apin[8]     ; 9.013  ; 8.838  ; 9.282  ; 8.819  ;
; res        ; ctpin[0]    ; 10.516 ; 10.329 ; 10.959 ; 10.239 ;
; res        ; ctpin[5]    ; 10.997 ; 11.184 ; 10.865 ; 11.600 ;
; res        ; ctpin[6]    ; 10.126 ;        ;        ; 10.530 ;
; res        ; outpin[0]   ; 7.473  ;        ;        ; 7.863  ;
; res        ; outpin[1]   ;        ; 7.026  ; 6.985  ;        ;
; res        ; outpin[2]   ;        ; 7.647  ; 7.541  ;        ;
; res        ; outpin[3]   ;        ; 7.085  ; 7.388  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.691 ;        ;        ; 11.282 ;
; xpin[1]    ; ctpin[0]    ; 11.334 ;        ;        ; 11.123 ;
; xpin[1]    ; ctpin[5]    ;        ; 11.816 ; 11.621 ;        ;
; xpin[2]    ; ctpin[0]    ; 10.883 ;        ;        ; 10.633 ;
; xpin[2]    ; ctpin[5]    ;        ; 11.524 ; 11.301 ;        ;
; xpin[3]    ; ctpin[0]    ; 10.787 ;        ;        ; 10.666 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.428 ; 11.334 ;        ;
; xpin[4]    ; ctpin[5]    ; 7.707  ;        ;        ; 8.239  ;
; xpin[4]    ; ctpin[6]    ;        ; 7.986  ; 8.029  ;        ;
; xpin[5]    ; ctpin[0]    ; 8.843  ;        ;        ; 8.628  ;
; xpin[5]    ; ctpin[5]    ; 7.784  ; 9.325  ; 9.126  ; 8.277  ;
; xpin[5]    ; ctpin[6]    ; 7.959  ;        ;        ; 8.238  ;
; xpin[6]    ; ctpin[0]    ; 11.585 ;        ;        ; 11.335 ;
; xpin[6]    ; ctpin[5]    ;        ; 12.067 ; 11.833 ;        ;
; xpin[8]    ; ctpin[5]    ; 11.118 ;        ;        ; 11.651 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.510 ;       ;       ; 3.825 ;
; res        ; apin[1]     ; 3.582 ; 3.933 ; 4.133 ; 3.968 ;
; res        ; apin[2]     ; 5.074 ; 4.763 ; 4.852 ; 5.472 ;
; res        ; apin[3]     ; 3.541 ; 3.379 ; 3.629 ; 3.779 ;
; res        ; apin[4]     ; 3.790 ; 4.186 ; 4.285 ; 4.114 ;
; res        ; apin[5]     ; 3.818 ; 3.773 ; 3.986 ; 4.129 ;
; res        ; apin[6]     ;       ; 4.064 ; 4.161 ;       ;
; res        ; apin[7]     ; 3.560 ; 3.845 ; 3.978 ; 3.929 ;
; res        ; apin[8]     ; 3.864 ; 4.292 ; 4.349 ; 4.211 ;
; res        ; ctpin[0]    ; 4.285 ; 4.628 ; 4.703 ; 4.731 ;
; res        ; ctpin[5]    ; 4.481 ; 4.523 ; 5.013 ; 4.612 ;
; res        ; ctpin[6]    ; 4.654 ;       ;       ; 4.722 ;
; res        ; outpin[0]   ; 3.704 ;       ;       ; 3.837 ;
; res        ; outpin[1]   ;       ; 3.276 ; 3.634 ;       ;
; res        ; outpin[2]   ;       ; 3.539 ; 3.904 ;       ;
; res        ; outpin[3]   ;       ; 3.446 ; 3.613 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.021 ;       ;       ; 5.392 ;
; xpin[1]    ; ctpin[0]    ; 4.923 ;       ;       ; 5.662 ;
; xpin[1]    ; ctpin[5]    ;       ; 5.114 ; 5.878 ;       ;
; xpin[2]    ; ctpin[0]    ; 4.777 ;       ;       ; 5.499 ;
; xpin[2]    ; ctpin[5]    ;       ; 5.015 ; 5.781 ;       ;
; xpin[3]    ; ctpin[0]    ; 4.772 ;       ;       ; 5.538 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.010 ; 5.820 ;       ;
; xpin[4]    ; ctpin[5]    ; 3.720 ;       ;       ; 3.870 ;
; xpin[4]    ; ctpin[6]    ;       ; 3.654 ; 4.213 ;       ;
; xpin[5]    ; ctpin[0]    ; 3.816 ;       ;       ; 4.321 ;
; xpin[5]    ; ctpin[5]    ; 3.745 ; 4.007 ; 4.537 ; 3.890 ;
; xpin[5]    ; ctpin[6]    ; 3.928 ;       ;       ; 4.017 ;
; xpin[6]    ; ctpin[0]    ; 4.989 ;       ;       ; 5.722 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.180 ; 5.938 ;       ;
; xpin[8]    ; ctpin[5]    ; 5.144 ;       ;       ; 5.527 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; clkout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 309      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 309      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 94    ; 94   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jun 05 17:47:55 2019
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.925
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.925       -34.584 clk 
Info: Worst-case hold slack is 0.752
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.752         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.625
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.625       -31.455 clk 
Info: Worst-case hold slack is 0.697
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.697         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.144
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.144        -7.550 clk 
Info: Worst-case hold slack is 0.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.289         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.710 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 273 megabytes
    Info: Processing ended: Wed Jun 05 17:48:10 2019
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:04


