module xl_generate(clk,clr,dout);
input clk, clr;
output reg dout;
reg [7:0]data;
always@(podedge clk)
	begin
	if(!clr)
		begin
			dout<=0;
			data<=8'00010110;//待产生的序列，根据需要修改。
		end
	else
		begin
			dout<=data[7];
			data<={data[6:0],data[7]};
		end
endmodule

