### 1. (名词解释, 10.0 分)

1. CPU  

2. CPI

3. CU

4. MAR

5. SRAM

6. MIPS

7. Cache

8. ALU

9. EEPROM

10. FLOPS


1. **CPU**（Central Processing Unit）
    
    - 中央处理器，是计算机的核心部件，负责解释和执行指令。
2. **CPI**（Cycles Per Instruction）
    
    - 每条指令的时钟周期数，是衡量计算机性能的一个指标。
    - ![[Pasted image 20240610165218.png]]
1. **CU**（Control Unit）
    
    - 控制单元，负责从内存中提取指令，解码并执行这些指令，协调CPU的各个部分。
    - ![[Pasted image 20240610165238.png]]
1. **MAR**（Memory Address Register）
    
    - 内存地址寄存器，用于存储当前正在被访问的内存地址。
5. **SRAM**（Static Random-Access Memory）
    
    - 静态随机存取存储器，一种高速的、用于缓存的存储器，数据在电源开启时保持不变。
6. **MIPS**（Million Instructions Per Second）
    
    - 每秒百万条指令，衡量计算机执行速度的指标。
7. **Cache**
    
    - 缓存，存储常用数据以加快访问速度，通常位于CPU与主内存之间。
8. **ALU**（Arithmetic Logic Unit）
    
    - 算术逻辑单元，负责执行基本的算术和逻辑运算。
9. **EEPROM**（Electrically Erasable Programmable Read-Only Memory）
    
    - 电可擦除可编程只读存储器，可以电擦除并重新编程，用于存储固件和其他数据。
10. **FLOPS**（Floating Point Operations Per Second）
    
    - 每秒浮点运算次数，衡量计算机处理浮点运算能力的指标。
# 2.常见的总线集中控制优先权仲裁方式有哪些？
### 1. 链式查询方式（Daisy Chain Arbitration）

**原理**：

- **设备按顺序连接成链条，优先级由设备在链条中的位置决定。链条的开头优先级最高，末尾优先级最低。**

**特点**：

- 简单易实现，硬件开销较低。
- 优先级固定，链条前面的设备优先级高，可能导致后面的设备长时间得不到服务。
- 如果链条中的某个设备发生故障，可能会影响后续设备的正常工作。

### 2. 计数器定时查询方式（Counter Timed Polling Arbitration）

**原理**：

- **通过一个计数器按顺序定时查询每个设备的总线请求，按顺序分配总线控制权。**

**特点**：

- 简单和较为公平，所有设备都有机会获得总线控制权。
- 响应时间可能较长，特别是当设备数量较多时。
- 实现较为复杂，需要精确的时间管理和计数器设计。

### 3. 独立请求方式（Independent Request Arbitration）

**原理**：

- **每个设备独立地通过各自的请求线向总线控制器发送总线请求信号，总线控制器根据预定优先级规则进行仲裁。**

**特点**：

- 灵活性高，可以设计多种优先级规则（如固定优先级、动态优先级等）。
- 中央化管理，易于控制和调整。
- 硬件实现复杂度较高，需要处理多个独立请求信号。
- 总线控制器可能成为性能瓶颈，特别是在设备数量较多或总线请求频繁的情况下。
# 3.常用的提高访存速度的措施有哪些
1. **缓存**：在CPU和主存之间引入一个或多个层次的高速缓存（L1、L2、L3等），用于存放经常访问的数据。

2. **内存分级存储**：采用分级存储体系结构，将存储器分为不同速度和容量的层次，如寄存器、缓存、主存和外存。

3. **内存并行技术**：双通道和多通道存储：通过双通道或多通道存储布局，使得CPU可以同时访问多个内存模块，提高数据传输带宽。

4. **内存访问优化**：确保数据在内存中的地址对齐，提高访问效率。

5. **高速内存技术**：采用速度更快的内存技术，提高整体存储器访问速度，如DDR3、DDR4、DDR5。
# 4，io设备与主机信息传送的控制方式有哪些


1. **程序控制I/O（Programmed I/O）**：由CPU直接控制I/O操作，通过执行I/O指令进行数据传输。
   - **方式**：
     - **轮询（Polling）**：CPU不断轮询I/O设备的状态寄存器，检查设备是否准备好进行数据传输。
     - **指令控制**：CPU执行特定的I/O指令来读取或写入数据。

2. **中断驱动I/O**：I/O设备在需要CPU处理时发出中断请求，CPU停止当前执行的任务，转去执行中断服务例程，处理I/O操作。
3. **直接存储器访问（DMA）**：DMA控制器（DMAC）直接在内存和I/O设备之间进行数据传输，而无需CPU的干预。

4. **通道I/O**：通过专用的I/O通道处理器或I/O通道（Channel）来管理复杂的I/O操作。


# 5.RISC 的主要特点有哪些？
![[Pasted image 20240611215501.png]]

# 6.组合逻辑方法设计CU 的步骤是什么？
1. 定义指令集架构（ISA）确定处理器支持的指令集，包括每条指令的格式和操作码。2. 构建状态图或状态表描述每条指令的执行步骤，每个状态表示一个微操作。3. 确定控制信号为每个状态确定需要激活的控制信号。4. 编码状态将状态进行二进制编码。5. 设计状态寄存器设计用于存储当前状态的寄存器。6. 设计状态转换逻辑使用组合逻辑电路，根据当前状态和输入条件确定下一个状态。7. 设计输出逻辑根据当前状态生成控制信号，通过组合逻辑电路实现。8. 实现控制单元将状态寄存器、状态转换逻辑和输出逻辑组合在一起，构成完整的控制单元。示例：简单的控制单元设计

# 主存cache映射大题
![[Pasted image 20240610215241.png]]![[Pasted image 20240610215258.png]]
![[Pasted image 20240610220641.png]]
![[Pasted image 20240610220648.png]]![[Pasted image 20240610220654.png]]![[Pasted image 20240610220700.png]]![[Pasted image 20240610221328.png]]
说人话
直接相连 剩余位数+块数+块大小位数
全相连 剩余+块大小位数
组相连 剩余+组数+块大小位数

# 磁盘组大题
![[Pasted image 20240610225025.png]]![[Pasted image 20240611171111.png]]




# 设某机配有基址寄存器和变址寄存器，采用一地址格式的指令系统，允许  

直接和间接寻址，且指令字长、机器字长和存储字长均为16 位。

（1）若采用单字长指令，能完成56 种操作，则指令可直接寻址的范围是多

少？一次间接寻址的寻址范围是多少？画出其指令格式并说明各字段

的含义。 

（2）若存储字长不变，可采用什么方法直接访问容量为32MB 的主存？
![[Pasted image 20240611215122.png]]
![[Pasted image 20240611215046.png]]

# 设某机配有A、B、C 3 台设备，其优先级按A -> B -> C 降序排列，为改  

变中断处理次序，它们的中断屏蔽字设置如下：

设备   屏蔽字

  A     1 1 1

  B     0 1 0

  C     0 1 1

现假设A、B、C 中断服务程序的执行时间均为20μS，A 于第10μS 时刻发出中断请求，B 于第20μS 时刻发出中断请求，C 于第40uS 时刻发出中断请求。请以时间为横轴，画出CPU 执行各服务程序的轨迹图。
![[Pasted image 20240611195523.png]]
![[Screenshot_2024-06-11-20-04-37-760_com.zmzx.colle.jpg]]![[Screenshot_2024-06-11-20-04-33-856_com.zmzx.colle.jpg]]
![[Screenshot_2024-06-11-20-05-11-236_com.zmzx.colle.jpg]]


# 现有64K×4 位的存储芯片若干，需要组成一个128K×8 位的存储器。  
## 判断存储芯片的数据线和地址线
![[Pasted image 20240611194442.png]]

（1）该存储芯片的数据线和地址线各多少根？ 

（2）该存储器的数据线和地址线各多少根？   

（3）画出存储器扩容的完整连接图。
![[Pasted image 20240611213036.png]] ![[Pasted image 20240611214458.png]]
# 详见课本398 页。设CPU 中各部件及其连接关系如下图所示，图中W 是写控制标志，R 是读

控制标志，R1 和R2 是暂存器。

（1）假设要求再去之周期由ALU 完成（PC+1）→PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。

（2）写出指令“ADD #α”（#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需要的微操作命令及节拍安排。![[1f1f4d93d659124e73bf122ad0f0ce24_d2377883d96434ba3dfd444e25452c01.png]]


# 模拟又模拟
![[d03ee6a38c7b50ed4d2de407abb11994_dfb5d2997a0863eb35b8a9f07ad75f08.jpg]]
![[9de203f8a67a48faa9cbf686275aeb66_9b42b3d27558eb531069532000c11080.jpg]]![[Pasted image 20240619170531.png]]
## 总线带宽 存储器带宽
![[Pasted image 20240619220034.png]]![[Pasted image 20240619220044.png]]





# 缓存

![[Pasted image 20240620011633.png]]
![[571cf14e5cc479d8e64c078153fbbcf5_067acf6503386643842336f327c84063.jpg]]




![[Pasted image 20240620011639.png]]
![[cd82503dd02b72043fd5613332433855_2958ef7eaa1542d593e3b314a0bf9dee.jpg]]
![[Pasted image 20240620021824.png]]
![[Pasted image 20240620021833.png]]![[Pasted image 20240620021842.png]]


![[82db837d7e7bad5197957a7c6633ed10_8d8227ae0f137660077a8ea36bcc1832.jpg]]
![[677c9be77825bf7e1aa61826193ff2c1_b0cf7466d53bc466751bc58bf336486c.jpg]]
![[10e37d592518db092286d20c585be6c2_fb8f268957fd14090072c10cad29e0e2.jpg]]



![[d1ded6705a6b81205a5f2aa06cc7fb4e_9e23180e6f4abdadea82853af4d87ed2.jpg]]![[7615c2cf695b01888cdcd9d346bd8579_a80013eb8cc3bc4e4fd212b15999631b.jpg]]![[0905572cb632ed5621f18884dfe0b990_10f208df662ce9f3ee4ab117d52a98bf.jpg]]![[df956bb6d039a6ca0bad7c69125026d2_31d572892b7713ad0ef071c7e1ce1684.jpg]]