Fitter report for Farrow_filters
Mon May  8 17:42:14 2023
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+-----------------------------------+------------------------------------------------+
; Fitter Status                     ; Successful - Mon May  8 17:42:14 2023          ;
; Quartus Prime Version             ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                     ; Farrow_filters                                 ;
; Top-level Entity Name             ; Farrow_Canonic                                 ;
; Family                            ; Arria II GX                                    ;
; Device                            ; EP2AGX45CU17I3                                 ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; 2 %                                            ;
;     Combinational ALUTs           ; 603 / 36,100 ( 2 % )                           ;
;     Memory ALUTs                  ; 16 / 18,050 ( < 1 % )                          ;
;     Dedicated logic registers     ; 354 / 36,100 ( < 1 % )                         ;
; Total registers                   ; 370                                            ;
; Total pins                        ; 48 / 176 ( 27 % )                              ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 72 / 2,939,904 ( < 1 % )                       ;
; DSP block 18-bit elements         ; 12 / 232 ( 5 % )                               ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                                  ;
; Total PLLs                        ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                        ; 0 / 2 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+--------------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                         ; Action          ; Operation        ; Reason              ; Node Port    ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+--------------+----------------+--------------------------------------------------+------------------+-----------------------+
; Delay1_out1[0]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[0]~output                                   ; I                ;                       ;
; Delay1_out1[1]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[1]~output                                   ; I                ;                       ;
; Delay1_out1[2]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[2]~output                                   ; I                ;                       ;
; Delay1_out1[3]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[3]~output                                   ; I                ;                       ;
; Delay1_out1[4]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[4]~output                                   ; I                ;                       ;
; Delay1_out1[5]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[5]~output                                   ; I                ;                       ;
; Delay1_out1[6]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[6]~output                                   ; I                ;                       ;
; Delay1_out1[7]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[7]~output                                   ; I                ;                       ;
; Delay1_out1[8]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[8]~output                                   ; I                ;                       ;
; Delay1_out1[9]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[9]~output                                   ; I                ;                       ;
; Delay1_out1[10]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[10]~output                                  ; I                ;                       ;
; Delay1_out1[11]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[11]~output                                  ; I                ;                       ;
; Delay1_out1[12]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[12]~output                                  ; I                ;                       ;
; Delay1_out1[13]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[13]~output                                  ; I                ;                       ;
; Delay1_out1[14]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[14]~output                                  ; I                ;                       ;
; Delay1_out1[15]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; Out1[15]~output                                  ; I                ;                       ;
; Delay9_out1[0]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay9_out1[1]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay9_out1[2]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay9_out1[3]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay9_out1[4]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay9_out1[5]                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay19_out1[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[12]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[13]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[14]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[15]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[16]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[17]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[18]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[19]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[20]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[21]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[22]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[23]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[24]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[25]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[26]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[27]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[28]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[29]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[30]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[31]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[32]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[33]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[34]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay19_out1[35]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5  ; DATAOUT          ;                       ;
; Delay21_out1[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAA            ;                       ;
; Delay21_out1[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[12]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[13]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[14]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[15]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[16]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[17]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[18]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[19]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[20]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[21]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[22]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay21_out1[23]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAA            ;                       ;
; Delay25_out1[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[0]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[0]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[0]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[0]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[1]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[1]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[1]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[1]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[2]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[2]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[2]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[2]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[3]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[3]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[3]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[3]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[4]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[4]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[4]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[4]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[5]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[5]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[5]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[5]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[6]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[6]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[6]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[6]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[7]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[7]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[7]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[7]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[8]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[8]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[8]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[8]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[9]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay25_out1[9]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[9]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[9]~_Duplicate_2                     ; Q                ;                       ;
; Delay25_out1[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[10]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay25_out1[10]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[10]~_Duplicate_1                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[10]~_Duplicate_2                    ; Q                ;                       ;
; Delay25_out1[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay25_out1[11]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay25_out1[11]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay25_out1[11]~_Duplicate_1                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay25_out1[11]~_Duplicate_2                    ; Q                ;                       ;
; Delay26_out1[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[0]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[0]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[0]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[0]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[1]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[1]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[1]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[1]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[2]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[2]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[2]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[2]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[3]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[3]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[3]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[3]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[4]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[4]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[4]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[4]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[5]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[5]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[5]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[5]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[6]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[6]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[6]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[6]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[7]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[7]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[7]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[7]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[8]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[8]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[8]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[8]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[9]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay26_out1[9]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[9]~_Duplicate_1                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[9]~_Duplicate_2                     ; Q                ;                       ;
; Delay26_out1[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[10]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay26_out1[10]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[10]~_Duplicate_1                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[10]~_Duplicate_2                    ; Q                ;                       ;
; Delay26_out1[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay26_out1[11]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay26_out1[11]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay26_out1[11]~_Duplicate_1                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay26_out1[11]~_Duplicate_2                    ; Q                ;                       ;
; Delay27_out1[0]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[0]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[0]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[0]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[1]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[1]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[1]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[1]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[2]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[2]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[2]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[2]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[3]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[3]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[3]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[3]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[4]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[4]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[4]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[4]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[5]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[5]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[5]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[5]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[6]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[6]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[6]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[6]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[7]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[7]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[7]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[7]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[8]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[8]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[8]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[8]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[9]                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[9]                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[9]~_Duplicate_1                     ; Q                ;                       ;
; Delay27_out1[9]~_Duplicate_1                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[10]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[10]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[10]~_Duplicate_1                    ; Q                ;                       ;
; Delay27_out1[10]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; Delay27_out1[11]                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ; DATAB            ;                       ;
; Delay27_out1[11]                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q            ;                ; Delay27_out1[11]~_Duplicate_1                    ; Q                ;                       ;
; Delay27_out1[11]~_Duplicate_1                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q            ;                ; lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ; DATAB            ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg1FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg2FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg1FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg2FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a1~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a1~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a2~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a2~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a3~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a3~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a4~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a4~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a5~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a5~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a6~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a6~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a7~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a7~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a8~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a8~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a9~FITTER_CREATED_MLAB_CELL0           ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a9~porta_datain_reg0FITTER_CREATED_FF  ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a10~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a10~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a11~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a11~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a12~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a12~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a13~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a13~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a14~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a14~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a15~FITTER_CREATED_MLAB_CELL0          ; Created         ; Placement        ; Location assignment ; PORTBDATAOUT ;                ;                                                  ;                  ;                       ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a15~porta_datain_reg0FITTER_CREATED_FF ; Created         ; Placement        ; Location assignment ; Q            ;                ;                                                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+--------------+----------------+--------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1169 ) ; 0.00 % ( 0 / 1169 )        ; 0.00 % ( 0 / 1169 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1169 ) ; 0.00 % ( 0 / 1169 )        ; 0.00 % ( 0 / 1169 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1167 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents/FPGA_Projects/output_files/Farrow_filters.pin.


+-----------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------+
; Resource                                                                          ; Usage                       ;
+-----------------------------------------------------------------------------------+-----------------------------+
; ALUTs Used                                                                        ; 619 / 36,100 ( 2 % )        ;
;     -- Combinational ALUTs                                                        ; 603 / 36,100 ( 2 % )        ;
;     -- Memory ALUTs                                                               ; 16 / 18,050 ( < 1 % )       ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )          ;
; Dedicated logic registers                                                         ; 354 / 36,100 ( < 1 % )      ;
;                                                                                   ;                             ;
; Combinational ALUT usage by number of inputs                                      ;                             ;
;     -- 7 input functions                                                          ; 0                           ;
;     -- 6 input functions                                                          ; 1                           ;
;     -- 5 input functions                                                          ; 9                           ;
;     -- 4 input functions                                                          ; 58                          ;
;     -- <=3 input functions                                                        ; 535                         ;
;                                                                                   ;                             ;
; Combinational ALUTs by mode                                                       ;                             ;
;     -- normal mode                                                                ; 86                          ;
;     -- extended LUT mode                                                          ; 0                           ;
;     -- arithmetic mode                                                            ; 416                         ;
;     -- shared arithmetic mode                                                     ; 101                         ;
;                                                                                   ;                             ;
; Logic utilization                                                                 ; 656 / 36,100 ( 2 % )        ;
;     -- Difficulty Clustering Design                                               ; Low                         ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 674                         ;
;         -- Combinational with no register                                         ; 320                         ;
;         -- Register only                                                          ; 55                          ;
;         -- Combinational with a register                                          ; 299                         ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -24                         ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 6                           ;
;         -- Unavailable due to Memory LAB use                                      ; 4                           ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                           ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 2                           ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                           ;
;         -- Unavailable due to LAB input limits                                    ; 0                           ;
;                                                                                   ;                             ;
; Total registers*                                                                  ; 370                         ;
;     -- Dedicated logic registers                                                  ; 354 / 36,100 ( < 1 % )      ;
;     -- I/O registers                                                              ; 16 / 912 ( 2 % )            ;
;     -- LUT_REGs                                                                   ; 0                           ;
;                                                                                   ;                             ;
; Memory LAB cells by mode                                                          ;                             ;
;     -- 64-address deep                                                            ; 0                           ;
;     -- 32-address deep                                                            ; 16                          ;
;                                                                                   ;                             ;
; ALMs:  partially or completely used                                               ; 368 / 18,050 ( 2 % )        ;
;                                                                                   ;                             ;
; Total LABs:  partially or completely used                                         ; 46 / 1,805 ( 3 % )          ;
;     -- Logic LABs                                                                 ; 45 / 46 ( 98 % )            ;
;     -- Memory LABs                                                                ; 1 / 46 ( 2 % )              ;
;                                                                                   ;                             ;
; Virtual pins                                                                      ; 0                           ;
; I/O pins                                                                          ; 48 / 176 ( 27 % )           ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )              ;
;                                                                                   ;                             ;
; M9K blocks                                                                        ; 1 / 319 ( < 1 % )           ;
; Total MLAB memory bits                                                            ; 80                          ;
; Total block memory bits                                                           ; 72 / 2,939,904 ( < 1 % )    ;
; Total block memory implementation bits                                            ; 9,216 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 12 / 232 ( 5 % )            ;
; PLLs                                                                              ; 0 / 4 ( 0 % )               ;
; Global signals                                                                    ; 2                           ;
;     -- Global clocks                                                              ; 2 / 16 ( 13 % )             ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )              ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )              ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )               ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )               ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )               ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )               ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )               ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )               ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )               ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)                                            ; 0.3% / 0.3% / 0.4%          ;
; Peak interconnect usage (total/H/V)                                               ; 5.6% / 5.1% / 6.4%          ;
; Maximum fan-out                                                                   ; 395                         ;
; Highest non-global fan-out                                                        ; 379                         ;
; Total fan-out                                                                     ; 3519                        ;
; Average fan-out                                                                   ; 3.12                        ;
+-----------------------------------------------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 656 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 674                   ; 0                              ;
;         -- Combinational with no register                                         ; 320                   ; 0                              ;
;         -- Register only                                                          ; 55                    ; 0                              ;
;         -- Combinational with a register                                          ; 299                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -24                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 6                     ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 4                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 2                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 619 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 603 / 36100 ( 2 % )   ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 16 / 18050 ( < 1 % )  ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 354 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 0                     ; 0                              ;
;     -- 6 input functions                                                          ; 1                     ; 0                              ;
;     -- 5 input functions                                                          ; 9                     ; 0                              ;
;     -- 4 input functions                                                          ; 58                    ; 0                              ;
;     -- <=3 input functions                                                        ; 535                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 86                    ; 0                              ;
;     -- extended LUT mode                                                          ; 0                     ; 0                              ;
;     -- arithmetic mode                                                            ; 416                   ; 0                              ;
;     -- shared arithmetic mode                                                     ; 101                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 370                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 354 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 16                    ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 16                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 368 / 18050 ( 2 % )   ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 46 / 1805 ( 3 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 45                    ; 0                              ;
;     -- Memory LABs                                                                ; 1                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 48                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 12 / 232 ( 5 % )      ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 72                    ; 0                              ;
; Total block memory implementation bits                                            ; 9216                  ; 0                              ;
; M9K block                                                                         ; 1 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 2 / 126 ( 1 % )       ; 0 / 126 ( 0 % )                ;
; Double data rate I/O output circuitry                                             ; 16 / 368 ( 4 % )      ; 0 / 368 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 4060                  ; 1                              ;
;     -- Registered Connections                                                     ; 968                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 31                    ; 0                              ;
;     -- Output Ports                                                               ; 17                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; In1[0]     ; V5    ; 4A       ; 43           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[10]    ; L5    ; 5A       ; 59           ; 7            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[11]    ; Y2    ; 4A       ; 32           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[12]    ; Y1    ; 4A       ; 33           ; 0            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[13]    ; W1    ; 4A       ; 33           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[14]    ; Y3    ; 4A       ; 32           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[15]    ; U9    ; 4A       ; 33           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[1]     ; R2    ; 5A       ; 59           ; 6            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[2]     ; Y5    ; 4A       ; 32           ; 0            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[3]     ; M2    ; 5A       ; 59           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[4]     ; V10   ; 4A       ; 29           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[5]     ; Y6    ; 4A       ; 30           ; 0            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[6]     ; W6    ; 4A       ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[7]     ; Y4    ; 4A       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[8]     ; B1    ; 7A       ; 42           ; 56           ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In1[9]     ; V9    ; 4A       ; 29           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[0]     ; V7    ; 4A       ; 30           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[10]    ; W7    ; 4A       ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[11]    ; V8    ; 4A       ; 33           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[1]     ; M1    ; 5A       ; 59           ; 6            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[2]     ; N4    ; 5A       ; 59           ; 9            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[3]     ; V4    ; 4A       ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[4]     ; V6    ; 4A       ; 43           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[5]     ; W4    ; 4A       ; 43           ; 0            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[6]     ; Y7    ; 4A       ; 29           ; 0            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[7]     ; U7    ; 4A       ; 30           ; 0            ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[8]     ; L3    ; 5A       ; 59           ; 9            ; 62           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; In2[9]     ; T1    ; 5A       ; 59           ; 6            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk        ; T10   ; 3A       ; 26           ; 0            ; 31           ; 395                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk_enable ; L4    ; 5A       ; 59           ; 9            ; 0            ; 379                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset      ; U10   ; 3A       ; 26           ; 0            ; 93           ; 329                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Out1[0]  ; R4    ; 4A       ; 56           ; 0            ; 62           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[10] ; R6    ; 4A       ; 45           ; 0            ; 93           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[11] ; P3    ; 4A       ; 48           ; 0            ; 0            ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[12] ; V1    ; 4A       ; 45           ; 0            ; 62           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[13] ; T4    ; 4A       ; 56           ; 0            ; 31           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[14] ; P6    ; 4A       ; 45           ; 0            ; 31           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[15] ; V3    ; 4A       ; 47           ; 0            ; 93           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[1]  ; T7    ; 4A       ; 48           ; 0            ; 31           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[2]  ; V2    ; 4A       ; 45           ; 0            ; 0            ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[3]  ; P4    ; 4A       ; 56           ; 0            ; 0            ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[4]  ; U2    ; 4A       ; 47           ; 0            ; 0            ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[5]  ; U6    ; 4A       ; 48           ; 0            ; 93           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[6]  ; U3    ; 4A       ; 47           ; 0            ; 31           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[7]  ; U4    ; 4A       ; 56           ; 0            ; 93           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[8]  ; R3    ; 4A       ; 48           ; 0            ; 62           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out1[9]  ; U1    ; 4A       ; 47           ; 0            ; 62           ; yes             ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ce_out   ; M5    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                         ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                          ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                        ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                            ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                            ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                            ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                            ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                          ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                       ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                              ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; C16      ; ASDO                             ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                             ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                            ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                             ; -                      ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 22 ( 14 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 36 / 38 ( 95 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 9 / 18 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 38 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 359        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 363        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 361        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; In1[8]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 360        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 358        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 364        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 362        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; In2[8]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 188        ; 5A       ; clk_enable                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; In1[10]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; In2[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 180        ; 5A       ; In1[3]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 187        ; 5A       ; ce_out                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 185        ; 5A       ; In2[2]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; Out1[11]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ; 172        ; 4A       ; Out1[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; Out1[14]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; In1[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 150        ; 4A       ; Out1[8]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 170        ; 4A       ; Out1[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; Out1[10]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; In2[9]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; Out1[13]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; Out1[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; Out1[9]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U2       ; 148        ; 4A       ; Out1[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 147        ; 4A       ; Out1[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 169        ; 4A       ; Out1[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; Out1[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 111        ; 4A       ; In2[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; In1[15]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 101        ; 3A       ; reset                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; Out1[12]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V2       ; 144        ; 4A       ; Out1[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; Out1[15]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 140        ; 4A       ; In2[3]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 139        ; 4A       ; In1[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; In2[4]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 109        ; 4A       ; In2[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 117        ; 4A       ; In2[11]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 107        ; 4A       ; In1[9]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; In1[4]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; In1[13]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; In2[5]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; In1[6]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 108        ; 4A       ; In2[10]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; In1[12]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 115        ; 4A       ; In1[11]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; In1[14]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; In1[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 114        ; 4A       ; In1[2]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 110        ; 4A       ; In1[5]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 106        ; 4A       ; In2[6]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; ce_out     ; Incomplete set of assignments ;
; Out1[0]    ; Incomplete set of assignments ;
; Out1[1]    ; Incomplete set of assignments ;
; Out1[2]    ; Incomplete set of assignments ;
; Out1[3]    ; Incomplete set of assignments ;
; Out1[4]    ; Incomplete set of assignments ;
; Out1[5]    ; Incomplete set of assignments ;
; Out1[6]    ; Incomplete set of assignments ;
; Out1[7]    ; Incomplete set of assignments ;
; Out1[8]    ; Incomplete set of assignments ;
; Out1[9]    ; Incomplete set of assignments ;
; Out1[10]   ; Incomplete set of assignments ;
; Out1[11]   ; Incomplete set of assignments ;
; Out1[12]   ; Incomplete set of assignments ;
; Out1[13]   ; Incomplete set of assignments ;
; Out1[14]   ; Incomplete set of assignments ;
; Out1[15]   ; Incomplete set of assignments ;
; clk_enable ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; reset      ; Incomplete set of assignments ;
; In1[15]    ; Incomplete set of assignments ;
; In1[14]    ; Incomplete set of assignments ;
; In1[13]    ; Incomplete set of assignments ;
; In1[12]    ; Incomplete set of assignments ;
; In1[11]    ; Incomplete set of assignments ;
; In1[10]    ; Incomplete set of assignments ;
; In1[9]     ; Incomplete set of assignments ;
; In1[8]     ; Incomplete set of assignments ;
; In1[7]     ; Incomplete set of assignments ;
; In1[6]     ; Incomplete set of assignments ;
; In1[5]     ; Incomplete set of assignments ;
; In1[4]     ; Incomplete set of assignments ;
; In1[3]     ; Incomplete set of assignments ;
; In1[2]     ; Incomplete set of assignments ;
; In1[1]     ; Incomplete set of assignments ;
; In1[0]     ; Incomplete set of assignments ;
; In2[0]     ; Incomplete set of assignments ;
; In2[1]     ; Incomplete set of assignments ;
; In2[2]     ; Incomplete set of assignments ;
; In2[3]     ; Incomplete set of assignments ;
; In2[4]     ; Incomplete set of assignments ;
; In2[5]     ; Incomplete set of assignments ;
; In2[6]     ; Incomplete set of assignments ;
; In2[7]     ; Incomplete set of assignments ;
; In2[8]     ; Incomplete set of assignments ;
; In2[9]     ; Incomplete set of assignments ;
; In2[10]    ; Incomplete set of assignments ;
; In2[11]    ; Incomplete set of assignments ;
; ce_out     ; Missing location assignment   ;
; Out1[0]    ; Missing location assignment   ;
; Out1[1]    ; Missing location assignment   ;
; Out1[2]    ; Missing location assignment   ;
; Out1[3]    ; Missing location assignment   ;
; Out1[4]    ; Missing location assignment   ;
; Out1[5]    ; Missing location assignment   ;
; Out1[6]    ; Missing location assignment   ;
; Out1[7]    ; Missing location assignment   ;
; Out1[8]    ; Missing location assignment   ;
; Out1[9]    ; Missing location assignment   ;
; Out1[10]   ; Missing location assignment   ;
; Out1[11]   ; Missing location assignment   ;
; Out1[12]   ; Missing location assignment   ;
; Out1[13]   ; Missing location assignment   ;
; Out1[14]   ; Missing location assignment   ;
; Out1[15]   ; Missing location assignment   ;
; clk_enable ; Missing location assignment   ;
; clk        ; Missing location assignment   ;
; reset      ; Missing location assignment   ;
; In1[15]    ; Missing location assignment   ;
; In1[14]    ; Missing location assignment   ;
; In1[13]    ; Missing location assignment   ;
; In1[12]    ; Missing location assignment   ;
; In1[11]    ; Missing location assignment   ;
; In1[10]    ; Missing location assignment   ;
; In1[9]     ; Missing location assignment   ;
; In1[8]     ; Missing location assignment   ;
; In1[7]     ; Missing location assignment   ;
; In1[6]     ; Missing location assignment   ;
; In1[5]     ; Missing location assignment   ;
; In1[4]     ; Missing location assignment   ;
; In1[3]     ; Missing location assignment   ;
; In1[2]     ; Missing location assignment   ;
; In1[1]     ; Missing location assignment   ;
; In1[0]     ; Missing location assignment   ;
; In2[0]     ; Missing location assignment   ;
; In2[1]     ; Missing location assignment   ;
; In2[2]     ; Missing location assignment   ;
; In2[3]     ; Missing location assignment   ;
; In2[4]     ; Missing location assignment   ;
; In2[5]     ; Missing location assignment   ;
; In2[6]     ; Missing location assignment   ;
; In2[7]     ; Missing location assignment   ;
; In2[8]     ; Missing location assignment   ;
; In2[9]     ; Missing location assignment   ;
; In2[10]    ; Missing location assignment   ;
; In2[11]    ; Missing location assignment   ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                     ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP 18-bit Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                    ; Entity Name     ; Library Name ;
;                                                ;                     ;              ;          ;           ;                           ;               ;                   ;      ;                     ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                        ;                 ;              ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |Farrow_Canonic                                ; 603 (386)           ; 16 (0)       ; 0 (0)    ; 368 (243) ; 354 (301)                 ; 16 (16)       ; 72                ; 1    ; 12                  ; 0       ; 0         ; 0         ; 3         ; 48   ; 0            ; 320 (131)                      ; 55 (50)            ; 299 (255)                     ; |Farrow_Canonic                                                                                                                        ; Farrow_Canonic  ; work         ;
;    |altshift_taps:Delay11_out1_rtl_0|          ; 21 (0)              ; 16 (0)       ; 0 (0)    ; 33 (0)    ; 47 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 3 (0)              ; 44 (0)                        ; |Farrow_Canonic|altshift_taps:Delay11_out1_rtl_0                                                                                       ; altshift_taps   ; work         ;
;       |shift_taps_b201:auto_generated|         ; 21 (8)              ; 16 (0)       ; 0 (0)    ; 33 (5)    ; 47 (4)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (1)                          ; 3 (0)              ; 44 (7)                        ; |Farrow_Canonic|altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated                                                        ; shift_taps_b201 ; work         ;
;          |altsyncram_kjc1:altsyncram5|         ; 0 (0)               ; 16 (16)      ; 0 (0)    ; 25 (25)   ; 38 (38)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 35 (35)                       ; |Farrow_Canonic|altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5                            ; altsyncram_kjc1 ; work         ;
;          |cntr_b5h:cntr6|                      ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 2 (2)                         ; |Farrow_Canonic|altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6                                         ; cntr_b5h        ; work         ;
;          |cntr_olf:cntr1|                      ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 4 (4)                         ; |Farrow_Canonic|altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_olf:cntr1                                         ; cntr_olf        ; work         ;
;    |altshift_taps:Delay15_out1_rtl_0|          ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)    ; 6 (0)                     ; 0 (0)         ; 72                ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 2 (0)              ; 4 (0)                         ; |Farrow_Canonic|altshift_taps:Delay15_out1_rtl_0                                                                                       ; altshift_taps   ; work         ;
;       |shift_taps_8201:auto_generated|         ; 12 (3)              ; 0 (0)        ; 0 (0)    ; 11 (5)    ; 6 (3)                     ; 0 (0)         ; 72                ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (2)                          ; 2 (2)              ; 4 (1)                         ; |Farrow_Canonic|altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated                                                        ; shift_taps_8201 ; work         ;
;          |altsyncram_cjc1:altsyncram4|         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 72                ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|altsyncram_cjc1:altsyncram4                            ; altsyncram_cjc1 ; work         ;
;          |cntr_85h:cntr5|                      ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 1 (1)                         ; |Farrow_Canonic|altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_85h:cntr5                                         ; cntr_85h        ; work         ;
;          |cntr_llf:cntr1|                      ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 2 (2)                         ; |Farrow_Canonic|altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_llf:cntr1                                         ; cntr_llf        ; work         ;
;    |lpm_mult:Mult2|                            ; 95 (0)              ; 0 (0)        ; 0 (0)    ; 58 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 88 (0)                         ; 0 (0)              ; 7 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2                                                                                                         ; lpm_mult        ; work         ;
;       |multcore:mult_core|                     ; 95 (31)             ; 0 (0)        ; 0 (0)    ; 58 (26)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 88 (24)                        ; 0 (0)              ; 7 (7)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core                                                                                      ; multcore        ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 64 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add        ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub     ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h     ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub     ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh     ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add        ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub     ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh     ; work         ;
;    |lpm_mult:Mult3|                            ; 89 (0)              ; 0 (0)        ; 0 (0)    ; 53 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 85 (0)                         ; 0 (0)              ; 4 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3                                                                                                         ; lpm_mult        ; work         ;
;       |multcore:mult_core|                     ; 89 (25)             ; 0 (0)        ; 0 (0)    ; 53 (21)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 85 (21)                        ; 0 (0)              ; 4 (4)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core                                                                                      ; multcore        ; work         ;
;          |mpar_add:padder|                     ; 64 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 64 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add        ; work         ;
;             |lpm_add_sub:adder[0]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub     ; work         ;
;                |add_sub_06h:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_06h:auto_generated                      ; add_sub_06h     ; work         ;
;             |lpm_add_sub:adder[1]|             ; 20 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub     ; work         ;
;                |add_sub_qgh:auto_generated|    ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20 (20)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_qgh:auto_generated                      ; add_sub_qgh     ; work         ;
;             |mpar_add:sub_par_add|             ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add        ; work         ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (0)                         ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub     ; work         ;
;                   |add_sub_ugh:auto_generated| ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (24)                        ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ugh:auto_generated ; add_sub_ugh     ; work         ;
;    |lpm_mult:Mult4|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult4                                                                                                         ; lpm_mult        ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult4|mult_j2t:auto_generated                                                                                 ; mult_j2t        ; work         ;
;    |lpm_mult:Mult5|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult5                                                                                                         ; lpm_mult        ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult5|mult_j2t:auto_generated                                                                                 ; mult_j2t        ; work         ;
;    |lpm_mult:Mult6|                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult6                                                                                                         ; lpm_mult        ; work         ;
;       |mult_j2t:auto_generated|                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 4                   ; 0       ; 0         ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |Farrow_Canonic|lpm_mult:Mult6|mult_j2t:auto_generated                                                                                 ; mult_j2t        ; work         ;
+------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                          ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----------+------+---------+----------+------------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO       ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----------+------+---------+----------+------------+
; ce_out     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; Out1[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[4]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[5]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[6]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[7]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[8]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[9]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[10]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[11]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[12]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[13]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[14]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; Out1[15]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; (1) 80 ps ; --   ; --      ; --       ; --         ;
; clk_enable ; Input    ; (34) 1475 ps  ; (0) 483 ps    ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; clk        ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; reset      ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[15]    ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[14]    ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[13]    ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[12]    ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[11]    ; Input    ; --            ; (50) 1877 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[10]    ; Input    ; (47) 1858 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[9]     ; Input    ; --            ; (48) 1823 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[8]     ; Input    ; (36) 1470 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[7]     ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[6]     ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[5]     ; Input    ; (44) 1704 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[4]     ; Input    ; (48) 1823 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[3]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[2]     ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[1]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In1[0]     ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[0]     ; Input    ; (50) 1877 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[1]     ; Input    ; --            ; (49) 1922 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[2]     ; Input    ; (50) 1948 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[3]     ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[4]     ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[5]     ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[6]     ; Input    ; (45) 1731 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[7]     ; Input    ; (49) 1851 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[8]     ; Input    ; (51) 1977 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[9]     ; Input    ; --            ; (51) 1977 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[10]    ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
; In2[11]    ; Input    ; (50) 1877 ps  ; --            ; --                                                               ; --                                           ; --        ; --   ; --      ; --       ; --         ;
+------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----------+------+---------+----------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk_enable                                                                                                                                          ;                   ;         ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|altsyncram_cjc1:altsyncram4|ram_block7a0                                     ; 0                 ; 34      ;
;      - Delay1_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay1_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay1_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay1_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay1_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay1_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay1_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|dffe7                                                                        ; 0                 ; 34      ;
;      - Delay_out1[15]                                                                                                                               ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_olf:cntr1|counter_reg_bit[0]                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_olf:cntr1|counter_reg_bit[1]                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_olf:cntr1|counter_reg_bit[2]                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|dffe3a[0]                                                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|dffe3a[1]                                                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|dffe3a[2]                                                                    ; 0                 ; 34      ;
;      - Delay_out1[14]                                                                                                                               ; 0                 ; 34      ;
;      - Delay_out1[13]                                                                                                                               ; 0                 ; 34      ;
;      - Delay_out1[12]                                                                                                                               ; 0                 ; 34      ;
;      - Delay_out1[11]                                                                                                                               ; 0                 ; 34      ;
;      - Delay_out1[10]                                                                                                                               ; 0                 ; 34      ;
;      - Delay_out1[9]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[8]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[7]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[6]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[5]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[4]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[3]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[2]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[1]                                                                                                                                ; 0                 ; 34      ;
;      - Delay_out1[0]                                                                                                                                ; 0                 ; 34      ;
;      - Delay13_out1[6]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[5]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[4]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[3]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[2]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[1]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[0]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[7]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[8]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[9]                                                                                                                              ; 0                 ; 34      ;
;      - Delay13_out1[10]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[11]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[12]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[13]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[14]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[15]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[16]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[17]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[18]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[19]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[20]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[21]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[22]                                                                                                                             ; 0                 ; 34      ;
;      - Delay13_out1[23]                                                                                                                             ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit0~0                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|dffe6                                                                        ; 0                 ; 34      ;
;      - Delay10_out1[6]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[5]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[4]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[3]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[2]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[1]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[0]                                                                                                                              ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_llf:cntr1|counter_reg_bit[0]                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_llf:cntr1|counter_reg_bit[1]                                            ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|dffe3a[0]                                                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|dffe3a[1]                                                                    ; 0                 ; 34      ;
;      - Delay10_out1[7]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[8]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[9]                                                                                                                              ; 0                 ; 34      ;
;      - Delay10_out1[10]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[11]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[12]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[13]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[14]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[15]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[16]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[17]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[18]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[19]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[20]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[21]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[22]                                                                                                                             ; 0                 ; 34      ;
;      - Delay10_out1[23]                                                                                                                             ; 0                 ; 34      ;
;      - Delay26_out1[0]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[1]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[2]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[3]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[4]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[5]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[6]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[7]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[8]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[9]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay26_out1[10]~_Duplicate_2                                                                                                                ; 0                 ; 34      ;
;      - Delay26_out1[11]~_Duplicate_2                                                                                                                ; 0                 ; 34      ;
;      - Delay8_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay8_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[21]                                                                                                                              ; 0                 ; 34      ;
;      - Delay8_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - Delay25_out1[0]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[1]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[2]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[3]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[4]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[5]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[6]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[7]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[8]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[9]~_Duplicate_2                                                                                                                 ; 0                 ; 34      ;
;      - Delay25_out1[10]~_Duplicate_2                                                                                                                ; 0                 ; 34      ;
;      - Delay25_out1[11]~_Duplicate_2                                                                                                                ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_85h:cntr5|counter_reg_bit0~0                                            ; 0                 ; 34      ;
;      - Delay5_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay9_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay22_out1[0]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay22_out1[1]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay22_out1[2]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay22_out1[3]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[4]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[5]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[6]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[7]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[8]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[9]                                                                                                                              ; 0                 ; 34      ;
;      - Delay9_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[10]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[11]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[12]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[13]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[14]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[21]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[15]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[22]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[16]                                                                                                                             ; 0                 ; 34      ;
;      - Delay9_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - Delay22_out1[17]                                                                                                                             ; 0                 ; 34      ;
;      - Delay5_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay5_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay5_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[0]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[1]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[2]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[3]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[4]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[5]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[6]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[7]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[8]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[9]                                                                                                                              ; 0                 ; 34      ;
;      - Delay14_out1[10]                                                                                                                             ; 0                 ; 34      ;
;      - Delay14_out1[11]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[0]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[1]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[2]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[3]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[4]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[5]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[6]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[7]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[8]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[9]                                                                                                                              ; 0                 ; 34      ;
;      - Delay12_out1[10]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[11]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[12]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[13]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[14]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[15]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[16]                                                                                                                             ; 0                 ; 34      ;
;      - Delay12_out1[17]                                                                                                                             ; 0                 ; 34      ;
;      - Delay4_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay4_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay4_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay6_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay6_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay3_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[21]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[22]                                                                                                                              ; 0                 ; 34      ;
;      - Delay3_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay2_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[21]                                                                                                                              ; 0                 ; 34      ;
;      - Delay2_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[6]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[5]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[4]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[3]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[2]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[1]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[0]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[7]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[8]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[9]                                                                                                                               ; 0                 ; 34      ;
;      - Delay7_out1[10]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[11]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[12]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[13]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[14]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[15]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[16]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[17]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[18]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[19]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[20]                                                                                                                              ; 0                 ; 34      ;
;      - Delay7_out1[23]                                                                                                                              ; 0                 ; 34      ;
;      - altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|altsyncram_cjc1:altsyncram4|ram_block7a0                                     ; 0                 ; 34      ;
;      - ce_out~output                                                                                                                                ; 1                 ; 0       ;
;      - lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4                                                                                             ; 0                 ; 34      ;
;      - lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4                                                                                             ; 0                 ; 34      ;
;      - lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2                                                                                             ; 0                 ; 34      ;
;      - lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5                                                                                              ; 0                 ; 34      ;
;      - lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2                                                                                             ; 0                 ; 34      ;
;      - lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2                                                                                             ; 0                 ; 34      ;
;      - lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4                                                                                             ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg0FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg1FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~porta_address_reg2FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg0FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg1FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a0~portb_address_reg2FITTER_CREATED_FF ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a1~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a1                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a2~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a2                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a3~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a3                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a4~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a4                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a5~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a5                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a6~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a6                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a7~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a7                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a8~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a8                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a9~FITTER_CREATED_MLAB_CELL0           ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a9                                     ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a10~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a10                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a11~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a11                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a12~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a12                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a13~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a13                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a14~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a14                                    ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a15~FITTER_CREATED_MLAB_CELL0          ; 0                 ; 34      ;
;      - altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ram_block8a15                                    ; 0                 ; 34      ;
; clk                                                                                                                                                 ;                   ;         ;
; reset                                                                                                                                               ;                   ;         ;
; In1[15]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[15]                                                                                                                               ; 0                 ; 51      ;
; In1[14]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[14]~feeder                                                                                                                        ; 0                 ; 51      ;
; In1[13]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[13]~feeder                                                                                                                        ; 1                 ; 51      ;
; In1[12]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[12]                                                                                                                               ; 1                 ; 51      ;
; In1[11]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[11]                                                                                                                               ; 1                 ; 50      ;
; In1[10]                                                                                                                                             ;                   ;         ;
;      - Delay_out1[10]                                                                                                                               ; 0                 ; 47      ;
; In1[9]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[9]                                                                                                                                ; 1                 ; 48      ;
; In1[8]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[8]                                                                                                                                ; 0                 ; 36      ;
; In1[7]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[7]~feeder                                                                                                                         ; 1                 ; 51      ;
; In1[6]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[6]                                                                                                                                ; 1                 ; 51      ;
; In1[5]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[5]                                                                                                                                ; 0                 ; 44      ;
; In1[4]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[4]                                                                                                                                ; 0                 ; 48      ;
; In1[3]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[3]                                                                                                                                ; 0                 ; 51      ;
; In1[2]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[2]                                                                                                                                ; 0                 ; 51      ;
; In1[1]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[1]                                                                                                                                ; 0                 ; 51      ;
; In1[0]                                                                                                                                              ;                   ;         ;
;      - Delay_out1[0]                                                                                                                                ; 1                 ; 51      ;
; In2[0]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[0]~feeder                                                                                                                       ; 0                 ; 50      ;
; In2[1]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[1]                                                                                                                              ; 1                 ; 49      ;
; In2[2]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[2]                                                                                                                              ; 0                 ; 50      ;
; In2[3]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[3]                                                                                                                              ; 1                 ; 51      ;
; In2[4]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[4]                                                                                                                              ; 0                 ; 51      ;
; In2[5]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[5]                                                                                                                              ; 0                 ; 51      ;
; In2[6]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[6]                                                                                                                              ; 0                 ; 45      ;
; In2[7]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[7]                                                                                                                              ; 0                 ; 49      ;
; In2[8]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[8]~feeder                                                                                                                       ; 0                 ; 51      ;
; In2[9]                                                                                                                                              ;                   ;         ;
;      - Delay14_out1[9]~feeder                                                                                                                       ; 1                 ; 51      ;
; In2[10]                                                                                                                                             ;                   ;         ;
;      - Delay14_out1[10]~feeder                                                                                                                      ; 1                 ; 51      ;
; In2[11]                                                                                                                                             ;                   ;         ;
;      - Delay14_out1[11]~feeder                                                                                                                      ; 0                 ; 50      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit0~0 ; LABCELL_X45_Y9_N10   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|dffe7                             ; FF_X45_Y9_N9         ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|cntr_85h:cntr5|counter_reg_bit0~0 ; MLABCELL_X42_Y13_N10 ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|dffe6                             ; FF_X39_Y12_N35       ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clk                                                                                               ; PIN_T10              ; 394     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_enable                                                                                        ; PIN_L4               ; 378     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                                                             ; PIN_U10              ; 329     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_T10  ; 394     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; reset ; PIN_U10  ; 329     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLABs ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|altsyncram_kjc1:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; --           ; 5            ; 16           ; 5            ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 80   ; 5                           ; 16                          ; 5                           ; 16                          ; 80                  ; 0          ; 1     ; None ; LAB_X44_Y9_N0  ;                      ;                 ;                 ;          ;                        ;               ;
; altshift_taps:Delay15_out1_rtl_0|shift_taps_8201:auto_generated|altsyncram_cjc1:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 24           ; 3            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 72   ; 3                           ; 24                          ; 3                           ; 24                          ; 72                  ; 1          ; 0     ; None ; M9K_X36_Y13_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Statistic                                             ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)                            ; 0           ; 8                   ; 232               ;
; Simple Multipliers (12-bit)                           ; 0           ; 6                   ; 174               ;
; Simple Multipliers (18-bit)                           ; 0           ; 4                   ; 116               ;
; Simple Multipliers (36-bit)                           ; 3           ; 2                   ; 58                ;
; Multiply Accumulators (18-bit)                        ; 0           ; 2                   ; 58                ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ; 2                   ; 58                ;
; Two-Multipliers Adders (18-bit)                       ; 0           ; 4                   ; 116               ;
; Loopback Multipliers (18-bit)                         ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adders (18-bit)                      ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ; 2                   ; 58                ;
; Shift DSP Blocks (32-bit)                             ; 0           ; 2                   ; 58                ;
; Double DSP Blocks                                     ; 0           ; 2                   ; 58                ;
; DSP Blocks                                            ; 2           ; --                  ; 29                ;
; DSP Block 18-bit Elements                             ; 12          ; 8                   ; 232               ;
; Signed Multipliers                                    ; 3           ; --                  ; --                ;
; Unsigned Multipliers                                  ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers                                ; 0           ; --                  ; --                ;
; Variable Sign Multipliers                             ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains                       ; 0           ; --                  ; --                ;
; Dedicated Output Adder Chains                         ; 0           ; --                  ; --                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Second Adder Register ; Output Register ; Dedicated Output Adder Chain ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+
; lpm_mult:Mult6|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X41_Y11_N2  ;                     ; No                             ;                       ;                       ; no                ; no                    ; yes             ; No                           ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X41_Y12_N0 ; Signed              ;                                ; no                    ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X41_Y12_N1 ; Mixed               ;                                ; yes                   ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X41_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult6|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X41_Y11_N1 ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
; lpm_mult:Mult5|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X41_Y9_N2   ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                           ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X41_Y10_N0 ; Signed              ;                                ; no                    ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X41_Y10_N1 ; Mixed               ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X41_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult5|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X41_Y9_N1  ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
; lpm_mult:Mult4|mult_j2t:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X41_Y7_N2   ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                           ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult2 ;                            ; DSPMULT_X41_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult4 ;                            ; DSPMULT_X41_Y8_N1  ; Mixed               ;                                ; yes                   ; yes                   ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult3 ;                            ; DSPMULT_X41_Y7_N0  ; Mixed               ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
;    lpm_mult:Mult4|mult_j2t:auto_generated|mac_mult1 ;                            ; DSPMULT_X41_Y7_N1  ; Unsigned            ;                                ; no                    ; no                    ;                   ;                       ;                 ;                              ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 1,096 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 18 / 7,906 ( < 1 % )      ;
; C4 interconnects                  ; 551 / 139,240 ( < 1 % )   ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )             ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 238 / 213,100 ( < 1 % )   ;
; Global clocks                     ; 2 / 16 ( 13 % )           ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )         ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 83 / 50,600 ( < 1 % )     ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )             ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )             ;
; Periphery clocks                  ; 0 / 50 ( 0 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 8 / 8,690 ( < 1 % )       ;
; R20/C12 interconnect drivers      ; 5 / 12,980 ( < 1 % )      ;
; R4 interconnects                  ; 650 / 235,620 ( < 1 % )   ;
; Spine clocks                      ; 2 / 104 ( 2 % )           ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.00) ; Number of LABs  (Total = 46) ;
+----------------------------------+------------------------------+
; 1                                ; 3                            ;
; 2                                ; 2                            ;
; 3                                ; 0                            ;
; 4                                ; 0                            ;
; 5                                ; 3                            ;
; 6                                ; 2                            ;
; 7                                ; 3                            ;
; 8                                ; 7                            ;
; 9                                ; 3                            ;
; 10                               ; 23                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 27                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 30                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.04) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 10                           ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.30) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 13                           ;
; 1                                               ; 5                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 3                            ;
; 18                                              ; 2                            ;
; 19                                              ; 1                            ;
; 20                                              ; 2                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.48) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 2                            ;
; 35                                           ; 2                            ;
; 36                                           ; 2                            ;
; 37                                           ; 1                            ;
; 38                                           ; 0                            ;
; 39                                           ; 1                            ;
; 40                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 16           ; 0            ; 0            ; 0            ; 48        ; 0            ; 0            ; 48        ; 48        ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 48           ; 32           ; 48           ; 48           ; 48           ; 0         ; 48           ; 48           ; 0         ; 0         ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 31           ; 48           ; 48           ; 48           ; 48           ; 48           ; 48           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ce_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[0]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[1]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[2]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[3]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[4]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[5]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[6]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[7]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[8]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[9]            ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[10]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[11]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[12]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[13]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[14]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Out1[15]           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_enable         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; In2[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 22.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                 ; Destination Register                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; clk_enable                                                                                      ; Delay1_out1[13]                                                                                 ; 0.606             ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit1 ; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit0 ; 0.228             ;
; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit0 ; altshift_taps:Delay11_out1_rtl_0|shift_taps_b201:auto_generated|cntr_b5h:cntr6|counter_reg_bit0 ; 0.228             ;
+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119004): Automatically selected device EP2AGX45CU17I3 for design Farrow_filters
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 48 pins of 48 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'farrow_filters.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    5.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN T10 (CLK6, DIFFCLK_0p)) File: C:/Users/risha/Downloads/Lab 3 supporting material -- Farrow Filter/hdl_prj/hdlsrc/Lab3_farrow_impl/Farrow_Canonic.v Line: 50
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node reset~input (placed in PIN U10 (CLK4, DIFFCLK_0n)) File: C:/Users/risha/Downloads/Lab 3 supporting material -- Farrow Filter/hdl_prj/hdlsrc/Lab3_farrow_impl/Farrow_Canonic.v Line: 51
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 102 registers into blocks of type DSP block multiplier
    Extra Info (176218): Packed 36 registers into blocks of type DSP block output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 60 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 46 (unused VREF, 2.5V VCCIO, 29 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Warning (170052): Fitter has implemented the following 16 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 16 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X36_Y0 to location X47_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 3.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Documents/FPGA_Projects/output_files/Farrow_filters.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5580 megabytes
    Info: Processing ended: Mon May  8 17:42:15 2023
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Documents/FPGA_Projects/output_files/Farrow_filters.fit.smsg.


