# Sumador_Restador_VHDL
Diseño de un sumador completo y un restador a través de los módulos aritméticos de VHDL.


 ![suma](https://github.com/16030463/Sumador_Restador_VHDL/master/suma.png)
