Fitter report for finalProject
Sun May 09 12:26:12 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |lab62|finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8lg1:auto_generated|ALTSYNCRAM
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 09 12:26:12 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; finalProject                                ;
; Top-level Entity Name              ; lab62                                       ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 12,570 / 49,760 ( 25 % )                    ;
;     Total combinational functions  ; 7,820 / 49,760 ( 16 % )                     ;
;     Dedicated logic registers      ; 9,645 / 49,760 ( 19 % )                     ;
; Total registers                    ; 9714                                        ;
; Total pins                         ; 142 / 360 ( 39 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 806,334 / 1,677,312 ( 48 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.2%      ;
;     Processor 3            ;  11.9%      ;
;     Processor 4            ;  11.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                 ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[0]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[1]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[2]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[3]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[4]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[5]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[6]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[7]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[8]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[9]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                              ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[10]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                             ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[11]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                             ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[12]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                             ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_bank[0]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_bank[1]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[0]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                 ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[0]                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[1]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[1]                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[2]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[2]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[2]                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[3]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                 ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_cmd[3]                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[0]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[0]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[1]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[1]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[2]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[2]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[3]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[3]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[4]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[4]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[5]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[5]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[6]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[6]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[7]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[7]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[8]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[8]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[9]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[9]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[10]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[10]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[11]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[11]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[12]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[12]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[13]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[13]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[14]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[14]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[15]                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                 ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_data[15]                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                               ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_dqm[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                 ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|m_dqm[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                 ; I                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                                                                                                                                                         ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_15                                                                                                                                                        ; Q                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_15                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                               ; OE               ;                       ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_15                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                  ;                  ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[0]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[1]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[2]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[3]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[4]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[5]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[6]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[7]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[8]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[9]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                 ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[10]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[11]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[12]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[13]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[14]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                ; O                ;                       ;
; finalProject:u0|finalProject_sdram:sdram|za_data[15]                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                ; O                ;                       ;
+----------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                    ;              ; ADC_CLK_10       ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[0]          ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[10]         ; PIN_W5        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[11]         ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[12]         ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[13]         ; PIN_W13       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[14]         ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[15]         ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[16]         ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[17]         ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[18]         ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[19]         ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[1]          ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[20]         ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[21]         ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[22]         ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[23]         ; PIN_Y8        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[24]         ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[25]         ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[26]         ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[27]         ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[28]         ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[29]         ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[2]          ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[30]         ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[31]         ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[32]         ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[33]         ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[34]         ; PIN_AB2       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[35]         ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[3]          ; PIN_W9        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[4]          ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[5]          ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[6]          ; PIN_V7        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[7]          ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[8]          ; PIN_W6        ; QSF Assignment             ;
; Location                    ;                    ;              ; GPIO[9]          ; PIN_V5        ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_CS_N     ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_INT[1]   ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_INT[2]   ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_SCLK     ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_SDI      ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                    ;              ; GSENSOR_SDO      ; PIN_V12       ; QSF Assignment             ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; finalProject_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; finalProject_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18427 ) ; 0.00 % ( 0 / 18427 )       ; 0.00 % ( 0 / 18427 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18427 ) ; 0.00 % ( 0 / 18427 )       ; 0.00 % ( 0 / 18427 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10380 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 296 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 7740 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/augh/Documents/ECE385/finalProject/output_files/finalProject.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 12,570 / 49,760 ( 25 % )     ;
;     -- Combinational with no register       ; 2925                         ;
;     -- Register only                        ; 4750                         ;
;     -- Combinational with a register        ; 4895                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 4589                         ;
;     -- 3 input functions                    ; 2306                         ;
;     -- <=2 input functions                  ; 925                          ;
;     -- Register only                        ; 4750                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 7450                         ;
;     -- arithmetic mode                      ; 370                          ;
;                                             ;                              ;
; Total registers*                            ; 9,714 / 51,509 ( 19 % )      ;
;     -- Dedicated logic registers            ; 9,645 / 49,760 ( 19 % )      ;
;     -- I/O registers                        ; 69 / 1,749 ( 4 % )           ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,178 / 3,110 ( 38 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 142 / 360 ( 39 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 106 / 182 ( 58 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 806,334 / 1,677,312 ( 48 % ) ;
; Total block memory implementation bits      ; 976,896 / 1,677,312 ( 58 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 9                            ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 6.8% / 6.3% / 7.5%           ;
; Peak interconnect usage (total/H/V)         ; 36.7% / 31.6% / 43.9%        ;
; Maximum fan-out                             ; 3474                         ;
; Highest non-global fan-out                  ; 1615                         ;
; Total fan-out                               ; 64564                        ;
; Average fan-out                             ; 3.00                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 6842 / 49760 ( 14 % ) ; 201 / 49760 ( < 1 % ) ; 5527 / 49760 ( 11 % )          ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 2325                  ; 89                    ; 511                            ; 0                              ;
;     -- Register only                         ; 1547                  ; 17                    ; 3186                           ; 0                              ;
;     -- Combinational with a register         ; 2970                  ; 95                    ; 1830                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 2830                  ; 89                    ; 1670                           ; 0                              ;
;     -- 3 input functions                     ; 1742                  ; 55                    ; 509                            ; 0                              ;
;     -- <=2 input functions                   ; 723                   ; 40                    ; 162                            ; 0                              ;
;     -- Register only                         ; 1547                  ; 17                    ; 3186                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 5021                  ; 175                   ; 2254                           ; 0                              ;
;     -- arithmetic mode                       ; 274                   ; 9                     ; 87                             ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total registers                              ; 4586                  ; 112                   ; 5016                           ; 0                              ;
;     -- Dedicated logic registers             ; 4517 / 49760 ( 9 % )  ; 112 / 49760 ( < 1 % ) ; 5016 / 49760 ( 10 % )          ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 543 / 3110 ( 17 % )   ; 18 / 3110 ( < 1 % )   ; 633 / 3110 ( 20 % )            ; 0 / 3110 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 142                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 19902                 ; 0                     ; 786432                         ; 0                              ;
; Total RAM block bits                         ; 92160                 ; 0                     ; 884736                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 10 / 182 ( 5 % )      ; 0 / 182 ( 0 % )       ; 96 / 182 ( 52 % )              ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )     ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 500 ( 7 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ; 0 / 2 ( 0 % )                  ;
;                                              ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 1083                  ; 169                   ; 6244                           ; 2                              ;
;     -- Registered Input Connections          ; 914                   ; 121                   ; 5337                           ; 0                              ;
;     -- Output Connections                    ; 6268                  ; 409                   ; 35                             ; 786                            ;
;     -- Registered Output Connections         ; 234                   ; 409                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 41866                 ; 1399                  ; 28012                          ; 795                            ;
;     -- Registered Connections                ; 15212                 ; 1038                  ; 16510                          ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 258                   ; 323                   ; 5982                           ; 788                            ;
;     -- sld_hub:auto_hub                      ; 323                   ; 22                    ; 233                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 5982                  ; 233                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 788                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 51                    ; 111                   ; 1221                           ; 2                              ;
;     -- Output Ports                          ; 271                   ; 128                   ; 783                            ; 3                              ;
;     -- Bidir Ports                           ; 33                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 296                            ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 68                    ; 769                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 503                            ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 84                    ; 388                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 89                    ; 402                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 76                    ; 771                            ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 193                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 3475                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 3030                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                             ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout|data_oe ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout|clk_oe  ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 96                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 70                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                               ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe                                     ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                       ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                       ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                       ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                       ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                       ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_15                       ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                        ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                        ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                        ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                        ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                        ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                        ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                        ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                        ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 40 / 60 ( 67 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                  ;
+-------------------------------+----------------------------------------------------------------------------------------------+
; Name                          ; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|sdram_pll|sd1|pll7                                                                        ;
; PLL mode                      ; Normal                                                                                       ;
; Compensate clock              ; clock0                                                                                       ;
; Compensated input/output pins ; --                                                                                           ;
; Switchover type               ; --                                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                                     ;
; Input frequency 1             ; --                                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                     ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                    ;
; VCO post scale K counter      ; 2                                                                                            ;
; VCO frequency control         ; Auto                                                                                         ;
; VCO phase shift step          ; 250 ps                                                                                       ;
; VCO multiply                  ; --                                                                                           ;
; VCO divide                    ; --                                                                                           ;
; Freq min lock                 ; 30.0 MHz                                                                                     ;
; Freq max lock                 ; 65.02 MHz                                                                                    ;
; M VCO Tap                     ; 4                                                                                            ;
; M Initial                     ; 1                                                                                            ;
; M value                       ; 10                                                                                           ;
; N value                       ; 1                                                                                            ;
; Charge pump current           ; setting 1                                                                                    ;
; Loop filter resistance        ; setting 27                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                                    ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                         ;
; Bandwidth type                ; Medium                                                                                       ;
; Real time reconfigurable      ; Off                                                                                          ;
; Scan chain MIF file           ; --                                                                                           ;
; Preserve PLL counter order    ; Off                                                                                          ;
; PLL location                  ; PLL_1                                                                                        ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                                ;
; Inclk1 signal                 ; --                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                                ;
; Inclk1 signal type            ; --                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 4       ; u0|sdram_pll|sd1|pll7|clk[0] ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -18 (-1000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|sdram_pll|sd1|pll7|clk[1] ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; SW[0]           ; Incomplete set of assignments ;
; SW[1]           ; Incomplete set of assignments ;
; SW[2]           ; Incomplete set of assignments ;
; SW[3]           ; Incomplete set of assignments ;
; SW[4]           ; Incomplete set of assignments ;
; SW[5]           ; Incomplete set of assignments ;
; SW[6]           ; Incomplete set of assignments ;
; SW[7]           ; Incomplete set of assignments ;
; SW[8]           ; Incomplete set of assignments ;
; SW[9]           ; Incomplete set of assignments ;
; LEDR[0]         ; Incomplete set of assignments ;
; LEDR[1]         ; Incomplete set of assignments ;
; LEDR[2]         ; Incomplete set of assignments ;
; LEDR[3]         ; Incomplete set of assignments ;
; LEDR[4]         ; Incomplete set of assignments ;
; LEDR[5]         ; Incomplete set of assignments ;
; LEDR[6]         ; Incomplete set of assignments ;
; LEDR[7]         ; Incomplete set of assignments ;
; LEDR[8]         ; Incomplete set of assignments ;
; LEDR[9]         ; Incomplete set of assignments ;
; HEX0[0]         ; Incomplete set of assignments ;
; HEX0[1]         ; Incomplete set of assignments ;
; HEX0[2]         ; Incomplete set of assignments ;
; HEX0[3]         ; Incomplete set of assignments ;
; HEX0[4]         ; Incomplete set of assignments ;
; HEX0[5]         ; Incomplete set of assignments ;
; HEX0[6]         ; Incomplete set of assignments ;
; HEX0[7]         ; Incomplete set of assignments ;
; HEX1[0]         ; Incomplete set of assignments ;
; HEX1[1]         ; Incomplete set of assignments ;
; HEX1[2]         ; Incomplete set of assignments ;
; HEX1[3]         ; Incomplete set of assignments ;
; HEX1[4]         ; Incomplete set of assignments ;
; HEX1[5]         ; Incomplete set of assignments ;
; HEX1[6]         ; Incomplete set of assignments ;
; HEX1[7]         ; Incomplete set of assignments ;
; HEX2[0]         ; Incomplete set of assignments ;
; HEX2[1]         ; Incomplete set of assignments ;
; HEX2[2]         ; Incomplete set of assignments ;
; HEX2[3]         ; Incomplete set of assignments ;
; HEX2[4]         ; Incomplete set of assignments ;
; HEX2[5]         ; Incomplete set of assignments ;
; HEX2[6]         ; Incomplete set of assignments ;
; HEX2[7]         ; Incomplete set of assignments ;
; HEX3[0]         ; Incomplete set of assignments ;
; HEX3[1]         ; Incomplete set of assignments ;
; HEX3[2]         ; Incomplete set of assignments ;
; HEX3[3]         ; Incomplete set of assignments ;
; HEX3[4]         ; Incomplete set of assignments ;
; HEX3[5]         ; Incomplete set of assignments ;
; HEX3[6]         ; Incomplete set of assignments ;
; HEX3[7]         ; Incomplete set of assignments ;
; HEX4[0]         ; Incomplete set of assignments ;
; HEX4[1]         ; Incomplete set of assignments ;
; HEX4[2]         ; Incomplete set of assignments ;
; HEX4[3]         ; Incomplete set of assignments ;
; HEX4[4]         ; Incomplete set of assignments ;
; HEX4[5]         ; Incomplete set of assignments ;
; HEX4[6]         ; Incomplete set of assignments ;
; HEX4[7]         ; Incomplete set of assignments ;
; HEX5[0]         ; Incomplete set of assignments ;
; HEX5[1]         ; Incomplete set of assignments ;
; HEX5[2]         ; Incomplete set of assignments ;
; HEX5[3]         ; Incomplete set of assignments ;
; HEX5[4]         ; Incomplete set of assignments ;
; HEX5[5]         ; Incomplete set of assignments ;
; HEX5[6]         ; Incomplete set of assignments ;
; HEX5[7]         ; Incomplete set of assignments ;
; DRAM_CLK        ; Incomplete set of assignments ;
; DRAM_CKE        ; Incomplete set of assignments ;
; DRAM_ADDR[0]    ; Incomplete set of assignments ;
; DRAM_ADDR[1]    ; Incomplete set of assignments ;
; DRAM_ADDR[2]    ; Incomplete set of assignments ;
; DRAM_ADDR[3]    ; Incomplete set of assignments ;
; DRAM_ADDR[4]    ; Incomplete set of assignments ;
; DRAM_ADDR[5]    ; Incomplete set of assignments ;
; DRAM_ADDR[6]    ; Incomplete set of assignments ;
; DRAM_ADDR[7]    ; Incomplete set of assignments ;
; DRAM_ADDR[8]    ; Incomplete set of assignments ;
; DRAM_ADDR[9]    ; Incomplete set of assignments ;
; DRAM_ADDR[10]   ; Incomplete set of assignments ;
; DRAM_ADDR[11]   ; Incomplete set of assignments ;
; DRAM_ADDR[12]   ; Incomplete set of assignments ;
; DRAM_BA[0]      ; Incomplete set of assignments ;
; DRAM_BA[1]      ; Incomplete set of assignments ;
; DRAM_LDQM       ; Incomplete set of assignments ;
; DRAM_UDQM       ; Incomplete set of assignments ;
; DRAM_CS_N       ; Incomplete set of assignments ;
; DRAM_WE_N       ; Incomplete set of assignments ;
; DRAM_CAS_N      ; Incomplete set of assignments ;
; DRAM_RAS_N      ; Incomplete set of assignments ;
; VGA_HS          ; Incomplete set of assignments ;
; VGA_VS          ; Incomplete set of assignments ;
; VGA_R[0]        ; Incomplete set of assignments ;
; VGA_R[1]        ; Incomplete set of assignments ;
; VGA_R[2]        ; Incomplete set of assignments ;
; VGA_R[3]        ; Incomplete set of assignments ;
; VGA_G[0]        ; Incomplete set of assignments ;
; VGA_G[1]        ; Incomplete set of assignments ;
; VGA_G[2]        ; Incomplete set of assignments ;
; VGA_G[3]        ; Incomplete set of assignments ;
; VGA_B[0]        ; Incomplete set of assignments ;
; VGA_B[1]        ; Incomplete set of assignments ;
; VGA_B[2]        ; Incomplete set of assignments ;
; VGA_B[3]        ; Incomplete set of assignments ;
; ARDUINO_IO[0]   ; Incomplete set of assignments ;
; DRAM_DQ[0]      ; Incomplete set of assignments ;
; DRAM_DQ[1]      ; Incomplete set of assignments ;
; DRAM_DQ[2]      ; Incomplete set of assignments ;
; DRAM_DQ[3]      ; Incomplete set of assignments ;
; DRAM_DQ[4]      ; Incomplete set of assignments ;
; DRAM_DQ[5]      ; Incomplete set of assignments ;
; DRAM_DQ[6]      ; Incomplete set of assignments ;
; DRAM_DQ[7]      ; Incomplete set of assignments ;
; DRAM_DQ[8]      ; Incomplete set of assignments ;
; DRAM_DQ[9]      ; Incomplete set of assignments ;
; DRAM_DQ[10]     ; Incomplete set of assignments ;
; DRAM_DQ[11]     ; Incomplete set of assignments ;
; DRAM_DQ[12]     ; Incomplete set of assignments ;
; DRAM_DQ[13]     ; Incomplete set of assignments ;
; DRAM_DQ[14]     ; Incomplete set of assignments ;
; DRAM_DQ[15]     ; Incomplete set of assignments ;
; ARDUINO_IO[1]   ; Incomplete set of assignments ;
; ARDUINO_IO[2]   ; Incomplete set of assignments ;
; ARDUINO_IO[3]   ; Incomplete set of assignments ;
; ARDUINO_IO[4]   ; Incomplete set of assignments ;
; ARDUINO_IO[5]   ; Incomplete set of assignments ;
; ARDUINO_IO[6]   ; Incomplete set of assignments ;
; ARDUINO_IO[7]   ; Incomplete set of assignments ;
; ARDUINO_IO[8]   ; Incomplete set of assignments ;
; ARDUINO_IO[9]   ; Incomplete set of assignments ;
; ARDUINO_IO[10]  ; Incomplete set of assignments ;
; ARDUINO_IO[11]  ; Incomplete set of assignments ;
; ARDUINO_IO[12]  ; Incomplete set of assignments ;
; ARDUINO_IO[13]  ; Incomplete set of assignments ;
; ARDUINO_IO[14]  ; Incomplete set of assignments ;
; ARDUINO_IO[15]  ; Incomplete set of assignments ;
; ARDUINO_RESET_N ; Incomplete set of assignments ;
; MAX10_CLK1_50   ; Incomplete set of assignments ;
; MAX10_CLK2_50   ; Incomplete set of assignments ;
; KEY[0]          ; Incomplete set of assignments ;
; KEY[1]          ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; |lab62                                                                                                                                  ; 12570 (76)  ; 9645 (68)                 ; 69 (69)       ; 806334      ; 106  ; 1          ; 0            ; 0       ; 0         ; 142  ; 0            ; 2925 (8)     ; 4750 (65)         ; 4895 (3)         ; 0          ; |lab62                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; lab62                                                ; work         ;
;    |HexDriver:hex_driver0|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver1|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver3|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |HexDriver:hex_driver4|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                                                                           ; HexDriver                                            ; work         ;
;    |finalProject:u0|                                                                                                                    ; 6521 (0)    ; 4263 (0)                  ; 0 (0)         ; 11680       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2258 (0)     ; 1429 (0)          ; 2834 (0)         ; 0          ; |lab62|finalProject:u0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; finalProject                                         ; finalProject ;
;       |altera_avalon_i2c:i2c_0|                                                                                                         ; 522 (2)     ; 292 (0)                   ; 0 (0)         ; 288         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 229 (2)      ; 35 (0)            ; 258 (1)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c                                    ; finalProject ;
;          |altera_avalon_i2c_clk_cnt:u_clk_cnt|                                                                                          ; 94 (94)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 16 (16)           ; 25 (25)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_i2c_clk_cnt                            ; finalProject ;
;          |altera_avalon_i2c_condt_det:u_condt_det|                                                                                      ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_condt_det                          ; finalProject ;
;          |altera_avalon_i2c_condt_gen:u_condt_gen|                                                                                      ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 24 (24)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_gen:u_condt_gen                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_condt_gen                          ; finalProject ;
;          |altera_avalon_i2c_csr:u_csr|                                                                                                  ; 120 (120)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 6 (6)             ; 85 (85)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_i2c_csr                                ; finalProject ;
;          |altera_avalon_i2c_fifo:u_rxfifo|                                                                                              ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_fifo                               ; finalProject ;
;             |altsyncram:the_dp_ram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                           ; work         ;
;                |altsyncram_r3b1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_r3b1:auto_generated                                                                                                                                                                                                                                                                                                                    ; altsyncram_r3b1                                      ; work         ;
;          |altera_avalon_i2c_fifo:u_txfifo|                                                                                              ; 28 (28)     ; 15 (15)                   ; 0 (0)         ; 160         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 2 (2)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_fifo                               ; finalProject ;
;             |altsyncram:the_dp_ram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                           ; work         ;
;                |altsyncram_d6b1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_d6b1:auto_generated                                                                                                                                                                                                                                                                                                                    ; altsyncram_d6b1                                      ; work         ;
;          |altera_avalon_i2c_mstfsm:u_mstfsm|                                                                                            ; 55 (55)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 17 (17)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm                                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_i2c_mstfsm                             ; finalProject ;
;          |altera_avalon_i2c_rxshifter:u_rxshifter|                                                                                      ; 52 (52)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 25 (25)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_rxshifter:u_rxshifter                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_rxshifter                          ; finalProject ;
;          |altera_avalon_i2c_spksupp:u_spksupp|                                                                                          ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_i2c_spksupp                            ; finalProject ;
;          |altera_avalon_i2c_txout:u_txout|                                                                                              ; 65 (65)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 36 (36)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txout:u_txout                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_i2c_txout                              ; finalProject ;
;          |altera_avalon_i2c_txshifter:u_txshifter|                                                                                      ; 42 (42)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (4)             ; 22 (22)          ; 0          ; |lab62|finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_txshifter:u_txshifter                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_i2c_txshifter                          ; finalProject ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |lab62|finalProject:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                              ; finalProject ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalProject ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |lab62|finalProject:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                              ; finalProject ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                            ; finalProject ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                            ; finalProject ;
;       |finalProject_a0:a0|                                                                                                              ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:a0                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:a1|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:a1                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:a2|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:a2                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:a3|                                                                                                              ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:a3                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:d0|                                                                                                              ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:d0                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:d1|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:d1                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:d2|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:d2                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:d3|                                                                                                              ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:d3                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:r0|                                                                                                              ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:r0                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:r1|                                                                                                              ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:r1                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:r2|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:r2                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:r3|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:r3                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:s0|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:s0                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:s1|                                                                                                              ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:s1                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:s2|                                                                                                              ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:s2                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_a0:s3|                                                                                                              ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 10 (10)          ; 0          ; |lab62|finalProject:u0|finalProject_a0:s3                                                                                                                                                                                                                                                                                                                                                                                                              ; finalProject_a0                                      ; finalProject ;
;       |finalProject_amplitude:amplitude|                                                                                                ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 16 (16)          ; 0          ; |lab62|finalProject:u0|finalProject_amplitude:amplitude                                                                                                                                                                                                                                                                                                                                                                                                ; finalProject_amplitude                               ; finalProject ;
;       |finalProject_amplitude:hex_digits_pio|                                                                                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 27 (27)          ; 0          ; |lab62|finalProject:u0|finalProject_amplitude:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_amplitude                               ; finalProject ;
;       |finalProject_jtag_uart:jtag_uart|                                                                                                ; 163 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (16)      ; 23 (3)            ; 92 (20)          ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                ; finalProject_jtag_uart                               ; finalProject ;
;          |alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|                                                                   ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 20 (20)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                    ; work         ;
;          |finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                            ; finalProject_jtag_uart_scfifo_r                      ; finalProject ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                  ; cntr_337                                             ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                         ; cntr_n2b                                             ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                               ; cntr_n2b                                             ; work         ;
;          |finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                            ; finalProject_jtag_uart_scfifo_w                      ; finalProject ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                                  ; cntr_337                                             ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                                         ; cntr_n2b                                             ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                               ; cntr_n2b                                             ; work         ;
;       |finalProject_key:key|                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_key:key                                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_key                                     ; finalProject ;
;       |finalProject_keycode:keycode1|                                                                                                   ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0          ; |lab62|finalProject:u0|finalProject_keycode:keycode1                                                                                                                                                                                                                                                                                                                                                                                                   ; finalProject_keycode                                 ; finalProject ;
;       |finalProject_keycode:keycode2|                                                                                                   ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0          ; |lab62|finalProject:u0|finalProject_keycode:keycode2                                                                                                                                                                                                                                                                                                                                                                                                   ; finalProject_keycode                                 ; finalProject ;
;       |finalProject_keycode:keycode3|                                                                                                   ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0          ; |lab62|finalProject:u0|finalProject_keycode:keycode3                                                                                                                                                                                                                                                                                                                                                                                                   ; finalProject_keycode                                 ; finalProject ;
;       |finalProject_keycode:keycode|                                                                                                    ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0          ; |lab62|finalProject:u0|finalProject_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                                                    ; finalProject_keycode                                 ; finalProject ;
;       |finalProject_leds_pio:leds_pio|                                                                                                  ; 32 (32)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 14 (14)           ; 14 (14)          ; 0          ; |lab62|finalProject:u0|finalProject_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                                                  ; finalProject_leds_pio                                ; finalProject ;
;       |finalProject_mm_interconnect_0:mm_interconnect_0|                                                                                ; 3135 (0)    ; 1878 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1161 (0)     ; 360 (0)           ; 1614 (0)         ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                ; finalProject_mm_interconnect_0                       ; finalProject ;
;          |altera_avalon_sc_fifo:a0_s1_agent_rsp_fifo|                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:a0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:a1_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:a1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:a2_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:a2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:a3_s1_agent_rsp_fifo|                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:a3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:amplitude_s1_agent_rsp_fifo|                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:amplitude_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:d0_s1_agent_rsp_fifo|                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:d0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:d1_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:d1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:d2_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:d2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:d3_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:d3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|                                                                               ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:keycode1_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:keycode2_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:keycode3_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr0_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr10_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr10_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr11_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr11_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr12_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr12_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr13_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr13_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr14_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr14_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr15_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr15_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr16_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr16_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr17_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr17_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr1_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr2_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr3_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr4_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr5_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr6_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr7_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr8_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr8_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:phase_incr9_s1_agent_rsp_fifo|                                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:phase_incr9_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:r0_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:r0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:r1_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:r1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:r2_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:r2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:r3_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:r3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:s0_s1_agent_rsp_fifo|                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:s0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:s1_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:s1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:s2_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:s2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:s3_s1_agent_rsp_fifo|                                                                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:s3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 202 (202)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 91 (91)           ; 82 (82)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 92 (92)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (10)           ; 75 (75)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; finalProject ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 77 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 56 (0)            ; 18 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalProject ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 77 (73)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 56 (53)           ; 18 (18)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalProject ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 18 (0)            ; 52 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalProject ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 52 (49)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalProject ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 73 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 51 (0)            ; 20 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; finalProject ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 73 (69)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 51 (50)           ; 20 (18)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; finalProject ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; finalProject ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 141 (0)     ; 140 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 122 (0)           ; 19 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser             ; finalProject ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 141 (137)   ; 140 (136)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 122 (120)         ; 19 (18)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                       ; finalProject ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalProject ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                        ; finalProject ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                      ; altera_merlin_master_agent                           ; finalProject ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                           ; finalProject ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                            ; altera_merlin_master_translator                      ; finalProject ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_translator                      ; finalProject ;
;          |altera_merlin_slave_agent:a0_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:a0_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:a1_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:a1_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:a2_s1_agent|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:a2_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:a3_s1_agent|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:a3_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:amplitude_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:amplitude_s1_agent                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:d0_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:d0_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:d1_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:d1_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:d2_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:d2_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:d3_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:d3_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:i2c_0_csr_agent|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_0_csr_agent                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:keycode1_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode1_s1_agent                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr0_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr0_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr10_s1_agent|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr10_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr11_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr11_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr12_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr12_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr13_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr13_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr14_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr14_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr15_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr15_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr16_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr16_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr17_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr17_s1_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr1_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr1_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr2_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr2_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr3_s1_agent|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr3_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr4_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr4_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr5_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr5_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr6_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr6_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr7_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr7_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr8_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr8_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:phase_incr9_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:phase_incr9_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:r0_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:r0_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:r1_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:r1_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:r2_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:r2_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:r3_s1_agent|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:r3_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:s0_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:s0_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:s1_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:s1_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:s2_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:s2_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:s3_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:s3_s1_agent                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 17 (7)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (4)       ; 0 (0)             ; 6 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; finalProject ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                     ; finalProject ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:timer_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_s1_agent                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                            ; finalProject ;
;          |altera_merlin_slave_translator:a0_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:a0_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:a1_s1_translator|                                                                              ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:a1_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:a2_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:a2_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:a3_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:a3_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:amplitude_s1_translator|                                                                       ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:amplitude_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:d0_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:d0_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:d1_s1_translator|                                                                              ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:d1_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:d2_s1_translator|                                                                              ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:d2_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:d3_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:d3_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                  ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:i2c_0_csr_translator|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_0_csr_translator                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:keycode1_s1_translator|                                                                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode1_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:keycode2_s1_translator|                                                                        ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode2_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:keycode3_s1_translator|                                                                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode3_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                        ; 22 (22)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr0_s1_translator|                                                                     ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr0_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr10_s1_translator|                                                                    ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr10_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr11_s1_translator|                                                                    ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr11_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr12_s1_translator|                                                                    ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr12_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr13_s1_translator|                                                                    ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr13_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr14_s1_translator|                                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr14_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr15_s1_translator|                                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr15_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr16_s1_translator|                                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 34 (34)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr16_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr17_s1_translator|                                                                    ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr17_s1_translator                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr1_s1_translator|                                                                     ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr1_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr2_s1_translator|                                                                     ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr2_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr3_s1_translator|                                                                     ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr3_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr4_s1_translator|                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr4_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr5_s1_translator|                                                                     ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr5_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr6_s1_translator|                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr6_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr7_s1_translator|                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr7_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr8_s1_translator|                                                                     ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr8_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:phase_incr9_s1_translator|                                                                     ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:phase_incr9_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:r0_s1_translator|                                                                              ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:r0_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:r1_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:r1_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:r2_s1_translator|                                                                              ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:r2_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:r3_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:r3_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:s0_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:s0_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:s1_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:s1_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:s2_s1_translator|                                                                              ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:s2_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:s3_s1_translator|                                                                              ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:s3_s1_translator                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                             ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 16 (16)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                         ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                       ; finalProject ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 90 (90)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 87 (87)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalProject ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 54 (54)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 48 (48)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                         ; altera_merlin_width_adapter                          ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_demux:cmd_demux|                                                                           ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                             ; finalProject_mm_interconnect_0_cmd_demux             ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                     ; finalProject_mm_interconnect_0_cmd_demux_001         ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                       ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 5 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_cmd_mux_001           ; finalProject ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                             ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                       ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 51 (47)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_cmd_mux_001           ; finalProject ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                             ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                       ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_cmd_mux_001           ; finalProject ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                             ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|                                                                       ; 48 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (40)      ; 0 (0)             ; 7 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_cmd_mux_001           ; finalProject ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                             ; finalProject ;
;          |finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                                                                       ; 57 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 52 (49)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_cmd_mux_001           ; finalProject ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                             ; finalProject ;
;          |finalProject_mm_interconnect_0_router:router|                                                                                 ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                   ; finalProject_mm_interconnect_0_router                ; finalProject ;
;          |finalProject_mm_interconnect_0_router_001:router_001|                                                                         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                           ; finalProject_mm_interconnect_0_router_001            ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                     ; finalProject_mm_interconnect_0_rsp_demux_001         ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                                     ; finalProject_mm_interconnect_0_rsp_demux_001         ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                                     ; finalProject_mm_interconnect_0_rsp_demux_001         ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_005|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_demux_001:rsp_demux_005                                                                                                                                                                                                                                                                                                                     ; finalProject_mm_interconnect_0_rsp_demux_001         ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_mux:rsp_mux|                                                                               ; 685 (685)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 602 (602)    ; 0 (0)             ; 83 (83)          ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                 ; finalProject_mm_interconnect_0_rsp_mux               ; finalProject ;
;          |finalProject_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                         ; finalProject_mm_interconnect_0_rsp_mux_001           ; finalProject ;
;       |finalProject_nios2_gen2_0:nios2_gen2_0|                                                                                          ; 1113 (0)    ; 597 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 498 (0)      ; 63 (0)            ; 552 (0)          ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                          ; finalProject_nios2_gen2_0                            ; finalProject ;
;          |finalProject_nios2_gen2_0_cpu:cpu|                                                                                            ; 1113 (719)  ; 597 (326)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 498 (375)    ; 63 (12)           ; 552 (332)        ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; finalProject_nios2_gen2_0_cpu                        ; finalProject ;
;             |finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|                                       ; 394 (88)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (8)      ; 51 (5)            ; 220 (75)         ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; finalProject_nios2_gen2_0_cpu_nios2_oci              ; finalProject ;
;                |finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|                ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 42 (0)            ; 54 (0)           ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                            ; finalProject_nios2_gen2_0_cpu_debug_slave_wrapper    ; finalProject ;
;                   |finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|               ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 34 (31)           ; 15 (14)          ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; finalProject_nios2_gen2_0_cpu_debug_slave_sysclk     ; finalProject ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work         ;
;                   |finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|                     ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (4)             ; 50 (50)          ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck                                                            ; finalProject_nios2_gen2_0_cpu_debug_slave_tck        ; finalProject ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work         ;
;                   |sld_virtual_jtag_basic:finalProject_nios2_gen2_0_cpu_debug_slave_phy|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalProject_nios2_gen2_0_cpu_debug_slave_phy                                                                                       ; sld_virtual_jtag_basic                               ; work         ;
;                |finalProject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalProject_nios2_gen2_0_cpu_nios2_avalon_reg|                      ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalProject_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                  ; finalProject_nios2_gen2_0_cpu_nios2_avalon_reg       ; finalProject ;
;                |finalProject_nios2_gen2_0_cpu_nios2_oci_break:the_finalProject_nios2_gen2_0_cpu_nios2_oci_break|                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_oci_break:the_finalProject_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                    ; finalProject_nios2_gen2_0_cpu_nios2_oci_break        ; finalProject ;
;                |finalProject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalProject_nios2_gen2_0_cpu_nios2_oci_debug|                        ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 5 (5)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalProject_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                    ; finalProject_nios2_gen2_0_cpu_nios2_oci_debug        ; finalProject ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalProject_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; altera_std_synchronizer                              ; work         ;
;                |finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|                              ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 48 (48)          ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                          ; finalProject_nios2_gen2_0_cpu_nios2_ocimem           ; finalProject ;
;                   |finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module   ; finalProject ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                      ; work         ;
;             |finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                     ; finalProject_nios2_gen2_0_cpu_register_bank_a_module ; finalProject ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;             |finalProject_nios2_gen2_0_cpu_register_bank_b_module:finalProject_nios2_gen2_0_cpu_register_bank_b|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_b_module:finalProject_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                     ; finalProject_nios2_gen2_0_cpu_register_bank_b_module ; finalProject ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_b_module:finalProject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_b_module:finalProject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                            ; altsyncram_s0c1                                      ; work         ;
;       |finalProject_onchip_memory2_0:onchip_memory2_0|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                  ; finalProject_onchip_memory2_0                        ; finalProject ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                        ; altsyncram                                           ; work         ;
;             |altsyncram_8lg1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8lg1:auto_generated                                                                                                                                                                                                                                                                                                                         ; altsyncram_8lg1                                      ; work         ;
;       |finalProject_phase_incr0:phase_incr0|                                                                                            ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr0                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr10|                                                                                           ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr10                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr11|                                                                                           ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr11                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr12|                                                                                           ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr12                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr13|                                                                                           ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr13                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr14|                                                                                           ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (31)           ; 33 (33)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr14                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr15|                                                                                           ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr15                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr16|                                                                                           ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr16                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr17|                                                                                           ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr17                                                                                                                                                                                                                                                                                                                                                                                           ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr1|                                                                                            ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr1                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr2|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr2                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr3|                                                                                            ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr3                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr4|                                                                                            ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr4                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr5|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr5                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr6|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr6                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr7|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr7                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr8|                                                                                            ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr8                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_phase_incr0:phase_incr9|                                                                                            ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 32 (32)          ; 0          ; |lab62|finalProject:u0|finalProject_phase_incr0:phase_incr9                                                                                                                                                                                                                                                                                                                                                                                            ; finalProject_phase_incr0                             ; finalProject ;
;       |finalProject_sdram:sdram|                                                                                                        ; 365 (249)   ; 214 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (145)    ; 44 (1)            ; 170 (82)         ; 0          ; |lab62|finalProject:u0|finalProject_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                        ; finalProject_sdram                                   ; finalProject ;
;          |finalProject_sdram_input_efifo_module:the_finalProject_sdram_input_efifo_module|                                              ; 139 (139)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; 0          ; |lab62|finalProject:u0|finalProject_sdram:sdram|finalProject_sdram_input_efifo_module:the_finalProject_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                        ; finalProject_sdram_input_efifo_module                ; finalProject ;
;       |finalProject_sdram_pll:sdram_pll|                                                                                                ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 6 (4)            ; 0          ; |lab62|finalProject:u0|finalProject_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                                                ; finalProject_sdram_pll                               ; finalProject ;
;          |finalProject_sdram_pll_altpll_vg92:sd1|                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                                                         ; finalProject_sdram_pll_altpll_vg92                   ; finalProject ;
;          |finalProject_sdram_pll_stdsync_sv6:stdsync2|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |lab62|finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                    ; finalProject_sdram_pll_stdsync_sv6                   ; finalProject ;
;             |finalProject_sdram_pll_dffpipe_l2c:dffpipe3|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_stdsync_sv6:stdsync2|finalProject_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                        ; finalProject_sdram_pll_dffpipe_l2c                   ; finalProject ;
;       |finalProject_spi_0:spi_0|                                                                                                        ; 155 (155)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 45 (45)           ; 74 (74)          ; 0          ; |lab62|finalProject:u0|finalProject_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                                                                        ; finalProject_spi_0                                   ; finalProject ;
;       |finalProject_timer:timer|                                                                                                        ; 258 (258)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 44 (44)           ; 172 (172)        ; 0          ; |lab62|finalProject:u0|finalProject_timer:timer                                                                                                                                                                                                                                                                                                                                                                                                        ; finalProject_timer                                   ; finalProject ;
;       |finalProject_usb_gpx:usb_irq|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|finalProject:u0|finalProject_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                                                    ; finalProject_usb_gpx                                 ; finalProject ;
;       |finalProject_usb_rst:usb_rst|                                                                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|finalProject:u0|finalProject_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                                                    ; finalProject_usb_rst                                 ; finalProject ;
;    |onChipFIFO:onChipFIFO_inst|                                                                                                         ; 159 (0)     ; 121 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 53 (0)            ; 68 (0)           ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; onChipFIFO                                           ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                         ; 159 (0)     ; 121 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 53 (0)            ; 68 (0)           ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                              ; dcfifo                                               ; work         ;
;          |dcfifo_jul1:auto_generated|                                                                                                   ; 159 (46)    ; 121 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (15)      ; 53 (24)           ; 68 (7)           ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated                                                                                                                                                                                                                                                                                                                                                                   ; dcfifo_jul1                                          ; work         ;
;             |a_gray2bin_kra:rdptr_g_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                   ; a_gray2bin_kra                                       ; work         ;
;             |a_gray2bin_kra:rs_dgwp_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                   ; a_gray2bin_kra                                       ; work         ;
;             |a_gray2bin_kra:wrptr_g_gray2bin|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_gray2bin_kra:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                   ; a_gray2bin_kra                                       ; work         ;
;             |a_gray2bin_kra:ws_dgrp_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_gray2bin_kra:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                   ; a_gray2bin_kra                                       ; work         ;
;             |a_graycounter_fub:wrptr_g1p|                                                                                               ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                                                                                                                                                                                                                                                                       ; a_graycounter_fub                                    ; work         ;
;             |a_graycounter_jg6:rdptr_g1p|                                                                                               ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                                                                                                                                                                                                                                                                       ; a_graycounter_jg6                                    ; work         ;
;             |alt_synch_pipe_2ol:rs_dgwp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_2ol                                   ; work         ;
;                |dffpipe_jd9:dffpipe6|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6                                                                                                                                                                                                                                                                                                                   ; dffpipe_jd9                                          ; work         ;
;             |alt_synch_pipe_3ol:ws_dgrp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                                                                                                                                                        ; alt_synch_pipe_3ol                                   ; work         ;
;                |dffpipe_kd9:dffpipe9|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9                                                                                                                                                                                                                                                                                                                   ; dffpipe_kd9                                          ; work         ;
;             |altsyncram_8a61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|altsyncram_8a61:fifo_ram                                                                                                                                                                                                                                                                                                                                          ; altsyncram_8a61                                      ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|                                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                          ; cmpr_5h5                                             ; work         ;
;             |cmpr_5h5:rdfull_eq_comp|                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                                           ; cmpr_5h5                                             ; work         ;
;             |cmpr_5h5:wrempty_eq_comp|                                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                                                                                                                                                                                                                                                                          ; cmpr_5h5                                             ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                           ; cmpr_5h5                                             ; work         ;
;             |dffpipe_gd9:rs_brp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                                                                                                                ; dffpipe_gd9                                          ; work         ;
;             |dffpipe_gd9:rs_bwp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                                                                                                ; dffpipe_gd9                                          ; work         ;
;             |dffpipe_gd9:ws_brp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                                                                                                                                                                                ; dffpipe_gd9                                          ; work         ;
;             |dffpipe_gd9:ws_bwp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |lab62|onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                                                                                                                                                                                ; dffpipe_gd9                                          ; work         ;
;    |shiftreg_N:shiftregL|                                                                                                               ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0          ; |lab62|shiftreg_N:shiftregL                                                                                                                                                                                                                                                                                                                                                                                                                            ; shiftreg_N                                           ; work         ;
;    |shiftreg_N:shiftregR|                                                                                                               ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; 0          ; |lab62|shiftreg_N:shiftregR                                                                                                                                                                                                                                                                                                                                                                                                                            ; shiftreg_N                                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 201 (1)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 17 (0)            ; 95 (0)           ; 0          ; |lab62|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                              ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 200 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 17 (0)            ; 95 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                          ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 200 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 17 (0)            ; 95 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                             ; alt_sld_fab                                          ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 200 (8)     ; 112 (7)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 17 (4)            ; 95 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 195 (0)     ; 105 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 13 (0)            ; 95 (0)           ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 195 (149)   ; 105 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (70)      ; 13 (11)           ; 95 (69)          ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                ; sld_jtag_hub                                         ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                        ; sld_rom_sr                                           ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; 0          ; |lab62|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                      ; sld_shadow_jsm                                       ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 5527 (770)  ; 5016 (768)                ; 0 (0)         ; 786432      ; 96   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (2)      ; 3186 (767)        ; 1830 (0)         ; 0          ; |lab62|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_signaltap                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 4758 (0)    ; 4248 (0)                  ; 0 (0)         ; 786432      ; 96   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (0)      ; 2419 (0)          ; 1830 (0)         ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                            ; sld_signaltap_impl                                   ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 4758 (1644) ; 4248 (1618)               ; 0 (0)         ; 786432      ; 96   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 509 (32)     ; 2419 (1555)       ; 1830 (55)        ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                     ; sld_signaltap_implb                                  ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 47 (47)           ; 24 (0)           ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                      ; altdpram                                             ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                  ; lpm_decode                                           ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                                                                                                                        ; decode_3af                                           ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                          ; lpm_mux                                              ; work         ;
;                   |mux_h7c:auto_generated|                                                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_h7c:auto_generated                                                                                                                                                                                                                                   ; mux_h7c                                              ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 786432      ; 96   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                     ; altsyncram                                           ; work         ;
;                |altsyncram_6p14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 786432      ; 96   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated                                                                                                                                                                                                                                                      ; altsyncram_6p14                                      ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                      ; lpm_shiftreg                                         ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                        ; lpm_shiftreg                                         ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                             ; serial_crc_16                                        ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 102 (102)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 15 (15)           ; 56 (56)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                          ; sld_buffer_manager                                   ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 2397 (1)    ; 1991 (1)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (0)      ; 790 (0)           ; 1202 (1)         ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                         ; sld_ela_control                                      ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                 ; lpm_shiftreg                                         ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 2381 (0)    ; 1975 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (0)      ; 776 (0)           ; 1200 (0)         ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                                              ; sld_ela_trigger                                      ; work         ;
;                   |sld_ela_trigger_aap:auto_generated|                                                                                  ; 2381 (0)    ; 1975 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (0)      ; 776 (0)           ; 1200 (0)         ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated                                                                                                                                                                                           ; sld_ela_trigger_aap                                  ; work         ;
;                      |sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|                                                      ; 2381 (1)    ; 1975 (1)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (0)      ; 776 (0)           ; 1200 (1152)      ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1                                                                                                                               ; sld_reserved_finalProject_auto_signaltap_0_1_7cb0    ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1000|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1000                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1002|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1002                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1003|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1003                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1005|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1005                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1006|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1006                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1008|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1008                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1009|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1009                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1011|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1011                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1012|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1012                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1014|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1014                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1015|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1015                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1017|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1017                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1018|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1018                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1020|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1020                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1021|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1021                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1022|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1022                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1025|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1025                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1026|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1026                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1028|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1028                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1029|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1029                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_102|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_102                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1031|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1031                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1032|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1032                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1034|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1034                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1035|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1035                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1037|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1037                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1038|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1038                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1040|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1040                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1041|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1041                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1043|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1043                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1044|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1044                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1046|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1046                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1047|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1047                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1049|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1049                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1050|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1050                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1052|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1052                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1053|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1053                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1055|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1055                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1056|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1056                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1058|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1058                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1059|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1059                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_105|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_105                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1061|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1061                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1062|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1062                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1064|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1064                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1065|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1065                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1067|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1067                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1068|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1068                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1070|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1070                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1071|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1071                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1073|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1073                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1074|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1074                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1076|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1076                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1077|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1077                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1079|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1079                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1080|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1080                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1082|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1082                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1083|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1083                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1085|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1085                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1086|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1086                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1088|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1088                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1089|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1089                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_108|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_108                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1091|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1091                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1092|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1092                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1094|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1094                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1095|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1095                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1097|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1097                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1098|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1098                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1100|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1100                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1101|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1101                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1103|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1103                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1104|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1104                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1106|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1106                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1107|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1107                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1109|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1109                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1110|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1110                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1112|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1112                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1113|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1113                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1115|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1115                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1116|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1116                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1118|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1118                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1119|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1119                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_111|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_111                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1120|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1120                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1123|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1123                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1124|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1124                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1126|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1126                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1127|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1127                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1128|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1128                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1131|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1131                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1132|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1132                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1134|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1134                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1135|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1135                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1137|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1137                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1138|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1138                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1140|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1140                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1141|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1141                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1143|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1143                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1144|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1144                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1145|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1145                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1147|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1147                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1148|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1148                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_114|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_114                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1150|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1150                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1151|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1151                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1153|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1153                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1154|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1154                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1156|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1156                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1157|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1157                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1159|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1159                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1160|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1160                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1162|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1162                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1163|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1163                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1165|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1165                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1166|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1166                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1168|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1168                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1169|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1169                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1171|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1171                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1172|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1172                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1174|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1174                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1175|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1175                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1177|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1177                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1178|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1178                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_117|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_117                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1180|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1180                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1181|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1181                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1183|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1183                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1184|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1184                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1186|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1186                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1187|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1187                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1188|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_1188                                                                                             ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_120|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_120                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_123|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_123                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_126|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_126                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_129|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_129                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_130|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_130                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_132|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_132                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_135|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_135                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_138|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_138                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_141|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_141                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_144|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_144                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_147|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_147                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_150|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_150                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_153|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_153                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_156|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_156                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_159|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_159                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_162|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_162                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_165|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_165                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_168|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_168                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_171|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_171                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_174|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_174                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_177|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_177                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_180|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_180                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_183|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_183                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_186|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_186                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_189|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_189                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_192|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_192                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_196|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_196                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_197|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_197                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_19|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_19                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_200|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_200                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_201|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_203|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_203                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_204|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_204                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_206|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_206                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_207|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_209|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_209                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_210|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_212|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_212                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_213|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_215|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_215                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_216|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_218|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_218                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_219|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_221|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_221                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_222|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_222                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_224|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_224                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_225|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_227|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_227                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_228|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_22|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_22                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_230|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_230                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_231|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_231                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_233|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_233                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_234|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_234                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_236|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_236                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_237|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_239|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_239                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_240|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_242|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_242                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_243|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_245|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_245                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_246|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_248|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_248                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_249|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_249                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_251|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_251                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_252|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_252                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_254|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_254                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_255|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_255                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_257|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_257                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_258|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_258                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_25|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_25                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_260|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_260                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_261|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_261                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_263|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_263                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_264|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_264                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_266|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_266                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_267|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_267                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_269|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_269                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_270|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_270                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_272|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_272                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_273|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_273                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_275|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_275                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_276|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_276                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_278|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_278                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_279|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_279                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_281|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_281                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_282|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_282                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_284|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_284                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_285|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_285                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_287|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_287                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_288|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_288                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_28|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_28                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_290|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_290                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_291|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_293|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_293                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_294|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_295|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_295                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_298|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_298                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_299|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_299                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_29|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_301|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_301                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_302|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_302                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_304|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_304                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_305|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_305                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_307|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_307                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_308|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_308                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_310|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_310                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_311|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_311                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_313|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_313                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_314|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_314                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_316|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_316                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_317|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_317                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_319|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_319                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_31|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_31                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_320|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_320                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_322|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_322                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_323|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_323                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_325|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_325                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_326|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_326                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_328|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_328                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_329|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_329                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_32|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_331|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_331                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_332|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_332                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_334|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_334                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_335|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_335                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_337|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_337                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_338|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_338                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_340|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_340                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_341|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_341                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_343|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_343                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_344|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_344                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_346|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_346                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_347|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_347                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_349|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_349                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_34|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_34                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_350|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_350                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_352|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_352                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_353|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_353                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_354|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_354                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_357|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_357                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_358|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_358                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_35|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_360|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_360                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_361|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_361                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_363|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_363                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_364|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_364                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_366|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_366                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_367|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_367                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_369|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_369                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_370|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_370                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_372|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_372                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_373|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_373                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_375|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_375                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_376|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_376                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_378|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_378                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_379|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_379                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_37|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_37                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_381|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_381                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_382|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_382                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_384|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_384                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_385|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_385                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_387|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_387                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_388|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_388                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_38|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_390|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_390                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_391|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_391                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_392|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_392                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_395|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_395                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_396|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_396                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_398|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_398                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_399|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_399                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_401|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_401                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_402|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_402                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_404|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_404                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_405|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_405                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_407|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_407                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_408|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_408                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_40|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_40                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_410|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_410                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_411|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_411                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_413|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_413                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_414|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_414                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_416|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_416                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_417|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_417                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_419|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_419                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_420|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_420                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_422|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_422                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_423|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_423                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_425|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_425                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_426|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_426                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_428|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_428                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_429|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_429                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_431|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_431                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_432|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_432                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_434|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_434                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_435|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_435                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_437|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_437                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_438|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_438                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_43|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_43                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_440|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_440                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_441|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_441                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_443|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_443                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_444|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_444                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_446|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_446                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_447|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_447                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_449|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_449                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_450|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_450                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_452|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_452                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_453|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_453                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_455|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_455                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_456|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_456                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_458|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_458                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_459|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_459                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_461|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_461                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_462|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_462                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_464|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_464                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_465|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_465                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_467|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_467                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_468|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_468                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_46|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_46                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_470|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_470                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_471|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_471                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_473|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_473                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_474|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_474                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_476|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_476                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_477|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_477                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_479|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_479                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_480|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_480                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_482|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_482                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_483|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_483                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_485|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_485                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_486|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_486                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_488|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_488                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_489|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_489                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_490|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_490                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_493|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_493                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_494|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_494                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_496|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_496                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_497|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_497                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_499|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_499                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_49|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_49                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                                                ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_500|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_500                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_502|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_502                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_503|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_503                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_505|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_505                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_506|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_506                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_508|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_508                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_509|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_509                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_511|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_511                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_512|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_512                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_514|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_514                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_515|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_515                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_517|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_517                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_518|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_518                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_520|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_520                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_521|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_521                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_523|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_523                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_524|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_524                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_526|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_526                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_527|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_527                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_528|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_528                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_52|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_52                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_531|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_531                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_532|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_532                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_534|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_534                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_535|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_535                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_537|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_537                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_538|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_538                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_53|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_540|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_540                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_541|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_541                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_543|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_543                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_544|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_544                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_546|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_546                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_547|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_547                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_549|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_549                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_550|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_550                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_552|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_552                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_553|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_553                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_555|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_555                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_556|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_556                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_558|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_558                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_559|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_559                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_55|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_55                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_561|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_561                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_562|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_562                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_564|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_564                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_565|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_565                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_567|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_567                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_568|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_568                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_56|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_570|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_570                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_571|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_571                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_573|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_573                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_574|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_574                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_576|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_576                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_577|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_577                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_579|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_579                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_580|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_580                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_582|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_582                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_583|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_583                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_585|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_585                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_586|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_586                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_588|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_588                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_589|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_589                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_58|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_58                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_591|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_591                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_592|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_592                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_594|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_594                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_595|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_595                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_597|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_597                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_598|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_598                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_59|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                                                ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_600|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_600                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_601|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_601                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_603|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_603                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_604|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_604                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_606|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_606                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_607|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_607                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_609|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_609                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_610|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_610                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_612|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_612                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_613|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_613                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_615|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_615                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_616|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_616                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_618|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_618                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_619|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_619                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_61|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_61                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_621|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_621                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_622|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_622                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_624|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_624                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_625|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_625                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_626|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_626                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_629|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_629                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_62|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_62                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_630|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_630                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_632|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_632                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_633|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_633                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_635|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_635                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_636|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_636                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_638|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_638                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_639|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_639                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_641|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_641                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_642|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_642                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_644|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_644                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_645|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_645                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_647|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_647                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_648|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_648                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_64|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_64                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_650|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_650                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_651|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_651                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_652|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_652                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_655|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_655                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_656|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_656                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_658|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_658                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_659|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_659                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_65|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_661|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_661                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_662|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_662                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_664|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_664                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_665|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_665                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_667|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_667                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_668|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_668                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_670|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_670                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_671|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_671                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_673|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_673                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_674|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_674                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_676|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_676                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_677|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_677                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_678|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_678                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_67|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_67                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_681|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_681                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_682|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_682                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_684|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_684                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_685|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_685                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_687|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_687                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_688|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_688                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_68|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_690|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_690                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_691|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_691                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_693|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_693                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_694|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_694                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_696|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_696                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_697|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_697                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_699|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_699                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_700|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_700                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_702|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_702                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_703|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_703                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_705|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_705                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_706|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_706                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_708|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_708                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_709|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_709                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_70|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_70                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_711|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_711                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_712|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_712                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_714|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_714                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_715|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_715                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_717|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_717                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_718|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_718                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_71|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_71                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_720|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_720                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_721|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_721                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_723|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_723                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_724|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_724                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_726|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_726                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_727|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_727                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_729|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_729                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_730|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_730                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_732|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_732                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_733|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_733                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_735|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_735                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_736|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_736                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_738|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_738                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_739|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_739                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_741|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_741                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_742|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_742                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_744|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_744                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_745|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_745                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_747|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_747                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_748|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_748                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_74|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_74                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_750|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_750                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_751|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_751                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_753|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_753                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_754|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_754                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_756|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_756                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_757|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_757                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_759|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_759                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_760|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_760                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_762|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_762                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_763|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_763                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_765|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_765                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_766|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_766                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_768|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_768                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_769|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_769                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_771|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_771                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_772|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_772                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_774|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_774                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_775|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_775                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_776|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_776                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_779|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_779                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_77|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_780|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_780                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_782|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_782                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_783|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_783                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_785|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_785                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_786|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_786                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_788|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_788                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_789|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_789                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_791|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_791                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_792|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_792                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_794|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_794                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_795|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_795                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_797|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_797                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_798|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_798                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_79|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_79                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                                                                                ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_800|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_800                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_801|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_801                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_803|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_803                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_804|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_804                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_806|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_806                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_807|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_807                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_809|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_809                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_80|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_810|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_810                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_812|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_812                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_813|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_813                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_815|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_815                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_816|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_816                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_818|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_818                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_819|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_819                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_821|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_821                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_822|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_822                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_824|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_824                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_825|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_825                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_827|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_827                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_828|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_828                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_82|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_82                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_830|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_830                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_831|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_831                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_833|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_833                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_834|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_834                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_836|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_836                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_837|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_837                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_839|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_839                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_83|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_83                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_840|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_840                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_842|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_842                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_843|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_843                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_845|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_845                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_846|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_846                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_848|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_848                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_849|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_849                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_851|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_851                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_852|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_852                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_854|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_854                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_855|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_855                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_857|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_857                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_858|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_858                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_85|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_85                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_860|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_860                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_861|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_861                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_863|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_863                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_864|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_864                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_866|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_866                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_867|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_867                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_869|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_869                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_86|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_86                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_870|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_870                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_872|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_872                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_873|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_873                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_874|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_874                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_877|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_877                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_878|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_878                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_880|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_880                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_881|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_881                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_883|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_883                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_884|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_884                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_886|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_886                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_887|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_887                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_889|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_889                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_88|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_88                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_890|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_890                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_892|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_892                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_893|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_893                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_895|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_895                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_896|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_896                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_898|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_898                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_899|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_899                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_89|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                                                                                ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_901|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_901                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_902|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_902                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_904|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_904                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_905|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_905                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_907|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_907                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_908|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_908                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_910|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_910                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_911|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_911                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_913|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_913                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_914|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_914                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_916|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_916                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_917|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_917                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_919|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_919                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_91|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_91                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_920|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_920                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_922|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_922                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_923|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_923                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_925|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_925                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_926|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_926                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_928|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_928                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_929|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_929                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_92|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_931|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_931                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_932|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_932                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_934|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_934                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_935|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_935                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_937|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_937                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_938|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_938                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_940|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_940                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_941|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_941                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_943|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_943                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_944|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_944                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_946|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_946                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_947|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_947                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_949|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_949                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_94|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_94                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_950|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_950                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_952|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_952                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_953|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_953                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_955|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_955                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_956|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_956                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_958|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_958                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_959|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_959                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_95|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_961|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_961                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_962|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_962                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_964|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_964                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_965|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_965                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_967|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_967                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_968|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_968                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_970|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_970                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_971|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_971                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_972|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_972                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_975|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_975                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_976|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_976                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_978|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_978                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_979|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_979                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_97|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_97                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_981|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_981                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_982|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_982                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_984|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_984                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_985|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_985                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_987|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_987                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_988|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_988                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_98|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_98                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_990|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_990                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_991|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_991                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_993|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_993                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_994|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_994                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_996|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_996                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_997|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_997                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_999|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_999                                                                                              ; lpm_shiftreg                                         ; work         ;
;                         |lpm_shiftreg:config_shiftreg_99|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|lpm_shiftreg:config_shiftreg_99                                                                                               ; lpm_shiftreg                                         ; work         ;
;                         |sld_alt_reduction:unary_100|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_100                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_1023|                                                                                  ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_1023                                                                                                  ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_1121|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_1121                                                                                                  ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_1129|                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_1129                                                                                                  ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_198|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_198                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_1                                                                                                     ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_296|                                                                                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_296                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_2                                                                                                     ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_355|                                                                                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_355                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_393|                                                                                   ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_393                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_491|                                                                                   ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_491                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_529|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_529                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_627|                                                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_627                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_653|                                                                                   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_653                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_679|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 3 (3)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_679                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_777|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_777                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_875|                                                                                   ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_875                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_alt_reduction:unary_973|                                                                                   ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_alt_reduction:unary_973                                                                                                   ; sld_alt_reduction                                    ; work         ;
;                         |sld_mbpmg:mbpm_1001|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1001                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1001|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1004|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1004                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1004|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1007|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1007                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1007|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1010|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1010                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1010|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1013|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1013                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1013|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1016|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1016                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1016|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1019|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1019                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1019|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_101|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_101                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_101|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1024|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1024                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1024|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1027|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1027                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1027|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1030|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1030                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1030|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1033|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1033                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1033|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1036|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1036                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1036|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1039|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1039                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1039|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1042|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1042                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1042|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1045|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1045                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1045|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1048|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1048                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1048|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_104|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_104                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_104|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1051|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1051                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1051|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1054|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1054                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1054|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1057|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1057                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1057|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1060|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1060                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1060|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1063|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1063                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1063|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1066|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1066                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1066|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1069|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1069                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1069|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1072|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1072                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1072|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1075|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1075                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1075|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1078|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1078                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1078|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_107|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_107                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_107|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1081|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1081                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1081|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1084|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1084                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1084|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1087|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1087                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1087|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1090|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1090                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1090|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1093|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1093                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1093|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1096|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1096                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1096|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1099|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1099                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1099|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1102|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1102                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1102|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1105|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1105                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1108|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1108                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1108|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_110|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_110                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_110|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1111|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1111                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1111|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1114|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1114                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1114|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1117|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1117                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1117|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1122|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1122                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1122|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1125|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1125                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1125|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1130|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1130                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1130|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1133|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1133                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1133|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1136|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1136                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1136|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1139|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1139                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1139|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_113|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_113                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_113|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1142|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1142                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1142|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1146|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1146                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1146|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1149|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1149                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1149|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1152|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1152                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1152|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1155|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1155                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1155|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1158|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1158                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1158|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1161|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1161                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1161|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1164|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1164                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1164|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1167|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1167                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1167|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_116|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_116                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_116|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1170|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1170                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1170|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1173|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1173                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1173|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1176|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1176                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1176|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1179|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1179                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1179|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1182|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1182                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1182|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_1185|                                                                                           ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1185                                                                                                           ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_1185|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                     ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_119|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_119                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_119|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_122|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_122                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_122|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_125|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_125                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_125|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_128|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_128                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_128|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_12|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_12                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_12|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_131|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_131                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_131|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_134|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_134                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_134|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_137|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_137                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_137|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_140|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_140                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_140|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_143|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_143                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_143|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_146|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_146                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_146|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_149|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_149                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_149|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_152|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_152                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_152|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_155|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_155                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_155|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_158|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_158                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_158|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_15|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_15                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_15|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_161|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_161                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_161|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_164|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_164                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_164|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_167|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_167                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_167|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_170|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_170                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_170|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_173|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_173                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_173|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_176|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_176                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_176|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_179|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_179                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_179|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_182|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_182                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_182|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_185|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_185                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_185|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_188|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_188                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_188|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_18|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_18                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_18|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_191|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_191                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_191|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_194|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_194                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_194|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_199|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_199                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_199|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_202|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_202                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_202|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_205|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_205                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_205|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_208|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_208                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_208|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_211|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_211                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_211|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_214|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_214                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_214|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_217|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_217                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_217|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_21|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_21                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_21|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_220|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_220                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_220|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_223|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_223                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_223|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_226|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_226                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_226|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_229|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_229                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_229|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_232|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_232                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_232|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_235|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_235                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_235|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_238|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_238                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_238|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_241|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_241                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_241|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_244|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_244                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_244|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_247|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_247                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_247|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_24|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_24                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_24|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_250|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_250                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_250|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_253|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_253                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_253|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_256|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_256                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_256|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_259|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_259                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_259|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_262|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_262                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_262|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_265|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_265                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_265|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_268|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_268                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_268|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_271|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_271                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_271|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_274|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_274                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_274|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_277|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_277                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_277|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_27|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_27                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_27|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_280|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_280                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_280|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_283|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_283                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_283|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_286|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_286                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_286|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_289|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_289                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_289|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_292|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_292                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_292|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_297|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_297                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_297|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_300|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_300                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_300|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_303|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_303                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_303|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_306|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_306                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_306|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_309|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_309                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_309|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_30|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_30                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_30|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_312|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_312                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_312|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_315|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_315                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_315|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_318|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_318                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_318|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_321|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_321                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_321|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_324|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_324                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_324|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_327|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_327                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_327|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_330|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_330                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_330|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_333|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_333                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_333|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_336|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_336                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_336|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_339|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_339                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_339|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_33|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_33                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_33|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_342|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_342                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_342|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_345|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_345                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_345|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_348|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_348                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_348|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_351|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_351                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_351|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_356|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_356                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_356|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_359|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_359                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_359|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_362|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_362                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_362|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_365|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_365                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_365|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_368|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_368                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_368|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_36|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_36                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_36|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_371|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_371                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_371|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_374|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_374                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_374|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_377|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_377                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_377|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_380|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_380                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_380|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_383|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_383                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_383|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_386|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_386                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_386|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_389|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_389                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_389|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_394|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_394                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_394|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_397|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_397                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_397|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_39|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_39                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_39|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_3                                                                                                              ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                        ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_400|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_400                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_400|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_403|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_403                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_403|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_406|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_406                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_406|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_409|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_409                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_409|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_412|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_412                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_412|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_415|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_415                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_415|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_418|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_418                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_418|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_421|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_421                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_421|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_424|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_424                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_424|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_427|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_427                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_427|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_42|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_42                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_42|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_430|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_430                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_430|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_433|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_433                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_433|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_436|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_436                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_436|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_439|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_439                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_439|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_442|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_442                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_442|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_445|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_445                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_445|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_448|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_448                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_448|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_451|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_451                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_451|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_454|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_454                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_454|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_457|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_457                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_457|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_45|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_45                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_45|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_460|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_460                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_460|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_463|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_463                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_463|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_466|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_466                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_466|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_469|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_469                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_469|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_472|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_472                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_472|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_475|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_475                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_475|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_478|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_478                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_478|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_481|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_481                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_481|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_484|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_484                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_484|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_487|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_487                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_487|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_48|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_48                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_48|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_492|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_492                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_492|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_495|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_495                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_495|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_498|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_498                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_498|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_501|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_501                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_501|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_504|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_504                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_504|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_507|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_507                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_507|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_510|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_510                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_510|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_513|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_513                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_513|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_516|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_516                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_516|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_519|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_519                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_519|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_51|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_51                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_51|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_522|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_522                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_522|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_525|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_525                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_525|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_530|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_530                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_530|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_533|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_533                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_533|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_536|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_536                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_536|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_539|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_539                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_539|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_542|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_542                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_542|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_545|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_545                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_545|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_548|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_548                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_548|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_54|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_54                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_54|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_551|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_551                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_551|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_554|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_554                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_554|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_557|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_557                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_557|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_560|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_560                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_560|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_563|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_563                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_563|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_566|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_566                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_566|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_569|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_569                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_569|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_572|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_572                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_572|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_575|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_575                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_575|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_578|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_578                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_578|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_57|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_57                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_57|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_581|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_581                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_581|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_584|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_584                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_584|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_587|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_587                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_587|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_590|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_590                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_590|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_593|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_593                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_593|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_596|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_596                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_596|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_599|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_599                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_599|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_602|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_602                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_602|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_605|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_605                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_605|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_608|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_608                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_608|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_60|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_60                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_60|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_611|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_611                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_611|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_614|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_614                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_614|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_617|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_617                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_617|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_620|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_620                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_620|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_623|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_623                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_623|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_628|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_628                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_628|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_631|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_631                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_631|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_634|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_634                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_634|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_637|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_637                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_637|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_63|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_63                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_63|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_640|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_640                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_640|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_643|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_643                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_643|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_646|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_646                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_646|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_649|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_649                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_649|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_654|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_654                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_654|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_657|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_657                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_657|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_660|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_660                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_660|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_663|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_663                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_663|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_666|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_666                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_666|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_669|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_669                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_669|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_66|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_66                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_66|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_672|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_672                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_672|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_675|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_675                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_675|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_680|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_680                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_680|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_683|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_683                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_683|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_686|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_686                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_686|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_689|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_689                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_689|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_692|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_692                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_692|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_695|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_695                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_695|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_698|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_698                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_698|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_69|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_69                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_69|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_6                                                                                                              ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                        ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_701|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_701                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_701|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_704|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_704                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_704|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_707|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_707                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_707|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_710|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_710                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_710|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_713|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_713                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_713|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_716|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_716                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_716|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_719|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_719                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_719|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_722|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_722                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_722|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_725|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_725                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_725|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_728|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_728                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_728|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_72|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_72                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_72|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_731|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_731                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_731|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_734|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_734                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_734|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_737|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_737                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_737|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_740|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_740                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_740|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_743|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_743                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_743|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_746|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_746                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_746|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_749|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_749                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_749|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_752|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_752                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_752|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_755|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_755                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_755|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_758|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_758                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_758|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_75|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_75                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_75|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_761|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_761                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_761|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_764|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_764                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_764|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_767|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_767                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_767|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_770|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_770                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_770|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_773|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_773                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_773|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_778|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_778                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_778|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_781|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_781                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_781|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_784|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_784                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_784|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_787|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_787                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_787|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_78|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_78                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_78|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_790|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_790                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_790|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_793|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_793                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_793|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_796|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_796                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_796|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_799|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_799                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_799|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_802|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_802                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_802|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_805|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_805                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_805|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_808|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_808                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_808|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_811|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_811                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_811|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_814|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_814                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_814|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_817|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_817                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_817|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_81|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_81                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_81|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_820|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_820                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_820|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_823|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_823                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_823|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_826|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_826                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_826|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_829|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_829                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_829|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_832|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_832                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_832|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_835|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_835                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_835|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_838|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_838                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_838|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_841|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_841                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_841|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_844|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_844                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_844|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_847|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_847                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_847|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_84|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_84                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_84|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_850|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_850                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_850|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_853|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_853                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_853|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_856|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_856                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_856|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_859|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_859                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_859|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_862|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_862                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_862|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_865|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_865                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_865|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_868|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_868                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_868|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_871|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_871                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_871|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_876|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_876                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_876|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_879|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_879                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_879|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_87|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_87                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_87|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_882|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_882                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_882|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_885|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_885                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_885|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_888|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_888                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_888|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_891|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_891                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_891|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_894|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_894                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_894|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_897|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_897                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_897|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_900|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_900                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_900|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_903|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_903                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_903|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_906|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_906                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_906|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_909|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_909                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_909|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_90|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_90                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_90|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_912|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_912                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_912|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_915|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_915                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_915|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_918|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_918                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_918|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_921|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_921                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_921|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_924|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_924                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_924|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_927|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_927                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_927|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_930|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_930                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_930|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_933|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_933                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_933|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_936|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_936                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_936|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_939|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_939                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_939|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_93|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_93                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_93|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_942|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_942                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_942|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_945|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_945                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_945|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_948|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_948                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_948|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_951|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_951                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_951|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_954|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_954                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_954|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_957|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_957                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_957|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_960|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_960                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_960|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_963|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_963                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_963|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_966|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_966                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_966|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_969|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_969                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_969|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_96|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_96                                                                                                             ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_96|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                       ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_974|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_974                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_974|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_977|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_977                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_977|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_980|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_980                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_980|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_983|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_983                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_983|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_986|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_986                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_986|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_989|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_989                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_989|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_992|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_992                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_992|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_995|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_995                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_995|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_998|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_998                                                                                                            ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_998|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                      ; sld_sbpmg                                            ; work         ;
;                         |sld_mbpmg:mbpm_9|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_9                                                                                                              ; sld_mbpmg                                            ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_aap:auto_generated|sld_reserved_finalProject_auto_signaltap_0_1_7cb0:mgl_prim1|sld_mbpmg:mbpm_9|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                        ; sld_sbpmg                                            ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                           ; sld_ela_trigger_flow_mgr                             ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                   ; lpm_shiftreg                                         ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 475 (11)    ; 456 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 2 (0)             ; 456 (0)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                    ; sld_offload_buffer_mgr                               ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                          ; lpm_counter                                          ; work         ;
;                   |cntr_6th:auto_generated|                                                                                             ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6th:auto_generated                                                                                                                                                                  ; cntr_6th                                             ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                   ; lpm_counter                                          ; work         ;
;                   |cntr_6ki:auto_generated|                                                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_6ki:auto_generated                                                                                                                                                                                           ; cntr_6ki                                             ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                         ; lpm_counter                                          ; work         ;
;                   |cntr_4rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated                                                                                                                                                                                 ; cntr_4rh                                             ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                            ; lpm_counter                                          ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                                                                                                                                    ; cntr_odi                                             ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                   ; lpm_shiftreg                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 386 (386)   ; 384 (384)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 384 (384)        ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                    ; lpm_shiftreg                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                 ; lpm_shiftreg                                         ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |lab62|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                               ; sld_rom_sr                                           ; work         ;
;    |unsigned_mult16:amps[0]|                                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 30          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|unsigned_mult16:amps[0]                                                                                                                                                                                                                                                                                                                                                                                                                         ; unsigned_mult16                                      ; work         ;
;       |altshift_taps:B_lower_rtl_0|                                                                                                     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 30          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|unsigned_mult16:amps[0]|altshift_taps:B_lower_rtl_0                                                                                                                                                                                                                                                                                                                                                                                             ; altshift_taps                                        ; work         ;
;          |shift_taps_2hl:auto_generated|                                                                                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 30          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lab62|unsigned_mult16:amps[0]|altshift_taps:B_lower_rtl_0|shift_taps_2hl:auto_generated                                                                                                                                                                                                                                                                                                                                                               ; shift_taps_2hl                                       ; work         ;
;             |altsyncram_io71:altsyncram2|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lab62|unsigned_mult16:amps[0]|altshift_taps:B_lower_rtl_0|shift_taps_2hl:auto_generated|altsyncram_io71:altsyncram2                                                                                                                                                                                                                                                                                                                                   ; altsyncram_io71                                      ; work         ;
;             |cntr_q3f:cntr1|                                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lab62|unsigned_mult16:amps[0]|altshift_taps:B_lower_rtl_0|shift_taps_2hl:auto_generated|cntr_q3f:cntr1                                                                                                                                                                                                                                                                                                                                                ; cntr_q3f                                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+
; SW[0]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (1) 514 ps ; --         ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; (7) 992 ps            ; (1) 514 ps ; (1) 351 ps ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[4]   ; Bidir    ; (0) 0 ps      ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[5]   ; Bidir    ; (0) 0 ps      ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[9]   ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[12]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
; ARDUINO_IO[15]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --         ; --         ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; MAX10_CLK2_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --         ; --         ;
; KEY[1]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --         ; --         ;
+-----------------+----------+---------------+---------------+-----------------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                                                                                           ;                   ;         ;
; SW[1]                                                                                                                                           ;                   ;         ;
; SW[2]                                                                                                                                           ;                   ;         ;
; SW[3]                                                                                                                                           ;                   ;         ;
; SW[4]                                                                                                                                           ;                   ;         ;
; SW[5]                                                                                                                                           ;                   ;         ;
; SW[6]                                                                                                                                           ;                   ;         ;
; SW[7]                                                                                                                                           ;                   ;         ;
; SW[8]                                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                                           ;                   ;         ;
; ARDUINO_IO[0]                                                                                                                                   ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; ARDUINO_IO[1]                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]~feeder                                                                              ; 1                 ; 6       ;
; ARDUINO_IO[2]                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                        ; 1                 ; 6       ;
; ARDUINO_IO[3]                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]~feeder                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]~feeder                                                                                 ; 1                 ; 6       ;
; ARDUINO_IO[4]                                                                                                                                   ;                   ;         ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|altsyncram_8a61:fifo_ram|ram_block5a0                      ; 1                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[8]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[8]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[7]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[7]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[6]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[4]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[4]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[6]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[5]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[2]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[2]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[5]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[3]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[0]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[0]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[3]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[1]                                                 ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[1]  ; 0                 ; 0       ;
;      - i2sReq                                                                                                                                   ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[3]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[3]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[4]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[4]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[5]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[5]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[6]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[7]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[7]                              ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                     ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[8]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[7]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[4]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[6]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[2]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[5]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[0]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[3]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[1]  ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                        ; 0                 ; 0       ;
;      - ARDUINO_IO~34                                                                                                                            ; 1                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                ; 0                 ; 0       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                ; 0                 ; 0       ;
;      - sampleInL[31]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[30]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[29]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[28]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[27]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[26]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[25]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[24]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[23]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[22]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[21]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[20]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[19]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[18]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[17]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[16]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[15]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[14]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[13]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[12]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[11]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[10]                                                                                                                            ; 0                 ; 0       ;
;      - sampleInL[9]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[8]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[7]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[6]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[5]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[4]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[3]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[2]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[1]                                                                                                                             ; 0                 ; 0       ;
;      - sampleInL[0]                                                                                                                             ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]~feeder                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]~feeder                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]~feeder                                                                                 ; 1                 ; 6       ;
;      - actionState[0]~feeder                                                                                                                    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]~feeder                                                                                 ; 1                 ; 6       ;
; ARDUINO_IO[5]                                                                                                                                   ;                   ;         ;
;      - shiftreg_N:shiftregL|Data_Out[31]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[31]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[30]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[30]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[29]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[29]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[28]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[28]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[27]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[27]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[26]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[26]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[25]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[25]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[24]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[24]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[23]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[23]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[22]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[22]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[21]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[21]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[20]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[20]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[19]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[19]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[18]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[18]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[17]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[17]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[16]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[16]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[15]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[15]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[14]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[14]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[13]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[13]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[12]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[12]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[11]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[11]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[10]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[10]                                                                                                        ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[9]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[9]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[8]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[8]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[7]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[7]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[6]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[6]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[5]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[5]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[4]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[4]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[3]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[3]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[2]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[2]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[1]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[1]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregL|Data_Out[0]                                                                                                         ; 0                 ; 0       ;
;      - shiftreg_N:shiftregR|Data_Out[0]                                                                                                         ; 0                 ; 0       ;
;      - actionState[0]                                                                                                                           ; 0                 ; 0       ;
;      - actionState[1]                                                                                                                           ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]~feeder                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]~feeder                                                                                 ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]~feeder                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]~feeder                                                                              ; 1                 ; 6       ;
; ARDUINO_IO[6]                                                                                                                                   ;                   ;         ;
; ARDUINO_IO[7]                                                                                                                                   ;                   ;         ;
; ARDUINO_IO[8]                                                                                                                                   ;                   ;         ;
; ARDUINO_IO[9]                                                                                                                                   ;                   ;         ;
;      - finalProject:u0|finalProject_usb_gpx:usb_irq|read_mux_out                                                                                ; 1                 ; 6       ;
; ARDUINO_IO[10]                                                                                                                                  ;                   ;         ;
; ARDUINO_IO[11]                                                                                                                                  ;                   ;         ;
; ARDUINO_IO[12]                                                                                                                                  ;                   ;         ;
;      - finalProject:u0|finalProject_spi_0:spi_0|MISO_reg~0                                                                                      ; 0                 ; 6       ;
; ARDUINO_IO[13]                                                                                                                                  ;                   ;         ;
; ARDUINO_IO[14]                                                                                                                                  ;                   ;         ;
;      - finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_doublesync_a~0                                           ; 1                 ; 6       ;
; ARDUINO_IO[15]                                                                                                                                  ;                   ;         ;
;      - finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_doublesync_a~0                                           ; 0                 ; 6       ;
; ARDUINO_RESET_N                                                                                                                                 ;                   ;         ;
; MAX10_CLK1_50                                                                                                                                   ;                   ;         ;
; MAX10_CLK2_50                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                          ;                   ;         ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|altsyncram_8a61:fifo_ram|ram_block5a0                      ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[8]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[7]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[6]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[5]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[4]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[3]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[2]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[1]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[0]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[8]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[7]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[6]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[5]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[4]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[3]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[2]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[1]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|wrptr_g[0]                                                 ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[7]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[5]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[4]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[3]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[7]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[6]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[5]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[4]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[3]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[8]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[7]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[6]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[5]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[4]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[3]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[2]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[1]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[0]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[7]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[6]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[5]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[4]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[3]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[2]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[1]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[0]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[7]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[6]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[5]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[4]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[3]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[2]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[1]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[0]                              ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[8] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[7] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[6] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[5] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[4] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[3] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[2] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[1] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[0] ; 0                 ; 6       ;
;      - sampReq                                                                                                                                  ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[31]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[31]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[30]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[30]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[29]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[29]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[28]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[28]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[27]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[27]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[26]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[26]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[25]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[25]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[24]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[24]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[23]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[23]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[22]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[22]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[21]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[21]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[20]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[20]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[19]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[19]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[18]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[18]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[17]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[17]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[16]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[16]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[15]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[15]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[14]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[14]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[13]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[13]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[12]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[12]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[11]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[11]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[10]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[10]                                                                                                        ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[9]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[9]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[8]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[8]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[7]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[7]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[6]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[6]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[5]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[5]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[4]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[4]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[3]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[3]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[2]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[2]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[1]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[1]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[0]                                                                                                         ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[0]                                                                                                         ; 0                 ; 6       ;
;      - fifoDin[16]~0                                                                                                                            ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[8]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[7]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[4]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[6]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[2]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[5]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[0]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[3]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a[1]  ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a8                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[8] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a7                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[7] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a6                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a4                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[4] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[6] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a5                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a2                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[2] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[5] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a3                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a0                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[0] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[3] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a1                     ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a[1] ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                        ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[8]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[7]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[4]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[6]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[2]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[5]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[0]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[3]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|delayed_wrptr_g[1]                                         ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|parity9                        ; 0                 ; 6       ;
;      - aud_mclk_ctr[1]                                                                                                                          ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[2]               ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[1]               ; 0                 ; 6       ;
;      - onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[0]               ; 0                 ; 6       ;
;      - shiftreg_N:shiftregR|Data_Out[31]~1                                                                                                      ; 0                 ; 6       ;
;      - shiftreg_N:shiftregL|Data_Out[23]~1                                                                                                      ; 0                 ; 6       ;
;      - aud_mclk_ctr[0]                                                                                                                          ; 0                 ; 6       ;
;      - finalProject:u0|finalProject_key:key|read_mux_out[0]                                                                                     ; 0                 ; 6       ;
; KEY[1]                                                                                                                                          ;                   ;         ;
;      - finalProject:u0|finalProject_key:key|read_mux_out[1]                                                                                     ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ARDUINO_IO[4]                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_AB9                ; 96      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ARDUINO_IO[5]                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_Y10                ; 70      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_B8                 ; 193     ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_P11                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_P11                ; 3472    ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; MAX10_CLK2_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_N14                ; 3030    ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 2477    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fifoDin[16]~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y18_N12     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[15]~18                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X64_Y21_N22     ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_clk_cnt:u_clk_cnt|clk_cnt[15]~22                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y21_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_condt_det:u_condt_det|mst_arb_lost_reg                                                                                                                                                                                                                                                                                                                  ; FF_X69_Y19_N1          ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|ctrl_wren                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y23_N8      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|flush_txfifo                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y24_N24     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|iser_wren                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y25_N6      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_high_wren                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y23_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|scl_low_wren                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y24_N14     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_csr:u_csr|sda_hold_wren                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y25_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|internal_used[0]~17                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y22_N30     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|read_address[0]~9                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y22_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|write_address[3]~5                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y22_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|internal_used[3]~17                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y24_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|read_address[3]~5                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y24_N28     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|write_address[0]~5                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X66_Y24_N30     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|Selector3~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y20_N14     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|scl_clear_cnt~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y17_N22     ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_spksupp:u_spksupp|sda_clear_cnt~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X65_Y18_N18     ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|put_rxfifo                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y22_N0      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_avalon_i2c:i2c_0|put_txfifo                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y28_N12     ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                     ; FF_X72_Y23_N3          ; 500     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                     ; FF_X72_Y23_N3          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                ; FF_X46_Y36_N5          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                 ; FF_X46_Y36_N21         ; 3229    ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; finalProject:u0|finalProject_a0:a0|always0~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y38_N6      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:a1|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y36_N4      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:a2|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y32_N8      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:a3|always0~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y34_N6      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:d0|Equal0~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y35_N30     ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:d0|always0~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y38_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:d1|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y37_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:d2|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y39_N26     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:d3|always0~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y38_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:r0|always0~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y41_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:r1|always0~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y35_N22     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:r2|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y41_N18     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:r3|always0~4                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y40_N14     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:s0|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y41_N8      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:s1|always0~2                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y35_N24     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:s2|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X62_Y42_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_a0:s3|always0~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y39_N30     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_amplitude:amplitude|always0~1                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X56_Y34_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_amplitude:hex_digits_pio|always0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X62_Y38_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X52_Y40_N6      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y37_N18     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y37_N8      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|alt_jtag_atlantic:finalProject_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y37_N12     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y40_N22     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                          ; FF_X52_Y40_N9          ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                     ; LCCOMB_X50_Y40_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                     ; LCCOMB_X52_Y40_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y40_N30     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X52_Y40_N12     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                           ; FF_X54_Y40_N17         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y40_N12     ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_keycode:keycode1|always0~1                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y43_N20     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_keycode:keycode2|always0~1                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y42_N22     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_keycode:keycode3|always0~1                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y34_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_keycode:keycode|always0~1                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y39_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_leds_pio:leds_pio|always0~2                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X61_Y38_N10     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_0_csr_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y30_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y32_N12     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y37_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y33_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y25_N10     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N16     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y25_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y26_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                            ; LCCOMB_X74_Y26_N16     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N0      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N22     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N16     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N20     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N8      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y25_N24     ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y25_N8      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X70_Y25_N20     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y32_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                       ; LCCOMB_X64_Y28_N30     ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                     ; LCCOMB_X66_Y35_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                     ; LCCOMB_X71_Y25_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                           ; LCCOMB_X65_Y29_N14     ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~2                                                                                                                                                                                                                                              ; LCCOMB_X70_Y25_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[2]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y26_N6      ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                                   ; FF_X65_Y25_N5          ; 75      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always9~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y25_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y32_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y32_N6      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y32_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y32_N28     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y33_N22     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                            ; LCCOMB_X62_Y33_N16     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y33_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y33_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                        ; LCCOMB_X64_Y25_N10     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y25_N22     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X72_Y34_N16     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                  ; FF_X72_Y36_N25         ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X65_Y34_N12     ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                               ; FF_X67_Y34_N25         ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                           ; FF_X65_Y35_N11         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y36_N8      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                          ; FF_X75_Y36_N27         ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                         ; FF_X75_Y35_N27         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_src1~13                                                                                                                                                                                                                                                                                                                ; LCCOMB_X71_Y33_N16     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X74_Y32_N20     ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y33_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y34_N2      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                  ; FF_X65_Y35_N27         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N28     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y37_N0      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X65_Y37_N14     ; 31      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                           ; FF_X61_Y32_N1          ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X46_Y34_N13         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X50_Y34_N24     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X50_Y34_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X50_Y34_N6      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X50_Y34_N22     ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_sysclk:the_finalProject_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X45_Y36_N13         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~28                    ; LCCOMB_X47_Y36_N28     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~21                    ; LCCOMB_X45_Y36_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|finalProject_nios2_gen2_0_cpu_debug_slave_tck:the_finalProject_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                     ; LCCOMB_X45_Y36_N16     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalProject_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                     ; LCCOMB_X45_Y36_N22     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_debug_slave_wrapper:the_finalProject_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:finalProject_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                     ; LCCOMB_X45_Y36_N30     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_avalon_reg:the_finalProject_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X57_Y33_N4      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_oci_break:the_finalProject_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[30]~1                                                                                                                  ; LCCOMB_X50_Y34_N0      ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                              ; LCCOMB_X50_Y34_N4      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                           ; LCCOMB_X56_Y33_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                             ; LCCOMB_X54_Y33_N24     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y33_N20     ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr0|always0~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y36_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr10|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y41_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr11|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X62_Y41_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr12|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y43_N30     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr13|always0~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y42_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr14|always0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X62_Y42_N4      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr15|always0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y40_N0      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr16|always0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y40_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr17|always0~1                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y41_N6      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr1|always0~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y41_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr2|always0~5                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y34_N26     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr3|always0~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y40_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr4|always0~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y40_N10     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr5|always0~2                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y41_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr6|always0~2                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y41_N16     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr7|always0~2                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y43_N28     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr8|always0~2                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y43_N14     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_phase_incr0:phase_incr9|always0~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y41_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|Selector27~7                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X72_Y21_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y21_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X71_Y20_N20     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|active_rnw~5                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X72_Y23_N24     ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|finalProject_sdram_input_efifo_module:the_finalProject_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y25_N6      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|finalProject_sdram_input_efifo_module:the_finalProject_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y25_N8      ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X72_Y20_N22     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                        ; FF_X72_Y21_N13         ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                        ; FF_X72_Y20_N17         ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 783     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                                       ; FF_X63_Y36_N25         ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|always11~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y26_N18     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|always6~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y30_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y31_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y31_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|rx_holding_reg[5]~0                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X60_Y26_N8      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|shift_reg[4]~10                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y30_N30     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X62_Y31_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_spi_0:spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y30_N6      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y29_N2      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|always0~1                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y29_N24     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y29_N8      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y28_N22     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y28_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y28_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y28_N28     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; finalProject:u0|finalProject_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y28_N18     ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y12_N8      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y18_N22     ; 17      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sampleInL[28]~0                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y12_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; shiftreg_N:shiftregL|Data_Out[23]~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y12_N28     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; shiftreg_N:shiftregR|Data_Out[31]~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y12_N30     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                          ; FF_X42_Y36_N11         ; 86      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                               ; LCCOMB_X42_Y35_N10     ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                 ; LCCOMB_X42_Y35_N28     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                               ; LCCOMB_X42_Y35_N14     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                  ; LCCOMB_X40_Y35_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                  ; LCCOMB_X43_Y34_N6      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                 ; LCCOMB_X43_Y34_N0      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                                                    ; FF_X43_Y33_N21         ; 101     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                                                    ; FF_X43_Y33_N27         ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~24                                                                                   ; LCCOMB_X43_Y32_N24     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~17                                                                    ; LCCOMB_X42_Y35_N24     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~18                                                                    ; LCCOMB_X41_Y35_N18     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                      ; LCCOMB_X43_Y36_N6      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                             ; LCCOMB_X42_Y36_N30     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~18                                                                          ; LCCOMB_X44_Y34_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                           ; LCCOMB_X43_Y36_N16     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~19                                                            ; LCCOMB_X42_Y37_N10     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                       ; LCCOMB_X41_Y37_N4      ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                       ; LCCOMB_X42_Y37_N28     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                               ; FF_X44_Y36_N11         ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                              ; FF_X42_Y36_N27         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                               ; FF_X44_Y36_N7          ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                               ; FF_X42_Y36_N7          ; 57      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                        ; LCCOMB_X42_Y36_N28     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                              ; FF_X41_Y36_N13         ; 46      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                            ; LCCOMB_X40_Y35_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                                                                             ; LCCOMB_X43_Y26_N18     ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                                                                             ; LCCOMB_X43_Y26_N4      ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                           ; FF_X43_Y26_N31         ; 99      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y26_N10     ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y32_N20     ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y32_N30     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                             ; FF_X44_Y33_N1          ; 2101    ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y32_N6      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                                                        ; LCCOMB_X42_Y26_N28     ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                         ; LCCOMB_X42_Y26_N14     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                                                             ; LCCOMB_X41_Y28_N26     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                   ; LCCOMB_X42_Y29_N16     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6th:auto_generated|counter_reg_bit[8]~0                                                                                                               ; LCCOMB_X43_Y31_N10     ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated|counter_reg_bit[4]~0                                                                                                                              ; LCCOMB_X41_Y28_N22     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                                                                                 ; LCCOMB_X41_Y29_N0      ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                         ; LCCOMB_X44_Y31_N8      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                                                                                    ; LCCOMB_X44_Y32_N20     ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                                                                                    ; LCCOMB_X44_Y32_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y32_N2      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y28_N28     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]~34                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y32_N20     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y32_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y32_N6      ; 1615    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                          ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                 ; PIN_P11         ; 3472    ; 30                                   ; Global Clock         ; GCLK16           ; --                        ;
; MAX10_CLK2_50                                                                                                                                 ; PIN_N14         ; 3030    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                  ; JTAG_X43_Y40_N0 ; 2477    ; 4                                    ; Global Clock         ; GCLK11           ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X72_Y23_N3   ; 500     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; finalProject:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X46_Y36_N21  ; 3229    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                      ; PLL_1           ; 783     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1]                                      ; PLL_1           ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; finalProject:u0|finalProject_sdram_pll:sdram_pll|prev_reset                                                                                   ; FF_X63_Y36_N25  ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                         ; FF_X44_Y33_N1   ; 2101    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 1615    ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_alu_result[2]                      ; 870     ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_alu_result[3]                      ; 854     ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_rxfifo|altsyncram:the_dp_ram|altsyncram_r3b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                              ; M9K_X73_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_fifo:u_txfifo|altsyncram:the_dp_ram|altsyncram_d6b1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None                              ; M9K_X73_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X53_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X53_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                              ; M9K_X53_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                              ; M9K_X73_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_b_module:finalProject_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                              ; M9K_X73_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8lg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128    ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; finalProject_onchip_memory2_0.hex ; M9K_X73_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|altsyncram_8a61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                              ; M9K_X5_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 384          ; 2048         ; 384          ; yes                    ; no                      ; yes                    ; no                      ; 786432 ; 2048                        ; 384                         ; 2048                        ; 384                         ; 786432              ; 96   ; None                              ; M9K_X5_Y10_N0, M9K_X33_Y8_N0, M9K_X33_Y20_N0, M9K_X5_Y27_N0, M9K_X5_Y26_N0, M9K_X5_Y29_N0, M9K_X33_Y25_N0, M9K_X33_Y21_N0, M9K_X33_Y26_N0, M9K_X33_Y27_N0, M9K_X33_Y29_N0, M9K_X53_Y29_N0, M9K_X33_Y30_N0, M9K_X33_Y31_N0, M9K_X53_Y28_N0, M9K_X53_Y27_N0, M9K_X53_Y31_N0, M9K_X53_Y30_N0, M9K_X33_Y28_N0, M9K_X53_Y26_N0, M9K_X53_Y24_N0, M9K_X53_Y23_N0, M9K_X33_Y24_N0, M9K_X33_Y23_N0, M9K_X33_Y19_N0, M9K_X33_Y22_N0, M9K_X5_Y25_N0, M9K_X5_Y21_N0, M9K_X5_Y23_N0, M9K_X5_Y20_N0, M9K_X5_Y19_N0, M9K_X5_Y18_N0, M9K_X5_Y15_N0, M9K_X5_Y17_N0, M9K_X5_Y5_N0, M9K_X5_Y14_N0, M9K_X5_Y12_N0, M9K_X5_Y9_N0, M9K_X5_Y13_N0, M9K_X5_Y11_N0, M9K_X5_Y7_N0, M9K_X5_Y8_N0, M9K_X5_Y24_N0, M9K_X5_Y6_N0, M9K_X33_Y2_N0, M9K_X33_Y4_N0, M9K_X33_Y3_N0, M9K_X33_Y10_N0, M9K_X53_Y5_N0, M9K_X33_Y9_N0, M9K_X53_Y9_N0, M9K_X73_Y9_N0, M9K_X73_Y11_N0, M9K_X73_Y10_N0, M9K_X73_Y14_N0, M9K_X53_Y20_N0, M9K_X53_Y21_N0, M9K_X53_Y17_N0, M9K_X53_Y13_N0, M9K_X73_Y7_N0, M9K_X53_Y14_N0, M9K_X53_Y3_N0, M9K_X53_Y1_N0, M9K_X33_Y13_N0, M9K_X33_Y16_N0, M9K_X33_Y12_N0, M9K_X33_Y17_N0, M9K_X33_Y18_N0, M9K_X33_Y14_N0, M9K_X33_Y15_N0, M9K_X33_Y11_N0, M9K_X53_Y12_N0, M9K_X73_Y12_N0, M9K_X73_Y13_N0, M9K_X73_Y17_N0, M9K_X73_Y16_N0, M9K_X73_Y15_N0, M9K_X73_Y18_N0, M9K_X53_Y16_N0, M9K_X53_Y15_N0, M9K_X53_Y18_N0, M9K_X53_Y11_N0, M9K_X53_Y19_N0, M9K_X53_Y22_N0, M9K_X73_Y8_N0, M9K_X73_Y6_N0, M9K_X73_Y5_N0, M9K_X73_Y3_N0, M9K_X33_Y6_N0, M9K_X53_Y2_N0, M9K_X53_Y10_N0, M9K_X53_Y6_N0, M9K_X33_Y7_N0, M9K_X53_Y7_N0, M9K_X53_Y4_N0, M9K_X53_Y8_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; unsigned_mult16:amps[0]|altshift_taps:B_lower_rtl_0|shift_taps_2hl:auto_generated|altsyncram_io71:altsyncram2|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 15           ; 2            ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 30     ; 2                           ; 15                          ; 2                           ; 15                          ; 30                  ; 1    ; None                              ; M9K_X5_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |lab62|finalProject:u0|finalProject_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_8lg1:auto_generated|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 16,077 / 148,641 ( 11 % ) ;
; C16 interconnects     ; 252 / 5,382 ( 5 % )       ;
; C4 interconnects      ; 7,893 / 106,704 ( 7 % )   ;
; Direct links          ; 2,686 / 148,641 ( 2 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 7,898 / 49,760 ( 16 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 295 / 5,406 ( 5 % )       ;
; R4 interconnects      ; 8,993 / 147,764 ( 6 % )   ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 10.67) ; Number of LABs  (Total = 1178) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 156                            ;
; 2                                           ; 53                             ;
; 3                                           ; 27                             ;
; 4                                           ; 26                             ;
; 5                                           ; 41                             ;
; 6                                           ; 28                             ;
; 7                                           ; 18                             ;
; 8                                           ; 28                             ;
; 9                                           ; 33                             ;
; 10                                          ; 58                             ;
; 11                                          ; 47                             ;
; 12                                          ; 47                             ;
; 13                                          ; 61                             ;
; 14                                          ; 57                             ;
; 15                                          ; 117                            ;
; 16                                          ; 381                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.08) ; Number of LABs  (Total = 1178) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 664                            ;
; 1 Clock                            ; 917                            ;
; 1 Clock enable                     ; 489                            ;
; 1 Sync. clear                      ; 22                             ;
; 1 Sync. load                       ; 38                             ;
; 2 Async. clears                    ; 32                             ;
; 2 Clock enables                    ; 65                             ;
; 2 Clocks                           ; 221                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.83) ; Number of LABs  (Total = 1178) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 26                             ;
; 2                                            ; 135                            ;
; 3                                            ; 16                             ;
; 4                                            ; 36                             ;
; 5                                            ; 8                              ;
; 6                                            ; 19                             ;
; 7                                            ; 13                             ;
; 8                                            ; 25                             ;
; 9                                            ; 18                             ;
; 10                                           ; 20                             ;
; 11                                           ; 9                              ;
; 12                                           ; 26                             ;
; 13                                           ; 16                             ;
; 14                                           ; 12                             ;
; 15                                           ; 30                             ;
; 16                                           ; 53                             ;
; 17                                           ; 39                             ;
; 18                                           ; 39                             ;
; 19                                           ; 39                             ;
; 20                                           ; 31                             ;
; 21                                           ; 44                             ;
; 22                                           ; 53                             ;
; 23                                           ; 58                             ;
; 24                                           ; 63                             ;
; 25                                           ; 42                             ;
; 26                                           ; 40                             ;
; 27                                           ; 52                             ;
; 28                                           ; 41                             ;
; 29                                           ; 41                             ;
; 30                                           ; 48                             ;
; 31                                           ; 31                             ;
; 32                                           ; 54                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.28) ; Number of LABs  (Total = 1178) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 220                            ;
; 2                                               ; 179                            ;
; 3                                               ; 138                            ;
; 4                                               ; 176                            ;
; 5                                               ; 65                             ;
; 6                                               ; 56                             ;
; 7                                               ; 48                             ;
; 8                                               ; 47                             ;
; 9                                               ; 50                             ;
; 10                                              ; 38                             ;
; 11                                              ; 35                             ;
; 12                                              ; 23                             ;
; 13                                              ; 19                             ;
; 14                                              ; 17                             ;
; 15                                              ; 8                              ;
; 16                                              ; 33                             ;
; 17                                              ; 8                              ;
; 18                                              ; 1                              ;
; 19                                              ; 2                              ;
; 20                                              ; 0                              ;
; 21                                              ; 2                              ;
; 22                                              ; 4                              ;
; 23                                              ; 1                              ;
; 24                                              ; 2                              ;
; 25                                              ; 0                              ;
; 26                                              ; 3                              ;
; 27                                              ; 1                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.10) ; Number of LABs  (Total = 1178) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 3                              ;
; 2                                            ; 253                            ;
; 3                                            ; 92                             ;
; 4                                            ; 52                             ;
; 5                                            ; 33                             ;
; 6                                            ; 33                             ;
; 7                                            ; 61                             ;
; 8                                            ; 86                             ;
; 9                                            ; 29                             ;
; 10                                           ; 26                             ;
; 11                                           ; 24                             ;
; 12                                           ; 19                             ;
; 13                                           ; 22                             ;
; 14                                           ; 30                             ;
; 15                                           ; 36                             ;
; 16                                           ; 57                             ;
; 17                                           ; 37                             ;
; 18                                           ; 33                             ;
; 19                                           ; 24                             ;
; 20                                           ; 32                             ;
; 21                                           ; 30                             ;
; 22                                           ; 31                             ;
; 23                                           ; 16                             ;
; 24                                           ; 13                             ;
; 25                                           ; 14                             ;
; 26                                           ; 8                              ;
; 27                                           ; 13                             ;
; 28                                           ; 8                              ;
; 29                                           ; 15                             ;
; 30                                           ; 5                              ;
; 31                                           ; 4                              ;
; 32                                           ; 9                              ;
; 33                                           ; 6                              ;
; 34                                           ; 4                              ;
; 35                                           ; 4                              ;
; 36                                           ; 5                              ;
; 37                                           ; 2                              ;
; 38                                           ; 7                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 142          ; 37           ; 142          ; 0            ; 0            ; 146       ; 142          ; 0            ; 146       ; 146       ; 0            ; 128          ; 0            ; 0            ; 47           ; 0            ; 128          ; 47           ; 0            ; 0            ; 9            ; 128          ; 0            ; 0            ; 0            ; 0            ; 0            ; 146       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 109          ; 4            ; 146          ; 146          ; 0         ; 4            ; 146          ; 0         ; 0         ; 146          ; 18           ; 146          ; 146          ; 99           ; 146          ; 18           ; 99           ; 146          ; 146          ; 137          ; 18           ; 146          ; 146          ; 146          ; 146          ; 146          ; 0         ; 146          ; 146          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------+------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------+------------------------------+-------------------+
; MAX10_CLK1_50                ; MAX10_CLK1_50                ; 27.1              ;
; u0|sdram_pll|sd1|pll7|clk[0] ; u0|sdram_pll|sd1|pll7|clk[0] ; 6.1               ;
; altera_reserved_tck          ; altera_reserved_tck          ; 3.8               ;
+------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.362             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.362             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.362             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.362             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.362             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_dst_regnum[0]                                                                                                                                                                                                                                            ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                           ; 0.362             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_dst_regnum[1]                                                                                                                                                                                                                                            ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                           ; 0.362             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_dst_regnum[2]                                                                                                                                                                                                                                            ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a3~porta_address_reg0                                                                                                                                                                           ; 0.362             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_dst_regnum[3]                                                                                                                                                                                                                                            ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                                           ; 0.362             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_dst_regnum[4]                                                                                                                                                                                                                                            ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_register_bank_a_module:finalProject_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                           ; 0.362             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.335             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.335             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.335             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.335             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.335             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                                      ; 0.212             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                            ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                       ; 0.203             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][93]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][93]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][93]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][93]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][93]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][93]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][55]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][55]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][58]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][58]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][58]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][58]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][58]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][58]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[6][92]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][92]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][92]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][92]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][19]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][19]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][19]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][19]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][19]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][90]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][90]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][90]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][90]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][67]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][67]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][67]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][67]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][67]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][67]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][49]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][49]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][49]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][49]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][56]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][56]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][56]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][56]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][56]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][56]                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][55]                                                                                                                                                                                                                           ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][55]                                                                                                                                                                                                                                                                                                                                      ; 0.194             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~portb_address_reg0                                                                                                                                                                                                                      ; 0.185             ;
; finalProject:u0|finalProject_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                          ; finalProject:u0|finalProject_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                                                                              ; 0.173             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|writedata[26]                                                                                                                                                          ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.144             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[26]                                                                  ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.144             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access                                                              ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_ocimem:the_finalProject_nios2_gen2_0_cpu_nios2_ocimem|finalProject_nios2_gen2_0_cpu_ociram_sp_ram_module:finalProject_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.144             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                                      ; 0.117             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                                      ; 0.114             ;
; finalProject:u0|finalProject_spi_0:spi_0|spi_slave_select_reg[15]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[15]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.113             ;
; finalProject:u0|finalProject_spi_0:spi_0|spi_slave_select_reg[11]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[11]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.113             ;
; finalProject:u0|finalProject_spi_0:spi_0|spi_slave_select_reg[14]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[14]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.113             ;
; finalProject:u0|finalProject_spi_0:spi_0|spi_slave_select_reg[13]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[13]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.113             ;
; finalProject:u0|finalProject_spi_0:spi_0|spi_slave_select_reg[12]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[12]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.113             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                            ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                       ; 0.112             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                            ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                       ; 0.112             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                            ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                       ; 0.112             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                            ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|finalProject_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                       ; 0.112             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|ien_AE                                                                                                                                                                                                                                                                                             ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_ipending_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 0.112             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                                      ; 0.105             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                           ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_control_rd_data[0]                                                                                                                                                                                                                                                                                                                                                  ; 0.105             ;
; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.PRE_START                                                                                                                                                                                                                                                   ; finalProject:u0|altera_avalon_i2c:i2c_0|altera_avalon_i2c_mstfsm:u_mstfsm|mst_fsm_state.GEN_START                                                                                                                                                                                                                                                                                                                                                              ; 0.104             ;
; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|R_valid                                                                                                                                                                                                                                                    ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                                                                                                             ; 0.104             ;
; finalProject:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                                                                                       ; finalProject:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                              ; 0.104             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|ien_AF                                                                                                                                                                                                                                                                                             ; finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_ipending_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; 0.103             ;
; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                          ; finalProject:u0|finalProject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                                                                                     ; 0.098             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[163]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[162]                                                                                                                                                                                                                         ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[147]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[146]                                                                                                                                                                                                                         ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[121]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[120]                                                                                                                                                                                                                         ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[105]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[104]                                                                                                                                                                                                                         ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[40]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[39]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[32]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[31]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[30]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[28]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[27]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[26]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[25]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                                                                                                                                                                                                          ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[6]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[5]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[4]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[3]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[1]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                                                                                                                           ; 0.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[369]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[368]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[353]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[352]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[317]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[316]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[298]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[297]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[287]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[286]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[205]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[204]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[192]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[191]                                                                                                                                                                                                                         ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[79]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[78]                                                                                                                                                                                                                          ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[57]                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[56]                                                                                                                                                                                                                          ; 0.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[337]                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[336]                                                                                                                                                                                                                         ; 0.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                            ; 0.093             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                      ; 0.088             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                      ; 0.088             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                          ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_w:the_finalProject_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                                      ; 0.087             ;
; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                ; finalProject:u0|finalProject_jtag_uart:jtag_uart|finalProject_jtag_uart_scfifo_r:the_finalProject_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a2~porta_address_reg0                                                                                                                                                                                                                      ; 0.087             ;
; finalProject:u0|finalProject_spi_0:spi_0|endofpacketvalue_reg[10]                                                                                                                                                                                                                                                                                   ; finalProject:u0|finalProject_spi_0:spi_0|data_to_cpu[10]                                                                                                                                                                                                                                                                                                                                                                                                       ; 0.083             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                                                                                                               ; 0.080             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "finalProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|pll7" as MAX 10 PLL type File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] port File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-1000 ps) for finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] port File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_jul1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'finalProject/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'finalProject/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'finalProject/synthesis/submodules/finalProject_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'Lab6(3).sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[0]} {u0|sdram_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|sdram_pll|sd1|pll7|inclk[0]} -phase -18.00 -duty_cycle 50.00 -name {u0|sdram_pll|sd1|pll7|clk[1]} {u0|sdram_pll|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: MAX10_CLK2_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed is being clocked by MAX10_CLK2_50
Warning (332060): Node: ARDUINO_IO[4] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register onChipFIFO:onChipFIFO_inst|dcfifo:dcfifo_component|dcfifo_jul1:auto_generated|rdptr_g[7] is being clocked by ARDUINO_IO[4]
Warning (332060): Node: ARDUINO_IO[5] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register actionState[0] is being clocked by ARDUINO_IO[5]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 clk_dram_ext
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[0]
    Info (332111):   20.000 u0|sdram_pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node MAX10_CLK2_50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node finalProject:u0|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalProject:u0|altera_reset_controller:rst_controller|WideOr0~0 File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|W_rf_wren File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node finalProject:u0|finalProject_nios2_gen2_0:nios2_gen2_0|finalProject_nios2_gen2_0_cpu:cpu|finalProject_nios2_gen2_0_cpu_nios2_oci:the_finalProject_nios2_gen2_0_cpu_nios2_oci|finalProject_nios2_gen2_0_cpu_nios2_oci_debug:the_finalProject_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node finalProject:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|active_rnw~5 File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 215
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|active_cs_n~0 File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 212
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|active_cs_n~1 File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 212
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|i_refs[0] File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 356
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|i_refs[2] File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 356
        Info (176357): Destination node finalProject:u0|finalProject_sdram:sdram|i_refs[1] File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram.v Line: 356
Info (176353): Automatically promoted node finalProject:u0|finalProject_sdram_pll:sdram_pll|prev_reset  File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 274
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node finalProject:u0|finalProject_sdram_pll:sdram_pll|readdata[0]~1 File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 258
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15064): PLL "finalProject:u0|finalProject_sdram_pll:sdram_pll|finalProject_sdram_pll_altpll_vg92:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/augh/Documents/ECE385/finalProject/finalProject/synthesis/submodules/finalProject_sdram_pll.v Line: 150
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X56_Y33 to location X66_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 12.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 15 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[2] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[3] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[6] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[7] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[8] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[10] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[11] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_IO[13] has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 55
    Info (169065): Pin ARDUINO_RESET_N has a permanently enabled output enable File: C:/Users/augh/Documents/ECE385/finalProject/lab62.sv Line: 58
Info (144001): Generated suppressed messages file C:/Users/augh/Documents/ECE385/finalProject/output_files/finalProject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 55 warnings
    Info: Peak virtual memory: 5926 megabytes
    Info: Processing ended: Sun May 09 12:26:16 2021
    Info: Elapsed time: 00:01:18
    Info: Total CPU time (on all processors): 00:02:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/augh/Documents/ECE385/finalProject/output_files/finalProject.fit.smsg.


