

================================================================
== Vivado HLS Report for 'conv2d'
================================================================
* Date:           Thu Dec 19 01:18:19 2024

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        cv2d
* Solution:       solution2
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.742|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+----------+
    |  Latency  |  Interval | Pipeline |
    | min | max | min | max |   Type   |
    +-----+-----+-----+-----+----------+
    |   28|   28|   25|   25| function |
    +-----+-----+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|    111|       0|   2940|
|FIFO             |        -|      -|       -|      -|
|Instance         |        6|      -|     276|    250|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|    401|
|Register         |        -|      -|    2907|      -|
+-----------------+---------+-------+--------+-------+
|Total            |        6|    111|    3183|   3591|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        2|     50|       2|      6|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +----------------------+--------------------+---------+-------+-----+-----+
    |       Instance       |       Module       | BRAM_18K| DSP48E|  FF | LUT |
    +----------------------+--------------------+---------+-------+-----+-----+
    |conv2d_cv_io_s_axi_U  |conv2d_cv_io_s_axi  |        6|      0|  276|  250|
    +----------------------+--------------------+---------+-------+-----+-----+
    |Total                 |                    |        6|      0|  276|  250|
    +----------------------+--------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |grp_fu_506_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_511_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_516_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_521_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_526_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_531_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_536_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_541_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_546_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_551_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_556_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_561_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_566_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_571_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_576_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_581_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_586_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_591_p2              |     *    |      3|  0|  20|          32|          32|
    |grp_fu_596_p2              |     *    |      3|  0|  20|          32|          32|
    |tmp_15_0_0_2_2_fu_707_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_0_1_2_2_fu_741_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_0_2_2_1_fu_746_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_0_2_2_2_fu_782_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_0_2_1_fu_845_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_1_2_2_fu_882_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_2_1_1_fu_791_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_2_1_2_fu_796_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_2_1_fu_786_p2     |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_2_2_1_fu_886_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_1_2_2_2_fu_920_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_0_1_1_fu_850_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_1_1_2_fu_924_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_2_0_1_fu_969_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_2_0_2_fu_974_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_2_1_1_fu_988_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_2_1_2_fu_996_p2   |     *    |      3|  0|  20|          32|          32|
    |tmp_15_2_2_fu_964_p2       |     *    |      3|  0|  20|          32|          32|
    |grp_fu_669_p2              |     +    |      0|  0|  39|          32|          32|
    |grp_fu_675_p2              |     +    |      0|  0|  39|          32|          32|
    |grp_fu_681_p2              |     +    |      0|  0|  39|          32|          32|
    |grp_fu_687_p2              |     +    |      0|  0|  39|          32|          32|
    |sum_2_0_0_2_2_fu_756_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_0_1_2_2_fu_804_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_0_2_2_2_fu_839_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_1_0_2_2_fu_894_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_1_1_2_2_fu_932_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_1_2_2_2_fu_982_p2    |     +    |      0|  0|  32|          32|          32|
    |sum_2_2_0_2_2_fu_1033_p2   |     +    |      0|  0|  32|          32|          32|
    |sum_2_2_1_2_2_fu_1066_p2   |     +    |      0|  0|  32|          32|          32|
    |sum_2_2_2_2_2_fu_1097_p2   |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_776_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp11_fu_762_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp12_fu_771_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp13_fu_766_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp14_fu_835_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp16_fu_702_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp17_fu_824_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp18_fu_810_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp19_fu_818_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp20_fu_814_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp21_fu_890_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp24_fu_876_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp25_fu_861_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp26_fu_870_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp27_fu_865_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp28_fu_928_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp30_fu_712_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp31_fu_914_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp32_fu_900_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp33_fu_909_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp34_fu_904_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp35_fu_978_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp37_fu_830_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp38_fu_952_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp39_fu_938_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp3_fu_735_p2             |     +    |      0|  0|  32|          32|          32|
    |tmp40_fu_946_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp41_fu_942_p2            |     +    |      0|  0|  32|          32|          32|
    |tmp42_fu_1028_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp44_fu_855_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp45_fu_1022_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp46_fu_1005_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp47_fu_1016_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp48_fu_1010_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp49_fu_1062_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp4_fu_718_p2             |     +    |      0|  0|  32|          32|          32|
    |tmp51_fu_958_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp52_fu_1056_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp53_fu_1039_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp54_fu_1050_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp55_fu_1044_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp56_fu_1093_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp57_fu_992_p2            |     +    |      0|  0|  39|          32|          32|
    |tmp58_fu_1000_p2           |     +    |      0|  0|  39|          32|          32|
    |tmp59_fu_1087_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp5_fu_729_p2             |     +    |      0|  0|  32|          32|          32|
    |tmp60_fu_1072_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp61_fu_1081_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp62_fu_1076_p2           |     +    |      0|  0|  32|          32|          32|
    |tmp6_fu_724_p2             |     +    |      0|  0|  32|          32|          32|
    |tmp7_fu_800_p2             |     +    |      0|  0|  32|          32|          32|
    |tmp9_fu_697_p2             |     +    |      0|  0|  39|          32|          32|
    |tmp_fu_751_p2              |     +    |      0|  0|  32|          32|          32|
    |ap_block_pp0_stage0_11001  |    and   |      0|  0|   2|           1|           1|
    |ap_enable_pp0              |    xor   |      0|  0|   2|           1|           2|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |    111|  0|2940|        3298|        3299|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+-----+-----------+-----+-----------+
    |           Name          | LUT | Input Size| Bits| Total Bits|
    +-------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                |  121|         26|    1|         26|
    |ap_enable_reg_pp0_iter0  |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |    9|          2|    1|          2|
    |input_r_address0         |  121|         26|    5|        130|
    |kernel_address0          |   47|         10|    4|         40|
    |output_r_address0        |   47|         10|    4|         40|
    |output_r_d0              |   47|         10|   32|        320|
    +-------------------------+-----+-----------+-----+-----------+
    |Total                    |  401|         86|   48|        560|
    +-------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+----+-----+-----------+
    |             Name            | FF | LUT| Bits| Const Bits|
    +-----------------------------+----+----+-----+-----------+
    |ap_CS_fsm                    |  25|   0|   25|          0|
    |ap_enable_reg_pp0_iter0_reg  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1      |   1|   0|    1|          0|
    |input_load_14_reg_1401       |  32|   0|   32|          0|
    |input_load_18_reg_1508       |  32|   0|   32|          0|
    |input_load_19_reg_1521       |  32|   0|   32|          0|
    |kernel_load_1_reg_1139       |  32|   0|   32|          0|
    |kernel_load_2_reg_1156       |  32|   0|   32|          0|
    |kernel_load_3_reg_1174       |  32|   0|   32|          0|
    |kernel_load_4_reg_1191       |  32|   0|   32|          0|
    |kernel_load_5_reg_1220       |  32|   0|   32|          0|
    |kernel_load_6_reg_1250       |  32|   0|   32|          0|
    |kernel_load_7_reg_1267       |  32|   0|   32|          0|
    |kernel_load_8_reg_1286       |  32|   0|   32|          0|
    |kernel_load_reg_1123         |  32|   0|   32|          0|
    |reg_490                      |  32|   0|   32|          0|
    |reg_494                      |  32|   0|   32|          0|
    |reg_498                      |  32|   0|   32|          0|
    |reg_502                      |  32|   0|   32|          0|
    |reg_601                      |  32|   0|   32|          0|
    |reg_605                      |  32|   0|   32|          0|
    |reg_609                      |  32|   0|   32|          0|
    |reg_613                      |  32|   0|   32|          0|
    |reg_617                      |  32|   0|   32|          0|
    |reg_621                      |  32|   0|   32|          0|
    |reg_625                      |  32|   0|   32|          0|
    |reg_629                      |  32|   0|   32|          0|
    |reg_633                      |  32|   0|   32|          0|
    |reg_637                      |  32|   0|   32|          0|
    |reg_641                      |  32|   0|   32|          0|
    |reg_645                      |  32|   0|   32|          0|
    |reg_649                      |  32|   0|   32|          0|
    |reg_653                      |  32|   0|   32|          0|
    |reg_657                      |  32|   0|   32|          0|
    |reg_661                      |  32|   0|   32|          0|
    |reg_665                      |  32|   0|   32|          0|
    |reg_693                      |  32|   0|   32|          0|
    |tmp10_reg_1438               |  32|   0|   32|          0|
    |tmp15_reg_1235               |  32|   0|   32|          0|
    |tmp16_reg_1326               |  32|   0|   32|          0|
    |tmp17_reg_1468               |  32|   0|   32|          0|
    |tmp22_reg_1306               |  32|   0|   32|          0|
    |tmp23_reg_1371               |  32|   0|   32|          0|
    |tmp24_reg_1527               |  32|   0|   32|          0|
    |tmp29_reg_1341               |  32|   0|   32|          0|
    |tmp2_reg_1276                |  32|   0|   32|          0|
    |tmp30_reg_1391               |  32|   0|   32|          0|
    |tmp31_reg_1547               |  32|   0|   32|          0|
    |tmp36_reg_1351               |  32|   0|   32|          0|
    |tmp37_reg_1473               |  32|   0|   32|          0|
    |tmp38_reg_1572               |  32|   0|   32|          0|
    |tmp3_reg_1408                |  32|   0|   32|          0|
    |tmp44_reg_1498               |  32|   0|   32|          0|
    |tmp45_reg_1627               |  32|   0|   32|          0|
    |tmp50_reg_1562               |  32|   0|   32|          0|
    |tmp51_reg_1577               |  32|   0|   32|          0|
    |tmp52_reg_1637               |  32|   0|   32|          0|
    |tmp57_reg_1607               |  32|   0|   32|          0|
    |tmp58_reg_1622               |  32|   0|   32|          0|
    |tmp59_reg_1642               |  32|   0|   32|          0|
    |tmp8_reg_1205                |  32|   0|   32|          0|
    |tmp9_reg_1301                |  32|   0|   32|          0|
    |tmp_15_0_0_2_2_reg_1381      |  32|   0|   32|          0|
    |tmp_15_0_1_0_2_reg_1200      |  32|   0|   32|          0|
    |tmp_15_0_1_1_1_reg_1296      |  32|   0|   32|          0|
    |tmp_15_0_1_1_2_reg_1316      |  32|   0|   32|          0|
    |tmp_15_0_1_2_2_reg_1413      |  32|   0|   32|          0|
    |tmp_15_0_1_2_reg_1361        |  32|   0|   32|          0|
    |tmp_15_0_2_0_2_reg_1230      |  32|   0|   32|          0|
    |tmp_15_0_2_1_1_reg_1321      |  32|   0|   32|          0|
    |tmp_15_0_2_1_2_reg_1336      |  32|   0|   32|          0|
    |tmp_15_0_2_2_1_reg_1418      |  32|   0|   32|          0|
    |tmp_15_0_2_2_2_reg_1443      |  32|   0|   32|          0|
    |tmp_15_1_0_1_1_reg_1366      |  32|   0|   32|          0|
    |tmp_15_1_0_1_2_reg_1386      |  32|   0|   32|          0|
    |tmp_15_1_0_2_1_reg_1483      |  32|   0|   32|          0|
    |tmp_15_1_1_1_1_reg_1423      |  32|   0|   32|          0|
    |tmp_15_1_1_1_2_reg_1428      |  32|   0|   32|          0|
    |tmp_15_1_1_2_2_reg_1532      |  32|   0|   32|          0|
    |tmp_15_1_1_2_reg_1488        |  32|   0|   32|          0|
    |tmp_15_1_2_1_1_reg_1453      |  32|   0|   32|          0|
    |tmp_15_1_2_1_2_reg_1458      |  32|   0|   32|          0|
    |tmp_15_1_2_1_reg_1448        |  32|   0|   32|          0|
    |tmp_15_1_2_2_1_reg_1537      |  32|   0|   32|          0|
    |tmp_15_1_2_2_2_reg_1552      |  32|   0|   32|          0|
    |tmp_15_2_0_1_1_reg_1493      |  32|   0|   32|          0|
    |tmp_15_2_1_1_2_reg_1557      |  32|   0|   32|          0|
    |tmp_15_2_2_0_1_reg_1587      |  32|   0|   32|          0|
    |tmp_15_2_2_0_2_reg_1592      |  32|   0|   32|          0|
    |tmp_15_2_2_1_1_reg_1602      |  32|   0|   32|          0|
    |tmp_15_2_2_1_2_reg_1617      |  32|   0|   32|          0|
    |tmp_15_2_2_2_1_reg_1632      |  32|   0|   32|          0|
    |tmp_15_2_2_reg_1582          |  32|   0|   32|          0|
    +-----------------------------+----+----+-----+-----------+
    |Total                        |2907|   0| 2907|          0|
    +-----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|s_axi_cv_io_AWVALID  |  in |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_AWREADY  | out |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_AWADDR   |  in |    9|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_WVALID   |  in |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_WREADY   | out |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_WDATA    |  in |   32|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_WSTRB    |  in |    4|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_ARVALID  |  in |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_ARREADY  | out |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_ARADDR   |  in |    9|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_RVALID   | out |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_RREADY   |  in |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_RDATA    | out |   32|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_RRESP    | out |    2|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_BVALID   | out |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_BREADY   |  in |    1|    s_axi   |     cv_io    |     array    |
|s_axi_cv_io_BRESP    | out |    2|    s_axi   |     cv_io    |     array    |
|ap_clk               |  in |    1| ap_ctrl_hs |    conv2d    | return value |
|ap_rst_n             |  in |    1| ap_ctrl_hs |    conv2d    | return value |
|interrupt            | out |    1| ap_ctrl_hs |    conv2d    | return value |
+---------------------+-----+-----+------------+--------------+--------------+

