TimeQuest Timing Analyzer report for project
Sat Nov 21 14:51:25 2015
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; project                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.54 MHz ; 6.54 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -151.999 ; -8417.308     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -985.463              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -151.999 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 153.029    ;
; -151.999 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 153.029    ;
; -151.972 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 153.002    ;
; -151.972 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 153.002    ;
; -151.949 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.979    ;
; -151.949 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.979    ;
; -151.848 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.878    ;
; -151.848 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.878    ;
; -151.821 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.851    ;
; -151.821 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.851    ;
; -151.798 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.828    ;
; -151.798 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.828    ;
; -151.724 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.754    ;
; -151.724 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.754    ;
; -151.668 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.698    ;
; -151.668 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.698    ;
; -151.668 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.698    ;
; -151.668 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.698    ;
; -151.637 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.674    ;
; -151.610 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.647    ;
; -151.587 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.624    ;
; -151.574 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.604    ;
; -151.573 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.603    ;
; -151.573 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.603    ;
; -151.547 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.577    ;
; -151.544 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.574    ;
; -151.544 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.574    ;
; -151.535 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.565    ;
; -151.535 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.565    ;
; -151.524 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.554    ;
; -151.517 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.547    ;
; -151.517 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.547    ;
; -151.517 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.547    ;
; -151.517 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.547    ;
; -151.482 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.512    ;
; -151.455 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.485    ;
; -151.432 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.462    ;
; -151.414 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.444    ;
; -151.414 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.444    ;
; -151.393 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.423    ;
; -151.393 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.423    ;
; -151.384 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.414    ;
; -151.384 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.414    ;
; -151.362 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.399    ;
; -151.352 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.382    ;
; -151.349 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.379    ;
; -151.325 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.355    ;
; -151.322 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.352    ;
; -151.322 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.352    ;
; -151.322 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.352    ;
; -151.306 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.343    ;
; -151.306 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.343    ;
; -151.302 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.332    ;
; -151.299 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.329    ;
; -151.299 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.329    ;
; -151.268 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.008     ; 152.298    ;
; -151.268 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 152.298    ;
; -151.263 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.293    ;
; -151.263 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.293    ;
; -151.243 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.273    ;
; -151.243 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.273    ;
; -151.241 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.008     ; 152.271    ;
; -151.241 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 152.271    ;
; -151.218 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.008     ; 152.248    ;
; -151.218 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 152.248    ;
; -151.207 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.237    ;
; -151.182 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.219    ;
; -151.173 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.210    ;
; -151.171 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.201    ;
; -151.171 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.201    ;
; -151.169 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.199    ;
; -151.169 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.199    ;
; -151.160 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.190    ;
; -151.160 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.190    ;
; -151.151 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.181    ;
; -151.151 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.181    ;
; -151.119 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.149    ;
; -151.110 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.140    ;
; -151.077 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.107    ;
; -151.074 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.104    ;
; -151.052 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 152.089    ;
; -151.027 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.057    ;
; -151.024 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.054    ;
; -151.024 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.054    ;
; -151.021 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.051    ;
; -151.021 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.051    ;
; -151.018 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.048    ;
; -151.018 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.048    ;
; -151.018 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.048    ;
; -151.018 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.048    ;
; -151.018 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.048    ;
; -151.009 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.039    ;
; -151.009 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.008     ; 152.039    ;
; -150.993 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.008     ; 152.023    ;
; -150.993 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.008     ; 152.023    ;
; -150.989 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.008     ; 152.019    ;
; -150.975 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.005    ;
; -150.975 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 152.005    ;
; -150.962 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.008     ; 151.992    ;
; -150.960 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; -0.001     ; 151.997    ;
+----------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.627 ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.729 ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.740 ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.026      ;
; 0.763 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.764 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.765 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.766 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.767 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.767 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.767 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.767 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.770 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.816 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.103      ;
; 0.867 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.154      ;
; 0.928 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.215      ;
; 0.979 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.266      ;
; 0.997 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.284      ;
; 0.999 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.018 ; BuffReg16:RZ|output[2]                                                           ; BuffReg16:RY|output[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.092 ; registerFile:inst8|Reg16:reg15|output[10]                                        ; BuffReg16:RB_inst|output[10]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.118 ; registerFile:inst8|Reg16:reg15|output[7]                                         ; BuffReg16:RA|output[7]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.409      ;
; 1.124 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.411      ;
; 1.141 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.428      ;
; 1.151 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.438      ;
; 1.168 ; registerFile:inst8|Reg16:reg14|output[2]                                         ; BuffReg16:RA|output[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.459      ;
; 1.179 ; registerFile:inst8|Reg16:reg9|output[8]                                          ; BuffReg16:RA|output[8]                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.006     ; 1.459      ;
; 1.181 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.468      ;
; 1.181 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12]                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.468      ;
; 1.191 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.478      ;
; 1.209 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                          ; clk          ; clk         ; 0.000        ; -0.009     ; 1.486      ;
; 1.213 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.226 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.513      ;
; 1.253 ; BuffReg16:RM|output[13]                                                          ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.086      ;
; 1.255 ; BuffReg16:RM|output[12]                                                          ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0 ; clk          ; clk         ; -0.500       ; 0.083      ; 1.088      ;
; 1.256 ; BuffReg16:RM|output[5]                                                           ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a4~porta_datain_reg1  ; clk          ; clk         ; -0.500       ; 0.083      ; 1.089      ;
; 1.257 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.544      ;
; 1.262 ; BuffReg16:RZ|output[10]                                                          ; BuffReg16:RY|output[10]                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.539      ;
; 1.271 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg13|output[5]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.558      ;
; 1.271 ; BuffReg16:RA|output[14]                                                          ; BuffReg16:RZ|output[14]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.278 ; BuffReg16:RA|output[15]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.563      ;
; 1.289 ; BuffReg16:RA|output[0]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.574      ;
; 1.291 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg12|output[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.578      ;
; 1.291 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg13|output[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.578      ;
; 1.292 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                           ; clk          ; clk         ; 0.000        ; 0.009      ; 1.587      ;
; 1.296 ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg13|output[7]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.583      ;
; 1.296 ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg14|output[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.582      ;
; 1.297 ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg13|output[4]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.584      ;
; 1.297 ; registerFile:inst8|Reg16:reg14|output[7]                                         ; BuffReg16:RA|output[7]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.588      ;
; 1.300 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg13|output[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.587      ;
; 1.300 ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg15|output[13]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.302 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.304 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.306 ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.009     ; 1.583      ;
; 1.308 ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg12|output[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.595      ;
; 1.308 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg13|output[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.595      ;
; 1.308 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg14|output[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.308 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg15|output[11]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.310 ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg13|output[6]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.597      ;
; 1.312 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg15|output[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.312 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg14|output[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.314 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg12|output[9]                                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.595      ;
; 1.315 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg6|output[9]                                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.596      ;
; 1.320 ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg12|output[4]                                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.601      ;
; 1.323 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg12|output[5]                                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.604      ;
; 1.325 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg6|output[5]                                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.606      ;
; 1.327 ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg12|output[7]                                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.608      ;
; 1.331 ; registerFile:inst8|Reg16:reg15|output[4]                                         ; BuffReg16:RA|output[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.622      ;
; 1.337 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.624      ;
; 1.341 ; BuffReg16:RA|output[12]                                                          ; BuffReg16:RZ|output[12]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.342 ; BuffReg16:RA|output[9]                                                           ; BuffReg16:RZ|output[9]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.346 ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg15|output[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.347 ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg14|output[12]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.349 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg15|output[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.349 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg14|output[9]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.635      ;
; 1.358 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg11|output[10]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.659      ;
; 1.359 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg9|output[10]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 1.660      ;
; 1.389 ; BuffReg16:RA|output[4]                                                           ; BuffReg16:RZ|output[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.675      ;
; 1.403 ; BuffReg16:RA|output[6]                                                           ; BuffReg16:RZ|output[6]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.689      ;
; 1.431 ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.716      ;
; 1.435 ; registerFile:inst8|Reg16:reg15|output[11]                                        ; BuffReg16:RB_inst|output[11]                                                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.730      ;
; 1.445 ; registerFile:inst8|Reg16:reg11|output[3]                                         ; BuffReg16:RB_inst|output[3]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.736      ;
; 1.449 ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.734      ;
; 1.451 ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.730      ;
; 1.457 ; registerFile:inst8|Reg16:reg15|output[0]                                         ; BuffReg16:RB_inst|output[0]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.748      ;
; 1.460 ; registerFile:inst8|Reg16:reg15|output[2]                                         ; BuffReg16:RB_inst|output[2]                                                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.751      ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 152.261 ; 152.261 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -3.025 ; -3.025 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.108  ; 8.108  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.067  ; 8.067  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 8.420  ; 8.420  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 8.083  ; 8.083  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.561  ; 8.561  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.729  ; 8.729  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 8.078  ; 8.078  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 8.278  ; 8.278  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 8.278  ; 8.278  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 25.390 ; 25.390 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 10.832 ; 10.832 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 12.704 ; 12.704 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 14.113 ; 14.113 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 14.902 ; 14.902 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 15.319 ; 15.319 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 16.552 ; 16.552 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 17.314 ; 17.314 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 19.218 ; 19.218 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 19.852 ; 19.852 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 21.341 ; 21.341 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 21.992 ; 21.992 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 22.246 ; 22.246 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 23.852 ; 23.852 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 23.449 ; 23.449 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 25.390 ; 25.390 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 9.033  ; 9.033  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.476  ; 8.476  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.209  ; 8.209  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.249  ; 8.249  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 9.051  ; 9.051  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.002  ; 8.002  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.411  ; 8.411  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 9.021  ; 9.021  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 7.481  ; 7.481  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 7.954  ; 7.954  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 9.012  ; 9.012  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
; incSelect   ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 9.554  ; 9.554  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 7.535  ; 7.535  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.653  ; 7.653  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 9.797  ; 9.797  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 7.685  ; 7.685  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 9.715  ; 9.715  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.993  ; 8.993  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 7.397  ; 7.397  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 10.251 ; 10.251 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 9.380  ; 9.380  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 10.180 ; 10.180 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 9.678  ; 9.678  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.501  ; 9.501  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 9.498  ; 9.498  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 10.102 ; 10.102 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 9.493  ; 9.493  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 9.853  ; 9.853  ; Rise       ; clk             ;
; ma_select   ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.948  ; 7.948  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 8.226  ; 8.226  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.584  ; 8.584  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.106  ; 8.106  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.854  ; 7.854  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.897  ; 8.897  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.713  ; 8.713  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.815  ; 8.815  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.489  ; 8.489  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.628  ; 8.628  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.523  ; 8.523  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.164  ; 8.164  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 7.729  ; 7.729  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.533  ; 8.533  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.186  ; 8.186  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 8.132  ; 8.132  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 9.247  ; 9.247  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.338  ; 8.338  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 12.404 ; 12.404 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.395 ; 11.395 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.254 ; 11.254 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.234 ; 11.234 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.312 ; 11.312 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 12.084 ; 12.084 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 10.703 ; 10.703 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 10.849 ; 10.849 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.155 ; 11.155 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 10.825 ; 10.825 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 10.857 ; 10.857 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 10.917 ; 10.917 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.148 ; 11.148 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 11.181 ; 11.181 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 10.848 ; 10.848 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 10.940 ; 10.940 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.349 ; 11.349 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.289 ; 11.289 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 11.567 ; 11.567 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 12.404 ; 12.404 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.701 ; 11.701 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 11.189 ; 11.189 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.108  ; 8.108  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.067  ; 8.067  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 8.420  ; 8.420  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 8.083  ; 8.083  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.561  ; 8.561  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.729  ; 8.729  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 8.078  ; 8.078  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 8.278  ; 8.278  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 8.776  ; 8.776  ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 9.474  ; 9.474  ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 9.652  ; 9.652  ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 9.765  ; 9.765  ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 9.836  ; 9.836  ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 9.898  ; 9.898  ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 9.198  ; 9.198  ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 9.734  ; 9.734  ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 10.124 ; 10.124 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 10.536 ; 10.536 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 9.782  ; 9.782  ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 9.060  ; 9.060  ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 8.776  ; 8.776  ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 10.656 ; 10.656 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 9.033  ; 9.033  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.476  ; 8.476  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.209  ; 8.209  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.249  ; 8.249  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 9.051  ; 9.051  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.002  ; 8.002  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.411  ; 8.411  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 9.021  ; 9.021  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 7.481  ; 7.481  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 7.954  ; 7.954  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 9.012  ; 9.012  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
; incSelect   ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 7.397  ; 7.397  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 9.554  ; 9.554  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 7.535  ; 7.535  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.653  ; 7.653  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 9.797  ; 9.797  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 7.685  ; 7.685  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 9.715  ; 9.715  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.993  ; 8.993  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 7.397  ; 7.397  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 9.944  ; 9.944  ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 8.502  ; 8.502  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 9.831  ; 9.831  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 9.030  ; 9.030  ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 9.924  ; 9.924  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 9.349  ; 9.349  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.336  ; 9.336  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 8.475  ; 8.475  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 9.259  ; 9.259  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 9.101  ; 9.101  ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 9.701  ; 9.701  ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 9.134  ; 9.134  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 8.810  ; 8.810  ; Rise       ; clk             ;
; ma_select   ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.948  ; 7.948  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 8.226  ; 8.226  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.584  ; 8.584  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.106  ; 8.106  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.854  ; 7.854  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.897  ; 8.897  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.713  ; 8.713  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.815  ; 8.815  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.489  ; 8.489  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.628  ; 8.628  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.523  ; 8.523  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.164  ; 8.164  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 7.729  ; 7.729  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.533  ; 8.533  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.186  ; 8.186  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 8.132  ; 8.132  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 9.247  ; 9.247  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.338  ; 8.338  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 10.703 ; 10.703 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.395 ; 11.395 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.254 ; 11.254 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.234 ; 11.234 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.312 ; 11.312 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 12.084 ; 12.084 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 10.703 ; 10.703 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 10.849 ; 10.849 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.155 ; 11.155 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 10.825 ; 10.825 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 10.857 ; 10.857 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 10.917 ; 10.917 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.148 ; 11.148 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 11.181 ; 11.181 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 10.848 ; 10.848 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 10.940 ; 10.940 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.349 ; 11.349 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.289 ; 11.289 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 11.567 ; 11.567 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 12.404 ; 12.404 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.701 ; 11.701 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 11.189 ; 11.189 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -58.612 ; -3080.878     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -877.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -58.612 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.638     ;
; -58.612 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.638     ;
; -58.610 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.636     ;
; -58.610 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.636     ;
; -58.586 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.612     ;
; -58.586 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.612     ;
; -58.584 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.610     ;
; -58.584 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.610     ;
; -58.578 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.604     ;
; -58.578 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.604     ;
; -58.552 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.578     ;
; -58.552 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.578     ;
; -58.491 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.517     ;
; -58.491 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.517     ;
; -58.482 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.508     ;
; -58.482 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.508     ;
; -58.471 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.503     ;
; -58.469 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.501     ;
; -58.465 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.491     ;
; -58.465 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.491     ;
; -58.456 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.482     ;
; -58.456 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.482     ;
; -58.437 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.469     ;
; -58.432 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.458     ;
; -58.432 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.458     ;
; -58.420 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.446     ;
; -58.418 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.444     ;
; -58.415 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.441     ;
; -58.413 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.439     ;
; -58.406 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.432     ;
; -58.406 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.432     ;
; -58.399 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.425     ;
; -58.399 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.425     ;
; -58.398 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.424     ;
; -58.398 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.424     ;
; -58.386 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.412     ;
; -58.381 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.407     ;
; -58.373 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.399     ;
; -58.373 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.399     ;
; -58.372 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.398     ;
; -58.372 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.398     ;
; -58.350 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.382     ;
; -58.341 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.373     ;
; -58.337 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.363     ;
; -58.337 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.363     ;
; -58.311 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.337     ;
; -58.311 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.337     ;
; -58.299 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.325     ;
; -58.294 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.320     ;
; -58.291 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.323     ;
; -58.290 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.316     ;
; -58.285 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.311     ;
; -58.267 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.293     ;
; -58.267 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.293     ;
; -58.258 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.290     ;
; -58.257 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.289     ;
; -58.243 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.269     ;
; -58.243 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.269     ;
; -58.242 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 59.268     ;
; -58.241 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.267     ;
; -58.241 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.267     ;
; -58.240 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.266     ;
; -58.240 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 59.266     ;
; -58.235 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.261     ;
; -58.234 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.006     ; 59.260     ;
; -58.232 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.006     ; 59.258     ;
; -58.230 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.256     ;
; -58.229 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.255     ;
; -58.228 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.254     ;
; -58.227 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.253     ;
; -58.217 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.243     ;
; -58.217 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.243     ;
; -58.208 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 59.234     ;
; -58.207 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.233     ;
; -58.206 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.232     ;
; -58.206 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.232     ;
; -58.204 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.230     ;
; -58.202 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.228     ;
; -58.201 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.227     ;
; -58.200 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|inc_select  ; clk          ; clk         ; 1.000        ; -0.006     ; 59.226     ;
; -58.196 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.228     ;
; -58.196 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ma_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.222     ;
; -58.195 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.221     ;
; -58.195 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.221     ;
; -58.195 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|pc_select   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.221     ;
; -58.172 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|mem_read    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.198     ;
; -58.169 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.195     ;
; -58.169 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.195     ;
; -58.145 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|pc_enable   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.171     ;
; -58.142 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.168     ;
; -58.142 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.168     ;
; -58.140 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write    ; clk          ; clk         ; 1.000        ; -0.006     ; 59.166     ;
; -58.126 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|mem_write   ; clk          ; clk         ; 1.000        ; 0.000      ; 59.158     ;
; -58.123 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.149     ;
; -58.123 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.149     ;
; -58.121 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv       ; clk          ; clk         ; 1.000        ; -0.006     ; 59.147     ;
; -58.118 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[1] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.144     ;
; -58.118 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|y_select[0] ; clk          ; clk         ; 1.000        ; -0.006     ; 59.144     ;
; -58.116 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.142     ;
; -58.116 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1]   ; clk          ; clk         ; 1.000        ; -0.006     ; 59.142     ;
+---------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlUnit:inst2|mem_read                                                       ; ControlUnit:inst2|mem_read                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|pc_select                                                      ; ControlUnit:inst2|pc_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|inc_select                                                     ; ControlUnit:inst2|inc_select                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|b_inv                                                          ; ControlUnit:inst2|b_inv                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|ma_select                                                      ; ControlUnit:inst2|ma_select                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|mem_write                                                      ; ControlUnit:inst2|mem_write                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|rf_write                                                       ; ControlUnit:inst2|rf_write                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; BuffReg16:RB_inst|output[3]                                                      ; BuffReg16:RM|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; BuffReg16:RB_inst|output[14]                                                     ; BuffReg16:RM|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; BuffReg16:RB_inst|output[10]                                                     ; BuffReg16:RM|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; BuffReg16:RB_inst|output[9]                                                      ; BuffReg16:RM|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.314 ; BuffReg16:RB_inst|output[8]                                                      ; BuffReg16:RM|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.320 ; BuffReg16:RB_inst|output[6]                                                      ; BuffReg16:RM|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.324 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BuffReg16:RY|output[3]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BuffReg16:RY|output[12]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BuffReg16:RY|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BuffReg16:RY|output[9]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BuffReg16:RY|output[0]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BuffReg16:RY|output[1]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BuffReg16:RY|output[5]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BuffReg16:RY|output[14]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BuffReg16:RY|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BuffReg16:RY|output[8]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BuffReg16:RY|output[13]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.371 ; BuffReg16:RZ|output[2]                                                           ; BuffReg16:RY|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.403 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.410 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BuffReg16:RY|output[15]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BuffReg16:RY|output[11]                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.433 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.439 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.443 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.453 ; registerFile:inst8|Reg16:reg15|output[10]                                        ; BuffReg16:RB_inst|output[10]                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.458 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.604      ;
; 0.459 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.465 ; registerFile:inst8|Reg16:reg15|output[7]                                         ; BuffReg16:RA|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.623      ;
; 0.466 ; BuffReg16:RZ|output[10]                                                          ; BuffReg16:RY|output[10]                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.612      ;
; 0.467 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.471 ; registerFile:inst8|Reg16:reg14|output[2]                                         ; BuffReg16:RA|output[2]                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.629      ;
; 0.482 ; registerFile:inst8|Reg16:reg9|output[8]                                          ; BuffReg16:RA|output[8]                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.628      ;
; 0.490 ; registerFile:inst8|Reg16:reg15|output[4]                                         ; BuffReg16:RA|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.648      ;
; 0.491 ; BuffReg16:RA|output[14]                                                          ; BuffReg16:RZ|output[14]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.642      ;
; 0.493 ; registerFile:inst8|Reg16:reg14|output[7]                                         ; BuffReg16:RA|output[7]                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.651      ;
; 0.498 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.651      ;
; 0.506 ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BuffReg16:RY|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg13|output[5]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.659      ;
; 0.514 ; BuffReg16:RA|output[12]                                                          ; BuffReg16:RZ|output[12]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.665      ;
; 0.517 ; BuffReg16:RA|output[15]                                                          ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.668      ;
; 0.518 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg13|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.671      ;
; 0.519 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg12|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.672      ;
; 0.523 ; BuffReg16:RA|output[0]                                                           ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.674      ;
; 0.523 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.681      ;
; 0.523 ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg14|output[13]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.676      ;
; 0.524 ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg13|output[4]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.677      ;
; 0.524 ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg13|output[7]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.677      ;
; 0.527 ; BuffReg16:RY|output[13]                                                          ; registerFile:inst8|Reg16:reg15|output[13]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.680      ;
; 0.528 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg13|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.681      ;
; 0.529 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg15|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.682      ;
; 0.530 ; BuffReg16:RA|output[9]                                                           ; BuffReg16:RZ|output[9]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.681      ;
; 0.531 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg14|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.684      ;
; 0.531 ; BuffReg16:RY|output[11]                                                          ; registerFile:inst8|Reg16:reg15|output[11]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.684      ;
; 0.531 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg14|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.684      ;
; 0.533 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg13|output[10]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.686      ;
; 0.533 ; BuffReg16:RB_inst|output[7]                                                      ; BuffReg16:RM|output[7]                                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 0.679      ;
; 0.534 ; BuffReg16:RA|output[4]                                                           ; BuffReg16:RZ|output[4]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg12|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.687      ;
; 0.534 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg15|output[10]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.687      ;
; 0.534 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg14|output[10]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.687      ;
; 0.535 ; BuffReg16:RY|output[6]                                                           ; registerFile:inst8|Reg16:reg13|output[6]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.688      ;
; 0.540 ; BuffReg16:RA|output[6]                                                           ; BuffReg16:RZ|output[6]                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg13|output[15]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.694      ;
; 0.543 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg12|output[5]                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 0.689      ;
; 0.543 ; BuffReg16:RB_inst|output[15]                                                     ; BuffReg16:RM|output[15]                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.693      ;
; 0.544 ; BuffReg16:RY|output[5]                                                           ; registerFile:inst8|Reg16:reg6|output[5]                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.690      ;
; 0.545 ; BuffReg16:RY|output[4]                                                           ; registerFile:inst8|Reg16:reg12|output[4]                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 0.691      ;
; 0.550 ; BuffReg16:RY|output[7]                                                           ; registerFile:inst8|Reg16:reg12|output[7]                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 0.696      ;
; 0.550 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg11|output[10]                                        ; clk          ; clk         ; 0.000        ; 0.012      ; 0.714      ;
; 0.550 ; BuffReg16:RA|output[11]                                                          ; BuffReg16:RZ|output[11]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.701      ;
; 0.550 ; BuffReg16:RB_inst|output[0]                                                      ; BuffReg16:RM|output[0]                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.700      ;
; 0.551 ; BuffReg16:RY|output[10]                                                          ; registerFile:inst8|Reg16:reg9|output[10]                                         ; clk          ; clk         ; 0.000        ; 0.012      ; 0.715      ;
; 0.552 ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg15|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.705      ;
; 0.553 ; BuffReg16:RY|output[12]                                                          ; registerFile:inst8|Reg16:reg14|output[12]                                        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.706      ;
; 0.554 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg15|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.707      ;
; 0.554 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg14|output[9]                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.707      ;
; 0.559 ; BuffReg16:RA|output[15]                                                          ; BuffReg16:RZ|output[15]                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.710      ;
; 0.561 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg12|output[9]                                         ; clk          ; clk         ; 0.000        ; -0.006     ; 0.707      ;
; 0.561 ; BuffReg16:RB_inst|output[11]                                                     ; BuffReg16:RM|output[11]                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.706      ;
; 0.562 ; InstructionAddressGenerator:inst1|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst1|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; BuffReg16:RY|output[9]                                                           ; registerFile:inst8|Reg16:reg6|output[9]                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.708      ;
; 0.562 ; BuffReg16:RY|output[15]                                                          ; registerFile:inst8|Reg16:reg12|output[15]                                        ; clk          ; clk         ; 0.000        ; -0.006     ; 0.708      ;
; 0.564 ; BuffReg16:RA|output[0]                                                           ; BuffReg16:RZ|output[0]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.715      ;
; 0.569 ; BuffReg16:RB_inst|output[2]                                                      ; BuffReg16:RM|output[2]                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.720      ;
; 0.570 ; BuffReg16:RY|output[1]                                                           ; registerFile:inst8|Reg16:reg12|output[1]                                         ; clk          ; clk         ; 0.000        ; -0.012     ; 0.710      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Fall       ; MemoryInterface:suckmydick|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_efg1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 58.809 ; 58.809 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.625 ; -0.625 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.636  ; 4.636  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.246  ; 4.246  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.212  ; 4.212  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.636  ; 4.636  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.386  ; 4.386  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.629  ; 4.629  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.229  ; 4.229  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.289  ; 4.289  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.356  ; 4.356  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.488  ; 4.488  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.625  ; 4.625  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.494  ; 4.494  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.223  ; 4.223  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.126  ; 4.126  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.208  ; 4.208  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.369  ; 4.369  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.248  ; 4.248  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.431  ; 4.431  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.273  ; 4.273  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.431  ; 4.431  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 5.297  ; 5.297  ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 5.268  ; 5.268  ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 5.864  ; 5.864  ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 6.529  ; 6.529  ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 6.777  ; 6.777  ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 6.799  ; 6.799  ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 7.222  ; 7.222  ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 7.495  ; 7.495  ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 8.269  ; 8.269  ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 8.422  ; 8.422  ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 8.965  ; 8.965  ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 9.331  ; 9.331  ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 9.701  ; 9.701  ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 10.473 ; 10.473 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 4.685  ; 4.685  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.618  ; 4.618  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.685  ; 4.685  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.609  ; 4.609  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.406  ; 4.406  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.358  ; 4.358  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.613  ; 4.613  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.238  ; 4.238  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.307  ; 4.307  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 3.958  ; 3.958  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.317  ; 4.317  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.610  ; 4.610  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.585  ; 4.585  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.274  ; 4.274  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.565  ; 4.565  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 4.646  ; 4.646  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.570  ; 4.570  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.200  ; 4.200  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.618  ; 4.618  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.646  ; 4.646  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.357  ; 4.357  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.208  ; 4.208  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.196  ; 4.196  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.646  ; 4.646  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 3.964  ; 3.964  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.018  ; 4.018  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.192  ; 4.192  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.429  ; 4.429  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.428  ; 4.428  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 4.389  ; 4.389  ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.601  ; 4.601  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.607  ; 4.607  ; Rise       ; clk             ;
; incSelect   ; clk        ; 4.576  ; 4.576  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 5.034  ; 5.034  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 4.834  ; 4.834  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 4.037  ; 4.037  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.015  ; 4.015  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.089  ; 4.089  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.186  ; 4.186  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.156  ; 4.156  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.822  ; 4.822  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.067  ; 4.067  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.779  ; 4.779  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.345  ; 4.345  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.893  ; 4.893  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.424  ; 4.424  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 5.034  ; 5.034  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.277  ; 4.277  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.503  ; 4.503  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.509  ; 4.509  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.709  ; 4.709  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.247  ; 4.247  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.536  ; 4.536  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.508  ; 4.508  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.336  ; 4.336  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.631  ; 4.631  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 3.964  ; 3.964  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.557  ; 4.557  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 5.140  ; 5.140  ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.975  ; 4.975  ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.760  ; 4.760  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.730  ; 4.730  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 5.140  ; 5.140  ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 5.042  ; 5.042  ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 5.055  ; 5.055  ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.792  ; 4.792  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.803  ; 4.803  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.633  ; 4.633  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.806  ; 4.806  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 4.952  ; 4.952  ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 5.049  ; 5.049  ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.835  ; 4.835  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.773  ; 4.773  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 4.806  ; 4.806  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 4.866  ; 4.866  ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.487  ; 4.487  ; Rise       ; clk             ;
; memRead     ; clk        ; 4.371  ; 4.371  ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.240  ; 4.240  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.209  ; 4.209  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.380  ; 4.380  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.724  ; 4.724  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.504  ; 4.504  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.467  ; 4.467  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.374  ; 4.374  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.249  ; 4.249  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.149  ; 4.149  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.347  ; 4.347  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.166  ; 4.166  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.501  ; 4.501  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.521  ; 4.521  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.430  ; 4.430  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.724  ; 4.724  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.294  ; 4.294  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.316  ; 4.316  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.053  ; 4.053  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.470  ; 4.470  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.346  ; 4.346  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.484  ; 4.484  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.819  ; 4.819  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.278  ; 4.278  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.099  ; 4.099  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.399  ; 4.399  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.621  ; 4.621  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.819  ; 4.819  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.349  ; 4.349  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.519  ; 4.519  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.288  ; 4.288  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.396  ; 4.396  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.333  ; 4.333  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.289  ; 4.289  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.253  ; 4.253  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.668  ; 4.668  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.287  ; 4.287  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 6.472  ; 6.472  ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.092  ; 6.092  ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.029  ; 6.029  ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.116  ; 6.116  ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.040  ; 6.040  ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.386  ; 6.386  ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 5.875  ; 5.875  ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 5.892  ; 5.892  ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 5.966  ; 5.966  ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 5.918  ; 5.918  ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 5.942  ; 5.942  ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 5.975  ; 5.975  ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.055  ; 6.055  ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.004  ; 6.004  ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.162  ; 6.162  ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 5.928  ; 5.928  ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.073  ; 6.073  ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 5.928  ; 5.928  ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.080  ; 6.080  ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.008  ; 6.008  ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.028  ; 6.028  ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.178  ; 6.178  ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.472  ; 6.472  ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.324  ; 6.324  ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 5.986  ; 5.986  ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.488 ; 4.488 ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 4.804 ; 4.804 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 5.008 ; 5.008 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.958 ; 4.958 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 5.237 ; 5.237 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.317 ; 4.317 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
; inA[*]      ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.428 ; 4.428 ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.607 ; 4.607 ; Rise       ; clk             ;
; incSelect   ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
; ir[*]       ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 4.834 ; 4.834 ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.503 ; 4.503 ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.676 ; 4.676 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 4.577 ; 4.577 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
; memRead     ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.374 ; 4.374 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.396 ; 4.396 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 5.875 ; 5.875 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.029 ; 6.029 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.116 ; 6.116 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.040 ; 6.040 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.386 ; 6.386 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 5.875 ; 5.875 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 5.892 ; 5.892 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 5.966 ; 5.966 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 5.918 ; 5.918 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 5.942 ; 5.942 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 5.975 ; 5.975 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.055 ; 6.055 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.004 ; 6.004 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.162 ; 6.162 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 5.928 ; 5.928 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.073 ; 6.073 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 5.928 ; 5.928 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.080 ; 6.080 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.008 ; 6.008 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.028 ; 6.028 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.178 ; 6.178 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.472 ; 6.472 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 5.986 ; 5.986 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -151.999  ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  clk             ; -151.999  ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -8417.308 ; 0.0   ; 0.0      ; 0.0     ; -985.463            ;
;  clk             ; -8417.308 ; 0.000 ; N/A      ; N/A     ; -985.463            ;
+------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; res       ; clk        ; 152.261 ; 152.261 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.625 ; -0.625 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; RM_out[*]   ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 8.108  ; 8.108  ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 8.067  ; 8.067  ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 8.420  ; 8.420  ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 8.083  ; 8.083  ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 8.561  ; 8.561  ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 8.729  ; 8.729  ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 8.078  ; 8.078  ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 8.278  ; 8.278  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 8.184  ; 8.184  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 8.278  ; 8.278  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 25.390 ; 25.390 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 10.832 ; 10.832 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 12.704 ; 12.704 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 14.113 ; 14.113 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 14.902 ; 14.902 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 15.319 ; 15.319 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 16.552 ; 16.552 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 17.314 ; 17.314 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 19.218 ; 19.218 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 19.852 ; 19.852 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 21.341 ; 21.341 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 21.992 ; 21.992 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 22.246 ; 22.246 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 23.852 ; 23.852 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 23.449 ; 23.449 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 25.390 ; 25.390 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.169  ; 9.169  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 9.033  ; 9.033  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.476  ; 8.476  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 8.436  ; 8.436  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 8.961  ; 8.961  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 8.115  ; 8.115  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.209  ; 8.209  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 7.313  ; 7.313  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 8.249  ; 8.249  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 9.051  ; 9.051  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 9.144  ; 9.144  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
; inA[*]      ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 8.885  ; 8.885  ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 8.002  ; 8.002  ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 9.038  ; 9.038  ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 8.411  ; 8.411  ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 8.015  ; 8.015  ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 9.021  ; 9.021  ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 7.481  ; 7.481  ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 7.954  ; 7.954  ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 8.797  ; 8.797  ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 8.663  ; 8.663  ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 9.012  ; 9.012  ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
; incSelect   ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
; ir[*]       ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 9.554  ; 9.554  ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 7.576  ; 7.576  ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 7.535  ; 7.535  ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 7.653  ; 7.653  ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 7.918  ; 7.918  ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 7.864  ; 7.864  ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 9.797  ; 9.797  ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 7.685  ; 7.685  ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 9.715  ; 9.715  ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 8.438  ; 8.438  ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 9.800  ; 9.800  ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 8.322  ; 8.322  ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 8.935  ; 8.935  ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 8.711  ; 8.711  ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 8.501  ; 8.501  ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 8.993  ; 8.993  ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 7.397  ; 7.397  ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 8.527  ; 8.527  ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 10.251 ; 10.251 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 9.380  ; 9.380  ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 10.356 ; 10.356 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 10.180 ; 10.180 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 10.430 ; 10.430 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 9.678  ; 9.678  ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 9.501  ; 9.501  ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 9.064  ; 9.064  ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 9.498  ; 9.498  ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 10.102 ; 10.102 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 9.493  ; 9.493  ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 9.853  ; 9.853  ; Rise       ; clk             ;
; ma_select   ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
; memRead     ; clk        ; 8.589  ; 8.589  ; Rise       ; clk             ;
; memWrite    ; clk        ; 8.001  ; 8.001  ; Rise       ; clk             ;
; pcEnable    ; clk        ; 7.948  ; 7.948  ; Rise       ; clk             ;
; pcSelect    ; clk        ; 8.226  ; 8.226  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.757  ; 8.757  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.584  ; 8.584  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.106  ; 8.106  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.854  ; 7.854  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.897  ; 8.897  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 8.713  ; 8.713  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.815  ; 8.815  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.331  ; 8.331  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 8.489  ; 8.489  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.643  ; 7.643  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.628  ; 8.628  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.523  ; 8.523  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.164  ; 8.164  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 7.729  ; 7.729  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.962  ; 8.962  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.533  ; 8.533  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.186  ; 8.186  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.273  ; 8.273  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 8.161  ; 8.161  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 7.240  ; 7.240  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 8.132  ; 8.132  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 9.247  ; 9.247  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 8.338  ; 8.338  ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 12.404 ; 12.404 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 11.395 ; 11.395 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 11.254 ; 11.254 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 11.234 ; 11.234 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 11.312 ; 11.312 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 12.084 ; 12.084 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 10.703 ; 10.703 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 10.849 ; 10.849 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 11.155 ; 11.155 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 10.825 ; 10.825 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 10.857 ; 10.857 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 10.917 ; 10.917 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 11.148 ; 11.148 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 11.181 ; 11.181 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 11.426 ; 11.426 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 10.848 ; 10.848 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 11.343 ; 11.343 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 10.940 ; 10.940 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 11.349 ; 11.349 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 11.179 ; 11.179 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 11.289 ; 11.289 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 11.567 ; 11.567 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 12.404 ; 12.404 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 11.701 ; 11.701 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 11.189 ; 11.189 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; RM_out[*]   ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  RM_out[0]  ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  RM_out[1]  ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  RM_out[2]  ; clk        ; 4.636 ; 4.636 ; Rise       ; clk             ;
;  RM_out[3]  ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
;  RM_out[4]  ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  RM_out[5]  ; clk        ; 4.229 ; 4.229 ; Rise       ; clk             ;
;  RM_out[6]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  RM_out[7]  ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  RM_out[8]  ; clk        ; 4.488 ; 4.488 ; Rise       ; clk             ;
;  RM_out[9]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  RM_out[10] ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
;  RM_out[11] ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  RM_out[12] ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  RM_out[13] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  RM_out[14] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  RM_out[15] ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
; aluop[*]    ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.817 ; 4.817 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 4.804 ; 4.804 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 5.008 ; 5.008 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.958 ; 4.958 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.838 ; 4.838 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 5.237 ; 5.237 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 5.217 ; 5.217 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.358 ; 4.358 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 4.317 ; 4.317 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 4.585 ; 4.585 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.274 ; 4.274 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
; inA[*]      ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  inA[0]     ; clk        ; 4.570 ; 4.570 ; Rise       ; clk             ;
;  inA[1]     ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  inA[2]     ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
;  inA[3]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  inA[4]     ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  inA[5]     ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  inA[6]     ; clk        ; 4.196 ; 4.196 ; Rise       ; clk             ;
;  inA[7]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  inA[8]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  inA[9]     ; clk        ; 4.018 ; 4.018 ; Rise       ; clk             ;
;  inA[10]    ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  inA[11]    ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  inA[12]    ; clk        ; 4.428 ; 4.428 ; Rise       ; clk             ;
;  inA[13]    ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  inA[14]    ; clk        ; 4.601 ; 4.601 ; Rise       ; clk             ;
;  inA[15]    ; clk        ; 4.607 ; 4.607 ; Rise       ; clk             ;
; incSelect   ; clk        ; 4.576 ; 4.576 ; Rise       ; clk             ;
; ir[*]       ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  ir[0]      ; clk        ; 4.834 ; 4.834 ; Rise       ; clk             ;
;  ir[1]      ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  ir[2]      ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  ir[3]      ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  ir[4]      ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  ir[5]      ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  ir[6]      ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  ir[7]      ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  ir[8]      ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ir[9]      ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  ir[10]     ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  ir[11]     ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  ir[12]     ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  ir[13]     ; clk        ; 4.277 ; 4.277 ; Rise       ; clk             ;
;  ir[14]     ; clk        ; 4.503 ; 4.503 ; Rise       ; clk             ;
;  ir[15]     ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  ir[16]     ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  ir[17]     ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ir[18]     ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  ir[19]     ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  ir[20]     ; clk        ; 4.336 ; 4.336 ; Rise       ; clk             ;
;  ir[21]     ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  ir[22]     ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  ir[23]     ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
; maRS[*]     ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[0]    ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  maRS[1]    ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  maRS[2]    ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  maRS[3]    ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  maRS[4]    ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  maRS[5]    ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  maRS[6]    ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  maRS[7]    ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  maRS[8]    ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  maRS[9]    ; clk        ; 4.676 ; 4.676 ; Rise       ; clk             ;
;  maRS[10]   ; clk        ; 4.577 ; 4.577 ; Rise       ; clk             ;
;  maRS[11]   ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
;  maRS[12]   ; clk        ; 4.520 ; 4.520 ; Rise       ; clk             ;
;  maRS[13]   ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  maRS[14]   ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
;  maRS[15]   ; clk        ; 4.451 ; 4.451 ; Rise       ; clk             ;
; ma_select   ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
; memRead     ; clk        ; 4.371 ; 4.371 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
; pcEnable    ; clk        ; 4.209 ; 4.209 ; Rise       ; clk             ;
; pcSelect    ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.374 ; 4.374 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.294 ; 4.294 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.316 ; 4.316 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.484 ; 4.484 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.288 ; 4.288 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.396 ; 4.396 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.287 ; 4.287 ; Rise       ; clk             ;
; MI_out[*]   ; clk        ; 5.875 ; 5.875 ; Fall       ; clk             ;
;  MI_out[0]  ; clk        ; 6.092 ; 6.092 ; Fall       ; clk             ;
;  MI_out[1]  ; clk        ; 6.029 ; 6.029 ; Fall       ; clk             ;
;  MI_out[2]  ; clk        ; 6.116 ; 6.116 ; Fall       ; clk             ;
;  MI_out[3]  ; clk        ; 6.040 ; 6.040 ; Fall       ; clk             ;
;  MI_out[4]  ; clk        ; 6.386 ; 6.386 ; Fall       ; clk             ;
;  MI_out[5]  ; clk        ; 5.875 ; 5.875 ; Fall       ; clk             ;
;  MI_out[6]  ; clk        ; 5.892 ; 5.892 ; Fall       ; clk             ;
;  MI_out[7]  ; clk        ; 5.966 ; 5.966 ; Fall       ; clk             ;
;  MI_out[8]  ; clk        ; 5.918 ; 5.918 ; Fall       ; clk             ;
;  MI_out[9]  ; clk        ; 5.942 ; 5.942 ; Fall       ; clk             ;
;  MI_out[10] ; clk        ; 5.975 ; 5.975 ; Fall       ; clk             ;
;  MI_out[11] ; clk        ; 6.055 ; 6.055 ; Fall       ; clk             ;
;  MI_out[12] ; clk        ; 6.004 ; 6.004 ; Fall       ; clk             ;
;  MI_out[13] ; clk        ; 6.162 ; 6.162 ; Fall       ; clk             ;
;  MI_out[14] ; clk        ; 5.928 ; 5.928 ; Fall       ; clk             ;
;  MI_out[15] ; clk        ; 6.073 ; 6.073 ; Fall       ; clk             ;
;  MI_out[16] ; clk        ; 5.928 ; 5.928 ; Fall       ; clk             ;
;  MI_out[17] ; clk        ; 6.080 ; 6.080 ; Fall       ; clk             ;
;  MI_out[18] ; clk        ; 6.008 ; 6.008 ; Fall       ; clk             ;
;  MI_out[19] ; clk        ; 6.028 ; 6.028 ; Fall       ; clk             ;
;  MI_out[20] ; clk        ; 6.178 ; 6.178 ; Fall       ; clk             ;
;  MI_out[21] ; clk        ; 6.472 ; 6.472 ; Fall       ; clk             ;
;  MI_out[22] ; clk        ; 6.324 ; 6.324 ; Fall       ; clk             ;
;  MI_out[23] ; clk        ; 5.986 ; 5.986 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 440      ; 202      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 440      ; 202      ; 24       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 420   ; 420  ;
; Unconstrained Output Ports      ; 169   ; 169  ;
; Unconstrained Output Port Paths ; 745   ; 745  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Sat Nov 21 14:51:21 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -151.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -151.999     -8417.308 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -985.463 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -58.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -58.612     -3080.878 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -877.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Sat Nov 21 14:51:25 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


