Partition Merge report for ext_top
Sun Feb  5 19:09:55 2023
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Partition Merge Summary                                                             ;
+------------------------------------+------------------------------------------------+
; Partition Merge Status             ; Successful - Sun Feb  5 19:09:55 2023          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; ext_top                                        ;
; Top-level Entity Name              ; ext_top                                        ;
; Family                             ; MAX 10                                         ;
; Total logic elements               ; 4,514                                          ;
;     Total combinational functions  ; 1,423                                          ;
;     Dedicated logic registers      ; 3,943                                          ;
; Total registers                    ; 3943                                           ;
; Total pins                         ; 164                                            ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 38,144                                         ;
; Embedded Multiplier 9-bit elements ; 0                                              ;
; Total PLLs                         ; 0                                              ;
; UFM blocks                         ; 0                                              ;
; ADC blocks                         ; 0                                              ;
+------------------------------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                             ;
+---------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; Name                      ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                   ; Details                                                                                  ;
+---------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+
; ADC_CLK_10                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ADC_CLK_10                          ; N/A                                                                                      ;
; ADC_CLK_10                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ADC_CLK_10                          ; N/A                                                                                      ;
; alu_out[0]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[0]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[10]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[10]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[11]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[11]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[12]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[12]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[13]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[13]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[14]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[14]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[15]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[15]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[16]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[16]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[17]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[17]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[18]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[18]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[19]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[19]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[1]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[1]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[20]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[20]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[21]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[21]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[22]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[22]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[23]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[23]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[24]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[24]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[25]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[25]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[26]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[26]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[27]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[27]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[28]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[28]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[29]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[29]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[2]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[2]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[30]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[30]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[31]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[31]               ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[3]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[3]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[4]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[4]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[5]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[5]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[6]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[6]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[7]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[7]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[8]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[8]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[9]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; alu_out[9]                ; post-fitting ; connected ; Top                            ; post-synthesis    ; ~GND                                ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|gnd      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; auto_signaltap_0|vcc      ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC ; N/A                                                                                      ;
; iw_in[0]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[0]                            ; N/A                                                                                      ;
; iw_in[0]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[0]                            ; N/A                                                                                      ;
; iw_in[0]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[0]                            ; N/A                                                                                      ;
; iw_in[0]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[0]                            ; N/A                                                                                      ;
; iw_in[10]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[10]                           ; N/A                                                                                      ;
; iw_in[10]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[10]                           ; N/A                                                                                      ;
; iw_in[10]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[10]                           ; N/A                                                                                      ;
; iw_in[10]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[10]                           ; N/A                                                                                      ;
; iw_in[11]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[11]                           ; N/A                                                                                      ;
; iw_in[11]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[11]                           ; N/A                                                                                      ;
; iw_in[11]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[11]                           ; N/A                                                                                      ;
; iw_in[11]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[11]                           ; N/A                                                                                      ;
; iw_in[12]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[12]                           ; N/A                                                                                      ;
; iw_in[12]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[12]                           ; N/A                                                                                      ;
; iw_in[12]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[12]                           ; N/A                                                                                      ;
; iw_in[12]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[12]                           ; N/A                                                                                      ;
; iw_in[13]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[13]                           ; N/A                                                                                      ;
; iw_in[13]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[13]                           ; N/A                                                                                      ;
; iw_in[13]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[13]                           ; N/A                                                                                      ;
; iw_in[13]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[13]                           ; N/A                                                                                      ;
; iw_in[14]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[14]                           ; N/A                                                                                      ;
; iw_in[14]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[14]                           ; N/A                                                                                      ;
; iw_in[14]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[14]                           ; N/A                                                                                      ;
; iw_in[14]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[14]                           ; N/A                                                                                      ;
; iw_in[15]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[15]                           ; N/A                                                                                      ;
; iw_in[15]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[15]                           ; N/A                                                                                      ;
; iw_in[15]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[15]                           ; N/A                                                                                      ;
; iw_in[15]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[15]                           ; N/A                                                                                      ;
; iw_in[16]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[16]                           ; N/A                                                                                      ;
; iw_in[16]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[16]                           ; N/A                                                                                      ;
; iw_in[16]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[16]                           ; N/A                                                                                      ;
; iw_in[16]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[16]                           ; N/A                                                                                      ;
; iw_in[17]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[17]                           ; N/A                                                                                      ;
; iw_in[17]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[17]                           ; N/A                                                                                      ;
; iw_in[17]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[17]                           ; N/A                                                                                      ;
; iw_in[17]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[17]                           ; N/A                                                                                      ;
; iw_in[18]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[18]                           ; N/A                                                                                      ;
; iw_in[18]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[18]                           ; N/A                                                                                      ;
; iw_in[18]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[18]                           ; N/A                                                                                      ;
; iw_in[18]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[18]                           ; N/A                                                                                      ;
; iw_in[19]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[19]                           ; N/A                                                                                      ;
; iw_in[19]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[19]                           ; N/A                                                                                      ;
; iw_in[19]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[19]                           ; N/A                                                                                      ;
; iw_in[19]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[19]                           ; N/A                                                                                      ;
; iw_in[1]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[1]                            ; N/A                                                                                      ;
; iw_in[1]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[1]                            ; N/A                                                                                      ;
; iw_in[1]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[1]                            ; N/A                                                                                      ;
; iw_in[1]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[1]                            ; N/A                                                                                      ;
; iw_in[20]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[20]                           ; N/A                                                                                      ;
; iw_in[20]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[20]                           ; N/A                                                                                      ;
; iw_in[20]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[20]                           ; N/A                                                                                      ;
; iw_in[20]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[20]                           ; N/A                                                                                      ;
; iw_in[21]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[21]                           ; N/A                                                                                      ;
; iw_in[21]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[21]                           ; N/A                                                                                      ;
; iw_in[21]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[21]                           ; N/A                                                                                      ;
; iw_in[21]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[21]                           ; N/A                                                                                      ;
; iw_in[22]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[22]                           ; N/A                                                                                      ;
; iw_in[22]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[22]                           ; N/A                                                                                      ;
; iw_in[22]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[22]                           ; N/A                                                                                      ;
; iw_in[22]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[22]                           ; N/A                                                                                      ;
; iw_in[23]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[23]                           ; N/A                                                                                      ;
; iw_in[23]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[23]                           ; N/A                                                                                      ;
; iw_in[23]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[23]                           ; N/A                                                                                      ;
; iw_in[23]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[23]                           ; N/A                                                                                      ;
; iw_in[24]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[24]                           ; N/A                                                                                      ;
; iw_in[24]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[24]                           ; N/A                                                                                      ;
; iw_in[24]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[24]                           ; N/A                                                                                      ;
; iw_in[24]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[24]                           ; N/A                                                                                      ;
; iw_in[25]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[25]                           ; N/A                                                                                      ;
; iw_in[25]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[25]                           ; N/A                                                                                      ;
; iw_in[25]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[25]                           ; N/A                                                                                      ;
; iw_in[25]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[25]                           ; N/A                                                                                      ;
; iw_in[26]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[26]                           ; N/A                                                                                      ;
; iw_in[26]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[26]                           ; N/A                                                                                      ;
; iw_in[26]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[26]                           ; N/A                                                                                      ;
; iw_in[26]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[26]                           ; N/A                                                                                      ;
; iw_in[27]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[27]                           ; N/A                                                                                      ;
; iw_in[27]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[27]                           ; N/A                                                                                      ;
; iw_in[27]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[27]                           ; N/A                                                                                      ;
; iw_in[27]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[27]                           ; N/A                                                                                      ;
; iw_in[28]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[28]                           ; N/A                                                                                      ;
; iw_in[28]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[28]                           ; N/A                                                                                      ;
; iw_in[28]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[28]                           ; N/A                                                                                      ;
; iw_in[28]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[28]                           ; N/A                                                                                      ;
; iw_in[29]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[29]                           ; N/A                                                                                      ;
; iw_in[29]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[29]                           ; N/A                                                                                      ;
; iw_in[29]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[29]                           ; N/A                                                                                      ;
; iw_in[29]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[29]                           ; N/A                                                                                      ;
; iw_in[2]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[2]                            ; N/A                                                                                      ;
; iw_in[2]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[2]                            ; N/A                                                                                      ;
; iw_in[2]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[2]                            ; N/A                                                                                      ;
; iw_in[2]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[2]                            ; N/A                                                                                      ;
; iw_in[30]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[30]                           ; N/A                                                                                      ;
; iw_in[30]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[30]                           ; N/A                                                                                      ;
; iw_in[30]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[30]                           ; N/A                                                                                      ;
; iw_in[30]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[30]                           ; N/A                                                                                      ;
; iw_in[31]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[31]                           ; N/A                                                                                      ;
; iw_in[31]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[31]                           ; N/A                                                                                      ;
; iw_in[31]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[31]                           ; N/A                                                                                      ;
; iw_in[31]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[31]                           ; N/A                                                                                      ;
; iw_in[3]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[3]                            ; N/A                                                                                      ;
; iw_in[3]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[3]                            ; N/A                                                                                      ;
; iw_in[3]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[3]                            ; N/A                                                                                      ;
; iw_in[3]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[3]                            ; N/A                                                                                      ;
; iw_in[4]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[4]                            ; N/A                                                                                      ;
; iw_in[4]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[4]                            ; N/A                                                                                      ;
; iw_in[4]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[4]                            ; N/A                                                                                      ;
; iw_in[4]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[4]                            ; N/A                                                                                      ;
; iw_in[5]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[5]                            ; N/A                                                                                      ;
; iw_in[5]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[5]                            ; N/A                                                                                      ;
; iw_in[5]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[5]                            ; N/A                                                                                      ;
; iw_in[5]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[5]                            ; N/A                                                                                      ;
; iw_in[6]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[6]                            ; N/A                                                                                      ;
; iw_in[6]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[6]                            ; N/A                                                                                      ;
; iw_in[6]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[6]                            ; N/A                                                                                      ;
; iw_in[6]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[6]                            ; N/A                                                                                      ;
; iw_in[7]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[7]                            ; N/A                                                                                      ;
; iw_in[7]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[7]                            ; N/A                                                                                      ;
; iw_in[7]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[7]                            ; N/A                                                                                      ;
; iw_in[7]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[7]                            ; N/A                                                                                      ;
; iw_in[8]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[8]                            ; N/A                                                                                      ;
; iw_in[8]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[8]                            ; N/A                                                                                      ;
; iw_in[8]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[8]                            ; N/A                                                                                      ;
; iw_in[8]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[8]                            ; N/A                                                                                      ;
; iw_in[9]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[9]                            ; N/A                                                                                      ;
; iw_in[9]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[9]                            ; N/A                                                                                      ;
; iw_in[9]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[9]                            ; N/A                                                                                      ;
; iw_in[9]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; iw_in[9]                            ; N/A                                                                                      ;
; pc_in[0]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[0]                            ; N/A                                                                                      ;
; pc_in[0]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[0]                            ; N/A                                                                                      ;
; pc_in[0]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[0]                            ; N/A                                                                                      ;
; pc_in[0]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[0]                            ; N/A                                                                                      ;
; pc_in[10]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[10]                           ; N/A                                                                                      ;
; pc_in[10]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[10]                           ; N/A                                                                                      ;
; pc_in[10]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[10]                           ; N/A                                                                                      ;
; pc_in[10]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[10]                           ; N/A                                                                                      ;
; pc_in[11]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[11]                           ; N/A                                                                                      ;
; pc_in[11]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[11]                           ; N/A                                                                                      ;
; pc_in[11]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[11]                           ; N/A                                                                                      ;
; pc_in[11]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[11]                           ; N/A                                                                                      ;
; pc_in[12]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[12]                           ; N/A                                                                                      ;
; pc_in[12]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[12]                           ; N/A                                                                                      ;
; pc_in[12]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[12]                           ; N/A                                                                                      ;
; pc_in[12]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[12]                           ; N/A                                                                                      ;
; pc_in[13]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[13]                           ; N/A                                                                                      ;
; pc_in[13]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[13]                           ; N/A                                                                                      ;
; pc_in[13]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[13]                           ; N/A                                                                                      ;
; pc_in[13]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[13]                           ; N/A                                                                                      ;
; pc_in[14]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[14]                           ; N/A                                                                                      ;
; pc_in[14]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[14]                           ; N/A                                                                                      ;
; pc_in[14]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[14]                           ; N/A                                                                                      ;
; pc_in[14]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[14]                           ; N/A                                                                                      ;
; pc_in[15]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[15]                           ; N/A                                                                                      ;
; pc_in[15]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[15]                           ; N/A                                                                                      ;
; pc_in[15]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[15]                           ; N/A                                                                                      ;
; pc_in[15]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[15]                           ; N/A                                                                                      ;
; pc_in[16]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[16]                           ; N/A                                                                                      ;
; pc_in[16]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[16]                           ; N/A                                                                                      ;
; pc_in[16]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[16]                           ; N/A                                                                                      ;
; pc_in[16]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[16]                           ; N/A                                                                                      ;
; pc_in[17]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[17]                           ; N/A                                                                                      ;
; pc_in[17]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[17]                           ; N/A                                                                                      ;
; pc_in[17]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[17]                           ; N/A                                                                                      ;
; pc_in[17]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[17]                           ; N/A                                                                                      ;
; pc_in[18]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[18]                           ; N/A                                                                                      ;
; pc_in[18]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[18]                           ; N/A                                                                                      ;
; pc_in[18]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[18]                           ; N/A                                                                                      ;
; pc_in[18]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[18]                           ; N/A                                                                                      ;
; pc_in[19]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[19]                           ; N/A                                                                                      ;
; pc_in[19]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[19]                           ; N/A                                                                                      ;
; pc_in[19]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[19]                           ; N/A                                                                                      ;
; pc_in[19]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[19]                           ; N/A                                                                                      ;
; pc_in[1]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[1]                            ; N/A                                                                                      ;
; pc_in[1]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[1]                            ; N/A                                                                                      ;
; pc_in[1]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[1]                            ; N/A                                                                                      ;
; pc_in[1]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[1]                            ; N/A                                                                                      ;
; pc_in[20]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[20]                           ; N/A                                                                                      ;
; pc_in[20]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[20]                           ; N/A                                                                                      ;
; pc_in[20]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[20]                           ; N/A                                                                                      ;
; pc_in[20]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[20]                           ; N/A                                                                                      ;
; pc_in[21]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[21]                           ; N/A                                                                                      ;
; pc_in[21]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[21]                           ; N/A                                                                                      ;
; pc_in[21]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[21]                           ; N/A                                                                                      ;
; pc_in[21]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[21]                           ; N/A                                                                                      ;
; pc_in[22]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[22]                           ; N/A                                                                                      ;
; pc_in[22]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[22]                           ; N/A                                                                                      ;
; pc_in[22]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[22]                           ; N/A                                                                                      ;
; pc_in[22]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[22]                           ; N/A                                                                                      ;
; pc_in[23]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[23]                           ; N/A                                                                                      ;
; pc_in[23]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[23]                           ; N/A                                                                                      ;
; pc_in[23]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[23]                           ; N/A                                                                                      ;
; pc_in[23]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[23]                           ; N/A                                                                                      ;
; pc_in[24]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[24]                           ; N/A                                                                                      ;
; pc_in[24]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[24]                           ; N/A                                                                                      ;
; pc_in[24]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[24]                           ; N/A                                                                                      ;
; pc_in[24]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[24]                           ; N/A                                                                                      ;
; pc_in[25]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[25]                           ; N/A                                                                                      ;
; pc_in[25]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[25]                           ; N/A                                                                                      ;
; pc_in[25]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[25]                           ; N/A                                                                                      ;
; pc_in[25]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[25]                           ; N/A                                                                                      ;
; pc_in[26]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[26]                           ; N/A                                                                                      ;
; pc_in[26]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[26]                           ; N/A                                                                                      ;
; pc_in[26]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[26]                           ; N/A                                                                                      ;
; pc_in[26]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[26]                           ; N/A                                                                                      ;
; pc_in[27]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[27]                           ; N/A                                                                                      ;
; pc_in[27]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[27]                           ; N/A                                                                                      ;
; pc_in[27]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[27]                           ; N/A                                                                                      ;
; pc_in[27]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[27]                           ; N/A                                                                                      ;
; pc_in[28]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[28]                           ; N/A                                                                                      ;
; pc_in[28]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[28]                           ; N/A                                                                                      ;
; pc_in[28]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[28]                           ; N/A                                                                                      ;
; pc_in[28]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[28]                           ; N/A                                                                                      ;
; pc_in[29]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[29]                           ; N/A                                                                                      ;
; pc_in[29]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[29]                           ; N/A                                                                                      ;
; pc_in[29]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[29]                           ; N/A                                                                                      ;
; pc_in[29]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[29]                           ; N/A                                                                                      ;
; pc_in[2]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[2]                            ; N/A                                                                                      ;
; pc_in[2]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[2]                            ; N/A                                                                                      ;
; pc_in[2]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[2]                            ; N/A                                                                                      ;
; pc_in[2]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[2]                            ; N/A                                                                                      ;
; pc_in[30]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[30]                           ; N/A                                                                                      ;
; pc_in[30]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[30]                           ; N/A                                                                                      ;
; pc_in[30]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[30]                           ; N/A                                                                                      ;
; pc_in[30]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[30]                           ; N/A                                                                                      ;
; pc_in[31]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[31]                           ; N/A                                                                                      ;
; pc_in[31]                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[31]                           ; N/A                                                                                      ;
; pc_in[31]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[31]                           ; N/A                                                                                      ;
; pc_in[31]~input           ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[31]                           ; N/A                                                                                      ;
; pc_in[3]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[3]                            ; N/A                                                                                      ;
; pc_in[3]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[3]                            ; N/A                                                                                      ;
; pc_in[3]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[3]                            ; N/A                                                                                      ;
; pc_in[3]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[3]                            ; N/A                                                                                      ;
; pc_in[4]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[4]                            ; N/A                                                                                      ;
; pc_in[4]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[4]                            ; N/A                                                                                      ;
; pc_in[4]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[4]                            ; N/A                                                                                      ;
; pc_in[4]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[4]                            ; N/A                                                                                      ;
; pc_in[5]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[5]                            ; N/A                                                                                      ;
; pc_in[5]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[5]                            ; N/A                                                                                      ;
; pc_in[5]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[5]                            ; N/A                                                                                      ;
; pc_in[5]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[5]                            ; N/A                                                                                      ;
; pc_in[6]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[6]                            ; N/A                                                                                      ;
; pc_in[6]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[6]                            ; N/A                                                                                      ;
; pc_in[6]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[6]                            ; N/A                                                                                      ;
; pc_in[6]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[6]                            ; N/A                                                                                      ;
; pc_in[7]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[7]                            ; N/A                                                                                      ;
; pc_in[7]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[7]                            ; N/A                                                                                      ;
; pc_in[7]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[7]                            ; N/A                                                                                      ;
; pc_in[7]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[7]                            ; N/A                                                                                      ;
; pc_in[8]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[8]                            ; N/A                                                                                      ;
; pc_in[8]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[8]                            ; N/A                                                                                      ;
; pc_in[8]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[8]                            ; N/A                                                                                      ;
; pc_in[8]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[8]                            ; N/A                                                                                      ;
; pc_in[9]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[9]                            ; N/A                                                                                      ;
; pc_in[9]                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[9]                            ; N/A                                                                                      ;
; pc_in[9]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[9]                            ; N/A                                                                                      ;
; pc_in[9]~input            ; post-fitting ; connected ; Top                            ; post-synthesis    ; pc_in[9]                            ; N/A                                                                                      ;
; rs1_data_in[0]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[0]                      ; N/A                                                                                      ;
; rs1_data_in[0]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[0]                      ; N/A                                                                                      ;
; rs1_data_in[0]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[0]                      ; N/A                                                                                      ;
; rs1_data_in[0]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[0]                      ; N/A                                                                                      ;
; rs1_data_in[10]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[10]                     ; N/A                                                                                      ;
; rs1_data_in[10]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[10]                     ; N/A                                                                                      ;
; rs1_data_in[10]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[10]                     ; N/A                                                                                      ;
; rs1_data_in[10]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[10]                     ; N/A                                                                                      ;
; rs1_data_in[11]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[11]                     ; N/A                                                                                      ;
; rs1_data_in[11]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[11]                     ; N/A                                                                                      ;
; rs1_data_in[11]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[11]                     ; N/A                                                                                      ;
; rs1_data_in[11]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[11]                     ; N/A                                                                                      ;
; rs1_data_in[12]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[12]                     ; N/A                                                                                      ;
; rs1_data_in[12]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[12]                     ; N/A                                                                                      ;
; rs1_data_in[12]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[12]                     ; N/A                                                                                      ;
; rs1_data_in[12]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[12]                     ; N/A                                                                                      ;
; rs1_data_in[13]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[13]                     ; N/A                                                                                      ;
; rs1_data_in[13]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[13]                     ; N/A                                                                                      ;
; rs1_data_in[13]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[13]                     ; N/A                                                                                      ;
; rs1_data_in[13]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[13]                     ; N/A                                                                                      ;
; rs1_data_in[14]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[14]                     ; N/A                                                                                      ;
; rs1_data_in[14]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[14]                     ; N/A                                                                                      ;
; rs1_data_in[14]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[14]                     ; N/A                                                                                      ;
; rs1_data_in[14]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[14]                     ; N/A                                                                                      ;
; rs1_data_in[15]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[15]                     ; N/A                                                                                      ;
; rs1_data_in[15]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[15]                     ; N/A                                                                                      ;
; rs1_data_in[15]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[15]                     ; N/A                                                                                      ;
; rs1_data_in[15]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[15]                     ; N/A                                                                                      ;
; rs1_data_in[16]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[16]                     ; N/A                                                                                      ;
; rs1_data_in[16]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[16]                     ; N/A                                                                                      ;
; rs1_data_in[16]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[16]                     ; N/A                                                                                      ;
; rs1_data_in[16]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[16]                     ; N/A                                                                                      ;
; rs1_data_in[17]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[17]                     ; N/A                                                                                      ;
; rs1_data_in[17]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[17]                     ; N/A                                                                                      ;
; rs1_data_in[17]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[17]                     ; N/A                                                                                      ;
; rs1_data_in[17]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[17]                     ; N/A                                                                                      ;
; rs1_data_in[18]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[18]                     ; N/A                                                                                      ;
; rs1_data_in[18]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[18]                     ; N/A                                                                                      ;
; rs1_data_in[18]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[18]                     ; N/A                                                                                      ;
; rs1_data_in[18]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[18]                     ; N/A                                                                                      ;
; rs1_data_in[19]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[19]                     ; N/A                                                                                      ;
; rs1_data_in[19]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[19]                     ; N/A                                                                                      ;
; rs1_data_in[19]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[19]                     ; N/A                                                                                      ;
; rs1_data_in[19]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[19]                     ; N/A                                                                                      ;
; rs1_data_in[1]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[1]                      ; N/A                                                                                      ;
; rs1_data_in[1]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[1]                      ; N/A                                                                                      ;
; rs1_data_in[1]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[1]                      ; N/A                                                                                      ;
; rs1_data_in[1]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[1]                      ; N/A                                                                                      ;
; rs1_data_in[20]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[20]                     ; N/A                                                                                      ;
; rs1_data_in[20]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[20]                     ; N/A                                                                                      ;
; rs1_data_in[20]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[20]                     ; N/A                                                                                      ;
; rs1_data_in[20]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[20]                     ; N/A                                                                                      ;
; rs1_data_in[21]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[21]                     ; N/A                                                                                      ;
; rs1_data_in[21]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[21]                     ; N/A                                                                                      ;
; rs1_data_in[21]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[21]                     ; N/A                                                                                      ;
; rs1_data_in[21]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[21]                     ; N/A                                                                                      ;
; rs1_data_in[22]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[22]                     ; N/A                                                                                      ;
; rs1_data_in[22]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[22]                     ; N/A                                                                                      ;
; rs1_data_in[22]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[22]                     ; N/A                                                                                      ;
; rs1_data_in[22]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[22]                     ; N/A                                                                                      ;
; rs1_data_in[23]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[23]                     ; N/A                                                                                      ;
; rs1_data_in[23]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[23]                     ; N/A                                                                                      ;
; rs1_data_in[23]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[23]                     ; N/A                                                                                      ;
; rs1_data_in[23]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[23]                     ; N/A                                                                                      ;
; rs1_data_in[24]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[24]                     ; N/A                                                                                      ;
; rs1_data_in[24]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[24]                     ; N/A                                                                                      ;
; rs1_data_in[24]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[24]                     ; N/A                                                                                      ;
; rs1_data_in[24]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[24]                     ; N/A                                                                                      ;
; rs1_data_in[25]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[25]                     ; N/A                                                                                      ;
; rs1_data_in[25]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[25]                     ; N/A                                                                                      ;
; rs1_data_in[25]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[25]                     ; N/A                                                                                      ;
; rs1_data_in[25]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[25]                     ; N/A                                                                                      ;
; rs1_data_in[26]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[26]                     ; N/A                                                                                      ;
; rs1_data_in[26]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[26]                     ; N/A                                                                                      ;
; rs1_data_in[26]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[26]                     ; N/A                                                                                      ;
; rs1_data_in[26]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[26]                     ; N/A                                                                                      ;
; rs1_data_in[27]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[27]                     ; N/A                                                                                      ;
; rs1_data_in[27]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[27]                     ; N/A                                                                                      ;
; rs1_data_in[27]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[27]                     ; N/A                                                                                      ;
; rs1_data_in[27]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[27]                     ; N/A                                                                                      ;
; rs1_data_in[28]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[28]                     ; N/A                                                                                      ;
; rs1_data_in[28]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[28]                     ; N/A                                                                                      ;
; rs1_data_in[28]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[28]                     ; N/A                                                                                      ;
; rs1_data_in[28]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[28]                     ; N/A                                                                                      ;
; rs1_data_in[29]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[29]                     ; N/A                                                                                      ;
; rs1_data_in[29]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[29]                     ; N/A                                                                                      ;
; rs1_data_in[29]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[29]                     ; N/A                                                                                      ;
; rs1_data_in[29]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[29]                     ; N/A                                                                                      ;
; rs1_data_in[2]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[2]                      ; N/A                                                                                      ;
; rs1_data_in[2]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[2]                      ; N/A                                                                                      ;
; rs1_data_in[2]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[2]                      ; N/A                                                                                      ;
; rs1_data_in[2]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[2]                      ; N/A                                                                                      ;
; rs1_data_in[30]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[30]                     ; N/A                                                                                      ;
; rs1_data_in[30]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[30]                     ; N/A                                                                                      ;
; rs1_data_in[30]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[30]                     ; N/A                                                                                      ;
; rs1_data_in[30]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[30]                     ; N/A                                                                                      ;
; rs1_data_in[31]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[31]                     ; N/A                                                                                      ;
; rs1_data_in[31]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[31]                     ; N/A                                                                                      ;
; rs1_data_in[31]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[31]                     ; N/A                                                                                      ;
; rs1_data_in[31]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[31]                     ; N/A                                                                                      ;
; rs1_data_in[3]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[3]                      ; N/A                                                                                      ;
; rs1_data_in[3]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[3]                      ; N/A                                                                                      ;
; rs1_data_in[3]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[3]                      ; N/A                                                                                      ;
; rs1_data_in[3]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[3]                      ; N/A                                                                                      ;
; rs1_data_in[4]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[4]                      ; N/A                                                                                      ;
; rs1_data_in[4]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[4]                      ; N/A                                                                                      ;
; rs1_data_in[4]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[4]                      ; N/A                                                                                      ;
; rs1_data_in[4]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[4]                      ; N/A                                                                                      ;
; rs1_data_in[5]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[5]                      ; N/A                                                                                      ;
; rs1_data_in[5]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[5]                      ; N/A                                                                                      ;
; rs1_data_in[5]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[5]                      ; N/A                                                                                      ;
; rs1_data_in[5]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[5]                      ; N/A                                                                                      ;
; rs1_data_in[6]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[6]                      ; N/A                                                                                      ;
; rs1_data_in[6]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[6]                      ; N/A                                                                                      ;
; rs1_data_in[6]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[6]                      ; N/A                                                                                      ;
; rs1_data_in[6]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[6]                      ; N/A                                                                                      ;
; rs1_data_in[7]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[7]                      ; N/A                                                                                      ;
; rs1_data_in[7]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[7]                      ; N/A                                                                                      ;
; rs1_data_in[7]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[7]                      ; N/A                                                                                      ;
; rs1_data_in[7]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[7]                      ; N/A                                                                                      ;
; rs1_data_in[8]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[8]                      ; N/A                                                                                      ;
; rs1_data_in[8]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[8]                      ; N/A                                                                                      ;
; rs1_data_in[8]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[8]                      ; N/A                                                                                      ;
; rs1_data_in[8]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[8]                      ; N/A                                                                                      ;
; rs1_data_in[9]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[9]                      ; N/A                                                                                      ;
; rs1_data_in[9]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[9]                      ; N/A                                                                                      ;
; rs1_data_in[9]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[9]                      ; N/A                                                                                      ;
; rs1_data_in[9]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs1_data_in[9]                      ; N/A                                                                                      ;
; rs2_data_in[0]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[0]                      ; N/A                                                                                      ;
; rs2_data_in[0]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[0]                      ; N/A                                                                                      ;
; rs2_data_in[0]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[0]                      ; N/A                                                                                      ;
; rs2_data_in[0]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[0]                      ; N/A                                                                                      ;
; rs2_data_in[10]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[10]                     ; N/A                                                                                      ;
; rs2_data_in[10]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[10]                     ; N/A                                                                                      ;
; rs2_data_in[10]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[10]                     ; N/A                                                                                      ;
; rs2_data_in[10]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[10]                     ; N/A                                                                                      ;
; rs2_data_in[11]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[11]                     ; N/A                                                                                      ;
; rs2_data_in[11]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[11]                     ; N/A                                                                                      ;
; rs2_data_in[11]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[11]                     ; N/A                                                                                      ;
; rs2_data_in[11]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[11]                     ; N/A                                                                                      ;
; rs2_data_in[12]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[12]                     ; N/A                                                                                      ;
; rs2_data_in[12]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[12]                     ; N/A                                                                                      ;
; rs2_data_in[12]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[12]                     ; N/A                                                                                      ;
; rs2_data_in[12]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[12]                     ; N/A                                                                                      ;
; rs2_data_in[13]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[13]                     ; N/A                                                                                      ;
; rs2_data_in[13]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[13]                     ; N/A                                                                                      ;
; rs2_data_in[13]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[13]                     ; N/A                                                                                      ;
; rs2_data_in[13]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[13]                     ; N/A                                                                                      ;
; rs2_data_in[14]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[14]                     ; N/A                                                                                      ;
; rs2_data_in[14]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[14]                     ; N/A                                                                                      ;
; rs2_data_in[14]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[14]                     ; N/A                                                                                      ;
; rs2_data_in[14]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[14]                     ; N/A                                                                                      ;
; rs2_data_in[15]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[15]                     ; N/A                                                                                      ;
; rs2_data_in[15]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[15]                     ; N/A                                                                                      ;
; rs2_data_in[15]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[15]                     ; N/A                                                                                      ;
; rs2_data_in[15]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[15]                     ; N/A                                                                                      ;
; rs2_data_in[16]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[16]                     ; N/A                                                                                      ;
; rs2_data_in[16]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[16]                     ; N/A                                                                                      ;
; rs2_data_in[16]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[16]                     ; N/A                                                                                      ;
; rs2_data_in[16]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[16]                     ; N/A                                                                                      ;
; rs2_data_in[17]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[17]                     ; N/A                                                                                      ;
; rs2_data_in[17]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[17]                     ; N/A                                                                                      ;
; rs2_data_in[17]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[17]                     ; N/A                                                                                      ;
; rs2_data_in[17]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[17]                     ; N/A                                                                                      ;
; rs2_data_in[18]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[18]                     ; N/A                                                                                      ;
; rs2_data_in[18]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[18]                     ; N/A                                                                                      ;
; rs2_data_in[18]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[18]                     ; N/A                                                                                      ;
; rs2_data_in[18]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[18]                     ; N/A                                                                                      ;
; rs2_data_in[19]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[19]                     ; N/A                                                                                      ;
; rs2_data_in[19]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[19]                     ; N/A                                                                                      ;
; rs2_data_in[19]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[19]                     ; N/A                                                                                      ;
; rs2_data_in[19]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[19]                     ; N/A                                                                                      ;
; rs2_data_in[1]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[1]                      ; N/A                                                                                      ;
; rs2_data_in[1]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[1]                      ; N/A                                                                                      ;
; rs2_data_in[1]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[1]                      ; N/A                                                                                      ;
; rs2_data_in[1]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[1]                      ; N/A                                                                                      ;
; rs2_data_in[20]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[20]                     ; N/A                                                                                      ;
; rs2_data_in[20]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[20]                     ; N/A                                                                                      ;
; rs2_data_in[20]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[20]                     ; N/A                                                                                      ;
; rs2_data_in[20]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[20]                     ; N/A                                                                                      ;
; rs2_data_in[21]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[21]                     ; N/A                                                                                      ;
; rs2_data_in[21]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[21]                     ; N/A                                                                                      ;
; rs2_data_in[21]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[21]                     ; N/A                                                                                      ;
; rs2_data_in[21]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[21]                     ; N/A                                                                                      ;
; rs2_data_in[22]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[22]                     ; N/A                                                                                      ;
; rs2_data_in[22]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[22]                     ; N/A                                                                                      ;
; rs2_data_in[22]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[22]                     ; N/A                                                                                      ;
; rs2_data_in[22]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[22]                     ; N/A                                                                                      ;
; rs2_data_in[23]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[23]                     ; N/A                                                                                      ;
; rs2_data_in[23]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[23]                     ; N/A                                                                                      ;
; rs2_data_in[23]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[23]                     ; N/A                                                                                      ;
; rs2_data_in[23]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[23]                     ; N/A                                                                                      ;
; rs2_data_in[24]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[24]                     ; N/A                                                                                      ;
; rs2_data_in[24]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[24]                     ; N/A                                                                                      ;
; rs2_data_in[24]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[24]                     ; N/A                                                                                      ;
; rs2_data_in[24]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[24]                     ; N/A                                                                                      ;
; rs2_data_in[25]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[25]                     ; N/A                                                                                      ;
; rs2_data_in[25]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[25]                     ; N/A                                                                                      ;
; rs2_data_in[25]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[25]                     ; N/A                                                                                      ;
; rs2_data_in[25]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[25]                     ; N/A                                                                                      ;
; rs2_data_in[26]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[26]                     ; N/A                                                                                      ;
; rs2_data_in[26]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[26]                     ; N/A                                                                                      ;
; rs2_data_in[26]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[26]                     ; N/A                                                                                      ;
; rs2_data_in[26]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[26]                     ; N/A                                                                                      ;
; rs2_data_in[27]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[27]                     ; N/A                                                                                      ;
; rs2_data_in[27]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[27]                     ; N/A                                                                                      ;
; rs2_data_in[27]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[27]                     ; N/A                                                                                      ;
; rs2_data_in[27]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[27]                     ; N/A                                                                                      ;
; rs2_data_in[28]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[28]                     ; N/A                                                                                      ;
; rs2_data_in[28]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[28]                     ; N/A                                                                                      ;
; rs2_data_in[28]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[28]                     ; N/A                                                                                      ;
; rs2_data_in[28]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[28]                     ; N/A                                                                                      ;
; rs2_data_in[29]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[29]                     ; N/A                                                                                      ;
; rs2_data_in[29]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[29]                     ; N/A                                                                                      ;
; rs2_data_in[29]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[29]                     ; N/A                                                                                      ;
; rs2_data_in[29]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[29]                     ; N/A                                                                                      ;
; rs2_data_in[2]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[2]                      ; N/A                                                                                      ;
; rs2_data_in[2]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[2]                      ; N/A                                                                                      ;
; rs2_data_in[2]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[2]                      ; N/A                                                                                      ;
; rs2_data_in[2]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[2]                      ; N/A                                                                                      ;
; rs2_data_in[30]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[30]                     ; N/A                                                                                      ;
; rs2_data_in[30]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[30]                     ; N/A                                                                                      ;
; rs2_data_in[30]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[30]                     ; N/A                                                                                      ;
; rs2_data_in[30]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[30]                     ; N/A                                                                                      ;
; rs2_data_in[31]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[31]                     ; N/A                                                                                      ;
; rs2_data_in[31]           ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[31]                     ; N/A                                                                                      ;
; rs2_data_in[31]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[31]                     ; N/A                                                                                      ;
; rs2_data_in[31]~input     ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[31]                     ; N/A                                                                                      ;
; rs2_data_in[3]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[3]                      ; N/A                                                                                      ;
; rs2_data_in[3]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[3]                      ; N/A                                                                                      ;
; rs2_data_in[3]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[3]                      ; N/A                                                                                      ;
; rs2_data_in[3]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[3]                      ; N/A                                                                                      ;
; rs2_data_in[4]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[4]                      ; N/A                                                                                      ;
; rs2_data_in[4]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[4]                      ; N/A                                                                                      ;
; rs2_data_in[4]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[4]                      ; N/A                                                                                      ;
; rs2_data_in[4]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[4]                      ; N/A                                                                                      ;
; rs2_data_in[5]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[5]                      ; N/A                                                                                      ;
; rs2_data_in[5]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[5]                      ; N/A                                                                                      ;
; rs2_data_in[5]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[5]                      ; N/A                                                                                      ;
; rs2_data_in[5]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[5]                      ; N/A                                                                                      ;
; rs2_data_in[6]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[6]                      ; N/A                                                                                      ;
; rs2_data_in[6]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[6]                      ; N/A                                                                                      ;
; rs2_data_in[6]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[6]                      ; N/A                                                                                      ;
; rs2_data_in[6]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[6]                      ; N/A                                                                                      ;
; rs2_data_in[7]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[7]                      ; N/A                                                                                      ;
; rs2_data_in[7]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[7]                      ; N/A                                                                                      ;
; rs2_data_in[7]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[7]                      ; N/A                                                                                      ;
; rs2_data_in[7]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[7]                      ; N/A                                                                                      ;
; rs2_data_in[8]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[8]                      ; N/A                                                                                      ;
; rs2_data_in[8]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[8]                      ; N/A                                                                                      ;
; rs2_data_in[8]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[8]                      ; N/A                                                                                      ;
; rs2_data_in[8]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[8]                      ; N/A                                                                                      ;
; rs2_data_in[9]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[9]                      ; N/A                                                                                      ;
; rs2_data_in[9]            ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[9]                      ; N/A                                                                                      ;
; rs2_data_in[9]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[9]                      ; N/A                                                                                      ;
; rs2_data_in[9]~input      ; post-fitting ; connected ; Top                            ; post-synthesis    ; rs2_data_in[9]                      ; N/A                                                                                      ;
; ~ALTERA_CONFIG_SEL~       ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_CONFIG_SEL~       ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_CONF_DONE~        ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_CONF_DONE~        ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TCK~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TCK~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TDI~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TDI~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TDO~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TDO~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TMS~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_TMS~              ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_nCONFIG~          ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_nCONFIG~          ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_nSTATUS~          ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~ALTERA_nSTATUS~          ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~QUARTUS_CREATED_GND~I    ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; ~QUARTUS_CREATED_GND~I    ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                 ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; auto_stp_external_clock_0 ; dynamic pin  ; connected ; Top                            ; post-synthesis    ; auto_stp_external_clock_0           ; N/A                                                                                      ;
+---------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2    ; 153              ; 4361                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total combinational functions               ; 2    ; 127              ; 1294                           ; 0                              ;
; Logic element usage by number of LUT inputs ;      ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 0    ; 54               ; 797                            ; 0                              ;
;     -- 3 input functions                    ; 0    ; 36               ; 376                            ; 0                              ;
;     -- <=2 input functions                  ; 2    ; 37               ; 121                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Logic elements by mode                      ;      ;                  ;                                ;                                ;
;     -- normal mode                          ; 2    ; 119              ; 1224                           ; 0                              ;
;     -- arithmetic mode                      ; 0    ; 8                ; 70                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total registers                             ; 0    ; 90               ; 3853                           ; 0                              ;
;     -- Dedicated logic registers            ; 0    ; 90               ; 3853                           ; 0                              ;
;     -- I/O registers                        ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Virtual pins                                ; 0    ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 164  ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0    ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 0    ; 0                ; 38144                          ; 0                              ;
; Total RAM block bits                        ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1    ; 133              ; 5501                           ; 0                              ;
;     -- Registered Input Connections         ; 0    ; 101              ; 4472                           ; 0                              ;
;     -- Output Connections                   ; 5172 ; 429              ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 0    ; 429              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 5345 ; 1115             ; 20737                          ; 0                              ;
;     -- Registered Connections               ; 0    ; 887              ; 16418                          ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 122              ; 5051                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 122  ; 20               ; 420                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 5051 ; 420              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 135  ; 45               ; 963                            ; 0                              ;
;     -- Output Ports                         ; 33   ; 62               ; 611                            ; 0                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 4                ; 601                            ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 597                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 99                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 302                            ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 316                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 599                            ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                ;
+-----------------------------------------------+--------------------------------+---------------+----------+-------------+
; Name                                          ; Partition                      ; Type          ; Location ; Status      ;
+-----------------------------------------------+--------------------------------+---------------+----------+-------------+
; ADC_CLK_10                                    ; Top                            ; Input Port    ; n/a      ;             ;
;     -- ADC_CLK_10                             ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_CLK_10~input                       ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; KEY[0]                                        ; Top                            ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; KEY[1]                                        ; Top                            ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                                 ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input                           ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; altera_reserved_tck                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; altera_reserved_tdi                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; altera_reserved_tdo                           ; Top                            ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output             ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; altera_reserved_tms                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[0]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[0]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[0]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[10]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[10]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[10]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[11]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[11]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[11]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[12]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[12]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[12]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[13]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[13]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[13]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[14]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[14]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[14]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[15]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[15]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[15]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[16]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[16]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[16]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[17]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[17]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[17]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[18]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[18]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[18]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[19]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[19]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[19]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[1]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[1]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[1]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[20]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[20]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[20]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[21]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[21]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[21]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[22]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[22]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[22]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[23]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[23]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[23]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[24]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[24]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[24]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[25]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[25]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[25]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[26]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[26]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[26]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[27]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[27]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[27]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[28]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[28]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[28]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[29]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[29]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[29]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[2]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[2]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[2]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[30]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[30]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[30]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[31]                                   ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[31]                            ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[31]~output                     ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[3]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[3]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[3]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[4]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[4]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[4]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[5]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[5]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[5]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[6]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[6]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[6]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[7]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[7]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[7]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[8]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[8]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[8]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; alu_out[9]                                    ; Top                            ; Output Port   ; n/a      ;             ;
;     -- alu_out[9]                             ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alu_out[9]~output                      ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; auto_stp_external_clock_0                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- auto_stp_external_clock_0              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- auto_stp_external_clock_0~input        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;             ;
;                                               ;                                ;               ;          ;             ;
; iw_in[0]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[0]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[0]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[10]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[10]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[10]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[11]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[11]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[11]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[12]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[12]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[12]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[13]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[13]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[13]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[14]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[14]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[14]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[15]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[15]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[15]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[16]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[16]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[16]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[17]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[17]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[17]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[18]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[18]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[18]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[19]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[19]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[19]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[1]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[1]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[1]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[20]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[20]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[20]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[21]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[21]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[21]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[22]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[22]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[22]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[23]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[23]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[23]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[24]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[24]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[24]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[25]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[25]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[25]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[26]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[26]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[26]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[27]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[27]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[27]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[28]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[28]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[28]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[29]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[29]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[29]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[2]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[2]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[2]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[30]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[30]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[30]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[31]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[31]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[31]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[3]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[3]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[3]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[4]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[4]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[4]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[5]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[5]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[5]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[6]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[6]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[6]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[7]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[7]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[7]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[8]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[8]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[8]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; iw_in[9]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- iw_in[9]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- iw_in[9]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[0]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[0]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[0]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[10]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[10]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[10]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[11]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[11]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[11]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[12]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[12]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[12]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[13]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[13]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[13]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[14]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[14]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[14]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[15]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[15]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[15]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[16]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[16]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[16]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[17]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[17]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[17]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[18]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[18]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[18]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[19]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[19]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[19]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[1]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[1]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[1]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[20]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[20]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[20]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[21]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[21]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[21]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[22]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[22]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[22]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[23]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[23]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[23]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[24]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[24]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[24]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[25]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[25]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[25]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[26]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[26]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[26]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[27]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[27]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[27]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[28]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[28]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[28]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[29]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[29]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[29]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[2]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[2]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[2]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[30]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[30]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[30]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[31]                                     ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[31]                              ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[31]~input                        ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[3]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[3]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[3]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[4]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[4]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[4]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[5]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[5]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[5]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[6]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[6]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[6]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[7]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[7]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[7]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[8]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[8]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[8]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; pc_in[9]                                      ; Top                            ; Input Port    ; n/a      ;             ;
;     -- pc_in[9]                               ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pc_in[9]~input                         ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[0]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[0]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[0]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[10]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[10]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[10]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[11]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[11]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[11]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[12]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[12]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[12]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[13]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[13]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[13]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[14]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[14]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[14]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[15]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[15]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[15]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[16]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[16]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[16]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[17]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[17]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[17]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[18]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[18]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[18]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[19]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[19]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[19]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[1]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[1]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[1]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[20]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[20]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[20]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[21]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[21]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[21]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[22]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[22]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[22]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[23]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[23]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[23]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[24]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[24]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[24]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[25]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[25]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[25]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[26]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[26]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[26]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[27]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[27]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[27]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[28]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[28]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[28]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[29]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[29]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[29]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[2]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[2]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[2]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[30]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[30]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[30]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[31]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[31]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[31]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[3]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[3]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[3]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[4]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[4]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[4]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[5]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[5]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[5]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[6]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[6]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[6]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[7]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[7]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[7]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[8]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[8]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[8]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs1_data_in[9]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs1_data_in[9]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs1_data_in[9]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[0]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[0]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[0]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[10]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[10]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[10]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[11]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[11]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[11]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[12]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[12]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[12]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[13]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[13]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[13]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[14]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[14]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[14]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[15]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[15]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[15]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[16]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[16]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[16]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[17]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[17]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[17]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[18]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[18]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[18]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[19]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[19]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[19]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[1]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[1]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[1]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[20]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[20]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[20]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[21]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[21]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[21]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[22]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[22]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[22]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[23]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[23]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[23]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[24]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[24]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[24]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[25]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[25]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[25]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[26]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[26]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[26]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[27]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[27]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[27]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[28]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[28]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[28]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[29]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[29]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[29]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[2]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[2]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[2]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[30]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[30]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[30]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[31]                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[31]                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[31]~input                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[3]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[3]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[3]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[4]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[4]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[4]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[5]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[5]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[5]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[6]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[6]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[6]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[7]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[7]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[7]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[8]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[8]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[8]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
; rs2_data_in[9]                                ; Top                            ; Input Port    ; n/a      ;             ;
;     -- rs2_data_in[9]                         ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rs2_data_in[9]~input                   ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                               ;                                ;               ;          ;             ;
+-----------------------------------------------+--------------------------------+---------------+----------+-------------+


+-------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                        ;
+---------------------------------------------+---------------------------------+
; Resource                                    ; Usage                           ;
+---------------------------------------------+---------------------------------+
; Estimated Total logic elements              ; 4,514                           ;
;                                             ;                                 ;
; Total combinational functions               ; 1423                            ;
; Logic element usage by number of LUT inputs ;                                 ;
;     -- 4 input functions                    ; 851                             ;
;     -- 3 input functions                    ; 412                             ;
;     -- <=2 input functions                  ; 160                             ;
;                                             ;                                 ;
; Logic elements by mode                      ;                                 ;
;     -- normal mode                          ; 1345                            ;
;     -- arithmetic mode                      ; 78                              ;
;                                             ;                                 ;
; Total registers                             ; 3943                            ;
;     -- Dedicated logic registers            ; 3943                            ;
;     -- I/O registers                        ; 0                               ;
;                                             ;                                 ;
; I/O pins                                    ; 164                             ;
; Total memory bits                           ; 38144                           ;
;                                             ;                                 ;
; Embedded Multiplier 9-bit elements          ; 0                               ;
;                                             ;                                 ;
; Maximum fan-out node                        ; auto_stp_external_clock_0~input ;
; Maximum fan-out                             ; 2783                            ;
; Total fan-out                               ; 21283                           ;
; Average fan-out                             ; 3.55                            ;
+---------------------------------------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ij14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 298          ; 128          ; 298          ; 38144 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Sun Feb  5 19:09:54 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off ext_top -c ext_top --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 611 of its 629 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 18 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "KEY[0]" File: /home/prithvi/Documents/Academics/Semester-II/CSE-6351/Labs/Lab2/Lab2_files/ext_top.sv Line: 11
    Warning (15610): No output dependent on input pin "KEY[1]" File: /home/prithvi/Documents/Academics/Semester-II/CSE-6351/Labs/Lab2/Lab2_files/ext_top.sv Line: 11
Info (21057): Implemented 4996 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 135 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 4529 logic cells
    Info (21064): Implemented 298 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 626 megabytes
    Info: Processing ended: Sun Feb  5 19:09:55 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


