_device_driver_lookup = {
    b'\x06\xd4\xc0\x93': JTAGDeviceXC2C256,
    # XILINX SPARTAN-2
    b'\x00\x60\x80\x93': XilinxSpartan2, #xc2s15
    b'\x00\x60\xC0\x93': XilinxSpartan2, #xc2s30
    b'\x00\x61\x00\x93': XilinxSpartan2, #xc2s50
    b'\x00\x61\x40\x93': XilinxSpartan2, #xc2s100
    b'\x00\x61\x80\x93': XilinxSpartan2, #xc2s150
    b'\x00\x61\xC0\x93': XilinxSpartan2, #xc2s200
    # XILINX SPARTAN-2E
    b'\x00\xA1\x00\x93': XilinxSpartan2E, #xc2s50e
    b'\x00\xA1\x40\x93': XilinxSpartan2E, #xc2s100e
    b'\x00\xA1\x80\x93': XilinxSpartan2E, #xc2s150e
    b'\x00\xA1\xC0\x93': XilinxSpartan2E, #xc2s200e
    b'\x00\xA2\x00\x93': XilinxSpartan2E, #xc2s300e
    b'\x00\xA2\x80\x93': XilinxSpartan2E, #xc2s400e
    b'\x00\xA3\x00\x93': XilinxSpartan2E, #xc2s600e
    # XILINX SPARTAN-3
    b'\x01\x40\xD0\x93': XilinxSpartan3, #xc3s50
    b'\x01\x41\x40\x93': XilinxSpartan3, #xc3s200
    b'\x01\x41\xC0\x93': XilinxSpartan3, #xc3s400
    b'\x01\x42\x80\x93': XilinxSpartan3, #xc3s1000
    b'\x01\x43\x40\x93': XilinxSpartan3, #xc3s1500
    b'\x01\x44\x00\x93': XilinxSpartan3, #xc3s2000
    b'\x01\x44\x80\x93': XilinxSpartan3, #xc3s4000
    b'\x01\x45\x00\x93': XilinxSpartan3, #xc3s5000
    # XILINX SPARTAN-3E
    b'\x01\xC1\x00\x93': XilinxSpartan3E, #xc3s100e
    b'\x01\xC1\xA0\x93': XilinxSpartan3E, #xc3s250e
    b'\x01\xC2\x20\x93': XilinxSpartan3E, #xc3s500e
    b'\x01\xC2\xE0\x93': XilinxSpartan3E, #xc3s1200e
    b'\x01\xC3\xA0\x93': XilinxSpartan3E, #xc3s1600e
    # XILINX VIRTEX
    b'\x00\x61\x00\x93': XilinxVirtex, #xcv50
    b'\x00\x61\x40\x93': XilinxVirtex, #xcv100
    b'\x00\x61\x80\x93': XilinxVirtex, #xcv150
    b'\x00\x61\xC0\x93': XilinxVirtex, #xcv200
    b'\x00\x62\x00\x93': XilinxVirtex, #xcv300
    b'\x00\x62\x80\x93': XilinxVirtex, #xcv400
    b'\x00\x63\x00\x93': XilinxVirtex, #xcv600
    b'\x00\x63\x80\x93': XilinxVirtex, #xcv800
    b'\x00\x64\x00\x93': XilinxVirtex, #xcv1000
    # XILINX VIRTEXE
    b'\x00\xA1\x00\x93': XilinxVirtexE, #xcv50e
    b'\x00\xA1\x40\x93': XilinxVirtexE, #xcv100e
    b'\x00\xA1\xC0\x93': XilinxVirtexE, #xcv200e
    b'\x00\xA2\x00\x93': XilinxVirtexE, #xcv300e
    b'\x00\xA2\x80\x93': XilinxVirtexE, #xcv400e
    b'\x00\xC2\x80\x93': XilinxVirtexE, #xcv405e
    b'\x00\xA3\x00\x93': XilinxVirtexE, #xcv600e
    b'\x00\xC3\x80\x93': XilinxVirtexE, #xcv812e
    b'\x00\xA4\x00\x93': XilinxVirtexE, #xcv1000e
    b'\x00\xA4\x80\x93': XilinxVirtexE, #xcv1600e
    b'\x00\xA5\x00\x93': XilinxVirtexE, #xcv2000e
    b'\x00\xA5\xC0\x93': XilinxVirtexE, #xcv2600e
    b'\x00\xA6\x80\x93': XilinxVirtexE, #xcv3200e
    # XILINX VIRTEX-2
    b'\x01\x00\x80\x93': XilinxVirtex2, #xc2v40
    b'\x01\x01\x00\x93': XilinxVirtex2, #xc2v80
    b'\x01\x01\x80\x93': XilinxVirtex2, #xc2v250
    b'\x01\x02\x00\x93': XilinxVirtex2, #xc2v500
    b'\x01\x02\x80\x93': XilinxVirtex2, #xc2v1000
    b'\x01\x03\x00\x93': XilinxVirtex2, #xc2v1500
    b'\x01\x03\x80\x93': XilinxVirtex2, #xc2v2000
    b'\x01\x04\x00\x93': XilinxVirtex2, #xc2v3000
    b'\x01\x05\x00\x93': XilinxVirtex2, #xc2v4000
    b'\x01\x06\x00\x93': XilinxVirtex2, #xc2v6000
    b'\x01\x07\x00\x93': XilinxVirtex2, #xc2v8000
    # XILINX VIRTEX-2 PRO
    b'\x01\x22\x60\x93': XilinxVirtex2Pro, #xc2vp2
    b'\x01\x23\xE0\x93': XilinxVirtex2Pro, #xc2vp4
    b'\x01\x24\xA0\x93': XilinxVirtex2Pro, #xc2vp7
    b'\x01\x26\x60\x93': XilinxVirtex2Pro, #xc2vp20
    b'\x01\x27\xE0\x93': XilinxVirtex2Pro, #xc2vp30
    b'\x01\x29\x20\x93': XilinxVirtex2Pro, #xc2vp40
    # XILINX VIRTEX-4
    b'\x01\x65\x80\x93': XilinxVirtex4, #xc4v15lx
    b'\x01\x67\xC0\x93': XilinxVirtex4, #xc4v25lx
    b'\x01\x6A\x40\x93': XilinxVirtex4, #xc4v40lx
    b'\x01\x6B\x40\x93': XilinxVirtex4, #xc4v60lx
    b'\x01\x6D\x80\x93': XilinxVirtex4, #xc4v80lx
    b'\x01\x70\x00\x93': XilinxVirtex4, #xc4v100lx
    b'\x01\x71\x80\x93': XilinxVirtex4, #xc4v160lx
    b'\x02\x06\x80\x93': XilinxVirtex4, #xc4v25sx
    b'\x02\x08\x80\x93': XilinxVirtex4, #xc4v35sx
    b'\x02\x0B\x00\x93': XilinxVirtex4, #xc4v55sx
    b'\x01\xE5\x80\x93': XilinxVirtex4, #xc4v12fx
    b'\x01\xE6\x40\x93': XilinxVirtex4, #xc4v20fx
    b'\x01\xE8\xC0\x93': XilinxVirtex4, #xc4v40fx
    b'\x01\xEB\x40\x93': XilinxVirtex4, #xc4v60fx
    b'\x01\xEE\x40\x93': XilinxVirtex4, #xc4v100fx
    b'\x01\xF1\x40\x93': XilinxVirtex4, #xc4v140fx
    #XCF00S Platform Flash Series
    b'\x05\x04\x40\x93': XilinxPlatformFlashXCFXXS, #xcf01s
    b'\x05\x04\x50\x93': XilinxPlatformFlashXCFXXS, #xcf02s
    b'\x05\x04\x60\x93': XilinxPlatformFlashXCFXXS, #xcf04s
}
