# Module name

### Problem：

這個練習與[module](https://www.notion.so/Module-03d9a37101264267aca0d93b3c1eb4fa)相似，將6個埠口以name的方式連接至上層模組，模組的宣告為:

```verilog
module mod_a ( output out1, output out2,
							 input in1, input in2, input in3, input in4);
```

![https://hdlbits.01xz.net/mw/images/d/dd/Module_name.png](https://hdlbits.01xz.net/mw/images/d/dd/Module_name.png)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-3_Modules/L03_Modules_port_name/waveform.png?raw=true)