# 1 绪论

## 1.1 课题背景意义及研究现状

- 为什么需要vta（从简单的逻辑门，verilog，FPGA，chisel，pyhcl）

## 1.2 Chisel HCL介绍

## 1.3 PyHCl介绍

## 1.4 论文主要工作以及结构

# 2 vta体系结构

- vta软件堆栈
- 矩阵乘积的一种提高性能的思路

- VTA硬件结构
  - 现代处理器
  - 两级ISA
  - ...
- ...

# 3 Pyhcl实现vta

- ...

# 4 测试结果

- 怎么测

# 5 性能（可选）

- chisel实现的性能还是vta实现的性能？











一些可以添加的

LOAD运算细节

流水线

硬件模块的数据冒险

两级ISA，哪些指令需要拆分？





问题：

1. 任务书有FPGA测试，运行深度学习模型，并且还有IR多级表示，这些任务书里的需要在论文提及吗？如果写怎么提到？如果答辩的时候问，怎么说？
2. 如何衡量成果？在不同硬件上的性能？但是没有测试，要不要说一下怎么使用vta，例如如何进行矩阵乘法这样？结合vta官方文档
   - buf描述片上存储？
3. 安装vta出现问题，安装？能不能直接用？
4. vta的代码结构
5. 题目没有重构字样，任务书有，需要体现重构吗？
6. 绪论太长，需不需要把硬件描述语言和高层次综合拿下来到另一节？
7. 硬件描述语言，高层次综合，硬件构造语言的内容会不会太冗余？
8. 这个毕设的目的可以是什么？例如pyhcl比chisel的优势？
9. 硬件架构写数据冒险的处理？
10. 代码图片还是
11. 参考文献，正文要写上从哪个文献引用的吗？
12. 中英文之间是否空格？
13. 参数化，JIT？



FPGA的输入输出需要重定向到虚拟机的控制台

Synq已经自动化实现了下到FPGA的过程

vta->verilog->二进制->写入到 FPGA -> 加电，启动FPGA，verilog到二进制到写入FPGA都是EDA平台做的事，这里都交给Synq实现了

FPGA裸机和用户的交互，Fynq实现交互层，一般是编写驱动，定时器之类（这一块就不是自己写的）

vta的配置化

测试，运行vta的测试文件的结果





























问题：最后

1. 代码工作应该放在哪里，附录，还是不要写这个？