{
  "DESIGN_NAME": "mult",
  "VERILOG_FILES": ["mult.v"],
  "CLOCK_PORT": "clk",
  "CLOCK_PERIOD": 3.333
}

