v 19990705
L 300 800 800 500 3
L 800 500 300 200 3
L 300 800 300 500 3
L 300 500 300 200 3
V 850 500 50 6
P 300 500 0 500 1
{
T 0 550 5 8 0 1 0
pin2=INW
}
P 1100 500 900 500 1
{
T 915 550 5 8 0 1 0
pin1=OUTW
}
V 550 700 50 6
P 0 900 550 900 1
{
T 50 950 5 10 0 1 0
pin3=CONTROLW
}
L 550 900 550 750 3
T 700 750 2 10 0 0 0
VERILOG_PORTS=POSTIONAL
T 650 250 2 10 0 1 0
device=notif0
