Simulator report for skeleton
Sat Apr 27 03:38:12 2013
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 ms       ;
; Simulation Netlist Size     ; 163 nodes    ;
; Simulation Coverage         ;      25.77 % ;
; Total Number of Transitions ; 15082        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C35F672C7 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; End time                                                                                   ; 1 ms       ;               ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; test.vwf   ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      25.77 % ;
; Total nodes checked                                 ; 163          ;
; Total output ports checked                          ; 163          ;
; Total output ports with complete 1/0-value coverage ; 42           ;
; Total output ports with no 1/0-value coverage       ; 120          ;
; Total output ports with no 1-value coverage         ; 120          ;
; Total output ports with no 0-value coverage         ; 121          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                              ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |pc|pc_reg:pc_counter|dflipflop:\G1:0:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:0:d|output            ; regout           ;
; |pc|pc_in[0]~0                                            ; |pc|pc_in[0]~0                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:1:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:1:d|output            ; regout           ;
; |pc|pc_in[1]~1                                            ; |pc|pc_in[1]~1                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:2:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:2:d|output            ; regout           ;
; |pc|pc_in[2]~2                                            ; |pc|pc_in[2]~2                                            ; combout          ;
; |pc|pc_in[2]~3                                            ; |pc|pc_in[2]~3                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:3:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:3:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:3:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:3:adder2|sum        ; combout          ;
; |pc|pc_in[3]~4                                            ; |pc|pc_in[3]~4                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:4:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:4:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:3:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:3:adder2|carryout~0 ; combout          ;
; |pc|pc_in[4]~5                                            ; |pc|pc_in[4]~5                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:5:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:5:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:4:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:4:adder2|carryout~0 ; combout          ;
; |pc|pc_in[5]~6                                            ; |pc|pc_in[5]~6                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:6:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:6:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:6:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:6:adder2|sum        ; combout          ;
; |pc|pc_in[6]~7                                            ; |pc|pc_in[6]~7                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:7:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:7:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:6:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:6:adder2|carryout~0 ; combout          ;
; |pc|pc_in[7]~8                                            ; |pc|pc_in[7]~8                                            ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:8:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:8:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:7:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:7:adder2|carryout~0 ; combout          ;
; |pc|add_one:adder|onebitfulladder:\G1:7:adder2|carryout~1 ; |pc|add_one:adder|onebitfulladder:\G1:7:adder2|carryout~1 ; combout          ;
; |pc|pc_in[8]~9                                            ; |pc|pc_in[8]~9                                            ; combout          ;
; |pc|add_one:adder|onebitfulladder:\G1:9:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:9:adder2|sum        ; combout          ;
; |pc|pc_in[9]~10                                           ; |pc|pc_in[9]~10                                           ; combout          ;
; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|sum       ; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|sum       ; combout          ;
; |pc|pc_in[10]~11                                          ; |pc|pc_in[10]~11                                          ; combout          ;
; |pc|pc_value[0]                                           ; |pc|pc_value[0]                                           ; padio            ;
; |pc|pc_value[1]                                           ; |pc|pc_value[1]                                           ; padio            ;
; |pc|pc_value[2]                                           ; |pc|pc_value[2]                                           ; padio            ;
; |pc|pc_value[3]                                           ; |pc|pc_value[3]                                           ; padio            ;
; |pc|pc_value[4]                                           ; |pc|pc_value[4]                                           ; padio            ;
; |pc|pc_value[5]                                           ; |pc|pc_value[5]                                           ; padio            ;
; |pc|pc_value[6]                                           ; |pc|pc_value[6]                                           ; padio            ;
; |pc|pc_value[7]                                           ; |pc|pc_value[7]                                           ; padio            ;
; |pc|pc_value[8]                                           ; |pc|pc_value[8]                                           ; padio            ;
; |pc|pc_value[9]                                           ; |pc|pc_value[9]                                           ; padio            ;
; |pc|pc_value[10]                                          ; |pc|pc_value[10]                                          ; padio            ;
; |pc|clock                                                 ; |pc|clock~corein                                          ; combout          ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                   ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; Node Name                                                  ; Output Port Name                                           ; Output Port Type ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; |pc|pc_reg:pc_counter|dflipflop:\G1:10:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:10:d|output            ; regout           ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:11:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:11:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|carryout~0 ; combout          ;
; |pc|pc_in[11]~12                                           ; |pc|pc_in[11]~12                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:12:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:12:d|output            ; regout           ;
; |pc|pc_in[12]~13                                           ; |pc|pc_in[12]~13                                           ; combout          ;
; |pc|pc_in[12]~14                                           ; |pc|pc_in[12]~14                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:13:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:13:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|sum        ; combout          ;
; |pc|pc_in[13]~15                                           ; |pc|pc_in[13]~15                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:14:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:14:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|carryout~0 ; combout          ;
; |pc|pc_in[14]~16                                           ; |pc|pc_in[14]~16                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:15:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:15:d|output            ; regout           ;
; |pc|pc_in[15]~17                                           ; |pc|pc_in[15]~17                                           ; combout          ;
; |pc|pc_in[15]~18                                           ; |pc|pc_in[15]~18                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:16:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:16:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|sum        ; combout          ;
; |pc|pc_in[16]~19                                           ; |pc|pc_in[16]~19                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:17:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:17:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|carryout~0 ; combout          ;
; |pc|pc_in[17]~20                                           ; |pc|pc_in[17]~20                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:18:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:18:d|output            ; regout           ;
; |pc|pc_in[18]~21                                           ; |pc|pc_in[18]~21                                           ; combout          ;
; |pc|pc_in[18]~22                                           ; |pc|pc_in[18]~22                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|sum        ; combout          ;
; |pc|pc_in[19]~23                                           ; |pc|pc_in[19]~23                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:20:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:20:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|carryout~0 ; combout          ;
; |pc|pc_in[20]~24                                           ; |pc|pc_in[20]~24                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:21:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:21:d|output            ; regout           ;
; |pc|pc_in[21]~25                                           ; |pc|pc_in[21]~25                                           ; combout          ;
; |pc|pc_in[21]~26                                           ; |pc|pc_in[21]~26                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:22:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:22:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|sum        ; combout          ;
; |pc|pc_in[22]~27                                           ; |pc|pc_in[22]~27                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:23:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:23:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|carryout~0 ; combout          ;
; |pc|pc_in[23]~28                                           ; |pc|pc_in[23]~28                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:24:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:24:d|output            ; regout           ;
; |pc|pc_in[24]~29                                           ; |pc|pc_in[24]~29                                           ; combout          ;
; |pc|pc_in[24]~30                                           ; |pc|pc_in[24]~30                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:25:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:25:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|sum        ; combout          ;
; |pc|pc_in[25]~31                                           ; |pc|pc_in[25]~31                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:26:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:26:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|carryout~0 ; combout          ;
; |pc|pc_in[26]~32                                           ; |pc|pc_in[26]~32                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:27:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:27:d|output            ; regout           ;
; |pc|pc_in[27]~33                                           ; |pc|pc_in[27]~33                                           ; combout          ;
; |pc|pc_in[27]~34                                           ; |pc|pc_in[27]~34                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:28:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:28:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|sum        ; combout          ;
; |pc|pc_in[28]~35                                           ; |pc|pc_in[28]~35                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:29:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:29:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|carryout~0 ; combout          ;
; |pc|pc_in[29]~36                                           ; |pc|pc_in[29]~36                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:30:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:30:d|output            ; regout           ;
; |pc|pc_in[30]~37                                           ; |pc|pc_in[30]~37                                           ; combout          ;
; |pc|pc_in[30]~38                                           ; |pc|pc_in[30]~38                                           ; combout          ;
; |pc|pc_in[31]~39                                           ; |pc|pc_in[31]~39                                           ; combout          ;
; |pc|pc_value[11]                                           ; |pc|pc_value[11]                                           ; padio            ;
; |pc|pc_value[12]                                           ; |pc|pc_value[12]                                           ; padio            ;
; |pc|pc_value[13]                                           ; |pc|pc_value[13]                                           ; padio            ;
; |pc|pc_value[14]                                           ; |pc|pc_value[14]                                           ; padio            ;
; |pc|pc_value[15]                                           ; |pc|pc_value[15]                                           ; padio            ;
; |pc|pc_value[16]                                           ; |pc|pc_value[16]                                           ; padio            ;
; |pc|pc_value[17]                                           ; |pc|pc_value[17]                                           ; padio            ;
; |pc|pc_value[18]                                           ; |pc|pc_value[18]                                           ; padio            ;
; |pc|pc_value[19]                                           ; |pc|pc_value[19]                                           ; padio            ;
; |pc|pc_value[20]                                           ; |pc|pc_value[20]                                           ; padio            ;
; |pc|pc_value[21]                                           ; |pc|pc_value[21]                                           ; padio            ;
; |pc|pc_value[22]                                           ; |pc|pc_value[22]                                           ; padio            ;
; |pc|pc_value[23]                                           ; |pc|pc_value[23]                                           ; padio            ;
; |pc|pc_value[24]                                           ; |pc|pc_value[24]                                           ; padio            ;
; |pc|pc_value[25]                                           ; |pc|pc_value[25]                                           ; padio            ;
; |pc|pc_value[26]                                           ; |pc|pc_value[26]                                           ; padio            ;
; |pc|pc_value[27]                                           ; |pc|pc_value[27]                                           ; padio            ;
; |pc|pc_value[28]                                           ; |pc|pc_value[28]                                           ; padio            ;
; |pc|pc_value[29]                                           ; |pc|pc_value[29]                                           ; padio            ;
; |pc|pc_value[30]                                           ; |pc|pc_value[30]                                           ; padio            ;
; |pc|pc_value[31]                                           ; |pc|pc_value[31]                                           ; padio            ;
; |pc|set_value[0]                                           ; |pc|set_value[0]~corein                                    ; combout          ;
; |pc|sel_set                                                ; |pc|sel_set~corein                                         ; combout          ;
; |pc|set_value[1]                                           ; |pc|set_value[1]~corein                                    ; combout          ;
; |pc|set_value[2]                                           ; |pc|set_value[2]~corein                                    ; combout          ;
; |pc|set_value[3]                                           ; |pc|set_value[3]~corein                                    ; combout          ;
; |pc|set_value[4]                                           ; |pc|set_value[4]~corein                                    ; combout          ;
; |pc|set_value[5]                                           ; |pc|set_value[5]~corein                                    ; combout          ;
; |pc|set_value[6]                                           ; |pc|set_value[6]~corein                                    ; combout          ;
; |pc|set_value[7]                                           ; |pc|set_value[7]~corein                                    ; combout          ;
; |pc|set_value[8]                                           ; |pc|set_value[8]~corein                                    ; combout          ;
; |pc|set_value[9]                                           ; |pc|set_value[9]~corein                                    ; combout          ;
; |pc|set_value[10]                                          ; |pc|set_value[10]~corein                                   ; combout          ;
; |pc|set_value[11]                                          ; |pc|set_value[11]~corein                                   ; combout          ;
; |pc|set_value[12]                                          ; |pc|set_value[12]~corein                                   ; combout          ;
; |pc|set_value[13]                                          ; |pc|set_value[13]~corein                                   ; combout          ;
; |pc|set_value[14]                                          ; |pc|set_value[14]~corein                                   ; combout          ;
; |pc|set_value[15]                                          ; |pc|set_value[15]~corein                                   ; combout          ;
; |pc|set_value[16]                                          ; |pc|set_value[16]~corein                                   ; combout          ;
; |pc|set_value[17]                                          ; |pc|set_value[17]~corein                                   ; combout          ;
; |pc|set_value[18]                                          ; |pc|set_value[18]~corein                                   ; combout          ;
; |pc|set_value[19]                                          ; |pc|set_value[19]~corein                                   ; combout          ;
; |pc|set_value[20]                                          ; |pc|set_value[20]~corein                                   ; combout          ;
; |pc|set_value[21]                                          ; |pc|set_value[21]~corein                                   ; combout          ;
; |pc|set_value[22]                                          ; |pc|set_value[22]~corein                                   ; combout          ;
; |pc|set_value[23]                                          ; |pc|set_value[23]~corein                                   ; combout          ;
; |pc|set_value[24]                                          ; |pc|set_value[24]~corein                                   ; combout          ;
; |pc|set_value[25]                                          ; |pc|set_value[25]~corein                                   ; combout          ;
; |pc|set_value[26]                                          ; |pc|set_value[26]~corein                                   ; combout          ;
; |pc|set_value[27]                                          ; |pc|set_value[27]~corein                                   ; combout          ;
; |pc|set_value[28]                                          ; |pc|set_value[28]~corein                                   ; combout          ;
; |pc|set_value[29]                                          ; |pc|set_value[29]~corein                                   ; combout          ;
; |pc|set_value[30]                                          ; |pc|set_value[30]~corein                                   ; combout          ;
; |pc|set_value[31]                                          ; |pc|set_value[31]~corein                                   ; combout          ;
; |pc|reset                                                  ; |pc|reset~corein                                           ; combout          ;
; |pc|enable                                                 ; |pc|enable~corein                                          ; combout          ;
; |pc|reset~clkctrl                                          ; |pc|reset~clkctrl                                          ; outclk           ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output~feeder     ; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output~feeder     ; combout          ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                   ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; Node Name                                                  ; Output Port Name                                           ; Output Port Type ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+
; |pc|pc_reg:pc_counter|dflipflop:\G1:9:d|output             ; |pc|pc_reg:pc_counter|dflipflop:\G1:9:d|output             ; regout           ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:10:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:10:d|output            ; regout           ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:11:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:11:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:10:adder2|carryout~0 ; combout          ;
; |pc|pc_in[11]~12                                           ; |pc|pc_in[11]~12                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:12:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:12:d|output            ; regout           ;
; |pc|pc_in[12]~13                                           ; |pc|pc_in[12]~13                                           ; combout          ;
; |pc|pc_in[12]~14                                           ; |pc|pc_in[12]~14                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:13:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:13:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|sum        ; combout          ;
; |pc|pc_in[13]~15                                           ; |pc|pc_in[13]~15                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:14:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:14:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:13:adder2|carryout~0 ; combout          ;
; |pc|pc_in[14]~16                                           ; |pc|pc_in[14]~16                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:15:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:15:d|output            ; regout           ;
; |pc|pc_in[15]~17                                           ; |pc|pc_in[15]~17                                           ; combout          ;
; |pc|pc_in[15]~18                                           ; |pc|pc_in[15]~18                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:16:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:16:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|sum        ; combout          ;
; |pc|pc_in[16]~19                                           ; |pc|pc_in[16]~19                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:17:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:17:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:16:adder2|carryout~0 ; combout          ;
; |pc|pc_in[17]~20                                           ; |pc|pc_in[17]~20                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:18:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:18:d|output            ; regout           ;
; |pc|pc_in[18]~21                                           ; |pc|pc_in[18]~21                                           ; combout          ;
; |pc|pc_in[18]~22                                           ; |pc|pc_in[18]~22                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|sum        ; combout          ;
; |pc|pc_in[19]~23                                           ; |pc|pc_in[19]~23                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:20:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:20:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:19:adder2|carryout~0 ; combout          ;
; |pc|pc_in[20]~24                                           ; |pc|pc_in[20]~24                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:21:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:21:d|output            ; regout           ;
; |pc|pc_in[21]~25                                           ; |pc|pc_in[21]~25                                           ; combout          ;
; |pc|pc_in[21]~26                                           ; |pc|pc_in[21]~26                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:22:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:22:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|sum        ; combout          ;
; |pc|pc_in[22]~27                                           ; |pc|pc_in[22]~27                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:23:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:23:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:22:adder2|carryout~0 ; combout          ;
; |pc|pc_in[23]~28                                           ; |pc|pc_in[23]~28                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:24:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:24:d|output            ; regout           ;
; |pc|pc_in[24]~29                                           ; |pc|pc_in[24]~29                                           ; combout          ;
; |pc|pc_in[24]~30                                           ; |pc|pc_in[24]~30                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:25:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:25:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|sum        ; combout          ;
; |pc|pc_in[25]~31                                           ; |pc|pc_in[25]~31                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:26:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:26:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:25:adder2|carryout~0 ; combout          ;
; |pc|pc_in[26]~32                                           ; |pc|pc_in[26]~32                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:27:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:27:d|output            ; regout           ;
; |pc|pc_in[27]~33                                           ; |pc|pc_in[27]~33                                           ; combout          ;
; |pc|pc_in[27]~34                                           ; |pc|pc_in[27]~34                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:28:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:28:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|sum        ; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|sum        ; combout          ;
; |pc|pc_in[28]~35                                           ; |pc|pc_in[28]~35                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:29:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:29:d|output            ; regout           ;
; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|carryout~0 ; |pc|add_one:adder|onebitfulladder:\G1:28:adder2|carryout~0 ; combout          ;
; |pc|pc_in[29]~36                                           ; |pc|pc_in[29]~36                                           ; combout          ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:30:d|output            ; |pc|pc_reg:pc_counter|dflipflop:\G1:30:d|output            ; regout           ;
; |pc|pc_in[30]~37                                           ; |pc|pc_in[30]~37                                           ; combout          ;
; |pc|pc_in[30]~38                                           ; |pc|pc_in[30]~38                                           ; combout          ;
; |pc|pc_in[31]~39                                           ; |pc|pc_in[31]~39                                           ; combout          ;
; |pc|pc_value[11]                                           ; |pc|pc_value[11]                                           ; padio            ;
; |pc|pc_value[12]                                           ; |pc|pc_value[12]                                           ; padio            ;
; |pc|pc_value[13]                                           ; |pc|pc_value[13]                                           ; padio            ;
; |pc|pc_value[14]                                           ; |pc|pc_value[14]                                           ; padio            ;
; |pc|pc_value[15]                                           ; |pc|pc_value[15]                                           ; padio            ;
; |pc|pc_value[16]                                           ; |pc|pc_value[16]                                           ; padio            ;
; |pc|pc_value[17]                                           ; |pc|pc_value[17]                                           ; padio            ;
; |pc|pc_value[18]                                           ; |pc|pc_value[18]                                           ; padio            ;
; |pc|pc_value[19]                                           ; |pc|pc_value[19]                                           ; padio            ;
; |pc|pc_value[20]                                           ; |pc|pc_value[20]                                           ; padio            ;
; |pc|pc_value[21]                                           ; |pc|pc_value[21]                                           ; padio            ;
; |pc|pc_value[22]                                           ; |pc|pc_value[22]                                           ; padio            ;
; |pc|pc_value[23]                                           ; |pc|pc_value[23]                                           ; padio            ;
; |pc|pc_value[24]                                           ; |pc|pc_value[24]                                           ; padio            ;
; |pc|pc_value[25]                                           ; |pc|pc_value[25]                                           ; padio            ;
; |pc|pc_value[26]                                           ; |pc|pc_value[26]                                           ; padio            ;
; |pc|pc_value[27]                                           ; |pc|pc_value[27]                                           ; padio            ;
; |pc|pc_value[28]                                           ; |pc|pc_value[28]                                           ; padio            ;
; |pc|pc_value[29]                                           ; |pc|pc_value[29]                                           ; padio            ;
; |pc|pc_value[30]                                           ; |pc|pc_value[30]                                           ; padio            ;
; |pc|pc_value[31]                                           ; |pc|pc_value[31]                                           ; padio            ;
; |pc|set_value[0]                                           ; |pc|set_value[0]~corein                                    ; combout          ;
; |pc|sel_set                                                ; |pc|sel_set~corein                                         ; combout          ;
; |pc|set_value[1]                                           ; |pc|set_value[1]~corein                                    ; combout          ;
; |pc|set_value[2]                                           ; |pc|set_value[2]~corein                                    ; combout          ;
; |pc|set_value[3]                                           ; |pc|set_value[3]~corein                                    ; combout          ;
; |pc|set_value[4]                                           ; |pc|set_value[4]~corein                                    ; combout          ;
; |pc|set_value[5]                                           ; |pc|set_value[5]~corein                                    ; combout          ;
; |pc|set_value[6]                                           ; |pc|set_value[6]~corein                                    ; combout          ;
; |pc|set_value[7]                                           ; |pc|set_value[7]~corein                                    ; combout          ;
; |pc|set_value[8]                                           ; |pc|set_value[8]~corein                                    ; combout          ;
; |pc|set_value[9]                                           ; |pc|set_value[9]~corein                                    ; combout          ;
; |pc|set_value[10]                                          ; |pc|set_value[10]~corein                                   ; combout          ;
; |pc|set_value[11]                                          ; |pc|set_value[11]~corein                                   ; combout          ;
; |pc|set_value[12]                                          ; |pc|set_value[12]~corein                                   ; combout          ;
; |pc|set_value[13]                                          ; |pc|set_value[13]~corein                                   ; combout          ;
; |pc|set_value[14]                                          ; |pc|set_value[14]~corein                                   ; combout          ;
; |pc|set_value[15]                                          ; |pc|set_value[15]~corein                                   ; combout          ;
; |pc|set_value[16]                                          ; |pc|set_value[16]~corein                                   ; combout          ;
; |pc|set_value[17]                                          ; |pc|set_value[17]~corein                                   ; combout          ;
; |pc|set_value[18]                                          ; |pc|set_value[18]~corein                                   ; combout          ;
; |pc|set_value[19]                                          ; |pc|set_value[19]~corein                                   ; combout          ;
; |pc|set_value[20]                                          ; |pc|set_value[20]~corein                                   ; combout          ;
; |pc|set_value[21]                                          ; |pc|set_value[21]~corein                                   ; combout          ;
; |pc|set_value[22]                                          ; |pc|set_value[22]~corein                                   ; combout          ;
; |pc|set_value[23]                                          ; |pc|set_value[23]~corein                                   ; combout          ;
; |pc|set_value[24]                                          ; |pc|set_value[24]~corein                                   ; combout          ;
; |pc|set_value[25]                                          ; |pc|set_value[25]~corein                                   ; combout          ;
; |pc|set_value[26]                                          ; |pc|set_value[26]~corein                                   ; combout          ;
; |pc|set_value[27]                                          ; |pc|set_value[27]~corein                                   ; combout          ;
; |pc|set_value[28]                                          ; |pc|set_value[28]~corein                                   ; combout          ;
; |pc|set_value[29]                                          ; |pc|set_value[29]~corein                                   ; combout          ;
; |pc|set_value[30]                                          ; |pc|set_value[30]~corein                                   ; combout          ;
; |pc|set_value[31]                                          ; |pc|set_value[31]~corein                                   ; combout          ;
; |pc|reset                                                  ; |pc|reset~corein                                           ; combout          ;
; |pc|enable                                                 ; |pc|enable~corein                                          ; combout          ;
; |pc|reset~clkctrl                                          ; |pc|reset~clkctrl                                          ; outclk           ;
; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output~feeder     ; |pc|pc_reg:pc_counter|dflipflop:\G1:19:d|output~feeder     ; combout          ;
+------------------------------------------------------------+------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Apr 27 03:38:11 2013
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off skeleton -c skeleton
Info: Using vector source file "C:/quartus/quartus/project/final/final project/test.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      25.77 %
Info: Number of transitions in simulation is 15082
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 136 megabytes
    Info: Processing ended: Sat Apr 27 03:38:13 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


