
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>--04112019 [04-11-2019]</q-m>
<a name="2"><q-n>     2  </q-n></a><q-w>library</q-w> ieee;
<a name="3"><q-n>     3  </q-n></a><q-w>use</q-w> ieee.std_logic_1164.<q-w>all</q-w>;
<a name="4"><q-n>     4  </q-n></a><q-w>use</q-w> ieee.numeric_std.<q-w>all</q-w>;
<a name="5"><q-n>     5  </q-n></a><q-w>use</q-w> work.constantspackage.<q-w>all</q-w>;
<a name="6"><q-n>     6  </q-n></a><q-w>use</q-w> work.vpfRecords.<q-w>all</q-w>;
<a name="7"><q-n>     7  </q-n></a><q-w>use</q-w> work.portspackage.<q-w>all</q-w>;
<a name="8"><q-n>     8  </q-n></a><q-w>entity</q-w> gridLockFifo <q-w>is</q-w>
<a name="9"><q-n>     9  </q-n></a><q-w>generic</q-w> (
<a name="10"><q-n>     10  </q-n></a>    FIFO_DEPTH       : <q-t>integer</q-w> := 24;
<a name="11"><q-n>     11  </q-n></a>    FIFO_DATA_WIDTH  : <q-t>integer</q-w> := 24;
<a name="12"><q-n>     12  </q-n></a>    FIFO_ADDR_WIDTH  : <q-t>integer</q-w> := 14);
<a name="13"><q-n>     13  </q-n></a><q-w>port</q-w> (
<a name="14"><q-n>     14  </q-n></a>    clk              : <q-a>in</q-w>  <q-t>std_logic</q-w>;
<a name="15"><q-n>     15  </q-n></a>    clrStatus        : <q-a>in</q-w>  <q-t>std_logic</q-w>;
<a name="16"><q-n>     16  </q-n></a>    <q-m>--READ PORT</q-m>
<a name="17"><q-n>     17  </q-n></a>    rdEn             : <q-a>in</q-w>  <q-t>std_logic</q-w>;
<a name="18"><q-n>     18  </q-n></a>    rdAddress        : <q-a>in</q-w>  <q-t>std_logic_vector</q-w> (FIFO_ADDR_WIDTH-1 <q-w>downto</q-w> 0);
<a name="19"><q-n>     19  </q-n></a>    dataO            : <q-a>out</q-w> <q-t>std_logic_vector</q-w> (FIFO_DATA_WIDTH-1 <q-w>downto</q-w> 0);
<a name="20"><q-n>     20  </q-n></a>    <q-m>--WRITE PORT</q-m>
<a name="21"><q-n>     21  </q-n></a>    wrEn             : <q-a>in</q-w>  <q-t>std_logic</q-w>;
<a name="22"><q-n>     22  </q-n></a>    wrAddress        : <q-a>in</q-w>  <q-t>std_logic_vector</q-w> (FIFO_ADDR_WIDTH-1 <q-w>downto</q-w> 0);
<a name="23"><q-n>     23  </q-n></a>    dataIn           : <q-a>in</q-w>  <q-t>std_logic_vector</q-w> (FIFO_DATA_WIDTH-1 <q-w>downto</q-w> 0);
<a name="24"><q-n>     24  </q-n></a>    <q-m>--STATUS</q-m>
<a name="25"><q-n>     25  </q-n></a>    wrDone           : <q-a>out</q-w> <q-t>std_logic</q-w>;
<a name="26"><q-n>     26  </q-n></a>    rdDone           : <q-a>out</q-w> <q-t>std_logic</q-w>;
<a name="27"><q-n>     27  </q-n></a>    emptyO           : <q-a>out</q-w> <q-t>std_logic</q-w>;
<a name="28"><q-n>     28  </q-n></a>    fullO            : <q-a>out</q-w> <q-t>std_logic</q-w>);
<a name="29"><q-n>     29  </q-n></a><q-w>end</q-w> <q-w>entity</q-w>;
<a name="30"><q-n>     30  </q-n></a><q-w>architecture</q-w> rtl <q-w>of</q-w> gridLockFifo <q-w>is</q-w>
<a name="31"><q-n>     31  </q-n></a>    <q-w>type</q-w> RAM <q-w>is</q-w> <q-w>array</q-w> (<q-t>integer</q-w> <q-w>range</q-w> &lt;&gt;)<q-w>of</q-w> <q-t>std_logic_vector</q-w> (FIFO_DATA_WIDTH-1 <q-w>downto</q-w> 0);
<a name="32"><q-n>     32  </q-n></a>    <q-w>signal</q-w> Mem : RAM (0 <q-w>to</q-w> FIFO_DEPTH-1);
<a name="33"><q-n>     33  </q-n></a>    <q-w>signal</q-w> eqlLocations  : <q-t>std_logic</q-w>;
<a name="34"><q-n>     34  </q-n></a>    <q-w>signal</q-w> wrDoneStatus  : <q-t>std_logic</q-w>;
<a name="35"><q-n>     35  </q-n></a>    <q-w>signal</q-w> rdDoneStatus  : <q-t>std_logic</q-w>;
<a name="36"><q-n>     36  </q-n></a>    <q-w>signal</q-w> preStatus     : <q-t>std_logic</q-w> := lo;
<a name="37"><q-n>     37  </q-n></a>    <q-w>signal</q-w> preFull       : <q-t>std_logic</q-w>;
<a name="38"><q-n>     38  </q-n></a>    <q-w>signal</q-w> preEmpty      : <q-t>std_logic</q-w>;
<a name="39"><q-n>     39  </q-n></a>    <q-w>signal</q-w> emptyHi       : <q-t>std_logic</q-w>;
<a name="40"><q-n>     40  </q-n></a>    <q-w>signal</q-w> fullHi        : <q-t>std_logic</q-w>;
<a name="41"><q-n>     41  </q-n></a>    <q-w>signal</q-w> fifoWrAddrs   : <q-t>integer</q-w> := 0;
<a name="42"><q-n>     42  </q-n></a>    <q-w>signal</q-w> fifoRdAddrs   : <q-t>integer</q-w> := 0;
<a name="43"><q-n>     43  </q-n></a><q-w>begin</q-w>
<a name="44"><q-n>     44  </q-n></a>
<a name="45"><q-n>     45  </q-n></a>fullO        &lt;= fullHi;
<a name="46"><q-n>     46  </q-n></a>emptyO       &lt;= emptyHi;
<a name="47"><q-n>     47  </q-n></a>
<a name="48"><q-n>     48  </q-n></a>fifoWrAddrs  &lt;= to_integer(<q-t>unsigned</q-w>(wrAddress));
<a name="49"><q-n>     49  </q-n></a>fifoRdAddrs  &lt;= to_integer(<q-t>unsigned</q-w>(rdAddress));
<a name="50"><q-n>     50  </q-n></a>
<a name="51"><q-n>     51  </q-n></a>eqlLocations &lt;= hi <q-w>when</q-w> (wrAddress = rdAddress) <q-w>else</q-w> lo;
<a name="52"><q-n>     52  </q-n></a>wrDone       &lt;= hi <q-w>when</q-w> (fifoWrAddrs    = FIFO_DEPTH - 1) <q-w>else</q-w> lo;
<a name="53"><q-n>     53  </q-n></a>rdDone       &lt;= hi <q-w>when</q-w> (fifoRdAddrs    = FIFO_DEPTH - 1) <q-w>else</q-w> lo;
<a name="54"><q-n>     54  </q-n></a>preEmpty     &lt;= <q-w>not</q-w> preStatus <q-w>and</q-w> eqlLocations;
<a name="55"><q-n>     55  </q-n></a>preFull      &lt;= preStatus <q-w>and</q-w> eqlLocations;
<a name="56"><q-n>     56  </q-n></a>
<a name="57"><q-n>     57  </q-n></a>readPort: <q-w>process</q-w> (clk) <q-w>begin</q-w>
<a name="58"><q-n>     58  </q-n></a>    <q-w>if</q-w> (rising_edge(clk)) <q-w>then</q-w>
<a name="59"><q-n>     59  </q-n></a>        <q-w>if</q-w> (rdEn = hi <q-w>and</q-w> emptyHi = lo) <q-w>then</q-w>
<a name="60"><q-n>     60  </q-n></a>            dataO &lt;= Mem(fifoRdAddrs);
<a name="61"><q-n>     61  </q-n></a>        <q-w>end</q-w> <q-w>if</q-w>;
<a name="62"><q-n>     62  </q-n></a>    <q-w>end</q-w> <q-w>if</q-w>;
<a name="63"><q-n>     63  </q-n></a><q-w>end</q-w> <q-w>process</q-w> readPort;
<a name="64"><q-n>     64  </q-n></a>
<a name="65"><q-n>     65  </q-n></a>writePort: <q-w>process</q-w> (clk) <q-w>begin</q-w>
<a name="66"><q-n>     66  </q-n></a>    <q-w>if</q-w> (rising_edge(clk)) <q-w>then</q-w>
<a name="67"><q-n>     67  </q-n></a>        <q-w>if</q-w> (wrEn = hi <q-w>and</q-w> fullHi = lo) <q-w>then</q-w>
<a name="68"><q-n>     68  </q-n></a>            Mem(fifoWrAddrs) &lt;= dataIn;
<a name="69"><q-n>     69  </q-n></a>        <q-w>end</q-w> <q-w>if</q-w>;
<a name="70"><q-n>     70  </q-n></a>    <q-w>end</q-w> <q-w>if</q-w>;
<a name="71"><q-n>     71  </q-n></a><q-w>end</q-w> <q-w>process</q-w> writePort;
<a name="72"><q-n>     72  </q-n></a>
<a name="73"><q-n>     73  </q-n></a>rdPointerStatus: <q-w>process</q-w> (wrAddress, rdAddress)
<a name="74"><q-n>     74  </q-n></a>    <q-w>variable</q-w> rdConditionBit0 : <q-t>std_logic</q-w>;
<a name="75"><q-n>     75  </q-n></a>    <q-w>variable</q-w> rdConditionBit1 : <q-t>std_logic</q-w>;
<a name="76"><q-n>     76  </q-n></a><q-w>begin</q-w>
<a name="77"><q-n>     77  </q-n></a>    rdConditionBit0 := wrAddress(FIFO_ADDR_WIDTH-2) <q-w>xor</q-w>  rdAddress(FIFO_ADDR_WIDTH-1);
<a name="78"><q-n>     78  </q-n></a>    rdConditionBit1 := wrAddress(FIFO_ADDR_WIDTH-1) <q-w>xnor</q-w> rdAddress(FIFO_ADDR_WIDTH-2);
<a name="79"><q-n>     79  </q-n></a>    rdDoneStatus    &lt;= rdConditionBit0 <q-w>and</q-w> rdConditionBit1;
<a name="80"><q-n>     80  </q-n></a><q-w>end</q-w> <q-w>process</q-w> rdPointerStatus;
<a name="81"><q-n>     81  </q-n></a>
<a name="82"><q-n>     82  </q-n></a>wrPointerStatus: <q-w>process</q-w> (wrAddress, rdAddress)
<a name="83"><q-n>     83  </q-n></a>    <q-w>variable</q-w> wrConditionBit0 : <q-t>std_logic</q-w>;
<a name="84"><q-n>     84  </q-n></a>    <q-w>variable</q-w> wrConditionBit1 : <q-t>std_logic</q-w>;
<a name="85"><q-n>     85  </q-n></a><q-w>begin</q-w>
<a name="86"><q-n>     86  </q-n></a>    wrConditionBit0 := wrAddress(FIFO_ADDR_WIDTH-2) <q-w>xnor</q-w> rdAddress(FIFO_ADDR_WIDTH-1);
<a name="87"><q-n>     87  </q-n></a>    wrConditionBit1 := wrAddress(FIFO_ADDR_WIDTH-1) <q-w>xor</q-w>  rdAddress(FIFO_ADDR_WIDTH-2);
<a name="88"><q-n>     88  </q-n></a>    wrDoneStatus    &lt;= wrConditionBit0 <q-w>and</q-w> wrConditionBit1;
<a name="89"><q-n>     89  </q-n></a><q-w>end</q-w> <q-w>process</q-w> wrPointerStatus;
<a name="90"><q-n>     90  </q-n></a>
<a name="91"><q-n>     91  </q-n></a>fifoPreStatus: <q-w>process</q-w> (wrDoneStatus, rdDoneStatus, clrStatus) <q-w>begin</q-w>
<a name="92"><q-n>     92  </q-n></a>    <q-w>if</q-w> (rdDoneStatus = hi <q-w>or</q-w> clrStatus = hi) <q-w>then</q-w>
<a name="93"><q-n>     93  </q-n></a>        preStatus &lt;= lo;  <q-m>-- GoingEmpty</q-m>
<a name="94"><q-n>     94  </q-n></a>    <q-w>elsif</q-w> (wrDoneStatus = hi) <q-w>then</q-w>
<a name="95"><q-n>     95  </q-n></a>        preStatus &lt;= hi;  <q-m>-- GoingFull</q-m>
<a name="96"><q-n>     96  </q-n></a>    <q-w>end</q-w> <q-w>if</q-w>;
<a name="97"><q-n>     97  </q-n></a><q-w>end</q-w> <q-w>process</q-w> fifoPreStatus;
<a name="98"><q-n>     98  </q-n></a>
<a name="99"><q-n>     99  </q-n></a>fifoFullStatus: <q-w>process</q-w> (clk, preFull) <q-w>begin</q-w>
<a name="100"><q-n>     100  </q-n></a>    <q-w>if</q-w> (preFull = hi) <q-w>then</q-w>
<a name="101"><q-n>     101  </q-n></a>        fullHi &lt;= hi;
<a name="102"><q-n>     102  </q-n></a>    <q-w>elsif</q-w> (rising_edge(clk)) <q-w>then</q-w>
<a name="103"><q-n>     103  </q-n></a>        fullHi &lt;= lo;
<a name="104"><q-n>     104  </q-n></a>    <q-w>end</q-w> <q-w>if</q-w>;
<a name="105"><q-n>     105  </q-n></a><q-w>end</q-w> <q-w>process</q-w> fifoFullStatus;
<a name="106"><q-n>     106  </q-n></a>
<a name="107"><q-n>     107  </q-n></a>fifoEmptyStatus: <q-w>process</q-w> (clk, preEmpty) <q-w>begin</q-w>
<a name="108"><q-n>     108  </q-n></a>    <q-w>if</q-w> (preEmpty = hi) <q-w>then</q-w>
<a name="109"><q-n>     109  </q-n></a>        emptyHi &lt;= hi;
<a name="110"><q-n>     110  </q-n></a>    <q-w>elsif</q-w> (rising_edge(clk)) <q-w>then</q-w>
<a name="111"><q-n>     111  </q-n></a>        emptyHi &lt;= lo;
<a name="112"><q-n>     112  </q-n></a>    <q-w>end</q-w> <q-w>if</q-w>;
<a name="113"><q-n>     113  </q-n></a><q-w>end</q-w> <q-w>process</q-w> fifoEmptyStatus;
<a name="114"><q-n>     114  </q-n></a>
<a name="115"><q-n>     115  </q-n></a><q-w>end</q-w> <q-w>architecture</q-w>;</pre>
</tt>

  
</body>
</html>
