# VLSI 期末專案 (Final Project)

### 32-bit 條件式進位加法器 (Conditional Carry Adder)

* **設計：** 設計並模擬一個 32-bit 條件式進位加法器。

* **架構：** 採用互補式傳輸閘邏輯 (CPL) 與多級 MUX 樹狀結構來最佳化進位選擇路徑。

* **分析：** 使用 HSPICE 完成電路的速度與功耗分析。
