# VHDL-SmartBlocks

## Description
Projet VHDL regroupant plusieurs blocs modulaires pour FPGA ou simulation :  
- **PLL** : génération d’horloges synchronisées pour piloter les autres modules.  
- **PWM** : gestion de signaux modulés en largeur d’impulsion pour contrôler LEDs ou autres périphériques.  
- **RGB** : conversion d’images couleur en niveaux de gris pour traitement d’images.  
- **Réseau de neurones (Neural Network)** : implémentation d’un perceptron simple simulant la logique d’une **porte AND**.

Ce projet est conçu pour **la simulation et l’expérimentation** sur des plateformes comme **ModelSim**.

## Fonctionnalités
- Modularité : chaque bloc peut être utilisé indépendamment.  
- Simulation complète : tests et signaux d’entrée pour vérifier le fonctionnement.  
- Prêt pour FPGA : blocs paramétrables et intégrables dans un design plus large.

## Technologies
- **VHDL** : langage matériel pour la description des blocs.  
- Simulateurs compatibles : **ModelSim**.


