# 简介
这一章对纳米设计的静态时序分析进行了概述。这一章阐述了一些问题比如什么是静态时序分析，噪声和串扰的影响，如何应用这些分析以及在整个设计流程的哪一步使用这些分析
<br>
## 1.1 纳米设计
在半导体器件中，金属互连线通常用于实现电路各部分之间的连接。随着工艺技术的缩小，这些互连线会影响设计的性能。对于深亚微米或纳米技术，互连线的耦合会导致噪声和串扰-其中任何一种都会限制设计的速度。噪声和耦合在老一代的工艺里几乎可以忽略，而在纳米工艺里有很重大的影响。因此，物理设计应该考虑串扰和噪声的影响，设计的验证应该包括噪声和串扰的影响。
## 1.2 什么是静态时序分析
静态时序分析（简写为STA）是许多验证数字设计时序的技术中的一种。另一种验证时序方法是时序模拟，它可以验证设计的功能和时序。名词时序分析是指静态时序分析或者时序模拟的任意一个。因此时序分析简单的讲就是分析设计的时序问题。

STA是静态的因为分析设计时时静态的与输入的数值无关。这和基于模拟的时序分析是相反的，在模拟的时序分析中，输入一个信号，观察和验证行为，然后随着时间变化新的输入和新的行为被观察和验证，一次类推。

给定一个设计以及一系列输入时钟定义和外部环境的定义，静态时序分析的目的是验证设计是否能够运行在额定的速度下。也就是说这个设计能够安全的运行在特定的时钟频率下而不产生任何时序违例。图片1-1展示了静态时序分析的基本功能。DUA代表的是被分析的设计。一些时序检查的例子是建立和保持检查。建立检查保证数据能够在给定的时钟周期到达触发器。保持检查保证数据保持至少一段时间以保证没有意外的数据通过触发器：也就是说保证触发器捕捉到正确的数据。这些检查保证合适的数据已经是准备好的，用来捕捉和锁存新的状态。
