TimeQuest Timing Analyzer report for MemoryMapper512K
Sat Feb 04 19:17:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[2]'
 12. Slow Model Hold: 'A[2]'
 13. Slow Model Minimum Pulse Width: 'A[2]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'A[2]'
 30. Fast Model Hold: 'A[2]'
 31. Fast Model Minimum Pulse Width: 'A[2]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; A[2]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 740.74 MHz ; 405.02 MHz      ; A[2]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.175 ; -1.099        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.234 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.469 ; -35.685               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                           ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.175 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.404      ;
; -0.175 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.404      ;
; -0.175 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.404      ;
; -0.173 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.403      ;
; -0.173 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.403      ;
; -0.040 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.269      ;
; -0.040 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.269      ;
; -0.040 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.269      ;
; -0.040 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.269      ;
; -0.040 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.269      ;
; -0.007 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.236      ;
; -0.007 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.236      ;
; -0.007 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.236      ;
; -0.007 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.236      ;
; 0.001  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.500        ; 6.691      ; 7.228      ;
; 0.018  ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.212      ;
; 0.018  ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.212      ;
; 0.018  ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.212      ;
; 0.018  ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.212      ;
; 0.018  ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.500        ; 6.692      ; 7.212      ;
; 0.325  ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.404      ;
; 0.325  ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.404      ;
; 0.325  ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.404      ;
; 0.327  ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.403      ;
; 0.327  ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.403      ;
; 0.460  ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.269      ;
; 0.460  ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.269      ;
; 0.460  ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.269      ;
; 0.460  ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.269      ;
; 0.460  ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.269      ;
; 0.493  ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.236      ;
; 0.493  ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.236      ;
; 0.493  ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.236      ;
; 0.493  ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.236      ;
; 0.501  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 1.000        ; 6.691      ; 7.228      ;
; 0.518  ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.212      ;
; 0.518  ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.212      ;
; 0.518  ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.212      ;
; 0.518  ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.212      ;
; 0.518  ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 1.000        ; 6.692      ; 7.212      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                           ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.234 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.212      ;
; 0.234 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.212      ;
; 0.234 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.212      ;
; 0.234 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.212      ;
; 0.234 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.212      ;
; 0.251 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.228      ;
; 0.259 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.236      ;
; 0.259 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.236      ;
; 0.259 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.236      ;
; 0.259 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.236      ;
; 0.292 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.269      ;
; 0.292 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.269      ;
; 0.292 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.269      ;
; 0.292 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.269      ;
; 0.292 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.269      ;
; 0.425 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.403      ;
; 0.425 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.000        ; 6.692      ; 7.403      ;
; 0.427 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.404      ;
; 0.427 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.404      ;
; 0.427 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.000        ; 6.691      ; 7.404      ;
; 0.734 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.212      ;
; 0.734 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.212      ;
; 0.734 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.212      ;
; 0.734 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.212      ;
; 0.734 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.212      ;
; 0.751 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.228      ;
; 0.759 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.236      ;
; 0.759 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.236      ;
; 0.759 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.236      ;
; 0.759 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.236      ;
; 0.792 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.269      ;
; 0.792 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.269      ;
; 0.792 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.269      ;
; 0.792 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.269      ;
; 0.792 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.269      ;
; 0.925 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.403      ;
; 0.925 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; -0.500       ; 6.692      ; 7.403      ;
; 0.927 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.404      ;
; 0.927 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.404      ;
; 0.927 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; -0.500       ; 6.691      ; 7.404      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 6.130  ; 6.130  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 4.559  ; 4.559  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 4.295  ; 4.295  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.675  ; 0.675  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 5.379  ; 5.379  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 5.344  ; 5.344  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 5.216  ; 5.216  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 5.177  ; 5.177  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 6.130  ; 6.130  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 2.209  ; 2.209  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 1.804  ; 1.804  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 2.117  ; 2.117  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 1.374  ; 1.374  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.774  ; 0.774  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 2.209  ; 2.209  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.683 ; -0.683 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; -0.429 ; -0.429 ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; -0.393 ; -0.393 ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; -0.234 ; -0.234 ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -2.708 ; -2.708 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -2.757 ; -2.757 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.234 ; -0.234 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -4.938 ; -4.938 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -4.903 ; -4.903 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -4.775 ; -4.775 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -3.564 ; -3.564 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -4.517 ; -4.517 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.931  ; 0.931  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.062  ; 0.062  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 0.182  ; 0.182  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.308 ; -0.308 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.173  ; 0.173  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 0.137  ; 0.137  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.931  ; 0.931  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.677  ; 0.677  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.641  ; 0.641  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.476 ; 15.476 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 15.476 ; 15.476 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.385 ; 15.385 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.910 ; 14.910 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.449 ; 15.449 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 13.754 ; 13.754 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 14.482 ; 14.482 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 13.820 ; 13.820 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 14.522 ; 14.522 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.329 ; 12.329 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 10.306 ; 10.306 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 21.744 ; 21.744 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.543 ; 21.543 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 21.744 ; 21.744 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.013 ; 21.013 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.392 ; 21.392 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 20.572 ; 20.572 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 21.566 ; 21.566 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 20.904 ; 20.904 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 21.606 ; 21.606 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 17.949 ; 17.949 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 17.793 ; 17.793 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 17.579 ; 17.579 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 17.621 ; 17.621 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 17.623 ; 17.623 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 17.826 ; 17.826 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 17.920 ; 17.920 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 17.949 ; 17.949 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 19.851 ; 19.851 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 19.335 ; 19.335 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 19.851 ; 19.851 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 19.521 ; 19.521 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.280 ; 19.280 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 18.895 ; 18.895 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 19.312 ; 19.312 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 19.673 ; 19.673 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 19.175 ; 19.175 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 14.005 ; 14.005 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 13.796 ; 13.796 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 14.061 ; 14.061 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 13.773 ; 13.773 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.359 ; 13.359 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.367 ; 12.367 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 13.319 ; 13.319 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.493 ; 12.493 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 19.175 ; 19.175 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.435 ; 19.435 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.895 ; 15.895 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.258 ; 18.258 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.651 ; 18.651 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.435 ; 19.435 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 19.392 ; 19.392 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 18.530 ; 18.530 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 18.516 ; 18.516 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 10.306 ; 10.306 ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 12.213 ; 12.213 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 13.162 ; 13.162 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 13.423 ; 13.423 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 12.363 ; 12.363 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 13.005 ; 13.005 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 12.609 ; 12.609 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.626 ; 12.626 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.213 ; 12.213 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.913 ; 12.913 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.329 ; 12.329 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.599  ; 9.599  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 12.213 ; 12.213 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 13.162 ; 13.162 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 13.423 ; 13.423 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 12.363 ; 12.363 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 13.005 ; 13.005 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 12.609 ; 12.609 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 12.626 ; 12.626 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 12.213 ; 12.213 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 12.913 ; 12.913 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 15.095 ; 15.095 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 15.309 ; 15.309 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 15.095 ; 15.095 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 15.137 ; 15.137 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 15.139 ; 15.139 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 15.342 ; 15.342 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 15.436 ; 15.436 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 15.465 ; 15.465 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 15.562 ; 15.562 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 15.961 ; 15.961 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 16.471 ; 16.471 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 16.135 ; 16.135 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 15.894 ; 15.894 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 15.562 ; 15.562 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 15.946 ; 15.946 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 16.300 ; 16.300 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.112 ; 12.112 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 14.005 ; 14.005 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 13.796 ; 13.796 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 14.061 ; 14.061 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 13.773 ; 13.773 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.359 ; 13.359 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.367 ; 12.367 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 13.319 ; 13.319 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.493 ; 12.493 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 12.112 ; 12.112 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.088 ; 15.088 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 15.774 ; 15.774 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 16.143 ; 16.143 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 16.444 ; 16.444 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.329 ; 12.329 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 16.145 ; 16.145 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 16.131 ; 16.131 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 9.599  ; 9.599  ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 18.358 ; 18.456 ; 18.456 ; 18.358 ;
; A[0]        ; D[1]          ; 18.297 ; 18.690 ; 18.690 ; 18.297 ;
; A[0]        ; D[2]          ; 17.813 ; 18.014 ; 18.014 ; 17.813 ;
; A[0]        ; D[3]          ; 18.331 ; 18.515 ; 18.515 ; 18.331 ;
; A[0]        ; D[4]          ; 17.372 ; 17.638 ; 17.638 ; 17.372 ;
; A[0]        ; D[5]          ; 18.366 ; 16.510 ; 16.510 ; 18.366 ;
; A[0]        ; D[6]          ; 17.704 ; 16.097 ; 16.097 ; 17.704 ;
; A[0]        ; D[7]          ; 18.406 ; 16.797 ; 16.797 ; 18.406 ;
; A[0]        ; LEDR[9]       ; 15.996 ;        ;        ; 15.996 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.223 ;        ;        ; 11.223 ;
; A[0]        ; SRAM_CE_N     ; 16.213 ;        ;        ; 16.213 ;
; A[0]        ; SRAM_DQ[0]    ; 17.433 ; 17.433 ; 17.433 ; 17.433 ;
; A[0]        ; SRAM_DQ[1]    ; 17.443 ; 17.443 ; 17.443 ; 17.443 ;
; A[0]        ; SRAM_DQ[2]    ; 17.164 ; 17.164 ; 17.164 ; 17.164 ;
; A[0]        ; SRAM_DQ[3]    ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; A[0]        ; SRAM_DQ[4]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[5]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[6]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[0]        ; SRAM_DQ[7]    ; 17.513 ; 17.513 ; 17.513 ; 17.513 ;
; A[0]        ; SRAM_DQ[8]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[9]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[10]   ; 17.158 ; 17.158 ; 17.158 ; 17.158 ;
; A[0]        ; SRAM_DQ[11]   ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[12]   ; 16.885 ; 16.885 ; 16.885 ; 16.885 ;
; A[0]        ; SRAM_DQ[13]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[14]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[15]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[1]        ; D[0]          ; 18.079 ; 18.192 ; 18.192 ; 18.079 ;
; A[1]        ; D[1]          ; 18.304 ; 18.426 ; 18.426 ; 18.304 ;
; A[1]        ; D[2]          ; 17.924 ; 17.924 ; 17.924 ; 17.924 ;
; A[1]        ; D[3]          ; 18.373 ; 18.373 ; 18.373 ; 18.373 ;
; A[1]        ; D[4]          ; 17.108 ; 17.374 ; 17.374 ; 17.108 ;
; A[1]        ; D[5]          ; 18.102 ; 16.246 ; 16.246 ; 18.102 ;
; A[1]        ; D[6]          ; 17.440 ; 15.833 ; 15.833 ; 17.440 ;
; A[1]        ; D[7]          ; 18.142 ; 16.533 ; 16.533 ; 18.142 ;
; A[1]        ; LEDR[9]       ; 15.732 ;        ;        ; 15.732 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.306 ;        ;        ; 11.306 ;
; A[1]        ; SRAM_CE_N     ; 15.949 ;        ;        ; 15.949 ;
; A[1]        ; SRAM_DQ[0]    ; 17.169 ; 17.169 ; 17.169 ; 17.169 ;
; A[1]        ; SRAM_DQ[1]    ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[1]        ; SRAM_DQ[2]    ; 16.900 ; 16.900 ; 16.900 ; 16.900 ;
; A[1]        ; SRAM_DQ[3]    ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; A[1]        ; SRAM_DQ[4]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[5]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[6]    ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; A[1]        ; SRAM_DQ[7]    ; 17.249 ; 17.249 ; 17.249 ; 17.249 ;
; A[1]        ; SRAM_DQ[8]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[9]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[10]   ; 16.894 ; 16.894 ; 16.894 ; 16.894 ;
; A[1]        ; SRAM_DQ[11]   ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; A[1]        ; SRAM_DQ[12]   ; 16.621 ; 16.621 ; 16.621 ; 16.621 ;
; A[1]        ; SRAM_DQ[13]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[14]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[3]        ; BUSDIR_n      ;        ; 15.219 ; 15.219 ;        ;
; A[3]        ; D[0]          ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[3]        ; D[1]          ; 20.089 ; 20.089 ; 20.089 ; 20.089 ;
; A[3]        ; D[2]          ; 19.614 ; 19.614 ; 19.614 ; 19.614 ;
; A[3]        ; D[3]          ; 20.153 ; 20.153 ; 20.153 ; 20.153 ;
; A[3]        ; D[4]          ; 18.421 ; 18.458 ; 18.458 ; 18.421 ;
; A[3]        ; D[5]          ; 19.186 ; 17.701 ; 17.701 ; 19.186 ;
; A[3]        ; D[6]          ; 18.524 ; 17.288 ; 17.288 ; 18.524 ;
; A[3]        ; D[7]          ; 19.226 ; 17.986 ; 17.986 ; 19.226 ;
; A[3]        ; LEDR[9]       ; 16.816 ;        ;        ; 16.816 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.904 ;        ;        ; 10.904 ;
; A[3]        ; SRAM_CE_N     ; 17.033 ;        ;        ; 17.033 ;
; A[3]        ; SRAM_DQ[0]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[3]        ; SRAM_DQ[1]    ; 18.263 ; 18.263 ; 18.263 ; 18.263 ;
; A[3]        ; SRAM_DQ[2]    ; 17.984 ; 17.984 ; 17.984 ; 17.984 ;
; A[3]        ; SRAM_DQ[3]    ; 17.994 ; 17.994 ; 17.994 ; 17.994 ;
; A[3]        ; SRAM_DQ[4]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[5]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[6]    ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[3]        ; SRAM_DQ[7]    ; 18.333 ; 18.333 ; 18.333 ; 18.333 ;
; A[3]        ; SRAM_DQ[8]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[9]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[10]   ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[3]        ; SRAM_DQ[11]   ; 17.982 ; 17.982 ; 17.982 ; 17.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.705 ; 17.705 ; 17.705 ; 17.705 ;
; A[3]        ; SRAM_DQ[13]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[14]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[15]   ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; A[3]        ; U1OE_n        ;        ; 15.010 ; 15.010 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.184 ; 15.184 ;        ;
; A[4]        ; D[0]          ; 20.145 ; 20.145 ; 20.145 ; 20.145 ;
; A[4]        ; D[1]          ; 20.054 ; 20.054 ; 20.054 ; 20.054 ;
; A[4]        ; D[2]          ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[4]        ; D[3]          ; 20.118 ; 20.118 ; 20.118 ; 20.118 ;
; A[4]        ; D[4]          ; 18.386 ; 18.423 ; 18.423 ; 18.386 ;
; A[4]        ; D[5]          ; 19.151 ; 17.666 ; 17.666 ; 19.151 ;
; A[4]        ; D[6]          ; 18.489 ; 17.253 ; 17.253 ; 18.489 ;
; A[4]        ; D[7]          ; 19.191 ; 17.951 ; 17.951 ; 19.191 ;
; A[4]        ; HEX0[0]       ; 12.924 ; 12.924 ; 12.924 ; 12.924 ;
; A[4]        ; HEX0[1]       ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; A[4]        ; HEX0[2]       ;        ; 12.915 ; 12.915 ;        ;
; A[4]        ; HEX0[3]       ; 12.933 ; 12.933 ; 12.933 ; 12.933 ;
; A[4]        ; HEX0[4]       ; 13.370 ;        ;        ; 13.370 ;
; A[4]        ; HEX0[5]       ; 12.929 ;        ;        ; 12.929 ;
; A[4]        ; HEX0[6]       ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; A[4]        ; LEDR[9]       ; 16.781 ;        ;        ; 16.781 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[4]        ; SRAM_CE_N     ; 16.998 ;        ;        ; 16.998 ;
; A[4]        ; SRAM_DQ[0]    ; 18.218 ; 18.218 ; 18.218 ; 18.218 ;
; A[4]        ; SRAM_DQ[1]    ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[4]        ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[4]        ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[4]        ; SRAM_DQ[4]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[5]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[6]    ; 18.290 ; 18.290 ; 18.290 ; 18.290 ;
; A[4]        ; SRAM_DQ[7]    ; 18.298 ; 18.298 ; 18.298 ; 18.298 ;
; A[4]        ; SRAM_DQ[8]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[9]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[10]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[4]        ; SRAM_DQ[11]   ; 17.947 ; 17.947 ; 17.947 ; 17.947 ;
; A[4]        ; SRAM_DQ[12]   ; 17.670 ; 17.670 ; 17.670 ; 17.670 ;
; A[4]        ; SRAM_DQ[13]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[14]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[15]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[4]        ; U1OE_n        ;        ; 14.975 ; 14.975 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.056 ; 15.056 ;        ;
; A[5]        ; D[0]          ; 20.017 ; 20.017 ; 20.017 ; 20.017 ;
; A[5]        ; D[1]          ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[5]        ; D[2]          ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; A[5]        ; D[3]          ; 19.990 ; 19.990 ; 19.990 ; 19.990 ;
; A[5]        ; D[4]          ; 18.258 ; 18.295 ; 18.295 ; 18.258 ;
; A[5]        ; D[5]          ; 19.023 ; 17.538 ; 17.538 ; 19.023 ;
; A[5]        ; D[6]          ; 18.361 ; 17.125 ; 17.125 ; 18.361 ;
; A[5]        ; D[7]          ; 19.063 ; 17.823 ; 17.823 ; 19.063 ;
; A[5]        ; HEX0[0]       ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; A[5]        ; HEX0[1]       ; 13.078 ; 13.078 ; 13.078 ; 13.078 ;
; A[5]        ; HEX0[2]       ; 12.783 ;        ;        ; 12.783 ;
; A[5]        ; HEX0[3]       ; 12.776 ; 12.776 ; 12.776 ; 12.776 ;
; A[5]        ; HEX0[4]       ;        ; 13.210 ; 13.210 ;        ;
; A[5]        ; HEX0[5]       ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; A[5]        ; HEX0[6]       ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; A[5]        ; LEDR[9]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.870 ;        ;        ; 16.870 ;
; A[5]        ; SRAM_DQ[0]    ; 18.090 ; 18.090 ; 18.090 ; 18.090 ;
; A[5]        ; SRAM_DQ[1]    ; 18.100 ; 18.100 ; 18.100 ; 18.100 ;
; A[5]        ; SRAM_DQ[2]    ; 17.821 ; 17.821 ; 17.821 ; 17.821 ;
; A[5]        ; SRAM_DQ[3]    ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; A[5]        ; SRAM_DQ[4]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[5]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[6]    ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[5]        ; SRAM_DQ[7]    ; 18.170 ; 18.170 ; 18.170 ; 18.170 ;
; A[5]        ; SRAM_DQ[8]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[9]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[10]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[5]        ; SRAM_DQ[11]   ; 17.819 ; 17.819 ; 17.819 ; 17.819 ;
; A[5]        ; SRAM_DQ[12]   ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[5]        ; SRAM_DQ[13]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[14]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[15]   ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; A[5]        ; U1OE_n        ;        ; 14.847 ; 14.847 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.864 ; 13.864 ;        ;
; A[6]        ; D[0]          ; 19.413 ; 19.413 ; 19.413 ; 19.413 ;
; A[6]        ; D[1]          ; 19.322 ; 19.322 ; 19.322 ; 19.322 ;
; A[6]        ; D[2]          ; 18.847 ; 18.847 ; 18.847 ; 18.847 ;
; A[6]        ; D[3]          ; 19.386 ; 19.386 ; 19.386 ; 19.386 ;
; A[6]        ; D[4]          ; 17.990 ; 18.256 ; 18.256 ; 17.990 ;
; A[6]        ; D[5]          ; 18.984 ; 17.128 ; 17.128 ; 18.984 ;
; A[6]        ; D[6]          ; 18.322 ; 16.715 ; 16.715 ; 18.322 ;
; A[6]        ; D[7]          ; 19.024 ; 17.415 ; 17.415 ; 19.024 ;
; A[6]        ; HEX0[0]       ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; A[6]        ; HEX0[1]       ; 13.179 ;        ;        ; 13.179 ;
; A[6]        ; HEX0[2]       ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; A[6]        ; HEX0[3]       ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; A[6]        ; HEX0[4]       ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; A[6]        ; HEX0[5]       ; 12.892 ; 12.892 ; 12.892 ; 12.892 ;
; A[6]        ; HEX0[6]       ; 13.231 ; 13.231 ; 13.231 ; 13.231 ;
; A[6]        ; LEDR[9]       ; 16.614 ;        ;        ; 16.614 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.762 ;        ;        ; 10.762 ;
; A[6]        ; SRAM_CE_N     ; 16.831 ;        ;        ; 16.831 ;
; A[6]        ; SRAM_DQ[0]    ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; A[6]        ; SRAM_DQ[1]    ; 18.061 ; 18.061 ; 18.061 ; 18.061 ;
; A[6]        ; SRAM_DQ[2]    ; 17.782 ; 17.782 ; 17.782 ; 17.782 ;
; A[6]        ; SRAM_DQ[3]    ; 17.792 ; 17.792 ; 17.792 ; 17.792 ;
; A[6]        ; SRAM_DQ[4]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[5]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[6]    ; 18.123 ; 18.123 ; 18.123 ; 18.123 ;
; A[6]        ; SRAM_DQ[7]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[6]        ; SRAM_DQ[8]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[9]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[10]   ; 17.776 ; 17.776 ; 17.776 ; 17.776 ;
; A[6]        ; SRAM_DQ[11]   ; 17.780 ; 17.780 ; 17.780 ; 17.780 ;
; A[6]        ; SRAM_DQ[12]   ; 17.503 ; 17.503 ; 17.503 ; 17.503 ;
; A[6]        ; SRAM_DQ[13]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[14]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[15]   ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; A[6]        ; U1OE_n        ;        ; 13.655 ; 13.655 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 14.078 ; 14.078 ;        ;
; A[7]        ; D[0]          ; 20.366 ; 20.366 ; 20.366 ; 20.366 ;
; A[7]        ; D[1]          ; 20.275 ; 20.275 ; 20.275 ; 20.275 ;
; A[7]        ; D[2]          ; 19.800 ; 19.800 ; 19.800 ; 19.800 ;
; A[7]        ; D[3]          ; 20.339 ; 20.339 ; 20.339 ; 20.339 ;
; A[7]        ; D[4]          ; 18.943 ; 19.209 ; 19.209 ; 18.943 ;
; A[7]        ; D[5]          ; 19.937 ; 18.081 ; 18.081 ; 19.937 ;
; A[7]        ; D[6]          ; 19.275 ; 17.668 ; 17.668 ; 19.275 ;
; A[7]        ; D[7]          ; 19.977 ; 18.368 ; 18.368 ; 19.977 ;
; A[7]        ; HEX0[0]       ; 13.160 ; 13.160 ; 13.160 ; 13.160 ;
; A[7]        ; HEX0[1]       ; 13.472 ; 13.472 ; 13.472 ; 13.472 ;
; A[7]        ; HEX0[2]       ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; A[7]        ; HEX0[3]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[4]       ;        ; 13.604 ; 13.604 ;        ;
; A[7]        ; HEX0[5]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[6]       ; 13.515 ; 13.515 ; 13.515 ; 13.515 ;
; A[7]        ; LEDR[9]       ; 17.567 ;        ;        ; 17.567 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[7]        ; SRAM_CE_N     ; 17.784 ;        ;        ; 17.784 ;
; A[7]        ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[7]        ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[7]        ; SRAM_DQ[2]    ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[7]        ; SRAM_DQ[3]    ; 18.745 ; 18.745 ; 18.745 ; 18.745 ;
; A[7]        ; SRAM_DQ[4]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[5]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[6]    ; 19.076 ; 19.076 ; 19.076 ; 19.076 ;
; A[7]        ; SRAM_DQ[7]    ; 19.084 ; 19.084 ; 19.084 ; 19.084 ;
; A[7]        ; SRAM_DQ[8]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[9]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[10]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[7]        ; SRAM_DQ[11]   ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[7]        ; SRAM_DQ[12]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[7]        ; SRAM_DQ[13]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[14]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[15]   ; 18.995 ; 18.995 ; 18.995 ; 18.995 ;
; A[7]        ; U1OE_n        ;        ; 13.906 ; 13.906 ;        ;
; A[8]        ; D[0]          ; 19.722 ; 19.972 ; 19.972 ; 19.722 ;
; A[8]        ; D[1]          ; 19.676 ; 20.206 ; 20.206 ; 19.676 ;
; A[8]        ; D[2]          ; 19.192 ; 19.530 ; 19.530 ; 19.192 ;
; A[8]        ; D[3]          ; 19.571 ; 20.031 ; 20.031 ; 19.571 ;
; A[8]        ; D[4]          ; 18.751 ; 19.154 ; 19.154 ; 18.751 ;
; A[8]        ; D[5]          ; 19.745 ; 18.349 ; 18.349 ; 19.745 ;
; A[8]        ; D[6]          ; 19.083 ; 17.936 ; 17.936 ; 19.083 ;
; A[8]        ; D[7]          ; 19.785 ; 18.636 ; 18.636 ; 19.785 ;
; A[8]        ; HEX1[0]       ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; A[8]        ; HEX1[1]       ; 11.233 ; 11.233 ; 11.233 ; 11.233 ;
; A[8]        ; HEX1[2]       ;        ; 11.228 ; 11.228 ;        ;
; A[8]        ; HEX1[3]       ; 11.245 ; 11.245 ; 11.245 ; 11.245 ;
; A[8]        ; HEX1[4]       ; 11.255 ;        ;        ; 11.255 ;
; A[8]        ; HEX1[5]       ; 11.619 ;        ;        ; 11.619 ;
; A[8]        ; HEX1[6]       ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; A[8]        ; LEDR[9]       ; 17.168 ;        ;        ; 17.168 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.879 ;        ;        ; 10.879 ;
; A[8]        ; SRAM_CE_N     ; 17.385 ;        ;        ; 17.385 ;
; A[8]        ; SRAM_DQ[0]    ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[8]        ; SRAM_DQ[1]    ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[8]        ; SRAM_DQ[2]    ; 18.336 ; 18.336 ; 18.336 ; 18.336 ;
; A[8]        ; SRAM_DQ[3]    ; 18.346 ; 18.346 ; 18.346 ; 18.346 ;
; A[8]        ; SRAM_DQ[4]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[5]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[6]    ; 18.677 ; 18.677 ; 18.677 ; 18.677 ;
; A[8]        ; SRAM_DQ[7]    ; 18.685 ; 18.685 ; 18.685 ; 18.685 ;
; A[8]        ; SRAM_DQ[8]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[9]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[10]   ; 18.330 ; 18.330 ; 18.330 ; 18.330 ;
; A[8]        ; SRAM_DQ[11]   ; 18.334 ; 18.334 ; 18.334 ; 18.334 ;
; A[8]        ; SRAM_DQ[12]   ; 18.057 ; 18.057 ; 18.057 ; 18.057 ;
; A[8]        ; SRAM_DQ[13]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[14]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[9]        ; D[0]          ; 19.961 ; 20.211 ; 20.211 ; 19.961 ;
; A[9]        ; D[1]          ; 19.915 ; 20.445 ; 20.445 ; 19.915 ;
; A[9]        ; D[2]          ; 19.431 ; 19.769 ; 19.769 ; 19.431 ;
; A[9]        ; D[3]          ; 19.810 ; 20.270 ; 20.270 ; 19.810 ;
; A[9]        ; D[4]          ; 18.990 ; 19.393 ; 19.393 ; 18.990 ;
; A[9]        ; D[5]          ; 19.984 ; 18.588 ; 18.588 ; 19.984 ;
; A[9]        ; D[6]          ; 19.322 ; 18.175 ; 18.175 ; 19.322 ;
; A[9]        ; D[7]          ; 20.024 ; 18.875 ; 18.875 ; 20.024 ;
; A[9]        ; HEX1[0]       ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; A[9]        ; HEX1[1]       ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; A[9]        ; HEX1[2]       ; 11.496 ;        ;        ; 11.496 ;
; A[9]        ; HEX1[3]       ; 11.506 ; 11.506 ; 11.506 ; 11.506 ;
; A[9]        ; HEX1[4]       ;        ; 11.517 ; 11.517 ;        ;
; A[9]        ; HEX1[5]       ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; A[9]        ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[9]        ; LEDR[9]       ; 17.407 ;        ;        ; 17.407 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.550 ;        ;        ; 10.550 ;
; A[9]        ; SRAM_CE_N     ; 17.624 ;        ;        ; 17.624 ;
; A[9]        ; SRAM_DQ[0]    ; 18.844 ; 18.844 ; 18.844 ; 18.844 ;
; A[9]        ; SRAM_DQ[1]    ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[9]        ; SRAM_DQ[2]    ; 18.575 ; 18.575 ; 18.575 ; 18.575 ;
; A[9]        ; SRAM_DQ[3]    ; 18.585 ; 18.585 ; 18.585 ; 18.585 ;
; A[9]        ; SRAM_DQ[4]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[5]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[6]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[9]        ; SRAM_DQ[7]    ; 18.924 ; 18.924 ; 18.924 ; 18.924 ;
; A[9]        ; SRAM_DQ[8]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[9]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[10]   ; 18.569 ; 18.569 ; 18.569 ; 18.569 ;
; A[9]        ; SRAM_DQ[11]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[9]        ; SRAM_DQ[12]   ; 18.296 ; 18.296 ; 18.296 ; 18.296 ;
; A[9]        ; SRAM_DQ[13]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[14]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[15]   ; 18.835 ; 18.835 ; 18.835 ; 18.835 ;
; A[10]       ; D[0]          ; 20.023 ; 20.273 ; 20.273 ; 20.023 ;
; A[10]       ; D[1]          ; 19.977 ; 20.507 ; 20.507 ; 19.977 ;
; A[10]       ; D[2]          ; 19.493 ; 19.831 ; 19.831 ; 19.493 ;
; A[10]       ; D[3]          ; 19.872 ; 20.332 ; 20.332 ; 19.872 ;
; A[10]       ; D[4]          ; 19.052 ; 19.455 ; 19.455 ; 19.052 ;
; A[10]       ; D[5]          ; 20.046 ; 18.650 ; 18.650 ; 20.046 ;
; A[10]       ; D[6]          ; 19.384 ; 18.237 ; 18.237 ; 19.384 ;
; A[10]       ; D[7]          ; 20.086 ; 18.937 ; 18.937 ; 20.086 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.553 ;        ;        ; 11.553 ;
; A[10]       ; HEX1[2]       ; 11.528 ; 11.528 ; 11.528 ; 11.528 ;
; A[10]       ; HEX1[3]       ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDR[9]       ; 17.469 ;        ;        ; 17.469 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 17.686 ;        ;        ; 17.686 ;
; A[10]       ; SRAM_DQ[0]    ; 18.906 ; 18.906 ; 18.906 ; 18.906 ;
; A[10]       ; SRAM_DQ[1]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[10]       ; SRAM_DQ[2]    ; 18.637 ; 18.637 ; 18.637 ; 18.637 ;
; A[10]       ; SRAM_DQ[3]    ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; A[10]       ; SRAM_DQ[4]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[5]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[6]    ; 18.978 ; 18.978 ; 18.978 ; 18.978 ;
; A[10]       ; SRAM_DQ[7]    ; 18.986 ; 18.986 ; 18.986 ; 18.986 ;
; A[10]       ; SRAM_DQ[8]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[9]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[10]   ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[10]       ; SRAM_DQ[11]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[10]       ; SRAM_DQ[12]   ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[10]       ; SRAM_DQ[13]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[14]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[15]   ; 18.897 ; 18.897 ; 18.897 ; 18.897 ;
; A[11]       ; D[0]          ; 19.776 ; 20.026 ; 20.026 ; 19.776 ;
; A[11]       ; D[1]          ; 19.730 ; 20.260 ; 20.260 ; 19.730 ;
; A[11]       ; D[2]          ; 19.246 ; 19.584 ; 19.584 ; 19.246 ;
; A[11]       ; D[3]          ; 19.625 ; 20.085 ; 20.085 ; 19.625 ;
; A[11]       ; D[4]          ; 18.805 ; 19.208 ; 19.208 ; 18.805 ;
; A[11]       ; D[5]          ; 19.799 ; 18.403 ; 18.403 ; 19.799 ;
; A[11]       ; D[6]          ; 19.137 ; 17.990 ; 17.990 ; 19.137 ;
; A[11]       ; D[7]          ; 19.839 ; 18.690 ; 18.690 ; 19.839 ;
; A[11]       ; HEX1[0]       ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; A[11]       ; HEX1[1]       ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; A[11]       ; HEX1[2]       ; 11.281 ; 11.281 ; 11.281 ; 11.281 ;
; A[11]       ; HEX1[3]       ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; A[11]       ; HEX1[4]       ;        ; 11.299 ; 11.299 ;        ;
; A[11]       ; HEX1[5]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[11]       ; HEX1[6]       ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; A[11]       ; LEDR[9]       ; 17.222 ;        ;        ; 17.222 ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 17.439 ;        ;        ; 17.439 ;
; A[11]       ; SRAM_DQ[0]    ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; A[11]       ; SRAM_DQ[1]    ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[11]       ; SRAM_DQ[2]    ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; A[11]       ; SRAM_DQ[3]    ; 18.400 ; 18.400 ; 18.400 ; 18.400 ;
; A[11]       ; SRAM_DQ[4]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[5]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[6]    ; 18.731 ; 18.731 ; 18.731 ; 18.731 ;
; A[11]       ; SRAM_DQ[7]    ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[11]       ; SRAM_DQ[8]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[9]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[10]   ; 18.384 ; 18.384 ; 18.384 ; 18.384 ;
; A[11]       ; SRAM_DQ[11]   ; 18.388 ; 18.388 ; 18.388 ; 18.388 ;
; A[11]       ; SRAM_DQ[12]   ; 18.111 ; 18.111 ; 18.111 ; 18.111 ;
; A[11]       ; SRAM_DQ[13]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[14]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[15]   ; 18.650 ; 18.650 ; 18.650 ; 18.650 ;
; A[12]       ; D[0]          ; 18.545 ; 18.805 ; 18.805 ; 18.545 ;
; A[12]       ; D[1]          ; 18.499 ; 19.039 ; 19.039 ; 18.499 ;
; A[12]       ; D[2]          ; 18.015 ; 18.363 ; 18.363 ; 18.015 ;
; A[12]       ; D[3]          ; 18.394 ; 18.864 ; 18.864 ; 18.394 ;
; A[12]       ; D[4]          ; 17.574 ; 17.987 ; 17.987 ; 17.574 ;
; A[12]       ; D[5]          ; 18.568 ; 17.421 ; 17.421 ; 18.568 ;
; A[12]       ; D[6]          ; 17.906 ; 17.008 ; 17.008 ; 17.906 ;
; A[12]       ; D[7]          ; 18.608 ; 17.708 ; 17.708 ; 18.608 ;
; A[12]       ; HEX2[0]       ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; A[12]       ; HEX2[1]       ; 11.087 ; 11.087 ; 11.087 ; 11.087 ;
; A[12]       ; HEX2[2]       ;        ; 11.127 ; 11.127 ;        ;
; A[12]       ; HEX2[3]       ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; A[12]       ; HEX2[4]       ; 11.326 ;        ;        ; 11.326 ;
; A[12]       ; HEX2[5]       ; 11.432 ;        ;        ; 11.432 ;
; A[12]       ; HEX2[6]       ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; A[12]       ; LEDR[9]       ; 15.800 ;        ;        ; 15.800 ;
; A[12]       ; SRAM_ADDR[12] ; 10.941 ;        ;        ; 10.941 ;
; A[12]       ; SRAM_CE_N     ; 16.017 ;        ;        ; 16.017 ;
; A[12]       ; SRAM_DQ[0]    ; 17.237 ; 17.237 ; 17.237 ; 17.237 ;
; A[12]       ; SRAM_DQ[1]    ; 17.247 ; 17.247 ; 17.247 ; 17.247 ;
; A[12]       ; SRAM_DQ[2]    ; 16.968 ; 16.968 ; 16.968 ; 16.968 ;
; A[12]       ; SRAM_DQ[3]    ; 16.978 ; 16.978 ; 16.978 ; 16.978 ;
; A[12]       ; SRAM_DQ[4]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[5]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[6]    ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; A[12]       ; SRAM_DQ[7]    ; 17.317 ; 17.317 ; 17.317 ; 17.317 ;
; A[12]       ; SRAM_DQ[8]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[9]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[10]   ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; A[12]       ; SRAM_DQ[11]   ; 16.966 ; 16.966 ; 16.966 ; 16.966 ;
; A[12]       ; SRAM_DQ[12]   ; 16.689 ; 16.689 ; 16.689 ; 16.689 ;
; A[12]       ; SRAM_DQ[13]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[14]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[15]   ; 17.228 ; 17.228 ; 17.228 ; 17.228 ;
; A[13]       ; D[0]          ; 18.784 ; 19.044 ; 19.044 ; 18.784 ;
; A[13]       ; D[1]          ; 18.738 ; 19.278 ; 19.278 ; 18.738 ;
; A[13]       ; D[2]          ; 18.254 ; 18.602 ; 18.602 ; 18.254 ;
; A[13]       ; D[3]          ; 18.633 ; 19.103 ; 19.103 ; 18.633 ;
; A[13]       ; D[4]          ; 17.813 ; 18.226 ; 18.226 ; 17.813 ;
; A[13]       ; D[5]          ; 18.807 ; 17.660 ; 17.660 ; 18.807 ;
; A[13]       ; D[6]          ; 18.145 ; 17.247 ; 17.247 ; 18.145 ;
; A[13]       ; D[7]          ; 18.847 ; 17.947 ; 17.947 ; 18.847 ;
; A[13]       ; HEX2[0]       ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; A[13]       ; HEX2[1]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]       ; HEX2[2]       ; 11.462 ;        ;        ; 11.462 ;
; A[13]       ; HEX2[3]       ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; A[13]       ; HEX2[4]       ;        ; 11.626 ; 11.626 ;        ;
; A[13]       ; HEX2[5]       ; 11.766 ; 11.766 ; 11.766 ; 11.766 ;
; A[13]       ; HEX2[6]       ; 11.790 ; 11.790 ; 11.790 ; 11.790 ;
; A[13]       ; LEDR[9]       ; 16.039 ;        ;        ; 16.039 ;
; A[13]       ; SRAM_ADDR[13] ; 10.901 ;        ;        ; 10.901 ;
; A[13]       ; SRAM_CE_N     ; 16.256 ;        ;        ; 16.256 ;
; A[13]       ; SRAM_DQ[0]    ; 17.476 ; 17.476 ; 17.476 ; 17.476 ;
; A[13]       ; SRAM_DQ[1]    ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[13]       ; SRAM_DQ[2]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[13]       ; SRAM_DQ[3]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[13]       ; SRAM_DQ[4]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[5]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[6]    ; 17.548 ; 17.548 ; 17.548 ; 17.548 ;
; A[13]       ; SRAM_DQ[7]    ; 17.556 ; 17.556 ; 17.556 ; 17.556 ;
; A[13]       ; SRAM_DQ[8]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[9]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[10]   ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[13]       ; SRAM_DQ[11]   ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[13]       ; SRAM_DQ[12]   ; 16.928 ; 16.928 ; 16.928 ; 16.928 ;
; A[13]       ; SRAM_DQ[13]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[14]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[15]   ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[14]       ; D[0]          ; 21.143 ; 21.143 ; 21.143 ; 21.143 ;
; A[14]       ; D[1]          ; 21.255 ; 21.255 ; 21.255 ; 21.255 ;
; A[14]       ; D[2]          ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; A[14]       ; D[3]          ; 21.019 ; 21.019 ; 21.019 ; 21.019 ;
; A[14]       ; D[4]          ; 19.895 ; 19.895 ; 19.895 ; 19.895 ;
; A[14]       ; D[5]          ; 20.995 ; 20.995 ; 20.995 ; 20.995 ;
; A[14]       ; D[6]          ; 20.318 ; 20.318 ; 20.318 ; 20.318 ;
; A[14]       ; D[7]          ; 21.012 ; 21.012 ; 21.012 ; 21.012 ;
; A[14]       ; HEX2[0]       ; 17.848 ; 17.848 ; 17.848 ; 17.848 ;
; A[14]       ; HEX2[1]       ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[14]       ; HEX2[2]       ; 17.676 ; 17.676 ; 17.676 ; 17.676 ;
; A[14]       ; HEX2[3]       ; 17.678 ; 17.678 ; 17.678 ; 17.678 ;
; A[14]       ; HEX2[4]       ; 17.881 ; 17.881 ; 17.881 ; 17.881 ;
; A[14]       ; HEX2[5]       ; 17.975 ; 17.975 ; 17.975 ; 17.975 ;
; A[14]       ; HEX2[6]       ; 18.004 ; 18.004 ; 18.004 ; 18.004 ;
; A[14]       ; HEX3[0]       ; 19.242 ; 19.242 ; 19.242 ; 19.242 ;
; A[14]       ; HEX3[1]       ; 19.758 ; 19.758 ; 19.758 ; 19.758 ;
; A[14]       ; HEX3[2]       ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; A[14]       ; HEX3[3]       ; 19.187 ; 19.187 ; 19.187 ; 19.187 ;
; A[14]       ; HEX3[4]       ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[14]       ; HEX3[5]       ; 19.219 ; 19.219 ; 19.219 ; 19.219 ;
; A[14]       ; HEX3[6]       ; 19.580 ; 19.580 ; 19.580 ; 19.580 ;
; A[14]       ; LEDR[9]       ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; A[14]       ; SRAM_ADDR[14] ; 16.427 ; 16.427 ; 16.427 ; 16.427 ;
; A[14]       ; SRAM_ADDR[15] ; 18.313 ; 18.313 ; 18.313 ; 18.313 ;
; A[14]       ; SRAM_ADDR[16] ; 18.472 ; 18.472 ; 18.472 ; 18.472 ;
; A[14]       ; SRAM_ADDR[17] ; 19.342 ; 19.342 ; 19.342 ; 19.342 ;
; A[14]       ; SRAM_CE_N     ; 18.428 ; 18.428 ; 18.428 ; 18.428 ;
; A[14]       ; SRAM_DQ[0]    ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; A[14]       ; SRAM_DQ[1]    ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[14]       ; SRAM_DQ[2]    ; 19.482 ; 19.482 ; 19.482 ; 19.482 ;
; A[14]       ; SRAM_DQ[3]    ; 19.492 ; 19.492 ; 19.492 ; 19.492 ;
; A[14]       ; SRAM_DQ[4]    ; 19.525 ; 19.525 ; 19.525 ; 19.525 ;
; A[14]       ; SRAM_DQ[5]    ; 19.525 ; 19.525 ; 19.525 ; 19.525 ;
; A[14]       ; SRAM_DQ[6]    ; 19.823 ; 19.823 ; 19.823 ; 19.823 ;
; A[14]       ; SRAM_DQ[7]    ; 19.831 ; 19.831 ; 19.831 ; 19.831 ;
; A[14]       ; SRAM_DQ[8]    ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; A[14]       ; SRAM_DQ[9]    ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; A[14]       ; SRAM_DQ[10]   ; 19.476 ; 19.476 ; 19.476 ; 19.476 ;
; A[14]       ; SRAM_DQ[11]   ; 19.480 ; 19.480 ; 19.480 ; 19.480 ;
; A[14]       ; SRAM_DQ[12]   ; 19.203 ; 19.203 ; 19.203 ; 19.203 ;
; A[14]       ; SRAM_DQ[13]   ; 19.486 ; 19.486 ; 19.486 ; 19.486 ;
; A[14]       ; SRAM_DQ[14]   ; 19.486 ; 19.486 ; 19.486 ; 19.486 ;
; A[14]       ; SRAM_DQ[15]   ; 19.742 ; 19.742 ; 19.742 ; 19.742 ;
; A[14]       ; SRAM_LB_N     ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[14]       ; SRAM_UB_N     ; 18.380 ; 18.380 ; 18.380 ; 18.380 ;
; A[15]       ; D[0]          ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; A[15]       ; D[1]          ; 21.439 ; 21.439 ; 21.439 ; 21.439 ;
; A[15]       ; D[2]          ; 20.817 ; 20.817 ; 20.817 ; 20.817 ;
; A[15]       ; D[3]          ; 21.203 ; 21.203 ; 21.203 ; 21.203 ;
; A[15]       ; D[4]          ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[15]       ; D[5]          ; 21.179 ; 21.179 ; 21.179 ; 21.179 ;
; A[15]       ; D[6]          ; 20.502 ; 20.502 ; 20.502 ; 20.502 ;
; A[15]       ; D[7]          ; 21.196 ; 21.196 ; 21.196 ; 21.196 ;
; A[15]       ; HEX2[0]       ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[15]       ; HEX2[1]       ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; A[15]       ; HEX2[2]       ; 17.508 ; 17.508 ; 17.508 ; 17.508 ;
; A[15]       ; HEX2[3]       ; 17.510 ; 17.510 ; 17.510 ; 17.510 ;
; A[15]       ; HEX2[4]       ; 17.713 ; 17.713 ; 17.713 ; 17.713 ;
; A[15]       ; HEX2[5]       ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[15]       ; HEX2[6]       ; 17.836 ; 17.836 ; 17.836 ; 17.836 ;
; A[15]       ; HEX3[0]       ; 19.393 ; 19.393 ; 19.393 ; 19.393 ;
; A[15]       ; HEX3[1]       ; 19.909 ; 19.909 ; 19.909 ; 19.909 ;
; A[15]       ; HEX3[2]       ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[15]       ; HEX3[3]       ; 19.338 ; 19.338 ; 19.338 ; 19.338 ;
; A[15]       ; HEX3[4]       ; 18.953 ; 18.953 ; 18.953 ; 18.953 ;
; A[15]       ; HEX3[5]       ; 19.370 ; 19.370 ; 19.370 ; 19.370 ;
; A[15]       ; HEX3[6]       ; 19.731 ; 19.731 ; 19.731 ; 19.731 ;
; A[15]       ; LEDR[9]       ; 17.812 ; 17.812 ; 17.812 ; 17.812 ;
; A[15]       ; SRAM_ADDR[14] ; 13.913 ; 13.913 ; 13.913 ; 13.913 ;
; A[15]       ; SRAM_ADDR[15] ; 18.145 ; 18.145 ; 18.145 ; 18.145 ;
; A[15]       ; SRAM_ADDR[16] ; 18.304 ; 18.304 ; 18.304 ; 18.304 ;
; A[15]       ; SRAM_ADDR[17] ; 19.493 ; 19.493 ; 19.493 ; 19.493 ;
; A[15]       ; SRAM_CE_N     ; 18.029 ; 18.029 ; 18.029 ; 18.029 ;
; A[15]       ; SRAM_DQ[0]    ; 19.935 ; 19.935 ; 19.935 ; 19.935 ;
; A[15]       ; SRAM_DQ[1]    ; 19.945 ; 19.945 ; 19.945 ; 19.945 ;
; A[15]       ; SRAM_DQ[2]    ; 19.666 ; 19.666 ; 19.666 ; 19.666 ;
; A[15]       ; SRAM_DQ[3]    ; 19.676 ; 19.676 ; 19.676 ; 19.676 ;
; A[15]       ; SRAM_DQ[4]    ; 19.709 ; 19.709 ; 19.709 ; 19.709 ;
; A[15]       ; SRAM_DQ[5]    ; 19.709 ; 19.709 ; 19.709 ; 19.709 ;
; A[15]       ; SRAM_DQ[6]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[15]       ; SRAM_DQ[7]    ; 20.015 ; 20.015 ; 20.015 ; 20.015 ;
; A[15]       ; SRAM_DQ[8]    ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; A[15]       ; SRAM_DQ[9]    ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; A[15]       ; SRAM_DQ[10]   ; 19.660 ; 19.660 ; 19.660 ; 19.660 ;
; A[15]       ; SRAM_DQ[11]   ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; A[15]       ; SRAM_DQ[12]   ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[15]       ; SRAM_DQ[13]   ; 19.670 ; 19.670 ; 19.670 ; 19.670 ;
; A[15]       ; SRAM_DQ[14]   ; 19.670 ; 19.670 ; 19.670 ; 19.670 ;
; A[15]       ; SRAM_DQ[15]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[15]       ; SRAM_LB_N     ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; A[15]       ; SRAM_UB_N     ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; D[0]        ; SRAM_DQ[0]    ; 10.941 ;        ;        ; 10.941 ;
; D[0]        ; SRAM_DQ[8]    ; 10.922 ;        ;        ; 10.922 ;
; D[1]        ; SRAM_DQ[1]    ; 11.336 ;        ;        ; 11.336 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.921 ;        ;        ; 10.921 ;
; D[2]        ; SRAM_DQ[10]   ; 10.891 ;        ;        ; 10.891 ;
; D[3]        ; SRAM_DQ[3]    ; 10.627 ;        ;        ; 10.627 ;
; D[3]        ; SRAM_DQ[11]   ; 10.585 ;        ;        ; 10.585 ;
; D[4]        ; SRAM_DQ[4]    ; 10.829 ;        ;        ; 10.829 ;
; D[4]        ; SRAM_DQ[12]   ; 10.612 ;        ;        ; 10.612 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.462 ;        ;        ; 10.462 ;
; D[6]        ; SRAM_DQ[14]   ; 10.467 ;        ;        ; 10.467 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; IORQ_n      ; BUSDIR_n      ; 12.224 ;        ;        ; 12.224 ;
; IORQ_n      ; D[0]          ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; IORQ_n      ; D[1]          ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; IORQ_n      ; D[2]          ; 18.501 ; 18.501 ; 18.501 ; 18.501 ;
; IORQ_n      ; D[3]          ; 18.950 ; 18.950 ; 18.950 ; 18.950 ;
; IORQ_n      ; D[4]          ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; IORQ_n      ; D[5]          ; 15.470 ; 12.926 ; 12.926 ; 15.470 ;
; IORQ_n      ; D[6]          ; 15.057 ; 12.978 ; 12.978 ; 15.057 ;
; IORQ_n      ; D[7]          ; 15.755 ; 12.935 ; 12.935 ; 15.755 ;
; IORQ_n      ; U1OE_n        ; 14.147 ;        ;        ; 14.147 ;
; M1_n        ; BUSDIR_n      ;        ; 12.236 ; 12.236 ;        ;
; M1_n        ; D[0]          ; 18.927 ; 18.927 ; 18.927 ; 18.927 ;
; M1_n        ; D[1]          ; 19.036 ; 19.036 ; 19.036 ; 19.036 ;
; M1_n        ; D[2]          ; 18.656 ; 18.656 ; 18.656 ; 18.656 ;
; M1_n        ; D[3]          ; 19.105 ; 19.105 ; 19.105 ; 19.105 ;
; M1_n        ; D[4]          ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; M1_n        ; D[5]          ; 13.081 ; 15.625 ; 15.625 ; 13.081 ;
; M1_n        ; D[6]          ; 13.133 ; 15.212 ; 15.212 ; 13.133 ;
; M1_n        ; D[7]          ; 13.090 ; 15.910 ; 15.910 ; 13.090 ;
; M1_n        ; U1OE_n        ;        ; 14.461 ; 14.461 ;        ;
; MREQ_n      ; D[0]          ; 16.082 ; 16.082 ; 16.082 ; 16.082 ;
; MREQ_n      ; D[1]          ; 16.036 ; 16.283 ; 16.283 ; 16.036 ;
; MREQ_n      ; D[2]          ; 15.552 ; 15.552 ; 15.552 ; 15.552 ;
; MREQ_n      ; D[3]          ; 15.931 ; 15.931 ; 15.931 ; 15.931 ;
; MREQ_n      ; D[4]          ; 15.111 ; 14.923 ; 14.923 ; 15.111 ;
; MREQ_n      ; D[5]          ; 16.105 ; 12.957 ; 12.957 ; 16.105 ;
; MREQ_n      ; D[6]          ; 15.443 ; 13.009 ; 13.009 ; 15.443 ;
; MREQ_n      ; D[7]          ; 16.145 ; 12.966 ; 12.966 ; 16.145 ;
; RD_n        ; BUSDIR_n      ; 12.886 ;        ;        ; 12.886 ;
; RD_n        ; D[0]          ; 19.718 ; 19.718 ; 19.718 ; 19.718 ;
; RD_n        ; D[1]          ; 19.827 ; 19.827 ; 19.827 ; 19.827 ;
; RD_n        ; D[2]          ; 19.447 ; 19.447 ; 19.447 ; 19.447 ;
; RD_n        ; D[3]          ; 19.896 ; 19.896 ; 19.896 ; 19.896 ;
; RD_n        ; D[4]          ; 18.161 ; 18.161 ; 18.161 ; 18.161 ;
; RD_n        ; D[5]          ; 16.866 ; 14.053 ; 14.053 ; 16.866 ;
; RD_n        ; D[6]          ; 16.204 ; 14.105 ; 14.105 ; 16.204 ;
; RD_n        ; D[7]          ; 16.906 ; 14.062 ; 14.062 ; 16.906 ;
; RD_n        ; U1OE_n        ; 13.924 ;        ;        ; 13.924 ;
; SLTSL_n     ; D[0]          ; 17.623 ; 16.935 ; 16.935 ; 17.623 ;
; SLTSL_n     ; D[1]          ; 17.857 ; 17.136 ; 17.136 ; 17.857 ;
; SLTSL_n     ; D[2]          ; 17.181 ; 16.405 ; 16.405 ; 17.181 ;
; SLTSL_n     ; D[3]          ; 17.682 ; 16.784 ; 16.784 ; 17.682 ;
; SLTSL_n     ; D[4]          ; 16.805 ; 15.776 ; 15.776 ; 16.805 ;
; SLTSL_n     ; D[5]          ; 16.958 ; 14.257 ; 14.257 ; 16.958 ;
; SLTSL_n     ; D[6]          ; 16.296 ; 14.309 ; 14.309 ; 16.296 ;
; SLTSL_n     ; D[7]          ; 16.998 ; 14.266 ; 14.266 ; 16.998 ;
; SLTSL_n     ; LEDR[9]       ; 14.567 ;        ;        ; 14.567 ;
; SLTSL_n     ; SRAM_CE_N     ; 14.784 ;        ;        ; 14.784 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.004 ; 16.004 ; 16.004 ; 16.004 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.735 ; 15.735 ; 15.735 ; 15.735 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.745 ; 15.745 ; 15.745 ; 15.745 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.076 ; 16.076 ; 16.076 ; 16.076 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.995 ; 15.995 ; 15.995 ; 15.995 ;
; SLTSL_n     ; U1OE_n        ; 13.072 ;        ;        ; 13.072 ;
; SRAM_DQ[0]  ; D[0]          ; 14.342 ;        ;        ; 14.342 ;
; SRAM_DQ[1]  ; D[1]          ; 14.787 ;        ;        ; 14.787 ;
; SRAM_DQ[2]  ; D[2]          ; 13.625 ;        ;        ; 13.625 ;
; SRAM_DQ[3]  ; D[3]          ; 14.174 ;        ;        ; 14.174 ;
; SRAM_DQ[4]  ; D[4]          ; 12.965 ;        ;        ; 12.965 ;
; SRAM_DQ[5]  ; D[5]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[6]  ; D[6]          ; 13.423 ;        ;        ; 13.423 ;
; SRAM_DQ[7]  ; D[7]          ; 14.067 ;        ;        ; 14.067 ;
; SRAM_DQ[8]  ; D[0]          ; 14.405 ;        ;        ; 14.405 ;
; SRAM_DQ[9]  ; D[1]          ; 14.304 ;        ;        ; 14.304 ;
; SRAM_DQ[10] ; D[2]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[11] ; D[3]          ; 14.194 ;        ;        ; 14.194 ;
; SRAM_DQ[12] ; D[4]          ; 13.127 ;        ;        ; 13.127 ;
; SRAM_DQ[13] ; D[5]          ; 14.503 ;        ;        ; 14.503 ;
; SRAM_DQ[14] ; D[6]          ; 13.873 ;        ;        ; 13.873 ;
; SRAM_DQ[15] ; D[7]          ; 14.644 ;        ;        ; 14.644 ;
; SW[9]       ; D[0]          ; 12.825 ; 13.468 ; 13.468 ; 12.825 ;
; SW[9]       ; D[1]          ; 13.026 ; 13.702 ; 13.702 ; 13.026 ;
; SW[9]       ; D[2]          ; 12.295 ; 13.026 ; 13.026 ; 12.295 ;
; SW[9]       ; D[3]          ; 12.674 ; 13.527 ; 13.527 ; 12.674 ;
; SW[9]       ; D[4]          ; 11.666 ; 12.650 ; 12.650 ; 11.666 ;
; SW[9]       ; D[5]          ; 10.102 ; 12.848 ; 12.848 ; 10.102 ;
; SW[9]       ; D[6]          ; 10.154 ; 12.186 ; 12.186 ; 10.154 ;
; SW[9]       ; D[7]          ; 10.111 ; 12.888 ; 12.888 ; 10.111 ;
; SW[9]       ; LEDR[9]       ;        ; 10.457 ; 10.457 ;        ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.674 ; 10.674 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.894 ; 11.894 ; 11.894 ; 11.894 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; SW[9]       ; U1OE_n        ;        ; 8.917  ; 8.917  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; WR_n        ; SRAM_DQ[1]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; WR_n        ; SRAM_DQ[2]    ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; WR_n        ; SRAM_DQ[3]    ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; WR_n        ; SRAM_DQ[4]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[5]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[6]    ; 12.323 ; 12.323 ; 12.323 ; 12.323 ;
; WR_n        ; SRAM_DQ[7]    ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; WR_n        ; SRAM_DQ[8]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[9]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[10]   ; 11.975 ; 11.975 ; 11.975 ; 11.975 ;
; WR_n        ; SRAM_DQ[11]   ; 11.979 ; 11.979 ; 11.979 ; 11.979 ;
; WR_n        ; SRAM_DQ[12]   ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; WR_n        ; SRAM_DQ[13]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[14]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[15]   ; 12.241 ; 12.241 ; 12.241 ; 12.241 ;
; WR_n        ; SRAM_WE_N     ; 10.678 ;        ;        ; 10.678 ;
; WR_n        ; U1OE_n        ; 14.569 ;        ;        ; 14.569 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; A[0]        ; D[1]          ; 15.637 ; 15.637 ; 15.637 ; 15.637 ;
; A[0]        ; D[2]          ; 15.688 ; 15.688 ; 15.688 ; 15.688 ;
; A[0]        ; D[3]          ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; A[0]        ; D[4]          ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; A[0]        ; D[5]          ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; A[0]        ; D[6]          ; 15.159 ; 15.159 ; 15.159 ; 15.159 ;
; A[0]        ; D[7]          ; 15.116 ; 15.116 ; 15.116 ; 15.116 ;
; A[0]        ; LEDR[9]       ; 15.996 ;        ;        ; 15.996 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.223 ;        ;        ; 11.223 ;
; A[0]        ; SRAM_CE_N     ; 16.213 ;        ;        ; 16.213 ;
; A[0]        ; SRAM_DQ[0]    ; 17.433 ; 17.433 ; 17.433 ; 17.433 ;
; A[0]        ; SRAM_DQ[1]    ; 17.443 ; 17.443 ; 17.443 ; 17.443 ;
; A[0]        ; SRAM_DQ[2]    ; 17.164 ; 17.164 ; 17.164 ; 17.164 ;
; A[0]        ; SRAM_DQ[3]    ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; A[0]        ; SRAM_DQ[4]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[5]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[6]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[0]        ; SRAM_DQ[7]    ; 17.513 ; 17.513 ; 17.513 ; 17.513 ;
; A[0]        ; SRAM_DQ[8]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[9]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[10]   ; 17.158 ; 17.158 ; 17.158 ; 17.158 ;
; A[0]        ; SRAM_DQ[11]   ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[12]   ; 16.885 ; 16.885 ; 16.885 ; 16.885 ;
; A[0]        ; SRAM_DQ[13]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[14]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[15]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[1]        ; D[0]          ; 15.380 ; 15.380 ; 15.380 ; 15.380 ;
; A[1]        ; D[1]          ; 15.373 ; 15.373 ; 15.373 ; 15.373 ;
; A[1]        ; D[2]          ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; A[1]        ; D[3]          ; 15.392 ; 15.392 ; 15.392 ; 15.392 ;
; A[1]        ; D[4]          ; 15.392 ; 15.392 ; 15.392 ; 15.392 ;
; A[1]        ; D[5]          ; 14.843 ; 14.843 ; 14.843 ; 14.843 ;
; A[1]        ; D[6]          ; 14.895 ; 14.895 ; 14.895 ; 14.895 ;
; A[1]        ; D[7]          ; 14.852 ; 14.852 ; 14.852 ; 14.852 ;
; A[1]        ; LEDR[9]       ; 15.732 ;        ;        ; 15.732 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.306 ;        ;        ; 11.306 ;
; A[1]        ; SRAM_CE_N     ; 15.949 ;        ;        ; 15.949 ;
; A[1]        ; SRAM_DQ[0]    ; 17.169 ; 17.169 ; 17.169 ; 17.169 ;
; A[1]        ; SRAM_DQ[1]    ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[1]        ; SRAM_DQ[2]    ; 16.900 ; 16.900 ; 16.900 ; 16.900 ;
; A[1]        ; SRAM_DQ[3]    ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; A[1]        ; SRAM_DQ[4]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[5]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[6]    ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; A[1]        ; SRAM_DQ[7]    ; 17.249 ; 17.249 ; 17.249 ; 17.249 ;
; A[1]        ; SRAM_DQ[8]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[9]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[10]   ; 16.894 ; 16.894 ; 16.894 ; 16.894 ;
; A[1]        ; SRAM_DQ[11]   ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; A[1]        ; SRAM_DQ[12]   ; 16.621 ; 16.621 ; 16.621 ; 16.621 ;
; A[1]        ; SRAM_DQ[13]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[14]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[3]        ; BUSDIR_n      ;        ; 15.219 ; 15.219 ;        ;
; A[3]        ; D[0]          ; 15.698 ; 15.698 ; 15.698 ; 15.698 ;
; A[3]        ; D[1]          ; 15.691 ; 15.691 ; 15.691 ; 15.691 ;
; A[3]        ; D[2]          ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; A[3]        ; D[3]          ; 15.710 ; 15.710 ; 15.710 ; 15.710 ;
; A[3]        ; D[4]          ; 15.710 ; 15.710 ; 15.710 ; 15.710 ;
; A[3]        ; D[5]          ; 15.161 ; 15.161 ; 15.161 ; 15.161 ;
; A[3]        ; D[6]          ; 15.213 ; 15.213 ; 15.213 ; 15.213 ;
; A[3]        ; D[7]          ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; A[3]        ; LEDR[9]       ; 16.816 ;        ;        ; 16.816 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.904 ;        ;        ; 10.904 ;
; A[3]        ; SRAM_CE_N     ; 17.033 ;        ;        ; 17.033 ;
; A[3]        ; SRAM_DQ[0]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[3]        ; SRAM_DQ[1]    ; 18.263 ; 18.263 ; 18.263 ; 18.263 ;
; A[3]        ; SRAM_DQ[2]    ; 17.984 ; 17.984 ; 17.984 ; 17.984 ;
; A[3]        ; SRAM_DQ[3]    ; 17.994 ; 17.994 ; 17.994 ; 17.994 ;
; A[3]        ; SRAM_DQ[4]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[5]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[6]    ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[3]        ; SRAM_DQ[7]    ; 18.333 ; 18.333 ; 18.333 ; 18.333 ;
; A[3]        ; SRAM_DQ[8]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[9]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[10]   ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[3]        ; SRAM_DQ[11]   ; 17.982 ; 17.982 ; 17.982 ; 17.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.705 ; 17.705 ; 17.705 ; 17.705 ;
; A[3]        ; SRAM_DQ[13]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[14]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[15]   ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; A[3]        ; U1OE_n        ;        ; 14.303 ; 14.303 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.184 ; 15.184 ;        ;
; A[4]        ; D[0]          ; 15.663 ; 15.663 ; 15.663 ; 15.663 ;
; A[4]        ; D[1]          ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; A[4]        ; D[2]          ; 15.707 ; 15.707 ; 15.707 ; 15.707 ;
; A[4]        ; D[3]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[4]        ; D[4]          ; 15.675 ; 15.675 ; 15.675 ; 15.675 ;
; A[4]        ; D[5]          ; 15.126 ; 15.126 ; 15.126 ; 15.126 ;
; A[4]        ; D[6]          ; 15.178 ; 15.178 ; 15.178 ; 15.178 ;
; A[4]        ; D[7]          ; 15.135 ; 15.135 ; 15.135 ; 15.135 ;
; A[4]        ; HEX0[0]       ; 12.924 ; 12.924 ; 12.924 ; 12.924 ;
; A[4]        ; HEX0[1]       ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; A[4]        ; HEX0[2]       ;        ; 12.915 ; 12.915 ;        ;
; A[4]        ; HEX0[3]       ; 12.933 ; 12.933 ; 12.933 ; 12.933 ;
; A[4]        ; HEX0[4]       ; 13.370 ;        ;        ; 13.370 ;
; A[4]        ; HEX0[5]       ; 12.929 ;        ;        ; 12.929 ;
; A[4]        ; HEX0[6]       ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; A[4]        ; LEDR[9]       ; 16.781 ;        ;        ; 16.781 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[4]        ; SRAM_CE_N     ; 16.998 ;        ;        ; 16.998 ;
; A[4]        ; SRAM_DQ[0]    ; 18.218 ; 18.218 ; 18.218 ; 18.218 ;
; A[4]        ; SRAM_DQ[1]    ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[4]        ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[4]        ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[4]        ; SRAM_DQ[4]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[5]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[6]    ; 18.290 ; 18.290 ; 18.290 ; 18.290 ;
; A[4]        ; SRAM_DQ[7]    ; 18.298 ; 18.298 ; 18.298 ; 18.298 ;
; A[4]        ; SRAM_DQ[8]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[9]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[10]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[4]        ; SRAM_DQ[11]   ; 17.947 ; 17.947 ; 17.947 ; 17.947 ;
; A[4]        ; SRAM_DQ[12]   ; 17.670 ; 17.670 ; 17.670 ; 17.670 ;
; A[4]        ; SRAM_DQ[13]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[14]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[15]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[4]        ; U1OE_n        ;        ; 14.268 ; 14.268 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.056 ; 15.056 ;        ;
; A[5]        ; D[0]          ; 15.535 ; 15.535 ; 15.535 ; 15.535 ;
; A[5]        ; D[1]          ; 15.528 ; 15.528 ; 15.528 ; 15.528 ;
; A[5]        ; D[2]          ; 15.579 ; 15.579 ; 15.579 ; 15.579 ;
; A[5]        ; D[3]          ; 15.547 ; 15.547 ; 15.547 ; 15.547 ;
; A[5]        ; D[4]          ; 15.547 ; 15.547 ; 15.547 ; 15.547 ;
; A[5]        ; D[5]          ; 14.998 ; 14.998 ; 14.998 ; 14.998 ;
; A[5]        ; D[6]          ; 15.050 ; 15.050 ; 15.050 ; 15.050 ;
; A[5]        ; D[7]          ; 15.007 ; 15.007 ; 15.007 ; 15.007 ;
; A[5]        ; HEX0[0]       ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; A[5]        ; HEX0[1]       ; 13.078 ; 13.078 ; 13.078 ; 13.078 ;
; A[5]        ; HEX0[2]       ; 12.783 ;        ;        ; 12.783 ;
; A[5]        ; HEX0[3]       ; 12.776 ; 12.776 ; 12.776 ; 12.776 ;
; A[5]        ; HEX0[4]       ;        ; 13.210 ; 13.210 ;        ;
; A[5]        ; HEX0[5]       ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; A[5]        ; HEX0[6]       ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; A[5]        ; LEDR[9]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.870 ;        ;        ; 16.870 ;
; A[5]        ; SRAM_DQ[0]    ; 18.090 ; 18.090 ; 18.090 ; 18.090 ;
; A[5]        ; SRAM_DQ[1]    ; 18.100 ; 18.100 ; 18.100 ; 18.100 ;
; A[5]        ; SRAM_DQ[2]    ; 17.821 ; 17.821 ; 17.821 ; 17.821 ;
; A[5]        ; SRAM_DQ[3]    ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; A[5]        ; SRAM_DQ[4]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[5]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[6]    ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[5]        ; SRAM_DQ[7]    ; 18.170 ; 18.170 ; 18.170 ; 18.170 ;
; A[5]        ; SRAM_DQ[8]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[9]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[10]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[5]        ; SRAM_DQ[11]   ; 17.819 ; 17.819 ; 17.819 ; 17.819 ;
; A[5]        ; SRAM_DQ[12]   ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[5]        ; SRAM_DQ[13]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[14]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[15]   ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; A[5]        ; U1OE_n        ;        ; 14.140 ; 14.140 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.864 ; 13.864 ;        ;
; A[6]        ; D[0]          ; 14.343 ; 14.343 ; 14.343 ; 14.343 ;
; A[6]        ; D[1]          ; 14.336 ; 14.336 ; 14.336 ; 14.336 ;
; A[6]        ; D[2]          ; 14.387 ; 14.387 ; 14.387 ; 14.387 ;
; A[6]        ; D[3]          ; 14.355 ; 14.355 ; 14.355 ; 14.355 ;
; A[6]        ; D[4]          ; 14.355 ; 14.355 ; 14.355 ; 14.355 ;
; A[6]        ; D[5]          ; 13.806 ; 13.806 ; 13.806 ; 13.806 ;
; A[6]        ; D[6]          ; 13.858 ; 13.858 ; 13.858 ; 13.858 ;
; A[6]        ; D[7]          ; 13.815 ; 13.815 ; 13.815 ; 13.815 ;
; A[6]        ; HEX0[0]       ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; A[6]        ; HEX0[1]       ; 13.179 ;        ;        ; 13.179 ;
; A[6]        ; HEX0[2]       ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; A[6]        ; HEX0[3]       ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; A[6]        ; HEX0[4]       ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; A[6]        ; HEX0[5]       ; 12.892 ; 12.892 ; 12.892 ; 12.892 ;
; A[6]        ; HEX0[6]       ; 13.231 ; 13.231 ; 13.231 ; 13.231 ;
; A[6]        ; LEDR[9]       ; 16.614 ;        ;        ; 16.614 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.762 ;        ;        ; 10.762 ;
; A[6]        ; SRAM_CE_N     ; 16.831 ;        ;        ; 16.831 ;
; A[6]        ; SRAM_DQ[0]    ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; A[6]        ; SRAM_DQ[1]    ; 18.061 ; 18.061 ; 18.061 ; 18.061 ;
; A[6]        ; SRAM_DQ[2]    ; 17.782 ; 17.782 ; 17.782 ; 17.782 ;
; A[6]        ; SRAM_DQ[3]    ; 17.792 ; 17.792 ; 17.792 ; 17.792 ;
; A[6]        ; SRAM_DQ[4]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[5]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[6]    ; 18.123 ; 18.123 ; 18.123 ; 18.123 ;
; A[6]        ; SRAM_DQ[7]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[6]        ; SRAM_DQ[8]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[9]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[10]   ; 17.776 ; 17.776 ; 17.776 ; 17.776 ;
; A[6]        ; SRAM_DQ[11]   ; 17.780 ; 17.780 ; 17.780 ; 17.780 ;
; A[6]        ; SRAM_DQ[12]   ; 17.503 ; 17.503 ; 17.503 ; 17.503 ;
; A[6]        ; SRAM_DQ[13]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[14]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[15]   ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; A[6]        ; U1OE_n        ;        ; 13.302 ; 13.302 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 14.078 ; 14.078 ;        ;
; A[7]        ; D[0]          ; 14.557 ; 14.557 ; 14.557 ; 14.557 ;
; A[7]        ; D[1]          ; 14.550 ; 14.550 ; 14.550 ; 14.550 ;
; A[7]        ; D[2]          ; 14.601 ; 14.601 ; 14.601 ; 14.601 ;
; A[7]        ; D[3]          ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[7]        ; D[4]          ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; A[7]        ; D[5]          ; 14.020 ; 14.020 ; 14.020 ; 14.020 ;
; A[7]        ; D[6]          ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; A[7]        ; D[7]          ; 14.029 ; 14.029 ; 14.029 ; 14.029 ;
; A[7]        ; HEX0[0]       ; 13.160 ; 13.160 ; 13.160 ; 13.160 ;
; A[7]        ; HEX0[1]       ; 13.472 ; 13.472 ; 13.472 ; 13.472 ;
; A[7]        ; HEX0[2]       ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; A[7]        ; HEX0[3]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[4]       ;        ; 13.604 ; 13.604 ;        ;
; A[7]        ; HEX0[5]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[6]       ; 13.515 ; 13.515 ; 13.515 ; 13.515 ;
; A[7]        ; LEDR[9]       ; 17.567 ;        ;        ; 17.567 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[7]        ; SRAM_CE_N     ; 17.784 ;        ;        ; 17.784 ;
; A[7]        ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[7]        ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[7]        ; SRAM_DQ[2]    ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[7]        ; SRAM_DQ[3]    ; 18.745 ; 18.745 ; 18.745 ; 18.745 ;
; A[7]        ; SRAM_DQ[4]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[5]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[6]    ; 19.076 ; 19.076 ; 19.076 ; 19.076 ;
; A[7]        ; SRAM_DQ[7]    ; 19.084 ; 19.084 ; 19.084 ; 19.084 ;
; A[7]        ; SRAM_DQ[8]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[9]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[10]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[7]        ; SRAM_DQ[11]   ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[7]        ; SRAM_DQ[12]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[7]        ; SRAM_DQ[13]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[14]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[15]   ; 18.995 ; 18.995 ; 18.995 ; 18.995 ;
; A[7]        ; U1OE_n        ;        ; 13.869 ; 13.869 ;        ;
; A[8]        ; D[0]          ; 17.134 ; 17.134 ; 17.134 ; 17.134 ;
; A[8]        ; D[1]          ; 17.127 ; 17.127 ; 17.127 ; 17.127 ;
; A[8]        ; D[2]          ; 17.178 ; 17.178 ; 17.178 ; 17.178 ;
; A[8]        ; D[3]          ; 17.146 ; 17.146 ; 17.146 ; 17.146 ;
; A[8]        ; D[4]          ; 17.146 ; 17.146 ; 17.146 ; 17.146 ;
; A[8]        ; D[5]          ; 16.597 ; 16.597 ; 16.597 ; 16.597 ;
; A[8]        ; D[6]          ; 16.649 ; 16.649 ; 16.649 ; 16.649 ;
; A[8]        ; D[7]          ; 16.606 ; 16.606 ; 16.606 ; 16.606 ;
; A[8]        ; HEX1[0]       ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; A[8]        ; HEX1[1]       ; 11.233 ; 11.233 ; 11.233 ; 11.233 ;
; A[8]        ; HEX1[2]       ;        ; 11.228 ; 11.228 ;        ;
; A[8]        ; HEX1[3]       ; 11.245 ; 11.245 ; 11.245 ; 11.245 ;
; A[8]        ; HEX1[4]       ; 11.255 ;        ;        ; 11.255 ;
; A[8]        ; HEX1[5]       ; 11.619 ;        ;        ; 11.619 ;
; A[8]        ; HEX1[6]       ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; A[8]        ; LEDR[9]       ; 17.168 ;        ;        ; 17.168 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.879 ;        ;        ; 10.879 ;
; A[8]        ; SRAM_CE_N     ; 17.385 ;        ;        ; 17.385 ;
; A[8]        ; SRAM_DQ[0]    ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[8]        ; SRAM_DQ[1]    ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[8]        ; SRAM_DQ[2]    ; 18.336 ; 18.336 ; 18.336 ; 18.336 ;
; A[8]        ; SRAM_DQ[3]    ; 18.346 ; 18.346 ; 18.346 ; 18.346 ;
; A[8]        ; SRAM_DQ[4]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[5]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[6]    ; 18.677 ; 18.677 ; 18.677 ; 18.677 ;
; A[8]        ; SRAM_DQ[7]    ; 18.685 ; 18.685 ; 18.685 ; 18.685 ;
; A[8]        ; SRAM_DQ[8]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[9]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[10]   ; 18.330 ; 18.330 ; 18.330 ; 18.330 ;
; A[8]        ; SRAM_DQ[11]   ; 18.334 ; 18.334 ; 18.334 ; 18.334 ;
; A[8]        ; SRAM_DQ[12]   ; 18.057 ; 18.057 ; 18.057 ; 18.057 ;
; A[8]        ; SRAM_DQ[13]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[14]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[9]        ; D[0]          ; 17.373 ; 17.373 ; 17.373 ; 17.373 ;
; A[9]        ; D[1]          ; 17.366 ; 17.366 ; 17.366 ; 17.366 ;
; A[9]        ; D[2]          ; 17.417 ; 17.417 ; 17.417 ; 17.417 ;
; A[9]        ; D[3]          ; 17.385 ; 17.385 ; 17.385 ; 17.385 ;
; A[9]        ; D[4]          ; 17.385 ; 17.385 ; 17.385 ; 17.385 ;
; A[9]        ; D[5]          ; 16.836 ; 16.836 ; 16.836 ; 16.836 ;
; A[9]        ; D[6]          ; 16.888 ; 16.888 ; 16.888 ; 16.888 ;
; A[9]        ; D[7]          ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; A[9]        ; HEX1[0]       ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; A[9]        ; HEX1[1]       ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; A[9]        ; HEX1[2]       ; 11.496 ;        ;        ; 11.496 ;
; A[9]        ; HEX1[3]       ; 11.506 ; 11.506 ; 11.506 ; 11.506 ;
; A[9]        ; HEX1[4]       ;        ; 11.517 ; 11.517 ;        ;
; A[9]        ; HEX1[5]       ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; A[9]        ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[9]        ; LEDR[9]       ; 17.407 ;        ;        ; 17.407 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.550 ;        ;        ; 10.550 ;
; A[9]        ; SRAM_CE_N     ; 17.624 ;        ;        ; 17.624 ;
; A[9]        ; SRAM_DQ[0]    ; 18.844 ; 18.844 ; 18.844 ; 18.844 ;
; A[9]        ; SRAM_DQ[1]    ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[9]        ; SRAM_DQ[2]    ; 18.575 ; 18.575 ; 18.575 ; 18.575 ;
; A[9]        ; SRAM_DQ[3]    ; 18.585 ; 18.585 ; 18.585 ; 18.585 ;
; A[9]        ; SRAM_DQ[4]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[5]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[6]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[9]        ; SRAM_DQ[7]    ; 18.924 ; 18.924 ; 18.924 ; 18.924 ;
; A[9]        ; SRAM_DQ[8]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[9]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[10]   ; 18.569 ; 18.569 ; 18.569 ; 18.569 ;
; A[9]        ; SRAM_DQ[11]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[9]        ; SRAM_DQ[12]   ; 18.296 ; 18.296 ; 18.296 ; 18.296 ;
; A[9]        ; SRAM_DQ[13]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[14]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[15]   ; 18.835 ; 18.835 ; 18.835 ; 18.835 ;
; A[10]       ; D[0]          ; 17.435 ; 17.435 ; 17.435 ; 17.435 ;
; A[10]       ; D[1]          ; 17.428 ; 17.428 ; 17.428 ; 17.428 ;
; A[10]       ; D[2]          ; 17.479 ; 17.479 ; 17.479 ; 17.479 ;
; A[10]       ; D[3]          ; 17.447 ; 17.447 ; 17.447 ; 17.447 ;
; A[10]       ; D[4]          ; 17.447 ; 17.447 ; 17.447 ; 17.447 ;
; A[10]       ; D[5]          ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; A[10]       ; D[6]          ; 16.950 ; 16.950 ; 16.950 ; 16.950 ;
; A[10]       ; D[7]          ; 16.907 ; 16.907 ; 16.907 ; 16.907 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.553 ;        ;        ; 11.553 ;
; A[10]       ; HEX1[2]       ; 11.528 ; 11.528 ; 11.528 ; 11.528 ;
; A[10]       ; HEX1[3]       ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDR[9]       ; 17.469 ;        ;        ; 17.469 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 17.686 ;        ;        ; 17.686 ;
; A[10]       ; SRAM_DQ[0]    ; 18.906 ; 18.906 ; 18.906 ; 18.906 ;
; A[10]       ; SRAM_DQ[1]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[10]       ; SRAM_DQ[2]    ; 18.637 ; 18.637 ; 18.637 ; 18.637 ;
; A[10]       ; SRAM_DQ[3]    ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; A[10]       ; SRAM_DQ[4]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[5]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[6]    ; 18.978 ; 18.978 ; 18.978 ; 18.978 ;
; A[10]       ; SRAM_DQ[7]    ; 18.986 ; 18.986 ; 18.986 ; 18.986 ;
; A[10]       ; SRAM_DQ[8]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[9]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[10]   ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[10]       ; SRAM_DQ[11]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[10]       ; SRAM_DQ[12]   ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[10]       ; SRAM_DQ[13]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[14]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[15]   ; 18.897 ; 18.897 ; 18.897 ; 18.897 ;
; A[11]       ; D[0]          ; 17.188 ; 17.188 ; 17.188 ; 17.188 ;
; A[11]       ; D[1]          ; 17.181 ; 17.181 ; 17.181 ; 17.181 ;
; A[11]       ; D[2]          ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; A[11]       ; D[3]          ; 17.200 ; 17.200 ; 17.200 ; 17.200 ;
; A[11]       ; D[4]          ; 17.200 ; 17.200 ; 17.200 ; 17.200 ;
; A[11]       ; D[5]          ; 16.651 ; 16.651 ; 16.651 ; 16.651 ;
; A[11]       ; D[6]          ; 16.703 ; 16.703 ; 16.703 ; 16.703 ;
; A[11]       ; D[7]          ; 16.660 ; 16.660 ; 16.660 ; 16.660 ;
; A[11]       ; HEX1[0]       ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; A[11]       ; HEX1[1]       ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; A[11]       ; HEX1[2]       ; 11.281 ; 11.281 ; 11.281 ; 11.281 ;
; A[11]       ; HEX1[3]       ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; A[11]       ; HEX1[4]       ;        ; 11.299 ; 11.299 ;        ;
; A[11]       ; HEX1[5]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[11]       ; HEX1[6]       ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; A[11]       ; LEDR[9]       ; 17.222 ;        ;        ; 17.222 ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 17.439 ;        ;        ; 17.439 ;
; A[11]       ; SRAM_DQ[0]    ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; A[11]       ; SRAM_DQ[1]    ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[11]       ; SRAM_DQ[2]    ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; A[11]       ; SRAM_DQ[3]    ; 18.400 ; 18.400 ; 18.400 ; 18.400 ;
; A[11]       ; SRAM_DQ[4]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[5]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[6]    ; 18.731 ; 18.731 ; 18.731 ; 18.731 ;
; A[11]       ; SRAM_DQ[7]    ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[11]       ; SRAM_DQ[8]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[9]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[10]   ; 18.384 ; 18.384 ; 18.384 ; 18.384 ;
; A[11]       ; SRAM_DQ[11]   ; 18.388 ; 18.388 ; 18.388 ; 18.388 ;
; A[11]       ; SRAM_DQ[12]   ; 18.111 ; 18.111 ; 18.111 ; 18.111 ;
; A[11]       ; SRAM_DQ[13]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[14]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[15]   ; 18.650 ; 18.650 ; 18.650 ; 18.650 ;
; A[12]       ; D[0]          ; 15.957 ; 15.957 ; 15.957 ; 15.957 ;
; A[12]       ; D[1]          ; 15.950 ; 15.950 ; 15.950 ; 15.950 ;
; A[12]       ; D[2]          ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; A[12]       ; D[3]          ; 15.969 ; 15.969 ; 15.969 ; 15.969 ;
; A[12]       ; D[4]          ; 15.969 ; 15.969 ; 15.969 ; 15.969 ;
; A[12]       ; D[5]          ; 15.420 ; 15.420 ; 15.420 ; 15.420 ;
; A[12]       ; D[6]          ; 15.472 ; 15.472 ; 15.472 ; 15.472 ;
; A[12]       ; D[7]          ; 15.429 ; 15.429 ; 15.429 ; 15.429 ;
; A[12]       ; HEX2[0]       ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; A[12]       ; HEX2[1]       ; 11.087 ; 11.087 ; 11.087 ; 11.087 ;
; A[12]       ; HEX2[2]       ;        ; 11.127 ; 11.127 ;        ;
; A[12]       ; HEX2[3]       ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; A[12]       ; HEX2[4]       ; 11.326 ;        ;        ; 11.326 ;
; A[12]       ; HEX2[5]       ; 11.432 ;        ;        ; 11.432 ;
; A[12]       ; HEX2[6]       ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; A[12]       ; LEDR[9]       ; 15.800 ;        ;        ; 15.800 ;
; A[12]       ; SRAM_ADDR[12] ; 10.941 ;        ;        ; 10.941 ;
; A[12]       ; SRAM_CE_N     ; 16.017 ;        ;        ; 16.017 ;
; A[12]       ; SRAM_DQ[0]    ; 17.237 ; 17.237 ; 17.237 ; 17.237 ;
; A[12]       ; SRAM_DQ[1]    ; 17.247 ; 17.247 ; 17.247 ; 17.247 ;
; A[12]       ; SRAM_DQ[2]    ; 16.968 ; 16.968 ; 16.968 ; 16.968 ;
; A[12]       ; SRAM_DQ[3]    ; 16.978 ; 16.978 ; 16.978 ; 16.978 ;
; A[12]       ; SRAM_DQ[4]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[5]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[6]    ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; A[12]       ; SRAM_DQ[7]    ; 17.317 ; 17.317 ; 17.317 ; 17.317 ;
; A[12]       ; SRAM_DQ[8]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[9]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[10]   ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; A[12]       ; SRAM_DQ[11]   ; 16.966 ; 16.966 ; 16.966 ; 16.966 ;
; A[12]       ; SRAM_DQ[12]   ; 16.689 ; 16.689 ; 16.689 ; 16.689 ;
; A[12]       ; SRAM_DQ[13]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[14]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[15]   ; 17.228 ; 17.228 ; 17.228 ; 17.228 ;
; A[13]       ; D[0]          ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; A[13]       ; D[1]          ; 16.189 ; 16.189 ; 16.189 ; 16.189 ;
; A[13]       ; D[2]          ; 16.240 ; 16.240 ; 16.240 ; 16.240 ;
; A[13]       ; D[3]          ; 16.208 ; 16.208 ; 16.208 ; 16.208 ;
; A[13]       ; D[4]          ; 16.208 ; 16.208 ; 16.208 ; 16.208 ;
; A[13]       ; D[5]          ; 15.659 ; 15.659 ; 15.659 ; 15.659 ;
; A[13]       ; D[6]          ; 15.711 ; 15.711 ; 15.711 ; 15.711 ;
; A[13]       ; D[7]          ; 15.668 ; 15.668 ; 15.668 ; 15.668 ;
; A[13]       ; HEX2[0]       ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; A[13]       ; HEX2[1]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]       ; HEX2[2]       ; 11.462 ;        ;        ; 11.462 ;
; A[13]       ; HEX2[3]       ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; A[13]       ; HEX2[4]       ;        ; 11.626 ; 11.626 ;        ;
; A[13]       ; HEX2[5]       ; 11.766 ; 11.766 ; 11.766 ; 11.766 ;
; A[13]       ; HEX2[6]       ; 11.790 ; 11.790 ; 11.790 ; 11.790 ;
; A[13]       ; LEDR[9]       ; 16.039 ;        ;        ; 16.039 ;
; A[13]       ; SRAM_ADDR[13] ; 10.901 ;        ;        ; 10.901 ;
; A[13]       ; SRAM_CE_N     ; 16.256 ;        ;        ; 16.256 ;
; A[13]       ; SRAM_DQ[0]    ; 17.476 ; 17.476 ; 17.476 ; 17.476 ;
; A[13]       ; SRAM_DQ[1]    ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[13]       ; SRAM_DQ[2]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[13]       ; SRAM_DQ[3]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[13]       ; SRAM_DQ[4]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[5]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[6]    ; 17.548 ; 17.548 ; 17.548 ; 17.548 ;
; A[13]       ; SRAM_DQ[7]    ; 17.556 ; 17.556 ; 17.556 ; 17.556 ;
; A[13]       ; SRAM_DQ[8]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[9]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[10]   ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[13]       ; SRAM_DQ[11]   ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[13]       ; SRAM_DQ[12]   ; 16.928 ; 16.928 ; 16.928 ; 16.928 ;
; A[13]       ; SRAM_DQ[13]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[14]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[15]   ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[14]       ; D[0]          ; 16.498 ; 16.498 ; 16.498 ; 16.498 ;
; A[14]       ; D[1]          ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; A[14]       ; D[2]          ; 16.086 ; 16.086 ; 16.086 ; 16.086 ;
; A[14]       ; D[3]          ; 16.350 ; 16.350 ; 16.350 ; 16.350 ;
; A[14]       ; D[4]          ; 15.695 ; 15.695 ; 15.695 ; 15.695 ;
; A[14]       ; D[5]          ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; A[14]       ; D[6]          ; 16.131 ; 16.131 ; 16.131 ; 16.131 ;
; A[14]       ; D[7]          ; 16.199 ; 16.199 ; 16.199 ; 16.199 ;
; A[14]       ; HEX2[0]       ; 14.420 ; 14.420 ; 14.420 ; 14.420 ;
; A[14]       ; HEX2[1]       ; 14.206 ; 14.206 ; 14.206 ; 14.206 ;
; A[14]       ; HEX2[2]       ; 14.248 ; 14.248 ; 14.248 ; 14.248 ;
; A[14]       ; HEX2[3]       ; 14.250 ; 14.250 ; 14.250 ; 14.250 ;
; A[14]       ; HEX2[4]       ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; A[14]       ; HEX2[5]       ; 14.547 ; 14.547 ; 14.547 ; 14.547 ;
; A[14]       ; HEX2[6]       ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; A[14]       ; HEX3[0]       ; 14.274 ; 14.274 ; 14.274 ; 14.274 ;
; A[14]       ; HEX3[1]       ; 14.785 ; 14.785 ; 14.785 ; 14.785 ;
; A[14]       ; HEX3[2]       ; 14.452 ; 14.452 ; 14.452 ; 14.452 ;
; A[14]       ; HEX3[3]       ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; A[14]       ; HEX3[4]       ; 13.873 ; 13.873 ; 13.873 ; 13.873 ;
; A[14]       ; HEX3[5]       ; 14.257 ; 14.257 ; 14.257 ; 14.257 ;
; A[14]       ; HEX3[6]       ; 14.615 ; 14.615 ; 14.615 ; 14.615 ;
; A[14]       ; LEDR[9]       ; 16.570 ; 16.956 ; 16.956 ; 16.570 ;
; A[14]       ; SRAM_ADDR[14] ; 13.144 ; 13.144 ; 13.144 ; 13.144 ;
; A[14]       ; SRAM_ADDR[15] ; 14.885 ; 14.885 ; 14.885 ; 14.885 ;
; A[14]       ; SRAM_ADDR[16] ; 14.436 ; 14.436 ; 14.436 ; 14.436 ;
; A[14]       ; SRAM_ADDR[17] ; 15.477 ; 15.477 ; 15.477 ; 15.477 ;
; A[14]       ; SRAM_CE_N     ; 16.787 ; 17.173 ; 17.173 ; 16.787 ;
; A[14]       ; SRAM_DQ[0]    ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; A[14]       ; SRAM_DQ[1]    ; 15.574 ; 15.574 ; 15.574 ; 15.574 ;
; A[14]       ; SRAM_DQ[2]    ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; A[14]       ; SRAM_DQ[3]    ; 15.305 ; 15.305 ; 15.305 ; 15.305 ;
; A[14]       ; SRAM_DQ[4]    ; 15.338 ; 15.338 ; 15.338 ; 15.338 ;
; A[14]       ; SRAM_DQ[5]    ; 15.338 ; 15.338 ; 15.338 ; 15.338 ;
; A[14]       ; SRAM_DQ[6]    ; 15.636 ; 15.636 ; 15.636 ; 15.636 ;
; A[14]       ; SRAM_DQ[7]    ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; A[14]       ; SRAM_DQ[8]    ; 15.303 ; 15.303 ; 15.303 ; 15.303 ;
; A[14]       ; SRAM_DQ[9]    ; 15.303 ; 15.303 ; 15.303 ; 15.303 ;
; A[14]       ; SRAM_DQ[10]   ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; A[14]       ; SRAM_DQ[11]   ; 15.293 ; 15.293 ; 15.293 ; 15.293 ;
; A[14]       ; SRAM_DQ[12]   ; 15.016 ; 15.016 ; 15.016 ; 15.016 ;
; A[14]       ; SRAM_DQ[13]   ; 15.299 ; 15.299 ; 15.299 ; 15.299 ;
; A[14]       ; SRAM_DQ[14]   ; 15.299 ; 15.299 ; 15.299 ; 15.299 ;
; A[14]       ; SRAM_DQ[15]   ; 15.555 ; 15.555 ; 15.555 ; 15.555 ;
; A[14]       ; SRAM_LB_N     ; 14.207 ; 14.207 ; 14.207 ; 14.207 ;
; A[14]       ; SRAM_UB_N     ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; A[15]       ; D[0]          ; 16.354 ; 16.354 ; 16.354 ; 16.354 ;
; A[15]       ; D[1]          ; 16.347 ; 16.347 ; 16.347 ; 16.347 ;
; A[15]       ; D[2]          ; 16.398 ; 16.398 ; 16.398 ; 16.398 ;
; A[15]       ; D[3]          ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[15]       ; D[4]          ; 16.366 ; 16.366 ; 16.366 ; 16.366 ;
; A[15]       ; D[5]          ; 15.817 ; 15.817 ; 15.817 ; 15.817 ;
; A[15]       ; D[6]          ; 15.869 ; 15.869 ; 15.869 ; 15.869 ;
; A[15]       ; D[7]          ; 15.826 ; 15.826 ; 15.826 ; 15.826 ;
; A[15]       ; HEX2[0]       ; 13.873 ; 13.873 ; 13.873 ; 13.873 ;
; A[15]       ; HEX2[1]       ; 13.659 ; 13.659 ; 13.659 ; 13.659 ;
; A[15]       ; HEX2[2]       ; 13.701 ; 13.701 ; 13.701 ; 13.701 ;
; A[15]       ; HEX2[3]       ; 13.703 ; 13.703 ; 13.703 ; 13.703 ;
; A[15]       ; HEX2[4]       ; 13.906 ; 13.906 ; 13.906 ; 13.906 ;
; A[15]       ; HEX2[5]       ; 14.000 ; 14.000 ; 14.000 ; 14.000 ;
; A[15]       ; HEX2[6]       ; 14.029 ; 14.029 ; 14.029 ; 14.029 ;
; A[15]       ; HEX3[0]       ; 13.913 ; 13.913 ; 13.913 ; 13.913 ;
; A[15]       ; HEX3[1]       ; 14.423 ; 14.423 ; 14.423 ; 14.423 ;
; A[15]       ; HEX3[2]       ; 14.087 ; 14.087 ; 14.087 ; 14.087 ;
; A[15]       ; HEX3[3]       ; 13.846 ; 13.846 ; 13.846 ; 13.846 ;
; A[15]       ; HEX3[4]       ; 13.514 ; 13.514 ; 13.514 ; 13.514 ;
; A[15]       ; HEX3[5]       ; 13.898 ; 13.898 ; 13.898 ; 13.898 ;
; A[15]       ; HEX3[6]       ; 14.252 ; 14.252 ; 14.252 ; 14.252 ;
; A[15]       ; LEDR[9]       ; 16.197 ; 16.605 ; 16.605 ; 16.197 ;
; A[15]       ; SRAM_ADDR[14] ; 13.913 ; 13.913 ; 13.913 ; 13.913 ;
; A[15]       ; SRAM_ADDR[15] ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; A[15]       ; SRAM_ADDR[16] ; 15.394 ; 15.394 ; 15.394 ; 15.394 ;
; A[15]       ; SRAM_ADDR[17] ; 14.231 ; 14.231 ; 14.231 ; 14.231 ;
; A[15]       ; SRAM_CE_N     ; 16.414 ; 16.822 ; 16.822 ; 16.414 ;
; A[15]       ; SRAM_DQ[0]    ; 16.323 ; 16.323 ; 16.323 ; 16.323 ;
; A[15]       ; SRAM_DQ[1]    ; 16.333 ; 16.333 ; 16.333 ; 16.333 ;
; A[15]       ; SRAM_DQ[2]    ; 16.054 ; 16.054 ; 16.054 ; 16.054 ;
; A[15]       ; SRAM_DQ[3]    ; 16.064 ; 16.064 ; 16.064 ; 16.064 ;
; A[15]       ; SRAM_DQ[4]    ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[15]       ; SRAM_DQ[5]    ; 16.097 ; 16.097 ; 16.097 ; 16.097 ;
; A[15]       ; SRAM_DQ[6]    ; 16.395 ; 16.395 ; 16.395 ; 16.395 ;
; A[15]       ; SRAM_DQ[7]    ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; A[15]       ; SRAM_DQ[8]    ; 16.062 ; 16.062 ; 16.062 ; 16.062 ;
; A[15]       ; SRAM_DQ[9]    ; 16.062 ; 16.062 ; 16.062 ; 16.062 ;
; A[15]       ; SRAM_DQ[10]   ; 16.048 ; 16.048 ; 16.048 ; 16.048 ;
; A[15]       ; SRAM_DQ[11]   ; 16.052 ; 16.052 ; 16.052 ; 16.052 ;
; A[15]       ; SRAM_DQ[12]   ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; A[15]       ; SRAM_DQ[13]   ; 16.058 ; 16.058 ; 16.058 ; 16.058 ;
; A[15]       ; SRAM_DQ[14]   ; 16.058 ; 16.058 ; 16.058 ; 16.058 ;
; A[15]       ; SRAM_DQ[15]   ; 16.314 ; 16.314 ; 16.314 ; 16.314 ;
; A[15]       ; SRAM_LB_N     ; 14.966 ; 14.966 ; 14.966 ; 14.966 ;
; A[15]       ; SRAM_UB_N     ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; D[0]        ; SRAM_DQ[0]    ; 10.941 ;        ;        ; 10.941 ;
; D[0]        ; SRAM_DQ[8]    ; 10.922 ;        ;        ; 10.922 ;
; D[1]        ; SRAM_DQ[1]    ; 11.336 ;        ;        ; 11.336 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.921 ;        ;        ; 10.921 ;
; D[2]        ; SRAM_DQ[10]   ; 10.891 ;        ;        ; 10.891 ;
; D[3]        ; SRAM_DQ[3]    ; 10.627 ;        ;        ; 10.627 ;
; D[3]        ; SRAM_DQ[11]   ; 10.585 ;        ;        ; 10.585 ;
; D[4]        ; SRAM_DQ[4]    ; 10.829 ;        ;        ; 10.829 ;
; D[4]        ; SRAM_DQ[12]   ; 10.612 ;        ;        ; 10.612 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.462 ;        ;        ; 10.462 ;
; D[6]        ; SRAM_DQ[14]   ; 10.467 ;        ;        ; 10.467 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; IORQ_n      ; BUSDIR_n      ; 12.224 ;        ;        ; 12.224 ;
; IORQ_n      ; D[0]          ; 13.463 ; 13.463 ; 13.463 ; 13.463 ;
; IORQ_n      ; D[1]          ; 13.456 ; 13.456 ; 13.456 ; 13.456 ;
; IORQ_n      ; D[2]          ; 13.507 ; 13.507 ; 13.507 ; 13.507 ;
; IORQ_n      ; D[3]          ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; IORQ_n      ; D[4]          ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; IORQ_n      ; D[5]          ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; IORQ_n      ; D[6]          ; 12.978 ; 12.978 ; 12.978 ; 12.978 ;
; IORQ_n      ; D[7]          ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; IORQ_n      ; U1OE_n        ; 12.978 ;        ;        ; 12.978 ;
; M1_n        ; BUSDIR_n      ;        ; 12.236 ; 12.236 ;        ;
; M1_n        ; D[0]          ; 13.618 ; 13.618 ; 13.618 ; 13.618 ;
; M1_n        ; D[1]          ; 13.611 ; 13.611 ; 13.611 ; 13.611 ;
; M1_n        ; D[2]          ; 13.662 ; 13.662 ; 13.662 ; 13.662 ;
; M1_n        ; D[3]          ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; M1_n        ; D[4]          ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; M1_n        ; D[5]          ; 13.081 ; 13.081 ; 13.081 ; 13.081 ;
; M1_n        ; D[6]          ; 13.133 ; 13.133 ; 13.133 ; 13.133 ;
; M1_n        ; D[7]          ; 13.090 ; 13.090 ; 13.090 ; 13.090 ;
; M1_n        ; U1OE_n        ;        ; 13.133 ; 13.133 ;        ;
; MREQ_n      ; D[0]          ; 13.494 ; 13.494 ; 13.494 ; 13.494 ;
; MREQ_n      ; D[1]          ; 13.487 ; 13.487 ; 13.487 ; 13.487 ;
; MREQ_n      ; D[2]          ; 13.538 ; 13.538 ; 13.538 ; 13.538 ;
; MREQ_n      ; D[3]          ; 13.506 ; 13.506 ; 13.506 ; 13.506 ;
; MREQ_n      ; D[4]          ; 13.506 ; 13.506 ; 13.506 ; 13.506 ;
; MREQ_n      ; D[5]          ; 12.957 ; 12.957 ; 12.957 ; 12.957 ;
; MREQ_n      ; D[6]          ; 13.009 ; 13.009 ; 13.009 ; 13.009 ;
; MREQ_n      ; D[7]          ; 12.966 ; 12.966 ; 12.966 ; 12.966 ;
; RD_n        ; BUSDIR_n      ; 12.886 ;        ;        ; 12.886 ;
; RD_n        ; D[0]          ; 14.255 ; 14.255 ; 14.255 ; 14.255 ;
; RD_n        ; D[1]          ; 14.248 ; 14.248 ; 14.248 ; 14.248 ;
; RD_n        ; D[2]          ; 13.892 ; 14.299 ; 14.299 ; 13.892 ;
; RD_n        ; D[3]          ; 14.267 ; 14.267 ; 14.267 ; 14.267 ;
; RD_n        ; D[4]          ; 13.988 ; 14.267 ; 14.267 ; 13.988 ;
; RD_n        ; D[5]          ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; RD_n        ; D[6]          ; 13.770 ; 13.770 ; 13.770 ; 13.770 ;
; RD_n        ; D[7]          ; 13.727 ; 13.727 ; 13.727 ; 13.727 ;
; RD_n        ; U1OE_n        ; 13.924 ;        ;        ; 13.924 ;
; SLTSL_n     ; D[0]          ; 14.347 ; 14.347 ; 14.347 ; 14.347 ;
; SLTSL_n     ; D[1]          ; 14.340 ; 14.340 ; 14.340 ; 14.340 ;
; SLTSL_n     ; D[2]          ; 14.391 ; 14.391 ; 14.391 ; 14.391 ;
; SLTSL_n     ; D[3]          ; 14.359 ; 14.359 ; 14.359 ; 14.359 ;
; SLTSL_n     ; D[4]          ; 14.359 ; 14.359 ; 14.359 ; 14.359 ;
; SLTSL_n     ; D[5]          ; 13.810 ; 13.810 ; 13.810 ; 13.810 ;
; SLTSL_n     ; D[6]          ; 13.862 ; 13.862 ; 13.862 ; 13.862 ;
; SLTSL_n     ; D[7]          ; 13.819 ; 13.819 ; 13.819 ; 13.819 ;
; SLTSL_n     ; LEDR[9]       ; 14.567 ;        ;        ; 14.567 ;
; SLTSL_n     ; SRAM_CE_N     ; 14.784 ;        ;        ; 14.784 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.004 ; 16.004 ; 16.004 ; 16.004 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.735 ; 15.735 ; 15.735 ; 15.735 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.745 ; 15.745 ; 15.745 ; 15.745 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.076 ; 16.076 ; 16.076 ; 16.076 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.995 ; 15.995 ; 15.995 ; 15.995 ;
; SLTSL_n     ; U1OE_n        ; 13.072 ;        ;        ; 13.072 ;
; SRAM_DQ[0]  ; D[0]          ; 14.342 ;        ;        ; 14.342 ;
; SRAM_DQ[1]  ; D[1]          ; 14.787 ;        ;        ; 14.787 ;
; SRAM_DQ[2]  ; D[2]          ; 13.625 ;        ;        ; 13.625 ;
; SRAM_DQ[3]  ; D[3]          ; 14.174 ;        ;        ; 14.174 ;
; SRAM_DQ[4]  ; D[4]          ; 12.965 ;        ;        ; 12.965 ;
; SRAM_DQ[5]  ; D[5]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[6]  ; D[6]          ; 13.423 ;        ;        ; 13.423 ;
; SRAM_DQ[7]  ; D[7]          ; 14.067 ;        ;        ; 14.067 ;
; SRAM_DQ[8]  ; D[0]          ; 14.405 ;        ;        ; 14.405 ;
; SRAM_DQ[9]  ; D[1]          ; 14.304 ;        ;        ; 14.304 ;
; SRAM_DQ[10] ; D[2]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[11] ; D[3]          ; 14.194 ;        ;        ; 14.194 ;
; SRAM_DQ[12] ; D[4]          ; 13.127 ;        ;        ; 13.127 ;
; SRAM_DQ[13] ; D[5]          ; 14.503 ;        ;        ; 14.503 ;
; SRAM_DQ[14] ; D[6]          ; 13.873 ;        ;        ; 13.873 ;
; SRAM_DQ[15] ; D[7]          ; 14.644 ;        ;        ; 14.644 ;
; SW[9]       ; D[0]          ; 10.237 ; 10.237 ; 10.237 ; 10.237 ;
; SW[9]       ; D[1]          ; 10.230 ; 10.230 ; 10.230 ; 10.230 ;
; SW[9]       ; D[2]          ; 10.281 ; 10.281 ; 10.281 ; 10.281 ;
; SW[9]       ; D[3]          ; 10.249 ; 10.249 ; 10.249 ; 10.249 ;
; SW[9]       ; D[4]          ; 10.249 ; 10.249 ; 10.249 ; 10.249 ;
; SW[9]       ; D[5]          ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; SW[9]       ; D[6]          ; 9.752  ; 9.752  ; 9.752  ; 9.752  ;
; SW[9]       ; D[7]          ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; SW[9]       ; LEDR[9]       ;        ; 10.457 ; 10.457 ;        ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.674 ; 10.674 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.894 ; 11.894 ; 11.894 ; 11.894 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; SW[9]       ; U1OE_n        ;        ; 8.917  ; 8.917  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; WR_n        ; SRAM_DQ[1]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; WR_n        ; SRAM_DQ[2]    ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; WR_n        ; SRAM_DQ[3]    ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; WR_n        ; SRAM_DQ[4]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[5]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[6]    ; 12.323 ; 12.323 ; 12.323 ; 12.323 ;
; WR_n        ; SRAM_DQ[7]    ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; WR_n        ; SRAM_DQ[8]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[9]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[10]   ; 11.975 ; 11.975 ; 11.975 ; 11.975 ;
; WR_n        ; SRAM_DQ[11]   ; 11.979 ; 11.979 ; 11.979 ; 11.979 ;
; WR_n        ; SRAM_DQ[12]   ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; WR_n        ; SRAM_DQ[13]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[14]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[15]   ; 12.241 ; 12.241 ; 12.241 ; 12.241 ;
; WR_n        ; SRAM_WE_N     ; 10.678 ;        ;        ; 10.678 ;
; WR_n        ; U1OE_n        ; 14.569 ;        ;        ; 14.569 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 11.334 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.871 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.864 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.915 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.883 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.883 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.334 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.386 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.343 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 18.418 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.955 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 18.948 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.999 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.967 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.967 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.418 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.470 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.427 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 20.064 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 20.612 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 20.622 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 20.343 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 20.353 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 20.386 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 20.386 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 20.684 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 20.692 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 20.351 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 20.351 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.337 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 20.341 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 20.064 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.347 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.347 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 20.603 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 10.457 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.994 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.987 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.038 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.006 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.006 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.457 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.509 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.466 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.457 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.994 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.987 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.038 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.006 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.006 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.457 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.509 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.466 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 11.334    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.871    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.864    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.915    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.883    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.883    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 11.334    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 11.386    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 11.343    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 18.418    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.955    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 18.948    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.999    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.967    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.967    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.418    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 18.470    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.427    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 20.064    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 20.612    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 20.622    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 20.343    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 20.353    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 20.386    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 20.386    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 20.684    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 20.692    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 20.351    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 20.351    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.337    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 20.341    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 20.064    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.347    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.347    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 20.603    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 10.457    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.994    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.987    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.038    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.006    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.006    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.457    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.509    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.466    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.457    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 10.994    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 10.987    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.038    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 11.006    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 11.006    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.457    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.509    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.466    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 13.001    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 13.549    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 13.559    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 13.280    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 13.290    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 13.323    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 13.323    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 13.621    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 13.629    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 13.288    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 13.288    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 13.274    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 13.278    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 13.001    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 13.284    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 13.284    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 13.540    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[2]  ; 0.701 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[2]  ; -0.450 ; -8.225        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; A[2]  ; -1.222 ; -29.222               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                          ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.701 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.225      ;
; 0.701 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.225      ;
; 0.704 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.222      ;
; 0.704 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.222      ;
; 0.704 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.222      ;
; 0.812 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.114      ;
; 0.812 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.114      ;
; 0.812 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.114      ;
; 0.812 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.114      ;
; 0.812 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.114      ;
; 0.818 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.108      ;
; 0.818 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.108      ;
; 0.818 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.108      ;
; 0.818 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.108      ;
; 0.829 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.097      ;
; 0.830 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.096      ;
; 0.830 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.096      ;
; 0.830 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.096      ;
; 0.830 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.096      ;
; 0.830 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.500        ; 3.394      ; 3.096      ;
; 1.201 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.225      ;
; 1.201 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.225      ;
; 1.204 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.222      ;
; 1.204 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.222      ;
; 1.204 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.222      ;
; 1.312 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.114      ;
; 1.312 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.114      ;
; 1.312 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.114      ;
; 1.312 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.114      ;
; 1.312 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.114      ;
; 1.318 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.108      ;
; 1.318 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.108      ;
; 1.318 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.108      ;
; 1.318 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.108      ;
; 1.329 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.097      ;
; 1.330 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.096      ;
; 1.330 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.096      ;
; 1.330 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.096      ;
; 1.330 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.096      ;
; 1.330 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 1.000        ; 3.394      ; 3.096      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                            ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.450 ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.096      ;
; -0.450 ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.096      ;
; -0.450 ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.096      ;
; -0.450 ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.096      ;
; -0.450 ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.096      ;
; -0.449 ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.097      ;
; -0.438 ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.108      ;
; -0.438 ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.108      ;
; -0.438 ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.108      ;
; -0.438 ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.108      ;
; -0.432 ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.114      ;
; -0.432 ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.114      ;
; -0.432 ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.114      ;
; -0.432 ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.114      ;
; -0.432 ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.114      ;
; -0.324 ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.222      ;
; -0.324 ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.222      ;
; -0.324 ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.222      ;
; -0.321 ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.225      ;
; -0.321 ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; 0.000        ; 3.394      ; 3.225      ;
; 0.050  ; A[2]      ; s_fe[1] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.096      ;
; 0.050  ; A[2]      ; s_fe[2] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.096      ;
; 0.050  ; A[2]      ; s_fe[3] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.096      ;
; 0.050  ; A[2]      ; s_fe[4] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.096      ;
; 0.050  ; A[2]      ; s_fe[0] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.096      ;
; 0.051  ; A[2]      ; s_fc[1] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.097      ;
; 0.062  ; A[2]      ; s_fc[2] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.108      ;
; 0.062  ; A[2]      ; s_fc[3] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.108      ;
; 0.062  ; A[2]      ; s_fc[4] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.108      ;
; 0.062  ; A[2]      ; s_fc[0] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.108      ;
; 0.068  ; A[2]      ; s_fd[1] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.114      ;
; 0.068  ; A[2]      ; s_fd[2] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.114      ;
; 0.068  ; A[2]      ; s_fd[3] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.114      ;
; 0.068  ; A[2]      ; s_fd[4] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.114      ;
; 0.068  ; A[2]      ; s_fd[0] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.114      ;
; 0.176  ; A[2]      ; s_ff[0] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.222      ;
; 0.176  ; A[2]      ; s_ff[1] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.222      ;
; 0.176  ; A[2]      ; s_ff[4] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.222      ;
; 0.179  ; A[2]      ; s_ff[2] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.225      ;
; 0.179  ; A[2]      ; s_ff[3] ; A[2]         ; A[2]        ; -0.500       ; 3.394      ; 3.225      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; A[2]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; Equal0~2|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; Equal0~2|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 2.739  ; 2.739  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 2.102  ; 2.102  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 1.991  ; 1.991  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; -0.201 ; -0.201 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 2.438  ; 2.438  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 2.415  ; 2.415  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 2.404  ; 2.404  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 2.338  ; 2.338  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 2.739  ; 2.739  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 1.124  ; 1.124  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.988  ; 0.988  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 1.039  ; 1.039  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 0.751  ; 0.751  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.533  ; 0.533  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 1.124  ; 1.124  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.056 ; -0.056 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.062  ; 0.062  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.088  ; 0.088  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.450  ; 0.450  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.312 ; -1.312 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.324 ; -1.324 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.450  ; 0.450  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -2.189 ; -2.189 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -2.166 ; -2.166 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.155 ; -2.155 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -1.636 ; -1.636 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -2.037 ; -2.037 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.176  ; 0.176  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; -0.254 ; -0.254 ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; -0.177 ; -0.177 ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.358 ; -0.358 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; -0.181 ; -0.181 ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; -0.192 ; -0.192 ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.176  ; 0.176  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.058  ; 0.058  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.032  ; 0.032  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 6.507 ; 6.507 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 6.445 ; 6.445 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 6.507 ; 6.507 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 6.271 ; 6.271 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 6.471 ; 6.471 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.866 ; 5.866 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 6.103 ; 6.103 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.936 ; 5.936 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 6.118 ; 6.118 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.384 ; 5.384 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.613 ; 4.613 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 9.587 ; 9.587 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 9.446 ; 9.446 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 9.587 ; 9.587 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 9.265 ; 9.265 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 9.345 ; 9.345 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 9.071 ; 9.071 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 9.383 ; 9.383 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 9.216 ; 9.216 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 9.398 ; 9.398 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 7.991 ; 7.991 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 7.899 ; 7.899 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 7.831 ; 7.831 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 7.874 ; 7.874 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 7.875 ; 7.875 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.930 ; 7.930 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.961 ; 7.961 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.991 ; 7.991 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 8.671 ; 8.671 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 8.407 ; 8.407 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 8.671 ; 8.671 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 8.554 ; 8.554 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 8.368 ; 8.368 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 8.227 ; 8.227 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 8.397 ; 8.397 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 8.536 ; 8.536 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 8.474 ; 8.474 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 6.788 ; 6.788 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.629 ; 6.629 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.825 ; 6.825 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.567 ; 6.567 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.472 ; 6.472 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.065 ; 6.065 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.425 ; 6.425 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.161 ; 6.161 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 8.474 ; 8.474 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 8.586 ; 8.586 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.348 ; 7.348 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 8.184 ; 8.184 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 8.265 ; 8.265 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 8.586 ; 8.586 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 8.654 ; 8.654 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 8.255 ; 8.255 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 8.241 ; 8.241 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.613 ; 4.613 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 5.348 ; 5.348 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.659 ; 5.659 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.801 ; 5.801 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.360 ; 5.360 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.561 ; 5.561 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.428 ; 5.428 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.429 ; 5.429 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.348 ; 5.348 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.524 ; 5.524 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.384 ; 5.384 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.389 ; 4.389 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 5.348 ; 5.348 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.659 ; 5.659 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.801 ; 5.801 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.360 ; 5.360 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.561 ; 5.561 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.428 ; 5.428 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.429 ; 5.429 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.348 ; 5.348 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.524 ; 5.524 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 6.921 ; 6.921 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 6.989 ; 6.989 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 6.921 ; 6.921 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 6.964 ; 6.964 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 6.965 ; 6.965 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.020 ; 7.020 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.051 ; 7.051 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.081 ; 7.081 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.046 ; 7.046 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.218 ; 7.218 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.481 ; 7.481 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.353 ; 7.353 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.172 ; 7.172 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.046 ; 7.046 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.215 ; 7.215 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.355 ; 7.355 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.204 ; 5.204 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 6.788 ; 6.788 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.629 ; 6.629 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.825 ; 6.825 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.567 ; 6.567 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.472 ; 6.472 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.065 ; 6.065 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.425 ; 6.425 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.161 ; 6.161 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 5.204 ; 5.204 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.047 ; 7.047 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.274 ; 7.274 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.412 ; 7.412 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.521 ; 7.521 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.384 ; 5.384 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.419 ; 7.419 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.405 ; 7.405 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.389 ; 4.389 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 8.469 ; 8.536 ; 8.536 ; 8.469 ;
; A[0]        ; D[1]          ; 8.529 ; 8.659 ; 8.659 ; 8.529 ;
; A[0]        ; D[2]          ; 8.288 ; 8.328 ; 8.328 ; 8.288 ;
; A[0]        ; D[3]          ; 8.421 ; 8.475 ; 8.475 ; 8.421 ;
; A[0]        ; D[4]          ; 8.094 ; 8.169 ; 8.169 ; 8.094 ;
; A[0]        ; D[5]          ; 8.406 ; 7.732 ; 7.732 ; 8.406 ;
; A[0]        ; D[6]          ; 8.239 ; 7.651 ; 7.651 ; 8.239 ;
; A[0]        ; D[7]          ; 8.421 ; 7.827 ; 7.827 ; 8.421 ;
; A[0]        ; LEDR[9]       ; 7.507 ;       ;       ; 7.507 ;
; A[0]        ; SRAM_ADDR[0]  ; 5.860 ;       ;       ; 5.860 ;
; A[0]        ; SRAM_CE_N     ; 7.687 ;       ;       ; 7.687 ;
; A[0]        ; SRAM_DQ[0]    ; 8.121 ; 8.121 ; 8.121 ; 8.121 ;
; A[0]        ; SRAM_DQ[1]    ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; A[0]        ; SRAM_DQ[2]    ; 8.022 ; 8.022 ; 8.022 ; 8.022 ;
; A[0]        ; SRAM_DQ[3]    ; 8.032 ; 8.032 ; 8.032 ; 8.032 ;
; A[0]        ; SRAM_DQ[4]    ; 8.048 ; 8.048 ; 8.048 ; 8.048 ;
; A[0]        ; SRAM_DQ[5]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[0]        ; SRAM_DQ[6]    ; 8.163 ; 8.163 ; 8.163 ; 8.163 ;
; A[0]        ; SRAM_DQ[7]    ; 8.172 ; 8.172 ; 8.172 ; 8.172 ;
; A[0]        ; SRAM_DQ[8]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[9]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[10]   ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; A[0]        ; SRAM_DQ[11]   ; 8.004 ; 8.004 ; 8.004 ; 8.004 ;
; A[0]        ; SRAM_DQ[12]   ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[0]        ; SRAM_DQ[13]   ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[14]   ; 8.016 ; 8.016 ; 8.016 ; 8.016 ;
; A[0]        ; SRAM_DQ[15]   ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; A[1]        ; D[0]          ; 8.358 ; 8.425 ; 8.425 ; 8.358 ;
; A[1]        ; D[1]          ; 8.418 ; 8.548 ; 8.548 ; 8.418 ;
; A[1]        ; D[2]          ; 8.204 ; 8.217 ; 8.217 ; 8.204 ;
; A[1]        ; D[3]          ; 8.376 ; 8.376 ; 8.376 ; 8.376 ;
; A[1]        ; D[4]          ; 7.983 ; 8.058 ; 8.058 ; 7.983 ;
; A[1]        ; D[5]          ; 8.295 ; 7.621 ; 7.621 ; 8.295 ;
; A[1]        ; D[6]          ; 8.128 ; 7.540 ; 7.540 ; 8.128 ;
; A[1]        ; D[7]          ; 8.310 ; 7.716 ; 7.716 ; 8.310 ;
; A[1]        ; LEDR[9]       ; 7.396 ;       ;       ; 7.396 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885 ;       ;       ; 5.885 ;
; A[1]        ; SRAM_CE_N     ; 7.576 ;       ;       ; 7.576 ;
; A[1]        ; SRAM_DQ[0]    ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; A[1]        ; SRAM_DQ[1]    ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; A[1]        ; SRAM_DQ[2]    ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; A[1]        ; SRAM_DQ[3]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[1]        ; SRAM_DQ[4]    ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; A[1]        ; SRAM_DQ[5]    ; 7.936 ; 7.936 ; 7.936 ; 7.936 ;
; A[1]        ; SRAM_DQ[6]    ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[1]        ; SRAM_DQ[7]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[1]        ; SRAM_DQ[8]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[9]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[10]   ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[1]        ; SRAM_DQ[11]   ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[1]        ; SRAM_DQ[12]   ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[1]        ; SRAM_DQ[13]   ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; A[1]        ; SRAM_DQ[14]   ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; A[1]        ; SRAM_DQ[15]   ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[3]        ; BUSDIR_n      ;       ; 7.267 ; 7.267 ;       ;
; A[3]        ; D[0]          ; 9.084 ; 9.084 ; 9.084 ; 9.084 ;
; A[3]        ; D[1]          ; 9.146 ; 9.146 ; 9.146 ; 9.146 ;
; A[3]        ; D[2]          ; 8.910 ; 8.910 ; 8.910 ; 8.910 ;
; A[3]        ; D[3]          ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[3]        ; D[4]          ; 8.463 ; 8.505 ; 8.505 ; 8.463 ;
; A[3]        ; D[5]          ; 8.742 ; 8.134 ; 8.134 ; 8.742 ;
; A[3]        ; D[6]          ; 8.575 ; 8.053 ; 8.053 ; 8.575 ;
; A[3]        ; D[7]          ; 8.757 ; 8.225 ; 8.225 ; 8.757 ;
; A[3]        ; LEDR[9]       ; 7.843 ;       ;       ; 7.843 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.707 ;       ;       ; 5.707 ;
; A[3]        ; SRAM_CE_N     ; 8.023 ;       ;       ; 8.023 ;
; A[3]        ; SRAM_DQ[0]    ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[3]        ; SRAM_DQ[1]    ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[3]        ; SRAM_DQ[2]    ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; A[3]        ; SRAM_DQ[3]    ; 8.368 ; 8.368 ; 8.368 ; 8.368 ;
; A[3]        ; SRAM_DQ[4]    ; 8.384 ; 8.384 ; 8.384 ; 8.384 ;
; A[3]        ; SRAM_DQ[5]    ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; A[3]        ; SRAM_DQ[6]    ; 8.499 ; 8.499 ; 8.499 ; 8.499 ;
; A[3]        ; SRAM_DQ[7]    ; 8.508 ; 8.508 ; 8.508 ; 8.508 ;
; A[3]        ; SRAM_DQ[8]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[9]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[10]   ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; A[3]        ; SRAM_DQ[11]   ; 8.340 ; 8.340 ; 8.340 ; 8.340 ;
; A[3]        ; SRAM_DQ[12]   ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[3]        ; SRAM_DQ[13]   ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[3]        ; SRAM_DQ[14]   ; 8.352 ; 8.352 ; 8.352 ; 8.352 ;
; A[3]        ; SRAM_DQ[15]   ; 8.439 ; 8.439 ; 8.439 ; 8.439 ;
; A[3]        ; U1OE_n        ;       ; 7.252 ; 7.252 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.244 ; 7.244 ;       ;
; A[4]        ; D[0]          ; 9.061 ; 9.061 ; 9.061 ; 9.061 ;
; A[4]        ; D[1]          ; 9.123 ; 9.123 ; 9.123 ; 9.123 ;
; A[4]        ; D[2]          ; 8.887 ; 8.887 ; 8.887 ; 8.887 ;
; A[4]        ; D[3]          ; 9.087 ; 9.087 ; 9.087 ; 9.087 ;
; A[4]        ; D[4]          ; 8.440 ; 8.482 ; 8.482 ; 8.440 ;
; A[4]        ; D[5]          ; 8.719 ; 8.111 ; 8.111 ; 8.719 ;
; A[4]        ; D[6]          ; 8.552 ; 8.030 ; 8.030 ; 8.552 ;
; A[4]        ; D[7]          ; 8.734 ; 8.202 ; 8.202 ; 8.734 ;
; A[4]        ; HEX0[0]       ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; A[4]        ; HEX0[1]       ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; A[4]        ; HEX0[2]       ;       ; 6.333 ; 6.333 ;       ;
; A[4]        ; HEX0[3]       ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[4]        ; HEX0[4]       ; 6.519 ;       ;       ; 6.519 ;
; A[4]        ; HEX0[5]       ; 6.330 ;       ;       ; 6.330 ;
; A[4]        ; HEX0[6]       ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[4]        ; LEDR[9]       ; 7.820 ;       ;       ; 7.820 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.000 ;       ;       ; 8.000 ;
; A[4]        ; SRAM_DQ[0]    ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; A[4]        ; SRAM_DQ[1]    ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; A[4]        ; SRAM_DQ[2]    ; 8.335 ; 8.335 ; 8.335 ; 8.335 ;
; A[4]        ; SRAM_DQ[3]    ; 8.345 ; 8.345 ; 8.345 ; 8.345 ;
; A[4]        ; SRAM_DQ[4]    ; 8.361 ; 8.361 ; 8.361 ; 8.361 ;
; A[4]        ; SRAM_DQ[5]    ; 8.360 ; 8.360 ; 8.360 ; 8.360 ;
; A[4]        ; SRAM_DQ[6]    ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[4]        ; SRAM_DQ[7]    ; 8.485 ; 8.485 ; 8.485 ; 8.485 ;
; A[4]        ; SRAM_DQ[8]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[9]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[10]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[4]        ; SRAM_DQ[11]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[4]        ; SRAM_DQ[12]   ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[4]        ; SRAM_DQ[13]   ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[4]        ; SRAM_DQ[14]   ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[4]        ; SRAM_DQ[15]   ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[4]        ; U1OE_n        ;       ; 7.229 ; 7.229 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.233 ; 7.233 ;       ;
; A[5]        ; D[0]          ; 9.050 ; 9.050 ; 9.050 ; 9.050 ;
; A[5]        ; D[1]          ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[5]        ; D[2]          ; 8.876 ; 8.876 ; 8.876 ; 8.876 ;
; A[5]        ; D[3]          ; 9.076 ; 9.076 ; 9.076 ; 9.076 ;
; A[5]        ; D[4]          ; 8.429 ; 8.471 ; 8.471 ; 8.429 ;
; A[5]        ; D[5]          ; 8.708 ; 8.100 ; 8.100 ; 8.708 ;
; A[5]        ; D[6]          ; 8.541 ; 8.019 ; 8.019 ; 8.541 ;
; A[5]        ; D[7]          ; 8.723 ; 8.191 ; 8.191 ; 8.723 ;
; A[5]        ; HEX0[0]       ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; A[5]        ; HEX0[1]       ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; A[5]        ; HEX0[2]       ; 6.302 ;       ;       ; 6.302 ;
; A[5]        ; HEX0[3]       ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; A[5]        ; HEX0[4]       ;       ; 6.481 ; 6.481 ;       ;
; A[5]        ; HEX0[5]       ; 6.298 ; 6.298 ; 6.298 ; 6.298 ;
; A[5]        ; HEX0[6]       ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; A[5]        ; LEDR[9]       ; 7.809 ;       ;       ; 7.809 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330 ;       ;       ; 5.330 ;
; A[5]        ; SRAM_CE_N     ; 7.989 ;       ;       ; 7.989 ;
; A[5]        ; SRAM_DQ[0]    ; 8.423 ; 8.423 ; 8.423 ; 8.423 ;
; A[5]        ; SRAM_DQ[1]    ; 8.433 ; 8.433 ; 8.433 ; 8.433 ;
; A[5]        ; SRAM_DQ[2]    ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; A[5]        ; SRAM_DQ[3]    ; 8.334 ; 8.334 ; 8.334 ; 8.334 ;
; A[5]        ; SRAM_DQ[4]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[5]        ; SRAM_DQ[5]    ; 8.349 ; 8.349 ; 8.349 ; 8.349 ;
; A[5]        ; SRAM_DQ[6]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[5]        ; SRAM_DQ[7]    ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[5]        ; SRAM_DQ[8]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[9]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[10]   ; 8.307 ; 8.307 ; 8.307 ; 8.307 ;
; A[5]        ; SRAM_DQ[11]   ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[5]        ; SRAM_DQ[12]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[13]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[5]        ; SRAM_DQ[14]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[5]        ; SRAM_DQ[15]   ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; A[5]        ; U1OE_n        ;       ; 7.218 ; 7.218 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 6.755 ; 6.755 ;       ;
; A[6]        ; D[0]          ; 8.780 ; 8.780 ; 8.780 ; 8.780 ;
; A[6]        ; D[1]          ; 8.842 ; 8.895 ; 8.895 ; 8.842 ;
; A[6]        ; D[2]          ; 8.606 ; 8.606 ; 8.606 ; 8.606 ;
; A[6]        ; D[3]          ; 8.806 ; 8.806 ; 8.806 ; 8.806 ;
; A[6]        ; D[4]          ; 8.330 ; 8.405 ; 8.405 ; 8.330 ;
; A[6]        ; D[5]          ; 8.642 ; 7.968 ; 7.968 ; 8.642 ;
; A[6]        ; D[6]          ; 8.475 ; 7.887 ; 7.887 ; 8.475 ;
; A[6]        ; D[7]          ; 8.657 ; 8.063 ; 8.063 ; 8.657 ;
; A[6]        ; HEX0[0]       ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[6]        ; HEX0[1]       ; 6.445 ;       ;       ; 6.445 ;
; A[6]        ; HEX0[2]       ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; A[6]        ; HEX0[3]       ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; A[6]        ; HEX0[4]       ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[6]        ; HEX0[5]       ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; A[6]        ; HEX0[6]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[6]        ; LEDR[9]       ; 7.743 ;       ;       ; 7.743 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[6]        ; SRAM_CE_N     ; 7.923 ;       ;       ; 7.923 ;
; A[6]        ; SRAM_DQ[0]    ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[6]        ; SRAM_DQ[1]    ; 8.367 ; 8.367 ; 8.367 ; 8.367 ;
; A[6]        ; SRAM_DQ[2]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; A[6]        ; SRAM_DQ[3]    ; 8.268 ; 8.268 ; 8.268 ; 8.268 ;
; A[6]        ; SRAM_DQ[4]    ; 8.284 ; 8.284 ; 8.284 ; 8.284 ;
; A[6]        ; SRAM_DQ[5]    ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[6]        ; SRAM_DQ[6]    ; 8.399 ; 8.399 ; 8.399 ; 8.399 ;
; A[6]        ; SRAM_DQ[7]    ; 8.408 ; 8.408 ; 8.408 ; 8.408 ;
; A[6]        ; SRAM_DQ[8]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[9]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[10]   ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; A[6]        ; SRAM_DQ[11]   ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; A[6]        ; SRAM_DQ[12]   ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; A[6]        ; SRAM_DQ[13]   ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; A[6]        ; SRAM_DQ[14]   ; 8.252 ; 8.252 ; 8.252 ; 8.252 ;
; A[6]        ; SRAM_DQ[15]   ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; A[6]        ; U1OE_n        ;       ; 6.740 ; 6.740 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 6.857 ; 6.857 ;       ;
; A[7]        ; D[0]          ; 9.181 ; 9.181 ; 9.181 ; 9.181 ;
; A[7]        ; D[1]          ; 9.243 ; 9.296 ; 9.296 ; 9.243 ;
; A[7]        ; D[2]          ; 9.007 ; 9.007 ; 9.007 ; 9.007 ;
; A[7]        ; D[3]          ; 9.207 ; 9.207 ; 9.207 ; 9.207 ;
; A[7]        ; D[4]          ; 8.731 ; 8.806 ; 8.806 ; 8.731 ;
; A[7]        ; D[5]          ; 9.043 ; 8.369 ; 8.369 ; 9.043 ;
; A[7]        ; D[6]          ; 8.876 ; 8.288 ; 8.288 ; 8.876 ;
; A[7]        ; D[7]          ; 9.058 ; 8.464 ; 8.464 ; 9.058 ;
; A[7]        ; HEX0[0]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[7]        ; HEX0[1]       ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; A[7]        ; HEX0[2]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[3]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[4]       ;       ; 6.650 ; 6.650 ;       ;
; A[7]        ; HEX0[5]       ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; A[7]        ; HEX0[6]       ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; A[7]        ; LEDR[9]       ; 8.144 ;       ;       ; 8.144 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[7]        ; SRAM_CE_N     ; 8.324 ;       ;       ; 8.324 ;
; A[7]        ; SRAM_DQ[0]    ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; A[7]        ; SRAM_DQ[1]    ; 8.768 ; 8.768 ; 8.768 ; 8.768 ;
; A[7]        ; SRAM_DQ[2]    ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[7]        ; SRAM_DQ[3]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[7]        ; SRAM_DQ[4]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[7]        ; SRAM_DQ[5]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; A[7]        ; SRAM_DQ[6]    ; 8.800 ; 8.800 ; 8.800 ; 8.800 ;
; A[7]        ; SRAM_DQ[7]    ; 8.809 ; 8.809 ; 8.809 ; 8.809 ;
; A[7]        ; SRAM_DQ[8]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[9]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[10]   ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; A[7]        ; SRAM_DQ[11]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; A[7]        ; SRAM_DQ[12]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[7]        ; SRAM_DQ[13]   ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[7]        ; SRAM_DQ[14]   ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; A[7]        ; SRAM_DQ[15]   ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; A[7]        ; U1OE_n        ;       ; 6.860 ; 6.860 ;       ;
; A[8]        ; D[0]          ; 9.062 ; 9.219 ; 9.219 ; 9.062 ;
; A[8]        ; D[1]          ; 9.122 ; 9.342 ; 9.342 ; 9.122 ;
; A[8]        ; D[2]          ; 8.881 ; 9.011 ; 9.011 ; 8.881 ;
; A[8]        ; D[3]          ; 8.961 ; 9.158 ; 9.158 ; 8.961 ;
; A[8]        ; D[4]          ; 8.687 ; 8.852 ; 8.852 ; 8.687 ;
; A[8]        ; D[5]          ; 8.999 ; 8.504 ; 8.504 ; 8.999 ;
; A[8]        ; D[6]          ; 8.832 ; 8.423 ; 8.423 ; 8.832 ;
; A[8]        ; D[7]          ; 9.014 ; 8.599 ; 8.599 ; 9.014 ;
; A[8]        ; HEX1[0]       ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; A[8]        ; HEX1[1]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[8]        ; HEX1[2]       ;       ; 5.715 ; 5.715 ;       ;
; A[8]        ; HEX1[3]       ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[8]        ; HEX1[4]       ; 5.740 ;       ;       ; 5.740 ;
; A[8]        ; HEX1[5]       ; 5.892 ;       ;       ; 5.892 ;
; A[8]        ; HEX1[6]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[8]        ; LEDR[9]       ; 8.043 ;       ;       ; 8.043 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.692 ;       ;       ; 5.692 ;
; A[8]        ; SRAM_CE_N     ; 8.223 ;       ;       ; 8.223 ;
; A[8]        ; SRAM_DQ[0]    ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[8]        ; SRAM_DQ[1]    ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[8]        ; SRAM_DQ[2]    ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[8]        ; SRAM_DQ[3]    ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[8]        ; SRAM_DQ[4]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[8]        ; SRAM_DQ[5]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; A[8]        ; SRAM_DQ[6]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[8]        ; SRAM_DQ[7]    ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; A[8]        ; SRAM_DQ[8]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[9]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[10]   ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; A[8]        ; SRAM_DQ[11]   ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[8]        ; SRAM_DQ[12]   ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; A[8]        ; SRAM_DQ[13]   ; 8.551 ; 8.551 ; 8.551 ; 8.551 ;
; A[8]        ; SRAM_DQ[14]   ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[8]        ; SRAM_DQ[15]   ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; A[9]        ; D[0]          ; 9.090 ; 9.247 ; 9.247 ; 9.090 ;
; A[9]        ; D[1]          ; 9.150 ; 9.370 ; 9.370 ; 9.150 ;
; A[9]        ; D[2]          ; 8.909 ; 9.039 ; 9.039 ; 8.909 ;
; A[9]        ; D[3]          ; 8.989 ; 9.186 ; 9.186 ; 8.989 ;
; A[9]        ; D[4]          ; 8.715 ; 8.880 ; 8.880 ; 8.715 ;
; A[9]        ; D[5]          ; 9.027 ; 8.532 ; 8.532 ; 9.027 ;
; A[9]        ; D[6]          ; 8.860 ; 8.451 ; 8.451 ; 8.860 ;
; A[9]        ; D[7]          ; 9.042 ; 8.627 ; 8.627 ; 9.042 ;
; A[9]        ; HEX1[0]       ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; A[9]        ; HEX1[1]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[9]        ; HEX1[2]       ; 5.760 ;       ;       ; 5.760 ;
; A[9]        ; HEX1[3]       ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; A[9]        ; HEX1[4]       ;       ; 5.778 ; 5.778 ;       ;
; A[9]        ; HEX1[5]       ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; A[9]        ; HEX1[6]       ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; A[9]        ; LEDR[9]       ; 8.071 ;       ;       ; 8.071 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.538 ;       ;       ; 5.538 ;
; A[9]        ; SRAM_CE_N     ; 8.251 ;       ;       ; 8.251 ;
; A[9]        ; SRAM_DQ[0]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[9]        ; SRAM_DQ[1]    ; 8.695 ; 8.695 ; 8.695 ; 8.695 ;
; A[9]        ; SRAM_DQ[2]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; A[9]        ; SRAM_DQ[3]    ; 8.596 ; 8.596 ; 8.596 ; 8.596 ;
; A[9]        ; SRAM_DQ[4]    ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; A[9]        ; SRAM_DQ[5]    ; 8.611 ; 8.611 ; 8.611 ; 8.611 ;
; A[9]        ; SRAM_DQ[6]    ; 8.727 ; 8.727 ; 8.727 ; 8.727 ;
; A[9]        ; SRAM_DQ[7]    ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; A[9]        ; SRAM_DQ[8]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[9]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[10]   ; 8.569 ; 8.569 ; 8.569 ; 8.569 ;
; A[9]        ; SRAM_DQ[11]   ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[9]        ; SRAM_DQ[12]   ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[9]        ; SRAM_DQ[13]   ; 8.579 ; 8.579 ; 8.579 ; 8.579 ;
; A[9]        ; SRAM_DQ[14]   ; 8.580 ; 8.580 ; 8.580 ; 8.580 ;
; A[9]        ; SRAM_DQ[15]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[10]       ; D[0]          ; 9.148 ; 9.305 ; 9.305 ; 9.148 ;
; A[10]       ; D[1]          ; 9.208 ; 9.428 ; 9.428 ; 9.208 ;
; A[10]       ; D[2]          ; 8.967 ; 9.097 ; 9.097 ; 8.967 ;
; A[10]       ; D[3]          ; 9.047 ; 9.244 ; 9.244 ; 9.047 ;
; A[10]       ; D[4]          ; 8.773 ; 8.938 ; 8.938 ; 8.773 ;
; A[10]       ; D[5]          ; 9.085 ; 8.590 ; 8.590 ; 9.085 ;
; A[10]       ; D[6]          ; 8.918 ; 8.509 ; 8.509 ; 8.918 ;
; A[10]       ; D[7]          ; 9.100 ; 8.685 ; 8.685 ; 9.100 ;
; A[10]       ; HEX1[0]       ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; A[10]       ; HEX1[1]       ; 5.819 ;       ;       ; 5.819 ;
; A[10]       ; HEX1[2]       ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[10]       ; HEX1[3]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[10]       ; HEX1[4]       ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; A[10]       ; HEX1[5]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; A[10]       ; HEX1[6]       ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; A[10]       ; LEDR[9]       ; 8.129 ;       ;       ; 8.129 ;
; A[10]       ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]       ; SRAM_CE_N     ; 8.309 ;       ;       ; 8.309 ;
; A[10]       ; SRAM_DQ[0]    ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; A[10]       ; SRAM_DQ[1]    ; 8.753 ; 8.753 ; 8.753 ; 8.753 ;
; A[10]       ; SRAM_DQ[2]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[10]       ; SRAM_DQ[3]    ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; A[10]       ; SRAM_DQ[4]    ; 8.670 ; 8.670 ; 8.670 ; 8.670 ;
; A[10]       ; SRAM_DQ[5]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[10]       ; SRAM_DQ[6]    ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; A[10]       ; SRAM_DQ[7]    ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[10]       ; SRAM_DQ[8]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[9]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[10]   ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[10]       ; SRAM_DQ[11]   ; 8.626 ; 8.626 ; 8.626 ; 8.626 ;
; A[10]       ; SRAM_DQ[12]   ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; A[10]       ; SRAM_DQ[13]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[10]       ; SRAM_DQ[14]   ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[10]       ; SRAM_DQ[15]   ; 8.725 ; 8.725 ; 8.725 ; 8.725 ;
; A[11]       ; D[0]          ; 9.060 ; 9.217 ; 9.217 ; 9.060 ;
; A[11]       ; D[1]          ; 9.120 ; 9.340 ; 9.340 ; 9.120 ;
; A[11]       ; D[2]          ; 8.879 ; 9.009 ; 9.009 ; 8.879 ;
; A[11]       ; D[3]          ; 8.959 ; 9.156 ; 9.156 ; 8.959 ;
; A[11]       ; D[4]          ; 8.685 ; 8.850 ; 8.850 ; 8.685 ;
; A[11]       ; D[5]          ; 8.997 ; 8.502 ; 8.502 ; 8.997 ;
; A[11]       ; D[6]          ; 8.830 ; 8.421 ; 8.421 ; 8.830 ;
; A[11]       ; D[7]          ; 9.012 ; 8.597 ; 8.597 ; 9.012 ;
; A[11]       ; HEX1[0]       ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[11]       ; HEX1[1]       ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; A[11]       ; HEX1[2]       ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; A[11]       ; HEX1[3]       ; 5.744 ; 5.744 ; 5.744 ; 5.744 ;
; A[11]       ; HEX1[4]       ;       ; 5.754 ; 5.754 ;       ;
; A[11]       ; HEX1[5]       ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; A[11]       ; HEX1[6]       ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[11]       ; LEDR[9]       ; 8.041 ;       ;       ; 8.041 ;
; A[11]       ; SRAM_ADDR[11] ; 5.647 ;       ;       ; 5.647 ;
; A[11]       ; SRAM_CE_N     ; 8.221 ;       ;       ; 8.221 ;
; A[11]       ; SRAM_DQ[0]    ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[11]       ; SRAM_DQ[1]    ; 8.665 ; 8.665 ; 8.665 ; 8.665 ;
; A[11]       ; SRAM_DQ[2]    ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; A[11]       ; SRAM_DQ[3]    ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[11]       ; SRAM_DQ[4]    ; 8.582 ; 8.582 ; 8.582 ; 8.582 ;
; A[11]       ; SRAM_DQ[5]    ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; A[11]       ; SRAM_DQ[6]    ; 8.697 ; 8.697 ; 8.697 ; 8.697 ;
; A[11]       ; SRAM_DQ[7]    ; 8.706 ; 8.706 ; 8.706 ; 8.706 ;
; A[11]       ; SRAM_DQ[8]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[9]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[10]   ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[11]       ; SRAM_DQ[11]   ; 8.538 ; 8.538 ; 8.538 ; 8.538 ;
; A[11]       ; SRAM_DQ[12]   ; 8.446 ; 8.446 ; 8.446 ; 8.446 ;
; A[11]       ; SRAM_DQ[13]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[11]       ; SRAM_DQ[14]   ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[11]       ; SRAM_DQ[15]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[12]       ; D[0]          ; 8.528 ; 8.693 ; 8.693 ; 8.528 ;
; A[12]       ; D[1]          ; 8.588 ; 8.816 ; 8.816 ; 8.588 ;
; A[12]       ; D[2]          ; 8.347 ; 8.485 ; 8.485 ; 8.347 ;
; A[12]       ; D[3]          ; 8.427 ; 8.632 ; 8.632 ; 8.427 ;
; A[12]       ; D[4]          ; 8.153 ; 8.326 ; 8.326 ; 8.153 ;
; A[12]       ; D[5]          ; 8.465 ; 8.042 ; 8.042 ; 8.465 ;
; A[12]       ; D[6]          ; 8.298 ; 7.961 ; 7.961 ; 8.298 ;
; A[12]       ; D[7]          ; 8.480 ; 8.137 ; 8.137 ; 8.480 ;
; A[12]       ; HEX2[0]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[12]       ; HEX2[1]       ; 5.680 ; 5.680 ; 5.680 ; 5.680 ;
; A[12]       ; HEX2[2]       ;       ; 5.720 ; 5.720 ;       ;
; A[12]       ; HEX2[3]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[12]       ; HEX2[4]       ; 5.773 ;       ;       ; 5.773 ;
; A[12]       ; HEX2[5]       ; 5.814 ;       ;       ; 5.814 ;
; A[12]       ; HEX2[6]       ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[12]       ; LEDR[9]       ; 7.451 ;       ;       ; 7.451 ;
; A[12]       ; SRAM_ADDR[12] ; 5.736 ;       ;       ; 5.736 ;
; A[12]       ; SRAM_CE_N     ; 7.631 ;       ;       ; 7.631 ;
; A[12]       ; SRAM_DQ[0]    ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; A[12]       ; SRAM_DQ[1]    ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[12]       ; SRAM_DQ[2]    ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; A[12]       ; SRAM_DQ[3]    ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; A[12]       ; SRAM_DQ[4]    ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[12]       ; SRAM_DQ[5]    ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; A[12]       ; SRAM_DQ[6]    ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[12]       ; SRAM_DQ[7]    ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[12]       ; SRAM_DQ[8]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[9]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[10]   ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; A[12]       ; SRAM_DQ[11]   ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; A[12]       ; SRAM_DQ[12]   ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; A[12]       ; SRAM_DQ[13]   ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[12]       ; SRAM_DQ[14]   ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; A[12]       ; SRAM_DQ[15]   ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[13]       ; D[0]          ; 8.597 ; 8.762 ; 8.762 ; 8.597 ;
; A[13]       ; D[1]          ; 8.657 ; 8.885 ; 8.885 ; 8.657 ;
; A[13]       ; D[2]          ; 8.416 ; 8.554 ; 8.554 ; 8.416 ;
; A[13]       ; D[3]          ; 8.496 ; 8.701 ; 8.701 ; 8.496 ;
; A[13]       ; D[4]          ; 8.222 ; 8.395 ; 8.395 ; 8.222 ;
; A[13]       ; D[5]          ; 8.534 ; 8.111 ; 8.111 ; 8.534 ;
; A[13]       ; D[6]          ; 8.367 ; 8.030 ; 8.030 ; 8.367 ;
; A[13]       ; D[7]          ; 8.549 ; 8.206 ; 8.206 ; 8.549 ;
; A[13]       ; HEX2[0]       ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; A[13]       ; HEX2[1]       ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; A[13]       ; HEX2[2]       ; 5.808 ;       ;       ; 5.808 ;
; A[13]       ; HEX2[3]       ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; A[13]       ; HEX2[4]       ;       ; 5.855 ; 5.855 ;       ;
; A[13]       ; HEX2[5]       ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[13]       ; HEX2[6]       ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[13]       ; LEDR[9]       ; 7.520 ;       ;       ; 7.520 ;
; A[13]       ; SRAM_ADDR[13] ; 5.720 ;       ;       ; 5.720 ;
; A[13]       ; SRAM_CE_N     ; 7.700 ;       ;       ; 7.700 ;
; A[13]       ; SRAM_DQ[0]    ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; A[13]       ; SRAM_DQ[1]    ; 8.144 ; 8.144 ; 8.144 ; 8.144 ;
; A[13]       ; SRAM_DQ[2]    ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; A[13]       ; SRAM_DQ[3]    ; 8.045 ; 8.045 ; 8.045 ; 8.045 ;
; A[13]       ; SRAM_DQ[4]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[13]       ; SRAM_DQ[5]    ; 8.060 ; 8.060 ; 8.060 ; 8.060 ;
; A[13]       ; SRAM_DQ[6]    ; 8.176 ; 8.176 ; 8.176 ; 8.176 ;
; A[13]       ; SRAM_DQ[7]    ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; A[13]       ; SRAM_DQ[8]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[9]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[10]   ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; A[13]       ; SRAM_DQ[11]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[13]       ; SRAM_DQ[12]   ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[13]       ; SRAM_DQ[13]   ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; A[13]       ; SRAM_DQ[14]   ; 8.029 ; 8.029 ; 8.029 ; 8.029 ;
; A[13]       ; SRAM_DQ[15]   ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[14]       ; D[0]          ; 9.387 ; 9.387 ; 9.387 ; 9.387 ;
; A[14]       ; D[1]          ; 9.531 ; 9.531 ; 9.531 ; 9.531 ;
; A[14]       ; D[2]          ; 9.225 ; 9.225 ; 9.225 ; 9.225 ;
; A[14]       ; D[3]          ; 9.314 ; 9.314 ; 9.314 ; 9.314 ;
; A[14]       ; D[4]          ; 8.977 ; 8.977 ; 8.977 ; 8.977 ;
; A[14]       ; D[5]          ; 9.253 ; 9.253 ; 9.253 ; 9.253 ;
; A[14]       ; D[6]          ; 9.083 ; 9.083 ; 9.083 ; 9.083 ;
; A[14]       ; D[7]          ; 9.265 ; 9.265 ; 9.265 ; 9.265 ;
; A[14]       ; HEX2[0]       ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; A[14]       ; HEX2[1]       ; 8.033 ; 8.033 ; 8.033 ; 8.033 ;
; A[14]       ; HEX2[2]       ; 8.076 ; 8.076 ; 8.076 ; 8.076 ;
; A[14]       ; HEX2[3]       ; 8.077 ; 8.077 ; 8.077 ; 8.077 ;
; A[14]       ; HEX2[4]       ; 8.132 ; 8.132 ; 8.132 ; 8.132 ;
; A[14]       ; HEX2[5]       ; 8.163 ; 8.163 ; 8.163 ; 8.163 ;
; A[14]       ; HEX2[6]       ; 8.193 ; 8.193 ; 8.193 ; 8.193 ;
; A[14]       ; HEX3[0]       ; 8.560 ; 8.560 ; 8.560 ; 8.560 ;
; A[14]       ; HEX3[1]       ; 8.824 ; 8.824 ; 8.824 ; 8.824 ;
; A[14]       ; HEX3[2]       ; 8.707 ; 8.707 ; 8.707 ; 8.707 ;
; A[14]       ; HEX3[3]       ; 8.521 ; 8.521 ; 8.521 ; 8.521 ;
; A[14]       ; HEX3[4]       ; 8.380 ; 8.380 ; 8.380 ; 8.380 ;
; A[14]       ; HEX3[5]       ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[14]       ; HEX3[6]       ; 8.689 ; 8.689 ; 8.689 ; 8.689 ;
; A[14]       ; LEDR[9]       ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; A[14]       ; SRAM_ADDR[14] ; 7.757 ; 7.757 ; 7.757 ; 7.757 ;
; A[14]       ; SRAM_ADDR[15] ; 8.386 ; 8.386 ; 8.386 ; 8.386 ;
; A[14]       ; SRAM_ADDR[16] ; 8.389 ; 8.389 ; 8.389 ; 8.389 ;
; A[14]       ; SRAM_ADDR[17] ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; A[14]       ; SRAM_CE_N     ; 8.521 ; 8.521 ; 8.521 ; 8.521 ;
; A[14]       ; SRAM_DQ[0]    ; 8.955 ; 8.955 ; 8.955 ; 8.955 ;
; A[14]       ; SRAM_DQ[1]    ; 8.965 ; 8.965 ; 8.965 ; 8.965 ;
; A[14]       ; SRAM_DQ[2]    ; 8.856 ; 8.856 ; 8.856 ; 8.856 ;
; A[14]       ; SRAM_DQ[3]    ; 8.866 ; 8.866 ; 8.866 ; 8.866 ;
; A[14]       ; SRAM_DQ[4]    ; 8.882 ; 8.882 ; 8.882 ; 8.882 ;
; A[14]       ; SRAM_DQ[5]    ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; A[14]       ; SRAM_DQ[6]    ; 8.997 ; 8.997 ; 8.997 ; 8.997 ;
; A[14]       ; SRAM_DQ[7]    ; 9.006 ; 9.006 ; 9.006 ; 9.006 ;
; A[14]       ; SRAM_DQ[8]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[14]       ; SRAM_DQ[9]    ; 8.848 ; 8.848 ; 8.848 ; 8.848 ;
; A[14]       ; SRAM_DQ[10]   ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[14]       ; SRAM_DQ[11]   ; 8.838 ; 8.838 ; 8.838 ; 8.838 ;
; A[14]       ; SRAM_DQ[12]   ; 8.746 ; 8.746 ; 8.746 ; 8.746 ;
; A[14]       ; SRAM_DQ[13]   ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; A[14]       ; SRAM_DQ[14]   ; 8.850 ; 8.850 ; 8.850 ; 8.850 ;
; A[14]       ; SRAM_DQ[15]   ; 8.937 ; 8.937 ; 8.937 ; 8.937 ;
; A[14]       ; SRAM_LB_N     ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[14]       ; SRAM_UB_N     ; 8.386 ; 8.386 ; 8.386 ; 8.386 ;
; A[15]       ; D[0]          ; 9.491 ; 9.491 ; 9.491 ; 9.491 ;
; A[15]       ; D[1]          ; 9.635 ; 9.635 ; 9.635 ; 9.635 ;
; A[15]       ; D[2]          ; 9.329 ; 9.329 ; 9.329 ; 9.329 ;
; A[15]       ; D[3]          ; 9.418 ; 9.418 ; 9.418 ; 9.418 ;
; A[15]       ; D[4]          ; 9.081 ; 9.081 ; 9.081 ; 9.081 ;
; A[15]       ; D[5]          ; 9.357 ; 9.357 ; 9.357 ; 9.357 ;
; A[15]       ; D[6]          ; 9.176 ; 9.176 ; 9.176 ; 9.176 ;
; A[15]       ; D[7]          ; 9.349 ; 9.349 ; 9.349 ; 9.349 ;
; A[15]       ; HEX2[0]       ; 8.104 ; 8.104 ; 8.104 ; 8.104 ;
; A[15]       ; HEX2[1]       ; 8.036 ; 8.036 ; 8.036 ; 8.036 ;
; A[15]       ; HEX2[2]       ; 8.079 ; 8.079 ; 8.079 ; 8.079 ;
; A[15]       ; HEX2[3]       ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; A[15]       ; HEX2[4]       ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; A[15]       ; HEX2[5]       ; 8.166 ; 8.166 ; 8.166 ; 8.166 ;
; A[15]       ; HEX2[6]       ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; A[15]       ; HEX3[0]       ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; A[15]       ; HEX3[1]       ; 8.920 ; 8.920 ; 8.920 ; 8.920 ;
; A[15]       ; HEX3[2]       ; 8.803 ; 8.803 ; 8.803 ; 8.803 ;
; A[15]       ; HEX3[3]       ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; A[15]       ; HEX3[4]       ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[15]       ; HEX3[5]       ; 8.646 ; 8.646 ; 8.646 ; 8.646 ;
; A[15]       ; HEX3[6]       ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; A[15]       ; LEDR[9]       ; 8.149 ; 8.149 ; 8.149 ; 8.149 ;
; A[15]       ; SRAM_ADDR[14] ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; A[15]       ; SRAM_ADDR[15] ; 8.389 ; 8.389 ; 8.389 ; 8.389 ;
; A[15]       ; SRAM_ADDR[16] ; 8.392 ; 8.392 ; 8.392 ; 8.392 ;
; A[15]       ; SRAM_ADDR[17] ; 8.835 ; 8.835 ; 8.835 ; 8.835 ;
; A[15]       ; SRAM_CE_N     ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[15]       ; SRAM_DQ[0]    ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; A[15]       ; SRAM_DQ[1]    ; 8.982 ; 8.982 ; 8.982 ; 8.982 ;
; A[15]       ; SRAM_DQ[2]    ; 8.873 ; 8.873 ; 8.873 ; 8.873 ;
; A[15]       ; SRAM_DQ[3]    ; 8.883 ; 8.883 ; 8.883 ; 8.883 ;
; A[15]       ; SRAM_DQ[4]    ; 8.899 ; 8.899 ; 8.899 ; 8.899 ;
; A[15]       ; SRAM_DQ[5]    ; 8.898 ; 8.898 ; 8.898 ; 8.898 ;
; A[15]       ; SRAM_DQ[6]    ; 9.014 ; 9.014 ; 9.014 ; 9.014 ;
; A[15]       ; SRAM_DQ[7]    ; 9.023 ; 9.023 ; 9.023 ; 9.023 ;
; A[15]       ; SRAM_DQ[8]    ; 8.892 ; 8.892 ; 8.892 ; 8.892 ;
; A[15]       ; SRAM_DQ[9]    ; 8.892 ; 8.892 ; 8.892 ; 8.892 ;
; A[15]       ; SRAM_DQ[10]   ; 8.883 ; 8.883 ; 8.883 ; 8.883 ;
; A[15]       ; SRAM_DQ[11]   ; 8.882 ; 8.882 ; 8.882 ; 8.882 ;
; A[15]       ; SRAM_DQ[12]   ; 8.790 ; 8.790 ; 8.790 ; 8.790 ;
; A[15]       ; SRAM_DQ[13]   ; 8.893 ; 8.893 ; 8.893 ; 8.893 ;
; A[15]       ; SRAM_DQ[14]   ; 8.894 ; 8.894 ; 8.894 ; 8.894 ;
; A[15]       ; SRAM_DQ[15]   ; 8.981 ; 8.981 ; 8.981 ; 8.981 ;
; A[15]       ; SRAM_LB_N     ; 8.504 ; 8.504 ; 8.504 ; 8.504 ;
; A[15]       ; SRAM_UB_N     ; 8.490 ; 8.490 ; 8.490 ; 8.490 ;
; D[0]        ; SRAM_DQ[0]    ; 5.755 ;       ;       ; 5.755 ;
; D[0]        ; SRAM_DQ[8]    ; 5.734 ;       ;       ; 5.734 ;
; D[1]        ; SRAM_DQ[1]    ; 5.912 ;       ;       ; 5.912 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.734 ;       ;       ; 5.734 ;
; D[2]        ; SRAM_DQ[10]   ; 5.704 ;       ;       ; 5.704 ;
; D[3]        ; SRAM_DQ[3]    ; 5.628 ;       ;       ; 5.628 ;
; D[3]        ; SRAM_DQ[11]   ; 5.588 ;       ;       ; 5.588 ;
; D[4]        ; SRAM_DQ[4]    ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12]   ; 5.611 ;       ;       ; 5.611 ;
; D[5]        ; SRAM_DQ[5]    ; 5.559 ;       ;       ; 5.559 ;
; D[5]        ; SRAM_DQ[13]   ; 5.545 ;       ;       ; 5.545 ;
; D[6]        ; SRAM_DQ[6]    ; 5.500 ;       ;       ; 5.500 ;
; D[6]        ; SRAM_DQ[14]   ; 5.504 ;       ;       ; 5.504 ;
; D[7]        ; SRAM_DQ[7]    ; 5.747 ;       ;       ; 5.747 ;
; D[7]        ; SRAM_DQ[15]   ; 5.364 ;       ;       ; 5.364 ;
; IORQ_n      ; BUSDIR_n      ; 6.068 ;       ;       ; 6.068 ;
; IORQ_n      ; D[0]          ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; IORQ_n      ; D[1]          ; 8.538 ; 8.538 ; 8.538 ; 8.538 ;
; IORQ_n      ; D[2]          ; 8.333 ; 8.333 ; 8.333 ; 8.333 ;
; IORQ_n      ; D[3]          ; 8.505 ; 8.505 ; 8.505 ; 8.505 ;
; IORQ_n      ; D[4]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; IORQ_n      ; D[5]          ; 7.194 ; 6.270 ; 6.270 ; 7.194 ;
; IORQ_n      ; D[6]          ; 7.113 ; 6.307 ; 6.307 ; 7.113 ;
; IORQ_n      ; D[7]          ; 7.285 ; 6.278 ; 6.278 ; 7.285 ;
; IORQ_n      ; U1OE_n        ; 6.807 ;       ;       ; 6.807 ;
; M1_n        ; BUSDIR_n      ;       ; 6.100 ; 6.100 ;       ;
; M1_n        ; D[0]          ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; M1_n        ; D[1]          ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; M1_n        ; D[2]          ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; M1_n        ; D[3]          ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; M1_n        ; D[4]          ; 7.971 ; 7.971 ; 7.971 ; 7.971 ;
; M1_n        ; D[5]          ; 6.382 ; 7.306 ; 7.306 ; 6.382 ;
; M1_n        ; D[6]          ; 6.419 ; 7.225 ; 7.225 ; 6.419 ;
; M1_n        ; D[7]          ; 6.390 ; 7.397 ; 7.397 ; 6.390 ;
; M1_n        ; U1OE_n        ;       ; 7.021 ; 7.021 ;       ;
; MREQ_n      ; D[0]          ; 7.537 ; 7.537 ; 7.537 ; 7.537 ;
; MREQ_n      ; D[1]          ; 7.597 ; 7.678 ; 7.678 ; 7.597 ;
; MREQ_n      ; D[2]          ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; MREQ_n      ; D[3]          ; 7.436 ; 7.436 ; 7.436 ; 7.436 ;
; MREQ_n      ; D[4]          ; 7.162 ; 7.124 ; 7.124 ; 7.162 ;
; MREQ_n      ; D[5]          ; 7.474 ; 6.306 ; 6.306 ; 7.474 ;
; MREQ_n      ; D[6]          ; 7.307 ; 6.343 ; 6.343 ; 7.307 ;
; MREQ_n      ; D[7]          ; 7.489 ; 6.314 ; 6.314 ; 7.489 ;
; RD_n        ; BUSDIR_n      ; 6.398 ;       ;       ; 6.398 ;
; RD_n        ; D[0]          ; 8.921 ; 8.921 ; 8.921 ; 8.921 ;
; RD_n        ; D[1]          ; 9.025 ; 9.025 ; 9.025 ; 9.025 ;
; RD_n        ; D[2]          ; 8.820 ; 8.820 ; 8.820 ; 8.820 ;
; RD_n        ; D[3]          ; 8.992 ; 8.992 ; 8.992 ; 8.992 ;
; RD_n        ; D[4]          ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; RD_n        ; D[5]          ; 7.876 ; 6.815 ; 6.815 ; 7.876 ;
; RD_n        ; D[6]          ; 7.709 ; 6.852 ; 6.852 ; 7.709 ;
; RD_n        ; D[7]          ; 7.891 ; 6.823 ; 6.823 ; 7.891 ;
; RD_n        ; U1OE_n        ; 6.868 ;       ;       ; 6.868 ;
; SLTSL_n     ; D[0]          ; 8.208 ; 7.923 ; 7.923 ; 8.208 ;
; SLTSL_n     ; D[1]          ; 8.331 ; 8.064 ; 8.064 ; 8.331 ;
; SLTSL_n     ; D[2]          ; 8.000 ; 7.742 ; 7.742 ; 8.000 ;
; SLTSL_n     ; D[3]          ; 8.147 ; 7.822 ; 7.822 ; 8.147 ;
; SLTSL_n     ; D[4]          ; 7.841 ; 7.510 ; 7.510 ; 7.841 ;
; SLTSL_n     ; D[5]          ; 7.860 ; 6.821 ; 6.821 ; 7.860 ;
; SLTSL_n     ; D[6]          ; 7.693 ; 6.858 ; 6.858 ; 7.693 ;
; SLTSL_n     ; D[7]          ; 7.875 ; 6.829 ; 6.829 ; 7.875 ;
; SLTSL_n     ; LEDR[9]       ; 6.951 ;       ;       ; 6.951 ;
; SLTSL_n     ; SRAM_CE_N     ; 7.131 ;       ;       ; 7.131 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.466 ; 7.466 ; 7.466 ; 7.466 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.616 ; 7.616 ; 7.616 ; 7.616 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.459 ; 7.459 ; 7.459 ; 7.459 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.460 ; 7.460 ; 7.460 ; 7.460 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; SLTSL_n     ; U1OE_n        ; 6.498 ;       ;       ; 6.498 ;
; SRAM_DQ[0]  ; D[0]          ; 6.939 ;       ;       ; 6.939 ;
; SRAM_DQ[1]  ; D[1]          ; 7.132 ;       ;       ; 7.132 ;
; SRAM_DQ[2]  ; D[2]          ; 6.653 ;       ;       ; 6.653 ;
; SRAM_DQ[3]  ; D[3]          ; 6.827 ;       ;       ; 6.827 ;
; SRAM_DQ[4]  ; D[4]          ; 6.374 ;       ;       ; 6.374 ;
; SRAM_DQ[5]  ; D[5]          ; 6.694 ;       ;       ; 6.694 ;
; SRAM_DQ[6]  ; D[6]          ; 6.476 ;       ;       ; 6.476 ;
; SRAM_DQ[7]  ; D[7]          ; 6.632 ;       ;       ; 6.632 ;
; SRAM_DQ[8]  ; D[0]          ; 6.884 ;       ;       ; 6.884 ;
; SRAM_DQ[9]  ; D[1]          ; 6.905 ;       ;       ; 6.905 ;
; SRAM_DQ[10] ; D[2]          ; 6.664 ;       ;       ; 6.664 ;
; SRAM_DQ[11] ; D[3]          ; 6.743 ;       ;       ; 6.743 ;
; SRAM_DQ[12] ; D[4]          ; 6.405 ;       ;       ; 6.405 ;
; SRAM_DQ[13] ; D[5]          ; 6.831 ;       ;       ; 6.831 ;
; SRAM_DQ[14] ; D[6]          ; 6.675 ;       ;       ; 6.675 ;
; SRAM_DQ[15] ; D[7]          ; 6.879 ;       ;       ; 6.879 ;
; SW[9]       ; D[0]          ; 5.521 ; 5.809 ; 5.809 ; 5.521 ;
; SW[9]       ; D[1]          ; 5.662 ; 5.932 ; 5.932 ; 5.662 ;
; SW[9]       ; D[2]          ; 5.340 ; 5.601 ; 5.601 ; 5.340 ;
; SW[9]       ; D[3]          ; 5.420 ; 5.748 ; 5.748 ; 5.420 ;
; SW[9]       ; D[4]          ; 5.108 ; 5.442 ; 5.442 ; 5.108 ;
; SW[9]       ; D[5]          ; 4.422 ; 5.458 ; 5.458 ; 4.422 ;
; SW[9]       ; D[6]          ; 4.459 ; 5.291 ; 5.291 ; 4.459 ;
; SW[9]       ; D[7]          ; 4.430 ; 5.473 ; 5.473 ; 4.430 ;
; SW[9]       ; LEDR[9]       ;       ; 4.549 ; 4.549 ;       ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.729 ; 4.729 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; SW[9]       ; SRAM_DQ[12]   ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.058 ; 5.058 ; 5.058 ; 5.058 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; SW[9]       ; U1OE_n        ;       ; 4.099 ; 4.099 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; WR_n        ; SRAM_DQ[1]    ; 6.215 ; 6.215 ; 6.215 ; 6.215 ;
; WR_n        ; SRAM_DQ[2]    ; 6.106 ; 6.106 ; 6.106 ; 6.106 ;
; WR_n        ; SRAM_DQ[3]    ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; WR_n        ; SRAM_DQ[4]    ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; WR_n        ; SRAM_DQ[5]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; WR_n        ; SRAM_DQ[6]    ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; WR_n        ; SRAM_DQ[7]    ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; WR_n        ; SRAM_DQ[8]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[9]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[10]   ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; WR_n        ; SRAM_DQ[11]   ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; WR_n        ; SRAM_DQ[12]   ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; WR_n        ; SRAM_DQ[13]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; WR_n        ; SRAM_DQ[14]   ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; WR_n        ; SRAM_DQ[15]   ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; WR_n        ; SRAM_WE_N     ; 5.628 ;       ;       ; 5.628 ;
; WR_n        ; U1OE_n        ; 7.058 ;       ;       ; 7.058 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[0]        ; D[1]          ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; A[0]        ; D[2]          ; 7.475 ; 7.475 ; 7.475 ; 7.475 ;
; A[0]        ; D[3]          ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[0]        ; D[4]          ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[0]        ; D[5]          ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[0]        ; D[6]          ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; A[0]        ; D[7]          ; 7.205 ; 7.205 ; 7.205 ; 7.205 ;
; A[0]        ; LEDR[9]       ; 7.507 ;       ;       ; 7.507 ;
; A[0]        ; SRAM_ADDR[0]  ; 5.860 ;       ;       ; 5.860 ;
; A[0]        ; SRAM_CE_N     ; 7.687 ;       ;       ; 7.687 ;
; A[0]        ; SRAM_DQ[0]    ; 8.121 ; 8.121 ; 8.121 ; 8.121 ;
; A[0]        ; SRAM_DQ[1]    ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; A[0]        ; SRAM_DQ[2]    ; 8.022 ; 8.022 ; 8.022 ; 8.022 ;
; A[0]        ; SRAM_DQ[3]    ; 8.032 ; 8.032 ; 8.032 ; 8.032 ;
; A[0]        ; SRAM_DQ[4]    ; 8.048 ; 8.048 ; 8.048 ; 8.048 ;
; A[0]        ; SRAM_DQ[5]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[0]        ; SRAM_DQ[6]    ; 8.163 ; 8.163 ; 8.163 ; 8.163 ;
; A[0]        ; SRAM_DQ[7]    ; 8.172 ; 8.172 ; 8.172 ; 8.172 ;
; A[0]        ; SRAM_DQ[8]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[9]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[10]   ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; A[0]        ; SRAM_DQ[11]   ; 8.004 ; 8.004 ; 8.004 ; 8.004 ;
; A[0]        ; SRAM_DQ[12]   ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[0]        ; SRAM_DQ[13]   ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[14]   ; 8.016 ; 8.016 ; 8.016 ; 8.016 ;
; A[0]        ; SRAM_DQ[15]   ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; A[1]        ; D[0]          ; 7.337 ; 7.337 ; 7.337 ; 7.337 ;
; A[1]        ; D[1]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[1]        ; D[2]          ; 7.364 ; 7.364 ; 7.364 ; 7.364 ;
; A[1]        ; D[3]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[1]        ; D[4]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[1]        ; D[5]          ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[1]        ; D[6]          ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[1]        ; D[7]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[1]        ; LEDR[9]       ; 7.396 ;       ;       ; 7.396 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885 ;       ;       ; 5.885 ;
; A[1]        ; SRAM_CE_N     ; 7.576 ;       ;       ; 7.576 ;
; A[1]        ; SRAM_DQ[0]    ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; A[1]        ; SRAM_DQ[1]    ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; A[1]        ; SRAM_DQ[2]    ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; A[1]        ; SRAM_DQ[3]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[1]        ; SRAM_DQ[4]    ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; A[1]        ; SRAM_DQ[5]    ; 7.936 ; 7.936 ; 7.936 ; 7.936 ;
; A[1]        ; SRAM_DQ[6]    ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[1]        ; SRAM_DQ[7]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[1]        ; SRAM_DQ[8]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[9]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[10]   ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[1]        ; SRAM_DQ[11]   ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[1]        ; SRAM_DQ[12]   ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[1]        ; SRAM_DQ[13]   ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; A[1]        ; SRAM_DQ[14]   ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; A[1]        ; SRAM_DQ[15]   ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[3]        ; BUSDIR_n      ;       ; 7.267 ; 7.267 ;       ;
; A[3]        ; D[0]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[3]        ; D[1]          ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; A[3]        ; D[2]          ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; A[3]        ; D[3]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[3]        ; D[4]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[3]        ; D[5]          ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[3]        ; D[6]          ; 7.250 ; 7.250 ; 7.250 ; 7.250 ;
; A[3]        ; D[7]          ; 7.221 ; 7.221 ; 7.221 ; 7.221 ;
; A[3]        ; LEDR[9]       ; 7.843 ;       ;       ; 7.843 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.707 ;       ;       ; 5.707 ;
; A[3]        ; SRAM_CE_N     ; 8.023 ;       ;       ; 8.023 ;
; A[3]        ; SRAM_DQ[0]    ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[3]        ; SRAM_DQ[1]    ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[3]        ; SRAM_DQ[2]    ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; A[3]        ; SRAM_DQ[3]    ; 8.368 ; 8.368 ; 8.368 ; 8.368 ;
; A[3]        ; SRAM_DQ[4]    ; 8.384 ; 8.384 ; 8.384 ; 8.384 ;
; A[3]        ; SRAM_DQ[5]    ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; A[3]        ; SRAM_DQ[6]    ; 8.499 ; 8.499 ; 8.499 ; 8.499 ;
; A[3]        ; SRAM_DQ[7]    ; 8.508 ; 8.508 ; 8.508 ; 8.508 ;
; A[3]        ; SRAM_DQ[8]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[9]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[10]   ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; A[3]        ; SRAM_DQ[11]   ; 8.340 ; 8.340 ; 8.340 ; 8.340 ;
; A[3]        ; SRAM_DQ[12]   ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[3]        ; SRAM_DQ[13]   ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[3]        ; SRAM_DQ[14]   ; 8.352 ; 8.352 ; 8.352 ; 8.352 ;
; A[3]        ; SRAM_DQ[15]   ; 8.439 ; 8.439 ; 8.439 ; 8.439 ;
; A[3]        ; U1OE_n        ;       ; 7.028 ; 7.028 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.244 ; 7.244 ;       ;
; A[4]        ; D[0]          ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; A[4]        ; D[1]          ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; A[4]        ; D[2]          ; 7.468 ; 7.468 ; 7.468 ; 7.468 ;
; A[4]        ; D[3]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[4]        ; D[4]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[4]        ; D[5]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; A[4]        ; D[6]          ; 7.227 ; 7.227 ; 7.227 ; 7.227 ;
; A[4]        ; D[7]          ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; A[4]        ; HEX0[0]       ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; A[4]        ; HEX0[1]       ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; A[4]        ; HEX0[2]       ;       ; 6.333 ; 6.333 ;       ;
; A[4]        ; HEX0[3]       ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[4]        ; HEX0[4]       ; 6.519 ;       ;       ; 6.519 ;
; A[4]        ; HEX0[5]       ; 6.330 ;       ;       ; 6.330 ;
; A[4]        ; HEX0[6]       ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[4]        ; LEDR[9]       ; 7.820 ;       ;       ; 7.820 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.000 ;       ;       ; 8.000 ;
; A[4]        ; SRAM_DQ[0]    ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; A[4]        ; SRAM_DQ[1]    ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; A[4]        ; SRAM_DQ[2]    ; 8.335 ; 8.335 ; 8.335 ; 8.335 ;
; A[4]        ; SRAM_DQ[3]    ; 8.345 ; 8.345 ; 8.345 ; 8.345 ;
; A[4]        ; SRAM_DQ[4]    ; 8.361 ; 8.361 ; 8.361 ; 8.361 ;
; A[4]        ; SRAM_DQ[5]    ; 8.360 ; 8.360 ; 8.360 ; 8.360 ;
; A[4]        ; SRAM_DQ[6]    ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[4]        ; SRAM_DQ[7]    ; 8.485 ; 8.485 ; 8.485 ; 8.485 ;
; A[4]        ; SRAM_DQ[8]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[9]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[10]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[4]        ; SRAM_DQ[11]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[4]        ; SRAM_DQ[12]   ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[4]        ; SRAM_DQ[13]   ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[4]        ; SRAM_DQ[14]   ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[4]        ; SRAM_DQ[15]   ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[4]        ; U1OE_n        ;       ; 7.005 ; 7.005 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.233 ; 7.233 ;       ;
; A[5]        ; D[0]          ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; A[5]        ; D[1]          ; 7.427 ; 7.427 ; 7.427 ; 7.427 ;
; A[5]        ; D[2]          ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[5]        ; D[3]          ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[5]        ; D[4]          ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[5]        ; D[5]          ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; A[5]        ; D[6]          ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[5]        ; D[7]          ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; A[5]        ; HEX0[0]       ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; A[5]        ; HEX0[1]       ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; A[5]        ; HEX0[2]       ; 6.302 ;       ;       ; 6.302 ;
; A[5]        ; HEX0[3]       ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; A[5]        ; HEX0[4]       ;       ; 6.481 ; 6.481 ;       ;
; A[5]        ; HEX0[5]       ; 6.298 ; 6.298 ; 6.298 ; 6.298 ;
; A[5]        ; HEX0[6]       ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; A[5]        ; LEDR[9]       ; 7.809 ;       ;       ; 7.809 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330 ;       ;       ; 5.330 ;
; A[5]        ; SRAM_CE_N     ; 7.989 ;       ;       ; 7.989 ;
; A[5]        ; SRAM_DQ[0]    ; 8.423 ; 8.423 ; 8.423 ; 8.423 ;
; A[5]        ; SRAM_DQ[1]    ; 8.433 ; 8.433 ; 8.433 ; 8.433 ;
; A[5]        ; SRAM_DQ[2]    ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; A[5]        ; SRAM_DQ[3]    ; 8.334 ; 8.334 ; 8.334 ; 8.334 ;
; A[5]        ; SRAM_DQ[4]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[5]        ; SRAM_DQ[5]    ; 8.349 ; 8.349 ; 8.349 ; 8.349 ;
; A[5]        ; SRAM_DQ[6]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[5]        ; SRAM_DQ[7]    ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[5]        ; SRAM_DQ[8]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[9]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[10]   ; 8.307 ; 8.307 ; 8.307 ; 8.307 ;
; A[5]        ; SRAM_DQ[11]   ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[5]        ; SRAM_DQ[12]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[13]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[5]        ; SRAM_DQ[14]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[5]        ; SRAM_DQ[15]   ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; A[5]        ; U1OE_n        ;       ; 6.994 ; 6.994 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 6.755 ; 6.755 ;       ;
; A[6]        ; D[0]          ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; A[6]        ; D[1]          ; 6.949 ; 6.949 ; 6.949 ; 6.949 ;
; A[6]        ; D[2]          ; 6.979 ; 6.979 ; 6.979 ; 6.979 ;
; A[6]        ; D[3]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[6]        ; D[4]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[6]        ; D[5]          ; 6.701 ; 6.701 ; 6.701 ; 6.701 ;
; A[6]        ; D[6]          ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; A[6]        ; D[7]          ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; A[6]        ; HEX0[0]       ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[6]        ; HEX0[1]       ; 6.445 ;       ;       ; 6.445 ;
; A[6]        ; HEX0[2]       ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; A[6]        ; HEX0[3]       ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; A[6]        ; HEX0[4]       ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[6]        ; HEX0[5]       ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; A[6]        ; HEX0[6]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[6]        ; LEDR[9]       ; 7.743 ;       ;       ; 7.743 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[6]        ; SRAM_CE_N     ; 7.923 ;       ;       ; 7.923 ;
; A[6]        ; SRAM_DQ[0]    ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[6]        ; SRAM_DQ[1]    ; 8.367 ; 8.367 ; 8.367 ; 8.367 ;
; A[6]        ; SRAM_DQ[2]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; A[6]        ; SRAM_DQ[3]    ; 8.268 ; 8.268 ; 8.268 ; 8.268 ;
; A[6]        ; SRAM_DQ[4]    ; 8.284 ; 8.284 ; 8.284 ; 8.284 ;
; A[6]        ; SRAM_DQ[5]    ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[6]        ; SRAM_DQ[6]    ; 8.399 ; 8.399 ; 8.399 ; 8.399 ;
; A[6]        ; SRAM_DQ[7]    ; 8.408 ; 8.408 ; 8.408 ; 8.408 ;
; A[6]        ; SRAM_DQ[8]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[9]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[10]   ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; A[6]        ; SRAM_DQ[11]   ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; A[6]        ; SRAM_DQ[12]   ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; A[6]        ; SRAM_DQ[13]   ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; A[6]        ; SRAM_DQ[14]   ; 8.252 ; 8.252 ; 8.252 ; 8.252 ;
; A[6]        ; SRAM_DQ[15]   ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; A[6]        ; U1OE_n        ;       ; 6.601 ; 6.601 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 6.857 ; 6.857 ;       ;
; A[7]        ; D[0]          ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; A[7]        ; D[1]          ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; A[7]        ; D[2]          ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; A[7]        ; D[3]          ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; A[7]        ; D[4]          ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; A[7]        ; D[5]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; A[7]        ; D[6]          ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; A[7]        ; D[7]          ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; A[7]        ; HEX0[0]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[7]        ; HEX0[1]       ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; A[7]        ; HEX0[2]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[3]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[4]       ;       ; 6.650 ; 6.650 ;       ;
; A[7]        ; HEX0[5]       ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; A[7]        ; HEX0[6]       ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; A[7]        ; LEDR[9]       ; 8.144 ;       ;       ; 8.144 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[7]        ; SRAM_CE_N     ; 8.324 ;       ;       ; 8.324 ;
; A[7]        ; SRAM_DQ[0]    ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; A[7]        ; SRAM_DQ[1]    ; 8.768 ; 8.768 ; 8.768 ; 8.768 ;
; A[7]        ; SRAM_DQ[2]    ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[7]        ; SRAM_DQ[3]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[7]        ; SRAM_DQ[4]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[7]        ; SRAM_DQ[5]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; A[7]        ; SRAM_DQ[6]    ; 8.800 ; 8.800 ; 8.800 ; 8.800 ;
; A[7]        ; SRAM_DQ[7]    ; 8.809 ; 8.809 ; 8.809 ; 8.809 ;
; A[7]        ; SRAM_DQ[8]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[9]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[10]   ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; A[7]        ; SRAM_DQ[11]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; A[7]        ; SRAM_DQ[12]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[7]        ; SRAM_DQ[13]   ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[7]        ; SRAM_DQ[14]   ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; A[7]        ; SRAM_DQ[15]   ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; A[7]        ; U1OE_n        ;       ; 6.842 ; 6.842 ;       ;
; A[8]        ; D[0]          ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[8]        ; D[1]          ; 8.079 ; 8.079 ; 8.079 ; 8.079 ;
; A[8]        ; D[2]          ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; A[8]        ; D[3]          ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; A[8]        ; D[4]          ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; A[8]        ; D[5]          ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; A[8]        ; D[6]          ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[8]        ; D[7]          ; 7.839 ; 7.839 ; 7.839 ; 7.839 ;
; A[8]        ; HEX1[0]       ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; A[8]        ; HEX1[1]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[8]        ; HEX1[2]       ;       ; 5.715 ; 5.715 ;       ;
; A[8]        ; HEX1[3]       ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[8]        ; HEX1[4]       ; 5.740 ;       ;       ; 5.740 ;
; A[8]        ; HEX1[5]       ; 5.892 ;       ;       ; 5.892 ;
; A[8]        ; HEX1[6]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[8]        ; LEDR[9]       ; 8.043 ;       ;       ; 8.043 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.692 ;       ;       ; 5.692 ;
; A[8]        ; SRAM_CE_N     ; 8.223 ;       ;       ; 8.223 ;
; A[8]        ; SRAM_DQ[0]    ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[8]        ; SRAM_DQ[1]    ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[8]        ; SRAM_DQ[2]    ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[8]        ; SRAM_DQ[3]    ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[8]        ; SRAM_DQ[4]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[8]        ; SRAM_DQ[5]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; A[8]        ; SRAM_DQ[6]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[8]        ; SRAM_DQ[7]    ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; A[8]        ; SRAM_DQ[8]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[9]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[10]   ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; A[8]        ; SRAM_DQ[11]   ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[8]        ; SRAM_DQ[12]   ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; A[8]        ; SRAM_DQ[13]   ; 8.551 ; 8.551 ; 8.551 ; 8.551 ;
; A[8]        ; SRAM_DQ[14]   ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[8]        ; SRAM_DQ[15]   ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; A[9]        ; D[0]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[9]        ; D[1]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[9]        ; D[2]          ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; A[9]        ; D[3]          ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[9]        ; D[4]          ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[9]        ; D[5]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; A[9]        ; D[6]          ; 7.896 ; 7.896 ; 7.896 ; 7.896 ;
; A[9]        ; D[7]          ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; A[9]        ; HEX1[0]       ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; A[9]        ; HEX1[1]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[9]        ; HEX1[2]       ; 5.760 ;       ;       ; 5.760 ;
; A[9]        ; HEX1[3]       ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; A[9]        ; HEX1[4]       ;       ; 5.778 ; 5.778 ;       ;
; A[9]        ; HEX1[5]       ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; A[9]        ; HEX1[6]       ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; A[9]        ; LEDR[9]       ; 8.071 ;       ;       ; 8.071 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.538 ;       ;       ; 5.538 ;
; A[9]        ; SRAM_CE_N     ; 8.251 ;       ;       ; 8.251 ;
; A[9]        ; SRAM_DQ[0]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[9]        ; SRAM_DQ[1]    ; 8.695 ; 8.695 ; 8.695 ; 8.695 ;
; A[9]        ; SRAM_DQ[2]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; A[9]        ; SRAM_DQ[3]    ; 8.596 ; 8.596 ; 8.596 ; 8.596 ;
; A[9]        ; SRAM_DQ[4]    ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; A[9]        ; SRAM_DQ[5]    ; 8.611 ; 8.611 ; 8.611 ; 8.611 ;
; A[9]        ; SRAM_DQ[6]    ; 8.727 ; 8.727 ; 8.727 ; 8.727 ;
; A[9]        ; SRAM_DQ[7]    ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; A[9]        ; SRAM_DQ[8]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[9]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[10]   ; 8.569 ; 8.569 ; 8.569 ; 8.569 ;
; A[9]        ; SRAM_DQ[11]   ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[9]        ; SRAM_DQ[12]   ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[9]        ; SRAM_DQ[13]   ; 8.579 ; 8.579 ; 8.579 ; 8.579 ;
; A[9]        ; SRAM_DQ[14]   ; 8.580 ; 8.580 ; 8.580 ; 8.580 ;
; A[9]        ; SRAM_DQ[15]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[10]       ; D[0]          ; 8.168 ; 8.168 ; 8.168 ; 8.168 ;
; A[10]       ; D[1]          ; 8.165 ; 8.165 ; 8.165 ; 8.165 ;
; A[10]       ; D[2]          ; 8.195 ; 8.195 ; 8.195 ; 8.195 ;
; A[10]       ; D[3]          ; 8.175 ; 8.175 ; 8.175 ; 8.175 ;
; A[10]       ; D[4]          ; 8.175 ; 8.175 ; 8.175 ; 8.175 ;
; A[10]       ; D[5]          ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; A[10]       ; D[6]          ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[10]       ; D[7]          ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[10]       ; HEX1[0]       ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; A[10]       ; HEX1[1]       ; 5.819 ;       ;       ; 5.819 ;
; A[10]       ; HEX1[2]       ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[10]       ; HEX1[3]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[10]       ; HEX1[4]       ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; A[10]       ; HEX1[5]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; A[10]       ; HEX1[6]       ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; A[10]       ; LEDR[9]       ; 8.129 ;       ;       ; 8.129 ;
; A[10]       ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]       ; SRAM_CE_N     ; 8.309 ;       ;       ; 8.309 ;
; A[10]       ; SRAM_DQ[0]    ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; A[10]       ; SRAM_DQ[1]    ; 8.753 ; 8.753 ; 8.753 ; 8.753 ;
; A[10]       ; SRAM_DQ[2]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[10]       ; SRAM_DQ[3]    ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; A[10]       ; SRAM_DQ[4]    ; 8.670 ; 8.670 ; 8.670 ; 8.670 ;
; A[10]       ; SRAM_DQ[5]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[10]       ; SRAM_DQ[6]    ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; A[10]       ; SRAM_DQ[7]    ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[10]       ; SRAM_DQ[8]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[9]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[10]   ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[10]       ; SRAM_DQ[11]   ; 8.626 ; 8.626 ; 8.626 ; 8.626 ;
; A[10]       ; SRAM_DQ[12]   ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; A[10]       ; SRAM_DQ[13]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[10]       ; SRAM_DQ[14]   ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[10]       ; SRAM_DQ[15]   ; 8.725 ; 8.725 ; 8.725 ; 8.725 ;
; A[11]       ; D[0]          ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; A[11]       ; D[1]          ; 8.077 ; 8.077 ; 8.077 ; 8.077 ;
; A[11]       ; D[2]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[11]       ; D[3]          ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; A[11]       ; D[4]          ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; A[11]       ; D[5]          ; 7.829 ; 7.829 ; 7.829 ; 7.829 ;
; A[11]       ; D[6]          ; 7.866 ; 7.866 ; 7.866 ; 7.866 ;
; A[11]       ; D[7]          ; 7.837 ; 7.837 ; 7.837 ; 7.837 ;
; A[11]       ; HEX1[0]       ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[11]       ; HEX1[1]       ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; A[11]       ; HEX1[2]       ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; A[11]       ; HEX1[3]       ; 5.744 ; 5.744 ; 5.744 ; 5.744 ;
; A[11]       ; HEX1[4]       ;       ; 5.754 ; 5.754 ;       ;
; A[11]       ; HEX1[5]       ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; A[11]       ; HEX1[6]       ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[11]       ; LEDR[9]       ; 8.041 ;       ;       ; 8.041 ;
; A[11]       ; SRAM_ADDR[11] ; 5.647 ;       ;       ; 5.647 ;
; A[11]       ; SRAM_CE_N     ; 8.221 ;       ;       ; 8.221 ;
; A[11]       ; SRAM_DQ[0]    ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[11]       ; SRAM_DQ[1]    ; 8.665 ; 8.665 ; 8.665 ; 8.665 ;
; A[11]       ; SRAM_DQ[2]    ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; A[11]       ; SRAM_DQ[3]    ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[11]       ; SRAM_DQ[4]    ; 8.582 ; 8.582 ; 8.582 ; 8.582 ;
; A[11]       ; SRAM_DQ[5]    ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; A[11]       ; SRAM_DQ[6]    ; 8.697 ; 8.697 ; 8.697 ; 8.697 ;
; A[11]       ; SRAM_DQ[7]    ; 8.706 ; 8.706 ; 8.706 ; 8.706 ;
; A[11]       ; SRAM_DQ[8]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[9]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[10]   ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[11]       ; SRAM_DQ[11]   ; 8.538 ; 8.538 ; 8.538 ; 8.538 ;
; A[11]       ; SRAM_DQ[12]   ; 8.446 ; 8.446 ; 8.446 ; 8.446 ;
; A[11]       ; SRAM_DQ[13]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[11]       ; SRAM_DQ[14]   ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[11]       ; SRAM_DQ[15]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[12]       ; D[0]          ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; A[12]       ; D[1]          ; 7.545 ; 7.545 ; 7.545 ; 7.545 ;
; A[12]       ; D[2]          ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; A[12]       ; D[3]          ; 7.555 ; 7.555 ; 7.555 ; 7.555 ;
; A[12]       ; D[4]          ; 7.555 ; 7.555 ; 7.555 ; 7.555 ;
; A[12]       ; D[5]          ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; A[12]       ; D[6]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[12]       ; D[7]          ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[12]       ; HEX2[0]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[12]       ; HEX2[1]       ; 5.680 ; 5.680 ; 5.680 ; 5.680 ;
; A[12]       ; HEX2[2]       ;       ; 5.720 ; 5.720 ;       ;
; A[12]       ; HEX2[3]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[12]       ; HEX2[4]       ; 5.773 ;       ;       ; 5.773 ;
; A[12]       ; HEX2[5]       ; 5.814 ;       ;       ; 5.814 ;
; A[12]       ; HEX2[6]       ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[12]       ; LEDR[9]       ; 7.451 ;       ;       ; 7.451 ;
; A[12]       ; SRAM_ADDR[12] ; 5.736 ;       ;       ; 5.736 ;
; A[12]       ; SRAM_CE_N     ; 7.631 ;       ;       ; 7.631 ;
; A[12]       ; SRAM_DQ[0]    ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; A[12]       ; SRAM_DQ[1]    ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[12]       ; SRAM_DQ[2]    ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; A[12]       ; SRAM_DQ[3]    ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; A[12]       ; SRAM_DQ[4]    ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[12]       ; SRAM_DQ[5]    ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; A[12]       ; SRAM_DQ[6]    ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[12]       ; SRAM_DQ[7]    ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[12]       ; SRAM_DQ[8]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[9]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[10]   ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; A[12]       ; SRAM_DQ[11]   ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; A[12]       ; SRAM_DQ[12]   ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; A[12]       ; SRAM_DQ[13]   ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[12]       ; SRAM_DQ[14]   ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; A[12]       ; SRAM_DQ[15]   ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[13]       ; D[0]          ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; A[13]       ; D[1]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[13]       ; D[2]          ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[13]       ; D[3]          ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; A[13]       ; D[4]          ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; A[13]       ; D[5]          ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; A[13]       ; D[6]          ; 7.403 ; 7.403 ; 7.403 ; 7.403 ;
; A[13]       ; D[7]          ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[13]       ; HEX2[0]       ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; A[13]       ; HEX2[1]       ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; A[13]       ; HEX2[2]       ; 5.808 ;       ;       ; 5.808 ;
; A[13]       ; HEX2[3]       ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; A[13]       ; HEX2[4]       ;       ; 5.855 ; 5.855 ;       ;
; A[13]       ; HEX2[5]       ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[13]       ; HEX2[6]       ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[13]       ; LEDR[9]       ; 7.520 ;       ;       ; 7.520 ;
; A[13]       ; SRAM_ADDR[13] ; 5.720 ;       ;       ; 5.720 ;
; A[13]       ; SRAM_CE_N     ; 7.700 ;       ;       ; 7.700 ;
; A[13]       ; SRAM_DQ[0]    ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; A[13]       ; SRAM_DQ[1]    ; 8.144 ; 8.144 ; 8.144 ; 8.144 ;
; A[13]       ; SRAM_DQ[2]    ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; A[13]       ; SRAM_DQ[3]    ; 8.045 ; 8.045 ; 8.045 ; 8.045 ;
; A[13]       ; SRAM_DQ[4]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[13]       ; SRAM_DQ[5]    ; 8.060 ; 8.060 ; 8.060 ; 8.060 ;
; A[13]       ; SRAM_DQ[6]    ; 8.176 ; 8.176 ; 8.176 ; 8.176 ;
; A[13]       ; SRAM_DQ[7]    ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; A[13]       ; SRAM_DQ[8]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[9]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[10]   ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; A[13]       ; SRAM_DQ[11]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[13]       ; SRAM_DQ[12]   ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[13]       ; SRAM_DQ[13]   ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; A[13]       ; SRAM_DQ[14]   ; 8.029 ; 8.029 ; 8.029 ; 8.029 ;
; A[13]       ; SRAM_DQ[15]   ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[14]       ; D[0]          ; 7.847 ; 7.847 ; 7.847 ; 7.847 ;
; A[14]       ; D[1]          ; 7.862 ; 7.862 ; 7.862 ; 7.862 ;
; A[14]       ; D[2]          ; 7.738 ; 7.738 ; 7.738 ; 7.738 ;
; A[14]       ; D[3]          ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[14]       ; D[4]          ; 7.528 ; 7.528 ; 7.528 ; 7.528 ;
; A[14]       ; D[5]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[14]       ; D[6]          ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; A[14]       ; D[7]          ; 7.622 ; 7.622 ; 7.622 ; 7.622 ;
; A[14]       ; HEX2[0]       ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; A[14]       ; HEX2[1]       ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; A[14]       ; HEX2[2]       ; 6.915 ; 6.915 ; 6.915 ; 6.915 ;
; A[14]       ; HEX2[3]       ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; A[14]       ; HEX2[4]       ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; A[14]       ; HEX2[5]       ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; A[14]       ; HEX2[6]       ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; A[14]       ; HEX3[0]       ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; A[14]       ; HEX3[1]       ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[14]       ; HEX3[2]       ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; HEX3[3]       ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; A[14]       ; HEX3[4]       ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; A[14]       ; HEX3[5]       ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; A[14]       ; HEX3[6]       ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; A[14]       ; LEDR[9]       ; 7.768 ; 7.916 ; 7.916 ; 7.768 ;
; A[14]       ; SRAM_ADDR[14] ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; A[14]       ; SRAM_ADDR[15] ; 7.227 ; 7.227 ; 7.227 ; 7.227 ;
; A[14]       ; SRAM_ADDR[16] ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; A[14]       ; SRAM_ADDR[17] ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[14]       ; SRAM_CE_N     ; 7.948 ; 8.096 ; 8.096 ; 7.948 ;
; A[14]       ; SRAM_DQ[0]    ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[14]       ; SRAM_DQ[1]    ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; A[14]       ; SRAM_DQ[2]    ; 7.365 ; 7.365 ; 7.365 ; 7.365 ;
; A[14]       ; SRAM_DQ[3]    ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; SRAM_DQ[4]    ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; A[14]       ; SRAM_DQ[5]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; A[14]       ; SRAM_DQ[6]    ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[14]       ; SRAM_DQ[7]    ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[14]       ; SRAM_DQ[8]    ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[14]       ; SRAM_DQ[9]    ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[14]       ; SRAM_DQ[10]   ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; SRAM_DQ[11]   ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[14]       ; SRAM_DQ[12]   ; 7.282 ; 7.282 ; 7.282 ; 7.282 ;
; A[14]       ; SRAM_DQ[13]   ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[14]       ; SRAM_DQ[14]   ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[14]       ; SRAM_DQ[15]   ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; A[14]       ; SRAM_LB_N     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; A[14]       ; SRAM_UB_N     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; A[15]       ; D[0]          ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; D[1]          ; 7.726 ; 7.726 ; 7.726 ; 7.726 ;
; A[15]       ; D[2]          ; 7.756 ; 7.756 ; 7.756 ; 7.756 ;
; A[15]       ; D[3]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[15]       ; D[4]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[15]       ; D[5]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[15]       ; D[6]          ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[15]       ; D[7]          ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; A[15]       ; HEX2[0]       ; 6.750 ; 6.750 ; 6.750 ; 6.750 ;
; A[15]       ; HEX2[1]       ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[15]       ; HEX2[2]       ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; A[15]       ; HEX2[3]       ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; A[15]       ; HEX2[4]       ; 6.781 ; 6.781 ; 6.781 ; 6.781 ;
; A[15]       ; HEX2[5]       ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; A[15]       ; HEX2[6]       ; 6.842 ; 6.842 ; 6.842 ; 6.842 ;
; A[15]       ; HEX3[0]       ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; A[15]       ; HEX3[1]       ; 7.035 ; 7.035 ; 7.035 ; 7.035 ;
; A[15]       ; HEX3[2]       ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; A[15]       ; HEX3[3]       ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; A[15]       ; HEX3[4]       ; 6.600 ; 6.600 ; 6.600 ; 6.600 ;
; A[15]       ; HEX3[5]       ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; A[15]       ; HEX3[6]       ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; A[15]       ; LEDR[9]       ; 7.662 ; 7.737 ; 7.737 ; 7.662 ;
; A[15]       ; SRAM_ADDR[14] ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; A[15]       ; SRAM_ADDR[15] ; 7.035 ; 7.035 ; 7.035 ; 7.035 ;
; A[15]       ; SRAM_ADDR[16] ; 7.421 ; 7.421 ; 7.421 ; 7.421 ;
; A[15]       ; SRAM_ADDR[17] ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; A[15]       ; SRAM_CE_N     ; 7.842 ; 7.917 ; 7.917 ; 7.842 ;
; A[15]       ; SRAM_DQ[0]    ; 7.743 ; 7.743 ; 7.743 ; 7.743 ;
; A[15]       ; SRAM_DQ[1]    ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[15]       ; SRAM_DQ[2]    ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[15]       ; SRAM_DQ[3]    ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; A[15]       ; SRAM_DQ[4]    ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; A[15]       ; SRAM_DQ[5]    ; 7.669 ; 7.669 ; 7.669 ; 7.669 ;
; A[15]       ; SRAM_DQ[6]    ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[15]       ; SRAM_DQ[7]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[15]       ; SRAM_DQ[8]    ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; A[15]       ; SRAM_DQ[9]    ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; A[15]       ; SRAM_DQ[10]   ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; A[15]       ; SRAM_DQ[11]   ; 7.653 ; 7.653 ; 7.653 ; 7.653 ;
; A[15]       ; SRAM_DQ[12]   ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; A[15]       ; SRAM_DQ[13]   ; 7.664 ; 7.664 ; 7.664 ; 7.664 ;
; A[15]       ; SRAM_DQ[14]   ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[15]       ; SRAM_DQ[15]   ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[15]       ; SRAM_LB_N     ; 7.275 ; 7.275 ; 7.275 ; 7.275 ;
; A[15]       ; SRAM_UB_N     ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; D[0]        ; SRAM_DQ[0]    ; 5.755 ;       ;       ; 5.755 ;
; D[0]        ; SRAM_DQ[8]    ; 5.734 ;       ;       ; 5.734 ;
; D[1]        ; SRAM_DQ[1]    ; 5.912 ;       ;       ; 5.912 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.734 ;       ;       ; 5.734 ;
; D[2]        ; SRAM_DQ[10]   ; 5.704 ;       ;       ; 5.704 ;
; D[3]        ; SRAM_DQ[3]    ; 5.628 ;       ;       ; 5.628 ;
; D[3]        ; SRAM_DQ[11]   ; 5.588 ;       ;       ; 5.588 ;
; D[4]        ; SRAM_DQ[4]    ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12]   ; 5.611 ;       ;       ; 5.611 ;
; D[5]        ; SRAM_DQ[5]    ; 5.559 ;       ;       ; 5.559 ;
; D[5]        ; SRAM_DQ[13]   ; 5.545 ;       ;       ; 5.545 ;
; D[6]        ; SRAM_DQ[6]    ; 5.500 ;       ;       ; 5.500 ;
; D[6]        ; SRAM_DQ[14]   ; 5.504 ;       ;       ; 5.504 ;
; D[7]        ; SRAM_DQ[7]    ; 5.747 ;       ;       ; 5.747 ;
; D[7]        ; SRAM_DQ[15]   ; 5.364 ;       ;       ; 5.364 ;
; IORQ_n      ; BUSDIR_n      ; 6.068 ;       ;       ; 6.068 ;
; IORQ_n      ; D[0]          ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
; IORQ_n      ; D[1]          ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; IORQ_n      ; D[2]          ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; IORQ_n      ; D[3]          ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; IORQ_n      ; D[4]          ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; IORQ_n      ; D[5]          ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; IORQ_n      ; D[6]          ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; IORQ_n      ; D[7]          ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; IORQ_n      ; U1OE_n        ; 6.381 ;       ;       ; 6.381 ;
; M1_n        ; BUSDIR_n      ;       ; 6.100 ; 6.100 ;       ;
; M1_n        ; D[0]          ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; M1_n        ; D[1]          ; 6.630 ; 6.630 ; 6.630 ; 6.630 ;
; M1_n        ; D[2]          ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; M1_n        ; D[3]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; M1_n        ; D[4]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; M1_n        ; D[5]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; M1_n        ; D[6]          ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; M1_n        ; D[7]          ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; M1_n        ; U1OE_n        ;       ; 6.493 ; 6.493 ;       ;
; MREQ_n      ; D[0]          ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; MREQ_n      ; D[1]          ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; MREQ_n      ; D[2]          ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; MREQ_n      ; D[3]          ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; MREQ_n      ; D[4]          ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; MREQ_n      ; D[5]          ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; MREQ_n      ; D[6]          ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; MREQ_n      ; D[7]          ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; RD_n        ; BUSDIR_n      ; 6.398 ;       ;       ; 6.398 ;
; RD_n        ; D[0]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; RD_n        ; D[1]          ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; RD_n        ; D[2]          ; 6.745 ; 6.986 ; 6.986 ; 6.745 ;
; RD_n        ; D[3]          ; 6.966 ; 6.966 ; 6.966 ; 6.966 ;
; RD_n        ; D[4]          ; 6.753 ; 6.966 ; 6.966 ; 6.753 ;
; RD_n        ; D[5]          ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; RD_n        ; D[6]          ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; RD_n        ; D[7]          ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; RD_n        ; U1OE_n        ; 6.868 ;       ;       ; 6.868 ;
; SLTSL_n     ; D[0]          ; 6.943 ; 6.943 ; 6.943 ; 6.943 ;
; SLTSL_n     ; D[1]          ; 6.940 ; 6.940 ; 6.940 ; 6.940 ;
; SLTSL_n     ; D[2]          ; 6.970 ; 6.970 ; 6.970 ; 6.970 ;
; SLTSL_n     ; D[3]          ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SLTSL_n     ; D[4]          ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SLTSL_n     ; D[5]          ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; SLTSL_n     ; D[6]          ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; SLTSL_n     ; D[7]          ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; SLTSL_n     ; LEDR[9]       ; 6.951 ;       ;       ; 6.951 ;
; SLTSL_n     ; SRAM_CE_N     ; 7.131 ;       ;       ; 7.131 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.466 ; 7.466 ; 7.466 ; 7.466 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.616 ; 7.616 ; 7.616 ; 7.616 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.459 ; 7.459 ; 7.459 ; 7.459 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.460 ; 7.460 ; 7.460 ; 7.460 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; SLTSL_n     ; U1OE_n        ; 6.498 ;       ;       ; 6.498 ;
; SRAM_DQ[0]  ; D[0]          ; 6.939 ;       ;       ; 6.939 ;
; SRAM_DQ[1]  ; D[1]          ; 7.132 ;       ;       ; 7.132 ;
; SRAM_DQ[2]  ; D[2]          ; 6.653 ;       ;       ; 6.653 ;
; SRAM_DQ[3]  ; D[3]          ; 6.827 ;       ;       ; 6.827 ;
; SRAM_DQ[4]  ; D[4]          ; 6.374 ;       ;       ; 6.374 ;
; SRAM_DQ[5]  ; D[5]          ; 6.694 ;       ;       ; 6.694 ;
; SRAM_DQ[6]  ; D[6]          ; 6.476 ;       ;       ; 6.476 ;
; SRAM_DQ[7]  ; D[7]          ; 6.632 ;       ;       ; 6.632 ;
; SRAM_DQ[8]  ; D[0]          ; 6.884 ;       ;       ; 6.884 ;
; SRAM_DQ[9]  ; D[1]          ; 6.905 ;       ;       ; 6.905 ;
; SRAM_DQ[10] ; D[2]          ; 6.664 ;       ;       ; 6.664 ;
; SRAM_DQ[11] ; D[3]          ; 6.743 ;       ;       ; 6.743 ;
; SRAM_DQ[12] ; D[4]          ; 6.405 ;       ;       ; 6.405 ;
; SRAM_DQ[13] ; D[5]          ; 6.831 ;       ;       ; 6.831 ;
; SRAM_DQ[14] ; D[6]          ; 6.675 ;       ;       ; 6.675 ;
; SRAM_DQ[15] ; D[7]          ; 6.879 ;       ;       ; 6.879 ;
; SW[9]       ; D[0]          ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; SW[9]       ; D[1]          ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; SW[9]       ; D[2]          ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[9]       ; D[3]          ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[9]       ; D[4]          ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[9]       ; D[5]          ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[9]       ; D[6]          ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; SW[9]       ; D[7]          ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; SW[9]       ; LEDR[9]       ;       ; 4.549 ; 4.549 ;       ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.729 ; 4.729 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; SW[9]       ; SRAM_DQ[12]   ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.058 ; 5.058 ; 5.058 ; 5.058 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; SW[9]       ; U1OE_n        ;       ; 4.099 ; 4.099 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; WR_n        ; SRAM_DQ[1]    ; 6.215 ; 6.215 ; 6.215 ; 6.215 ;
; WR_n        ; SRAM_DQ[2]    ; 6.106 ; 6.106 ; 6.106 ; 6.106 ;
; WR_n        ; SRAM_DQ[3]    ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; WR_n        ; SRAM_DQ[4]    ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; WR_n        ; SRAM_DQ[5]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; WR_n        ; SRAM_DQ[6]    ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; WR_n        ; SRAM_DQ[7]    ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; WR_n        ; SRAM_DQ[8]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[9]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[10]   ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; WR_n        ; SRAM_DQ[11]   ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; WR_n        ; SRAM_DQ[12]   ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; WR_n        ; SRAM_DQ[13]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; WR_n        ; SRAM_DQ[14]   ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; WR_n        ; SRAM_DQ[15]   ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; WR_n        ; SRAM_WE_N     ; 5.628 ;       ;       ; 5.628 ;
; WR_n        ; U1OE_n        ; 7.058 ;       ;       ; 7.058 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.935 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.186 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.183 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.213 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.193 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.193 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.972 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.943 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.215 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.466 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.463 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.493 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.473 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.473 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.215 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.252 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.223 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.879 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 9.088 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 9.098 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.989 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.999 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 9.015 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 9.014 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 9.130 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 9.139 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.981 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.981 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.972 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.971 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.879 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.982 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.983 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 9.070 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.574 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.825 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.822 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.852 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.832 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.832 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.574 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.611 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.582 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.574 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.825 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.822 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.852 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.832 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.832 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.574 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.611 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.582 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.935     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 5.186     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 5.183     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 5.213     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 5.193     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 5.193     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.935     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.972     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.943     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.215     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 8.466     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 8.463     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 8.493     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.473     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.473     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.215     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.252     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 8.223     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.879     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 9.088     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 9.098     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.989     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.999     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 9.015     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 9.014     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 9.130     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 9.139     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 8.981     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 8.981     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 8.972     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 8.971     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 8.879     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 8.982     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 8.983     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 9.070     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.574     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.825     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.822     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.852     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.832     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.832     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.574     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.611     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.582     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.574     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.825     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.822     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.852     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.832     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.832     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.574     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.611     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.582     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 5.609     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 5.818     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 5.828     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 5.719     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 5.729     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.745     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.744     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.860     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.869     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.711     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.711     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.702     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.701     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.609     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.712     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.713     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 5.800     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.175 ; -0.450 ; N/A      ; N/A     ; -1.469              ;
;  A[2]            ; -0.175 ; -0.450 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -1.099 ; -8.225 ; 0.0      ; 0.0     ; -35.685             ;
;  A[2]            ; -1.099 ; -8.225 ; N/A      ; N/A     ; -35.685             ;
+------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 6.130  ; 6.130  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; 4.559  ; 4.559  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; 4.295  ; 4.295  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.675  ; 0.675  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; 5.379  ; 5.379  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; 5.344  ; 5.344  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; 5.216  ; 5.216  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; 5.177  ; 5.177  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; 6.130  ; 6.130  ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 2.209  ; 2.209  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 1.804  ; 1.804  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 2.117  ; 2.117  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; 1.374  ; 1.374  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.774  ; 0.774  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 2.209  ; 2.209  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; -0.056 ; -0.056 ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.062  ; 0.062  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.088  ; 0.088  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]       ; 0.450  ; 0.450  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]       ; -1.312 ; -1.312 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]       ; -1.324 ; -1.324 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]       ; 0.450  ; 0.450  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]       ; -2.189 ; -2.189 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]       ; -2.166 ; -2.166 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]       ; -2.155 ; -2.155 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]       ; -1.636 ; -1.636 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]       ; -2.037 ; -2.037 ; Fall       ; A[2]            ;
; D[*]      ; A[2]       ; 0.931  ; 0.931  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]       ; 0.062  ; 0.062  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]       ; 0.182  ; 0.182  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]       ; -0.308 ; -0.308 ; Fall       ; A[2]            ;
;  D[3]     ; A[2]       ; 0.173  ; 0.173  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]       ; 0.137  ; 0.137  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]       ; 0.931  ; 0.931  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]       ; 0.677  ; 0.677  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]       ; 0.641  ; 0.641  ; Fall       ; A[2]            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 15.476 ; 15.476 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 15.476 ; 15.476 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 15.385 ; 15.385 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 14.910 ; 14.910 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 15.449 ; 15.449 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 13.754 ; 13.754 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 14.482 ; 14.482 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 13.820 ; 13.820 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 14.522 ; 14.522 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 12.112 ; 12.112 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 12.329 ; 12.329 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 10.306 ; 10.306 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 10.515 ; 10.515 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 21.744 ; 21.744 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 21.543 ; 21.543 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 21.744 ; 21.744 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 21.013 ; 21.013 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 21.392 ; 21.392 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 20.572 ; 20.572 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 21.566 ; 21.566 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 20.904 ; 20.904 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 21.606 ; 21.606 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 17.949 ; 17.949 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 17.793 ; 17.793 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 17.579 ; 17.579 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 17.621 ; 17.621 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 17.623 ; 17.623 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 17.826 ; 17.826 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 17.920 ; 17.920 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 17.949 ; 17.949 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 19.851 ; 19.851 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 19.335 ; 19.335 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 19.851 ; 19.851 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 19.521 ; 19.521 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 19.280 ; 19.280 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 18.895 ; 18.895 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 19.312 ; 19.312 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 19.673 ; 19.673 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 19.175 ; 19.175 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 14.005 ; 14.005 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 13.796 ; 13.796 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 14.061 ; 14.061 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 13.773 ; 13.773 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 13.359 ; 13.359 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 12.367 ; 12.367 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 13.319 ; 13.319 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 12.493 ; 12.493 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 19.175 ; 19.175 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 19.435 ; 19.435 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 10.824 ; 10.824 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 15.895 ; 15.895 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 18.258 ; 18.258 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 18.651 ; 18.651 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 19.435 ; 19.435 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 19.392 ; 19.392 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 18.530 ; 18.530 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 18.516 ; 18.516 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 10.306 ; 10.306 ; Fall       ; A[2]            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Rise       ; A[2]            ;
; D[*]           ; A[2]       ; 5.348 ; 5.348 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.659 ; 5.659 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.801 ; 5.801 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.360 ; 5.360 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.561 ; 5.561 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.428 ; 5.428 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.429 ; 5.429 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.348 ; 5.348 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.524 ; 5.524 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 5.204 ; 5.204 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.384 ; 5.384 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.389 ; 4.389 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]       ; 4.628 ; 4.628 ; Fall       ; A[2]            ;
; D[*]           ; A[2]       ; 5.348 ; 5.348 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]       ; 5.659 ; 5.659 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]       ; 5.801 ; 5.801 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]       ; 5.360 ; 5.360 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]       ; 5.561 ; 5.561 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]       ; 5.428 ; 5.428 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]       ; 5.429 ; 5.429 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]       ; 5.348 ; 5.348 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]       ; 5.524 ; 5.524 ; Fall       ; A[2]            ;
; HEX2[*]        ; A[2]       ; 6.921 ; 6.921 ; Fall       ; A[2]            ;
;  HEX2[0]       ; A[2]       ; 6.989 ; 6.989 ; Fall       ; A[2]            ;
;  HEX2[1]       ; A[2]       ; 6.921 ; 6.921 ; Fall       ; A[2]            ;
;  HEX2[2]       ; A[2]       ; 6.964 ; 6.964 ; Fall       ; A[2]            ;
;  HEX2[3]       ; A[2]       ; 6.965 ; 6.965 ; Fall       ; A[2]            ;
;  HEX2[4]       ; A[2]       ; 7.020 ; 7.020 ; Fall       ; A[2]            ;
;  HEX2[5]       ; A[2]       ; 7.051 ; 7.051 ; Fall       ; A[2]            ;
;  HEX2[6]       ; A[2]       ; 7.081 ; 7.081 ; Fall       ; A[2]            ;
; HEX3[*]        ; A[2]       ; 7.046 ; 7.046 ; Fall       ; A[2]            ;
;  HEX3[0]       ; A[2]       ; 7.218 ; 7.218 ; Fall       ; A[2]            ;
;  HEX3[1]       ; A[2]       ; 7.481 ; 7.481 ; Fall       ; A[2]            ;
;  HEX3[2]       ; A[2]       ; 7.353 ; 7.353 ; Fall       ; A[2]            ;
;  HEX3[3]       ; A[2]       ; 7.172 ; 7.172 ; Fall       ; A[2]            ;
;  HEX3[4]       ; A[2]       ; 7.046 ; 7.046 ; Fall       ; A[2]            ;
;  HEX3[5]       ; A[2]       ; 7.215 ; 7.215 ; Fall       ; A[2]            ;
;  HEX3[6]       ; A[2]       ; 7.355 ; 7.355 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]       ; 5.204 ; 5.204 ; Fall       ; A[2]            ;
;  LEDR[0]       ; A[2]       ; 6.788 ; 6.788 ; Fall       ; A[2]            ;
;  LEDR[1]       ; A[2]       ; 6.629 ; 6.629 ; Fall       ; A[2]            ;
;  LEDR[2]       ; A[2]       ; 6.825 ; 6.825 ; Fall       ; A[2]            ;
;  LEDR[3]       ; A[2]       ; 6.567 ; 6.567 ; Fall       ; A[2]            ;
;  LEDR[4]       ; A[2]       ; 6.472 ; 6.472 ; Fall       ; A[2]            ;
;  LEDR[5]       ; A[2]       ; 6.065 ; 6.065 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]       ; 6.425 ; 6.425 ; Fall       ; A[2]            ;
;  LEDR[7]       ; A[2]       ; 6.161 ; 6.161 ; Fall       ; A[2]            ;
;  LEDR[9]       ; A[2]       ; 5.204 ; 5.204 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]       ; 5.690 ; 5.690 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]       ; 7.047 ; 7.047 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]       ; 7.274 ; 7.274 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]       ; 7.412 ; 7.412 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]       ; 7.521 ; 7.521 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]       ; 5.384 ; 5.384 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]       ; 7.419 ; 7.419 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]       ; 7.405 ; 7.405 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]       ; 4.389 ; 4.389 ; Fall       ; A[2]            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 18.358 ; 18.456 ; 18.456 ; 18.358 ;
; A[0]        ; D[1]          ; 18.297 ; 18.690 ; 18.690 ; 18.297 ;
; A[0]        ; D[2]          ; 17.813 ; 18.014 ; 18.014 ; 17.813 ;
; A[0]        ; D[3]          ; 18.331 ; 18.515 ; 18.515 ; 18.331 ;
; A[0]        ; D[4]          ; 17.372 ; 17.638 ; 17.638 ; 17.372 ;
; A[0]        ; D[5]          ; 18.366 ; 16.510 ; 16.510 ; 18.366 ;
; A[0]        ; D[6]          ; 17.704 ; 16.097 ; 16.097 ; 17.704 ;
; A[0]        ; D[7]          ; 18.406 ; 16.797 ; 16.797 ; 18.406 ;
; A[0]        ; LEDR[9]       ; 15.996 ;        ;        ; 15.996 ;
; A[0]        ; SRAM_ADDR[0]  ; 11.223 ;        ;        ; 11.223 ;
; A[0]        ; SRAM_CE_N     ; 16.213 ;        ;        ; 16.213 ;
; A[0]        ; SRAM_DQ[0]    ; 17.433 ; 17.433 ; 17.433 ; 17.433 ;
; A[0]        ; SRAM_DQ[1]    ; 17.443 ; 17.443 ; 17.443 ; 17.443 ;
; A[0]        ; SRAM_DQ[2]    ; 17.164 ; 17.164 ; 17.164 ; 17.164 ;
; A[0]        ; SRAM_DQ[3]    ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; A[0]        ; SRAM_DQ[4]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[5]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[0]        ; SRAM_DQ[6]    ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; A[0]        ; SRAM_DQ[7]    ; 17.513 ; 17.513 ; 17.513 ; 17.513 ;
; A[0]        ; SRAM_DQ[8]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[9]    ; 17.172 ; 17.172 ; 17.172 ; 17.172 ;
; A[0]        ; SRAM_DQ[10]   ; 17.158 ; 17.158 ; 17.158 ; 17.158 ;
; A[0]        ; SRAM_DQ[11]   ; 17.162 ; 17.162 ; 17.162 ; 17.162 ;
; A[0]        ; SRAM_DQ[12]   ; 16.885 ; 16.885 ; 16.885 ; 16.885 ;
; A[0]        ; SRAM_DQ[13]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[14]   ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[0]        ; SRAM_DQ[15]   ; 17.424 ; 17.424 ; 17.424 ; 17.424 ;
; A[1]        ; D[0]          ; 18.079 ; 18.192 ; 18.192 ; 18.079 ;
; A[1]        ; D[1]          ; 18.304 ; 18.426 ; 18.426 ; 18.304 ;
; A[1]        ; D[2]          ; 17.924 ; 17.924 ; 17.924 ; 17.924 ;
; A[1]        ; D[3]          ; 18.373 ; 18.373 ; 18.373 ; 18.373 ;
; A[1]        ; D[4]          ; 17.108 ; 17.374 ; 17.374 ; 17.108 ;
; A[1]        ; D[5]          ; 18.102 ; 16.246 ; 16.246 ; 18.102 ;
; A[1]        ; D[6]          ; 17.440 ; 15.833 ; 15.833 ; 17.440 ;
; A[1]        ; D[7]          ; 18.142 ; 16.533 ; 16.533 ; 18.142 ;
; A[1]        ; LEDR[9]       ; 15.732 ;        ;        ; 15.732 ;
; A[1]        ; SRAM_ADDR[1]  ; 11.306 ;        ;        ; 11.306 ;
; A[1]        ; SRAM_CE_N     ; 15.949 ;        ;        ; 15.949 ;
; A[1]        ; SRAM_DQ[0]    ; 17.169 ; 17.169 ; 17.169 ; 17.169 ;
; A[1]        ; SRAM_DQ[1]    ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; A[1]        ; SRAM_DQ[2]    ; 16.900 ; 16.900 ; 16.900 ; 16.900 ;
; A[1]        ; SRAM_DQ[3]    ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; A[1]        ; SRAM_DQ[4]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[5]    ; 16.943 ; 16.943 ; 16.943 ; 16.943 ;
; A[1]        ; SRAM_DQ[6]    ; 17.241 ; 17.241 ; 17.241 ; 17.241 ;
; A[1]        ; SRAM_DQ[7]    ; 17.249 ; 17.249 ; 17.249 ; 17.249 ;
; A[1]        ; SRAM_DQ[8]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[9]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; A[1]        ; SRAM_DQ[10]   ; 16.894 ; 16.894 ; 16.894 ; 16.894 ;
; A[1]        ; SRAM_DQ[11]   ; 16.898 ; 16.898 ; 16.898 ; 16.898 ;
; A[1]        ; SRAM_DQ[12]   ; 16.621 ; 16.621 ; 16.621 ; 16.621 ;
; A[1]        ; SRAM_DQ[13]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[14]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; A[1]        ; SRAM_DQ[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[3]        ; BUSDIR_n      ;        ; 15.219 ; 15.219 ;        ;
; A[3]        ; D[0]          ; 20.180 ; 20.180 ; 20.180 ; 20.180 ;
; A[3]        ; D[1]          ; 20.089 ; 20.089 ; 20.089 ; 20.089 ;
; A[3]        ; D[2]          ; 19.614 ; 19.614 ; 19.614 ; 19.614 ;
; A[3]        ; D[3]          ; 20.153 ; 20.153 ; 20.153 ; 20.153 ;
; A[3]        ; D[4]          ; 18.421 ; 18.458 ; 18.458 ; 18.421 ;
; A[3]        ; D[5]          ; 19.186 ; 17.701 ; 17.701 ; 19.186 ;
; A[3]        ; D[6]          ; 18.524 ; 17.288 ; 17.288 ; 18.524 ;
; A[3]        ; D[7]          ; 19.226 ; 17.986 ; 17.986 ; 19.226 ;
; A[3]        ; LEDR[9]       ; 16.816 ;        ;        ; 16.816 ;
; A[3]        ; SRAM_ADDR[3]  ; 10.904 ;        ;        ; 10.904 ;
; A[3]        ; SRAM_CE_N     ; 17.033 ;        ;        ; 17.033 ;
; A[3]        ; SRAM_DQ[0]    ; 18.253 ; 18.253 ; 18.253 ; 18.253 ;
; A[3]        ; SRAM_DQ[1]    ; 18.263 ; 18.263 ; 18.263 ; 18.263 ;
; A[3]        ; SRAM_DQ[2]    ; 17.984 ; 17.984 ; 17.984 ; 17.984 ;
; A[3]        ; SRAM_DQ[3]    ; 17.994 ; 17.994 ; 17.994 ; 17.994 ;
; A[3]        ; SRAM_DQ[4]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[5]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; A[3]        ; SRAM_DQ[6]    ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[3]        ; SRAM_DQ[7]    ; 18.333 ; 18.333 ; 18.333 ; 18.333 ;
; A[3]        ; SRAM_DQ[8]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[9]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[3]        ; SRAM_DQ[10]   ; 17.978 ; 17.978 ; 17.978 ; 17.978 ;
; A[3]        ; SRAM_DQ[11]   ; 17.982 ; 17.982 ; 17.982 ; 17.982 ;
; A[3]        ; SRAM_DQ[12]   ; 17.705 ; 17.705 ; 17.705 ; 17.705 ;
; A[3]        ; SRAM_DQ[13]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[14]   ; 17.988 ; 17.988 ; 17.988 ; 17.988 ;
; A[3]        ; SRAM_DQ[15]   ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; A[3]        ; U1OE_n        ;        ; 15.010 ; 15.010 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 15.184 ; 15.184 ;        ;
; A[4]        ; D[0]          ; 20.145 ; 20.145 ; 20.145 ; 20.145 ;
; A[4]        ; D[1]          ; 20.054 ; 20.054 ; 20.054 ; 20.054 ;
; A[4]        ; D[2]          ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[4]        ; D[3]          ; 20.118 ; 20.118 ; 20.118 ; 20.118 ;
; A[4]        ; D[4]          ; 18.386 ; 18.423 ; 18.423 ; 18.386 ;
; A[4]        ; D[5]          ; 19.151 ; 17.666 ; 17.666 ; 19.151 ;
; A[4]        ; D[6]          ; 18.489 ; 17.253 ; 17.253 ; 18.489 ;
; A[4]        ; D[7]          ; 19.191 ; 17.951 ; 17.951 ; 19.191 ;
; A[4]        ; HEX0[0]       ; 12.924 ; 12.924 ; 12.924 ; 12.924 ;
; A[4]        ; HEX0[1]       ; 13.235 ; 13.235 ; 13.235 ; 13.235 ;
; A[4]        ; HEX0[2]       ;        ; 12.915 ; 12.915 ;        ;
; A[4]        ; HEX0[3]       ; 12.933 ; 12.933 ; 12.933 ; 12.933 ;
; A[4]        ; HEX0[4]       ; 13.370 ;        ;        ; 13.370 ;
; A[4]        ; HEX0[5]       ; 12.929 ;        ;        ; 12.929 ;
; A[4]        ; HEX0[6]       ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; A[4]        ; LEDR[9]       ; 16.781 ;        ;        ; 16.781 ;
; A[4]        ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[4]        ; SRAM_CE_N     ; 16.998 ;        ;        ; 16.998 ;
; A[4]        ; SRAM_DQ[0]    ; 18.218 ; 18.218 ; 18.218 ; 18.218 ;
; A[4]        ; SRAM_DQ[1]    ; 18.228 ; 18.228 ; 18.228 ; 18.228 ;
; A[4]        ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[4]        ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[4]        ; SRAM_DQ[4]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[5]    ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; A[4]        ; SRAM_DQ[6]    ; 18.290 ; 18.290 ; 18.290 ; 18.290 ;
; A[4]        ; SRAM_DQ[7]    ; 18.298 ; 18.298 ; 18.298 ; 18.298 ;
; A[4]        ; SRAM_DQ[8]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[9]    ; 17.957 ; 17.957 ; 17.957 ; 17.957 ;
; A[4]        ; SRAM_DQ[10]   ; 17.943 ; 17.943 ; 17.943 ; 17.943 ;
; A[4]        ; SRAM_DQ[11]   ; 17.947 ; 17.947 ; 17.947 ; 17.947 ;
; A[4]        ; SRAM_DQ[12]   ; 17.670 ; 17.670 ; 17.670 ; 17.670 ;
; A[4]        ; SRAM_DQ[13]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[14]   ; 17.953 ; 17.953 ; 17.953 ; 17.953 ;
; A[4]        ; SRAM_DQ[15]   ; 18.209 ; 18.209 ; 18.209 ; 18.209 ;
; A[4]        ; U1OE_n        ;        ; 14.975 ; 14.975 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.056 ; 15.056 ;        ;
; A[5]        ; D[0]          ; 20.017 ; 20.017 ; 20.017 ; 20.017 ;
; A[5]        ; D[1]          ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[5]        ; D[2]          ; 19.451 ; 19.451 ; 19.451 ; 19.451 ;
; A[5]        ; D[3]          ; 19.990 ; 19.990 ; 19.990 ; 19.990 ;
; A[5]        ; D[4]          ; 18.258 ; 18.295 ; 18.295 ; 18.258 ;
; A[5]        ; D[5]          ; 19.023 ; 17.538 ; 17.538 ; 19.023 ;
; A[5]        ; D[6]          ; 18.361 ; 17.125 ; 17.125 ; 18.361 ;
; A[5]        ; D[7]          ; 19.063 ; 17.823 ; 17.823 ; 19.063 ;
; A[5]        ; HEX0[0]       ; 12.766 ; 12.766 ; 12.766 ; 12.766 ;
; A[5]        ; HEX0[1]       ; 13.078 ; 13.078 ; 13.078 ; 13.078 ;
; A[5]        ; HEX0[2]       ; 12.783 ;        ;        ; 12.783 ;
; A[5]        ; HEX0[3]       ; 12.776 ; 12.776 ; 12.776 ; 12.776 ;
; A[5]        ; HEX0[4]       ;        ; 13.210 ; 13.210 ;        ;
; A[5]        ; HEX0[5]       ; 12.774 ; 12.774 ; 12.774 ; 12.774 ;
; A[5]        ; HEX0[6]       ; 13.111 ; 13.111 ; 13.111 ; 13.111 ;
; A[5]        ; LEDR[9]       ; 16.653 ;        ;        ; 16.653 ;
; A[5]        ; SRAM_ADDR[5]  ; 10.128 ;        ;        ; 10.128 ;
; A[5]        ; SRAM_CE_N     ; 16.870 ;        ;        ; 16.870 ;
; A[5]        ; SRAM_DQ[0]    ; 18.090 ; 18.090 ; 18.090 ; 18.090 ;
; A[5]        ; SRAM_DQ[1]    ; 18.100 ; 18.100 ; 18.100 ; 18.100 ;
; A[5]        ; SRAM_DQ[2]    ; 17.821 ; 17.821 ; 17.821 ; 17.821 ;
; A[5]        ; SRAM_DQ[3]    ; 17.831 ; 17.831 ; 17.831 ; 17.831 ;
; A[5]        ; SRAM_DQ[4]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[5]    ; 17.864 ; 17.864 ; 17.864 ; 17.864 ;
; A[5]        ; SRAM_DQ[6]    ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[5]        ; SRAM_DQ[7]    ; 18.170 ; 18.170 ; 18.170 ; 18.170 ;
; A[5]        ; SRAM_DQ[8]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[9]    ; 17.829 ; 17.829 ; 17.829 ; 17.829 ;
; A[5]        ; SRAM_DQ[10]   ; 17.815 ; 17.815 ; 17.815 ; 17.815 ;
; A[5]        ; SRAM_DQ[11]   ; 17.819 ; 17.819 ; 17.819 ; 17.819 ;
; A[5]        ; SRAM_DQ[12]   ; 17.542 ; 17.542 ; 17.542 ; 17.542 ;
; A[5]        ; SRAM_DQ[13]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[14]   ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[5]        ; SRAM_DQ[15]   ; 18.081 ; 18.081 ; 18.081 ; 18.081 ;
; A[5]        ; U1OE_n        ;        ; 14.847 ; 14.847 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 13.864 ; 13.864 ;        ;
; A[6]        ; D[0]          ; 19.413 ; 19.413 ; 19.413 ; 19.413 ;
; A[6]        ; D[1]          ; 19.322 ; 19.322 ; 19.322 ; 19.322 ;
; A[6]        ; D[2]          ; 18.847 ; 18.847 ; 18.847 ; 18.847 ;
; A[6]        ; D[3]          ; 19.386 ; 19.386 ; 19.386 ; 19.386 ;
; A[6]        ; D[4]          ; 17.990 ; 18.256 ; 18.256 ; 17.990 ;
; A[6]        ; D[5]          ; 18.984 ; 17.128 ; 17.128 ; 18.984 ;
; A[6]        ; D[6]          ; 18.322 ; 16.715 ; 16.715 ; 18.322 ;
; A[6]        ; D[7]          ; 19.024 ; 17.415 ; 17.415 ; 19.024 ;
; A[6]        ; HEX0[0]       ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; A[6]        ; HEX0[1]       ; 13.179 ;        ;        ; 13.179 ;
; A[6]        ; HEX0[2]       ; 12.863 ; 12.863 ; 12.863 ; 12.863 ;
; A[6]        ; HEX0[3]       ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; A[6]        ; HEX0[4]       ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; A[6]        ; HEX0[5]       ; 12.892 ; 12.892 ; 12.892 ; 12.892 ;
; A[6]        ; HEX0[6]       ; 13.231 ; 13.231 ; 13.231 ; 13.231 ;
; A[6]        ; LEDR[9]       ; 16.614 ;        ;        ; 16.614 ;
; A[6]        ; SRAM_ADDR[6]  ; 10.762 ;        ;        ; 10.762 ;
; A[6]        ; SRAM_CE_N     ; 16.831 ;        ;        ; 16.831 ;
; A[6]        ; SRAM_DQ[0]    ; 18.051 ; 18.051 ; 18.051 ; 18.051 ;
; A[6]        ; SRAM_DQ[1]    ; 18.061 ; 18.061 ; 18.061 ; 18.061 ;
; A[6]        ; SRAM_DQ[2]    ; 17.782 ; 17.782 ; 17.782 ; 17.782 ;
; A[6]        ; SRAM_DQ[3]    ; 17.792 ; 17.792 ; 17.792 ; 17.792 ;
; A[6]        ; SRAM_DQ[4]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[5]    ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; A[6]        ; SRAM_DQ[6]    ; 18.123 ; 18.123 ; 18.123 ; 18.123 ;
; A[6]        ; SRAM_DQ[7]    ; 18.131 ; 18.131 ; 18.131 ; 18.131 ;
; A[6]        ; SRAM_DQ[8]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[9]    ; 17.790 ; 17.790 ; 17.790 ; 17.790 ;
; A[6]        ; SRAM_DQ[10]   ; 17.776 ; 17.776 ; 17.776 ; 17.776 ;
; A[6]        ; SRAM_DQ[11]   ; 17.780 ; 17.780 ; 17.780 ; 17.780 ;
; A[6]        ; SRAM_DQ[12]   ; 17.503 ; 17.503 ; 17.503 ; 17.503 ;
; A[6]        ; SRAM_DQ[13]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[14]   ; 17.786 ; 17.786 ; 17.786 ; 17.786 ;
; A[6]        ; SRAM_DQ[15]   ; 18.042 ; 18.042 ; 18.042 ; 18.042 ;
; A[6]        ; U1OE_n        ;        ; 13.655 ; 13.655 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 14.078 ; 14.078 ;        ;
; A[7]        ; D[0]          ; 20.366 ; 20.366 ; 20.366 ; 20.366 ;
; A[7]        ; D[1]          ; 20.275 ; 20.275 ; 20.275 ; 20.275 ;
; A[7]        ; D[2]          ; 19.800 ; 19.800 ; 19.800 ; 19.800 ;
; A[7]        ; D[3]          ; 20.339 ; 20.339 ; 20.339 ; 20.339 ;
; A[7]        ; D[4]          ; 18.943 ; 19.209 ; 19.209 ; 18.943 ;
; A[7]        ; D[5]          ; 19.937 ; 18.081 ; 18.081 ; 19.937 ;
; A[7]        ; D[6]          ; 19.275 ; 17.668 ; 17.668 ; 19.275 ;
; A[7]        ; D[7]          ; 19.977 ; 18.368 ; 18.368 ; 19.977 ;
; A[7]        ; HEX0[0]       ; 13.160 ; 13.160 ; 13.160 ; 13.160 ;
; A[7]        ; HEX0[1]       ; 13.472 ; 13.472 ; 13.472 ; 13.472 ;
; A[7]        ; HEX0[2]       ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; A[7]        ; HEX0[3]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[4]       ;        ; 13.604 ; 13.604 ;        ;
; A[7]        ; HEX0[5]       ; 13.179 ; 13.179 ; 13.179 ; 13.179 ;
; A[7]        ; HEX0[6]       ; 13.515 ; 13.515 ; 13.515 ; 13.515 ;
; A[7]        ; LEDR[9]       ; 17.567 ;        ;        ; 17.567 ;
; A[7]        ; SRAM_ADDR[7]  ; 10.839 ;        ;        ; 10.839 ;
; A[7]        ; SRAM_CE_N     ; 17.784 ;        ;        ; 17.784 ;
; A[7]        ; SRAM_DQ[0]    ; 19.004 ; 19.004 ; 19.004 ; 19.004 ;
; A[7]        ; SRAM_DQ[1]    ; 19.014 ; 19.014 ; 19.014 ; 19.014 ;
; A[7]        ; SRAM_DQ[2]    ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[7]        ; SRAM_DQ[3]    ; 18.745 ; 18.745 ; 18.745 ; 18.745 ;
; A[7]        ; SRAM_DQ[4]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[5]    ; 18.778 ; 18.778 ; 18.778 ; 18.778 ;
; A[7]        ; SRAM_DQ[6]    ; 19.076 ; 19.076 ; 19.076 ; 19.076 ;
; A[7]        ; SRAM_DQ[7]    ; 19.084 ; 19.084 ; 19.084 ; 19.084 ;
; A[7]        ; SRAM_DQ[8]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[9]    ; 18.743 ; 18.743 ; 18.743 ; 18.743 ;
; A[7]        ; SRAM_DQ[10]   ; 18.729 ; 18.729 ; 18.729 ; 18.729 ;
; A[7]        ; SRAM_DQ[11]   ; 18.733 ; 18.733 ; 18.733 ; 18.733 ;
; A[7]        ; SRAM_DQ[12]   ; 18.456 ; 18.456 ; 18.456 ; 18.456 ;
; A[7]        ; SRAM_DQ[13]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[14]   ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[7]        ; SRAM_DQ[15]   ; 18.995 ; 18.995 ; 18.995 ; 18.995 ;
; A[7]        ; U1OE_n        ;        ; 13.906 ; 13.906 ;        ;
; A[8]        ; D[0]          ; 19.722 ; 19.972 ; 19.972 ; 19.722 ;
; A[8]        ; D[1]          ; 19.676 ; 20.206 ; 20.206 ; 19.676 ;
; A[8]        ; D[2]          ; 19.192 ; 19.530 ; 19.530 ; 19.192 ;
; A[8]        ; D[3]          ; 19.571 ; 20.031 ; 20.031 ; 19.571 ;
; A[8]        ; D[4]          ; 18.751 ; 19.154 ; 19.154 ; 18.751 ;
; A[8]        ; D[5]          ; 19.745 ; 18.349 ; 18.349 ; 19.745 ;
; A[8]        ; D[6]          ; 19.083 ; 17.936 ; 17.936 ; 19.083 ;
; A[8]        ; D[7]          ; 19.785 ; 18.636 ; 18.636 ; 19.785 ;
; A[8]        ; HEX1[0]       ; 11.603 ; 11.603 ; 11.603 ; 11.603 ;
; A[8]        ; HEX1[1]       ; 11.233 ; 11.233 ; 11.233 ; 11.233 ;
; A[8]        ; HEX1[2]       ;        ; 11.228 ; 11.228 ;        ;
; A[8]        ; HEX1[3]       ; 11.245 ; 11.245 ; 11.245 ; 11.245 ;
; A[8]        ; HEX1[4]       ; 11.255 ;        ;        ; 11.255 ;
; A[8]        ; HEX1[5]       ; 11.619 ;        ;        ; 11.619 ;
; A[8]        ; HEX1[6]       ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; A[8]        ; LEDR[9]       ; 17.168 ;        ;        ; 17.168 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.879 ;        ;        ; 10.879 ;
; A[8]        ; SRAM_CE_N     ; 17.385 ;        ;        ; 17.385 ;
; A[8]        ; SRAM_DQ[0]    ; 18.605 ; 18.605 ; 18.605 ; 18.605 ;
; A[8]        ; SRAM_DQ[1]    ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[8]        ; SRAM_DQ[2]    ; 18.336 ; 18.336 ; 18.336 ; 18.336 ;
; A[8]        ; SRAM_DQ[3]    ; 18.346 ; 18.346 ; 18.346 ; 18.346 ;
; A[8]        ; SRAM_DQ[4]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[5]    ; 18.379 ; 18.379 ; 18.379 ; 18.379 ;
; A[8]        ; SRAM_DQ[6]    ; 18.677 ; 18.677 ; 18.677 ; 18.677 ;
; A[8]        ; SRAM_DQ[7]    ; 18.685 ; 18.685 ; 18.685 ; 18.685 ;
; A[8]        ; SRAM_DQ[8]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[9]    ; 18.344 ; 18.344 ; 18.344 ; 18.344 ;
; A[8]        ; SRAM_DQ[10]   ; 18.330 ; 18.330 ; 18.330 ; 18.330 ;
; A[8]        ; SRAM_DQ[11]   ; 18.334 ; 18.334 ; 18.334 ; 18.334 ;
; A[8]        ; SRAM_DQ[12]   ; 18.057 ; 18.057 ; 18.057 ; 18.057 ;
; A[8]        ; SRAM_DQ[13]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[14]   ; 18.340 ; 18.340 ; 18.340 ; 18.340 ;
; A[8]        ; SRAM_DQ[15]   ; 18.596 ; 18.596 ; 18.596 ; 18.596 ;
; A[9]        ; D[0]          ; 19.961 ; 20.211 ; 20.211 ; 19.961 ;
; A[9]        ; D[1]          ; 19.915 ; 20.445 ; 20.445 ; 19.915 ;
; A[9]        ; D[2]          ; 19.431 ; 19.769 ; 19.769 ; 19.431 ;
; A[9]        ; D[3]          ; 19.810 ; 20.270 ; 20.270 ; 19.810 ;
; A[9]        ; D[4]          ; 18.990 ; 19.393 ; 19.393 ; 18.990 ;
; A[9]        ; D[5]          ; 19.984 ; 18.588 ; 18.588 ; 19.984 ;
; A[9]        ; D[6]          ; 19.322 ; 18.175 ; 18.175 ; 19.322 ;
; A[9]        ; D[7]          ; 20.024 ; 18.875 ; 18.875 ; 20.024 ;
; A[9]        ; HEX1[0]       ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; A[9]        ; HEX1[1]       ; 11.490 ; 11.490 ; 11.490 ; 11.490 ;
; A[9]        ; HEX1[2]       ; 11.496 ;        ;        ; 11.496 ;
; A[9]        ; HEX1[3]       ; 11.506 ; 11.506 ; 11.506 ; 11.506 ;
; A[9]        ; HEX1[4]       ;        ; 11.517 ; 11.517 ;        ;
; A[9]        ; HEX1[5]       ; 11.880 ; 11.880 ; 11.880 ; 11.880 ;
; A[9]        ; HEX1[6]       ; 11.761 ; 11.761 ; 11.761 ; 11.761 ;
; A[9]        ; LEDR[9]       ; 17.407 ;        ;        ; 17.407 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.550 ;        ;        ; 10.550 ;
; A[9]        ; SRAM_CE_N     ; 17.624 ;        ;        ; 17.624 ;
; A[9]        ; SRAM_DQ[0]    ; 18.844 ; 18.844 ; 18.844 ; 18.844 ;
; A[9]        ; SRAM_DQ[1]    ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; A[9]        ; SRAM_DQ[2]    ; 18.575 ; 18.575 ; 18.575 ; 18.575 ;
; A[9]        ; SRAM_DQ[3]    ; 18.585 ; 18.585 ; 18.585 ; 18.585 ;
; A[9]        ; SRAM_DQ[4]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[5]    ; 18.618 ; 18.618 ; 18.618 ; 18.618 ;
; A[9]        ; SRAM_DQ[6]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[9]        ; SRAM_DQ[7]    ; 18.924 ; 18.924 ; 18.924 ; 18.924 ;
; A[9]        ; SRAM_DQ[8]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[9]    ; 18.583 ; 18.583 ; 18.583 ; 18.583 ;
; A[9]        ; SRAM_DQ[10]   ; 18.569 ; 18.569 ; 18.569 ; 18.569 ;
; A[9]        ; SRAM_DQ[11]   ; 18.573 ; 18.573 ; 18.573 ; 18.573 ;
; A[9]        ; SRAM_DQ[12]   ; 18.296 ; 18.296 ; 18.296 ; 18.296 ;
; A[9]        ; SRAM_DQ[13]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[14]   ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[9]        ; SRAM_DQ[15]   ; 18.835 ; 18.835 ; 18.835 ; 18.835 ;
; A[10]       ; D[0]          ; 20.023 ; 20.273 ; 20.273 ; 20.023 ;
; A[10]       ; D[1]          ; 19.977 ; 20.507 ; 20.507 ; 19.977 ;
; A[10]       ; D[2]          ; 19.493 ; 19.831 ; 19.831 ; 19.493 ;
; A[10]       ; D[3]          ; 19.872 ; 20.332 ; 20.332 ; 19.872 ;
; A[10]       ; D[4]          ; 19.052 ; 19.455 ; 19.455 ; 19.052 ;
; A[10]       ; D[5]          ; 20.046 ; 18.650 ; 18.650 ; 20.046 ;
; A[10]       ; D[6]          ; 19.384 ; 18.237 ; 18.237 ; 19.384 ;
; A[10]       ; D[7]          ; 20.086 ; 18.937 ; 18.937 ; 20.086 ;
; A[10]       ; HEX1[0]       ; 11.934 ; 11.934 ; 11.934 ; 11.934 ;
; A[10]       ; HEX1[1]       ; 11.553 ;        ;        ; 11.553 ;
; A[10]       ; HEX1[2]       ; 11.528 ; 11.528 ; 11.528 ; 11.528 ;
; A[10]       ; HEX1[3]       ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; A[10]       ; HEX1[4]       ; 11.576 ; 11.576 ; 11.576 ; 11.576 ;
; A[10]       ; HEX1[5]       ; 11.939 ; 11.939 ; 11.939 ; 11.939 ;
; A[10]       ; HEX1[6]       ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; A[10]       ; LEDR[9]       ; 17.469 ;        ;        ; 17.469 ;
; A[10]       ; SRAM_ADDR[10] ; 10.823 ;        ;        ; 10.823 ;
; A[10]       ; SRAM_CE_N     ; 17.686 ;        ;        ; 17.686 ;
; A[10]       ; SRAM_DQ[0]    ; 18.906 ; 18.906 ; 18.906 ; 18.906 ;
; A[10]       ; SRAM_DQ[1]    ; 18.916 ; 18.916 ; 18.916 ; 18.916 ;
; A[10]       ; SRAM_DQ[2]    ; 18.637 ; 18.637 ; 18.637 ; 18.637 ;
; A[10]       ; SRAM_DQ[3]    ; 18.647 ; 18.647 ; 18.647 ; 18.647 ;
; A[10]       ; SRAM_DQ[4]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[5]    ; 18.680 ; 18.680 ; 18.680 ; 18.680 ;
; A[10]       ; SRAM_DQ[6]    ; 18.978 ; 18.978 ; 18.978 ; 18.978 ;
; A[10]       ; SRAM_DQ[7]    ; 18.986 ; 18.986 ; 18.986 ; 18.986 ;
; A[10]       ; SRAM_DQ[8]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[9]    ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; A[10]       ; SRAM_DQ[10]   ; 18.631 ; 18.631 ; 18.631 ; 18.631 ;
; A[10]       ; SRAM_DQ[11]   ; 18.635 ; 18.635 ; 18.635 ; 18.635 ;
; A[10]       ; SRAM_DQ[12]   ; 18.358 ; 18.358 ; 18.358 ; 18.358 ;
; A[10]       ; SRAM_DQ[13]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[14]   ; 18.641 ; 18.641 ; 18.641 ; 18.641 ;
; A[10]       ; SRAM_DQ[15]   ; 18.897 ; 18.897 ; 18.897 ; 18.897 ;
; A[11]       ; D[0]          ; 19.776 ; 20.026 ; 20.026 ; 19.776 ;
; A[11]       ; D[1]          ; 19.730 ; 20.260 ; 20.260 ; 19.730 ;
; A[11]       ; D[2]          ; 19.246 ; 19.584 ; 19.584 ; 19.246 ;
; A[11]       ; D[3]          ; 19.625 ; 20.085 ; 20.085 ; 19.625 ;
; A[11]       ; D[4]          ; 18.805 ; 19.208 ; 19.208 ; 18.805 ;
; A[11]       ; D[5]          ; 19.799 ; 18.403 ; 18.403 ; 19.799 ;
; A[11]       ; D[6]          ; 19.137 ; 17.990 ; 17.990 ; 19.137 ;
; A[11]       ; D[7]          ; 19.839 ; 18.690 ; 18.690 ; 19.839 ;
; A[11]       ; HEX1[0]       ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; A[11]       ; HEX1[1]       ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; A[11]       ; HEX1[2]       ; 11.281 ; 11.281 ; 11.281 ; 11.281 ;
; A[11]       ; HEX1[3]       ; 11.289 ; 11.289 ; 11.289 ; 11.289 ;
; A[11]       ; HEX1[4]       ;        ; 11.299 ; 11.299 ;        ;
; A[11]       ; HEX1[5]       ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; A[11]       ; HEX1[6]       ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; A[11]       ; LEDR[9]       ; 17.222 ;        ;        ; 17.222 ;
; A[11]       ; SRAM_ADDR[11] ; 10.833 ;        ;        ; 10.833 ;
; A[11]       ; SRAM_CE_N     ; 17.439 ;        ;        ; 17.439 ;
; A[11]       ; SRAM_DQ[0]    ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; A[11]       ; SRAM_DQ[1]    ; 18.669 ; 18.669 ; 18.669 ; 18.669 ;
; A[11]       ; SRAM_DQ[2]    ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; A[11]       ; SRAM_DQ[3]    ; 18.400 ; 18.400 ; 18.400 ; 18.400 ;
; A[11]       ; SRAM_DQ[4]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[5]    ; 18.433 ; 18.433 ; 18.433 ; 18.433 ;
; A[11]       ; SRAM_DQ[6]    ; 18.731 ; 18.731 ; 18.731 ; 18.731 ;
; A[11]       ; SRAM_DQ[7]    ; 18.739 ; 18.739 ; 18.739 ; 18.739 ;
; A[11]       ; SRAM_DQ[8]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[9]    ; 18.398 ; 18.398 ; 18.398 ; 18.398 ;
; A[11]       ; SRAM_DQ[10]   ; 18.384 ; 18.384 ; 18.384 ; 18.384 ;
; A[11]       ; SRAM_DQ[11]   ; 18.388 ; 18.388 ; 18.388 ; 18.388 ;
; A[11]       ; SRAM_DQ[12]   ; 18.111 ; 18.111 ; 18.111 ; 18.111 ;
; A[11]       ; SRAM_DQ[13]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[14]   ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[11]       ; SRAM_DQ[15]   ; 18.650 ; 18.650 ; 18.650 ; 18.650 ;
; A[12]       ; D[0]          ; 18.545 ; 18.805 ; 18.805 ; 18.545 ;
; A[12]       ; D[1]          ; 18.499 ; 19.039 ; 19.039 ; 18.499 ;
; A[12]       ; D[2]          ; 18.015 ; 18.363 ; 18.363 ; 18.015 ;
; A[12]       ; D[3]          ; 18.394 ; 18.864 ; 18.864 ; 18.394 ;
; A[12]       ; D[4]          ; 17.574 ; 17.987 ; 17.987 ; 17.574 ;
; A[12]       ; D[5]          ; 18.568 ; 17.421 ; 17.421 ; 18.568 ;
; A[12]       ; D[6]          ; 17.906 ; 17.008 ; 17.008 ; 17.906 ;
; A[12]       ; D[7]          ; 18.608 ; 17.708 ; 17.708 ; 18.608 ;
; A[12]       ; HEX2[0]       ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; A[12]       ; HEX2[1]       ; 11.087 ; 11.087 ; 11.087 ; 11.087 ;
; A[12]       ; HEX2[2]       ;        ; 11.127 ; 11.127 ;        ;
; A[12]       ; HEX2[3]       ; 11.124 ; 11.124 ; 11.124 ; 11.124 ;
; A[12]       ; HEX2[4]       ; 11.326 ;        ;        ; 11.326 ;
; A[12]       ; HEX2[5]       ; 11.432 ;        ;        ; 11.432 ;
; A[12]       ; HEX2[6]       ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; A[12]       ; LEDR[9]       ; 15.800 ;        ;        ; 15.800 ;
; A[12]       ; SRAM_ADDR[12] ; 10.941 ;        ;        ; 10.941 ;
; A[12]       ; SRAM_CE_N     ; 16.017 ;        ;        ; 16.017 ;
; A[12]       ; SRAM_DQ[0]    ; 17.237 ; 17.237 ; 17.237 ; 17.237 ;
; A[12]       ; SRAM_DQ[1]    ; 17.247 ; 17.247 ; 17.247 ; 17.247 ;
; A[12]       ; SRAM_DQ[2]    ; 16.968 ; 16.968 ; 16.968 ; 16.968 ;
; A[12]       ; SRAM_DQ[3]    ; 16.978 ; 16.978 ; 16.978 ; 16.978 ;
; A[12]       ; SRAM_DQ[4]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[5]    ; 17.011 ; 17.011 ; 17.011 ; 17.011 ;
; A[12]       ; SRAM_DQ[6]    ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; A[12]       ; SRAM_DQ[7]    ; 17.317 ; 17.317 ; 17.317 ; 17.317 ;
; A[12]       ; SRAM_DQ[8]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[9]    ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; A[12]       ; SRAM_DQ[10]   ; 16.962 ; 16.962 ; 16.962 ; 16.962 ;
; A[12]       ; SRAM_DQ[11]   ; 16.966 ; 16.966 ; 16.966 ; 16.966 ;
; A[12]       ; SRAM_DQ[12]   ; 16.689 ; 16.689 ; 16.689 ; 16.689 ;
; A[12]       ; SRAM_DQ[13]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[14]   ; 16.972 ; 16.972 ; 16.972 ; 16.972 ;
; A[12]       ; SRAM_DQ[15]   ; 17.228 ; 17.228 ; 17.228 ; 17.228 ;
; A[13]       ; D[0]          ; 18.784 ; 19.044 ; 19.044 ; 18.784 ;
; A[13]       ; D[1]          ; 18.738 ; 19.278 ; 19.278 ; 18.738 ;
; A[13]       ; D[2]          ; 18.254 ; 18.602 ; 18.602 ; 18.254 ;
; A[13]       ; D[3]          ; 18.633 ; 19.103 ; 19.103 ; 18.633 ;
; A[13]       ; D[4]          ; 17.813 ; 18.226 ; 18.226 ; 17.813 ;
; A[13]       ; D[5]          ; 18.807 ; 17.660 ; 17.660 ; 18.807 ;
; A[13]       ; D[6]          ; 18.145 ; 17.247 ; 17.247 ; 18.145 ;
; A[13]       ; D[7]          ; 18.847 ; 17.947 ; 17.947 ; 18.847 ;
; A[13]       ; HEX2[0]       ; 11.642 ; 11.642 ; 11.642 ; 11.642 ;
; A[13]       ; HEX2[1]       ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; A[13]       ; HEX2[2]       ; 11.462 ;        ;        ; 11.462 ;
; A[13]       ; HEX2[3]       ; 11.462 ; 11.462 ; 11.462 ; 11.462 ;
; A[13]       ; HEX2[4]       ;        ; 11.626 ; 11.626 ;        ;
; A[13]       ; HEX2[5]       ; 11.766 ; 11.766 ; 11.766 ; 11.766 ;
; A[13]       ; HEX2[6]       ; 11.790 ; 11.790 ; 11.790 ; 11.790 ;
; A[13]       ; LEDR[9]       ; 16.039 ;        ;        ; 16.039 ;
; A[13]       ; SRAM_ADDR[13] ; 10.901 ;        ;        ; 10.901 ;
; A[13]       ; SRAM_CE_N     ; 16.256 ;        ;        ; 16.256 ;
; A[13]       ; SRAM_DQ[0]    ; 17.476 ; 17.476 ; 17.476 ; 17.476 ;
; A[13]       ; SRAM_DQ[1]    ; 17.486 ; 17.486 ; 17.486 ; 17.486 ;
; A[13]       ; SRAM_DQ[2]    ; 17.207 ; 17.207 ; 17.207 ; 17.207 ;
; A[13]       ; SRAM_DQ[3]    ; 17.217 ; 17.217 ; 17.217 ; 17.217 ;
; A[13]       ; SRAM_DQ[4]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[5]    ; 17.250 ; 17.250 ; 17.250 ; 17.250 ;
; A[13]       ; SRAM_DQ[6]    ; 17.548 ; 17.548 ; 17.548 ; 17.548 ;
; A[13]       ; SRAM_DQ[7]    ; 17.556 ; 17.556 ; 17.556 ; 17.556 ;
; A[13]       ; SRAM_DQ[8]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[9]    ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; A[13]       ; SRAM_DQ[10]   ; 17.201 ; 17.201 ; 17.201 ; 17.201 ;
; A[13]       ; SRAM_DQ[11]   ; 17.205 ; 17.205 ; 17.205 ; 17.205 ;
; A[13]       ; SRAM_DQ[12]   ; 16.928 ; 16.928 ; 16.928 ; 16.928 ;
; A[13]       ; SRAM_DQ[13]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[14]   ; 17.211 ; 17.211 ; 17.211 ; 17.211 ;
; A[13]       ; SRAM_DQ[15]   ; 17.467 ; 17.467 ; 17.467 ; 17.467 ;
; A[14]       ; D[0]          ; 21.143 ; 21.143 ; 21.143 ; 21.143 ;
; A[14]       ; D[1]          ; 21.255 ; 21.255 ; 21.255 ; 21.255 ;
; A[14]       ; D[2]          ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; A[14]       ; D[3]          ; 21.019 ; 21.019 ; 21.019 ; 21.019 ;
; A[14]       ; D[4]          ; 19.895 ; 19.895 ; 19.895 ; 19.895 ;
; A[14]       ; D[5]          ; 20.995 ; 20.995 ; 20.995 ; 20.995 ;
; A[14]       ; D[6]          ; 20.318 ; 20.318 ; 20.318 ; 20.318 ;
; A[14]       ; D[7]          ; 21.012 ; 21.012 ; 21.012 ; 21.012 ;
; A[14]       ; HEX2[0]       ; 17.848 ; 17.848 ; 17.848 ; 17.848 ;
; A[14]       ; HEX2[1]       ; 17.634 ; 17.634 ; 17.634 ; 17.634 ;
; A[14]       ; HEX2[2]       ; 17.676 ; 17.676 ; 17.676 ; 17.676 ;
; A[14]       ; HEX2[3]       ; 17.678 ; 17.678 ; 17.678 ; 17.678 ;
; A[14]       ; HEX2[4]       ; 17.881 ; 17.881 ; 17.881 ; 17.881 ;
; A[14]       ; HEX2[5]       ; 17.975 ; 17.975 ; 17.975 ; 17.975 ;
; A[14]       ; HEX2[6]       ; 18.004 ; 18.004 ; 18.004 ; 18.004 ;
; A[14]       ; HEX3[0]       ; 19.242 ; 19.242 ; 19.242 ; 19.242 ;
; A[14]       ; HEX3[1]       ; 19.758 ; 19.758 ; 19.758 ; 19.758 ;
; A[14]       ; HEX3[2]       ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; A[14]       ; HEX3[3]       ; 19.187 ; 19.187 ; 19.187 ; 19.187 ;
; A[14]       ; HEX3[4]       ; 18.800 ; 18.800 ; 18.800 ; 18.800 ;
; A[14]       ; HEX3[5]       ; 19.219 ; 19.219 ; 19.219 ; 19.219 ;
; A[14]       ; HEX3[6]       ; 19.580 ; 19.580 ; 19.580 ; 19.580 ;
; A[14]       ; LEDR[9]       ; 18.211 ; 18.211 ; 18.211 ; 18.211 ;
; A[14]       ; SRAM_ADDR[14] ; 16.427 ; 16.427 ; 16.427 ; 16.427 ;
; A[14]       ; SRAM_ADDR[15] ; 18.313 ; 18.313 ; 18.313 ; 18.313 ;
; A[14]       ; SRAM_ADDR[16] ; 18.472 ; 18.472 ; 18.472 ; 18.472 ;
; A[14]       ; SRAM_ADDR[17] ; 19.342 ; 19.342 ; 19.342 ; 19.342 ;
; A[14]       ; SRAM_CE_N     ; 18.428 ; 18.428 ; 18.428 ; 18.428 ;
; A[14]       ; SRAM_DQ[0]    ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; A[14]       ; SRAM_DQ[1]    ; 19.761 ; 19.761 ; 19.761 ; 19.761 ;
; A[14]       ; SRAM_DQ[2]    ; 19.482 ; 19.482 ; 19.482 ; 19.482 ;
; A[14]       ; SRAM_DQ[3]    ; 19.492 ; 19.492 ; 19.492 ; 19.492 ;
; A[14]       ; SRAM_DQ[4]    ; 19.525 ; 19.525 ; 19.525 ; 19.525 ;
; A[14]       ; SRAM_DQ[5]    ; 19.525 ; 19.525 ; 19.525 ; 19.525 ;
; A[14]       ; SRAM_DQ[6]    ; 19.823 ; 19.823 ; 19.823 ; 19.823 ;
; A[14]       ; SRAM_DQ[7]    ; 19.831 ; 19.831 ; 19.831 ; 19.831 ;
; A[14]       ; SRAM_DQ[8]    ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; A[14]       ; SRAM_DQ[9]    ; 19.490 ; 19.490 ; 19.490 ; 19.490 ;
; A[14]       ; SRAM_DQ[10]   ; 19.476 ; 19.476 ; 19.476 ; 19.476 ;
; A[14]       ; SRAM_DQ[11]   ; 19.480 ; 19.480 ; 19.480 ; 19.480 ;
; A[14]       ; SRAM_DQ[12]   ; 19.203 ; 19.203 ; 19.203 ; 19.203 ;
; A[14]       ; SRAM_DQ[13]   ; 19.486 ; 19.486 ; 19.486 ; 19.486 ;
; A[14]       ; SRAM_DQ[14]   ; 19.486 ; 19.486 ; 19.486 ; 19.486 ;
; A[14]       ; SRAM_DQ[15]   ; 19.742 ; 19.742 ; 19.742 ; 19.742 ;
; A[14]       ; SRAM_LB_N     ; 18.394 ; 18.394 ; 18.394 ; 18.394 ;
; A[14]       ; SRAM_UB_N     ; 18.380 ; 18.380 ; 18.380 ; 18.380 ;
; A[15]       ; D[0]          ; 21.327 ; 21.327 ; 21.327 ; 21.327 ;
; A[15]       ; D[1]          ; 21.439 ; 21.439 ; 21.439 ; 21.439 ;
; A[15]       ; D[2]          ; 20.817 ; 20.817 ; 20.817 ; 20.817 ;
; A[15]       ; D[3]          ; 21.203 ; 21.203 ; 21.203 ; 21.203 ;
; A[15]       ; D[4]          ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[15]       ; D[5]          ; 21.179 ; 21.179 ; 21.179 ; 21.179 ;
; A[15]       ; D[6]          ; 20.502 ; 20.502 ; 20.502 ; 20.502 ;
; A[15]       ; D[7]          ; 21.196 ; 21.196 ; 21.196 ; 21.196 ;
; A[15]       ; HEX2[0]       ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; A[15]       ; HEX2[1]       ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; A[15]       ; HEX2[2]       ; 17.508 ; 17.508 ; 17.508 ; 17.508 ;
; A[15]       ; HEX2[3]       ; 17.510 ; 17.510 ; 17.510 ; 17.510 ;
; A[15]       ; HEX2[4]       ; 17.713 ; 17.713 ; 17.713 ; 17.713 ;
; A[15]       ; HEX2[5]       ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[15]       ; HEX2[6]       ; 17.836 ; 17.836 ; 17.836 ; 17.836 ;
; A[15]       ; HEX3[0]       ; 19.393 ; 19.393 ; 19.393 ; 19.393 ;
; A[15]       ; HEX3[1]       ; 19.909 ; 19.909 ; 19.909 ; 19.909 ;
; A[15]       ; HEX3[2]       ; 19.579 ; 19.579 ; 19.579 ; 19.579 ;
; A[15]       ; HEX3[3]       ; 19.338 ; 19.338 ; 19.338 ; 19.338 ;
; A[15]       ; HEX3[4]       ; 18.953 ; 18.953 ; 18.953 ; 18.953 ;
; A[15]       ; HEX3[5]       ; 19.370 ; 19.370 ; 19.370 ; 19.370 ;
; A[15]       ; HEX3[6]       ; 19.731 ; 19.731 ; 19.731 ; 19.731 ;
; A[15]       ; LEDR[9]       ; 17.812 ; 17.812 ; 17.812 ; 17.812 ;
; A[15]       ; SRAM_ADDR[14] ; 13.913 ; 13.913 ; 13.913 ; 13.913 ;
; A[15]       ; SRAM_ADDR[15] ; 18.145 ; 18.145 ; 18.145 ; 18.145 ;
; A[15]       ; SRAM_ADDR[16] ; 18.304 ; 18.304 ; 18.304 ; 18.304 ;
; A[15]       ; SRAM_ADDR[17] ; 19.493 ; 19.493 ; 19.493 ; 19.493 ;
; A[15]       ; SRAM_CE_N     ; 18.029 ; 18.029 ; 18.029 ; 18.029 ;
; A[15]       ; SRAM_DQ[0]    ; 19.935 ; 19.935 ; 19.935 ; 19.935 ;
; A[15]       ; SRAM_DQ[1]    ; 19.945 ; 19.945 ; 19.945 ; 19.945 ;
; A[15]       ; SRAM_DQ[2]    ; 19.666 ; 19.666 ; 19.666 ; 19.666 ;
; A[15]       ; SRAM_DQ[3]    ; 19.676 ; 19.676 ; 19.676 ; 19.676 ;
; A[15]       ; SRAM_DQ[4]    ; 19.709 ; 19.709 ; 19.709 ; 19.709 ;
; A[15]       ; SRAM_DQ[5]    ; 19.709 ; 19.709 ; 19.709 ; 19.709 ;
; A[15]       ; SRAM_DQ[6]    ; 20.007 ; 20.007 ; 20.007 ; 20.007 ;
; A[15]       ; SRAM_DQ[7]    ; 20.015 ; 20.015 ; 20.015 ; 20.015 ;
; A[15]       ; SRAM_DQ[8]    ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; A[15]       ; SRAM_DQ[9]    ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; A[15]       ; SRAM_DQ[10]   ; 19.660 ; 19.660 ; 19.660 ; 19.660 ;
; A[15]       ; SRAM_DQ[11]   ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; A[15]       ; SRAM_DQ[12]   ; 19.387 ; 19.387 ; 19.387 ; 19.387 ;
; A[15]       ; SRAM_DQ[13]   ; 19.670 ; 19.670 ; 19.670 ; 19.670 ;
; A[15]       ; SRAM_DQ[14]   ; 19.670 ; 19.670 ; 19.670 ; 19.670 ;
; A[15]       ; SRAM_DQ[15]   ; 19.926 ; 19.926 ; 19.926 ; 19.926 ;
; A[15]       ; SRAM_LB_N     ; 18.578 ; 18.578 ; 18.578 ; 18.578 ;
; A[15]       ; SRAM_UB_N     ; 18.564 ; 18.564 ; 18.564 ; 18.564 ;
; D[0]        ; SRAM_DQ[0]    ; 10.941 ;        ;        ; 10.941 ;
; D[0]        ; SRAM_DQ[8]    ; 10.922 ;        ;        ; 10.922 ;
; D[1]        ; SRAM_DQ[1]    ; 11.336 ;        ;        ; 11.336 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.921 ;        ;        ; 10.921 ;
; D[2]        ; SRAM_DQ[10]   ; 10.891 ;        ;        ; 10.891 ;
; D[3]        ; SRAM_DQ[3]    ; 10.627 ;        ;        ; 10.627 ;
; D[3]        ; SRAM_DQ[11]   ; 10.585 ;        ;        ; 10.585 ;
; D[4]        ; SRAM_DQ[4]    ; 10.829 ;        ;        ; 10.829 ;
; D[4]        ; SRAM_DQ[12]   ; 10.612 ;        ;        ; 10.612 ;
; D[5]        ; SRAM_DQ[5]    ; 10.527 ;        ;        ; 10.527 ;
; D[5]        ; SRAM_DQ[13]   ; 10.511 ;        ;        ; 10.511 ;
; D[6]        ; SRAM_DQ[6]    ; 10.462 ;        ;        ; 10.462 ;
; D[6]        ; SRAM_DQ[14]   ; 10.467 ;        ;        ; 10.467 ;
; D[7]        ; SRAM_DQ[7]    ; 10.985 ;        ;        ; 10.985 ;
; D[7]        ; SRAM_DQ[15]   ; 10.121 ;        ;        ; 10.121 ;
; IORQ_n      ; BUSDIR_n      ; 12.224 ;        ;        ; 12.224 ;
; IORQ_n      ; D[0]          ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; IORQ_n      ; D[1]          ; 18.881 ; 18.881 ; 18.881 ; 18.881 ;
; IORQ_n      ; D[2]          ; 18.501 ; 18.501 ; 18.501 ; 18.501 ;
; IORQ_n      ; D[3]          ; 18.950 ; 18.950 ; 18.950 ; 18.950 ;
; IORQ_n      ; D[4]          ; 17.215 ; 17.215 ; 17.215 ; 17.215 ;
; IORQ_n      ; D[5]          ; 15.470 ; 12.926 ; 12.926 ; 15.470 ;
; IORQ_n      ; D[6]          ; 15.057 ; 12.978 ; 12.978 ; 15.057 ;
; IORQ_n      ; D[7]          ; 15.755 ; 12.935 ; 12.935 ; 15.755 ;
; IORQ_n      ; U1OE_n        ; 14.147 ;        ;        ; 14.147 ;
; M1_n        ; BUSDIR_n      ;        ; 12.236 ; 12.236 ;        ;
; M1_n        ; D[0]          ; 18.927 ; 18.927 ; 18.927 ; 18.927 ;
; M1_n        ; D[1]          ; 19.036 ; 19.036 ; 19.036 ; 19.036 ;
; M1_n        ; D[2]          ; 18.656 ; 18.656 ; 18.656 ; 18.656 ;
; M1_n        ; D[3]          ; 19.105 ; 19.105 ; 19.105 ; 19.105 ;
; M1_n        ; D[4]          ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; M1_n        ; D[5]          ; 13.081 ; 15.625 ; 15.625 ; 13.081 ;
; M1_n        ; D[6]          ; 13.133 ; 15.212 ; 15.212 ; 13.133 ;
; M1_n        ; D[7]          ; 13.090 ; 15.910 ; 15.910 ; 13.090 ;
; M1_n        ; U1OE_n        ;        ; 14.461 ; 14.461 ;        ;
; MREQ_n      ; D[0]          ; 16.082 ; 16.082 ; 16.082 ; 16.082 ;
; MREQ_n      ; D[1]          ; 16.036 ; 16.283 ; 16.283 ; 16.036 ;
; MREQ_n      ; D[2]          ; 15.552 ; 15.552 ; 15.552 ; 15.552 ;
; MREQ_n      ; D[3]          ; 15.931 ; 15.931 ; 15.931 ; 15.931 ;
; MREQ_n      ; D[4]          ; 15.111 ; 14.923 ; 14.923 ; 15.111 ;
; MREQ_n      ; D[5]          ; 16.105 ; 12.957 ; 12.957 ; 16.105 ;
; MREQ_n      ; D[6]          ; 15.443 ; 13.009 ; 13.009 ; 15.443 ;
; MREQ_n      ; D[7]          ; 16.145 ; 12.966 ; 12.966 ; 16.145 ;
; RD_n        ; BUSDIR_n      ; 12.886 ;        ;        ; 12.886 ;
; RD_n        ; D[0]          ; 19.718 ; 19.718 ; 19.718 ; 19.718 ;
; RD_n        ; D[1]          ; 19.827 ; 19.827 ; 19.827 ; 19.827 ;
; RD_n        ; D[2]          ; 19.447 ; 19.447 ; 19.447 ; 19.447 ;
; RD_n        ; D[3]          ; 19.896 ; 19.896 ; 19.896 ; 19.896 ;
; RD_n        ; D[4]          ; 18.161 ; 18.161 ; 18.161 ; 18.161 ;
; RD_n        ; D[5]          ; 16.866 ; 14.053 ; 14.053 ; 16.866 ;
; RD_n        ; D[6]          ; 16.204 ; 14.105 ; 14.105 ; 16.204 ;
; RD_n        ; D[7]          ; 16.906 ; 14.062 ; 14.062 ; 16.906 ;
; RD_n        ; U1OE_n        ; 13.924 ;        ;        ; 13.924 ;
; SLTSL_n     ; D[0]          ; 17.623 ; 16.935 ; 16.935 ; 17.623 ;
; SLTSL_n     ; D[1]          ; 17.857 ; 17.136 ; 17.136 ; 17.857 ;
; SLTSL_n     ; D[2]          ; 17.181 ; 16.405 ; 16.405 ; 17.181 ;
; SLTSL_n     ; D[3]          ; 17.682 ; 16.784 ; 16.784 ; 17.682 ;
; SLTSL_n     ; D[4]          ; 16.805 ; 15.776 ; 15.776 ; 16.805 ;
; SLTSL_n     ; D[5]          ; 16.958 ; 14.257 ; 14.257 ; 16.958 ;
; SLTSL_n     ; D[6]          ; 16.296 ; 14.309 ; 14.309 ; 16.296 ;
; SLTSL_n     ; D[7]          ; 16.998 ; 14.266 ; 14.266 ; 16.998 ;
; SLTSL_n     ; LEDR[9]       ; 14.567 ;        ;        ; 14.567 ;
; SLTSL_n     ; SRAM_CE_N     ; 14.784 ;        ;        ; 14.784 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 16.004 ; 16.004 ; 16.004 ; 16.004 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.735 ; 15.735 ; 15.735 ; 15.735 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.745 ; 15.745 ; 15.745 ; 15.745 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 15.778 ; 15.778 ; 15.778 ; 15.778 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.076 ; 16.076 ; 16.076 ; 16.076 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.084 ; 16.084 ; 16.084 ; 16.084 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 15.743 ; 15.743 ; 15.743 ; 15.743 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 15.729 ; 15.729 ; 15.729 ; 15.729 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 15.739 ; 15.739 ; 15.739 ; 15.739 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.995 ; 15.995 ; 15.995 ; 15.995 ;
; SLTSL_n     ; U1OE_n        ; 13.072 ;        ;        ; 13.072 ;
; SRAM_DQ[0]  ; D[0]          ; 14.342 ;        ;        ; 14.342 ;
; SRAM_DQ[1]  ; D[1]          ; 14.787 ;        ;        ; 14.787 ;
; SRAM_DQ[2]  ; D[2]          ; 13.625 ;        ;        ; 13.625 ;
; SRAM_DQ[3]  ; D[3]          ; 14.174 ;        ;        ; 14.174 ;
; SRAM_DQ[4]  ; D[4]          ; 12.965 ;        ;        ; 12.965 ;
; SRAM_DQ[5]  ; D[5]          ; 14.152 ;        ;        ; 14.152 ;
; SRAM_DQ[6]  ; D[6]          ; 13.423 ;        ;        ; 13.423 ;
; SRAM_DQ[7]  ; D[7]          ; 14.067 ;        ;        ; 14.067 ;
; SRAM_DQ[8]  ; D[0]          ; 14.405 ;        ;        ; 14.405 ;
; SRAM_DQ[9]  ; D[1]          ; 14.304 ;        ;        ; 14.304 ;
; SRAM_DQ[10] ; D[2]          ; 13.824 ;        ;        ; 13.824 ;
; SRAM_DQ[11] ; D[3]          ; 14.194 ;        ;        ; 14.194 ;
; SRAM_DQ[12] ; D[4]          ; 13.127 ;        ;        ; 13.127 ;
; SRAM_DQ[13] ; D[5]          ; 14.503 ;        ;        ; 14.503 ;
; SRAM_DQ[14] ; D[6]          ; 13.873 ;        ;        ; 13.873 ;
; SRAM_DQ[15] ; D[7]          ; 14.644 ;        ;        ; 14.644 ;
; SW[9]       ; D[0]          ; 12.825 ; 13.468 ; 13.468 ; 12.825 ;
; SW[9]       ; D[1]          ; 13.026 ; 13.702 ; 13.702 ; 13.026 ;
; SW[9]       ; D[2]          ; 12.295 ; 13.026 ; 13.026 ; 12.295 ;
; SW[9]       ; D[3]          ; 12.674 ; 13.527 ; 13.527 ; 12.674 ;
; SW[9]       ; D[4]          ; 11.666 ; 12.650 ; 12.650 ; 11.666 ;
; SW[9]       ; D[5]          ; 10.102 ; 12.848 ; 12.848 ; 10.102 ;
; SW[9]       ; D[6]          ; 10.154 ; 12.186 ; 12.186 ; 10.154 ;
; SW[9]       ; D[7]          ; 10.111 ; 12.888 ; 12.888 ; 10.111 ;
; SW[9]       ; LEDR[9]       ;        ; 10.457 ; 10.457 ;        ;
; SW[9]       ; SRAM_CE_N     ;        ; 10.674 ; 10.674 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 11.894 ; 11.894 ; 11.894 ; 11.894 ;
; SW[9]       ; SRAM_DQ[1]    ; 11.904 ; 11.904 ; 11.904 ; 11.904 ;
; SW[9]       ; SRAM_DQ[2]    ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; SW[9]       ; SRAM_DQ[3]    ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[9]       ; SRAM_DQ[4]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[5]    ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; SW[9]       ; SRAM_DQ[6]    ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; SW[9]       ; SRAM_DQ[7]    ; 11.974 ; 11.974 ; 11.974 ; 11.974 ;
; SW[9]       ; SRAM_DQ[8]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[9]    ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; SW[9]       ; SRAM_DQ[10]   ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[9]       ; SRAM_DQ[11]   ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; SW[9]       ; SRAM_DQ[12]   ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[9]       ; SRAM_DQ[13]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[14]   ; 11.629 ; 11.629 ; 11.629 ; 11.629 ;
; SW[9]       ; SRAM_DQ[15]   ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; SW[9]       ; U1OE_n        ;        ; 8.917  ; 8.917  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 12.251 ; 12.251 ; 12.251 ; 12.251 ;
; WR_n        ; SRAM_DQ[1]    ; 12.261 ; 12.261 ; 12.261 ; 12.261 ;
; WR_n        ; SRAM_DQ[2]    ; 11.982 ; 11.982 ; 11.982 ; 11.982 ;
; WR_n        ; SRAM_DQ[3]    ; 11.992 ; 11.992 ; 11.992 ; 11.992 ;
; WR_n        ; SRAM_DQ[4]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[5]    ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; WR_n        ; SRAM_DQ[6]    ; 12.323 ; 12.323 ; 12.323 ; 12.323 ;
; WR_n        ; SRAM_DQ[7]    ; 12.331 ; 12.331 ; 12.331 ; 12.331 ;
; WR_n        ; SRAM_DQ[8]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[9]    ; 11.989 ; 11.989 ; 11.989 ; 11.989 ;
; WR_n        ; SRAM_DQ[10]   ; 11.975 ; 11.975 ; 11.975 ; 11.975 ;
; WR_n        ; SRAM_DQ[11]   ; 11.979 ; 11.979 ; 11.979 ; 11.979 ;
; WR_n        ; SRAM_DQ[12]   ; 11.702 ; 11.702 ; 11.702 ; 11.702 ;
; WR_n        ; SRAM_DQ[13]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[14]   ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; WR_n        ; SRAM_DQ[15]   ; 12.241 ; 12.241 ; 12.241 ; 12.241 ;
; WR_n        ; SRAM_WE_N     ; 10.678 ;        ;        ; 10.678 ;
; WR_n        ; U1OE_n        ; 14.569 ;        ;        ; 14.569 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[0]        ; D[1]          ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; A[0]        ; D[2]          ; 7.475 ; 7.475 ; 7.475 ; 7.475 ;
; A[0]        ; D[3]          ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[0]        ; D[4]          ; 7.455 ; 7.455 ; 7.455 ; 7.455 ;
; A[0]        ; D[5]          ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[0]        ; D[6]          ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; A[0]        ; D[7]          ; 7.205 ; 7.205 ; 7.205 ; 7.205 ;
; A[0]        ; LEDR[9]       ; 7.507 ;       ;       ; 7.507 ;
; A[0]        ; SRAM_ADDR[0]  ; 5.860 ;       ;       ; 5.860 ;
; A[0]        ; SRAM_CE_N     ; 7.687 ;       ;       ; 7.687 ;
; A[0]        ; SRAM_DQ[0]    ; 8.121 ; 8.121 ; 8.121 ; 8.121 ;
; A[0]        ; SRAM_DQ[1]    ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; A[0]        ; SRAM_DQ[2]    ; 8.022 ; 8.022 ; 8.022 ; 8.022 ;
; A[0]        ; SRAM_DQ[3]    ; 8.032 ; 8.032 ; 8.032 ; 8.032 ;
; A[0]        ; SRAM_DQ[4]    ; 8.048 ; 8.048 ; 8.048 ; 8.048 ;
; A[0]        ; SRAM_DQ[5]    ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[0]        ; SRAM_DQ[6]    ; 8.163 ; 8.163 ; 8.163 ; 8.163 ;
; A[0]        ; SRAM_DQ[7]    ; 8.172 ; 8.172 ; 8.172 ; 8.172 ;
; A[0]        ; SRAM_DQ[8]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[9]    ; 8.014 ; 8.014 ; 8.014 ; 8.014 ;
; A[0]        ; SRAM_DQ[10]   ; 8.005 ; 8.005 ; 8.005 ; 8.005 ;
; A[0]        ; SRAM_DQ[11]   ; 8.004 ; 8.004 ; 8.004 ; 8.004 ;
; A[0]        ; SRAM_DQ[12]   ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[0]        ; SRAM_DQ[13]   ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[14]   ; 8.016 ; 8.016 ; 8.016 ; 8.016 ;
; A[0]        ; SRAM_DQ[15]   ; 8.103 ; 8.103 ; 8.103 ; 8.103 ;
; A[1]        ; D[0]          ; 7.337 ; 7.337 ; 7.337 ; 7.337 ;
; A[1]        ; D[1]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[1]        ; D[2]          ; 7.364 ; 7.364 ; 7.364 ; 7.364 ;
; A[1]        ; D[3]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[1]        ; D[4]          ; 7.344 ; 7.344 ; 7.344 ; 7.344 ;
; A[1]        ; D[5]          ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[1]        ; D[6]          ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[1]        ; D[7]          ; 7.094 ; 7.094 ; 7.094 ; 7.094 ;
; A[1]        ; LEDR[9]       ; 7.396 ;       ;       ; 7.396 ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885 ;       ;       ; 5.885 ;
; A[1]        ; SRAM_CE_N     ; 7.576 ;       ;       ; 7.576 ;
; A[1]        ; SRAM_DQ[0]    ; 8.010 ; 8.010 ; 8.010 ; 8.010 ;
; A[1]        ; SRAM_DQ[1]    ; 8.020 ; 8.020 ; 8.020 ; 8.020 ;
; A[1]        ; SRAM_DQ[2]    ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; A[1]        ; SRAM_DQ[3]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; A[1]        ; SRAM_DQ[4]    ; 7.937 ; 7.937 ; 7.937 ; 7.937 ;
; A[1]        ; SRAM_DQ[5]    ; 7.936 ; 7.936 ; 7.936 ; 7.936 ;
; A[1]        ; SRAM_DQ[6]    ; 8.052 ; 8.052 ; 8.052 ; 8.052 ;
; A[1]        ; SRAM_DQ[7]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[1]        ; SRAM_DQ[8]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[9]    ; 7.903 ; 7.903 ; 7.903 ; 7.903 ;
; A[1]        ; SRAM_DQ[10]   ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[1]        ; SRAM_DQ[11]   ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[1]        ; SRAM_DQ[12]   ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[1]        ; SRAM_DQ[13]   ; 7.904 ; 7.904 ; 7.904 ; 7.904 ;
; A[1]        ; SRAM_DQ[14]   ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; A[1]        ; SRAM_DQ[15]   ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[3]        ; BUSDIR_n      ;       ; 7.267 ; 7.267 ;       ;
; A[3]        ; D[0]          ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[3]        ; D[1]          ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; A[3]        ; D[2]          ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; A[3]        ; D[3]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[3]        ; D[4]          ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; A[3]        ; D[5]          ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; A[3]        ; D[6]          ; 7.250 ; 7.250 ; 7.250 ; 7.250 ;
; A[3]        ; D[7]          ; 7.221 ; 7.221 ; 7.221 ; 7.221 ;
; A[3]        ; LEDR[9]       ; 7.843 ;       ;       ; 7.843 ;
; A[3]        ; SRAM_ADDR[3]  ; 5.707 ;       ;       ; 5.707 ;
; A[3]        ; SRAM_CE_N     ; 8.023 ;       ;       ; 8.023 ;
; A[3]        ; SRAM_DQ[0]    ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[3]        ; SRAM_DQ[1]    ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[3]        ; SRAM_DQ[2]    ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; A[3]        ; SRAM_DQ[3]    ; 8.368 ; 8.368 ; 8.368 ; 8.368 ;
; A[3]        ; SRAM_DQ[4]    ; 8.384 ; 8.384 ; 8.384 ; 8.384 ;
; A[3]        ; SRAM_DQ[5]    ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; A[3]        ; SRAM_DQ[6]    ; 8.499 ; 8.499 ; 8.499 ; 8.499 ;
; A[3]        ; SRAM_DQ[7]    ; 8.508 ; 8.508 ; 8.508 ; 8.508 ;
; A[3]        ; SRAM_DQ[8]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[9]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[3]        ; SRAM_DQ[10]   ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; A[3]        ; SRAM_DQ[11]   ; 8.340 ; 8.340 ; 8.340 ; 8.340 ;
; A[3]        ; SRAM_DQ[12]   ; 8.248 ; 8.248 ; 8.248 ; 8.248 ;
; A[3]        ; SRAM_DQ[13]   ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[3]        ; SRAM_DQ[14]   ; 8.352 ; 8.352 ; 8.352 ; 8.352 ;
; A[3]        ; SRAM_DQ[15]   ; 8.439 ; 8.439 ; 8.439 ; 8.439 ;
; A[3]        ; U1OE_n        ;       ; 7.028 ; 7.028 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.244 ; 7.244 ;       ;
; A[4]        ; D[0]          ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; A[4]        ; D[1]          ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; A[4]        ; D[2]          ; 7.468 ; 7.468 ; 7.468 ; 7.468 ;
; A[4]        ; D[3]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[4]        ; D[4]          ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; A[4]        ; D[5]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; A[4]        ; D[6]          ; 7.227 ; 7.227 ; 7.227 ; 7.227 ;
; A[4]        ; D[7]          ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; A[4]        ; HEX0[0]       ; 6.313 ; 6.313 ; 6.313 ; 6.313 ;
; A[4]        ; HEX0[1]       ; 6.468 ; 6.468 ; 6.468 ; 6.468 ;
; A[4]        ; HEX0[2]       ;       ; 6.333 ; 6.333 ;       ;
; A[4]        ; HEX0[3]       ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; A[4]        ; HEX0[4]       ; 6.519 ;       ;       ; 6.519 ;
; A[4]        ; HEX0[5]       ; 6.330 ;       ;       ; 6.330 ;
; A[4]        ; HEX0[6]       ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[4]        ; LEDR[9]       ; 7.820 ;       ;       ; 7.820 ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.000 ;       ;       ; 8.000 ;
; A[4]        ; SRAM_DQ[0]    ; 8.434 ; 8.434 ; 8.434 ; 8.434 ;
; A[4]        ; SRAM_DQ[1]    ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; A[4]        ; SRAM_DQ[2]    ; 8.335 ; 8.335 ; 8.335 ; 8.335 ;
; A[4]        ; SRAM_DQ[3]    ; 8.345 ; 8.345 ; 8.345 ; 8.345 ;
; A[4]        ; SRAM_DQ[4]    ; 8.361 ; 8.361 ; 8.361 ; 8.361 ;
; A[4]        ; SRAM_DQ[5]    ; 8.360 ; 8.360 ; 8.360 ; 8.360 ;
; A[4]        ; SRAM_DQ[6]    ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[4]        ; SRAM_DQ[7]    ; 8.485 ; 8.485 ; 8.485 ; 8.485 ;
; A[4]        ; SRAM_DQ[8]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[9]    ; 8.327 ; 8.327 ; 8.327 ; 8.327 ;
; A[4]        ; SRAM_DQ[10]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[4]        ; SRAM_DQ[11]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[4]        ; SRAM_DQ[12]   ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; A[4]        ; SRAM_DQ[13]   ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[4]        ; SRAM_DQ[14]   ; 8.329 ; 8.329 ; 8.329 ; 8.329 ;
; A[4]        ; SRAM_DQ[15]   ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; A[4]        ; U1OE_n        ;       ; 7.005 ; 7.005 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.233 ; 7.233 ;       ;
; A[5]        ; D[0]          ; 7.430 ; 7.430 ; 7.430 ; 7.430 ;
; A[5]        ; D[1]          ; 7.427 ; 7.427 ; 7.427 ; 7.427 ;
; A[5]        ; D[2]          ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[5]        ; D[3]          ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[5]        ; D[4]          ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[5]        ; D[5]          ; 7.179 ; 7.179 ; 7.179 ; 7.179 ;
; A[5]        ; D[6]          ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[5]        ; D[7]          ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; A[5]        ; HEX0[0]       ; 6.276 ; 6.276 ; 6.276 ; 6.276 ;
; A[5]        ; HEX0[1]       ; 6.438 ; 6.438 ; 6.438 ; 6.438 ;
; A[5]        ; HEX0[2]       ; 6.302 ;       ;       ; 6.302 ;
; A[5]        ; HEX0[3]       ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; A[5]        ; HEX0[4]       ;       ; 6.481 ; 6.481 ;       ;
; A[5]        ; HEX0[5]       ; 6.298 ; 6.298 ; 6.298 ; 6.298 ;
; A[5]        ; HEX0[6]       ; 6.425 ; 6.425 ; 6.425 ; 6.425 ;
; A[5]        ; LEDR[9]       ; 7.809 ;       ;       ; 7.809 ;
; A[5]        ; SRAM_ADDR[5]  ; 5.330 ;       ;       ; 5.330 ;
; A[5]        ; SRAM_CE_N     ; 7.989 ;       ;       ; 7.989 ;
; A[5]        ; SRAM_DQ[0]    ; 8.423 ; 8.423 ; 8.423 ; 8.423 ;
; A[5]        ; SRAM_DQ[1]    ; 8.433 ; 8.433 ; 8.433 ; 8.433 ;
; A[5]        ; SRAM_DQ[2]    ; 8.324 ; 8.324 ; 8.324 ; 8.324 ;
; A[5]        ; SRAM_DQ[3]    ; 8.334 ; 8.334 ; 8.334 ; 8.334 ;
; A[5]        ; SRAM_DQ[4]    ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[5]        ; SRAM_DQ[5]    ; 8.349 ; 8.349 ; 8.349 ; 8.349 ;
; A[5]        ; SRAM_DQ[6]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[5]        ; SRAM_DQ[7]    ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; A[5]        ; SRAM_DQ[8]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[9]    ; 8.316 ; 8.316 ; 8.316 ; 8.316 ;
; A[5]        ; SRAM_DQ[10]   ; 8.307 ; 8.307 ; 8.307 ; 8.307 ;
; A[5]        ; SRAM_DQ[11]   ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[5]        ; SRAM_DQ[12]   ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; A[5]        ; SRAM_DQ[13]   ; 8.317 ; 8.317 ; 8.317 ; 8.317 ;
; A[5]        ; SRAM_DQ[14]   ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[5]        ; SRAM_DQ[15]   ; 8.405 ; 8.405 ; 8.405 ; 8.405 ;
; A[5]        ; U1OE_n        ;       ; 6.994 ; 6.994 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 6.755 ; 6.755 ;       ;
; A[6]        ; D[0]          ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; A[6]        ; D[1]          ; 6.949 ; 6.949 ; 6.949 ; 6.949 ;
; A[6]        ; D[2]          ; 6.979 ; 6.979 ; 6.979 ; 6.979 ;
; A[6]        ; D[3]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[6]        ; D[4]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[6]        ; D[5]          ; 6.701 ; 6.701 ; 6.701 ; 6.701 ;
; A[6]        ; D[6]          ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; A[6]        ; D[7]          ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; A[6]        ; HEX0[0]       ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[6]        ; HEX0[1]       ; 6.445 ;       ;       ; 6.445 ;
; A[6]        ; HEX0[2]       ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; A[6]        ; HEX0[3]       ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; A[6]        ; HEX0[4]       ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[6]        ; HEX0[5]       ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; A[6]        ; HEX0[6]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[6]        ; LEDR[9]       ; 7.743 ;       ;       ; 7.743 ;
; A[6]        ; SRAM_ADDR[6]  ; 5.662 ;       ;       ; 5.662 ;
; A[6]        ; SRAM_CE_N     ; 7.923 ;       ;       ; 7.923 ;
; A[6]        ; SRAM_DQ[0]    ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[6]        ; SRAM_DQ[1]    ; 8.367 ; 8.367 ; 8.367 ; 8.367 ;
; A[6]        ; SRAM_DQ[2]    ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; A[6]        ; SRAM_DQ[3]    ; 8.268 ; 8.268 ; 8.268 ; 8.268 ;
; A[6]        ; SRAM_DQ[4]    ; 8.284 ; 8.284 ; 8.284 ; 8.284 ;
; A[6]        ; SRAM_DQ[5]    ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; A[6]        ; SRAM_DQ[6]    ; 8.399 ; 8.399 ; 8.399 ; 8.399 ;
; A[6]        ; SRAM_DQ[7]    ; 8.408 ; 8.408 ; 8.408 ; 8.408 ;
; A[6]        ; SRAM_DQ[8]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[9]    ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; A[6]        ; SRAM_DQ[10]   ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; A[6]        ; SRAM_DQ[11]   ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; A[6]        ; SRAM_DQ[12]   ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; A[6]        ; SRAM_DQ[13]   ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; A[6]        ; SRAM_DQ[14]   ; 8.252 ; 8.252 ; 8.252 ; 8.252 ;
; A[6]        ; SRAM_DQ[15]   ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; A[6]        ; U1OE_n        ;       ; 6.601 ; 6.601 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 6.857 ; 6.857 ;       ;
; A[7]        ; D[0]          ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; A[7]        ; D[1]          ; 7.051 ; 7.051 ; 7.051 ; 7.051 ;
; A[7]        ; D[2]          ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; A[7]        ; D[3]          ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; A[7]        ; D[4]          ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; A[7]        ; D[5]          ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; A[7]        ; D[6]          ; 6.840 ; 6.840 ; 6.840 ; 6.840 ;
; A[7]        ; D[7]          ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; A[7]        ; HEX0[0]       ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[7]        ; HEX0[1]       ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; A[7]        ; HEX0[2]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[3]       ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; A[7]        ; HEX0[4]       ;       ; 6.650 ; 6.650 ;       ;
; A[7]        ; HEX0[5]       ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; A[7]        ; HEX0[6]       ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; A[7]        ; LEDR[9]       ; 8.144 ;       ;       ; 8.144 ;
; A[7]        ; SRAM_ADDR[7]  ; 5.684 ;       ;       ; 5.684 ;
; A[7]        ; SRAM_CE_N     ; 8.324 ;       ;       ; 8.324 ;
; A[7]        ; SRAM_DQ[0]    ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; A[7]        ; SRAM_DQ[1]    ; 8.768 ; 8.768 ; 8.768 ; 8.768 ;
; A[7]        ; SRAM_DQ[2]    ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; A[7]        ; SRAM_DQ[3]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[7]        ; SRAM_DQ[4]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[7]        ; SRAM_DQ[5]    ; 8.684 ; 8.684 ; 8.684 ; 8.684 ;
; A[7]        ; SRAM_DQ[6]    ; 8.800 ; 8.800 ; 8.800 ; 8.800 ;
; A[7]        ; SRAM_DQ[7]    ; 8.809 ; 8.809 ; 8.809 ; 8.809 ;
; A[7]        ; SRAM_DQ[8]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[9]    ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; A[7]        ; SRAM_DQ[10]   ; 8.642 ; 8.642 ; 8.642 ; 8.642 ;
; A[7]        ; SRAM_DQ[11]   ; 8.641 ; 8.641 ; 8.641 ; 8.641 ;
; A[7]        ; SRAM_DQ[12]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[7]        ; SRAM_DQ[13]   ; 8.652 ; 8.652 ; 8.652 ; 8.652 ;
; A[7]        ; SRAM_DQ[14]   ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; A[7]        ; SRAM_DQ[15]   ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; A[7]        ; U1OE_n        ;       ; 6.842 ; 6.842 ;       ;
; A[8]        ; D[0]          ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[8]        ; D[1]          ; 8.079 ; 8.079 ; 8.079 ; 8.079 ;
; A[8]        ; D[2]          ; 8.109 ; 8.109 ; 8.109 ; 8.109 ;
; A[8]        ; D[3]          ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; A[8]        ; D[4]          ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; A[8]        ; D[5]          ; 7.831 ; 7.831 ; 7.831 ; 7.831 ;
; A[8]        ; D[6]          ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[8]        ; D[7]          ; 7.839 ; 7.839 ; 7.839 ; 7.839 ;
; A[8]        ; HEX1[0]       ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; A[8]        ; HEX1[1]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[8]        ; HEX1[2]       ;       ; 5.715 ; 5.715 ;       ;
; A[8]        ; HEX1[3]       ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[8]        ; HEX1[4]       ; 5.740 ;       ;       ; 5.740 ;
; A[8]        ; HEX1[5]       ; 5.892 ;       ;       ; 5.892 ;
; A[8]        ; HEX1[6]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[8]        ; LEDR[9]       ; 8.043 ;       ;       ; 8.043 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.692 ;       ;       ; 5.692 ;
; A[8]        ; SRAM_CE_N     ; 8.223 ;       ;       ; 8.223 ;
; A[8]        ; SRAM_DQ[0]    ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[8]        ; SRAM_DQ[1]    ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[8]        ; SRAM_DQ[2]    ; 8.558 ; 8.558 ; 8.558 ; 8.558 ;
; A[8]        ; SRAM_DQ[3]    ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[8]        ; SRAM_DQ[4]    ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[8]        ; SRAM_DQ[5]    ; 8.583 ; 8.583 ; 8.583 ; 8.583 ;
; A[8]        ; SRAM_DQ[6]    ; 8.699 ; 8.699 ; 8.699 ; 8.699 ;
; A[8]        ; SRAM_DQ[7]    ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; A[8]        ; SRAM_DQ[8]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[9]    ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[8]        ; SRAM_DQ[10]   ; 8.541 ; 8.541 ; 8.541 ; 8.541 ;
; A[8]        ; SRAM_DQ[11]   ; 8.540 ; 8.540 ; 8.540 ; 8.540 ;
; A[8]        ; SRAM_DQ[12]   ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; A[8]        ; SRAM_DQ[13]   ; 8.551 ; 8.551 ; 8.551 ; 8.551 ;
; A[8]        ; SRAM_DQ[14]   ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[8]        ; SRAM_DQ[15]   ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; A[9]        ; D[0]          ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; A[9]        ; D[1]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[9]        ; D[2]          ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; A[9]        ; D[3]          ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[9]        ; D[4]          ; 8.117 ; 8.117 ; 8.117 ; 8.117 ;
; A[9]        ; D[5]          ; 7.859 ; 7.859 ; 7.859 ; 7.859 ;
; A[9]        ; D[6]          ; 7.896 ; 7.896 ; 7.896 ; 7.896 ;
; A[9]        ; D[7]          ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; A[9]        ; HEX1[0]       ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; A[9]        ; HEX1[1]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[9]        ; HEX1[2]       ; 5.760 ;       ;       ; 5.760 ;
; A[9]        ; HEX1[3]       ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; A[9]        ; HEX1[4]       ;       ; 5.778 ; 5.778 ;       ;
; A[9]        ; HEX1[5]       ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; A[9]        ; HEX1[6]       ; 5.876 ; 5.876 ; 5.876 ; 5.876 ;
; A[9]        ; LEDR[9]       ; 8.071 ;       ;       ; 8.071 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.538 ;       ;       ; 5.538 ;
; A[9]        ; SRAM_CE_N     ; 8.251 ;       ;       ; 8.251 ;
; A[9]        ; SRAM_DQ[0]    ; 8.685 ; 8.685 ; 8.685 ; 8.685 ;
; A[9]        ; SRAM_DQ[1]    ; 8.695 ; 8.695 ; 8.695 ; 8.695 ;
; A[9]        ; SRAM_DQ[2]    ; 8.586 ; 8.586 ; 8.586 ; 8.586 ;
; A[9]        ; SRAM_DQ[3]    ; 8.596 ; 8.596 ; 8.596 ; 8.596 ;
; A[9]        ; SRAM_DQ[4]    ; 8.612 ; 8.612 ; 8.612 ; 8.612 ;
; A[9]        ; SRAM_DQ[5]    ; 8.611 ; 8.611 ; 8.611 ; 8.611 ;
; A[9]        ; SRAM_DQ[6]    ; 8.727 ; 8.727 ; 8.727 ; 8.727 ;
; A[9]        ; SRAM_DQ[7]    ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; A[9]        ; SRAM_DQ[8]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[9]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[9]        ; SRAM_DQ[10]   ; 8.569 ; 8.569 ; 8.569 ; 8.569 ;
; A[9]        ; SRAM_DQ[11]   ; 8.568 ; 8.568 ; 8.568 ; 8.568 ;
; A[9]        ; SRAM_DQ[12]   ; 8.476 ; 8.476 ; 8.476 ; 8.476 ;
; A[9]        ; SRAM_DQ[13]   ; 8.579 ; 8.579 ; 8.579 ; 8.579 ;
; A[9]        ; SRAM_DQ[14]   ; 8.580 ; 8.580 ; 8.580 ; 8.580 ;
; A[9]        ; SRAM_DQ[15]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[10]       ; D[0]          ; 8.168 ; 8.168 ; 8.168 ; 8.168 ;
; A[10]       ; D[1]          ; 8.165 ; 8.165 ; 8.165 ; 8.165 ;
; A[10]       ; D[2]          ; 8.195 ; 8.195 ; 8.195 ; 8.195 ;
; A[10]       ; D[3]          ; 8.175 ; 8.175 ; 8.175 ; 8.175 ;
; A[10]       ; D[4]          ; 8.175 ; 8.175 ; 8.175 ; 8.175 ;
; A[10]       ; D[5]          ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; A[10]       ; D[6]          ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[10]       ; D[7]          ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[10]       ; HEX1[0]       ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; A[10]       ; HEX1[1]       ; 5.819 ;       ;       ; 5.819 ;
; A[10]       ; HEX1[2]       ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[10]       ; HEX1[3]       ; 5.828 ; 5.828 ; 5.828 ; 5.828 ;
; A[10]       ; HEX1[4]       ; 5.838 ; 5.838 ; 5.838 ; 5.838 ;
; A[10]       ; HEX1[5]       ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; A[10]       ; HEX1[6]       ; 5.936 ; 5.936 ; 5.936 ; 5.936 ;
; A[10]       ; LEDR[9]       ; 8.129 ;       ;       ; 8.129 ;
; A[10]       ; SRAM_ADDR[10] ; 5.636 ;       ;       ; 5.636 ;
; A[10]       ; SRAM_CE_N     ; 8.309 ;       ;       ; 8.309 ;
; A[10]       ; SRAM_DQ[0]    ; 8.743 ; 8.743 ; 8.743 ; 8.743 ;
; A[10]       ; SRAM_DQ[1]    ; 8.753 ; 8.753 ; 8.753 ; 8.753 ;
; A[10]       ; SRAM_DQ[2]    ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; A[10]       ; SRAM_DQ[3]    ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; A[10]       ; SRAM_DQ[4]    ; 8.670 ; 8.670 ; 8.670 ; 8.670 ;
; A[10]       ; SRAM_DQ[5]    ; 8.669 ; 8.669 ; 8.669 ; 8.669 ;
; A[10]       ; SRAM_DQ[6]    ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; A[10]       ; SRAM_DQ[7]    ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[10]       ; SRAM_DQ[8]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[9]    ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; A[10]       ; SRAM_DQ[10]   ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; A[10]       ; SRAM_DQ[11]   ; 8.626 ; 8.626 ; 8.626 ; 8.626 ;
; A[10]       ; SRAM_DQ[12]   ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; A[10]       ; SRAM_DQ[13]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[10]       ; SRAM_DQ[14]   ; 8.638 ; 8.638 ; 8.638 ; 8.638 ;
; A[10]       ; SRAM_DQ[15]   ; 8.725 ; 8.725 ; 8.725 ; 8.725 ;
; A[11]       ; D[0]          ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; A[11]       ; D[1]          ; 8.077 ; 8.077 ; 8.077 ; 8.077 ;
; A[11]       ; D[2]          ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[11]       ; D[3]          ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; A[11]       ; D[4]          ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; A[11]       ; D[5]          ; 7.829 ; 7.829 ; 7.829 ; 7.829 ;
; A[11]       ; D[6]          ; 7.866 ; 7.866 ; 7.866 ; 7.866 ;
; A[11]       ; D[7]          ; 7.837 ; 7.837 ; 7.837 ; 7.837 ;
; A[11]       ; HEX1[0]       ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[11]       ; HEX1[1]       ; 5.732 ; 5.732 ; 5.732 ; 5.732 ;
; A[11]       ; HEX1[2]       ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; A[11]       ; HEX1[3]       ; 5.744 ; 5.744 ; 5.744 ; 5.744 ;
; A[11]       ; HEX1[4]       ;       ; 5.754 ; 5.754 ;       ;
; A[11]       ; HEX1[5]       ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; A[11]       ; HEX1[6]       ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[11]       ; LEDR[9]       ; 8.041 ;       ;       ; 8.041 ;
; A[11]       ; SRAM_ADDR[11] ; 5.647 ;       ;       ; 5.647 ;
; A[11]       ; SRAM_CE_N     ; 8.221 ;       ;       ; 8.221 ;
; A[11]       ; SRAM_DQ[0]    ; 8.655 ; 8.655 ; 8.655 ; 8.655 ;
; A[11]       ; SRAM_DQ[1]    ; 8.665 ; 8.665 ; 8.665 ; 8.665 ;
; A[11]       ; SRAM_DQ[2]    ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; A[11]       ; SRAM_DQ[3]    ; 8.566 ; 8.566 ; 8.566 ; 8.566 ;
; A[11]       ; SRAM_DQ[4]    ; 8.582 ; 8.582 ; 8.582 ; 8.582 ;
; A[11]       ; SRAM_DQ[5]    ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; A[11]       ; SRAM_DQ[6]    ; 8.697 ; 8.697 ; 8.697 ; 8.697 ;
; A[11]       ; SRAM_DQ[7]    ; 8.706 ; 8.706 ; 8.706 ; 8.706 ;
; A[11]       ; SRAM_DQ[8]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[9]    ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; A[11]       ; SRAM_DQ[10]   ; 8.539 ; 8.539 ; 8.539 ; 8.539 ;
; A[11]       ; SRAM_DQ[11]   ; 8.538 ; 8.538 ; 8.538 ; 8.538 ;
; A[11]       ; SRAM_DQ[12]   ; 8.446 ; 8.446 ; 8.446 ; 8.446 ;
; A[11]       ; SRAM_DQ[13]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[11]       ; SRAM_DQ[14]   ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; A[11]       ; SRAM_DQ[15]   ; 8.637 ; 8.637 ; 8.637 ; 8.637 ;
; A[12]       ; D[0]          ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; A[12]       ; D[1]          ; 7.545 ; 7.545 ; 7.545 ; 7.545 ;
; A[12]       ; D[2]          ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; A[12]       ; D[3]          ; 7.555 ; 7.555 ; 7.555 ; 7.555 ;
; A[12]       ; D[4]          ; 7.555 ; 7.555 ; 7.555 ; 7.555 ;
; A[12]       ; D[5]          ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; A[12]       ; D[6]          ; 7.334 ; 7.334 ; 7.334 ; 7.334 ;
; A[12]       ; D[7]          ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; A[12]       ; HEX2[0]       ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; A[12]       ; HEX2[1]       ; 5.680 ; 5.680 ; 5.680 ; 5.680 ;
; A[12]       ; HEX2[2]       ;       ; 5.720 ; 5.720 ;       ;
; A[12]       ; HEX2[3]       ; 5.717 ; 5.717 ; 5.717 ; 5.717 ;
; A[12]       ; HEX2[4]       ; 5.773 ;       ;       ; 5.773 ;
; A[12]       ; HEX2[5]       ; 5.814 ;       ;       ; 5.814 ;
; A[12]       ; HEX2[6]       ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[12]       ; LEDR[9]       ; 7.451 ;       ;       ; 7.451 ;
; A[12]       ; SRAM_ADDR[12] ; 5.736 ;       ;       ; 5.736 ;
; A[12]       ; SRAM_CE_N     ; 7.631 ;       ;       ; 7.631 ;
; A[12]       ; SRAM_DQ[0]    ; 8.065 ; 8.065 ; 8.065 ; 8.065 ;
; A[12]       ; SRAM_DQ[1]    ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[12]       ; SRAM_DQ[2]    ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; A[12]       ; SRAM_DQ[3]    ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; A[12]       ; SRAM_DQ[4]    ; 7.992 ; 7.992 ; 7.992 ; 7.992 ;
; A[12]       ; SRAM_DQ[5]    ; 7.991 ; 7.991 ; 7.991 ; 7.991 ;
; A[12]       ; SRAM_DQ[6]    ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; A[12]       ; SRAM_DQ[7]    ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[12]       ; SRAM_DQ[8]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[9]    ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; A[12]       ; SRAM_DQ[10]   ; 7.949 ; 7.949 ; 7.949 ; 7.949 ;
; A[12]       ; SRAM_DQ[11]   ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; A[12]       ; SRAM_DQ[12]   ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; A[12]       ; SRAM_DQ[13]   ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[12]       ; SRAM_DQ[14]   ; 7.960 ; 7.960 ; 7.960 ; 7.960 ;
; A[12]       ; SRAM_DQ[15]   ; 8.047 ; 8.047 ; 8.047 ; 8.047 ;
; A[13]       ; D[0]          ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; A[13]       ; D[1]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[13]       ; D[2]          ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[13]       ; D[3]          ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; A[13]       ; D[4]          ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; A[13]       ; D[5]          ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; A[13]       ; D[6]          ; 7.403 ; 7.403 ; 7.403 ; 7.403 ;
; A[13]       ; D[7]          ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[13]       ; HEX2[0]       ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; A[13]       ; HEX2[1]       ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; A[13]       ; HEX2[2]       ; 5.808 ;       ;       ; 5.808 ;
; A[13]       ; HEX2[3]       ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; A[13]       ; HEX2[4]       ;       ; 5.855 ; 5.855 ;       ;
; A[13]       ; HEX2[5]       ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[13]       ; HEX2[6]       ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[13]       ; LEDR[9]       ; 7.520 ;       ;       ; 7.520 ;
; A[13]       ; SRAM_ADDR[13] ; 5.720 ;       ;       ; 5.720 ;
; A[13]       ; SRAM_CE_N     ; 7.700 ;       ;       ; 7.700 ;
; A[13]       ; SRAM_DQ[0]    ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; A[13]       ; SRAM_DQ[1]    ; 8.144 ; 8.144 ; 8.144 ; 8.144 ;
; A[13]       ; SRAM_DQ[2]    ; 8.035 ; 8.035 ; 8.035 ; 8.035 ;
; A[13]       ; SRAM_DQ[3]    ; 8.045 ; 8.045 ; 8.045 ; 8.045 ;
; A[13]       ; SRAM_DQ[4]    ; 8.061 ; 8.061 ; 8.061 ; 8.061 ;
; A[13]       ; SRAM_DQ[5]    ; 8.060 ; 8.060 ; 8.060 ; 8.060 ;
; A[13]       ; SRAM_DQ[6]    ; 8.176 ; 8.176 ; 8.176 ; 8.176 ;
; A[13]       ; SRAM_DQ[7]    ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; A[13]       ; SRAM_DQ[8]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[9]    ; 8.027 ; 8.027 ; 8.027 ; 8.027 ;
; A[13]       ; SRAM_DQ[10]   ; 8.018 ; 8.018 ; 8.018 ; 8.018 ;
; A[13]       ; SRAM_DQ[11]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[13]       ; SRAM_DQ[12]   ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[13]       ; SRAM_DQ[13]   ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; A[13]       ; SRAM_DQ[14]   ; 8.029 ; 8.029 ; 8.029 ; 8.029 ;
; A[13]       ; SRAM_DQ[15]   ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; A[14]       ; D[0]          ; 7.847 ; 7.847 ; 7.847 ; 7.847 ;
; A[14]       ; D[1]          ; 7.862 ; 7.862 ; 7.862 ; 7.862 ;
; A[14]       ; D[2]          ; 7.738 ; 7.738 ; 7.738 ; 7.738 ;
; A[14]       ; D[3]          ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[14]       ; D[4]          ; 7.528 ; 7.528 ; 7.528 ; 7.528 ;
; A[14]       ; D[5]          ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; A[14]       ; D[6]          ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; A[14]       ; D[7]          ; 7.622 ; 7.622 ; 7.622 ; 7.622 ;
; A[14]       ; HEX2[0]       ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; A[14]       ; HEX2[1]       ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; A[14]       ; HEX2[2]       ; 6.915 ; 6.915 ; 6.915 ; 6.915 ;
; A[14]       ; HEX2[3]       ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; A[14]       ; HEX2[4]       ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; A[14]       ; HEX2[5]       ; 7.001 ; 7.001 ; 7.001 ; 7.001 ;
; A[14]       ; HEX2[6]       ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; A[14]       ; HEX3[0]       ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; A[14]       ; HEX3[1]       ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; A[14]       ; HEX3[2]       ; 7.023 ; 7.023 ; 7.023 ; 7.023 ;
; A[14]       ; HEX3[3]       ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; A[14]       ; HEX3[4]       ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; A[14]       ; HEX3[5]       ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; A[14]       ; HEX3[6]       ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; A[14]       ; LEDR[9]       ; 7.768 ; 7.916 ; 7.916 ; 7.768 ;
; A[14]       ; SRAM_ADDR[14] ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; A[14]       ; SRAM_ADDR[15] ; 7.227 ; 7.227 ; 7.227 ; 7.227 ;
; A[14]       ; SRAM_ADDR[16] ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; A[14]       ; SRAM_ADDR[17] ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[14]       ; SRAM_CE_N     ; 7.948 ; 8.096 ; 8.096 ; 7.948 ;
; A[14]       ; SRAM_DQ[0]    ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[14]       ; SRAM_DQ[1]    ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; A[14]       ; SRAM_DQ[2]    ; 7.365 ; 7.365 ; 7.365 ; 7.365 ;
; A[14]       ; SRAM_DQ[3]    ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; SRAM_DQ[4]    ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; A[14]       ; SRAM_DQ[5]    ; 7.390 ; 7.390 ; 7.390 ; 7.390 ;
; A[14]       ; SRAM_DQ[6]    ; 7.506 ; 7.506 ; 7.506 ; 7.506 ;
; A[14]       ; SRAM_DQ[7]    ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[14]       ; SRAM_DQ[8]    ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[14]       ; SRAM_DQ[9]    ; 7.384 ; 7.384 ; 7.384 ; 7.384 ;
; A[14]       ; SRAM_DQ[10]   ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; A[14]       ; SRAM_DQ[11]   ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[14]       ; SRAM_DQ[12]   ; 7.282 ; 7.282 ; 7.282 ; 7.282 ;
; A[14]       ; SRAM_DQ[13]   ; 7.385 ; 7.385 ; 7.385 ; 7.385 ;
; A[14]       ; SRAM_DQ[14]   ; 7.386 ; 7.386 ; 7.386 ; 7.386 ;
; A[14]       ; SRAM_DQ[15]   ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; A[14]       ; SRAM_LB_N     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; A[14]       ; SRAM_UB_N     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; A[15]       ; D[0]          ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; D[1]          ; 7.726 ; 7.726 ; 7.726 ; 7.726 ;
; A[15]       ; D[2]          ; 7.756 ; 7.756 ; 7.756 ; 7.756 ;
; A[15]       ; D[3]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[15]       ; D[4]          ; 7.736 ; 7.736 ; 7.736 ; 7.736 ;
; A[15]       ; D[5]          ; 7.478 ; 7.478 ; 7.478 ; 7.478 ;
; A[15]       ; D[6]          ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[15]       ; D[7]          ; 7.486 ; 7.486 ; 7.486 ; 7.486 ;
; A[15]       ; HEX2[0]       ; 6.750 ; 6.750 ; 6.750 ; 6.750 ;
; A[15]       ; HEX2[1]       ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[15]       ; HEX2[2]       ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; A[15]       ; HEX2[3]       ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; A[15]       ; HEX2[4]       ; 6.781 ; 6.781 ; 6.781 ; 6.781 ;
; A[15]       ; HEX2[5]       ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; A[15]       ; HEX2[6]       ; 6.842 ; 6.842 ; 6.842 ; 6.842 ;
; A[15]       ; HEX3[0]       ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; A[15]       ; HEX3[1]       ; 7.035 ; 7.035 ; 7.035 ; 7.035 ;
; A[15]       ; HEX3[2]       ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; A[15]       ; HEX3[3]       ; 6.726 ; 6.726 ; 6.726 ; 6.726 ;
; A[15]       ; HEX3[4]       ; 6.600 ; 6.600 ; 6.600 ; 6.600 ;
; A[15]       ; HEX3[5]       ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; A[15]       ; HEX3[6]       ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; A[15]       ; LEDR[9]       ; 7.662 ; 7.737 ; 7.737 ; 7.662 ;
; A[15]       ; SRAM_ADDR[14] ; 6.902 ; 6.902 ; 6.902 ; 6.902 ;
; A[15]       ; SRAM_ADDR[15] ; 7.035 ; 7.035 ; 7.035 ; 7.035 ;
; A[15]       ; SRAM_ADDR[16] ; 7.421 ; 7.421 ; 7.421 ; 7.421 ;
; A[15]       ; SRAM_ADDR[17] ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; A[15]       ; SRAM_CE_N     ; 7.842 ; 7.917 ; 7.917 ; 7.842 ;
; A[15]       ; SRAM_DQ[0]    ; 7.743 ; 7.743 ; 7.743 ; 7.743 ;
; A[15]       ; SRAM_DQ[1]    ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[15]       ; SRAM_DQ[2]    ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[15]       ; SRAM_DQ[3]    ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; A[15]       ; SRAM_DQ[4]    ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; A[15]       ; SRAM_DQ[5]    ; 7.669 ; 7.669 ; 7.669 ; 7.669 ;
; A[15]       ; SRAM_DQ[6]    ; 7.785 ; 7.785 ; 7.785 ; 7.785 ;
; A[15]       ; SRAM_DQ[7]    ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; A[15]       ; SRAM_DQ[8]    ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; A[15]       ; SRAM_DQ[9]    ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; A[15]       ; SRAM_DQ[10]   ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; A[15]       ; SRAM_DQ[11]   ; 7.653 ; 7.653 ; 7.653 ; 7.653 ;
; A[15]       ; SRAM_DQ[12]   ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; A[15]       ; SRAM_DQ[13]   ; 7.664 ; 7.664 ; 7.664 ; 7.664 ;
; A[15]       ; SRAM_DQ[14]   ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[15]       ; SRAM_DQ[15]   ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[15]       ; SRAM_LB_N     ; 7.275 ; 7.275 ; 7.275 ; 7.275 ;
; A[15]       ; SRAM_UB_N     ; 7.261 ; 7.261 ; 7.261 ; 7.261 ;
; D[0]        ; SRAM_DQ[0]    ; 5.755 ;       ;       ; 5.755 ;
; D[0]        ; SRAM_DQ[8]    ; 5.734 ;       ;       ; 5.734 ;
; D[1]        ; SRAM_DQ[1]    ; 5.912 ;       ;       ; 5.912 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.734 ;       ;       ; 5.734 ;
; D[2]        ; SRAM_DQ[10]   ; 5.704 ;       ;       ; 5.704 ;
; D[3]        ; SRAM_DQ[3]    ; 5.628 ;       ;       ; 5.628 ;
; D[3]        ; SRAM_DQ[11]   ; 5.588 ;       ;       ; 5.588 ;
; D[4]        ; SRAM_DQ[4]    ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12]   ; 5.611 ;       ;       ; 5.611 ;
; D[5]        ; SRAM_DQ[5]    ; 5.559 ;       ;       ; 5.559 ;
; D[5]        ; SRAM_DQ[13]   ; 5.545 ;       ;       ; 5.545 ;
; D[6]        ; SRAM_DQ[6]    ; 5.500 ;       ;       ; 5.500 ;
; D[6]        ; SRAM_DQ[14]   ; 5.504 ;       ;       ; 5.504 ;
; D[7]        ; SRAM_DQ[7]    ; 5.747 ;       ;       ; 5.747 ;
; D[7]        ; SRAM_DQ[15]   ; 5.364 ;       ;       ; 5.364 ;
; IORQ_n      ; BUSDIR_n      ; 6.068 ;       ;       ; 6.068 ;
; IORQ_n      ; D[0]          ; 6.521 ; 6.521 ; 6.521 ; 6.521 ;
; IORQ_n      ; D[1]          ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; IORQ_n      ; D[2]          ; 6.548 ; 6.548 ; 6.548 ; 6.548 ;
; IORQ_n      ; D[3]          ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; IORQ_n      ; D[4]          ; 6.528 ; 6.528 ; 6.528 ; 6.528 ;
; IORQ_n      ; D[5]          ; 6.270 ; 6.270 ; 6.270 ; 6.270 ;
; IORQ_n      ; D[6]          ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; IORQ_n      ; D[7]          ; 6.278 ; 6.278 ; 6.278 ; 6.278 ;
; IORQ_n      ; U1OE_n        ; 6.381 ;       ;       ; 6.381 ;
; M1_n        ; BUSDIR_n      ;       ; 6.100 ; 6.100 ;       ;
; M1_n        ; D[0]          ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; M1_n        ; D[1]          ; 6.630 ; 6.630 ; 6.630 ; 6.630 ;
; M1_n        ; D[2]          ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; M1_n        ; D[3]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; M1_n        ; D[4]          ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; M1_n        ; D[5]          ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; M1_n        ; D[6]          ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; M1_n        ; D[7]          ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; M1_n        ; U1OE_n        ;       ; 6.493 ; 6.493 ;       ;
; MREQ_n      ; D[0]          ; 6.557 ; 6.557 ; 6.557 ; 6.557 ;
; MREQ_n      ; D[1]          ; 6.554 ; 6.554 ; 6.554 ; 6.554 ;
; MREQ_n      ; D[2]          ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; MREQ_n      ; D[3]          ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; MREQ_n      ; D[4]          ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; MREQ_n      ; D[5]          ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; MREQ_n      ; D[6]          ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; MREQ_n      ; D[7]          ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; RD_n        ; BUSDIR_n      ; 6.398 ;       ;       ; 6.398 ;
; RD_n        ; D[0]          ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; RD_n        ; D[1]          ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; RD_n        ; D[2]          ; 6.745 ; 6.986 ; 6.986 ; 6.745 ;
; RD_n        ; D[3]          ; 6.966 ; 6.966 ; 6.966 ; 6.966 ;
; RD_n        ; D[4]          ; 6.753 ; 6.966 ; 6.966 ; 6.753 ;
; RD_n        ; D[5]          ; 6.708 ; 6.708 ; 6.708 ; 6.708 ;
; RD_n        ; D[6]          ; 6.745 ; 6.745 ; 6.745 ; 6.745 ;
; RD_n        ; D[7]          ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; RD_n        ; U1OE_n        ; 6.868 ;       ;       ; 6.868 ;
; SLTSL_n     ; D[0]          ; 6.943 ; 6.943 ; 6.943 ; 6.943 ;
; SLTSL_n     ; D[1]          ; 6.940 ; 6.940 ; 6.940 ; 6.940 ;
; SLTSL_n     ; D[2]          ; 6.970 ; 6.970 ; 6.970 ; 6.970 ;
; SLTSL_n     ; D[3]          ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SLTSL_n     ; D[4]          ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; SLTSL_n     ; D[5]          ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; SLTSL_n     ; D[6]          ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; SLTSL_n     ; D[7]          ; 6.700 ; 6.700 ; 6.700 ; 6.700 ;
; SLTSL_n     ; LEDR[9]       ; 6.951 ;       ;       ; 6.951 ;
; SLTSL_n     ; SRAM_CE_N     ; 7.131 ;       ;       ; 7.131 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.466 ; 7.466 ; 7.466 ; 7.466 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.616 ; 7.616 ; 7.616 ; 7.616 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.458 ; 7.458 ; 7.458 ; 7.458 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.448 ; 7.448 ; 7.448 ; 7.448 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.459 ; 7.459 ; 7.459 ; 7.459 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.460 ; 7.460 ; 7.460 ; 7.460 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; SLTSL_n     ; U1OE_n        ; 6.498 ;       ;       ; 6.498 ;
; SRAM_DQ[0]  ; D[0]          ; 6.939 ;       ;       ; 6.939 ;
; SRAM_DQ[1]  ; D[1]          ; 7.132 ;       ;       ; 7.132 ;
; SRAM_DQ[2]  ; D[2]          ; 6.653 ;       ;       ; 6.653 ;
; SRAM_DQ[3]  ; D[3]          ; 6.827 ;       ;       ; 6.827 ;
; SRAM_DQ[4]  ; D[4]          ; 6.374 ;       ;       ; 6.374 ;
; SRAM_DQ[5]  ; D[5]          ; 6.694 ;       ;       ; 6.694 ;
; SRAM_DQ[6]  ; D[6]          ; 6.476 ;       ;       ; 6.476 ;
; SRAM_DQ[7]  ; D[7]          ; 6.632 ;       ;       ; 6.632 ;
; SRAM_DQ[8]  ; D[0]          ; 6.884 ;       ;       ; 6.884 ;
; SRAM_DQ[9]  ; D[1]          ; 6.905 ;       ;       ; 6.905 ;
; SRAM_DQ[10] ; D[2]          ; 6.664 ;       ;       ; 6.664 ;
; SRAM_DQ[11] ; D[3]          ; 6.743 ;       ;       ; 6.743 ;
; SRAM_DQ[12] ; D[4]          ; 6.405 ;       ;       ; 6.405 ;
; SRAM_DQ[13] ; D[5]          ; 6.831 ;       ;       ; 6.831 ;
; SRAM_DQ[14] ; D[6]          ; 6.675 ;       ;       ; 6.675 ;
; SRAM_DQ[15] ; D[7]          ; 6.879 ;       ;       ; 6.879 ;
; SW[9]       ; D[0]          ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; SW[9]       ; D[1]          ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; SW[9]       ; D[2]          ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[9]       ; D[3]          ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[9]       ; D[4]          ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[9]       ; D[5]          ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; SW[9]       ; D[6]          ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; SW[9]       ; D[7]          ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; SW[9]       ; LEDR[9]       ;       ; 4.549 ; 4.549 ;       ;
; SW[9]       ; SRAM_CE_N     ;       ; 4.729 ; 4.729 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.173 ; 5.173 ; 5.173 ; 5.173 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.089 ; 5.089 ; 5.089 ; 5.089 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.205 ; 5.205 ; 5.205 ; 5.205 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; SW[9]       ; SRAM_DQ[12]   ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.058 ; 5.058 ; 5.058 ; 5.058 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; SW[9]       ; U1OE_n        ;       ; 4.099 ; 4.099 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; WR_n        ; SRAM_DQ[1]    ; 6.215 ; 6.215 ; 6.215 ; 6.215 ;
; WR_n        ; SRAM_DQ[2]    ; 6.106 ; 6.106 ; 6.106 ; 6.106 ;
; WR_n        ; SRAM_DQ[3]    ; 6.116 ; 6.116 ; 6.116 ; 6.116 ;
; WR_n        ; SRAM_DQ[4]    ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; WR_n        ; SRAM_DQ[5]    ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; WR_n        ; SRAM_DQ[6]    ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; WR_n        ; SRAM_DQ[7]    ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; WR_n        ; SRAM_DQ[8]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[9]    ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; WR_n        ; SRAM_DQ[10]   ; 6.089 ; 6.089 ; 6.089 ; 6.089 ;
; WR_n        ; SRAM_DQ[11]   ; 6.088 ; 6.088 ; 6.088 ; 6.088 ;
; WR_n        ; SRAM_DQ[12]   ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; WR_n        ; SRAM_DQ[13]   ; 6.099 ; 6.099 ; 6.099 ; 6.099 ;
; WR_n        ; SRAM_DQ[14]   ; 6.100 ; 6.100 ; 6.100 ; 6.100 ;
; WR_n        ; SRAM_DQ[15]   ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; WR_n        ; SRAM_WE_N     ; 5.628 ;       ;       ; 5.628 ;
; WR_n        ; U1OE_n        ; 7.058 ;       ;       ; 7.058 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[2]       ; A[2]     ; 0        ; 0        ; 20       ; 20       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 890   ; 890  ;
; Unconstrained Output Ports      ; 85    ; 85   ;
; Unconstrained Output Port Paths ; 1666  ; 1666 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 04 19:17:15 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.175        -1.099 A[2] 
Info (332146): Worst-case hold slack is 0.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.234         0.000 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -35.685 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.701         0.000 A[2] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.450        -8.225 A[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -29.222 A[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sat Feb 04 19:17:16 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


