# Projetos em SystemVerilog

Bem-vindo ao repositório **SystemVerilog**! Este repositório contém uma coleção de projetos e exemplos desenvolvidos em SystemVerilog, abrangendo circuitos digitais, simulação e implementação em FPGA,
os projetos foram desenvolvidos para fins educacionais e experimentais e incluem uma variedade de circuitos digitais e sistemas mais complexos. 

## Visão Geral dos Projetos

Aqui está uma visão geral dos projetos incluídos neste repositório:

- **ALU (Unidade Lógica e Aritmética)**: Implementação de uma Unidade Lógica e Aritmética (ALU) para operações básicas aritméticas e lógicas.

- **ComparadorMagnitude-FluxoDeDados**: Comparador de magnitude com fluxo de dados.

- **ComparadorDeMagnitude**: Implementação de um comparador de magnitude.

- **Contador4b**: Contador de 4 bits.

- **Deslocador**: Módulo de deslocamento de bits.

- **RegDeslocador**: Registrador com capacidade de deslocamento.

- **Registrador4b**: Registrador de 4 bits.

- **Somador4bits**: Somador de 4 bits.

- **SomadorCompleto (Abordagem Estrutural)**: Somador completo implementado usando abordagem estrutural.

- **adder4b**: Somador de 4 bits.

- **mux2x1**: Multiplexador 2x1 com largura de 4 bits.

- **mux8x1case**: Multiplexador 8x1 utilizando estrutura de case.

- **somadorcompleto (Fluxo de Dados)**: Somador completo implementado com fluxo de dados.

## Como Começar

Para começar a usar os projetos deste repositório, você precisará do seguinte:

- **Quartus Prime** ou outro software compatível para a compilação de projetos em SystemVerilog.
- **ModelSim** para simulação e verificação dos designs.
- Uma **FPGA** compatível, para implementação dos projetos.

1. Clone o repositório para o seu ambiente local:

   ```bash
   git clone https://github.com/lucasxavier9/systemverilog.git
