 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0 ; UHCI_CONF0 ; clk ;rst_n ;;;; [31:24] ; 8'h0 ; RO   ;;;;
;;;;;; reg_uart_rx_brk_eof_en; [23]; 1'b0 ; R/W ;;;;
;;;;Not;; reg_clk_en; [22]; 1'b0 ; R/W ;;;;
;;;;;; reg_encode_crc_en; [21]; 1'b1; R/W ;;;;
;;;;;; reg_len_eof_en; [20]; 1'b1 ; R/W ;;;;
;;;;;; reg_uart_idle_eof_en; [19]; 1'b0 ; R/W ;;;;
;;;;;; reg_crc_rec_en; [18]; 1'b1; R/W ;;;;
;;;;;; reg_head_en; [17]; 1'b1; R/W ;;;;
;;;;;; reg_seper_en; [16]; 1'b1; R/W ;;;;
;;;;;; reg_mem_trans_en; [15]; 1'b0 ; R/W ;;;;
;;;;;; reg_out_data_burst_en; [14]; 1'b0 ; R/W ;;;;
;;;;;; reg_indscr_burst_en; [13]; 1'b0 ; R/W ;;;;
;;;;;; reg_outdscr_burst_en; [12]; 1'b0 ; R/W ;;;;
;;;;;;; [11]; 1'b0 ; RO   ;;;;
;;;;;; reg_uart1_ce; [10]; 1'b0 ; R/W ;;;;
;;;;;; reg_uart0_ce; [9]; 1'b0 ; R/W ;;;;
;;;;;; reg_out_eof_mode; [8]; 1'b1 ; R/W ;;;;
;;;;;; reg_out_no_restart_clr ; [7] ; 1'b0 ; R/W ;;;;
;;;;;; reg_out_auto_wrback ; [6] ; 1'b0 ; R/W ;;;;
;;;;;; reg_out_loop_test ; [5] ; 1'b0 ; R/W ;;;;
;;;;;; reg_in_loop_test ; [4] ; 1'b0 ; R/W ;;;;
;;;;;; reg_ahbm_rst ; [3] ; 1'b0 ; R/W ;;;;
;;;;;; reg_ahbm_fifo_rst ; [2] ; 1'b0 ; R/W ;;;;
;;;;;; reg_out_rst ; [1] ; 1'b0 ; R/W ;;;;
;;;;;; reg_in_rst ; [0] ; 1'h0 ; R/W ;;;;
 0x4 ; UHCI_INT_RAW ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;; INT_RAW ;
;;;; Not ;; uhci_dma_infifo_full_wm_int_raw ; [16] ; 1'b0 ; RO   ; dma_infifo_full_wm/1'b1 ; reg_dma_infifo_full_wm_int_clr/1'b0 ;;
;;;; Not ;; uhci_send_a_reg_q_int_raw ; [15] ; 1'b0 ; RO   ; send_always_reg_q_end/1'b1 ; reg_send_a_reg_q_int_clr/1'b0 ;;
;;;; Not ;; uhci_send_s_reg_q_int_raw ; [14] ; 1'b0 ; RO   ; send_single_reg_q_end/1'b1 ; reg_send_s_reg_q_int_clr/1'b0 ;;
;;;; Not ;; uhci_out_total_eof_int_raw ; [13] ; 1'b0 ; RO   ; uhci_out_total_eof/1'b1 ; reg_out_total_eof_int_clr/1'b0 ;;
;;;; Not ;; uhci_outlink_eof_err_int_raw ; [12] ; 1'b0 ; RO   ; outlink_eof_err/1'b1 ; reg_outlink_eof_err_int_clr/1'b0 ;;
;;;; Not ;; uhci_in_dscr_empty_int_raw ; [11] ; 1'b0 ; RO   ; inlink_dscr_empty/1'b1 ; reg_in_dscr_empty_int_clr/1'b0 ;;
;;;; Not ;; uhci_out_dscr_err_int_raw ; [10] ; 1'b0 ; RO   ; outlink_dscr_error/1'b1 ; reg_out_dscr_err_int_clr/1'b0 ;;
;;;; Not ;; uhci_in_dscr_err_int_raw ; [9] ; 1'b0 ; RO   ; inlink_dscr_error/1'b1 ; reg_in_dscr_err_int_clr/1'b0 ;;
;;;; Not ;; uhci_out_eof_int_raw ; [8] ; 1'b0 ; RO   ; uhci_out_eof/1'b1 ; reg_out_eof_int_clr/1'b0 ;;
;;;; Not ;; uhci_out_done_int_raw ; [7] ; 1'b0 ; RO   ; uhci_out_done/1'b1 ; reg_out_done_int_clr/1'b0 ;;
;;;; Not ;; uhci_in_err_eof_int_raw ; [6] ; 1'b0 ; RO   ; uhci_in_err_eof/1'b1 ; reg_in_err_eof_int_clr/1'b0 ;;
;;;; Not ;; uhci_in_suc_eof_int_raw ; [5] ; 1'b0 ; RO   ; uhci_in_suc_eof/1'b1 ; reg_in_suc_eof_int_clr/1'b0 ;;
;;;; Not ;; uhci_in_done_int_raw ; [4] ; 1'b0 ; RO   ; uhci_in_done/1'b1 ; reg_in_done_int_clr/1'b0 ;;
;;;; Not ;; uhci_tx_hung_int_raw ; [3] ; 1'b0 ; RO   ; uhci_tx_hung/1'b1 ; reg_tx_hung_int_clr/1'b0 ;;
;;;; Not ;; uhci_rx_hung_int_raw ; [2] ; 1'b0 ; RO   ; uhci_rx_hung/1'b1 ; reg_rx_hung_int_clr/1'b0 ;;
;;;; Not ;; uhci_tx_start_int_raw ; [1] ; 1'b0 ; RO   ; uhci_tx_start/1'b1 ; reg_tx_start_int_clr/1'b0 ;;
;;;; Not ;; uhci_rx_start_int_raw ; [0] ; 1'b0 ; RO   ; uhci_rx_start/1'b1 ; reg_rx_start_int_clr/1'b0 ;;
 0x8 ; UHCI_INT_ST ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;; INT_ST ;
;;;; Not ;; uhci_dma_infifo_full_wm_int_st ; [16] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_send_a_reg_q_int_st ; [15] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_send_s_reg_q_int_st ; [14] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_out_total_eof_int_st ; [13] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_outlink_eof_err_int_st ; [12] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_in_dscr_empty_int_st ; [11] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_out_dscr_err_int_st ; [10] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_in_dscr_err_int_st ; [9] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_out_eof_int_st ; [8] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_out_done_int_st ; [7] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_in_err_eof_int_st ; [6] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_in_suc_eof_int_st ; [5] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_in_done_int_st ; [4] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_tx_hung_int_st ; [3] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_rx_hung_int_st ; [2] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_tx_start_int_st ; [1] ; 1'b0 ; RO   ;;;;
;;;; Not ;; uhci_rx_start_int_st ; [0] ; 1'b0 ; RO   ;;;;
 0xC ; UHCI_INT_ENA ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;; Not ;; uhci_dma_infifo_full_wm_int_ena; [16] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_send_a_reg_q_int_ena; [15] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_send_s_reg_q_int_ena; [14] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_out_total_eof_int_ena; [13] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_outlink_eof_err_int_ena; [12] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_in_dscr_empty_int_ena ; [11] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_out_dscr_err_int_ena ; [10] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_in_dscr_err_int_ena ; [9] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_out_eof_int_ena ; [8] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_out_done_int_ena ; [7] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_in_err_eof_int_ena ; [6] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_in_suc_eof_int_ena ; [5] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_in_done_int_ena ; [4] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_tx_hung_int_ena ; [3] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_rx_hung_int_ena ; [2] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_tx_start_int_ena ; [1] ; 1'b0 ; R/W ;;;;
;;;; Not ;; uhci_rx_start_int_ena ; [0] ; 1'b0 ; R/W ;;;;
 0x10 ; UHCI_INT_CLR ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;; Not ;; reg_dma_infifo_full_wm_int_clr; [16] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_send_a_reg_q_int_clr; [15] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_send_s_reg_q_int_clr; [14] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_out_total_eof_int_clr; [13] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_outlink_eof_err_int_clr; [12] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_in_dscr_empty_int_clr ; [11] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_out_dscr_err_int_clr ; [10] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_in_dscr_err_int_clr ; [9] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_out_eof_int_clr ; [8] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_out_done_int_clr ; [7] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_in_err_eof_int_clr ; [6] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_in_suc_eof_int_clr ; [5] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_in_done_int_clr ; [4] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_tx_hung_int_clr ; [3] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_rx_hung_int_clr ; [2] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_tx_start_int_clr ; [1] ; 1'b0 ; WO ;;;;
;;;; Not ;; reg_rx_start_int_clr ; [0] ; 1'b0 ; WO ;;;;
 0x14 ; UHCI_DMA_OUT_STATUS ; clk ;rst_n ;;;; [31:2]   ; 32'h0 ; RO   ;;;;
;;;;;; out_empty ; [1]   ; 1'b1 ; RO   ;;;;
;;;;;; out_full ; [0]   ; 1'b0 ; RO   ;;;;
 0x18 ; UHCI_DMA_OUT_PUSH ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;;;; reg_outfifo_push ; [16] ; 1'h0 ; R/W ; reg_outfifo_push_clr/1'b0 ;;;
;;;;;;; [15:9] ; 7'h0 ; RO   ;;;;
;;;;;; reg_outfifo_wdata ; [8:0] ; 9'h0 ; R/W ;;;;
 0x1C ; UHCI_DMA_IN_STATUS ; clk ;rst_n ;;;; [31:7]   ; 25'h0 ; RO   ;;;;
;;;;;; uhci_rx_err_cause; [6:4]; 3'h0 ; RO   ;;;;
;;;;;;; [3:2]   ; 2'h0 ; RO   ;;;;
;;;;;; in_empty ; [1]   ; 1'b1 ; RO   ;;;;
;;;;;; in_full ; [0]   ; 1'b0 ; RO   ;;;;
 0x20 ; UHCI_DMA_IN_POP ; clk ;rst_n ;;;; [31:17] ; 15'h0 ; RO   ;;;;
;;;;;; reg_infifo_pop ; [16] ; 1'h0 ; R/W ; reg_infifo_pop_clr/1'b0 ;;;
;;;;;;; [15:12] ; 4'h0 ; RO   ;;;;
;;;;;; reg_infifo_rdata ; [11:0] ; 12'h0 ; RO   ;;;;
 0x24 ; UHCI_DMA_OUT_LINK ; clk ;rst_n ;;; uhci_outlink_park ; [31] ; 1'h0 ; RO   ;;;;
;;;;;; reg_outlink_restart ; [30] ; 1'b0 ; R/W ; outlink_restart_clr/1'b0 ;;;
;;;;;; reg_outlink_start   ; [29] ; 1'b0 ; R/W ; outlink_start_clr/1'b0 ;;;
;;;;;; reg_outlink_stop   ; [28] ; 1'b0 ; R/W ; outlink_stop_clr/1'b0 ;;;
;;;;;;; [27:20] ; 8'b0 ; RO   ;;;;
;;;;;; reg_outlink_addr ; [19:0] ; 20'h0 ; R/W ;;;;
 0x28 ; UHCI_DMA_IN_LINK ; clk ;rst_n ;;; uhci_inlink_park ; [31] ; 1'h0 ; RO   ;;;;
;;;;;; reg_inlink_restart ; [30] ; 1'b0 ; R/W ; inlink_restart_clr/1'b0 ;;;
;;;;;; reg_inlink_start   ; [29] ; 1'b0 ; R/W ; inlink_start_clr/1'b0 ;;;
;;;;;; reg_inlink_stop   ; [28] ; 1'b0 ; R/W ; inlink_stop_clr/1'b0 ;;;
;;;;;;; [27:21] ; 7'b0 ; RO   ;;;;
;;;;;; reg_inlink_auto_ret; [20]; 1'b1 ; R/W ;;;;
;;;;;; reg_inlink_addr ; [19:0] ; 20'h0 ; R/W ;;;;
 0x2C ; UHCI_CONF1 ; clk ;rst_n ;;;; [31:21] ; 11'b0 ; RO   ;;;;
;;;;;; reg_dma_infifo_full_thrs; [20:9]; 12'b0 ; R/W ;;;;
;;;;;; reg_sw_start; [8]; 1'b0 ; R/W ; sw_start_clr/1'b0 ;;;
;;;;;; reg_wait_sw_start; [7]; 1'b0 ; R/W ;;;;
;;;;;; reg_check_owner; [6]; 1'b0 ; R/W ;;;;
;;;;;; reg_tx_ack_num_re; [5]; 1'b1 ; R/W ;;;;
;;;;;; reg_tx_check_sum_re; [4]; 1'b1 ; R/W ;;;;
;;;;;; reg_save_head; [3]; 1'b0 ; R/W ;;;;
;;;;;; reg_crc_disable; [2]; 1'b0 ; R/W ;;;;
;;;;;; reg_check_seq_en; [1]; 1'b1 ; R/W ;;;;
;;;;;; reg_check_sum_en; [0]; 1'b1 ; R/W ;;;;
 0x30 ; UHCI_STATE0 ; clk ;rst_n ;;;; [31] ; 1'h0 ; RO   ;;;;
;;;;;;decode_state; [30:28]; 3'b0 ; RO   ;;;;
;;;;;;infifo_cnt_debug; [27:23]; 5'b0; RO   ;;;;
;;;;;;in_state; [22:20] ; 3'b0 ; RO   ;;;;
;;;;;;in_dscr_state; [19:18]; 2'b0 ; RO   ;;;;
;;;;;;inlink_dscr_addr; [17:0]; 18'b0; RO   ;;;;
 0x34 ; UHCI_STATE1 ; clk ;rst_n ;;;; [31] ; 1'h0 ; RO   ;;;;
;;;;;;encode_state; [30:28]; 3'b0 ; RO   ;;;;
;;;;;;outfifo_cnt; [27:23]; 5'b0; RO   ;;;;
;;;;;;out_state; [22:20] ; 3'b0 ; RO   ;;;;
;;;;;;out_dscr_state; [19:18]; 2'b0 ; RO   ;;;;
;;;;;;outlink_dscr_addr; [17:0]; 18'b0; RO   ;;;;
 0x38 ; UHCI_DMA_OUT_EOF_DES_ADDR ; clk ;rst_n ;;; out_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x3C ; UHCI_DMA_IN_SUC_EOF_DES_ADDR ; clk ;rst_n ;;; in_suc_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x40 ; UHCI_DMA_IN_ERR_EOF_DES_ADDR ; clk ;rst_n ;;; in_err_eof_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x44 ; UHCI_DMA_OUT_EOF_BFR_DES_ADDR ; clk ;rst_n ;;; out_eof_bfr_des_addr ; [31:0] ; 32'h0 ; RO   ;;;;
 0x48 ; UHCI_AHB_TEST ; clk ;rst_n ;;;; [31:6] ; 26'b0 ; RO   ;;;;
;;;;;; reg_ahb_testaddr ; [5:4] ; 2'b0 ; R/W ;;;;
;;;;;;; [3] ; 1'b0 ; RO   ;;;;
;;;;;; reg_ahb_testmode ; [2:0] ; 3'b0 ; R/W ;;;;
 0x4C ; UHCI_DMA_IN_DSCR ; clk ;rst_n ;;; inlink_dscr ; [31:0] ; 32'b0 ; RO   ;;;;
 0x50 ; UHCI_DMA_IN_DSCR_BF0 ; clk ;rst_n ;;; inlink_dscr_bf0 ; [31:0] ; 32'b0 ; RO   ;;;;
 0x54 ; UHCI_DMA_IN_DSCR_BF1 ; clk ;rst_n ;;; inlink_dscr_bf1 ; [31:0] ; 32'b0 ; RO   ;;;;
 0x58 ; UHCI_DMA_OUT_DSCR ; clk ;rst_n ;;; outlink_dscr ; [31:0] ; 32'b0 ; RO   ;;;;
 0x5C ; UHCI_DMA_OUT_DSCR_BF0 ; clk ;rst_n ;;; outlink_dscr_bf0 ; [31:0] ; 32'b0 ; RO   ;;;;
 0x60 ; UHCI_DMA_OUT_DSCR_BF1 ; clk ;rst_n ;;; outlink_dscr_bf1 ; [31:0] ; 32'b0 ; RO   ;;;;
 0x64 ; UHCI_ESCAPE_CONF; clk ;rst_n ;;;; [31:8] ; 24'h0 ; RO   ;;;;
;;;;;; reg_rx_13_esc_en; [7]; 1'b0 ; R/W ;;;;
;;;;;; reg_rx_11_esc_en; [6]; 1'b0 ; R/W ;;;;
;;;;;; reg_rx_db_esc_en; [5]; 1'b1 ; R/W ;;;;
;;;;;; reg_rx_c0_esc_en; [4]; 1'b1 ; R/W ;;;;
;;;;;; reg_tx_13_esc_en; [3]; 1'b0 ; R/W ;;;;
;;;;;; reg_tx_11_esc_en; [2]; 1'b0 ; R/W ;;;;
;;;;;; reg_tx_db_esc_en; [1]; 1'b1 ; R/W ;;;;
;;;;;; reg_tx_c0_esc_en; [0]; 1'b1 ; R/W ;;;;
 0x68 ; UHCI_HUNG_CONF; clk ;rst_n ;;;; [31:24] ; 8'h0 ; RO   ;;;;
;;;;;; reg_rxfifo_timeout_ena; [23]; 1'b1 ; R/W ;;;;
;;;;;; reg_rxfifo_timeout_shift; [22:20] ; 3'b0 ; R/W ;;;;
;;;;;; reg_rxfifo_timeout; [19:12]; 8'h10; R/W ;;;;
;;;;;; reg_txfifo_timeout_ena; [11]; 1'b1 ; R/W ;;;;
;;;;;; reg_txfifo_timeout_shift; [10:8] ; 3'b0 ; R/W ;;;;
;;;;;; reg_txfifo_timeout; [7:0]; 8'h10; R/W ;;;;
 0x6C; UHCI_ACK_NUM; clk ;rst_n ;;;; [31:0] ; 32'h0 ; RO   ;;;;
 0x70; UHCI_RX_HEAD; clk ;rst_n ;;; uhci_rx_head; [31:0] ; 32'h0 ; RO   ;;;;
 0x74 ; UHCI_QUICK_SENT; clk ;rst_n ;;;; [31:8] ; 24'h0 ; RO   ;;;;
;;;;;; reg_always_send_en; [7] ; 1'b0 ; R/W ;;;;
;;;;;; reg_always_send_num; [6:4]; 3'h0; R/W ;;;;
;;;;;; reg_single_send_en; [3] ; 1'b0 ; R/W ; single_send_en_clr/1'b0 ;;;
;;;;;; reg_single_send_num; [2:0]; 3'h0; R/W ;;;;
 0x78 ; UHCI_REG_Q0_WORD0; clk ;rst_n ;;; reg_send_q0_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0x7C ; UHCI_REG_Q0_WORD1; clk ;rst_n ;;; reg_send_q0_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0x80 ; UHCI_REG_Q1_WORD0; clk ;rst_n ;;; reg_send_q1_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0x84 ; UHCI_REG_Q1_WORD1; clk ;rst_n ;;; reg_send_q1_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0x88 ; UHCI_REG_Q2_WORD0; clk ;rst_n ;;; reg_send_q2_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0x8C ; UHCI_REG_Q2_WORD1; clk ;rst_n ;;; reg_send_q2_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0x90 ; UHCI_REG_Q3_WORD0; clk ;rst_n ;;; reg_send_q3_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0x94 ; UHCI_REG_Q3_WORD1; clk ;rst_n ;;; reg_send_q3_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0x98 ; UHCI_REG_Q4_WORD0; clk ;rst_n ;;; reg_send_q4_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0x9C ; UHCI_REG_Q4_WORD1; clk ;rst_n ;;; reg_send_q4_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0xA0 ; UHCI_REG_Q5_WORD0; clk ;rst_n ;;; reg_send_q5_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0xA4 ; UHCI_REG_Q5_WORD1; clk ;rst_n ;;; reg_send_q5_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0xA8 ; UHCI_REG_Q6_WORD0; clk ;rst_n ;;; reg_send_q6_word0; [31:0] ; 32'h0 ; R/W ;;;;
 0xAC ; UHCI_REG_Q6_WORD1; clk ;rst_n ;;; reg_send_q6_word1; [31:0] ; 32'h0 ; R/W ;;;;
 0xB0; UHCI_ESC_CONF0; clk ;rst_n ;;;; [31:24] ; 8'h0 ; RO;;;;
;;;;;; reg_seper_esc_char1; [23:16]; 8'hdc; R/W ;;;;
;;;;;; reg_seper_esc_char0; [15:8]; 8'hdb; R/W ;;;;
;;;;;; reg_seper_char; [7:0]; 8'hc0; R/W ;;;;
 0xB4; UHCI_ESC_CONF1; clk ;rst_n ;;;; [31:24] ; 8'h0 ; RO;;;;
;;;;;; reg_esc_seq0_char1; [23:16]; 8'hdd; R/W ;;;;
;;;;;; reg_esc_seq0_char0; [15:8]; 8'hdb; R/W ;;;;
;;;;;; reg_esc_seq0; [7:0]; 8'hdb; R/W ;;;;
 0xB8; UHCI_ESC_CONF2; clk ;rst_n ;;;; [31:24]; 8'd0; RO;;;;
;;;;;; reg_esc_seq1_char1; [23:16]; 8'hde; R/W ;;;;
;;;;;; reg_esc_seq1_char0; [15:8]; 8'hdb; R/W ;;;;
;;;;;; reg_esc_seq1; [7:0]; 8'h11; R/W ;;;;
 0xBC; UHCI_ESC_CONF3; clk ;rst_n ;;;; [31:24]; 8'd0; RO;;;;
;;;;;; reg_esc_seq2_char1; [23:16]; 8'hdf; R/W ;;;;
;;;;;; reg_esc_seq2_char0; [15:8]; 8'hdb; R/W ;;;;
;;;;;; reg_esc_seq2; [7:0]; 8'h13; R/W ;;;;
 0xC0; UHCI_PKT_THRES; clk ;rst_n ;;;; [31:13]; 19'h0 ; RO;;;;
;;;;;; reg_pkt_thrs; [12:0]; 13'h80; R/W ;;;;
0xFC; UHCI_DATE; clk ;rst_n ; Not ;; reg_uhci_date; [31:0] ; 32'h18073001 ; R/W ;;;;
