
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_top_earlgrey_pinmux_reg_0.1/rtl/autogen/pinmux_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module pinmux_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output pinmux_reg_pkg::pinmux_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  pinmux_reg_pkg::pinmux_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import pinmux_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 7;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic [5:0] periph_insel0_in0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [5:0] periph_insel0_in0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic periph_insel0_in0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [5:0] periph_insel0_in1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [5:0] periph_insel0_in1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic periph_insel0_in1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic [5:0] periph_insel0_in2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic [5:0] periph_insel0_in2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic periph_insel0_in2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [5:0] periph_insel0_in3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic [5:0] periph_insel0_in3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic periph_insel0_in3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic [5:0] periph_insel0_in4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic [5:0] periph_insel0_in4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic periph_insel0_in4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [5:0] periph_insel1_in5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic [5:0] periph_insel1_in5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic periph_insel1_in5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic [5:0] periph_insel1_in6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic [5:0] periph_insel1_in6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic periph_insel1_in6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [5:0] periph_insel1_in7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic [5:0] periph_insel1_in7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic periph_insel1_in7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic [5:0] periph_insel1_in8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [5:0] periph_insel1_in8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic periph_insel1_in8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic [5:0] periph_insel1_in9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic [5:0] periph_insel1_in9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic periph_insel1_in9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic [5:0] periph_insel2_in10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic [5:0] periph_insel2_in10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic periph_insel2_in10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [5:0] periph_insel2_in11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic [5:0] periph_insel2_in11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic periph_insel2_in11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic [5:0] periph_insel2_in12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic [5:0] periph_insel2_in12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic periph_insel2_in12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic [5:0] periph_insel2_in13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic [5:0] periph_insel2_in13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic periph_insel2_in13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic [5:0] periph_insel2_in14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic [5:0] periph_insel2_in14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic periph_insel2_in14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic [5:0] periph_insel3_in15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic [5:0] periph_insel3_in15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic periph_insel3_in15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic [5:0] periph_insel3_in16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [5:0] periph_insel3_in16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic periph_insel3_in16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic [5:0] periph_insel3_in17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic [5:0] periph_insel3_in17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic periph_insel3_in17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic [5:0] periph_insel3_in18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   logic [5:0] periph_insel3_in18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:   logic periph_insel3_in18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:   logic [5:0] periph_insel3_in19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:   logic [5:0] periph_insel3_in19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   logic periph_insel3_in19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:   logic [5:0] periph_insel4_in20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:   logic [5:0] periph_insel4_in20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:   logic periph_insel4_in20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   logic [5:0] periph_insel4_in21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:   logic [5:0] periph_insel4_in21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:   logic periph_insel4_in21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 143:   logic [5:0] periph_insel4_in22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 144:   logic [5:0] periph_insel4_in22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:   logic periph_insel4_in22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:   logic [5:0] periph_insel4_in23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 147:   logic [5:0] periph_insel4_in23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 148:   logic periph_insel4_in23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:   logic [5:0] periph_insel4_in24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:   logic [5:0] periph_insel4_in24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 151:   logic periph_insel4_in24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 152:   logic [5:0] periph_insel5_in25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:   logic [5:0] periph_insel5_in25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:   logic periph_insel5_in25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 155:   logic [5:0] periph_insel5_in26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 156:   logic [5:0] periph_insel5_in26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:   logic periph_insel5_in26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 158:   logic [5:0] periph_insel5_in27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   logic [5:0] periph_insel5_in27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:   logic periph_insel5_in27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:   logic [5:0] periph_insel5_in28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:   logic [5:0] periph_insel5_in28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   logic periph_insel5_in28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:   logic [5:0] periph_insel5_in29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:   logic [5:0] periph_insel5_in29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:   logic periph_insel5_in29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   logic [5:0] periph_insel6_in30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:   logic [5:0] periph_insel6_in30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:   logic periph_insel6_in30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 170:   logic [5:0] periph_insel6_in31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 171:   logic [5:0] periph_insel6_in31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:   logic periph_insel6_in31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:   logic [5:0] mio_outsel0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 174:   logic [5:0] mio_outsel0_out0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 175:   logic mio_outsel0_out0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:   logic [5:0] mio_outsel0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:   logic [5:0] mio_outsel0_out1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 178:   logic mio_outsel0_out1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 179:   logic [5:0] mio_outsel0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:   logic [5:0] mio_outsel0_out2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:   logic mio_outsel0_out2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 182:   logic [5:0] mio_outsel0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 183:   logic [5:0] mio_outsel0_out3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:   logic mio_outsel0_out3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 185:   logic [5:0] mio_outsel0_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   logic [5:0] mio_outsel0_out4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:   logic mio_outsel0_out4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   logic [5:0] mio_outsel1_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:   logic [5:0] mio_outsel1_out5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   logic mio_outsel1_out5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:   logic [5:0] mio_outsel1_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   logic [5:0] mio_outsel1_out6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:   logic mio_outsel1_out6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:   logic [5:0] mio_outsel1_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:   logic [5:0] mio_outsel1_out7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:   logic mio_outsel1_out7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:   logic [5:0] mio_outsel1_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:   logic [5:0] mio_outsel1_out8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:   logic mio_outsel1_out8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:   logic [5:0] mio_outsel1_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 201:   logic [5:0] mio_outsel1_out9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   logic mio_outsel1_out9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:   logic [5:0] mio_outsel2_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   logic [5:0] mio_outsel2_out10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:   logic mio_outsel2_out10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   logic [5:0] mio_outsel2_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:   logic [5:0] mio_outsel2_out11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:   logic mio_outsel2_out11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:   logic [5:0] mio_outsel2_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   logic [5:0] mio_outsel2_out12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:   logic mio_outsel2_out12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:   logic [5:0] mio_outsel2_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 213:   logic [5:0] mio_outsel2_out13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:   logic mio_outsel2_out13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:   logic [5:0] mio_outsel2_out14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 216:   logic [5:0] mio_outsel2_out14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 217:   logic mio_outsel2_out14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:   logic [5:0] mio_outsel3_out15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   logic [5:0] mio_outsel3_out15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:   logic mio_outsel3_out15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:   logic [5:0] mio_outsel3_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:   logic [5:0] mio_outsel3_out16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   logic mio_outsel3_out16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:   logic [5:0] mio_outsel3_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:   logic [5:0] mio_outsel3_out17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:   logic mio_outsel3_out17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 227:   logic [5:0] mio_outsel3_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:   logic [5:0] mio_outsel3_out18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:   logic mio_outsel3_out18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 230:   logic [5:0] mio_outsel3_out19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 231:   logic [5:0] mio_outsel3_out19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   logic mio_outsel3_out19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:   logic [5:0] mio_outsel4_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   logic [5:0] mio_outsel4_out20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:   logic mio_outsel4_out20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:   logic [5:0] mio_outsel4_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:   logic [5:0] mio_outsel4_out21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:   logic mio_outsel4_out21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:   logic [5:0] mio_outsel4_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:   logic [5:0] mio_outsel4_out22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:   logic mio_outsel4_out22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:   logic [5:0] mio_outsel4_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 243:   logic [5:0] mio_outsel4_out23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 244:   logic mio_outsel4_out23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   logic [5:0] mio_outsel4_out24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:   logic [5:0] mio_outsel4_out24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:   logic mio_outsel4_out24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:   logic [5:0] mio_outsel5_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   logic [5:0] mio_outsel5_out25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:   logic mio_outsel5_out25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   logic [5:0] mio_outsel5_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:   logic [5:0] mio_outsel5_out26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:   logic mio_outsel5_out26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:   logic [5:0] mio_outsel5_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:   logic [5:0] mio_outsel5_out27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:   logic mio_outsel5_out27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:   logic [5:0] mio_outsel5_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:   logic [5:0] mio_outsel5_out28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:   logic mio_outsel5_out28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 260:   logic [5:0] mio_outsel5_out29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 261:   logic [5:0] mio_outsel5_out29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:   logic mio_outsel5_out29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:   logic [5:0] mio_outsel6_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   logic [5:0] mio_outsel6_out30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:   logic mio_outsel6_out30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   logic [5:0] mio_outsel6_out31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:   logic [5:0] mio_outsel6_out31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:   logic mio_outsel6_out31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:   logic [1:0] mio_out_sleep_val0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:   logic [1:0] mio_out_sleep_val0_out0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   logic mio_out_sleep_val0_out0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:   logic [1:0] mio_out_sleep_val0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:   logic [1:0] mio_out_sleep_val0_out1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:   logic mio_out_sleep_val0_out1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   logic [1:0] mio_out_sleep_val0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:   logic [1:0] mio_out_sleep_val0_out2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:   logic mio_out_sleep_val0_out2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 278:   logic [1:0] mio_out_sleep_val0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 279:   logic [1:0] mio_out_sleep_val0_out3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:   logic mio_out_sleep_val0_out3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:   logic [1:0] mio_out_sleep_val0_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:   logic [1:0] mio_out_sleep_val0_out4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:   logic mio_out_sleep_val0_out4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:   logic [1:0] mio_out_sleep_val0_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:   logic [1:0] mio_out_sleep_val0_out5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:   logic mio_out_sleep_val0_out5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:   logic [1:0] mio_out_sleep_val0_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:   logic [1:0] mio_out_sleep_val0_out6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:   logic mio_out_sleep_val0_out6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:   logic [1:0] mio_out_sleep_val0_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:   logic [1:0] mio_out_sleep_val0_out7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:   logic mio_out_sleep_val0_out7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 293:   logic [1:0] mio_out_sleep_val0_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 294:   logic [1:0] mio_out_sleep_val0_out8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 295:   logic mio_out_sleep_val0_out8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   logic [1:0] mio_out_sleep_val0_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:   logic [1:0] mio_out_sleep_val0_out9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   logic mio_out_sleep_val0_out9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:   logic [1:0] mio_out_sleep_val0_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:   logic [1:0] mio_out_sleep_val0_out10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:   logic mio_out_sleep_val0_out10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:   logic [1:0] mio_out_sleep_val0_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:   logic [1:0] mio_out_sleep_val0_out11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:   logic mio_out_sleep_val0_out11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:   logic [1:0] mio_out_sleep_val0_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:   logic [1:0] mio_out_sleep_val0_out12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:   logic mio_out_sleep_val0_out12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 308:   logic [1:0] mio_out_sleep_val0_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 309:   logic [1:0] mio_out_sleep_val0_out13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:   logic mio_out_sleep_val0_out13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:   logic [1:0] mio_out_sleep_val0_out14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:   logic [1:0] mio_out_sleep_val0_out14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:   logic mio_out_sleep_val0_out14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   logic [1:0] mio_out_sleep_val0_out15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:   logic [1:0] mio_out_sleep_val0_out15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:   logic mio_out_sleep_val0_out15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:   logic [1:0] mio_out_sleep_val1_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:   logic [1:0] mio_out_sleep_val1_out16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:   logic mio_out_sleep_val1_out16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:   logic [1:0] mio_out_sleep_val1_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:   logic [1:0] mio_out_sleep_val1_out17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:   logic mio_out_sleep_val1_out17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 323:   logic [1:0] mio_out_sleep_val1_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   logic [1:0] mio_out_sleep_val1_out18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:   logic mio_out_sleep_val1_out18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:   logic [1:0] mio_out_sleep_val1_out19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:   logic [1:0] mio_out_sleep_val1_out19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:   logic mio_out_sleep_val1_out19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:   logic [1:0] mio_out_sleep_val1_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:   logic [1:0] mio_out_sleep_val1_out20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   logic mio_out_sleep_val1_out20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:   logic [1:0] mio_out_sleep_val1_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:   logic [1:0] mio_out_sleep_val1_out21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:   logic mio_out_sleep_val1_out21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:   logic [1:0] mio_out_sleep_val1_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:   logic [1:0] mio_out_sleep_val1_out22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:   logic mio_out_sleep_val1_out22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:   logic [1:0] mio_out_sleep_val1_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:   logic [1:0] mio_out_sleep_val1_out23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 340:   logic mio_out_sleep_val1_out23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:   logic [1:0] mio_out_sleep_val1_out24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:   logic [1:0] mio_out_sleep_val1_out24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 343:   logic mio_out_sleep_val1_out24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:   logic [1:0] mio_out_sleep_val1_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:   logic [1:0] mio_out_sleep_val1_out25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   logic mio_out_sleep_val1_out25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:   logic [1:0] mio_out_sleep_val1_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:   logic [1:0] mio_out_sleep_val1_out26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:   logic mio_out_sleep_val1_out26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:   logic [1:0] mio_out_sleep_val1_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:   logic [1:0] mio_out_sleep_val1_out27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:   logic mio_out_sleep_val1_out27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:   logic [1:0] mio_out_sleep_val1_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:   logic [1:0] mio_out_sleep_val1_out28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:   logic mio_out_sleep_val1_out28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:   logic [1:0] mio_out_sleep_val1_out29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:   logic [1:0] mio_out_sleep_val1_out29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 358:   logic mio_out_sleep_val1_out29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 359:   logic [1:0] mio_out_sleep_val1_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:   logic [1:0] mio_out_sleep_val1_out30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:   logic mio_out_sleep_val1_out30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:   logic [1:0] mio_out_sleep_val1_out31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:   logic [1:0] mio_out_sleep_val1_out31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:   logic mio_out_sleep_val1_out31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:   logic [1:0] dio_out_sleep_val_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:   logic [1:0] dio_out_sleep_val_out0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:   logic dio_out_sleep_val_out0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:   logic dio_out_sleep_val_out0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:   logic [1:0] dio_out_sleep_val_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:   logic [1:0] dio_out_sleep_val_out1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:   logic dio_out_sleep_val_out1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:   logic dio_out_sleep_val_out1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 373:   logic [1:0] dio_out_sleep_val_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 374:   logic [1:0] dio_out_sleep_val_out2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 375:   logic dio_out_sleep_val_out2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:   logic dio_out_sleep_val_out2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:   logic [1:0] dio_out_sleep_val_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   logic [1:0] dio_out_sleep_val_out3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:   logic dio_out_sleep_val_out3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:   logic dio_out_sleep_val_out3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:   logic [1:0] dio_out_sleep_val_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   logic [1:0] dio_out_sleep_val_out4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:   logic dio_out_sleep_val_out4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:   logic dio_out_sleep_val_out4_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:   logic [1:0] dio_out_sleep_val_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:   logic [1:0] dio_out_sleep_val_out5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:   logic dio_out_sleep_val_out5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:   logic dio_out_sleep_val_out5_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 389:   logic [1:0] dio_out_sleep_val_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 390:   logic [1:0] dio_out_sleep_val_out6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:   logic dio_out_sleep_val_out6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   logic dio_out_sleep_val_out6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:   logic [1:0] dio_out_sleep_val_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:   logic [1:0] dio_out_sleep_val_out7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:   logic dio_out_sleep_val_out7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:   logic dio_out_sleep_val_out7_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:   logic [1:0] dio_out_sleep_val_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:   logic [1:0] dio_out_sleep_val_out8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:   logic dio_out_sleep_val_out8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 400:   logic dio_out_sleep_val_out8_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:   logic [1:0] dio_out_sleep_val_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:   logic [1:0] dio_out_sleep_val_out9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 403:   logic dio_out_sleep_val_out9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 404:   logic dio_out_sleep_val_out9_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:   logic [1:0] dio_out_sleep_val_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   logic [1:0] dio_out_sleep_val_out10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 407:   logic dio_out_sleep_val_out10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 408:   logic dio_out_sleep_val_out10_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:   logic [1:0] dio_out_sleep_val_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:   logic [1:0] dio_out_sleep_val_out11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   logic dio_out_sleep_val_out11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:   logic dio_out_sleep_val_out11_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:   logic [1:0] dio_out_sleep_val_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:   logic [1:0] dio_out_sleep_val_out12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   logic dio_out_sleep_val_out12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:   logic dio_out_sleep_val_out12_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:   logic [1:0] dio_out_sleep_val_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 418:   logic [1:0] dio_out_sleep_val_out13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:   logic dio_out_sleep_val_out13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:   logic dio_out_sleep_val_out13_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:   logic [1:0] dio_out_sleep_val_out14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:   logic [1:0] dio_out_sleep_val_out14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   logic dio_out_sleep_val_out14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:   logic dio_out_sleep_val_out14_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:   logic wkup_detector_en_en0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 426:   logic wkup_detector_en_en0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 427:   logic wkup_detector_en_en0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:   logic wkup_detector_en_en1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:   logic wkup_detector_en_en1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 430:   logic wkup_detector_en_en1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 431:   logic wkup_detector_en_en2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:   logic wkup_detector_en_en2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:   logic wkup_detector_en_en2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 434:   logic wkup_detector_en_en3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 435:   logic wkup_detector_en_en3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:   logic wkup_detector_en_en3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:   logic wkup_detector_en_en4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:   logic wkup_detector_en_en4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:   logic wkup_detector_en_en4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:   logic wkup_detector_en_en5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:   logic wkup_detector_en_en5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:   logic wkup_detector_en_en5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:   logic wkup_detector_en_en6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:   logic wkup_detector_en_en6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 445:   logic wkup_detector_en_en6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:   logic wkup_detector_en_en7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:   logic wkup_detector_en_en7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:   logic wkup_detector_en_en7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:   logic [2:0] wkup_detector0_mode0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:   logic [2:0] wkup_detector0_mode0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:   logic wkup_detector0_mode0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:   logic wkup_detector0_filter0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 453:   logic wkup_detector0_filter0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 454:   logic wkup_detector0_filter0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:   logic wkup_detector0_miodio0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:   logic wkup_detector0_miodio0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 457:   logic wkup_detector0_miodio0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 458:   logic [2:0] wkup_detector1_mode1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:   logic [2:0] wkup_detector1_mode1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:   logic wkup_detector1_mode1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 461:   logic wkup_detector1_filter1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 462:   logic wkup_detector1_filter1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:   logic wkup_detector1_filter1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:   logic wkup_detector1_miodio1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 465:   logic wkup_detector1_miodio1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:   logic wkup_detector1_miodio1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:   logic [2:0] wkup_detector2_mode2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 468:   logic [2:0] wkup_detector2_mode2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 469:   logic wkup_detector2_mode2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 470:   logic wkup_detector2_filter2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:   logic wkup_detector2_filter2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:   logic wkup_detector2_filter2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:   logic wkup_detector2_miodio2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:   logic wkup_detector2_miodio2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:   logic wkup_detector2_miodio2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:   logic [2:0] wkup_detector3_mode3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:   logic [2:0] wkup_detector3_mode3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:   logic wkup_detector3_mode3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:   logic wkup_detector3_filter3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:   logic wkup_detector3_filter3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:   logic wkup_detector3_filter3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:   logic wkup_detector3_miodio3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483:   logic wkup_detector3_miodio3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:   logic wkup_detector3_miodio3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:   logic [2:0] wkup_detector4_mode4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:   logic [2:0] wkup_detector4_mode4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:   logic wkup_detector4_mode4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:   logic wkup_detector4_filter4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:   logic wkup_detector4_filter4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:   logic wkup_detector4_filter4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:   logic wkup_detector4_miodio4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:   logic wkup_detector4_miodio4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 493:   logic wkup_detector4_miodio4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:   logic [2:0] wkup_detector5_mode5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 495:   logic [2:0] wkup_detector5_mode5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 496:   logic wkup_detector5_mode5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 497:   logic wkup_detector5_filter5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 498:   logic wkup_detector5_filter5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 499:   logic wkup_detector5_filter5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 500:   logic wkup_detector5_miodio5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:   logic wkup_detector5_miodio5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:   logic wkup_detector5_miodio5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:   logic [2:0] wkup_detector6_mode6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:   logic [2:0] wkup_detector6_mode6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:   logic wkup_detector6_mode6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:   logic wkup_detector6_filter6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:   logic wkup_detector6_filter6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:   logic wkup_detector6_filter6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:   logic wkup_detector6_miodio6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:   logic wkup_detector6_miodio6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 511:   logic wkup_detector6_miodio6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 512:   logic [2:0] wkup_detector7_mode7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 513:   logic [2:0] wkup_detector7_mode7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:   logic wkup_detector7_mode7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:   logic wkup_detector7_filter7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:   logic wkup_detector7_filter7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:   logic wkup_detector7_filter7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:   logic wkup_detector7_miodio7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:   logic wkup_detector7_miodio7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:   logic wkup_detector7_miodio7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:   logic [7:0] wkup_detector_cnt_th0_th0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:   logic [7:0] wkup_detector_cnt_th0_th0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:   logic wkup_detector_cnt_th0_th0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:   logic [7:0] wkup_detector_cnt_th0_th1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 525:   logic [7:0] wkup_detector_cnt_th0_th1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 526:   logic wkup_detector_cnt_th0_th1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:   logic [7:0] wkup_detector_cnt_th0_th2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:   logic [7:0] wkup_detector_cnt_th0_th2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:   logic wkup_detector_cnt_th0_th2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:   logic [7:0] wkup_detector_cnt_th0_th3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:   logic [7:0] wkup_detector_cnt_th0_th3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:   logic wkup_detector_cnt_th0_th3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:   logic [7:0] wkup_detector_cnt_th1_th4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:   logic [7:0] wkup_detector_cnt_th1_th4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:   logic wkup_detector_cnt_th1_th4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:   logic [7:0] wkup_detector_cnt_th1_th5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:   logic [7:0] wkup_detector_cnt_th1_th5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:   logic wkup_detector_cnt_th1_th5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:   logic [7:0] wkup_detector_cnt_th1_th6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:   logic [7:0] wkup_detector_cnt_th1_th6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:   logic wkup_detector_cnt_th1_th6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:   logic [7:0] wkup_detector_cnt_th1_th7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:   logic [7:0] wkup_detector_cnt_th1_th7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:   logic wkup_detector_cnt_th1_th7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 545:   logic [4:0] wkup_detector_padsel0_sel0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:   logic [4:0] wkup_detector_padsel0_sel0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:   logic wkup_detector_padsel0_sel0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 548:   logic [4:0] wkup_detector_padsel0_sel1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:   logic [4:0] wkup_detector_padsel0_sel1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:   logic wkup_detector_padsel0_sel1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:   logic [4:0] wkup_detector_padsel0_sel2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:   logic [4:0] wkup_detector_padsel0_sel2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:   logic wkup_detector_padsel0_sel2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:   logic [4:0] wkup_detector_padsel0_sel3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:   logic [4:0] wkup_detector_padsel0_sel3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:   logic wkup_detector_padsel0_sel3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:   logic [4:0] wkup_detector_padsel0_sel4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:   logic [4:0] wkup_detector_padsel0_sel4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:   logic wkup_detector_padsel0_sel4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:   logic [4:0] wkup_detector_padsel0_sel5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:   logic [4:0] wkup_detector_padsel0_sel5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:   logic wkup_detector_padsel0_sel5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:   logic [4:0] wkup_detector_padsel1_sel6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:   logic [4:0] wkup_detector_padsel1_sel6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:   logic wkup_detector_padsel1_sel6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:   logic [4:0] wkup_detector_padsel1_sel7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:   logic [4:0] wkup_detector_padsel1_sel7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:   logic wkup_detector_padsel1_sel7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:   logic wkup_cause_cause0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:   logic wkup_cause_cause0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:   logic wkup_cause_cause0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:   logic wkup_cause_cause0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:   logic wkup_cause_cause1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:   logic wkup_cause_cause1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:   logic wkup_cause_cause1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:   logic wkup_cause_cause1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:   logic wkup_cause_cause2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:   logic wkup_cause_cause2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:   logic wkup_cause_cause2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:   logic wkup_cause_cause2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:   logic wkup_cause_cause3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:   logic wkup_cause_cause3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:   logic wkup_cause_cause3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 584:   logic wkup_cause_cause3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   logic wkup_cause_cause4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:   logic wkup_cause_cause4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:   logic wkup_cause_cause4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   logic wkup_cause_cause4_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:   logic wkup_cause_cause5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:   logic wkup_cause_cause5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:   logic wkup_cause_cause5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:   logic wkup_cause_cause5_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 593:   logic wkup_cause_cause6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:   logic wkup_cause_cause6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:   logic wkup_cause_cause6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:   logic wkup_cause_cause6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:   logic wkup_cause_cause7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:   logic wkup_cause_cause7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:   logic wkup_cause_cause7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 600:   logic wkup_cause_cause7_re;</pre>
<pre style="margin:0; padding:0 "> 601: </pre>
<pre style="margin:0; padding:0 "> 602:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 603:   // R[regen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 604: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:     .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:   ) u_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 612: </pre>
<pre style="margin:0; padding:0 "> 613:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 614:     .we     (regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:     .wd     (regen_wd),</pre>
<pre style="margin:0; padding:0 "> 616: </pre>
<pre style="margin:0; padding:0 "> 617:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 620: </pre>
<pre style="margin:0; padding:0 "> 621:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 624: </pre>
<pre style="margin:0; padding:0 "> 625:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:     .qs     (regen_qs)</pre>
<pre style="margin:0; padding:0 "> 627:   );</pre>
<pre style="margin:0; padding:0 "> 628: </pre>
<pre style="margin:0; padding:0 "> 629: </pre>
<pre style="margin:0; padding:0 "> 630: </pre>
<pre style="margin:0; padding:0 "> 631:   // Subregister 0 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 632:   // R[periph_insel0]: V(False)</pre>
<pre style="margin:0; padding:0 "> 633: </pre>
<pre style="margin:0; padding:0 "> 634:   // F[in0]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 639:   ) u_periph_insel0_in0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 642: </pre>
<pre style="margin:0; padding:0 "> 643:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:     .we     (periph_insel0_in0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:     .wd     (periph_insel0_in0_wd),</pre>
<pre style="margin:0; padding:0 "> 646: </pre>
<pre style="margin:0; padding:0 "> 647:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 650: </pre>
<pre style="margin:0; padding:0 "> 651:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:     .q      (reg2hw.periph_insel[0].q ),</pre>
<pre style="margin:0; padding:0 "> 654: </pre>
<pre style="margin:0; padding:0 "> 655:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:     .qs     (periph_insel0_in0_qs)</pre>
<pre style="margin:0; padding:0 "> 657:   );</pre>
<pre style="margin:0; padding:0 "> 658: </pre>
<pre style="margin:0; padding:0 "> 659: </pre>
<pre style="margin:0; padding:0 "> 660:   // F[in1]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 664:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 665:   ) u_periph_insel0_in1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 667:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 668: </pre>
<pre style="margin:0; padding:0 "> 669:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:     .we     (periph_insel0_in1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:     .wd     (periph_insel0_in1_wd),</pre>
<pre style="margin:0; padding:0 "> 672: </pre>
<pre style="margin:0; padding:0 "> 673:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 674:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 676: </pre>
<pre style="margin:0; padding:0 "> 677:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 678:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:     .q      (reg2hw.periph_insel[1].q ),</pre>
<pre style="margin:0; padding:0 "> 680: </pre>
<pre style="margin:0; padding:0 "> 681:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 682:     .qs     (periph_insel0_in1_qs)</pre>
<pre style="margin:0; padding:0 "> 683:   );</pre>
<pre style="margin:0; padding:0 "> 684: </pre>
<pre style="margin:0; padding:0 "> 685: </pre>
<pre style="margin:0; padding:0 "> 686:   // F[in2]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 689:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 690:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:   ) u_periph_insel0_in2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 693:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 694: </pre>
<pre style="margin:0; padding:0 "> 695:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 696:     .we     (periph_insel0_in2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 697:     .wd     (periph_insel0_in2_wd),</pre>
<pre style="margin:0; padding:0 "> 698: </pre>
<pre style="margin:0; padding:0 "> 699:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 702: </pre>
<pre style="margin:0; padding:0 "> 703:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 704:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:     .q      (reg2hw.periph_insel[2].q ),</pre>
<pre style="margin:0; padding:0 "> 706: </pre>
<pre style="margin:0; padding:0 "> 707:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 708:     .qs     (periph_insel0_in2_qs)</pre>
<pre style="margin:0; padding:0 "> 709:   );</pre>
<pre style="margin:0; padding:0 "> 710: </pre>
<pre style="margin:0; padding:0 "> 711: </pre>
<pre style="margin:0; padding:0 "> 712:   // F[in3]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 713:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 714:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 715:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 716:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 717:   ) u_periph_insel0_in3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 718:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 719:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 720: </pre>
<pre style="margin:0; padding:0 "> 721:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 722:     .we     (periph_insel0_in3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 723:     .wd     (periph_insel0_in3_wd),</pre>
<pre style="margin:0; padding:0 "> 724: </pre>
<pre style="margin:0; padding:0 "> 725:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 726:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 727:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 728: </pre>
<pre style="margin:0; padding:0 "> 729:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 730:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 731:     .q      (reg2hw.periph_insel[3].q ),</pre>
<pre style="margin:0; padding:0 "> 732: </pre>
<pre style="margin:0; padding:0 "> 733:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 734:     .qs     (periph_insel0_in3_qs)</pre>
<pre style="margin:0; padding:0 "> 735:   );</pre>
<pre style="margin:0; padding:0 "> 736: </pre>
<pre style="margin:0; padding:0 "> 737: </pre>
<pre style="margin:0; padding:0 "> 738:   // F[in4]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 739:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 740:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 741:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 742:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 743:   ) u_periph_insel0_in4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 744:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 745:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 746: </pre>
<pre style="margin:0; padding:0 "> 747:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 748:     .we     (periph_insel0_in4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 749:     .wd     (periph_insel0_in4_wd),</pre>
<pre style="margin:0; padding:0 "> 750: </pre>
<pre style="margin:0; padding:0 "> 751:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 752:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 753:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 754: </pre>
<pre style="margin:0; padding:0 "> 755:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 756:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 757:     .q      (reg2hw.periph_insel[4].q ),</pre>
<pre style="margin:0; padding:0 "> 758: </pre>
<pre style="margin:0; padding:0 "> 759:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 760:     .qs     (periph_insel0_in4_qs)</pre>
<pre style="margin:0; padding:0 "> 761:   );</pre>
<pre style="margin:0; padding:0 "> 762: </pre>
<pre style="margin:0; padding:0 "> 763: </pre>
<pre style="margin:0; padding:0 "> 764:   // Subregister 5 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 765:   // R[periph_insel1]: V(False)</pre>
<pre style="margin:0; padding:0 "> 766: </pre>
<pre style="margin:0; padding:0 "> 767:   // F[in5]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 768:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 769:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 770:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 771:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 772:   ) u_periph_insel1_in5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 773:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 774:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 775: </pre>
<pre style="margin:0; padding:0 "> 776:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 777:     .we     (periph_insel1_in5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 778:     .wd     (periph_insel1_in5_wd),</pre>
<pre style="margin:0; padding:0 "> 779: </pre>
<pre style="margin:0; padding:0 "> 780:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 781:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 782:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 783: </pre>
<pre style="margin:0; padding:0 "> 784:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 785:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 786:     .q      (reg2hw.periph_insel[5].q ),</pre>
<pre style="margin:0; padding:0 "> 787: </pre>
<pre style="margin:0; padding:0 "> 788:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 789:     .qs     (periph_insel1_in5_qs)</pre>
<pre style="margin:0; padding:0 "> 790:   );</pre>
<pre style="margin:0; padding:0 "> 791: </pre>
<pre style="margin:0; padding:0 "> 792: </pre>
<pre style="margin:0; padding:0 "> 793:   // F[in6]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 794:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 795:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 796:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 797:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 798:   ) u_periph_insel1_in6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 799:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 800:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 801: </pre>
<pre style="margin:0; padding:0 "> 802:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 803:     .we     (periph_insel1_in6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 804:     .wd     (periph_insel1_in6_wd),</pre>
<pre style="margin:0; padding:0 "> 805: </pre>
<pre style="margin:0; padding:0 "> 806:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 807:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 808:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 809: </pre>
<pre style="margin:0; padding:0 "> 810:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 811:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 812:     .q      (reg2hw.periph_insel[6].q ),</pre>
<pre style="margin:0; padding:0 "> 813: </pre>
<pre style="margin:0; padding:0 "> 814:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 815:     .qs     (periph_insel1_in6_qs)</pre>
<pre style="margin:0; padding:0 "> 816:   );</pre>
<pre style="margin:0; padding:0 "> 817: </pre>
<pre style="margin:0; padding:0 "> 818: </pre>
<pre style="margin:0; padding:0 "> 819:   // F[in7]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 820:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 821:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 822:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 823:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 824:   ) u_periph_insel1_in7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 825:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 826:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 827: </pre>
<pre style="margin:0; padding:0 "> 828:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 829:     .we     (periph_insel1_in7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 830:     .wd     (periph_insel1_in7_wd),</pre>
<pre style="margin:0; padding:0 "> 831: </pre>
<pre style="margin:0; padding:0 "> 832:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 833:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 834:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 835: </pre>
<pre style="margin:0; padding:0 "> 836:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 837:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 838:     .q      (reg2hw.periph_insel[7].q ),</pre>
<pre style="margin:0; padding:0 "> 839: </pre>
<pre style="margin:0; padding:0 "> 840:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 841:     .qs     (periph_insel1_in7_qs)</pre>
<pre style="margin:0; padding:0 "> 842:   );</pre>
<pre style="margin:0; padding:0 "> 843: </pre>
<pre style="margin:0; padding:0 "> 844: </pre>
<pre style="margin:0; padding:0 "> 845:   // F[in8]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 846:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 847:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 848:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 849:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 850:   ) u_periph_insel1_in8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 851:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 852:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 853: </pre>
<pre style="margin:0; padding:0 "> 854:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 855:     .we     (periph_insel1_in8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 856:     .wd     (periph_insel1_in8_wd),</pre>
<pre style="margin:0; padding:0 "> 857: </pre>
<pre style="margin:0; padding:0 "> 858:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 859:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 860:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 861: </pre>
<pre style="margin:0; padding:0 "> 862:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 863:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 864:     .q      (reg2hw.periph_insel[8].q ),</pre>
<pre style="margin:0; padding:0 "> 865: </pre>
<pre style="margin:0; padding:0 "> 866:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 867:     .qs     (periph_insel1_in8_qs)</pre>
<pre style="margin:0; padding:0 "> 868:   );</pre>
<pre style="margin:0; padding:0 "> 869: </pre>
<pre style="margin:0; padding:0 "> 870: </pre>
<pre style="margin:0; padding:0 "> 871:   // F[in9]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 872:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 873:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 874:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 875:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 876:   ) u_periph_insel1_in9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 877:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 878:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 879: </pre>
<pre style="margin:0; padding:0 "> 880:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 881:     .we     (periph_insel1_in9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 882:     .wd     (periph_insel1_in9_wd),</pre>
<pre style="margin:0; padding:0 "> 883: </pre>
<pre style="margin:0; padding:0 "> 884:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 885:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 886:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 887: </pre>
<pre style="margin:0; padding:0 "> 888:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 889:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 890:     .q      (reg2hw.periph_insel[9].q ),</pre>
<pre style="margin:0; padding:0 "> 891: </pre>
<pre style="margin:0; padding:0 "> 892:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 893:     .qs     (periph_insel1_in9_qs)</pre>
<pre style="margin:0; padding:0 "> 894:   );</pre>
<pre style="margin:0; padding:0 "> 895: </pre>
<pre style="margin:0; padding:0 "> 896: </pre>
<pre style="margin:0; padding:0 "> 897:   // Subregister 10 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 "> 898:   // R[periph_insel2]: V(False)</pre>
<pre style="margin:0; padding:0 "> 899: </pre>
<pre style="margin:0; padding:0 "> 900:   // F[in10]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 901:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 902:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 903:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 904:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 905:   ) u_periph_insel2_in10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 906:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 907:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 908: </pre>
<pre style="margin:0; padding:0 "> 909:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 910:     .we     (periph_insel2_in10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 911:     .wd     (periph_insel2_in10_wd),</pre>
<pre style="margin:0; padding:0 "> 912: </pre>
<pre style="margin:0; padding:0 "> 913:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 914:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 915:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 916: </pre>
<pre style="margin:0; padding:0 "> 917:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 918:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 919:     .q      (reg2hw.periph_insel[10].q ),</pre>
<pre style="margin:0; padding:0 "> 920: </pre>
<pre style="margin:0; padding:0 "> 921:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 922:     .qs     (periph_insel2_in10_qs)</pre>
<pre style="margin:0; padding:0 "> 923:   );</pre>
<pre style="margin:0; padding:0 "> 924: </pre>
<pre style="margin:0; padding:0 "> 925: </pre>
<pre style="margin:0; padding:0 "> 926:   // F[in11]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 927:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 928:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 929:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 930:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 931:   ) u_periph_insel2_in11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 932:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 933:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 934: </pre>
<pre style="margin:0; padding:0 "> 935:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 936:     .we     (periph_insel2_in11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 937:     .wd     (periph_insel2_in11_wd),</pre>
<pre style="margin:0; padding:0 "> 938: </pre>
<pre style="margin:0; padding:0 "> 939:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 940:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 941:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 942: </pre>
<pre style="margin:0; padding:0 "> 943:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 944:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 945:     .q      (reg2hw.periph_insel[11].q ),</pre>
<pre style="margin:0; padding:0 "> 946: </pre>
<pre style="margin:0; padding:0 "> 947:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 948:     .qs     (periph_insel2_in11_qs)</pre>
<pre style="margin:0; padding:0 "> 949:   );</pre>
<pre style="margin:0; padding:0 "> 950: </pre>
<pre style="margin:0; padding:0 "> 951: </pre>
<pre style="margin:0; padding:0 "> 952:   // F[in12]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 953:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 954:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 955:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 956:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 957:   ) u_periph_insel2_in12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 958:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 959:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 960: </pre>
<pre style="margin:0; padding:0 "> 961:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 962:     .we     (periph_insel2_in12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 963:     .wd     (periph_insel2_in12_wd),</pre>
<pre style="margin:0; padding:0 "> 964: </pre>
<pre style="margin:0; padding:0 "> 965:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 966:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 967:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 968: </pre>
<pre style="margin:0; padding:0 "> 969:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 970:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 971:     .q      (reg2hw.periph_insel[12].q ),</pre>
<pre style="margin:0; padding:0 "> 972: </pre>
<pre style="margin:0; padding:0 "> 973:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 974:     .qs     (periph_insel2_in12_qs)</pre>
<pre style="margin:0; padding:0 "> 975:   );</pre>
<pre style="margin:0; padding:0 "> 976: </pre>
<pre style="margin:0; padding:0 "> 977: </pre>
<pre style="margin:0; padding:0 "> 978:   // F[in13]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 979:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 980:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 981:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 982:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 983:   ) u_periph_insel2_in13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 984:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 985:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 986: </pre>
<pre style="margin:0; padding:0 "> 987:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 988:     .we     (periph_insel2_in13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 989:     .wd     (periph_insel2_in13_wd),</pre>
<pre style="margin:0; padding:0 "> 990: </pre>
<pre style="margin:0; padding:0 "> 991:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 992:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 993:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 994: </pre>
<pre style="margin:0; padding:0 "> 995:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 996:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 997:     .q      (reg2hw.periph_insel[13].q ),</pre>
<pre style="margin:0; padding:0 "> 998: </pre>
<pre style="margin:0; padding:0 "> 999:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1000:     .qs     (periph_insel2_in13_qs)</pre>
<pre style="margin:0; padding:0 ">1001:   );</pre>
<pre style="margin:0; padding:0 ">1002: </pre>
<pre style="margin:0; padding:0 ">1003: </pre>
<pre style="margin:0; padding:0 ">1004:   // F[in14]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1005:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1006:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1007:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1008:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1009:   ) u_periph_insel2_in14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1010:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1011:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1012: </pre>
<pre style="margin:0; padding:0 ">1013:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1014:     .we     (periph_insel2_in14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1015:     .wd     (periph_insel2_in14_wd),</pre>
<pre style="margin:0; padding:0 ">1016: </pre>
<pre style="margin:0; padding:0 ">1017:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1018:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1019:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1020: </pre>
<pre style="margin:0; padding:0 ">1021:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1022:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1023:     .q      (reg2hw.periph_insel[14].q ),</pre>
<pre style="margin:0; padding:0 ">1024: </pre>
<pre style="margin:0; padding:0 ">1025:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1026:     .qs     (periph_insel2_in14_qs)</pre>
<pre style="margin:0; padding:0 ">1027:   );</pre>
<pre style="margin:0; padding:0 ">1028: </pre>
<pre style="margin:0; padding:0 ">1029: </pre>
<pre style="margin:0; padding:0 ">1030:   // Subregister 15 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 ">1031:   // R[periph_insel3]: V(False)</pre>
<pre style="margin:0; padding:0 ">1032: </pre>
<pre style="margin:0; padding:0 ">1033:   // F[in15]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1034:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1035:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1036:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1037:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1038:   ) u_periph_insel3_in15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1039:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1040:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1041: </pre>
<pre style="margin:0; padding:0 ">1042:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1043:     .we     (periph_insel3_in15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1044:     .wd     (periph_insel3_in15_wd),</pre>
<pre style="margin:0; padding:0 ">1045: </pre>
<pre style="margin:0; padding:0 ">1046:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1047:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1048:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1049: </pre>
<pre style="margin:0; padding:0 ">1050:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1051:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1052:     .q      (reg2hw.periph_insel[15].q ),</pre>
<pre style="margin:0; padding:0 ">1053: </pre>
<pre style="margin:0; padding:0 ">1054:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1055:     .qs     (periph_insel3_in15_qs)</pre>
<pre style="margin:0; padding:0 ">1056:   );</pre>
<pre style="margin:0; padding:0 ">1057: </pre>
<pre style="margin:0; padding:0 ">1058: </pre>
<pre style="margin:0; padding:0 ">1059:   // F[in16]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1060:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1061:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1062:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1063:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1064:   ) u_periph_insel3_in16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1065:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1066:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1067: </pre>
<pre style="margin:0; padding:0 ">1068:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1069:     .we     (periph_insel3_in16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1070:     .wd     (periph_insel3_in16_wd),</pre>
<pre style="margin:0; padding:0 ">1071: </pre>
<pre style="margin:0; padding:0 ">1072:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1073:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1074:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1075: </pre>
<pre style="margin:0; padding:0 ">1076:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1077:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1078:     .q      (reg2hw.periph_insel[16].q ),</pre>
<pre style="margin:0; padding:0 ">1079: </pre>
<pre style="margin:0; padding:0 ">1080:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1081:     .qs     (periph_insel3_in16_qs)</pre>
<pre style="margin:0; padding:0 ">1082:   );</pre>
<pre style="margin:0; padding:0 ">1083: </pre>
<pre style="margin:0; padding:0 ">1084: </pre>
<pre style="margin:0; padding:0 ">1085:   // F[in17]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1086:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1087:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1088:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1089:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1090:   ) u_periph_insel3_in17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1091:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1092:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1093: </pre>
<pre style="margin:0; padding:0 ">1094:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1095:     .we     (periph_insel3_in17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1096:     .wd     (periph_insel3_in17_wd),</pre>
<pre style="margin:0; padding:0 ">1097: </pre>
<pre style="margin:0; padding:0 ">1098:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1099:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1100:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1101: </pre>
<pre style="margin:0; padding:0 ">1102:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1103:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1104:     .q      (reg2hw.periph_insel[17].q ),</pre>
<pre style="margin:0; padding:0 ">1105: </pre>
<pre style="margin:0; padding:0 ">1106:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1107:     .qs     (periph_insel3_in17_qs)</pre>
<pre style="margin:0; padding:0 ">1108:   );</pre>
<pre style="margin:0; padding:0 ">1109: </pre>
<pre style="margin:0; padding:0 ">1110: </pre>
<pre style="margin:0; padding:0 ">1111:   // F[in18]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1112:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1113:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1114:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1115:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1116:   ) u_periph_insel3_in18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1117:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1118:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1119: </pre>
<pre style="margin:0; padding:0 ">1120:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1121:     .we     (periph_insel3_in18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1122:     .wd     (periph_insel3_in18_wd),</pre>
<pre style="margin:0; padding:0 ">1123: </pre>
<pre style="margin:0; padding:0 ">1124:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1125:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1126:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1127: </pre>
<pre style="margin:0; padding:0 ">1128:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1129:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1130:     .q      (reg2hw.periph_insel[18].q ),</pre>
<pre style="margin:0; padding:0 ">1131: </pre>
<pre style="margin:0; padding:0 ">1132:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1133:     .qs     (periph_insel3_in18_qs)</pre>
<pre style="margin:0; padding:0 ">1134:   );</pre>
<pre style="margin:0; padding:0 ">1135: </pre>
<pre style="margin:0; padding:0 ">1136: </pre>
<pre style="margin:0; padding:0 ">1137:   // F[in19]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1138:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1139:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1140:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1141:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1142:   ) u_periph_insel3_in19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1143:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1144:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1145: </pre>
<pre style="margin:0; padding:0 ">1146:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1147:     .we     (periph_insel3_in19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1148:     .wd     (periph_insel3_in19_wd),</pre>
<pre style="margin:0; padding:0 ">1149: </pre>
<pre style="margin:0; padding:0 ">1150:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1151:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1152:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1153: </pre>
<pre style="margin:0; padding:0 ">1154:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1155:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1156:     .q      (reg2hw.periph_insel[19].q ),</pre>
<pre style="margin:0; padding:0 ">1157: </pre>
<pre style="margin:0; padding:0 ">1158:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1159:     .qs     (periph_insel3_in19_qs)</pre>
<pre style="margin:0; padding:0 ">1160:   );</pre>
<pre style="margin:0; padding:0 ">1161: </pre>
<pre style="margin:0; padding:0 ">1162: </pre>
<pre style="margin:0; padding:0 ">1163:   // Subregister 20 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 ">1164:   // R[periph_insel4]: V(False)</pre>
<pre style="margin:0; padding:0 ">1165: </pre>
<pre style="margin:0; padding:0 ">1166:   // F[in20]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1167:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1168:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1169:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1170:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1171:   ) u_periph_insel4_in20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1172:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1173:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1174: </pre>
<pre style="margin:0; padding:0 ">1175:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1176:     .we     (periph_insel4_in20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1177:     .wd     (periph_insel4_in20_wd),</pre>
<pre style="margin:0; padding:0 ">1178: </pre>
<pre style="margin:0; padding:0 ">1179:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1180:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1181:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1182: </pre>
<pre style="margin:0; padding:0 ">1183:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1184:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1185:     .q      (reg2hw.periph_insel[20].q ),</pre>
<pre style="margin:0; padding:0 ">1186: </pre>
<pre style="margin:0; padding:0 ">1187:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1188:     .qs     (periph_insel4_in20_qs)</pre>
<pre style="margin:0; padding:0 ">1189:   );</pre>
<pre style="margin:0; padding:0 ">1190: </pre>
<pre style="margin:0; padding:0 ">1191: </pre>
<pre style="margin:0; padding:0 ">1192:   // F[in21]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1193:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1194:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1195:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1196:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1197:   ) u_periph_insel4_in21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1198:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1199:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1200: </pre>
<pre style="margin:0; padding:0 ">1201:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1202:     .we     (periph_insel4_in21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1203:     .wd     (periph_insel4_in21_wd),</pre>
<pre style="margin:0; padding:0 ">1204: </pre>
<pre style="margin:0; padding:0 ">1205:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1206:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1207:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1208: </pre>
<pre style="margin:0; padding:0 ">1209:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1210:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1211:     .q      (reg2hw.periph_insel[21].q ),</pre>
<pre style="margin:0; padding:0 ">1212: </pre>
<pre style="margin:0; padding:0 ">1213:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1214:     .qs     (periph_insel4_in21_qs)</pre>
<pre style="margin:0; padding:0 ">1215:   );</pre>
<pre style="margin:0; padding:0 ">1216: </pre>
<pre style="margin:0; padding:0 ">1217: </pre>
<pre style="margin:0; padding:0 ">1218:   // F[in22]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1219:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1220:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1221:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1222:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1223:   ) u_periph_insel4_in22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1224:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1225:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1226: </pre>
<pre style="margin:0; padding:0 ">1227:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1228:     .we     (periph_insel4_in22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1229:     .wd     (periph_insel4_in22_wd),</pre>
<pre style="margin:0; padding:0 ">1230: </pre>
<pre style="margin:0; padding:0 ">1231:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1232:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1233:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1234: </pre>
<pre style="margin:0; padding:0 ">1235:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1236:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1237:     .q      (reg2hw.periph_insel[22].q ),</pre>
<pre style="margin:0; padding:0 ">1238: </pre>
<pre style="margin:0; padding:0 ">1239:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1240:     .qs     (periph_insel4_in22_qs)</pre>
<pre style="margin:0; padding:0 ">1241:   );</pre>
<pre style="margin:0; padding:0 ">1242: </pre>
<pre style="margin:0; padding:0 ">1243: </pre>
<pre style="margin:0; padding:0 ">1244:   // F[in23]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1245:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1246:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1247:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1248:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1249:   ) u_periph_insel4_in23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1250:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1251:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1252: </pre>
<pre style="margin:0; padding:0 ">1253:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1254:     .we     (periph_insel4_in23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1255:     .wd     (periph_insel4_in23_wd),</pre>
<pre style="margin:0; padding:0 ">1256: </pre>
<pre style="margin:0; padding:0 ">1257:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1258:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1259:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1260: </pre>
<pre style="margin:0; padding:0 ">1261:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1262:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1263:     .q      (reg2hw.periph_insel[23].q ),</pre>
<pre style="margin:0; padding:0 ">1264: </pre>
<pre style="margin:0; padding:0 ">1265:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1266:     .qs     (periph_insel4_in23_qs)</pre>
<pre style="margin:0; padding:0 ">1267:   );</pre>
<pre style="margin:0; padding:0 ">1268: </pre>
<pre style="margin:0; padding:0 ">1269: </pre>
<pre style="margin:0; padding:0 ">1270:   // F[in24]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1271:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1272:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1273:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1274:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1275:   ) u_periph_insel4_in24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1276:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1277:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1278: </pre>
<pre style="margin:0; padding:0 ">1279:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1280:     .we     (periph_insel4_in24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1281:     .wd     (periph_insel4_in24_wd),</pre>
<pre style="margin:0; padding:0 ">1282: </pre>
<pre style="margin:0; padding:0 ">1283:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1284:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1285:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1286: </pre>
<pre style="margin:0; padding:0 ">1287:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1288:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1289:     .q      (reg2hw.periph_insel[24].q ),</pre>
<pre style="margin:0; padding:0 ">1290: </pre>
<pre style="margin:0; padding:0 ">1291:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1292:     .qs     (periph_insel4_in24_qs)</pre>
<pre style="margin:0; padding:0 ">1293:   );</pre>
<pre style="margin:0; padding:0 ">1294: </pre>
<pre style="margin:0; padding:0 ">1295: </pre>
<pre style="margin:0; padding:0 ">1296:   // Subregister 25 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 ">1297:   // R[periph_insel5]: V(False)</pre>
<pre style="margin:0; padding:0 ">1298: </pre>
<pre style="margin:0; padding:0 ">1299:   // F[in25]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1300:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1301:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1302:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1303:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1304:   ) u_periph_insel5_in25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1305:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1306:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1307: </pre>
<pre style="margin:0; padding:0 ">1308:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1309:     .we     (periph_insel5_in25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1310:     .wd     (periph_insel5_in25_wd),</pre>
<pre style="margin:0; padding:0 ">1311: </pre>
<pre style="margin:0; padding:0 ">1312:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1313:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1314:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1315: </pre>
<pre style="margin:0; padding:0 ">1316:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1317:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1318:     .q      (reg2hw.periph_insel[25].q ),</pre>
<pre style="margin:0; padding:0 ">1319: </pre>
<pre style="margin:0; padding:0 ">1320:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1321:     .qs     (periph_insel5_in25_qs)</pre>
<pre style="margin:0; padding:0 ">1322:   );</pre>
<pre style="margin:0; padding:0 ">1323: </pre>
<pre style="margin:0; padding:0 ">1324: </pre>
<pre style="margin:0; padding:0 ">1325:   // F[in26]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1326:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1327:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1328:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1329:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1330:   ) u_periph_insel5_in26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1331:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1332:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1333: </pre>
<pre style="margin:0; padding:0 ">1334:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1335:     .we     (periph_insel5_in26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1336:     .wd     (periph_insel5_in26_wd),</pre>
<pre style="margin:0; padding:0 ">1337: </pre>
<pre style="margin:0; padding:0 ">1338:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1339:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1340:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1341: </pre>
<pre style="margin:0; padding:0 ">1342:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1343:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1344:     .q      (reg2hw.periph_insel[26].q ),</pre>
<pre style="margin:0; padding:0 ">1345: </pre>
<pre style="margin:0; padding:0 ">1346:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1347:     .qs     (periph_insel5_in26_qs)</pre>
<pre style="margin:0; padding:0 ">1348:   );</pre>
<pre style="margin:0; padding:0 ">1349: </pre>
<pre style="margin:0; padding:0 ">1350: </pre>
<pre style="margin:0; padding:0 ">1351:   // F[in27]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1352:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1353:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1354:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1355:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1356:   ) u_periph_insel5_in27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1357:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1358:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1359: </pre>
<pre style="margin:0; padding:0 ">1360:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1361:     .we     (periph_insel5_in27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1362:     .wd     (periph_insel5_in27_wd),</pre>
<pre style="margin:0; padding:0 ">1363: </pre>
<pre style="margin:0; padding:0 ">1364:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1365:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1366:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1367: </pre>
<pre style="margin:0; padding:0 ">1368:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1369:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1370:     .q      (reg2hw.periph_insel[27].q ),</pre>
<pre style="margin:0; padding:0 ">1371: </pre>
<pre style="margin:0; padding:0 ">1372:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1373:     .qs     (periph_insel5_in27_qs)</pre>
<pre style="margin:0; padding:0 ">1374:   );</pre>
<pre style="margin:0; padding:0 ">1375: </pre>
<pre style="margin:0; padding:0 ">1376: </pre>
<pre style="margin:0; padding:0 ">1377:   // F[in28]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1378:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1379:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1380:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1381:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1382:   ) u_periph_insel5_in28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1383:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1384:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1385: </pre>
<pre style="margin:0; padding:0 ">1386:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1387:     .we     (periph_insel5_in28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1388:     .wd     (periph_insel5_in28_wd),</pre>
<pre style="margin:0; padding:0 ">1389: </pre>
<pre style="margin:0; padding:0 ">1390:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1391:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1392:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1393: </pre>
<pre style="margin:0; padding:0 ">1394:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1395:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1396:     .q      (reg2hw.periph_insel[28].q ),</pre>
<pre style="margin:0; padding:0 ">1397: </pre>
<pre style="margin:0; padding:0 ">1398:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1399:     .qs     (periph_insel5_in28_qs)</pre>
<pre style="margin:0; padding:0 ">1400:   );</pre>
<pre style="margin:0; padding:0 ">1401: </pre>
<pre style="margin:0; padding:0 ">1402: </pre>
<pre style="margin:0; padding:0 ">1403:   // F[in29]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1404:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1405:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1406:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1407:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1408:   ) u_periph_insel5_in29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1409:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1410:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1411: </pre>
<pre style="margin:0; padding:0 ">1412:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1413:     .we     (periph_insel5_in29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1414:     .wd     (periph_insel5_in29_wd),</pre>
<pre style="margin:0; padding:0 ">1415: </pre>
<pre style="margin:0; padding:0 ">1416:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1417:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1418:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1419: </pre>
<pre style="margin:0; padding:0 ">1420:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1421:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1422:     .q      (reg2hw.periph_insel[29].q ),</pre>
<pre style="margin:0; padding:0 ">1423: </pre>
<pre style="margin:0; padding:0 ">1424:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1425:     .qs     (periph_insel5_in29_qs)</pre>
<pre style="margin:0; padding:0 ">1426:   );</pre>
<pre style="margin:0; padding:0 ">1427: </pre>
<pre style="margin:0; padding:0 ">1428: </pre>
<pre style="margin:0; padding:0 ">1429:   // Subregister 30 of Multireg periph_insel</pre>
<pre style="margin:0; padding:0 ">1430:   // R[periph_insel6]: V(False)</pre>
<pre style="margin:0; padding:0 ">1431: </pre>
<pre style="margin:0; padding:0 ">1432:   // F[in30]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1433:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1434:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1435:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1436:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1437:   ) u_periph_insel6_in30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1438:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1439:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1440: </pre>
<pre style="margin:0; padding:0 ">1441:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1442:     .we     (periph_insel6_in30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1443:     .wd     (periph_insel6_in30_wd),</pre>
<pre style="margin:0; padding:0 ">1444: </pre>
<pre style="margin:0; padding:0 ">1445:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1446:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1447:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1448: </pre>
<pre style="margin:0; padding:0 ">1449:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1450:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1451:     .q      (reg2hw.periph_insel[30].q ),</pre>
<pre style="margin:0; padding:0 ">1452: </pre>
<pre style="margin:0; padding:0 ">1453:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1454:     .qs     (periph_insel6_in30_qs)</pre>
<pre style="margin:0; padding:0 ">1455:   );</pre>
<pre style="margin:0; padding:0 ">1456: </pre>
<pre style="margin:0; padding:0 ">1457: </pre>
<pre style="margin:0; padding:0 ">1458:   // F[in31]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1459:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1460:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1461:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1462:     .RESVAL  (6'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1463:   ) u_periph_insel6_in31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1464:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1465:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1466: </pre>
<pre style="margin:0; padding:0 ">1467:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1468:     .we     (periph_insel6_in31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1469:     .wd     (periph_insel6_in31_wd),</pre>
<pre style="margin:0; padding:0 ">1470: </pre>
<pre style="margin:0; padding:0 ">1471:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1472:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1473:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1474: </pre>
<pre style="margin:0; padding:0 ">1475:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1476:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1477:     .q      (reg2hw.periph_insel[31].q ),</pre>
<pre style="margin:0; padding:0 ">1478: </pre>
<pre style="margin:0; padding:0 ">1479:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1480:     .qs     (periph_insel6_in31_qs)</pre>
<pre style="margin:0; padding:0 ">1481:   );</pre>
<pre style="margin:0; padding:0 ">1482: </pre>
<pre style="margin:0; padding:0 ">1483: </pre>
<pre style="margin:0; padding:0 ">1484: </pre>
<pre style="margin:0; padding:0 ">1485: </pre>
<pre style="margin:0; padding:0 ">1486:   // Subregister 0 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1487:   // R[mio_outsel0]: V(False)</pre>
<pre style="margin:0; padding:0 ">1488: </pre>
<pre style="margin:0; padding:0 ">1489:   // F[out0]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1490:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1491:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1492:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1493:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1494:   ) u_mio_outsel0_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1495:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1496:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1497: </pre>
<pre style="margin:0; padding:0 ">1498:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1499:     .we     (mio_outsel0_out0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1500:     .wd     (mio_outsel0_out0_wd),</pre>
<pre style="margin:0; padding:0 ">1501: </pre>
<pre style="margin:0; padding:0 ">1502:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1503:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1504:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1505: </pre>
<pre style="margin:0; padding:0 ">1506:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1507:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1508:     .q      (reg2hw.mio_outsel[0].q ),</pre>
<pre style="margin:0; padding:0 ">1509: </pre>
<pre style="margin:0; padding:0 ">1510:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1511:     .qs     (mio_outsel0_out0_qs)</pre>
<pre style="margin:0; padding:0 ">1512:   );</pre>
<pre style="margin:0; padding:0 ">1513: </pre>
<pre style="margin:0; padding:0 ">1514: </pre>
<pre style="margin:0; padding:0 ">1515:   // F[out1]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1516:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1517:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1518:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1519:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1520:   ) u_mio_outsel0_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1521:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1522:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1523: </pre>
<pre style="margin:0; padding:0 ">1524:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1525:     .we     (mio_outsel0_out1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1526:     .wd     (mio_outsel0_out1_wd),</pre>
<pre style="margin:0; padding:0 ">1527: </pre>
<pre style="margin:0; padding:0 ">1528:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1529:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1530:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1531: </pre>
<pre style="margin:0; padding:0 ">1532:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1533:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1534:     .q      (reg2hw.mio_outsel[1].q ),</pre>
<pre style="margin:0; padding:0 ">1535: </pre>
<pre style="margin:0; padding:0 ">1536:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1537:     .qs     (mio_outsel0_out1_qs)</pre>
<pre style="margin:0; padding:0 ">1538:   );</pre>
<pre style="margin:0; padding:0 ">1539: </pre>
<pre style="margin:0; padding:0 ">1540: </pre>
<pre style="margin:0; padding:0 ">1541:   // F[out2]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1542:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1543:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1544:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1545:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1546:   ) u_mio_outsel0_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1547:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1548:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1549: </pre>
<pre style="margin:0; padding:0 ">1550:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1551:     .we     (mio_outsel0_out2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1552:     .wd     (mio_outsel0_out2_wd),</pre>
<pre style="margin:0; padding:0 ">1553: </pre>
<pre style="margin:0; padding:0 ">1554:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1555:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1556:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1557: </pre>
<pre style="margin:0; padding:0 ">1558:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1559:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1560:     .q      (reg2hw.mio_outsel[2].q ),</pre>
<pre style="margin:0; padding:0 ">1561: </pre>
<pre style="margin:0; padding:0 ">1562:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1563:     .qs     (mio_outsel0_out2_qs)</pre>
<pre style="margin:0; padding:0 ">1564:   );</pre>
<pre style="margin:0; padding:0 ">1565: </pre>
<pre style="margin:0; padding:0 ">1566: </pre>
<pre style="margin:0; padding:0 ">1567:   // F[out3]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1568:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1569:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1570:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1571:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1572:   ) u_mio_outsel0_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1573:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1574:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1575: </pre>
<pre style="margin:0; padding:0 ">1576:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1577:     .we     (mio_outsel0_out3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1578:     .wd     (mio_outsel0_out3_wd),</pre>
<pre style="margin:0; padding:0 ">1579: </pre>
<pre style="margin:0; padding:0 ">1580:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1581:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1582:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1583: </pre>
<pre style="margin:0; padding:0 ">1584:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1585:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1586:     .q      (reg2hw.mio_outsel[3].q ),</pre>
<pre style="margin:0; padding:0 ">1587: </pre>
<pre style="margin:0; padding:0 ">1588:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1589:     .qs     (mio_outsel0_out3_qs)</pre>
<pre style="margin:0; padding:0 ">1590:   );</pre>
<pre style="margin:0; padding:0 ">1591: </pre>
<pre style="margin:0; padding:0 ">1592: </pre>
<pre style="margin:0; padding:0 ">1593:   // F[out4]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1594:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1595:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1596:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1597:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1598:   ) u_mio_outsel0_out4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1599:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1600:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1601: </pre>
<pre style="margin:0; padding:0 ">1602:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1603:     .we     (mio_outsel0_out4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1604:     .wd     (mio_outsel0_out4_wd),</pre>
<pre style="margin:0; padding:0 ">1605: </pre>
<pre style="margin:0; padding:0 ">1606:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1607:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1608:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1609: </pre>
<pre style="margin:0; padding:0 ">1610:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1611:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1612:     .q      (reg2hw.mio_outsel[4].q ),</pre>
<pre style="margin:0; padding:0 ">1613: </pre>
<pre style="margin:0; padding:0 ">1614:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1615:     .qs     (mio_outsel0_out4_qs)</pre>
<pre style="margin:0; padding:0 ">1616:   );</pre>
<pre style="margin:0; padding:0 ">1617: </pre>
<pre style="margin:0; padding:0 ">1618: </pre>
<pre style="margin:0; padding:0 ">1619:   // Subregister 5 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1620:   // R[mio_outsel1]: V(False)</pre>
<pre style="margin:0; padding:0 ">1621: </pre>
<pre style="margin:0; padding:0 ">1622:   // F[out5]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1623:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1624:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1625:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1626:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1627:   ) u_mio_outsel1_out5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1628:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1629:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1630: </pre>
<pre style="margin:0; padding:0 ">1631:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1632:     .we     (mio_outsel1_out5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1633:     .wd     (mio_outsel1_out5_wd),</pre>
<pre style="margin:0; padding:0 ">1634: </pre>
<pre style="margin:0; padding:0 ">1635:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1636:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1637:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1638: </pre>
<pre style="margin:0; padding:0 ">1639:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1640:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1641:     .q      (reg2hw.mio_outsel[5].q ),</pre>
<pre style="margin:0; padding:0 ">1642: </pre>
<pre style="margin:0; padding:0 ">1643:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1644:     .qs     (mio_outsel1_out5_qs)</pre>
<pre style="margin:0; padding:0 ">1645:   );</pre>
<pre style="margin:0; padding:0 ">1646: </pre>
<pre style="margin:0; padding:0 ">1647: </pre>
<pre style="margin:0; padding:0 ">1648:   // F[out6]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1649:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1650:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1651:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1652:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1653:   ) u_mio_outsel1_out6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1654:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1655:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1656: </pre>
<pre style="margin:0; padding:0 ">1657:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1658:     .we     (mio_outsel1_out6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1659:     .wd     (mio_outsel1_out6_wd),</pre>
<pre style="margin:0; padding:0 ">1660: </pre>
<pre style="margin:0; padding:0 ">1661:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1662:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1663:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1664: </pre>
<pre style="margin:0; padding:0 ">1665:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1666:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1667:     .q      (reg2hw.mio_outsel[6].q ),</pre>
<pre style="margin:0; padding:0 ">1668: </pre>
<pre style="margin:0; padding:0 ">1669:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1670:     .qs     (mio_outsel1_out6_qs)</pre>
<pre style="margin:0; padding:0 ">1671:   );</pre>
<pre style="margin:0; padding:0 ">1672: </pre>
<pre style="margin:0; padding:0 ">1673: </pre>
<pre style="margin:0; padding:0 ">1674:   // F[out7]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1675:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1676:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1677:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1678:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1679:   ) u_mio_outsel1_out7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1680:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1681:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1682: </pre>
<pre style="margin:0; padding:0 ">1683:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1684:     .we     (mio_outsel1_out7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1685:     .wd     (mio_outsel1_out7_wd),</pre>
<pre style="margin:0; padding:0 ">1686: </pre>
<pre style="margin:0; padding:0 ">1687:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1688:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1689:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1690: </pre>
<pre style="margin:0; padding:0 ">1691:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1692:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1693:     .q      (reg2hw.mio_outsel[7].q ),</pre>
<pre style="margin:0; padding:0 ">1694: </pre>
<pre style="margin:0; padding:0 ">1695:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1696:     .qs     (mio_outsel1_out7_qs)</pre>
<pre style="margin:0; padding:0 ">1697:   );</pre>
<pre style="margin:0; padding:0 ">1698: </pre>
<pre style="margin:0; padding:0 ">1699: </pre>
<pre style="margin:0; padding:0 ">1700:   // F[out8]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1701:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1702:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1703:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1704:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1705:   ) u_mio_outsel1_out8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1706:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1707:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1708: </pre>
<pre style="margin:0; padding:0 ">1709:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1710:     .we     (mio_outsel1_out8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1711:     .wd     (mio_outsel1_out8_wd),</pre>
<pre style="margin:0; padding:0 ">1712: </pre>
<pre style="margin:0; padding:0 ">1713:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1714:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1715:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1716: </pre>
<pre style="margin:0; padding:0 ">1717:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1718:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1719:     .q      (reg2hw.mio_outsel[8].q ),</pre>
<pre style="margin:0; padding:0 ">1720: </pre>
<pre style="margin:0; padding:0 ">1721:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1722:     .qs     (mio_outsel1_out8_qs)</pre>
<pre style="margin:0; padding:0 ">1723:   );</pre>
<pre style="margin:0; padding:0 ">1724: </pre>
<pre style="margin:0; padding:0 ">1725: </pre>
<pre style="margin:0; padding:0 ">1726:   // F[out9]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1727:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1728:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1729:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1730:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1731:   ) u_mio_outsel1_out9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1732:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1733:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1734: </pre>
<pre style="margin:0; padding:0 ">1735:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1736:     .we     (mio_outsel1_out9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1737:     .wd     (mio_outsel1_out9_wd),</pre>
<pre style="margin:0; padding:0 ">1738: </pre>
<pre style="margin:0; padding:0 ">1739:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1740:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1741:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1742: </pre>
<pre style="margin:0; padding:0 ">1743:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1744:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1745:     .q      (reg2hw.mio_outsel[9].q ),</pre>
<pre style="margin:0; padding:0 ">1746: </pre>
<pre style="margin:0; padding:0 ">1747:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1748:     .qs     (mio_outsel1_out9_qs)</pre>
<pre style="margin:0; padding:0 ">1749:   );</pre>
<pre style="margin:0; padding:0 ">1750: </pre>
<pre style="margin:0; padding:0 ">1751: </pre>
<pre style="margin:0; padding:0 ">1752:   // Subregister 10 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1753:   // R[mio_outsel2]: V(False)</pre>
<pre style="margin:0; padding:0 ">1754: </pre>
<pre style="margin:0; padding:0 ">1755:   // F[out10]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1756:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1757:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1758:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1759:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1760:   ) u_mio_outsel2_out10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1761:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1762:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1763: </pre>
<pre style="margin:0; padding:0 ">1764:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1765:     .we     (mio_outsel2_out10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1766:     .wd     (mio_outsel2_out10_wd),</pre>
<pre style="margin:0; padding:0 ">1767: </pre>
<pre style="margin:0; padding:0 ">1768:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1769:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1770:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1771: </pre>
<pre style="margin:0; padding:0 ">1772:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1773:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1774:     .q      (reg2hw.mio_outsel[10].q ),</pre>
<pre style="margin:0; padding:0 ">1775: </pre>
<pre style="margin:0; padding:0 ">1776:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1777:     .qs     (mio_outsel2_out10_qs)</pre>
<pre style="margin:0; padding:0 ">1778:   );</pre>
<pre style="margin:0; padding:0 ">1779: </pre>
<pre style="margin:0; padding:0 ">1780: </pre>
<pre style="margin:0; padding:0 ">1781:   // F[out11]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1782:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1783:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1784:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1785:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1786:   ) u_mio_outsel2_out11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1787:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1788:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1789: </pre>
<pre style="margin:0; padding:0 ">1790:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1791:     .we     (mio_outsel2_out11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1792:     .wd     (mio_outsel2_out11_wd),</pre>
<pre style="margin:0; padding:0 ">1793: </pre>
<pre style="margin:0; padding:0 ">1794:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1795:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1796:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1797: </pre>
<pre style="margin:0; padding:0 ">1798:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1799:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1800:     .q      (reg2hw.mio_outsel[11].q ),</pre>
<pre style="margin:0; padding:0 ">1801: </pre>
<pre style="margin:0; padding:0 ">1802:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1803:     .qs     (mio_outsel2_out11_qs)</pre>
<pre style="margin:0; padding:0 ">1804:   );</pre>
<pre style="margin:0; padding:0 ">1805: </pre>
<pre style="margin:0; padding:0 ">1806: </pre>
<pre style="margin:0; padding:0 ">1807:   // F[out12]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1808:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1809:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1810:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1811:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1812:   ) u_mio_outsel2_out12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1813:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1814:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1815: </pre>
<pre style="margin:0; padding:0 ">1816:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1817:     .we     (mio_outsel2_out12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1818:     .wd     (mio_outsel2_out12_wd),</pre>
<pre style="margin:0; padding:0 ">1819: </pre>
<pre style="margin:0; padding:0 ">1820:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1821:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1822:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1823: </pre>
<pre style="margin:0; padding:0 ">1824:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1825:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1826:     .q      (reg2hw.mio_outsel[12].q ),</pre>
<pre style="margin:0; padding:0 ">1827: </pre>
<pre style="margin:0; padding:0 ">1828:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1829:     .qs     (mio_outsel2_out12_qs)</pre>
<pre style="margin:0; padding:0 ">1830:   );</pre>
<pre style="margin:0; padding:0 ">1831: </pre>
<pre style="margin:0; padding:0 ">1832: </pre>
<pre style="margin:0; padding:0 ">1833:   // F[out13]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1834:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1835:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1836:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1837:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1838:   ) u_mio_outsel2_out13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1839:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1840:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1841: </pre>
<pre style="margin:0; padding:0 ">1842:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1843:     .we     (mio_outsel2_out13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1844:     .wd     (mio_outsel2_out13_wd),</pre>
<pre style="margin:0; padding:0 ">1845: </pre>
<pre style="margin:0; padding:0 ">1846:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1847:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1848:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1849: </pre>
<pre style="margin:0; padding:0 ">1850:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1851:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1852:     .q      (reg2hw.mio_outsel[13].q ),</pre>
<pre style="margin:0; padding:0 ">1853: </pre>
<pre style="margin:0; padding:0 ">1854:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1855:     .qs     (mio_outsel2_out13_qs)</pre>
<pre style="margin:0; padding:0 ">1856:   );</pre>
<pre style="margin:0; padding:0 ">1857: </pre>
<pre style="margin:0; padding:0 ">1858: </pre>
<pre style="margin:0; padding:0 ">1859:   // F[out14]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1860:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1861:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1862:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1863:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1864:   ) u_mio_outsel2_out14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1865:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1866:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1867: </pre>
<pre style="margin:0; padding:0 ">1868:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1869:     .we     (mio_outsel2_out14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1870:     .wd     (mio_outsel2_out14_wd),</pre>
<pre style="margin:0; padding:0 ">1871: </pre>
<pre style="margin:0; padding:0 ">1872:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1873:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1874:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1875: </pre>
<pre style="margin:0; padding:0 ">1876:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1877:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1878:     .q      (reg2hw.mio_outsel[14].q ),</pre>
<pre style="margin:0; padding:0 ">1879: </pre>
<pre style="margin:0; padding:0 ">1880:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1881:     .qs     (mio_outsel2_out14_qs)</pre>
<pre style="margin:0; padding:0 ">1882:   );</pre>
<pre style="margin:0; padding:0 ">1883: </pre>
<pre style="margin:0; padding:0 ">1884: </pre>
<pre style="margin:0; padding:0 ">1885:   // Subregister 15 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">1886:   // R[mio_outsel3]: V(False)</pre>
<pre style="margin:0; padding:0 ">1887: </pre>
<pre style="margin:0; padding:0 ">1888:   // F[out15]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1889:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1890:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1891:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1892:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1893:   ) u_mio_outsel3_out15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1894:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1895:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1896: </pre>
<pre style="margin:0; padding:0 ">1897:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1898:     .we     (mio_outsel3_out15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1899:     .wd     (mio_outsel3_out15_wd),</pre>
<pre style="margin:0; padding:0 ">1900: </pre>
<pre style="margin:0; padding:0 ">1901:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1902:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1903:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1904: </pre>
<pre style="margin:0; padding:0 ">1905:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1906:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1907:     .q      (reg2hw.mio_outsel[15].q ),</pre>
<pre style="margin:0; padding:0 ">1908: </pre>
<pre style="margin:0; padding:0 ">1909:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1910:     .qs     (mio_outsel3_out15_qs)</pre>
<pre style="margin:0; padding:0 ">1911:   );</pre>
<pre style="margin:0; padding:0 ">1912: </pre>
<pre style="margin:0; padding:0 ">1913: </pre>
<pre style="margin:0; padding:0 ">1914:   // F[out16]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1915:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1916:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1917:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1918:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1919:   ) u_mio_outsel3_out16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1920:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1921:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1922: </pre>
<pre style="margin:0; padding:0 ">1923:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1924:     .we     (mio_outsel3_out16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1925:     .wd     (mio_outsel3_out16_wd),</pre>
<pre style="margin:0; padding:0 ">1926: </pre>
<pre style="margin:0; padding:0 ">1927:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1928:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1929:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1930: </pre>
<pre style="margin:0; padding:0 ">1931:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1932:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1933:     .q      (reg2hw.mio_outsel[16].q ),</pre>
<pre style="margin:0; padding:0 ">1934: </pre>
<pre style="margin:0; padding:0 ">1935:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1936:     .qs     (mio_outsel3_out16_qs)</pre>
<pre style="margin:0; padding:0 ">1937:   );</pre>
<pre style="margin:0; padding:0 ">1938: </pre>
<pre style="margin:0; padding:0 ">1939: </pre>
<pre style="margin:0; padding:0 ">1940:   // F[out17]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1941:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1942:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1943:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1944:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1945:   ) u_mio_outsel3_out17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1946:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1947:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1948: </pre>
<pre style="margin:0; padding:0 ">1949:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1950:     .we     (mio_outsel3_out17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1951:     .wd     (mio_outsel3_out17_wd),</pre>
<pre style="margin:0; padding:0 ">1952: </pre>
<pre style="margin:0; padding:0 ">1953:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1954:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1955:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1956: </pre>
<pre style="margin:0; padding:0 ">1957:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1958:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1959:     .q      (reg2hw.mio_outsel[17].q ),</pre>
<pre style="margin:0; padding:0 ">1960: </pre>
<pre style="margin:0; padding:0 ">1961:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1962:     .qs     (mio_outsel3_out17_qs)</pre>
<pre style="margin:0; padding:0 ">1963:   );</pre>
<pre style="margin:0; padding:0 ">1964: </pre>
<pre style="margin:0; padding:0 ">1965: </pre>
<pre style="margin:0; padding:0 ">1966:   // F[out18]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1967:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1968:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1969:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1970:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1971:   ) u_mio_outsel3_out18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1972:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1973:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">1974: </pre>
<pre style="margin:0; padding:0 ">1975:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1976:     .we     (mio_outsel3_out18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1977:     .wd     (mio_outsel3_out18_wd),</pre>
<pre style="margin:0; padding:0 ">1978: </pre>
<pre style="margin:0; padding:0 ">1979:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1980:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1981:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">1982: </pre>
<pre style="margin:0; padding:0 ">1983:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1984:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1985:     .q      (reg2hw.mio_outsel[18].q ),</pre>
<pre style="margin:0; padding:0 ">1986: </pre>
<pre style="margin:0; padding:0 ">1987:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1988:     .qs     (mio_outsel3_out18_qs)</pre>
<pre style="margin:0; padding:0 ">1989:   );</pre>
<pre style="margin:0; padding:0 ">1990: </pre>
<pre style="margin:0; padding:0 ">1991: </pre>
<pre style="margin:0; padding:0 ">1992:   // F[out19]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1993:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1994:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1995:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1996:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1997:   ) u_mio_outsel3_out19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1998:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">1999:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2000: </pre>
<pre style="margin:0; padding:0 ">2001:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2002:     .we     (mio_outsel3_out19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2003:     .wd     (mio_outsel3_out19_wd),</pre>
<pre style="margin:0; padding:0 ">2004: </pre>
<pre style="margin:0; padding:0 ">2005:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2006:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2007:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2008: </pre>
<pre style="margin:0; padding:0 ">2009:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2010:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2011:     .q      (reg2hw.mio_outsel[19].q ),</pre>
<pre style="margin:0; padding:0 ">2012: </pre>
<pre style="margin:0; padding:0 ">2013:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2014:     .qs     (mio_outsel3_out19_qs)</pre>
<pre style="margin:0; padding:0 ">2015:   );</pre>
<pre style="margin:0; padding:0 ">2016: </pre>
<pre style="margin:0; padding:0 ">2017: </pre>
<pre style="margin:0; padding:0 ">2018:   // Subregister 20 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">2019:   // R[mio_outsel4]: V(False)</pre>
<pre style="margin:0; padding:0 ">2020: </pre>
<pre style="margin:0; padding:0 ">2021:   // F[out20]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2022:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2023:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2024:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2025:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2026:   ) u_mio_outsel4_out20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2027:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2028:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2029: </pre>
<pre style="margin:0; padding:0 ">2030:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2031:     .we     (mio_outsel4_out20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2032:     .wd     (mio_outsel4_out20_wd),</pre>
<pre style="margin:0; padding:0 ">2033: </pre>
<pre style="margin:0; padding:0 ">2034:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2035:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2036:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2037: </pre>
<pre style="margin:0; padding:0 ">2038:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2039:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2040:     .q      (reg2hw.mio_outsel[20].q ),</pre>
<pre style="margin:0; padding:0 ">2041: </pre>
<pre style="margin:0; padding:0 ">2042:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2043:     .qs     (mio_outsel4_out20_qs)</pre>
<pre style="margin:0; padding:0 ">2044:   );</pre>
<pre style="margin:0; padding:0 ">2045: </pre>
<pre style="margin:0; padding:0 ">2046: </pre>
<pre style="margin:0; padding:0 ">2047:   // F[out21]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2048:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2049:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2050:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2051:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2052:   ) u_mio_outsel4_out21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2053:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2054:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2055: </pre>
<pre style="margin:0; padding:0 ">2056:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2057:     .we     (mio_outsel4_out21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2058:     .wd     (mio_outsel4_out21_wd),</pre>
<pre style="margin:0; padding:0 ">2059: </pre>
<pre style="margin:0; padding:0 ">2060:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2061:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2062:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2063: </pre>
<pre style="margin:0; padding:0 ">2064:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2065:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2066:     .q      (reg2hw.mio_outsel[21].q ),</pre>
<pre style="margin:0; padding:0 ">2067: </pre>
<pre style="margin:0; padding:0 ">2068:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2069:     .qs     (mio_outsel4_out21_qs)</pre>
<pre style="margin:0; padding:0 ">2070:   );</pre>
<pre style="margin:0; padding:0 ">2071: </pre>
<pre style="margin:0; padding:0 ">2072: </pre>
<pre style="margin:0; padding:0 ">2073:   // F[out22]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2074:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2075:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2076:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2077:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2078:   ) u_mio_outsel4_out22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2079:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2080:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2081: </pre>
<pre style="margin:0; padding:0 ">2082:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2083:     .we     (mio_outsel4_out22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2084:     .wd     (mio_outsel4_out22_wd),</pre>
<pre style="margin:0; padding:0 ">2085: </pre>
<pre style="margin:0; padding:0 ">2086:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2087:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2088:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2089: </pre>
<pre style="margin:0; padding:0 ">2090:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2091:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2092:     .q      (reg2hw.mio_outsel[22].q ),</pre>
<pre style="margin:0; padding:0 ">2093: </pre>
<pre style="margin:0; padding:0 ">2094:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2095:     .qs     (mio_outsel4_out22_qs)</pre>
<pre style="margin:0; padding:0 ">2096:   );</pre>
<pre style="margin:0; padding:0 ">2097: </pre>
<pre style="margin:0; padding:0 ">2098: </pre>
<pre style="margin:0; padding:0 ">2099:   // F[out23]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2100:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2101:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2102:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2103:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2104:   ) u_mio_outsel4_out23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2105:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2106:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2107: </pre>
<pre style="margin:0; padding:0 ">2108:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2109:     .we     (mio_outsel4_out23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2110:     .wd     (mio_outsel4_out23_wd),</pre>
<pre style="margin:0; padding:0 ">2111: </pre>
<pre style="margin:0; padding:0 ">2112:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2113:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2114:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2115: </pre>
<pre style="margin:0; padding:0 ">2116:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2117:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2118:     .q      (reg2hw.mio_outsel[23].q ),</pre>
<pre style="margin:0; padding:0 ">2119: </pre>
<pre style="margin:0; padding:0 ">2120:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2121:     .qs     (mio_outsel4_out23_qs)</pre>
<pre style="margin:0; padding:0 ">2122:   );</pre>
<pre style="margin:0; padding:0 ">2123: </pre>
<pre style="margin:0; padding:0 ">2124: </pre>
<pre style="margin:0; padding:0 ">2125:   // F[out24]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2126:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2127:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2128:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2129:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2130:   ) u_mio_outsel4_out24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2131:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2132:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2133: </pre>
<pre style="margin:0; padding:0 ">2134:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2135:     .we     (mio_outsel4_out24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2136:     .wd     (mio_outsel4_out24_wd),</pre>
<pre style="margin:0; padding:0 ">2137: </pre>
<pre style="margin:0; padding:0 ">2138:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2139:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2140:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2141: </pre>
<pre style="margin:0; padding:0 ">2142:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2143:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2144:     .q      (reg2hw.mio_outsel[24].q ),</pre>
<pre style="margin:0; padding:0 ">2145: </pre>
<pre style="margin:0; padding:0 ">2146:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2147:     .qs     (mio_outsel4_out24_qs)</pre>
<pre style="margin:0; padding:0 ">2148:   );</pre>
<pre style="margin:0; padding:0 ">2149: </pre>
<pre style="margin:0; padding:0 ">2150: </pre>
<pre style="margin:0; padding:0 ">2151:   // Subregister 25 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">2152:   // R[mio_outsel5]: V(False)</pre>
<pre style="margin:0; padding:0 ">2153: </pre>
<pre style="margin:0; padding:0 ">2154:   // F[out25]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2155:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2156:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2157:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2158:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2159:   ) u_mio_outsel5_out25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2160:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2161:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2162: </pre>
<pre style="margin:0; padding:0 ">2163:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2164:     .we     (mio_outsel5_out25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2165:     .wd     (mio_outsel5_out25_wd),</pre>
<pre style="margin:0; padding:0 ">2166: </pre>
<pre style="margin:0; padding:0 ">2167:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2168:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2169:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2170: </pre>
<pre style="margin:0; padding:0 ">2171:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2172:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2173:     .q      (reg2hw.mio_outsel[25].q ),</pre>
<pre style="margin:0; padding:0 ">2174: </pre>
<pre style="margin:0; padding:0 ">2175:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2176:     .qs     (mio_outsel5_out25_qs)</pre>
<pre style="margin:0; padding:0 ">2177:   );</pre>
<pre style="margin:0; padding:0 ">2178: </pre>
<pre style="margin:0; padding:0 ">2179: </pre>
<pre style="margin:0; padding:0 ">2180:   // F[out26]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2181:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2182:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2183:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2184:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2185:   ) u_mio_outsel5_out26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2186:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2187:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2188: </pre>
<pre style="margin:0; padding:0 ">2189:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2190:     .we     (mio_outsel5_out26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2191:     .wd     (mio_outsel5_out26_wd),</pre>
<pre style="margin:0; padding:0 ">2192: </pre>
<pre style="margin:0; padding:0 ">2193:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2194:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2195:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2196: </pre>
<pre style="margin:0; padding:0 ">2197:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2198:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2199:     .q      (reg2hw.mio_outsel[26].q ),</pre>
<pre style="margin:0; padding:0 ">2200: </pre>
<pre style="margin:0; padding:0 ">2201:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2202:     .qs     (mio_outsel5_out26_qs)</pre>
<pre style="margin:0; padding:0 ">2203:   );</pre>
<pre style="margin:0; padding:0 ">2204: </pre>
<pre style="margin:0; padding:0 ">2205: </pre>
<pre style="margin:0; padding:0 ">2206:   // F[out27]: 17:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2207:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2208:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2209:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2210:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2211:   ) u_mio_outsel5_out27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2212:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2213:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2214: </pre>
<pre style="margin:0; padding:0 ">2215:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2216:     .we     (mio_outsel5_out27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2217:     .wd     (mio_outsel5_out27_wd),</pre>
<pre style="margin:0; padding:0 ">2218: </pre>
<pre style="margin:0; padding:0 ">2219:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2220:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2221:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2222: </pre>
<pre style="margin:0; padding:0 ">2223:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2224:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2225:     .q      (reg2hw.mio_outsel[27].q ),</pre>
<pre style="margin:0; padding:0 ">2226: </pre>
<pre style="margin:0; padding:0 ">2227:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2228:     .qs     (mio_outsel5_out27_qs)</pre>
<pre style="margin:0; padding:0 ">2229:   );</pre>
<pre style="margin:0; padding:0 ">2230: </pre>
<pre style="margin:0; padding:0 ">2231: </pre>
<pre style="margin:0; padding:0 ">2232:   // F[out28]: 23:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2233:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2234:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2235:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2236:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2237:   ) u_mio_outsel5_out28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2238:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2239:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2240: </pre>
<pre style="margin:0; padding:0 ">2241:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2242:     .we     (mio_outsel5_out28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2243:     .wd     (mio_outsel5_out28_wd),</pre>
<pre style="margin:0; padding:0 ">2244: </pre>
<pre style="margin:0; padding:0 ">2245:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2246:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2247:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2248: </pre>
<pre style="margin:0; padding:0 ">2249:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2250:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2251:     .q      (reg2hw.mio_outsel[28].q ),</pre>
<pre style="margin:0; padding:0 ">2252: </pre>
<pre style="margin:0; padding:0 ">2253:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2254:     .qs     (mio_outsel5_out28_qs)</pre>
<pre style="margin:0; padding:0 ">2255:   );</pre>
<pre style="margin:0; padding:0 ">2256: </pre>
<pre style="margin:0; padding:0 ">2257: </pre>
<pre style="margin:0; padding:0 ">2258:   // F[out29]: 29:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2259:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2260:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2261:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2262:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2263:   ) u_mio_outsel5_out29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2264:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2265:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2266: </pre>
<pre style="margin:0; padding:0 ">2267:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2268:     .we     (mio_outsel5_out29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2269:     .wd     (mio_outsel5_out29_wd),</pre>
<pre style="margin:0; padding:0 ">2270: </pre>
<pre style="margin:0; padding:0 ">2271:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2272:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2273:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2274: </pre>
<pre style="margin:0; padding:0 ">2275:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2276:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2277:     .q      (reg2hw.mio_outsel[29].q ),</pre>
<pre style="margin:0; padding:0 ">2278: </pre>
<pre style="margin:0; padding:0 ">2279:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2280:     .qs     (mio_outsel5_out29_qs)</pre>
<pre style="margin:0; padding:0 ">2281:   );</pre>
<pre style="margin:0; padding:0 ">2282: </pre>
<pre style="margin:0; padding:0 ">2283: </pre>
<pre style="margin:0; padding:0 ">2284:   // Subregister 30 of Multireg mio_outsel</pre>
<pre style="margin:0; padding:0 ">2285:   // R[mio_outsel6]: V(False)</pre>
<pre style="margin:0; padding:0 ">2286: </pre>
<pre style="margin:0; padding:0 ">2287:   // F[out30]: 5:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2288:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2289:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2290:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2291:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2292:   ) u_mio_outsel6_out30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2293:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2294:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2295: </pre>
<pre style="margin:0; padding:0 ">2296:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2297:     .we     (mio_outsel6_out30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2298:     .wd     (mio_outsel6_out30_wd),</pre>
<pre style="margin:0; padding:0 ">2299: </pre>
<pre style="margin:0; padding:0 ">2300:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2301:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2302:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2303: </pre>
<pre style="margin:0; padding:0 ">2304:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2305:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2306:     .q      (reg2hw.mio_outsel[30].q ),</pre>
<pre style="margin:0; padding:0 ">2307: </pre>
<pre style="margin:0; padding:0 ">2308:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2309:     .qs     (mio_outsel6_out30_qs)</pre>
<pre style="margin:0; padding:0 ">2310:   );</pre>
<pre style="margin:0; padding:0 ">2311: </pre>
<pre style="margin:0; padding:0 ">2312: </pre>
<pre style="margin:0; padding:0 ">2313:   // F[out31]: 11:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2314:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2315:     .DW      (6),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2316:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2317:     .RESVAL  (6'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2318:   ) u_mio_outsel6_out31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2319:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2320:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2321: </pre>
<pre style="margin:0; padding:0 ">2322:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2323:     .we     (mio_outsel6_out31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2324:     .wd     (mio_outsel6_out31_wd),</pre>
<pre style="margin:0; padding:0 ">2325: </pre>
<pre style="margin:0; padding:0 ">2326:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2327:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2328:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2329: </pre>
<pre style="margin:0; padding:0 ">2330:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2331:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2332:     .q      (reg2hw.mio_outsel[31].q ),</pre>
<pre style="margin:0; padding:0 ">2333: </pre>
<pre style="margin:0; padding:0 ">2334:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2335:     .qs     (mio_outsel6_out31_qs)</pre>
<pre style="margin:0; padding:0 ">2336:   );</pre>
<pre style="margin:0; padding:0 ">2337: </pre>
<pre style="margin:0; padding:0 ">2338: </pre>
<pre style="margin:0; padding:0 ">2339: </pre>
<pre style="margin:0; padding:0 ">2340: </pre>
<pre style="margin:0; padding:0 ">2341:   // Subregister 0 of Multireg mio_out_sleep_val</pre>
<pre style="margin:0; padding:0 ">2342:   // R[mio_out_sleep_val0]: V(False)</pre>
<pre style="margin:0; padding:0 ">2343: </pre>
<pre style="margin:0; padding:0 ">2344:   // F[out0]: 1:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2345:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2346:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2347:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2348:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2349:   ) u_mio_out_sleep_val0_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2350:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2351:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2352: </pre>
<pre style="margin:0; padding:0 ">2353:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2354:     .we     (mio_out_sleep_val0_out0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2355:     .wd     (mio_out_sleep_val0_out0_wd),</pre>
<pre style="margin:0; padding:0 ">2356: </pre>
<pre style="margin:0; padding:0 ">2357:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2358:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2359:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2360: </pre>
<pre style="margin:0; padding:0 ">2361:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2362:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2363:     .q      (reg2hw.mio_out_sleep_val[0].q ),</pre>
<pre style="margin:0; padding:0 ">2364: </pre>
<pre style="margin:0; padding:0 ">2365:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2366:     .qs     (mio_out_sleep_val0_out0_qs)</pre>
<pre style="margin:0; padding:0 ">2367:   );</pre>
<pre style="margin:0; padding:0 ">2368: </pre>
<pre style="margin:0; padding:0 ">2369: </pre>
<pre style="margin:0; padding:0 ">2370:   // F[out1]: 3:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2371:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2372:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2373:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2374:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2375:   ) u_mio_out_sleep_val0_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2376:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2377:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2378: </pre>
<pre style="margin:0; padding:0 ">2379:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2380:     .we     (mio_out_sleep_val0_out1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2381:     .wd     (mio_out_sleep_val0_out1_wd),</pre>
<pre style="margin:0; padding:0 ">2382: </pre>
<pre style="margin:0; padding:0 ">2383:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2384:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2385:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2386: </pre>
<pre style="margin:0; padding:0 ">2387:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2388:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2389:     .q      (reg2hw.mio_out_sleep_val[1].q ),</pre>
<pre style="margin:0; padding:0 ">2390: </pre>
<pre style="margin:0; padding:0 ">2391:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2392:     .qs     (mio_out_sleep_val0_out1_qs)</pre>
<pre style="margin:0; padding:0 ">2393:   );</pre>
<pre style="margin:0; padding:0 ">2394: </pre>
<pre style="margin:0; padding:0 ">2395: </pre>
<pre style="margin:0; padding:0 ">2396:   // F[out2]: 5:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2397:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2398:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2399:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2400:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2401:   ) u_mio_out_sleep_val0_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2402:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2403:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2404: </pre>
<pre style="margin:0; padding:0 ">2405:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2406:     .we     (mio_out_sleep_val0_out2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2407:     .wd     (mio_out_sleep_val0_out2_wd),</pre>
<pre style="margin:0; padding:0 ">2408: </pre>
<pre style="margin:0; padding:0 ">2409:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2410:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2411:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2412: </pre>
<pre style="margin:0; padding:0 ">2413:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2414:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2415:     .q      (reg2hw.mio_out_sleep_val[2].q ),</pre>
<pre style="margin:0; padding:0 ">2416: </pre>
<pre style="margin:0; padding:0 ">2417:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2418:     .qs     (mio_out_sleep_val0_out2_qs)</pre>
<pre style="margin:0; padding:0 ">2419:   );</pre>
<pre style="margin:0; padding:0 ">2420: </pre>
<pre style="margin:0; padding:0 ">2421: </pre>
<pre style="margin:0; padding:0 ">2422:   // F[out3]: 7:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2423:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2424:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2425:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2426:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2427:   ) u_mio_out_sleep_val0_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2428:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2429:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2430: </pre>
<pre style="margin:0; padding:0 ">2431:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2432:     .we     (mio_out_sleep_val0_out3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2433:     .wd     (mio_out_sleep_val0_out3_wd),</pre>
<pre style="margin:0; padding:0 ">2434: </pre>
<pre style="margin:0; padding:0 ">2435:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2436:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2437:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2438: </pre>
<pre style="margin:0; padding:0 ">2439:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2440:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2441:     .q      (reg2hw.mio_out_sleep_val[3].q ),</pre>
<pre style="margin:0; padding:0 ">2442: </pre>
<pre style="margin:0; padding:0 ">2443:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2444:     .qs     (mio_out_sleep_val0_out3_qs)</pre>
<pre style="margin:0; padding:0 ">2445:   );</pre>
<pre style="margin:0; padding:0 ">2446: </pre>
<pre style="margin:0; padding:0 ">2447: </pre>
<pre style="margin:0; padding:0 ">2448:   // F[out4]: 9:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2449:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2450:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2451:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2452:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2453:   ) u_mio_out_sleep_val0_out4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2454:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2455:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2456: </pre>
<pre style="margin:0; padding:0 ">2457:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2458:     .we     (mio_out_sleep_val0_out4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2459:     .wd     (mio_out_sleep_val0_out4_wd),</pre>
<pre style="margin:0; padding:0 ">2460: </pre>
<pre style="margin:0; padding:0 ">2461:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2462:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2463:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2464: </pre>
<pre style="margin:0; padding:0 ">2465:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2466:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2467:     .q      (reg2hw.mio_out_sleep_val[4].q ),</pre>
<pre style="margin:0; padding:0 ">2468: </pre>
<pre style="margin:0; padding:0 ">2469:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2470:     .qs     (mio_out_sleep_val0_out4_qs)</pre>
<pre style="margin:0; padding:0 ">2471:   );</pre>
<pre style="margin:0; padding:0 ">2472: </pre>
<pre style="margin:0; padding:0 ">2473: </pre>
<pre style="margin:0; padding:0 ">2474:   // F[out5]: 11:10</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2475:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2476:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2477:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2478:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2479:   ) u_mio_out_sleep_val0_out5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2480:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2481:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2482: </pre>
<pre style="margin:0; padding:0 ">2483:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2484:     .we     (mio_out_sleep_val0_out5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2485:     .wd     (mio_out_sleep_val0_out5_wd),</pre>
<pre style="margin:0; padding:0 ">2486: </pre>
<pre style="margin:0; padding:0 ">2487:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2488:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2489:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2490: </pre>
<pre style="margin:0; padding:0 ">2491:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2492:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2493:     .q      (reg2hw.mio_out_sleep_val[5].q ),</pre>
<pre style="margin:0; padding:0 ">2494: </pre>
<pre style="margin:0; padding:0 ">2495:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2496:     .qs     (mio_out_sleep_val0_out5_qs)</pre>
<pre style="margin:0; padding:0 ">2497:   );</pre>
<pre style="margin:0; padding:0 ">2498: </pre>
<pre style="margin:0; padding:0 ">2499: </pre>
<pre style="margin:0; padding:0 ">2500:   // F[out6]: 13:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2501:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2502:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2503:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2504:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2505:   ) u_mio_out_sleep_val0_out6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2506:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2507:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2508: </pre>
<pre style="margin:0; padding:0 ">2509:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2510:     .we     (mio_out_sleep_val0_out6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2511:     .wd     (mio_out_sleep_val0_out6_wd),</pre>
<pre style="margin:0; padding:0 ">2512: </pre>
<pre style="margin:0; padding:0 ">2513:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2514:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2515:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2516: </pre>
<pre style="margin:0; padding:0 ">2517:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2518:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2519:     .q      (reg2hw.mio_out_sleep_val[6].q ),</pre>
<pre style="margin:0; padding:0 ">2520: </pre>
<pre style="margin:0; padding:0 ">2521:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2522:     .qs     (mio_out_sleep_val0_out6_qs)</pre>
<pre style="margin:0; padding:0 ">2523:   );</pre>
<pre style="margin:0; padding:0 ">2524: </pre>
<pre style="margin:0; padding:0 ">2525: </pre>
<pre style="margin:0; padding:0 ">2526:   // F[out7]: 15:14</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2527:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2528:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2529:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2530:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2531:   ) u_mio_out_sleep_val0_out7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2532:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2533:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2534: </pre>
<pre style="margin:0; padding:0 ">2535:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2536:     .we     (mio_out_sleep_val0_out7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2537:     .wd     (mio_out_sleep_val0_out7_wd),</pre>
<pre style="margin:0; padding:0 ">2538: </pre>
<pre style="margin:0; padding:0 ">2539:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2540:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2541:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2542: </pre>
<pre style="margin:0; padding:0 ">2543:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2544:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2545:     .q      (reg2hw.mio_out_sleep_val[7].q ),</pre>
<pre style="margin:0; padding:0 ">2546: </pre>
<pre style="margin:0; padding:0 ">2547:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2548:     .qs     (mio_out_sleep_val0_out7_qs)</pre>
<pre style="margin:0; padding:0 ">2549:   );</pre>
<pre style="margin:0; padding:0 ">2550: </pre>
<pre style="margin:0; padding:0 ">2551: </pre>
<pre style="margin:0; padding:0 ">2552:   // F[out8]: 17:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2553:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2554:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2555:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2556:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2557:   ) u_mio_out_sleep_val0_out8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2558:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2559:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2560: </pre>
<pre style="margin:0; padding:0 ">2561:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2562:     .we     (mio_out_sleep_val0_out8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2563:     .wd     (mio_out_sleep_val0_out8_wd),</pre>
<pre style="margin:0; padding:0 ">2564: </pre>
<pre style="margin:0; padding:0 ">2565:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2566:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2567:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2568: </pre>
<pre style="margin:0; padding:0 ">2569:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2570:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2571:     .q      (reg2hw.mio_out_sleep_val[8].q ),</pre>
<pre style="margin:0; padding:0 ">2572: </pre>
<pre style="margin:0; padding:0 ">2573:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2574:     .qs     (mio_out_sleep_val0_out8_qs)</pre>
<pre style="margin:0; padding:0 ">2575:   );</pre>
<pre style="margin:0; padding:0 ">2576: </pre>
<pre style="margin:0; padding:0 ">2577: </pre>
<pre style="margin:0; padding:0 ">2578:   // F[out9]: 19:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2579:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2580:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2581:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2582:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2583:   ) u_mio_out_sleep_val0_out9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2584:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2585:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2586: </pre>
<pre style="margin:0; padding:0 ">2587:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2588:     .we     (mio_out_sleep_val0_out9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2589:     .wd     (mio_out_sleep_val0_out9_wd),</pre>
<pre style="margin:0; padding:0 ">2590: </pre>
<pre style="margin:0; padding:0 ">2591:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2592:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2593:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2594: </pre>
<pre style="margin:0; padding:0 ">2595:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2596:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2597:     .q      (reg2hw.mio_out_sleep_val[9].q ),</pre>
<pre style="margin:0; padding:0 ">2598: </pre>
<pre style="margin:0; padding:0 ">2599:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2600:     .qs     (mio_out_sleep_val0_out9_qs)</pre>
<pre style="margin:0; padding:0 ">2601:   );</pre>
<pre style="margin:0; padding:0 ">2602: </pre>
<pre style="margin:0; padding:0 ">2603: </pre>
<pre style="margin:0; padding:0 ">2604:   // F[out10]: 21:20</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2605:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2606:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2607:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2608:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2609:   ) u_mio_out_sleep_val0_out10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2610:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2611:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2612: </pre>
<pre style="margin:0; padding:0 ">2613:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2614:     .we     (mio_out_sleep_val0_out10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2615:     .wd     (mio_out_sleep_val0_out10_wd),</pre>
<pre style="margin:0; padding:0 ">2616: </pre>
<pre style="margin:0; padding:0 ">2617:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2618:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2619:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2620: </pre>
<pre style="margin:0; padding:0 ">2621:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2622:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2623:     .q      (reg2hw.mio_out_sleep_val[10].q ),</pre>
<pre style="margin:0; padding:0 ">2624: </pre>
<pre style="margin:0; padding:0 ">2625:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2626:     .qs     (mio_out_sleep_val0_out10_qs)</pre>
<pre style="margin:0; padding:0 ">2627:   );</pre>
<pre style="margin:0; padding:0 ">2628: </pre>
<pre style="margin:0; padding:0 ">2629: </pre>
<pre style="margin:0; padding:0 ">2630:   // F[out11]: 23:22</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2631:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2632:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2633:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2634:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2635:   ) u_mio_out_sleep_val0_out11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2636:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2637:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2638: </pre>
<pre style="margin:0; padding:0 ">2639:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2640:     .we     (mio_out_sleep_val0_out11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2641:     .wd     (mio_out_sleep_val0_out11_wd),</pre>
<pre style="margin:0; padding:0 ">2642: </pre>
<pre style="margin:0; padding:0 ">2643:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2644:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2645:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2646: </pre>
<pre style="margin:0; padding:0 ">2647:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2648:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2649:     .q      (reg2hw.mio_out_sleep_val[11].q ),</pre>
<pre style="margin:0; padding:0 ">2650: </pre>
<pre style="margin:0; padding:0 ">2651:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2652:     .qs     (mio_out_sleep_val0_out11_qs)</pre>
<pre style="margin:0; padding:0 ">2653:   );</pre>
<pre style="margin:0; padding:0 ">2654: </pre>
<pre style="margin:0; padding:0 ">2655: </pre>
<pre style="margin:0; padding:0 ">2656:   // F[out12]: 25:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2657:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2658:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2659:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2660:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2661:   ) u_mio_out_sleep_val0_out12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2662:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2663:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2664: </pre>
<pre style="margin:0; padding:0 ">2665:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2666:     .we     (mio_out_sleep_val0_out12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2667:     .wd     (mio_out_sleep_val0_out12_wd),</pre>
<pre style="margin:0; padding:0 ">2668: </pre>
<pre style="margin:0; padding:0 ">2669:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2670:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2671:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2672: </pre>
<pre style="margin:0; padding:0 ">2673:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2674:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2675:     .q      (reg2hw.mio_out_sleep_val[12].q ),</pre>
<pre style="margin:0; padding:0 ">2676: </pre>
<pre style="margin:0; padding:0 ">2677:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2678:     .qs     (mio_out_sleep_val0_out12_qs)</pre>
<pre style="margin:0; padding:0 ">2679:   );</pre>
<pre style="margin:0; padding:0 ">2680: </pre>
<pre style="margin:0; padding:0 ">2681: </pre>
<pre style="margin:0; padding:0 ">2682:   // F[out13]: 27:26</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2683:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2684:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2685:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2686:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2687:   ) u_mio_out_sleep_val0_out13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2688:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2689:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2690: </pre>
<pre style="margin:0; padding:0 ">2691:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2692:     .we     (mio_out_sleep_val0_out13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2693:     .wd     (mio_out_sleep_val0_out13_wd),</pre>
<pre style="margin:0; padding:0 ">2694: </pre>
<pre style="margin:0; padding:0 ">2695:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2696:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2697:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2698: </pre>
<pre style="margin:0; padding:0 ">2699:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2700:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2701:     .q      (reg2hw.mio_out_sleep_val[13].q ),</pre>
<pre style="margin:0; padding:0 ">2702: </pre>
<pre style="margin:0; padding:0 ">2703:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2704:     .qs     (mio_out_sleep_val0_out13_qs)</pre>
<pre style="margin:0; padding:0 ">2705:   );</pre>
<pre style="margin:0; padding:0 ">2706: </pre>
<pre style="margin:0; padding:0 ">2707: </pre>
<pre style="margin:0; padding:0 ">2708:   // F[out14]: 29:28</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2709:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2710:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2711:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2712:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2713:   ) u_mio_out_sleep_val0_out14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2714:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2715:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2716: </pre>
<pre style="margin:0; padding:0 ">2717:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2718:     .we     (mio_out_sleep_val0_out14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2719:     .wd     (mio_out_sleep_val0_out14_wd),</pre>
<pre style="margin:0; padding:0 ">2720: </pre>
<pre style="margin:0; padding:0 ">2721:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2722:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2723:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2724: </pre>
<pre style="margin:0; padding:0 ">2725:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2726:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2727:     .q      (reg2hw.mio_out_sleep_val[14].q ),</pre>
<pre style="margin:0; padding:0 ">2728: </pre>
<pre style="margin:0; padding:0 ">2729:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2730:     .qs     (mio_out_sleep_val0_out14_qs)</pre>
<pre style="margin:0; padding:0 ">2731:   );</pre>
<pre style="margin:0; padding:0 ">2732: </pre>
<pre style="margin:0; padding:0 ">2733: </pre>
<pre style="margin:0; padding:0 ">2734:   // F[out15]: 31:30</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2735:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2736:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2737:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2738:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2739:   ) u_mio_out_sleep_val0_out15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2740:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2741:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2742: </pre>
<pre style="margin:0; padding:0 ">2743:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2744:     .we     (mio_out_sleep_val0_out15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2745:     .wd     (mio_out_sleep_val0_out15_wd),</pre>
<pre style="margin:0; padding:0 ">2746: </pre>
<pre style="margin:0; padding:0 ">2747:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2748:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2749:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2750: </pre>
<pre style="margin:0; padding:0 ">2751:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2752:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2753:     .q      (reg2hw.mio_out_sleep_val[15].q ),</pre>
<pre style="margin:0; padding:0 ">2754: </pre>
<pre style="margin:0; padding:0 ">2755:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2756:     .qs     (mio_out_sleep_val0_out15_qs)</pre>
<pre style="margin:0; padding:0 ">2757:   );</pre>
<pre style="margin:0; padding:0 ">2758: </pre>
<pre style="margin:0; padding:0 ">2759: </pre>
<pre style="margin:0; padding:0 ">2760:   // Subregister 16 of Multireg mio_out_sleep_val</pre>
<pre style="margin:0; padding:0 ">2761:   // R[mio_out_sleep_val1]: V(False)</pre>
<pre style="margin:0; padding:0 ">2762: </pre>
<pre style="margin:0; padding:0 ">2763:   // F[out16]: 1:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2764:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2765:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2766:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2767:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2768:   ) u_mio_out_sleep_val1_out16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2769:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2770:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2771: </pre>
<pre style="margin:0; padding:0 ">2772:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2773:     .we     (mio_out_sleep_val1_out16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2774:     .wd     (mio_out_sleep_val1_out16_wd),</pre>
<pre style="margin:0; padding:0 ">2775: </pre>
<pre style="margin:0; padding:0 ">2776:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2777:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2778:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2779: </pre>
<pre style="margin:0; padding:0 ">2780:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2781:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2782:     .q      (reg2hw.mio_out_sleep_val[16].q ),</pre>
<pre style="margin:0; padding:0 ">2783: </pre>
<pre style="margin:0; padding:0 ">2784:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2785:     .qs     (mio_out_sleep_val1_out16_qs)</pre>
<pre style="margin:0; padding:0 ">2786:   );</pre>
<pre style="margin:0; padding:0 ">2787: </pre>
<pre style="margin:0; padding:0 ">2788: </pre>
<pre style="margin:0; padding:0 ">2789:   // F[out17]: 3:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2790:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2791:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2792:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2793:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2794:   ) u_mio_out_sleep_val1_out17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2795:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2796:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2797: </pre>
<pre style="margin:0; padding:0 ">2798:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2799:     .we     (mio_out_sleep_val1_out17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2800:     .wd     (mio_out_sleep_val1_out17_wd),</pre>
<pre style="margin:0; padding:0 ">2801: </pre>
<pre style="margin:0; padding:0 ">2802:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2803:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2804:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2805: </pre>
<pre style="margin:0; padding:0 ">2806:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2807:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2808:     .q      (reg2hw.mio_out_sleep_val[17].q ),</pre>
<pre style="margin:0; padding:0 ">2809: </pre>
<pre style="margin:0; padding:0 ">2810:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2811:     .qs     (mio_out_sleep_val1_out17_qs)</pre>
<pre style="margin:0; padding:0 ">2812:   );</pre>
<pre style="margin:0; padding:0 ">2813: </pre>
<pre style="margin:0; padding:0 ">2814: </pre>
<pre style="margin:0; padding:0 ">2815:   // F[out18]: 5:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2816:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2817:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2818:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2819:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2820:   ) u_mio_out_sleep_val1_out18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2821:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2822:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2823: </pre>
<pre style="margin:0; padding:0 ">2824:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2825:     .we     (mio_out_sleep_val1_out18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2826:     .wd     (mio_out_sleep_val1_out18_wd),</pre>
<pre style="margin:0; padding:0 ">2827: </pre>
<pre style="margin:0; padding:0 ">2828:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2829:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2830:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2831: </pre>
<pre style="margin:0; padding:0 ">2832:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2833:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2834:     .q      (reg2hw.mio_out_sleep_val[18].q ),</pre>
<pre style="margin:0; padding:0 ">2835: </pre>
<pre style="margin:0; padding:0 ">2836:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2837:     .qs     (mio_out_sleep_val1_out18_qs)</pre>
<pre style="margin:0; padding:0 ">2838:   );</pre>
<pre style="margin:0; padding:0 ">2839: </pre>
<pre style="margin:0; padding:0 ">2840: </pre>
<pre style="margin:0; padding:0 ">2841:   // F[out19]: 7:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2842:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2843:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2844:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2845:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2846:   ) u_mio_out_sleep_val1_out19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2847:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2848:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2849: </pre>
<pre style="margin:0; padding:0 ">2850:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2851:     .we     (mio_out_sleep_val1_out19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2852:     .wd     (mio_out_sleep_val1_out19_wd),</pre>
<pre style="margin:0; padding:0 ">2853: </pre>
<pre style="margin:0; padding:0 ">2854:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2855:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2856:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2857: </pre>
<pre style="margin:0; padding:0 ">2858:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2859:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2860:     .q      (reg2hw.mio_out_sleep_val[19].q ),</pre>
<pre style="margin:0; padding:0 ">2861: </pre>
<pre style="margin:0; padding:0 ">2862:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2863:     .qs     (mio_out_sleep_val1_out19_qs)</pre>
<pre style="margin:0; padding:0 ">2864:   );</pre>
<pre style="margin:0; padding:0 ">2865: </pre>
<pre style="margin:0; padding:0 ">2866: </pre>
<pre style="margin:0; padding:0 ">2867:   // F[out20]: 9:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2868:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2869:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2870:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2871:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2872:   ) u_mio_out_sleep_val1_out20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2873:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2874:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2875: </pre>
<pre style="margin:0; padding:0 ">2876:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2877:     .we     (mio_out_sleep_val1_out20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2878:     .wd     (mio_out_sleep_val1_out20_wd),</pre>
<pre style="margin:0; padding:0 ">2879: </pre>
<pre style="margin:0; padding:0 ">2880:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2881:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2882:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2883: </pre>
<pre style="margin:0; padding:0 ">2884:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2885:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2886:     .q      (reg2hw.mio_out_sleep_val[20].q ),</pre>
<pre style="margin:0; padding:0 ">2887: </pre>
<pre style="margin:0; padding:0 ">2888:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2889:     .qs     (mio_out_sleep_val1_out20_qs)</pre>
<pre style="margin:0; padding:0 ">2890:   );</pre>
<pre style="margin:0; padding:0 ">2891: </pre>
<pre style="margin:0; padding:0 ">2892: </pre>
<pre style="margin:0; padding:0 ">2893:   // F[out21]: 11:10</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2894:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2895:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2896:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2897:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2898:   ) u_mio_out_sleep_val1_out21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2899:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2900:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2901: </pre>
<pre style="margin:0; padding:0 ">2902:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2903:     .we     (mio_out_sleep_val1_out21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2904:     .wd     (mio_out_sleep_val1_out21_wd),</pre>
<pre style="margin:0; padding:0 ">2905: </pre>
<pre style="margin:0; padding:0 ">2906:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2907:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2908:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2909: </pre>
<pre style="margin:0; padding:0 ">2910:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2911:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2912:     .q      (reg2hw.mio_out_sleep_val[21].q ),</pre>
<pre style="margin:0; padding:0 ">2913: </pre>
<pre style="margin:0; padding:0 ">2914:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2915:     .qs     (mio_out_sleep_val1_out21_qs)</pre>
<pre style="margin:0; padding:0 ">2916:   );</pre>
<pre style="margin:0; padding:0 ">2917: </pre>
<pre style="margin:0; padding:0 ">2918: </pre>
<pre style="margin:0; padding:0 ">2919:   // F[out22]: 13:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2920:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2921:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2922:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2923:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2924:   ) u_mio_out_sleep_val1_out22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2925:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2926:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2927: </pre>
<pre style="margin:0; padding:0 ">2928:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2929:     .we     (mio_out_sleep_val1_out22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2930:     .wd     (mio_out_sleep_val1_out22_wd),</pre>
<pre style="margin:0; padding:0 ">2931: </pre>
<pre style="margin:0; padding:0 ">2932:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2933:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2934:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2935: </pre>
<pre style="margin:0; padding:0 ">2936:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2937:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2938:     .q      (reg2hw.mio_out_sleep_val[22].q ),</pre>
<pre style="margin:0; padding:0 ">2939: </pre>
<pre style="margin:0; padding:0 ">2940:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2941:     .qs     (mio_out_sleep_val1_out22_qs)</pre>
<pre style="margin:0; padding:0 ">2942:   );</pre>
<pre style="margin:0; padding:0 ">2943: </pre>
<pre style="margin:0; padding:0 ">2944: </pre>
<pre style="margin:0; padding:0 ">2945:   // F[out23]: 15:14</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2946:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2947:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2948:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2949:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2950:   ) u_mio_out_sleep_val1_out23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2951:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2952:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2953: </pre>
<pre style="margin:0; padding:0 ">2954:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2955:     .we     (mio_out_sleep_val1_out23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2956:     .wd     (mio_out_sleep_val1_out23_wd),</pre>
<pre style="margin:0; padding:0 ">2957: </pre>
<pre style="margin:0; padding:0 ">2958:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2959:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2960:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2961: </pre>
<pre style="margin:0; padding:0 ">2962:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2963:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2964:     .q      (reg2hw.mio_out_sleep_val[23].q ),</pre>
<pre style="margin:0; padding:0 ">2965: </pre>
<pre style="margin:0; padding:0 ">2966:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2967:     .qs     (mio_out_sleep_val1_out23_qs)</pre>
<pre style="margin:0; padding:0 ">2968:   );</pre>
<pre style="margin:0; padding:0 ">2969: </pre>
<pre style="margin:0; padding:0 ">2970: </pre>
<pre style="margin:0; padding:0 ">2971:   // F[out24]: 17:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2972:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2973:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2974:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2975:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2976:   ) u_mio_out_sleep_val1_out24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2977:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2978:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">2979: </pre>
<pre style="margin:0; padding:0 ">2980:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2981:     .we     (mio_out_sleep_val1_out24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2982:     .wd     (mio_out_sleep_val1_out24_wd),</pre>
<pre style="margin:0; padding:0 ">2983: </pre>
<pre style="margin:0; padding:0 ">2984:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2985:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2986:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">2987: </pre>
<pre style="margin:0; padding:0 ">2988:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2989:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2990:     .q      (reg2hw.mio_out_sleep_val[24].q ),</pre>
<pre style="margin:0; padding:0 ">2991: </pre>
<pre style="margin:0; padding:0 ">2992:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2993:     .qs     (mio_out_sleep_val1_out24_qs)</pre>
<pre style="margin:0; padding:0 ">2994:   );</pre>
<pre style="margin:0; padding:0 ">2995: </pre>
<pre style="margin:0; padding:0 ">2996: </pre>
<pre style="margin:0; padding:0 ">2997:   // F[out25]: 19:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2998:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">2999:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3000:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3001:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3002:   ) u_mio_out_sleep_val1_out25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3003:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3004:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3005: </pre>
<pre style="margin:0; padding:0 ">3006:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3007:     .we     (mio_out_sleep_val1_out25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3008:     .wd     (mio_out_sleep_val1_out25_wd),</pre>
<pre style="margin:0; padding:0 ">3009: </pre>
<pre style="margin:0; padding:0 ">3010:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3011:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3012:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3013: </pre>
<pre style="margin:0; padding:0 ">3014:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3015:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3016:     .q      (reg2hw.mio_out_sleep_val[25].q ),</pre>
<pre style="margin:0; padding:0 ">3017: </pre>
<pre style="margin:0; padding:0 ">3018:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3019:     .qs     (mio_out_sleep_val1_out25_qs)</pre>
<pre style="margin:0; padding:0 ">3020:   );</pre>
<pre style="margin:0; padding:0 ">3021: </pre>
<pre style="margin:0; padding:0 ">3022: </pre>
<pre style="margin:0; padding:0 ">3023:   // F[out26]: 21:20</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3024:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3025:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3026:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3027:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3028:   ) u_mio_out_sleep_val1_out26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3029:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3030:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3031: </pre>
<pre style="margin:0; padding:0 ">3032:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3033:     .we     (mio_out_sleep_val1_out26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3034:     .wd     (mio_out_sleep_val1_out26_wd),</pre>
<pre style="margin:0; padding:0 ">3035: </pre>
<pre style="margin:0; padding:0 ">3036:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3037:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3038:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3039: </pre>
<pre style="margin:0; padding:0 ">3040:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3041:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3042:     .q      (reg2hw.mio_out_sleep_val[26].q ),</pre>
<pre style="margin:0; padding:0 ">3043: </pre>
<pre style="margin:0; padding:0 ">3044:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3045:     .qs     (mio_out_sleep_val1_out26_qs)</pre>
<pre style="margin:0; padding:0 ">3046:   );</pre>
<pre style="margin:0; padding:0 ">3047: </pre>
<pre style="margin:0; padding:0 ">3048: </pre>
<pre style="margin:0; padding:0 ">3049:   // F[out27]: 23:22</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3050:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3051:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3052:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3053:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3054:   ) u_mio_out_sleep_val1_out27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3055:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3056:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3057: </pre>
<pre style="margin:0; padding:0 ">3058:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3059:     .we     (mio_out_sleep_val1_out27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3060:     .wd     (mio_out_sleep_val1_out27_wd),</pre>
<pre style="margin:0; padding:0 ">3061: </pre>
<pre style="margin:0; padding:0 ">3062:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3063:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3064:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3065: </pre>
<pre style="margin:0; padding:0 ">3066:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3067:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3068:     .q      (reg2hw.mio_out_sleep_val[27].q ),</pre>
<pre style="margin:0; padding:0 ">3069: </pre>
<pre style="margin:0; padding:0 ">3070:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3071:     .qs     (mio_out_sleep_val1_out27_qs)</pre>
<pre style="margin:0; padding:0 ">3072:   );</pre>
<pre style="margin:0; padding:0 ">3073: </pre>
<pre style="margin:0; padding:0 ">3074: </pre>
<pre style="margin:0; padding:0 ">3075:   // F[out28]: 25:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3076:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3077:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3078:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3079:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3080:   ) u_mio_out_sleep_val1_out28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3081:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3082:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3083: </pre>
<pre style="margin:0; padding:0 ">3084:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3085:     .we     (mio_out_sleep_val1_out28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3086:     .wd     (mio_out_sleep_val1_out28_wd),</pre>
<pre style="margin:0; padding:0 ">3087: </pre>
<pre style="margin:0; padding:0 ">3088:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3089:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3090:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3091: </pre>
<pre style="margin:0; padding:0 ">3092:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3093:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3094:     .q      (reg2hw.mio_out_sleep_val[28].q ),</pre>
<pre style="margin:0; padding:0 ">3095: </pre>
<pre style="margin:0; padding:0 ">3096:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3097:     .qs     (mio_out_sleep_val1_out28_qs)</pre>
<pre style="margin:0; padding:0 ">3098:   );</pre>
<pre style="margin:0; padding:0 ">3099: </pre>
<pre style="margin:0; padding:0 ">3100: </pre>
<pre style="margin:0; padding:0 ">3101:   // F[out29]: 27:26</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3102:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3103:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3104:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3105:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3106:   ) u_mio_out_sleep_val1_out29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3107:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3108:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3109: </pre>
<pre style="margin:0; padding:0 ">3110:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3111:     .we     (mio_out_sleep_val1_out29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3112:     .wd     (mio_out_sleep_val1_out29_wd),</pre>
<pre style="margin:0; padding:0 ">3113: </pre>
<pre style="margin:0; padding:0 ">3114:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3115:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3116:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3117: </pre>
<pre style="margin:0; padding:0 ">3118:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3119:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3120:     .q      (reg2hw.mio_out_sleep_val[29].q ),</pre>
<pre style="margin:0; padding:0 ">3121: </pre>
<pre style="margin:0; padding:0 ">3122:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3123:     .qs     (mio_out_sleep_val1_out29_qs)</pre>
<pre style="margin:0; padding:0 ">3124:   );</pre>
<pre style="margin:0; padding:0 ">3125: </pre>
<pre style="margin:0; padding:0 ">3126: </pre>
<pre style="margin:0; padding:0 ">3127:   // F[out30]: 29:28</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3128:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3129:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3130:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3131:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3132:   ) u_mio_out_sleep_val1_out30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3133:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3134:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3135: </pre>
<pre style="margin:0; padding:0 ">3136:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3137:     .we     (mio_out_sleep_val1_out30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3138:     .wd     (mio_out_sleep_val1_out30_wd),</pre>
<pre style="margin:0; padding:0 ">3139: </pre>
<pre style="margin:0; padding:0 ">3140:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3141:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3142:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3143: </pre>
<pre style="margin:0; padding:0 ">3144:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3145:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3146:     .q      (reg2hw.mio_out_sleep_val[30].q ),</pre>
<pre style="margin:0; padding:0 ">3147: </pre>
<pre style="margin:0; padding:0 ">3148:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3149:     .qs     (mio_out_sleep_val1_out30_qs)</pre>
<pre style="margin:0; padding:0 ">3150:   );</pre>
<pre style="margin:0; padding:0 ">3151: </pre>
<pre style="margin:0; padding:0 ">3152: </pre>
<pre style="margin:0; padding:0 ">3153:   // F[out31]: 31:30</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3154:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3155:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3156:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3157:     .RESVAL  (2'h2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3158:   ) u_mio_out_sleep_val1_out31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3159:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3160:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3161: </pre>
<pre style="margin:0; padding:0 ">3162:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3163:     .we     (mio_out_sleep_val1_out31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3164:     .wd     (mio_out_sleep_val1_out31_wd),</pre>
<pre style="margin:0; padding:0 ">3165: </pre>
<pre style="margin:0; padding:0 ">3166:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3167:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3168:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3169: </pre>
<pre style="margin:0; padding:0 ">3170:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3171:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3172:     .q      (reg2hw.mio_out_sleep_val[31].q ),</pre>
<pre style="margin:0; padding:0 ">3173: </pre>
<pre style="margin:0; padding:0 ">3174:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3175:     .qs     (mio_out_sleep_val1_out31_qs)</pre>
<pre style="margin:0; padding:0 ">3176:   );</pre>
<pre style="margin:0; padding:0 ">3177: </pre>
<pre style="margin:0; padding:0 ">3178: </pre>
<pre style="margin:0; padding:0 ">3179: </pre>
<pre style="margin:0; padding:0 ">3180: </pre>
<pre style="margin:0; padding:0 ">3181:   // Subregister 0 of Multireg dio_out_sleep_val</pre>
<pre style="margin:0; padding:0 ">3182:   // R[dio_out_sleep_val]: V(True)</pre>
<pre style="margin:0; padding:0 ">3183: </pre>
<pre style="margin:0; padding:0 ">3184:   // F[out0]: 1:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3185:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3186:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3187:   ) u_dio_out_sleep_val_out0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3188:     .re     (dio_out_sleep_val_out0_re),</pre>
<pre style="margin:0; padding:0 ">3189:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3190:     .we     (dio_out_sleep_val_out0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3191:     .wd     (dio_out_sleep_val_out0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3192:     .d      (hw2reg.dio_out_sleep_val[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3193:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3194:     .qe     (reg2hw.dio_out_sleep_val[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3195:     .q      (reg2hw.dio_out_sleep_val[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3196:     .qs     (dio_out_sleep_val_out0_qs)</pre>
<pre style="margin:0; padding:0 ">3197:   );</pre>
<pre style="margin:0; padding:0 ">3198: </pre>
<pre style="margin:0; padding:0 ">3199: </pre>
<pre style="margin:0; padding:0 ">3200:   // F[out1]: 3:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3201:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3202:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3203:   ) u_dio_out_sleep_val_out1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3204:     .re     (dio_out_sleep_val_out1_re),</pre>
<pre style="margin:0; padding:0 ">3205:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3206:     .we     (dio_out_sleep_val_out1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3207:     .wd     (dio_out_sleep_val_out1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3208:     .d      (hw2reg.dio_out_sleep_val[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3209:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3210:     .qe     (reg2hw.dio_out_sleep_val[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3211:     .q      (reg2hw.dio_out_sleep_val[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3212:     .qs     (dio_out_sleep_val_out1_qs)</pre>
<pre style="margin:0; padding:0 ">3213:   );</pre>
<pre style="margin:0; padding:0 ">3214: </pre>
<pre style="margin:0; padding:0 ">3215: </pre>
<pre style="margin:0; padding:0 ">3216:   // F[out2]: 5:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3217:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3218:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3219:   ) u_dio_out_sleep_val_out2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3220:     .re     (dio_out_sleep_val_out2_re),</pre>
<pre style="margin:0; padding:0 ">3221:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3222:     .we     (dio_out_sleep_val_out2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3223:     .wd     (dio_out_sleep_val_out2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3224:     .d      (hw2reg.dio_out_sleep_val[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3225:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3226:     .qe     (reg2hw.dio_out_sleep_val[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3227:     .q      (reg2hw.dio_out_sleep_val[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3228:     .qs     (dio_out_sleep_val_out2_qs)</pre>
<pre style="margin:0; padding:0 ">3229:   );</pre>
<pre style="margin:0; padding:0 ">3230: </pre>
<pre style="margin:0; padding:0 ">3231: </pre>
<pre style="margin:0; padding:0 ">3232:   // F[out3]: 7:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3233:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3234:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3235:   ) u_dio_out_sleep_val_out3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3236:     .re     (dio_out_sleep_val_out3_re),</pre>
<pre style="margin:0; padding:0 ">3237:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3238:     .we     (dio_out_sleep_val_out3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3239:     .wd     (dio_out_sleep_val_out3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3240:     .d      (hw2reg.dio_out_sleep_val[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3241:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3242:     .qe     (reg2hw.dio_out_sleep_val[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3243:     .q      (reg2hw.dio_out_sleep_val[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3244:     .qs     (dio_out_sleep_val_out3_qs)</pre>
<pre style="margin:0; padding:0 ">3245:   );</pre>
<pre style="margin:0; padding:0 ">3246: </pre>
<pre style="margin:0; padding:0 ">3247: </pre>
<pre style="margin:0; padding:0 ">3248:   // F[out4]: 9:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3249:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3250:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3251:   ) u_dio_out_sleep_val_out4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3252:     .re     (dio_out_sleep_val_out4_re),</pre>
<pre style="margin:0; padding:0 ">3253:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3254:     .we     (dio_out_sleep_val_out4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3255:     .wd     (dio_out_sleep_val_out4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3256:     .d      (hw2reg.dio_out_sleep_val[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3257:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3258:     .qe     (reg2hw.dio_out_sleep_val[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3259:     .q      (reg2hw.dio_out_sleep_val[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3260:     .qs     (dio_out_sleep_val_out4_qs)</pre>
<pre style="margin:0; padding:0 ">3261:   );</pre>
<pre style="margin:0; padding:0 ">3262: </pre>
<pre style="margin:0; padding:0 ">3263: </pre>
<pre style="margin:0; padding:0 ">3264:   // F[out5]: 11:10</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3265:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3266:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3267:   ) u_dio_out_sleep_val_out5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3268:     .re     (dio_out_sleep_val_out5_re),</pre>
<pre style="margin:0; padding:0 ">3269:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3270:     .we     (dio_out_sleep_val_out5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3271:     .wd     (dio_out_sleep_val_out5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3272:     .d      (hw2reg.dio_out_sleep_val[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3273:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3274:     .qe     (reg2hw.dio_out_sleep_val[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3275:     .q      (reg2hw.dio_out_sleep_val[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3276:     .qs     (dio_out_sleep_val_out5_qs)</pre>
<pre style="margin:0; padding:0 ">3277:   );</pre>
<pre style="margin:0; padding:0 ">3278: </pre>
<pre style="margin:0; padding:0 ">3279: </pre>
<pre style="margin:0; padding:0 ">3280:   // F[out6]: 13:12</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3281:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3282:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3283:   ) u_dio_out_sleep_val_out6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3284:     .re     (dio_out_sleep_val_out6_re),</pre>
<pre style="margin:0; padding:0 ">3285:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3286:     .we     (dio_out_sleep_val_out6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3287:     .wd     (dio_out_sleep_val_out6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3288:     .d      (hw2reg.dio_out_sleep_val[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3289:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3290:     .qe     (reg2hw.dio_out_sleep_val[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3291:     .q      (reg2hw.dio_out_sleep_val[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3292:     .qs     (dio_out_sleep_val_out6_qs)</pre>
<pre style="margin:0; padding:0 ">3293:   );</pre>
<pre style="margin:0; padding:0 ">3294: </pre>
<pre style="margin:0; padding:0 ">3295: </pre>
<pre style="margin:0; padding:0 ">3296:   // F[out7]: 15:14</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3297:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3298:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3299:   ) u_dio_out_sleep_val_out7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3300:     .re     (dio_out_sleep_val_out7_re),</pre>
<pre style="margin:0; padding:0 ">3301:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3302:     .we     (dio_out_sleep_val_out7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3303:     .wd     (dio_out_sleep_val_out7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3304:     .d      (hw2reg.dio_out_sleep_val[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3305:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3306:     .qe     (reg2hw.dio_out_sleep_val[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3307:     .q      (reg2hw.dio_out_sleep_val[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3308:     .qs     (dio_out_sleep_val_out7_qs)</pre>
<pre style="margin:0; padding:0 ">3309:   );</pre>
<pre style="margin:0; padding:0 ">3310: </pre>
<pre style="margin:0; padding:0 ">3311: </pre>
<pre style="margin:0; padding:0 ">3312:   // F[out8]: 17:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3313:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3314:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3315:   ) u_dio_out_sleep_val_out8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3316:     .re     (dio_out_sleep_val_out8_re),</pre>
<pre style="margin:0; padding:0 ">3317:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3318:     .we     (dio_out_sleep_val_out8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3319:     .wd     (dio_out_sleep_val_out8_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3320:     .d      (hw2reg.dio_out_sleep_val[8].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3321:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3322:     .qe     (reg2hw.dio_out_sleep_val[8].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3323:     .q      (reg2hw.dio_out_sleep_val[8].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3324:     .qs     (dio_out_sleep_val_out8_qs)</pre>
<pre style="margin:0; padding:0 ">3325:   );</pre>
<pre style="margin:0; padding:0 ">3326: </pre>
<pre style="margin:0; padding:0 ">3327: </pre>
<pre style="margin:0; padding:0 ">3328:   // F[out9]: 19:18</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3329:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3330:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3331:   ) u_dio_out_sleep_val_out9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3332:     .re     (dio_out_sleep_val_out9_re),</pre>
<pre style="margin:0; padding:0 ">3333:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3334:     .we     (dio_out_sleep_val_out9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3335:     .wd     (dio_out_sleep_val_out9_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3336:     .d      (hw2reg.dio_out_sleep_val[9].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3337:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3338:     .qe     (reg2hw.dio_out_sleep_val[9].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3339:     .q      (reg2hw.dio_out_sleep_val[9].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3340:     .qs     (dio_out_sleep_val_out9_qs)</pre>
<pre style="margin:0; padding:0 ">3341:   );</pre>
<pre style="margin:0; padding:0 ">3342: </pre>
<pre style="margin:0; padding:0 ">3343: </pre>
<pre style="margin:0; padding:0 ">3344:   // F[out10]: 21:20</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3345:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3346:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3347:   ) u_dio_out_sleep_val_out10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3348:     .re     (dio_out_sleep_val_out10_re),</pre>
<pre style="margin:0; padding:0 ">3349:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3350:     .we     (dio_out_sleep_val_out10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3351:     .wd     (dio_out_sleep_val_out10_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3352:     .d      (hw2reg.dio_out_sleep_val[10].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3353:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3354:     .qe     (reg2hw.dio_out_sleep_val[10].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3355:     .q      (reg2hw.dio_out_sleep_val[10].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3356:     .qs     (dio_out_sleep_val_out10_qs)</pre>
<pre style="margin:0; padding:0 ">3357:   );</pre>
<pre style="margin:0; padding:0 ">3358: </pre>
<pre style="margin:0; padding:0 ">3359: </pre>
<pre style="margin:0; padding:0 ">3360:   // F[out11]: 23:22</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3361:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3362:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3363:   ) u_dio_out_sleep_val_out11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3364:     .re     (dio_out_sleep_val_out11_re),</pre>
<pre style="margin:0; padding:0 ">3365:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3366:     .we     (dio_out_sleep_val_out11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3367:     .wd     (dio_out_sleep_val_out11_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3368:     .d      (hw2reg.dio_out_sleep_val[11].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3369:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3370:     .qe     (reg2hw.dio_out_sleep_val[11].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3371:     .q      (reg2hw.dio_out_sleep_val[11].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3372:     .qs     (dio_out_sleep_val_out11_qs)</pre>
<pre style="margin:0; padding:0 ">3373:   );</pre>
<pre style="margin:0; padding:0 ">3374: </pre>
<pre style="margin:0; padding:0 ">3375: </pre>
<pre style="margin:0; padding:0 ">3376:   // F[out12]: 25:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3377:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3378:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3379:   ) u_dio_out_sleep_val_out12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3380:     .re     (dio_out_sleep_val_out12_re),</pre>
<pre style="margin:0; padding:0 ">3381:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3382:     .we     (dio_out_sleep_val_out12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3383:     .wd     (dio_out_sleep_val_out12_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3384:     .d      (hw2reg.dio_out_sleep_val[12].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3385:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3386:     .qe     (reg2hw.dio_out_sleep_val[12].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3387:     .q      (reg2hw.dio_out_sleep_val[12].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3388:     .qs     (dio_out_sleep_val_out12_qs)</pre>
<pre style="margin:0; padding:0 ">3389:   );</pre>
<pre style="margin:0; padding:0 ">3390: </pre>
<pre style="margin:0; padding:0 ">3391: </pre>
<pre style="margin:0; padding:0 ">3392:   // F[out13]: 27:26</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3393:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3394:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3395:   ) u_dio_out_sleep_val_out13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3396:     .re     (dio_out_sleep_val_out13_re),</pre>
<pre style="margin:0; padding:0 ">3397:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3398:     .we     (dio_out_sleep_val_out13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3399:     .wd     (dio_out_sleep_val_out13_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3400:     .d      (hw2reg.dio_out_sleep_val[13].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3401:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3402:     .qe     (reg2hw.dio_out_sleep_val[13].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3403:     .q      (reg2hw.dio_out_sleep_val[13].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3404:     .qs     (dio_out_sleep_val_out13_qs)</pre>
<pre style="margin:0; padding:0 ">3405:   );</pre>
<pre style="margin:0; padding:0 ">3406: </pre>
<pre style="margin:0; padding:0 ">3407: </pre>
<pre style="margin:0; padding:0 ">3408:   // F[out14]: 29:28</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3409:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3410:     .DW    (2)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3411:   ) u_dio_out_sleep_val_out14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3412:     .re     (dio_out_sleep_val_out14_re),</pre>
<pre style="margin:0; padding:0 ">3413:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3414:     .we     (dio_out_sleep_val_out14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3415:     .wd     (dio_out_sleep_val_out14_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3416:     .d      (hw2reg.dio_out_sleep_val[14].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3417:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3418:     .qe     (reg2hw.dio_out_sleep_val[14].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3419:     .q      (reg2hw.dio_out_sleep_val[14].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3420:     .qs     (dio_out_sleep_val_out14_qs)</pre>
<pre style="margin:0; padding:0 ">3421:   );</pre>
<pre style="margin:0; padding:0 ">3422: </pre>
<pre style="margin:0; padding:0 ">3423: </pre>
<pre style="margin:0; padding:0 ">3424: </pre>
<pre style="margin:0; padding:0 ">3425: </pre>
<pre style="margin:0; padding:0 ">3426:   // Subregister 0 of Multireg wkup_detector_en</pre>
<pre style="margin:0; padding:0 ">3427:   // R[wkup_detector_en]: V(False)</pre>
<pre style="margin:0; padding:0 ">3428: </pre>
<pre style="margin:0; padding:0 ">3429:   // F[en0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3430:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3431:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3432:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3433:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3434:   ) u_wkup_detector_en_en0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3435:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3436:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3437: </pre>
<pre style="margin:0; padding:0 ">3438:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3439:     .we     (wkup_detector_en_en0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3440:     .wd     (wkup_detector_en_en0_wd),</pre>
<pre style="margin:0; padding:0 ">3441: </pre>
<pre style="margin:0; padding:0 ">3442:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3443:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3444:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3445: </pre>
<pre style="margin:0; padding:0 ">3446:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3447:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3448:     .q      (reg2hw.wkup_detector_en[0].q ),</pre>
<pre style="margin:0; padding:0 ">3449: </pre>
<pre style="margin:0; padding:0 ">3450:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3451:     .qs     (wkup_detector_en_en0_qs)</pre>
<pre style="margin:0; padding:0 ">3452:   );</pre>
<pre style="margin:0; padding:0 ">3453: </pre>
<pre style="margin:0; padding:0 ">3454: </pre>
<pre style="margin:0; padding:0 ">3455:   // F[en1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3456:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3457:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3458:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3459:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3460:   ) u_wkup_detector_en_en1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3461:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3462:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3463: </pre>
<pre style="margin:0; padding:0 ">3464:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3465:     .we     (wkup_detector_en_en1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3466:     .wd     (wkup_detector_en_en1_wd),</pre>
<pre style="margin:0; padding:0 ">3467: </pre>
<pre style="margin:0; padding:0 ">3468:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3469:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3470:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3471: </pre>
<pre style="margin:0; padding:0 ">3472:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3473:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3474:     .q      (reg2hw.wkup_detector_en[1].q ),</pre>
<pre style="margin:0; padding:0 ">3475: </pre>
<pre style="margin:0; padding:0 ">3476:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3477:     .qs     (wkup_detector_en_en1_qs)</pre>
<pre style="margin:0; padding:0 ">3478:   );</pre>
<pre style="margin:0; padding:0 ">3479: </pre>
<pre style="margin:0; padding:0 ">3480: </pre>
<pre style="margin:0; padding:0 ">3481:   // F[en2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3482:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3483:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3484:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3485:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3486:   ) u_wkup_detector_en_en2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3487:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3488:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3489: </pre>
<pre style="margin:0; padding:0 ">3490:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3491:     .we     (wkup_detector_en_en2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3492:     .wd     (wkup_detector_en_en2_wd),</pre>
<pre style="margin:0; padding:0 ">3493: </pre>
<pre style="margin:0; padding:0 ">3494:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3495:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3496:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3497: </pre>
<pre style="margin:0; padding:0 ">3498:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3499:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3500:     .q      (reg2hw.wkup_detector_en[2].q ),</pre>
<pre style="margin:0; padding:0 ">3501: </pre>
<pre style="margin:0; padding:0 ">3502:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3503:     .qs     (wkup_detector_en_en2_qs)</pre>
<pre style="margin:0; padding:0 ">3504:   );</pre>
<pre style="margin:0; padding:0 ">3505: </pre>
<pre style="margin:0; padding:0 ">3506: </pre>
<pre style="margin:0; padding:0 ">3507:   // F[en3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3508:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3509:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3510:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3511:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3512:   ) u_wkup_detector_en_en3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3513:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3514:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3515: </pre>
<pre style="margin:0; padding:0 ">3516:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3517:     .we     (wkup_detector_en_en3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3518:     .wd     (wkup_detector_en_en3_wd),</pre>
<pre style="margin:0; padding:0 ">3519: </pre>
<pre style="margin:0; padding:0 ">3520:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3521:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3522:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3523: </pre>
<pre style="margin:0; padding:0 ">3524:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3525:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3526:     .q      (reg2hw.wkup_detector_en[3].q ),</pre>
<pre style="margin:0; padding:0 ">3527: </pre>
<pre style="margin:0; padding:0 ">3528:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3529:     .qs     (wkup_detector_en_en3_qs)</pre>
<pre style="margin:0; padding:0 ">3530:   );</pre>
<pre style="margin:0; padding:0 ">3531: </pre>
<pre style="margin:0; padding:0 ">3532: </pre>
<pre style="margin:0; padding:0 ">3533:   // F[en4]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3534:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3535:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3536:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3537:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3538:   ) u_wkup_detector_en_en4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3539:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3540:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3541: </pre>
<pre style="margin:0; padding:0 ">3542:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3543:     .we     (wkup_detector_en_en4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3544:     .wd     (wkup_detector_en_en4_wd),</pre>
<pre style="margin:0; padding:0 ">3545: </pre>
<pre style="margin:0; padding:0 ">3546:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3547:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3548:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3549: </pre>
<pre style="margin:0; padding:0 ">3550:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3551:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3552:     .q      (reg2hw.wkup_detector_en[4].q ),</pre>
<pre style="margin:0; padding:0 ">3553: </pre>
<pre style="margin:0; padding:0 ">3554:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3555:     .qs     (wkup_detector_en_en4_qs)</pre>
<pre style="margin:0; padding:0 ">3556:   );</pre>
<pre style="margin:0; padding:0 ">3557: </pre>
<pre style="margin:0; padding:0 ">3558: </pre>
<pre style="margin:0; padding:0 ">3559:   // F[en5]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3560:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3561:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3562:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3563:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3564:   ) u_wkup_detector_en_en5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3565:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3566:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3567: </pre>
<pre style="margin:0; padding:0 ">3568:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3569:     .we     (wkup_detector_en_en5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3570:     .wd     (wkup_detector_en_en5_wd),</pre>
<pre style="margin:0; padding:0 ">3571: </pre>
<pre style="margin:0; padding:0 ">3572:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3573:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3574:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3575: </pre>
<pre style="margin:0; padding:0 ">3576:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3577:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3578:     .q      (reg2hw.wkup_detector_en[5].q ),</pre>
<pre style="margin:0; padding:0 ">3579: </pre>
<pre style="margin:0; padding:0 ">3580:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3581:     .qs     (wkup_detector_en_en5_qs)</pre>
<pre style="margin:0; padding:0 ">3582:   );</pre>
<pre style="margin:0; padding:0 ">3583: </pre>
<pre style="margin:0; padding:0 ">3584: </pre>
<pre style="margin:0; padding:0 ">3585:   // F[en6]: 6:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3586:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3587:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3588:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3589:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3590:   ) u_wkup_detector_en_en6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3591:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3592:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3593: </pre>
<pre style="margin:0; padding:0 ">3594:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3595:     .we     (wkup_detector_en_en6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3596:     .wd     (wkup_detector_en_en6_wd),</pre>
<pre style="margin:0; padding:0 ">3597: </pre>
<pre style="margin:0; padding:0 ">3598:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3599:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3600:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3601: </pre>
<pre style="margin:0; padding:0 ">3602:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3603:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3604:     .q      (reg2hw.wkup_detector_en[6].q ),</pre>
<pre style="margin:0; padding:0 ">3605: </pre>
<pre style="margin:0; padding:0 ">3606:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3607:     .qs     (wkup_detector_en_en6_qs)</pre>
<pre style="margin:0; padding:0 ">3608:   );</pre>
<pre style="margin:0; padding:0 ">3609: </pre>
<pre style="margin:0; padding:0 ">3610: </pre>
<pre style="margin:0; padding:0 ">3611:   // F[en7]: 7:7</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3612:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3613:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3614:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3615:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3616:   ) u_wkup_detector_en_en7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3617:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3618:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3619: </pre>
<pre style="margin:0; padding:0 ">3620:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3621:     .we     (wkup_detector_en_en7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3622:     .wd     (wkup_detector_en_en7_wd),</pre>
<pre style="margin:0; padding:0 ">3623: </pre>
<pre style="margin:0; padding:0 ">3624:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3625:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3626:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3627: </pre>
<pre style="margin:0; padding:0 ">3628:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3629:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3630:     .q      (reg2hw.wkup_detector_en[7].q ),</pre>
<pre style="margin:0; padding:0 ">3631: </pre>
<pre style="margin:0; padding:0 ">3632:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3633:     .qs     (wkup_detector_en_en7_qs)</pre>
<pre style="margin:0; padding:0 ">3634:   );</pre>
<pre style="margin:0; padding:0 ">3635: </pre>
<pre style="margin:0; padding:0 ">3636: </pre>
<pre style="margin:0; padding:0 ">3637: </pre>
<pre style="margin:0; padding:0 ">3638: </pre>
<pre style="margin:0; padding:0 ">3639:   // Subregister 0 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">3640:   // R[wkup_detector0]: V(False)</pre>
<pre style="margin:0; padding:0 ">3641: </pre>
<pre style="margin:0; padding:0 ">3642:   // F[mode0]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3643:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3644:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3645:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3646:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3647:   ) u_wkup_detector0_mode0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3648:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3649:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3650: </pre>
<pre style="margin:0; padding:0 ">3651:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3652:     .we     (wkup_detector0_mode0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3653:     .wd     (wkup_detector0_mode0_wd),</pre>
<pre style="margin:0; padding:0 ">3654: </pre>
<pre style="margin:0; padding:0 ">3655:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3656:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3657:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3658: </pre>
<pre style="margin:0; padding:0 ">3659:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3660:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3661:     .q      (reg2hw.wkup_detector[0].mode.q ),</pre>
<pre style="margin:0; padding:0 ">3662: </pre>
<pre style="margin:0; padding:0 ">3663:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3664:     .qs     (wkup_detector0_mode0_qs)</pre>
<pre style="margin:0; padding:0 ">3665:   );</pre>
<pre style="margin:0; padding:0 ">3666: </pre>
<pre style="margin:0; padding:0 ">3667: </pre>
<pre style="margin:0; padding:0 ">3668:   // F[filter0]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3669:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3670:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3671:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3672:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3673:   ) u_wkup_detector0_filter0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3674:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3675:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3676: </pre>
<pre style="margin:0; padding:0 ">3677:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3678:     .we     (wkup_detector0_filter0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3679:     .wd     (wkup_detector0_filter0_wd),</pre>
<pre style="margin:0; padding:0 ">3680: </pre>
<pre style="margin:0; padding:0 ">3681:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3682:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3683:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3684: </pre>
<pre style="margin:0; padding:0 ">3685:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3686:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3687:     .q      (reg2hw.wkup_detector[0].filter.q ),</pre>
<pre style="margin:0; padding:0 ">3688: </pre>
<pre style="margin:0; padding:0 ">3689:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3690:     .qs     (wkup_detector0_filter0_qs)</pre>
<pre style="margin:0; padding:0 ">3691:   );</pre>
<pre style="margin:0; padding:0 ">3692: </pre>
<pre style="margin:0; padding:0 ">3693: </pre>
<pre style="margin:0; padding:0 ">3694:   // F[miodio0]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3695:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3696:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3697:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3698:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3699:   ) u_wkup_detector0_miodio0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3700:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3701:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3702: </pre>
<pre style="margin:0; padding:0 ">3703:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3704:     .we     (wkup_detector0_miodio0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3705:     .wd     (wkup_detector0_miodio0_wd),</pre>
<pre style="margin:0; padding:0 ">3706: </pre>
<pre style="margin:0; padding:0 ">3707:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3708:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3709:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3710: </pre>
<pre style="margin:0; padding:0 ">3711:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3712:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3713:     .q      (reg2hw.wkup_detector[0].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">3714: </pre>
<pre style="margin:0; padding:0 ">3715:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3716:     .qs     (wkup_detector0_miodio0_qs)</pre>
<pre style="margin:0; padding:0 ">3717:   );</pre>
<pre style="margin:0; padding:0 ">3718: </pre>
<pre style="margin:0; padding:0 ">3719: </pre>
<pre style="margin:0; padding:0 ">3720:   // Subregister 1 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">3721:   // R[wkup_detector1]: V(False)</pre>
<pre style="margin:0; padding:0 ">3722: </pre>
<pre style="margin:0; padding:0 ">3723:   // F[mode1]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3724:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3725:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3726:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3727:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3728:   ) u_wkup_detector1_mode1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3729:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3730:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3731: </pre>
<pre style="margin:0; padding:0 ">3732:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3733:     .we     (wkup_detector1_mode1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3734:     .wd     (wkup_detector1_mode1_wd),</pre>
<pre style="margin:0; padding:0 ">3735: </pre>
<pre style="margin:0; padding:0 ">3736:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3737:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3738:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3739: </pre>
<pre style="margin:0; padding:0 ">3740:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3741:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3742:     .q      (reg2hw.wkup_detector[1].mode.q ),</pre>
<pre style="margin:0; padding:0 ">3743: </pre>
<pre style="margin:0; padding:0 ">3744:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3745:     .qs     (wkup_detector1_mode1_qs)</pre>
<pre style="margin:0; padding:0 ">3746:   );</pre>
<pre style="margin:0; padding:0 ">3747: </pre>
<pre style="margin:0; padding:0 ">3748: </pre>
<pre style="margin:0; padding:0 ">3749:   // F[filter1]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3750:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3751:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3752:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3753:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3754:   ) u_wkup_detector1_filter1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3755:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3756:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3757: </pre>
<pre style="margin:0; padding:0 ">3758:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3759:     .we     (wkup_detector1_filter1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3760:     .wd     (wkup_detector1_filter1_wd),</pre>
<pre style="margin:0; padding:0 ">3761: </pre>
<pre style="margin:0; padding:0 ">3762:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3763:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3764:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3765: </pre>
<pre style="margin:0; padding:0 ">3766:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3767:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3768:     .q      (reg2hw.wkup_detector[1].filter.q ),</pre>
<pre style="margin:0; padding:0 ">3769: </pre>
<pre style="margin:0; padding:0 ">3770:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3771:     .qs     (wkup_detector1_filter1_qs)</pre>
<pre style="margin:0; padding:0 ">3772:   );</pre>
<pre style="margin:0; padding:0 ">3773: </pre>
<pre style="margin:0; padding:0 ">3774: </pre>
<pre style="margin:0; padding:0 ">3775:   // F[miodio1]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3776:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3777:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3778:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3779:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3780:   ) u_wkup_detector1_miodio1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3781:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3782:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3783: </pre>
<pre style="margin:0; padding:0 ">3784:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3785:     .we     (wkup_detector1_miodio1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3786:     .wd     (wkup_detector1_miodio1_wd),</pre>
<pre style="margin:0; padding:0 ">3787: </pre>
<pre style="margin:0; padding:0 ">3788:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3789:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3790:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3791: </pre>
<pre style="margin:0; padding:0 ">3792:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3793:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3794:     .q      (reg2hw.wkup_detector[1].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">3795: </pre>
<pre style="margin:0; padding:0 ">3796:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3797:     .qs     (wkup_detector1_miodio1_qs)</pre>
<pre style="margin:0; padding:0 ">3798:   );</pre>
<pre style="margin:0; padding:0 ">3799: </pre>
<pre style="margin:0; padding:0 ">3800: </pre>
<pre style="margin:0; padding:0 ">3801:   // Subregister 2 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">3802:   // R[wkup_detector2]: V(False)</pre>
<pre style="margin:0; padding:0 ">3803: </pre>
<pre style="margin:0; padding:0 ">3804:   // F[mode2]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3805:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3806:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3807:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3808:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3809:   ) u_wkup_detector2_mode2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3810:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3811:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3812: </pre>
<pre style="margin:0; padding:0 ">3813:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3814:     .we     (wkup_detector2_mode2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3815:     .wd     (wkup_detector2_mode2_wd),</pre>
<pre style="margin:0; padding:0 ">3816: </pre>
<pre style="margin:0; padding:0 ">3817:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3818:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3819:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3820: </pre>
<pre style="margin:0; padding:0 ">3821:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3822:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3823:     .q      (reg2hw.wkup_detector[2].mode.q ),</pre>
<pre style="margin:0; padding:0 ">3824: </pre>
<pre style="margin:0; padding:0 ">3825:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3826:     .qs     (wkup_detector2_mode2_qs)</pre>
<pre style="margin:0; padding:0 ">3827:   );</pre>
<pre style="margin:0; padding:0 ">3828: </pre>
<pre style="margin:0; padding:0 ">3829: </pre>
<pre style="margin:0; padding:0 ">3830:   // F[filter2]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3831:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3832:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3833:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3834:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3835:   ) u_wkup_detector2_filter2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3836:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3837:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3838: </pre>
<pre style="margin:0; padding:0 ">3839:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3840:     .we     (wkup_detector2_filter2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3841:     .wd     (wkup_detector2_filter2_wd),</pre>
<pre style="margin:0; padding:0 ">3842: </pre>
<pre style="margin:0; padding:0 ">3843:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3844:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3845:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3846: </pre>
<pre style="margin:0; padding:0 ">3847:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3848:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3849:     .q      (reg2hw.wkup_detector[2].filter.q ),</pre>
<pre style="margin:0; padding:0 ">3850: </pre>
<pre style="margin:0; padding:0 ">3851:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3852:     .qs     (wkup_detector2_filter2_qs)</pre>
<pre style="margin:0; padding:0 ">3853:   );</pre>
<pre style="margin:0; padding:0 ">3854: </pre>
<pre style="margin:0; padding:0 ">3855: </pre>
<pre style="margin:0; padding:0 ">3856:   // F[miodio2]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3857:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3858:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3859:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3860:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3861:   ) u_wkup_detector2_miodio2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3862:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3863:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3864: </pre>
<pre style="margin:0; padding:0 ">3865:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3866:     .we     (wkup_detector2_miodio2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3867:     .wd     (wkup_detector2_miodio2_wd),</pre>
<pre style="margin:0; padding:0 ">3868: </pre>
<pre style="margin:0; padding:0 ">3869:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3870:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3871:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3872: </pre>
<pre style="margin:0; padding:0 ">3873:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3874:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3875:     .q      (reg2hw.wkup_detector[2].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">3876: </pre>
<pre style="margin:0; padding:0 ">3877:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3878:     .qs     (wkup_detector2_miodio2_qs)</pre>
<pre style="margin:0; padding:0 ">3879:   );</pre>
<pre style="margin:0; padding:0 ">3880: </pre>
<pre style="margin:0; padding:0 ">3881: </pre>
<pre style="margin:0; padding:0 ">3882:   // Subregister 3 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">3883:   // R[wkup_detector3]: V(False)</pre>
<pre style="margin:0; padding:0 ">3884: </pre>
<pre style="margin:0; padding:0 ">3885:   // F[mode3]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3886:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3887:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3888:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3889:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3890:   ) u_wkup_detector3_mode3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3891:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3892:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3893: </pre>
<pre style="margin:0; padding:0 ">3894:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3895:     .we     (wkup_detector3_mode3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3896:     .wd     (wkup_detector3_mode3_wd),</pre>
<pre style="margin:0; padding:0 ">3897: </pre>
<pre style="margin:0; padding:0 ">3898:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3899:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3900:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3901: </pre>
<pre style="margin:0; padding:0 ">3902:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3903:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3904:     .q      (reg2hw.wkup_detector[3].mode.q ),</pre>
<pre style="margin:0; padding:0 ">3905: </pre>
<pre style="margin:0; padding:0 ">3906:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3907:     .qs     (wkup_detector3_mode3_qs)</pre>
<pre style="margin:0; padding:0 ">3908:   );</pre>
<pre style="margin:0; padding:0 ">3909: </pre>
<pre style="margin:0; padding:0 ">3910: </pre>
<pre style="margin:0; padding:0 ">3911:   // F[filter3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3912:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3913:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3914:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3915:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3916:   ) u_wkup_detector3_filter3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3917:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3918:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3919: </pre>
<pre style="margin:0; padding:0 ">3920:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3921:     .we     (wkup_detector3_filter3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3922:     .wd     (wkup_detector3_filter3_wd),</pre>
<pre style="margin:0; padding:0 ">3923: </pre>
<pre style="margin:0; padding:0 ">3924:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3925:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3926:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3927: </pre>
<pre style="margin:0; padding:0 ">3928:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3929:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3930:     .q      (reg2hw.wkup_detector[3].filter.q ),</pre>
<pre style="margin:0; padding:0 ">3931: </pre>
<pre style="margin:0; padding:0 ">3932:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3933:     .qs     (wkup_detector3_filter3_qs)</pre>
<pre style="margin:0; padding:0 ">3934:   );</pre>
<pre style="margin:0; padding:0 ">3935: </pre>
<pre style="margin:0; padding:0 ">3936: </pre>
<pre style="margin:0; padding:0 ">3937:   // F[miodio3]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3938:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3939:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3940:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3941:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3942:   ) u_wkup_detector3_miodio3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3943:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3944:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3945: </pre>
<pre style="margin:0; padding:0 ">3946:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3947:     .we     (wkup_detector3_miodio3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3948:     .wd     (wkup_detector3_miodio3_wd),</pre>
<pre style="margin:0; padding:0 ">3949: </pre>
<pre style="margin:0; padding:0 ">3950:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3951:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3952:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3953: </pre>
<pre style="margin:0; padding:0 ">3954:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3955:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3956:     .q      (reg2hw.wkup_detector[3].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">3957: </pre>
<pre style="margin:0; padding:0 ">3958:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3959:     .qs     (wkup_detector3_miodio3_qs)</pre>
<pre style="margin:0; padding:0 ">3960:   );</pre>
<pre style="margin:0; padding:0 ">3961: </pre>
<pre style="margin:0; padding:0 ">3962: </pre>
<pre style="margin:0; padding:0 ">3963:   // Subregister 4 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">3964:   // R[wkup_detector4]: V(False)</pre>
<pre style="margin:0; padding:0 ">3965: </pre>
<pre style="margin:0; padding:0 ">3966:   // F[mode4]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3967:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3968:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3969:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3970:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3971:   ) u_wkup_detector4_mode4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3972:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3973:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">3974: </pre>
<pre style="margin:0; padding:0 ">3975:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3976:     .we     (wkup_detector4_mode4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3977:     .wd     (wkup_detector4_mode4_wd),</pre>
<pre style="margin:0; padding:0 ">3978: </pre>
<pre style="margin:0; padding:0 ">3979:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3980:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3981:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">3982: </pre>
<pre style="margin:0; padding:0 ">3983:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3984:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3985:     .q      (reg2hw.wkup_detector[4].mode.q ),</pre>
<pre style="margin:0; padding:0 ">3986: </pre>
<pre style="margin:0; padding:0 ">3987:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3988:     .qs     (wkup_detector4_mode4_qs)</pre>
<pre style="margin:0; padding:0 ">3989:   );</pre>
<pre style="margin:0; padding:0 ">3990: </pre>
<pre style="margin:0; padding:0 ">3991: </pre>
<pre style="margin:0; padding:0 ">3992:   // F[filter4]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3993:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3994:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3995:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3996:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3997:   ) u_wkup_detector4_filter4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3998:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">3999:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4000: </pre>
<pre style="margin:0; padding:0 ">4001:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4002:     .we     (wkup_detector4_filter4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4003:     .wd     (wkup_detector4_filter4_wd),</pre>
<pre style="margin:0; padding:0 ">4004: </pre>
<pre style="margin:0; padding:0 ">4005:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4006:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4007:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4008: </pre>
<pre style="margin:0; padding:0 ">4009:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4010:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4011:     .q      (reg2hw.wkup_detector[4].filter.q ),</pre>
<pre style="margin:0; padding:0 ">4012: </pre>
<pre style="margin:0; padding:0 ">4013:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4014:     .qs     (wkup_detector4_filter4_qs)</pre>
<pre style="margin:0; padding:0 ">4015:   );</pre>
<pre style="margin:0; padding:0 ">4016: </pre>
<pre style="margin:0; padding:0 ">4017: </pre>
<pre style="margin:0; padding:0 ">4018:   // F[miodio4]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4019:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4020:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4021:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4022:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4023:   ) u_wkup_detector4_miodio4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4024:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4025:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4026: </pre>
<pre style="margin:0; padding:0 ">4027:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4028:     .we     (wkup_detector4_miodio4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4029:     .wd     (wkup_detector4_miodio4_wd),</pre>
<pre style="margin:0; padding:0 ">4030: </pre>
<pre style="margin:0; padding:0 ">4031:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4032:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4033:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4034: </pre>
<pre style="margin:0; padding:0 ">4035:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4036:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4037:     .q      (reg2hw.wkup_detector[4].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">4038: </pre>
<pre style="margin:0; padding:0 ">4039:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4040:     .qs     (wkup_detector4_miodio4_qs)</pre>
<pre style="margin:0; padding:0 ">4041:   );</pre>
<pre style="margin:0; padding:0 ">4042: </pre>
<pre style="margin:0; padding:0 ">4043: </pre>
<pre style="margin:0; padding:0 ">4044:   // Subregister 5 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">4045:   // R[wkup_detector5]: V(False)</pre>
<pre style="margin:0; padding:0 ">4046: </pre>
<pre style="margin:0; padding:0 ">4047:   // F[mode5]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4048:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4049:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4050:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4051:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4052:   ) u_wkup_detector5_mode5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4053:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4054:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4055: </pre>
<pre style="margin:0; padding:0 ">4056:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4057:     .we     (wkup_detector5_mode5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4058:     .wd     (wkup_detector5_mode5_wd),</pre>
<pre style="margin:0; padding:0 ">4059: </pre>
<pre style="margin:0; padding:0 ">4060:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4061:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4062:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4063: </pre>
<pre style="margin:0; padding:0 ">4064:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4065:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4066:     .q      (reg2hw.wkup_detector[5].mode.q ),</pre>
<pre style="margin:0; padding:0 ">4067: </pre>
<pre style="margin:0; padding:0 ">4068:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4069:     .qs     (wkup_detector5_mode5_qs)</pre>
<pre style="margin:0; padding:0 ">4070:   );</pre>
<pre style="margin:0; padding:0 ">4071: </pre>
<pre style="margin:0; padding:0 ">4072: </pre>
<pre style="margin:0; padding:0 ">4073:   // F[filter5]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4074:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4075:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4076:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4077:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4078:   ) u_wkup_detector5_filter5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4079:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4080:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4081: </pre>
<pre style="margin:0; padding:0 ">4082:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4083:     .we     (wkup_detector5_filter5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4084:     .wd     (wkup_detector5_filter5_wd),</pre>
<pre style="margin:0; padding:0 ">4085: </pre>
<pre style="margin:0; padding:0 ">4086:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4087:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4088:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4089: </pre>
<pre style="margin:0; padding:0 ">4090:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4091:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4092:     .q      (reg2hw.wkup_detector[5].filter.q ),</pre>
<pre style="margin:0; padding:0 ">4093: </pre>
<pre style="margin:0; padding:0 ">4094:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4095:     .qs     (wkup_detector5_filter5_qs)</pre>
<pre style="margin:0; padding:0 ">4096:   );</pre>
<pre style="margin:0; padding:0 ">4097: </pre>
<pre style="margin:0; padding:0 ">4098: </pre>
<pre style="margin:0; padding:0 ">4099:   // F[miodio5]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4100:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4101:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4102:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4103:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4104:   ) u_wkup_detector5_miodio5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4105:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4106:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4107: </pre>
<pre style="margin:0; padding:0 ">4108:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4109:     .we     (wkup_detector5_miodio5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4110:     .wd     (wkup_detector5_miodio5_wd),</pre>
<pre style="margin:0; padding:0 ">4111: </pre>
<pre style="margin:0; padding:0 ">4112:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4113:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4114:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4115: </pre>
<pre style="margin:0; padding:0 ">4116:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4117:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4118:     .q      (reg2hw.wkup_detector[5].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">4119: </pre>
<pre style="margin:0; padding:0 ">4120:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4121:     .qs     (wkup_detector5_miodio5_qs)</pre>
<pre style="margin:0; padding:0 ">4122:   );</pre>
<pre style="margin:0; padding:0 ">4123: </pre>
<pre style="margin:0; padding:0 ">4124: </pre>
<pre style="margin:0; padding:0 ">4125:   // Subregister 6 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">4126:   // R[wkup_detector6]: V(False)</pre>
<pre style="margin:0; padding:0 ">4127: </pre>
<pre style="margin:0; padding:0 ">4128:   // F[mode6]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4129:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4130:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4131:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4132:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4133:   ) u_wkup_detector6_mode6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4134:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4135:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4136: </pre>
<pre style="margin:0; padding:0 ">4137:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4138:     .we     (wkup_detector6_mode6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4139:     .wd     (wkup_detector6_mode6_wd),</pre>
<pre style="margin:0; padding:0 ">4140: </pre>
<pre style="margin:0; padding:0 ">4141:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4142:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4143:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4144: </pre>
<pre style="margin:0; padding:0 ">4145:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4146:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4147:     .q      (reg2hw.wkup_detector[6].mode.q ),</pre>
<pre style="margin:0; padding:0 ">4148: </pre>
<pre style="margin:0; padding:0 ">4149:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4150:     .qs     (wkup_detector6_mode6_qs)</pre>
<pre style="margin:0; padding:0 ">4151:   );</pre>
<pre style="margin:0; padding:0 ">4152: </pre>
<pre style="margin:0; padding:0 ">4153: </pre>
<pre style="margin:0; padding:0 ">4154:   // F[filter6]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4155:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4156:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4157:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4158:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4159:   ) u_wkup_detector6_filter6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4160:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4161:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4162: </pre>
<pre style="margin:0; padding:0 ">4163:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4164:     .we     (wkup_detector6_filter6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4165:     .wd     (wkup_detector6_filter6_wd),</pre>
<pre style="margin:0; padding:0 ">4166: </pre>
<pre style="margin:0; padding:0 ">4167:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4168:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4169:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4170: </pre>
<pre style="margin:0; padding:0 ">4171:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4172:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4173:     .q      (reg2hw.wkup_detector[6].filter.q ),</pre>
<pre style="margin:0; padding:0 ">4174: </pre>
<pre style="margin:0; padding:0 ">4175:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4176:     .qs     (wkup_detector6_filter6_qs)</pre>
<pre style="margin:0; padding:0 ">4177:   );</pre>
<pre style="margin:0; padding:0 ">4178: </pre>
<pre style="margin:0; padding:0 ">4179: </pre>
<pre style="margin:0; padding:0 ">4180:   // F[miodio6]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4181:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4182:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4183:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4184:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4185:   ) u_wkup_detector6_miodio6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4186:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4187:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4188: </pre>
<pre style="margin:0; padding:0 ">4189:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4190:     .we     (wkup_detector6_miodio6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4191:     .wd     (wkup_detector6_miodio6_wd),</pre>
<pre style="margin:0; padding:0 ">4192: </pre>
<pre style="margin:0; padding:0 ">4193:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4194:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4195:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4196: </pre>
<pre style="margin:0; padding:0 ">4197:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4198:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4199:     .q      (reg2hw.wkup_detector[6].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">4200: </pre>
<pre style="margin:0; padding:0 ">4201:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4202:     .qs     (wkup_detector6_miodio6_qs)</pre>
<pre style="margin:0; padding:0 ">4203:   );</pre>
<pre style="margin:0; padding:0 ">4204: </pre>
<pre style="margin:0; padding:0 ">4205: </pre>
<pre style="margin:0; padding:0 ">4206:   // Subregister 7 of Multireg wkup_detector</pre>
<pre style="margin:0; padding:0 ">4207:   // R[wkup_detector7]: V(False)</pre>
<pre style="margin:0; padding:0 ">4208: </pre>
<pre style="margin:0; padding:0 ">4209:   // F[mode7]: 2:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4210:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4211:     .DW      (3),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4212:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4213:     .RESVAL  (3'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4214:   ) u_wkup_detector7_mode7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4215:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4216:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4217: </pre>
<pre style="margin:0; padding:0 ">4218:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4219:     .we     (wkup_detector7_mode7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4220:     .wd     (wkup_detector7_mode7_wd),</pre>
<pre style="margin:0; padding:0 ">4221: </pre>
<pre style="margin:0; padding:0 ">4222:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4223:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4224:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4225: </pre>
<pre style="margin:0; padding:0 ">4226:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4227:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4228:     .q      (reg2hw.wkup_detector[7].mode.q ),</pre>
<pre style="margin:0; padding:0 ">4229: </pre>
<pre style="margin:0; padding:0 ">4230:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4231:     .qs     (wkup_detector7_mode7_qs)</pre>
<pre style="margin:0; padding:0 ">4232:   );</pre>
<pre style="margin:0; padding:0 ">4233: </pre>
<pre style="margin:0; padding:0 ">4234: </pre>
<pre style="margin:0; padding:0 ">4235:   // F[filter7]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4236:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4237:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4238:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4239:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4240:   ) u_wkup_detector7_filter7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4241:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4242:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4243: </pre>
<pre style="margin:0; padding:0 ">4244:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4245:     .we     (wkup_detector7_filter7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4246:     .wd     (wkup_detector7_filter7_wd),</pre>
<pre style="margin:0; padding:0 ">4247: </pre>
<pre style="margin:0; padding:0 ">4248:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4249:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4250:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4251: </pre>
<pre style="margin:0; padding:0 ">4252:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4253:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4254:     .q      (reg2hw.wkup_detector[7].filter.q ),</pre>
<pre style="margin:0; padding:0 ">4255: </pre>
<pre style="margin:0; padding:0 ">4256:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4257:     .qs     (wkup_detector7_filter7_qs)</pre>
<pre style="margin:0; padding:0 ">4258:   );</pre>
<pre style="margin:0; padding:0 ">4259: </pre>
<pre style="margin:0; padding:0 ">4260: </pre>
<pre style="margin:0; padding:0 ">4261:   // F[miodio7]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4262:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4263:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4264:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4265:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4266:   ) u_wkup_detector7_miodio7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4267:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4268:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4269: </pre>
<pre style="margin:0; padding:0 ">4270:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4271:     .we     (wkup_detector7_miodio7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4272:     .wd     (wkup_detector7_miodio7_wd),</pre>
<pre style="margin:0; padding:0 ">4273: </pre>
<pre style="margin:0; padding:0 ">4274:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4275:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4276:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4277: </pre>
<pre style="margin:0; padding:0 ">4278:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4279:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4280:     .q      (reg2hw.wkup_detector[7].miodio.q ),</pre>
<pre style="margin:0; padding:0 ">4281: </pre>
<pre style="margin:0; padding:0 ">4282:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4283:     .qs     (wkup_detector7_miodio7_qs)</pre>
<pre style="margin:0; padding:0 ">4284:   );</pre>
<pre style="margin:0; padding:0 ">4285: </pre>
<pre style="margin:0; padding:0 ">4286: </pre>
<pre style="margin:0; padding:0 ">4287: </pre>
<pre style="margin:0; padding:0 ">4288: </pre>
<pre style="margin:0; padding:0 ">4289:   // Subregister 0 of Multireg wkup_detector_cnt_th</pre>
<pre style="margin:0; padding:0 ">4290:   // R[wkup_detector_cnt_th0]: V(False)</pre>
<pre style="margin:0; padding:0 ">4291: </pre>
<pre style="margin:0; padding:0 ">4292:   // F[th0]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4293:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4294:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4295:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4296:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4297:   ) u_wkup_detector_cnt_th0_th0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4298:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4299:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4300: </pre>
<pre style="margin:0; padding:0 ">4301:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4302:     .we     (wkup_detector_cnt_th0_th0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4303:     .wd     (wkup_detector_cnt_th0_th0_wd),</pre>
<pre style="margin:0; padding:0 ">4304: </pre>
<pre style="margin:0; padding:0 ">4305:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4306:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4307:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4308: </pre>
<pre style="margin:0; padding:0 ">4309:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4310:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4311:     .q      (reg2hw.wkup_detector_cnt_th[0].q ),</pre>
<pre style="margin:0; padding:0 ">4312: </pre>
<pre style="margin:0; padding:0 ">4313:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4314:     .qs     (wkup_detector_cnt_th0_th0_qs)</pre>
<pre style="margin:0; padding:0 ">4315:   );</pre>
<pre style="margin:0; padding:0 ">4316: </pre>
<pre style="margin:0; padding:0 ">4317: </pre>
<pre style="margin:0; padding:0 ">4318:   // F[th1]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4319:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4320:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4321:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4322:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4323:   ) u_wkup_detector_cnt_th0_th1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4324:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4325:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4326: </pre>
<pre style="margin:0; padding:0 ">4327:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4328:     .we     (wkup_detector_cnt_th0_th1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4329:     .wd     (wkup_detector_cnt_th0_th1_wd),</pre>
<pre style="margin:0; padding:0 ">4330: </pre>
<pre style="margin:0; padding:0 ">4331:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4332:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4333:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4334: </pre>
<pre style="margin:0; padding:0 ">4335:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4336:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4337:     .q      (reg2hw.wkup_detector_cnt_th[1].q ),</pre>
<pre style="margin:0; padding:0 ">4338: </pre>
<pre style="margin:0; padding:0 ">4339:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4340:     .qs     (wkup_detector_cnt_th0_th1_qs)</pre>
<pre style="margin:0; padding:0 ">4341:   );</pre>
<pre style="margin:0; padding:0 ">4342: </pre>
<pre style="margin:0; padding:0 ">4343: </pre>
<pre style="margin:0; padding:0 ">4344:   // F[th2]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4345:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4346:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4347:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4348:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4349:   ) u_wkup_detector_cnt_th0_th2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4350:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4351:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4352: </pre>
<pre style="margin:0; padding:0 ">4353:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4354:     .we     (wkup_detector_cnt_th0_th2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4355:     .wd     (wkup_detector_cnt_th0_th2_wd),</pre>
<pre style="margin:0; padding:0 ">4356: </pre>
<pre style="margin:0; padding:0 ">4357:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4358:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4359:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4360: </pre>
<pre style="margin:0; padding:0 ">4361:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4362:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4363:     .q      (reg2hw.wkup_detector_cnt_th[2].q ),</pre>
<pre style="margin:0; padding:0 ">4364: </pre>
<pre style="margin:0; padding:0 ">4365:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4366:     .qs     (wkup_detector_cnt_th0_th2_qs)</pre>
<pre style="margin:0; padding:0 ">4367:   );</pre>
<pre style="margin:0; padding:0 ">4368: </pre>
<pre style="margin:0; padding:0 ">4369: </pre>
<pre style="margin:0; padding:0 ">4370:   // F[th3]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4371:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4372:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4373:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4374:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4375:   ) u_wkup_detector_cnt_th0_th3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4376:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4377:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4378: </pre>
<pre style="margin:0; padding:0 ">4379:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4380:     .we     (wkup_detector_cnt_th0_th3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4381:     .wd     (wkup_detector_cnt_th0_th3_wd),</pre>
<pre style="margin:0; padding:0 ">4382: </pre>
<pre style="margin:0; padding:0 ">4383:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4384:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4385:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4386: </pre>
<pre style="margin:0; padding:0 ">4387:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4388:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4389:     .q      (reg2hw.wkup_detector_cnt_th[3].q ),</pre>
<pre style="margin:0; padding:0 ">4390: </pre>
<pre style="margin:0; padding:0 ">4391:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4392:     .qs     (wkup_detector_cnt_th0_th3_qs)</pre>
<pre style="margin:0; padding:0 ">4393:   );</pre>
<pre style="margin:0; padding:0 ">4394: </pre>
<pre style="margin:0; padding:0 ">4395: </pre>
<pre style="margin:0; padding:0 ">4396:   // Subregister 4 of Multireg wkup_detector_cnt_th</pre>
<pre style="margin:0; padding:0 ">4397:   // R[wkup_detector_cnt_th1]: V(False)</pre>
<pre style="margin:0; padding:0 ">4398: </pre>
<pre style="margin:0; padding:0 ">4399:   // F[th4]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4400:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4401:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4402:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4403:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4404:   ) u_wkup_detector_cnt_th1_th4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4405:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4406:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4407: </pre>
<pre style="margin:0; padding:0 ">4408:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4409:     .we     (wkup_detector_cnt_th1_th4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4410:     .wd     (wkup_detector_cnt_th1_th4_wd),</pre>
<pre style="margin:0; padding:0 ">4411: </pre>
<pre style="margin:0; padding:0 ">4412:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4413:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4414:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4415: </pre>
<pre style="margin:0; padding:0 ">4416:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4417:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4418:     .q      (reg2hw.wkup_detector_cnt_th[4].q ),</pre>
<pre style="margin:0; padding:0 ">4419: </pre>
<pre style="margin:0; padding:0 ">4420:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4421:     .qs     (wkup_detector_cnt_th1_th4_qs)</pre>
<pre style="margin:0; padding:0 ">4422:   );</pre>
<pre style="margin:0; padding:0 ">4423: </pre>
<pre style="margin:0; padding:0 ">4424: </pre>
<pre style="margin:0; padding:0 ">4425:   // F[th5]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4426:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4427:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4428:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4429:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4430:   ) u_wkup_detector_cnt_th1_th5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4431:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4432:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4433: </pre>
<pre style="margin:0; padding:0 ">4434:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4435:     .we     (wkup_detector_cnt_th1_th5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4436:     .wd     (wkup_detector_cnt_th1_th5_wd),</pre>
<pre style="margin:0; padding:0 ">4437: </pre>
<pre style="margin:0; padding:0 ">4438:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4439:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4440:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4441: </pre>
<pre style="margin:0; padding:0 ">4442:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4443:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4444:     .q      (reg2hw.wkup_detector_cnt_th[5].q ),</pre>
<pre style="margin:0; padding:0 ">4445: </pre>
<pre style="margin:0; padding:0 ">4446:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4447:     .qs     (wkup_detector_cnt_th1_th5_qs)</pre>
<pre style="margin:0; padding:0 ">4448:   );</pre>
<pre style="margin:0; padding:0 ">4449: </pre>
<pre style="margin:0; padding:0 ">4450: </pre>
<pre style="margin:0; padding:0 ">4451:   // F[th6]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4452:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4453:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4454:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4455:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4456:   ) u_wkup_detector_cnt_th1_th6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4457:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4458:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4459: </pre>
<pre style="margin:0; padding:0 ">4460:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4461:     .we     (wkup_detector_cnt_th1_th6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4462:     .wd     (wkup_detector_cnt_th1_th6_wd),</pre>
<pre style="margin:0; padding:0 ">4463: </pre>
<pre style="margin:0; padding:0 ">4464:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4465:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4466:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4467: </pre>
<pre style="margin:0; padding:0 ">4468:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4469:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4470:     .q      (reg2hw.wkup_detector_cnt_th[6].q ),</pre>
<pre style="margin:0; padding:0 ">4471: </pre>
<pre style="margin:0; padding:0 ">4472:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4473:     .qs     (wkup_detector_cnt_th1_th6_qs)</pre>
<pre style="margin:0; padding:0 ">4474:   );</pre>
<pre style="margin:0; padding:0 ">4475: </pre>
<pre style="margin:0; padding:0 ">4476: </pre>
<pre style="margin:0; padding:0 ">4477:   // F[th7]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4478:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4479:     .DW      (8),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4480:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4481:     .RESVAL  (8'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4482:   ) u_wkup_detector_cnt_th1_th7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4483:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4484:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4485: </pre>
<pre style="margin:0; padding:0 ">4486:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4487:     .we     (wkup_detector_cnt_th1_th7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4488:     .wd     (wkup_detector_cnt_th1_th7_wd),</pre>
<pre style="margin:0; padding:0 ">4489: </pre>
<pre style="margin:0; padding:0 ">4490:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4491:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4492:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4493: </pre>
<pre style="margin:0; padding:0 ">4494:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4495:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4496:     .q      (reg2hw.wkup_detector_cnt_th[7].q ),</pre>
<pre style="margin:0; padding:0 ">4497: </pre>
<pre style="margin:0; padding:0 ">4498:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4499:     .qs     (wkup_detector_cnt_th1_th7_qs)</pre>
<pre style="margin:0; padding:0 ">4500:   );</pre>
<pre style="margin:0; padding:0 ">4501: </pre>
<pre style="margin:0; padding:0 ">4502: </pre>
<pre style="margin:0; padding:0 ">4503: </pre>
<pre style="margin:0; padding:0 ">4504: </pre>
<pre style="margin:0; padding:0 ">4505:   // Subregister 0 of Multireg wkup_detector_padsel</pre>
<pre style="margin:0; padding:0 ">4506:   // R[wkup_detector_padsel0]: V(False)</pre>
<pre style="margin:0; padding:0 ">4507: </pre>
<pre style="margin:0; padding:0 ">4508:   // F[sel0]: 4:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4509:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4510:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4511:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4512:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4513:   ) u_wkup_detector_padsel0_sel0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4514:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4515:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4516: </pre>
<pre style="margin:0; padding:0 ">4517:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4518:     .we     (wkup_detector_padsel0_sel0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4519:     .wd     (wkup_detector_padsel0_sel0_wd),</pre>
<pre style="margin:0; padding:0 ">4520: </pre>
<pre style="margin:0; padding:0 ">4521:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4522:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4523:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4524: </pre>
<pre style="margin:0; padding:0 ">4525:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4526:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4527:     .q      (reg2hw.wkup_detector_padsel[0].q ),</pre>
<pre style="margin:0; padding:0 ">4528: </pre>
<pre style="margin:0; padding:0 ">4529:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4530:     .qs     (wkup_detector_padsel0_sel0_qs)</pre>
<pre style="margin:0; padding:0 ">4531:   );</pre>
<pre style="margin:0; padding:0 ">4532: </pre>
<pre style="margin:0; padding:0 ">4533: </pre>
<pre style="margin:0; padding:0 ">4534:   // F[sel1]: 9:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4535:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4536:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4537:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4538:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4539:   ) u_wkup_detector_padsel0_sel1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4540:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4541:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4542: </pre>
<pre style="margin:0; padding:0 ">4543:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4544:     .we     (wkup_detector_padsel0_sel1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4545:     .wd     (wkup_detector_padsel0_sel1_wd),</pre>
<pre style="margin:0; padding:0 ">4546: </pre>
<pre style="margin:0; padding:0 ">4547:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4548:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4549:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4550: </pre>
<pre style="margin:0; padding:0 ">4551:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4552:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4553:     .q      (reg2hw.wkup_detector_padsel[1].q ),</pre>
<pre style="margin:0; padding:0 ">4554: </pre>
<pre style="margin:0; padding:0 ">4555:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4556:     .qs     (wkup_detector_padsel0_sel1_qs)</pre>
<pre style="margin:0; padding:0 ">4557:   );</pre>
<pre style="margin:0; padding:0 ">4558: </pre>
<pre style="margin:0; padding:0 ">4559: </pre>
<pre style="margin:0; padding:0 ">4560:   // F[sel2]: 14:10</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4561:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4562:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4563:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4564:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4565:   ) u_wkup_detector_padsel0_sel2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4566:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4567:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4568: </pre>
<pre style="margin:0; padding:0 ">4569:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4570:     .we     (wkup_detector_padsel0_sel2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4571:     .wd     (wkup_detector_padsel0_sel2_wd),</pre>
<pre style="margin:0; padding:0 ">4572: </pre>
<pre style="margin:0; padding:0 ">4573:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4574:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4575:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4576: </pre>
<pre style="margin:0; padding:0 ">4577:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4578:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4579:     .q      (reg2hw.wkup_detector_padsel[2].q ),</pre>
<pre style="margin:0; padding:0 ">4580: </pre>
<pre style="margin:0; padding:0 ">4581:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4582:     .qs     (wkup_detector_padsel0_sel2_qs)</pre>
<pre style="margin:0; padding:0 ">4583:   );</pre>
<pre style="margin:0; padding:0 ">4584: </pre>
<pre style="margin:0; padding:0 ">4585: </pre>
<pre style="margin:0; padding:0 ">4586:   // F[sel3]: 19:15</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4587:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4588:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4589:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4590:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4591:   ) u_wkup_detector_padsel0_sel3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4592:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4593:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4594: </pre>
<pre style="margin:0; padding:0 ">4595:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4596:     .we     (wkup_detector_padsel0_sel3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4597:     .wd     (wkup_detector_padsel0_sel3_wd),</pre>
<pre style="margin:0; padding:0 ">4598: </pre>
<pre style="margin:0; padding:0 ">4599:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4600:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4601:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4602: </pre>
<pre style="margin:0; padding:0 ">4603:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4604:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4605:     .q      (reg2hw.wkup_detector_padsel[3].q ),</pre>
<pre style="margin:0; padding:0 ">4606: </pre>
<pre style="margin:0; padding:0 ">4607:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4608:     .qs     (wkup_detector_padsel0_sel3_qs)</pre>
<pre style="margin:0; padding:0 ">4609:   );</pre>
<pre style="margin:0; padding:0 ">4610: </pre>
<pre style="margin:0; padding:0 ">4611: </pre>
<pre style="margin:0; padding:0 ">4612:   // F[sel4]: 24:20</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4613:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4614:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4615:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4616:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4617:   ) u_wkup_detector_padsel0_sel4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4618:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4619:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4620: </pre>
<pre style="margin:0; padding:0 ">4621:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4622:     .we     (wkup_detector_padsel0_sel4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4623:     .wd     (wkup_detector_padsel0_sel4_wd),</pre>
<pre style="margin:0; padding:0 ">4624: </pre>
<pre style="margin:0; padding:0 ">4625:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4626:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4627:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4628: </pre>
<pre style="margin:0; padding:0 ">4629:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4630:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4631:     .q      (reg2hw.wkup_detector_padsel[4].q ),</pre>
<pre style="margin:0; padding:0 ">4632: </pre>
<pre style="margin:0; padding:0 ">4633:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4634:     .qs     (wkup_detector_padsel0_sel4_qs)</pre>
<pre style="margin:0; padding:0 ">4635:   );</pre>
<pre style="margin:0; padding:0 ">4636: </pre>
<pre style="margin:0; padding:0 ">4637: </pre>
<pre style="margin:0; padding:0 ">4638:   // F[sel5]: 29:25</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4639:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4640:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4641:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4642:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4643:   ) u_wkup_detector_padsel0_sel5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4644:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4645:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4646: </pre>
<pre style="margin:0; padding:0 ">4647:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4648:     .we     (wkup_detector_padsel0_sel5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4649:     .wd     (wkup_detector_padsel0_sel5_wd),</pre>
<pre style="margin:0; padding:0 ">4650: </pre>
<pre style="margin:0; padding:0 ">4651:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4652:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4653:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4654: </pre>
<pre style="margin:0; padding:0 ">4655:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4656:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4657:     .q      (reg2hw.wkup_detector_padsel[5].q ),</pre>
<pre style="margin:0; padding:0 ">4658: </pre>
<pre style="margin:0; padding:0 ">4659:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4660:     .qs     (wkup_detector_padsel0_sel5_qs)</pre>
<pre style="margin:0; padding:0 ">4661:   );</pre>
<pre style="margin:0; padding:0 ">4662: </pre>
<pre style="margin:0; padding:0 ">4663: </pre>
<pre style="margin:0; padding:0 ">4664:   // Subregister 6 of Multireg wkup_detector_padsel</pre>
<pre style="margin:0; padding:0 ">4665:   // R[wkup_detector_padsel1]: V(False)</pre>
<pre style="margin:0; padding:0 ">4666: </pre>
<pre style="margin:0; padding:0 ">4667:   // F[sel6]: 4:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4668:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4669:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4670:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4671:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4672:   ) u_wkup_detector_padsel1_sel6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4673:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4674:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4675: </pre>
<pre style="margin:0; padding:0 ">4676:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4677:     .we     (wkup_detector_padsel1_sel6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4678:     .wd     (wkup_detector_padsel1_sel6_wd),</pre>
<pre style="margin:0; padding:0 ">4679: </pre>
<pre style="margin:0; padding:0 ">4680:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4681:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4682:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4683: </pre>
<pre style="margin:0; padding:0 ">4684:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4685:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4686:     .q      (reg2hw.wkup_detector_padsel[6].q ),</pre>
<pre style="margin:0; padding:0 ">4687: </pre>
<pre style="margin:0; padding:0 ">4688:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4689:     .qs     (wkup_detector_padsel1_sel6_qs)</pre>
<pre style="margin:0; padding:0 ">4690:   );</pre>
<pre style="margin:0; padding:0 ">4691: </pre>
<pre style="margin:0; padding:0 ">4692: </pre>
<pre style="margin:0; padding:0 ">4693:   // F[sel7]: 9:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4694:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4695:     .DW      (5),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4696:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4697:     .RESVAL  (5'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4698:   ) u_wkup_detector_padsel1_sel7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4699:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4700:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 ">4701: </pre>
<pre style="margin:0; padding:0 ">4702:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4703:     .we     (wkup_detector_padsel1_sel7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4704:     .wd     (wkup_detector_padsel1_sel7_wd),</pre>
<pre style="margin:0; padding:0 ">4705: </pre>
<pre style="margin:0; padding:0 ">4706:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4707:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4708:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 ">4709: </pre>
<pre style="margin:0; padding:0 ">4710:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4711:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4712:     .q      (reg2hw.wkup_detector_padsel[7].q ),</pre>
<pre style="margin:0; padding:0 ">4713: </pre>
<pre style="margin:0; padding:0 ">4714:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4715:     .qs     (wkup_detector_padsel1_sel7_qs)</pre>
<pre style="margin:0; padding:0 ">4716:   );</pre>
<pre style="margin:0; padding:0 ">4717: </pre>
<pre style="margin:0; padding:0 ">4718: </pre>
<pre style="margin:0; padding:0 ">4719: </pre>
<pre style="margin:0; padding:0 ">4720: </pre>
<pre style="margin:0; padding:0 ">4721:   // Subregister 0 of Multireg wkup_cause</pre>
<pre style="margin:0; padding:0 ">4722:   // R[wkup_cause]: V(True)</pre>
<pre style="margin:0; padding:0 ">4723: </pre>
<pre style="margin:0; padding:0 ">4724:   // F[cause0]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4725:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4726:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4727:   ) u_wkup_cause_cause0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4728:     .re     (wkup_cause_cause0_re),</pre>
<pre style="margin:0; padding:0 ">4729:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4730:     .we     (wkup_cause_cause0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4731:     .wd     (wkup_cause_cause0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4732:     .d      (hw2reg.wkup_cause[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4733:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4734:     .qe     (reg2hw.wkup_cause[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4735:     .q      (reg2hw.wkup_cause[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4736:     .qs     (wkup_cause_cause0_qs)</pre>
<pre style="margin:0; padding:0 ">4737:   );</pre>
<pre style="margin:0; padding:0 ">4738: </pre>
<pre style="margin:0; padding:0 ">4739: </pre>
<pre style="margin:0; padding:0 ">4740:   // F[cause1]: 1:1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4741:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4742:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4743:   ) u_wkup_cause_cause1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4744:     .re     (wkup_cause_cause1_re),</pre>
<pre style="margin:0; padding:0 ">4745:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4746:     .we     (wkup_cause_cause1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4747:     .wd     (wkup_cause_cause1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4748:     .d      (hw2reg.wkup_cause[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4749:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4750:     .qe     (reg2hw.wkup_cause[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4751:     .q      (reg2hw.wkup_cause[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4752:     .qs     (wkup_cause_cause1_qs)</pre>
<pre style="margin:0; padding:0 ">4753:   );</pre>
<pre style="margin:0; padding:0 ">4754: </pre>
<pre style="margin:0; padding:0 ">4755: </pre>
<pre style="margin:0; padding:0 ">4756:   // F[cause2]: 2:2</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4757:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4758:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4759:   ) u_wkup_cause_cause2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4760:     .re     (wkup_cause_cause2_re),</pre>
<pre style="margin:0; padding:0 ">4761:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4762:     .we     (wkup_cause_cause2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4763:     .wd     (wkup_cause_cause2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4764:     .d      (hw2reg.wkup_cause[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4765:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4766:     .qe     (reg2hw.wkup_cause[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4767:     .q      (reg2hw.wkup_cause[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4768:     .qs     (wkup_cause_cause2_qs)</pre>
<pre style="margin:0; padding:0 ">4769:   );</pre>
<pre style="margin:0; padding:0 ">4770: </pre>
<pre style="margin:0; padding:0 ">4771: </pre>
<pre style="margin:0; padding:0 ">4772:   // F[cause3]: 3:3</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4773:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4774:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4775:   ) u_wkup_cause_cause3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4776:     .re     (wkup_cause_cause3_re),</pre>
<pre style="margin:0; padding:0 ">4777:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4778:     .we     (wkup_cause_cause3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4779:     .wd     (wkup_cause_cause3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4780:     .d      (hw2reg.wkup_cause[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4781:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4782:     .qe     (reg2hw.wkup_cause[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4783:     .q      (reg2hw.wkup_cause[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4784:     .qs     (wkup_cause_cause3_qs)</pre>
<pre style="margin:0; padding:0 ">4785:   );</pre>
<pre style="margin:0; padding:0 ">4786: </pre>
<pre style="margin:0; padding:0 ">4787: </pre>
<pre style="margin:0; padding:0 ">4788:   // F[cause4]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4789:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4790:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4791:   ) u_wkup_cause_cause4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4792:     .re     (wkup_cause_cause4_re),</pre>
<pre style="margin:0; padding:0 ">4793:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4794:     .we     (wkup_cause_cause4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4795:     .wd     (wkup_cause_cause4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4796:     .d      (hw2reg.wkup_cause[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4797:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4798:     .qe     (reg2hw.wkup_cause[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4799:     .q      (reg2hw.wkup_cause[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4800:     .qs     (wkup_cause_cause4_qs)</pre>
<pre style="margin:0; padding:0 ">4801:   );</pre>
<pre style="margin:0; padding:0 ">4802: </pre>
<pre style="margin:0; padding:0 ">4803: </pre>
<pre style="margin:0; padding:0 ">4804:   // F[cause5]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4805:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4806:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4807:   ) u_wkup_cause_cause5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4808:     .re     (wkup_cause_cause5_re),</pre>
<pre style="margin:0; padding:0 ">4809:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4810:     .we     (wkup_cause_cause5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4811:     .wd     (wkup_cause_cause5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4812:     .d      (hw2reg.wkup_cause[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4813:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4814:     .qe     (reg2hw.wkup_cause[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4815:     .q      (reg2hw.wkup_cause[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4816:     .qs     (wkup_cause_cause5_qs)</pre>
<pre style="margin:0; padding:0 ">4817:   );</pre>
<pre style="margin:0; padding:0 ">4818: </pre>
<pre style="margin:0; padding:0 ">4819: </pre>
<pre style="margin:0; padding:0 ">4820:   // F[cause6]: 6:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4821:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4822:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4823:   ) u_wkup_cause_cause6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4824:     .re     (wkup_cause_cause6_re),</pre>
<pre style="margin:0; padding:0 ">4825:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4826:     .we     (wkup_cause_cause6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4827:     .wd     (wkup_cause_cause6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4828:     .d      (hw2reg.wkup_cause[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4829:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4830:     .qe     (reg2hw.wkup_cause[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4831:     .q      (reg2hw.wkup_cause[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4832:     .qs     (wkup_cause_cause6_qs)</pre>
<pre style="margin:0; padding:0 ">4833:   );</pre>
<pre style="margin:0; padding:0 ">4834: </pre>
<pre style="margin:0; padding:0 ">4835: </pre>
<pre style="margin:0; padding:0 ">4836:   // F[cause7]: 7:7</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4837:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4838:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4839:   ) u_wkup_cause_cause7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4840:     .re     (wkup_cause_cause7_re),</pre>
<pre style="margin:0; padding:0 ">4841:     // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4842:     .we     (wkup_cause_cause7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4843:     .wd     (wkup_cause_cause7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4844:     .d      (hw2reg.wkup_cause[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4845:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4846:     .qe     (reg2hw.wkup_cause[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4847:     .q      (reg2hw.wkup_cause[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4848:     .qs     (wkup_cause_cause7_qs)</pre>
<pre style="margin:0; padding:0 ">4849:   );</pre>
<pre style="margin:0; padding:0 ">4850: </pre>
<pre style="margin:0; padding:0 ">4851: </pre>
<pre style="margin:0; padding:0 ">4852: </pre>
<pre style="margin:0; padding:0 ">4853: </pre>
<pre style="margin:0; padding:0 ">4854: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4855:   logic [31:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4856:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4857:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4858:     addr_hit[ 0] = (reg_addr == PINMUX_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4859:     addr_hit[ 1] = (reg_addr == PINMUX_PERIPH_INSEL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4860:     addr_hit[ 2] = (reg_addr == PINMUX_PERIPH_INSEL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4861:     addr_hit[ 3] = (reg_addr == PINMUX_PERIPH_INSEL2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4862:     addr_hit[ 4] = (reg_addr == PINMUX_PERIPH_INSEL3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4863:     addr_hit[ 5] = (reg_addr == PINMUX_PERIPH_INSEL4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4864:     addr_hit[ 6] = (reg_addr == PINMUX_PERIPH_INSEL5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4865:     addr_hit[ 7] = (reg_addr == PINMUX_PERIPH_INSEL6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4866:     addr_hit[ 8] = (reg_addr == PINMUX_MIO_OUTSEL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4867:     addr_hit[ 9] = (reg_addr == PINMUX_MIO_OUTSEL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4868:     addr_hit[10] = (reg_addr == PINMUX_MIO_OUTSEL2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4869:     addr_hit[11] = (reg_addr == PINMUX_MIO_OUTSEL3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4870:     addr_hit[12] = (reg_addr == PINMUX_MIO_OUTSEL4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4871:     addr_hit[13] = (reg_addr == PINMUX_MIO_OUTSEL5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4872:     addr_hit[14] = (reg_addr == PINMUX_MIO_OUTSEL6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4873:     addr_hit[15] = (reg_addr == PINMUX_MIO_OUT_SLEEP_VAL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4874:     addr_hit[16] = (reg_addr == PINMUX_MIO_OUT_SLEEP_VAL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4875:     addr_hit[17] = (reg_addr == PINMUX_DIO_OUT_SLEEP_VAL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4876:     addr_hit[18] = (reg_addr == PINMUX_WKUP_DETECTOR_EN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4877:     addr_hit[19] = (reg_addr == PINMUX_WKUP_DETECTOR0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4878:     addr_hit[20] = (reg_addr == PINMUX_WKUP_DETECTOR1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4879:     addr_hit[21] = (reg_addr == PINMUX_WKUP_DETECTOR2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4880:     addr_hit[22] = (reg_addr == PINMUX_WKUP_DETECTOR3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4881:     addr_hit[23] = (reg_addr == PINMUX_WKUP_DETECTOR4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4882:     addr_hit[24] = (reg_addr == PINMUX_WKUP_DETECTOR5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4883:     addr_hit[25] = (reg_addr == PINMUX_WKUP_DETECTOR6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4884:     addr_hit[26] = (reg_addr == PINMUX_WKUP_DETECTOR7_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4885:     addr_hit[27] = (reg_addr == PINMUX_WKUP_DETECTOR_CNT_TH0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4886:     addr_hit[28] = (reg_addr == PINMUX_WKUP_DETECTOR_CNT_TH1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4887:     addr_hit[29] = (reg_addr == PINMUX_WKUP_DETECTOR_PADSEL0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4888:     addr_hit[30] = (reg_addr == PINMUX_WKUP_DETECTOR_PADSEL1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4889:     addr_hit[31] = (reg_addr == PINMUX_WKUP_CAUSE_OFFSET);</pre>
<pre style="margin:0; padding:0 ">4890:   end</pre>
<pre style="margin:0; padding:0 ">4891: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4892:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 ">4893: </pre>
<pre style="margin:0; padding:0 ">4894:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4895:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4896:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4897:     if (addr_hit[ 0] && reg_we && (PINMUX_PERMIT[ 0] != (PINMUX_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4898:     if (addr_hit[ 1] && reg_we && (PINMUX_PERMIT[ 1] != (PINMUX_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4899:     if (addr_hit[ 2] && reg_we && (PINMUX_PERMIT[ 2] != (PINMUX_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4900:     if (addr_hit[ 3] && reg_we && (PINMUX_PERMIT[ 3] != (PINMUX_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4901:     if (addr_hit[ 4] && reg_we && (PINMUX_PERMIT[ 4] != (PINMUX_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4902:     if (addr_hit[ 5] && reg_we && (PINMUX_PERMIT[ 5] != (PINMUX_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4903:     if (addr_hit[ 6] && reg_we && (PINMUX_PERMIT[ 6] != (PINMUX_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4904:     if (addr_hit[ 7] && reg_we && (PINMUX_PERMIT[ 7] != (PINMUX_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4905:     if (addr_hit[ 8] && reg_we && (PINMUX_PERMIT[ 8] != (PINMUX_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4906:     if (addr_hit[ 9] && reg_we && (PINMUX_PERMIT[ 9] != (PINMUX_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4907:     if (addr_hit[10] && reg_we && (PINMUX_PERMIT[10] != (PINMUX_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4908:     if (addr_hit[11] && reg_we && (PINMUX_PERMIT[11] != (PINMUX_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4909:     if (addr_hit[12] && reg_we && (PINMUX_PERMIT[12] != (PINMUX_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4910:     if (addr_hit[13] && reg_we && (PINMUX_PERMIT[13] != (PINMUX_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4911:     if (addr_hit[14] && reg_we && (PINMUX_PERMIT[14] != (PINMUX_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4912:     if (addr_hit[15] && reg_we && (PINMUX_PERMIT[15] != (PINMUX_PERMIT[15] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4913:     if (addr_hit[16] && reg_we && (PINMUX_PERMIT[16] != (PINMUX_PERMIT[16] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4914:     if (addr_hit[17] && reg_we && (PINMUX_PERMIT[17] != (PINMUX_PERMIT[17] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4915:     if (addr_hit[18] && reg_we && (PINMUX_PERMIT[18] != (PINMUX_PERMIT[18] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4916:     if (addr_hit[19] && reg_we && (PINMUX_PERMIT[19] != (PINMUX_PERMIT[19] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4917:     if (addr_hit[20] && reg_we && (PINMUX_PERMIT[20] != (PINMUX_PERMIT[20] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4918:     if (addr_hit[21] && reg_we && (PINMUX_PERMIT[21] != (PINMUX_PERMIT[21] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4919:     if (addr_hit[22] && reg_we && (PINMUX_PERMIT[22] != (PINMUX_PERMIT[22] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4920:     if (addr_hit[23] && reg_we && (PINMUX_PERMIT[23] != (PINMUX_PERMIT[23] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4921:     if (addr_hit[24] && reg_we && (PINMUX_PERMIT[24] != (PINMUX_PERMIT[24] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4922:     if (addr_hit[25] && reg_we && (PINMUX_PERMIT[25] != (PINMUX_PERMIT[25] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4923:     if (addr_hit[26] && reg_we && (PINMUX_PERMIT[26] != (PINMUX_PERMIT[26] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4924:     if (addr_hit[27] && reg_we && (PINMUX_PERMIT[27] != (PINMUX_PERMIT[27] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4925:     if (addr_hit[28] && reg_we && (PINMUX_PERMIT[28] != (PINMUX_PERMIT[28] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4926:     if (addr_hit[29] && reg_we && (PINMUX_PERMIT[29] != (PINMUX_PERMIT[29] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4927:     if (addr_hit[30] && reg_we && (PINMUX_PERMIT[30] != (PINMUX_PERMIT[30] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4928:     if (addr_hit[31] && reg_we && (PINMUX_PERMIT[31] != (PINMUX_PERMIT[31] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">4929:   end</pre>
<pre style="margin:0; padding:0 ">4930: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4931:   assign regen_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4932:   assign regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">4933: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4934:   assign periph_insel0_in0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4935:   assign periph_insel0_in0_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">4936: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4937:   assign periph_insel0_in1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4938:   assign periph_insel0_in1_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">4939: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4940:   assign periph_insel0_in2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4941:   assign periph_insel0_in2_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">4942: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4943:   assign periph_insel0_in3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4944:   assign periph_insel0_in3_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">4945: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4946:   assign periph_insel0_in4_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4947:   assign periph_insel0_in4_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">4948: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4949:   assign periph_insel1_in5_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4950:   assign periph_insel1_in5_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">4951: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4952:   assign periph_insel1_in6_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4953:   assign periph_insel1_in6_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">4954: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4955:   assign periph_insel1_in7_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4956:   assign periph_insel1_in7_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">4957: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4958:   assign periph_insel1_in8_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4959:   assign periph_insel1_in8_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">4960: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4961:   assign periph_insel1_in9_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4962:   assign periph_insel1_in9_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">4963: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4964:   assign periph_insel2_in10_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4965:   assign periph_insel2_in10_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">4966: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4967:   assign periph_insel2_in11_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4968:   assign periph_insel2_in11_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">4969: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4970:   assign periph_insel2_in12_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4971:   assign periph_insel2_in12_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">4972: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4973:   assign periph_insel2_in13_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4974:   assign periph_insel2_in13_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">4975: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4976:   assign periph_insel2_in14_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4977:   assign periph_insel2_in14_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">4978: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4979:   assign periph_insel3_in15_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4980:   assign periph_insel3_in15_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">4981: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4982:   assign periph_insel3_in16_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4983:   assign periph_insel3_in16_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">4984: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4985:   assign periph_insel3_in17_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4986:   assign periph_insel3_in17_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">4987: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4988:   assign periph_insel3_in18_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4989:   assign periph_insel3_in18_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">4990: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4991:   assign periph_insel3_in19_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4992:   assign periph_insel3_in19_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">4993: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4994:   assign periph_insel4_in20_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4995:   assign periph_insel4_in20_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">4996: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4997:   assign periph_insel4_in21_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">4998:   assign periph_insel4_in21_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">4999: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5000:   assign periph_insel4_in22_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5001:   assign periph_insel4_in22_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5002: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5003:   assign periph_insel4_in23_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5004:   assign periph_insel4_in23_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5005: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5006:   assign periph_insel4_in24_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5007:   assign periph_insel4_in24_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5008: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5009:   assign periph_insel5_in25_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5010:   assign periph_insel5_in25_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5011: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5012:   assign periph_insel5_in26_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5013:   assign periph_insel5_in26_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5014: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5015:   assign periph_insel5_in27_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5016:   assign periph_insel5_in27_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5017: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5018:   assign periph_insel5_in28_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5019:   assign periph_insel5_in28_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5020: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5021:   assign periph_insel5_in29_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5022:   assign periph_insel5_in29_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5023: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5024:   assign periph_insel6_in30_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5025:   assign periph_insel6_in30_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5026: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5027:   assign periph_insel6_in31_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5028:   assign periph_insel6_in31_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5029: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5030:   assign mio_outsel0_out0_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5031:   assign mio_outsel0_out0_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5032: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5033:   assign mio_outsel0_out1_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5034:   assign mio_outsel0_out1_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5035: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5036:   assign mio_outsel0_out2_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5037:   assign mio_outsel0_out2_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5038: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5039:   assign mio_outsel0_out3_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5040:   assign mio_outsel0_out3_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5041: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5042:   assign mio_outsel0_out4_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5043:   assign mio_outsel0_out4_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5044: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5045:   assign mio_outsel1_out5_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5046:   assign mio_outsel1_out5_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5047: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5048:   assign mio_outsel1_out6_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5049:   assign mio_outsel1_out6_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5050: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5051:   assign mio_outsel1_out7_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5052:   assign mio_outsel1_out7_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5053: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5054:   assign mio_outsel1_out8_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5055:   assign mio_outsel1_out8_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5056: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5057:   assign mio_outsel1_out9_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5058:   assign mio_outsel1_out9_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5059: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5060:   assign mio_outsel2_out10_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5061:   assign mio_outsel2_out10_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5062: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5063:   assign mio_outsel2_out11_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5064:   assign mio_outsel2_out11_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5065: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5066:   assign mio_outsel2_out12_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5067:   assign mio_outsel2_out12_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5068: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5069:   assign mio_outsel2_out13_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5070:   assign mio_outsel2_out13_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5071: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5072:   assign mio_outsel2_out14_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5073:   assign mio_outsel2_out14_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5074: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5075:   assign mio_outsel3_out15_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5076:   assign mio_outsel3_out15_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5077: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5078:   assign mio_outsel3_out16_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5079:   assign mio_outsel3_out16_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5080: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5081:   assign mio_outsel3_out17_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5082:   assign mio_outsel3_out17_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5083: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5084:   assign mio_outsel3_out18_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5085:   assign mio_outsel3_out18_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5086: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5087:   assign mio_outsel3_out19_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5088:   assign mio_outsel3_out19_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5089: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5090:   assign mio_outsel4_out20_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5091:   assign mio_outsel4_out20_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5092: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5093:   assign mio_outsel4_out21_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5094:   assign mio_outsel4_out21_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5095: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5096:   assign mio_outsel4_out22_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5097:   assign mio_outsel4_out22_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5098: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5099:   assign mio_outsel4_out23_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5100:   assign mio_outsel4_out23_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5101: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5102:   assign mio_outsel4_out24_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5103:   assign mio_outsel4_out24_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5104: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5105:   assign mio_outsel5_out25_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5106:   assign mio_outsel5_out25_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5107: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5108:   assign mio_outsel5_out26_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5109:   assign mio_outsel5_out26_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5110: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5111:   assign mio_outsel5_out27_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5112:   assign mio_outsel5_out27_wd = reg_wdata[17:12];</pre>
<pre style="margin:0; padding:0 ">5113: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5114:   assign mio_outsel5_out28_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5115:   assign mio_outsel5_out28_wd = reg_wdata[23:18];</pre>
<pre style="margin:0; padding:0 ">5116: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5117:   assign mio_outsel5_out29_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5118:   assign mio_outsel5_out29_wd = reg_wdata[29:24];</pre>
<pre style="margin:0; padding:0 ">5119: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5120:   assign mio_outsel6_out30_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5121:   assign mio_outsel6_out30_wd = reg_wdata[5:0];</pre>
<pre style="margin:0; padding:0 ">5122: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5123:   assign mio_outsel6_out31_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5124:   assign mio_outsel6_out31_wd = reg_wdata[11:6];</pre>
<pre style="margin:0; padding:0 ">5125: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5126:   assign mio_out_sleep_val0_out0_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5127:   assign mio_out_sleep_val0_out0_wd = reg_wdata[1:0];</pre>
<pre style="margin:0; padding:0 ">5128: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5129:   assign mio_out_sleep_val0_out1_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5130:   assign mio_out_sleep_val0_out1_wd = reg_wdata[3:2];</pre>
<pre style="margin:0; padding:0 ">5131: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5132:   assign mio_out_sleep_val0_out2_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5133:   assign mio_out_sleep_val0_out2_wd = reg_wdata[5:4];</pre>
<pre style="margin:0; padding:0 ">5134: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5135:   assign mio_out_sleep_val0_out3_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5136:   assign mio_out_sleep_val0_out3_wd = reg_wdata[7:6];</pre>
<pre style="margin:0; padding:0 ">5137: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5138:   assign mio_out_sleep_val0_out4_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5139:   assign mio_out_sleep_val0_out4_wd = reg_wdata[9:8];</pre>
<pre style="margin:0; padding:0 ">5140: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5141:   assign mio_out_sleep_val0_out5_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5142:   assign mio_out_sleep_val0_out5_wd = reg_wdata[11:10];</pre>
<pre style="margin:0; padding:0 ">5143: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5144:   assign mio_out_sleep_val0_out6_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5145:   assign mio_out_sleep_val0_out6_wd = reg_wdata[13:12];</pre>
<pre style="margin:0; padding:0 ">5146: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5147:   assign mio_out_sleep_val0_out7_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5148:   assign mio_out_sleep_val0_out7_wd = reg_wdata[15:14];</pre>
<pre style="margin:0; padding:0 ">5149: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5150:   assign mio_out_sleep_val0_out8_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5151:   assign mio_out_sleep_val0_out8_wd = reg_wdata[17:16];</pre>
<pre style="margin:0; padding:0 ">5152: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5153:   assign mio_out_sleep_val0_out9_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5154:   assign mio_out_sleep_val0_out9_wd = reg_wdata[19:18];</pre>
<pre style="margin:0; padding:0 ">5155: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5156:   assign mio_out_sleep_val0_out10_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5157:   assign mio_out_sleep_val0_out10_wd = reg_wdata[21:20];</pre>
<pre style="margin:0; padding:0 ">5158: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5159:   assign mio_out_sleep_val0_out11_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5160:   assign mio_out_sleep_val0_out11_wd = reg_wdata[23:22];</pre>
<pre style="margin:0; padding:0 ">5161: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5162:   assign mio_out_sleep_val0_out12_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5163:   assign mio_out_sleep_val0_out12_wd = reg_wdata[25:24];</pre>
<pre style="margin:0; padding:0 ">5164: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5165:   assign mio_out_sleep_val0_out13_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5166:   assign mio_out_sleep_val0_out13_wd = reg_wdata[27:26];</pre>
<pre style="margin:0; padding:0 ">5167: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5168:   assign mio_out_sleep_val0_out14_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5169:   assign mio_out_sleep_val0_out14_wd = reg_wdata[29:28];</pre>
<pre style="margin:0; padding:0 ">5170: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5171:   assign mio_out_sleep_val0_out15_we = addr_hit[15] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5172:   assign mio_out_sleep_val0_out15_wd = reg_wdata[31:30];</pre>
<pre style="margin:0; padding:0 ">5173: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5174:   assign mio_out_sleep_val1_out16_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5175:   assign mio_out_sleep_val1_out16_wd = reg_wdata[1:0];</pre>
<pre style="margin:0; padding:0 ">5176: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5177:   assign mio_out_sleep_val1_out17_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5178:   assign mio_out_sleep_val1_out17_wd = reg_wdata[3:2];</pre>
<pre style="margin:0; padding:0 ">5179: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5180:   assign mio_out_sleep_val1_out18_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5181:   assign mio_out_sleep_val1_out18_wd = reg_wdata[5:4];</pre>
<pre style="margin:0; padding:0 ">5182: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5183:   assign mio_out_sleep_val1_out19_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5184:   assign mio_out_sleep_val1_out19_wd = reg_wdata[7:6];</pre>
<pre style="margin:0; padding:0 ">5185: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5186:   assign mio_out_sleep_val1_out20_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5187:   assign mio_out_sleep_val1_out20_wd = reg_wdata[9:8];</pre>
<pre style="margin:0; padding:0 ">5188: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5189:   assign mio_out_sleep_val1_out21_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5190:   assign mio_out_sleep_val1_out21_wd = reg_wdata[11:10];</pre>
<pre style="margin:0; padding:0 ">5191: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5192:   assign mio_out_sleep_val1_out22_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5193:   assign mio_out_sleep_val1_out22_wd = reg_wdata[13:12];</pre>
<pre style="margin:0; padding:0 ">5194: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5195:   assign mio_out_sleep_val1_out23_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5196:   assign mio_out_sleep_val1_out23_wd = reg_wdata[15:14];</pre>
<pre style="margin:0; padding:0 ">5197: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5198:   assign mio_out_sleep_val1_out24_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5199:   assign mio_out_sleep_val1_out24_wd = reg_wdata[17:16];</pre>
<pre style="margin:0; padding:0 ">5200: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5201:   assign mio_out_sleep_val1_out25_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5202:   assign mio_out_sleep_val1_out25_wd = reg_wdata[19:18];</pre>
<pre style="margin:0; padding:0 ">5203: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5204:   assign mio_out_sleep_val1_out26_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5205:   assign mio_out_sleep_val1_out26_wd = reg_wdata[21:20];</pre>
<pre style="margin:0; padding:0 ">5206: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5207:   assign mio_out_sleep_val1_out27_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5208:   assign mio_out_sleep_val1_out27_wd = reg_wdata[23:22];</pre>
<pre style="margin:0; padding:0 ">5209: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5210:   assign mio_out_sleep_val1_out28_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5211:   assign mio_out_sleep_val1_out28_wd = reg_wdata[25:24];</pre>
<pre style="margin:0; padding:0 ">5212: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5213:   assign mio_out_sleep_val1_out29_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5214:   assign mio_out_sleep_val1_out29_wd = reg_wdata[27:26];</pre>
<pre style="margin:0; padding:0 ">5215: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5216:   assign mio_out_sleep_val1_out30_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5217:   assign mio_out_sleep_val1_out30_wd = reg_wdata[29:28];</pre>
<pre style="margin:0; padding:0 ">5218: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5219:   assign mio_out_sleep_val1_out31_we = addr_hit[16] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5220:   assign mio_out_sleep_val1_out31_wd = reg_wdata[31:30];</pre>
<pre style="margin:0; padding:0 ">5221: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5222:   assign dio_out_sleep_val_out0_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5223:   assign dio_out_sleep_val_out0_wd = reg_wdata[1:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5224:   assign dio_out_sleep_val_out0_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5225: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5226:   assign dio_out_sleep_val_out1_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5227:   assign dio_out_sleep_val_out1_wd = reg_wdata[3:2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5228:   assign dio_out_sleep_val_out1_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5229: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5230:   assign dio_out_sleep_val_out2_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5231:   assign dio_out_sleep_val_out2_wd = reg_wdata[5:4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5232:   assign dio_out_sleep_val_out2_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5233: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5234:   assign dio_out_sleep_val_out3_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5235:   assign dio_out_sleep_val_out3_wd = reg_wdata[7:6];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5236:   assign dio_out_sleep_val_out3_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5237: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5238:   assign dio_out_sleep_val_out4_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5239:   assign dio_out_sleep_val_out4_wd = reg_wdata[9:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5240:   assign dio_out_sleep_val_out4_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5241: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5242:   assign dio_out_sleep_val_out5_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5243:   assign dio_out_sleep_val_out5_wd = reg_wdata[11:10];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5244:   assign dio_out_sleep_val_out5_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5245: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5246:   assign dio_out_sleep_val_out6_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5247:   assign dio_out_sleep_val_out6_wd = reg_wdata[13:12];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5248:   assign dio_out_sleep_val_out6_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5249: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5250:   assign dio_out_sleep_val_out7_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5251:   assign dio_out_sleep_val_out7_wd = reg_wdata[15:14];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5252:   assign dio_out_sleep_val_out7_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5253: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5254:   assign dio_out_sleep_val_out8_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5255:   assign dio_out_sleep_val_out8_wd = reg_wdata[17:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5256:   assign dio_out_sleep_val_out8_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5257: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5258:   assign dio_out_sleep_val_out9_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5259:   assign dio_out_sleep_val_out9_wd = reg_wdata[19:18];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5260:   assign dio_out_sleep_val_out9_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5261: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5262:   assign dio_out_sleep_val_out10_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5263:   assign dio_out_sleep_val_out10_wd = reg_wdata[21:20];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5264:   assign dio_out_sleep_val_out10_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5265: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5266:   assign dio_out_sleep_val_out11_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5267:   assign dio_out_sleep_val_out11_wd = reg_wdata[23:22];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5268:   assign dio_out_sleep_val_out11_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5269: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5270:   assign dio_out_sleep_val_out12_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5271:   assign dio_out_sleep_val_out12_wd = reg_wdata[25:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5272:   assign dio_out_sleep_val_out12_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5273: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5274:   assign dio_out_sleep_val_out13_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5275:   assign dio_out_sleep_val_out13_wd = reg_wdata[27:26];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5276:   assign dio_out_sleep_val_out13_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5277: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5278:   assign dio_out_sleep_val_out14_we = addr_hit[17] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5279:   assign dio_out_sleep_val_out14_wd = reg_wdata[29:28];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5280:   assign dio_out_sleep_val_out14_re = addr_hit[17] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5281: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5282:   assign wkup_detector_en_en0_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5283:   assign wkup_detector_en_en0_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 ">5284: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5285:   assign wkup_detector_en_en1_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5286:   assign wkup_detector_en_en1_wd = reg_wdata[1];</pre>
<pre style="margin:0; padding:0 ">5287: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5288:   assign wkup_detector_en_en2_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5289:   assign wkup_detector_en_en2_wd = reg_wdata[2];</pre>
<pre style="margin:0; padding:0 ">5290: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5291:   assign wkup_detector_en_en3_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5292:   assign wkup_detector_en_en3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5293: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5294:   assign wkup_detector_en_en4_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5295:   assign wkup_detector_en_en4_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5296: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5297:   assign wkup_detector_en_en5_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5298:   assign wkup_detector_en_en5_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 ">5299: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5300:   assign wkup_detector_en_en6_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5301:   assign wkup_detector_en_en6_wd = reg_wdata[6];</pre>
<pre style="margin:0; padding:0 ">5302: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5303:   assign wkup_detector_en_en7_we = addr_hit[18] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5304:   assign wkup_detector_en_en7_wd = reg_wdata[7];</pre>
<pre style="margin:0; padding:0 ">5305: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5306:   assign wkup_detector0_mode0_we = addr_hit[19] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5307:   assign wkup_detector0_mode0_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5308: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5309:   assign wkup_detector0_filter0_we = addr_hit[19] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5310:   assign wkup_detector0_filter0_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5311: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5312:   assign wkup_detector0_miodio0_we = addr_hit[19] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5313:   assign wkup_detector0_miodio0_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5314: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5315:   assign wkup_detector1_mode1_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5316:   assign wkup_detector1_mode1_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5317: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5318:   assign wkup_detector1_filter1_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5319:   assign wkup_detector1_filter1_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5320: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5321:   assign wkup_detector1_miodio1_we = addr_hit[20] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5322:   assign wkup_detector1_miodio1_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5323: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5324:   assign wkup_detector2_mode2_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5325:   assign wkup_detector2_mode2_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5326: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5327:   assign wkup_detector2_filter2_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5328:   assign wkup_detector2_filter2_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5329: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5330:   assign wkup_detector2_miodio2_we = addr_hit[21] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5331:   assign wkup_detector2_miodio2_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5332: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5333:   assign wkup_detector3_mode3_we = addr_hit[22] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5334:   assign wkup_detector3_mode3_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5335: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5336:   assign wkup_detector3_filter3_we = addr_hit[22] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5337:   assign wkup_detector3_filter3_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5338: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5339:   assign wkup_detector3_miodio3_we = addr_hit[22] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5340:   assign wkup_detector3_miodio3_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5341: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5342:   assign wkup_detector4_mode4_we = addr_hit[23] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5343:   assign wkup_detector4_mode4_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5344: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5345:   assign wkup_detector4_filter4_we = addr_hit[23] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5346:   assign wkup_detector4_filter4_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5347: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5348:   assign wkup_detector4_miodio4_we = addr_hit[23] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5349:   assign wkup_detector4_miodio4_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5350: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5351:   assign wkup_detector5_mode5_we = addr_hit[24] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5352:   assign wkup_detector5_mode5_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5353: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5354:   assign wkup_detector5_filter5_we = addr_hit[24] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5355:   assign wkup_detector5_filter5_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5356: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5357:   assign wkup_detector5_miodio5_we = addr_hit[24] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5358:   assign wkup_detector5_miodio5_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5359: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5360:   assign wkup_detector6_mode6_we = addr_hit[25] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5361:   assign wkup_detector6_mode6_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5362: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5363:   assign wkup_detector6_filter6_we = addr_hit[25] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5364:   assign wkup_detector6_filter6_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5365: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5366:   assign wkup_detector6_miodio6_we = addr_hit[25] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5367:   assign wkup_detector6_miodio6_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5368: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5369:   assign wkup_detector7_mode7_we = addr_hit[26] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5370:   assign wkup_detector7_mode7_wd = reg_wdata[2:0];</pre>
<pre style="margin:0; padding:0 ">5371: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5372:   assign wkup_detector7_filter7_we = addr_hit[26] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5373:   assign wkup_detector7_filter7_wd = reg_wdata[3];</pre>
<pre style="margin:0; padding:0 ">5374: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5375:   assign wkup_detector7_miodio7_we = addr_hit[26] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5376:   assign wkup_detector7_miodio7_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 ">5377: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5378:   assign wkup_detector_cnt_th0_th0_we = addr_hit[27] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5379:   assign wkup_detector_cnt_th0_th0_wd = reg_wdata[7:0];</pre>
<pre style="margin:0; padding:0 ">5380: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5381:   assign wkup_detector_cnt_th0_th1_we = addr_hit[27] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5382:   assign wkup_detector_cnt_th0_th1_wd = reg_wdata[15:8];</pre>
<pre style="margin:0; padding:0 ">5383: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5384:   assign wkup_detector_cnt_th0_th2_we = addr_hit[27] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5385:   assign wkup_detector_cnt_th0_th2_wd = reg_wdata[23:16];</pre>
<pre style="margin:0; padding:0 ">5386: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5387:   assign wkup_detector_cnt_th0_th3_we = addr_hit[27] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5388:   assign wkup_detector_cnt_th0_th3_wd = reg_wdata[31:24];</pre>
<pre style="margin:0; padding:0 ">5389: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5390:   assign wkup_detector_cnt_th1_th4_we = addr_hit[28] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5391:   assign wkup_detector_cnt_th1_th4_wd = reg_wdata[7:0];</pre>
<pre style="margin:0; padding:0 ">5392: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5393:   assign wkup_detector_cnt_th1_th5_we = addr_hit[28] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5394:   assign wkup_detector_cnt_th1_th5_wd = reg_wdata[15:8];</pre>
<pre style="margin:0; padding:0 ">5395: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5396:   assign wkup_detector_cnt_th1_th6_we = addr_hit[28] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5397:   assign wkup_detector_cnt_th1_th6_wd = reg_wdata[23:16];</pre>
<pre style="margin:0; padding:0 ">5398: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5399:   assign wkup_detector_cnt_th1_th7_we = addr_hit[28] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5400:   assign wkup_detector_cnt_th1_th7_wd = reg_wdata[31:24];</pre>
<pre style="margin:0; padding:0 ">5401: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5402:   assign wkup_detector_padsel0_sel0_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5403:   assign wkup_detector_padsel0_sel0_wd = reg_wdata[4:0];</pre>
<pre style="margin:0; padding:0 ">5404: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5405:   assign wkup_detector_padsel0_sel1_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5406:   assign wkup_detector_padsel0_sel1_wd = reg_wdata[9:5];</pre>
<pre style="margin:0; padding:0 ">5407: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5408:   assign wkup_detector_padsel0_sel2_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5409:   assign wkup_detector_padsel0_sel2_wd = reg_wdata[14:10];</pre>
<pre style="margin:0; padding:0 ">5410: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5411:   assign wkup_detector_padsel0_sel3_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5412:   assign wkup_detector_padsel0_sel3_wd = reg_wdata[19:15];</pre>
<pre style="margin:0; padding:0 ">5413: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5414:   assign wkup_detector_padsel0_sel4_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5415:   assign wkup_detector_padsel0_sel4_wd = reg_wdata[24:20];</pre>
<pre style="margin:0; padding:0 ">5416: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5417:   assign wkup_detector_padsel0_sel5_we = addr_hit[29] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5418:   assign wkup_detector_padsel0_sel5_wd = reg_wdata[29:25];</pre>
<pre style="margin:0; padding:0 ">5419: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5420:   assign wkup_detector_padsel1_sel6_we = addr_hit[30] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5421:   assign wkup_detector_padsel1_sel6_wd = reg_wdata[4:0];</pre>
<pre style="margin:0; padding:0 ">5422: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5423:   assign wkup_detector_padsel1_sel7_we = addr_hit[30] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5424:   assign wkup_detector_padsel1_sel7_wd = reg_wdata[9:5];</pre>
<pre style="margin:0; padding:0 ">5425: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5426:   assign wkup_cause_cause0_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5427:   assign wkup_cause_cause0_wd = reg_wdata[0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5428:   assign wkup_cause_cause0_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5429: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5430:   assign wkup_cause_cause1_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5431:   assign wkup_cause_cause1_wd = reg_wdata[1];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5432:   assign wkup_cause_cause1_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5433: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5434:   assign wkup_cause_cause2_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5435:   assign wkup_cause_cause2_wd = reg_wdata[2];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5436:   assign wkup_cause_cause2_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5437: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5438:   assign wkup_cause_cause3_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5439:   assign wkup_cause_cause3_wd = reg_wdata[3];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5440:   assign wkup_cause_cause3_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5441: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5442:   assign wkup_cause_cause4_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5443:   assign wkup_cause_cause4_wd = reg_wdata[4];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5444:   assign wkup_cause_cause4_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5445: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5446:   assign wkup_cause_cause5_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5447:   assign wkup_cause_cause5_wd = reg_wdata[5];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5448:   assign wkup_cause_cause5_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5449: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5450:   assign wkup_cause_cause6_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5451:   assign wkup_cause_cause6_wd = reg_wdata[6];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5452:   assign wkup_cause_cause6_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5453: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5454:   assign wkup_cause_cause7_we = addr_hit[31] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5455:   assign wkup_cause_cause7_wd = reg_wdata[7];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5456:   assign wkup_cause_cause7_re = addr_hit[31] && reg_re;</pre>
<pre style="margin:0; padding:0 ">5457: </pre>
<pre style="margin:0; padding:0 ">5458:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5459:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5460:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5461:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5462:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5463:         reg_rdata_next[0] = regen_qs;</pre>
<pre style="margin:0; padding:0 ">5464:       end</pre>
<pre style="margin:0; padding:0 ">5465: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5466:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5467:         reg_rdata_next[5:0] = periph_insel0_in0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5468:         reg_rdata_next[11:6] = periph_insel0_in1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5469:         reg_rdata_next[17:12] = periph_insel0_in2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5470:         reg_rdata_next[23:18] = periph_insel0_in3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5471:         reg_rdata_next[29:24] = periph_insel0_in4_qs;</pre>
<pre style="margin:0; padding:0 ">5472:       end</pre>
<pre style="margin:0; padding:0 ">5473: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5474:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5475:         reg_rdata_next[5:0] = periph_insel1_in5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5476:         reg_rdata_next[11:6] = periph_insel1_in6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5477:         reg_rdata_next[17:12] = periph_insel1_in7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5478:         reg_rdata_next[23:18] = periph_insel1_in8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5479:         reg_rdata_next[29:24] = periph_insel1_in9_qs;</pre>
<pre style="margin:0; padding:0 ">5480:       end</pre>
<pre style="margin:0; padding:0 ">5481: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5482:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5483:         reg_rdata_next[5:0] = periph_insel2_in10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5484:         reg_rdata_next[11:6] = periph_insel2_in11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5485:         reg_rdata_next[17:12] = periph_insel2_in12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5486:         reg_rdata_next[23:18] = periph_insel2_in13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5487:         reg_rdata_next[29:24] = periph_insel2_in14_qs;</pre>
<pre style="margin:0; padding:0 ">5488:       end</pre>
<pre style="margin:0; padding:0 ">5489: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5490:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5491:         reg_rdata_next[5:0] = periph_insel3_in15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5492:         reg_rdata_next[11:6] = periph_insel3_in16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5493:         reg_rdata_next[17:12] = periph_insel3_in17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5494:         reg_rdata_next[23:18] = periph_insel3_in18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5495:         reg_rdata_next[29:24] = periph_insel3_in19_qs;</pre>
<pre style="margin:0; padding:0 ">5496:       end</pre>
<pre style="margin:0; padding:0 ">5497: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5498:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5499:         reg_rdata_next[5:0] = periph_insel4_in20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5500:         reg_rdata_next[11:6] = periph_insel4_in21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5501:         reg_rdata_next[17:12] = periph_insel4_in22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5502:         reg_rdata_next[23:18] = periph_insel4_in23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5503:         reg_rdata_next[29:24] = periph_insel4_in24_qs;</pre>
<pre style="margin:0; padding:0 ">5504:       end</pre>
<pre style="margin:0; padding:0 ">5505: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5506:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5507:         reg_rdata_next[5:0] = periph_insel5_in25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5508:         reg_rdata_next[11:6] = periph_insel5_in26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5509:         reg_rdata_next[17:12] = periph_insel5_in27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5510:         reg_rdata_next[23:18] = periph_insel5_in28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5511:         reg_rdata_next[29:24] = periph_insel5_in29_qs;</pre>
<pre style="margin:0; padding:0 ">5512:       end</pre>
<pre style="margin:0; padding:0 ">5513: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5514:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5515:         reg_rdata_next[5:0] = periph_insel6_in30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5516:         reg_rdata_next[11:6] = periph_insel6_in31_qs;</pre>
<pre style="margin:0; padding:0 ">5517:       end</pre>
<pre style="margin:0; padding:0 ">5518: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5519:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5520:         reg_rdata_next[5:0] = mio_outsel0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5521:         reg_rdata_next[11:6] = mio_outsel0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5522:         reg_rdata_next[17:12] = mio_outsel0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5523:         reg_rdata_next[23:18] = mio_outsel0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5524:         reg_rdata_next[29:24] = mio_outsel0_out4_qs;</pre>
<pre style="margin:0; padding:0 ">5525:       end</pre>
<pre style="margin:0; padding:0 ">5526: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5527:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5528:         reg_rdata_next[5:0] = mio_outsel1_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5529:         reg_rdata_next[11:6] = mio_outsel1_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5530:         reg_rdata_next[17:12] = mio_outsel1_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5531:         reg_rdata_next[23:18] = mio_outsel1_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5532:         reg_rdata_next[29:24] = mio_outsel1_out9_qs;</pre>
<pre style="margin:0; padding:0 ">5533:       end</pre>
<pre style="margin:0; padding:0 ">5534: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5535:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5536:         reg_rdata_next[5:0] = mio_outsel2_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5537:         reg_rdata_next[11:6] = mio_outsel2_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5538:         reg_rdata_next[17:12] = mio_outsel2_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5539:         reg_rdata_next[23:18] = mio_outsel2_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5540:         reg_rdata_next[29:24] = mio_outsel2_out14_qs;</pre>
<pre style="margin:0; padding:0 ">5541:       end</pre>
<pre style="margin:0; padding:0 ">5542: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5543:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5544:         reg_rdata_next[5:0] = mio_outsel3_out15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5545:         reg_rdata_next[11:6] = mio_outsel3_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5546:         reg_rdata_next[17:12] = mio_outsel3_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5547:         reg_rdata_next[23:18] = mio_outsel3_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5548:         reg_rdata_next[29:24] = mio_outsel3_out19_qs;</pre>
<pre style="margin:0; padding:0 ">5549:       end</pre>
<pre style="margin:0; padding:0 ">5550: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5551:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5552:         reg_rdata_next[5:0] = mio_outsel4_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5553:         reg_rdata_next[11:6] = mio_outsel4_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5554:         reg_rdata_next[17:12] = mio_outsel4_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5555:         reg_rdata_next[23:18] = mio_outsel4_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5556:         reg_rdata_next[29:24] = mio_outsel4_out24_qs;</pre>
<pre style="margin:0; padding:0 ">5557:       end</pre>
<pre style="margin:0; padding:0 ">5558: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5559:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5560:         reg_rdata_next[5:0] = mio_outsel5_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5561:         reg_rdata_next[11:6] = mio_outsel5_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5562:         reg_rdata_next[17:12] = mio_outsel5_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5563:         reg_rdata_next[23:18] = mio_outsel5_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5564:         reg_rdata_next[29:24] = mio_outsel5_out29_qs;</pre>
<pre style="margin:0; padding:0 ">5565:       end</pre>
<pre style="margin:0; padding:0 ">5566: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5567:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5568:         reg_rdata_next[5:0] = mio_outsel6_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5569:         reg_rdata_next[11:6] = mio_outsel6_out31_qs;</pre>
<pre style="margin:0; padding:0 ">5570:       end</pre>
<pre style="margin:0; padding:0 ">5571: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5572:       addr_hit[15]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5573:         reg_rdata_next[1:0] = mio_out_sleep_val0_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5574:         reg_rdata_next[3:2] = mio_out_sleep_val0_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5575:         reg_rdata_next[5:4] = mio_out_sleep_val0_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5576:         reg_rdata_next[7:6] = mio_out_sleep_val0_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5577:         reg_rdata_next[9:8] = mio_out_sleep_val0_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5578:         reg_rdata_next[11:10] = mio_out_sleep_val0_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5579:         reg_rdata_next[13:12] = mio_out_sleep_val0_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5580:         reg_rdata_next[15:14] = mio_out_sleep_val0_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5581:         reg_rdata_next[17:16] = mio_out_sleep_val0_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5582:         reg_rdata_next[19:18] = mio_out_sleep_val0_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5583:         reg_rdata_next[21:20] = mio_out_sleep_val0_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5584:         reg_rdata_next[23:22] = mio_out_sleep_val0_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5585:         reg_rdata_next[25:24] = mio_out_sleep_val0_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5586:         reg_rdata_next[27:26] = mio_out_sleep_val0_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5587:         reg_rdata_next[29:28] = mio_out_sleep_val0_out14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5588:         reg_rdata_next[31:30] = mio_out_sleep_val0_out15_qs;</pre>
<pre style="margin:0; padding:0 ">5589:       end</pre>
<pre style="margin:0; padding:0 ">5590: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5591:       addr_hit[16]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5592:         reg_rdata_next[1:0] = mio_out_sleep_val1_out16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5593:         reg_rdata_next[3:2] = mio_out_sleep_val1_out17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5594:         reg_rdata_next[5:4] = mio_out_sleep_val1_out18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5595:         reg_rdata_next[7:6] = mio_out_sleep_val1_out19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5596:         reg_rdata_next[9:8] = mio_out_sleep_val1_out20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5597:         reg_rdata_next[11:10] = mio_out_sleep_val1_out21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5598:         reg_rdata_next[13:12] = mio_out_sleep_val1_out22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5599:         reg_rdata_next[15:14] = mio_out_sleep_val1_out23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5600:         reg_rdata_next[17:16] = mio_out_sleep_val1_out24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5601:         reg_rdata_next[19:18] = mio_out_sleep_val1_out25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5602:         reg_rdata_next[21:20] = mio_out_sleep_val1_out26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5603:         reg_rdata_next[23:22] = mio_out_sleep_val1_out27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5604:         reg_rdata_next[25:24] = mio_out_sleep_val1_out28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5605:         reg_rdata_next[27:26] = mio_out_sleep_val1_out29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5606:         reg_rdata_next[29:28] = mio_out_sleep_val1_out30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5607:         reg_rdata_next[31:30] = mio_out_sleep_val1_out31_qs;</pre>
<pre style="margin:0; padding:0 ">5608:       end</pre>
<pre style="margin:0; padding:0 ">5609: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5610:       addr_hit[17]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5611:         reg_rdata_next[1:0] = dio_out_sleep_val_out0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5612:         reg_rdata_next[3:2] = dio_out_sleep_val_out1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5613:         reg_rdata_next[5:4] = dio_out_sleep_val_out2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5614:         reg_rdata_next[7:6] = dio_out_sleep_val_out3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5615:         reg_rdata_next[9:8] = dio_out_sleep_val_out4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5616:         reg_rdata_next[11:10] = dio_out_sleep_val_out5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5617:         reg_rdata_next[13:12] = dio_out_sleep_val_out6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5618:         reg_rdata_next[15:14] = dio_out_sleep_val_out7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5619:         reg_rdata_next[17:16] = dio_out_sleep_val_out8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5620:         reg_rdata_next[19:18] = dio_out_sleep_val_out9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5621:         reg_rdata_next[21:20] = dio_out_sleep_val_out10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5622:         reg_rdata_next[23:22] = dio_out_sleep_val_out11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5623:         reg_rdata_next[25:24] = dio_out_sleep_val_out12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5624:         reg_rdata_next[27:26] = dio_out_sleep_val_out13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5625:         reg_rdata_next[29:28] = dio_out_sleep_val_out14_qs;</pre>
<pre style="margin:0; padding:0 ">5626:       end</pre>
<pre style="margin:0; padding:0 ">5627: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5628:       addr_hit[18]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5629:         reg_rdata_next[0] = wkup_detector_en_en0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5630:         reg_rdata_next[1] = wkup_detector_en_en1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5631:         reg_rdata_next[2] = wkup_detector_en_en2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5632:         reg_rdata_next[3] = wkup_detector_en_en3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5633:         reg_rdata_next[4] = wkup_detector_en_en4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5634:         reg_rdata_next[5] = wkup_detector_en_en5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5635:         reg_rdata_next[6] = wkup_detector_en_en6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5636:         reg_rdata_next[7] = wkup_detector_en_en7_qs;</pre>
<pre style="margin:0; padding:0 ">5637:       end</pre>
<pre style="margin:0; padding:0 ">5638: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5639:       addr_hit[19]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5640:         reg_rdata_next[2:0] = wkup_detector0_mode0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5641:         reg_rdata_next[3] = wkup_detector0_filter0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5642:         reg_rdata_next[4] = wkup_detector0_miodio0_qs;</pre>
<pre style="margin:0; padding:0 ">5643:       end</pre>
<pre style="margin:0; padding:0 ">5644: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5645:       addr_hit[20]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5646:         reg_rdata_next[2:0] = wkup_detector1_mode1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5647:         reg_rdata_next[3] = wkup_detector1_filter1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5648:         reg_rdata_next[4] = wkup_detector1_miodio1_qs;</pre>
<pre style="margin:0; padding:0 ">5649:       end</pre>
<pre style="margin:0; padding:0 ">5650: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5651:       addr_hit[21]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5652:         reg_rdata_next[2:0] = wkup_detector2_mode2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5653:         reg_rdata_next[3] = wkup_detector2_filter2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5654:         reg_rdata_next[4] = wkup_detector2_miodio2_qs;</pre>
<pre style="margin:0; padding:0 ">5655:       end</pre>
<pre style="margin:0; padding:0 ">5656: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5657:       addr_hit[22]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5658:         reg_rdata_next[2:0] = wkup_detector3_mode3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5659:         reg_rdata_next[3] = wkup_detector3_filter3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5660:         reg_rdata_next[4] = wkup_detector3_miodio3_qs;</pre>
<pre style="margin:0; padding:0 ">5661:       end</pre>
<pre style="margin:0; padding:0 ">5662: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5663:       addr_hit[23]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5664:         reg_rdata_next[2:0] = wkup_detector4_mode4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5665:         reg_rdata_next[3] = wkup_detector4_filter4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5666:         reg_rdata_next[4] = wkup_detector4_miodio4_qs;</pre>
<pre style="margin:0; padding:0 ">5667:       end</pre>
<pre style="margin:0; padding:0 ">5668: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5669:       addr_hit[24]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5670:         reg_rdata_next[2:0] = wkup_detector5_mode5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5671:         reg_rdata_next[3] = wkup_detector5_filter5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5672:         reg_rdata_next[4] = wkup_detector5_miodio5_qs;</pre>
<pre style="margin:0; padding:0 ">5673:       end</pre>
<pre style="margin:0; padding:0 ">5674: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5675:       addr_hit[25]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5676:         reg_rdata_next[2:0] = wkup_detector6_mode6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5677:         reg_rdata_next[3] = wkup_detector6_filter6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5678:         reg_rdata_next[4] = wkup_detector6_miodio6_qs;</pre>
<pre style="margin:0; padding:0 ">5679:       end</pre>
<pre style="margin:0; padding:0 ">5680: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5681:       addr_hit[26]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5682:         reg_rdata_next[2:0] = wkup_detector7_mode7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5683:         reg_rdata_next[3] = wkup_detector7_filter7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5684:         reg_rdata_next[4] = wkup_detector7_miodio7_qs;</pre>
<pre style="margin:0; padding:0 ">5685:       end</pre>
<pre style="margin:0; padding:0 ">5686: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5687:       addr_hit[27]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5688:         reg_rdata_next[7:0] = wkup_detector_cnt_th0_th0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5689:         reg_rdata_next[15:8] = wkup_detector_cnt_th0_th1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5690:         reg_rdata_next[23:16] = wkup_detector_cnt_th0_th2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5691:         reg_rdata_next[31:24] = wkup_detector_cnt_th0_th3_qs;</pre>
<pre style="margin:0; padding:0 ">5692:       end</pre>
<pre style="margin:0; padding:0 ">5693: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5694:       addr_hit[28]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5695:         reg_rdata_next[7:0] = wkup_detector_cnt_th1_th4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5696:         reg_rdata_next[15:8] = wkup_detector_cnt_th1_th5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5697:         reg_rdata_next[23:16] = wkup_detector_cnt_th1_th6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5698:         reg_rdata_next[31:24] = wkup_detector_cnt_th1_th7_qs;</pre>
<pre style="margin:0; padding:0 ">5699:       end</pre>
<pre style="margin:0; padding:0 ">5700: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5701:       addr_hit[29]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5702:         reg_rdata_next[4:0] = wkup_detector_padsel0_sel0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5703:         reg_rdata_next[9:5] = wkup_detector_padsel0_sel1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5704:         reg_rdata_next[14:10] = wkup_detector_padsel0_sel2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5705:         reg_rdata_next[19:15] = wkup_detector_padsel0_sel3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5706:         reg_rdata_next[24:20] = wkup_detector_padsel0_sel4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5707:         reg_rdata_next[29:25] = wkup_detector_padsel0_sel5_qs;</pre>
<pre style="margin:0; padding:0 ">5708:       end</pre>
<pre style="margin:0; padding:0 ">5709: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5710:       addr_hit[30]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5711:         reg_rdata_next[4:0] = wkup_detector_padsel1_sel6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5712:         reg_rdata_next[9:5] = wkup_detector_padsel1_sel7_qs;</pre>
<pre style="margin:0; padding:0 ">5713:       end</pre>
<pre style="margin:0; padding:0 ">5714: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5715:       addr_hit[31]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5716:         reg_rdata_next[0] = wkup_cause_cause0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5717:         reg_rdata_next[1] = wkup_cause_cause1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5718:         reg_rdata_next[2] = wkup_cause_cause2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5719:         reg_rdata_next[3] = wkup_cause_cause3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5720:         reg_rdata_next[4] = wkup_cause_cause4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5721:         reg_rdata_next[5] = wkup_cause_cause5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5722:         reg_rdata_next[6] = wkup_cause_cause6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5723:         reg_rdata_next[7] = wkup_cause_cause7_qs;</pre>
<pre style="margin:0; padding:0 ">5724:       end</pre>
<pre style="margin:0; padding:0 ">5725: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5726:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">5727:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">5728:       end</pre>
<pre style="margin:0; padding:0 ">5729:     endcase</pre>
<pre style="margin:0; padding:0 ">5730:   end</pre>
<pre style="margin:0; padding:0 ">5731: </pre>
<pre style="margin:0; padding:0 ">5732:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">5733:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 ">5734:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 ">5735: </pre>
<pre style="margin:0; padding:0 ">5736:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 ">5737: </pre>
<pre style="margin:0; padding:0 ">5738:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 ">5739: </pre>
<pre style="margin:0; padding:0 ">5740:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">5741:   // property by mistake</pre>
<pre style="margin:0; padding:0 ">5742:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 ">5743: </pre>
<pre style="margin:0; padding:0 ">5744: endmodule</pre>
<pre style="margin:0; padding:0 ">5745: </pre>
</body>
</html>
