קובץ זה מסביר את מבנה היררכיית קבצי ה-VHDL והרכיבים בתוכנית שלנו. 
סדר הקבצים מטה הוא גם סדר הקומפילציה (כל הקבצים הממוספרים 1 ראשונים וכך הלאה) :

1. Adder- ארכיטקטורה של רכיב מחבר-מחסר (מחבר עם או בלי Carry-in) של שני ווקטורים באורך N ביטים.
2. top - המערכת כולה, מורכב מכל תתי המודולים המצויינים לעיל. אותות הכניסה שלה הם clk,ena,rst,cond,din ואות היציאה הוא detect.
 ** aux_package - ספריית ה-components של המערכת שלנו בה מוגדרים כל הentities שיצרנו בארכיטקטורות שהוזכרו קודם.

בנוסף, המערכת טוב מורכבת מהרכיבים הבאים, אשר בדקנו וכתבנו במודולים נפרדים שלבסוף נכנסו לtop ביחד:
 sync delay - ארכיטקטורה של רכיב המוציא את אות הdin שנכנס אליו במחזור שעון הנוכחי והקודם.
condition- ארכיטקטורה של רכיב הבודק אם שני המספרים האחרונים שנכנסו בdin מקיימים את התנאי cond. בודק זאת באמצעות חיסורם תוך שימוש בAdder.
counter- סופר את כמות הפעמים הרצופות שהתנאי מתקיים. סופר עד 7 ומתאפס כאשר התנאי לא מתקיים.
detector- ארכיטקטורה של רכיב המזהה אם counter=7 או לא. כל עוד הוא שווה 7 detector מוציא 1.



