TimeQuest Timing Analyzer report for BoardTest
Sun Apr 15 19:08:04 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 13. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 14. Slow Model Hold: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 19. Slow Model Minimum Pulse Width: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clk'
 34. Fast Model Setup: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 35. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 36. Fast Model Hold: 'clk'
 37. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 38. Fast Model Hold: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 39. Fast Model Minimum Pulse Width: 'clk'
 40. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 41. Fast Model Minimum Pulse Width: 'regmap:Registers|reg_controller:RegCont|state.wd2'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; Clock Name                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; clk                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                               ;
; clk_div:U_1HzClkDivider|clk_out                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out }                   ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regmap:Registers|reg_controller:RegCont|state.wd2 } ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 205.89 MHz ; 205.89 MHz      ; clk                             ;      ;
; 355.37 MHz ; 355.37 MHz      ; clk_div:U_1HzClkDivider|clk_out ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow Model Setup Summary                                                   ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -4.402 ; -398.056      ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.196 ; -11.290       ;
; clk_div:U_1HzClkDivider|clk_out                   ; -1.814 ; -11.086       ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                    ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; regmap:Registers|reg_controller:RegCont|state.wd2 ; -0.061 ; -0.061        ;
; clk                                               ; 0.499  ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out                   ; 0.499  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -1.941 ; -249.769      ;
; clk_div:U_1HzClkDivider|clk_out                   ; -0.742 ; -13.356       ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.500  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -4.402 ; counter[1]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.805      ;
; -4.296 ; current_State                         ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.699      ;
; -4.230 ; counter[1]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.633      ;
; -4.173 ; counter[4]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.576      ;
; -4.162 ; current_State                         ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.565      ;
; -4.125 ; counter[1]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.524      ;
; -4.112 ; current_State                         ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.511      ;
; -4.099 ; counter[4]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.502      ;
; -4.088 ; counter[2]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.491      ;
; -4.054 ; counter[3]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.457      ;
; -4.011 ; counter[6]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.410      ;
; -3.998 ; counter[6]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.401      ;
; -3.962 ; counter[2]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.365      ;
; -3.910 ; counter[3]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.309      ;
; -3.909 ; counter[4]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.308      ;
; -3.881 ; counter[5]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.280      ;
; -3.863 ; counter[3]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.266      ;
; -3.858 ; counter[2]                            ; motor_pwm:Motor_1|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.641     ; 4.257      ;
; -3.857 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.012      ; 4.909      ;
; -3.839 ; motor_pwm:Motor_1|pulsecount[0]       ; motor_pwm:Motor_2|pwm                 ; clk                             ; clk         ; 1.000        ; 0.004      ; 4.883      ;
; -3.808 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.012      ; 4.860      ;
; -3.775 ; counter[5]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.178      ;
; -3.768 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.012      ; 4.820      ;
; -3.767 ; counter[1]                            ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.643     ; 4.164      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.731 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.767      ;
; -3.719 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.012      ; 4.771      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.714 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.750      ;
; -3.704 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[5]        ; clk                             ; clk         ; 1.000        ; -0.012     ; 4.732      ;
; -3.703 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[4]        ; clk                             ; clk         ; 1.000        ; -0.012     ; 4.731      ;
; -3.703 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[7]        ; clk                             ; clk         ; 1.000        ; -0.012     ; 4.731      ;
; -3.700 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[11]       ; clk                             ; clk         ; 1.000        ; -0.012     ; 4.728      ;
; -3.700 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[6]        ; clk                             ; clk         ; 1.000        ; -0.012     ; 4.728      ;
; -3.700 ; counter[6]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.103      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.689 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.730      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.684 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.720      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.681 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.722      ;
; -3.677 ; clk_div:U_1HzClkDivider|cnt[14]       ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.000      ; 4.717      ;
; -3.673 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 4.722      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.667 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.004     ; 4.703      ;
; -3.654 ; counter[5]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.637     ; 4.057      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.642 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.683      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.634 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.001      ; 4.675      ;
; -3.592 ; current_State                         ; motor_pwm:Motor_5|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.643     ; 3.989      ;
; -3.584 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 4.633      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                     ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -2.196 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.851      ; 2.466      ;
; -1.743 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.011      ; 2.127      ;
; -1.727 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.851      ; 1.997      ;
; -1.695 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.012      ; 2.262      ;
; -1.675 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.850      ; 1.977      ;
; -1.554 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.012      ; 2.121      ;
; -1.488 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.012      ; 2.055      ;
; -1.319 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.011      ; 1.703      ;
; -1.267 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.849      ; 1.952      ;
; -1.106 ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.012      ; 1.673      ;
; -1.074 ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.009      ; 1.638      ;
; -1.046 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.851      ; 1.952      ;
; -0.594 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 1.013      ; 0.952      ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.814 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.854      ;
; -1.728 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.768      ;
; -1.642 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.682      ;
; -1.571 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.611      ;
; -1.566 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.606      ;
; -1.556 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.596      ;
; -1.480 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.520      ;
; -1.479 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.519      ;
; -1.470 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.510      ;
; -1.394 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.434      ;
; -1.393 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.433      ;
; -1.384 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.424      ;
; -1.308 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.348      ;
; -1.307 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.222 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.262      ;
; -1.221 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.261      ;
; -1.184 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.224      ;
; -1.140 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.180      ;
; -1.135 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.175      ;
; -1.098 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.138      ;
; -1.092 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.132      ;
; -1.054 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.094      ;
; -1.049 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.089      ;
; -1.012 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.052      ;
; -1.003 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.043      ;
; -0.968 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.008      ;
; -0.926 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.966      ;
; -0.917 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.957      ;
; -0.793 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.833      ;
; -0.743 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.783      ;
; -0.699 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.005     ; 1.734      ;
; -0.488 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.528      ;
; -0.461 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.501      ;
; -0.447 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.487      ;
; -0.438 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.478      ;
; -0.007 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.047      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                                                                                   ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                     ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.061 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.013      ; 0.952      ;
; 0.629  ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.009      ; 1.638      ;
; 0.661  ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.012      ; 1.673      ;
; 0.692  ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.011      ; 1.703      ;
; 1.043  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.012      ; 2.055      ;
; 1.101  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.851      ; 1.952      ;
; 1.103  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.849      ; 1.952      ;
; 1.109  ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.012      ; 2.121      ;
; 1.116  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.011      ; 2.127      ;
; 1.127  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.850      ; 1.977      ;
; 1.146  ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.851      ; 1.997      ;
; 1.250  ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 1.012      ; 2.262      ;
; 1.615  ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.851      ; 2.466      ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                             ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                             ; motor_pwm:Motor_1|pulsecount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                             ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                                ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.651 ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.849     ; 0.108      ;
; 0.652 ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.850     ; 0.108      ;
; 0.653 ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.851     ; 0.108      ;
; 0.653 ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.851     ; 0.108      ;
; 0.746 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                           ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.753 ; motor_pwm:Motor_1|pulsecount[11]                            ; motor_pwm:Motor_1|pulsecount[11]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                             ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.790 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                            ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.804 ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; regmap:Registers|reg_controller:RegCont|state.wd2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -1.002     ; 0.108      ;
; 0.813 ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -1.011     ; 0.108      ;
; 0.815 ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -1.013     ; 0.108      ;
; 0.958 ; SPI_Slave:U_PICSPI_Slave|byte_received                      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.002      ; 1.266      ;
; 1.056 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.363      ;
; 1.152 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.164 ; motor_pwm:Motor_1|clockcount[1]                             ; motor_pwm:Motor_1|clockcount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.170 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[5]                             ; motor_pwm:Motor_1|clockcount[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[3]                             ; motor_pwm:Motor_1|clockcount[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                             ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; motor_pwm:Motor_1|pulsecount[3]                             ; motor_pwm:Motor_1|pulsecount[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                             ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; clk_div:U_1HzClkDivider|cnt[20]                             ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; motor_pwm:Motor_1|pulsecount[9]                             ; motor_pwm:Motor_1|pulsecount[9]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|pulsecount[10]                            ; motor_pwm:Motor_1|pulsecount[10]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                             ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                             ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                             ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                             ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                             ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                             ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                              ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                             ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; motor_pwm:Motor_1|pulsecount[5]                             ; motor_pwm:Motor_1|pulsecount[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[7]                             ; motor_pwm:Motor_1|pulsecount[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                              ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                              ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; motor_pwm:Motor_1|clockcount[0]                             ; motor_pwm:Motor_1|clockcount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                             ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.225 ; motor_pwm:Motor_1|clockcount[4]                             ; motor_pwm:Motor_1|clockcount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:Motor_1|clockcount[2]                             ; motor_pwm:Motor_1|clockcount[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_div:U_1HzClkDivider|cnt[19]                             ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                             ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                             ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; motor_pwm:Motor_1|pulsecount[8]                             ; motor_pwm:Motor_1|pulsecount[8]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.230 ; motor_pwm:Motor_1|clockcount[6]                             ; motor_pwm:Motor_1|clockcount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:Motor_1|pulsecount[2]                             ; motor_pwm:Motor_1|pulsecount[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; clk_div:U_1HzClkDivider|cnt[17]                             ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; clk_div:U_1HzClkDivider|cnt[16]                             ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; motor_pwm:Motor_1|pulsecount[1]                             ; motor_pwm:Motor_1|pulsecount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[6]                             ; motor_pwm:Motor_1|pulsecount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[4]                             ; motor_pwm:Motor_1|pulsecount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                             ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.241 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.548      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[9]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[8]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[10]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[11]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.335 ; clk_div:U_1HzClkDivider|cnt[22]                             ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.341 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.647      ;
; 1.374 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.002      ; 1.682      ;
; 1.384 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                           ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; -0.001     ; 1.689      ;
; 1.410 ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -1.012     ; 0.704      ;
; 1.421 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; -0.001     ; 1.726      ;
; 1.422 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk                                               ; clk         ; 0.000        ; -0.001     ; 1.727      ;
; 1.434 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.741      ;
; 1.448 ; motor_pwm:Motor_1|pulsecount[8]                             ; motor_pwm:Motor_2|pwm                               ; clk                                               ; clk         ; 0.000        ; 0.004      ; 1.758      ;
; 1.482 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.789      ;
; 1.483 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.790      ;
; 1.484 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]                  ; SPI_Slave:U_PICSPI_Slave|MISO                       ; clk                                               ; clk         ; 0.000        ; -0.026     ; 1.764      ;
; 1.484 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.791      ;
; 1.492 ; motor_pwm:Motor_1|pulsecount[0]                             ; motor_pwm:Motor_1|pulsecount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.494 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.801      ;
; 1.496 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.803      ;
; 1.498 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 1.805      ;
; 1.499 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; -0.001     ; 1.804      ;
; 1.524 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.830      ;
; 1.526 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.532 ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.838      ;
; 1.549 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.000      ; 1.855      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.047      ;
; 1.172 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.181 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.195 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.501      ;
; 1.222 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.528      ;
; 1.433 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.005     ; 1.734      ;
; 1.477 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.783      ;
; 1.527 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.833      ;
; 1.651 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.957      ;
; 1.660 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.966      ;
; 1.702 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.008      ;
; 1.737 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.043      ;
; 1.746 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.052      ;
; 1.783 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.089      ;
; 1.788 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.094      ;
; 1.826 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.132      ;
; 1.832 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.138      ;
; 1.869 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.175      ;
; 1.874 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.180      ;
; 1.918 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.224      ;
; 1.955 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.261      ;
; 1.956 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.262      ;
; 2.041 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.347      ;
; 2.042 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.348      ;
; 2.118 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.424      ;
; 2.127 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.433      ;
; 2.128 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.434      ;
; 2.204 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.510      ;
; 2.213 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.519      ;
; 2.214 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.520      ;
; 2.290 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.596      ;
; 2.300 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.606      ;
; 2.305 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.611      ;
; 2.376 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.682      ;
; 2.462 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.768      ;
; 2.548 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.854      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.fetch_451|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.fetch_451|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.ra1_440|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.ra1_440|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd1_429|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd1_429|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd2_418|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd2_418|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa1_407|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa1_407|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa2_396|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa2_396|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd1_385|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd1_385|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd2_374|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd2_374|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; 5.116 ; 5.116 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 4.714 ; 4.714 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 4.688 ; 4.688 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 4.911 ; 4.911 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 4.882 ; 4.882 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 4.658 ; 4.658 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 4.939 ; 4.939 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 4.667 ; 4.667 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 5.116 ; 5.116 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; 4.881 ; 4.881 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; 5.273 ; 5.273 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; 5.065 ; 5.065 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; 9.281 ; 9.281 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; 8.554 ; 8.554 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; 9.121 ; 9.121 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; 9.281 ; 9.281 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; 8.646 ; 8.646 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 6.010 ; 6.010 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 7.343 ; 7.343 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 7.001 ; 7.001 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                               ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; -3.865 ; -3.865 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; -3.891 ; -3.891 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; -3.897 ; -3.897 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; -4.025 ; -4.025 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; -3.865 ; -3.865 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; -4.001 ; -4.001 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; -4.032 ; -4.032 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; -3.872 ; -3.872 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; -4.060 ; -4.060 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; -4.615 ; -4.615 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; -5.007 ; -5.007 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; -4.799 ; -4.799 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; -6.259 ; -6.259 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; -6.259 ; -6.259 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; -6.360 ; -6.360 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; -7.679 ; -7.679 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; -6.594 ; -6.594 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -4.316 ; -4.316 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -5.105 ; -5.105 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -5.276 ; -5.276 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                    ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 9.374  ; 9.374  ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 8.599  ; 8.599  ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 8.565  ; 8.565  ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 9.374  ; 9.374  ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 7.759  ; 7.759  ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 8.572  ; 8.572  ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 7.751  ; 7.751  ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 7.755  ; 7.755  ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 8.572  ; 8.572  ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 7.750  ; 7.750  ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 9.413  ; 9.413  ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 8.973  ; 8.973  ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 9.585  ; 9.585  ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 9.148  ; 9.148  ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 11.690 ; 11.690 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 11.690 ; 11.690 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 10.673 ; 10.673 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 10.324 ; 10.324 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 10.960 ; 10.960 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 10.278 ; 10.278 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 10.340 ; 10.340 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 10.670 ; 10.670 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 10.561 ; 10.561 ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 10.459 ; 10.459 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 8.102  ; 8.102  ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 8.373  ; 8.373  ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 8.912  ; 8.912  ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 6.518  ;        ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;        ; 6.518  ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                            ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 7.759  ; 7.759  ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 8.599  ; 8.599  ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 8.565  ; 8.565  ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 9.374  ; 9.374  ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 7.759  ; 7.759  ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 7.750  ; 7.750  ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 7.751  ; 7.751  ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 7.755  ; 7.755  ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 8.572  ; 8.572  ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 7.750  ; 7.750  ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 9.413  ; 9.413  ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 8.973  ; 8.973  ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 9.585  ; 9.585  ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 9.148  ; 9.148  ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 7.613  ; 7.613  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 7.961  ; 7.961  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 8.498  ; 8.498  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 8.477  ; 8.477  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 8.839  ; 8.839  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 7.613  ; 7.613  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 7.618  ; 7.618  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 8.843  ; 8.843  ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 7.985  ; 7.985  ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 10.459 ; 10.459 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 8.102  ; 8.102  ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 8.373  ; 8.373  ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 8.912  ; 8.912  ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 6.518  ;        ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;        ; 6.518  ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.332 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.032 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.042 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.032 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.021 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.005 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.015 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.332 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.332 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.191 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.891 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.901 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.891 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.880 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.864 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.874 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.191 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.191 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.332     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.032     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.042     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.032     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.021     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.005     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.015     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.332     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.332     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.191     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.891     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.901     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.891     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.880     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.864     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.874     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.191     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.191     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------+
; Fast Model Setup Summary                                                   ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -0.775 ; -47.413       ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; -0.195 ; -0.447        ;
; clk_div:U_1HzClkDivider|clk_out                   ; 0.059  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast Model Hold Summary                                                    ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -0.077 ; -0.400        ;
; clk_div:U_1HzClkDivider|clk_out                   ; 0.215  ; 0.000         ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.272  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clk                                               ; -1.380 ; -168.380      ;
; clk_div:U_1HzClkDivider|clk_out                   ; -0.500 ; -9.000        ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.500  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.775 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.816      ;
; -0.734 ; clk_div:U_1HzClkDivider|cnt[1]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.775      ;
; -0.731 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.772      ;
; -0.723 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.008      ; 1.763      ;
; -0.690 ; clk_div:U_1HzClkDivider|cnt[2]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.731      ;
; -0.682 ; clk_div:U_1HzClkDivider|cnt[0]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.008      ; 1.722      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.661      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.619 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.650      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegYD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.641      ;
; -0.609 ; clk_div:U_1HzClkDivider|cnt[4]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.650      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.607 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegXD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.599 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.630      ;
; -0.594 ; motor_pwm:Motor_1|pulsecount[0]       ; motor_pwm:Motor_2|pwm                 ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.626      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegYD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.623      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[4] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[1] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[0] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[2] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[3] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[7] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[5] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; regmap:Registers|addreg:RegAdd|tmp[4] ; regmap:Registers|quadreg:RegXD|tmp[6] ; clk                             ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; counter[1]                            ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.048     ; 1.571      ;
; -0.574 ; clk_div:U_1HzClkDivider|cnt[5]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.615      ;
; -0.570 ; clk_div:U_1HzClkDivider|cnt[3]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.008      ; 1.610      ;
; -0.568 ; clk_div:U_1HzClkDivider|cnt[4]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.609      ;
; -0.549 ; clk_div:U_1HzClkDivider|cnt[6]        ; clk_div:U_1HzClkDivider|cnt[21]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.590      ;
; -0.547 ; counter[1]                            ; motor_pwm:Motor_2|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.048     ; 1.531      ;
; -0.542 ; current_State                         ; motor_pwm:Motor_3|pwm                 ; clk_div:U_1HzClkDivider|clk_out ; clk         ; 1.000        ; -0.048     ; 1.526      ;
; -0.533 ; clk_div:U_1HzClkDivider|cnt[5]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.009      ; 1.574      ;
; -0.529 ; clk_div:U_1HzClkDivider|cnt[3]        ; clk_div:U_1HzClkDivider|cnt[22]       ; clk                             ; clk         ; 1.000        ; 0.008      ; 1.569      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.528 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegZM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.559      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[2] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[3] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[7] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[5] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.517 ; regmap:Registers|addreg:RegAdd|tmp[5] ; regmap:Registers|quadreg:RegAM|tmp[6] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.548      ;
; -0.515 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAD|tmp[4] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.546      ;
; -0.515 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAD|tmp[1] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.546      ;
; -0.515 ; regmap:Registers|addreg:RegAdd|tmp[7] ; regmap:Registers|quadreg:RegAD|tmp[0] ; clk                             ; clk         ; 1.000        ; -0.001     ; 1.546      ;
+--------+---------------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                     ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.195 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.035      ; 0.781      ;
; -0.097 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.079      ; 0.706      ;
; -0.092 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.080      ; 0.758      ;
; -0.065 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.035      ; 0.651      ;
; -0.063 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.034      ; 0.657      ;
; -0.032 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.080      ; 0.698      ;
; -0.011 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.080      ; 0.677      ;
; 0.025  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.033      ; 0.659      ;
; 0.034  ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.079      ; 0.575      ;
; 0.084  ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.080      ; 0.582      ;
; 0.100  ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.035      ; 0.659      ;
; 0.104  ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.078      ; 0.559      ;
; 0.261  ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 1.000        ; 0.081      ; 0.353      ;
+--------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.059 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.973      ;
; 0.094 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.938      ;
; 0.129 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.903      ;
; 0.141 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.891      ;
; 0.160 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.872      ;
; 0.164 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.868      ;
; 0.176 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.856      ;
; 0.195 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.837      ;
; 0.199 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.833      ;
; 0.200 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.832      ;
; 0.211 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.821      ;
; 0.230 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.802      ;
; 0.234 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.798      ;
; 0.246 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.786      ;
; 0.265 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.767      ;
; 0.276 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.756      ;
; 0.281 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.751      ;
; 0.300 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.732      ;
; 0.300 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.732      ;
; 0.311 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.721      ;
; 0.316 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.716      ;
; 0.335 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.697      ;
; 0.338 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.694      ;
; 0.346 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.686      ;
; 0.349 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.683      ;
; 0.370 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.662      ;
; 0.381 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.651      ;
; 0.384 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.648      ;
; 0.413 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; -0.006     ; 0.613      ;
; 0.428 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.604      ;
; 0.438 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.594      ;
; 0.506 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.526      ;
; 0.510 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.522      ;
; 0.519 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.510      ;
; 0.642 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.390      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                             ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.077 ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.033     ; 0.042      ;
; -0.076 ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.034     ; 0.042      ;
; -0.075 ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.035     ; 0.042      ;
; -0.075 ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.035     ; 0.042      ;
; -0.037 ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; regmap:Registers|reg_controller:RegCont|state.wd2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.073     ; 0.042      ;
; -0.031 ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.079     ; 0.042      ;
; -0.029 ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.081     ; 0.042      ;
; 0.170  ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk         ; 0.000        ; -0.080     ; 0.242      ;
; 0.215  ; motor_pwm:Motor_1|pulsecount[0]                             ; motor_pwm:Motor_1|pulsecount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|cnt[0]                             ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|LED                                ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]              ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                           ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; motor_pwm:Motor_1|pulsecount[11]                            ; motor_pwm:Motor_1|pulsecount[11]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; SPI_Slave:U_PICSPI_Slave|cnt[7]                             ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.264  ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                            ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.309  ; SPI_Slave:U_PICSPI_Slave|byte_received                      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.002      ; 0.463      ;
; 0.325  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.478      ;
; 0.356  ; motor_pwm:Motor_1|clockcount[1]                             ; motor_pwm:Motor_1|clockcount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; motor_pwm:Motor_1|clockcount[5]                             ; motor_pwm:Motor_1|clockcount[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; motor_pwm:Motor_1|clockcount[3]                             ; motor_pwm:Motor_1|clockcount[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; SPI_Slave:U_PICSPI_Slave|cnt[3]                             ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; motor_pwm:Motor_1|pulsecount[3]                             ; motor_pwm:Motor_1|pulsecount[3]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; motor_pwm:Motor_1|pulsecount[9]                             ; motor_pwm:Motor_1|pulsecount[9]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; motor_pwm:Motor_1|pulsecount[10]                            ; motor_pwm:Motor_1|pulsecount[10]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clk_div:U_1HzClkDivider|cnt[12]                             ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; SPI_Slave:U_PICSPI_Slave|cnt[6]                             ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; SPI_Slave:U_PICSPI_Slave|cnt[5]                             ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; SPI_Slave:U_PICSPI_Slave|cnt[1]                             ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; clk_div:U_1HzClkDivider|cnt[20]                             ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; motor_pwm:Motor_1|pulsecount[7]                             ; motor_pwm:Motor_1|pulsecount[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; motor_pwm:Motor_1|pulsecount[5]                             ; motor_pwm:Motor_1|pulsecount[5]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; clk_div:U_1HzClkDivider|cnt[18]                             ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; clk_div:U_1HzClkDivider|cnt[13]                             ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; clk_div:U_1HzClkDivider|cnt[15]                             ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[8]                              ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[9]                              ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; clk_div:U_1HzClkDivider|cnt[10]                             ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; motor_pwm:Motor_1|clockcount[0]                             ; motor_pwm:Motor_1|clockcount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:U_1HzClkDivider|cnt[3]                              ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; SPI_Slave:U_PICSPI_Slave|cnt[0]                             ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; motor_pwm:Motor_1|clockcount[4]                             ; motor_pwm:Motor_1|clockcount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; motor_pwm:Motor_1|clockcount[2]                             ; motor_pwm:Motor_1|clockcount[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; SPI_Slave:U_PICSPI_Slave|cnt[4]                             ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; SPI_Slave:U_PICSPI_Slave|cnt[2]                             ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; motor_pwm:Motor_1|pulsecount[8]                             ; motor_pwm:Motor_1|pulsecount[8]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; motor_pwm:Motor_1|clockcount[6]                             ; motor_pwm:Motor_1|clockcount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; motor_pwm:Motor_1|pulsecount[2]                             ; motor_pwm:Motor_1|pulsecount[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; motor_pwm:Motor_1|pulsecount[1]                             ; motor_pwm:Motor_1|pulsecount[1]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:U_1HzClkDivider|cnt[19]                             ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; motor_pwm:Motor_1|pulsecount[6]                             ; motor_pwm:Motor_1|pulsecount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; motor_pwm:Motor_1|pulsecount[4]                             ; motor_pwm:Motor_1|pulsecount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; clk_div:U_1HzClkDivider|cnt[14]                             ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                          ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; clk_div:U_1HzClkDivider|cnt[17]                             ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clk_div:U_1HzClkDivider|cnt[16]                             ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.385  ; SPI_Slave:U_PICSPI_Slave|cnt[2]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.538      ;
; 0.416  ; clk_div:U_1HzClkDivider|cnt[22]                             ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.418  ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                           ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; -0.001     ; 0.569      ;
; 0.420  ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.444  ; SPI_Slave:U_PICSPI_Slave|cnt[7]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.597      ;
; 0.447  ; SPI_Slave:U_PICSPI_Slave|cnt[1]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.600      ;
; 0.448  ; SPI_Slave:U_PICSPI_Slave|cnt[5]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.601      ;
; 0.449  ; SPI_Slave:U_PICSPI_Slave|cnt[4]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.602      ;
; 0.450  ; motor_pwm:Motor_1|pulsecount[8]                             ; motor_pwm:Motor_2|pwm                               ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.603      ;
; 0.453  ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk                                               ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.453  ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk                                               ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.453  ; motor_pwm:Motor_1|pulsecount[0]                             ; motor_pwm:Motor_1|pulsecount[1]                     ; clk                                               ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.454  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk                                               ; clk         ; 0.000        ; -0.001     ; 0.606      ;
; 0.455  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]                  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.456  ; SPI_Slave:U_PICSPI_Slave|cnt[6]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.609      ;
; 0.457  ; motor_pwm:Motor_1|clocktick                                 ; motor_pwm:Motor_1|pulsecount[0]                     ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.610      ;
; 0.458  ; SPI_Slave:U_PICSPI_Slave|cnt[3]                             ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.611      ;
; 0.462  ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                           ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk                                               ; clk         ; 0.000        ; 0.002      ; 0.616      ;
; 0.462  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                          ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk                                               ; clk         ; 0.000        ; 0.001      ; 0.615      ;
; 0.486  ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]                  ; SPI_Slave:U_PICSPI_Slave|MISO                       ; clk                                               ; clk         ; 0.000        ; -0.024     ; 0.614      ;
; 0.496  ; motor_pwm:Motor_1|clockcount[3]                             ; motor_pwm:Motor_1|clockcount[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; SPI_Slave:U_PICSPI_Slave|cnt[3]                             ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; SPI_Slave:U_PICSPI_Slave|cnt[1]                             ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; motor_pwm:Motor_1|clockcount[5]                             ; motor_pwm:Motor_1|clockcount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; motor_pwm:Motor_1|pulsecount[10]                            ; motor_pwm:Motor_1|pulsecount[11]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; SPI_Slave:U_PICSPI_Slave|cnt[6]                             ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; motor_pwm:Motor_1|pulsecount[9]                             ; motor_pwm:Motor_1|pulsecount[10]                    ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; SPI_Slave:U_PICSPI_Slave|cnt[5]                             ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clk_div:U_1HzClkDivider|cnt[12]                             ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; motor_pwm:Motor_1|pulsecount[7]                             ; motor_pwm:Motor_1|pulsecount[8]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; motor_pwm:Motor_1|pulsecount[5]                             ; motor_pwm:Motor_1|pulsecount[6]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; clk_div:U_1HzClkDivider|cnt[13]                             ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk                                               ; clk         ; 0.000        ; 0.000      ; 0.653      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.358 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.370 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.442 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.594      ;
; 0.452 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.604      ;
; 0.467 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; -0.006     ; 0.613      ;
; 0.496 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.510 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.662      ;
; 0.531 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.697      ;
; 0.564 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.716      ;
; 0.569 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.580 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.732      ;
; 0.599 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.751      ;
; 0.604 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.756      ;
; 0.615 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.767      ;
; 0.634 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.786      ;
; 0.646 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.798      ;
; 0.650 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.802      ;
; 0.669 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.821      ;
; 0.680 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.837      ;
; 0.704 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.856      ;
; 0.716 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.868      ;
; 0.720 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.872      ;
; 0.739 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.891      ;
; 0.751 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.903      ;
; 0.786 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.938      ;
; 0.821 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.973      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                     ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 0.272 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.081      ; 0.353      ;
; 0.481 ; regmap:Registers|reg_controller:RegCont|state.wd1   ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.078      ; 0.559      ;
; 0.496 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.079      ; 0.575      ;
; 0.502 ; regmap:Registers|reg_controller:RegCont|state.wa2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.080      ; 0.582      ;
; 0.597 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.080      ; 0.677      ;
; 0.616 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.035      ; 0.651      ;
; 0.618 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.080      ; 0.698      ;
; 0.623 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.034      ; 0.657      ;
; 0.624 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.035      ; 0.659      ;
; 0.626 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.033      ; 0.659      ;
; 0.627 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.079      ; 0.706      ;
; 0.678 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.080      ; 0.758      ;
; 0.746 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ; clk          ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 0.000        ; 0.035      ; 0.781      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regmap:Registers|reg_controller:RegCont|state.wd2'                                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.fetch_451|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.fetch_451|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.ra1_440|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.ra1_440|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd1_429|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd1_429|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd2_418|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.rd2_418|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa1_407|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa1_407|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa2_396|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wa2_396|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd1_385|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd1_385|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd2_374|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|nextstate.wd2_374|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; Registers|RegCont|state.wd2~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.fetch_451 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.ra1_440   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd1_429   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.rd2_418   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa1_407   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wa2_396   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd1_385   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regmap:Registers|reg_controller:RegCont|state.wd2 ; Rise       ; regmap:Registers|reg_controller:RegCont|nextstate.wd2_374   ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; 2.272 ; 2.272 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 2.146 ; 2.146 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 2.133 ; 2.133 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 2.158 ; 2.158 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 2.234 ; 2.234 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 2.102 ; 2.102 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 2.176 ; 2.176 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 2.111 ; 2.111 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 2.272 ; 2.272 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; 2.246 ; 2.246 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; 2.372 ; 2.372 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; 2.262 ; 2.262 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; 3.633 ; 3.633 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; 3.351 ; 3.351 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; 3.580 ; 3.580 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; 3.633 ; 3.633 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; 3.487 ; 3.487 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 2.706 ; 2.706 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 3.136 ; 3.136 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 2.963 ; 2.963 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                               ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; -1.787 ; -1.787 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; -1.801 ; -1.801 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; -1.808 ; -1.808 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; -1.871 ; -1.871 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; -1.819 ; -1.819 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; -1.856 ; -1.856 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; -1.876 ; -1.876 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; -1.787 ; -1.787 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; -1.894 ; -1.894 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; -2.126 ; -2.126 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; -2.252 ; -2.252 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; -2.142 ; -2.142 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; -2.605 ; -2.605 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; -2.605 ; -2.605 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; -2.665 ; -2.665 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; -3.062 ; -3.062 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; -2.746 ; -2.746 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.208 ; -2.208 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.488 ; -2.488 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.486 ; -2.486 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                  ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 4.191 ; 4.191 ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 3.930 ; 3.930 ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 3.911 ; 3.911 ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 4.191 ; 4.191 ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 3.638 ; 3.638 ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 3.915 ; 3.915 ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 3.634 ; 3.634 ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 3.635 ; 3.635 ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 3.915 ; 3.915 ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 3.628 ; 3.628 ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 4.154 ; 4.154 ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 3.974 ; 3.974 ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 4.183 ; 4.183 ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 4.028 ; 4.028 ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 4.724 ; 4.724 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 4.724 ; 4.724 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 4.439 ; 4.439 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 4.321 ; 4.321 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 4.503 ; 4.503 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 4.303 ; 4.303 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 4.325 ; 4.325 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 4.419 ; 4.419 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 4.398 ; 4.398 ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 4.405 ; 4.405 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 3.717 ; 3.717 ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 3.741 ; 3.741 ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 3.730 ; 3.730 ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 2.547 ;       ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;       ; 2.547 ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                          ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 3.638 ; 3.638 ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 3.930 ; 3.930 ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 3.911 ; 3.911 ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 4.191 ; 4.191 ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 3.638 ; 3.638 ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 3.628 ; 3.628 ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 3.634 ; 3.634 ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 3.635 ; 3.635 ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 3.915 ; 3.915 ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 3.628 ; 3.628 ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 4.154 ; 4.154 ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 3.974 ; 3.974 ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 4.183 ; 4.183 ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 4.028 ; 4.028 ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 3.603 ; 3.603 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 3.705 ; 3.705 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 3.864 ; 3.864 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 3.852 ; 3.852 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 3.956 ; 3.956 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 3.603 ; 3.603 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 3.610 ; 3.610 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 3.959 ; 3.959 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 3.719 ; 3.719 ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 4.405 ; 4.405 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 3.717 ; 3.717 ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 3.741 ; 3.741 ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 3.730 ; 3.730 ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 2.547 ;       ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;       ; 2.547 ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.789 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.991 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.001 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.991 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.984 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.968 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.978 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.789 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.789 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.729 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.931 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.941 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.931 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.924 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.908 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.918 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.729 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.729 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.789     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.991     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.001     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.991     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.984     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.968     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.978     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.789     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.789     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.729     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.931     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.941     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.931     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.924     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.908     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.918     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.729     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.729     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -4.402   ; -0.077 ; N/A      ; N/A     ; -1.941              ;
;  clk                                               ; -4.402   ; -0.077 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out                   ; -1.814   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.196   ; -0.061 ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                    ; -420.432 ; -0.4   ; 0.0      ; 0.0     ; -263.125            ;
;  clk                                               ; -398.056 ; -0.400 ; N/A      ; N/A     ; -249.769            ;
;  clk_div:U_1HzClkDivider|clk_out                   ; -11.086  ; 0.000  ; N/A      ; N/A     ; -13.356             ;
;  regmap:Registers|reg_controller:RegCont|state.wd2 ; -11.290  ; -0.061 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; 5.116 ; 5.116 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 4.714 ; 4.714 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 4.688 ; 4.688 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 4.911 ; 4.911 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 4.882 ; 4.882 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 4.658 ; 4.658 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 4.939 ; 4.939 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 4.667 ; 4.667 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 5.116 ; 5.116 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; 4.881 ; 4.881 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; 5.273 ; 5.273 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; 5.065 ; 5.065 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; 9.281 ; 9.281 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; 8.554 ; 8.554 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; 9.121 ; 9.121 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; 9.281 ; 9.281 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; 8.646 ; 8.646 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 6.010 ; 6.010 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 7.343 ; 7.343 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 7.001 ; 7.001 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                               ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; PIC_PBUS_Data[*]  ; clk                                               ; -1.787 ; -1.787 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; -1.801 ; -1.801 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; -1.808 ; -1.808 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; -1.871 ; -1.871 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; -1.819 ; -1.819 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; -1.856 ; -1.856 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; -1.876 ; -1.876 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; -1.787 ; -1.787 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; -1.894 ; -1.894 ; Rise       ; clk                                               ;
; PIC_SPI_MOSI      ; clk                                               ; -2.126 ; -2.126 ; Rise       ; clk                                               ;
; PIC_SPI_SCLK      ; clk                                               ; -2.252 ; -2.252 ; Rise       ; clk                                               ;
; PIC_SPI_Select    ; clk                                               ; -2.142 ; -2.142 ; Rise       ; clk                                               ;
; Switch_1[*]       ; clk                                               ; -2.605 ; -2.605 ; Rise       ; clk                                               ;
;  Switch_1[0]      ; clk                                               ; -2.605 ; -2.605 ; Rise       ; clk                                               ;
;  Switch_1[1]      ; clk                                               ; -2.665 ; -2.665 ; Rise       ; clk                                               ;
;  Switch_1[2]      ; clk                                               ; -3.062 ; -3.062 ; Rise       ; clk                                               ;
;  Switch_1[3]      ; clk                                               ; -2.746 ; -2.746 ; Rise       ; clk                                               ;
; PIC_PBUS_A_D      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.208 ; -2.208 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_IN    ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.488 ; -2.488 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_R_W      ; regmap:Registers|reg_controller:RegCont|state.wd2 ; -2.486 ; -2.486 ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                    ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 9.374  ; 9.374  ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 8.599  ; 8.599  ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 8.565  ; 8.565  ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 9.374  ; 9.374  ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 7.759  ; 7.759  ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 8.572  ; 8.572  ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 7.751  ; 7.751  ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 7.755  ; 7.755  ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 8.572  ; 8.572  ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 7.750  ; 7.750  ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 9.413  ; 9.413  ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 8.973  ; 8.973  ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 9.585  ; 9.585  ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 9.148  ; 9.148  ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 11.690 ; 11.690 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 11.690 ; 11.690 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 10.673 ; 10.673 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 10.324 ; 10.324 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 10.960 ; 10.960 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 10.278 ; 10.278 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 10.340 ; 10.340 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 10.670 ; 10.670 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 10.561 ; 10.561 ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 10.459 ; 10.459 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 8.102  ; 8.102  ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 8.373  ; 8.373  ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 8.912  ; 8.912  ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 6.518  ;        ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;        ; 6.518  ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                          ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port         ; Clock Port                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+
; BLED_Blue[*]      ; clk                                               ; 3.638 ; 3.638 ; Rise       ; clk                                               ;
;  BLED_Blue[0]     ; clk                                               ; 3.930 ; 3.930 ; Rise       ; clk                                               ;
;  BLED_Blue[1]     ; clk                                               ; 3.911 ; 3.911 ; Rise       ; clk                                               ;
;  BLED_Blue[2]     ; clk                                               ; 4.191 ; 4.191 ; Rise       ; clk                                               ;
;  BLED_Blue[3]     ; clk                                               ; 3.638 ; 3.638 ; Rise       ; clk                                               ;
; BLED_Orange[*]    ; clk                                               ; 3.628 ; 3.628 ; Rise       ; clk                                               ;
;  BLED_Orange[0]   ; clk                                               ; 3.634 ; 3.634 ; Rise       ; clk                                               ;
;  BLED_Orange[1]   ; clk                                               ; 3.635 ; 3.635 ; Rise       ; clk                                               ;
;  BLED_Orange[2]   ; clk                                               ; 3.915 ; 3.915 ; Rise       ; clk                                               ;
;  BLED_Orange[3]   ; clk                                               ; 3.628 ; 3.628 ; Rise       ; clk                                               ;
; Motor_East        ; clk                                               ; 4.154 ; 4.154 ; Rise       ; clk                                               ;
; Motor_North       ; clk                                               ; 3.974 ; 3.974 ; Rise       ; clk                                               ;
; Motor_South       ; clk                                               ; 4.183 ; 4.183 ; Rise       ; clk                                               ;
; Motor_West        ; clk                                               ; 4.028 ; 4.028 ; Rise       ; clk                                               ;
; PIC_PBUS_Data[*]  ; clk                                               ; 3.603 ; 3.603 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[0] ; clk                                               ; 3.705 ; 3.705 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[1] ; clk                                               ; 3.864 ; 3.864 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[2] ; clk                                               ; 3.852 ; 3.852 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[3] ; clk                                               ; 3.956 ; 3.956 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[4] ; clk                                               ; 3.603 ; 3.603 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[5] ; clk                                               ; 3.610 ; 3.610 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[6] ; clk                                               ; 3.959 ; 3.959 ; Rise       ; clk                                               ;
;  PIC_PBUS_Data[7] ; clk                                               ; 3.719 ; 3.719 ; Rise       ; clk                                               ;
; PIC_PBUS_OK_OUT   ; clk                                               ; 4.405 ; 4.405 ; Rise       ; clk                                               ;
; PIC_SPI_MISO      ; clk                                               ; 3.717 ; 3.717 ; Rise       ; clk                                               ;
; TLED_Orange_2     ; clk                                               ; 3.741 ; 3.741 ; Rise       ; clk                                               ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out                   ; 3.730 ; 3.730 ; Rise       ; clk_div:U_1HzClkDivider|clk_out                   ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 2.547 ;       ; Rise       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
; PIC_PBUS_OK_OUT   ; regmap:Registers|reg_controller:RegCont|state.wd2 ;       ; 2.547 ; Fall       ; regmap:Registers|reg_controller:RegCont|state.wd2 ;
+-------------------+---------------------------------------------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk                                               ; clk                                               ; 1480     ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out                   ; clk                                               ; 32       ; 0        ; 0        ; 0        ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk                                               ; 8        ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out                   ; clk_div:U_1HzClkDivider|clk_out                   ; 37       ; 0        ; 0        ; 0        ;
; clk                                               ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 13       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk                                               ; clk                                               ; 1480     ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out                   ; clk                                               ; 32       ; 0        ; 0        ; 0        ;
; regmap:Registers|reg_controller:RegCont|state.wd2 ; clk                                               ; 8        ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out                   ; clk_div:U_1HzClkDivider|clk_out                   ; 37       ; 0        ; 0        ; 0        ;
; clk                                               ; regmap:Registers|reg_controller:RegCont|state.wd2 ; 13       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 181   ; 181  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Apr 15 19:08:02 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "Registers|RegCont|nextstate.ra1_440|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.rd2_418|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.wa1_407|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.wd2_374|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.rd1_429|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.wd1_385|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.fetch_451|combout" is a latch
    Warning: Node "Registers|RegCont|nextstate.wa2_396|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
    Info: create_clock -period 1.000 -name regmap:Registers|reg_controller:RegCont|state.wd2 regmap:Registers|reg_controller:RegCont|state.wd2
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.402
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.402      -398.056 clk 
    Info:    -2.196       -11.290 regmap:Registers|reg_controller:RegCont|state.wd2 
    Info:    -1.814       -11.086 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is -0.061
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.061        -0.061 regmap:Registers|reg_controller:RegCont|state.wd2 
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -249.769 clk 
    Info:    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
    Info:     0.500         0.000 regmap:Registers|reg_controller:RegCont|state.wd2 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.775
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.775       -47.413 clk 
    Info:    -0.195        -0.447 regmap:Registers|reg_controller:RegCont|state.wd2 
    Info:     0.059         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is -0.077
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.077        -0.400 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
    Info:     0.272         0.000 regmap:Registers|reg_controller:RegCont|state.wd2 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -168.380 clk 
    Info:    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
    Info:     0.500         0.000 regmap:Registers|reg_controller:RegCont|state.wd2 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 246 megabytes
    Info: Processing ended: Sun Apr 15 19:08:04 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


