TimeQuest Timing Analyzer report for ecosistem_cpu
Sat Jun 13 19:01:10 2020
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 13. Slow Model Setup: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 14. Slow Model Setup: 'interrupciones[0]'
 15. Slow Model Hold: 'interrupciones[0]'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 18. Slow Model Hold: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'interrupciones[0]'
 21. Slow Model Minimum Pulse Width: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 22. Slow Model Minimum Pulse Width: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 34. Fast Model Setup: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 35. Fast Model Setup: 'interrupciones[0]'
 36. Fast Model Hold: 'interrupciones[0]'
 37. Fast Model Hold: 'clk'
 38. Fast Model Hold: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 39. Fast Model Hold: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 40. Fast Model Minimum Pulse Width: 'clk'
 41. Fast Model Minimum Pulse Width: 'interrupciones[0]'
 42. Fast Model Minimum Pulse Width: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'
 43. Fast Model Minimum Pulse Width: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ecosistem_cpu                                                   ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------+
; Clock Name                                                                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                           ;
+-----------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------+
; clk                                                                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                           ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] } ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos }                                              ;
; interrupciones[0]                                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { interrupciones[0] }                                                                             ;
+-----------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                             ;
+------------+-----------------+-----------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                    ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------------------+------+
; 47.42 MHz  ; 47.42 MHz       ; clk                                                                                           ;      ;
; 100.1 MHz  ; 100.1 MHz       ; interrupciones[0]                                                                             ;      ;
; 152.44 MHz ; 152.44 MHz      ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;      ;
; 215.47 MHz ; 215.47 MHz      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                                ;
+-----------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                         ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                           ; -20.087 ; -3380.004     ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -13.820 ; -13122.292    ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; -12.246 ; -121.384      ;
; interrupciones[0]                                                                             ; -9.206  ; -524.962      ;
+-----------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                                ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; interrupciones[0]                                                                             ; -4.417 ; -171.603      ;
; clk                                                                                           ; 0.445  ; 0.000         ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 1.484  ; 0.000         ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.319  ; 0.000         ;
+-----------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                                 ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                           ; -2.064 ; -481.193      ;
; interrupciones[0]                                                                             ; -1.631 ; -336.365      ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -0.611 ; -1251.328     ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                    ;
+---------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.087 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.641     ;
; -20.086 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.640     ;
; -20.086 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.606     ;
; -20.085 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.605     ;
; -20.082 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.639     ;
; -20.081 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.515     ; 20.604     ;
; -20.068 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.606     ;
; -20.067 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.571     ;
; -20.042 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.596     ;
; -20.041 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.595     ;
; -20.037 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.594     ;
; -20.023 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.561     ;
; -19.993 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.489     ; 20.542     ;
; -19.993 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.492     ; 20.539     ;
; -19.993 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.492     ; 20.539     ;
; -19.992 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.523     ; 20.507     ;
; -19.992 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.526     ; 20.504     ;
; -19.992 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.526     ; 20.504     ;
; -19.977 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.488     ; 20.527     ;
; -19.976 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.522     ; 20.492     ;
; -19.968 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.522     ;
; -19.968 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.522     ;
; -19.967 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.487     ;
; -19.967 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.487     ;
; -19.948 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.489     ; 20.497     ;
; -19.948 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.492     ; 20.494     ;
; -19.948 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.492     ; 20.494     ;
; -19.934 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109 ; clk          ; clk         ; 1.000        ; -0.486     ; 20.486     ;
; -19.933 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109 ; clk          ; clk         ; 1.000        ; -0.520     ; 20.451     ;
; -19.932 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.488     ; 20.482     ;
; -19.929 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85  ; clk          ; clk         ; 1.000        ; -0.486     ; 20.481     ;
; -19.928 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85  ; clk          ; clk         ; 1.000        ; -0.520     ; 20.446     ;
; -19.923 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.477     ;
; -19.923 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.477     ;
; -19.917 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.437     ;
; -19.916 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.436     ;
; -19.912 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.515     ; 20.435     ;
; -19.909 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~101 ; clk          ; clk         ; 1.000        ; -0.488     ; 20.459     ;
; -19.908 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~61  ; clk          ; clk         ; 1.000        ; -0.490     ; 20.456     ;
; -19.908 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~101 ; clk          ; clk         ; 1.000        ; -0.522     ; 20.424     ;
; -19.907 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~61  ; clk          ; clk         ; 1.000        ; -0.524     ; 20.421     ;
; -19.898 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.402     ;
; -19.889 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109 ; clk          ; clk         ; 1.000        ; -0.486     ; 20.441     ;
; -19.884 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85  ; clk          ; clk         ; 1.000        ; -0.486     ; 20.436     ;
; -19.864 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~117 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.402     ;
; -19.864 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~101 ; clk          ; clk         ; 1.000        ; -0.488     ; 20.414     ;
; -19.863 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~61  ; clk          ; clk         ; 1.000        ; -0.490     ; 20.411     ;
; -19.863 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~117 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.367     ;
; -19.842 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~93  ; clk          ; clk         ; 1.000        ; -0.487     ; 20.393     ;
; -19.841 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~93  ; clk          ; clk         ; 1.000        ; -0.521     ; 20.358     ;
; -19.836 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.390     ;
; -19.835 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.389     ;
; -19.831 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.388     ;
; -19.823 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.523     ; 20.338     ;
; -19.823 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.526     ; 20.335     ;
; -19.823 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.526     ; 20.335     ;
; -19.819 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~117 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.357     ;
; -19.817 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.355     ;
; -19.807 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.522     ; 20.323     ;
; -19.805 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.325     ;
; -19.804 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.324     ;
; -19.800 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; -0.515     ; 20.323     ;
; -19.798 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.318     ;
; -19.798 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.318     ;
; -19.797 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~93  ; clk          ; clk         ; 1.000        ; -0.487     ; 20.348     ;
; -19.786 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.290     ;
; -19.764 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109 ; clk          ; clk         ; 1.000        ; -0.520     ; 20.282     ;
; -19.759 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85  ; clk          ; clk         ; 1.000        ; -0.520     ; 20.277     ;
; -19.742 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.489     ; 20.291     ;
; -19.742 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.492     ; 20.288     ;
; -19.742 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.492     ; 20.288     ;
; -19.739 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~101 ; clk          ; clk         ; 1.000        ; -0.522     ; 20.255     ;
; -19.738 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~61  ; clk          ; clk         ; 1.000        ; -0.524     ; 20.252     ;
; -19.726 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.488     ; 20.276     ;
; -19.717 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; -0.481     ; 20.274     ;
; -19.717 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.274     ;
; -19.717 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.271     ;
; -19.717 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.484     ; 20.271     ;
; -19.716 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; -0.515     ; 20.239     ;
; -19.716 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; -0.515     ; 20.239     ;
; -19.711 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; -0.523     ; 20.226     ;
; -19.711 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; -0.526     ; 20.223     ;
; -19.711 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; -0.526     ; 20.223     ;
; -19.695 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; -0.490     ; 20.243     ;
; -19.695 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; -0.522     ; 20.211     ;
; -19.694 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; -0.490     ; 20.242     ;
; -19.694 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~117 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.198     ;
; -19.694 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; -0.524     ; 20.208     ;
; -19.693 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; -0.524     ; 20.207     ;
; -19.690 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; -0.500     ; 20.228     ;
; -19.689 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; -0.534     ; 20.193     ;
; -19.686 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.206     ;
; -19.686 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; -0.518     ; 20.206     ;
; -19.683 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~109 ; clk          ; clk         ; 1.000        ; -0.486     ; 20.235     ;
; -19.682 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.239     ;
; -19.681 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; -0.515     ; 20.204     ;
; -19.678 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~85  ; clk          ; clk         ; 1.000        ; -0.486     ; 20.230     ;
; -19.672 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~93  ; clk          ; clk         ; 1.000        ; -0.521     ; 20.189     ;
; -19.672 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; -0.481     ; 20.229     ;
; -19.672 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; -0.481     ; 20.229     ;
+---------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                                                                                                              ;
+---------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                                                                        ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -13.820 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.848     ;
; -13.708 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.747      ; 13.818     ;
; -13.708 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.786     ;
; -13.682 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.744      ; 13.781     ;
; -13.656 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.744      ; 13.751     ;
; -13.651 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.737      ; 13.736     ;
; -13.650 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 13.701     ;
; -13.606 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.737      ; 13.691     ;
; -13.572 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.440      ; 13.973     ;
; -13.571 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.406      ; 13.938     ;
; -13.554 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.575      ; 13.813     ;
; -13.543 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.655     ;
; -13.527 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.440      ; 13.928     ;
; -13.505 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.533     ;
; -13.498 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.610     ;
; -13.481 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 13.532     ;
; -13.466 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.577      ; 13.727     ;
; -13.402 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.406      ; 13.769     ;
; -13.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.737      ; 13.485     ;
; -13.393 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.747      ; 13.503     ;
; -13.393 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.471     ;
; -13.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.451     ;
; -13.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 13.420     ;
; -13.367 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.744      ; 13.466     ;
; -13.351 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.524      ; 13.593     ;
; -13.343 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.405     ;
; -13.341 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.744      ; 13.436     ;
; -13.321 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.440      ; 13.722     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~264                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~265                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~266                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~268                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~269                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.319 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~271                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.672     ;
; -13.292 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.404     ;
; -13.290 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.406      ; 13.657     ;
; -13.286 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.524      ; 13.528     ;
; -13.284 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.346     ;
; -13.268 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.522      ; 13.794     ;
; -13.239 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.575      ; 13.498     ;
; -13.231 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.781      ; 13.375     ;
; -13.205 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.338     ;
; -13.191 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[3]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.516      ; 13.702     ;
; -13.190 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.439      ; 14.129     ;
; -13.189 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.405      ; 14.094     ;
; -13.179 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.308     ;
; -13.172 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.781      ; 13.316     ;
; -13.152 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.612      ; 13.214     ;
; -13.151 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.577      ; 13.412     ;
; -13.148 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.434      ; 13.300     ;
; -13.146 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.279     ;
; -13.145 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.439      ; 14.084     ;
; -13.138 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.609      ; 13.431     ;
; -13.120 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.249     ;
; -13.113 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.578      ; 13.141     ;
; -13.104 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.657      ; 13.124     ;
; -13.093 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.440      ; 14.229     ;
; -13.093 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.609      ; 13.386     ;
; -13.092 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.417      ; 13.967     ;
; -13.092 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.406      ; 14.194     ;
; -13.091 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.383      ; 13.932     ;
; -13.087 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.562      ; 13.958     ;
; -13.086 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.528      ; 13.923     ;
; -13.080 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.637      ; 13.541     ;
; -13.064 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~8                                   ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.312      ; 14.414     ;
; -13.048 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.440      ; 14.184     ;
; -13.047 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.417      ; 13.922     ;
; -13.042 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.562      ; 13.913     ;
; -13.040 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.781      ; 13.184     ;
; -13.037 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.611      ; 13.332     ;
; -13.022 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~790                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.338      ; 14.398     ;
; -13.021 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~790                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.304      ; 14.363     ;
; -13.020 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~798                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.338      ; 14.396     ;
; -13.020 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.405      ; 13.925     ;
; -13.019 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.558      ; 13.295     ;
; -13.019 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~798                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.304      ; 14.361     ;
; -13.014 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.147     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~264                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~265                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~266                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~268                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~269                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.004 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~271                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.315      ; 14.357     ;
; -13.002 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~650                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.307      ; 14.347     ;
; -12.997 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~393                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.318      ; 14.353     ;
; -12.997 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~394                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.318      ; 14.353     ;
; -12.997 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~396                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.318      ; 14.353     ;
; -12.997 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~397                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.318      ; 14.353     ;
; -12.994 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.613      ; 12.955     ;
; -12.992 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.611      ; 13.287     ;
; -12.988 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 13.117     ;
; -12.977 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~790                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.338      ; 14.353     ;
; -12.975 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~798                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.338      ; 14.351     ;
; -12.974 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.656      ; 14.130     ;
; -12.973 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 1.622      ; 14.095     ;
; -12.970 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 2.042      ; 13.899     ;
; -12.969 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 2.008      ; 13.864     ;
; -12.968 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.575      ; 13.227     ;
; -12.967 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.558      ; 13.243     ;
; -12.966 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~270                                 ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 1.000        ; 0.339      ; 14.343     ;
+---------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                                                                                                                                           ;
+---------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                     ; To Node                  ; Launch Clock                                                                                  ; Latch Clock                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; -12.246 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -9.626     ; 1.969      ;
; -12.086 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -9.623     ; 1.812      ;
; -11.878 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -9.622     ; 1.605      ;
; -11.838 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -9.718     ; 1.969      ;
; -11.678 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -9.715     ; 1.812      ;
; -11.521 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.986     ; 3.407      ;
; -11.470 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -9.714     ; 1.605      ;
; -11.361 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.983     ; 3.250      ;
; -11.177 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.050     ; 3.120      ;
; -11.153 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.982     ; 3.043      ;
; -11.142 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.982     ; 3.644      ;
; -11.113 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.078     ; 3.407      ;
; -11.017 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.047     ; 2.963      ;
; -10.982 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.979     ; 3.487      ;
; -10.953 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.075     ; 3.250      ;
; -10.902 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.052     ; 3.346      ;
; -10.893 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.985     ; 3.404      ;
; -10.840 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.985     ; 3.539      ;
; -10.809 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.046     ; 2.756      ;
; -10.800 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.894     ; 3.262      ;
; -10.774 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.978     ; 3.280      ;
; -10.769 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.142     ; 3.120      ;
; -10.745 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.074     ; 3.043      ;
; -10.742 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.049     ; 3.189      ;
; -10.734 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.074     ; 3.644      ;
; -10.733 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.982     ; 3.247      ;
; -10.680 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.982     ; 3.382      ;
; -10.661 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.986     ; 3.353      ;
; -10.640 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.891     ; 3.105      ;
; -10.609 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.139     ; 2.963      ;
; -10.606 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.984     ; 3.118      ;
; -10.596 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.983     ; 3.102      ;
; -10.574 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.071     ; 3.487      ;
; -10.534 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -7.048     ; 2.982      ;
; -10.525 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.981     ; 3.040      ;
; -10.501 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.983     ; 3.196      ;
; -10.494 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.144     ; 3.346      ;
; -10.485 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.077     ; 3.404      ;
; -10.472 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.981     ; 3.175      ;
; -10.446 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.981     ; 2.961      ;
; -10.436 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.980     ; 2.945      ;
; -10.432 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.890     ; 2.898      ;
; -10.432 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.077     ; 3.539      ;
; -10.401 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.138     ; 2.756      ;
; -10.392 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -6.986     ; 3.262      ;
; -10.366 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.070     ; 3.280      ;
; -10.334 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.141     ; 3.189      ;
; -10.325 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.074     ; 3.247      ;
; -10.293 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.982     ; 2.989      ;
; -10.272 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.074     ; 3.382      ;
; -10.253 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.078     ; 3.353      ;
; -10.238 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.980     ; 2.754      ;
; -10.232 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -6.983     ; 3.105      ;
; -10.228 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -6.979     ; 2.738      ;
; -10.198 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.076     ; 3.118      ;
; -10.188 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.075     ; 3.102      ;
; -10.126 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.140     ; 2.982      ;
; -10.117 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.073     ; 3.040      ;
; -10.093 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.075     ; 3.196      ;
; -10.064 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.073     ; 3.175      ;
; -10.038 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.073     ; 2.961      ;
; -10.028 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.072     ; 2.945      ;
; -10.024 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -6.982     ; 2.898      ;
; -9.885  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.074     ; 2.989      ;
; -9.830  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.072     ; 2.754      ;
; -9.820  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -7.071     ; 2.738      ;
; -5.937  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -3.817     ; 1.969      ;
; -5.777  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -3.814     ; 1.812      ;
; -5.569  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -3.813     ; 1.605      ;
; -5.560  ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.641     ; 2.768      ;
; -5.212  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.177     ; 3.407      ;
; -5.052  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.174     ; 3.250      ;
; -5.018  ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.640     ; 2.227      ;
; -4.992  ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.732     ; 2.109      ;
; -4.958  ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.644     ; 2.163      ;
; -4.936  ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.642     ; 2.143      ;
; -4.909  ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.640     ; 2.118      ;
; -4.882  ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.643     ; 2.088      ;
; -4.868  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.241     ; 3.120      ;
; -4.844  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.173     ; 3.043      ;
; -4.835  ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.001     ; 4.206      ;
; -4.833  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.173     ; 3.644      ;
; -4.708  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.238     ; 2.963      ;
; -4.673  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.170     ; 3.487      ;
; -4.659  ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.574     ; 1.934      ;
; -4.593  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.243     ; 3.346      ;
; -4.584  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.176     ; 3.404      ;
; -4.531  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.176     ; 3.539      ;
; -4.500  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.237     ; 2.756      ;
; -4.491  ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.065     ; 3.919      ;
; -4.491  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.085     ; 3.262      ;
; -4.465  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.169     ; 3.280      ;
; -4.456  ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; 0.003      ; 4.443      ;
; -4.433  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.240     ; 3.189      ;
; -4.424  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.173     ; 3.247      ;
; -4.385  ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.576     ; 1.658      ;
; -4.383  ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.641     ; 1.591      ;
; -4.371  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.173     ; 3.382      ;
; -4.352  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.177     ; 3.353      ;
; -4.331  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[9] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.082     ; 3.105      ;
+---------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'interrupciones[0]'                                                                                                                                                                                             ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                        ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+
; -9.206 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.806      ; 13.973     ;
; -9.205 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.772      ; 13.938     ;
; -9.161 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.806      ; 13.928     ;
; -9.036 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.772      ; 13.769     ;
; -8.955 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.806      ; 13.722     ;
; -8.924 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.772      ; 13.657     ;
; -8.824 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.805      ; 14.129     ;
; -8.823 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.771      ; 14.094     ;
; -8.779 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.805      ; 14.084     ;
; -8.724 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.809      ; 14.229     ;
; -8.723 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.786      ; 13.967     ;
; -8.723 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.775      ; 14.194     ;
; -8.722 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.752      ; 13.932     ;
; -8.721 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.928      ; 13.958     ;
; -8.720 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.894      ; 13.923     ;
; -8.679 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.809      ; 14.184     ;
; -8.678 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.786      ; 13.922     ;
; -8.676 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.928      ; 13.913     ;
; -8.654 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.771      ; 13.925     ;
; -8.587 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.827      ; 9.328      ;
; -8.584 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.827      ; 9.326      ;
; -8.575 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.283      ;
; -8.573 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.805      ; 13.878     ;
; -8.554 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.775      ; 14.025     ;
; -8.553 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.752      ; 13.763     ;
; -8.551 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.894      ; 13.754     ;
; -8.542 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.796      ; 14.034     ;
; -8.542 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 5.771      ; 13.813     ;
; -8.541 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.762      ; 13.999     ;
; -8.525 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 5.780      ; 13.805     ;
; -8.523 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.849      ; 12.352     ;
; -8.523 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.864      ; 12.345     ;
; -8.498 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; interrupciones[0] ; 0.500        ; 5.984      ; 13.828     ;
; -8.497 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.796      ; 13.989     ;
; -8.493 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ; clk          ; interrupciones[0] ; 1.000        ; 3.854      ; 12.318     ;
; -8.486 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.827      ; 9.227      ;
; -8.486 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 5.807      ; 13.254     ;
; -8.483 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.882      ; 12.560     ;
; -8.483 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.827      ; 9.225      ;
; -8.483 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.830      ; 12.271     ;
; -8.482 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.189      ;
; -8.477 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 5.810      ; 13.787     ;
; -8.476 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 5.776      ; 13.752     ;
; -8.473 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.809      ; 13.978     ;
; -8.472 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.786      ; 13.716     ;
; -8.470 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.928      ; 13.707     ;
; -8.466 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ; clk          ; interrupciones[0] ; 1.000        ; 3.854      ; 12.254     ;
; -8.444 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 6.186      ; 14.130     ;
; -8.443 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.848      ; 12.486     ;
; -8.443 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 6.152      ; 14.095     ;
; -8.442 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 5.775      ; 13.913     ;
; -8.441 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 5.752      ; 13.651     ;
; -8.440 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 6.572      ; 13.899     ;
; -8.439 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 5.894      ; 13.642     ;
; -8.439 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 6.538      ; 13.864     ;
; -8.432 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 5.810      ; 13.742     ;
; -8.430 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.882      ; 12.264     ;
; -8.430 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.883      ; 12.293     ;
; -8.425 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.132      ;
; -8.422 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; clk          ; interrupciones[0] ; 1.000        ; 4.022      ; 12.258     ;
; -8.422 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.130      ;
; -8.420 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.916      ; 12.288     ;
; -8.418 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 5.988      ; 13.701     ;
; -8.417 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 5.954      ; 13.666     ;
; -8.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.916      ; 12.283     ;
; -8.399 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 6.186      ; 14.085     ;
; -8.395 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 6.572      ; 13.854     ;
; -8.378 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.085      ;
; -8.375 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.880      ; 12.250     ;
; -8.375 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.793      ; 9.083      ;
; -8.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 5.988      ; 13.656     ;
; -8.372 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.762      ; 13.830     ;
; -8.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.914      ; 12.278     ;
; -8.364 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; clk          ; interrupciones[0] ; 1.000        ; 3.910      ; 12.278     ;
; -8.359 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.882      ; 12.193     ;
; -8.329 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.914      ; 12.238     ;
; -8.322 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; clk          ; interrupciones[0] ; 1.000        ; 3.912      ; 12.234     ;
; -8.320 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|wez                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.884      ; 12.375     ;
; -8.316 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 1.000        ; 6.196      ; 13.973     ;
; -8.315 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 1.000        ; 6.162      ; 13.938     ;
; -8.312 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; clk          ; interrupciones[0] ; 1.000        ; 3.882      ; 12.146     ;
; -8.308 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ; clk          ; interrupciones[0] ; 1.000        ; 3.916      ; 12.224     ;
; -8.308 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.880      ; 12.183     ;
; -8.307 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ; clk          ; interrupciones[0] ; 1.000        ; 3.916      ; 12.223     ;
; -8.307 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 5.776      ; 13.583     ;
; -8.306 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; clk          ; interrupciones[0] ; 1.000        ; 3.910      ; 12.220     ;
; -8.305 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; clk          ; interrupciones[0] ; 1.000        ; 3.876      ; 12.185     ;
; -8.303 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ; clk          ; interrupciones[0] ; 1.000        ; 4.017      ; 12.506     ;
; -8.303 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.864      ; 12.125     ;
; -8.291 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.796      ; 13.783     ;
; -8.274 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 6.152      ; 13.926     ;
; -8.271 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.829      ; 9.014      ;
; -8.271 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 1.000        ; 6.196      ; 13.928     ;
; -8.270 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 6.538      ; 13.695     ;
; -8.268 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.829      ; 9.012      ;
; -8.264 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; clk          ; interrupciones[0] ; 1.000        ; 3.878      ; 12.142     ;
; -8.263 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.882      ; 12.340     ;
; -8.263 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; clk          ; interrupciones[0] ; 1.000        ; 3.912      ; 12.175     ;
; -8.261 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; clk          ; interrupciones[0] ; 1.000        ; 3.880      ; 12.136     ;
; -8.260 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 5.762      ; 13.718     ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'interrupciones[0]'                                                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                                                  ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+
; -4.417 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.901      ; 1.484      ;
; -4.404 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.901      ; 1.497      ;
; -4.221 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 6.068      ; 1.847      ;
; -4.216 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.904      ; 1.688      ;
; -4.120 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.773      ; 1.653      ;
; -3.867 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.444      ; 1.577      ;
; -3.804 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.731      ; 1.927      ;
; -3.730 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.454      ; 4.724      ;
; -3.366 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.799      ; 4.433      ;
; -3.210 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.434      ; 4.724      ;
; -3.186 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.454      ; 5.268      ;
; -3.145 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.995      ; 4.850      ;
; -3.061 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.111      ; 6.050      ;
; -3.052 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.066      ; 5.014      ;
; -3.041 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.994      ; 4.953      ;
; -2.994 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.943      ; 5.949      ;
; -2.963 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.108      ; 6.145      ;
; -2.948 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.065      ; 5.117      ;
; -2.939 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.737      ; 4.798      ;
; -2.930 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.943      ; 6.013      ;
; -2.908 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.972      ; 6.064      ;
; -2.905 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.106      ; 6.201      ;
; -2.903 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.695      ; 4.792      ;
; -2.893 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.005      ; 6.112      ;
; -2.891 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.070      ; 5.179      ;
; -2.883 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.001      ; 6.118      ;
; -2.867 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.067      ; 5.200      ;
; -2.865 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.075      ; 5.210      ;
; -2.845 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.778      ; 4.433      ;
; -2.838 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.999      ; 6.161      ;
; -2.825 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.953      ; 6.128      ;
; -2.822 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.799      ; 4.977      ;
; -2.814 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[9]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.798      ; 4.984      ;
; -2.792 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.058      ; 5.266      ;
; -2.790 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[9]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.795      ; 5.005      ;
; -2.777 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.003      ; 6.226      ;
; -2.765 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 9.005      ; 6.240      ;
; -2.756 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~124                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.453      ; 5.697      ;
; -2.751 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 5.916      ; 3.165      ;
; -2.746 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[11] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.805      ; 5.059      ;
; -2.721 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.734      ; 5.013      ;
; -2.708 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~76                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.459      ; 5.751      ;
; -2.689 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.074      ; 5.385      ;
; -2.688 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 5.916      ; 3.228      ;
; -2.674 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.224      ; 5.550      ;
; -2.666 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.434      ; 5.268      ;
; -2.663 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[13] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.803      ; 5.140      ;
; -2.640 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.064      ; 5.424      ;
; -2.628 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 8.971      ; 6.343      ;
; -2.626 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[8]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.805      ; 5.179      ;
; -2.624 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.974      ; 4.850      ;
; -2.617 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.079      ; 5.462      ;
; -2.617 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.733      ; 5.116      ;
; -2.603 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.716      ; 5.113      ;
; -2.591 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~110                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.995      ; 5.404      ;
; -2.590 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~55                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.227      ; 5.637      ;
; -2.577 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.931      ; 5.354      ;
; -2.570 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                                    ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 6.759      ; 3.689      ;
; -2.560 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[13] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.819      ; 5.259      ;
; -2.553 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.928      ; 5.375      ;
; -2.532 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.046      ; 5.014      ;
; -2.531 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.829      ; 4.798      ;
; -2.530 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.884      ; 5.354      ;
; -2.520 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.080      ; 5.560      ;
; -2.520 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.973      ; 4.953      ;
; -2.514 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.806      ; 4.792      ;
; -2.506 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[8]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.821      ; 5.315      ;
; -2.499 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.715      ; 5.216      ;
; -2.498 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~110                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.066      ; 5.568      ;
; -2.498 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[11] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.809      ; 5.311      ;
; -2.477 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.712      ; 5.235      ;
; -2.468 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.089      ; 5.621      ;
; -2.456 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.911      ; 5.455      ;
; -2.446 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.852      ; 5.406      ;
; -2.437 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.726      ; 5.289      ;
; -2.434 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~63                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.227      ; 5.793      ;
; -2.433 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~28                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.455      ; 6.022      ;
; -2.428 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.045      ; 5.117      ;
; -2.427 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.900      ; 5.473      ;
; -2.412 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 5.051      ; 2.639      ;
; -2.410 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~44                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.452      ; 6.042      ;
; -2.403 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.720      ; 5.317      ;
; -2.395 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.737      ; 5.342      ;
; -2.392 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~124                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.798      ; 5.406      ;
; -2.390 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[7]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.887      ; 5.497      ;
; -2.379 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.717      ; 5.338      ;
; -2.371 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.050      ; 5.179      ;
; -2.368 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~45                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.067      ; 5.699      ;
; -2.367 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~88                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.061      ; 5.694      ;
; -2.359 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.695      ; 5.336      ;
; -2.353 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~88                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[8]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.802      ; 5.449      ;
; -2.349 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[11] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.819      ; 5.470      ;
; -2.347 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.047      ; 5.200      ;
; -2.346 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 8.235      ; 5.889      ;
; -2.345 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 8.055      ; 5.210      ;
; -2.344 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~76                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.804      ; 5.460      ;
; -2.336 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.927      ; 5.591      ;
; -2.334 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.742      ; 5.408      ;
; -2.331 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 7.001      ; 4.170      ;
; -2.317 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 7.647      ; 5.330      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                            ; Launch Clock                                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                ; cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                                                                               ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.644 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[14] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.485      ; 1.415      ;
; 0.655 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[1]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.744 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.519      ; 1.549      ;
; 0.989 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[13] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.519      ; 1.794      ;
; 1.020 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[15] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.485      ; 1.791      ;
; 1.053 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.418      ;
; 1.053 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.418      ;
; 1.053 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg4 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.418      ;
; 1.059 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.424      ;
; 1.063 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg5 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.428      ;
; 1.063 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.428      ;
; 1.064 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.429      ;
; 1.066 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.431      ;
; 1.072 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.437      ;
; 1.072 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.437      ;
; 1.073 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 1.438      ;
; 1.136 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.422      ;
; 1.278 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.628      ;
; 1.308 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.637      ;
; 1.372 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[1]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 1.652      ;
; 1.392 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.441 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.454 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.783      ;
; 1.470 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.799      ;
; 1.470 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.799      ;
; 1.478 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[11]                                                                     ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.506 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[3]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.792      ;
; 1.509 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.524 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.558 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.844      ;
; 1.569 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.898      ;
; 1.571 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.900      ;
; 1.584 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.913      ;
; 1.612 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.941      ;
; 1.629 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.915      ;
; 1.640 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[11]                                                                     ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.926      ;
; 1.642 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 1.971      ;
; 1.671 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[9]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 1.951      ;
; 1.690 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 1.976      ;
; 1.703 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.032      ;
; 1.716 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.045      ;
; 1.741 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[18] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.483      ; 2.510      ;
; 1.796 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[11]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.076      ;
; 1.826 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.609      ; 2.721      ;
; 1.939 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ; clk                                                                                           ; clk         ; 0.000        ; 0.115      ; 2.304      ;
; 1.954 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.240      ;
; 1.978 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.484      ; 2.748      ;
; 1.995 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[16] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.485      ; 2.766      ;
; 2.034 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.320      ;
; 2.044 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[5]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.324      ;
; 2.051 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[7]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.331      ;
; 2.057 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[3]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.337      ;
; 2.075 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[3]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.361      ;
; 2.095 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.519     ; 1.862      ;
; 2.099 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[19] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; 0.519      ; 2.904      ;
; 2.110 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.396      ;
; 2.140 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.426      ;
; 2.147 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.476      ;
; 2.148 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.477      ;
; 2.158 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[11]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.438      ;
; 2.159 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.609     ; 1.836      ;
; 2.164 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.493      ;
; 2.172 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.501      ;
; 2.172 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[7]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.452      ;
; 2.181 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.510      ;
; 2.182 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.468      ;
; 2.197 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.526      ;
; 2.207 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[5]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.487      ;
; 2.219 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[3]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.499      ;
; 2.219 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.505      ;
; 2.277 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.563      ;
; 2.293 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.622      ;
; 2.295 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.581      ;
; 2.316 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.602      ;
; 2.320 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[9]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.600      ;
; 2.326 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.655      ;
; 2.333 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.619      ;
; 2.340 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg0 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.669      ;
; 2.345 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.674      ;
; 2.357 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.686      ;
; 2.360 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ; clk                                                                                           ; clk         ; 0.000        ; 0.079      ; 2.689      ;
; 2.386 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[5]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.666      ;
; 2.391 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 2.677      ;
; 2.392 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[19]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.710      ; 3.888      ;
; 2.393 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.710      ; 3.889      ;
; 2.399 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[7]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.006     ; 2.679      ;
; 2.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.484     ; 2.217      ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.484 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.000      ; 1.484      ;
; 1.497 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.000      ; 1.497      ;
; 1.680 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.167      ; 1.847      ;
; 1.685 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.003      ; 1.688      ;
; 1.781 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.128     ; 1.653      ;
; 2.034 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.457     ; 1.577      ;
; 2.097 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.170     ; 1.927      ;
; 2.369 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.828      ; 3.483      ;
; 2.614 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 3.734      ;
; 2.617 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 3.735      ;
; 2.621 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~940                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 3.741      ;
; 2.694 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 2.530      ; 4.724      ;
; 2.766 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~115                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.842      ; 3.894      ;
; 2.767 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~895                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 3.888      ;
; 2.803 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~969                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.845      ; 3.934      ;
; 2.827 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~969                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.842      ; 3.955      ;
; 2.851 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~55                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~895                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.838      ; 3.975      ;
; 2.921 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.039      ;
; 2.923 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~998                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.041      ;
; 2.944 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~48                                  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.060      ;
; 2.987 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~99                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.843      ; 4.116      ;
; 3.007 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~63                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~895                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.838      ; 4.131      ;
; 3.025 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.142      ;
; 3.027 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~998                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.144      ;
; 3.033 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~51                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.151      ;
; 3.049 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~636                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.167      ;
; 3.054 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~276                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.175      ;
; 3.056 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.877      ; 4.433      ;
; 3.058 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~348                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.836      ; 4.180      ;
; 3.064 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~120                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~48                                  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.846      ; 4.196      ;
; 3.076 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~908                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.195      ;
; 3.076 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~972                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.195      ;
; 3.078 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~660                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.196      ;
; 3.079 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~724                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.197      ;
; 3.079 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~332                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.197      ;
; 3.082 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~748                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.201      ;
; 3.093 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~700                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.212      ;
; 3.097 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~684                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.216      ;
; 3.123 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~883                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.828      ; 4.237      ;
; 3.151 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~316                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.839      ; 4.276      ;
; 3.152 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~668                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.268      ;
; 3.152 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~708                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.828      ; 4.266      ;
; 3.152 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~644                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.828      ; 4.266      ;
; 3.153 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~652                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.269      ;
; 3.153 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~132                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.839      ; 4.278      ;
; 3.158 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 4.278      ;
; 3.165 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~940                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 4.285      ;
; 3.174 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~220                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.839      ; 4.299      ;
; 3.185 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~500                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.836      ; 4.307      ;
; 3.188 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~284                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.836      ; 4.310      ;
; 3.200 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~942                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.318      ;
; 3.200 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.318      ;
; 3.212 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~932                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.329      ;
; 3.213 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~948                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.330      ;
; 3.217 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~88                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~48                                  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.827      ; 4.330      ;
; 3.223 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~71                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~895                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.344      ;
; 3.233 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~905                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.845      ; 4.364      ;
; 3.233 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~257                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.845      ; 4.364      ;
; 3.238 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 2.530      ; 5.268      ;
; 3.255 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~95                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~759                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.376      ;
; 3.256 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~119                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~895                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.848      ; 4.390      ;
; 3.257 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~905                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.842      ; 4.385      ;
; 3.257 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~257                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.842      ; 4.385      ;
; 3.265 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~892                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.386      ;
; 3.270 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~884                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.391      ;
; 3.277 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 2.073      ; 4.850      ;
; 3.280 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1003                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.827      ; 4.393      ;
; 3.282 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~28                                  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.838      ; 4.406      ;
; 3.304 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~942                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.421      ;
; 3.304 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006                                ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.421      ;
; 3.323 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~36                                  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.838      ; 4.447      ;
; 3.328 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~893                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.445      ;
; 3.329 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~350                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 4.449      ;
; 3.332 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~885                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.449      ;
; 3.337 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~376                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.453      ;
; 3.339 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~55                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~759                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.838      ; 4.463      ;
; 3.345 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~880                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.462      ;
; 3.345 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~8                                   ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.461      ;
; 3.345 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~140                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.835      ; 4.466      ;
; 3.346 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~888                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.463      ;
; 3.353 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~342                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 4.473      ;
; 3.355 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~628                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.472      ;
; 3.355 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~550                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.471      ;
; 3.356 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~374                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.834      ; 4.476      ;
; 3.358 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~596                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.475      ;
; 3.359 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~902                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.831      ; 4.476      ;
; 3.359 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~638                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.830      ; 4.475      ;
; 3.369 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~812                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.827      ; 4.482      ;
; 3.370 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~780                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.827      ; 4.483      ;
; 3.370 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.928      ; 4.798      ;
; 3.371 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~883                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.832      ; 4.489      ;
; 3.372 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 2.142      ; 5.014      ;
; 3.380 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~67                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.843      ; 4.509      ;
; 3.381 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 2.072      ; 4.953      ;
; 3.383 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~361                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.848      ; 4.517      ;
; 3.384 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~260                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.503      ;
; 3.385 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~292                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.833      ; 4.504      ;
; 3.387 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.905      ; 4.792      ;
; 3.388 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~377                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.846      ; 4.520      ;
; 3.390 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~804                                 ; clk                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.828      ; 4.504      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                  ; Launch Clock                                                                                  ; Latch Clock                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; 2.319 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.319      ;
; 2.389 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.389      ;
; 2.448 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.448      ;
; 2.722 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 2.724      ;
; 2.724 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.067      ; 2.791      ;
; 2.739 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 2.740      ;
; 2.741 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.066      ; 2.807      ;
; 2.776 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.091      ; 2.867      ;
; 2.786 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.786      ;
; 2.793 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.091      ; 2.884      ;
; 2.795 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.156      ; 2.951      ;
; 2.807 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.065     ; 2.742      ;
; 2.809 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.809      ;
; 2.815 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 2.816      ;
; 2.821 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.821      ;
; 2.867 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.867      ;
; 2.905 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 2.905      ;
; 2.920 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.092      ; 3.012      ;
; 2.961 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 2.964      ;
; 2.976 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 2.975      ;
; 2.978 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.064      ; 3.042      ;
; 2.998 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.069      ; 3.067      ;
; 3.015 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.068      ; 3.083      ;
; 3.026 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 3.026      ;
; 3.028 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.065      ; 3.093      ;
; 3.030 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 3.029      ;
; 3.032 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.064      ; 3.096      ;
; 3.035 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.067     ; 2.968      ;
; 3.037 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.035      ;
; 3.050 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.051      ;
; 3.069 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.158      ; 3.227      ;
; 3.083 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 3.085      ;
; 3.133 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.004      ; 3.137      ;
; 3.146 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.144      ;
; 3.155 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.092      ; 3.247      ;
; 3.161 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 3.161      ;
; 3.163 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.065      ; 3.228      ;
; 3.174 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 3.171      ;
; 3.218 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.066      ; 3.284      ;
; 3.238 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 3.237      ;
; 3.252 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.066      ; 3.318      ;
; 3.262 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.260      ;
; 3.263 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 3.266      ;
; 3.265 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 3.267      ;
; 3.265 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.068      ; 3.333      ;
; 3.275 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.276      ;
; 3.279 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.088      ; 3.367      ;
; 3.292 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.089      ; 3.381      ;
; 3.297 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 3.296      ;
; 3.302 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.067      ; 3.369      ;
; 3.306 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.067     ; 3.239      ;
; 3.311 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 3.311      ;
; 3.314 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.312      ;
; 3.331 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.089     ; 3.242      ;
; 3.333 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.064     ; 3.269      ;
; 3.345 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.346      ;
; 3.346 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.090      ; 3.436      ;
; 3.348 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.090     ; 3.258      ;
; 3.357 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 3.360      ;
; 3.360 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.066     ; 3.294      ;
; 3.373 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 3.373      ;
; 3.374 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 3.376      ;
; 3.382 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.068     ; 3.314      ;
; 3.416 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.156     ; 3.260      ;
; 3.437 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.067      ; 3.504      ;
; 3.442 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.064     ; 3.378      ;
; 3.455 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 3.454      ;
; 3.475 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 3.472      ;
; 3.497 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.004     ; 3.493      ;
; 3.529 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.527      ;
; 3.529 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 3.526      ;
; 3.534 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.069     ; 3.465      ;
; 3.538 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 3.540      ;
; 3.539 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.070      ; 3.609      ;
; 3.561 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.066     ; 3.495      ;
; 3.585 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.092     ; 3.493      ;
; 3.588 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.068     ; 3.520      ;
; 3.605 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.004     ; 3.601      ;
; 3.610 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.070     ; 3.540      ;
; 3.635 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.091     ; 3.544      ;
; 3.639 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.092     ; 3.547      ;
; 3.644 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.158     ; 3.486      ;
; 3.660 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 3.658      ;
; 3.665 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 3.665      ;
; 3.670 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.066     ; 3.604      ;
; 3.687 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.688      ;
; 3.714 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 3.713      ;
; 3.736 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 3.733      ;
; 3.770 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.091     ; 3.679      ;
; 3.796 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.797      ;
; 3.872 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.088     ; 3.784      ;
; 3.898 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.004      ; 3.902      ;
; 3.899 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 3.901      ;
; 3.908 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -1.170     ; 2.738      ;
; 3.916 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 3.917      ;
; 3.925 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -1.171     ; 2.754      ;
; 3.979 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[9] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -1.081     ; 2.898      ;
; 3.984 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.065     ; 3.919      ;
; 3.993 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -1.237     ; 2.756      ;
; 4.070 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -1.174     ; 2.896      ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg1       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg1       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg2       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg2       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg3       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg3       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg4       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg4       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg5       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg5       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg6       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg6       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg7       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg7       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a1~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a1~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a2~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a2~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a3~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a3~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a4~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a4~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a5~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a5~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a6~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a6~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a7~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a7~porta_memory_reg0       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'interrupciones[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; interrupciones[0] ; Rise       ; interrupciones[0]                                                                              ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[24]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[24]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[25]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[25]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[26]|datac                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[26]|datac                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[27]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[27]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[28]|dataa                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[28]|dataa                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[29]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[29]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[30]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[30]|datad                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]|datac                ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]|datac                ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|inclk[0]   ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|inclk[0]   ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|outclk     ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|outclk     ;
; -1.151 ; -1.151       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22|combout           ;
; -1.151 ; -1.151       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22|combout           ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|we3                                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|we3                                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|wez                                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|uc:UnidadDeControl|wez                                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3clkctrl|inclk[0]                                                ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3clkctrl|inclk[0]                                                ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3clkctrl|outclk                                                  ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3clkctrl|outclk                                                  ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3|combout                                                        ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|WideOr1~3|combout                                                        ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|activarMemoriaDatos|datad                                                ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|activarMemoriaDatos|datad                                                ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|activarPilaSubR|datad                                                    ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|activarPilaSubR|datad                                                    ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|guardarMemoriaDatos|datad                                                ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|guardarMemoriaDatos|datad                                                ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[0]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[0]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[1]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[1]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[2]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|op_alu[2]|datad                                                          ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|pushPilaDatos|datad                                                      ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|pushPilaDatos|datad                                                      ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|pushPilaSubR|datad                                                       ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|pushPilaSubR|datad                                                       ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|s_inc|datac                                                              ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|s_inc|datac                                                              ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|selectorMuxDireccionesMemoriaDatos|datad                                 ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|selectorMuxDireccionesMemoriaDatos|datad                                 ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|selectorMuxPilaDatos|datad                                               ;
; -1.103 ; -1.103       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|selectorMuxPilaDatos|datad                                               ;
; -1.103 ; -1.103       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|UnidadDeControl|selectorMuxPilaSubR|datac                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~0    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~0    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~10   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~10   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~100  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~100  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1000 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1000 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1001 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1001 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1002 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1002 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1003 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1003 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1005 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1005 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1007 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1007 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1008 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1008 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1009 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1009 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~101  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~101  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1010 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1010 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1011 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1011 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1012 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1012 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1013 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1013 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1015 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1015 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1016 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1016 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1017 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1017 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1018 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1018 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1019 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1019 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~102  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~102  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1020 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1020 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1021 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1021 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1022 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1022 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1023 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1023 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~103  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~103  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~104  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~104  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~105  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~105  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~106  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~106  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~107  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~107  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~108  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~108  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~109  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~109  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~11   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~11   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~110  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~110  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~111  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~111  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~112  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~112  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~113  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~113  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~114  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~114  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~115  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~115  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~116  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~116  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~117  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~117  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~118  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~118  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~119  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~119  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~12   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~12   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~120  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~120  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                         ; Clock Edge ; Target                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|active|datac                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|active|datac                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[0]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[0]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[1]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[1]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[2]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[2]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[3]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[3]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[4]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[4]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[5]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[5]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[6]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[6]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[7]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[7]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[8]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[8]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[9]|datac                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[9]|datac                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|active                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|active                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[0]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[0]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[1]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[1]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[2]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[2]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[3]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[3]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[4]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[4]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[5]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[5]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[6]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[6]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[7]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[7]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[8]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[8]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[9]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[9]                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; 15.858 ; 15.858 ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; 15.737 ; 15.737 ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; 15.858 ; 15.858 ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; 20.683 ; 20.683 ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.737  ; 5.737  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 4.942  ; 4.942  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.213  ; 5.213  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.459  ; 5.459  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.378  ; 5.378  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.737  ; 5.737  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.650  ; 5.650  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 4.869  ; 4.869  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.291  ; 5.291  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.963  ; 6.963  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.665  ; 6.665  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.608  ; 6.608  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.861  ; 6.861  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.963  ; 6.963  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.263  ; 6.263  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.779  ; 6.779  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.457  ; 5.457  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.055  ; 6.055  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.517  ; 6.517  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.685  ; 5.685  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.101  ; 6.101  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.827  ; 5.827  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.717  ; 5.717  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.517  ; 6.517  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.469  ; 5.469  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.103  ; 6.103  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.247  ; 5.247  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.952  ; 5.952  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.680  ; 5.680  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.280  ; 5.280  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.258  ; 5.258  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.629  ; 5.629  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.952  ; 5.952  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.657  ; 5.657  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.831  ; 5.831  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.805  ; 5.805  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 7.211  ; 7.211  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.096  ; 5.096  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.896  ; 5.896  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.680  ; 5.680  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.639  ; 6.639  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.032  ; 6.032  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 7.211  ; 7.211  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.271  ; 5.271  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.278  ; 6.278  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.939  ; 8.939  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.468  ; 8.468  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.939  ; 8.939  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 13.738 ; 13.738 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.718  ; 8.718  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.597  ; 8.597  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.718  ; 8.718  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 13.556 ; 13.556 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 3.883  ; 3.883  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 3.762  ; 3.762  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 3.883  ; 3.883  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 8.721  ; 8.721  ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 0.138  ; 0.138  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; -0.657 ; -0.657 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; -0.386 ; -0.386 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; -0.140 ; -0.140 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; -0.221 ; -0.221 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 0.138  ; 0.138  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 0.051  ; 0.051  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; -0.730 ; -0.730 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; -0.308 ; -0.308 ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 1.364  ; 1.364  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; 1.066  ; 1.066  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; 1.009  ; 1.009  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; 1.262  ; 1.262  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; 1.364  ; 1.364  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.664  ; 0.664  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; 1.180  ; 1.180  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; -0.142 ; -0.142 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 0.456  ; 0.456  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 0.918  ; 0.918  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 0.086  ; 0.086  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.502  ; 0.502  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 0.228  ; 0.228  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 0.118  ; 0.118  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.918  ; 0.918  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; -0.130 ; -0.130 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 0.504  ; 0.504  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; -0.352 ; -0.352 ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 0.353  ; 0.353  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 0.081  ; 0.081  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; -0.319 ; -0.319 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; -0.341 ; -0.341 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 0.030  ; 0.030  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 0.353  ; 0.353  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 0.058  ; 0.058  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 0.232  ; 0.232  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 0.206  ; 0.206  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 1.612  ; 1.612  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; -0.503 ; -0.503 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 0.297  ; 0.297  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 0.081  ; 0.081  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; 1.040  ; 1.040  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 0.433  ; 0.433  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; 1.612  ; 1.612  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; -0.328 ; -0.328 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.679  ; 0.679  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 4.273  ; 4.273  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 4.152  ; 4.152  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 4.273  ; 4.273  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 9.111  ; 9.111  ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                   ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; -2.656 ; -2.656 ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; -2.656 ; -2.656 ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; -2.777 ; -2.777 ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; -6.167 ; -6.167 ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.688 ; -3.688 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.797 ; -3.797 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.210 ; -4.210 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.319 ; -4.319 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.373 ; -4.373 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.455 ; -4.455 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.654 ; -4.654 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.688 ; -3.688 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.115 ; -4.115 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.276 ; -4.276 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.520 ; -5.520 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.605 ; -5.605 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.721 ; -5.721 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.958 ; -5.958 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.981 ; -4.981 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.783 ; -5.783 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.276 ; -4.276 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.879 ; -4.879 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.071 ; -4.071 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.540 ; -4.540 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.098 ; -5.098 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.687 ; -4.687 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.712 ; -4.712 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.235 ; -5.235 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.473 ; -4.473 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.922 ; -4.922 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.071 ; -4.071 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.118 ; -4.118 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.535 ; -4.535 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.277 ; -4.277 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.118 ; -4.118 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.624 ; -4.624 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.670 ; -4.670 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.661 ; -4.661 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.650 ; -4.650 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.629 ; -4.629 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.951 ; -3.951 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.951 ; -3.951 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.893 ; -4.893 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.540 ; -4.540 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.634 ; -5.634 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.750 ; -4.750 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -6.215 ; -6.215 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.090 ; -4.090 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.102 ; -5.102 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.701 ; -3.701 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.701 ; -3.701 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.783 ; -3.783 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -7.939 ; -7.939 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.048 ; -5.048 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.048 ; -5.048 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -5.130 ; -5.130 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -9.560 ; -9.560 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 1.006  ; 1.006  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 1.006  ; 1.006  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 0.885  ; 0.885  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; -0.762 ; -0.762 ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 2.244  ; 2.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; 2.135  ; 2.135  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; 1.722  ; 1.722  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; 1.613  ; 1.613  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; 1.559  ; 1.559  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 1.477  ; 1.477  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 1.278  ; 1.278  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; 2.244  ; 2.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; 1.817  ; 1.817  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 1.656  ; 1.656  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; 0.412  ; 0.412  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; 0.327  ; 0.327  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; 0.211  ; 0.211  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; -0.026 ; -0.026 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.951  ; 0.951  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; 0.149  ; 0.149  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; 1.656  ; 1.656  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 1.053  ; 1.053  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 1.861  ; 1.861  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 1.392  ; 1.392  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.834  ; 0.834  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 1.245  ; 1.245  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 1.220  ; 1.220  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.697  ; 0.697  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; 1.459  ; 1.459  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 1.010  ; 1.010  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; 1.861  ; 1.861  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 1.814  ; 1.814  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 1.397  ; 1.397  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; 1.655  ; 1.655  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; 1.814  ; 1.814  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 1.308  ; 1.308  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 1.262  ; 1.262  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 1.271  ; 1.271  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 1.282  ; 1.282  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 1.303  ; 1.303  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 1.981  ; 1.981  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; 1.981  ; 1.981  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 1.039  ; 1.039  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 1.392  ; 1.392  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; 0.298  ; 0.298  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 1.182  ; 1.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; -0.283 ; -0.283 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; 1.842  ; 1.842  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.830  ; 0.830  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 2.297  ; 2.297  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 2.297  ; 2.297  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 2.176  ; 2.176  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 0.529  ; 0.529  ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                 ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.508 ; 10.508 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.024 ; 10.024 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.061 ; 10.061 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.096 ; 10.096 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.527  ; 9.527  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.508 ; 10.508 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.811  ; 9.811  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.309 ; 10.309 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.464 ; 10.464 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.979  ; 8.979  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.464 ; 10.464 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.659  ; 9.659  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.796  ; 9.796  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.045 ; 10.045 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.142 ; 10.142 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.933  ; 9.933  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.081  ; 9.081  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.421 ; 10.421 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.958  ; 9.958  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.539  ; 9.539  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.421 ; 10.421 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.366  ; 9.366  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.815  ; 9.815  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.399 ; 10.399 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.296  ; 9.296  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.038  ; 9.038  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.521 ; 10.521 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.059 ; 10.059 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.098 ; 10.098 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.521 ; 10.521 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.528  ; 9.528  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.172 ; 10.172 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.213 ; 10.213 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.219  ; 9.219  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.118 ; 10.118 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.892  ; 9.892  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.974  ; 8.974  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.282  ; 9.282  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.892  ; 9.892  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.187  ; 9.187  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.940  ; 8.940  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.857  ; 9.857  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.205  ; 9.205  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.512  ; 9.512  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 16.317 ; 16.317 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 15.833 ; 15.833 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 15.870 ; 15.870 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 15.905 ; 15.905 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 15.336 ; 15.336 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 16.317 ; 16.317 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 15.620 ; 15.620 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 16.118 ; 16.118 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 16.386 ; 16.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 14.901 ; 14.901 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 16.386 ; 16.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 15.581 ; 15.581 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 15.718 ; 15.718 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 15.967 ; 15.967 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 16.064 ; 16.064 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 15.855 ; 15.855 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 15.003 ; 15.003 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 16.445 ; 16.445 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 15.983 ; 15.983 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 16.022 ; 16.022 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 16.445 ; 16.445 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 15.452 ; 15.452 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 16.096 ; 16.096 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 16.137 ; 16.137 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 15.143 ; 15.143 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 16.042 ; 16.042 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 15.682 ; 15.682 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 14.764 ; 14.764 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 15.072 ; 15.072 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 15.682 ; 15.682 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 14.977 ; 14.977 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 14.730 ; 14.730 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 15.647 ; 15.647 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 14.995 ; 14.995 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 15.302 ; 15.302 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 16.409 ; 16.409 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 15.925 ; 15.925 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 15.962 ; 15.962 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 15.997 ; 15.997 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 15.428 ; 15.428 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 16.409 ; 16.409 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 15.712 ; 15.712 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 16.210 ; 16.210 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 16.365 ; 16.365 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 14.880 ; 14.880 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 16.365 ; 16.365 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 15.560 ; 15.560 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 15.697 ; 15.697 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 15.946 ; 15.946 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 16.043 ; 16.043 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 15.834 ; 15.834 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 14.982 ; 14.982 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 16.322 ; 16.322 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 15.859 ; 15.859 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 15.440 ; 15.440 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 16.322 ; 16.322 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 15.267 ; 15.267 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 15.716 ; 15.716 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 16.300 ; 16.300 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 15.197 ; 15.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 14.939 ; 14.939 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 16.425 ; 16.425 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 15.963 ; 15.963 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 16.002 ; 16.002 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 16.425 ; 16.425 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 15.432 ; 15.432 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 16.076 ; 16.076 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 16.117 ; 16.117 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 15.123 ; 15.123 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 16.022 ; 16.022 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 15.793 ; 15.793 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 14.875 ; 14.875 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 15.183 ; 15.183 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 15.793 ; 15.793 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 15.088 ; 15.088 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 14.841 ; 14.841 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 15.758 ; 15.758 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 15.106 ; 15.106 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 15.413 ; 15.413 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                         ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.527  ; 9.527  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.024 ; 10.024 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.061 ; 10.061 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.096 ; 10.096 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.527  ; 9.527  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.508 ; 10.508 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.811  ; 9.811  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.309 ; 10.309 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.979  ; 8.979  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.979  ; 8.979  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.464 ; 10.464 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.659  ; 9.659  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.796  ; 9.796  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.045 ; 10.045 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.142 ; 10.142 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.933  ; 9.933  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.081  ; 9.081  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.038  ; 9.038  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.958  ; 9.958  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.539  ; 9.539  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.421 ; 10.421 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.366  ; 9.366  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.815  ; 9.815  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.399 ; 10.399 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.296  ; 9.296  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.038  ; 9.038  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.219  ; 9.219  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.059 ; 10.059 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.098 ; 10.098 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.521 ; 10.521 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.528  ; 9.528  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.172 ; 10.172 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.213 ; 10.213 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.219  ; 9.219  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.118 ; 10.118 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.940  ; 8.940  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.974  ; 8.974  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.282  ; 9.282  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.892  ; 9.892  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.187  ; 9.187  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.940  ; 8.940  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.857  ; 9.857  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.205  ; 9.205  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.512  ; 9.512  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 14.283 ; 14.283 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 14.780 ; 14.780 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 14.817 ; 14.817 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 14.852 ; 14.852 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 14.283 ; 14.283 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 15.264 ; 15.264 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 14.567 ; 14.567 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 15.065 ; 15.065 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 13.633 ; 13.633 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 13.633 ; 13.633 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 15.118 ; 15.118 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 14.313 ; 14.313 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 14.450 ; 14.450 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 14.699 ; 14.699 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 14.796 ; 14.796 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 14.587 ; 14.587 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 13.735 ; 13.735 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 13.492 ; 13.492 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 14.332 ; 14.332 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 14.371 ; 14.371 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 14.794 ; 14.794 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 13.801 ; 13.801 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 14.445 ; 14.445 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 14.486 ; 14.486 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 13.492 ; 13.492 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 14.391 ; 14.391 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 13.696 ; 13.696 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 13.730 ; 13.730 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 14.038 ; 14.038 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 14.648 ; 14.648 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 13.943 ; 13.943 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 13.696 ; 13.696 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 14.613 ; 14.613 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 13.961 ; 13.961 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 14.268 ; 14.268 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 13.893 ; 13.893 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 14.390 ; 14.390 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 14.427 ; 14.427 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 14.462 ; 14.462 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 13.893 ; 13.893 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 14.874 ; 14.874 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 14.177 ; 14.177 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 14.675 ; 14.675 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 13.845 ; 13.845 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 13.845 ; 13.845 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 15.330 ; 15.330 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 14.525 ; 14.525 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 14.662 ; 14.662 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 14.911 ; 14.911 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 15.008 ; 15.008 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 14.799 ; 14.799 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 13.947 ; 13.947 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 14.606 ; 14.606 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 15.526 ; 15.526 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 15.107 ; 15.107 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 15.989 ; 15.989 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 14.934 ; 14.934 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 15.383 ; 15.383 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 15.967 ; 15.967 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 14.864 ; 14.864 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 14.606 ; 14.606 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 13.749 ; 13.749 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 14.589 ; 14.589 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 14.628 ; 14.628 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 15.051 ; 15.051 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 14.058 ; 14.058 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 14.702 ; 14.702 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 14.743 ; 14.743 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 13.749 ; 13.749 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 14.648 ; 14.648 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 13.309 ; 13.309 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 13.343 ; 13.343 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 13.651 ; 13.651 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 14.261 ; 14.261 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 13.556 ; 13.556 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 13.309 ; 13.309 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 14.226 ; 14.226 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 13.574 ; 13.574 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 13.881 ; 13.881 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                               ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                           ; -6.550 ; -1090.355     ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; -5.014 ; -43.971       ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -4.612 ; -3983.751     ;
; interrupciones[0]                                                                             ; -2.668 ; -143.819      ;
+-----------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                                ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; interrupciones[0]                                                                             ; -2.049 ; -86.867       ;
; clk                                                                                           ; 0.215  ; 0.000         ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 0.524  ; 0.000         ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.820  ; 0.000         ;
+-----------------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                                 ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                           ; -1.627 ; -386.128      ;
; interrupciones[0]                                                                             ; -1.380 ; -18.560       ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -0.500 ; -1024.000     ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500  ; 0.000         ;
+-----------------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                   ;
+--------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.550 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.740      ;
; -6.550 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.740      ;
; -6.549 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.763      ;
; -6.549 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.763      ;
; -6.516 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.730      ;
; -6.516 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.730      ;
; -6.507 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.697      ;
; -6.507 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.697      ;
; -6.470 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.160      ; 7.662      ;
; -6.470 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.662      ;
; -6.469 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.184      ; 7.685      ;
; -6.469 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.685      ;
; -6.465 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.679      ;
; -6.465 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.679      ;
; -6.461 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~10  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.651      ;
; -6.461 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~42  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.651      ;
; -6.458 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.642      ;
; -6.458 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.642      ;
; -6.457 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.665      ;
; -6.457 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.665      ;
; -6.452 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.628      ;
; -6.451 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.651      ;
; -6.447 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.639      ;
; -6.447 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.637      ;
; -6.446 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.638      ;
; -6.446 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.662      ;
; -6.446 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.660      ;
; -6.445 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.635      ;
; -6.445 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.661      ;
; -6.444 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.658      ;
; -6.436 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.184      ; 7.652      ;
; -6.436 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.652      ;
; -6.434 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.610      ;
; -6.433 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.633      ;
; -6.428 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106 ; clk          ; clk         ; 1.000        ; 0.156      ; 7.616      ;
; -6.427 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.160      ; 7.619      ;
; -6.427 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.619      ;
; -6.427 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106 ; clk          ; clk         ; 1.000        ; 0.180      ; 7.639      ;
; -6.424 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.632      ;
; -6.424 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.632      ;
; -6.418 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.618      ;
; -6.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.603      ;
; -6.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.603      ;
; -6.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.599      ;
; -6.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.599      ;
; -6.414 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.626      ;
; -6.414 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.626      ;
; -6.413 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.629      ;
; -6.413 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.627      ;
; -6.412 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.628      ;
; -6.411 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.625      ;
; -6.409 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.585      ;
; -6.404 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26  ; clk          ; clk         ; 1.000        ; 0.153      ; 7.589      ;
; -6.404 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.596      ;
; -6.404 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.594      ;
; -6.403 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.595      ;
; -6.403 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.612      ;
; -6.402 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.592      ;
; -6.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.600      ;
; -6.399 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; 0.153      ; 7.584      ;
; -6.398 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.607      ;
; -6.397 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; 0.150      ; 7.579      ;
; -6.396 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; 0.150      ; 7.578      ;
; -6.396 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; 0.174      ; 7.602      ;
; -6.395 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; 0.174      ; 7.601      ;
; -6.394 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106 ; clk          ; clk         ; 1.000        ; 0.180      ; 7.606      ;
; -6.391 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; 0.155      ; 7.578      ;
; -6.391 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~125 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.567      ;
; -6.390 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; 0.179      ; 7.601      ;
; -6.385 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.184      ; 7.601      ;
; -6.385 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.601      ;
; -6.385 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~106 ; clk          ; clk         ; 1.000        ; 0.156      ; 7.573      ;
; -6.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~2   ; clk          ; clk         ; 1.000        ; 0.160      ; 7.573      ;
; -6.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~34  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.573      ;
; -6.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.593      ;
; -6.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.593      ;
; -6.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.581      ;
; -6.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.176      ; 7.581      ;
; -6.372 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~82  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.560      ;
; -6.372 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~66  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.560      ;
; -6.370 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.579      ;
; -6.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~50  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.553      ;
; -6.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~58  ; clk          ; clk         ; 1.000        ; 0.152      ; 7.553      ;
; -6.367 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.168      ; 7.567      ;
; -6.365 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~29  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.574      ;
; -6.363 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~114 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.539      ;
; -6.363 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~5   ; clk          ; clk         ; 1.000        ; 0.174      ; 7.569      ;
; -6.362 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.578      ;
; -6.362 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.576      ;
; -6.362 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~13  ; clk          ; clk         ; 1.000        ; 0.174      ; 7.568      ;
; -6.361 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.184      ; 7.577      ;
; -6.361 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~26  ; clk          ; clk         ; 1.000        ; 0.153      ; 7.546      ;
; -6.360 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~21  ; clk          ; clk         ; 1.000        ; 0.182      ; 7.574      ;
; -6.359 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59  ; clk          ; clk         ; 1.000        ; 0.156      ; 7.547      ;
; -6.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~18  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.550      ;
; -6.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~53  ; clk          ; clk         ; 1.000        ; 0.158      ; 7.548      ;
; -6.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~59  ; clk          ; clk         ; 1.000        ; 0.180      ; 7.570      ;
; -6.357 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~122 ; clk          ; clk         ; 1.000        ; 0.144      ; 7.533      ;
; -6.357 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~37  ; clk          ; clk         ; 1.000        ; 0.160      ; 7.549      ;
; -6.357 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~69  ; clk          ; clk         ; 1.000        ; 0.179      ; 7.568      ;
+--------+---------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                  ; Launch Clock                                                                                  ; Latch Clock                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; -5.014 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -4.412     ; 0.708      ;
; -4.958 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -4.410     ; 0.654      ;
; -4.894 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -4.410     ; 0.590      ;
; -4.533 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -4.431     ; 0.708      ;
; -4.477 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -4.429     ; 0.654      ;
; -4.413 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -4.429     ; 0.590      ;
; -4.133 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.802     ; 1.253      ;
; -4.077 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.800     ; 1.199      ;
; -4.013 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.800     ; 1.135      ;
; -3.990 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.798     ; 1.339      ;
; -3.986 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.838     ; 1.123      ;
; -3.934 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.796     ; 1.285      ;
; -3.930 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.836     ; 1.069      ;
; -3.899 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.801     ; 1.252      ;
; -3.889 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.839     ; 1.206      ;
; -3.874 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.785     ; 1.199      ;
; -3.870 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.796     ; 1.221      ;
; -3.866 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.836     ; 1.005      ;
; -3.854 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.801     ; 1.272      ;
; -3.843 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.799     ; 1.198      ;
; -3.833 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.837     ; 1.152      ;
; -3.818 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.783     ; 1.145      ;
; -3.798 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.799     ; 1.218      ;
; -3.791 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.802     ; 1.208      ;
; -3.779 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.799     ; 1.134      ;
; -3.773 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.800     ; 1.127      ;
; -3.769 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.837     ; 1.088      ;
; -3.768 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.799     ; 1.119      ;
; -3.754 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.783     ; 1.081      ;
; -3.735 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.800     ; 1.154      ;
; -3.734 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.799     ; 1.154      ;
; -3.717 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.798     ; 1.073      ;
; -3.712 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.797     ; 1.065      ;
; -3.671 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.800     ; 1.090      ;
; -3.653 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.798     ; 1.009      ;
; -3.652 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.821     ; 1.253      ;
; -3.648 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.500        ; -2.797     ; 1.001      ;
; -3.596 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.819     ; 1.199      ;
; -3.532 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.819     ; 1.135      ;
; -3.509 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.817     ; 1.339      ;
; -3.505 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.857     ; 1.123      ;
; -3.453 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.815     ; 1.285      ;
; -3.449 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.855     ; 1.069      ;
; -3.418 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.820     ; 1.252      ;
; -3.408 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.858     ; 1.206      ;
; -3.393 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.804     ; 1.199      ;
; -3.389 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.815     ; 1.221      ;
; -3.385 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.855     ; 1.005      ;
; -3.373 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.820     ; 1.272      ;
; -3.362 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.818     ; 1.198      ;
; -3.352 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.856     ; 1.152      ;
; -3.337 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.802     ; 1.145      ;
; -3.317 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.818     ; 1.218      ;
; -3.310 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.821     ; 1.208      ;
; -3.298 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[8] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.818     ; 1.134      ;
; -3.292 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.819     ; 1.127      ;
; -3.288 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[2] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.856     ; 1.088      ;
; -3.287 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.818     ; 1.119      ;
; -3.273 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[9] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.802     ; 1.081      ;
; -3.254 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.819     ; 1.154      ;
; -3.253 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[0] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.818     ; 1.154      ;
; -3.236 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.817     ; 1.073      ;
; -3.231 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.816     ; 1.065      ;
; -3.190 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[7] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.819     ; 1.090      ;
; -3.172 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.817     ; 1.009      ;
; -3.167 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -2.816     ; 1.001      ;
; -2.093 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.991     ; 0.708      ;
; -2.037 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.989     ; 0.654      ;
; -2.009 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.611     ; 1.004      ;
; -1.973 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|active     ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.989     ; 0.590      ;
; -1.811 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.610     ; 0.807      ;
; -1.809 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.627     ; 0.788      ;
; -1.795 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.612     ; 0.789      ;
; -1.784 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.614     ; 0.776      ;
; -1.770 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.610     ; 0.766      ;
; -1.767 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.613     ; 0.760      ;
; -1.668 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.573     ; 0.701      ;
; -1.587 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.611     ; 0.582      ;
; -1.548 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|active     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -1.574     ; 0.580      ;
; -1.212 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.381     ; 1.253      ;
; -1.156 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.379     ; 1.199      ;
; -1.128 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.001     ; 1.549      ;
; -1.092 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.379     ; 1.135      ;
; -1.069 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.377     ; 1.339      ;
; -1.065 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.417     ; 1.123      ;
; -1.013 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.375     ; 1.285      ;
; -1.009 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.415     ; 1.069      ;
; -0.985 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; 0.003      ; 1.635      ;
; -0.981 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.037     ; 1.419      ;
; -0.978 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[8] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.380     ; 1.252      ;
; -0.968 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.418     ; 1.206      ;
; -0.953 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[9] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.364     ; 1.199      ;
; -0.949 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.375     ; 1.221      ;
; -0.945 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.415     ; 1.005      ;
; -0.933 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.380     ; 1.272      ;
; -0.930 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; 0.000      ; 1.352      ;
; -0.928 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.017     ; 1.333      ;
; -0.922 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[8] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.378     ; 1.198      ;
; -0.914 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.002     ; 1.334      ;
; -0.912 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 1.000        ; -0.416     ; 1.152      ;
+--------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                                                                                                             ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                        ; Launch Clock ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+
; -4.612 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.416      ; 5.171      ;
; -4.554 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.415      ; 5.125      ;
; -4.540 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.483      ; 5.136      ;
; -4.523 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.413      ; 5.156      ;
; -4.523 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 5.114      ;
; -4.520 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.453      ; 5.078      ;
; -4.507 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.684      ; 5.159      ;
; -4.506 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 5.095      ;
; -4.506 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.708      ; 5.182      ;
; -4.504 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.416      ; 5.063      ;
; -4.481 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.418      ; 5.119      ;
; -4.473 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.708      ; 5.149      ;
; -4.467 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.477      ; 5.049      ;
; -4.464 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.684      ; 5.116      ;
; -4.446 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.415      ; 5.017      ;
; -4.434 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.477      ; 5.016      ;
; -4.433 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.440      ; 5.016      ;
; -4.433 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.439      ; 5.028      ;
; -4.432 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.483      ; 5.028      ;
; -4.427 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.440      ; 5.010      ;
; -4.425 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.453      ; 4.983      ;
; -4.422 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.708      ; 5.098      ;
; -4.418 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.684      ; 5.070      ;
; -4.417 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.440      ; 5.000      ;
; -4.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.413      ; 5.048      ;
; -4.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 5.006      ;
; -4.412 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.453      ; 4.970      ;
; -4.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.439      ; 4.995      ;
; -4.398 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 4.987      ;
; -4.391 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.415      ; 4.962      ;
; -4.383 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.477      ; 4.965      ;
; -4.378 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.718      ; 5.188      ;
; -4.377 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.742      ; 5.211      ;
; -4.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.418      ; 5.011      ;
; -4.371 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.682      ; 5.212      ;
; -4.370 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.706      ; 5.235      ;
; -4.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.439      ; 4.964      ;
; -4.367 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.982      ;
; -4.365 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.679      ; 5.271      ;
; -4.364 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 5.294      ;
; -4.361 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.507      ; 4.981      ;
; -4.357 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.664      ; 5.158      ;
; -4.356 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.688      ; 5.181      ;
; -4.355 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.507      ; 4.975      ;
; -4.354 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.967      ;
; -4.345 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.507      ; 4.965      ;
; -4.344 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.437      ; 5.001      ;
; -4.344 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.742      ; 5.178      ;
; -4.338 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.437      ; 4.995      ;
; -4.338 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.953      ;
; -4.337 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.706      ; 5.202      ;
; -4.335 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.416      ; 4.894      ;
; -4.335 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.718      ; 5.145      ;
; -4.334 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.949      ;
; -4.333 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.442      ; 4.995      ;
; -4.332 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.945      ;
; -4.331 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 5.261      ;
; -4.328 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.437      ; 4.985      ;
; -4.328 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.682      ; 5.169      ;
; -4.325 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.454      ; 4.884      ;
; -4.325 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 4.916      ;
; -4.324 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.756      ; 5.161      ;
; -4.324 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.686      ; 5.169      ;
; -4.323 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.688      ; 5.148      ;
; -4.323 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.780      ; 5.184      ;
; -4.322 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.679      ; 5.228      ;
; -4.321 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.881      ; 5.139      ;
; -4.321 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.506      ; 4.934      ;
; -4.320 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.905      ; 5.162      ;
; -4.318 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.440      ; 4.901      ;
; -4.314 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.664      ; 5.115      ;
; -4.312 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.482      ; 4.901      ;
; -4.311 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.484      ; 4.908      ;
; -4.301 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.754      ; 5.214      ;
; -4.300 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.442      ; 4.962      ;
; -4.300 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 5.237      ;
; -4.296 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.442      ; 4.958      ;
; -4.293 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.742      ; 5.127      ;
; -4.291 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.418      ; 4.929      ;
; -4.290 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.780      ; 5.151      ;
; -4.289 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.718      ; 5.099      ;
; -4.287 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.905      ; 5.129      ;
; -4.286 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.417      ; 4.846      ;
; -4.286 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.706      ; 5.151      ;
; -4.282 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.682      ; 5.123      ;
; -4.281 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.778      ; 5.163      ;
; -4.281 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.483      ; 4.877      ;
; -4.281 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.756      ; 5.118      ;
; -4.280 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.680      ; 5.119      ;
; -4.280 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.703      ; 5.210      ;
; -4.279 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.704      ; 5.142      ;
; -4.278 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.881      ; 5.096      ;
; -4.276 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.679      ; 5.182      ;
; -4.276 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.413      ; 4.909      ;
; -4.272 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.676      ; 5.175      ;
; -4.272 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.688      ; 5.097      ;
; -4.271 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.700      ; 5.198      ;
; -4.268 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.736      ; 5.108      ;
; -4.268 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.749      ; 5.175      ;
; -4.268 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.500        ; 0.664      ; 5.069      ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'interrupciones[0]'                                                                                                                                                                                             ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                        ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+
; -2.668 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.147      ; 3.434      ;
; -2.666 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.146      ; 3.430      ;
; -2.650 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.123      ; 3.392      ;
; -2.649 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.122      ; 3.389      ;
; -2.649 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.147      ; 3.415      ;
; -2.648 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.146      ; 3.412      ;
; -2.641 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.550      ; 5.159      ;
; -2.640 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.574      ; 5.182      ;
; -2.633 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.123      ; 3.375      ;
; -2.631 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.122      ; 3.371      ;
; -2.631 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.123      ; 3.373      ;
; -2.630 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.122      ; 3.370      ;
; -2.615 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.147      ; 3.381      ;
; -2.614 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[5] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.146      ; 3.378      ;
; -2.607 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.574      ; 5.149      ;
; -2.598 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.550      ; 5.116      ;
; -2.586 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; clk          ; interrupciones[0] ; 1.000        ; 0.147      ; 3.352      ;
; -2.584 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; clk          ; interrupciones[0] ; 1.000        ; 0.146      ; 3.348      ;
; -2.556 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.574      ; 5.098      ;
; -2.552 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.550      ; 5.070      ;
; -2.512 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.584      ; 5.188      ;
; -2.511 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.608      ; 5.211      ;
; -2.505 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.548      ; 5.212      ;
; -2.504 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.572      ; 5.235      ;
; -2.498 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.546      ; 5.271      ;
; -2.497 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.570      ; 5.294      ;
; -2.490 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.531      ; 5.158      ;
; -2.489 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.555      ; 5.181      ;
; -2.478 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.608      ; 5.178      ;
; -2.471 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.572      ; 5.202      ;
; -2.469 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.584      ; 5.145      ;
; -2.464 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.570      ; 5.261      ;
; -2.462 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.548      ; 5.169      ;
; -2.458 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.622      ; 5.161      ;
; -2.457 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 2.553      ; 5.169      ;
; -2.457 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.646      ; 5.184      ;
; -2.456 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.555      ; 5.148      ;
; -2.455 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.546      ; 5.228      ;
; -2.447 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.531      ; 5.115      ;
; -2.427 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.608      ; 5.127      ;
; -2.424 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.646      ; 5.151      ;
; -2.423 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ; clk          ; interrupciones[0] ; 0.500        ; 2.584      ; 5.099      ;
; -2.420 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.572      ; 5.151      ;
; -2.416 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk          ; interrupciones[0] ; 0.500        ; 2.548      ; 5.123      ;
; -2.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; interrupciones[0] ; 0.500        ; 2.644      ; 5.163      ;
; -2.415 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.622      ; 5.118      ;
; -2.413 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.547      ; 5.119      ;
; -2.413 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.570      ; 5.210      ;
; -2.412 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.571      ; 5.142      ;
; -2.409 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; clk          ; interrupciones[0] ; 0.500        ; 2.546      ; 5.182      ;
; -2.405 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.543      ; 5.175      ;
; -2.405 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.555      ; 5.097      ;
; -2.404 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.567      ; 5.198      ;
; -2.402 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.602      ; 5.108      ;
; -2.401 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 2.801      ; 5.139      ;
; -2.401 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk          ; interrupciones[0] ; 0.500        ; 2.531      ; 5.069      ;
; -2.401 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 2.529      ; 5.089      ;
; -2.401 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.626      ; 5.131      ;
; -2.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.626      ; 5.130      ;
; -2.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 2.825      ; 5.162      ;
; -2.400 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 2.553      ; 5.112      ;
; -2.387 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk          ; interrupciones[0] ; 0.500        ; 2.580      ; 4.935      ;
; -2.382 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk          ; interrupciones[0] ; 0.500        ; 2.555      ; 5.096      ;
; -2.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 2.674      ; 5.214      ;
; -2.381 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk          ; interrupciones[0] ; 0.500        ; 2.579      ; 5.119      ;
; -2.380 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk          ; interrupciones[0] ; 0.500        ; 2.579      ; 5.118      ;
; -2.380 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 2.698      ; 5.237      ;
; -2.379 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.571      ; 5.109      ;
; -2.373 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.646      ; 5.100      ;
; -2.371 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.567      ; 5.165      ;
; -2.370 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.547      ; 5.076      ;
; -2.369 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ; clk          ; interrupciones[0] ; 0.500        ; 2.622      ; 5.072      ;
; -2.367 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 2.825      ; 5.129      ;
; -2.362 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.543      ; 5.132      ;
; -2.359 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; interrupciones[0] ; 0.500        ; 2.661      ; 5.066      ;
; -2.359 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; interrupciones[0] ; 0.500        ; 2.620      ; 5.083      ;
; -2.359 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.602      ; 5.065      ;
; -2.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 2.801      ; 5.096      ;
; -2.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 2.529      ; 5.046      ;
; -2.358 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; interrupciones[0] ; 0.500        ; 2.644      ; 5.106      ;
; -2.347 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 2.698      ; 5.204      ;
; -2.345 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; interrupciones[0] ; 0.500        ; 2.661      ; 5.052      ;
; -2.340 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ; clk          ; interrupciones[0] ; 0.500        ; 2.544      ; 5.112      ;
; -2.339 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ; clk          ; interrupciones[0] ; 0.500        ; 2.555      ; 5.053      ;
; -2.339 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ; clk          ; interrupciones[0] ; 0.500        ; 2.568      ; 5.135      ;
; -2.338 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk          ; interrupciones[0] ; 0.500        ; 2.674      ; 5.171      ;
; -2.335 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; clk          ; interrupciones[0] ; 0.500        ; 2.693      ; 5.171      ;
; -2.328 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.571      ; 5.058      ;
; -2.325 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[39] ; clk          ; interrupciones[0] ; 0.500        ; 2.546      ; 5.021      ;
; -2.324 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ; clk          ; interrupciones[0] ; 0.500        ; 2.547      ; 5.030      ;
; -2.324 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[39] ; clk          ; interrupciones[0] ; 0.500        ; 2.570      ; 5.044      ;
; -2.320 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.567      ; 5.114      ;
; -2.317 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ; clk          ; interrupciones[0] ; 0.500        ; 2.553      ; 5.029      ;
; -2.317 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.626      ; 5.047      ;
; -2.316 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ; clk          ; interrupciones[0] ; 0.500        ; 2.543      ; 5.086      ;
; -2.316 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk          ; interrupciones[0] ; 0.500        ; 2.825      ; 5.078      ;
; -2.316 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ; clk          ; interrupciones[0] ; 0.500        ; 2.620      ; 5.040      ;
; -2.314 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ; clk          ; interrupciones[0] ; 0.500        ; 2.699      ; 5.170      ;
; -2.314 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; clk          ; interrupciones[0] ; 0.500        ; 2.685      ; 5.045      ;
; -2.313 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ; clk          ; interrupciones[0] ; 0.500        ; 2.602      ; 5.019      ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'interrupciones[0]'                                                                                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                                                  ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+
; -2.049 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.233      ; 2.184      ;
; -2.019 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.234      ; 2.215      ;
; -1.992 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.170      ; 2.178      ;
; -1.988 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.231      ; 2.243      ;
; -1.985 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.178      ; 2.193      ;
; -1.929 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.189      ; 2.260      ;
; -1.924 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.170      ; 2.246      ;
; -1.924 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.207      ; 2.283      ;
; -1.916 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.439      ; 0.523      ;
; -1.915 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.204      ; 2.289      ;
; -1.913 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.206      ; 2.293      ;
; -1.913 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.440      ; 0.527      ;
; -1.889 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.202      ; 2.313      ;
; -1.876 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.189      ; 2.313      ;
; -1.873 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.207      ; 2.334      ;
; -1.860 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.504      ; 0.644      ;
; -1.846 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.443      ; 0.597      ;
; -1.818 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.400      ; 0.582      ;
; -1.738 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.293      ; 0.555      ;
; -1.694 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.375      ; 0.681      ;
; -1.501 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.635      ; 3.134      ;
; -1.499 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[6]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.101      ; 2.602      ;
; -1.471 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.636      ; 3.165      ;
; -1.455 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[0]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.116      ; 2.661      ;
; -1.453 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[2]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.117      ; 2.664      ;
; -1.444 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.572      ; 3.128      ;
; -1.440 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.633      ; 3.193      ;
; -1.437 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[7]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.092      ; 2.655      ;
; -1.437 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.580      ; 3.143      ;
; -1.381 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|op_alu[2]                                                         ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.591      ; 3.210      ;
; -1.376 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|activarPilaSubR                                                   ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.572      ; 3.196      ;
; -1.376 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaDatos                                              ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.609      ; 3.233      ;
; -1.367 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|selectorMuxRegistros                                              ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.606      ; 3.239      ;
; -1.365 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|op_alu[0]                                                         ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.608      ; 3.243      ;
; -1.345 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[4]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.059      ; 2.714      ;
; -1.341 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|pushPilaDatos                                                     ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.604      ; 3.263      ;
; -1.339 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[5]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.057      ; 2.718      ;
; -1.338 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[3]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.054      ; 2.716      ;
; -1.328 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                               ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.591      ; 3.263      ;
; -1.327 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[1]                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.054      ; 2.727      ;
; -1.325 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|we3                                                               ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.609      ; 3.284      ;
; -1.323 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.158      ; 2.835      ;
; -1.317 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.128      ; 2.811      ;
; -1.306 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|wez                                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.191      ; 2.885      ;
; -1.295 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.177      ; 1.882      ;
; -1.276 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 2.424      ; 1.148      ;
; -1.276 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.157      ; 2.881      ;
; -1.273 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 2.425      ; 1.152      ;
; -1.257 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.157      ; 2.900      ;
; -1.221 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.988      ; 1.767      ;
; -1.188 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.093      ; 2.905      ;
; -1.179 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.090      ; 2.911      ;
; -1.176 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0] ; 0.000        ; 2.144      ; 0.968      ;
; -1.173 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.556      ; 3.383      ;
; -1.147 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.055      ; 1.908      ;
; -1.146 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.088      ; 2.942      ;
; -1.145 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.424      ; 3.279      ;
; -1.143 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.177      ; 2.034      ;
; -1.134 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.091      ; 2.957      ;
; -1.127 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.483      ; 3.356      ;
; -1.117 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[14] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.055      ; 1.938      ;
; -1.111 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.429      ; 3.318      ;
; -1.101 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.048      ; 1.947      ;
; -1.087 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.355      ; 3.268      ;
; -1.084 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                                    ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk                                                                                           ; interrupciones[0] ; -0.500       ; 2.973      ; 1.389      ;
; -1.076 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                                                    ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.465      ; 1.389      ;
; -1.071 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~62                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.048      ; 1.977      ;
; -1.069 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~100                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[12] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.988      ; 1.919      ;
; -1.066 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[7]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.411      ; 3.345      ;
; -1.062 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[9]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.987      ; 1.925      ;
; -1.056 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[6]                ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.503      ; 3.447      ;
; -1.055 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~121                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.050      ; 1.995      ;
; -1.049 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.951      ; 1.902      ;
; -1.048 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.493      ; 3.445      ;
; -1.047 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[11] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.992      ; 1.945      ;
; -1.041 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; -0.500       ; 3.725      ; 2.184      ;
; -1.041 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.423      ; 3.382      ;
; -1.041 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.357      ; 3.316      ;
; -1.036 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[9]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.348      ; 3.312      ;
; -1.035 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[11] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.366      ; 3.331      ;
; -1.030 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.051      ; 2.021      ;
; -1.030 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~108                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.931      ; 1.901      ;
; -1.030 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.437      ; 3.407      ;
; -1.029 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[9]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.991      ; 1.962      ;
; -1.022 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~113                                   ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 3.054      ; 2.032      ;
; -1.021 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[8]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.365      ; 3.344      ;
; -1.017 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.305      ; 3.288      ;
; -1.013 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[39] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.354      ; 3.341      ;
; -1.012 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|datoALeer[0]                ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.518      ; 3.506      ;
; -1.011 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxSaltoR                                                 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; -0.500       ; 3.726      ; 2.215      ;
; -1.002 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~86                                    ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.947      ; 1.945      ;
; -1.001 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; interrupciones[0]                                                                             ; interrupciones[0] ; -0.500       ; 4.635      ; 3.134      ;
; -0.993 ; interrupciones[0]                                                                              ; cpu:micpu|uc:UnidadDeControl|s_inc                                                             ; interrupciones[0]                                                                             ; interrupciones[0] ; 0.000        ; 4.127      ; 3.134      ;
; -0.993 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.429      ; 3.436      ;
; -0.987 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[10] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.303      ; 3.316      ;
; -0.984 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|pushPilaSubR                                                      ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; -0.500       ; 3.662      ; 2.178      ;
; -0.980 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|selectorMuxPilaSubR                                               ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; -0.500       ; 3.723      ; 2.243      ;
; -0.979 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; 0.000        ; 4.354      ; 3.375      ;
; -0.978 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~8                                     ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[8]  ; clk                                                                                           ; interrupciones[0] ; 0.000        ; 2.994      ; 2.016      ;
; -0.977 ; timer:mitimer|active                                                                           ; cpu:micpu|uc:UnidadDeControl|op_alu[1]                                                         ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0] ; -0.500       ; 3.670      ; 2.193      ;
+--------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                                                                                            ; Launch Clock                                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                ; cpu:micpu|cd:CaminoDeDatos|ffd:ffz|q                                                                                               ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.277 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[1]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.429      ;
; 0.381 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.426      ;
; 0.382 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[19]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.427      ;
; 0.411 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.620      ;
; 0.411 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.620      ;
; 0.411 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg4 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.620      ;
; 0.412 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.159      ; 0.723      ;
; 0.414 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.623      ;
; 0.415 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg5 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.624      ;
; 0.415 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.624      ;
; 0.416 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.625      ;
; 0.417 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.626      ;
; 0.420 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.629      ;
; 0.420 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.629      ;
; 0.421 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk                                                                                           ; clk         ; 0.000        ; 0.071      ; 0.630      ;
; 0.426 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 0.736      ;
; 0.428 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[9]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.795      ; 2.376      ;
; 0.430 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[19]                                                                ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.795      ; 2.377      ;
; 0.455 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.660      ;
; 0.460 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.665      ;
; 0.473 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.508 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.713      ;
; 0.517 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.722      ;
; 0.517 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.722      ;
; 0.519 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.564      ;
; 0.522 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; -0.001     ; 0.673      ;
; 0.532 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[1]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.005     ; 0.679      ;
; 0.539 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.188      ; 0.879      ;
; 0.552 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.159      ; 0.863      ;
; 0.554 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.599      ;
; 0.555 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[5]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.066      ; 0.762      ;
; 0.559 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[14]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.182      ; 0.893      ;
; 0.560 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.566 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[18]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 0.876      ;
; 0.566 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.066      ; 0.770      ;
; 0.567 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.795      ; 2.514      ;
; 0.568 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.575 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.780      ;
; 0.579 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[4]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[11]                                                                     ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ; clk                                                                                           ; clk         ; 0.000        ; 0.066      ; 0.785      ;
; 0.583 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.066      ; 0.787      ;
; 0.587 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.159      ; 0.898      ;
; 0.593 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[3]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.599 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.804      ;
; 0.601 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[19]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 0.911      ;
; 0.602 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.795      ; 2.549      ;
; 0.606 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[14] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; -0.182     ; 0.576      ;
; 0.618 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.627 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; -0.158     ; 0.621      ;
; 0.631 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[9]                                                                 ; clk                                                                                           ; clk         ; 0.000        ; -0.005     ; 0.778      ;
; 0.635 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[3]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[5]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[11]                                                                     ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.654 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[2]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[7]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.679 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[8]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.188      ; 1.019      ;
; 0.681 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.457      ; 1.776      ;
; 0.683 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[13]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.728      ;
; 0.695 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[20]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 1.005      ;
; 0.697 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[2]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.699 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[15]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.182      ; 1.033      ;
; 0.703 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ; clk                                                                                           ; clk         ; 0.000        ; 0.070      ; 0.911      ;
; 0.707 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[11]                                                                ; clk                                                                                           ; clk         ; 0.000        ; -0.005     ; 0.854      ;
; 0.708 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[13] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; -0.158     ; 0.702      ;
; 0.711 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[9]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.159      ; 1.022      ;
; 0.712 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[7]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ; clk                                                                                           ; clk         ; 0.000        ; 0.223      ; 1.073      ;
; 0.729 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[15] ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[2]                                                                                        ; clk                                                                                           ; clk         ; 0.000        ; -0.182     ; 0.699      ;
; 0.729 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.859      ; 2.726      ;
; 0.730 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[21]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 1.040      ;
; 0.731 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[3]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.883      ;
; 0.734 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[16]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.182      ; 1.068      ;
; 0.735 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.457      ; 1.830      ;
; 0.745 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[0]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]                                                                    ; clk                                                                                           ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.765 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[0]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]                                                                         ; clk                                                                                           ; clk         ; 0.000        ; -0.001     ; 0.916      ;
; 0.765 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[4]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[22]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 1.075      ;
; 0.768 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[16]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.813      ;
; 0.769 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[1]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.182      ; 1.103      ;
; 0.777 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.982      ;
; 0.781 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[5]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.986      ;
; 0.783 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[4]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.988      ;
; 0.783 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.859      ; 2.780      ;
; 0.786 ; interrupciones[0]                                                   ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[13]                                                                ; interrupciones[0]                                                                             ; clk         ; 0.000        ; 1.795      ; 2.733      ;
; 0.787 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|direccionPila[1]          ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|mem_rtl_0_bypass[3]                                                                      ; clk                                                                                           ; clk         ; 0.000        ; 0.001      ; 0.940      ;
; 0.789 ; timer:mitimer|active                                                ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[17]                                                                ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk         ; -0.500       ; 1.393      ; 1.834      ;
; 0.793 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 0.998      ;
; 0.796 ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|direccionPila[1]     ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ; clk                                                                                           ; clk         ; 0.000        ; 0.067      ; 1.001      ;
; 0.798 ; cpu:micpu|cd:CaminoDeDatos|registro:pc|q[0]                         ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|mem_rtl_0_bypass[13]                                                                ; clk                                                                                           ; clk         ; 0.000        ; 0.158      ; 1.108      ;
+-------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                        ; Launch Clock                                                                                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.524 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[22] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.001     ; 0.523      ;
; 0.527 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[23] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.000      ; 0.527      ;
; 0.580 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[21] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.064      ; 0.644      ;
; 0.594 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[20] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.003      ; 0.597      ;
; 0.622 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[16] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[18] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.040     ; 0.582      ;
; 0.702 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[15] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.147     ; 0.555      ;
; 0.746 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[17] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[19] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; -0.065     ; 0.681      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~72                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~73                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~74                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~75                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~76                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~77                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~78                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.900 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~79                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.327      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~64                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~65                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~66                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~67                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~68                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~69                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~70                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.908 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~71                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.335      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~64                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~65                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~66                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~67                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~68                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~69                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~70                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.920 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~71                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.346      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~24                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~25                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~26                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~27                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~28                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~29                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.945 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~31                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.037      ; 3.134      ;
; 0.952 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~256                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.272      ; 1.376      ;
; 0.952 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~257                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.272      ; 1.376      ;
; 0.952 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~259                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.272      ; 1.376      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~89                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~90                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~91                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~92                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~93                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~94                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.967 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~95                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.393      ;
; 0.975 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~168                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.402      ;
; 0.975 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~172                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.402      ;
; 0.975 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~173                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.402      ;
; 0.975 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~175                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.275      ; 1.402      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~64                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~65                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~66                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~67                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~68                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~69                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~70                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.991 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~71                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.632      ; 2.275      ;
; 0.997 ; cpu:micpu|cd:CaminoDeDatos|regfile:bancoDeRegistros|regb~91                                    ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~891                                 ; clk                                                                                           ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.237      ; 1.386      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~0                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~2                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~3                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~4                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~5                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~6                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.001 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~7                                   ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.276      ; 1.429      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~24                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~25                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~26                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~27                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~28                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~29                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.003 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~31                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.290      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~32                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~34                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~35                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~36                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~38                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.007 ; timer:mitimer|active                                                                           ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~39                                  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.500       ; 1.635      ; 2.294      ;
; 1.023 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~256                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.032      ; 3.207      ;
; 1.023 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~257                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.032      ; 3.207      ;
; 1.023 ; interrupciones[0]                                                                              ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~259                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 2.032      ; 3.207      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~89                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~90                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~91                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~92                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~93                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~94                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.023 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~95                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.273      ; 1.448      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~56                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~57                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~58                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~59                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~60                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~61                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~62                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.029 ; cpu:micpu|uc:UnidadDeControl|activarMemoriaDatos                                               ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~63                                  ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.278      ; 1.459      ;
; 1.031 ; cpu:micpu|uc:UnidadDeControl|selectorMuxDireccionesMemoriaDatos                                ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~168                                 ; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 0.000        ; 0.274      ; 1.457      ;
+-------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                  ; Launch Clock                                                                                  ; Latch Clock                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.820 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 0.820      ;
; 0.839 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 0.839      ;
; 0.892 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 0.892      ;
; 0.952 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.039      ; 0.991      ;
; 0.961 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.038      ; 0.999      ;
; 0.970 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 0.971      ;
; 0.986 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.016      ; 1.002      ;
; 0.991 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 0.993      ;
; 0.995 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 0.995      ;
; 1.000 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.000      ;
; 1.000 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.001      ;
; 1.018 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.053      ; 1.071      ;
; 1.020 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.020      ;
; 1.023 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.023      ;
; 1.033 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.017      ; 1.050      ;
; 1.034 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.037     ; 0.997      ;
; 1.044 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.036      ; 1.080      ;
; 1.050 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 1.053      ;
; 1.057 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.016      ; 1.073      ;
; 1.058 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.058      ;
; 1.072 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.040      ; 1.112      ;
; 1.075 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.076      ;
; 1.079 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.078      ;
; 1.081 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.039      ; 1.120      ;
; 1.083 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.082      ;
; 1.087 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.037      ; 1.124      ;
; 1.089 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.036      ; 1.125      ;
; 1.092 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.004      ; 1.096      ;
; 1.107 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.037      ; 1.144      ;
; 1.109 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 1.106      ;
; 1.115 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.116      ;
; 1.118 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.038     ; 1.080      ;
; 1.121 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 1.119      ;
; 1.126 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.126      ;
; 1.128 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.127      ;
; 1.131 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.037      ; 1.168      ;
; 1.138 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.054      ; 1.192      ;
; 1.138 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.017      ; 1.155      ;
; 1.146 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.146      ;
; 1.148 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 1.146      ;
; 1.164 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.037      ; 1.201      ;
; 1.165 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.166      ;
; 1.171 ; timer:mitimer|counter[1]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.040      ; 1.211      ;
; 1.172 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.013      ; 1.185      ;
; 1.180 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.179      ;
; 1.183 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 1.185      ;
; 1.188 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.187      ;
; 1.196 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.196      ;
; 1.197 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 1.195      ;
; 1.199 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.200      ;
; 1.207 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.038      ; 1.245      ;
; 1.208 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.208      ;
; 1.210 ; timer:mitimer|counter[0]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 1.213      ;
; 1.211 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.014      ; 1.225      ;
; 1.213 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.014     ; 1.199      ;
; 1.214 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.039     ; 1.175      ;
; 1.215 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.003      ; 1.218      ;
; 1.217 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.036     ; 1.181      ;
; 1.222 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.015     ; 1.207      ;
; 1.224 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 1.226      ;
; 1.227 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.038      ; 1.265      ;
; 1.231 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.040     ; 1.191      ;
; 1.242 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.038     ; 1.204      ;
; 1.242 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.004     ; 1.238      ;
; 1.254 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.253      ;
; 1.256 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.053     ; 1.203      ;
; 1.258 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[1] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.036     ; 1.222      ;
; 1.263 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 1.260      ;
; 1.265 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[9] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.015      ; 1.280      ;
; 1.271 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 1.273      ;
; 1.281 ; timer:mitimer|counter[2]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.041      ; 1.322      ;
; 1.291 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 1.289      ;
; 1.298 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.040     ; 1.258      ;
; 1.301 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.037     ; 1.264      ;
; 1.305 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[7] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.017     ; 1.288      ;
; 1.308 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 1.305      ;
; 1.315 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.041     ; 1.274      ;
; 1.325 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.004     ; 1.321      ;
; 1.326 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.039     ; 1.287      ;
; 1.326 ; timer:mitimer|counter[5]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.002     ; 1.324      ;
; 1.329 ; timer:mitimer|counter[4]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.330      ;
; 1.340 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.054     ; 1.286      ;
; 1.342 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[2] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.037     ; 1.305      ;
; 1.343 ; timer:mitimer|counter[6]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.003     ; 1.340      ;
; 1.348 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[8] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.016     ; 1.332      ;
; 1.350 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.017     ; 1.333      ;
; 1.352 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[4] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.000      ; 1.352      ;
; 1.354 ; timer:mitimer|counter[3]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.001     ; 1.353      ;
; 1.368 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.016     ; 1.352      ;
; 1.370 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[0] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.371      ;
; 1.377 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.376     ; 1.001      ;
; 1.386 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.377     ; 1.009      ;
; 1.413 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[5] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.002      ; 1.415      ;
; 1.420 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0] ; timer:mitimer|counter[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.415     ; 1.005      ;
; 1.422 ; timer:mitimer|counter[8]                                                                      ; timer:mitimer|counter[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.001      ; 1.423      ;
; 1.432 ; timer:mitimer|counter[9]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.013     ; 1.419      ;
; 1.433 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.378     ; 1.055      ;
; 1.434 ; timer:mitimer|counter[7]                                                                      ; timer:mitimer|counter[6] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; 0.004      ; 1.438      ;
; 1.441 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2] ; timer:mitimer|counter[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.376     ; 1.065      ;
; 1.442 ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1] ; timer:mitimer|counter[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0.000        ; -0.379     ; 1.063      ;
+-------+-----------------------------------------------------------------------------------------------+--------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg1      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg2      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg3      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg4      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_address_reg5      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg1       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg1       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg2       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg2       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg3       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg3       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg4       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg4       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg5       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg5       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg6       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg6       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg7       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_datain_reg7       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_we_reg            ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~porta_we_reg            ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg1      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg2      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg3      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg4      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a0~portb_address_reg5      ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a1~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a1~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a2~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a2~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a3~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a3~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a4~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a4~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a5~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a5~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a6~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a6~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a7~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaDatos|altsyncram:mem_rtl_0|altsyncram_m5c1:auto_generated|ram_block1a7~porta_memory_reg0       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; cpu:micpu|cd:CaminoDeDatos|pila:pilaSubRutinas|altsyncram:mem_rtl_0|altsyncram_88c1:auto_generated|ram_block1a0~portb_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'interrupciones[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; interrupciones[0] ; Rise       ; interrupciones[0]                                                                              ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[24] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[25] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[26] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[27] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[28] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[29] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[30] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[31] ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[24]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[24]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[25]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[25]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[26]|datac                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[26]|datac                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[27]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[27]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[28]|dataa                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[28]|dataa                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[29]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[29]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[30]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[30]|datad                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]|datac                ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]|datac                ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|inclk[0]   ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|inclk[0]   ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|outclk     ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22clkctrl|outclk     ;
; -0.126 ; -0.126       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22|combout           ;
; -0.126 ; -0.126       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[31]~22|combout           ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[0]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[1]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[2]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[4]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[5]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[6]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[7]  ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[7]  ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[0]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[0]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[1]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[1]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[2]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[2]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[4]|datad                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[4]|datad                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[5]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[5]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[6]|datad                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[6]|datad                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]|datac                 ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11clkctrl|inclk[0]    ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11clkctrl|inclk[0]    ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11clkctrl|outclk      ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11clkctrl|outclk      ;
; -0.074 ; -0.074       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11|combout            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[7]~11|combout            ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[32] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[33] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[34] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[35] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[36] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[37] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[38] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[39] ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[39] ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[32]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[32]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[33]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[33]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[34]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; Low Pulse Width  ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[34]|datad                ;
; -0.073 ; -0.073       ; 0.000          ; High Pulse Width ; interrupciones[0] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[35]|datad                ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~1023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~11   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~11   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~12   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~12   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; Rise       ; cpu:micpu|cd:CaminoDeDatos|memoriaDatos:memoriaDeDatos|mem~120  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]'                                                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                         ; Clock Edge ; Target                                                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; micpu|CaminoDeDatos|dispositivosEntradaSalida|regSalidaDispositivos00[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|active|datac                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|active|datac                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[0]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[0]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[1]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[1]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[2]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[2]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[3]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[3]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[4]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[4]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[5]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[5]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[6]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[6]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[7]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[7]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[8]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[8]|datad                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[9]|datac                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Rise       ; mitimer|counter[9]|datac                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|active                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|active                                                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[0]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[0]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[1]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[1]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[2]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[2]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[3]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[3]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[4]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[4]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[5]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[5]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[6]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[6]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[7]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[7]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[8]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[8]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[9]                                                                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; Fall       ; timer:mitimer|counter[9]                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; 5.483  ; 5.483  ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; 5.424  ; 5.424  ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; 5.483  ; 5.483  ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; 8.289  ; 8.289  ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.655  ; 2.655  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.296  ; 2.296  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.381  ; 2.381  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.520  ; 2.520  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.456  ; 2.456  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.655  ; 2.655  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.567  ; 2.567  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.214  ; 2.214  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.457  ; 2.457  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.041  ; 3.041  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.024  ; 3.024  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.973  ; 2.973  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.041  ; 3.041  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.040  ; 3.040  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.729  ; 2.729  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.920  ; 2.920  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.449  ; 2.449  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.644  ; 2.644  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.854  ; 2.854  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.509  ; 2.509  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.735  ; 2.735  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.550  ; 2.550  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.544  ; 2.544  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.854  ; 2.854  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.456  ; 2.456  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.671  ; 2.671  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.357  ; 2.357  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.628  ; 2.628  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.521  ; 2.521  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.393  ; 2.393  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.357  ; 2.357  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.471  ; 2.471  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.628  ; 2.628  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.518  ; 2.518  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.566  ; 2.566  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.589  ; 2.589  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.160  ; 3.160  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.299  ; 2.299  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.608  ; 2.608  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.518  ; 2.518  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.842  ; 2.842  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.692  ; 2.692  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 3.160  ; 3.160  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.377  ; 2.377  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.733  ; 2.733  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.938  ; 2.938  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.839  ; 2.839  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.938  ; 2.938  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.829  ; 5.829  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.863  ; 2.863  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.804  ; 2.804  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 2.863  ; 2.863  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.668  ; 5.668  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 1.222  ; 1.222  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 1.163  ; 1.163  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 1.222  ; 1.222  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 3.939  ; 3.939  ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 0.381  ; 0.381  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; 0.022  ; 0.022  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; 0.107  ; 0.107  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; 0.246  ; 0.246  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; 0.182  ; 0.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 0.381  ; 0.381  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 0.293  ; 0.293  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; -0.060 ; -0.060 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; 0.183  ; 0.183  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 0.767  ; 0.767  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; 0.750  ; 0.750  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; 0.699  ; 0.699  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; 0.767  ; 0.767  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; 0.766  ; 0.766  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.455  ; 0.455  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; 0.646  ; 0.646  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; 0.175  ; 0.175  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 0.370  ; 0.370  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 0.580  ; 0.580  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 0.235  ; 0.235  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.461  ; 0.461  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 0.276  ; 0.276  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 0.270  ; 0.270  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.580  ; 0.580  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; 0.182  ; 0.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 0.397  ; 0.397  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; 0.083  ; 0.083  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 0.354  ; 0.354  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 0.247  ; 0.247  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; 0.119  ; 0.119  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; 0.083  ; 0.083  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 0.197  ; 0.197  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 0.354  ; 0.354  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 0.244  ; 0.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 0.292  ; 0.292  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 0.315  ; 0.315  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 0.886  ; 0.886  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; 0.025  ; 0.025  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 0.334  ; 0.334  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 0.244  ; 0.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; 0.568  ; 0.568  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 0.418  ; 0.418  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; 0.886  ; 0.886  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; 0.103  ; 0.103  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.459  ; 0.459  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 0.997  ; 0.997  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 0.938  ; 0.938  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 0.997  ; 0.997  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 3.802  ; 3.802  ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                   ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; -0.429 ; -0.429 ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; -0.429 ; -0.429 ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; -0.488 ; -0.488 ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; -2.663 ; -2.663 ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.814 ; -1.814 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.905 ; -1.905 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.039 ; -2.039 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.132 ; -2.132 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.112 ; -2.112 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.201 ; -2.201 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.227 ; -2.227 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.814 ; -1.814 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.059 ; -2.059 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.049 ; -2.049 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.633 ; -2.633 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.631 ; -2.631 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.653 ; -2.653 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.696 ; -2.696 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.275 ; -2.275 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.580 ; -2.580 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.049 ; -2.049 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.246 ; -2.246 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.959 ; -1.959 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.118 ; -2.118 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.393 ; -2.393 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.162 ; -2.162 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.200 ; -2.200 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.400 ; -2.400 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.116 ; -2.116 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.271 ; -2.271 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.959 ; -1.959 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.969 ; -1.969 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.130 ; -2.130 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.051 ; -2.051 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.969 ; -1.969 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.127 ; -2.127 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.174 ; -2.174 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.178 ; -2.178 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.166 ; -2.166 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.191 ; -2.191 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.908 ; -1.908 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.908 ; -1.908 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.266 ; -2.266 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.130 ; -2.130 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.498 ; -2.498 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.238 ; -2.238 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.820 ; -2.820 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.977 ; -1.977 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.335 ; -2.335 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.945 ; -0.945 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.945 ; -0.945 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.983 ; -0.983 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.479 ; -3.479 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.468 ; -1.468 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.468 ; -1.468 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.506 ; -1.506 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.172 ; -4.172 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 0.993  ; 0.993  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 0.993  ; 0.993  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 0.934  ; 0.934  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; -0.635 ; -0.635 ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 0.623  ; 0.623  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; 0.532  ; 0.532  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; 0.398  ; 0.398  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; 0.305  ; 0.305  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; 0.325  ; 0.325  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 0.236  ; 0.236  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 0.210  ; 0.210  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; 0.623  ; 0.623  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; 0.378  ; 0.378  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 0.388  ; 0.388  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; -0.196 ; -0.196 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; -0.194 ; -0.194 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; -0.216 ; -0.216 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; -0.259 ; -0.259 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.162  ; 0.162  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; -0.143 ; -0.143 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; 0.388  ; 0.388  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 0.191  ; 0.191  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 0.478  ; 0.478  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 0.319  ; 0.319  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.044  ; 0.044  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 0.275  ; 0.275  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 0.237  ; 0.237  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.037  ; 0.037  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; 0.321  ; 0.321  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 0.166  ; 0.166  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; 0.478  ; 0.478  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 0.468  ; 0.468  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 0.307  ; 0.307  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; 0.386  ; 0.386  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; 0.468  ; 0.468  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 0.310  ; 0.310  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 0.263  ; 0.263  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 0.259  ; 0.259  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 0.271  ; 0.271  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 0.246  ; 0.246  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 0.529  ; 0.529  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; 0.529  ; 0.529  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 0.171  ; 0.171  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 0.307  ; 0.307  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; -0.061 ; -0.061 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 0.199  ; 0.199  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; -0.383 ; -0.383 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; 0.460  ; 0.460  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.102  ; 0.102  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 1.501  ; 1.501  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 1.501  ; 1.501  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 1.442  ; 1.442  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; -0.127 ; -0.127 ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.959 ; 4.959 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.744 ; 4.744 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.772 ; 4.772 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.777 ; 4.777 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.552 ; 4.552 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.959 ; 4.959 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.648 ; 4.648 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.737 ; 4.737 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.932 ; 4.932 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.366 ; 4.366 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.932 ; 4.932 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.640 ; 4.640 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.674 ; 4.674 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.760 ; 4.760 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.812 ; 4.812 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.594 ; 4.594 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.415 ; 4.415 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.067 ; 5.067 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.708 ; 4.708 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.522 ; 4.522 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.067 ; 5.067 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.463 ; 4.463 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.669 ; 4.669 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.008 ; 5.008 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.542 ; 4.542 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.401 ; 4.401 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.904 ; 4.904 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.750 ; 4.750 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.771 ; 4.771 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.904 ; 4.904 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.544 ; 4.544 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.775 ; 4.775 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.841 ; 4.841 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.430 ; 4.430 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.814 ; 4.814 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.693 ; 4.693 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.351 ; 4.351 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.407 ; 4.407 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.693 ; 4.693 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.403 ; 4.403 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.330 ; 4.330 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.680 ; 4.680 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.359 ; 4.359 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.533 ; 4.533 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 7.380 ; 7.380 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 7.165 ; 7.165 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 7.193 ; 7.193 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 7.198 ; 7.198 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.973 ; 6.973 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 7.380 ; 7.380 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 7.069 ; 7.069 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 7.158 ; 7.158 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 7.394 ; 7.394 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.828 ; 6.828 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 7.394 ; 7.394 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 7.102 ; 7.102 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 7.136 ; 7.136 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 7.222 ; 7.222 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 7.274 ; 7.274 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 7.056 ; 7.056 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.877 ; 6.877 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 7.354 ; 7.354 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 7.200 ; 7.200 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 7.221 ; 7.221 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 7.354 ; 7.354 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.994 ; 6.994 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 7.225 ; 7.225 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 7.291 ; 7.291 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.880 ; 6.880 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 7.264 ; 7.264 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 7.114 ; 7.114 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.772 ; 6.772 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.828 ; 6.828 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 7.114 ; 7.114 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.824 ; 6.824 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.751 ; 6.751 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 7.101 ; 7.101 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.780 ; 6.780 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.954 ; 6.954 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 7.399 ; 7.399 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 7.184 ; 7.184 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 7.212 ; 7.212 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 7.217 ; 7.217 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.992 ; 6.992 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 7.399 ; 7.399 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 7.088 ; 7.088 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 7.177 ; 7.177 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 7.372 ; 7.372 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.806 ; 6.806 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 7.372 ; 7.372 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 7.080 ; 7.080 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 7.114 ; 7.114 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 7.200 ; 7.200 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 7.252 ; 7.252 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 7.034 ; 7.034 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.855 ; 6.855 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 7.507 ; 7.507 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 7.148 ; 7.148 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 6.962 ; 6.962 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 7.507 ; 7.507 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 6.903 ; 6.903 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 7.109 ; 7.109 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 7.448 ; 7.448 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 6.982 ; 6.982 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 6.841 ; 6.841 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 7.344 ; 7.344 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 7.190 ; 7.190 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 7.211 ; 7.211 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 7.344 ; 7.344 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.984 ; 6.984 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 7.215 ; 7.215 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 7.281 ; 7.281 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.870 ; 6.870 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 7.254 ; 7.254 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 7.133 ; 7.133 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.791 ; 6.791 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.847 ; 6.847 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 7.133 ; 7.133 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.843 ; 6.843 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.770 ; 6.770 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 7.120 ; 7.120 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.799 ; 6.799 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.973 ; 6.973 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                       ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.552 ; 4.552 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.744 ; 4.744 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.772 ; 4.772 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.777 ; 4.777 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.552 ; 4.552 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.959 ; 4.959 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.648 ; 4.648 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.737 ; 4.737 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.366 ; 4.366 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.366 ; 4.366 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.932 ; 4.932 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.640 ; 4.640 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.674 ; 4.674 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.760 ; 4.760 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.812 ; 4.812 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.594 ; 4.594 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.415 ; 4.415 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.401 ; 4.401 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.708 ; 4.708 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.522 ; 4.522 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.067 ; 5.067 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.463 ; 4.463 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.669 ; 4.669 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.008 ; 5.008 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.542 ; 4.542 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.401 ; 4.401 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.430 ; 4.430 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.750 ; 4.750 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.771 ; 4.771 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.904 ; 4.904 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.544 ; 4.544 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.775 ; 4.775 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.841 ; 4.841 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.430 ; 4.430 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.814 ; 4.814 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.330 ; 4.330 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.351 ; 4.351 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.407 ; 4.407 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.693 ; 4.693 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.403 ; 4.403 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.330 ; 4.330 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.680 ; 4.680 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.359 ; 4.359 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.533 ; 4.533 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 6.587 ; 6.587 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 6.779 ; 6.779 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 6.807 ; 6.807 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 6.812 ; 6.812 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.587 ; 6.587 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 6.994 ; 6.994 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 6.683 ; 6.683 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 6.772 ; 6.772 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 6.284 ; 6.284 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.284 ; 6.284 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 6.850 ; 6.850 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 6.558 ; 6.558 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 6.592 ; 6.592 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 6.730 ; 6.730 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 6.512 ; 6.512 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.333 ; 6.333 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 6.254 ; 6.254 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 6.574 ; 6.574 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 6.595 ; 6.595 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 6.728 ; 6.728 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.368 ; 6.368 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 6.599 ; 6.599 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 6.665 ; 6.665 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.254 ; 6.254 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 6.638 ; 6.638 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 6.365 ; 6.365 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.386 ; 6.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.442 ; 6.442 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 6.728 ; 6.728 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.438 ; 6.438 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.365 ; 6.365 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 6.715 ; 6.715 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.394 ; 6.394 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.568 ; 6.568 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 6.418 ; 6.418 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 6.610 ; 6.610 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 6.638 ; 6.638 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 6.643 ; 6.643 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.418 ; 6.418 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 6.825 ; 6.825 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 6.514 ; 6.514 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 6.603 ; 6.603 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 6.419 ; 6.419 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.419 ; 6.419 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 6.985 ; 6.985 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 6.693 ; 6.693 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 6.727 ; 6.727 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 6.813 ; 6.813 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 6.865 ; 6.865 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 6.647 ; 6.647 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.468 ; 6.468 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 6.985 ; 6.985 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 6.799 ; 6.799 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 7.344 ; 7.344 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 6.740 ; 6.740 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 6.946 ; 6.946 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 7.285 ; 7.285 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 6.819 ; 6.819 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 6.350 ; 6.350 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 6.670 ; 6.670 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 6.691 ; 6.691 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 6.824 ; 6.824 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.464 ; 6.464 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 6.695 ; 6.695 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 6.761 ; 6.761 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.350 ; 6.350 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 6.734 ; 6.734 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 6.197 ; 6.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.218 ; 6.218 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.274 ; 6.274 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 6.560 ; 6.560 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.270 ; 6.270 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.197 ; 6.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 6.547 ; 6.547 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.226 ; 6.226 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.400 ; 6.400 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                               ;
+------------------------------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Clock                                                                                          ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack                                                                               ; -20.087    ; -4.417   ; N/A      ; N/A     ; -2.064              ;
;  clk                                                                                           ; -20.087    ; 0.215    ; N/A      ; N/A     ; -2.064              ;
;  cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; -12.246    ; 0.820    ; N/A      ; N/A     ; 0.500               ;
;  cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -13.820    ; 0.524    ; N/A      ; N/A     ; -0.611              ;
;  interrupciones[0]                                                                             ; -9.206     ; -4.417   ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS                                                                                ; -17148.642 ; -171.603 ; 0.0      ; 0.0     ; -2068.886           ;
;  clk                                                                                           ; -3380.004  ; 0.000    ; N/A      ; N/A     ; -481.193            ;
;  cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; -121.384   ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; -13122.292 ; 0.000    ; N/A      ; N/A     ; -1251.328           ;
;  interrupciones[0]                                                                             ; -524.962   ; -171.603 ; N/A      ; N/A     ; -336.365            ;
+------------------------------------------------------------------------------------------------+------------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; 15.858 ; 15.858 ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; 15.737 ; 15.737 ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; 15.858 ; 15.858 ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; 20.683 ; 20.683 ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.737  ; 5.737  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 4.942  ; 4.942  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.213  ; 5.213  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.459  ; 5.459  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.378  ; 5.378  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.737  ; 5.737  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.650  ; 5.650  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 4.869  ; 4.869  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.291  ; 5.291  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.963  ; 6.963  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.665  ; 6.665  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.608  ; 6.608  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.861  ; 6.861  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.963  ; 6.963  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.263  ; 6.263  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.779  ; 6.779  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.457  ; 5.457  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.055  ; 6.055  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.517  ; 6.517  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.685  ; 5.685  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.101  ; 6.101  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.827  ; 5.827  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.717  ; 5.717  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.517  ; 6.517  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.469  ; 5.469  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.103  ; 6.103  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.247  ; 5.247  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.952  ; 5.952  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.680  ; 5.680  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.280  ; 5.280  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.258  ; 5.258  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.629  ; 5.629  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.952  ; 5.952  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.657  ; 5.657  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.831  ; 5.831  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.805  ; 5.805  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 7.211  ; 7.211  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.096  ; 5.096  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.896  ; 5.896  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.680  ; 5.680  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.639  ; 6.639  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.032  ; 6.032  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 7.211  ; 7.211  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 5.271  ; 5.271  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 6.278  ; 6.278  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.939  ; 8.939  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.468  ; 8.468  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.939  ; 8.939  ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 13.738 ; 13.738 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.718  ; 8.718  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.597  ; 8.597  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 8.718  ; 8.718  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; 13.556 ; 13.556 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 3.883  ; 3.883  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 3.762  ; 3.762  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 3.883  ; 3.883  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 8.721  ; 8.721  ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 0.381  ; 0.381  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; 0.022  ; 0.022  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; 0.107  ; 0.107  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; 0.246  ; 0.246  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; 0.182  ; 0.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 0.381  ; 0.381  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 0.293  ; 0.293  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; -0.060 ; -0.060 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; 0.183  ; 0.183  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 1.364  ; 1.364  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; 1.066  ; 1.066  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; 1.009  ; 1.009  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; 1.262  ; 1.262  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; 1.364  ; 1.364  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.664  ; 0.664  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; 1.180  ; 1.180  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; 0.175  ; 0.175  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 0.456  ; 0.456  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 0.918  ; 0.918  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 0.235  ; 0.235  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.502  ; 0.502  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 0.276  ; 0.276  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 0.270  ; 0.270  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.918  ; 0.918  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; 0.182  ; 0.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 0.504  ; 0.504  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; 0.083  ; 0.083  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 0.354  ; 0.354  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 0.247  ; 0.247  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; 0.119  ; 0.119  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; 0.083  ; 0.083  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 0.197  ; 0.197  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 0.354  ; 0.354  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 0.244  ; 0.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 0.292  ; 0.292  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 0.315  ; 0.315  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 1.612  ; 1.612  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; 0.025  ; 0.025  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 0.334  ; 0.334  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 0.244  ; 0.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; 1.040  ; 1.040  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 0.433  ; 0.433  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; 1.612  ; 1.612  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; 0.103  ; 0.103  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.679  ; 0.679  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 4.273  ; 4.273  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 4.152  ; 4.152  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 4.273  ; 4.273  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 9.111  ; 9.111  ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                   ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; Data Port               ; Clock Port                                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+
; interrupciones[*]       ; clk                                              ; -0.429 ; -0.429 ; Rise       ; clk                                              ;
;  interrupciones[0]      ; clk                                              ; -0.429 ; -0.429 ; Rise       ; clk                                              ;
;  interrupciones[1]      ; clk                                              ; -0.488 ; -0.488 ; Rise       ; clk                                              ;
; reset                   ; clk                                              ; -2.663 ; -2.663 ; Rise       ; clk                                              ;
; entradaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.814 ; -1.814 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.905 ; -1.905 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.039 ; -2.039 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.132 ; -2.132 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.112 ; -2.112 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.201 ; -2.201 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.227 ; -2.227 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.814 ; -1.814 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.059 ; -2.059 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.049 ; -2.049 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.633 ; -2.633 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.631 ; -2.631 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.653 ; -2.653 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.696 ; -2.696 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.275 ; -2.275 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.580 ; -2.580 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.049 ; -2.049 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.246 ; -2.246 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.959 ; -1.959 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.118 ; -2.118 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.393 ; -2.393 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.162 ; -2.162 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.200 ; -2.200 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.400 ; -2.400 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.116 ; -2.116 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.271 ; -2.271 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.959 ; -1.959 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.969 ; -1.969 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.130 ; -2.130 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.051 ; -2.051 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.969 ; -1.969 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.127 ; -2.127 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.174 ; -2.174 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.178 ; -2.178 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.166 ; -2.166 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.191 ; -2.191 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; entradaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.908 ; -1.908 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.908 ; -1.908 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.266 ; -2.266 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.130 ; -2.130 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.498 ; -2.498 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.238 ; -2.238 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.820 ; -2.820 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.977 ; -1.977 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  entradaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -2.335 ; -2.335 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.945 ; -0.945 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.945 ; -0.945 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -0.983 ; -0.983 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -3.479 ; -3.479 ; Rise       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.468 ; -1.468 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[0]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.468 ; -1.468 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
;  interrupciones[1]      ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -1.506 ; -1.506 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; reset                   ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ; -4.172 ; -4.172 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos ;
; interrupciones[*]       ; interrupciones[0]                                ; 1.006  ; 1.006  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 1.006  ; 1.006  ; Rise       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 0.934  ; 0.934  ; Rise       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; -0.635 ; -0.635 ; Rise       ; interrupciones[0]                                ;
; entradaDispositivo1[*]  ; interrupciones[0]                                ; 2.244  ; 2.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[0] ; interrupciones[0]                                ; 2.135  ; 2.135  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[1] ; interrupciones[0]                                ; 1.722  ; 1.722  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[2] ; interrupciones[0]                                ; 1.613  ; 1.613  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[3] ; interrupciones[0]                                ; 1.559  ; 1.559  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[4] ; interrupciones[0]                                ; 1.477  ; 1.477  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[5] ; interrupciones[0]                                ; 1.278  ; 1.278  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[6] ; interrupciones[0]                                ; 2.244  ; 2.244  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo1[7] ; interrupciones[0]                                ; 1.817  ; 1.817  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo2[*]  ; interrupciones[0]                                ; 1.656  ; 1.656  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[0] ; interrupciones[0]                                ; 0.412  ; 0.412  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[1] ; interrupciones[0]                                ; 0.327  ; 0.327  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[2] ; interrupciones[0]                                ; 0.211  ; 0.211  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[3] ; interrupciones[0]                                ; -0.026 ; -0.026 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[4] ; interrupciones[0]                                ; 0.951  ; 0.951  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[5] ; interrupciones[0]                                ; 0.149  ; 0.149  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[6] ; interrupciones[0]                                ; 1.656  ; 1.656  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo2[7] ; interrupciones[0]                                ; 1.053  ; 1.053  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo3[*]  ; interrupciones[0]                                ; 1.861  ; 1.861  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[0] ; interrupciones[0]                                ; 1.392  ; 1.392  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[1] ; interrupciones[0]                                ; 0.834  ; 0.834  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[2] ; interrupciones[0]                                ; 1.245  ; 1.245  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[3] ; interrupciones[0]                                ; 1.220  ; 1.220  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[4] ; interrupciones[0]                                ; 0.697  ; 0.697  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[5] ; interrupciones[0]                                ; 1.459  ; 1.459  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[6] ; interrupciones[0]                                ; 1.010  ; 1.010  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo3[7] ; interrupciones[0]                                ; 1.861  ; 1.861  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo4[*]  ; interrupciones[0]                                ; 1.814  ; 1.814  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[0] ; interrupciones[0]                                ; 1.397  ; 1.397  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[1] ; interrupciones[0]                                ; 1.655  ; 1.655  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[2] ; interrupciones[0]                                ; 1.814  ; 1.814  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[3] ; interrupciones[0]                                ; 1.308  ; 1.308  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[4] ; interrupciones[0]                                ; 1.262  ; 1.262  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[5] ; interrupciones[0]                                ; 1.271  ; 1.271  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[6] ; interrupciones[0]                                ; 1.282  ; 1.282  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo4[7] ; interrupciones[0]                                ; 1.303  ; 1.303  ; Fall       ; interrupciones[0]                                ;
; entradaDispositivo5[*]  ; interrupciones[0]                                ; 1.981  ; 1.981  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[0] ; interrupciones[0]                                ; 1.981  ; 1.981  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[1] ; interrupciones[0]                                ; 1.039  ; 1.039  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[2] ; interrupciones[0]                                ; 1.392  ; 1.392  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[3] ; interrupciones[0]                                ; 0.298  ; 0.298  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[4] ; interrupciones[0]                                ; 1.182  ; 1.182  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[5] ; interrupciones[0]                                ; -0.283 ; -0.283 ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[6] ; interrupciones[0]                                ; 1.842  ; 1.842  ; Fall       ; interrupciones[0]                                ;
;  entradaDispositivo5[7] ; interrupciones[0]                                ; 0.830  ; 0.830  ; Fall       ; interrupciones[0]                                ;
; interrupciones[*]       ; interrupciones[0]                                ; 2.297  ; 2.297  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[0]      ; interrupciones[0]                                ; 2.297  ; 2.297  ; Fall       ; interrupciones[0]                                ;
;  interrupciones[1]      ; interrupciones[0]                                ; 2.176  ; 2.176  ; Fall       ; interrupciones[0]                                ;
; reset                   ; interrupciones[0]                                ; 0.529  ; 0.529  ; Fall       ; interrupciones[0]                                ;
+-------------------------+--------------------------------------------------+--------+--------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                 ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 4.836  ;        ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;        ; 4.836  ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.508 ; 10.508 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.024 ; 10.024 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.061 ; 10.061 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.096 ; 10.096 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.527  ; 9.527  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.508 ; 10.508 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.811  ; 9.811  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.309 ; 10.309 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.464 ; 10.464 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.979  ; 8.979  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.464 ; 10.464 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.659  ; 9.659  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.796  ; 9.796  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.045 ; 10.045 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.142 ; 10.142 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.933  ; 9.933  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.081  ; 9.081  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.421 ; 10.421 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.958  ; 9.958  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.539  ; 9.539  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.421 ; 10.421 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.366  ; 9.366  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.815  ; 9.815  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.399 ; 10.399 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.296  ; 9.296  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.038  ; 9.038  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.521 ; 10.521 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.059 ; 10.059 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.098 ; 10.098 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.521 ; 10.521 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.528  ; 9.528  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.172 ; 10.172 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.213 ; 10.213 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.219  ; 9.219  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 10.118 ; 10.118 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.892  ; 9.892  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.974  ; 8.974  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.282  ; 9.282  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.892  ; 9.892  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.187  ; 9.187  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 8.940  ; 8.940  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.857  ; 9.857  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.205  ; 9.205  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 9.512  ; 9.512  ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 16.317 ; 16.317 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 15.833 ; 15.833 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 15.870 ; 15.870 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 15.905 ; 15.905 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 15.336 ; 15.336 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 16.317 ; 16.317 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 15.620 ; 15.620 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 16.118 ; 16.118 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 16.386 ; 16.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 14.901 ; 14.901 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 16.386 ; 16.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 15.581 ; 15.581 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 15.718 ; 15.718 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 15.967 ; 15.967 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 16.064 ; 16.064 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 15.855 ; 15.855 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 15.003 ; 15.003 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 16.445 ; 16.445 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 15.983 ; 15.983 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 16.022 ; 16.022 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 16.445 ; 16.445 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 15.452 ; 15.452 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 16.096 ; 16.096 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 16.137 ; 16.137 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 15.143 ; 15.143 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 16.042 ; 16.042 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 15.682 ; 15.682 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 14.764 ; 14.764 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 15.072 ; 15.072 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 15.682 ; 15.682 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 14.977 ; 14.977 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 14.730 ; 14.730 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 15.647 ; 15.647 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 14.995 ; 14.995 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 15.302 ; 15.302 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 16.409 ; 16.409 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 15.925 ; 15.925 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 15.962 ; 15.962 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 15.997 ; 15.997 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 15.428 ; 15.428 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 16.409 ; 16.409 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 15.712 ; 15.712 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 16.210 ; 16.210 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 16.365 ; 16.365 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 14.880 ; 14.880 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 16.365 ; 16.365 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 15.560 ; 15.560 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 15.697 ; 15.697 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 15.946 ; 15.946 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 16.043 ; 16.043 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 15.834 ; 15.834 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 14.982 ; 14.982 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 16.322 ; 16.322 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 15.859 ; 15.859 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 15.440 ; 15.440 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 16.322 ; 16.322 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 15.267 ; 15.267 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 15.716 ; 15.716 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 16.300 ; 16.300 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 15.197 ; 15.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 14.939 ; 14.939 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 16.425 ; 16.425 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 15.963 ; 15.963 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 16.002 ; 16.002 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 16.425 ; 16.425 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 15.432 ; 15.432 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 16.076 ; 16.076 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 16.117 ; 16.117 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 15.123 ; 15.123 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 16.022 ; 16.022 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 15.793 ; 15.793 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 14.875 ; 14.875 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 15.183 ; 15.183 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 15.793 ; 15.793 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 15.088 ; 15.088 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 14.841 ; 14.841 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 15.758 ; 15.758 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 15.106 ; 15.106 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 15.413 ; 15.413 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                       ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; Data Port              ; Clock Port                                                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                               ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 2.214 ;       ; Rise       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
;  salidaDispositivo1[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;       ; 2.214 ; Fall       ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ;
; salidaDispositivo1[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.552 ; 4.552 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.744 ; 4.744 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.772 ; 4.772 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.777 ; 4.777 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.552 ; 4.552 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.959 ; 4.959 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.648 ; 4.648 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo1[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.737 ; 4.737 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo2[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.366 ; 4.366 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.366 ; 4.366 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.932 ; 4.932 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.640 ; 4.640 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.674 ; 4.674 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.760 ; 4.760 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.812 ; 4.812 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.594 ; 4.594 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo2[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.415 ; 4.415 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo3[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.401 ; 4.401 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.708 ; 4.708 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.522 ; 4.522 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.067 ; 5.067 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.463 ; 4.463 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.669 ; 4.669 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 5.008 ; 5.008 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.542 ; 4.542 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo3[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.401 ; 4.401 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo4[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.430 ; 4.430 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.750 ; 4.750 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.771 ; 4.771 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.904 ; 4.904 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.544 ; 4.544 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.775 ; 4.775 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.841 ; 4.841 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.430 ; 4.430 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo4[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.814 ; 4.814 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo5[*]  ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.330 ; 4.330 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[0] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.351 ; 4.351 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[1] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.407 ; 4.407 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[2] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.693 ; 4.693 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.403 ; 4.403 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[4] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.330 ; 4.330 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[5] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.680 ; 4.680 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[6] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.359 ; 4.359 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
;  salidaDispositivo5[7] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 4.533 ; 4.533 ; Fall       ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 6.587 ; 6.587 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 6.779 ; 6.779 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 6.807 ; 6.807 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 6.812 ; 6.812 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.587 ; 6.587 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 6.994 ; 6.994 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 6.683 ; 6.683 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 6.772 ; 6.772 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 6.284 ; 6.284 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.284 ; 6.284 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 6.850 ; 6.850 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 6.558 ; 6.558 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 6.592 ; 6.592 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 6.730 ; 6.730 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 6.512 ; 6.512 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.333 ; 6.333 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 6.254 ; 6.254 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 6.574 ; 6.574 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 6.595 ; 6.595 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 6.728 ; 6.728 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.368 ; 6.368 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 6.599 ; 6.599 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 6.665 ; 6.665 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.254 ; 6.254 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 6.638 ; 6.638 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 6.365 ; 6.365 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.386 ; 6.386 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.442 ; 6.442 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 6.728 ; 6.728 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.438 ; 6.438 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.365 ; 6.365 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 6.715 ; 6.715 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.394 ; 6.394 ; Rise       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.568 ; 6.568 ; Rise       ; interrupciones[0]                                                                             ;
; salidaDispositivo1[*]  ; interrupciones[0]                                                                             ; 6.418 ; 6.418 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[0] ; interrupciones[0]                                                                             ; 6.610 ; 6.610 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[1] ; interrupciones[0]                                                                             ; 6.638 ; 6.638 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[2] ; interrupciones[0]                                                                             ; 6.643 ; 6.643 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[4] ; interrupciones[0]                                                                             ; 6.418 ; 6.418 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[5] ; interrupciones[0]                                                                             ; 6.825 ; 6.825 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[6] ; interrupciones[0]                                                                             ; 6.514 ; 6.514 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo1[7] ; interrupciones[0]                                                                             ; 6.603 ; 6.603 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo2[*]  ; interrupciones[0]                                                                             ; 6.419 ; 6.419 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[0] ; interrupciones[0]                                                                             ; 6.419 ; 6.419 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[1] ; interrupciones[0]                                                                             ; 6.985 ; 6.985 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[2] ; interrupciones[0]                                                                             ; 6.693 ; 6.693 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[3] ; interrupciones[0]                                                                             ; 6.727 ; 6.727 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[4] ; interrupciones[0]                                                                             ; 6.813 ; 6.813 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[5] ; interrupciones[0]                                                                             ; 6.865 ; 6.865 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[6] ; interrupciones[0]                                                                             ; 6.647 ; 6.647 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo2[7] ; interrupciones[0]                                                                             ; 6.468 ; 6.468 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo3[*]  ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[0] ; interrupciones[0]                                                                             ; 6.985 ; 6.985 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[1] ; interrupciones[0]                                                                             ; 6.799 ; 6.799 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[2] ; interrupciones[0]                                                                             ; 7.344 ; 7.344 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[3] ; interrupciones[0]                                                                             ; 6.740 ; 6.740 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[4] ; interrupciones[0]                                                                             ; 6.946 ; 6.946 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[5] ; interrupciones[0]                                                                             ; 7.285 ; 7.285 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[6] ; interrupciones[0]                                                                             ; 6.819 ; 6.819 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo3[7] ; interrupciones[0]                                                                             ; 6.678 ; 6.678 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo4[*]  ; interrupciones[0]                                                                             ; 6.350 ; 6.350 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[0] ; interrupciones[0]                                                                             ; 6.670 ; 6.670 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[1] ; interrupciones[0]                                                                             ; 6.691 ; 6.691 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[2] ; interrupciones[0]                                                                             ; 6.824 ; 6.824 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[3] ; interrupciones[0]                                                                             ; 6.464 ; 6.464 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[4] ; interrupciones[0]                                                                             ; 6.695 ; 6.695 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[5] ; interrupciones[0]                                                                             ; 6.761 ; 6.761 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[6] ; interrupciones[0]                                                                             ; 6.350 ; 6.350 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo4[7] ; interrupciones[0]                                                                             ; 6.734 ; 6.734 ; Fall       ; interrupciones[0]                                                                             ;
; salidaDispositivo5[*]  ; interrupciones[0]                                                                             ; 6.197 ; 6.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[0] ; interrupciones[0]                                                                             ; 6.218 ; 6.218 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[1] ; interrupciones[0]                                                                             ; 6.274 ; 6.274 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[2] ; interrupciones[0]                                                                             ; 6.560 ; 6.560 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[3] ; interrupciones[0]                                                                             ; 6.270 ; 6.270 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[4] ; interrupciones[0]                                                                             ; 6.197 ; 6.197 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[5] ; interrupciones[0]                                                                             ; 6.547 ; 6.547 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[6] ; interrupciones[0]                                                                             ; 6.226 ; 6.226 ; Fall       ; interrupciones[0]                                                                             ;
;  salidaDispositivo5[7] ; interrupciones[0]                                                                             ; 6.400 ; 6.400 ; Fall       ; interrupciones[0]                                                                             ;
+------------------------+-----------------------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                    ; To Clock                                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                                           ; clk                                                                                           ; 7850011  ; 0        ; 0        ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk                                                                                           ; 0        ; 78414    ; 0        ; 0        ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; clk                                                                                           ; 16512    ; 0        ; 0        ; 0        ;
; interrupciones[0]                                                                             ; clk                                                                                           ; 104085   ; 104213   ; 0        ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 0        ; 165      ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 0        ; 44       ;
; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 44       ; 44       ;
; clk                                                                                           ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 3576572  ; 0        ; 80701    ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 0        ; 37128    ; 0        ; 875      ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 0        ; 0        ; 0        ; 8        ;
; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 47516    ; 47516    ; 921      ; 927      ;
; clk                                                                                           ; interrupciones[0]                                                                             ; 125702   ; 0        ; 176199   ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0]                                                                             ; 0        ; 1352     ; 0        ; 1883     ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0]                                                                             ; 0        ; 0        ; 0        ; 8        ;
; interrupciones[0]                                                                             ; interrupciones[0]                                                                             ; 1352     ; 1352     ; 2077     ; 2083     ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                    ; To Clock                                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                                           ; clk                                                                                           ; 7850011  ; 0        ; 0        ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; clk                                                                                           ; 0        ; 78414    ; 0        ; 0        ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; clk                                                                                           ; 16512    ; 0        ; 0        ; 0        ;
; interrupciones[0]                                                                             ; clk                                                                                           ; 104085   ; 104213   ; 0        ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 0        ; 165      ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 0        ; 44       ;
; interrupciones[0]                                                                             ; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; 0        ; 0        ; 44       ; 44       ;
; clk                                                                                           ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 3576572  ; 0        ; 80701    ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 0        ; 37128    ; 0        ; 875      ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 0        ; 0        ; 0        ; 8        ;
; interrupciones[0]                                                                             ; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; 47516    ; 47516    ; 921      ; 927      ;
; clk                                                                                           ; interrupciones[0]                                                                             ; 125702   ; 0        ; 176199   ; 0        ;
; cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] ; interrupciones[0]                                                                             ; 0        ; 1352     ; 0        ; 1883     ;
; cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos                                              ; interrupciones[0]                                                                             ; 0        ; 0        ; 0        ; 8        ;
; interrupciones[0]                                                                             ; interrupciones[0]                                                                             ; 1352     ; 1352     ; 2077     ; 2083     ;
+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 2577  ; 2577 ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 13 19:01:07 2020
Info: Command: quartus_sta ecosistem_cpu -c ecosistem_cpu
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 75 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ecosistem_cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3]
    Info (332105): create_clock -period 1.000 -name interrupciones[0] interrupciones[0]
    Info (332105): create_clock -period 1.000 -name cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: micpu|CaminoDeDatos|instruccion[1]~29  from: datad  to: combout
    Info (332098): Cell: micpu|CaminoDeDatos|instruccion[2]~20  from: datac  to: combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: dataa  to: combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.087
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.087     -3380.004 clk 
    Info (332119):   -13.820    -13122.292 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):   -12.246      -121.384 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
    Info (332119):    -9.206      -524.962 interrupciones[0] 
Info (332146): Worst-case hold slack is -4.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.417      -171.603 interrupciones[0] 
    Info (332119):     0.445         0.000 clk 
    Info (332119):     1.484         0.000 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):     2.319         0.000 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -481.193 clk 
    Info (332119):    -1.631      -336.365 interrupciones[0] 
    Info (332119):    -0.611     -1251.328 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):     0.500         0.000 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: micpu|CaminoDeDatos|instruccion[1]~29  from: datad  to: combout
    Info (332098): Cell: micpu|CaminoDeDatos|instruccion[2]~20  from: datac  to: combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: dataa  to: combout
    Info (332098): Cell: micpu|UnidadDeControl|WideOr1~2  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.550     -1090.355 clk 
    Info (332119):    -5.014       -43.971 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
    Info (332119):    -4.612     -3983.751 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):    -2.668      -143.819 interrupciones[0] 
Info (332146): Worst-case hold slack is -2.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.049       -86.867 interrupciones[0] 
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.524         0.000 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):     0.820         0.000 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -386.128 clk 
    Info (332119):    -1.380       -18.560 interrupciones[0] 
    Info (332119):    -0.500     -1024.000 cpu:micpu|uc:UnidadDeControl|guardarMemoriaDatos 
    Info (332119):     0.500         0.000 cpu:micpu|cd:CaminoDeDatos|entradaSalida:dispositivosEntradaSalida|regSalidaDispositivos00[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4631 megabytes
    Info: Processing ended: Sat Jun 13 19:01:10 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


