+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; h5                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; h4                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; h3                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; h2                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; h1                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; h0                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001|alt_rst_req_sync_uq1                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001|alt_rst_sync_uq1                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller|alt_rst_req_sync_uq1                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller|alt_rst_sync_uq1                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller                                                               ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|irq_mapper                                                                   ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_003                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_002                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter_001                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|avalon_st_adapter                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001|arb|adder                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001|arb                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001                                                ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux|arb|adder                                          ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux|arb                                                ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux                                                    ; 383   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_003                                              ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_002                                              ; 99    ; 4              ; 2            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_001                                              ; 99    ; 4              ; 2            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux                                                  ; 98    ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_003                                                ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_002|arb|adder                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_002|arb                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_002                                                ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_001|arb|adder                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_001|arb                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_001                                                ; 193   ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux                                                    ; 98    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_demux_001                                              ; 102   ; 4              ; 4            ; 4              ; 191    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_demux                                                  ; 104   ; 16             ; 2            ; 16             ; 381    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_instruction_master_limiter                    ; 194   ; 0              ; 0            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_data_master_limiter                           ; 194   ; 0              ; 0            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_005|the_default_decode                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_005                                                 ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_004|the_default_decode                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_004                                                 ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_003|the_default_decode                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_003                                                 ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_002|the_default_decode                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_002                                                 ; 94    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_001|the_default_decode                              ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_001                                                 ; 94    ; 0              ; 4            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router|the_default_decode                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router                                                     ; 94    ; 0              ; 4            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|switches_s1_agent_rsp_fifo                                 ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|switches_s1_agent|uncompressor                             ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|switches_s1_agent                                          ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                         ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                     ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|onchip_memory2_0_s1_agent                                  ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_jtag_debug_module_agent_rsp_fifo              ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_jtag_debug_module_agent|uncompressor          ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_jtag_debug_module_agent                       ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|reg32_avalon_interface_0_avalon_slave_0_agent_rsp_fifo     ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|reg32_avalon_interface_0_avalon_slave_0_agent|uncompressor ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|reg32_avalon_interface_0_avalon_slave_0_agent              ; 265   ; 39             ; 41           ; 39             ; 278    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_instruction_master_agent                      ; 155   ; 35             ; 64           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_data_master_agent                             ; 155   ; 35             ; 64           ; 35             ; 126    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|switches_s1_translator                                     ; 97    ; 6              ; 15           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|onchip_memory2_0_s1_translator                             ; 97    ; 7              ; 4            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_jtag_debug_module_translator                  ; 97    ; 5              ; 5            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|reg32_avalon_interface_0_avalon_slave_0_translator         ; 97    ; 6              ; 13           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_instruction_master_translator                 ; 98    ; 51             ; 2            ; 51             ; 91     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|nios2_qsys_0_data_master_translator                        ; 98    ; 12             ; 2            ; 12             ; 91     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0                                                            ; 200   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|switches                                                                     ; 8     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|reg32_avalon_interface_0|U1                                                  ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|reg32_avalon_interface_0                                                     ; 41    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|onchip_memory2_0|the_altsyncram|auto_generated                               ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|onchip_memory2_0                                                             ; 53    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|nios2_qsys_0                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0                                                                              ; 6     ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
