<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from basejump
rc: 0 (means success: 1)
tags: basejump
incdirs: /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_unconcentrate_static.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_unconcentrate_static.v</a>
defines: 
time_elapsed: 0.251s
ram usage: 34184 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_noc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -I /tmpfs/src/github/sv-tests/third_party/cores/basejump_stl/bsg_misc -e bsg_unconcentrate_static <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_non_blocking_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_cache/bsg_cache_pkg.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_defines.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_defines.v</a> <a href="../../../../third_party/cores/basejump_stl/bsg_misc/bsg_unconcentrate_static.v.html" target="file-frame">third_party/cores/basejump_stl/bsg_misc/bsg_unconcentrate_static.v</a>
entity @bsg_unconcentrate_static (i14$ %i) -&gt; (i24$ %o) {
    %0 = exts i1$, i24$ %o, 0, 1
    %1 = const i1 1
    %2 = const time 0s 1e
    drv i1$ %0, %1, %2
    %3 = const i32 1
    %4 = const i24 0
    %5 = sig i24 %4
    %6 = shr i24$ %o, i24$ %5, i32 %3
    %7 = exts i1$, i24$ %6, 0, 1
    %i.prb = prb i14$ %i
    %8 = exts i1, i14 %i.prb, 0, 1
    drv i1$ %7, %8, %2
    %9 = const i32 2
    %10 = sig i24 %4
    %11 = shr i24$ %o, i24$ %10, i32 %9
    %12 = exts i1$, i24$ %11, 0, 1
    %13 = exts i13, i14 %i.prb, 1, 13
    %14 = const i14 0
    %15 = inss i14 %14, i13 %13, 0, 13
    %16 = exts i1, i14 %15, 0, 1
    drv i1$ %12, %16, %2
    %17 = const i32 3
    %18 = sig i24 %4
    %19 = shr i24$ %o, i24$ %18, i32 %17
    %20 = exts i1$, i24$ %19, 0, 1
    drv i1$ %20, %1, %2
    %21 = const i32 4
    %22 = sig i24 %4
    %23 = shr i24$ %o, i24$ %22, i32 %21
    %24 = exts i1$, i24$ %23, 0, 1
    %25 = exts i12, i14 %i.prb, 2, 12
    %26 = inss i14 %14, i12 %25, 0, 12
    %27 = exts i1, i14 %26, 0, 1
    drv i1$ %24, %27, %2
    %28 = const i32 5
    %29 = sig i24 %4
    %30 = shr i24$ %o, i24$ %29, i32 %28
    %31 = exts i1$, i24$ %30, 0, 1
    %32 = exts i11, i14 %i.prb, 3, 11
    %33 = inss i14 %14, i11 %32, 0, 11
    %34 = exts i1, i14 %33, 0, 1
    drv i1$ %31, %34, %2
    %35 = const i32 6
    %36 = sig i24 %4
    %37 = shr i24$ %o, i24$ %36, i32 %35
    %38 = exts i1$, i24$ %37, 0, 1
    %39 = exts i10, i14 %i.prb, 4, 10
    %40 = inss i14 %14, i10 %39, 0, 10
    %41 = exts i1, i14 %40, 0, 1
    drv i1$ %38, %41, %2
    %42 = const i32 7
    %43 = sig i24 %4
    %44 = shr i24$ %o, i24$ %43, i32 %42
    %45 = exts i1$, i24$ %44, 0, 1
    drv i1$ %45, %1, %2
    %46 = const i32 8
    %47 = sig i24 %4
    %48 = shr i24$ %o, i24$ %47, i32 %46
    %49 = exts i1$, i24$ %48, 0, 1
    drv i1$ %49, %1, %2
    %50 = const i32 9
    %51 = sig i24 %4
    %52 = shr i24$ %o, i24$ %51, i32 %50
    %53 = exts i1$, i24$ %52, 0, 1
    %54 = exts i9, i14 %i.prb, 5, 9
    %55 = inss i14 %14, i9 %54, 0, 9
    %56 = exts i1, i14 %55, 0, 1
    drv i1$ %53, %56, %2
    %57 = const i32 10
    %58 = sig i24 %4
    %59 = shr i24$ %o, i24$ %58, i32 %57
    %60 = exts i1$, i24$ %59, 0, 1
    %61 = exts i8, i14 %i.prb, 6, 8
    %62 = inss i14 %14, i8 %61, 0, 8
    %63 = exts i1, i14 %62, 0, 1
    drv i1$ %60, %63, %2
    %64 = const i32 11
    %65 = sig i24 %4
    %66 = shr i24$ %o, i24$ %65, i32 %64
    %67 = exts i1$, i24$ %66, 0, 1
    %68 = exts i7, i14 %i.prb, 7, 7
    %69 = inss i14 %14, i7 %68, 0, 7
    %70 = exts i1, i14 %69, 0, 1
    drv i1$ %67, %70, %2
    %71 = const i32 12
    %72 = sig i24 %4
    %73 = shr i24$ %o, i24$ %72, i32 %71
    %74 = exts i1$, i24$ %73, 0, 1
    drv i1$ %74, %1, %2
    %75 = const i32 13
    %76 = sig i24 %4
    %77 = shr i24$ %o, i24$ %76, i32 %75
    %78 = exts i1$, i24$ %77, 0, 1
    %79 = exts i6, i14 %i.prb, 8, 6
    %80 = inss i14 %14, i6 %79, 0, 6
    %81 = exts i1, i14 %80, 0, 1
    drv i1$ %78, %81, %2
    %82 = const i32 14
    %83 = sig i24 %4
    %84 = shr i24$ %o, i24$ %83, i32 %82
    %85 = exts i1$, i24$ %84, 0, 1
    %86 = exts i5, i14 %i.prb, 9, 5
    %87 = inss i14 %14, i5 %86, 0, 5
    %88 = exts i1, i14 %87, 0, 1
    drv i1$ %85, %88, %2
    %89 = const i32 15
    %90 = sig i24 %4
    %91 = shr i24$ %o, i24$ %90, i32 %89
    %92 = exts i1$, i24$ %91, 0, 1
    drv i1$ %92, %1, %2
    %93 = const i32 16
    %94 = sig i24 %4
    %95 = shr i24$ %o, i24$ %94, i32 %93
    %96 = exts i1$, i24$ %95, 0, 1
    %97 = exts i4, i14 %i.prb, 10, 4
    %98 = inss i14 %14, i4 %97, 0, 4
    %99 = exts i1, i14 %98, 0, 1
    drv i1$ %96, %99, %2
    %100 = const i32 17
    %101 = sig i24 %4
    %102 = shr i24$ %o, i24$ %101, i32 %100
    %103 = exts i1$, i24$ %102, 0, 1
    drv i1$ %103, %1, %2
    %104 = const i32 18
    %105 = sig i24 %4
    %106 = shr i24$ %o, i24$ %105, i32 %104
    %107 = exts i1$, i24$ %106, 0, 1
    drv i1$ %107, %1, %2
    %108 = const i32 19
    %109 = sig i24 %4
    %110 = shr i24$ %o, i24$ %109, i32 %108
    %111 = exts i1$, i24$ %110, 0, 1
    %112 = exts i3, i14 %i.prb, 11, 3
    %113 = inss i14 %14, i3 %112, 0, 3
    %114 = exts i1, i14 %113, 0, 1
    drv i1$ %111, %114, %2
    %115 = const i32 20
    %116 = sig i24 %4
    %117 = shr i24$ %o, i24$ %116, i32 %115
    %118 = exts i1$, i24$ %117, 0, 1
    drv i1$ %118, %1, %2
    %119 = const i32 21
    %120 = sig i24 %4
    %121 = shr i24$ %o, i24$ %120, i32 %119
    %122 = exts i1$, i24$ %121, 0, 1
    %123 = exts i2, i14 %i.prb, 12, 2
    %124 = inss i14 %14, i2 %123, 0, 2
    %125 = exts i1, i14 %124, 0, 1
    drv i1$ %122, %125, %2
    %126 = const i32 22
    %127 = sig i24 %4
    %128 = shr i24$ %o, i24$ %127, i32 %126
    %129 = exts i1$, i24$ %128, 0, 1
    %130 = exts i1, i14 %i.prb, 13, 1
    %131 = inss i14 %14, i1 %130, 0, 1
    %132 = exts i1, i14 %131, 0, 1
    drv i1$ %129, %132, %2
    %133 = const i32 23
    %134 = sig i24 %4
    %135 = shr i24$ %o, i24$ %134, i32 %133
    %136 = exts i1$, i24$ %135, 0, 1
    drv i1$ %136, %1, %2
    %137 = const time 0s
    drv i24$ %o, %4, %137
}

</pre>
</body>