RTL 설계(Verilog/VHDL), 타이밍 클로저, 클록 도메인 교차, 상위 수준 합성 및 검증을 포함한 FPGA 개발을 위한 패턴입니다. 전통적인 HDL과 현대적인 HLS 접근 방식을 모두 다룹니다. ","를 언급할 때 사용합니다.
