
v1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  00000646  000006da  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000646  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800118  00800118  000006f2  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000006f2  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000724  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b8  00000000  00000000  00000764  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000d76  00000000  00000000  0000081c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000b2d  00000000  00000000  00001592  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000635  00000000  00000000  000020bf  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000160  00000000  00000000  000026f4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005a9  00000000  00000000  00002854  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001e1  00000000  00000000  00002dfd  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000078  00000000  00000000  00002fde  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 5a 00 	jmp	0xb4	; 0xb4 <__ctors_end>
   4:	0c 94 1d 01 	jmp	0x23a	; 0x23a <__vector_1>
   8:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
   c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  10:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  14:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  18:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  1c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  20:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  24:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  28:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  2c:	0c 94 e5 00 	jmp	0x1ca	; 0x1ca <__vector_11>
  30:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  34:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  38:	0c 94 8a 01 	jmp	0x314	; 0x314 <__vector_14>
  3c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  40:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  44:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  48:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  4c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  50:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  54:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  58:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  5c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  60:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  64:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  68:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  6c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  70:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  74:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  78:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  7c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  80:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  84:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  88:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  8c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  90:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  94:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  98:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  9c:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a0:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a4:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  a8:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  ac:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>
  b0:	0c 94 77 00 	jmp	0xee	; 0xee <__bad_interrupt>

000000b4 <__ctors_end>:
  b4:	11 24       	eor	r1, r1
  b6:	1f be       	out	0x3f, r1	; 63
  b8:	cf ef       	ldi	r28, 0xFF	; 255
  ba:	d8 e0       	ldi	r29, 0x08	; 8
  bc:	de bf       	out	0x3e, r29	; 62
  be:	cd bf       	out	0x3d, r28	; 61

000000c0 <__do_copy_data>:
  c0:	11 e0       	ldi	r17, 0x01	; 1
  c2:	a0 e0       	ldi	r26, 0x00	; 0
  c4:	b1 e0       	ldi	r27, 0x01	; 1
  c6:	e6 e4       	ldi	r30, 0x46	; 70
  c8:	f6 e0       	ldi	r31, 0x06	; 6
  ca:	02 c0       	rjmp	.+4      	; 0xd0 <__do_copy_data+0x10>
  cc:	05 90       	lpm	r0, Z+
  ce:	0d 92       	st	X+, r0
  d0:	a8 31       	cpi	r26, 0x18	; 24
  d2:	b1 07       	cpc	r27, r17
  d4:	d9 f7       	brne	.-10     	; 0xcc <__do_copy_data+0xc>

000000d6 <__do_clear_bss>:
  d6:	21 e0       	ldi	r18, 0x01	; 1
  d8:	a8 e1       	ldi	r26, 0x18	; 24
  da:	b1 e0       	ldi	r27, 0x01	; 1
  dc:	01 c0       	rjmp	.+2      	; 0xe0 <.do_clear_bss_start>

000000de <.do_clear_bss_loop>:
  de:	1d 92       	st	X+, r1

000000e0 <.do_clear_bss_start>:
  e0:	af 31       	cpi	r26, 0x1F	; 31
  e2:	b2 07       	cpc	r27, r18
  e4:	e1 f7       	brne	.-8      	; 0xde <.do_clear_bss_loop>
  e6:	0e 94 b0 01 	call	0x360	; 0x360 <main>
  ea:	0c 94 21 03 	jmp	0x642	; 0x642 <_exit>

000000ee <__bad_interrupt>:
  ee:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000f2 <int0_init>:
#define MS2 PC4
#define MS1 PC5
#define FC_Z PD0

void int0_init(void) {
	DDRD &= ~(1 << FC_Z);
  f2:	8a b1       	in	r24, 0x0a	; 10
  f4:	8e 7f       	andi	r24, 0xFE	; 254
  f6:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~(1 << FC_Z);
  f8:	8b b1       	in	r24, 0x0b	; 11
  fa:	8e 7f       	andi	r24, 0xFE	; 254
  fc:	8b b9       	out	0x0b, r24	; 11
	EICRA |= (1 << ISC00);
  fe:	e9 e6       	ldi	r30, 0x69	; 105
 100:	f0 e0       	ldi	r31, 0x00	; 0
 102:	80 81       	ld	r24, Z
 104:	81 60       	ori	r24, 0x01	; 1
 106:	80 83       	st	Z, r24
	EICRA &= ~(1 << ISC01);
 108:	80 81       	ld	r24, Z
 10a:	8d 7f       	andi	r24, 0xFD	; 253
 10c:	80 83       	st	Z, r24
	EIMSK |= (1 << INT0);
 10e:	8d b3       	in	r24, 0x1d	; 29
 110:	81 60       	ori	r24, 0x01	; 1
 112:	8d bb       	out	0x1d, r24	; 29
 114:	08 95       	ret

00000116 <setup_driver>:
}

void setup_driver(void) {
	DDRB |= (1 << DIR) | (1 << STEP) | (1 << EN);
 116:	84 b1       	in	r24, 0x04	; 4
 118:	87 60       	ori	r24, 0x07	; 7
 11a:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1 << DIR);
 11c:	85 b1       	in	r24, 0x05	; 5
 11e:	81 60       	ori	r24, 0x01	; 1
 120:	85 b9       	out	0x05, r24	; 5
	PORTB &= ~(1 << EN);
 122:	85 b1       	in	r24, 0x05	; 5
 124:	8b 7f       	andi	r24, 0xFB	; 251
 126:	85 b9       	out	0x05, r24	; 5

	DDRC |= (1 << MS2) | (1 << MS1);
 128:	87 b1       	in	r24, 0x07	; 7
 12a:	80 63       	ori	r24, 0x30	; 48
 12c:	87 b9       	out	0x07, r24	; 7
	PORTC &= ~((1 << MS2) | (1 << MS1));
 12e:	88 b1       	in	r24, 0x08	; 8
 130:	8f 7c       	andi	r24, 0xCF	; 207
 132:	88 b9       	out	0x08, r24	; 8

	TCCR1A = (1 << COM1A1) | (1 << WGM11);
 134:	82 e8       	ldi	r24, 0x82	; 130
 136:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << WGM12) | (1 << CS11);
 13a:	8a e1       	ldi	r24, 0x1A	; 26
 13c:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	TIMSK1 |= (1 << OCIE1A);
 140:	ef e6       	ldi	r30, 0x6F	; 111
 142:	f0 e0       	ldi	r31, 0x00	; 0
 144:	80 81       	ld	r24, Z
 146:	82 60       	ori	r24, 0x02	; 2
 148:	80 83       	st	Z, r24

	ICR1 = 1999;
 14a:	8f ec       	ldi	r24, 0xCF	; 207
 14c:	97 e0       	ldi	r25, 0x07	; 7
 14e:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 152:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	OCR1A = 999;
 156:	87 ee       	ldi	r24, 0xE7	; 231
 158:	93 e0       	ldi	r25, 0x03	; 3
 15a:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 15e:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	sei();
 162:	78 94       	sei
 164:	08 95       	ret

00000166 <calcula_pasos>:
volatile int step_count = 0;
volatile int mov_index = 0;
volatile uint8_t MOV = 0;

int calcula_pasos(float graus) {
	return (int)(1600.0 * (graus / 360.0));
 166:	20 e0       	ldi	r18, 0x00	; 0
 168:	30 e0       	ldi	r19, 0x00	; 0
 16a:	44 eb       	ldi	r20, 0xB4	; 180
 16c:	53 e4       	ldi	r21, 0x43	; 67
 16e:	0e 94 bb 01 	call	0x376	; 0x376 <__divsf3>
 172:	20 e0       	ldi	r18, 0x00	; 0
 174:	30 e0       	ldi	r19, 0x00	; 0
 176:	48 ec       	ldi	r20, 0xC8	; 200
 178:	54 e4       	ldi	r21, 0x44	; 68
 17a:	0e 94 b4 02 	call	0x568	; 0x568 <__mulsf3>
 17e:	0e 94 2d 02 	call	0x45a	; 0x45a <__fixsfsi>
}
 182:	cb 01       	movw	r24, r22
 184:	08 95       	ret

00000186 <calcula_passos_moviments>:

void calcula_passos_moviments(void) {
 186:	0f 93       	push	r16
 188:	1f 93       	push	r17
 18a:	cf 93       	push	r28
 18c:	df 93       	push	r29
	for (int i = 0; i < max_moves; i++) {
 18e:	00 e0       	ldi	r16, 0x00	; 0
 190:	10 e0       	ldi	r17, 0x00	; 0
 192:	13 c0       	rjmp	.+38     	; 0x1ba <calcula_passos_moviments+0x34>
		movs[i].passos = calcula_pasos(movs[i].graus);
 194:	e8 01       	movw	r28, r16
 196:	cc 0f       	add	r28, r28
 198:	dd 1f       	adc	r29, r29
 19a:	c0 0f       	add	r28, r16
 19c:	d1 1f       	adc	r29, r17
 19e:	cc 0f       	add	r28, r28
 1a0:	dd 1f       	adc	r29, r29
 1a2:	c0 50       	subi	r28, 0x00	; 0
 1a4:	df 4f       	sbci	r29, 0xFF	; 255
 1a6:	68 81       	ld	r22, Y
 1a8:	79 81       	ldd	r23, Y+1	; 0x01
 1aa:	8a 81       	ldd	r24, Y+2	; 0x02
 1ac:	9b 81       	ldd	r25, Y+3	; 0x03
 1ae:	0e 94 b3 00 	call	0x166	; 0x166 <calcula_pasos>
 1b2:	9d 83       	std	Y+5, r25	; 0x05
 1b4:	8c 83       	std	Y+4, r24	; 0x04
int calcula_pasos(float graus) {
	return (int)(1600.0 * (graus / 360.0));
}

void calcula_passos_moviments(void) {
	for (int i = 0; i < max_moves; i++) {
 1b6:	0f 5f       	subi	r16, 0xFF	; 255
 1b8:	1f 4f       	sbci	r17, 0xFF	; 255
 1ba:	04 30       	cpi	r16, 0x04	; 4
 1bc:	11 05       	cpc	r17, r1
 1be:	54 f3       	brlt	.-44     	; 0x194 <calcula_passos_moviments+0xe>
		movs[i].passos = calcula_pasos(movs[i].graus);
	}
}
 1c0:	df 91       	pop	r29
 1c2:	cf 91       	pop	r28
 1c4:	1f 91       	pop	r17
 1c6:	0f 91       	pop	r16
 1c8:	08 95       	ret

000001ca <__vector_11>:

ISR(TIMER1_COMPA_vect) {
 1ca:	1f 92       	push	r1
 1cc:	0f 92       	push	r0
 1ce:	0f b6       	in	r0, 0x3f	; 63
 1d0:	0f 92       	push	r0
 1d2:	11 24       	eor	r1, r1
 1d4:	2f 93       	push	r18
 1d6:	3f 93       	push	r19
 1d8:	8f 93       	push	r24
 1da:	9f 93       	push	r25
 1dc:	ef 93       	push	r30
 1de:	ff 93       	push	r31
	step_count++;
 1e0:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <step_count>
 1e4:	90 91 1c 01 	lds	r25, 0x011C	; 0x80011c <step_count+0x1>
 1e8:	01 96       	adiw	r24, 0x01	; 1
 1ea:	90 93 1c 01 	sts	0x011C, r25	; 0x80011c <step_count+0x1>
 1ee:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <step_count>
	if (step_count >= movs[mov_index].passos) {
 1f2:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <mov_index>
 1f6:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <mov_index+0x1>
 1fa:	fc 01       	movw	r30, r24
 1fc:	ee 0f       	add	r30, r30
 1fe:	ff 1f       	adc	r31, r31
 200:	e8 0f       	add	r30, r24
 202:	f9 1f       	adc	r31, r25
 204:	ee 0f       	add	r30, r30
 206:	ff 1f       	adc	r31, r31
 208:	e0 50       	subi	r30, 0x00	; 0
 20a:	ff 4f       	sbci	r31, 0xFF	; 255
 20c:	24 81       	ldd	r18, Z+4	; 0x04
 20e:	35 81       	ldd	r19, Z+5	; 0x05
 210:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <step_count>
 214:	90 91 1c 01 	lds	r25, 0x011C	; 0x80011c <step_count+0x1>
 218:	82 17       	cp	r24, r18
 21a:	93 07       	cpc	r25, r19
 21c:	1c f0       	brlt	.+6      	; 0x224 <__vector_11+0x5a>
		MOV = 1;
 21e:	81 e0       	ldi	r24, 0x01	; 1
 220:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
	}
}
 224:	ff 91       	pop	r31
 226:	ef 91       	pop	r30
 228:	9f 91       	pop	r25
 22a:	8f 91       	pop	r24
 22c:	3f 91       	pop	r19
 22e:	2f 91       	pop	r18
 230:	0f 90       	pop	r0
 232:	0f be       	out	0x3f, r0	; 63
 234:	0f 90       	pop	r0
 236:	1f 90       	pop	r1
 238:	18 95       	reti

0000023a <__vector_1>:

ISR(INT0_vect) {
 23a:	1f 92       	push	r1
 23c:	0f 92       	push	r0
 23e:	0f b6       	in	r0, 0x3f	; 63
 240:	0f 92       	push	r0
 242:	11 24       	eor	r1, r1
 244:	8f 93       	push	r24
	if (MOV != 4) {
 246:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <__data_end>
 24a:	84 30       	cpi	r24, 0x04	; 4
 24c:	19 f0       	breq	.+6      	; 0x254 <__vector_1+0x1a>
		MOV = 3;
 24e:	83 e0       	ldi	r24, 0x03	; 3
 250:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
	}
}
 254:	8f 91       	pop	r24
 256:	0f 90       	pop	r0
 258:	0f be       	out	0x3f, r0	; 63
 25a:	0f 90       	pop	r0
 25c:	1f 90       	pop	r1
 25e:	18 95       	reti

00000260 <moviment_loop>:

void moviment_loop(void) {
	switch (MOV) {
 260:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <__data_end>
 264:	82 30       	cpi	r24, 0x02	; 2
 266:	e9 f0       	breq	.+58     	; 0x2a2 <moviment_loop+0x42>
 268:	83 30       	cpi	r24, 0x03	; 3
 26a:	a9 f1       	breq	.+106    	; 0x2d6 <moviment_loop+0x76>
 26c:	81 30       	cpi	r24, 0x01	; 1
 26e:	09 f0       	breq	.+2      	; 0x272 <moviment_loop+0x12>
 270:	43 c0       	rjmp	.+134    	; 0x2f8 <moviment_loop+0x98>
		case 0:
		break;

		case 1:
		TCCR1A &= ~(1 << COM1A1); // Atura PWM
 272:	e0 e8       	ldi	r30, 0x80	; 128
 274:	f0 e0       	ldi	r31, 0x00	; 0
 276:	80 81       	ld	r24, Z
 278:	8f 77       	andi	r24, 0x7F	; 127
 27a:	80 83       	st	Z, r24
		if (delay_ms(1000)) {
 27c:	88 ee       	ldi	r24, 0xE8	; 232
 27e:	93 e0       	ldi	r25, 0x03	; 3
 280:	0e 94 a1 01 	call	0x342	; 0x342 <delay_ms>
 284:	88 23       	and	r24, r24
 286:	c1 f1       	breq	.+112    	; 0x2f8 <moviment_loop+0x98>
			mov_index++;
 288:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <mov_index>
 28c:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <mov_index+0x1>
 290:	01 96       	adiw	r24, 0x01	; 1
 292:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <mov_index+0x1>
 296:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <mov_index>
			MOV = 2;
 29a:	82 e0       	ldi	r24, 0x02	; 2
 29c:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 2a0:	08 95       	ret
		}
		break;

		case 2:
		if (mov_index < max_moves) {
 2a2:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <mov_index>
 2a6:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <mov_index+0x1>
 2aa:	04 97       	sbiw	r24, 0x04	; 4
 2ac:	84 f4       	brge	.+32     	; 0x2ce <moviment_loop+0x6e>
			step_count = 0;
 2ae:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <step_count+0x1>
 2b2:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <step_count>
			TCNT1 = 0;
 2b6:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 2ba:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
			TCCR1A |= (1 << COM1A1); // Reactiva PWM
 2be:	e0 e8       	ldi	r30, 0x80	; 128
 2c0:	f0 e0       	ldi	r31, 0x00	; 0
 2c2:	80 81       	ld	r24, Z
 2c4:	80 68       	ori	r24, 0x80	; 128
 2c6:	80 83       	st	Z, r24
			MOV = 0;
 2c8:	10 92 18 01 	sts	0x0118, r1	; 0x800118 <__data_end>
 2cc:	08 95       	ret
			} else {
			MOV = 4;
 2ce:	84 e0       	ldi	r24, 0x04	; 4
 2d0:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 2d4:	08 95       	ret
		}
		break;

		case 3:
		if (PIND & ~(1 << PD0)) {
 2d6:	89 b1       	in	r24, 0x09	; 9
 2d8:	90 e0       	ldi	r25, 0x00	; 0
 2da:	8e 7f       	andi	r24, 0xFE	; 254
 2dc:	89 2b       	or	r24, r25
 2de:	31 f0       	breq	.+12     	; 0x2ec <moviment_loop+0x8c>
			TCCR1A &= ~(1 << COM1A1);
 2e0:	e0 e8       	ldi	r30, 0x80	; 128
 2e2:	f0 e0       	ldi	r31, 0x00	; 0
 2e4:	80 81       	ld	r24, Z
 2e6:	8f 77       	andi	r24, 0x7F	; 127
 2e8:	80 83       	st	Z, r24
 2ea:	08 95       	ret
			} else {
			DDRB &= ~(1 << PB0); // Configura direcció com entrada
 2ec:	84 b1       	in	r24, 0x04	; 4
 2ee:	8e 7f       	andi	r24, 0xFE	; 254
 2f0:	84 b9       	out	0x04, r24	; 4
			MOV = 2;
 2f2:	82 e0       	ldi	r24, 0x02	; 2
 2f4:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
 2f8:	08 95       	ret

000002fa <timer0_init>:

volatile uint16_t timer0_millis = 0;

void timer0_init(void) {
	// Mode CTC
	TCCR0A = (1 << WGM01);                  // Mode CTC (WGM01 = 1)
 2fa:	82 e0       	ldi	r24, 0x02	; 2
 2fc:	84 bd       	out	0x24, r24	; 36
	TCCR0B = (1 << CS01) | (1 << CS00);     // Prescaler = 64
 2fe:	83 e0       	ldi	r24, 0x03	; 3
 300:	85 bd       	out	0x25, r24	; 37
	OCR0A = 249;                            // 1 ms amb F_CPU = 16 MHz i prescaler 64
 302:	89 ef       	ldi	r24, 0xF9	; 249
 304:	87 bd       	out	0x27, r24	; 39
	TIMSK0 |= (1 << OCIE0A);                // Activa interrupció per Compare Match A
 306:	ee e6       	ldi	r30, 0x6E	; 110
 308:	f0 e0       	ldi	r31, 0x00	; 0
 30a:	80 81       	ld	r24, Z
 30c:	82 60       	ori	r24, 0x02	; 2
 30e:	80 83       	st	Z, r24
	sei();                                  // Activa interrupcions globals
 310:	78 94       	sei
 312:	08 95       	ret

00000314 <__vector_14>:
}

ISR(TIMER0_COMPA_vect) {
 314:	1f 92       	push	r1
 316:	0f 92       	push	r0
 318:	0f b6       	in	r0, 0x3f	; 63
 31a:	0f 92       	push	r0
 31c:	11 24       	eor	r1, r1
 31e:	8f 93       	push	r24
 320:	9f 93       	push	r25
	timer0_millis++; // S'incrementa cada 1 ms
 322:	80 91 1d 01 	lds	r24, 0x011D	; 0x80011d <timer0_millis>
 326:	90 91 1e 01 	lds	r25, 0x011E	; 0x80011e <timer0_millis+0x1>
 32a:	01 96       	adiw	r24, 0x01	; 1
 32c:	90 93 1e 01 	sts	0x011E, r25	; 0x80011e <timer0_millis+0x1>
 330:	80 93 1d 01 	sts	0x011D, r24	; 0x80011d <timer0_millis>
}
 334:	9f 91       	pop	r25
 336:	8f 91       	pop	r24
 338:	0f 90       	pop	r0
 33a:	0f be       	out	0x3f, r0	; 63
 33c:	0f 90       	pop	r0
 33e:	1f 90       	pop	r1
 340:	18 95       	reti

00000342 <delay_ms>:

bool delay_ms(uint16_t ms) {
	if ((uint16_t)(timer0_millis) >= ms) {
 342:	20 91 1d 01 	lds	r18, 0x011D	; 0x80011d <timer0_millis>
 346:	30 91 1e 01 	lds	r19, 0x011E	; 0x80011e <timer0_millis+0x1>
 34a:	28 17       	cp	r18, r24
 34c:	39 07       	cpc	r19, r25
 34e:	30 f0       	brcs	.+12     	; 0x35c <delay_ms+0x1a>
		timer0_millis = 0;					// Retorna True quan ms <= nº milisegons
 350:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <timer0_millis+0x1>
 354:	10 92 1d 01 	sts	0x011D, r1	; 0x80011d <timer0_millis>
		return true;
 358:	81 e0       	ldi	r24, 0x01	; 1
 35a:	08 95       	ret
	}
	return false;
 35c:	80 e0       	ldi	r24, 0x00	; 0
 35e:	08 95       	ret

00000360 <main>:
#include "moviment.h"
#include "hardware_config.h"

int main(void) {
	// Precalcula els passos per cada moviment
	calcula_passos_moviments();
 360:	0e 94 c3 00 	call	0x186	; 0x186 <calcula_passos_moviments>

	int0_init();
 364:	0e 94 79 00 	call	0xf2	; 0xf2 <int0_init>
	timer0_init();
 368:	0e 94 7d 01 	call	0x2fa	; 0x2fa <timer0_init>
	setup_driver();
 36c:	0e 94 8b 00 	call	0x116	; 0x116 <setup_driver>

	while (1) {
		moviment_loop();
 370:	0e 94 30 01 	call	0x260	; 0x260 <moviment_loop>
 374:	fd cf       	rjmp	.-6      	; 0x370 <main+0x10>

00000376 <__divsf3>:
 376:	0e 94 cf 01 	call	0x39e	; 0x39e <__divsf3x>
 37a:	0c 94 7a 02 	jmp	0x4f4	; 0x4f4 <__fp_round>
 37e:	0e 94 73 02 	call	0x4e6	; 0x4e6 <__fp_pscB>
 382:	58 f0       	brcs	.+22     	; 0x39a <__divsf3+0x24>
 384:	0e 94 6c 02 	call	0x4d8	; 0x4d8 <__fp_pscA>
 388:	40 f0       	brcs	.+16     	; 0x39a <__divsf3+0x24>
 38a:	29 f4       	brne	.+10     	; 0x396 <__divsf3+0x20>
 38c:	5f 3f       	cpi	r21, 0xFF	; 255
 38e:	29 f0       	breq	.+10     	; 0x39a <__divsf3+0x24>
 390:	0c 94 63 02 	jmp	0x4c6	; 0x4c6 <__fp_inf>
 394:	51 11       	cpse	r21, r1
 396:	0c 94 ae 02 	jmp	0x55c	; 0x55c <__fp_szero>
 39a:	0c 94 69 02 	jmp	0x4d2	; 0x4d2 <__fp_nan>

0000039e <__divsf3x>:
 39e:	0e 94 8b 02 	call	0x516	; 0x516 <__fp_split3>
 3a2:	68 f3       	brcs	.-38     	; 0x37e <__divsf3+0x8>

000003a4 <__divsf3_pse>:
 3a4:	99 23       	and	r25, r25
 3a6:	b1 f3       	breq	.-20     	; 0x394 <__divsf3+0x1e>
 3a8:	55 23       	and	r21, r21
 3aa:	91 f3       	breq	.-28     	; 0x390 <__divsf3+0x1a>
 3ac:	95 1b       	sub	r25, r21
 3ae:	55 0b       	sbc	r21, r21
 3b0:	bb 27       	eor	r27, r27
 3b2:	aa 27       	eor	r26, r26
 3b4:	62 17       	cp	r22, r18
 3b6:	73 07       	cpc	r23, r19
 3b8:	84 07       	cpc	r24, r20
 3ba:	38 f0       	brcs	.+14     	; 0x3ca <__divsf3_pse+0x26>
 3bc:	9f 5f       	subi	r25, 0xFF	; 255
 3be:	5f 4f       	sbci	r21, 0xFF	; 255
 3c0:	22 0f       	add	r18, r18
 3c2:	33 1f       	adc	r19, r19
 3c4:	44 1f       	adc	r20, r20
 3c6:	aa 1f       	adc	r26, r26
 3c8:	a9 f3       	breq	.-22     	; 0x3b4 <__divsf3_pse+0x10>
 3ca:	35 d0       	rcall	.+106    	; 0x436 <__EEPROM_REGION_LENGTH__+0x36>
 3cc:	0e 2e       	mov	r0, r30
 3ce:	3a f0       	brmi	.+14     	; 0x3de <__divsf3_pse+0x3a>
 3d0:	e0 e8       	ldi	r30, 0x80	; 128
 3d2:	32 d0       	rcall	.+100    	; 0x438 <__EEPROM_REGION_LENGTH__+0x38>
 3d4:	91 50       	subi	r25, 0x01	; 1
 3d6:	50 40       	sbci	r21, 0x00	; 0
 3d8:	e6 95       	lsr	r30
 3da:	00 1c       	adc	r0, r0
 3dc:	ca f7       	brpl	.-14     	; 0x3d0 <__divsf3_pse+0x2c>
 3de:	2b d0       	rcall	.+86     	; 0x436 <__EEPROM_REGION_LENGTH__+0x36>
 3e0:	fe 2f       	mov	r31, r30
 3e2:	29 d0       	rcall	.+82     	; 0x436 <__EEPROM_REGION_LENGTH__+0x36>
 3e4:	66 0f       	add	r22, r22
 3e6:	77 1f       	adc	r23, r23
 3e8:	88 1f       	adc	r24, r24
 3ea:	bb 1f       	adc	r27, r27
 3ec:	26 17       	cp	r18, r22
 3ee:	37 07       	cpc	r19, r23
 3f0:	48 07       	cpc	r20, r24
 3f2:	ab 07       	cpc	r26, r27
 3f4:	b0 e8       	ldi	r27, 0x80	; 128
 3f6:	09 f0       	breq	.+2      	; 0x3fa <__divsf3_pse+0x56>
 3f8:	bb 0b       	sbc	r27, r27
 3fa:	80 2d       	mov	r24, r0
 3fc:	bf 01       	movw	r22, r30
 3fe:	ff 27       	eor	r31, r31
 400:	93 58       	subi	r25, 0x83	; 131
 402:	5f 4f       	sbci	r21, 0xFF	; 255
 404:	3a f0       	brmi	.+14     	; 0x414 <__EEPROM_REGION_LENGTH__+0x14>
 406:	9e 3f       	cpi	r25, 0xFE	; 254
 408:	51 05       	cpc	r21, r1
 40a:	78 f0       	brcs	.+30     	; 0x42a <__EEPROM_REGION_LENGTH__+0x2a>
 40c:	0c 94 63 02 	jmp	0x4c6	; 0x4c6 <__fp_inf>
 410:	0c 94 ae 02 	jmp	0x55c	; 0x55c <__fp_szero>
 414:	5f 3f       	cpi	r21, 0xFF	; 255
 416:	e4 f3       	brlt	.-8      	; 0x410 <__EEPROM_REGION_LENGTH__+0x10>
 418:	98 3e       	cpi	r25, 0xE8	; 232
 41a:	d4 f3       	brlt	.-12     	; 0x410 <__EEPROM_REGION_LENGTH__+0x10>
 41c:	86 95       	lsr	r24
 41e:	77 95       	ror	r23
 420:	67 95       	ror	r22
 422:	b7 95       	ror	r27
 424:	f7 95       	ror	r31
 426:	9f 5f       	subi	r25, 0xFF	; 255
 428:	c9 f7       	brne	.-14     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 42a:	88 0f       	add	r24, r24
 42c:	91 1d       	adc	r25, r1
 42e:	96 95       	lsr	r25
 430:	87 95       	ror	r24
 432:	97 f9       	bld	r25, 7
 434:	08 95       	ret
 436:	e1 e0       	ldi	r30, 0x01	; 1
 438:	66 0f       	add	r22, r22
 43a:	77 1f       	adc	r23, r23
 43c:	88 1f       	adc	r24, r24
 43e:	bb 1f       	adc	r27, r27
 440:	62 17       	cp	r22, r18
 442:	73 07       	cpc	r23, r19
 444:	84 07       	cpc	r24, r20
 446:	ba 07       	cpc	r27, r26
 448:	20 f0       	brcs	.+8      	; 0x452 <__EEPROM_REGION_LENGTH__+0x52>
 44a:	62 1b       	sub	r22, r18
 44c:	73 0b       	sbc	r23, r19
 44e:	84 0b       	sbc	r24, r20
 450:	ba 0b       	sbc	r27, r26
 452:	ee 1f       	adc	r30, r30
 454:	88 f7       	brcc	.-30     	; 0x438 <__EEPROM_REGION_LENGTH__+0x38>
 456:	e0 95       	com	r30
 458:	08 95       	ret

0000045a <__fixsfsi>:
 45a:	0e 94 34 02 	call	0x468	; 0x468 <__fixunssfsi>
 45e:	68 94       	set
 460:	b1 11       	cpse	r27, r1
 462:	0c 94 ae 02 	jmp	0x55c	; 0x55c <__fp_szero>
 466:	08 95       	ret

00000468 <__fixunssfsi>:
 468:	0e 94 93 02 	call	0x526	; 0x526 <__fp_splitA>
 46c:	88 f0       	brcs	.+34     	; 0x490 <__fixunssfsi+0x28>
 46e:	9f 57       	subi	r25, 0x7F	; 127
 470:	98 f0       	brcs	.+38     	; 0x498 <__fixunssfsi+0x30>
 472:	b9 2f       	mov	r27, r25
 474:	99 27       	eor	r25, r25
 476:	b7 51       	subi	r27, 0x17	; 23
 478:	b0 f0       	brcs	.+44     	; 0x4a6 <__fixunssfsi+0x3e>
 47a:	e1 f0       	breq	.+56     	; 0x4b4 <__fixunssfsi+0x4c>
 47c:	66 0f       	add	r22, r22
 47e:	77 1f       	adc	r23, r23
 480:	88 1f       	adc	r24, r24
 482:	99 1f       	adc	r25, r25
 484:	1a f0       	brmi	.+6      	; 0x48c <__fixunssfsi+0x24>
 486:	ba 95       	dec	r27
 488:	c9 f7       	brne	.-14     	; 0x47c <__fixunssfsi+0x14>
 48a:	14 c0       	rjmp	.+40     	; 0x4b4 <__fixunssfsi+0x4c>
 48c:	b1 30       	cpi	r27, 0x01	; 1
 48e:	91 f0       	breq	.+36     	; 0x4b4 <__fixunssfsi+0x4c>
 490:	0e 94 ad 02 	call	0x55a	; 0x55a <__fp_zero>
 494:	b1 e0       	ldi	r27, 0x01	; 1
 496:	08 95       	ret
 498:	0c 94 ad 02 	jmp	0x55a	; 0x55a <__fp_zero>
 49c:	67 2f       	mov	r22, r23
 49e:	78 2f       	mov	r23, r24
 4a0:	88 27       	eor	r24, r24
 4a2:	b8 5f       	subi	r27, 0xF8	; 248
 4a4:	39 f0       	breq	.+14     	; 0x4b4 <__fixunssfsi+0x4c>
 4a6:	b9 3f       	cpi	r27, 0xF9	; 249
 4a8:	cc f3       	brlt	.-14     	; 0x49c <__fixunssfsi+0x34>
 4aa:	86 95       	lsr	r24
 4ac:	77 95       	ror	r23
 4ae:	67 95       	ror	r22
 4b0:	b3 95       	inc	r27
 4b2:	d9 f7       	brne	.-10     	; 0x4aa <__fixunssfsi+0x42>
 4b4:	3e f4       	brtc	.+14     	; 0x4c4 <__fixunssfsi+0x5c>
 4b6:	90 95       	com	r25
 4b8:	80 95       	com	r24
 4ba:	70 95       	com	r23
 4bc:	61 95       	neg	r22
 4be:	7f 4f       	sbci	r23, 0xFF	; 255
 4c0:	8f 4f       	sbci	r24, 0xFF	; 255
 4c2:	9f 4f       	sbci	r25, 0xFF	; 255
 4c4:	08 95       	ret

000004c6 <__fp_inf>:
 4c6:	97 f9       	bld	r25, 7
 4c8:	9f 67       	ori	r25, 0x7F	; 127
 4ca:	80 e8       	ldi	r24, 0x80	; 128
 4cc:	70 e0       	ldi	r23, 0x00	; 0
 4ce:	60 e0       	ldi	r22, 0x00	; 0
 4d0:	08 95       	ret

000004d2 <__fp_nan>:
 4d2:	9f ef       	ldi	r25, 0xFF	; 255
 4d4:	80 ec       	ldi	r24, 0xC0	; 192
 4d6:	08 95       	ret

000004d8 <__fp_pscA>:
 4d8:	00 24       	eor	r0, r0
 4da:	0a 94       	dec	r0
 4dc:	16 16       	cp	r1, r22
 4de:	17 06       	cpc	r1, r23
 4e0:	18 06       	cpc	r1, r24
 4e2:	09 06       	cpc	r0, r25
 4e4:	08 95       	ret

000004e6 <__fp_pscB>:
 4e6:	00 24       	eor	r0, r0
 4e8:	0a 94       	dec	r0
 4ea:	12 16       	cp	r1, r18
 4ec:	13 06       	cpc	r1, r19
 4ee:	14 06       	cpc	r1, r20
 4f0:	05 06       	cpc	r0, r21
 4f2:	08 95       	ret

000004f4 <__fp_round>:
 4f4:	09 2e       	mov	r0, r25
 4f6:	03 94       	inc	r0
 4f8:	00 0c       	add	r0, r0
 4fa:	11 f4       	brne	.+4      	; 0x500 <__fp_round+0xc>
 4fc:	88 23       	and	r24, r24
 4fe:	52 f0       	brmi	.+20     	; 0x514 <__fp_round+0x20>
 500:	bb 0f       	add	r27, r27
 502:	40 f4       	brcc	.+16     	; 0x514 <__fp_round+0x20>
 504:	bf 2b       	or	r27, r31
 506:	11 f4       	brne	.+4      	; 0x50c <__fp_round+0x18>
 508:	60 ff       	sbrs	r22, 0
 50a:	04 c0       	rjmp	.+8      	; 0x514 <__fp_round+0x20>
 50c:	6f 5f       	subi	r22, 0xFF	; 255
 50e:	7f 4f       	sbci	r23, 0xFF	; 255
 510:	8f 4f       	sbci	r24, 0xFF	; 255
 512:	9f 4f       	sbci	r25, 0xFF	; 255
 514:	08 95       	ret

00000516 <__fp_split3>:
 516:	57 fd       	sbrc	r21, 7
 518:	90 58       	subi	r25, 0x80	; 128
 51a:	44 0f       	add	r20, r20
 51c:	55 1f       	adc	r21, r21
 51e:	59 f0       	breq	.+22     	; 0x536 <__fp_splitA+0x10>
 520:	5f 3f       	cpi	r21, 0xFF	; 255
 522:	71 f0       	breq	.+28     	; 0x540 <__fp_splitA+0x1a>
 524:	47 95       	ror	r20

00000526 <__fp_splitA>:
 526:	88 0f       	add	r24, r24
 528:	97 fb       	bst	r25, 7
 52a:	99 1f       	adc	r25, r25
 52c:	61 f0       	breq	.+24     	; 0x546 <__fp_splitA+0x20>
 52e:	9f 3f       	cpi	r25, 0xFF	; 255
 530:	79 f0       	breq	.+30     	; 0x550 <__fp_splitA+0x2a>
 532:	87 95       	ror	r24
 534:	08 95       	ret
 536:	12 16       	cp	r1, r18
 538:	13 06       	cpc	r1, r19
 53a:	14 06       	cpc	r1, r20
 53c:	55 1f       	adc	r21, r21
 53e:	f2 cf       	rjmp	.-28     	; 0x524 <__fp_split3+0xe>
 540:	46 95       	lsr	r20
 542:	f1 df       	rcall	.-30     	; 0x526 <__fp_splitA>
 544:	08 c0       	rjmp	.+16     	; 0x556 <__fp_splitA+0x30>
 546:	16 16       	cp	r1, r22
 548:	17 06       	cpc	r1, r23
 54a:	18 06       	cpc	r1, r24
 54c:	99 1f       	adc	r25, r25
 54e:	f1 cf       	rjmp	.-30     	; 0x532 <__fp_splitA+0xc>
 550:	86 95       	lsr	r24
 552:	71 05       	cpc	r23, r1
 554:	61 05       	cpc	r22, r1
 556:	08 94       	sec
 558:	08 95       	ret

0000055a <__fp_zero>:
 55a:	e8 94       	clt

0000055c <__fp_szero>:
 55c:	bb 27       	eor	r27, r27
 55e:	66 27       	eor	r22, r22
 560:	77 27       	eor	r23, r23
 562:	cb 01       	movw	r24, r22
 564:	97 f9       	bld	r25, 7
 566:	08 95       	ret

00000568 <__mulsf3>:
 568:	0e 94 c7 02 	call	0x58e	; 0x58e <__mulsf3x>
 56c:	0c 94 7a 02 	jmp	0x4f4	; 0x4f4 <__fp_round>
 570:	0e 94 6c 02 	call	0x4d8	; 0x4d8 <__fp_pscA>
 574:	38 f0       	brcs	.+14     	; 0x584 <__mulsf3+0x1c>
 576:	0e 94 73 02 	call	0x4e6	; 0x4e6 <__fp_pscB>
 57a:	20 f0       	brcs	.+8      	; 0x584 <__mulsf3+0x1c>
 57c:	95 23       	and	r25, r21
 57e:	11 f0       	breq	.+4      	; 0x584 <__mulsf3+0x1c>
 580:	0c 94 63 02 	jmp	0x4c6	; 0x4c6 <__fp_inf>
 584:	0c 94 69 02 	jmp	0x4d2	; 0x4d2 <__fp_nan>
 588:	11 24       	eor	r1, r1
 58a:	0c 94 ae 02 	jmp	0x55c	; 0x55c <__fp_szero>

0000058e <__mulsf3x>:
 58e:	0e 94 8b 02 	call	0x516	; 0x516 <__fp_split3>
 592:	70 f3       	brcs	.-36     	; 0x570 <__mulsf3+0x8>

00000594 <__mulsf3_pse>:
 594:	95 9f       	mul	r25, r21
 596:	c1 f3       	breq	.-16     	; 0x588 <__mulsf3+0x20>
 598:	95 0f       	add	r25, r21
 59a:	50 e0       	ldi	r21, 0x00	; 0
 59c:	55 1f       	adc	r21, r21
 59e:	62 9f       	mul	r22, r18
 5a0:	f0 01       	movw	r30, r0
 5a2:	72 9f       	mul	r23, r18
 5a4:	bb 27       	eor	r27, r27
 5a6:	f0 0d       	add	r31, r0
 5a8:	b1 1d       	adc	r27, r1
 5aa:	63 9f       	mul	r22, r19
 5ac:	aa 27       	eor	r26, r26
 5ae:	f0 0d       	add	r31, r0
 5b0:	b1 1d       	adc	r27, r1
 5b2:	aa 1f       	adc	r26, r26
 5b4:	64 9f       	mul	r22, r20
 5b6:	66 27       	eor	r22, r22
 5b8:	b0 0d       	add	r27, r0
 5ba:	a1 1d       	adc	r26, r1
 5bc:	66 1f       	adc	r22, r22
 5be:	82 9f       	mul	r24, r18
 5c0:	22 27       	eor	r18, r18
 5c2:	b0 0d       	add	r27, r0
 5c4:	a1 1d       	adc	r26, r1
 5c6:	62 1f       	adc	r22, r18
 5c8:	73 9f       	mul	r23, r19
 5ca:	b0 0d       	add	r27, r0
 5cc:	a1 1d       	adc	r26, r1
 5ce:	62 1f       	adc	r22, r18
 5d0:	83 9f       	mul	r24, r19
 5d2:	a0 0d       	add	r26, r0
 5d4:	61 1d       	adc	r22, r1
 5d6:	22 1f       	adc	r18, r18
 5d8:	74 9f       	mul	r23, r20
 5da:	33 27       	eor	r19, r19
 5dc:	a0 0d       	add	r26, r0
 5de:	61 1d       	adc	r22, r1
 5e0:	23 1f       	adc	r18, r19
 5e2:	84 9f       	mul	r24, r20
 5e4:	60 0d       	add	r22, r0
 5e6:	21 1d       	adc	r18, r1
 5e8:	82 2f       	mov	r24, r18
 5ea:	76 2f       	mov	r23, r22
 5ec:	6a 2f       	mov	r22, r26
 5ee:	11 24       	eor	r1, r1
 5f0:	9f 57       	subi	r25, 0x7F	; 127
 5f2:	50 40       	sbci	r21, 0x00	; 0
 5f4:	9a f0       	brmi	.+38     	; 0x61c <__mulsf3_pse+0x88>
 5f6:	f1 f0       	breq	.+60     	; 0x634 <__mulsf3_pse+0xa0>
 5f8:	88 23       	and	r24, r24
 5fa:	4a f0       	brmi	.+18     	; 0x60e <__mulsf3_pse+0x7a>
 5fc:	ee 0f       	add	r30, r30
 5fe:	ff 1f       	adc	r31, r31
 600:	bb 1f       	adc	r27, r27
 602:	66 1f       	adc	r22, r22
 604:	77 1f       	adc	r23, r23
 606:	88 1f       	adc	r24, r24
 608:	91 50       	subi	r25, 0x01	; 1
 60a:	50 40       	sbci	r21, 0x00	; 0
 60c:	a9 f7       	brne	.-22     	; 0x5f8 <__mulsf3_pse+0x64>
 60e:	9e 3f       	cpi	r25, 0xFE	; 254
 610:	51 05       	cpc	r21, r1
 612:	80 f0       	brcs	.+32     	; 0x634 <__mulsf3_pse+0xa0>
 614:	0c 94 63 02 	jmp	0x4c6	; 0x4c6 <__fp_inf>
 618:	0c 94 ae 02 	jmp	0x55c	; 0x55c <__fp_szero>
 61c:	5f 3f       	cpi	r21, 0xFF	; 255
 61e:	e4 f3       	brlt	.-8      	; 0x618 <__mulsf3_pse+0x84>
 620:	98 3e       	cpi	r25, 0xE8	; 232
 622:	d4 f3       	brlt	.-12     	; 0x618 <__mulsf3_pse+0x84>
 624:	86 95       	lsr	r24
 626:	77 95       	ror	r23
 628:	67 95       	ror	r22
 62a:	b7 95       	ror	r27
 62c:	f7 95       	ror	r31
 62e:	e7 95       	ror	r30
 630:	9f 5f       	subi	r25, 0xFF	; 255
 632:	c1 f7       	brne	.-16     	; 0x624 <__mulsf3_pse+0x90>
 634:	fe 2b       	or	r31, r30
 636:	88 0f       	add	r24, r24
 638:	91 1d       	adc	r25, r1
 63a:	96 95       	lsr	r25
 63c:	87 95       	ror	r24
 63e:	97 f9       	bld	r25, 7
 640:	08 95       	ret

00000642 <_exit>:
 642:	f8 94       	cli

00000644 <__stop_program>:
 644:	ff cf       	rjmp	.-2      	; 0x644 <__stop_program>
