- 不要在想清楚之前敲代码，写干净的代码
- 联系verilog所构成的电路图来设计
- 减少使用延迟
- 心态，心态，心态
